--- /srv/rebuilderd/tmp/rebuilderdSpjfgb/inputs/qemu-user_10.0.2+ds-2+deb13u1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdSpjfgb/out/qemu-user_10.0.2+ds-2+deb13u1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2025-08-15 09:54:40.000000 debian-binary │ --rw-r--r-- 0 0 0 2152 2025-08-15 09:54:40.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29427712 2025-08-15 09:54:40.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 2156 2025-08-15 09:54:40.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 29426080 2025-08-15 09:54:40.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x117e9 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x846e04 0x00856e04 0x00856e04 0x00d88 0x00d88 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x847bb0 0x847bb0 R E 0x10000 │ │ │ │ + ARM_EXIDX 0x846d44 0x00856d44 0x00856d44 0x00d88 0x00d88 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x847af0 0x847af0 R E 0x10000 │ │ │ │ LOAD 0x84c6e0 0x0086c6e0 0x0086c6e0 0xe7b68 0x20f5d58 RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x847b90 0x00857b90 0x00857b90 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x847ad0 0x00857ad0 0x00857ad0 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x84c6e0 0x0086c6e0 0x0086c6e0 0x00038 0x000ec R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x84c6e0 0x0086c6e0 0x0086c6e0 0xa3920 0xa3920 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,21 +3,21 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2ca158 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002da318 2ca318 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002da320 2ca320 57c4dc 00 A 0 0 8 │ │ │ │ - [ 8] .ARM.extab PROGBITS 008567fc 8467fc 000608 00 A 0 0 4 │ │ │ │ - [ 9] .ARM.exidx ARM_EXIDX 00856e04 846e04 000d88 00 AL 5 0 4 │ │ │ │ - [10] .eh_frame PROGBITS 00857b8c 847b8c 000004 00 A 0 0 4 │ │ │ │ - [11] .note.ABI-tag NOTE 00857b90 847b90 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2ca098 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002da258 2ca258 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002da260 2ca260 57c4dc 00 A 0 0 8 │ │ │ │ + [ 8] .ARM.extab PROGBITS 0085673c 84673c 000608 00 A 0 0 4 │ │ │ │ + [ 9] .ARM.exidx ARM_EXIDX 00856d44 846d44 000d88 00 AL 5 0 4 │ │ │ │ + [10] .eh_frame PROGBITS 00857acc 847acc 000004 00 A 0 0 4 │ │ │ │ + [11] .note.ABI-tag NOTE 00857ad0 847ad0 000020 00 A 0 0 4 │ │ │ │ [12] .tdata PROGBITS 0086c6e0 84c6e0 000038 00 WAT 0 0 4 │ │ │ │ [13] .tbss NOBITS 0086c718 84c718 0000b4 00 WAT 0 0 4 │ │ │ │ [14] .init_array INIT_ARRAY 0086c718 84c718 000084 04 WA 0 0 4 │ │ │ │ [15] .fini_array FINI_ARRAY 0086c79c 84c79c 000004 04 WA 0 0 4 │ │ │ │ [16] .data.rel.ro PROGBITS 0086c7a0 84c7a0 0a3300 00 WA 0 0 8 │ │ │ │ [17] .got PROGBITS 0090faa0 8efaa0 00055c 04 WA 0 0 4 │ │ │ │ [18] .data PROGBITS 00910000 8f0000 044248 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 6304752eceeb18449443f5ff36760c9a2e19451c │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 1ca1a46031f1502b30ed165a77031c3dd2d481b4 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ -H{DyDxDa │ │ │ │ +H{DyDxD` │ │ │ │ F+F"FyD0F │ │ │ │ .//S/SSSS/SSS//S//S///S//SS////SSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSU │ │ │ │ #n2F)F F │ │ │ │ 2F)F#n F │ │ │ │ "3F)F^EPF │ │ │ │ +F!h2F F │ │ │ │ 0F1F2F@'B │ │ │ │ @@ -15,15 +15,15 @@ │ │ │ │ $'F&F"F!Fx │ │ │ │ 'F&F"F!F │ │ │ │ 'F!F"F F@% │ │ │ │ $'F!F"F F │ │ │ │ 'F!F"F F │ │ │ │ RF+F@FIF9 │ │ │ │ '*F(F.FY │ │ │ │ -2F+F8FAF8 │ │ │ │ +2F+F8FAF7 │ │ │ │ 2FKF F)F7 │ │ │ │ +F?"1FhF │ │ │ │ +h3bkhsb │ │ │ │ b+i3ckisc │ │ │ │ c+j3dkjsd │ │ │ │ d+k3ekkse │ │ │ │ `)k!aikaa │ │ │ │ @@ -1060,15 +1060,15 @@ │ │ │ │ HyDzDP1xD │ │ │ │ #I#J$HyDzDxDh1 │ │ │ │ I J!HyDzDh1xD │ │ │ │ HyDzDh1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ -K{DXmpGnpr │ │ │ │ +K{DXmpG.qr │ │ │ │ tKuJuI{DuHzDyD │ │ │ │ qKqH{DxDS │ │ │ │ zD3F%!(F │ │ │ │ ;F2F!F(F │ │ │ │ F&H2F!FxD │ │ │ │ F H*F!FxD │ │ │ │ AIAJBHyDzD │ │ │ │ @@ -1468,14 +1468,15 @@ │ │ │ │ 0l2F`a!F#i │ │ │ │ 3iBF1F F │ │ │ │ ?K?J{DzD │ │ │ │ :K;J{DzD │ │ │ │ 4K9F0F{D │ │ │ │ .J.K/MzD{D}D │ │ │ │ #M$K}D{D │ │ │ │ +K{DXhpGJZo │ │ │ │ -=b{a;cO │ │ │ │ CF:F)F0F │ │ │ │ RI FRJyD │ │ │ │ SF*F!F0F │ │ │ │ X`8K:h{D │ │ │ │ F'M}D,hL │ │ │ │ 9a1x`k{a0 │ │ │ │ @@ -1575,14 +1576,15 @@ │ │ │ │ jjjjj~jj │ │ │ │ %**** ***** │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ 9N:M:O~D}D │ │ │ │ +K{DXhpGN │ │ │ │ dF2FXF)F │ │ │ │ MF2F9F F │ │ │ │ IFMFoHxD │ │ │ │ .I/J@FyD │ │ │ │ +I@F+JyD │ │ │ │ r I H{DyDxD │ │ │ │ CF"F)F(F │ │ │ │ @@ -1641,14 +1643,15 @@ │ │ │ │ 9l*F3F F │ │ │ │ ch@F3Dc` │ │ │ │ +j2FAF F │ │ │ │ ;j2F)F F │ │ │ │ &I'K'JyD{D │ │ │ │ SD:FAF0F │ │ │ │ pG@kpGpG │ │ │ │ +`K`pG\ch │ │ │ │ #i0F+Dca │ │ │ │ JIJH{DyDxD │ │ │ │ "HIIH{DyDxD │ │ │ │ rFIGH{DyDxD │ │ │ │ 22DIEH{DyDxD │ │ │ │ rBICH{DyDxD │ │ │ │ Vr@IAH{DyDxD │ │ │ │ @@ -1659,15 +1662,15 @@ │ │ │ │ `#aca+h# │ │ │ │ "=I=H{DyDxD │ │ │ │ rOIOH{DyDxD │ │ │ │ r3I4H{DyDxD │ │ │ │ 'I(KjFyD8F{D │ │ │ │ l │ │ │ │ +JzDSdpG2?l │ │ │ │ `shsDs`3jcD3b3h │ │ │ │ .J!F zD │ │ │ │ :J)F FzD │ │ │ │ L4\IyDKi{ │ │ │ │ AK FIJ{D │ │ │ │ zD+DQb\` │ │ │ │ " 0]h\`P │ │ │ │ @@ -1756,15 +1759,15 @@ │ │ │ │ uKvJ{DzD │ │ │ │ qKrJ{DzD │ │ │ │ p_yD hKF)D │ │ │ │ ryD h)D │ │ │ │ LIMH{DyDxD │ │ │ │ yD hPP0F │ │ │ │ 1I2JyD2K │ │ │ │ -#{`xlAF*Fd │ │ │ │ +#{`xlAF*Fe │ │ │ │ i*F0h{cd │ │ │ │ 1h*F F{c │ │ │ │ s`3h#D3`*F1F@F │ │ │ │ pG HxDCh │ │ │ │ .rBICH{DyDxD │ │ │ │ ""I#H{DyDxD │ │ │ │ )M)K}D)L|D │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -4,607 +4,607 @@ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ 000101c0 <.text>: │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vrsra.s64 , q12, #64 │ │ │ │ vcge.s8 d16, d10, d18 │ │ │ │ - vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmla.i d21, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d16, d12 │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ vqsub.s32 d23, d17, d27 │ │ │ │ - andeq pc, r0, r1, asr ip @ │ │ │ │ + strdeq pc, [r0], -r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ blmi 0x902c8 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - ldc2 2, cr15, [ip], #-388 @ 0xfffffe7c │ │ │ │ - eorseq r7, r3, ip, lsr lr │ │ │ │ + blx 0xff74cba2 │ │ │ │ + eorseq r7, r3, ip, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ blmi 0x902f4 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - stc2 2, cr15, [r6], #-388 @ 0xfffffe7c │ │ │ │ - eorseq r9, r3, r4, asr #2 │ │ │ │ + blx 0xff1ccbce │ │ │ │ + eorseq r9, r3, r4, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64e0333 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ vhsub.s32 d18, d17, d19 │ │ │ │ - andeq pc, r0, sp, lsl #24 │ │ │ │ + andeq pc, r0, sp, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0x90354 │ │ │ │ andne pc, sp, #64, 4 │ │ │ │ - blx 0xffe4cc2a │ │ │ │ - eorseq ip, r3, ip, lsl r4 │ │ │ │ + blx 0xfe64cc2a │ │ │ │ + eorseq ip, r3, ip, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s q10, d16, d0[6] │ │ │ │ + vsubw.s8 q10, q0, d24 │ │ │ │ vcge.s8 d16, d7, d19 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ eorscs r0, r1, #46 @ 0x2e │ │ │ │ - blx 0xff84cc5a │ │ │ │ + blx 0xfe04cc5a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q9, q14, #64 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x903b0 │ │ │ │ vhsub.s32 d18, d17, d1 │ │ │ │ - svclt 0x0000fbcd │ │ │ │ - eorseq r1, r4, r8, ror r9 │ │ │ │ + svclt 0x0000fb6d │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x903dc │ │ │ │ vqsub.s32 d18, d17, d23 │ │ │ │ - svclt 0x0000fbb7 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ + svclt 0x0000fb57 │ │ │ │ + ldrshteq r1, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d21, d28, #64 │ │ │ │ + vsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x90408 │ │ │ │ subvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe84ccda │ │ │ │ - eorseq r1, r4, r0, asr sp │ │ │ │ + blx 0x104ccda │ │ │ │ + mlaseq r4, r0, ip, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ - @ instruction: 0xf641012f │ │ │ │ - vmla.i d16, d0, d0[2] │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d16, d1, d31 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ blmi 0x90434 │ │ │ │ vhsub.s32 d18, d1, d31 │ │ │ │ - svclt 0x0000fb8b │ │ │ │ - ldrsbteq r2, [r4], -r0 │ │ │ │ + svclt 0x0000fb2b │ │ │ │ + eorseq r2, r4, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vrsra.s64 q8, q12, #64 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d18, d16, d0[4] │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ vst4.8 {d16-d19}, [pc :128] │ │ │ │ vhsub.s32 d23, d17, d14 │ │ │ │ - strlt pc, [r8, #-2929] @ 0xfffff48f │ │ │ │ + strlt pc, [r8, #-2833] @ 0xfffff4ef │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - msrmi (UNDEF: 104), r0 │ │ │ │ + @ instruction: 0x31a8f640 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addmi pc, r4, r0, asr #12 │ │ │ │ + sbccc pc, r4, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - blx 0x17ccd5e │ │ │ │ - eorseq r2, r4, ip, asr #3 │ │ │ │ + blx 0xfffccd5c │ │ │ │ + eorseq r2, r4, ip, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d18, d16, d0[4] │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0x904b8 │ │ │ │ vqsub.s32 d18, d17, d20 │ │ │ │ - svclt 0x0000fb49 │ │ │ │ - ldrshteq r2, [r4], -ip │ │ │ │ + svclt 0x0000fae9 │ │ │ │ + eorseq r2, r4, ip, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d18, d16, d0[4] │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d22, d16, d0[1] │ │ │ │ blmi 0x904e4 │ │ │ │ sbcsvs pc, lr, #64, 4 │ │ │ │ - blx 0xcccdb6 │ │ │ │ - eorseq r2, r4, r0, lsr #4 │ │ │ │ + blx 0xff4ccdb4 │ │ │ │ + eorseq r2, r4, r0, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x90510 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fb1d │ │ │ │ - eorseq r2, r4, r4, lsl r6 │ │ │ │ + svclt 0x0000fabd │ │ │ │ + eorseq r2, r4, r4, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ blmi 0x9053c │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fb07 │ │ │ │ - eorseq r2, r4, r4, lsr #12 │ │ │ │ + svclt 0x0000faa7 │ │ │ │ + eorseq r2, r4, r4, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x90564 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - blx 0xffc4ce38 │ │ │ │ - eorseq r2, r4, r4, lsl #24 │ │ │ │ + blx 0xfe44ce38 │ │ │ │ + eorseq r2, r4, r4, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x90590 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - blx 0xff6cce64 │ │ │ │ - eorseq r2, r4, r0, lsl ip │ │ │ │ + blx 0x1ecce64 │ │ │ │ + eorseq r2, r4, r0, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x905bc │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - blx 0xff14ce90 │ │ │ │ - eorseq r2, r4, ip, lsl ip │ │ │ │ + blx 0x194ce90 │ │ │ │ + eorseq r2, r4, ip, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0xfeb4cec0 │ │ │ │ + blx 0x134cec0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vrsra.s64 q11, q10, #64 │ │ │ │ + vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - blx 0xfe5cceec │ │ │ │ + blx 0xdcceec │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d6, d31 │ │ │ │ - vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ blmi 0x90644 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - blx 0xfe0ccf14 │ │ │ │ - eorseq r6, r4, ip, ror #30 │ │ │ │ + blx 0x8ccf14 │ │ │ │ + eorseq r6, r4, ip, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ blmi 0x90670 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fa6d │ │ │ │ - eorseq r6, r4, r0, lsl #31 │ │ │ │ + svclt 0x0000fa0d │ │ │ │ + eorseq r6, r4, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x9069c │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fa57 │ │ │ │ - eorseq r7, r4, ip, asr #4 │ │ │ │ + svclt 0x0000f9f7 │ │ │ │ + eorseq r7, r4, ip, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vsra.s64 d20, d24, #64 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ blmi 0x906d0 │ │ │ │ vqsub.s32 d18, d1, d26 │ │ │ │ - svclt 0x0000fa41 │ │ │ │ - eorseq r7, r4, r8, lsl #5 │ │ │ │ + svclt 0x0000f9e1 │ │ │ │ + eorseq r7, r4, r8, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d21, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf6460334 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ - @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q8, d16, d12 │ │ │ │ + vorr.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vcge.s8 d16, d6, d20 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ + vrhadd.s8 d16, d6, d31 │ │ │ │ + vmla.i d23, d16, d0[3] │ │ │ │ eorcs r0, r4, #47 @ 0x2f │ │ │ │ - blx 0xa4cfc8 │ │ │ │ + @ instruction: 0xf9c8f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s , d0, d0[6] │ │ │ │ + vsubw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0x4ccff4 │ │ │ │ + @ instruction: 0xf9b2f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 d21, d16, #64 │ │ │ │ + vrsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf9fcf261 │ │ │ │ + @ instruction: 0xf99cf261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x90778 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000f9e9 │ │ │ │ - eorseq r7, r4, r4, lsr r6 │ │ │ │ + svclt 0x0000f989 │ │ │ │ + eorseq r7, r4, r4, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ blmi 0x907a4 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000f9d3 │ │ │ │ - eorseq r7, r4, r4, asr #12 │ │ │ │ + svclt 0x0000f973 │ │ │ │ + eorseq r7, r4, r4, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ blmi 0x907d0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000f9bd │ │ │ │ - eorseq r7, r4, r0, ror r7 │ │ │ │ + svclt 0x0000f95d │ │ │ │ + ldrhteq r7, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ blmi 0x907fc │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf9a6f261 │ │ │ │ - eorseq r7, r4, r0, ror #16 │ │ │ │ + @ instruction: 0xf946f261 │ │ │ │ + eorseq r7, r4, r0, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x90828 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf990f261 │ │ │ │ - eorseq r7, r4, ip, ror #16 │ │ │ │ + @ instruction: 0xf930f261 │ │ │ │ + eorseq r7, r4, ip, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vsubw.s8 q9, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ vcge.s8 d16, d7, d20 │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ subscs r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf978f261 │ │ │ │ + @ instruction: 0xf918f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x90880 │ │ │ │ vhsub.s32 q9, , q12 │ │ │ │ - svclt 0x0000f965 │ │ │ │ - eorseq r7, r4, r0, lsr #21 │ │ │ │ + svclt 0x0000f905 │ │ │ │ + eorseq r7, r4, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x908ac │ │ │ │ vhsub.s32 q9, , q0 │ │ │ │ - svclt 0x0000f94f │ │ │ │ - ldrhteq r7, [r4], -r8 │ │ │ │ + svclt 0x0000f8ef │ │ │ │ + ldrshteq r7, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x908d8 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000f939 │ │ │ │ - eorseq r7, r4, ip, asr #21 │ │ │ │ + svclt 0x0000f8d9 │ │ │ │ + eorseq r7, r4, ip, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ blmi 0x90904 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000f923 │ │ │ │ - eorseq r7, r4, r0, lsl #28 │ │ │ │ + svclt 0x0000f8c3 │ │ │ │ + eorseq r7, r4, r0, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x90930 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000f90d │ │ │ │ - mlaseq r4, ip, lr, r7 │ │ │ │ + svclt 0x0000f8ad │ │ │ │ + ldrsbteq r7, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vqdmlal.s q8, d0, d0[2] │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf8f4f261 │ │ │ │ + @ instruction: 0xf894f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ blmi 0x90988 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000f8e1 │ │ │ │ - eorseq r8, r4, r8, asr r0 │ │ │ │ + svclt 0x0000f881 │ │ │ │ + mlaseq r4, r8, pc, r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d22, d0, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ blmi 0x909b0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000f8cb │ │ │ │ - eorseq r8, r4, ip, lsr r5 │ │ │ │ + svclt 0x0000f86b │ │ │ │ + eorseq r8, r4, ip, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vqdmlal.s q11, d0, d0[3] │ │ │ │ vcge.s8 d16, d6, d20 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d22, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d31 │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ eorcs r0, fp, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf8b2f261 │ │ │ │ + @ instruction: 0xf852f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d22, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d31 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ blmi 0x90a0c │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000f89f │ │ │ │ - eorseq r8, r4, ip, lsl r7 │ │ │ │ + svclt 0x0000f83f │ │ │ │ + eorseq r8, r4, ip, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d22, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d31 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ blmi 0x90a38 │ │ │ │ vhsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000f889 │ │ │ │ - eorseq r8, r4, r8, lsr #14 │ │ │ │ + svclt 0x0000f829 │ │ │ │ + eorseq r8, r4, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ muleq r0, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q8, d4 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d11, d31 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x90a78 │ │ │ │ vhsub.s32 d18, d1, d17 │ │ │ │ - svclt 0x0000f869 │ │ │ │ - eorseq sp, r4, r4, asr r4 │ │ │ │ + svclt 0x0000f809 │ │ │ │ + mlaseq r4, r4, r3, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf850f261 │ │ │ │ + @ instruction: 0xfff0f260 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ blmi 0x90ad0 │ │ │ │ - vhsub.s32 q9, , │ │ │ │ - svclt 0x0000f83d │ │ │ │ - mlaseq r4, ip, r6, lr │ │ │ │ + vhsub.s32 q9, q0, │ │ │ │ + svclt 0x0000ffdd │ │ │ │ + ldrsbteq lr, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a10 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ - vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000f829 │ │ │ │ - @ instruction: 0x007e0a94 │ │ │ │ - eorseq sl, r0, r2, asr #3 │ │ │ │ - eorseq sl, r0, r8, ror #3 │ │ │ │ + vqshl.s32 q10, q12, q0 │ │ │ │ + svclt 0x0000ffc9 │ │ │ │ + ldrsbteq r0, [lr], #-148 @ 0xffffff6c │ │ │ │ + eorseq sl, r0, r2, lsl #2 │ │ │ │ + eorseq sl, r0, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a40 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ - vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000f811 │ │ │ │ - rsbseq r0, lr, r6, ror #20 │ │ │ │ - eorseq sl, r0, r8, lsl #4 │ │ │ │ - eorseq sl, r0, r4, lsr #4 │ │ │ │ + vqshl.s32 q10, q12, q0 │ │ │ │ + svclt 0x0000ffb1 │ │ │ │ + rsbseq r0, lr, r6, lsr #19 │ │ │ │ + eorseq sl, r0, r8, asr #2 │ │ │ │ + eorseq sl, r0, r4, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a70 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, q0 │ │ │ │ - svclt 0x0000fff9 │ │ │ │ - addeq r4, r3, r2, asr #7 │ │ │ │ - eorseq r4, r1, ip, ror fp │ │ │ │ - eorseq r4, r1, r4, ror #23 │ │ │ │ + svclt 0x0000ff99 │ │ │ │ + addeq r4, r3, r2, lsl #6 │ │ │ │ + ldrhteq r4, [r1], -ip │ │ │ │ + eorseq r4, r1, r4, lsr #22 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r7, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s32 d16, d4, d0 │ │ │ │ - strdcs pc, [r0], -r7 │ │ │ │ - @ instruction: 0xff34f264 │ │ │ │ + mulcs r0, r7, ip │ │ │ │ + cdp2 2, 13, cr15, cr4, cr4, {3} │ │ │ │ addcs sl, ip, #2048 @ 0x800 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldcl 2, cr15, [lr, #-528] @ 0xfffffdf0 │ │ │ │ + ldcl 2, cr15, [lr], #528 @ 0x210 │ │ │ │ strmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ vcgt.s32 d19, d4, d3 │ │ │ │ - andcs pc, r6, pc, asr #26 │ │ │ │ - ldc2 2, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ + andcs pc, r6, pc, ror #25 │ │ │ │ + ldc2 2, cr15, [r8], #492 @ 0x1ec │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ strbtmi r2, [r9], -r0, lsl #6 │ │ │ │ movwcs r2, #33280 @ 0x8200 │ │ │ │ stceq 0, cr15, [pc], #316 @ 0x10c50 │ │ │ │ - blx 0xff3cd47a │ │ │ │ + blx 0x1bcd47a │ │ │ │ svclt 0x0000deff │ │ │ │ ldrdeq lr, [pc], lr @ │ │ │ │ andeq r0, r0, r4, lsl r2 │ │ │ │ @ instruction: 0x4606b5f0 │ │ │ │ bmi 0x6e236c │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ @@ -616,165 +616,165 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s q5, d3, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - @ instruction: 0xff70f272 │ │ │ │ + @ instruction: 0xff10f272 │ │ │ │ blmi 0x2233b0 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vaddl.s16 , d5, d1 │ │ │ │ - vrecps.f32 d15, d13, d31 │ │ │ │ + @ instruction: 0xf20dfedf │ │ │ │ ldcllt 13, cr4, [r0, #80]! @ 0x50 │ │ │ │ addeq lr, pc, lr, ror #30 │ │ │ │ andeq r0, r0, r4, lsl r2 │ │ │ │ - eorseq pc, r0, sl, lsl #5 │ │ │ │ - eoreq ip, lr, r4, asr r0 │ │ │ │ - eoreq ip, lr, ip, asr #32 │ │ │ │ - eorseq sl, r1, lr, asr r4 │ │ │ │ + eorseq pc, r0, sl, asr #3 │ │ │ │ + mlaeq lr, r4, pc, fp @ │ │ │ │ + eoreq fp, lr, ip, lsl #31 │ │ │ │ + mlaseq r1, lr, r3, sl │ │ │ │ addeq lr, pc, r4, lsr #30 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460541f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl pc, {r1, r4, fp, sp, lr} @ │ │ │ │ andhi pc, r2, r1, asr r8 @ │ │ │ │ mcrvs 8, 6, r6, cr3, cr8, {1} │ │ │ │ vmla.i d27, d20, d11 │ │ │ │ - mcrrne 15, 9, pc, r1, cr5 @ │ │ │ │ + mcrrne 15, 3, pc, r1, cr5 @ │ │ │ │ vaddl.s8 , d14, d13 │ │ │ │ - @ instruction: 0x4606fd11 │ │ │ │ + @ instruction: 0x4606fcb1 │ │ │ │ andle r1, r8, r2, asr #24 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - stc2l 2, cr15, [ip, #-460]! @ 0xfffffe34 │ │ │ │ + stc2 2, cr15, [ip, #-460] @ 0xfffffe34 │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf28e4630 │ │ │ │ - ldmdavs r8!, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r8!, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi lr, [r2], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ ldmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vqadd.s64 d22, d3, d3 │ │ │ │ - svclt 0x0000bc5b │ │ │ │ + svclt 0x0000bbfb │ │ │ │ addeq lr, pc, r6, ror #30 │ │ │ │ ldrdeq lr, [pc], lr @ │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - eorseq r5, r1, lr, ror sl │ │ │ │ + ldrhteq r5, [r1], -lr │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, sp, lsr pc @ │ │ │ │ submi pc, r5, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bfeb │ │ │ │ + svclt 0x0000bf8b │ │ │ │ sbcvs pc, r9, r1, asr #4 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bfe3 │ │ │ │ + svclt 0x0000bf83 │ │ │ │ rscsvs pc, r5, r2, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bfdb │ │ │ │ + svclt 0x0000bf7b │ │ │ │ sbcne pc, r1, pc, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bfd3 │ │ │ │ - adccs pc, r1, r6, asr #4 │ │ │ │ + svclt 0x0000bf73 │ │ │ │ + rscne pc, r1, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bfcb │ │ │ │ - subspl pc, sp, r6, asr #4 │ │ │ │ + svclt 0x0000bf6b │ │ │ │ + addsmi pc, sp, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bfc3 │ │ │ │ + svclt 0x0000bf63 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xfe84efe4 │ │ │ │ ldcpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [pc], -r9, ror #22 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ strls r4, [r6, -r1, lsl #13] │ │ │ │ @ instruction: 0xf641a82e │ │ │ │ vsubhn.i16 d23, q0, q4 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r9, sl, sp} │ │ │ │ ldrcc pc, [r4, #-2253]! @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stcl 2, cr15, [r4], #-528 @ 0xfffffdf0 │ │ │ │ + stc 2, cr15, [r4], {132} @ 0x84 │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vadd.i8 d26, d4, d13 │ │ │ │ vshl.s64 , q6, #0 │ │ │ │ vshl.s64 d0, d5, #4 │ │ │ │ - @ instruction: 0xf44fec5c │ │ │ │ + @ instruction: 0xf44febfc │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d4, d0[0] │ │ │ │ - ldmdavs r8!, {r1, r2, r4, r6, sl, fp, sp, lr, pc} │ │ │ │ - cdp2 1, 4, cr15, cr4, cr1, {2} │ │ │ │ + ldmdavs r8!, {r1, r2, r4, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stc2l 1, cr15, [r4, #260]! @ 0x104 │ │ │ │ @ instruction: 0xf13e2004 │ │ │ │ - @ instruction: 0xf002fff3 │ │ │ │ + @ instruction: 0xf002ff93 │ │ │ │ andcs pc, r3, pc, lsr #18 │ │ │ │ - @ instruction: 0xffeef13e │ │ │ │ - ldc2 1, cr15, [r8, #248]! @ 0xf8 │ │ │ │ + @ instruction: 0xff8ef13e │ │ │ │ + ldc2l 1, cr15, [r8, #-248] @ 0xffffff08 │ │ │ │ @ instruction: 0x63286833 │ │ │ │ cmnlt sl, sl, lsl r8 │ │ │ │ @ instruction: 0xf854461c │ │ │ │ bcs 0x1c934 │ │ │ │ adcmi sp, r3, #-1073741762 @ 0xc000003e │ │ │ │ and sp, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf8546b28 │ │ │ │ @ instruction: 0xf13e1d04 │ │ │ │ - ldmdavs r3!, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ andcs sl, r3, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , , d10 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r3], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ bichi pc, r9, r0 │ │ │ │ - strbtcs pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ + strtne pc, [r8], #589 @ 0x24d │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ rscsmi pc, r0, r2, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ rscvs r2, fp, #0, 6 │ │ │ │ - @ instruction: 0xf9f6f142 │ │ │ │ + @ instruction: 0xf996f142 │ │ │ │ @ instruction: 0xb1206860 │ │ │ │ - blx 0xff8cd71c │ │ │ │ + blx 0xfe0cd71c │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc}^ │ │ │ │ bvs 0x18e2bf0 │ │ │ │ blcs 0x1ddf4 │ │ │ │ blls 0x1c5568 │ │ │ │ @ instruction: 0x4620681c │ │ │ │ - @ instruction: 0xf8d2f285 │ │ │ │ + @ instruction: 0xf872f285 │ │ │ │ stmdble r9, {r0, r3, fp, sp} │ │ │ │ @ instruction: 0xf6463809 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - stc2 2, cr15, [r0, #-528] @ 0xfffffdf0 │ │ │ │ + stc2 2, cr15, [r0], #528 @ 0x210 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ bleq 0x8cef8 │ │ │ │ - beq 0x1d8e6d8 │ │ │ │ + bvc 0xfed8d6d8 │ │ │ │ beq 0x3cd8c4 │ │ │ │ ldrbmi r9, [sp], -r7, lsl #10 │ │ │ │ @ instruction: 0xf8dd46d3 │ │ │ │ strmi sl, [r9, #24]! │ │ │ │ movthi pc, #62272 @ 0xf340 @ │ │ │ │ eorcc pc, r5, sl, asr r8 @ │ │ │ │ stmeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @@ -782,146 +782,146 @@ │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stclne 8, cr7, [sl], #-356 @ 0xfffffe9c │ │ │ │ andls r1, r5, #92, 24 @ 0x5c00 │ │ │ │ tstle r3, sp, lsr #18 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, ip, sp, lr} │ │ │ │ msrhi SPSR_c, r0 │ │ │ │ vtst.8 , , │ │ │ │ - vqdmlsl.s q9, d0, d0[6] │ │ │ │ + vabdl.s8 , d16, d24 │ │ │ │ @ instruction: 0x465e0733 │ │ │ │ svclt 0x0008292d │ │ │ │ mul r2, ip, ip │ │ │ │ @ instruction: 0x37186a7e │ │ │ │ ldmdavs r9!, {r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ vsubhn.i16 d4, q2, q8 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ bvc 0xe855f8 │ │ │ │ blls 0x17d588 │ │ │ │ vqrshl.u8 d20, d9, d16 │ │ │ │ ldrbmi r8, [r0], #788 @ 0x314 │ │ │ │ @ instruction: 0xf8d83502 │ │ │ │ ldrmi r0, [r0, r4]! │ │ │ │ blcs 0x2b224 │ │ │ │ @ instruction: 0xf643d1c9 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - ldc2 2, cr15, [r8], {149} @ 0x95 │ │ │ │ + blx 0xfee4d8aa │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - ldrmi pc, [r0, pc, ror #20]! │ │ │ │ + ldrmi pc, [r0, pc, lsl #20]! │ │ │ │ strb r9, [r9, r5, lsl #26]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rschi pc, r3, #64, 6 │ │ │ │ strcs r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ ldmdavs r3, {r1, r9, sl, sp}^ │ │ │ │ mvnvs r6, #144, 16 @ 0x900000 │ │ │ │ - @ instruction: 0xff90f284 │ │ │ │ + @ instruction: 0xff30f284 │ │ │ │ bvs 0xfeae9420 │ │ │ │ rscsmi pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ stmdavs r8!, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ - @ instruction: 0xf800f146 │ │ │ │ - @ instruction: 0xff82f14f │ │ │ │ + @ instruction: 0xffa0f145 │ │ │ │ + @ instruction: 0xff22f14f │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf14f810b │ │ │ │ - subcs pc, r8, #428 @ 0x1ac │ │ │ │ + subcs pc, r8, #11, 30 @ 0x2c │ │ │ │ stmdage lr!, {r8, sp} │ │ │ │ - bl 0x1f4d8bc │ │ │ │ + bl 0x74d8bc │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vmlal.s8 q5, d4, d13 │ │ │ │ - @ instruction: 0xf44feb78 │ │ │ │ + @ instruction: 0xf44feb18 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d4, d0[0] │ │ │ │ - @ instruction: 0xf64ceb72 │ │ │ │ + @ instruction: 0xf64ceb12 │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf04f0394 │ │ │ │ ldmdavs r8, {r9, fp} │ │ │ │ - ldc2l 1, cr15, [r6, #248]! @ 0xf8 │ │ │ │ - blx 0xfe84d2aa │ │ │ │ - @ instruction: 0xf9f0f258 │ │ │ │ + ldc2 1, cr15, [r6, #248] @ 0xf8 │ │ │ │ + blx 0x104d2aa │ │ │ │ + @ instruction: 0xf990f258 │ │ │ │ @ instruction: 0xf8c04680 │ │ │ │ andcs sl, r2, r0 │ │ │ │ - @ instruction: 0xffa4f144 │ │ │ │ + @ instruction: 0xff44f144 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blvs 0xffa312c0 │ │ │ │ @ instruction: 0xf2904651 │ │ │ │ - vmlane.f32 s30, s6, s14 │ │ │ │ + @ instruction: 0x1e03f9a7 │ │ │ │ @ instruction: 0xf2c0469b │ │ │ │ vrhadd.s8 d24, d4, d6 │ │ │ │ vmlal.s8 q11, d0, d16 │ │ │ │ blvs 0xffa13160 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vmlsl.s16 q2, d5, d1[0] │ │ │ │ - tstplt r8, fp, lsl #26 @ p-variant is OBSOLETE │ │ │ │ + smlatblt r8, fp, ip, pc @ │ │ │ │ eorshi pc, ip, r5, asr #17 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ bvs 0xffa31340 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf0c281be │ │ │ │ - @ instruction: 0xf8dffd4d │ │ │ │ + @ instruction: 0xf8dffced │ │ │ │ @ instruction: 0x63a8a3b0 │ │ │ │ blx 0x12ccffa │ │ │ │ @ instruction: 0xf0fd4604 │ │ │ │ - vmul.i8 d31, d0, d31 │ │ │ │ + vtst.8 , q8, │ │ │ │ @ instruction: 0xf8cd3349 │ │ │ │ @ instruction: 0xf646a000 │ │ │ │ - vsubl.s8 q10, d0, d4 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf0fd012e │ │ │ │ - strmi pc, [r0], r3, ror #16 │ │ │ │ - blx 0x3cd274 │ │ │ │ + strmi pc, [r0], r3, lsl #16 │ │ │ │ + @ instruction: 0xf9aef0c5 │ │ │ │ strtmi r7, [r0], -sl, lsr #22 │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - @ instruction: 0x31bcf245 │ │ │ │ + mvnscs pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0fe9305 │ │ │ │ - blls 0x18fc98 │ │ │ │ + blls 0x18fb18 │ │ │ │ strtmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vsra.s64 d18, d4, #64 │ │ │ │ blvs 0x1a91444 │ │ │ │ - blx 0xff64d38a │ │ │ │ + blx 0x1e4d38a │ │ │ │ ldrsbtcc pc, [r4], -r8 @ │ │ │ │ ldrmi r2, [r8, r0] │ │ │ │ - stc2l 2, cr15, [r2, #-580] @ 0xfffffdbc │ │ │ │ + stc2l 2, cr15, [r2], #580 @ 0x244 │ │ │ │ blx 0xfe4229a0 │ │ │ │ blx 0xfec4d224 │ │ │ │ @ instruction: 0xf0c2f080 │ │ │ │ - @ instruction: 0xf0c2fe6f │ │ │ │ - blvs 0xfea5096c │ │ │ │ + @ instruction: 0xf0c2fe0f │ │ │ │ + blvs 0xfea507ec │ │ │ │ @ instruction: 0xf8a6f001 │ │ │ │ @ instruction: 0xf0014604 │ │ │ │ stmibmi r8, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svccs 0x0070ee1d │ │ │ │ movweq pc, #33034 @ 0x810a @ │ │ │ │ addpl r4, ip, r0, lsr #12 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcgt.s8 d25, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ tstcs fp, #1073741835 @ 0x4000000b │ │ │ │ - @ instruction: 0xff6af0fc │ │ │ │ + @ instruction: 0xff0af0fc │ │ │ │ movtpl pc, #62720 @ 0xf500 @ │ │ │ │ ldrdge pc, [r4], -r5 @ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvc 0x0000f413 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf06f33ff │ │ │ │ movwls r4, #21248 @ 0x5300 │ │ │ │ svceq 0x0000f1ba │ │ │ │ strbmi sp, [r1], -ip, rrx │ │ │ │ andeq pc, r1, sl, lsl #2 │ │ │ │ - @ instruction: 0xf9aef256 │ │ │ │ + @ instruction: 0xf94ef256 │ │ │ │ stmdbcs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi sp, [sl, #315] @ 0x13b │ │ │ │ bicshi pc, sp, r0, lsl #4 │ │ │ │ svcmi 0x0080f1ba │ │ │ │ @ instruction: 0xf64ad85e │ │ │ │ @ instruction: 0xf6ca23ab │ │ │ │ @ instruction: 0xf5ba23aa │ │ │ │ @@ -938,34 +938,34 @@ │ │ │ │ stmdale pc, {r0, r1, r3, r4, r6}^ @ │ │ │ │ vadd.i8 q11, , q12 │ │ │ │ vmlal.s q11, d0, d0[2] │ │ │ │ mulsvs r3, r5, r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbge r8, {r1, r3, r4, r8, pc} │ │ │ │ - blx 0xfe2cd594 │ │ │ │ + blx 0xacd594 │ │ │ │ blcs 0x37c94 │ │ │ │ ldrmi sp, [r8], -r7, rrx │ │ │ │ - cmppmi r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffeaf140 │ │ │ │ + @ instruction: 0xff8af140 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0x4640f957 │ │ │ │ + @ instruction: 0x4640f8f7 │ │ │ │ ldrbne pc, [ip, #1603] @ 0x643 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf13b17c1 │ │ │ │ - smlatbcs r1, pc, sp, pc @ │ │ │ │ + tstpcs r1, pc, asr #26 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [r3], -r4, lsl #12 │ │ │ │ - andsmi pc, r8, #73400320 @ 0x4600000 │ │ │ │ + subscc pc, r8, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vmlal.s16 q3, d5, d24 │ │ │ │ - strtmi pc, [r0], -fp, ror #21 │ │ │ │ - @ instruction: 0xf9aef21b │ │ │ │ + strtmi pc, [r0], -fp, lsl #21 │ │ │ │ + @ instruction: 0xf94ef21b │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0x9e05f93f │ │ │ │ + mcrls 8, 0, pc, cr5, cr15, {6} @ │ │ │ │ ldrmi r9, [r1, #3335]! @ 0xd07 │ │ │ │ bicshi pc, r7, r0, asr #6 │ │ │ │ strcs r9, [r0], #-2822 @ 0xfffff4fa │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ ldrb r6, [r6], fp, ror #7 │ │ │ │ stcls 6, cr4, [r7, #-684] @ 0xfffffd54 │ │ │ │ ubfx r4, lr, #12, #22 │ │ │ │ @@ -980,326 +980,326 @@ │ │ │ │ @ instruction: 0xf64ce7ac │ │ │ │ @ instruction: 0xf2c044dc │ │ │ │ stmdavs r1!, {r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0x41904299 │ │ │ │ rsbvs fp, r3, r8, lsr pc │ │ │ │ @ instruction: 0xf8d8e62c │ │ │ │ blvs 0xffb11114 │ │ │ │ - cdp2 2, 5, cr15, cr4, cr4, {4} │ │ │ │ - mvncc pc, r6, asr #12 │ │ │ │ + ldc2l 2, cr15, [r4, #528]! @ 0x210 │ │ │ │ + msrcc R8_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ vaddl.s16 q1, d5, d1 │ │ │ │ - andcs pc, r1, r5, lsl fp @ │ │ │ │ - @ instruction: 0xf94af28c │ │ │ │ + @ instruction: 0x2001fab5 │ │ │ │ + @ instruction: 0xf8eaf28c │ │ │ │ @ instruction: 0xf1442008 │ │ │ │ - ldclne 14, cr15, [r2], #-500 @ 0xfffffe0c │ │ │ │ + ldclne 14, cr15, [r2], #-116 @ 0xffffff8c │ │ │ │ svclt 0x00ac454a │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], #-769 @ 0xfffffcff │ │ │ │ ldrmi lr, [r9], -sp, ror #13 │ │ │ │ movwls r6, #31528 @ 0x7b28 │ │ │ │ - stc2 1, cr15, [ip], {62} @ 0x3e │ │ │ │ + stc2 1, cr15, [ip], #-248 @ 0xffffff08 │ │ │ │ blvs 0xa35168 │ │ │ │ - blx 0xfeacd652 │ │ │ │ - msrvs (UNDEF: 96), lr │ │ │ │ + blx 0x12cd652 │ │ │ │ + asrpl pc, lr, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbmi pc, r4, r6, asr #12 │ │ │ │ + adccc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffd4db3e │ │ │ │ + blx 0xfe54db3e │ │ │ │ cmnlt r0, r2, lsl #13 │ │ │ │ bge 0x237d90 │ │ │ │ - orrmi pc, r0, r6, asr #12 │ │ │ │ + biccc pc, r0, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vcgt.s32 d25, d10, d8 │ │ │ │ - stmdacs r1, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ teqphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ vmin.s q10, , q0 │ │ │ │ - @ instruction: 0x6c2bf9a9 │ │ │ │ + @ instruction: 0x6c2bf949 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bl 0xfea713dc │ │ │ │ tstcs r4, r6, lsl #18 │ │ │ │ andeq pc, r1, r9, lsl #2 │ │ │ │ - @ instruction: 0xf982f21b │ │ │ │ + @ instruction: 0xf922f21b │ │ │ │ stmdbvs r8!, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf04f8122 │ │ │ │ vmlsl.s8 q0, d4, d1 │ │ │ │ - @ instruction: 0xf8c8fdf3 │ │ │ │ + @ instruction: 0xf8c8fd93 │ │ │ │ ldrbmi r0, [r1] │ │ │ │ bl 0x1c860c │ │ │ │ bls 0x191dec │ │ │ │ orrmi pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ beq 0xfe2cbdec │ │ │ │ bl 0x21fdd4 │ │ │ │ bl 0x92bf8 │ │ │ │ @ instruction: 0xf8570783 │ │ │ │ @ instruction: 0xf2840f04 │ │ │ │ - @ instruction: 0xf84afddf │ │ │ │ + @ instruction: 0xf84afd7f │ │ │ │ ldrbmi r0, [r6, #-2820] @ 0xfffff4fc │ │ │ │ movwcs sp, #503 @ 0x1f7 │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ eorcc pc, r9, r8, asr #16 │ │ │ │ - @ instruction: 0xf8c6f21b │ │ │ │ + @ instruction: 0xf866f21b │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - blge 0x390760 │ │ │ │ + blge 0x3905e0 │ │ │ │ sbccc pc, r8, r6, asr #17 │ │ │ │ @ instruction: 0xf8c6ab40 │ │ │ │ @ instruction: 0xf8c430cc │ │ │ │ ldmdavs r3!, {r2, r4, r7, r9, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vrhadd.s8 d24, d4, d9 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf13d0095 │ │ │ │ - blge 0x104fccc │ │ │ │ + blge 0x104fb4c │ │ │ │ strbmi r9, [r2], -r5, lsl #28 │ │ │ │ blge 0x375e30 │ │ │ │ blge 0xbb5e30 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #6 │ │ │ │ blvs 0xffa62b00 │ │ │ │ - @ instruction: 0xff9ef0d4 │ │ │ │ + @ instruction: 0xff3ef0d4 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ mcrcc 0, 0, r8, cr4, cr8, {7} │ │ │ │ vhadd.s16 d14, d11, d1 │ │ │ │ - @ instruction: 0xf856f8e5 │ │ │ │ + @ instruction: 0xf856f885 │ │ │ │ stmdacs r0, {r2, r8, r9, sl, fp} │ │ │ │ stmdals r5, {r0, r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xf8def21b │ │ │ │ + @ instruction: 0xf87ef21b │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ ldmdals r3, {r6, sl, ip, lr, pc} │ │ │ │ strpl pc, [r8], #-1284 @ 0xfffffafc │ │ │ │ - @ instruction: 0xf89af0eb │ │ │ │ + @ instruction: 0xf83af0eb │ │ │ │ @ instruction: 0xf0eb3410 │ │ │ │ - stmiavs r8!, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [ip], #-864 @ 0xfffffca0 │ │ │ │ - mrc2 1, 1, pc, cr6, cr0, {0} │ │ │ │ + stmiavs r8!, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff74d5da │ │ │ │ + ldc2l 1, cr15, [r6, #64] @ 0x40 │ │ │ │ stmdbge lr!, {r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r4, #196] @ 0xc4 │ │ │ │ @ instruction: 0xb1286a28 │ │ │ │ mvnsmi pc, lr, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ - cdp2 1, 6, cr15, cr4, cr4, {0} │ │ │ │ - ldc2l 0, cr15, [lr], #776 @ 0x308 │ │ │ │ + cdp2 1, 0, cr15, cr4, cr4, {0} │ │ │ │ + ldc2 0, cr15, [lr], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf0314620 │ │ │ │ stmdage r8, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x12cd7e0 │ │ │ │ + @ instruction: 0xf9eaf14f │ │ │ │ ldrbmi lr, [r8], -r4, ror #13 │ │ │ │ - @ instruction: 0xf9ccf0d3 │ │ │ │ - addvc pc, r8, ip, asr #4 │ │ │ │ + @ instruction: 0xf96cf0d3 │ │ │ │ + sbcvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrt r6, [r8], -r8, ror #5 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subhi pc, r0, r5, asr #17 │ │ │ │ ldrbeq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0065f57f │ │ │ │ @ instruction: 0xf6464641 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf145002e │ │ │ │ - @ instruction: 0xe75cfd77 │ │ │ │ + smmul ip, r7, sp │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - ldrsbteq sp, [r3], -r8 │ │ │ │ - ldc2 1, cr15, [r0, #-276]! @ 0xfffffeec │ │ │ │ + eorseq sp, r3, r8, lsl r4 │ │ │ │ + ldc2l 1, cr15, [r0], {69} @ 0x45 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ stmibvs fp!, {r0, r3, r4, r5, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - ldrtmi pc, [r3], -r3, asr #19 @ │ │ │ │ + ldrtmi pc, [r3], -r3, ror #18 @ │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - sbcsmi pc, r8, r6, asr #12 │ │ │ │ + andsmi pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2 2, cr15, [lr, #460]! @ 0x1cc │ │ │ │ + stc2l 2, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xf0c94630 │ │ │ │ - blls 0x44fb94 │ │ │ │ + blls 0x44fa14 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andpl pc, r4, #73400320 @ 0x4600000 │ │ │ │ + submi pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf9aef295 │ │ │ │ + @ instruction: 0xf94ef295 │ │ │ │ tstcs r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmov.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vmov.i32 q10, #2048 @ 0x00000800 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x48f9d0 │ │ │ │ + blls 0x48f850 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsbmi pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf99cf295 │ │ │ │ + @ instruction: 0xf93cf295 │ │ │ │ tstcs r1, r2, lsl fp │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vsubl.s8 q10, d16, d0 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x54f9ac │ │ │ │ + blls 0x54f82c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - subspl pc, r4, #73400320 @ 0x4600000 │ │ │ │ + addsmi pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf98af295 │ │ │ │ + @ instruction: 0xf92af295 │ │ │ │ tstcs r1, r3, lsl fp │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vsubl.s8 q10, d16, d24 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x60f988 │ │ │ │ + blls 0x60f808 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbspl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + adcsmi pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf978f295 │ │ │ │ + @ instruction: 0xf918f295 │ │ │ │ tstcs r1, sp, lsl fp │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vrshr.s64 d21, d0, #64 │ │ │ │ + vrshr.s64 q10, q0, #64 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x80f964 │ │ │ │ + blls 0x80f7e4 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - adcpl pc, r4, #73400320 @ 0x4600000 │ │ │ │ + rscmi pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf966f295 │ │ │ │ + @ instruction: 0xf906f295 │ │ │ │ tstcs r1, sl, lsl fp │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vrshr.s64 d21, d24, #64 │ │ │ │ + vrshr.s64 q10, q12, #64 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - @ instruction: 0x4630f95d │ │ │ │ - ldc2 1, cr15, [lr], #276 @ 0x114 │ │ │ │ + @ instruction: 0x4630f8fd │ │ │ │ + mrrc2 1, 4, pc, lr, cr5 @ │ │ │ │ @ instruction: 0xf643e747 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ eorcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - stc2l 2, cr15, [r0, #-460] @ 0xfffffe34 │ │ │ │ + stc2l 2, cr15, [r0], #460 @ 0x1cc │ │ │ │ vhadd.s32 d18, d4, d1 │ │ │ │ - strmi pc, [r2], r3, lsr #31 │ │ │ │ + strmi pc, [r2], r3, asr #30 │ │ │ │ stmdbls r8, {r0, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vceq.f32 q13, q15, │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ strbmi r2, [r1, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0x4641bf38 │ │ │ │ ldmdavs fp, {r0, r3, r5, sl, sp, lr} │ │ │ │ @ instruction: 0xf57f0458 │ │ │ │ @ instruction: 0xf646aeb9 │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ @ instruction: 0xf145002e │ │ │ │ - ssat pc, #18, r3, asr #25 @ │ │ │ │ + sxtah pc, r1, r3, ror #24 @ │ │ │ │ vmla.i16 d2, d17, d0[2] │ │ │ │ - eorsvs pc, r0, r5, ror #30 │ │ │ │ + eorsvs pc, r0, r5, lsl #30 │ │ │ │ submi lr, r0, #252706816 @ 0xf100000 │ │ │ │ @ instruction: 0xf643e66f │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vsubl.s8 q9, d16, d4 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf91cf295 │ │ │ │ + @ instruction: 0xf8bcf295 │ │ │ │ vhadd.s32 d18, d4, d1 │ │ │ │ - @ instruction: 0xf643ff73 │ │ │ │ + @ instruction: 0xf643ff13 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf90cf295 │ │ │ │ + @ instruction: 0xf8acf295 │ │ │ │ vhadd.s32 d18, d4, d1 │ │ │ │ - @ instruction: 0xf643ff63 │ │ │ │ + @ instruction: 0xf643ff03 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ eorcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmla.i d19, d16, d0[1] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - ldc2l 2, cr15, [r0], #460 @ 0x1cc │ │ │ │ + ldc2 2, cr15, [r0], {115} @ 0x73 │ │ │ │ vhadd.s32 d18, d4, d1 │ │ │ │ - svclt 0x0000ff53 │ │ │ │ - sbcvs pc, r1, r7, asr #4 │ │ │ │ + svclt 0x0000fef3 │ │ │ │ + andvs pc, r1, r7, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bbc3 │ │ │ │ - andscc pc, r9, r9, asr #4 │ │ │ │ + svclt 0x0000bb63 │ │ │ │ + subscs pc, r9, r9, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bbbb │ │ │ │ - adceq pc, sp, sl, asr #12 │ │ │ │ + svclt 0x0000bb5b │ │ │ │ + rscvc pc, sp, sl, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bbb3 │ │ │ │ - rsbscs pc, r9, sl, asr #12 │ │ │ │ + svclt 0x0000bb53 │ │ │ │ + adcsne pc, r9, sl, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bbab │ │ │ │ - subseq pc, r5, fp, asr #12 │ │ │ │ + svclt 0x0000bb4b │ │ │ │ + addsvc pc, r5, fp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bba3 │ │ │ │ - rsbseq pc, r1, fp, asr #12 │ │ │ │ + svclt 0x0000bb43 │ │ │ │ + adcsvc pc, r1, fp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bb9b │ │ │ │ - rsbscc pc, r1, fp, asr #12 │ │ │ │ + svclt 0x0000bb3b │ │ │ │ + adcscs pc, r1, fp, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bb93 │ │ │ │ - sbcsne pc, r1, ip, asr #12 │ │ │ │ + svclt 0x0000bb33 │ │ │ │ + andsne pc, r1, ip, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bb8b │ │ │ │ - addspl pc, r9, sp, asr #4 │ │ │ │ + svclt 0x0000bb2b │ │ │ │ + sbcsmi pc, r9, sp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bb83 │ │ │ │ - subvs pc, sp, r1, asr #4 │ │ │ │ + svclt 0x0000bb23 │ │ │ │ + addpl pc, sp, r1, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bb7b │ │ │ │ - addsne pc, r9, r2, asr #4 │ │ │ │ + svclt 0x0000bb1b │ │ │ │ + sbcseq pc, r9, r2, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bb73 │ │ │ │ - eorsvs pc, sp, r1, asr #4 │ │ │ │ + svclt 0x0000bb13 │ │ │ │ + rsbspl pc, sp, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bb6b │ │ │ │ - subvs pc, r9, r1, asr #4 │ │ │ │ + svclt 0x0000bb0b │ │ │ │ + addpl pc, r9, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bb63 │ │ │ │ - subsvs pc, r5, r1, asr #4 │ │ │ │ + svclt 0x0000bb03 │ │ │ │ + addspl pc, r5, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bb5b │ │ │ │ - rsbvs pc, r1, r1, asr #4 │ │ │ │ + svclt 0x0000bafb │ │ │ │ + adcpl pc, r1, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bb53 │ │ │ │ - rsbvs pc, sp, r1, asr #4 │ │ │ │ + svclt 0x0000baf3 │ │ │ │ + adcpl pc, sp, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bb4b │ │ │ │ - rsbsvs pc, r9, r1, asr #4 │ │ │ │ + svclt 0x0000baeb │ │ │ │ + adcspl pc, r9, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bb43 │ │ │ │ + svclt 0x0000bae3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vmls.i d19, d0, d0[0] │ │ │ │ umulllt r2, fp, r5, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s8 q3, d11, d19 │ │ │ │ - bllt 0x124fe28 │ │ │ │ + bllt 0x124fca8 │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s8 , , d6 │ │ │ │ - blls 0x14fe10 │ │ │ │ + blls 0x14fc90 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f7616 │ │ │ │ blx 0x5de0a │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x1097778 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1311,36 +1311,36 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmib r0, {r2, r8, ip, pc}^ │ │ │ │ sbcvs r1, r1, r1, lsl #2 │ │ │ │ - blx 0x1d4e062 │ │ │ │ + blx 0x54e062 │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ cdpvc 4, 7, cr15, cr10, cr15, {2} │ │ │ │ blx 0xfe8f8a6e │ │ │ │ stmdals r7, {r2, r3, r9, ip, sp} │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x3977d6 │ │ │ │ bl 0x10c166c │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - @ instruction: 0xf9cef295 │ │ │ │ + @ instruction: 0xf96ef295 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r8 │ │ │ │ - blx 0x4e0c2 │ │ │ │ + blx 0xfe84e0c0 │ │ │ │ @ instruction: 0xf04f1e04 │ │ │ │ stcle 0, cr0, [r4, #-760]! @ 0xfffffd08 │ │ │ │ - blx 0xffece0cc │ │ │ │ + blx 0xfe6ce0cc │ │ │ │ svclt 0x00cc2800 │ │ │ │ strtmi r4, [r2], -r2, lsl #12 │ │ │ │ eormi r1, r3, #1584 @ 0x630 │ │ │ │ cdpne 1, 5, cr13, cr3, cr4, {1} │ │ │ │ teqle r0, r3, lsl r2 │ │ │ │ mvnmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -1351,73 +1351,73 @@ │ │ │ │ andmi lr, r0, r3, asr #19 │ │ │ │ smlabtcs r2, r3, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf28dbd10 │ │ │ │ - @ instruction: 0x1e04fad5 │ │ │ │ + @ instruction: 0x1e04fa75 │ │ │ │ strtmi sp, [r2], -r1, lsl #26 │ │ │ │ subcs lr, r0, #57147392 @ 0x3680000 │ │ │ │ bfi r4, r4, #12, #18 │ │ │ │ - msrpl CPSR_, #74448896 @ 0x4700000 │ │ │ │ + msrmi SPSR_, #74448896 @ 0x4700000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, r7, asr #4 │ │ │ │ + teqppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvs pc, ip, r7, asr #4 │ │ │ │ + subpl pc, ip, r7, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s32 q9, q8, q2 │ │ │ │ - @ instruction: 0xf647f9c3 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + @ instruction: 0xf647f963 │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ vcge.s8 d16, d7, d20 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ sbcscs r0, r5, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf9b4f260 │ │ │ │ + @ instruction: 0xf954f260 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vrshr.s64 d20, d21, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf6450215 │ │ │ │ - vbic.i32 , #5 @ 0x00000005 │ │ │ │ + vsra.s64 d22, d21, #64 │ │ │ │ @ instruction: 0xf6450115 │ │ │ │ - vshr.s64 , , #64 │ │ │ │ + vmov.i32 d23, #1 @ 0x00000001 │ │ │ │ vqadd.s64 d16, d8, d5 │ │ │ │ - pop {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1444008 │ │ │ │ - svclt 0x0000be61 │ │ │ │ - @ instruction: 0xf13d4801 │ │ │ │ - svclt 0x0000b807 │ │ │ │ + svclt 0x0000be01 │ │ │ │ + @ instruction: 0xf13c4801 │ │ │ │ + svclt 0x0000bfa7 │ │ │ │ addseq lr, r5, #116, 12 @ 0x7400000 │ │ │ │ - andscc pc, r1, r7, asr #4 │ │ │ │ + subscs pc, r1, r7, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000ba57 │ │ │ │ - andscc pc, sp, r7, asr #4 │ │ │ │ + svclt 0x0000b9f7 │ │ │ │ + subscs pc, sp, r7, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000ba4f │ │ │ │ - rsbsvs pc, r1, r8, asr #4 │ │ │ │ + svclt 0x0000b9ef │ │ │ │ + adcspl pc, r1, r8, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000ba47 │ │ │ │ + svclt 0x0000b9e7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x21578c │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - blx 0xffc4e000 │ │ │ │ - blx 0xfe64e004 │ │ │ │ - @ instruction: 0xf804f21f │ │ │ │ + blx 0xfe44e000 │ │ │ │ + blx 0xe4e004 │ │ │ │ + @ instruction: 0xffa4f21e │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - blt 0xff04e0f8 │ │ │ │ + blt 0x184e0f8 │ │ │ │ addseq sp, r4, #232 @ 0xe8 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d20b0 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1427,15 +1427,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - blx 0xfeece172 │ │ │ │ + blx 0x16ce172 │ │ │ │ @ instruction: 0xf952f7ff │ │ │ │ addeq lr, pc, ip, lsl #5 │ │ │ │ andeq r0, r0, ip, lsr #7 │ │ │ │ ldr r3, [pc, #20] @ 0x11838 │ │ │ │ ldr r2, [pc, #20] @ 0x1183c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1467,25 +1467,25 @@ │ │ │ │ vqrshl.s8 d27, d0, d4 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ stmdavc r3!, {r0, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - addcc pc, ip, r7, asr #12 │ │ │ │ + sbccs pc, ip, r7, asr #12 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ cmppcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - addcc pc, ip, r7, asr #12 │ │ │ │ + sbccs pc, ip, r7, asr #12 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1533,15 +1533,15 @@ │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ ldmdblt r8, {r2, r8} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf1011d18 │ │ │ │ - andcs pc, r1, fp, lsl #21 │ │ │ │ + andcs pc, r1, fp, lsr #20 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb62194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1558,33 +1558,33 @@ │ │ │ │ vmls.f d18, d0, d0[7] │ │ │ │ movtcs r0, #26005 @ 0x6595 │ │ │ │ andls sl, r6, #16, 20 @ 0x10000 │ │ │ │ smlabteq r4, r5, r8, pc @ │ │ │ │ stmdavc r3!, {r0, r1, r3, r5, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vhadd.s8 d24, d26, d15 │ │ │ │ - @ instruction: 0xf2c036d8 │ │ │ │ + vmov.i32 d19, #134217728 @ 0x08000000 │ │ │ │ strcc r0, [r5, #-1581] @ 0xfffff9d3 │ │ │ │ strtmi lr, [r8], -r6 │ │ │ │ @ instruction: 0xf8003401 │ │ │ │ strmi r3, [r5], -r1, lsl #22 │ │ │ │ orrslt r7, fp, r3, lsr #16 │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r7], #396 @ 0x18c │ │ │ │ subsle r2, fp, r3, ror fp │ │ │ │ suble r2, r4, r8, ror fp │ │ │ │ eorle r2, r0, ip, ror #22 │ │ │ │ ldrtmi r1, [ip], -r3, ror #24 │ │ │ │ @ instruction: 0x4639461f │ │ │ │ @ instruction: 0xf1404630 │ │ │ │ - stmdavc r3!, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdami r9!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf105702b │ │ │ │ - blmi 0xdcfc24 │ │ │ │ + blmi 0xdcfaa4 │ │ │ │ blls 0x1ebad4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r3, r0, lsl #6 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r3], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -1597,48 +1597,48 @@ │ │ │ │ strbmi r4, [r4], -sl, lsr #18 │ │ │ │ @ instruction: 0xf0233307 │ │ │ │ blne 0x12526c4 │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ ldmib r3, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - @ instruction: 0x53bcf24c │ │ │ │ + mvnsmi pc, #76, 4 @ 0xc0000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vrsra.s64 , , #44 │ │ │ │ - strmi pc, [r5], #-3897 @ 0xfffff0c7 │ │ │ │ + strmi pc, [r5], #-3801 @ 0xfffff127 │ │ │ │ blls 0x1cb990 │ │ │ │ ldmdbmi sp, {r3, r5, r9, sl, lr} │ │ │ │ ldcne 6, cr4, [sl, #-240] @ 0xffffff10 │ │ │ │ ldmdavs fp, {r1, r2, r9, ip, pc} │ │ │ │ movwls r1, #6985 @ 0x1b49 │ │ │ │ vhsub.s8 d18, d1, d1 │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ movwls r0, #816 @ 0x330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xff24f294 │ │ │ │ + mcr2 2, 6, pc, cr4, cr4, {4} @ │ │ │ │ ldr r4, [fp, r5, lsl #8] │ │ │ │ strtmi r9, [r8], -r6, lsl #24 │ │ │ │ @ instruction: 0xf04f4912 │ │ │ │ strcc r3, [r7], #-1023 @ 0xfffffc01 │ │ │ │ @ instruction: 0xf0242201 │ │ │ │ blne 0x1252b28 │ │ │ │ vmax.s8 d20, d26, d16 │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ + vmull.s8 , d0, d12 │ │ │ │ strcc r0, [ip], #-3117 @ 0xfffff3d3 │ │ │ │ stc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ blvc 0x4d180 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ blvc 0xcd160 │ │ │ │ vaddhn.i32 d9, q2, q3 │ │ │ │ - ldrtmi pc, [ip], -r5, lsl #30 @ │ │ │ │ + ldrtmi pc, [ip], -r5, lsr #29 @ │ │ │ │ ldrb r4, [fp, -r5, lsl #8]! │ │ │ │ str r3, [pc, r5, lsl #10] │ │ │ │ - @ instruction: 0xff68f294 │ │ │ │ + @ instruction: 0xff08f294 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq r4, r5, r0, ror r2 │ │ │ │ addseq r4, r5, r0, ror r3 │ │ │ │ blcs 0x2bc5c │ │ │ │ ldrblt sp, [r0, #-98]! @ 0xffffff9e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -1684,174 +1684,174 @@ │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ stmdavs r3!, {r2, r8, ip, sp}^ │ │ │ │ stmdble r4, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf8936823 │ │ │ │ blcs 0x10ddc8c │ │ │ │ andlt sp, r2, r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - cdplt 1, 2, cr15, cr0, cr4, {0} │ │ │ │ - cdplt 1, 1, cr15, cr14, cr4, {0} │ │ │ │ - andmi pc, r0, sl, asr #4 │ │ │ │ + stcllt 1, cr15, [r0, #16] │ │ │ │ + ldclt 1, cr15, [lr, #16]! │ │ │ │ + subcc pc, r0, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1014070 │ │ │ │ - tstcs r6, #1327104 @ 0x144000 │ │ │ │ + tstcs r6, #15794176 @ 0xf10000 │ │ │ │ @ instruction: 0x2324e7d9 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - sbcspl pc, ip, sp, asr #4 │ │ │ │ + andspl pc, ip, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - svclt 0x004ef0fb │ │ │ │ + mcrlt 0, 7, pc, cr14, cr11, {7} @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtcc pc, [r4], #-580 @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavc r5!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2844691 │ │ │ │ - @ instruction: 0x4606feb3 │ │ │ │ + @ instruction: 0x4606fe53 │ │ │ │ cmple r0, r0, lsl #26 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf647b3b0 │ │ │ │ - vmlal.s8 q10, d16, d16 │ │ │ │ + vmul.i d19, d16, d0[4] │ │ │ │ ands r0, fp, lr, lsr #16 │ │ │ │ @ instruction: 0xf04f2010 │ │ │ │ vpmax.s16 d0, d10, d0 │ │ │ │ - strmi pc, [r5], -sp, ror #22 │ │ │ │ + strmi pc, [r5], -sp, lsl #22 │ │ │ │ blge 0x8fcbc │ │ │ │ eorvs r4, pc, r0, lsr r6 @ │ │ │ │ - blx 0x5ce53a │ │ │ │ + blx 0xfedce538 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vhadd.s32 q3, , │ │ │ │ - @ instruction: 0x4603fb11 │ │ │ │ + @ instruction: 0x4603fab1 │ │ │ │ adcvs r4, fp, r8, lsr #12 │ │ │ │ - @ instruction: 0xf882f0f7 │ │ │ │ + @ instruction: 0xf822f0f7 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 2, 8, cr15, cr14, cr4, {4} │ │ │ │ + cdp2 2, 2, cr15, cr14, cr4, {4} │ │ │ │ @ instruction: 0xb1a84606 │ │ │ │ @ instruction: 0x4630213d │ │ │ │ - ldc2l 2, cr15, [ip], {131} @ 0x83 │ │ │ │ + ldc2l 2, cr15, [ip], #-524 @ 0xfffffdf4 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ vand , q13, q6 │ │ │ │ - vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d10 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ blmi 0x5521a8 │ │ │ │ adcscs r4, r2, #72, 12 @ 0x4800000 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf8ecf140 │ │ │ │ + @ instruction: 0xf88cf140 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r5, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q13, q8 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0xd1df4 │ │ │ │ vhsub.s16 d18, d31, d20 │ │ │ │ - svclt 0x0000fea7 │ │ │ │ - eorseq sp, r2, ip, lsr #12 │ │ │ │ - eorseq sp, r2, r0, lsl r6 │ │ │ │ + svclt 0x0000fe47 │ │ │ │ + eorseq sp, r2, ip, ror #10 │ │ │ │ + eorseq sp, r2, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [r2], #-4 │ │ │ │ rsbeq pc, ip, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - blx 0x18ce58a │ │ │ │ + blx 0xce58a │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - cdp2 1, 9, cr15, cr10, cr9, {2} │ │ │ │ + cdp2 1, 3, cr15, cr10, cr9, {2} │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - ldc2 1, cr15, [r6, #-240] @ 0xffffff10 │ │ │ │ + ldc2 1, cr15, [r6], #240 @ 0xf0 │ │ │ │ @ instruction: 0xf13c6f60 │ │ │ │ - svcvs 0x0060ffef │ │ │ │ - blx 0x10ce5f6 │ │ │ │ + svcvs 0x0060ff8f │ │ │ │ + blx 0xff8ce5f4 │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s16 d4, d10, d0 │ │ │ │ - svclt 0x0000bb3d │ │ │ │ + svclt 0x0000badd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf0f84604 │ │ │ │ - @ instruction: 0xf64afa95 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + @ instruction: 0xf64afa35 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf862f0fc │ │ │ │ + @ instruction: 0xf802f0fc │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - @ instruction: 0xf9fcf0fc │ │ │ │ + @ instruction: 0xf99cf0fc │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - asrsne pc, sl, #12 @ │ │ │ │ + mvnseq pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + adccc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc2318 │ │ │ │ - tstplt r8, r1, lsr #18 @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r1, asr #17 @ p-variant is OBSOLETE │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf14f4620 │ │ │ │ - @ instruction: 0x4620f9df │ │ │ │ + @ instruction: 0x4620f97f │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d04030 │ │ │ │ - svclt 0x0000bee1 │ │ │ │ - eorseq sp, r2, r8, asr #12 │ │ │ │ + svclt 0x0000be81 │ │ │ │ + eorseq sp, r2, r8, lsl #11 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - ldrbpl pc, [ip, #589] @ 0x24d @ │ │ │ │ + ldrpl pc, [ip, #-589] @ 0xfffffdb3 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1054606 │ │ │ │ movtcs r0, #53888 @ 0xd280 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ vand d16, d10, d18 │ │ │ │ - vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf105f8e7 │ │ │ │ + @ instruction: 0xf105f887 │ │ │ │ @ instruction: 0x46040290 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ vmin.s8 d20, d10, d16 │ │ │ │ - vrshr.s64 d20, d4, #64 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0x4602f8d7 │ │ │ │ + @ instruction: 0x4602f877 │ │ │ │ movtcs r3, #9636 @ 0x25a4 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #10 │ │ │ │ vmin.s8 d20, d12, d5 │ │ │ │ - vmla.f d20, d16, d0[6] │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vrshr.s64 d20, d28, #64 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf641f8c7 │ │ │ │ + @ instruction: 0xf641f867 │ │ │ │ vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ vbic.i32 d20, #3328 @ 0x00000d00 │ │ │ │ strvs r0, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6416743 │ │ │ │ vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ @@ -1876,63 +1876,63 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ vmax.f32 d20, d10, d23 │ │ │ │ - @ instruction: 0xf2c046bc │ │ │ │ + @ instruction: 0xf2c036fc │ │ │ │ vmax.s8 d16, d12, d29 │ │ │ │ - vmls.f d20, d16, d0[6] │ │ │ │ + vabal.s8 q10, d0, d24 │ │ │ │ strmi r0, [r4], -sp, lsr #10 │ │ │ │ - @ instruction: 0xf94af0fc │ │ │ │ + @ instruction: 0xf8eaf0fc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r0, -r2, asr #6] │ │ │ │ - @ instruction: 0xf876f0fc │ │ │ │ + @ instruction: 0xf816f0fc │ │ │ │ blx 0xffa4dff4 │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ - @ instruction: 0x4629f93f │ │ │ │ + @ instruction: 0x4629f8df │ │ │ │ movtcs r4, #9778 @ 0x2632 │ │ │ │ strcs r9, [r0, #-1792] @ 0xfffff900 │ │ │ │ - @ instruction: 0xf86af0fc │ │ │ │ + @ instruction: 0xf80af0fc │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf1026623 │ │ │ │ - andcs pc, r1, #11200 @ 0x2bc0 │ │ │ │ + andcs pc, r1, #5056 @ 0x13c0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmib r4, {r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0x200433b1 │ │ │ │ ldrpl lr, [r7, #2500] @ 0x9c4 │ │ │ │ - blx 0x2ce7d4 │ │ │ │ + @ instruction: 0xf9aaf21a │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s16 d6, d26, d19 │ │ │ │ - strbvs pc, [r0, -r5, lsl #20]! @ │ │ │ │ - mrc2 1, 5, pc, cr10, cr12, {1} │ │ │ │ + strbvs pc, [r0, -r5, lsr #19]! @ │ │ │ │ + mrc2 1, 2, pc, cr10, cr12, {1} │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - blx 0xffe4e476 │ │ │ │ + blx 0xfe64e476 │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - stc2 1, cr15, [sl, #292] @ 0x124 │ │ │ │ + stc2 1, cr15, [sl, #-292]! @ 0xfffffedc │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ eorvc pc, r0, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_x, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r5, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r3, r2, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ blt 0xfebce06c │ │ │ │ - eorseq sp, r2, ip, lsl #13 │ │ │ │ + eorseq sp, r2, ip, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb691bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0xffa4e084 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f897 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x17ce2e8 │ │ │ │ + ldmiblt lr!, {r2, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb691e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldreq r6, [fp, #2075] @ 0x81b │ │ │ │ @@ -1948,31 +1948,31 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8812001 │ │ │ │ strtmi r0, [r0], -ip, lsl #4 │ │ │ │ sbcscs pc, r4, #196, 16 @ 0xc40000 │ │ │ │ rsbscc pc, lr, r4, lsl #17 │ │ │ │ addcs pc, r4, r4, asr #17 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldcllt 0, cr15, [r4, #832] @ 0x340 │ │ │ │ + ldcllt 0, cr15, [r4, #-832]! @ 0xfffffcc0 │ │ │ │ sbcne pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - sbcsmi pc, r4, sl, asr #4 │ │ │ │ + andsmi pc, r4, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - cdp2 1, 12, cr15, cr0, cr4, {2} │ │ │ │ + cdp2 1, 6, cr15, cr0, cr4, {2} │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @ instruction: 0xf14460ac │ │ │ │ - @ instruction: 0x4605fe7b │ │ │ │ + @ instruction: 0x4605fe1b │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {1} │ │ │ │ strtmi fp, [r0], -r3, asr #2 │ │ │ │ - @ instruction: 0xf8aef14f │ │ │ │ + @ instruction: 0xf84ef14f │ │ │ │ ldrtmi r6, [r2], -r3, lsr #28 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47986edb │ │ │ │ @ instruction: 0xf1444628 │ │ │ │ - ldr pc, [lr, fp, ror #28]! │ │ │ │ + ldr pc, [lr, fp, lsl #28]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6928c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @@ -2006,99 +2006,99 @@ │ │ │ │ bl 0xfeb69308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0, #-2843] @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0fc9502 │ │ │ │ - bmi 0x6514e0 │ │ │ │ + bmi 0x651360 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - bicscc pc, r8, r9, asr #12 │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbsmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + adcscc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fb4604 │ │ │ │ - bge 0xd1c2c │ │ │ │ + bge 0xd1aac │ │ │ │ @ instruction: 0xf0f74629 │ │ │ │ - orrlt pc, r0, r9, ror lr @ │ │ │ │ + orrlt pc, r0, r9, lsl lr @ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4620d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 1, cr15, [sl, #252] @ 0xfc │ │ │ │ + stc2 1, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ - andcs pc, r1, r3, asr sl @ │ │ │ │ - @ instruction: 0xf8def264 │ │ │ │ - mcrr2 2, 9, pc, r8, cr4 @ │ │ │ │ + strdcs pc, [r1], -r3 │ │ │ │ + @ instruction: 0xf87ef264 │ │ │ │ + blx 0xffa4ebd2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r2, ip, r6, sp │ │ │ │ + ldrsbteq sp, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb69390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ mvnmi r4, #5242880 @ 0x500000 │ │ │ │ - cdp2 1, 15, cr15, cr8, cr14, {2} │ │ │ │ + cdp2 1, 9, cr15, cr8, cr14, {2} │ │ │ │ @ instruction: 0xf8d5b160 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vrhadd.s8 q9, q5, q5 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf14e002d │ │ │ │ - @ instruction: 0xf8d5fef5 │ │ │ │ + @ instruction: 0xf8d5fe95 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - cdplt 1, 14, cr15, cr14, cr14, {2} │ │ │ │ + cdplt 1, 8, cr15, cr14, cr14, {2} │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ @ instruction: 0xf64f307f │ │ │ │ @ instruction: 0xf50073ff │ │ │ │ vaddl.u , d15, d0 │ │ │ │ @ instruction: 0xf8a08f5b │ │ │ │ andcs r3, r0, sl, lsl #4 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {0} │ │ │ │ ldrblt fp, [r0, #-411]! @ 0xfffffe65 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf14e4616 │ │ │ │ - @ instruction: 0x4632ffd5 │ │ │ │ + shsub16mi pc, r2, r5 @ │ │ │ │ cdpvs 6, 2, cr4, cr3, cr9, {1} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ mrcvs 0, 6, r4, cr11, cr0, {3} │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6943c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df4a36 │ │ │ │ movtcs ip, #53468 @ 0xd0dc │ │ │ │ - bicscc pc, r8, r9, asr #12 │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vhsub.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - mcr2 0, 1, pc, cr2, cr11, {7} @ │ │ │ │ - ldc2l 0, cr15, [ip, #988] @ 0x3dc │ │ │ │ + stc2l 0, cr15, [r2, #1004] @ 0x3ec │ │ │ │ + ldc2l 0, cr15, [ip, #-988]! @ 0xfffffc24 │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmiblt r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, asr #2 │ │ │ │ @@ -2117,82 +2117,82 @@ │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ ldmdavc fp, {r2, r6, r7, r9, lr} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ vaddw.s8 , q3, d4 │ │ │ │ - @ instruction: 0xf13bfd27 │ │ │ │ - blls 0x150550 │ │ │ │ + @ instruction: 0xf13bfcc7 │ │ │ │ + blls 0x1503d0 │ │ │ │ bls 0xa3aec │ │ │ │ - rscmi pc, r8, sl, asr #4 │ │ │ │ + eormi pc, r8, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1449400 │ │ │ │ - strb pc, [r3, r9, ror #26] @ │ │ │ │ + strb pc, [r3, r9, lsl #26] @ │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r1], -r9, lsl #2 │ │ │ │ - andpl pc, r4, sl, asr #4 │ │ │ │ + submi pc, r4, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1444010 │ │ │ │ - @ instruction: 0xf294bd57 │ │ │ │ - svclt 0x0000fb79 │ │ │ │ - mlaseq r2, ip, r6, sp │ │ │ │ + @ instruction: 0xf294bcf7 │ │ │ │ + svclt 0x0000fb19 │ │ │ │ + ldrsbteq sp, [r2], -ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #28 │ │ │ │ @ instruction: 0xf0fb4605 │ │ │ │ - movtcs pc, #12105 @ 0x2f49 @ │ │ │ │ + movtcs pc, #12009 @ 0x2ee9 @ │ │ │ │ vmax.s8 d25, d10, d0 │ │ │ │ - vrshr.s64 d20, d28, #64 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[6] │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ @ instruction: 0xf0fb012d │ │ │ │ - stclvs 14, cr15, [r3, #396] @ 0x18c │ │ │ │ + stclvs 14, cr15, [r3, #12] │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [lr], {251} @ 0xfb │ │ │ │ + stc2l 0, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - @ instruction: 0xff26f0fb │ │ │ │ + mcr2 0, 6, pc, cr6, cr11, {7} @ │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - tstpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andspl pc, r4, sl, asr #4 │ │ │ │ + subsmi pc, r4, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ msreq CPSR_s, #-2147483647 @ 0x80000001 │ │ │ │ vqsub.s16 d18, d31, d0 │ │ │ │ - vqdmulh.s , q5, │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vqdmulh.s d31, d10, d13 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf106002d │ │ │ │ addscs r0, r1, #36, 6 @ 0x90000000 │ │ │ │ - blx 0x184ed52 │ │ │ │ - eorseq sp, r2, r0, lsl #13 │ │ │ │ + blx 0x4ed52 │ │ │ │ + eorseq sp, r2, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb695e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - @ instruction: 0xf81af0c4 │ │ │ │ + @ instruction: 0xffbaf0c3 │ │ │ │ @ instruction: 0xb1284604 │ │ │ │ @ instruction: 0xf0004628 │ │ │ │ @ instruction: 0x4628fe11 │ │ │ │ @ instruction: 0xf88af02f │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -2201,96 +2201,96 @@ │ │ │ │ bl 0xfeb69614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8bcf02f │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ strtmi pc, [r0], -fp, ror #28 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmdalt r2!, {r2, r6, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00d2f0c3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf0fb4606 │ │ │ │ - bmi 0xf51f34 │ │ │ │ + bmi 0xf51db4 │ │ │ │ @ instruction: 0xf64a2318 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + adccc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2l 0, cr15, [r0, #1004]! @ 0x3ec │ │ │ │ + stc2 0, cr15, [r0, #1004] @ 0x3ec │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - blx 0x9cecf4 │ │ │ │ + @ instruction: 0xf9c6f223 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde744 │ │ │ │ umlalscc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - @ instruction: 0x51acf24a │ │ │ │ + mvnmi pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9b0f224 │ │ │ │ + @ instruction: 0xf950f224 │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde774 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s32 d0, d4, d29 │ │ │ │ - @ instruction: 0x4620f99d │ │ │ │ + @ instruction: 0x4620f93d │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - tstpvs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf994f224 │ │ │ │ + @ instruction: 0xf934f224 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s32 q2, q1, q8 │ │ │ │ - @ instruction: 0xf8d6bfb7 │ │ │ │ + @ instruction: 0xf8d6bf57 │ │ │ │ vqadd.s8 d18, d26, d24 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ vrhadd.s32 d0, d4, d29 │ │ │ │ - @ instruction: 0xf895f985 │ │ │ │ + @ instruction: 0xf895f925 │ │ │ │ blcs 0x1e7b4 │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - orrspl pc, ip, sl, asr #4 │ │ │ │ + bicsmi pc, ip, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf978f224 │ │ │ │ + @ instruction: 0xf918f224 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - mvnpl pc, sl, asr #4 │ │ │ │ + msrpl R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf96ef224 │ │ │ │ + @ instruction: 0xf90ef224 │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - bicpl pc, ip, sl, asr #4 │ │ │ │ + tstppl ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf964f224 │ │ │ │ + @ instruction: 0xf904f224 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - @ instruction: 0x51bcf24a │ │ │ │ + mvnsmi pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf95af224 │ │ │ │ + @ instruction: 0xf8faf224 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq sp, r2, ip, asr #13 │ │ │ │ + eorseq sp, r2, ip, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ pkhbtmi r4, r1, r2, lsl #13 │ │ │ │ - mrc2 0, 1, pc, cr2, cr11, {7} │ │ │ │ + ldc2l 0, cr15, [r2, #1004] @ 0x3ec │ │ │ │ movwls r4, #2996 @ 0xbb4 │ │ │ │ - rsbmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + adccc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64a2318 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf0fb012d │ │ │ │ - @ instruction: 0xf894fd57 │ │ │ │ + @ instruction: 0xf894fcf7 │ │ │ │ strmi fp, [r0], r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ mrshi pc, (UNDEF: 77) @ │ │ │ │ movwls r6, #34979 @ 0x88a3 │ │ │ │ muls r0, r4, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @@ -2418,33 +2418,33 @@ │ │ │ │ @ instruction: 0xf8d820b4 │ │ │ │ addsmi r3, sl, #100 @ 0x64 │ │ │ │ rschi pc, sp, r0, asr #1 │ │ │ │ ldrsbcs pc, [r8], #137 @ 0x89 @ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ ldrbmi r9, [r0], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf64a4b27 │ │ │ │ - vaddhn.i16 d16, q8, q0 │ │ │ │ + vqdmulh.s d20, d10, d23 │ │ │ │ + vmls.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf8d8042d │ │ │ │ stmib sp, {r2, r4, r5, ip}^ │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r1 │ │ │ │ vhsub.s8 d23, d26, d0 │ │ │ │ - vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xfe4cecb2 │ │ │ │ + blx 0xccecb2 │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r0, #30478 @ 0x770e │ │ │ │ svcge 0x0045f47f │ │ │ │ - ldrvs pc, [r0], #-586 @ 0xfffffdb6 │ │ │ │ + ldrbpl pc, [r0], #-586 @ 0xfffffdb6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ - blx 0x1fcecda │ │ │ │ + blx 0x7cecda │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdals r5, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ str r9, [ip, -r6] │ │ │ │ andls r9, r7, r4, lsl #16 │ │ │ │ @@ -2457,16 +2457,16 @@ │ │ │ │ @ instruction: 0xe6c7c038 │ │ │ │ eors pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cde6bc │ │ │ │ ldrt fp, [r1], r0, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, ip, lsr #30] │ │ │ │ - eorseq sp, r2, ip, asr #13 │ │ │ │ - eorseq sp, r2, r0, ror #13 │ │ │ │ + eorseq sp, r2, ip, lsl #12 │ │ │ │ + eorseq sp, r2, r0, lsr #12 │ │ │ │ stmdbls r8, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blcs 0x240a4 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ blx 0x38c56 │ │ │ │ andls pc, r6, #402653184 @ 0x18000000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ @ instruction: 0xf103fb0b │ │ │ │ @@ -2482,15 +2482,15 @@ │ │ │ │ blx 0x37096 │ │ │ │ blls 0x14ec88 │ │ │ │ blx 0x1b889a │ │ │ │ blx 0x10ec8a │ │ │ │ blx 0x30ec8e │ │ │ │ blx 0xcec92 │ │ │ │ vrhadd.s16 d31, d4, d1 │ │ │ │ - andls pc, sl, sp, lsr ip @ │ │ │ │ + ldrdls pc, [sl], -sp │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ blx 0x390b2 │ │ │ │ blx 0xcf4a6 │ │ │ │ bls 0x20f4b0 │ │ │ │ vqdmulh.s d15, d3, d2 │ │ │ │ blcs 0x394c4 │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ @@ -2509,69 +2509,69 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ andls r9, r4, #8, 26 @ 0x200 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r8], -r0, asr #30 │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ strmi r9, [r4], -r4, lsl #20 │ │ │ │ - teqppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r1, #3358720 @ 0x334000 │ │ │ │ vpadd.i8 d20, d26, d11 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ ldrbmi r0, [r0], -sp, lsr #4 │ │ │ │ rscscs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf13f9503 │ │ │ │ - @ instruction: 0x4620fadd │ │ │ │ + @ instruction: 0x4620fa7d │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ vrecps.f16 q2, , q8 │ │ │ │ - blls 0x281ef8 │ │ │ │ + blls 0x281d78 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 0x2b2c50 │ │ │ │ blcs 0x78954 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ svclt 0x00382801 │ │ │ │ andls r2, r7, r1 │ │ │ │ ldrmi r9, [r0], -sl, lsl #6 │ │ │ │ @ instruction: 0xf103fb01 │ │ │ │ blx 0xf956e │ │ │ │ vrhadd.s16 d31, d4, d1 │ │ │ │ - ldrdls pc, [r9], -fp │ │ │ │ + andls pc, r9, fp, ror fp @ │ │ │ │ movwls lr, #14236 @ 0x379c │ │ │ │ blmi 0xfe1a42a0 │ │ │ │ - ldrteq pc, [ip], #-1610 @ 0xfffff9b6 @ │ │ │ │ + ldrbtvc pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrsbtne pc, [r4], -r8 @ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ vqsub.s8 q9, q13, q12 │ │ │ │ - vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xfeb4ee7c │ │ │ │ + blx 0x134ee7c │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs r2, {r1, r3, r4, r9, ip} │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ mcrge 6, 4, pc, cr7, cr15, {7} @ │ │ │ │ rsbscs r4, lr, #123904 @ 0x1e400 │ │ │ │ vmin.s8 q10, q5, q0 │ │ │ │ - vmov.i32 q11, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf2c05498 │ │ │ │ vshl.s8 d16, d29, d10 │ │ │ │ - vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xfe5ceea8 │ │ │ │ + blx 0xdceea8 │ │ │ │ ldmib r4, {r1, r2, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b60c │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 3, APSR_nzcv, cr13, cr15, {7} │ │ │ │ addcs r4, r6, #112640 @ 0x1b800 │ │ │ │ vmin.s8 q10, q5, q0 │ │ │ │ - @ instruction: 0xf2c06494 │ │ │ │ + @ instruction: 0xf2c054d4 │ │ │ │ vshl.s8 d16, d29, d10 │ │ │ │ - vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xfe04eed4 │ │ │ │ + blx 0x84eed4 │ │ │ │ andls lr, r6, #0, 14 │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1202a4 │ │ │ │ blcc 0xccd10c │ │ │ │ stmdbls r6, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r9, asr #17 │ │ │ │ addmi r9, sl, #7168 @ 0x1c00 │ │ │ │ @@ -2583,84 +2583,84 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ stmdbls r6, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x15e422c │ │ │ │ smlabtmi r1, sp, r9, lr │ │ │ │ ldrbmi r2, [r0], -r7, ror #5 │ │ │ │ - cmnpvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61bcf24a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ - vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf13f012d │ │ │ │ - ldrb pc, [r0, -pc, asr #20]! @ │ │ │ │ + ldrb pc, [r0, -pc, ror #19]! @ │ │ │ │ tstcs r2, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x12fe354 │ │ │ │ ldrbmi r2, [r0], -lr, lsl #5 │ │ │ │ - ldrbvs pc, [r0], #586 @ 0x24a @ │ │ │ │ + ldrvs pc, [r0], #-586 @ 0xfffffdb6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - @ instruction: 0xe6b9fa39 │ │ │ │ + ssat pc, #26, r9, asr #19 @ │ │ │ │ movwcs lr, #43476 @ 0xa9d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x103e358 │ │ │ │ @ instruction: 0x46502296 │ │ │ │ - strvc pc, [r8], #-586 @ 0xfffffdb6 │ │ │ │ + strbvs pc, [r8], #-586 @ 0xfffffdb6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - strt pc, [r3], r3, lsr #20 │ │ │ │ + strt pc, [r3], r3, asr #19 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0xd7e35c │ │ │ │ @ instruction: 0x4650229e │ │ │ │ - strbvc pc, [r0], #-586 @ 0xfffffdb6 @ │ │ │ │ + strvs pc, [r0], #586 @ 0x24a │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - str pc, [sp], sp, lsl #20 │ │ │ │ + str pc, [sp], sp, lsr #19 │ │ │ │ bllt 0xef96ec │ │ │ │ bls 0x1396ec │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00382b01 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0x44f43e │ │ │ │ + blx 0xfec4f43c │ │ │ │ ldrb r9, [r1], sl │ │ │ │ ldmdblt fp!, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r5, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blx 0x5d706 │ │ │ │ svclt 0x0038f102 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0xfffcf460 │ │ │ │ + blx 0xfe7cf460 │ │ │ │ ldrt r9, [pc], r9 │ │ │ │ blcs 0x39734 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {3} │ │ │ │ blx 0x39746 │ │ │ │ blls 0x14ef30 │ │ │ │ blx 0x1b8b42 │ │ │ │ blx 0x10ef32 │ │ │ │ blls 0x2cef34 │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0xffa4f48c │ │ │ │ + blx 0xfe24f48c │ │ │ │ strt r9, [r9], r7 │ │ │ │ blcs 0x39764 │ │ │ │ svcge 0x0049f43f │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x120410 │ │ │ │ blcc 0xccd278 │ │ │ │ @ instruction: 0xf8c99b0a │ │ │ │ @@ -2668,31 +2668,31 @@ │ │ │ │ sbcscc pc, r4, r9, asr #17 │ │ │ │ stmib r9, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8c9572e │ │ │ │ @ instruction: 0xf8c930b4 │ │ │ │ @ instruction: 0xf89420d8 │ │ │ │ @ instruction: 0xf8883050 │ │ │ │ @ instruction: 0xe6b730b3 │ │ │ │ - eorseq sp, r2, r0, ror #13 │ │ │ │ + eorseq sp, r2, r0, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe43edac │ │ │ │ @ instruction: 0x460c4f90 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ - blx 0x34ef92 │ │ │ │ + blx 0xfeb4ef90 │ │ │ │ smladls r0, r8, r3, r2 │ │ │ │ - rsbmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + adccc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - asrsne pc, sl, #12 @ │ │ │ │ + mvnseq pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xccefa8 │ │ │ │ + @ instruction: 0xf9d2f0fb │ │ │ │ strmi r2, [r0], r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2705,69 +2705,69 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - sbcscs pc, r8, r6, asr #4 │ │ │ │ + andscs pc, r8, r6, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - blx 0x164f0d6 │ │ │ │ + blx 0xffe4f0d4 │ │ │ │ strmi r4, [r4], -pc, ror #22 │ │ │ │ - sbceq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + andeq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vshl.s8 d18, d0, d10 │ │ │ │ - vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf13f1229 │ │ │ │ - subs pc, r5, pc, asr #18 │ │ │ │ - msrmi SPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + subs pc, r5, pc, ror #17 │ │ │ │ + movcc pc, #-1610612732 @ 0xa0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - blne 0xfec50570 │ │ │ │ + bleq 0xffc50570 │ │ │ │ bleq 0xb8f74c │ │ │ │ strtmi r9, [r9], r3, lsl #12 │ │ │ │ beq 0x84f068 │ │ │ │ @ instruction: 0xf8d9461e │ │ │ │ stccs 0, cr4, [r8], {224} @ 0xe0 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrsbne pc, [ip], #137 @ 0x89 @ │ │ │ │ movweq lr, #6920 @ 0x1b08 │ │ │ │ umlalscc pc, r7, r3, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stccs 0, cr8, [r0], {132} @ 0x84 │ │ │ │ strtmi sp, [r8], -r7, rrx │ │ │ │ - blx 0xfe84f068 │ │ │ │ + blx 0x104f068 │ │ │ │ @ instruction: 0x46322318 │ │ │ │ smlsdls r0, r9, r6, r4 │ │ │ │ - @ instruction: 0xf9ccf0fb │ │ │ │ + @ instruction: 0xf96cf0fb │ │ │ │ andsle r2, r0, r2, lsl #24 │ │ │ │ suble r2, r6, r3, lsl #24 │ │ │ │ eorsle r2, fp, r4, lsl #24 │ │ │ │ cmple fp, r6, lsl #24 │ │ │ │ umlalscc pc, r4, r0, r8 @ │ │ │ │ @ instruction: 0xf109b15b │ │ │ │ ldrbmi r0, [r1, #2312] @ 0x908 │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ adcseq pc, fp, r8, lsl #17 │ │ │ │ @ instruction: 0xf890e01d │ │ │ │ blcs 0x1ef8c │ │ │ │ mcrls 1, 0, sp, cr3, cr3, {7} │ │ │ │ vmax.s8 d20, d6, d17 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf12f0034 │ │ │ │ - @ instruction: 0xf64afb01 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + @ instruction: 0xf64afaa1 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ - teqppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ blmi 0xfe45a0 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf8f8f13f │ │ │ │ + @ instruction: 0xf898f13f │ │ │ │ blmi 0xe5acec │ │ │ │ blls 0x16cd58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r9, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2785,51 +2785,51 @@ │ │ │ │ @ instruction: 0xd1b42c07 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ stmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r8, r1] │ │ │ │ cdpls 7, 0, cr14, cr3, cr15, {5} │ │ │ │ vmax.s8 d20, d6, d17 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf12f0034 │ │ │ │ - blmi 0x85183c │ │ │ │ + blmi 0x8516bc │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vmvn.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #4 │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - teqppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subne pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf8b0f13f │ │ │ │ + @ instruction: 0xf850f13f │ │ │ │ mcrls 7, 0, lr, cr3, cr6, {5} │ │ │ │ - sbcscs pc, r8, r6, asr #4 │ │ │ │ + andscs pc, r8, r6, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - strne pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + strbeq pc, [r8], #-1610 @ 0xfffff9b6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - blx 0xfe74f24c │ │ │ │ + blx 0xf4f24c │ │ │ │ @ instruction: 0x46024b11 │ │ │ │ - teqppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r1, lsl #4 │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - @ instruction: 0xe79df897 │ │ │ │ - mrc2 2, 1, pc, cr0, cr3, {4} │ │ │ │ + @ instruction: 0xe79df837 │ │ │ │ + ldc2l 2, cr15, [r0, #588] @ 0x24c │ │ │ │ @ instruction: 0xf0fb4628 │ │ │ │ - tstpcs r8, #12288 @ p-variant is OBSOLETE @ 0x3000 │ │ │ │ + tstpcs r8, #2670592 @ p-variant is OBSOLETE @ 0x28c000 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf0fb012d │ │ │ │ - strb pc, [r6, -r9, lsr #18]! @ │ │ │ │ + strb pc, [r6, -r9, asr #17]! @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, ip, asr #13 │ │ │ │ - ldrshteq sp, [r2], -ip │ │ │ │ - eorseq sp, r2, r4, lsl r7 │ │ │ │ + eorseq sp, r2, ip, lsl #12 │ │ │ │ + eorseq sp, r2, ip, lsr r6 │ │ │ │ + eorseq sp, r2, r4, asr r6 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2867,94 +2867,94 @@ │ │ │ │ ldrsbtcc pc, [r8], #131 @ 0x83 @ │ │ │ │ svclt 0x0098429a │ │ │ │ stmdale r0!, {r0, sp} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blx 0x15100a │ │ │ │ - adcsne pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + rscseq pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x3d78d0 │ │ │ │ - @ instruction: 0xf814f13f │ │ │ │ + @ instruction: 0xffb4f13e │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ blmi 0x251ad8 │ │ │ │ - andscs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + subsne pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf13e1291 │ │ │ │ - @ instruction: 0xe7e5fffb │ │ │ │ + @ instruction: 0xe7e5ff9b │ │ │ │ @ instruction: 0xf96ef7fd │ │ │ │ - eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r0, ror r6 │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf64a681b │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - msrcs (UNDEF: 104), sl │ │ │ │ + @ instruction: 0x11a8f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13b2238 │ │ │ │ - svclt 0x0000bd9f │ │ │ │ + svclt 0x0000bd3f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ - strmi pc, [ip], -sl, asr #4 │ │ │ │ + strbcc pc, [ip], -sl, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ strvc pc, [ip, -r0, lsl #10] │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldrmi r2, [r8, r7, lsl #5] │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8d4228a │ │ │ │ eorsvs r6, r5, r0, asr r2 │ │ │ │ subspl pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf13b73ab │ │ │ │ - @ instruction: 0x4620fd79 │ │ │ │ + @ instruction: 0x4620fd19 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mcrlt 0, 4, pc, cr4, cr3, {6} @ │ │ │ │ + mcrlt 0, 1, pc, cr4, cr3, {6} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x46200495 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf13b3b04 │ │ │ │ - @ instruction: 0xf104fbf5 │ │ │ │ + @ instruction: 0xf104fb95 │ │ │ │ @ instruction: 0xf13b0020 │ │ │ │ - @ instruction: 0xf104feaf │ │ │ │ + @ instruction: 0xf104fe4f │ │ │ │ @ instruction: 0xf13b0058 │ │ │ │ - @ instruction: 0xf104feab │ │ │ │ + @ instruction: 0xf104fe4b │ │ │ │ pop {r4, r7} │ │ │ │ @ instruction: 0xf13b4010 │ │ │ │ - svclt 0x0000bea5 │ │ │ │ + svclt 0x0000be45 │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d10, d11 │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ stmdami r1, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ addseq r4, r5, ip, ror r3 │ │ │ │ - tstpmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - ldclt 1, cr15, [lr, #-236]! @ 0xffffff14 │ │ │ │ + ldcllt 1, cr15, [lr], {59} @ 0x3b │ │ │ │ addseq r4, r5, ip, ror r3 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #196, 4 @ 0x4000000c │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2974,15 +2974,15 @@ │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vbic.i32 , #524288 @ 0x00080000 │ │ │ │ eorscs r0, r8, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf64a1d28 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ sbccc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @@ -3003,41 +3003,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #196, 4 @ 0x4000000c │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - movtvc pc, #33357 @ 0x824d @ │ │ │ │ + orrvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcs pc, r4, sl, asr #12 │ │ │ │ + sbcne pc, r4, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - @ instruction: 0xf8c4fce1 │ │ │ │ + @ instruction: 0xf8c4fc81 │ │ │ │ strb r3, [r3, r4, asr #5] │ │ │ │ - movtvc pc, #33357 @ 0x824d @ │ │ │ │ + orrvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adccs pc, ip, sl, asr #12 │ │ │ │ + rscne pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - svclt 0x0000fccf │ │ │ │ + svclt 0x0000fc6f │ │ │ │ addseq r4, r5, ip, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64a4817 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ rsbscs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r8, ror r2 │ │ │ │ rsbscs pc, ip, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s8 d22, d4, d3 │ │ │ │ @@ -3075,15 +3075,15 @@ │ │ │ │ blmi 0x9a4a34 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - ldc2 0, cr15, [lr, #-844]! @ 0xfffffcb4 │ │ │ │ + ldc2l 0, cr15, [lr], {211} @ 0xd3 │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3099,32 +3099,32 @@ │ │ │ │ mrc2 7, 3, pc, cr12, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ rscmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r3, lsr #7 │ │ │ │ - andmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + subcc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscs r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ bcs 0x3fd94 │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - blx 0xff7cfca2 │ │ │ │ + blx 0x1fcfca2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ addseq r4, r5, r8, lsl #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - strmi pc, [r1], -r3, lsl #17 │ │ │ │ + strmi pc, [r1], -r3, lsr #16 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #6 │ │ │ │ strpl lr, [r1], #-2497 @ 0xfffff63f │ │ │ │ pop {r0, r1, r3, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xe6434070 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3145,20 +3145,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vbic.i32 , #524288 @ 0x00080000 │ │ │ │ sbccs r0, ip, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d10, d24 │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ strbtmi pc, [r4], #578 @ 0x242 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - bmi 0x34fc2c │ │ │ │ + bcc 0x134fc2c │ │ │ │ beq 0xb8fe08 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23b94935 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d3c8 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3170,54 +3170,54 @@ │ │ │ │ sub fp, r3, ip, lsl r9 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf894b17c │ │ │ │ sbcslt r3, fp, #112 @ 0x70 │ │ │ │ rscsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf8844620 │ │ │ │ @ instruction: 0xf0d39071 │ │ │ │ - @ instruction: 0xf108fc8f │ │ │ │ + @ instruction: 0xf108fc2f │ │ │ │ @ instruction: 0xf8d40801 │ │ │ │ stccs 2, cr4, [r0], {120} @ 0x78 │ │ │ │ @ instruction: 0xf108d1ef │ │ │ │ @ instruction: 0xf8c50801 │ │ │ │ stmdavs fp!, {pc} │ │ │ │ vldrle d2, [r2, #-4] │ │ │ │ strbtmi pc, [r4], #578 @ 0x242 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - stmdbmi ip, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdbcc ip, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ bicscs r4, pc, #1638400 @ 0x190000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ bfimi r0, ip, (invalid: 2:0) │ │ │ │ blcs 0x6d43c │ │ │ │ ldmdami r4, {r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ vhsub.s8 q9, q13, │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ @ instruction: 0xf13b012d │ │ │ │ - ldmibpl r3!, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r3!, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ andlt r2, r2, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strb r4, [lr, r8, asr #13] │ │ │ │ - strbcs pc, [r8], #1610 @ 0x64a @ │ │ │ │ + strcs pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbccs r4, r5, #5120 @ 0x1400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xccfc7c │ │ │ │ + @ instruction: 0xf9d2f227 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ addseq r4, r5, ip, ror r3 │ │ │ │ umullseq r4, r5, r8, r3 │ │ │ │ - eorseq sp, r2, r8, asr r7 │ │ │ │ + mlaseq r2, r8, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x6173c0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ stccc 0, cr4, [r1], {128} @ 0x80 │ │ │ │ @@ -3228,24 +3228,24 @@ │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vbic.i32 , #524288 @ 0x00080000 │ │ │ │ rscscs r0, r2, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d10, d24 │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0xf8404628 │ │ │ │ @ instruction: 0xf13b4b58 │ │ │ │ - stcne 12, cr15, [r8, #-804]! @ 0xfffffcdc │ │ │ │ - tstpmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stcne 12, cr15, [r8, #-420]! @ 0xfffffe5c │ │ │ │ + cmppcc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ @ instruction: 0xf13b22f5 │ │ │ │ - svclt 0x0000baf9 │ │ │ │ + svclt 0x0000ba99 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ vqadd.s8 , q2, q8 │ │ │ │ @@ -3257,25 +3257,25 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460581f0 │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64a1d20 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, ip, sp, pc} │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, lr} │ │ │ │ @ instruction: 0xf885e520 │ │ │ │ stmdavs r3!, {r4, r5, r6, ip, sp} │ │ │ │ vand d27, d18, d3 │ │ │ │ vmul.i d20, d16, d0[5] │ │ │ │ vtst.8 d16, d26, d5 │ │ │ │ - vabdl.s8 q10, d0, d12 │ │ │ │ + vqdmlsl.s , d0, d0[3] │ │ │ │ @ instruction: 0xf8d8072d │ │ │ │ stmdami r7, {sp, lr} │ │ │ │ @ instruction: 0x463a23b9 │ │ │ │ cmppeq r4, r0, lsr #3 @ p-variant is OBSOLETE │ │ │ │ stmdavs r3!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ @@ -3295,34 +3295,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64a1d20 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ stmdami r7, {r4, r5, r6, lr} │ │ │ │ stmdavs r3!, {r2, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ rsbsvs pc, r1, r5, lsl #17 │ │ │ │ eorvs r3, r3, r1, lsl #22 │ │ │ │ blcs 0x6d5f4 │ │ │ │ @ instruction: 0xf104d1f3 │ │ │ │ @ instruction: 0xf13b0020 │ │ │ │ - @ instruction: 0xe7eefc19 │ │ │ │ + @ instruction: 0xe7eefbb9 │ │ │ │ addseq r4, r5, ip, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d8, d4 │ │ │ │ - @ instruction: 0x4601fef7 │ │ │ │ + @ instruction: 0x4601fe97 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ stmib r1, {r4, r5, r9, sl, lr}^ │ │ │ │ orrhi r5, fp, r1, lsl #8 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e4b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a7b0 │ │ │ │ @@ -3335,96 +3335,96 @@ │ │ │ │ orrlt r0, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf8c46803 │ │ │ │ blcs 0x1ff04 │ │ │ │ @ instruction: 0xf8c4d1f4 │ │ │ │ andvs r6, r5, r0, asr r2 │ │ │ │ blcs 0x321ec │ │ │ │ vqadd.s16 , q12, │ │ │ │ - @ instruction: 0xf8d4ff15 │ │ │ │ + @ instruction: 0xf8d4feb5 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andcs sp, r0, lr, ror #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmmi r0, {r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b0 │ │ │ │ - tstpmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ vqadd.s8 , q5, q2 │ │ │ │ - vsubhn.i16 d20, q0, q6 │ │ │ │ + vmlsl.s , d0, d0[3] │ │ │ │ @ instruction: 0xf505062d │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r0, lsl #18 │ │ │ │ - mcr2 2, 7, pc, cr4, cr8, {0} @ │ │ │ │ + mcr2 2, 4, pc, cr4, cr8, {0} @ │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r5, r8, r9, ip, sp, pc} │ │ │ │ adcsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andls pc, r0, r4, asr #17 │ │ │ │ - @ instruction: 0xf9f4f13b │ │ │ │ + @ instruction: 0xf994f13b │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e54e4 │ │ │ │ blcs 0x24f08 │ │ │ │ movwcs sp, #4572 @ 0x11dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d573a3 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - tstpmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9d2f13b │ │ │ │ + @ instruction: 0xf972f13b │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf13b47f0 │ │ │ │ - @ instruction: 0xf14dbb93 │ │ │ │ - @ instruction: 0xf7fffc7f │ │ │ │ + @ instruction: 0xf14dbb33 │ │ │ │ + @ instruction: 0xf7fffc1f │ │ │ │ strtmi pc, [r8], -r7, ror #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe93 │ │ │ │ @ instruction: 0x463071ba │ │ │ │ - ldc2l 1, cr15, [r0], #-308 @ 0xfffffecc │ │ │ │ + ldc2 1, cr15, [r0], {77} @ 0x4d │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ vmin.s8 d20, d10, d24 │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ pop {r0, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf13b47f0 │ │ │ │ - svclt 0x0000b9af │ │ │ │ + svclt 0x0000b94f │ │ │ │ addseq r4, r5, r8, lsl #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fb8 │ │ │ │ addlt r4, sp, r2, asr #22 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ cdpvs 3, 0, cr0, cr3, cr0, {0} │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ ldrdcc pc, [r8], r3 │ │ │ │ ldrmi fp, [r8, fp, lsl #2] │ │ │ │ andscs r4, r0, r5, lsl #12 │ │ │ │ - mcr2 2, 0, pc, cr10, cr8, {0} @ │ │ │ │ + stc2 2, cr15, [sl, #96]! @ 0x60 │ │ │ │ tstpeq r0, #22 @ p-variant is OBSOLETE │ │ │ │ strpl lr, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf8d4d024 │ │ │ │ addvs r3, r3, r0, lsl #5 │ │ │ │ @ instruction: 0xf100b353 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ msrvc CPSR_, #4, 10 @ 0x1000000 │ │ │ │ @@ -3460,29 +3460,29 @@ │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ strcs r7, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfea501f0 │ │ │ │ - mrc2 1, 0, pc, cr12, cr9, {1} │ │ │ │ + blx 0x12501f0 │ │ │ │ + ldc2 1, cr15, [ip, #228]! @ 0xe4 │ │ │ │ strmi r9, [r1], -r8, lsl #22 │ │ │ │ strls r9, [r4], -r6, lsl #20 │ │ │ │ - rsccs pc, r0, sl, asr #12 │ │ │ │ + eorcs pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1439700 │ │ │ │ - ldr pc, [r0, r7, ror #21]! │ │ │ │ + ldr pc, [r0, r7, lsl #21]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - andscc pc, ip, sl, asr #12 │ │ │ │ + subscs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1439600 │ │ │ │ - sbfx pc, sp, #21, #7 │ │ │ │ - @ instruction: 0xf8fef293 │ │ │ │ + @ instruction: 0xe7a6fa7d │ │ │ │ + @ instruction: 0xf89ef293 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r1, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @@ -3497,15 +3497,15 @@ │ │ │ │ ldmdavs fp, {r1, r8, sl, ip, lr} │ │ │ │ blmi 0x9c1e44 │ │ │ │ blls 0x2ed8c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 115) │ │ │ │ andlt r4, ip, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 2, cr15, [r0, #96] @ 0x60 │ │ │ │ + ldcllt 2, cr15, [r0, #-96]! @ 0xffffffa0 │ │ │ │ addcs pc, r4, #192, 16 @ 0xc00000 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vqdmlal.s q9, d0, d0[7] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -3515,29 +3515,29 @@ │ │ │ │ @ instruction: 0xf8d02395 │ │ │ │ ldmib r4, {r2, r6, r7, r9, ip, sp, lr}^ │ │ │ │ ldmdavc fp, {r9, sl, pc} │ │ │ │ strtmi fp, [r9], -r3, asr #3 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ vabal.s8 , d5, d8 │ │ │ │ - @ instruction: 0xf139fa3b │ │ │ │ - blls 0x252f78 │ │ │ │ + @ instruction: 0xf139f9db │ │ │ │ + blls 0x252df8 │ │ │ │ bls 0x1a50c4 │ │ │ │ @ instruction: 0xf64a9604 │ │ │ │ - vmla.i d19, d0, d0[3] │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ strls r8, [r3, #-8] │ │ │ │ @ instruction: 0xf1439700 │ │ │ │ - @ instruction: 0xe7befa79 │ │ │ │ + @ instruction: 0xe7befa19 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf64a9600 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmla.i d18, d16, d0[2] │ │ │ │ @ instruction: 0xf143002d │ │ │ │ - ldr pc, [r4, pc, ror #20]! │ │ │ │ - @ instruction: 0xf890f293 │ │ │ │ + ldr pc, [r4, pc, lsl #20]! │ │ │ │ + @ instruction: 0xf830f293 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6aafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3623,66 +3623,66 @@ │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa52a0 │ │ │ │ blcs 0x147b30 │ │ │ │ strbmi sp, [r2, #-24] @ 0xffffffe8 │ │ │ │ ldrcc sp, [r1], #-2574 @ 0xfffff5f2 │ │ │ │ strbmi r3, [r5], #-1297 @ 0xfffffaef │ │ │ │ @ instruction: 0xf64a440c │ │ │ │ - vmul.i d19, d16, d0[2] │ │ │ │ + vmlal.s8 , d0, d8 │ │ │ │ @ instruction: 0xf814082d │ │ │ │ strbmi r2, [r1], -r1, lsl #30 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blcs 0x2e098 │ │ │ │ strbmi sp, [r2, #-333] @ 0xfffffeb3 │ │ │ │ @ instruction: 0xf64adaf2 │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c029f8 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ blt 0x49baf0 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ strbmi fp, [r2, #-2507] @ 0xfffff635 │ │ │ │ @ instruction: 0xf64adad6 │ │ │ │ - vmul.f d19, d16, d0[0] │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0ae4 │ │ │ │ addslt fp, r2, #335872 @ 0x52000 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf64adabc │ │ │ │ - vmul.f d19, d16, d0[0] │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0b18 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf64adaa4 │ │ │ │ - @ instruction: 0xf2c039b8 │ │ │ │ + @ instruction: 0xf2c029f8 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ @ instruction: 0x47b02012 │ │ │ │ ldclle 5, cr4, [r6], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3693,52 +3693,52 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - bicscc pc, r0, sl, asr #12 │ │ │ │ + tstpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bhi 0xba5a68 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3dd8 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s16 q8, , q10 │ │ │ │ - @ instruction: 0xf64afbe9 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf64afb89 │ │ │ │ + vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ + vqdmlal.s q9, d16, d0[5] │ │ │ │ blx 0x114882 │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ @ instruction: 0xf64a46bc │ │ │ │ - vmla.f d19, d16, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - mvncc pc, sl, asr #12 │ │ │ │ + msrcc R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ @ instruction: 0xf64add24 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ ldrbmi sl, [ip], -r0 │ │ │ │ @ instruction: 0xf64b468a │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ andls r0, r1, r2, lsr r0 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ ssatmi r4, #2, r1, asr #12 │ │ │ │ stmiane r2!, {r6, r9, sl, lr} │ │ │ │ mvnvc lr, #68608 @ 0x10c00 │ │ │ │ sbfxmi r4, ip, #8, #25 │ │ │ │ ldrtmi r4, [r3], -r6, lsr #5 │ │ │ │ @@ -3760,46 +3760,46 @@ │ │ │ │ stmibvs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi r4, [lr], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8d04604 │ │ │ │ ldmdbeq fp, {r2, r7}^ │ │ │ │ bicvc lr, r3, r1, lsl #22 │ │ │ │ - @ instruction: 0xf9aef169 │ │ │ │ + @ instruction: 0xf94ef169 │ │ │ │ cmplt r0, r5, lsl #12 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r5, -r8] │ │ │ │ andcs r6, r3, #48, 16 @ 0x300000 │ │ │ │ - blx 0xdd0250 │ │ │ │ + @ instruction: 0xf9d6f169 │ │ │ │ ldrdne pc, [r4], r4 │ │ │ │ eorle r2, r0, r3, lsl #18 │ │ │ │ andsle r2, r0, r6, lsl #18 │ │ │ │ mrc 15, 0, r4, cr13, cr5, {0} │ │ │ │ ldmdbpl fp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf1696830 │ │ │ │ - teqppl r8, r7, lsr #22 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, r7, asr #21 @ p-variant is OBSOLETE │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ strcs r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - @ instruction: 0xf9ecf169 │ │ │ │ + @ instruction: 0xf98cf169 │ │ │ │ svcmi 0x000de7da │ │ │ │ svcmi 0x0070ee1d │ │ │ │ vtst.8 d22, d13, d16 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vsubl.s8 q11, d16, d24 │ │ │ │ @ instruction: 0xf1690232 │ │ │ │ - ldmdbpl fp!, {r0, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ svcmi 0x0006e7e6 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ andcs r6, r2, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf1692101 │ │ │ │ - ldmdbpl fp!, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ svclt 0x0000e7da │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 0xfec52054 │ │ │ │ @@ -3810,15 +3810,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ stmdb r5, {r8, sp}^ │ │ │ │ strbmi r2, [r8], -r2, lsl #6 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbhi pc, [r0], #-2269 @ 0xfffff723 @ │ │ │ │ - stc 2, cr15, [r8], #-516 @ 0xfffffdfc │ │ │ │ + bl 0xff250758 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ eorvs r2, ip, r0, lsl #8 │ │ │ │ andmi pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xff7ef7ff │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a36 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @@ -3837,47 +3837,47 @@ │ │ │ │ ldrbmi r0, [r3], #-2058 @ 0xfffff7f6 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stmdavs r8!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi sl, [sl], -r4, lsl #22 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - stc2l 1, cr15, [sl, #-420]! @ 0xfffffe5c │ │ │ │ + stc2 1, cr15, [sl, #-420] @ 0xfffffe5c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmiblt r2!, {r0, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf1694628 │ │ │ │ - andcs pc, r1, sp, ror #18 │ │ │ │ + andcs pc, r1, sp, lsl #18 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ strtcc pc, [r4], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1290300 │ │ │ │ stcmi 2, cr15, [ip, #-52]! @ 0xffffffcc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r6, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf64a3000 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r0, ror #15 │ │ │ │ bcs 0x4dd9c │ │ │ │ stmdbls r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - ldc2l 2, cr15, [lr], #-584 @ 0xfffffdb8 │ │ │ │ + ldc2 2, cr15, [lr], {146} @ 0x92 │ │ │ │ str r9, [r5, r3, lsl #20]! │ │ │ │ @ instruction: 0xf64a6834 │ │ │ │ - vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r8}^ │ │ │ │ movwcs lr, #10581 @ 0x2955 │ │ │ │ strb r4, [r9, r0, lsr #15] │ │ │ │ - stc2l 2, cr15, [r8, #584]! @ 0x248 │ │ │ │ + stc2 2, cr15, [r8, #584] @ 0x248 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3895,48 +3895,48 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9eac │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf1699400 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x108674 │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8fef169 │ │ │ │ + @ instruction: 0xf89ef169 │ │ │ │ blmi 0x39bebc │ │ │ │ blls 0x26df24 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf64a3000 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s16 q7, d18, d5[2] │ │ │ │ - svclt 0x0000fd91 │ │ │ │ + svclt 0x0000fd31 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c79c │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, , d0 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r5, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf8dd4603 │ │ │ │ @@ -3953,23 +3953,23 @@ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x94790 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - stc2 1, cr15, [r2], {105} @ 0x69 │ │ │ │ + stc2 1, cr15, [r2], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s16 q2, d2, d2[1] │ │ │ │ - @ instruction: 0xf1c9fbb9 │ │ │ │ + @ instruction: 0xf1c9fb59 │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x656fbc │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -3980,97 +3980,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf64ad0c1 │ │ │ │ - vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ ldmdavs r4!, {r0, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ - @ instruction: 0xf169a804 │ │ │ │ - andcs pc, r1, r1, asr r8 @ │ │ │ │ + @ instruction: 0xf168a804 │ │ │ │ + strdcs pc, [r1], -r1 │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s16 q7, d18, d4[3] │ │ │ │ - @ instruction: 0xf64afceb │ │ │ │ - vmla.f d20, d16, d0[6] │ │ │ │ + @ instruction: 0xf64afc8b │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ blmi 0x114100 │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [r0, #-372]! @ 0xfffffe8c │ │ │ │ + stc2l 2, cr15, [r0], {93} @ 0x5d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - eorseq sp, r2, r4, ror r7 │ │ │ │ + ldrhteq sp, [r2], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr4, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, , d0 │ │ │ │ - stmdbge r6, {r2, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r2, r3, r5, r9, fp, sp, lr, pc} │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff6505 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548570 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -r5, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 4, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr8, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2419 @ 0x973 │ │ │ │ @ instruction: 0xf169ab02 │ │ │ │ - ldmiblt r8, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf168a806 │ │ │ │ - strdcs pc, [r1], -r1 │ │ │ │ + mulcs r1, r1, pc @ │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64a5972 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vmla.f d20, d0, d0[4] │ │ │ │ @ instruction: 0xf102012d │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ ldrb r4, [pc, r8, lsr #15] │ │ │ │ strb r4, [r1, r8, lsr #12]! │ │ │ │ - stc2 2, cr15, [r0], {146} @ 0x92 │ │ │ │ - mvnmi pc, sl, asr #12 │ │ │ │ + stc2 2, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + msrmi R8_fiq, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andpl pc, r8, sl, asr #12 │ │ │ │ + submi pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s16 , , │ │ │ │ - svclt 0x0000fcb5 │ │ │ │ + svclt 0x0000fc55 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - eorseq sp, r2, r8, lsl #15 │ │ │ │ + eorseq sp, r2, r8, asr #13 │ │ │ │ ldrlt r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ - @ instruction: 0xf64c4602 │ │ │ │ - vmla.f d16, d0, d0[5] │ │ │ │ + vmax.s8 d20, d12, d2 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ ldmib r3, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ strtmi r4, [r3], -r0 │ │ │ │ blmi 0x1522c4 │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4102,70 +4102,70 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r5, lsr fp │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmib r0!, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + stmib r0, {r0, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4642f999 │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ cmppne r1, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ teqpne r5, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54544 @ 0xd510 │ │ │ │ ldrls r2, [r2, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ tstls r3, #-2080374784 @ 0x84000000 │ │ │ │ - orrpl pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + bicmi pc, r1, #78643200 @ 0x4b00000 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ ldmiblt r8!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmnlt fp, #14336 @ 0x3800 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64ad01a │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ and r0, r3, sp, lsr #12 │ │ │ │ bl 0xfee252d8 │ │ │ │ andsle r0, r1, r4, lsl #16 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0x650c9c │ │ │ │ + @ instruction: 0xf9b8f292 │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r8], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r4, lsl #12 │ │ │ │ - stc2l 2, cr15, [r2], #-452 @ 0xfffffe3c │ │ │ │ + stc2 2, cr15, [r2], {113} @ 0x71 │ │ │ │ ble 0xffa5f26c │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x43b1f244 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [r9, lr, lsl #6] │ │ │ │ - blx 0xfee50cea │ │ │ │ + blx 0x1650cea │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0c56880 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0c46880 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r5, ip, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -4174,47 +4174,47 @@ │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, sp, sp, lsr fp │ │ │ │ strmi r2, [r0], r0, lsl #14 │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ - @ instruction: 0xf810f0c5 │ │ │ │ + @ instruction: 0xffb0f0c4 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - stmdb sl, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + stmia sl!, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf928f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vsubw.s8 q9, q8, d17 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - orrpl pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + bicmi pc, r1, #78643200 @ 0x4b00000 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44ac28 │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - ldmdbpl ip!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbmi ip!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s16 , d2, d0 │ │ │ │ - blls 0x45299c │ │ │ │ + blls 0x45281c │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vhadd.s d18, d1, d10 │ │ │ │ - @ instruction: 0x2c00fbd5 │ │ │ │ + @ instruction: 0x2c00fb75 │ │ │ │ blmi 0x5caf1c │ │ │ │ blls 0xaee3f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4226,103 +4226,103 @@ │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ @ instruction: 0xf64a2101 │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ vhadd.s d16, d0, d29 │ │ │ │ - ldrb pc, [r4, r9, asr #26] @ │ │ │ │ - blx 0x650e2a │ │ │ │ + ldrb pc, [r4, r9, ror #25] @ │ │ │ │ + blx 0xfee50e28 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbhi pc, [r0], #-130 @ 0xffffff7e @ │ │ │ │ ldrmi fp, [r4], -r5, lsl #1 │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ - @ instruction: 0xff9cf217 │ │ │ │ + @ instruction: 0xff3cf217 │ │ │ │ strmi r9, [r2], r0, lsl #8 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ strbmi r6, [r3], -r5, ror #21 │ │ │ │ sbfxmi r4, r2, #12, #9 │ │ │ │ @ instruction: 0xf1b8bbb8 │ │ │ │ stcle 15, cr0, [r6, #-0] │ │ │ │ ldrbcc pc, [pc, r8, lsl #2]! @ │ │ │ │ - subpl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + addmi pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbcc pc, [pc, #266]! @ 0x1453a @ │ │ │ │ @ instruction: 0xf1ca4457 │ │ │ │ @ instruction: 0xf6450901 │ │ │ │ - vqdmull.s q10, d16, d0[6] │ │ │ │ + vqdmlsl.s q10, d0, d24 │ │ │ │ @ instruction: 0xf8cd0b31 │ │ │ │ strbmi sl, [r2], ip │ │ │ │ bl 0x265e88 │ │ │ │ ldrtmi r0, [r2], -r5, lsl #6 │ │ │ │ ldrbeq r4, [fp], r1, asr #12 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f815 │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ strhle r4, [lr, #45]! @ 0x2d │ │ │ │ @ instruction: 0xf8dd46d0 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ - @ instruction: 0xffcef217 │ │ │ │ + @ instruction: 0xff6ef217 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf64a3000 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 d20, d0, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ vmin.s16 q2, , q0 │ │ │ │ - @ instruction: 0x4640ffb9 │ │ │ │ + @ instruction: 0x4640ff59 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - msrpl SPSR_f, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ - cmnppl r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + movsmi pc, #77594624 @ 0x4a00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e78c │ │ │ │ ldrlt r4, [r0], #-1684 @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - bicpl pc, r4, r3, asr #4 │ │ │ │ + tstppl r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrdmi lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46a4 │ │ │ │ strbmi r4, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ stmdacs r5, {r4, r5, sl, ip, sp, pc} │ │ │ │ andle r9, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf64a4684 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d24, #64 │ │ │ │ strbtmi r0, [r2], -sp, lsr #2 │ │ │ │ ldrdcc lr, [r0], -r4 │ │ │ │ @ instruction: 0x4718bc30 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ - orrpl pc, ip, sl, asr #12 │ │ │ │ + bicmi pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldclt 6, cr4, [r0], #-688 @ 0xfffffd50 │ │ │ │ svclt 0x00004760 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ smlatbcs r0, r0, r2, r2 │ │ │ │ - ldmda r8!, {r0, r7, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00d8f280 │ │ │ │ @ instruction: 0xf04f2104 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlal.s q10, d16, d1[6] │ │ │ │ vhsub.s8 d16, d4, d1 │ │ │ │ vqdmlal.s q10, d16, d1[5] │ │ │ │ @ instruction: 0xf8c40301 │ │ │ │ stmib r4, {r2, r7}^ │ │ │ │ @@ -4334,15 +4334,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - ldmda r0, {r0, r7, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00b0f280 │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ rscmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4358,45 +4358,45 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbpl pc, [r8], #1610 @ 0x64a @ │ │ │ │ + strpl pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - orrsvc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + bicsvs pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - asrspl pc, sl, #12 @ │ │ │ │ + mvnsmi pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s32 d9, d0, d6 │ │ │ │ - svclt 0x0000f921 │ │ │ │ + svclt 0x0000f8c1 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00ecf8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ blmi 0x43ee30 │ │ │ │ ldmdavs fp, {r0, r2, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf8520300 │ │ │ │ andls r1, r0, #4, 22 @ 0x1000 │ │ │ │ - @ instruction: 0xf802f222 │ │ │ │ + @ instruction: 0xffa2f221 │ │ │ │ blmi 0x2ae7b4 │ │ │ │ ldmdavs sl, {r6, r8, r9, fp, ip} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #2 │ │ │ │ - svclt 0x0000f9db │ │ │ │ + svclt 0x0000f97b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vorr.i32 q10, #2048 @ 0x00000800 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ @@ -4407,15 +4407,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - adccc pc, r4, ip, asr #12 │ │ │ │ + rsccs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcc lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @@ -4819,28 +4819,28 @@ │ │ │ │ blx 0x8d557c │ │ │ │ sbcsmi pc, r3, r5, lsl #10 │ │ │ │ stmib r0, {r0, r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ bvc 0x12b2110 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ usaxmi sl, r4, r5 │ │ │ │ andcs lr, r0, r7, lsl r7 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - @ instruction: 0xf64afd8b │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf64afd2b │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ blmi 0x94df4 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 2, 5, pc, cr6, cr12, {2} @ │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + mcr2 2, 2, pc, cr6, cr12, {2} @ │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6bf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x100f70 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4871,39 +4871,39 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd30 │ │ │ │ svclt 0x00010f01 │ │ │ │ andcs r6, r0, #68 @ 0x44 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ rscle r2, lr, r2, lsl #6 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x5952a0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - cdpvc 13, 1, cr15, cr3, cr7, {1} │ │ │ │ + cdpvc 12, 1, cr15, cr3, cr7, {6} │ │ │ │ ldmvs r1, {r0, r1, r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ stmib r0, {r0, r6, sp, lr}^ │ │ │ │ ldrb r2, [sl, r2, lsl #6] │ │ │ │ - eorsvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbspl pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vqsub.s32 d1, d21, d27 │ │ │ │ - @ instruction: 0xf64afd0f │ │ │ │ - vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf64afcaf │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa66bc │ │ │ │ adcsne pc, r5, #64, 4 │ │ │ │ - stc2 2, cr15, [r0, #-148] @ 0xffffff6c │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ + stc2 2, cr15, [r0], #148 @ 0x94 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #572 @ 0x23c │ │ │ │ @ instruction: 0xf04f0bc6 │ │ │ │ stmdavs r4!, {sl, fp} │ │ │ │ @@ -5317,21 +5317,21 @@ │ │ │ │ svclt 0x0098608b │ │ │ │ strmi lr, [r2, #-2497] @ 0xfffff63f │ │ │ │ blcs 0x3c0d8 │ │ │ │ bvc 0xfe549618 │ │ │ │ strbeq pc, [r0], -r6, asr #32 @ │ │ │ │ stccs 6, cr4, [r0], {32} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bac │ │ │ │ vhsub.s16 , q14, q6 │ │ │ │ - stmdavc sp, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavc sp, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwmi lr, #46495 @ 0xb59f │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ ldr r4, [r8, fp, lsl #12] │ │ │ │ b 0xfe0dd920 │ │ │ │ strmi r0, [lr], ip, lsl #16 │ │ │ │ @ instruction: 0xf88d4546 │ │ │ │ @@ -5494,15 +5494,15 @@ │ │ │ │ b 0x1053bac │ │ │ │ blx 0x557b0 │ │ │ │ @ instruction: 0xf04ff108 │ │ │ │ tstls sl, r8, lsl #18 │ │ │ │ @ instruction: 0xf1c8900b │ │ │ │ tstls r9, r7, lsr #2 │ │ │ │ bllt 0xfe9d379c │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ @ instruction: 0xf1c02403 │ │ │ │ @ instruction: 0xf1000e00 │ │ │ │ blx 0x1d8834 │ │ │ │ @ instruction: 0xf88df000 │ │ │ │ blx 0x9e57fc │ │ │ │ b 0x1054ff8 │ │ │ │ @@ -5521,89 +5521,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144f08c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - @ instruction: 0xf938f25c │ │ │ │ + @ instruction: 0xf8d8f25c │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf1bee60e │ │ │ │ andle r0, r8, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r4], -r7, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ vsubhn.i32 d14, , │ │ │ │ - ldmib sp, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe750af5c │ │ │ │ @ instruction: 0xf4bf4566 │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ - addsvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + sbcspl pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d4, d6 │ │ │ │ - @ instruction: 0xf64affe1 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + @ instruction: 0xf64aff81 │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x9271b8 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xffd2f224 │ │ │ │ + @ instruction: 0xff72f224 │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ andcs sl, r0, r9, asr fp │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xffc4f224 │ │ │ │ - addvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0xff64f224 │ │ │ │ + sbcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55e11c │ │ │ │ - @ instruction: 0xffb6f224 │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + @ instruction: 0xff56f224 │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xffa8f224 │ │ │ │ + @ instruction: 0xff48f224 │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xff9af224 │ │ │ │ + @ instruction: 0xff3af224 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x195dd0 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xff90f224 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r4, lsl r8 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + @ instruction: 0xff30f224 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r4, asr r7 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [ip], #572 @ 0x23c │ │ │ │ strcs r0, [r0], -r7, asr #31 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -6011,20 +6011,20 @@ │ │ │ │ andcs fp, r0, r4, lsl #31 │ │ │ │ stmdals r3, {r3, r6, r7, sp, lr} │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf0457a94 │ │ │ │ strtmi r0, [r3], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ @ instruction: 0xf64aae80 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ blmi 0xfeb16078 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [r4, #-364]! @ 0xfffffe94 │ │ │ │ + stc2 2, cr15, [r4, #-364] @ 0xfffffe94 │ │ │ │ str r7, [r9, #2120]! @ 0x848 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0x2105e79c │ │ │ │ stmdaeq ip, {r0, r1, r7, r9, fp, sp, lr, pc} │ │ │ │ strbmi r4, [r7, #-1678] @ 0xfffff972 │ │ │ │ @@ -6187,15 +6187,15 @@ │ │ │ │ tstpls sl, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ streq lr, [r9], #-2628 @ 0xfffff5bc │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstls r9, fp, lsl #8 │ │ │ │ bllt 0xfec94270 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ vst3.32 @ instruction: 0xf485fab5 │ │ │ │ @ instruction: 0xf1c42603 │ │ │ │ @ instruction: 0xf1040c00 │ │ │ │ blx 0x159b08 │ │ │ │ @ instruction: 0xf88df404 │ │ │ │ blx 0x96e2d0 │ │ │ │ b 0x11552c4 │ │ │ │ @@ -6215,89 +6215,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144fb70 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - blx 0xff352c6a │ │ │ │ + blx 0x1b52c6a │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf1bee611 │ │ │ │ andle r0, r8, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r6], -r3, lsl #3 │ │ │ │ @ instruction: 0x2e04a908 │ │ │ │ vsubhn.i32 d14, q0, q2 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ @ instruction: 0xf67f45bc │ │ │ │ smlsld sl, r8, r4, pc @ │ │ │ │ - addsvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + sbcspl pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d4, d6 │ │ │ │ - @ instruction: 0xf64afa75 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + @ instruction: 0xf64afa15 │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x927c90 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0x19d2c08 │ │ │ │ + blx 0x1d2c08 │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ andcs sl, r0, r2, ror #22 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0x1652c24 │ │ │ │ - addvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0xf9f8f224 │ │ │ │ + sbcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55ebf4 │ │ │ │ - blx 0x12d2c40 │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + @ instruction: 0xf9eaf224 │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xf52c5c │ │ │ │ + @ instruction: 0xf9dcf224 │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xbd2c78 │ │ │ │ + @ instruction: 0xf9cef224 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x1968a8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x952c8c │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r4, lsl r8 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + @ instruction: 0xf9c4f224 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r4, asr r7 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2500] @ 0xfffff63c │ │ │ │ strdls r0, [r6], -r7 │ │ │ │ @@ -6718,21 +6718,21 @@ │ │ │ │ ldrcs r8, [r0, #-473] @ 0xfffffe27 │ │ │ │ stmdbls r3, {r9, sp} │ │ │ │ subsle r2, lr, r0, lsl #18 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4ba9 │ │ │ │ vhsub.s16 , q13, q6 │ │ │ │ - ldmdavc lr, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavc lr, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tstmi r3, #160, 10 @ 0x28000000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xe7a24613 │ │ │ │ b 0xfe31f704 │ │ │ │ ldrmi r0, [sl], -lr, lsl #24 │ │ │ │ @ instruction: 0xf88d4567 │ │ │ │ @@ -6892,15 +6892,15 @@ │ │ │ │ bicsle r2, sp, r5, lsl #18 │ │ │ │ @ instruction: 0xf0002a05 │ │ │ │ @ instruction: 0xf0158092 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab04 │ │ │ │ strbt sl, [r4], -sl, lsl #30 │ │ │ │ ldrbt r2, [lr], r0, lsl #14 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ @ instruction: 0xf083fab3 │ │ │ │ blx 0xfecc51d0 │ │ │ │ eorcc pc, r0, r2, lsl #1 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ blx 0xa6f9c │ │ │ │ b 0x1114db4 │ │ │ │ @ instruction: 0xf1c00308 │ │ │ │ @@ -6942,94 +6942,94 @@ │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ mvnsmi pc, r1 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r9, #3244032 @ 0x318000 │ │ │ │ andeq pc, r0, r0, asr #6 │ │ │ │ blvc 0x185064c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #71680 @ 0x11800 │ │ │ │ - mrc2 2, 0, pc, cr14, cr10, {2} │ │ │ │ + ldc2 2, cr15, [lr, #360]! @ 0x168 │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ b 0x10999a8 │ │ │ │ b 0x13eb79c │ │ │ │ @ instruction: 0x609a2ede │ │ │ │ and pc, ip, r3, asr #17 │ │ │ │ @ instruction: 0xf041e61b │ │ │ │ strb r4, [r6, #384]! @ 0x180 │ │ │ │ - stc2l 2, cr15, [ip, #572] @ 0x23c │ │ │ │ + stc2l 2, cr15, [ip, #-572]! @ 0xfffffdc4 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ ldrmi sl, [r1], -r8, ror #30 │ │ │ │ bcs 0x141aa8 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, sp, lr}^ │ │ │ │ addmi r5, r3, #10 │ │ │ │ adcmi fp, lr, #8, 30 │ │ │ │ adcmi sp, lr, #4 │ │ │ │ @ instruction: 0xf4ff4183 │ │ │ │ @ instruction: 0xe731af3d │ │ │ │ @ instruction: 0xf67f45be │ │ │ │ @ instruction: 0xe72daf39 │ │ │ │ - addvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + sbcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xadf70c │ │ │ │ - ldc2 2, cr15, [lr], #140 @ 0x8c │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + mrrc2 2, 2, pc, lr, cr3 @ │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #38912 @ 0x9800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [r0], #140 @ 0x8c │ │ │ │ - addsvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + mrrc2 2, 2, pc, r0, cr3 @ │ │ │ │ + sbcspl pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s32 d2, d3, d6 │ │ │ │ - @ instruction: 0xf64afca1 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + @ instruction: 0xf64afc41 │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vpadd.i32 d4, d3, d5 │ │ │ │ - stmdbcs r1, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r1, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ blge 0x294020 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x4973e4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - andcs pc, r0, r5, lsl #25 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r5, lsr #24 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - andcs pc, r0, fp, ror ip @ │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andcs pc, r0, fp, lsl ip @ │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - svclt 0x0000fc6d │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r4, lsl r8 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + svclt 0x0000fc0d │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r4, asr r7 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [lr], #572 @ 0x23c │ │ │ │ strcs r0, [r0, #-3014] @ 0xfffff43a │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -7439,20 +7439,20 @@ │ │ │ │ cdpeq 15, 1, cr11, cr11, cr4, {4} │ │ │ │ blls 0xef81c │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0457a94 │ │ │ │ strtmi r0, [r0], -r0, asr #6 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ @ instruction: 0xf64aae80 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ blmi 0xfeb176c8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xf53f84 │ │ │ │ + @ instruction: 0xf9dcf25a │ │ │ │ mulgt r1, r1, r8 │ │ │ │ movwmi lr, #46505 @ 0xb5a9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ ldr r4, [fp, fp, lsl #12] │ │ │ │ submi r2, r3, r5, lsl #2 │ │ │ │ addsmi r4, lr, #12, 12 @ 0xc00000 │ │ │ │ @@ -7615,15 +7615,15 @@ │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9109 │ │ │ │ @ instruction: 0xf7ff0e08 │ │ │ │ svclt 0x0000bbad │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ submi r2, r4, #12582912 @ 0xc00000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0xf000fa07 │ │ │ │ andspl pc, r0, sp, lsl #17 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r7 │ │ │ │ andls r4, r7, r0, lsr #6 │ │ │ │ @@ -7642,88 +7642,88 @@ │ │ │ │ streq fp, [r3], -r0, ror #2 │ │ │ │ andeq pc, r0, #64, 6 │ │ │ │ mvnsmi pc, #3 │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ tstmi r3, #192, 18 @ 0x300000 │ │ │ │ blvc 0x14511c4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - @ instruction: 0xf8a6f25a │ │ │ │ + @ instruction: 0xf846f25a │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ stccs 6, cr14, [r6], {19} │ │ │ │ stccs 0, cr13, [r5], {7} │ │ │ │ strtmi sp, [r5], -r7, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ - vsubhn.i16 d14, , q4 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + vsubhn.i16 d14, q7, q4 │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr, pc}^ │ │ │ │ addmi r7, fp, #-2147483646 @ 0x80000002 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ ldrmi sp, [ip, #4]! │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe751af5d │ │ │ │ @ instruction: 0xf67f42b0 │ │ │ │ smlsld sl, sp, r9, pc @ │ │ │ │ - addsvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + sbcspl pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d2, d6 │ │ │ │ - @ instruction: 0xf64aff51 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + @ instruction: 0xf64afef1 │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x929378 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff42f222 │ │ │ │ + cdp2 2, 14, cr15, cr2, cr2, {1} │ │ │ │ @ instruction: 0xf43f2d01 │ │ │ │ andcs sl, r0, r3, ror #22 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xff34f222 │ │ │ │ - addvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + cdp2 2, 13, cr15, cr4, cr2, {1} │ │ │ │ + sbcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x56023c │ │ │ │ - @ instruction: 0xff26f222 │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + cdp2 2, 12, cr15, cr6, cr2, {1} │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xff18f222 │ │ │ │ + cdp2 2, 11, cr15, cr8, cr2, {1} │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xff0af222 │ │ │ │ + cdp2 2, 10, cr15, cr10, cr2, {1} │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x197ef0 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xff00f222 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r4, lsl r8 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + cdp2 2, 10, cr15, cr0, cr2, {1} │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r4, asr r7 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6ec60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ addlt r4, r2, sp, lsr sl │ │ │ │ @ instruction: 0xf96ef7fd │ │ │ │ blcc 0x75b00 │ │ │ │ @@ -7777,21 +7777,21 @@ │ │ │ │ b 0x102fcc0 │ │ │ │ beq 0xff26bc3c │ │ │ │ smlabteq r2, r4, r9, lr │ │ │ │ andcs lr, r0, #45875200 @ 0x2bc0000 │ │ │ │ addsvs pc, r0, #805306380 @ 0x3000000c │ │ │ │ msrcc SPSR_fc, #64, 4 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - mvnvs pc, sl, asr #12 │ │ │ │ + msrvs R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscvs pc, sp, #64, 4 │ │ │ │ - cdp2 2, 7, cr15, cr2, cr2, {1} │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ - eorseq sp, r2, r8, ror r8 │ │ │ │ + cdp2 2, 1, cr15, cr2, cr2, {1} │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ + ldrhteq sp, [r2], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bb34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ andls sl, r3, r8, lsr #18 │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -8889,20 +8889,20 @@ │ │ │ │ tstmi r3, #3686400 @ 0x384000 │ │ │ │ strtmi r4, [ip], -pc, lsr #12 │ │ │ │ cdpls 4, 0, cr14, cr8, cr6, {4} │ │ │ │ @ instruction: 0x46d44691 │ │ │ │ str r9, [pc], #-517 @ 0x18ca4 │ │ │ │ mulmi sp, fp, r8 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #176, 22 @ 0x2c000 │ │ │ │ - mcr2 2, 7, pc, cr8, cr8, {2} @ │ │ │ │ + mcr2 2, 4, pc, cr8, cr8, {2} @ │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ ldmib sp, {r3, ip, pc}^ │ │ │ │ andls r5, r5, r4, lsl #8 │ │ │ │ ldrb r9, [r8], #3846 @ 0xf06 │ │ │ │ b 0x13a24d8 │ │ │ │ b 0x1259ce8 │ │ │ │ ldrtmi r0, [r1], -r2, lsl #10 │ │ │ │ @@ -8998,15 +8998,15 @@ │ │ │ │ bllt 0xfeb96e44 │ │ │ │ stmdbls r4, {r3, r8, sl, fp, ip, pc} │ │ │ │ ldmib sp, {r0, r2, r3, r8, r9, lr}^ │ │ │ │ movwmi r7, #61701 @ 0xf105 │ │ │ │ strmi r2, [ip], -r0, lsl #2 │ │ │ │ tstls r5, r8, lsl #2 │ │ │ │ @ instruction: 0xf28de413 │ │ │ │ - blcs 0x1d85c0 │ │ │ │ + blcs 0x1d8440 │ │ │ │ blcs 0x18ce84 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr15, cr15, {3} │ │ │ │ blcs 0x1432c8 │ │ │ │ @ instruction: 0xf7ff9307 │ │ │ │ ldmib sp, {r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldmib sp, {r1, r4, r9, ip, lr}^ │ │ │ │ addmi r4, sl, #24, 2 │ │ │ │ @@ -9016,75 +9016,75 @@ │ │ │ │ @ instruction: 0xe621ae30 │ │ │ │ andspl lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x411ae9dd │ │ │ │ svclt 0x0008428a │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf67f45bc │ │ │ │ ldr sl, [r5], -r4, lsr #28 │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #51200 @ 0xc800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2l 2, cr15, [r0], {33} @ 0x21 │ │ │ │ + stc2l 2, cr15, [r0], #-132 @ 0xffffff7c │ │ │ │ blcs 0x7fae4 │ │ │ │ svcge 0x002ff43e │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xb1938c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64afcb1 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + @ instruction: 0xf64afc51 │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x96a778 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - stc2 2, cr15, [r2], #132 @ 0x84 │ │ │ │ - strvs pc, [r0], #1610 @ 0x64a │ │ │ │ + mcrr2 2, 2, pc, r2, cr1 @ │ │ │ │ + strbpl pc, [r0], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46504b1e │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d1, d2 │ │ │ │ - @ instruction: 0xf64afc93 │ │ │ │ - vrshr.s64 d22, d4, #64 │ │ │ │ + @ instruction: 0xf64afc33 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x5a0f34 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - stc2 2, cr15, [r4], {33} @ 0x21 │ │ │ │ + stc2 2, cr15, [r4], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x4993fc │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - andcs pc, r0, r9, ror ip @ │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r9, lsl ip @ │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64afc6f │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf64afc0f │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ blmi 0x21902c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [sl, #352] @ 0x160 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, ip, ror #17 │ │ │ │ - mlaseq r2, r8, r8, sp │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ - eorseq sp, r2, r8, lsr #17 │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ + stc2 2, cr15, [sl, #-352]! @ 0xfffffea0 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, ip, lsr #16 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, r8, ror #15 │ │ │ │ + eorseq sp, r2, r4, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeec51f4 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vqrdmlsh.s q8, q8, d2[1] │ │ │ │ @@ -9135,15 +9135,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 2, cr15, [lr, #312]! @ 0x138 │ │ │ │ + stc2 2, cr15, [lr, #312] @ 0x138 │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96a9b2 │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x567ca0 │ │ │ │ @@ -9157,15 +9157,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ bl 0xfec2aa28 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ - strmi pc, [r3], -r3, asr #27 │ │ │ │ + strmi pc, [r3], -r3, ror #26 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96ab32 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d3ebc │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -9383,21 +9383,21 @@ │ │ │ │ blcs 0x92f98 │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x14da1c │ │ │ │ @ instruction: 0xf64ad04d │ │ │ │ - vrshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeb21478 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf9e2f221 │ │ │ │ + @ instruction: 0xf982f221 │ │ │ │ rsble r2, r6, r0, lsl #20 │ │ │ │ bcs 0x67c9c │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ strle r0, [r2], #-1498 @ 0xfffffa26 │ │ │ │ @ instruction: 0xf1433d01 │ │ │ │ @ instruction: 0xf02303ff │ │ │ │ andscs r0, r0, #-67108861 @ 0xfc000003 │ │ │ │ @@ -9413,21 +9413,21 @@ │ │ │ │ beq 0x6f17ec │ │ │ │ andscs r6, r0, #139 @ 0x8b │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe846170 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {1} @ │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8f │ │ │ │ vhsub.s16 , q12, q6 │ │ │ │ - blls 0x158034 │ │ │ │ + blls 0x157eb4 │ │ │ │ teqle ip, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [sl], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ movweq lr, #39772 @ 0x9b5c │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strcs fp, [r1, -r8, lsr #30] │ │ │ │ @@ -9560,16 +9560,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwcs r0, #26656 @ 0x6820 │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ @ instruction: 0xf88d9b04 │ │ │ │ strbt r3, [ip], #-24 @ 0xffffffe8 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ svclt 0x0000e5ce │ │ │ │ - eorseq sp, r2, r0, lsl #18 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, asr #16 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ ldrbt r2, [r6], r0, lsl #4 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ @ instruction: 0xf1034259 │ │ │ │ blx 0x9abc0 │ │ │ │ blx 0x8d6350 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @ instruction: 0xf06f930d │ │ │ │ @@ -9605,30 +9605,30 @@ │ │ │ │ str r9, [r9, r4, lsl #6]! │ │ │ │ ldr r2, [sl, -r5, lsl #6]! │ │ │ │ blcs 0x403d4 │ │ │ │ andcs sp, r0, #176 @ 0xb0 │ │ │ │ blvc 0x19931c8 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64aadc5 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xe598a0 │ │ │ │ vqsub.s16 q9, q4, │ │ │ │ - @ instruction: 0xf040f951 │ │ │ │ + @ instruction: 0xf040f8f1 │ │ │ │ strb r4, [r9], r0, lsl #1 │ │ │ │ blcs 0x8040c │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ stmdavc sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ blcs 0x1d2e04 │ │ │ │ blcs 0x18d828 │ │ │ │ svcge 0x0071f47f │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ @ instruction: 0xf28de6b3 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r9, lr, pc}^ │ │ │ │ addmi r5, r2, #12 │ │ │ │ strmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr15, {1} │ │ │ │ orrmi r4, r2, ip, lsr #11 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {7} │ │ │ │ blcs 0x1c0448 │ │ │ │ @@ -9639,45 +9639,45 @@ │ │ │ │ stmdbge sl, {r0, r2, r8, r9, sp} │ │ │ │ ldr r9, [r6], r4, lsl #6 │ │ │ │ blcs 0x1c0464 │ │ │ │ svcge 0x004df43f │ │ │ │ stmdbge r6, {r0, r2, r8, r9, sp} │ │ │ │ str r9, [lr], r4, lsl #6 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x699d20 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - submi pc, r1, r7, ror #31 │ │ │ │ + submi pc, r1, r7, lsl #31 │ │ │ │ andseq pc, r0, #72 @ 0x48 │ │ │ │ strtmi r0, [r8], -sp, asr #31 │ │ │ │ @ instruction: 0xf64ae520 │ │ │ │ - vmls.i d22, d16, d0[1] │ │ │ │ + vaddhn.i16 d22, q0, q2 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ blmi 0x459d48 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - ldrdcs pc, [r0], -r3 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andcs pc, r0, r3, ror pc @ │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, r5, asr #31 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r5, ror #30 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000ffbb │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + svclt 0x0000ff5b │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r0, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d2[3] │ │ │ │ andls r5, r8, sl, lsl #14 │ │ │ │ @@ -9734,15 +9734,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf940f24e │ │ │ │ + @ instruction: 0xf8e0f24e │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96b30e │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x5685fc │ │ │ │ @@ -9756,15 +9756,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ bl 0xfec2b384 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ - @ instruction: 0x4603f915 │ │ │ │ + @ instruction: 0x4603f8b5 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96b48e │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d4818 │ │ │ │ bls 0x20e6dc │ │ │ │ svclt 0x000845d6 │ │ │ │ @@ -9995,21 +9995,21 @@ │ │ │ │ addhi pc, sl, r0 │ │ │ │ @ instruction: 0xf88d8822 │ │ │ │ vst4.8 {d17-d20}, [r2 :64], r9 │ │ │ │ eorhi r4, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ blcs 0x13a008 │ │ │ │ @ instruction: 0xf64ad056 │ │ │ │ - vrshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfece1e08 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - ldc2 2, cr15, [sl, #-128] @ 0xffffff80 │ │ │ │ + ldc2 2, cr15, [sl], #128 @ 0x80 │ │ │ │ rsbsle r2, ip, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ addshi pc, ip, r0, lsl #4 │ │ │ │ strle r0, [r5], #-1302 @ 0xfffffaea │ │ │ │ mvnsvc pc, r0, asr #4 │ │ │ │ @ instruction: 0x460a1851 │ │ │ │ stmdaeq r0, {r3, r6, r8, ip, sp, lr, pc} │ │ │ │ @@ -10029,21 +10029,21 @@ │ │ │ │ and pc, ip, r3, asr #17 │ │ │ │ andcs r2, r0, #16, 10 @ 0x4000000 │ │ │ │ orrslt r9, r9, #32768 @ 0x8000 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mcrge 4, 3, pc, cr11, cr15, {1} @ │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b92 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - bls 0x159694 │ │ │ │ + bls 0x159514 │ │ │ │ cmple ip, r1, lsl #20 │ │ │ │ mulgt r1, r3, r8 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ ldrb r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @ instruction: 0xf64f72e0 │ │ │ │ vsra.s64 , , #64 │ │ │ │ @@ -10179,16 +10179,16 @@ │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andeq pc, sl, pc, ror #6 │ │ │ │ beq 0xff023d28 │ │ │ │ b 0x101b514 │ │ │ │ beq 0xff26e1d4 │ │ │ │ svclt 0x0000e53f │ │ │ │ - eorseq sp, r2, r0, lsl #18 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, asr #16 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ b 0x115ac94 │ │ │ │ sbceq r5, r0, #80, 10 @ 0x14000000 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmdacs r0, {r5, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0xfe84e6a0 │ │ │ │ svcvc 0x0095ebb0 │ │ │ │ @ instruction: 0xf04fbf0b │ │ │ │ @@ -10248,27 +10248,27 @@ │ │ │ │ andls r0, r4, r0, lsr #16 │ │ │ │ movwcs lr, #22424 @ 0x5798 │ │ │ │ bls 0xd3dd0 │ │ │ │ addsle r2, sl, r0, lsl #20 │ │ │ │ strb r2, [r5], -r0, lsl #10 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ ldclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #59392 @ 0xe800 │ │ │ │ - mcrr2 2, 5, pc, sl, cr7 @ │ │ │ │ + blx 0xffad6b5e │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ blls 0x153c94 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ blge 0x1c5c00 │ │ │ │ mulgt r1, r3, r8 │ │ │ │ vabal.s8 q7, d12, d31 │ │ │ │ - blcs 0x1d9208 │ │ │ │ + blcs 0x1d9088 │ │ │ │ blcs 0x18e234 │ │ │ │ svcge 0x0022f47f │ │ │ │ blge 0x2bee38 │ │ │ │ ldmib sp, {r0, r3, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r9, lr, pc}^ │ │ │ │ addmi r7, r2, #12 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ @@ -10283,46 +10283,46 @@ │ │ │ │ movwcs sl, #24327 @ 0x5f07 │ │ │ │ blge 0x1bee70 │ │ │ │ blcs 0x1d3c18 │ │ │ │ mcrge 4, 7, pc, cr11, cr15, {1} @ │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ strbt sl, [r6], -sl, lsl #22 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x6da730 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - ldrsbmi pc, [r9], #-175 @ 0xffffff51 @ │ │ │ │ + subsmi pc, r9, pc, ror sl @ │ │ │ │ @ instruction: 0xf0484613 │ │ │ │ b 0x13daad0 │ │ │ │ @ instruction: 0x46617cd1 │ │ │ │ @ instruction: 0xf64ae4ce │ │ │ │ - vmls.i d22, d16, d0[1] │ │ │ │ + vaddhn.i16 d22, q0, q2 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ blmi 0x45a75c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, r9, asr #21 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r9, ror #20 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - @ instruction: 0x2000fabf │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andcs pc, r0, pc, asr sl @ │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000fab1 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + svclt 0x0000fa51 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb714fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de2a4 │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r2, r7, asr #9 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ @@ -10425,28 +10425,28 @@ │ │ │ │ ldrbeq pc, [r5], #-111 @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425a │ │ │ │ blx 0x1bd1c │ │ │ │ blne 0xfe9570ac │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ adcsmi r4, r0, r3, lsl r3 │ │ │ │ @ instruction: 0xf64ae73c │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x25a570 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - andcs pc, r0, r9, ror #21 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andcs pc, r0, r9, lsl #21 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000f9b3 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + svclt 0x0000f953 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb716ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcc 0x86700 │ │ │ │ ldmdale r8!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @@ -10474,20 +10474,20 @@ │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs lr, r0, lr, asr #15 │ │ │ │ - mvnvs pc, sl, asr #12 │ │ │ │ + msrvs R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adccs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf960f220 │ │ │ │ - eorseq sp, r2, ip, lsl #18 │ │ │ │ + @ instruction: 0xf900f220 │ │ │ │ + eorseq sp, r2, ip, asr #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf6cf2400 │ │ │ │ adcmi r7, r2, #-16777216 @ 0xff000000 │ │ │ │ svclt 0x00b8b083 │ │ │ │ @@ -10586,26 +10586,26 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ strb r0, [r3, r0, lsl #28] │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svclt 0x00144313 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ mulcs r0, r8, r7 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ andls r6, r0, fp, lsl #5 │ │ │ │ - @ instruction: 0xf880f220 │ │ │ │ + @ instruction: 0xf820f220 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xdac04 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d16, d5 │ │ │ │ - svclt 0x0000f875 │ │ │ │ - eorseq sp, r2, r0, lsr #18 │ │ │ │ + svclt 0x0000f815 │ │ │ │ + eorseq sp, r2, r0, ror #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavc r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6bf88 │ │ │ │ stmdals sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10660,20 +10660,20 @@ │ │ │ │ andeq lr, r4, #121856 @ 0x1dc00 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d25 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xdad14 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - svclt 0x0000ffed │ │ │ │ - eorseq sp, r2, ip, lsr r9 │ │ │ │ + svclt 0x0000ff8d │ │ │ │ + eorseq sp, r2, ip, ror r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x1a8bc │ │ │ │ @@ -10740,20 +10740,20 @@ │ │ │ │ @ instruction: 0xf0880e02 │ │ │ │ svclt 0x00180201 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ addslt r4, fp, #64, 4 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addspl pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xff4cf21f │ │ │ │ - eorseq sp, r2, r4, asr r9 │ │ │ │ + mcr2 2, 7, pc, cr12, cr15, {0} @ │ │ │ │ + mlaseq r2, r4, r8, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r7, [r4], -r3, lsl #16 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ svcls 0x000a6508 │ │ │ │ @@ -10798,20 +10798,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r2, r1, lsl #12]! │ │ │ │ ldr r4, [sp, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [ip, r1, lsl #12] │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xdaf3c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , , │ │ │ │ - svclt 0x0000fed9 │ │ │ │ - eorseq sp, r2, r4, ror r9 │ │ │ │ + svclt 0x0000fe79 │ │ │ │ + ldrhteq sp, [r2], -r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r2, r2, r4, lsl #13 │ │ │ │ andeq pc, r9, r0, asr #7 │ │ │ │ @@ -10901,22 +10901,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - andvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + subvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d24 │ │ │ │ vqsub.s16 q3, , │ │ │ │ - bvc 0xff55a450 │ │ │ │ + bvc 0xff55a2d0 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -10963,15 +10963,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf1c640b0 │ │ │ │ strbt r0, [r2], r7, lsr #12 │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ @ instruction: 0xf041e6df │ │ │ │ andcs r0, r2, r4, lsl #2 │ │ │ │ svclt 0x0000e750 │ │ │ │ - eorseq sp, r2, ip, lsl #19 │ │ │ │ + eorseq sp, r2, ip, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vqrdmlsh.s q8, q8, d1[1] │ │ │ │ addlt r5, r3, r7, asr #13 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -11061,22 +11061,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - andvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + subvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s16 q3, , │ │ │ │ - bvc 0xff55a1d0 │ │ │ │ + bvc 0xff55a050 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11125,15 +11125,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - eorseq sp, r2, ip, lsl #19 │ │ │ │ + eorseq sp, r2, ip, asr #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svceq 0x00cdb082 │ │ │ │ strpl pc, [sl, -r1, asr #7] │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11245,21 +11245,21 @@ │ │ │ │ stmdahi r2!, {r0, r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ blcs 0x14f7f8 │ │ │ │ @ instruction: 0xf1bed0a3 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0xf64aaf55 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmlal.s q11, d0, d0[3] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xe63190 │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - blx 0x15d7a16 │ │ │ │ + blx 0xffdd7a14 │ │ │ │ movwlt r7, #2784 @ 0xae0 │ │ │ │ @ instruction: 0xf04a8823 │ │ │ │ @ instruction: 0xf01a0002 │ │ │ │ @ instruction: 0xf0430f60 │ │ │ │ eorhi r0, r2, r0, lsr #4 │ │ │ │ @ instruction: 0xf1bed1ce │ │ │ │ @ instruction: 0xf47f0f03 │ │ │ │ @@ -11307,15 +11307,15 @@ │ │ │ │ blx 0x81cedc │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ strmi pc, [sp, -pc, asr #12] │ │ │ │ ldrbvc pc, [pc, pc, asr #13]! @ │ │ │ │ @ instruction: 0xe6bc1bbf │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ strb r2, [fp, -r2, lsl #6] │ │ │ │ - eorseq sp, r2, ip, lsl #19 │ │ │ │ + eorseq sp, r2, ip, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r1, r3, r7, asr #13 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ @@ -11405,22 +11405,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - andvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + subvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s16 q3, , │ │ │ │ - bvc 0xff559c70 │ │ │ │ + bvc 0xff559af0 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11469,15 +11469,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - eorseq sp, r2, ip, lsl #19 │ │ │ │ + eorseq sp, r2, ip, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stcge 0, cr11, [ip], {141} @ 0x8d │ │ │ │ andeq lr, pc, r4, lsl #18 │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ @@ -11635,21 +11635,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x0076f47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1b9af76 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0xf64aaf19 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmlal.s q11, d0, d0[3] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe5a37a8 │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf84af21f │ │ │ │ + @ instruction: 0xffeaf21e │ │ │ │ bvc 0xff4c201c │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0xf04b9b1a │ │ │ │ ldmdbls sl, {r1, r9, sl, fp} │ │ │ │ svceq 0x0060f01b │ │ │ │ @ instruction: 0xf043881b │ │ │ │ andhi r0, sl, r0, lsr #4 │ │ │ │ @@ -11790,15 +11790,15 @@ │ │ │ │ tstpeq r1, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ adcmi r4, ip, r8, lsl r3 │ │ │ │ andls r1, r2, #74752 @ 0x12400 │ │ │ │ @ instruction: 0xf04ee732 │ │ │ │ movwcs r0, #11780 @ 0x2e04 │ │ │ │ svclt 0x0000e678 │ │ │ │ - mlaseq r2, ip, r9, sp │ │ │ │ + ldrsbteq sp, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svceq 0x00c30fe8 │ │ │ │ sbcpl pc, r7, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x1ba78 │ │ │ │ @@ -11810,15 +11810,15 @@ │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x1409e78 │ │ │ │ vfma.f32 q8, , q6 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ bl 0xdc720 │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -11930,36 +11930,36 @@ │ │ │ │ andeq r7, r0, #206848 @ 0x32800 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcle r2, lr, r0, lsl #24 │ │ │ │ blcs 0x3a958 │ │ │ │ @ instruction: 0xf64ad1c2 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x45bcf4 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - stmdahi sl, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b1 │ │ │ │ str r4, [lr, r0, lsl #1]! │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2l 2, cr15, [r0, #120]! @ 0x78 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + stc2 2, cr15, [r0, #120] @ 0x78 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfee87ef0 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiavc r0, {s29-s107} │ │ │ │ @@ -12001,15 +12001,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blx 0x1bd8220 │ │ │ │ + blx 0x3d8220 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x402980 │ │ │ │ blls 0x3acdc4 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12233,21 +12233,21 @@ │ │ │ │ @ instruction: 0xe6cb43ff │ │ │ │ blcs 0x42ce4 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ bvc 0xfe8640e0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - bl 0x7db424 │ │ │ │ + bl 0x7db2a4 │ │ │ │ bl 0x141cd20 │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strb r0, [r1, -r1, lsl #14] │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ andeq pc, r8, #201326595 @ 0xc000003 │ │ │ │ @@ -12363,19 +12363,19 @@ │ │ │ │ ldr r0, [r5], -r4, lsl #6 │ │ │ │ strbt r2, [r6], r0 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ svccs 0x00048085 │ │ │ │ @ instruction: 0xf89cbf08 │ │ │ │ @ instruction: 0xf43f2001 │ │ │ │ @ instruction: 0xf64aaee2 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xcdc7b0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - blx 0xfe7d8b80 │ │ │ │ + blx 0xfd8b80 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ subsmi r2, sp, #786432 @ 0xc0000 │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andsvc pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ movwls r4, #29483 @ 0x732b │ │ │ │ @@ -12384,73 +12384,73 @@ │ │ │ │ strcs r9, [r8], -r6, lsl #4 │ │ │ │ ldrb r9, [r7], #773 @ 0x305 │ │ │ │ strcs r2, [r5, -r0, lsr #12] │ │ │ │ andcs lr, r5, fp, asr #14 │ │ │ │ blvc 0x18d6118 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf64aaf16 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x75c40c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf041fb9b │ │ │ │ + @ instruction: 0xf041fb3b │ │ │ │ ldrt r4, [r1], r0, lsl #3 │ │ │ │ andle r2, r6, r6, lsl #16 │ │ │ │ @ instruction: 0xd1a42805 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ vsubhn.i16 d14, q13, q12 │ │ │ │ - ldmib sp, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r1, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, sp, #8, 30 │ │ │ │ addmi sp, sp, #8 │ │ │ │ movwle r4, #29075 @ 0x7193 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ @ instruction: 0xe77cae97 │ │ │ │ ldmle r7!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf47f2806 │ │ │ │ ldrb sl, [r4, -pc, lsl #29]! │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #5120 @ 0x1400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x1058c3c │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorvc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0xf9e0f21e │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + rsbvs pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x424d40 │ │ │ │ - blx 0xad8c68 │ │ │ │ + @ instruction: 0xf9caf21e │ │ │ │ mulcs r1, ip, r8 │ │ │ │ @ instruction: 0x4618e596 │ │ │ │ andcs lr, r0, sl, lsl r7 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - andcs pc, r0, r7, lsl sl @ │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + @ instruction: 0x2000f9b7 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - svclt 0x0000fa0d │ │ │ │ - ldrhteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + svclt 0x0000f9ad │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldcmi 0, cr11, [fp, #596]! @ 0x254 │ │ │ │ vldmiavc r1, {s29-s107} │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ @@ -12498,15 +12498,15 @@ │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ movweq pc, #16438 @ 0x4036 @ │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1332306 │ │ │ │ - ldmib sp, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r4, r9, ip, sp} │ │ │ │ blls 0x26d168 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12746,21 +12746,21 @@ │ │ │ │ stcls 6, cr14, [r3, #-708] @ 0xfffffd3c │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ strcs r8, [r0], -lr, lsl #2 │ │ │ │ @ instruction: 0xf0467aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb4 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - bl 0x75ac20 │ │ │ │ + bl 0x75aaa0 │ │ │ │ bl 0x179cd1c │ │ │ │ @ instruction: 0xf04f0109 │ │ │ │ svclt 0x00280101 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ ldr r0, [r4, -r1, lsl #14]! │ │ │ │ movwcs r4, #5637 @ 0x1605 │ │ │ │ smlabteq fp, r3, r3, pc @ │ │ │ │ @@ -12882,19 +12882,19 @@ │ │ │ │ andeq pc, r4, r6, asr #32 │ │ │ │ @ instruction: 0x2700e5f7 │ │ │ │ svccs 0x0001e6c8 │ │ │ │ addhi pc, sl, r0 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7852 │ │ │ │ @ instruction: 0xf64aaec5 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xc1cfcc │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - mrc2 2, 4, pc, cr0, cr13, {0} │ │ │ │ + mrc2 2, 1, pc, cr0, cr13, {0} │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec4af80 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ blx 0x2ce0c │ │ │ │ teqpmi sp, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ @@ -12907,71 +12907,71 @@ │ │ │ │ @ instruction: 0xf88d9507 │ │ │ │ andls r7, r5, r0, lsl r0 │ │ │ │ @ instruction: 0x2105e49c │ │ │ │ @ instruction: 0x2620e73c │ │ │ │ strb r2, [r0, r5, lsl #14] │ │ │ │ blcs 0x3b8fc │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #21504 @ 0x5400 │ │ │ │ - @ instruction: 0xff84f254 │ │ │ │ + @ instruction: 0xff24f254 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdbcs r6, {r0, r2, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdbcs r5, {r1, r2, ip, lr, pc} │ │ │ │ svcge 0x0066f47f │ │ │ │ str sl, [r4], r8, lsl #20 │ │ │ │ - @ instruction: 0xff36f289 │ │ │ │ + cdp2 2, 13, cr15, cr6, cr9, {4} │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andeq lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrsmi r4, r3, r5, lsl #5 │ │ │ │ bge 0x2513d4 │ │ │ │ @ instruction: 0xf47f2906 │ │ │ │ @ instruction: 0xe73eae74 │ │ │ │ ldmible r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ svccs 0x0006aa04 │ │ │ │ mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ svclt 0x0000e737 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #22528 @ 0x5800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mcr2 2, 1, pc, cr4, cr13, {0} @ │ │ │ │ - eorvc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + stc2l 2, cr15, [r4, #116] @ 0x74 │ │ │ │ + rsbvs pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x3e5568 │ │ │ │ - mrc2 2, 0, pc, cr6, cr13, {0} │ │ │ │ + ldc2 2, cr15, [r6, #116]! @ 0x74 │ │ │ │ ldrb r7, [r4, #-2130]! @ 0xfffff7ae │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x2dd0dc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - mcr2 2, 0, pc, cr10, cr13, {0} @ │ │ │ │ + stc2 2, cr15, [sl, #116]! @ 0x74 │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2l 2, cr15, [ip, #116]! @ 0x74 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - ldrhteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + ldc2 2, cr15, [ip, #116] @ 0x74 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmibmi r0, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ strmi fp, [r7], -sl, lsl #1 │ │ │ │ @ instruction: 0xf3c30fdc │ │ │ │ @@ -12995,15 +12995,15 @@ │ │ │ │ @ instruction: 0xf00580f2 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ @ instruction: 0xf0826145 │ │ │ │ b 0x105cccc │ │ │ │ ldmdblt sl, {r7, r8, ip} │ │ │ │ b 0x11deecc │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - sbcvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8b2a904 │ │ │ │ @ instruction: 0x463a41f0 │ │ │ │ blx 0xfe91dd7e │ │ │ │ blx 0xfe94ccfe │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ @@ -13014,27 +13014,27 @@ │ │ │ │ @ instruction: 0x4c0cfba0 │ │ │ │ mcrrmi 1, 12, pc, r0, cr12 @ │ │ │ │ stmdagt r0, {r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bl 0x746d2c │ │ │ │ strls r0, [r0], #-1036 @ 0xfffffbf4 │ │ │ │ stmdaeq r8, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0xfe1591f0 │ │ │ │ + blx 0x9591f0 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1f59200 │ │ │ │ + blx 0x759200 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1332304 │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc r2, {r2, r8, r9} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ b 0x101f660 │ │ │ │ beq 0x16f1070 │ │ │ │ @ instruction: 0xf1431c41 │ │ │ │ blx 0x5fd6e │ │ │ │ blx 0xfe89957e │ │ │ │ @@ -13174,54 +13174,54 @@ │ │ │ │ blvc 0x858608 │ │ │ │ blvc 0xd85c4 │ │ │ │ blvc 0x1585c8 │ │ │ │ blvc 0x1d85cc │ │ │ │ addsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ @ instruction: 0xf64ad186 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x61d068 │ │ │ │ vqsub.s16 q9, q2, │ │ │ │ - ldc 13, cr15, [pc, #436] @ 0x1d170 │ │ │ │ + ldc 13, cr15, [pc, #52] @ 0x1cff0 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd85fc │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x158604 │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e76f │ │ │ │ strb r4, [ip, -r0, lsl #7]! │ │ │ │ - ldc2 2, cr15, [r0, #-548] @ 0xfffffddc │ │ │ │ + ldc2 2, cr15, [r0], #548 @ 0x224 │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [ip], {29} │ │ │ │ + blx 0xfef59882 │ │ │ │ ... │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb74220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #2048 @ 0x800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 2, cr15, [r0], {29} │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ + blx 0xfe8598ba │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ mrcvc 4, 2, fp, cr5, cr0, {3} │ │ │ │ stmdbvc sp, {r0, r2, r4, r8, ip, sp, pc} │ │ │ │ strne pc, [r0, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ mvnslt r6, r3, asr #17 │ │ │ │ adcmi r6, ip, #13959168 @ 0xd50000 │ │ │ │ tstcs r2, r2, lsr #20 │ │ │ │ @@ -13470,21 +13470,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007bf43f │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ @ instruction: 0xf64aaee0 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmlal.s q11, d0, d0[3] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xbe545c │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf9f0f21d │ │ │ │ + @ instruction: 0xf990f21d │ │ │ │ @ instruction: 0xf681fab1 │ │ │ │ blx 0xfec4b8b0 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r1, -r7, lsl #1] │ │ │ │ @ instruction: 0xf5a740b1 │ │ │ │ @ instruction: 0xf1a6537f │ │ │ │ blcc 0xfdf100 │ │ │ │ @@ -13517,21 +13517,21 @@ │ │ │ │ stmdahi r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf4432e01 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ ldr sp, [lr, -r4, lsr #3] │ │ │ │ tstcs r2, r2, lsl #22 │ │ │ │ streq pc, [r4, -r3, asr #32] │ │ │ │ andcs lr, r0, pc, lsr #14 │ │ │ │ - mvnvs pc, sl, asr #12 │ │ │ │ + msrvs R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf996f21d │ │ │ │ - mlaseq r2, ip, r9, sp │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ + @ instruction: 0xf936f21d │ │ │ │ + ldrsbteq sp, [r2], -ip │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ stmibmi ip, {r0, r1, r5, r7, ip, sp, pc}^ │ │ │ │ andcs r4, r0, r3, lsl #13 │ │ │ │ @ instruction: 0x91216809 │ │ │ │ @@ -13691,15 +13691,15 @@ │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ strbeq r8, [r6], r0, lsl #13 │ │ │ │ andhi pc, ip, #64, 2 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrhi pc, [lr], -r0, asr #32 │ │ │ │ @ instruction: 0xf0012b04 │ │ │ │ eorcs r8, r8, #137 @ 0x89 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #23298 @ 0x5b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ tst fp, r3, lsl #6 │ │ │ │ b 0x1401828 │ │ │ │ stmib sp, {r3, r4, r6, r7, fp, ip, sp}^ │ │ │ │ @@ -13826,22 +13826,22 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ ldrhi pc, [r8, #64]! @ 0x40 │ │ │ │ @ instruction: 0xf0012b05 │ │ │ │ @ instruction: 0xf8dd8103 │ │ │ │ ldmib r8, {r2, r3, pc}^ │ │ │ │ @ instruction: 0xf8984202 │ │ │ │ strtmi r0, [r1], -r1 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0422428 │ │ │ │ blx 0x12e1ee │ │ │ │ @ instruction: 0xf9b33305 │ │ │ │ strt r3, [sl], r4, lsr #6 │ │ │ │ vhsub.s8 d18, d13, d24 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf8980332 │ │ │ │ blx 0x9da0a │ │ │ │ @ instruction: 0xf8d33305 │ │ │ │ movwls r3, #13092 @ 0x3324 │ │ │ │ mulcs r4, sl, r8 │ │ │ │ @ instruction: 0xf9bd2100 │ │ │ │ bicsmi r3, r2, #12 │ │ │ │ @@ -13908,15 +13908,15 @@ │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r6 │ │ │ │ tsteq r9, r1, asr #20 │ │ │ │ @ instruction: 0x432140fe │ │ │ │ @ instruction: 0x7018e9dd │ │ │ │ ldmda lr, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrne lr, [ip], -sp, asr #19 │ │ │ │ eorcs lr, r8, #40632320 @ 0x26c0000 │ │ │ │ - cdpvc 2, 12, cr15, cr0, cr13, {2} │ │ │ │ + cdpvc 2, 0, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdmi pc, [r8], -r8 │ │ │ │ movwne lr, #18904 @ 0x49d8 │ │ │ │ and pc, r5, #2048 @ 0x800 │ │ │ │ muleq r1, r8, r8 │ │ │ │ @ instruction: 0xf8d8430b │ │ │ │ svclt 0x0018300c │ │ │ │ @@ -14656,21 +14656,21 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fac38 │ │ │ │ @ instruction: 0xf89a0810 │ │ │ │ @ instruction: 0xf048100a │ │ │ │ strmi r0, [sl], -r0, asr #16 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [sp], #-252 @ 0xffffff04 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bca │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - blcs 0x5ce3c │ │ │ │ + blcs 0x5ccbc │ │ │ │ mvnhi pc, r0 │ │ │ │ blcs 0x45330 │ │ │ │ @ instruction: 0xf04fd1e1 │ │ │ │ movwcs r0, #6168 @ 0x1818 │ │ │ │ pkhbtmi lr, lr, r5, lsl #8 │ │ │ │ @ instruction: 0x463946b0 │ │ │ │ @ instruction: 0xf7ff463e │ │ │ │ @@ -14837,20 +14837,20 @@ │ │ │ │ stcls 0, cr0, [r5], {1} │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ svclt 0x00184333 │ │ │ │ andeq pc, r1, r0, asr #32 │ │ │ │ str r0, [r9], #1984 @ 0x7c0 │ │ │ │ mulmi sp, sl, r8 │ │ │ │ orrsle r2, fp, r0, lsl #24 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #22528 @ 0x5800 │ │ │ │ - @ instruction: 0xf86af253 │ │ │ │ + @ instruction: 0xf80af253 │ │ │ │ stmiane r4!, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ bl 0x13455ec │ │ │ │ ldrb r0, [r7], -r3, lsl #24 │ │ │ │ @ instruction: 0xf04f990e │ │ │ │ blls 0xe0a24 │ │ │ │ @ instruction: 0xf7ff460a │ │ │ │ @ instruction: 0xf04fbaaa │ │ │ │ @@ -14863,16 +14863,16 @@ │ │ │ │ smusdeq r0, r2, r1 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ movwcs r3, #4873 @ 0x1309 │ │ │ │ bllt 0xffbdca0c │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ msrne CPSR_, #216, 16 @ 0xd80000 │ │ │ │ strmi r9, [fp], #-3332 @ 0xfffff2fc │ │ │ │ tsteq r9, r4, lsl #20 │ │ │ │ vmlaeq.f32 s28, s12, s10 │ │ │ │ tsteq lr, r1, asr sl │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf43f0808 │ │ │ │ @@ -14948,33 +14948,33 @@ │ │ │ │ @ instruction: 0xf7fe4280 │ │ │ │ bls 0x14e860 │ │ │ │ @ instruction: 0xf04f431a │ │ │ │ svclt 0x00140300 │ │ │ │ ldrmi r2, [pc], -r1, lsl #14 │ │ │ │ movwls r4, #17944 @ 0x4618 │ │ │ │ stmdblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - mvnvs pc, sl, asr #12 │ │ │ │ + msrvs R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d16, d3 │ │ │ │ andls r7, r0, ip, lsl #4 │ │ │ │ - mcr2 2, 3, pc, cr6, cr11, {0} @ │ │ │ │ + mcr2 2, 0, pc, cr6, cr11, {0} @ │ │ │ │ eorle r2, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ strmi sl, [r8], r9, ror #25 │ │ │ │ svclt 0x0025f7fe │ │ │ │ b 0x144f9c │ │ │ │ eorsmi r0, r1, r9, lsl #6 │ │ │ │ @ instruction: 0xf43f430b │ │ │ │ @ instruction: 0x9707aeb2 │ │ │ │ blcs 0x457b0 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {1} @ │ │ │ │ blcs 0x6d7b8 │ │ │ │ movwcs sp, #6231 @ 0x1857 │ │ │ │ ldrb r9, [ip, #-783] @ 0xfffffcf1 │ │ │ │ - @ instruction: 0xff30f287 │ │ │ │ + cdp2 2, 13, cr15, cr0, cr7, {4} │ │ │ │ @ instruction: 0x4000f8ba │ │ │ │ b 0x1060d5c │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldreq pc, [r8], #-68 @ 0xffffffbc │ │ │ │ muleq r1, r8, r8 │ │ │ │ andmi pc, r0, #66 @ 0x42 │ │ │ │ msrmi CPSR_, #29360128 @ 0x1c00000 │ │ │ │ @@ -15024,79 +15024,79 @@ │ │ │ │ blx 0x8dfcfc │ │ │ │ blx 0x91b488 │ │ │ │ blls 0x21bc94 │ │ │ │ ldr r4, [r1, #-801] @ 0xfffffcdf │ │ │ │ strcs r2, [r1], -r0, lsl #2 │ │ │ │ tstls r3, sl, lsl #12 │ │ │ │ bllt 0x19cc90 │ │ │ │ - adcsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + rscspl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xd67508 │ │ │ │ - stc2l 2, cr15, [sl, #108] @ 0x6c │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + stc2l 2, cr15, [sl, #-108]! @ 0xffffff94 │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #48, 22 @ 0xc000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [ip, #108]! @ 0x6c │ │ │ │ - addvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + ldc2l 2, cr15, [ip, #-108] @ 0xffffff94 │ │ │ │ + sbcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x9e752c │ │ │ │ - stc2 2, cr15, [lr, #108]! @ 0x6c │ │ │ │ - addsvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + stc2l 2, cr15, [lr, #-108] @ 0xffffff94 │ │ │ │ + sbcspl pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d16 │ │ │ │ vqsub.s16 d2, d11, d6 │ │ │ │ - mulcs r0, pc, sp @ │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andcs pc, r0, pc, lsr sp @ │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d11, d0 │ │ │ │ - mulcs r0, r1, sp │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r1, lsr sp @ │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r6, #108] @ 0x6c │ │ │ │ + stc2 2, cr15, [r6, #-108]! @ 0xffffff94 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x49f1f8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2l 2, cr15, [ip, #-108]! @ 0xffffff94 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + ldc2 2, cr15, [ip, #-108] @ 0xffffff94 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ vhsub.s16 , q9, q6 │ │ │ │ - mulcs r0, r7, lr │ │ │ │ - mvnvs pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r7, lsr lr @ │ │ │ │ + msrvs R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ subsvc pc, r3, #64, 4 │ │ │ │ - stc2l 2, cr15, [r4, #-108]! @ 0xffffff94 │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ - mlaseq r2, r8, r8, sp │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ - eorseq sp, r2, r8, lsr #17 │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ - eorseq sp, r2, r0, asr fp │ │ │ │ + stc2 2, cr15, [r4, #-108] @ 0xffffff94 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, r8, ror #15 │ │ │ │ + eorseq sp, r2, r4, lsl r8 │ │ │ │ + mlaseq r2, r0, sl, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpvc 6, 5, cr4, cr5, cr12, {4} │ │ │ │ tstlt r5, r3, lsl #1 │ │ │ │ @ instruction: 0xf3c5790d │ │ │ │ ldmib r0, {r8, sl, ip}^ │ │ │ │ ldmib r0, {r0, r9, sl, ip, sp, lr}^ │ │ │ │ stmdbvs r3, {r0, r1, sl, ip}^ │ │ │ │ @@ -15323,21 +15323,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r6, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi sl, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ @ instruction: 0x7003d1b1 │ │ │ │ andcs lr, r0, sp, asr #15 │ │ │ │ - mvnvs pc, sl, asr #12 │ │ │ │ + msrvs R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - blx 0x1e5b9c2 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ + blx 0x65b9c2 │ │ │ │ + eorseq sp, r2, r8, lsl sl │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs ip, {r1, r2, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0x0c04eba6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib r0, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ cmple r7, r2, lsl #4 │ │ │ │ strmi lr, [r2, #-2513] @ 0xfffff62f │ │ │ │ @@ -15538,21 +15538,21 @@ │ │ │ │ subvs r0, r1, r0, lsl #8 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ strmi lr, [r4], #-2496 @ 0xfffff640 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd10 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x9f560 │ │ │ │ vqsub.s16 q9, q1, │ │ │ │ - svclt 0x0000faf1 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + svclt 0x0000fa91 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ bcs 0x17d4c4 │ │ │ │ ldrlt sp, [r0, #-22] @ 0xffffffea │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb6d8 │ │ │ │ blvc 0x3539c4 │ │ │ │ @@ -15583,20 +15583,20 @@ │ │ │ │ andeq lr, r2, #3194880 @ 0x30c000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ str r7, [r1, r9, asr #22] │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xdfa0c │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - @ instruction: 0xf972f21b │ │ │ │ + @ instruction: 0xf912f21b │ │ │ │ ldc2l 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ - eorseq sp, r2, r0, ror fp │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ andle r2, pc, r6, lsl #22 │ │ │ │ blcs 0x1bd5b0 │ │ │ │ @@ -15663,19 +15663,19 @@ │ │ │ │ svclt 0x000842b5 │ │ │ │ ldrhle r4, [r2, #92]! @ 0x5c │ │ │ │ stmdavc sp, {r1, r2, r5, r6, fp, ip, sp, lr}^ │ │ │ │ mvnsle r4, #-536870902 @ 0xe000000a │ │ │ │ ldr r4, [pc, r8, lsl #12] │ │ │ │ stc2l 7, cr15, [r6], {253} @ 0xfd │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x9fb4c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf8d2f21b │ │ │ │ - eorseq sp, r2, r8, lsr #17 │ │ │ │ + @ instruction: 0xf872f21b │ │ │ │ + eorseq sp, r2, r8, ror #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb768ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cb8cc │ │ │ │ @@ -15757,19 +15757,19 @@ │ │ │ │ stmdale r1!, {r0, r1, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf63f2d01 │ │ │ │ svclt 0x0004af79 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x1f800 @ │ │ │ │ svcge 0x0072f43f │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x7dfcc4 │ │ │ │ sbcvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s16 d9, d11, d0 │ │ │ │ - stccs 8, cr15, [r4, #-84] @ 0xffffffac │ │ │ │ + vhadd.s16 d9, d10, d0 │ │ │ │ + stccs 15, cr15, [r4, #-724] @ 0xfffffd2c │ │ │ │ stmdavc sl, {r0, r1, r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r0!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale fp, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf64fbf08 │ │ │ │ @ instruction: 0xf43f72ff │ │ │ │ ubfx sl, sp, #30, #8 │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -15785,20 +15785,20 @@ │ │ │ │ strb r0, [r9, -r1, lsl #8] │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x159568 │ │ │ │ svcge 0x0062f43f │ │ │ │ ldrbeq lr, [sl, sl, asr #15] │ │ │ │ svcge 0x0047f53f │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andsvs pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xffdcf21a │ │ │ │ - eorseq sp, r2, r4, lsl #23 │ │ │ │ + @ instruction: 0xff7cf21a │ │ │ │ + eorseq sp, r2, r4, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdad50 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -15867,20 +15867,20 @@ │ │ │ │ sbcshi pc, r1, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1069547520 @ 0x3fc00000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - @ instruction: 0xf950f248 │ │ │ │ + @ instruction: 0xf8f0f248 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrtmi r1, [r3], -r7 │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1304500 │ │ │ │ - svcls 0x0004fc2b │ │ │ │ + svcls 0x0004fbcb │ │ │ │ @ instruction: 0x301ce9dd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ bl 0x1ee65d4 │ │ │ │ svclt 0x00380000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -15900,33 +15900,33 @@ │ │ │ │ strls sp, [r3, -lr, ror #23] │ │ │ │ bl 0x1c69a30 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s8 d18, d8, d0 │ │ │ │ - strmi pc, [r8], pc, lsl #18 │ │ │ │ + strmi pc, [r8], pc, lsr #17 │ │ │ │ stmdaeq r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1782804 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ strcs fp, [r4, #-3900] @ 0xfffff0c4 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1483d04 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r8, {fp, ip, lr} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1308b1c │ │ │ │ - stmib sp, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r5, [r3], -r0, lsl #16 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1309807 │ │ │ │ - bls 0x6de9cc │ │ │ │ + bls 0x6de84c │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -15990,21 +15990,21 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stccs 2, cr13, [r0, #-332] @ 0xfffffeb4 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ movwls r3, #13311 @ 0x33ff │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - vmax.s8 q10, q4, │ │ │ │ - andls pc, r3, r7, asr r8 @ │ │ │ │ + vmax.s8 q10, , │ │ │ │ + strdls pc, [r3], -r7 │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldrdne lr, [r7], -sp │ │ │ │ ldrtmi r9, [r3], -r1, lsl #6 │ │ │ │ - blx 0xc5c08e │ │ │ │ + blx 0xff45c08c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcs ip, #3620864 @ 0x374000 │ │ │ │ ldrne lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ andeq lr, r2, #191488 @ 0x2ec00 │ │ │ │ andeq lr, r3, sl, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1a62bec │ │ │ │ @@ -16053,19 +16053,19 @@ │ │ │ │ stmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r8, {sl, ip, sp} │ │ │ │ movwcs lr, #39389 @ 0x99dd │ │ │ │ blvc 0x65b2d4 │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1307b1c │ │ │ │ - blls 0x15e7ac │ │ │ │ + blls 0x15e62c │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #8 │ │ │ │ stmdals r7, {r2, r3, r8, fp, ip, pc} │ │ │ │ - blx 0xfeddc180 │ │ │ │ + blx 0x15dc180 │ │ │ │ ldmib sp, {r1, r3, r4, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f041c │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmdane r8, {r3, r4, r8, r9, sp} │ │ │ │ cmpmi ip, fp, lsl r9 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ bne 0xfeaa34e0 │ │ │ │ @@ -16329,25 +16329,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38be60 │ │ │ │ blcs 0x7e168 │ │ │ │ svcge 0x0055f43f │ │ │ │ - subvc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + addvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, q9 │ │ │ │ vhsub.s16 , q5, q7 │ │ │ │ - @ instruction: 0x464ffb93 │ │ │ │ + @ instruction: 0x464ffb33 │ │ │ │ strb r4, [sp], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - ldc2 2, cr15, [ip, #284] @ 0x11c │ │ │ │ + ldc2 2, cr15, [ip, #-284]! @ 0xfffffee4 │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ movwcs sp, #639 @ 0x27f │ │ │ │ andeq pc, r0, #1073741874 @ 0x40000032 │ │ │ │ movwls r4, #17948 @ 0x461c │ │ │ │ movwls r9, #13075 @ 0x3313 │ │ │ │ @@ -16432,16 +16432,16 @@ │ │ │ │ addsmi r4, r8, r4, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67f4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r6, r3 │ │ │ │ - blx 0xfee5ccba │ │ │ │ - mlaseq r2, r4, fp, sp │ │ │ │ + blx 0x165ccba │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r5, asr #16 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @@ -16657,25 +16657,25 @@ │ │ │ │ ldrbtmi r4, [r0], -sl, lsl #12 │ │ │ │ strbmi r4, [r6], r1, ror #12 │ │ │ │ stmiavs r2!, {r1, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r0], ip, lsl #13 │ │ │ │ stmiavs r2!, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xe7bf4696 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x220adc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d26, d5 │ │ │ │ - andcs pc, r0, r9, lsl #18 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r9, lsr #17 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r6, r0, fp, lsl #5 │ │ │ │ - @ instruction: 0xf8fef21a │ │ │ │ - eorseq sp, r2, r4, lsr #23 │ │ │ │ + @ instruction: 0xf89ef21a │ │ │ │ + eorseq sp, r2, r4, ror #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890b083 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf10c4690 │ │ │ │ @@ -16731,20 +16731,20 @@ │ │ │ │ andeq lr, r4, #120832 @ 0x1d800 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d17 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xe0c04 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - svclt 0x0000f875 │ │ │ │ - eorseq sp, r2, r4, asr #23 │ │ │ │ + svclt 0x0000f815 │ │ │ │ + eorseq sp, r2, r4, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ addlt ip, r3, r0 │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x207ac │ │ │ │ @@ -16793,20 +16793,20 @@ │ │ │ │ ldrb r2, [sl, r1, lsl #8]! │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ strmi r0, [r1], -r1, lsl #8 │ │ │ │ strmi lr, [r3], -r2, ror #15 │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ @ instruction: 0x46012410 │ │ │ │ ldrdcs lr, [r0], -ip │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subpl pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xfff8f219 │ │ │ │ - ldrsbteq sp, [r2], -ip │ │ │ │ + @ instruction: 0xff98f219 │ │ │ │ + eorseq sp, r2, ip, lsl fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r8, lsr #31 │ │ │ │ ldmdbge r6, {r2, r9, sl, lr} │ │ │ │ ldcls 8, cr10, [fp, #-16] │ │ │ │ @@ -16923,24 +16923,24 @@ │ │ │ │ movwcs r9, #2566 @ 0xa06 │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ adcsmi r4, lr, #0, 14 │ │ │ │ addsmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xf8bdbf08 │ │ │ │ @ instruction: 0xf47f200c │ │ │ │ ldr sl, [r5, r9, asr #30] │ │ │ │ - @ instruction: 0xffe2f285 │ │ │ │ + @ instruction: 0xff82f285 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ blmi 0x160f0c │ │ │ │ subvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fef1 │ │ │ │ + svclt 0x0000fe91 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, lsr #24 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ + eorseq sp, r2, r0, ror #22 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ cdpls 8, 1, cr10, cr9, cr2, {0} │ │ │ │ @@ -17040,23 +17040,23 @@ │ │ │ │ bfi r4, ip, #13, #4 │ │ │ │ andscs r2, r0, #0, 6 │ │ │ │ @ instruction: 0x461f461d │ │ │ │ bfi r4, ip, (invalid: 13:10) │ │ │ │ strmi r4, [sp], -r3, asr #12 │ │ │ │ @ instruction: 0x46cc4657 │ │ │ │ vqshl.s64 d14, d27, #5 │ │ │ │ - strdcs pc, [r0], -r9 │ │ │ │ - mvnvs pc, sl, asr #12 │ │ │ │ + mulcs r0, r9, lr │ │ │ │ + msrvs R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbsvs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 2, 0, pc, cr8, cr9, {0} @ │ │ │ │ + stc2 2, cr15, [r8, #100]! @ 0x64 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, ip, lsr ip │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ + eorseq sp, r2, ip, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strvs lr, [r8, #-2514] @ 0xfffff62e │ │ │ │ ldmvs r3, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1164604 │ │ │ │ @@ -17469,28 +17469,28 @@ │ │ │ │ b 0x3c76d4 │ │ │ │ addsmi r0, r9, #1073741824 @ 0x40000000 │ │ │ │ adcsmi fp, r8, #8, 30 │ │ │ │ b 0xfe19567c │ │ │ │ @ instruction: 0xf8dd0355 │ │ │ │ @ instruction: 0x461fa010 │ │ │ │ @ instruction: 0xf64ae665 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ blmi 0x221394 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff5ddc2a │ │ │ │ + blx 0x1dddc2a │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x1217a8 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000faa3 │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ + svclt 0x0000fa43 │ │ │ │ + eorseq sp, r2, r4, lsl r8 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, asr #22 │ │ │ │ mulhi r3, r2, r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -17498,15 +17498,15 @@ │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46054617 │ │ │ │ blcs 0x16ff38 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorsvs r3, r0, r0, ror r0 │ │ │ │ eorcs r0, r8, #201326592 @ 0xc000000 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib r1, {r1, sl, fp, sp, pc}^ │ │ │ │ blx 0xa175e │ │ │ │ @ instruction: 0xf0413308 │ │ │ │ @ instruction: 0xf9b34100 │ │ │ │ ldmdavc r2!, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ biccc lr, r2, #3072 @ 0xc00 │ │ │ │ @@ -17538,45 +17538,45 @@ │ │ │ │ movwls r4, #17977 @ 0x4639 │ │ │ │ @ instruction: 0xf8cd7873 │ │ │ │ @ instruction: 0xf88dc008 │ │ │ │ @ instruction: 0xf7f33009 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0xe17f0 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ - sbcvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andcs pc, r8, #12, 22 @ 0x3000 │ │ │ │ msrcs CPSR_s, #13762560 @ 0xd20000 │ │ │ │ mulle fp, sl, r2 │ │ │ │ @ instruction: 0xe7b0b21b │ │ │ │ vhsub.s8 d18, d13, d24 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ stcge 3, cr0, [r2], {50} @ 0x32 │ │ │ │ movwcc pc, #35586 @ 0x8b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ andslt r7, fp, #933888 @ 0xe4000 │ │ │ │ bicmi r2, r9, #0 │ │ │ │ str r0, [r0, r9, asr #15]! │ │ │ │ stcge 3, cr2, [r2], {-0} │ │ │ │ @ instruction: 0x46194618 │ │ │ │ @ instruction: 0x4639e79b │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stcge 12, cr15, [r2], {9} │ │ │ │ ldrdeq lr, [r2, -r6] │ │ │ │ @ instruction: 0xe7d36873 │ │ │ │ - blx 0xffadde50 │ │ │ │ + blx 0xfe2dde50 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ blmi 0x1618fc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 , , │ │ │ │ - svclt 0x0000f9f9 │ │ │ │ + svclt 0x0000f999 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, asr fp │ │ │ │ + eorseq sp, r2, r8, lsl sl │ │ │ │ + mlaseq r2, r0, sl, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ addsmi r7, r3, r2, lsr #16 │ │ │ │ @@ -17625,21 +17625,21 @@ │ │ │ │ smlabteq r4, r4, r9, lr │ │ │ │ stmib r4, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ ldrmi r6, [r0], -r3, rrx │ │ │ │ @ instruction: 0xe7ac4613 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x1219fc │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000f979 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, ip, ror #17 │ │ │ │ + svclt 0x0000f919 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ + eorseq sp, r2, ip, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18d778 │ │ │ │ blcs 0x1d5614 │ │ │ │ blvc 0x2d5af0 │ │ │ │ @@ -17687,27 +17687,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd10 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x261af4 │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - @ instruction: 0xf8fef219 │ │ │ │ + @ instruction: 0xf89ef219 │ │ │ │ stc2l 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x65dfa4 │ │ │ │ - eorseq sp, r2, r8, asr ip │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + @ instruction: 0xf9b8f250 │ │ │ │ + mlaseq r2, r8, fp, sp │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cd88c │ │ │ │ stmdavc fp, {r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -17780,27 +17780,27 @@ │ │ │ │ @ instruction: 0x41b545bc │ │ │ │ strtmi sp, [r3], -r1, ror #7 │ │ │ │ stmdavc r6, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r7, lr, #5046272 @ 0x4d0000 │ │ │ │ @ instruction: 0x4608d3f9 │ │ │ │ @ instruction: 0xf7fbe7a8 │ │ │ │ @ instruction: 0xf64afc37 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x1e1870 │ │ │ │ vqsub.s16 q9, q0, │ │ │ │ - andcs pc, r0, r9, ror #18 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r9, lsl #18 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ - vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000f837 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + vhadd.s16 d9, d8, d0 │ │ │ │ + svclt 0x0000ffd7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb789e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r7, [r4], -sl, asr #16 │ │ │ │ subsmi r7, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf04f780a │ │ │ │ @@ -17865,44 +17865,44 @@ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ sxth r4, r0 │ │ │ │ @ instruction: 0xd1ba2802 │ │ │ │ stmdacs r2, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe79fd1df │ │ │ │ @ instruction: 0xf0104090 │ │ │ │ orrsle r0, fp, ip │ │ │ │ - addvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + sbcpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x5aa160 │ │ │ │ - @ instruction: 0xff94f218 │ │ │ │ - addsvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0xff34f218 │ │ │ │ + sbcspl pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s16 d2, d8, d6 │ │ │ │ - ldrmi pc, [r0], -r5, lsl #31 │ │ │ │ - ldrtvs pc, [r0], #1610 @ 0x64a @ │ │ │ │ + ldrmi pc, [r0], -r5, lsr #30 │ │ │ │ + ldrbtpl pc, [r0], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r4, [r0], #-2824 @ 0xfffff4f8 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff76f218 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff16f218 │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf892f250 │ │ │ │ - eorseq sp, r2, r4, lsl r8 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + @ instruction: 0xf832f250 │ │ │ │ + eorseq sp, r2, r4, asr r7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cdba0 │ │ │ │ @@ -17979,19 +17979,19 @@ │ │ │ │ stccs 8, cr7, [r3, #-52] @ 0xffffffcc │ │ │ │ stccs 8, cr13, [r1, #-128] @ 0xffffff80 │ │ │ │ svclt 0x0004d882 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x21ac0 @ │ │ │ │ svcge 0x007cf43f │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x7a1f84 │ │ │ │ sbcvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d8, d0 │ │ │ │ - stccs 14, cr15, [r4, #-724] @ 0xfffffd2c │ │ │ │ + stccs 14, cr15, [r4, #-340] @ 0xfffffeac │ │ │ │ stmdavc sl, {r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r1!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale ip, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf003d1ec │ │ │ │ @ instruction: 0xf64f0501 │ │ │ │ @ instruction: 0xe76772ff │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -18006,20 +18006,20 @@ │ │ │ │ andcs sl, r1, #92, 30 @ 0x170 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e752 │ │ │ │ @ instruction: 0xe74972ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ strb sl, [r9, r9, ror #30] │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xe1ff0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d8, d3 │ │ │ │ - svclt 0x0000fe7f │ │ │ │ - eorseq sp, r2, ip, ror #24 │ │ │ │ + svclt 0x0000fe1f │ │ │ │ + eorseq sp, r2, ip, lsr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18062,17 +18062,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdp2 2, 15, cr15, cr12, cr4, {4} │ │ │ │ + cdp2 2, 9, cr15, cr12, cr4, {4} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18115,17 +18115,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdp2 2, 9, cr15, cr2, cr4, {4} │ │ │ │ + cdp2 2, 3, cr15, cr2, cr4, {4} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18168,17 +18168,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vsra.s64 q4, q8, #60 │ │ │ │ - svclt 0x0000fe29 │ │ │ │ + svclt 0x0000fdc9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -sp, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s27 │ │ │ │ @@ -18221,17 +18221,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf284bdf0 │ │ │ │ - svclt 0x0000fdbf │ │ │ │ + svclt 0x0000fd5f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd35c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strmi fp, [r4], r5, lsr #1 │ │ │ │ ldrdcs r4, [r0], -r3 │ │ │ │ @@ -18374,29 +18374,29 @@ │ │ │ │ blhi 0x45d710 │ │ │ │ blhi 0x4dd714 │ │ │ │ blhi 0x55d718 │ │ │ │ blhi 0x5dd71c │ │ │ │ blhi 0x65d720 │ │ │ │ blhi 0x6dd724 │ │ │ │ blhi 0x75d728 │ │ │ │ - @ instruction: 0xf89af12e │ │ │ │ + @ instruction: 0xf83af12e │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf892f12e │ │ │ │ + @ instruction: 0xf832f12e │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - @ instruction: 0xf88af12e │ │ │ │ + @ instruction: 0xf82af12e │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf87ef12e │ │ │ │ + @ instruction: 0xf81ef12e │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18435,16 +18435,16 @@ │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andcc lr, sl, sp, asr #19 │ │ │ │ strbmi lr, [r3], -r4, ror #13 │ │ │ │ strbmi sl, [sl], -ip, lsl #16 │ │ │ │ @ instruction: 0xf8cda90a │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ - @ instruction: 0xf12e8004 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf12d8004 │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, ip, sp}^ │ │ │ │ ldrb r6, [r5], ip, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ bleq 0x5e348 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -18521,28 +18521,28 @@ │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ stmdahi r3!, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf8ac8023 │ │ │ │ ldrt r2, [r2], r0 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x2a2800 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d24, d29 │ │ │ │ - vmvn.i16 , #18176 @ 0x4700 │ │ │ │ - @ instruction: 0xf64afb5b │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vmov.i16 d15, #18176 @ 0x4700 │ │ │ │ + @ instruction: 0xf64afafb │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xe2420 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fb91 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + svclt 0x0000fb31 │ │ │ │ + eorseq sp, r2, r8, lsr ip │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd83c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2062 @ 0xfffff7f2 │ │ │ │ @@ -18588,19 +18588,19 @@ │ │ │ │ addhi pc, r2, r0, lsl #1 │ │ │ │ bl 0x1e6e03c │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x22444 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, , │ │ │ │ - strmi pc, [r4], -r9, lsl #24 │ │ │ │ + strmi pc, [r4], -r9, lsr #23 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - cdp2 1, 14, cr15, cr4, cr13, {1} │ │ │ │ + cdp2 1, 8, cr15, cr4, cr13, {1} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e65484 │ │ │ │ @@ -18620,24 +18620,24 @@ │ │ │ │ blle 0xffb660b8 │ │ │ │ bl 0x1c6ccbc │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 6 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s8 d20, d5, d26 │ │ │ │ - strmi pc, [fp], -r9, asr #23 │ │ │ │ + strmi pc, [fp], -r9, ror #22 │ │ │ │ stmdacs r2, {r0, r1, r5, r8, r9, lr} │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ andcs fp, r2, ip, lsr pc │ │ │ │ stmdacc r2, {r8, r9, sp} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ movweq lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - cdp2 1, 9, cr15, cr10, cr13, {1} │ │ │ │ + cdp2 1, 3, cr15, cr10, cr13, {1} │ │ │ │ ldmib sp, {sp}^ │ │ │ │ bls 0x2a7130 │ │ │ │ bl 0x1e28e08 │ │ │ │ svclt 0x00380303 │ │ │ │ bne 0xfeeaa510 │ │ │ │ stmeq pc, {r1, r4, r9, fp, ip} @ │ │ │ │ strvc lr, [r3, r7, asr #20] │ │ │ │ @@ -18744,20 +18744,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d1 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0xff3defdc │ │ │ │ + blx 0x1bdefdc │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - stc2 1, cr15, [r8, #180]! @ 0xb4 │ │ │ │ + stc2l 1, cr15, [r8, #-180] @ 0xffffff4c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee5efc │ │ │ │ @@ -18779,27 +18779,27 @@ │ │ │ │ blle 0xffaa6338 │ │ │ │ bl 0x1c6c73c │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800b02 │ │ │ │ movwcs r8, #131 @ 0x83 │ │ │ │ vmax.s8 d20, d5, d26 │ │ │ │ - b 0x10a1178 │ │ │ │ + b 0x10a0ff8 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5ee88 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - ldc2l 1, cr15, [r4, #-180] @ 0xffffff4c │ │ │ │ + ldc2l 1, cr15, [r4], #180 @ 0xb4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -18881,22 +18881,22 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldmdavc lr, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ blls 0x18e3bc │ │ │ │ blcs 0x80950 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - subvc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + addvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d21 │ │ │ │ vhsub.s16 , , q7 │ │ │ │ - b 0x1522784 │ │ │ │ + b 0x1522604 │ │ │ │ suble r0, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf1a2b178 │ │ │ │ blx 0x22d98 │ │ │ │ blx 0x11fd24 │ │ │ │ movwmi pc, #53505 @ 0xd101 @ │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ @@ -18929,28 +18929,28 @@ │ │ │ │ bls 0x19234c │ │ │ │ andsvc r2, r3, r1, lsl #6 │ │ │ │ cmplt r9, sl, asr r6 │ │ │ │ ldrbmi sl, [r9], sl, lsl #22 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ blge 0x3249a4 │ │ │ │ ldrbt r9, [r0], -r4, lsl #6 │ │ │ │ - @ instruction: 0xf832f284 │ │ │ │ + @ instruction: 0xffd2f283 │ │ │ │ @ instruction: 0x41ab42b2 │ │ │ │ @ instruction: 0xf04fbf2c │ │ │ │ @ instruction: 0xf04f0b01 │ │ │ │ ldrb r0, [r4, #2816] @ 0xb00 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf860f24f │ │ │ │ - eorseq sp, r2, r8, lsl #26 │ │ │ │ + @ instruction: 0xf800f24f │ │ │ │ + eorseq sp, r2, r8, asr #24 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mul r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -18978,15 +18978,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4b64 │ │ │ │ b 0x110115c │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d5, d0 │ │ │ │ - @ instruction: 0x4606f8fb │ │ │ │ + @ instruction: 0x4606f89b │ │ │ │ @ instruction: 0x46484696 │ │ │ │ movwgt pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x174202 │ │ │ │ bl 0x1caf684 │ │ │ │ andsle r0, r6, #-1073741824 @ 0xc0000000 │ │ │ │ bcc 0x1eee0 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -18999,15 +18999,15 @@ │ │ │ │ strbmi r0, [r8], -r1, lsl #2 │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ cmple r3, r0, lsl #18 │ │ │ │ bl 0xfec3440c │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ - @ instruction: 0x4603f8d1 │ │ │ │ + @ instruction: 0x4603f871 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe974516 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3dd8a0 │ │ │ │ pkhbtmi sp, r1, r9, lsl #4 │ │ │ │ blcc 0x1ef2c │ │ │ │ @@ -19085,30 +19085,30 @@ │ │ │ │ ldmibeq r8, {r8, lr}^ │ │ │ │ vhadd.u8 q11, , q9 │ │ │ │ rsbvc r0, r0, r0, lsl #6 │ │ │ │ movwne lr, #6596 @ 0x19c4 │ │ │ │ mullt r5, r3, r7 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ - rscsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + eorsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vqsub.s16 d3, d7, d15 │ │ │ │ - @ instruction: 0xf64afe07 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + @ instruction: 0xf64afda7 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xe2cfc │ │ │ │ vqsub.s8 q9, q7, │ │ │ │ - svclt 0x0000ff23 │ │ │ │ - eorseq sp, r2, r0, lsl #18 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + svclt 0x0000fec3 │ │ │ │ + eorseq sp, r2, r0, asr #16 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x1666b68 │ │ │ │ stmdavc pc, {r0, r1, r3, r7, ip, sp, pc} @ │ │ │ │ ldmdavs fp, {r0, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @@ -19126,15 +19126,15 @@ │ │ │ │ svclt 0x00447704 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - blx 0xfeddf174 │ │ │ │ + blx 0x15df174 │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3af64 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19159,21 +19159,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - eorvc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + rsbvs pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7ab6ac │ │ │ │ - ldc2l 2, cr15, [r4, #-92]! @ 0xffffffa4 │ │ │ │ + ldc2 2, cr15, [r4, #-92] @ 0xffffffa4 │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19187,24 +19187,24 @@ │ │ │ │ blmi 0x39cc48 │ │ │ │ blls 0x27ce0c │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vmov.i32 , #16383 @ 0x00003fff │ │ │ │ - @ instruction: 0xf64afe2f │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + @ instruction: 0xf64afdcf │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x122e78 │ │ │ │ vqsub.s8 q9, q7, │ │ │ │ - svclt 0x0000fe65 │ │ │ │ + svclt 0x0000fe05 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ strcs r7, [r1, #-2048] @ 0xfffff800 │ │ │ │ ldrmi r7, [r1], fp, lsl #16 │ │ │ │ @@ -19242,15 +19242,15 @@ │ │ │ │ movwcc r6, #6242 @ 0x1862 │ │ │ │ movwls r4, #29715 @ 0x7413 │ │ │ │ movwcs lr, #10705 @ 0x29d1 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdavc r3!, {r3, r8, fp, sp, pc}^ │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf9cef12d │ │ │ │ + @ instruction: 0xf96ef12d │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ bcs 0x4aab4 │ │ │ │ ldmib sp, {r1, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ svccc 0x0001100a │ │ │ │ stmdane r9, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r6, r8, lr}^ │ │ │ │ svclt 0x0028100a │ │ │ │ @@ -19530,32 +19530,32 @@ │ │ │ │ mulcc r0, r9, r8 │ │ │ │ addsmi r2, r8, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ blcs 0x97868 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf64aaf4f │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 q11, q6, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ vpadd.i16 d4, d7, d23 │ │ │ │ - @ instruction: 0xf899fa8f │ │ │ │ + @ instruction: 0xf899fa2f │ │ │ │ blcs 0x16f32c │ │ │ │ @ instruction: 0x4648bf18 │ │ │ │ @ instruction: 0xf89ad1c4 │ │ │ │ blcs 0x2f36c │ │ │ │ svcge 0x0022f47f │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #46080 @ 0xb400 │ │ │ │ - blx 0xfe85fc8e │ │ │ │ + blx 0x105fc8e │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -19563,46 +19563,46 @@ │ │ │ │ orreq pc, r0, #34 @ 0x22 │ │ │ │ sbcsle r2, sl, r2, lsl #22 │ │ │ │ sbcsle r2, r2, r3, lsl #22 │ │ │ │ svclt 0x00042b01 │ │ │ │ @ instruction: 0xf8994648 │ │ │ │ addsle r3, r7, r0 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x72384c │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - blx 0x14dfbfc │ │ │ │ + @ instruction: 0xf9f2f217 │ │ │ │ stmdage r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ blls 0x1219d0 │ │ │ │ ldrmi r2, [pc], -r0, lsl #2 │ │ │ │ ldrb r4, [lr], -fp, lsl #12 │ │ │ │ muleq pc, r9, r8 @ │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf043e5ea │ │ │ │ str r4, [sp, r0, lsl #7] │ │ │ │ - blx 0x95fdd6 │ │ │ │ - strtvc pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + blx 0xff15fdd4 │ │ │ │ + strbtvs pc, [r8], #-1610 @ 0xfffff9b6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - blx 0xc5fc40 │ │ │ │ + @ instruction: 0xf9d0f217 │ │ │ │ mrc2 7, 0, pc, cr8, cr9, {7} │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsvc pc, ip, sl, asr #12 │ │ │ │ + adcsvs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - blx 0x12dfd3a │ │ │ │ - eorseq sp, r2, r8, asr #26 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r8, lsl sp │ │ │ │ - eorseq sp, r2, r0, lsr sp │ │ │ │ + blx 0xffadfd38 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r8, asr ip │ │ │ │ + eorseq sp, r2, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7a618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e7400 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19613,21 +19613,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd08 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xa351c │ │ │ │ vqsub.s8 q9, q7, │ │ │ │ - svclt 0x0000fb13 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + svclt 0x0000fab3 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ @ instruction: 0xf647b410 │ │ │ │ strcs r7, [r0], #-3327 @ 0xfffff301 │ │ │ │ addlt r7, r5, r2, lsl r9 │ │ │ │ biccc lr, r1, ip, lsl #22 │ │ │ │ ldrbeq r4, [r2, r4, lsl #13] │ │ │ │ @ instruction: 0xf1029402 │ │ │ │ strls r4, [r0], #-512 @ 0xfffffe00 │ │ │ │ @@ -19890,21 +19890,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64a4770 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ blmi 0xa3970 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8e8f24e │ │ │ │ - eorseq sp, r2, r0, ror #26 │ │ │ │ + @ instruction: 0xf888f24e │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ @ instruction: 0x4606b470 │ │ │ │ stcge 0, cr11, [r4, #-532] @ 0xfffffdec │ │ │ │ stmdb r5, {r3, sl, fp, ip, pc} │ │ │ │ strmi r0, [sp], -pc │ │ │ │ bllt 0x64285c │ │ │ │ stmdblt r1!, {r0, r5, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -20309,17 +20309,17 @@ │ │ │ │ blls 0x27df88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [sl, #-520]! @ 0xfffffdf8 │ │ │ │ + stc2 2, cr15, [sl, #-520] @ 0xfffffdf8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -r4, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s9 │ │ │ │ @@ -20353,17 +20353,17 @@ │ │ │ │ blls 0x27e038 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r2, #-520] @ 0xfffffdf8 │ │ │ │ + ldc2 2, cr15, [r2], #520 @ 0x208 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000bfc3 │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000bfbf │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20389,15 +20389,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #536870912 @ 0x20000000 │ │ │ │ - svclt 0x0000fccb │ │ │ │ + svclt 0x0000fc6b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcge 0, cr11, [ip], {138} @ 0x8a │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20420,15 +20420,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #536870912 @ 0x20000000 │ │ │ │ - svclt 0x0000fc8d │ │ │ │ + svclt 0x0000fc2d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20449,15 +20449,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mrrc2 2, 8, pc, r2, cr2 @ │ │ │ │ + blx 0xffce0b76 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20478,15 +20478,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 2, cr15, [r8], {130} @ 0x82 │ │ │ │ + blx 0xfee60bea │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfefd044c │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @@ -20530,15 +20530,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0373310 │ │ │ │ cmple r2, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - @ instruction: 0xffbef12b │ │ │ │ + @ instruction: 0xff5ef12b │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40aee0 │ │ │ │ blls 0x3b5324 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -20769,21 +20769,21 @@ │ │ │ │ @ instruction: 0xe6bc43f8 │ │ │ │ blcs 0x4b260 │ │ │ │ mrshi pc, (UNDEF: 9) @ │ │ │ │ bvc 0xfe8aca5c │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ bcs 0x35eb0 │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb8 │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - bl 0x7e2ea8 │ │ │ │ + bl 0x7e2d28 │ │ │ │ bl 0x146529c │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ ldr r0, [fp, -r1, lsl #14]! │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ andseq pc, r5, #201326595 @ 0xc000003 │ │ │ │ @@ -20904,20 +20904,20 @@ │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf1b8e6dc │ │ │ │ @ instruction: 0xf0000f01 │ │ │ │ @ instruction: 0xf1b88089 │ │ │ │ svclt 0x00080f04 │ │ │ │ mulvs r1, ip, r8 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b34 │ │ │ │ ldrtmi r7, [r8], -r1, ror #5 │ │ │ │ vabd.s16 d9, d5, d0 │ │ │ │ - blx 0xfece47f0 │ │ │ │ + blx 0xfece4670 │ │ │ │ @ instruction: 0xf04ff382 │ │ │ │ subsmi r0, lr, #196608 @ 0x30000 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae4d0 │ │ │ │ @ instruction: 0xf88df606 │ │ │ │ adcmi r8, sl, r0, lsl r0 │ │ │ │ @@ -20926,74 +20926,74 @@ │ │ │ │ strls r9, [r5, #-518] @ 0xfffffdfa │ │ │ │ @ instruction: 0x2720e4bd │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs lr, r5, #17039360 @ 0x1040000 │ │ │ │ blvc 0x19de684 │ │ │ │ @ instruction: 0xf47f2e00 │ │ │ │ @ instruction: 0xf64aaf0b │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x7a49a0 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - @ instruction: 0xf042f8d1 │ │ │ │ + @ instruction: 0xf042f871 │ │ │ │ strt r4, [r5], r0, lsl #5 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ orrsle r2, pc, r5, lsl #20 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf282e69c │ │ │ │ - ldmib sp, {r0, r1, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #9 │ │ │ │ movwle r4, #33163 @ 0x818b │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {3} @ │ │ │ │ ldrbmi lr, [r4, #1909]! @ 0x775 │ │ │ │ @ instruction: 0xf10dd3f6 │ │ │ │ bcs 0x1a79b8 │ │ │ │ mcrge 4, 4, pc, cr2, cr15, {3} @ │ │ │ │ @ instruction: 0xf64ae76d │ │ │ │ - vmls.i d22, d16, d0[1] │ │ │ │ + vaddhn.i16 d22, q0, q2 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ blmi 0x1a4e04 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d5 │ │ │ │ - svclt 0x0000ff75 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorvc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + svclt 0x0000ff15 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + rsbvs pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x42d2d8 │ │ │ │ - @ instruction: 0xff5ef215 │ │ │ │ + mrc2 2, 7, pc, cr14, cr5, {0} │ │ │ │ mulvs r1, ip, r8 │ │ │ │ ldrmi lr, [sl], -r1, lsl #11 │ │ │ │ andcs lr, r0, lr, lsl #14 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - andcs pc, r0, fp, asr #30 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, fp, ror #29 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - svclt 0x0000ff41 │ │ │ │ - ldrhteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + svclt 0x0000fee1 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-99 @ 0xffffff9d │ │ │ │ bllt 0xfe742c2c │ │ │ │ @ instruction: 0x2c007ad4 │ │ │ │ ldcleq 1, cr13, [r8, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf0103001 │ │ │ │ @@ -21171,17 +21171,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf281bdf0 │ │ │ │ - svclt 0x0000feaf │ │ │ │ + svclt 0x0000fe4f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfef10f24 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiacc r0, {s29-s107} │ │ │ │ @@ -21223,15 +21223,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blx 0x1561230 │ │ │ │ + @ instruction: 0xf9f4f12b │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40b9b4 │ │ │ │ blls 0x3b5df8 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21456,21 +21456,21 @@ │ │ │ │ @ instruction: 0xe6c943ff │ │ │ │ blcs 0x4bd1c │ │ │ │ mrshi pc, (UNDEF: 1) @ │ │ │ │ bvc 0xfe86d118 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb2 │ │ │ │ vhsub.s8 , q14, q6 │ │ │ │ - bl 0x7e43ec │ │ │ │ + bl 0x7e426c │ │ │ │ bl 0x1425d58 │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strb r0, [r3, -r1, lsl #14] │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ rsbsmi pc, lr, #35 @ 0x23 │ │ │ │ @@ -21586,20 +21586,20 @@ │ │ │ │ movweq pc, #16454 @ 0x4046 @ │ │ │ │ andcs lr, r0, r6, lsl r6 │ │ │ │ svccs 0x0001e6e5 │ │ │ │ addhi pc, r6, r0 │ │ │ │ svclt 0x00082f04 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {1} @ │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b33 │ │ │ │ ldrtmi r7, [r0], -r1, ror #5 │ │ │ │ vmax.s16 d9, d5, d0 │ │ │ │ - blx 0xfece3d48 │ │ │ │ + blx 0xfece3bc8 │ │ │ │ strcs pc, [r3, -r2, lsl #7] │ │ │ │ @ instruction: 0xf103425d │ │ │ │ blx 0xa6bd0 │ │ │ │ @ instruction: 0xf88df303 │ │ │ │ blx 0x8c1398 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf06f9307 │ │ │ │ @@ -21607,74 +21607,74 @@ │ │ │ │ andls r1, r6, #158720 @ 0x26c00 │ │ │ │ movwls r2, #22024 @ 0x5608 │ │ │ │ @ instruction: 0x2620e4d4 │ │ │ │ strb r2, [fp, -r5, lsl #14] │ │ │ │ ldrb r2, [r6, -r5]! │ │ │ │ bcs 0x44104 │ │ │ │ svcge 0x0016f47f │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #29696 @ 0x7400 │ │ │ │ - blx 0x1fe1cca │ │ │ │ + blx 0x7e1cca │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdacs r6, {r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf10dd1a4 │ │ │ │ strt r0, [r7], r0, lsr #24 │ │ │ │ - blx 0xc61db6 │ │ │ │ + blx 0xff461db4 │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r8, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ @ instruction: 0xf10dd307 │ │ │ │ svccs 0x00060c10 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {3} │ │ │ │ strbmi lr, [r6, #1916]! @ 0x77c │ │ │ │ @ instruction: 0xf10dd8f7 │ │ │ │ stmdacs r6, {r5, sl, fp} │ │ │ │ mcrge 4, 4, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf64ae774 │ │ │ │ - vmls.i d22, d16, d0[1] │ │ │ │ + vaddhn.i16 d22, q0, q2 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ blmi 0x1a58a8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d5 │ │ │ │ - svclt 0x0000fa23 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorvc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + svclt 0x0000f9c3 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + rsbvs pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x42dd7c │ │ │ │ - blx 0x361c80 │ │ │ │ + @ instruction: 0xf9acf215 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ @ instruction: 0x4618e596 │ │ │ │ andcs lr, r0, r9, lsl r7 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - strdcs pc, [r0], -r9 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + mulcs r0, r9, r9 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - svclt 0x0000f9ef │ │ │ │ - ldrhteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + svclt 0x0000f98f │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb88090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r0 │ │ │ │ stmdbge r4, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21734,16 +21734,16 @@ │ │ │ │ @ instruction: 0xf04e010c │ │ │ │ eorls r4, r6, r0, lsl #4 │ │ │ │ @ instruction: 0xf04f9227 │ │ │ │ strls r0, [r8, #-514]! @ 0xfffffdfe │ │ │ │ addscs pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf0409305 │ │ │ │ eorcs r8, r8, #-620756992 @ 0xdb000000 │ │ │ │ - vadd.i64 d26, d0, d26 │ │ │ │ - blls 0x11f5cc │ │ │ │ + vadd.i32 d26, d15, d26 │ │ │ │ + blls 0x12144c │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ rscshi pc, sl, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r8, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21754,27 +21754,27 @@ │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4642231c │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ @ instruction: 0xf12a8b00 │ │ │ │ - ldrtmi pc, [r2], -pc, lsr #28 @ │ │ │ │ + ldrtmi pc, [r2], -pc, asr #27 @ │ │ │ │ ldmdbge sl, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #112] @ 0x70 │ │ │ │ @ instruction: 0xf12a9b00 │ │ │ │ - strbmi pc, [r2], -r7, lsr #28 @ │ │ │ │ + strbmi pc, [r2], -r7, asr #27 @ │ │ │ │ ldmdbge r4, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf12a9b00 │ │ │ │ - @ instruction: 0x463bfe1f │ │ │ │ + @ instruction: 0x463bfdbf │ │ │ │ ldmdbge r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12a8b00 │ │ │ │ - ldcls 14, cr15, [ip], {23} │ │ │ │ + ldcls 13, cr15, [ip], {183} @ 0xb7 │ │ │ │ @ instruction: 0x2618e9dd │ │ │ │ @ instruction: 0x871ae9dd │ │ │ │ ldmib sp, {r1, r4, r8, fp, ip}^ │ │ │ │ ldmdals sp, {r1, r2, r4, r8, ip, sp} │ │ │ │ bl 0x15cc664 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00280600 │ │ │ │ @@ -21862,15 +21862,15 @@ │ │ │ │ eorls r4, r5, #89 @ 0x59 │ │ │ │ @ instruction: 0xf88d2203 │ │ │ │ svceq 0x00cb2090 │ │ │ │ movwls r9, #22787 @ 0x5903 │ │ │ │ tstpeq ip, r1, lsr r0 @ p-variant is OBSOLETE │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ - svc 0x0012f26f │ │ │ │ + cdp 2, 11, cr15, cr2, cr15, {3} │ │ │ │ @ instruction: 0x3000f8bb │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ svclt 0x0000e6fe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ bhi 0x62f39c │ │ │ │ @ instruction: 0xf5b02400 │ │ │ │ @@ -22361,20 +22361,20 @@ │ │ │ │ blt 0xffb23f2c │ │ │ │ @ instruction: 0xf0419903 │ │ │ │ ldrbt r0, [r1], #4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ bcs 0x1463d8 │ │ │ │ ldmdavc fp, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mrcge 4, 2, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bae │ │ │ │ strtmi r7, [r0], -r1, ror #5 │ │ │ │ vshl.s16 d9, d0, d4 │ │ │ │ - andcs pc, r8, r3, ror ip @ │ │ │ │ + andcs pc, r8, r3, lsl ip @ │ │ │ │ andcs lr, r5, #15204352 @ 0xe80000 │ │ │ │ @ instruction: 0x2320e75f │ │ │ │ movwcs r9, #21251 @ 0x5303 │ │ │ │ ldrb r9, [sl, r6, lsl #6] │ │ │ │ movweq lr, #2645 @ 0xa55 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ movweq lr, #19026 @ 0x4a52 │ │ │ │ @@ -22402,20 +22402,20 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ ldmib sp, {r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi r8, [pc], -r3, lsl #10 │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89be567 │ │ │ │ stmdbcs r0, {r0, r2, r3, ip} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132, 22 @ 0x21000 │ │ │ │ - stc2l 2, cr15, [r8, #-300] @ 0xfffffed4 │ │ │ │ + stc2l 2, cr15, [r8], #300 @ 0x12c │ │ │ │ mcr2 10, 4, pc, cr8, cr8, {5} @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ blx 0xfedda41c │ │ │ │ @ instruction: 0xf10efe86 │ │ │ │ blx 0x229898 │ │ │ │ @ instruction: 0xf1aef20e │ │ │ │ @ instruction: 0xf1ce0820 │ │ │ │ @@ -22489,15 +22489,15 @@ │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf042e4bf │ │ │ │ ldrb r4, [r2, #-640]! @ 0xfffffd80 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951c4c │ │ │ │ vmls.f d14, d0, d1[6] │ │ │ │ - ldmib sp, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1ccd7c │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22507,52 +22507,52 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r0, r1, r2, r5, r6, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d0e14 │ │ │ │ stclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ ldmdavc fp, {r0, r1, r2, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bllt 0xff56418c │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x13629fe │ │ │ │ - eorvc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + blx 0xffb629fc │ │ │ │ + rsbvs pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x56eb18 │ │ │ │ - blx 0xfe2a1a │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + blx 0xff7e2a18 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - andcs pc, r0, r9, asr ip @ │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + strdcs pc, [r0], -r9 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - andcs pc, r0, r7, lsr #22 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r7, asr #21 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x762a5e │ │ │ │ - eorseq sp, r2, ip, ror #17 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r8, ror sp │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ - eorseq sp, r2, r8, lsr #17 │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ + blx 0xfef62a5c │ │ │ │ + eorseq sp, r2, ip, lsr #16 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + ldrhteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r4, lsl r8 │ │ │ │ + eorseq sp, r2, r8, ror #15 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb88e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ svcge 0x0024a942 │ │ │ │ @@ -22637,15 +22637,15 @@ │ │ │ │ b 0x13f664c │ │ │ │ ldrdls r3, [r7, -r2]! │ │ │ │ @ instruction: 0xf0332202 │ │ │ │ @ instruction: 0xf88d010c │ │ │ │ @ instruction: 0xf0412090 │ │ │ │ eorcs r8, r8, #163 @ 0xa3 │ │ │ │ vadd.i32 d26, d15, d26 │ │ │ │ - @ instruction: 0x2e03e906 │ │ │ │ + cdpcs 8, 0, cr14, cr3, cr6, {5} │ │ │ │ @ instruction: 0xf8bbd105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8ab4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r8, [r0], #-2854 @ 0xfffff4da │ │ │ │ stmdbhi r0!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r0, lsl #10 │ │ │ │ @@ -22655,27 +22655,27 @@ │ │ │ │ stmib sp, {r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf129451c │ │ │ │ - strbmi pc, [r2], -r5, lsr #30 @ │ │ │ │ + strbmi pc, [r2], -r5, asr #29 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge sl, {r8, sl, lr} │ │ │ │ @ instruction: 0xf129a81c │ │ │ │ - qadd16mi pc, r2, sp @ │ │ │ │ + @ instruction: 0x4622febd │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r4, {r8, sl, lr} │ │ │ │ @ instruction: 0xf129a832 │ │ │ │ - @ instruction: 0x4642ff15 │ │ │ │ + @ instruction: 0x4642feb5 │ │ │ │ ldmdbge r0, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf1298b00 │ │ │ │ - ldcls 15, cr15, [ip, #-52] @ 0xffffffcc │ │ │ │ + ldcls 14, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf04f9a18 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmdbne r2, {r1, r2, r4, r8, ip, sp}^ │ │ │ │ @ instruction: 0xc71ae9dd │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f981d │ │ │ │ ldcls 8, cr0, [r9], {-0} │ │ │ │ @@ -22752,15 +22752,15 @@ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf0c045c4 │ │ │ │ stmdbcs r6, {r0, r1, r3, r4, r5, r6, r8, r9, sl, pc} │ │ │ │ adcshi pc, r9, #0 │ │ │ │ andpl lr, r2, #3522560 @ 0x35c000 │ │ │ │ mulge r1, r7, r8 │ │ │ │ vrhadd.s8 d18, d13, d24 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf0420332 │ │ │ │ blx 0x76d72 │ │ │ │ @ instruction: 0xf9b33304 │ │ │ │ stmib sp, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ bge 0xabae24 │ │ │ │ biccc lr, sl, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -22775,15 +22775,15 @@ │ │ │ │ ldc 0, cr11, [sp], #220 @ 0xdc │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vhsub.s8 d18, d13, d24 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf8970332 │ │ │ │ blx 0xce5d2 │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89b7324 │ │ │ │ strcs r2, [r0, #-4] │ │ │ │ bicsmi fp, r2, #-1342177277 @ 0xb0000003 │ │ │ │ @ instruction: 0xe7ca07d2 │ │ │ │ @@ -22833,21 +22833,21 @@ │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ tstpeq r0, #16 @ p-variant is OBSOLETE │ │ │ │ subshi pc, pc, #64 @ 0x40 │ │ │ │ andeq pc, r2, r0, lsl r0 @ │ │ │ │ sadd16mi fp, sp, ip │ │ │ │ @ instruction: 0xf47f461a │ │ │ │ @ instruction: 0xf64aaf68 │ │ │ │ - vsubl.s8 , d0, d24 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ vpadd.i16 q2, q2, │ │ │ │ - vmul.i , q8, d1[0] │ │ │ │ + vmul.i , q0, d1[4] │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ @ instruction: 0x9324e5f1 │ │ │ │ ldmcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ @ instruction: 0x3e25e9cd │ │ │ │ movweq lr, #6750 @ 0x1a5e │ │ │ │ @@ -22862,15 +22862,15 @@ │ │ │ │ vqshl.u64 d30, d23, #0 │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ movwcs lr, #1562 @ 0x61a │ │ │ │ mulge r1, r7, r8 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ eorcs lr, r8, #11796480 @ 0xb40000 │ │ │ │ - cdpvc 2, 12, cr15, cr0, cr13, {2} │ │ │ │ + cdpvc 2, 0, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdls pc, [ip], -r7 │ │ │ │ movwne lr, #18903 @ 0x49d7 │ │ │ │ blx 0xb8262 │ │ │ │ @ instruction: 0xf897e204 │ │ │ │ movwmi sl, #45057 @ 0xb001 │ │ │ │ svclt 0x001868b9 │ │ │ │ @@ -22962,15 +22962,15 @@ │ │ │ │ movwcs r4, #4202 @ 0x106a │ │ │ │ bcc 0xff4e11d4 │ │ │ │ adcsmi r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ @ instruction: 0xf88d0010 │ │ │ │ usat r2, #4, r0, lsl #1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, ror sp │ │ │ │ + ldrhteq sp, [r2], -r8 │ │ │ │ @ instruction: 0xf04f787d │ │ │ │ @ instruction: 0x460130ff │ │ │ │ andcs fp, r0, r5, lsl r1 │ │ │ │ strmi r2, [r1], -r1, lsl #10 │ │ │ │ ldrdgt pc, [r4], -r7 │ │ │ │ cmnppl pc, #12, 10 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ blcs 0x335c8 │ │ │ │ @@ -23133,15 +23133,15 @@ │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ orrmi pc, r0, #12, 10 @ 0x3000000 │ │ │ │ strbvc lr, [r2], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ adcsvs r4, ip, r0, lsl #4 │ │ │ │ andscs r6, r0, #250 @ 0xfa │ │ │ │ eorcs lr, r8, #216, 12 @ 0xd800000 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ msrvc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21811 @ 0x5533 │ │ │ │ @ instruction: 0xf89be629 │ │ │ │ @ instruction: 0xf1baa011 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @@ -23383,20 +23383,20 @@ │ │ │ │ stcge 4, cr15, [r6, #252] @ 0xfc │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mulpl sl, fp, r8 │ │ │ │ stmdaeq r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0xf64aad7b │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ blmi 0xff1a7004 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [lr, #296] @ 0x128 │ │ │ │ + ldc2 2, cr15, [lr, #-296]! @ 0xfffffed8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blls 0x3c7648 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strb r2, [r3, #-769]! @ 0xfffffcff │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ @ instruction: 0xf89be62f │ │ │ │ @@ -23445,15 +23445,15 @@ │ │ │ │ eorls pc, r6, r0 │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ movwcs r4, #4889 @ 0x1319 │ │ │ │ adcsmi r9, r3, r7, lsr #2 │ │ │ │ tstpeq ip, r3, lsr r0 @ p-variant is OBSOLETE │ │ │ │ eorshi pc, sl, #64 @ 0x40 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ - b 0xfed639f4 │ │ │ │ + b 0x15639f4 │ │ │ │ stmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ blcs 0x4dc7c │ │ │ │ sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf1c243f6 │ │ │ │ bicmi r0, r5, #32, 6 @ 0x80000000 │ │ │ │ ldmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vpmax.u8 d15, d3, d6 │ │ │ │ @@ -23530,20 +23530,20 @@ │ │ │ │ @ instruction: 0xf7ff462b │ │ │ │ @ instruction: 0xf04fbbd7 │ │ │ │ strtmi r0, [sl], -r0, asr #16 │ │ │ │ ldrb r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ mulpl sp, fp, r8 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64aae4b │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xd27250 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - movwcs pc, #7289 @ 0x1c79 @ │ │ │ │ + movwcs pc, #7193 @ 0x1c19 @ │ │ │ │ stmdbls r4, {r0, r1, r2, r3, r8, r9, ip, pc} │ │ │ │ ldrbeq lr, [r6, #-2694] @ 0xfffff57a │ │ │ │ andmi r9, fp, ip, lsl #22 │ │ │ │ b 0x8d5e8 │ │ │ │ stmdbls r9, {r2, r3, sl} │ │ │ │ svclt 0x000842a5 │ │ │ │ @ instruction: 0xf43f4299 │ │ │ │ @@ -23585,16 +23585,16 @@ │ │ │ │ stcmi 0, cr15, [r0], {76} @ 0x4c │ │ │ │ tsteq r0, r1, lsr #20 │ │ │ │ @ instruction: 0x0c06ea2c │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff9104 │ │ │ │ tstcs r0, #222208 @ 0x36400 │ │ │ │ svclt 0x0000e71e │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ @ instruction: 0xf04f9b04 │ │ │ │ stmib sp, {r9, fp}^ │ │ │ │ stmiane r3, {r0, r3, r9, fp, sp, pc}^ │ │ │ │ cmpmi fp, r6, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ bl 0x7aaa90 │ │ │ │ @@ -23676,20 +23676,20 @@ │ │ │ │ blcs 0x75fd0 │ │ │ │ movwcs sp, #6228 @ 0x1854 │ │ │ │ str r9, [r3, #783] @ 0x30f │ │ │ │ eorsle r2, r1, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf7ffab9c │ │ │ │ vadd.i64 , , │ │ │ │ - @ instruction: 0xf64afb1d │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + @ instruction: 0xf64afabd │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ blmi 0x17a7894 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - @ instruction: 0xf8bbfa2d │ │ │ │ + @ instruction: 0xf8bbf9cd │ │ │ │ stmdaeq r5!, {ip}^ │ │ │ │ strbvc lr, [r2, #2629] @ 0xa45 │ │ │ │ @ instruction: 0xf0410852 │ │ │ │ @ instruction: 0xf8970118 │ │ │ │ @ instruction: 0xf042a001 │ │ │ │ @ instruction: 0xf50c4200 │ │ │ │ @ instruction: 0xf8ab4320 │ │ │ │ @@ -23733,60 +23733,60 @@ │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ strls r9, [r6, #-772] @ 0xfffffcfc │ │ │ │ bllt 0xfffe54a4 │ │ │ │ svceq 0x0060f013 │ │ │ │ @ instruction: 0xf043d111 │ │ │ │ @ instruction: 0xf7ff0008 │ │ │ │ @ instruction: 0xf64ab8e7 │ │ │ │ - vmls.i d22, d16, d0[1] │ │ │ │ + vaddhn.i16 d22, q0, q2 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ blmi 0x96797c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d3 │ │ │ │ - @ instruction: 0x4611f9b9 │ │ │ │ + @ instruction: 0x4611f959 │ │ │ │ ldmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, r4, r3, asr #32 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf64ab8cb │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ blmi 0x6e75a8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff363e24 │ │ │ │ + blx 0x1b63e24 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x5e79bc │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - mulcs r0, r9, r9 │ │ │ │ - mvnvs pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r9, lsr r9 @ │ │ │ │ + msrvs R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ subsvc pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf98ef213 │ │ │ │ + @ instruction: 0xf92ef213 │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf980f213 │ │ │ │ + @ instruction: 0xf920f213 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x1e7a04 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf976f213 │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ - eorseq sp, r2, r0, asr fp │ │ │ │ - eorseq sp, r2, r8, lsr #17 │ │ │ │ + @ instruction: 0xf916f213 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r4, lsl r8 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ + mlaseq r2, r0, sl, sp │ │ │ │ + eorseq sp, r2, r8, ror #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ strcs fp, [r0, #-165] @ 0xffffff5b │ │ │ │ streq pc, [r9], #-960 @ 0xfffffc40 │ │ │ │ movwls r0, #19398 @ 0x4bc6 │ │ │ │ @@ -23860,15 +23860,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf128230e │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2b730 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x276fc │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -24391,40 +24391,40 @@ │ │ │ │ ldclge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ blcs 0x14eb04 │ │ │ │ sbchi pc, r1, r0, asr #4 │ │ │ │ blcc 0x18eb0c │ │ │ │ blcs 0x94a64 │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xff2683bc │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - stccs 12, cr15, [r0, #-612] @ 0xfffffd9c │ │ │ │ + stccs 12, cr15, [r0, #-228] @ 0xffffff1c │ │ │ │ mvnsvc pc, #64, 4 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d20-d23}, [pc :256], r0 │ │ │ │ @ instruction: 0xf04f42f8 │ │ │ │ svclt 0x00080014 │ │ │ │ str r2, [r2, #-768]! @ 0xfffffd00 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi fp, #0 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {138} @ 0x8a │ │ │ │ stcge 4, cr15, [sp, #252]! @ 0xfc │ │ │ │ - addsvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + sbcsvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vhsub.s16 d2, d18, d17 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ teqphi ip, r0 @ p-variant is OBSOLETE │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mrshi pc, (UNDEF: 99) @ │ │ │ │ strle r0, [r6], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf64f3b01 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ bl 0x10a8c00 │ │ │ │ @@ -24446,34 +24446,34 @@ │ │ │ │ blls 0x1001f0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf89a80c1 │ │ │ │ @ instruction: 0xf040300a │ │ │ │ ldrmi r0, [sl], -r0, asr #32 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64aaccc │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ blmi 0xfe4a80a0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r0, #-292] @ 0xfffffedc │ │ │ │ + ldc2l 2, cr15, [r0], #292 @ 0x124 │ │ │ │ blcs 0x14ec10 │ │ │ │ svcge 0x0076f47f │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ ldrt r4, [fp], #760 @ 0x2f8 │ │ │ │ @ instruction: 0xd1292c05 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64aadf1 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xfe1680d8 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - @ instruction: 0xf99afd35 │ │ │ │ + @ instruction: 0xf99afcd5 │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @ instruction: 0xf8babfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8aa0101 │ │ │ │ bcs 0x2c048 │ │ │ │ @@ -24594,18 +24594,18 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbhi r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #66 @ 0x42 │ │ │ │ andcs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf88d2201 │ │ │ │ ldrb r2, [r9], #-80 @ 0xffffffb0 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, asr #26 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ stclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -24800,56 +24800,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x18e6550 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x103115c │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vshl.s64 q15, q14, q7 │ │ │ │ - strcs pc, [r0, #-2645] @ 0xfffff5ab │ │ │ │ + strcs pc, [r0, #-2549] @ 0xfffff60b │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ ldrdcs lr, [r0], -r2 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - @ instruction: 0xf64af95b │ │ │ │ - vmls.i d22, d16, d0[1] │ │ │ │ + @ instruction: 0xf64af8fb │ │ │ │ + vaddhn.i16 d22, q0, q2 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ blmi 0x628a54 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - @ instruction: 0xf64af94d │ │ │ │ - vaddhn.i16 d23, q0, q12 │ │ │ │ + @ instruction: 0xf64af8ed │ │ │ │ + vmls.i d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x4a8a70 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - andcs pc, r0, pc, lsr r9 @ │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + ldrdcs pc, [r0], -pc @ │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - @ instruction: 0xf64af931 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf64af8d1 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ blmi 0x1686a8 │ │ │ │ vhsub.s8 d18, d25, d22 │ │ │ │ - svclt 0x0000fa4d │ │ │ │ - eorseq sp, r2, r8, lsl sp │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r8, asr #26 │ │ │ │ - eorseq sp, r2, r0, lsr sp │ │ │ │ + svclt 0x0000f9ed │ │ │ │ + eorseq sp, r2, r8, asr ip │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb7f814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ blls 0x139e90 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ @@ -24935,15 +24935,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf127230e │ │ │ │ - ldmib sp, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2c7fc │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x287c8 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -25463,39 +25463,39 @@ │ │ │ │ stcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ blcs 0x14fbc4 │ │ │ │ adcshi pc, sp, r0, asr #4 │ │ │ │ blcc 0x18fbcc │ │ │ │ blcs 0x95b24 │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xff1e947c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - stccs 12, cr15, [r0, #-228] @ 0xffffff1c │ │ │ │ + vstrcs d15, [r0, #-868] @ 0xfffffc9c │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf15 │ │ │ │ @ instruction: 0xf04f43fe │ │ │ │ @ instruction: 0xf06f43ff │ │ │ │ tstcs r0, pc, ror r1 │ │ │ │ @ instruction: 0xf013e528 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01c833e │ │ │ │ @ instruction: 0xf0400c0c │ │ │ │ stccs 1, cr8, [r1], {12} │ │ │ │ stcge 4, cr15, [fp, #252] @ 0xfc │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ @ instruction: 0xf64aadae │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 q11, q6, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfecfa99c │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - ldc2 2, cr15, [r0], {17} │ │ │ │ + blx 0xfec6586a │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdacc r5, {r0, r3, r4, r5, r8, pc} │ │ │ │ vadd.i8 d2, d0, d1 │ │ │ │ ldrbeq r8, [r8, #319] @ 0x13f │ │ │ │ stmdbcc r1, {r1, sl, ip, lr, pc} │ │ │ │ mvnseq pc, #-1073741808 @ 0xc0000010 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ @@ -25516,34 +25516,34 @@ │ │ │ │ stmdbls r3, {r0, r4, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf89a80c1 │ │ │ │ @ instruction: 0xf040100a │ │ │ │ strmi r0, [fp], -r0, asr #32 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64aacd5 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ blmi 0xfe4a9158 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r4], #288 @ 0x120 │ │ │ │ + ldc2 2, cr15, [r4], {72} @ 0x48 │ │ │ │ blcs 0x14fcc8 │ │ │ │ svcge 0x007af47f │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ strb r4, [r4], #1023 @ 0x3ff │ │ │ │ @ instruction: 0xd1292c05 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64aadf5 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xfe169190 │ │ │ │ vqsub.s8 q9, q4, │ │ │ │ - @ instruction: 0xf99afcd9 │ │ │ │ + @ instruction: 0xf99afc79 │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @ instruction: 0xf8babfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8aa0101 │ │ │ │ bcs 0x2d100 │ │ │ │ @@ -25664,18 +25664,18 @@ │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0428916 │ │ │ │ @ instruction: 0xf8aa0220 │ │ │ │ andcs r2, r1, #0 │ │ │ │ subscs pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e45e │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, asr #26 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x29104 │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -25873,56 +25873,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x1867614 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x1032220 │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vshl.s64 q15, q13, │ │ │ │ - strcs pc, [r0, #-2547] @ 0xfffff60d │ │ │ │ + strcs pc, [r0, #-2451] @ 0xfffff66d │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ andcs lr, r0, ip, asr #11 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64af8f9 │ │ │ │ - vmls.i d22, d16, d0[1] │ │ │ │ + @ instruction: 0xf64af899 │ │ │ │ + vaddhn.i16 d22, q0, q2 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ blmi 0x629b18 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - @ instruction: 0xf64af8eb │ │ │ │ - vaddhn.i16 d23, q0, q12 │ │ │ │ + @ instruction: 0xf64af88b │ │ │ │ + vmls.i d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x4a9b34 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - ldrdcs pc, [r0], -sp │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andcs pc, r0, sp, ror r8 @ │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64af8cf │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf64af86f │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ blmi 0x16976c │ │ │ │ vhsub.s8 d18, d24, d22 │ │ │ │ - svclt 0x0000f9eb │ │ │ │ - eorseq sp, r2, r8, lsl sp │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r8, asr #26 │ │ │ │ - eorseq sp, r2, r0, lsr sp │ │ │ │ + svclt 0x0000f98b │ │ │ │ + eorseq sp, r2, r8, asr ip │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r0, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r9], #660 @ 0x294 │ │ │ │ strpl pc, [sl, #-961] @ 0xfffffc3f │ │ │ │ ldreq pc, [r3], -r1, asr #7 │ │ │ │ @@ -26006,15 +26006,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf126230e │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2d8b8 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x29884 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -26562,37 +26562,37 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ @ instruction: 0xf1b9ac4a │ │ │ │ vmax.f32 d16, d0, d4 │ │ │ │ @ instruction: 0xf1a980bd │ │ │ │ sbcslt r0, r2, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, r8, asr #28 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc9 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xfe8e6942 │ │ │ │ + blx 0x10e6942 │ │ │ │ @ instruction: 0xf5a16898 │ │ │ │ @ instruction: 0xf04661c0 │ │ │ │ ldrb r0, [r4], #1540 @ 0x604 │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ orrhi pc, lr, #0 │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ msrhi CPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {67} @ 0x43 │ │ │ │ stclge 4, cr15, [r7, #-252]! @ 0xffffff04 │ │ │ │ - addsvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + sbcsvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d24 │ │ │ │ vhsub.s16 d2, d16, d17 │ │ │ │ - @ instruction: 0x2c00fb7f │ │ │ │ + @ instruction: 0x2c00fb1f │ │ │ │ cmpphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ stccs 12, cr3, [r1], {5} │ │ │ │ cmpphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r5], #-1282 @ 0xfffffafe │ │ │ │ rscsvc pc, pc, #64, 4 │ │ │ │ ldrmi r1, [r0], -r2, lsl #17 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ @@ -26614,35 +26614,35 @@ │ │ │ │ bls 0xf31a4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf89a80d3 │ │ │ │ @ instruction: 0xf046000a │ │ │ │ strmi r0, [r2], -r0, asr #12 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r3], {63} @ 0x3f │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b95 │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - @ instruction: 0xf1b9fc5f │ │ │ │ + @ instruction: 0xf1b9fbff │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ andcs sl, r0, ip, ror pc │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ ldrbtvc pc, [r0], #1735 @ 0x6c7 @ │ │ │ │ stccs 4, cr14, [r5], {112} @ 0x70 │ │ │ │ @ instruction: 0xf89ad129 │ │ │ │ blcs 0x36228 │ │ │ │ stcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #138240 @ 0x21c00 │ │ │ │ - mcrr2 2, 4, pc, r2, cr7 @ │ │ │ │ + blx 0xff8e6b2e │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -26766,18 +26766,18 @@ │ │ │ │ addseq r2, r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x46101812 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ bl 0x763eb8 │ │ │ │ bl 0x13ad414 │ │ │ │ strbtmi r0, [r0], -r1, lsl #2 │ │ │ │ svclt 0x0000e6a4 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, asr #26 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ mulpl fp, sl, r8 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8ba812f │ │ │ │ @ instruction: 0xf04f0000 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf040890e │ │ │ │ @@ -27008,56 +27008,56 @@ │ │ │ │ svclt 0x00189706 │ │ │ │ strls r2, [r4, -r1, lsl #8] │ │ │ │ stmiblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ streq lr, [r3, #-2625] @ 0xfffff5bf │ │ │ │ b 0x10333e0 │ │ │ │ ldrmi r0, [sl], -r2, lsl #24 │ │ │ │ bllt 0xffd687e4 │ │ │ │ - @ instruction: 0xf912f27c │ │ │ │ + @ instruction: 0xf8b2f27c │ │ │ │ b 0x1073bf0 │ │ │ │ strtmi r0, [pc], -r3, lsl #24 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ movwls r4, #26154 @ 0x662a │ │ │ │ str r4, [r5, #1579] @ 0x62b │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x76acc0 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - @ instruction: 0xf818f210 │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + @ instruction: 0xffb8f20f │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf80af210 │ │ │ │ - strtvc pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + @ instruction: 0xffaaf20f │ │ │ │ + strbtvs pc, [r8], #-1610 @ 0xfffff9b6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - @ instruction: 0xfffcf20f │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + @ instruction: 0xff9cf20f │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsvc pc, ip, sl, asr #12 │ │ │ │ + adcsvs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #11264 @ 0x2c00 │ │ │ │ - @ instruction: 0xf918f247 │ │ │ │ + @ instruction: 0xf8b8f247 │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xffe2f20f │ │ │ │ - eorseq sp, r2, r8, lsl sp │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r8, asr #26 │ │ │ │ - eorseq sp, r2, r0, lsr sp │ │ │ │ + @ instruction: 0xff82f20f │ │ │ │ + eorseq sp, r2, r8, asr ip │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r0, ror ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmdahi r3!, {r3, r9, sl, fp, ip, pc} │ │ │ │ ldrle r0, [r8, #-1752] @ 0xfffff928 │ │ │ │ @@ -27110,16 +27110,16 @@ │ │ │ │ mcr 0, 0, sp, cr0, cr15, {6} │ │ │ │ blcs 0x3d1ac │ │ │ │ strbeq sp, [r8, r8, asr #2]! │ │ │ │ bcs 0x466178 │ │ │ │ bne 0xfe466178 │ │ │ │ svclt 0x00489203 │ │ │ │ bne 0x10a6444 │ │ │ │ - @ instruction: 0xf1ed9102 │ │ │ │ - mrc 8, 0, APSR_nzcv, cr0, cr9, {0} │ │ │ │ + @ instruction: 0xf1ec9102 │ │ │ │ + mrc 15, 0, APSR_nzcv, cr0, cr9, {5} │ │ │ │ ldmib sp, {r4, r9, fp}^ │ │ │ │ @ instruction: 0xf0201202 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00024fff │ │ │ │ @ instruction: 0xf0438833 │ │ │ │ eorshi r0, r3, r4, lsl #6 │ │ │ │ mrc 0, 5, sp, cr0, cr3, {6} │ │ │ │ @@ -27220,15 +27220,15 @@ │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ svceq 0x0001f018 │ │ │ │ blvs 0x4e5c44 │ │ │ │ blcs 0x465c38 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ mrc 15, 5, fp, cr1, cr8, {0} │ │ │ │ @ instruction: 0xf1ec2b42 │ │ │ │ - vstr d15, [sp, #756] @ 0x2f4 │ │ │ │ + vstr d15, [sp, #372] @ 0x174 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf04f0106 │ │ │ │ @ instruction: 0xf6c70c00 │ │ │ │ @ instruction: 0xf0217cf0 │ │ │ │ strbmi r4, [r6, #3584]! @ 0xe00 │ │ │ │ stmdacs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27331,17 +27331,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, #17 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s q12, , q8 │ │ │ │ - svclt 0x0000fe8d │ │ │ │ + svclt 0x0000fe2d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsr #1 │ │ │ │ @ instruction: 0x26004b9b │ │ │ │ ldrbteq pc, [pc], #-0 @ 0x2ad1c @ │ │ │ │ @@ -27415,15 +27415,15 @@ │ │ │ │ mlasls r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r9, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf125230e │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r8, sp}^ │ │ │ │ stmdbcs r0, {r2, r3, r4, sl} │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r0, {r1, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2ae8c │ │ │ │ @ instruction: 0xf8cd4164 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -27952,39 +27952,39 @@ │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x2b494 │ │ │ │ blcs 0x1522a4 │ │ │ │ adcshi pc, ip, r0, asr #4 │ │ │ │ blcc 0x1922ac │ │ │ │ blcs 0x9820c │ │ │ │ mrcge 6, 2, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xff22bb64 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d15, d0 │ │ │ │ - stccs 8, cr15, [r0, #-788] @ 0xfffffcec │ │ │ │ + stccs 8, cr15, [r0, #-404] @ 0xfffffe6c │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf44fbf15 │ │ │ │ vst2. {d20-d23}, [pc :256], lr │ │ │ │ ldrshcs r4, [pc, #63] @ 0x2b70b │ │ │ │ ldrbt r2, [r4], #256 @ 0x100 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ streq pc, [ip], #-20 @ 0xffffffec │ │ │ │ tstphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr8, {2} │ │ │ │ ldclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ - addsvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + sbcsvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vhsub.s8 d2, d31, d17 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mrshi pc, (UNDEF: 101) @ │ │ │ │ strle r0, [r2], #-472 @ 0xfffffe28 │ │ │ │ @ instruction: 0xf1633901 │ │ │ │ @ instruction: 0xf003437f │ │ │ │ andscs r4, r0, pc, ror r3 │ │ │ │ @@ -28004,34 +28004,34 @@ │ │ │ │ sbcsvs r2, r1, r0, lsl #2 │ │ │ │ stmdbcs r0, {r1, r8, fp, ip, pc} │ │ │ │ sbchi pc, r7, r0 │ │ │ │ mulne sl, sl, r8 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b93 │ │ │ │ vhsub.s8 , q11, q6 │ │ │ │ - blls 0x169d98 │ │ │ │ + blls 0x169c18 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ tstcs r0, fp, ror pc │ │ │ │ mvnsmi pc, #1325400064 @ 0x4f000000 │ │ │ │ mcrcs 4, 0, lr, cr5, cr0, {4} │ │ │ │ @ instruction: 0xf89ad129 │ │ │ │ blcs 0x377e0 │ │ │ │ ldcge 4, cr15, [pc, #508]! @ 0x2b9ac │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #137216 @ 0x21800 │ │ │ │ - @ instruction: 0xf966f246 │ │ │ │ + @ instruction: 0xf906f246 │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcc r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -28154,18 +28154,18 @@ │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ ldrvs lr, [r6, -sp, asr #19] │ │ │ │ eoreq pc, r0, #66 @ 0x42 │ │ │ │ andcs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf88d2201 │ │ │ │ strt r2, [r3], #-80 @ 0xffffffb0 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, asr #26 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ ldcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ stmib sp, {r1, r2, r9, sl, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, ip}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf88d111c │ │ │ │ @@ -28358,56 +28358,56 @@ │ │ │ │ strbmi r2, [r3], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd46c1 │ │ │ │ @ instruction: 0xf7ff800c │ │ │ │ b 0x105a5c0 │ │ │ │ andcs r0, r0, #134217728 @ 0x8000000 │ │ │ │ streq lr, [r1], -r4, asr #20 │ │ │ │ strb r4, [r1], #-1553 @ 0xfffff9ef │ │ │ │ - mcr2 2, 4, pc, cr6, cr10, {3} @ │ │ │ │ + mcr2 2, 1, pc, cr6, cr10, {3} @ │ │ │ │ b 0x1035508 │ │ │ │ ldrtmi r0, [r7], -r2, lsl #24 │ │ │ │ andeq lr, r1, #68, 20 @ 0x44000 │ │ │ │ andls r4, r5, #51380224 @ 0x3100000 │ │ │ │ ldrb r4, [r8, #1586] @ 0x632 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x76c1d8 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - stc2 2, cr15, [ip, #56] @ 0x38 │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + stc2 2, cr15, [ip, #-56]! @ 0xffffffc8 │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2l 2, cr15, [lr, #-56]! @ 0xffffffc8 │ │ │ │ - strtvc pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + ldc2 2, cr15, [lr, #-56] @ 0xffffffc8 │ │ │ │ + strbtvs pc, [r8], #-1610 @ 0xfffff9b6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - ldc2l 2, cr15, [r0, #-56]! @ 0xffffffc8 │ │ │ │ + ldc2 2, cr15, [r0, #-56] @ 0xffffffc8 │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2l 2, cr15, [r2, #-56]! @ 0xffffffc8 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + stc2 2, cr15, [r2, #-56] @ 0xffffffc8 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsvc pc, ip, sl, asr #12 │ │ │ │ + adcsvs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - cdp2 2, 7, cr15, cr14, cr5, {2} │ │ │ │ - eorseq sp, r2, r8, lsl sp │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r8, asr #26 │ │ │ │ - eorseq sp, r2, r0, lsr sp │ │ │ │ + cdp2 2, 1, cr15, cr14, cr5, {2} │ │ │ │ + eorseq sp, r2, r8, asr ip │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r0, ror ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8e9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ smulllt r0, sp, r8, lr │ │ │ │ ldmdbge sl, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -28488,15 +28488,15 @@ │ │ │ │ @ instruction: 0x973a03ff │ │ │ │ strcs r2, [r2], #-1796 @ 0xfffff8fc │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf88d9237 │ │ │ │ ldrsbtls r4, [r8], -r8 │ │ │ │ eorcs r9, r8, #-335544320 @ 0xec000000 │ │ │ │ ldmdage ip!, {r8, sp} │ │ │ │ - bl 0x13688b0 │ │ │ │ + b 0xffb688b0 │ │ │ │ b 0x1112b28 │ │ │ │ b 0x102bf28 │ │ │ │ movwls r0, #37639 @ 0x9307 │ │ │ │ msreq SPSR_, #16 │ │ │ │ @ instruction: 0xf0409307 │ │ │ │ blls 0x19cd224 │ │ │ │ streq lr, [r8], -r6, lsl #21 │ │ │ │ @@ -28527,27 +28527,27 @@ │ │ │ │ tstcs lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0x2320e9cd │ │ │ │ @ instruction: 0x2322e9cd │ │ │ │ @ instruction: 0x2324e9cd │ │ │ │ @ instruction: 0x2326e9cd │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ - @ instruction: 0xf942f124 │ │ │ │ + @ instruction: 0xf8e2f124 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage r8!, {r1, r2, r5, r8, fp, sp, pc} │ │ │ │ blls 0x675e8 │ │ │ │ - @ instruction: 0xf93af124 │ │ │ │ + @ instruction: 0xf8daf124 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stmdage r4, {r5, r8, fp, sp, pc}^ │ │ │ │ blls 0x675f8 │ │ │ │ - @ instruction: 0xf932f124 │ │ │ │ + @ instruction: 0xf8d2f124 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage lr, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x67608 │ │ │ │ - @ instruction: 0xf92af124 │ │ │ │ + @ instruction: 0xf8caf124 │ │ │ │ bls 0x95387c │ │ │ │ ldmib sp, {r2, r3, r5, r7, r9, sl, lr}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9} │ │ │ │ @ instruction: 0x5726e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls r5!, {r0, r3, r5, r9, sl, fp, ip, pc} │ │ │ │ mcrls 1, 1, r4, cr0, cr1, {3} │ │ │ │ @@ -29474,44 +29474,44 @@ │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01786e6 │ │ │ │ @ instruction: 0xf040070c │ │ │ │ stccs 1, cr8, [r1], {246} @ 0xf6 │ │ │ │ orrhi pc, r8, r0 │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ @ instruction: 0xf64aaee6 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vrshr.s64 q11, q6, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeebe764 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - ldc2l 2, cr15, [ip], {13} │ │ │ │ + ldc2l 2, cr15, [ip], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf7ff930e │ │ │ │ bls 0x11baa8 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ stccs 7, cr14, [r5], {167} @ 0xa7 │ │ │ │ blls 0x1213f0 │ │ │ │ blcs 0x4bc14 │ │ │ │ ldcge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #172, 22 @ 0x2b000 │ │ │ │ - stc2l 2, cr15, [r8, #272]! @ 0x110 │ │ │ │ + stc2 2, cr15, [r8, #272] @ 0x110 │ │ │ │ bcc 0x193700 │ │ │ │ bcs 0x99a14 │ │ │ │ ldcge 6, cr15, [pc, #508]! @ 0x2d0cc │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xfe9ad390 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - ldmdacs pc!, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdacs pc!, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ strhi pc, [r8], -r0, lsl #6 │ │ │ │ eorseq pc, pc, r0, lsl r0 @ │ │ │ │ strbhi pc, [r8], #0 @ │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strmi r9, [sl], -r9, lsl #22 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r1], r4, lsl #2 │ │ │ │ @@ -29665,17 +29665,17 @@ │ │ │ │ bls 0x37d50c │ │ │ │ movwmi r9, #43279 @ 0xa90f │ │ │ │ @ instruction: 0xf047bf18 │ │ │ │ tstcs r0, r1, lsl #14 │ │ │ │ tstls r2, sp, lsl r6 │ │ │ │ tstne r0, sp, asr #19 │ │ │ │ bllt 0x66b168 │ │ │ │ - eorseq sp, r2, r0, asr #27 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, ip, ror #17 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, ip, lsr #16 │ │ │ │ @ instruction: 0xf89d9a66 │ │ │ │ @ instruction: 0x071030d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x1211ac │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfecedd98 │ │ │ │ @@ -29830,15 +29830,15 @@ │ │ │ │ teqcs r2, #3358720 @ 0x334000 │ │ │ │ blt 0xd2b3e8 │ │ │ │ bl 0xfeccc2b8 │ │ │ │ @ instruction: 0xd17d7f93 │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldm r0, {r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmda r0!, {r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ bls 0xfec80 │ │ │ │ ldmdahi r3, {r6, r8, sp} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ @ instruction: 0x9c03ba48 │ │ │ │ @@ -29893,15 +29893,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ svcge 0x007ef43f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldmda r2, {r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00f2f267 │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ @ instruction: 0xf043461d │ │ │ │ movwls r0, #37664 @ 0x9320 │ │ │ │ stmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf507691c │ │ │ │ @ instruction: 0xf8d3401f │ │ │ │ rscscc ip, pc, r4, lsl r0 @ │ │ │ │ @@ -30308,15 +30308,15 @@ │ │ │ │ movwls r9, #35596 @ 0x8b0c │ │ │ │ tstls r6, #18432 @ 0x4800 │ │ │ │ tstls r2, #17408 @ 0x4400 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ movwls r9, #43787 @ 0xab0b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strb r3, [r5, #-779] @ 0xfffffcf5 │ │ │ │ - @ instruction: 0xff4af278 │ │ │ │ + mcr2 2, 7, pc, cr10, cr8, {3} @ │ │ │ │ teqmi sl, #53248 @ 0xd000 │ │ │ │ bls 0x4123b8 │ │ │ │ @ instruction: 0xf8cd9f04 │ │ │ │ @ instruction: 0x46dee010 │ │ │ │ bleq 0x69ccc │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @@ -30340,57 +30340,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46be4332 │ │ │ │ @ instruction: 0x46bb46b9 │ │ │ │ tstls sp, lr, lsr r6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff7704 │ │ │ │ @ instruction: 0xf64abaae │ │ │ │ - vmls.i d22, d16, d0[1] │ │ │ │ + vaddhn.i16 d22, q0, q2 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ blmi 0x86e0bc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s8 d9, d0, d12 │ │ │ │ - andcs pc, r0, r9, lsl lr @ │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + @ instruction: 0x2000fdb9 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s8 d9, d12, d0 │ │ │ │ - @ instruction: 0xf64afe0f │ │ │ │ - vaddhn.i16 d23, q0, q12 │ │ │ │ + @ instruction: 0xf64afdaf │ │ │ │ + vmls.i d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x5ee0ec │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s8 d9, d0, d12 │ │ │ │ - andcs pc, r0, r1, lsl #28 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r1, lsr #27 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b12 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2l 2, cr15, [r6, #48]! @ 0x30 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + ldc2 2, cr15, [r6, #48] @ 0x30 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - @ instruction: 0xf64aff11 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf64afeb1 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ blmi 0x1edd38 │ │ │ │ vhsub.s8 d18, d19, d22 │ │ │ │ - svclt 0x0000ff05 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r8, lsl #27 │ │ │ │ - eorseq sp, r2, r0, asr #27 │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + svclt 0x0000fea5 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r8, asr #25 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, r4, lsl r8 │ │ │ │ + eorseq sp, r2, r4, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb84eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -fp, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -30431,17 +30431,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q12, q8 │ │ │ │ - svclt 0x0000fe55 │ │ │ │ + svclt 0x0000fdf5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-88 @ 0xffffffa8 │ │ │ │ bllt 0xfe54bfd0 │ │ │ │ bllt 0xfeb4c8d4 │ │ │ │ ldrdcc r0, [r1], -r8 │ │ │ │ svceq 0x00fef010 │ │ │ │ @@ -30610,17 +30610,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q12, q8 │ │ │ │ - svclt 0x0000fcef │ │ │ │ + svclt 0x0000fc8f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeeda294 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @ instruction: 0xf0000bc6 │ │ │ │ @@ -30671,15 +30671,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2 2, cr15, [lr, #228] @ 0xe4 │ │ │ │ + ldc2 2, cr15, [lr, #-228]! @ 0xffffff1c │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe97fa52 │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x57cd40 │ │ │ │ @@ -30693,15 +30693,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r9, r0, asr #32 │ │ │ │ bl 0xfec3fac8 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s d2, d9, d0 │ │ │ │ - @ instruction: 0x4603fd73 │ │ │ │ + @ instruction: 0x4603fd13 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe97fbd2 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3e8f5c │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -30918,21 +30918,21 @@ │ │ │ │ blcs 0xa803c │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x162ab8 │ │ │ │ @ instruction: 0xf64ad04d │ │ │ │ - vrshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeaf6514 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf994f20c │ │ │ │ + @ instruction: 0xf934f20c │ │ │ │ rsble r2, r6, r0, lsl #20 │ │ │ │ bcs 0x7cd38 │ │ │ │ addhi pc, r3, r0, lsl #4 │ │ │ │ strle r0, [r2], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf1633d01 │ │ │ │ @ instruction: 0xf003437f │ │ │ │ andscs r4, r0, #-67108863 @ 0xfc000001 │ │ │ │ @@ -30948,21 +30948,21 @@ │ │ │ │ cdpeq 0, 1, cr6, cr11, cr10, {6} │ │ │ │ andscs r6, r0, #139 @ 0x8b │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe85b20c │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 4, pc, cr13, cr15, {1} @ │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8e │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - blls 0x16cf98 │ │ │ │ + blls 0x16ce18 │ │ │ │ teqle sp, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [ip], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ movweq lr, #39772 @ 0x9b5c │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strcs fp, [r1, -r8, lsr #30] │ │ │ │ @@ -31094,16 +31094,16 @@ │ │ │ │ svclt 0x000b7f93 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ blls 0x1533c8 │ │ │ │ andscc pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e46d │ │ │ │ - eorseq sp, r2, r0, lsl #18 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, asr #16 │ │ │ │ + eorseq sp, r2, r8, lsl r7 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ andcs lr, r0, #847249408 @ 0x32800000 │ │ │ │ blx 0xfece83a8 │ │ │ │ subsmi pc, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ @@ -31140,30 +31140,30 @@ │ │ │ │ movwls r0, #18464 @ 0x4820 │ │ │ │ movwcs lr, #22441 @ 0x57a9 │ │ │ │ blls 0xe8550 │ │ │ │ adcsle r2, r0, r0, lsl #22 │ │ │ │ ldrbt r2, [ip], -r0, lsl #4 │ │ │ │ vstrcs d7, [r0, #-404] @ 0xfffffe6c │ │ │ │ stclge 4, cr15, [r6, #508] @ 0x1fc │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xf902f243 │ │ │ │ + @ instruction: 0xf8a2f243 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ blls 0x1683bc │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ stmdbge r6, {r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ str r7, [r0, #2125] @ 0x84d │ │ │ │ andle r2, r7, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmdbge sl, {r0, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrt r9, [r3], r4, lsl #6 │ │ │ │ - @ instruction: 0xf8acf278 │ │ │ │ + @ instruction: 0xf84cf278 │ │ │ │ andgt lr, r8, #3620864 @ 0x374000 │ │ │ │ ldrdpl lr, [ip], -sp │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xf43f45ac │ │ │ │ strmi sl, [ip, #3741]! @ 0xe9d │ │ │ │ @ instruction: 0xf4ff4182 │ │ │ │ blls 0x15a344 │ │ │ │ @@ -31174,45 +31174,45 @@ │ │ │ │ movwcs sl, #24368 @ 0x5f30 │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ blls 0x168348 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ movwcs sl, #24397 @ 0x5f4d │ │ │ │ movwls sl, #18694 @ 0x4906 │ │ │ │ andcs lr, r0, lr, lsl #13 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b19 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xff98f20b │ │ │ │ + @ instruction: 0xff38f20b │ │ │ │ @ instruction: 0xf0484041 │ │ │ │ bleq 0xff36f15c │ │ │ │ str r4, [r1, #-1576]! @ 0xfffff9d8 │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xff84f20b │ │ │ │ + @ instruction: 0xff24f20b │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xff76f20b │ │ │ │ + @ instruction: 0xff16f20b │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x16ee18 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xff6cf20b │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, r4, lsr #16 │ │ │ │ + @ instruction: 0xff0cf20b │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r0, lsr r7 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, r4, ror #14 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb91594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ @ instruction: 0x9c37a934 │ │ │ │ @@ -31302,22 +31302,22 @@ │ │ │ │ movwls r2, #58113 @ 0xe301 │ │ │ │ strmi r2, [r8, #1280]! @ 0x500 │ │ │ │ movweq lr, #43897 @ 0xab79 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4652 │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ - @ instruction: 0xf8b0f239 │ │ │ │ + @ instruction: 0xf850f239 │ │ │ │ blge 0x640318 │ │ │ │ @ instruction: 0x4618a916 │ │ │ │ movwls r4, #42586 @ 0xa65a │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ strcs r5, [r0, -r0, lsl #8] │ │ │ │ @ instruction: 0xf1219109 │ │ │ │ - ldmib sp, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x1b4380 │ │ │ │ blls 0x2f5594 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31334,30 +31334,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a36c │ │ │ │ bl 0x1c78b70 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - @ instruction: 0xf870f239 │ │ │ │ + @ instruction: 0xf810f239 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a20c │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2314] @ 0xfffff6f6 │ │ │ │ blhi 0x56a1d8 │ │ │ │ blhi 0x5ea1dc │ │ │ │ blhi 0x66a1e0 │ │ │ │ - blx 0xfeb036 │ │ │ │ + blx 0xff7eb034 │ │ │ │ ldrbmi r9, [sl], -r9, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xdeb046 │ │ │ │ + blx 0xff5eb044 │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31415,22 +31415,22 @@ │ │ │ │ mvnhi pc, r0, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d801d4 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -ip, lsl #4 │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ - @ instruction: 0xffcef238 │ │ │ │ + @ instruction: 0xff6ef238 │ │ │ │ and r4, r5, r0, lsl #13 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfe8eb16c │ │ │ │ + blx 0x10eb16c │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2018 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ bne 0xfecb3950 │ │ │ │ andeq lr, r0, r7, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1872508 │ │ │ │ @@ -31452,28 +31452,28 @@ │ │ │ │ blle 0xffab2944 │ │ │ │ bl 0x1c78d48 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s d2, d8, d0 │ │ │ │ - strmi pc, [r9], r3, lsl #31 │ │ │ │ + strmi pc, [r9], r3, lsr #30 │ │ │ │ stmdbeq r8, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldmdage r2, {r1, r8, r9, sp} │ │ │ │ stmib sp, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ vstr d8, [sp, #88] @ 0x58 │ │ │ │ @ instruction: 0xf1218b18 │ │ │ │ - stmdals r9, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa914 │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1218900 │ │ │ │ - bls 0x5ed6c8 │ │ │ │ + bls 0x5ed548 │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ @ instruction: 0x9c179b18 │ │ │ │ bls 0x6750ec │ │ │ │ @ instruction: 0x0114e9dd │ │ │ │ svclt 0x00244162 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ bl 0xfed55dc8 │ │ │ │ @@ -31852,22 +31852,22 @@ │ │ │ │ adchi pc, fp, r0 │ │ │ │ @ instruction: 0xf88d9907 │ │ │ │ stmdahi fp, {r0, r3, r5, r6, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0], {11} │ │ │ │ adchi pc, r6, r0, asr #32 │ │ │ │ suble r2, r5, r4, lsl #20 │ │ │ │ - rscsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + eorsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d18 │ │ │ │ vqsub.s8 d3, d11, d15 │ │ │ │ - ldmdbcs pc!, {r0, r2, r6, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbcs pc!, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ @ │ │ │ │ addshi pc, sp, #0, 6 │ │ │ │ teqpeq pc, r1, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ subhi pc, r5, #0 │ │ │ │ beq 0x6b508 │ │ │ │ eoreq pc, r0, #1073741864 @ 0x40000028 │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ @@ -32036,15 +32036,15 @@ │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ stmdbls r7, {r0, r4, r5, r7, r8, pc} │ │ │ │ stmdbcs r0, {r0, r3, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ addmi pc, r0, #34 @ 0x22 │ │ │ │ andpl pc, r0, #66 @ 0x42 │ │ │ │ svclt 0x0000e763 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsl sp │ │ │ │ sbcsle r2, fp, r0, lsl #18 │ │ │ │ blcs 0x1d62c4 │ │ │ │ blge 0x6e3db4 │ │ │ │ @ instruction: 0xf8d3e7e4 │ │ │ │ @ instruction: 0xf506e010 │ │ │ │ @ instruction: 0xf8d3411f │ │ │ │ mvnscc ip, r4, lsl r0 │ │ │ │ @@ -32159,20 +32159,20 @@ │ │ │ │ @ instruction: 0xf7ff9308 │ │ │ │ strmi fp, [sl], r0, ror #17 │ │ │ │ @ instruction: 0xf8cd46dc │ │ │ │ tstls r2, r0, lsl r0 │ │ │ │ blls 0x228c3c │ │ │ │ blcs 0x4e5d0 │ │ │ │ ldcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #136192 @ 0x21400 │ │ │ │ - @ instruction: 0xf90af242 │ │ │ │ + @ instruction: 0xf8aaf242 │ │ │ │ @ instruction: 0xf081fab1 │ │ │ │ blx 0xfed9dccc │ │ │ │ eorcc pc, r0, r5, lsl #1 │ │ │ │ msreq CPSR_, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf1c04081 │ │ │ │ @ instruction: 0xf1a00c40 │ │ │ │ blx 0x171d1c │ │ │ │ @@ -32247,70 +32247,70 @@ │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ @ instruction: 0x91259522 │ │ │ │ ldrbt r9, [pc], r4, lsr #32 │ │ │ │ blcs 0x965f8 │ │ │ │ ldcge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ @ instruction: 0xf893ab1a │ │ │ │ ldrt ip, [lr], #1 │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #47104 @ 0xb800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xff30f20a │ │ │ │ + cdp2 2, 13, cr15, cr0, cr10, {0} │ │ │ │ @ instruction: 0xf43f2a05 │ │ │ │ blls 0x25ae0c │ │ │ │ svceq 0x000cf013 │ │ │ │ blge 0x6df614 │ │ │ │ stclge 4, cr15, [pc, #-508]! @ 0x2f7fc │ │ │ │ - vrshl.s64 d30, d17, d23 │ │ │ │ - rsbmi pc, r3, r9, lsl #16 │ │ │ │ + vrshl.s64 d30, d17, d22 │ │ │ │ + rsbmi pc, r3, r9, lsr #31 │ │ │ │ b 0x1415e24 │ │ │ │ @ instruction: 0xf0417cd3 │ │ │ │ @ instruction: 0x46630110 │ │ │ │ andcs lr, r0, ip, ror r4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1f │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xff10f20a │ │ │ │ + cdp2 2, 11, cr15, cr0, cr10, {0} │ │ │ │ bcs 0x1da6a8 │ │ │ │ stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ bls 0x429280 │ │ │ │ @ instruction: 0xf43f2a06 │ │ │ │ movwls sl, #65066 @ 0xfe2a │ │ │ │ strbt sl, [pc], #2842 @ 0x2fa3c │ │ │ │ bcs 0x1d627c │ │ │ │ mcrge 4, 1, pc, cr3, cr15, {1} @ │ │ │ │ blge 0x6d4684 │ │ │ │ andcs lr, r0, pc, ror #10 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 15, cr15, cr2, cr10, {0} │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + cdp2 2, 9, cr15, cr2, cr10, {0} │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, ip, sl, asr #12 │ │ │ │ + subpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ - vhsub.s8 , q9, q6 │ │ │ │ - andcs pc, r0, sp, lsl #16 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + vhsub.s8 , , q6 │ │ │ │ + andcs pc, r0, sp, lsr #31 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #7168 @ 0x1c00 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - svclt 0x0000fedb │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - eorseq sp, r2, ip, ror #17 │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ - eorseq sp, r2, r8, lsr #17 │ │ │ │ + svclt 0x0000fe7b │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + eorseq sp, r2, ip, lsr #16 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, r4, lsl r8 │ │ │ │ + eorseq sp, r2, r8, ror #15 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb926c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r8, lsr pc │ │ │ │ andls sl, r3, r2, lsr r9 │ │ │ │ @@ -32400,21 +32400,21 @@ │ │ │ │ andshi pc, lr, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - @ instruction: 0xf81af238 │ │ │ │ + @ instruction: 0xffbaf237 │ │ │ │ blge 0x5c1444 │ │ │ │ @ instruction: 0x4618a914 │ │ │ │ movwls r4, #38482 @ 0x9652 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ - blx 0xffcec0c8 │ │ │ │ + blx 0xfe4ec0c8 │ │ │ │ tstne r4, #3620864 @ 0x374000 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ bls 0x5d5c7c │ │ │ │ ldmdals r7, {r1, r7, r9, fp, ip} │ │ │ │ andeq lr, r0, r9, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e73468 │ │ │ │ @@ -32435,30 +32435,30 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrtmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s d2, d7, d0 │ │ │ │ - pkhtbmi pc, r3, r5, asr #31 @ │ │ │ │ + @ instruction: 0x4683ff75 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ ldc 3, cr9, [pc, #24] @ 0x2fcdc │ │ │ │ stmdage lr, {r2, r6, r7, r8, r9, fp, pc} │ │ │ │ bls 0xd6ce4 │ │ │ │ stmdbls r9, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8cd9401 │ │ │ │ stc 0, cr11, [sp] │ │ │ │ vstr d8, [sp, #72] @ 0x48 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf1208b16 │ │ │ │ - stmdals r8, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmib sp, {r1, r4, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf120b400 │ │ │ │ - blls 0x56e764 │ │ │ │ + blls 0x56e5e4 │ │ │ │ ldrcs lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldreq lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ ldmdbls r7, {r0, r1, r3, r4, r8, fp, ip} │ │ │ │ svclt 0x0028414a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldmib sp, {r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -32513,19 +32513,19 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d8130c │ │ │ │ svclt 0x00280306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ vmax.s d4, d7, d25 │ │ │ │ - @ instruction: 0x4680ff39 │ │ │ │ + pkhtbmi pc, r0, r9, asr #29 @ │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x56c284 │ │ │ │ + @ instruction: 0xf9b4f120 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2016e9dd │ │ │ │ @ instruction: 0x1c14e9dd │ │ │ │ blls 0x1f68fc │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1873624 │ │ │ │ @@ -32548,28 +32548,28 @@ │ │ │ │ @ instruction: 0xf8dddbeb │ │ │ │ stmdacs r0, {r3, r5, ip, sp, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ andle r0, r4, #0, 18 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - mrc2 2, 7, pc, cr2, cr7, {1} │ │ │ │ + mrc2 2, 4, pc, cr2, cr7, {1} │ │ │ │ b 0x12818a8 │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ ldmdage r0, {r0, r3, r8, fp, ip, pc} │ │ │ │ blls 0x196698 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x4eb4cc │ │ │ │ blhi 0x56b4d0 │ │ │ │ blhi 0x5eb4d4 │ │ │ │ - @ instruction: 0xf9c4f120 │ │ │ │ + @ instruction: 0xf964f120 │ │ │ │ ldmdbge r2, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9bcf120 │ │ │ │ + @ instruction: 0xf95cf120 │ │ │ │ andcs sl, r0, #1179648 @ 0x120000 │ │ │ │ bls 0x5d46dc │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39445 @ 0x9a15 │ │ │ │ cmpmi sl, r7, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed54af0 │ │ │ │ @@ -32649,22 +32649,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x1640a8 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r3, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - rscsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + eorsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s8 d3, d10, d15 │ │ │ │ - stmdacs r0, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {176} @ 0xb0 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r3, fp]! │ │ │ │ @@ -32683,16 +32683,16 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a508 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ strmi pc, [r1], -r9, ror #20 │ │ │ │ vaba.s q15, q3, │ │ │ │ - svclt 0x0000fcb9 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + svclt 0x0000fc59 │ │ │ │ + eorseq sp, r2, r8, lsl sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb872ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -sl, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -32732,17 +32732,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrrc2 2, 7, pc, r6, cr6 @ │ │ │ │ + blx 0xffdecb3e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -ip, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s25 │ │ │ │ @@ -32784,17 +32784,17 @@ │ │ │ │ blls 0x28a280 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xffbecc0e │ │ │ │ + blx 0xfe3ecc0e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strcs fp, [r0], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0x4606a914 │ │ │ │ strls r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -32837,17 +32837,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfe16cce2 │ │ │ │ + blx 0x96cce2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4604b091 │ │ │ │ stmdage r2, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ stm r1, {r5, r8, sl, fp, ip, pc} │ │ │ │ @@ -32888,15 +32888,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x7ecdae │ │ │ │ + blx 0xfefecdac │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb813a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ ldmdbge r8, {r0, r2, r9, sl, lr} │ │ │ │ @@ -32937,15 +32937,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, q3, q8 │ │ │ │ - svclt 0x0000fabd │ │ │ │ + svclt 0x0000fa5d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ blvc 0xaebb30 │ │ │ │ @@ -32986,15 +32986,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x16ecf34 │ │ │ │ + @ instruction: 0xf9faf276 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @@ -33035,18 +33035,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffa4f7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000f9f7 │ │ │ │ - eorseq sp, r2, r8, ror #27 │ │ │ │ + svclt 0x0000f997 │ │ │ │ + eorseq sp, r2, r8, lsr #26 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b086 │ │ │ │ strcs r7, [r0], #-692 @ 0xfffffd4c │ │ │ │ @@ -33086,18 +33086,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff3ef7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000f991 │ │ │ │ - eorseq sp, r2, r8, ror #27 │ │ │ │ + svclt 0x0000f931 │ │ │ │ + eorseq sp, r2, r8, lsr #26 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ strmi r4, [lr], -sl, lsr #20 │ │ │ │ movwls r0, #4036 @ 0xfc4 │ │ │ │ @@ -33137,19 +33137,19 @@ │ │ │ │ cdp2 7, 10, cr15, cr2, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 7, 6, pc, cr8, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000f92b │ │ │ │ + svclt 0x0000f8cb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ - eorseq sp, r2, r8, ror #27 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ + eorseq sp, r2, r8, lsr #26 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c2bc │ │ │ │ blvc 0x6be18 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33207,19 +33207,19 @@ │ │ │ │ cdp2 7, 1, cr15, cr6, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ @ instruction: 0x46684631 │ │ │ │ mcr2 7, 2, pc, cr12, cr0, {7} @ │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulpl r1, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000f89f │ │ │ │ + svclt 0x0000f83f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ - eorseq sp, r2, r8, ror #27 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ + eorseq sp, r2, r8, lsr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r7, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r6, lsr #20 │ │ │ │ @@ -33255,18 +33255,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfdeb │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - @ instruction: 0xf83ef276 │ │ │ │ + @ instruction: 0xffdef275 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9b95b4 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33301,18 +33301,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd8f │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - @ instruction: 0xffe2f275 │ │ │ │ + @ instruction: 0xff82f275 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f966c │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33348,18 +33348,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd31 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - @ instruction: 0xff84f275 │ │ │ │ + @ instruction: 0xff24f275 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f9728 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33395,18 +33395,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, , q7 │ │ │ │ - svclt 0x0000ff27 │ │ │ │ + svclt 0x0000fec7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r8, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r7, lsr #20 │ │ │ │ @@ -33443,18 +33443,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, , q7 │ │ │ │ - svclt 0x0000fec7 │ │ │ │ + svclt 0x0000fe67 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33507,18 +33507,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r2, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000fe47 │ │ │ │ + svclt 0x0000fde7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r0, r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33572,18 +33572,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r0, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000fdc5 │ │ │ │ + svclt 0x0000fd65 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8809c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33622,16 +33622,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfab9 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - stc2l 2, cr15, [r0, #-468]! @ 0xfffffe2c │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + stc2 2, cr15, [r0, #-468] @ 0xfffffe2c │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -33671,17 +33671,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfa57 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - ldc2l 2, cr15, [lr], #468 @ 0x1d4 │ │ │ │ + ldc2 2, cr15, [lr], {117} @ 0x75 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {72} @ 0x48 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33744,24 +33744,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89dfa1d │ │ │ │ bfi r4, r9, #0, #18 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d21, d25 │ │ │ │ - @ instruction: 0xf64afc6d │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + @ instruction: 0xf64afc0d │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x1311fc │ │ │ │ vqsub.s8 q9, q0, │ │ │ │ - svclt 0x0000fca3 │ │ │ │ + svclt 0x0000fc43 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {73} @ 0x49 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33825,24 +33825,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89df97b │ │ │ │ bfi r4, r9, #0, #16 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d21, d23 │ │ │ │ - @ instruction: 0xf64afbcb │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + @ instruction: 0xf64afb6b │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x131340 │ │ │ │ vqsub.s8 q9, q0, │ │ │ │ - svclt 0x0000fc01 │ │ │ │ + svclt 0x0000fba1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -33887,23 +33887,23 @@ │ │ │ │ stmdahi fp!, {r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strb r8, [r9, fp, lsr #32] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a8f7ee │ │ │ │ mulcc r8, sp, r8 │ │ │ │ vabd.s q15, , q0 │ │ │ │ - @ instruction: 0xf64afb4f │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + @ instruction: 0xf64afaef │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xf1438 │ │ │ │ vqsub.s8 q9, q0, │ │ │ │ - svclt 0x0000fb85 │ │ │ │ + svclt 0x0000fb25 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8859c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33942,16 +33942,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df839 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - blx 0xff86de24 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + blx 0xfe06de24 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -33991,17 +33991,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eda804 │ │ │ │ @ instruction: 0xf89dffd7 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - blx 0x1fedee8 │ │ │ │ + blx 0x7edee8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x9d10a90c │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34036,17 +34036,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff7ef7ed │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vaba.s q15, , │ │ │ │ - svclt 0x0000fa25 │ │ │ │ + svclt 0x0000f9c5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb887d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a1e4 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34086,24 +34086,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xf9c0f275 │ │ │ │ + @ instruction: 0xf960f275 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x171b50 │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - svclt 0x0000f8cf │ │ │ │ + svclt 0x0000f86f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ - eorseq sp, r2, r0, lsl lr │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ + eorseq sp, r2, r0, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb888bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a2c8 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34143,23 +34143,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ @ instruction: 0xff14f7e8 │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, , q1 │ │ │ │ - andcs pc, r0, pc, asr #18 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, pc, ror #17 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - @ instruction: 0xf85ef209 │ │ │ │ + @ instruction: 0xfffef208 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ - eorseq sp, r2, r0, lsl lr │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ + eorseq sp, r2, r0, asr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8899c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ @ instruction: 0x460b4c32 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r1, lsr sl │ │ │ │ @@ -34201,23 +34201,23 @@ │ │ │ │ teqcs r4, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 10, cr15, cr0, cr8, {7} │ │ │ │ sbcsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, , q0 │ │ │ │ - ldrdcs pc, [r0], -fp │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, fp, ror r8 @ │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - @ instruction: 0xffeaf208 │ │ │ │ + @ instruction: 0xff8af208 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, lsl lr │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ + eorseq sp, r2, r0, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a490 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34257,24 +34257,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xf86af275 │ │ │ │ + @ instruction: 0xf80af275 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x171dfc │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d8, d0 │ │ │ │ - svclt 0x0000ff79 │ │ │ │ + svclt 0x0000ff19 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ - eorseq sp, r2, r0, lsl lr │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ + eorseq sp, r2, r0, asr sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d12a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34313,24 +34313,24 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbscs r7, r0, #11075584 @ 0xa90000 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r5, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [ip, fp, lsr #32] │ │ │ │ - @ instruction: 0xfffaf274 │ │ │ │ + @ instruction: 0xff9af274 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x171edc │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d8, d0 │ │ │ │ - svclt 0x0000ff09 │ │ │ │ + svclt 0x0000fea9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r8, lsr #28 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ + eorseq sp, r2, r8, ror #26 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -34361,35 +34361,35 @@ │ │ │ │ strtmi sp, [r0], -r4, lsr #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x212878ea │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0x9baee │ │ │ │ stmiavc r9!, {r1, r8, r9, ip, sp} │ │ │ │ msrcs CPSR_f, #13828096 @ 0xd30000 │ │ │ │ blx 0xff76faaa │ │ │ │ sbcsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ @ instruction: 0x4629e7d3 │ │ │ │ @ instruction: 0xf7f14620 │ │ │ │ ldrb pc, [r3, r5, lsl #25] @ │ │ │ │ - @ instruction: 0xff82f274 │ │ │ │ + @ instruction: 0xff22f274 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x131fcc │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d8, d0 │ │ │ │ - svclt 0x0000fe91 │ │ │ │ + svclt 0x0000fe31 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #28 │ │ │ │ + eorseq sp, r2, r8, ror #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31c1c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34416,22 +34416,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff2cf274 │ │ │ │ + mcr2 2, 6, pc, cr12, cr4, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31cc4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34458,22 +34458,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 2, 6, pc, cr8, cr4, {3} │ │ │ │ + mrc2 2, 3, pc, cr8, cr4, {3} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31d6c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34500,22 +34500,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fe85 │ │ │ │ + svclt 0x0000fe25 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31e14 │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34541,21 +34541,21 @@ │ │ │ │ blls 0x30bdf8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 2, 1, pc, cr2, cr4, {3} │ │ │ │ + ldc2l 2, cr15, [r2, #464] @ 0x1d0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31eb4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34582,22 +34582,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r0, #464]! @ 0x1d0 │ │ │ │ + stc2 2, cr15, [r0, #464] @ 0x1d0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31f5c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34624,22 +34624,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fd8d │ │ │ │ + svclt 0x0000fd2d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8911c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32004 │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34665,21 +34665,21 @@ │ │ │ │ blls 0x30bfe8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [sl, #-464]! @ 0xfffffe30 │ │ │ │ + ldc2l 2, cr15, [sl], {116} @ 0x74 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb891bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ svcls 0x00124a20 │ │ │ │ @@ -34709,17 +34709,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fce3 │ │ │ │ + svclt 0x0000fc83 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8925c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34747,17 +34747,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r6], {116} @ 0x74 │ │ │ │ + ldc2 2, cr15, [r6], #-464 @ 0xfffffe30 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb892f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34785,17 +34785,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fc4b │ │ │ │ + svclt 0x0000fbeb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8938c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32274 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34822,22 +34822,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [r0], {116} @ 0x74 │ │ │ │ + blx 0xfe86ebe2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3231c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34864,22 +34864,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfeb6ec8a │ │ │ │ + blx 0x136ec8a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb894dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x323c4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34906,22 +34906,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fb59 │ │ │ │ + svclt 0x0000faf9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3246c │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34947,21 +34947,21 @@ │ │ │ │ blls 0x30c450 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x1eedd6 │ │ │ │ + blx 0xfe9eedd4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f630c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -34988,17 +34988,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fab5 │ │ │ │ + svclt 0x0000fa55 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb896b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8363a0 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35026,17 +35026,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x1a6ef10 │ │ │ │ + blx 0x26ef10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6438 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35063,17 +35063,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fa1f │ │ │ │ + svclt 0x0000f9bf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb897e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b64cc │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35099,17 +35099,17 @@ │ │ │ │ blls 0x30c6b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf9d6f274 │ │ │ │ + @ instruction: 0xf976f274 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x83655c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35137,17 +35137,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf98af274 │ │ │ │ + @ instruction: 0xf92af274 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8990c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f65f4 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35174,17 +35174,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000f941 │ │ │ │ + svclt 0x0000f8e1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b6688 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35210,17 +35210,17 @@ │ │ │ │ blls 0x30c86c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8f8f274 │ │ │ │ + @ instruction: 0xf898f274 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x80406c │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35249,16 +35249,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000f8ab │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + svclt 0x0000f84b │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x784108 │ │ │ │ @@ -35286,16 +35286,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf860f274 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + @ instruction: 0xf800f274 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x78419c │ │ │ │ @@ -35322,17 +35322,17 @@ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000f817 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + vmls.f16 , , q8 │ │ │ │ + svclt 0x0000ffb7 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35364,17 +35364,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffc4f273 │ │ │ │ + @ instruction: 0xff64f273 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35405,17 +35405,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ff73 │ │ │ │ + svclt 0x0000ff13 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b2b80 │ │ │ │ @@ -35433,15 +35433,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff3af273 │ │ │ │ + mrc2 2, 6, pc, cr10, cr3, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -35481,23 +35481,23 @@ │ │ │ │ @ instruction: 0xf06f3021 │ │ │ │ andls r4, sl, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ mrsls r0, (UNDEF: 59) │ │ │ │ movwls r9, #54028 @ 0xd30c │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r0, lsr #32] │ │ │ │ - mrc2 2, 6, pc, cr10, cr3, {3} │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mrc2 2, 3, pc, cr10, cr3, {3} │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xff10f23e │ │ │ │ + mrc2 2, 5, pc, cr0, cr14, {1} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -35536,23 +35536,23 @@ │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #37386 @ 0x920a │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwls r9, #49419 @ 0xc10b │ │ │ │ movwcs r9, #21261 @ 0x530d │ │ │ │ eorcc pc, r0, sp, lsl #17 │ │ │ │ vabd.s q15, , q4 │ │ │ │ - @ instruction: 0xf64afe6d │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + @ instruction: 0xf64afe0d │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xf2dfc │ │ │ │ vqsub.s64 q1, q7, │ │ │ │ - svclt 0x0000fea3 │ │ │ │ + svclt 0x0000fe43 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x83bd6c │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32d7c │ │ │ │ stmdage r6, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35579,19 +35579,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 0, pc, cr6, cr3, {3} │ │ │ │ + ldc2 2, cr15, [r6, #460]! @ 0x1cc │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbe08 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32e18 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35617,19 +35617,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fdcb │ │ │ │ + svclt 0x0000fd6b │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbea0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32eb0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35654,20 +35654,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd81 │ │ │ │ + svclt 0x0000fd21 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87bf38 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32f48 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35694,20 +35694,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r0, #-460]! @ 0xfffffe34 │ │ │ │ + ldc2l 2, cr15, [r0], {115} @ 0x73 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbfd8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32fe8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35733,19 +35733,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fce3 │ │ │ │ + svclt 0x0000fc83 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc070 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33080 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35770,20 +35770,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fc99 │ │ │ │ + svclt 0x0000fc39 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x82e784 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35811,19 +35811,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fc47 │ │ │ │ + svclt 0x0000fbe7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae824 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35849,19 +35849,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffeefbea │ │ │ │ + blx 0xfe6efbea │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae8bc │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35886,20 +35886,20 @@ │ │ │ │ blls 0x30d2fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfec6fc7e │ │ │ │ + blx 0x146fc7e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35930,17 +35930,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x166fd2e │ │ │ │ + blx 0xffe6fd2c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35971,17 +35971,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 d27, d3, d16 │ │ │ │ - svclt 0x0000fb07 │ │ │ │ + svclt 0x0000faa7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -35999,15 +35999,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, , q8 │ │ │ │ - svclt 0x0000facf │ │ │ │ + svclt 0x0000fa6f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36047,23 +36047,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vabd.s q15, , │ │ │ │ - @ instruction: 0xf64afa6f │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + @ instruction: 0xf64afa0f │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xf35f8 │ │ │ │ vqsub.s64 q1, q7, │ │ │ │ - svclt 0x0000faa5 │ │ │ │ + svclt 0x0000fa45 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36101,23 +36101,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - blx 0xeffd8 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf9a2f273 │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xe6ff1c │ │ │ │ + @ instruction: 0xf9d8f23e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f751c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36144,17 +36144,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f9ad │ │ │ │ + svclt 0x0000f94d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8375b0 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36182,17 +36182,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf960f273 │ │ │ │ + @ instruction: 0xf900f273 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7648 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36219,17 +36219,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f917 │ │ │ │ + svclt 0x0000f8b7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a9f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b76dc │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36255,17 +36255,17 @@ │ │ │ │ blls 0x30d8c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8cef273 │ │ │ │ + @ instruction: 0xf86ef273 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc890 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x338a0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36291,19 +36291,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf886f273 │ │ │ │ + @ instruction: 0xf826f273 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ab1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87c928 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33938 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36330,20 +36330,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf838f273 │ │ │ │ + @ instruction: 0xffd8f272 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8abbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc9c8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x339d8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36369,19 +36369,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000ffeb │ │ │ │ + svclt 0x0000ff8b │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fca60 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33a70 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36406,20 +36406,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000ffa1 │ │ │ │ + svclt 0x0000ff41 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8acec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x645360 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36441,17 +36441,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff5af272 │ │ │ │ + mrc2 2, 7, pc, cr10, cr2, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x6453e0 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36473,17 +36473,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000ff1b │ │ │ │ + svclt 0x0000febb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8adec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33cf4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36508,20 +36508,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 2, 6, pc, cr4, cr2, {3} │ │ │ │ + mrc2 2, 3, pc, cr4, cr2, {3} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ae84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33d8c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36546,20 +36546,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 2, 4, pc, cr8, cr2, {3} @ │ │ │ │ + mcr2 2, 1, pc, cr8, cr2, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8af1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33e24 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36584,20 +36584,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fe3d │ │ │ │ + svclt 0x0000fddd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8afb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33ebc │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36621,19 +36621,19 @@ │ │ │ │ blls 0x28de78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2l 2, cr15, [r2, #456]! @ 0x1c8 │ │ │ │ + ldc2 2, cr15, [r2, #456] @ 0x1c8 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33f4c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36658,20 +36658,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [r8, #456]! @ 0x1c8 │ │ │ │ + stc2l 2, cr15, [r8, #-456] @ 0xfffffe38 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33fe4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36696,20 +36696,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fd5d │ │ │ │ + svclt 0x0000fcfd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3407c │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36733,19 +36733,19 @@ │ │ │ │ blls 0x28e038 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r2, #-456] @ 0xfffffe38 │ │ │ │ + ldc2 2, cr15, [r2], #456 @ 0x1c8 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1c │ │ │ │ svcls 0x00104a1c │ │ │ │ @@ -36771,17 +36771,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fcc7 │ │ │ │ + svclt 0x0000fc67 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36806,17 +36806,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [r0], {114} @ 0x72 │ │ │ │ + stc2 2, cr15, [r0], #-456 @ 0xfffffe38 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36841,17 +36841,17 @@ │ │ │ │ blls 0x28e1e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [sl], #-456 @ 0xfffffe38 │ │ │ │ + blx 0xff6f0b66 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x342b4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36876,20 +36876,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xffd70bf2 │ │ │ │ + blx 0xfe570bf2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3434c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36914,20 +36914,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfea70c8a │ │ │ │ + blx 0x1270c8a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x343e4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36952,20 +36952,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fb5d │ │ │ │ + svclt 0x0000fafd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3447c │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36989,19 +36989,19 @@ │ │ │ │ blls 0x28e438 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x4f0db6 │ │ │ │ + blx 0xfecf0db4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73830c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37025,17 +37025,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000facb │ │ │ │ + svclt 0x0000fa6b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738394 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37059,17 +37059,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfe1f0ecc │ │ │ │ + blx 0x9f0ecc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73841c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37093,17 +37093,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fa43 │ │ │ │ + svclt 0x0000f9e3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7384a4 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37127,17 +37127,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000f9ff │ │ │ │ + svclt 0x0000f99f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73852c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37161,17 +37161,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf9baf272 │ │ │ │ + @ instruction: 0xf95af272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7385b4 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37195,17 +37195,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000f977 │ │ │ │ + svclt 0x0000f917 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73863c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37229,17 +37229,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000f933 │ │ │ │ + svclt 0x0000f8d3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x705ff8 │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37264,16 +37264,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000f8ed │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + svclt 0x0000f88d │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c6084 │ │ │ │ @@ -37298,16 +37298,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8a8f272 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + @ instruction: 0xf848f272 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c610c │ │ │ │ @@ -37332,16 +37332,16 @@ │ │ │ │ blls 0x28e994 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf864f272 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + @ instruction: 0xf804f272 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37370,17 +37370,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf818f272 │ │ │ │ + @ instruction: 0xffb8f271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bbf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37408,17 +37408,17 @@ │ │ │ │ blmi 0x234468 │ │ │ │ blls 0x48eac8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffccf271 │ │ │ │ + @ instruction: 0xff6cf271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b4acc │ │ │ │ @@ -37436,15 +37436,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff94f271 │ │ │ │ + @ instruction: 0xff34f271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bcf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77db00 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34b10 │ │ │ │ @@ -37468,20 +37468,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff54f271 │ │ │ │ + mrc2 2, 7, pc, cr4, cr1, {3} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77db90 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34ba0 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37504,20 +37504,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ff0d │ │ │ │ + svclt 0x0000fead │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fdc20 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34c30 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37539,19 +37539,19 @@ │ │ │ │ blls 0x28ecd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 6, pc, cr6, cr1, {3} @ │ │ │ │ + mcr2 2, 3, pc, cr6, cr1, {3} @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dca8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34cb8 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37574,20 +37574,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 4, pc, cr0, cr1, {3} @ │ │ │ │ + mcr2 2, 1, pc, cr0, cr1, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dd38 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34d48 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37610,20 +37610,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fe39 │ │ │ │ + svclt 0x0000fdd9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bfbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fddc8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34dd8 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37645,19 +37645,19 @@ │ │ │ │ blls 0x28ee78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r2, #452]! @ 0x1c4 │ │ │ │ + ldc2 2, cr15, [r2, #452] @ 0x1c4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x7304cc │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ bmi 0x6fe258 │ │ │ │ @@ -37681,18 +37681,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fdab │ │ │ │ + svclt 0x0000fd4b │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x73055c │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37716,19 +37716,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r4, #-452]! @ 0xfffffe3c │ │ │ │ + stc2 2, cr15, [r4, #-452] @ 0xfffffe3c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x7305ec │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37752,19 +37752,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd1d │ │ │ │ + svclt 0x0000fcbd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37793,17 +37793,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [sl], {113} @ 0x71 │ │ │ │ + stc2l 2, cr15, [sl], #-452 @ 0xfffffe3c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37831,17 +37831,17 @@ │ │ │ │ blmi 0x233dcc │ │ │ │ blls 0x48f164 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #19 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [lr], #-452 @ 0xfffffe3c │ │ │ │ + ldc2 2, cr15, [lr], {113} @ 0x71 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -37859,15 +37859,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, , q8 │ │ │ │ - svclt 0x0000fc47 │ │ │ │ + svclt 0x0000fbe7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739098 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -37892,17 +37892,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fc05 │ │ │ │ + svclt 0x0000fba5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739120 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37926,17 +37926,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xff071c56 │ │ │ │ + blx 0x1871c56 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c4a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7391a8 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37960,17 +37960,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fb7d │ │ │ │ + svclt 0x0000fb1d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739230 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37994,17 +37994,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fb39 │ │ │ │ + svclt 0x0000fad9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c5b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x73e3bc │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x353cc │ │ │ │ stmdage r4, {r0, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38027,19 +38027,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffdf1de8 │ │ │ │ + blx 0xfe5f1de8 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e448 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35458 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38062,20 +38062,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfec71e74 │ │ │ │ + blx 0x1471e74 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e4d8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x354e8 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38098,20 +38098,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fa69 │ │ │ │ + svclt 0x0000fa09 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fe568 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35578 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38133,19 +38133,19 @@ │ │ │ │ blls 0x28f618 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x8f1f90 │ │ │ │ + @ instruction: 0xf9c2f271 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38197,17 +38197,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000f9a3 │ │ │ │ + svclt 0x0000f943 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38260,17 +38260,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000f925 │ │ │ │ + svclt 0x0000f8c5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38323,17 +38323,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000f8a7 │ │ │ │ + svclt 0x0000f847 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38378,17 +38378,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fd994 │ │ │ │ blx 0xfecf66a0 │ │ │ │ blcs 0x74ba4 │ │ │ │ @ instruction: 0xe7ecd1bc │ │ │ │ - @ instruction: 0xf838f271 │ │ │ │ + @ instruction: 0xffd8f270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39938 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38432,17 +38432,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fda6c │ │ │ │ blx 0xfecf6778 │ │ │ │ blcs 0x7247c │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xffccf270 │ │ │ │ + @ instruction: 0xff6cf270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cc88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39a10 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38486,17 +38486,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdb44 │ │ │ │ blx 0xfecf6850 │ │ │ │ blcs 0x72554 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xff60f270 │ │ │ │ + @ instruction: 0xff00f270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cd60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39ae8 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38540,29 +38540,29 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdc1c │ │ │ │ blx 0xfecf6928 │ │ │ │ blcs 0x7262c │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - mrc2 2, 7, pc, cr4, cr0, {3} │ │ │ │ + mrc2 2, 4, pc, cr4, cr0, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ce38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ ldmiblt r2!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r0, r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d12 │ │ │ │ - blmi 0xd75a34 │ │ │ │ + blmi 0xd758b4 │ │ │ │ blls 0x18fccc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38606,17 +38606,17 @@ │ │ │ │ @ instruction: 0xf81cf7df │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vaba.s d30, d16, d9 │ │ │ │ - svclt 0x0000fe71 │ │ │ │ + svclt 0x0000fe11 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38627,15 +38627,15 @@ │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d12 │ │ │ │ - blmi 0xb75910 │ │ │ │ + blmi 0xb75790 │ │ │ │ blls 0x18fdf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_hyp │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38671,17 +38671,17 @@ │ │ │ │ @ instruction: 0xff9af7de │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabd.s d30, d16, d25 │ │ │ │ - svclt 0x0000fdef │ │ │ │ + svclt 0x0000fd8f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9dcc │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38727,17 +38727,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe141f04 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - ldc2l 2, cr15, [lr, #-448]! @ 0xfffffe40 │ │ │ │ + ldc2 2, cr15, [lr, #-448] @ 0xfffffe40 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9eac │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38783,29 +38783,29 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe141fe4 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - stc2 2, cr15, [lr, #-448] @ 0xfffffe40 │ │ │ │ + stc2 2, cr15, [lr], #448 @ 0x1c0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ stmiblt sl!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d4 │ │ │ │ - blmi 0xdb5270 │ │ │ │ + blmi 0xdb50f0 │ │ │ │ blls 0x190098 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -38850,17 +38850,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c0f4 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d16, d7 │ │ │ │ - svclt 0x0000fc89 │ │ │ │ + svclt 0x0000fc29 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38917,17 +38917,17 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c208 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d16, d15 │ │ │ │ - svclt 0x0000fc03 │ │ │ │ + svclt 0x0000fba3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38984,30 +38984,30 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c314 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d16, d15 │ │ │ │ - svclt 0x0000fb7d │ │ │ │ + svclt 0x0000fb1d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r5, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d4 │ │ │ │ - blmi 0xbb4f48 │ │ │ │ + blmi 0xbb4dc8 │ │ │ │ blls 0x1903c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39044,17 +39044,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c3fc │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabd.s d30, d16, d23 │ │ │ │ - svclt 0x0000fb05 │ │ │ │ + svclt 0x0000faa5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a380 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39102,17 +39102,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - blx 0xfe472eb0 │ │ │ │ + blx 0xc72eb0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a468 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39160,17 +39160,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - blx 0x772f98 │ │ │ │ + @ instruction: 0xf9bcf270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d7e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39222,17 +39222,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, q8, q14 │ │ │ │ - svclt 0x0000f9a1 │ │ │ │ + svclt 0x0000f941 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7f │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf79 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39364,15 +39364,15 @@ │ │ │ │ stmdaeq r7, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf700fa25 │ │ │ │ streq lr, [r7, -r8, asr #20] │ │ │ │ addmi r4, sp, r8, lsr #13 │ │ │ │ blx 0xfed306e8 │ │ │ │ smlawbcc r0, r3, r1, pc @ │ │ │ │ vabd.s q15, q8, q11 │ │ │ │ - svclt 0x0000f885 │ │ │ │ + svclt 0x0000f825 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39414,15 +39414,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f69c4 │ │ │ │ blx 0xfecf76d0 │ │ │ │ blcs 0x75bd4 │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - @ instruction: 0xf820f270 │ │ │ │ + @ instruction: 0xffc0f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x1488200 │ │ │ │ @@ -39462,15 +39462,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6a84 │ │ │ │ blx 0xfecf7790 │ │ │ │ blcs 0x73c94 │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - @ instruction: 0xffc0f26f │ │ │ │ + @ instruction: 0xff60f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39512,15 +39512,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6b4c │ │ │ │ blx 0xfecf7858 │ │ │ │ blcs 0x75d5c │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - @ instruction: 0xff5cf26f │ │ │ │ + cdp2 2, 15, cr15, cr12, cr15, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dd64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x1488388 │ │ │ │ @@ -39560,15 +39560,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6c0c │ │ │ │ blx 0xfecf7918 │ │ │ │ blcs 0x73e1c │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - cdp2 2, 15, cr15, cr12, cr15, {3} │ │ │ │ + cdp2 2, 9, cr15, cr12, cr15, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8de24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @@ -39609,17 +39609,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s32 d30, d31, d28 │ │ │ │ - svclt 0x0000fe9b │ │ │ │ + svclt 0x0000fe3b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8deec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8540 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39655,17 +39655,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - cdp2 2, 3, cr15, cr14, cr15, {3} │ │ │ │ + ldc2l 2, cr15, [lr, #444] @ 0x1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dfa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c85f8 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39701,17 +39701,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - stc2l 2, cr15, [r2, #444]! @ 0x1bc │ │ │ │ + stc2 2, cr15, [r2, #444] @ 0x1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi r4!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39744,17 +39744,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec6632c │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000fd8d │ │ │ │ + svclt 0x0000fd2d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39780,17 +39780,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r4, #-444] @ 0xfffffe44 │ │ │ │ + stc2l 2, cr15, [r4], #444 @ 0x1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39816,17 +39816,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [ip], #444 @ 0x1bc │ │ │ │ + ldc2 2, cr15, [ip], {111} @ 0x6f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39852,30 +39852,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r4], #444 @ 0x1bc │ │ │ │ + mrrc2 2, 6, pc, r4, cr15 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e2b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiblt r2, {r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d16, d14 │ │ │ │ - blmi 0xa36590 │ │ │ │ + blmi 0xa36410 │ │ │ │ blls 0x191150 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39906,17 +39906,17 @@ │ │ │ │ strls r4, [r3], #-2568 @ 0xfffff5f8 │ │ │ │ ldc2l 7, cr15, [r2, #884]! @ 0x374 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vaba.s32 d30, d31, d19 │ │ │ │ - svclt 0x0000fc49 │ │ │ │ + svclt 0x0000fbe9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -39957,17 +39957,17 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , q12 │ │ │ │ - svclt 0x0000fbe3 │ │ │ │ + svclt 0x0000fb83 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40008,29 +40008,29 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , q12 │ │ │ │ - svclt 0x0000fb7d │ │ │ │ + svclt 0x0000fb1d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xabb290 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r3, r0, lsl pc │ │ │ │ stmiblt sp, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - blx 0xffd73c12 │ │ │ │ + blx 0xfe573c12 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40056,17 +40056,17 @@ │ │ │ │ ldmib sp, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, (invalid: 6:1) │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r8, r0, lsr #10] │ │ │ │ - blx 0x773d96 │ │ │ │ + blx 0xfef73d94 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b350 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40098,17 +40098,17 @@ │ │ │ │ bmi 0x23f484 │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - blx 0xff273e3c │ │ │ │ + blx 0x1a73e3c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b3f8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40140,30 +40140,30 @@ │ │ │ │ bmi 0x23f52c │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - blx 0x1d73ee4 │ │ │ │ + blx 0x573ee4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmiblt sl!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d16, d6 │ │ │ │ - blmi 0xa75d18 │ │ │ │ + blmi 0xa75b98 │ │ │ │ blls 0x1915d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -40195,17 +40195,17 @@ │ │ │ │ stmdbls r3, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x945b0 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7a44 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vaba.s32 d30, d31, d17 │ │ │ │ - svclt 0x0000fa07 │ │ │ │ + svclt 0x0000f9a7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40248,17 +40248,17 @@ │ │ │ │ bls 0x11467c │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7b10 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000f99d │ │ │ │ + svclt 0x0000f93d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e8e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40301,29 +40301,29 @@ │ │ │ │ bls 0x114750 │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7be4 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000f933 │ │ │ │ + svclt 0x0000f8d3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xafb724 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r2, r0, lsl pc │ │ │ │ stmiblt r5, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8acf230 │ │ │ │ + @ instruction: 0xf84cf230 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, ip, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40350,17 +40350,17 @@ │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bf4319 │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r5, r0, lsr #10] │ │ │ │ - @ instruction: 0xf8d0f26f │ │ │ │ + @ instruction: 0xf870f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ea80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb7e8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40394,17 +40394,17 @@ │ │ │ │ blx 0x975878 │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - @ instruction: 0xf878f26f │ │ │ │ + @ instruction: 0xf818f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eb30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb898 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40438,17 +40438,17 @@ │ │ │ │ @ instruction: 0xf9ccf7dd │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - @ instruction: 0xf820f26f │ │ │ │ + @ instruction: 0xffc0f26e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ebe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -40488,17 +40488,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s32 d30, d30, d28 │ │ │ │ - svclt 0x0000ffbd │ │ │ │ + svclt 0x0000ff5d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf97 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40540,17 +40540,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66f9c │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s32 q15, q15, │ │ │ │ - svclt 0x0000ff55 │ │ │ │ + svclt 0x0000fef5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ed78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40576,17 +40576,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff0cf26e │ │ │ │ + cdp2 2, 10, cr15, cr12, cr14, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ee08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40612,17 +40612,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 12, cr15, cr4, cr14, {3} │ │ │ │ + cdp2 2, 6, cr15, cr4, cr14, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ee98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40648,17 +40648,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 7, cr15, cr12, cr14, {3} │ │ │ │ + cdp2 2, 1, cr15, cr12, cr14, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ef28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x909784 │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -40690,15 +40690,15 @@ │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfef671f4 │ │ │ │ smlawbcc r0, ip, r1, pc @ │ │ │ │ vaba.s32 q15, q15, │ │ │ │ - svclt 0x0000fe29 │ │ │ │ + svclt 0x0000fdc9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r0, asr #31 │ │ │ │ ldmdbge r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ @@ -40776,15 +40776,15 @@ │ │ │ │ blx 0x888bf4 │ │ │ │ b 0x1173f00 │ │ │ │ addsmi r0, r9, lr, lsl #8 │ │ │ │ @ instruction: 0xf1c34304 │ │ │ │ @ instruction: 0xe792037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r5, r0, lsr #6]! │ │ │ │ - ldc2l 2, cr15, [ip, #-440]! @ 0xfffffe48 │ │ │ │ + ldc2 2, cr15, [ip, #-440] @ 0xfffffe48 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000be15 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000be11 │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000be0d │ │ │ │ @@ -40971,17 +40971,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fbf7 │ │ │ │ + svclt 0x0000fb97 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb891f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41031,17 +41031,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fb7f │ │ │ │ + svclt 0x0000fb1f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb892e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41091,17 +41091,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fb07 │ │ │ │ + svclt 0x0000faa7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb893d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41151,17 +41151,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fa8f │ │ │ │ + svclt 0x0000fa2f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb894c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41211,17 +41211,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fa17 │ │ │ │ + svclt 0x0000f9b7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb895b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41271,17 +41271,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000f99f │ │ │ │ + svclt 0x0000f93f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb896a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41331,17 +41331,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000f927 │ │ │ │ + svclt 0x0000f8c7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41391,17 +41391,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000f8af │ │ │ │ + svclt 0x0000f84f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ @ instruction: 0xf7e22300 │ │ │ │ svclt 0x0000b8eb │ │ │ │ @ instruction: 0xf7e22301 │ │ │ │ svclt 0x0000b8e7 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -41625,24 +41625,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfc85 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - cdp2 2, 13, cr15, cr10, cr13, {3} │ │ │ │ + cdp2 2, 7, cr15, cr10, cr13, {3} │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x17911c │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fde9 │ │ │ │ + svclt 0x0000fd89 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #25 │ │ │ │ - eorseq sp, r2, r0, asr #28 │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ + eorseq sp, r2, r0, lsl #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8fe88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ svceq 0x00c44a33 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41686,23 +41686,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc2 7, cr15, [ip], {232} @ 0xe8 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vaba.s32 q15, , q4 │ │ │ │ - andcs pc, r0, r1, ror #28 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r1, lsl #28 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r6, [r0], -r3 │ │ │ │ - ldc2l 2, cr15, [r0, #-4]! │ │ │ │ + ldc2 2, cr15, [r0, #-4] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ - eorseq sp, r2, r0, asr #28 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ + eorseq sp, r2, r0, lsl #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ff78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ blmi 0xd8a5ec │ │ │ │ andls r4, r4, r7, lsl r6 │ │ │ │ @@ -41748,23 +41748,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ blx 0xfe476dde │ │ │ │ mulpl r9, sp, r8 │ │ │ │ vaba.s32 q15, , q3 │ │ │ │ - andcs pc, r0, r5, ror #27 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r5, lsl #27 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r6, [r0], -r3 │ │ │ │ - ldc2l 2, cr15, [r4], #4 │ │ │ │ + ldc2 2, cr15, [r4], {1} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, asr #28 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ + eorseq sp, r2, r0, lsl #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ bleq 0xff14b750 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41808,24 +41808,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb17 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - stc2l 2, cr15, [ip, #-436]! @ 0xfffffe4c │ │ │ │ + stc2 2, cr15, [ip, #-436] @ 0xfffffe4c │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x1793f8 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fc7b │ │ │ │ + svclt 0x0000fc1b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #25 │ │ │ │ - eorseq sp, r2, r0, asr #28 │ │ │ │ + eorseq sp, r2, r8, ror #23 │ │ │ │ + eorseq sp, r2, r0, lsl #27 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d13a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -41868,24 +41868,24 @@ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ strb pc, [r3, fp, asr #20]! @ │ │ │ │ - ldc2l 2, cr15, [r4], #436 @ 0x1b4 │ │ │ │ + ldc2 2, cr15, [r4], {109} @ 0x6d │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x1794e8 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fc03 │ │ │ │ + svclt 0x0000fba3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, asr lr │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ + mlaseq r2, r0, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0], #-138 @ 0xffffff76 │ │ │ │ strmi sl, [r5], -lr, lsl #18 │ │ │ │ cdpls 8, 1, cr10, cr3, cr2, {0} │ │ │ │ @@ -41928,23 +41928,23 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46314770 │ │ │ │ @ instruction: 0xf7ea4628 │ │ │ │ strb pc, [r8, r5, lsl #19]! @ │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9d4f7e6 │ │ │ │ ldrb r9, [ip, r3, lsl #24] │ │ │ │ - ldc2l 2, cr15, [ip], #-436 @ 0xfffffe4c │ │ │ │ + ldc2 2, cr15, [ip], {109} @ 0x6d │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x1395d8 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fb8b │ │ │ │ + svclt 0x0000fb2b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr lr │ │ │ │ + mlaseq r2, r0, sp, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bleq 0xff0fd0e8 │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x39178 │ │ │ │ @@ -41956,15 +41956,15 @@ │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x14275ac │ │ │ │ vfma.f32 q8, , q6 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ bl 0xf9e54 │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -42077,36 +42077,36 @@ │ │ │ │ strbeq r7, [r0, #-3018] @ 0xfffff436 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcsle r2, r1, r0, lsl #24 │ │ │ │ blcs 0x58090 │ │ │ │ @ instruction: 0xf64ad1c5 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x47942c │ │ │ │ vqsub.s64 q1, q4, │ │ │ │ - stmdahi sl, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b4 │ │ │ │ ldr r4, [r1, r0, lsl #1]! │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x1175bc0 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + @ instruction: 0xf9e4f201 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb905c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42128,15 +42128,15 @@ │ │ │ │ @ instruction: 0xf010baf5 │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1dee7d9 │ │ │ │ - @ instruction: 0xeef0faab │ │ │ │ + vmov.f32 s31, s22 │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb90644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [pc, #-1756] @ 0x38d74 │ │ │ │ stmiblt ip!, {r2, r4, r7, fp, ip, sp, lr}^ │ │ │ │ @@ -42162,15 +42162,15 @@ │ │ │ │ bicsle r2, r9, r0, lsl #24 │ │ │ │ strmi pc, [r0, #-33] @ 0xffffffdf │ │ │ │ sbcsle r4, fp, r5, lsl #6 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ tstpmi r0, r1 @ p-variant is OBSOLETE │ │ │ │ andshi r4, r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf1dde7d4 │ │ │ │ - cdp 14, 11, cr15, cr0, cr3, {7} │ │ │ │ + cdp 14, 11, cr15, cr0, cr3, {4} │ │ │ │ ldrb r7, [sl, r0, asr #22] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r5], {142} @ 0x8e │ │ │ │ ldrmi r4, [r5], -fp, lsl #12 │ │ │ │ @@ -42198,15 +42198,15 @@ │ │ │ │ andeq pc, r1, #6 │ │ │ │ andeq pc, r1, r2, lsl #1 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ orrne lr, r0, r1, asr #20 │ │ │ │ ldmdaeq pc!, {r1, r3, r4, r8, fp, ip, sp, pc}^ @ │ │ │ │ strbvc lr, [r3, r7, asr #20] │ │ │ │ vtst.8 q8, , │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ bl 0xb9e1c │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ ldrheq pc, [r0, #130]! @ 0x82 @ │ │ │ │ streq r4, [r0], #-1594 @ 0xfffff9c6 │ │ │ │ strgt pc, [r3], #-2976 @ 0xfffff460 │ │ │ │ strgt pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ strbmi pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ @@ -42216,27 +42216,27 @@ │ │ │ │ blx 0xfe96958a │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849686 │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x12635a4 │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - mcr2 1, 2, pc, cr10, cr6, {0} @ │ │ │ │ + stc2l 1, cr15, [sl, #88]! @ 0x58 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mcr2 1, 2, pc, cr2, cr6, {0} @ │ │ │ │ + stc2l 1, cr15, [r2, #88]! @ 0x58 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1162304 │ │ │ │ - blls 0x178e94 │ │ │ │ + blls 0x178d14 │ │ │ │ blcc 0xdfde0 │ │ │ │ rscscc pc, pc, #-2147483632 @ 0x80000010 │ │ │ │ b 0x10fbf40 │ │ │ │ beq 0x14ce4e0 │ │ │ │ @ instruction: 0xf1421c58 │ │ │ │ blx 0x3a5e2 │ │ │ │ blx 0xfe8759ee │ │ │ │ @@ -42306,30 +42306,30 @@ │ │ │ │ @ instruction: 0x4629e7b9 │ │ │ │ @ instruction: 0xf7e7a808 │ │ │ │ @ instruction: 0xe7b4ff39 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ andcs lr, r0, r7, lsl r7 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - @ instruction: 0xf89af201 │ │ │ │ - @ instruction: 0xf97ef26d │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf83af201 │ │ │ │ + @ instruction: 0xf91ef26d │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #4, 22 @ 0x1000 │ │ │ │ - @ instruction: 0xf9b4f238 │ │ │ │ + @ instruction: 0xf954f238 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, ror #28 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ + eorseq sp, r2, r0, lsr #27 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff13a54c │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42341,15 +42341,15 @@ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf00280af │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103a784 │ │ │ │ stmdblt fp, {r2, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ ldrheq pc, [r0, #131]! @ 0x83 @ │ │ │ │ blx 0xfe83a79e │ │ │ │ blx 0xfe84a3d2 │ │ │ │ @ instruction: 0xf1c34303 │ │ │ │ blx 0xfe90a4aa │ │ │ │ @@ -42458,37 +42458,37 @@ │ │ │ │ blvc 0xff3b35a0 │ │ │ │ blvc 0x2bb1a8 │ │ │ │ blvc 0xfe327dc0 │ │ │ │ addsmi r0, sp, #532 @ 0x214 │ │ │ │ bcs 0x6d994 │ │ │ │ blvc 0x136dc90 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #17408 @ 0x4400 │ │ │ │ - @ instruction: 0xf890f238 │ │ │ │ + @ instruction: 0xf830f238 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf020b125 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r1, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ andcs lr, r0, lr, lsr #15 │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movwvc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d0, d0 │ │ │ │ - svclt 0x0000ff49 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + svclt 0x0000fee9 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9c5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ andls sl, r2, #52, 18 @ 0xd0000 │ │ │ │ @@ -42536,60 +42536,60 @@ │ │ │ │ blls 0xe7fe8 │ │ │ │ b 0x10fbbec │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq sp!, {r0, r1, r3, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r4, #2629] @ 0xa45 │ │ │ │ bleq 0x173439c │ │ │ │ vadd.i8 q8, , q10 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ bl 0xfa764 │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #168] @ 0x39b4c │ │ │ │ @ instruction: 0xf8b38ba0 │ │ │ │ @ instruction: 0x462361f0 │ │ │ │ blx 0xfe9bab8a │ │ │ │ blx 0xfe9e9ac6 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849bbe │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - blx 0xfebf5f2a │ │ │ │ + blx 0x13f5f2a │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - blx 0xfe975f3e │ │ │ │ + blx 0x1175f3e │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28b3ec │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dbf20 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1168900 │ │ │ │ - blls 0x2f8958 │ │ │ │ + blls 0x2f87d8 │ │ │ │ stmdbge ip, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1164623 │ │ │ │ - stmdbge r8, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf116230c │ │ │ │ - bls 0x278928 │ │ │ │ + bls 0x2787a8 │ │ │ │ blls 0x2a3f70 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1c75fa6 │ │ │ │ + blx 0x475fa6 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x748a0 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -42604,27 +42604,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1168b24 │ │ │ │ - strtmi pc, [sl], -r3, asr #22 │ │ │ │ + strtmi pc, [sl], -r3, ror #21 │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - @ instruction: 0x465bfb3b │ │ │ │ + @ instruction: 0x465bfadb │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - @ instruction: 0x462afb33 │ │ │ │ + @ instruction: 0x462afad3 │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf116a81a │ │ │ │ - svcls 0x0024fb2b │ │ │ │ + svcls 0x0024facb │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -42665,27 +42665,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x6752b8 │ │ │ │ blhi 0x7752bc │ │ │ │ blhi 0x7f52c0 │ │ │ │ blhi 0x8752c4 │ │ │ │ blhi 0x8f52c8 │ │ │ │ blhi 0x9752cc │ │ │ │ - blx 0xff2760f4 │ │ │ │ + blx 0x1a760f4 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - blx 0xff076104 │ │ │ │ + blx 0x1876104 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xfee76114 │ │ │ │ + blx 0x1676114 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xfec76124 │ │ │ │ + blx 0x1476124 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba160 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87bce4 │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -42737,28 +42737,28 @@ │ │ │ │ ldrtmi r0, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ @ instruction: 0xf1168b1c │ │ │ │ - svcls 0x0007fa37 │ │ │ │ + svcls 0x0007f9d7 │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strtmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1169701 │ │ │ │ - blls 0x178688 │ │ │ │ + blls 0x178508 │ │ │ │ ldmdbge ip, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwls sl, #2070 @ 0x816 │ │ │ │ strtmi r9, [r3], -r1, lsl #14 │ │ │ │ - blx 0x97623c │ │ │ │ + @ instruction: 0xf9c4f116 │ │ │ │ strtmi r4, [fp], -r2, asr #12 │ │ │ │ blge 0x74520 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0x77624c │ │ │ │ + @ instruction: 0xf9bcf116 │ │ │ │ stmdals r0!, {r2, r5, r9, sl, fp, ip, pc} │ │ │ │ ldmib sp, {sl, sp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ @ instruction: 0xf04f9f25 │ │ │ │ cdpls 14, 2, cr0, cr1, cr0, {0} │ │ │ │ bls 0x7cb9d0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -42798,15 +42798,15 @@ │ │ │ │ b 0x11c0a4c │ │ │ │ b 0x140b9ac │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1160800 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7e708 │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x1402ac4 │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43047,39 +43047,39 @@ │ │ │ │ blvc 0x445a94 │ │ │ │ ldmdahi r3, {r2, r6, r8, ip, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmdacs r0, {r0, r1, r4, pc} │ │ │ │ blvc 0x14ae3c4 │ │ │ │ orrle r2, sl, r0, lsl #18 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #43008 @ 0xa800 │ │ │ │ - blx 0xffd76b8a │ │ │ │ + blx 0xfe576b8a │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ andcs sl, r0, #456 @ 0x1c8 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [lr], -fp, lsl #12 │ │ │ │ strmi r4, [ip], -sp, lsl #12 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ ldmdahi r3, {r0, r2, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ andcs fp, r0, #200, 22 @ 0x32000 │ │ │ │ @ instruction: 0x46164613 │ │ │ │ @ instruction: 0x46144615 │ │ │ │ andcs lr, r0, r9, asr #13 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b19 │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - blx 0xfe9f6af8 │ │ │ │ + blx 0x11f6af8 │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @ instruction: 0x462c72ff │ │ │ │ strtmi r4, [lr], -fp, lsr #12 │ │ │ │ ssat r2, #18, r4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a607c │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43094,16 +43094,16 @@ │ │ │ │ blvc 0xfe720f4c │ │ │ │ eorsle r2, r7, r0, lsl #22 │ │ │ │ strmi pc, [r0], #36 @ 0x24 │ │ │ │ strpl pc, [r0], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0x2605e73e │ │ │ │ bllt 0x1db8348 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ - eorseq sp, r2, r0, ror lr │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ andeq lr, r3, #352256 @ 0x56000 │ │ │ │ bls 0xee804 │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2e4f8 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece0b7c │ │ │ │ @@ -43154,29 +43154,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f034 │ │ │ │ ldr r9, [sl, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [ip], -r2, lsl #26 │ │ │ │ ldr r9, [r2, r3, lsl #6]! │ │ │ │ - blx 0xff9f6df4 │ │ │ │ - strbvs pc, [r4], #1610 @ 0x64a @ │ │ │ │ + blx 0xfe1f6df4 │ │ │ │ + strvs pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s8 d9, d0, d0 │ │ │ │ - strdcs pc, [r0], -r3 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + mulcs r0, r3, r9 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9e8f200 │ │ │ │ - eorseq sp, r2, r8, lsr r8 │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ + @ instruction: 0xf988f200 │ │ │ │ + eorseq sp, r2, r8, ror r7 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ andls sl, r2, sl, lsr r9 │ │ │ │ @@ -43221,60 +43221,60 @@ │ │ │ │ bicvc lr, sl, #274432 @ 0x43000 │ │ │ │ b 0x141f148 │ │ │ │ b 0x1417460 │ │ │ │ b 0x127caa4 │ │ │ │ b 0x1118c64 │ │ │ │ b 0x13fceb0 │ │ │ │ vtst.8 q8, , q4 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ bl 0xfb21c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ @ instruction: 0xf04f464a │ │ │ │ ldc 6, cr4, [pc, #256] @ 0x3a660 │ │ │ │ @ instruction: 0xf8b38ba9 │ │ │ │ @ instruction: 0x464341f0 │ │ │ │ blx 0xfe93b5fe │ │ │ │ blx 0xfe94e592 │ │ │ │ @ instruction: 0xf1c05000 │ │ │ │ blx 0xfe84a67a │ │ │ │ stmdane r0, {r2, sl} │ │ │ │ cmnmi r4, r0 │ │ │ │ strls r9, [r1], #-10 │ │ │ │ strls sl, [fp], #-2070 @ 0xfffff7ea │ │ │ │ - mrc2 1, 2, pc, cr0, cr5, {0} │ │ │ │ + ldc2l 1, cr15, [r0, #84]! @ 0x54 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - mcr2 1, 2, pc, cr6, cr5, {0} @ │ │ │ │ + stc2l 1, cr15, [r6, #84]! @ 0x54 │ │ │ │ stmdbge sl, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ ldmib sp, {r1, r4, r6, r9, lr}^ │ │ │ │ bl 0x19cb9d8 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1154500 │ │ │ │ - blls 0x2f9ea0 │ │ │ │ + blls 0x2f9d20 │ │ │ │ stmdbge ip, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1154643 │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf115230c │ │ │ │ - bls 0x279e70 │ │ │ │ + bls 0x279cf0 │ │ │ │ blls 0x2a4a28 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r4, r2, #41943040 @ 0x2800000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 1, 0, pc, cr4, cr5, {0} │ │ │ │ + ldc2 1, cr15, [r4, #84]! @ 0x54 │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x465a417f │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @@ -43287,27 +43287,27 @@ │ │ │ │ blhi 0x675c70 │ │ │ │ blhi 0x6f5c74 │ │ │ │ blhi 0x775c78 │ │ │ │ blhi 0x7f5c7c │ │ │ │ blhi 0x875c80 │ │ │ │ blhi 0x8f5c84 │ │ │ │ blhi 0x975c88 │ │ │ │ - stc2l 1, cr15, [sl, #84]! @ 0x54 │ │ │ │ + stc2 1, cr15, [sl, #84] @ 0x54 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - stc2l 1, cr15, [r2, #84]! @ 0x54 │ │ │ │ + stc2 1, cr15, [r2, #84] @ 0x54 │ │ │ │ @ instruction: 0x465a4653 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - ldc2l 1, cr15, [sl, #84] @ 0x54 │ │ │ │ + ldc2l 1, cr15, [sl, #-84]! @ 0xffffffac │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - ldc2l 1, cr15, [r2, #84] @ 0x54 │ │ │ │ + ldc2l 1, cr15, [r2, #-84]! @ 0xffffffac │ │ │ │ blls 0x86071c │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmdane fp, {r1, r2, r3, r4, r8, r9, sl, lr} │ │ │ │ eorvs lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdals r1!, {r0, r2, r5, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x8e18e9dd │ │ │ │ @@ -43346,27 +43346,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1158b24 │ │ │ │ - @ instruction: 0x4622fd75 │ │ │ │ + @ instruction: 0x4622fd15 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf115a824 │ │ │ │ - ldrtmi pc, [sl], -sp, ror #26 @ │ │ │ │ + ldrtmi pc, [sl], -sp, lsl #26 @ │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf115a816 │ │ │ │ - strtmi pc, [r2], -r5, ror #26 │ │ │ │ + strtmi pc, [r2], -r5, lsl #26 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, pc} │ │ │ │ @ instruction: 0xf115a81a │ │ │ │ - ldmdage lr, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage lr, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f9c24 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf04f5222 │ │ │ │ stmdagt fp, {r9, fp} │ │ │ │ blhi 0x8f5dbc │ │ │ │ blhi 0x7f5dc0 │ │ │ │ stmdaeq r4, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -43419,27 +43419,27 @@ │ │ │ │ blls 0x17cc5c │ │ │ │ beq 0x76dfc │ │ │ │ stmdage r0!, {r1, r3, r5, r9, sl, lr} │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ stc 6, cr4, [sp, #268] @ 0x10c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ @ instruction: 0xf1158b1a │ │ │ │ - strbmi pc, [sl], -r1, ror #25 @ │ │ │ │ + strbmi pc, [sl], -r1, lsl #25 @ │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf115a824 │ │ │ │ - @ instruction: 0x462afcd9 │ │ │ │ + @ instruction: 0x462afc79 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf115a816 │ │ │ │ - blls 0x1b9bd0 │ │ │ │ + blls 0x1b9a50 │ │ │ │ ldmdbge r8, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls sl, #2074 @ 0x81a │ │ │ │ ldrbmi r9, [r3], -r1, lsl #8 │ │ │ │ - stc2l 1, cr15, [r8], {21} │ │ │ │ + stc2l 1, cr15, [r8], #-84 @ 0xffffffac │ │ │ │ bls 0x862130 │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9, sl, ip, lr} │ │ │ │ tstmi lr, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r9, [r0], r5, lsr #28 │ │ │ │ @ instruction: 0xf04f9821 │ │ │ │ @@ -43481,15 +43481,15 @@ │ │ │ │ bleq 0x1b8bc5c │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ @ instruction: 0x46230b7f │ │ │ │ strls r4, [r1], #-1586 @ 0xfffff9ce │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blx 0x1e015e │ │ │ │ @ instruction: 0xf115f807 │ │ │ │ - blls 0x179af8 │ │ │ │ + blls 0x179978 │ │ │ │ stmdahi r4, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0xfe9e0dbe │ │ │ │ strbmi r2, [r8], -r5, lsl #28 │ │ │ │ vstmiaeq r3, {s28-s106} │ │ │ │ strbmi r9, [r6], #2834 @ 0xb12 │ │ │ │ bl 0x13c0bc4 │ │ │ │ ldmne r2, {r1, r2, r3, r9, sl, fp}^ │ │ │ │ @@ -43607,22 +43607,22 @@ │ │ │ │ ldc2 7, cr15, [ip], #912 @ 0x390 │ │ │ │ @ instruction: 0xf89de7b0 │ │ │ │ blcs 0x46dac │ │ │ │ bls 0x12f2f4 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - mvnspl pc, sl, asr #12 │ │ │ │ + teqppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - mcr2 1, 3, pc, cr12, cr15, {7} @ │ │ │ │ - @ instruction: 0xff50f26b │ │ │ │ + mcr2 1, 0, pc, cr12, cr15, {7} @ │ │ │ │ + cdp2 2, 15, cr15, cr0, cr11, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, ror lr │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb91d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x84378c │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -43651,17 +43651,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d11, d0 │ │ │ │ - svclt 0x0000ff03 │ │ │ │ + svclt 0x0000fea3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb91e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrmi r4, [r4], -r2, lsr #26 │ │ │ │ bmi 0x8cc458 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @@ -43692,17 +43692,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d11, d16 │ │ │ │ - svclt 0x0000feb1 │ │ │ │ + svclt 0x0000fe51 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10feca8 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43710,21 +43710,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cb8c4 │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd08 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xbadb8 │ │ │ │ vqsub.s64 q1, q3, │ │ │ │ - svclt 0x0000fec5 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + svclt 0x0000fe65 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed00 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43732,21 +43732,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cb938 │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd08 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xbae10 │ │ │ │ vqsub.s64 q1, q3, │ │ │ │ - svclt 0x0000fe99 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + svclt 0x0000fe39 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed58 │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -43757,21 +43757,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fb91c │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd08 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xbae74 │ │ │ │ vqsub.s64 q1, q3, │ │ │ │ - svclt 0x0000fe67 │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + svclt 0x0000fe07 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb91fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12fed9c │ │ │ │ ldmibeq sl, {r0, r1, r3, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ vmlsvs.f32 s28, s6, s30 │ │ │ │ @@ -43786,39 +43786,39 @@ │ │ │ │ andvs r4, r2, r1, asr #4 │ │ │ │ b 0x10bbf38 │ │ │ │ stmib r0, {r0, r4, r6, r7, r9, ip, sp}^ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd38 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0xbaee8 │ │ │ │ vqsub.s64 q1, q3, │ │ │ │ - svclt 0x0000fe2d │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + svclt 0x0000fdcd │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103ee30 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, sl, asr #12 │ │ │ │ + adcpl pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - mcr2 2, 0, pc, cr8, cr6, {1} @ │ │ │ │ - eorseq sp, r2, r0, lsl #16 │ │ │ │ + stc2 2, cr15, [r8, #216]! @ 0xd8 │ │ │ │ + eorseq sp, r2, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2bee78 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmiblt sl, {r0, r3, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmdblt r9, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44045,15 +44045,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdbge r8, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e4a802 │ │ │ │ strtmi pc, [sl], -r3, lsr #19 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf86ef7e6 │ │ │ │ vabd.s32 q15, , q9 │ │ │ │ - svclt 0x0000fbef │ │ │ │ + svclt 0x0000fb8f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ @ instruction: 0x9e182901 │ │ │ │ @@ -44450,26 +44450,26 @@ │ │ │ │ @ instruction: 0xf04f460b │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ ldrb r4, [sp], r0, lsl #2 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r5], -sp, asr #12 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ blmi 0x27bd40 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fe32b0 │ │ │ │ - b 0x143b7f4 │ │ │ │ + b 0x143b674 │ │ │ │ stmdaeq r9!, {r0, r3, r4, r6}^ │ │ │ │ sbcvc lr, r5, r0, asr #20 │ │ │ │ stmdaeq lr, {r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ svcge 0x0023f47f │ │ │ │ @ instruction: 0xf7d5e6c1 │ │ │ │ svclt 0x0000f907 │ │ │ │ - eorseq sp, r2, r0, lsl #29 │ │ │ │ + eorseq sp, r2, r0, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ stmdavs r4!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ @@ -44525,15 +44525,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.32 @ instruction: 0xf487fab7 │ │ │ │ str r3, [sp, r0, lsr #8]! │ │ │ │ @ instruction: 0x46054637 │ │ │ │ @ instruction: 0x468446b2 │ │ │ │ ldrb r2, [r9, r0, asr #8] │ │ │ │ - @ instruction: 0xf82ef26b │ │ │ │ + @ instruction: 0xffcef26a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4606b095 │ │ │ │ stcge 12, cr10, [lr, #-24] @ 0xffffffe8 │ │ │ │ @@ -44638,29 +44638,29 @@ │ │ │ │ b 0xfe10bc84 │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - mvnvs pc, sl, asr #12 │ │ │ │ + msrvs R8_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ adcmi pc, fp, #268435460 @ 0x10000004 │ │ │ │ - mrc2 1, 2, pc, cr14, cr14, {7} │ │ │ │ - @ instruction: 0xff42f26a │ │ │ │ + ldc2l 1, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ + cdp2 2, 14, cr15, cr2, cr10, {3} │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ - eorseq sp, r2, r0, lsr #29 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - mlaseq r2, r8, lr, sp │ │ │ │ + mlaseq r2, r0, r7, sp │ │ │ │ + eorseq sp, r2, r0, ror #27 │ │ │ │ + eorseq sp, r2, r0, lsl ip │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -44685,15 +44685,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e8fbf1 │ │ │ │ - cdp2 2, 14, cr15, cr14, cr10, {3} │ │ │ │ + cdp2 2, 8, cr15, cr14, cr10, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ mcrne 0, 0, r4, cr8, cr9, {0} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ @@ -44722,80 +44722,80 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vhsub.s32 d17, d10, d12 │ │ │ │ - svclt 0x0000fd0f │ │ │ │ + svclt 0x0000fcaf │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d4 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0x4620b911 │ │ │ │ @ instruction: 0xffd6f7ff │ │ │ │ - stc2 0, cr15, [r0], #-624 @ 0xfffffd90 │ │ │ │ + blx 0xff077f72 │ │ │ │ svclt 0x0000e7f9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb92f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, ip, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ @ instruction: 0xf64ab182 │ │ │ │ - @ instruction: 0xf2c074f0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d042d │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 1, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ + stc2 1, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ vsubl.s8 q9, d0, d5 │ │ │ │ @ instruction: 0xf8c00201 │ │ │ │ @ instruction: 0xf7ff22d4 │ │ │ │ svclt 0x0000ffc9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - tstpcs r0, pc, lsl #22 @ p-variant is OBSOLETE │ │ │ │ + smlatbcs r0, pc, sl, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -r9, asr #24 │ │ │ │ + strmi pc, [r8], -r9, ror #23 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - @ instruction: 0x2100f9b1 │ │ │ │ + tstpcs r0, r1, asr r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -pc, asr #21 │ │ │ │ + strmi pc, [r8], -pc, ror #20 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x4c02c │ │ │ │ @@ -44825,40 +44825,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #2832 @ 0xb10 │ │ │ │ + andcs pc, r0, #1296 @ 0x510 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - ldrmi pc, [r0], -r1, lsr #29 │ │ │ │ + ldrmi pc, [r0], -r1, asr #28 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9309c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #3568 @ 0xdf0 │ │ │ │ + andcs pc, r0, #2032 @ 0x7f0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - ldrmi pc, [r0], -pc, asr #29 │ │ │ │ + ldrmi pc, [r0], -pc, ror #28 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb930e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -44869,25 +44869,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf7540 │ │ │ │ blvc 0x177544 │ │ │ │ - @ instruction: 0xf98cf114 │ │ │ │ + @ instruction: 0xf92cf114 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a0ae │ │ │ │ - stc2l 2, cr15, [sl, #-424]! @ 0xfffffe58 │ │ │ │ + stc2 2, cr15, [sl, #-424] @ 0xfffffe58 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x5775d8 │ │ │ │ @@ -44896,25 +44896,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf75b0 │ │ │ │ blvc 0x1775b4 │ │ │ │ - @ instruction: 0xf980f114 │ │ │ │ + @ instruction: 0xf920f114 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a11e │ │ │ │ - ldc2 2, cr15, [r2, #-424]! @ 0xfffffe58 │ │ │ │ + ldc2l 2, cr15, [r2], {106} @ 0x6a │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ blx 0xfec683dc │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe468428 │ │ │ │ blx 0xfecb864c │ │ │ │ @@ -44951,31 +44951,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - strbne pc, [r1, r1, ror #28] @ │ │ │ │ + strbne pc, [r1, r1, lsl #28] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - movwcs pc, #3609 @ 0xe19 @ │ │ │ │ + movwcs pc, #3513 @ 0xdb9 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - bfine pc, sp, (invalid: 28:1) @ │ │ │ │ + @ instruction: 0x17c1fdbd │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -45991,15 +45991,15 @@ │ │ │ │ bl 0xfe96b230 │ │ │ │ @ instruction: 0xf1060408 │ │ │ │ ldmibne r8!, {r3, r8, r9} │ │ │ │ rsceq r2, r2, r0, lsl #2 │ │ │ │ svclt 0x00d8429d │ │ │ │ pop {r3, r9, sp} │ │ │ │ vsra.s64 q2, q8, #35 │ │ │ │ - svclt 0x0000b917 │ │ │ │ + svclt 0x0000b8b7 │ │ │ │ vorr.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, ip, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ b 0x14008fc │ │ │ │ svclt 0x001404c4 │ │ │ │ @@ -50311,103 +50311,103 @@ │ │ │ │ @ instruction: 0xf1a78ff0 │ │ │ │ strcs r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ strmi r2, [r3], #-1280 @ 0xfffffb00 │ │ │ │ stmib r3!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ andscc r4, r0, #8388608 @ 0x800000 │ │ │ │ ldrmi r1, [r0, #2578] @ 0xa12 │ │ │ │ @ instruction: 0xe7eadcf8 │ │ │ │ - teqpvc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpvs r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c72201 │ │ │ │ - svclt 0x0000bd93 │ │ │ │ + svclt 0x0000bd33 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56604 @ 0xdd1c │ │ │ │ - rsbsmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + adcscc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicscc pc, r8, r9, asr #12 │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ - ldc2 0, cr15, [ip], #816 @ 0x330 │ │ │ │ - blx 0xe7d860 │ │ │ │ + mrrc2 0, 12, pc, ip, cr12 @ │ │ │ │ + @ instruction: 0xf9d8f0c8 │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rsbsmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + adcscc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicscc pc, r8, r9, asr #12 │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2 0, cr15, [ip], #816 @ 0x330 │ │ │ │ - blx 0xa7d880 │ │ │ │ + mcrr2 0, 12, pc, ip, cr12 @ │ │ │ │ + @ instruction: 0xf9c8f0c8 │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msrmi R8_usr, ip │ │ │ │ + msrcc (UNDEF: 96), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsmi pc, r4, ip, asr #4 │ │ │ │ + rsbscc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ vhsub.s d2, d0, d26 │ │ │ │ - svclt 0x0000fa81 │ │ │ │ - eorseq sp, r2, r8, ror #30 │ │ │ │ + svclt 0x0000fa21 │ │ │ │ + eorseq sp, r2, r8, lsr #29 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb987a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0ce0ff8 │ │ │ │ - @ instruction: 0xf64afc33 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + @ instruction: 0xf64afbd3 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - vpmin.s8 d31, d12, d3 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vmul.i8 d31, d28, d19 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0cb4008 │ │ │ │ - svclt 0x0000ba0b │ │ │ │ + svclt 0x0000b9ab │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb987d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vmls.i d20, d0, d0[4] │ │ │ │ umulllt r0, r2, r5, r4 │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d12, d0 │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf094002d │ │ │ │ - bicslt pc, r8, r7, ror #28 │ │ │ │ - blx 0x1efd93c │ │ │ │ + bicslt pc, r8, r7, lsl #28 │ │ │ │ + blx 0x6fd93c │ │ │ │ @ instruction: 0xf64d2315 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vmla.f d22, d16, d0[2] │ │ │ │ vand d16, d12, d18 │ │ │ │ - vsubl.s8 q10, d16, d28 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - tstpmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - mcrr2 0, 12, pc, r6, cr12 @ │ │ │ │ + blx 0xff9fd95a │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbmi pc, [r0], #588 @ 0x24c @ │ │ │ │ + strmi pc, [r0], #-588 @ 0xfffffdb4 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - orrvc pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + bicvs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41acf24c │ │ │ │ + mvncc pc, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-532 @ 0xfffffdec │ │ │ │ - @ instruction: 0xf8f4f1f9 │ │ │ │ + @ instruction: 0xf894f1f9 │ │ │ │ mov ip, sp │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r8, r0 │ │ │ │ mov r7, r1 │ │ │ │ mov r0, r2 │ │ │ │ mov r1, r3 │ │ │ │ ldm ip, {r2, r3, r4, r5, r6} │ │ │ │ @@ -50417,51 +50417,51 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x41698 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2da2f8 │ │ │ │ + b 0x2da238 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb988ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - cdp2 2, 0, cr15, cr2, cr7, {1} │ │ │ │ + stc2 2, cr15, [r2, #156]! @ 0x9c │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb988d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - @ instruction: 0xf2c07498 │ │ │ │ + @ instruction: 0xf2c064d8 │ │ │ │ @ instruction: 0xf1040432 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf0033410 │ │ │ │ adcmi pc, ip, #8640 @ 0x21c0 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0x14ed920 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, #12, 22 @ 0x3000 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bpl 0xfe0bd86c │ │ │ │ - blx 0xff07da66 │ │ │ │ + blx 0x187da66 │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r8, #-1280] @ 0xfffffb00 @ │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ cdppl 5, 5, cr15, cr9, cr0, {0} │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ @@ -50528,60 +50528,60 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r1, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwhi ip, #12291 @ 0x3003 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrvc pc, [r8], #1613 @ 0x64d │ │ │ │ + ldrbvs pc, [r8], #1613 @ 0x64d @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460e │ │ │ │ vcgt.s8 q8, q6, q12 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4607231b │ │ │ │ - blx 0xff17dbca │ │ │ │ + blx 0x197dbca │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46380378 │ │ │ │ vcgt.s8 d25, d10, d0 │ │ │ │ - vrshr.s64 d20, d28, #64 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ movtcs r0, #8749 @ 0x222d │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xfed7dbea │ │ │ │ + blx 0x157dbea │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ vqadd.s8 d22, d28, d24 │ │ │ │ - vqdmlal.s q10, d16, d0[7] │ │ │ │ + vsubw.s8 q10, q0, d28 │ │ │ │ @ instruction: 0xf8c0032d │ │ │ │ @ instruction: 0xf8c040a4 │ │ │ │ andlt r3, r3, ip, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #208896 @ 0x33000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strvc pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fad1 │ │ │ │ + @ instruction: 0xf500fa71 │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 1, cr5, [pc, #352] @ 0x41a7c │ │ │ │ @ instruction: 0xf8527b26 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8427302 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ stc 2, cr5, [r1, #340] @ 0x154 │ │ │ │ @@ -50616,26 +50616,26 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mrsmi ip, R12_fiq │ │ │ │ ... │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #56, 20 @ 0x38000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fa61 │ │ │ │ + @ instruction: 0xf500fa01 │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41b5c │ │ │ │ @ instruction: 0xf8527b2c │ │ │ │ @ instruction: 0xf8523c08 │ │ │ │ @ instruction: 0xf4434c04 │ │ │ │ @ instruction: 0xf8427308 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @@ -50676,26 +50676,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstmi pc, r1, lsr r2 @ │ │ │ │ ... │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98cc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #270336 @ 0x42000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500f9e5 │ │ │ │ + @ instruction: 0xf500f985 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41c54 │ │ │ │ @ instruction: 0xf8537b36 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50747,26 +50747,26 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi pc, r2, ror r2 @ │ │ │ │ ... │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #60, 20 @ 0x3c000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500f955 │ │ │ │ + @ instruction: 0xf500f8f5 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 5, cr5, [pc, #352] @ 0x41d74 │ │ │ │ @ instruction: 0xf8537b32 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50813,26 +50813,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ tstmi pc, r0, asr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #76, 20 @ 0x4c000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500f8d1 │ │ │ │ + @ instruction: 0xf500f871 │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @ instruction: 0xf5005558 │ │ │ │ @ instruction: 0xf5005255 │ │ │ │ @ instruction: 0xf5005455 │ │ │ │ @ instruction: 0xf8515e59 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ strtmi r5, [ip], r0, asr #32 │ │ │ │ @@ -50895,28 +50895,28 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r3, lsl r2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r2, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi fp, [sp], #-133 @ 0xffffff7b │ │ │ │ strmi r6, [lr], -sp, lsr #16 │ │ │ │ andls r4, r2, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33294 │ │ │ │ @ instruction: 0xf0a100c8 │ │ │ │ - @ instruction: 0xf1b0fc6d │ │ │ │ + @ instruction: 0xf1b0fc0d │ │ │ │ ldmib r6, {fp}^ │ │ │ │ svclt 0x00127500 │ │ │ │ beq 0xbdfac │ │ │ │ beq 0x7dfb0 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @@ -50983,19 +50983,19 @@ │ │ │ │ rsceq pc, ip, #13172736 @ 0xc90000 │ │ │ │ hvceq 13952 @ 0x3680 │ │ │ │ svclt 0x00489b02 │ │ │ │ strhtvs r6, [r3], -r2 │ │ │ │ movwcs lr, #6085 @ 0x17c5 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - orrslt pc, r0, pc, asr #17 │ │ │ │ + orrslt pc, r0, pc, ror #16 │ │ │ │ ldcne 3, cr2, [r9, #-4]! │ │ │ │ stmdavs r7, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - cmpplt r0, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, r7, ror #16 @ p-variant is OBSOLETE │ │ │ │ movwls r6, #14339 @ 0x3803 │ │ │ │ rsbscs lr, r7, lr, ror #14 │ │ │ │ addsvc pc, r0, lr, asr #13 │ │ │ │ ldrbeq pc, [r7, #-583]! @ 0xfffffdb9 @ │ │ │ │ strcc pc, [r0, #718]! @ 0x2ce │ │ │ │ ldrdcs lr, [r1], -sl │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -51014,15 +51014,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ subvs r4, r4, pc, lsl #12 │ │ │ │ andvs r4, r4, r1, lsl r6 │ │ │ │ addvs r4, r4, r5, lsl r6 │ │ │ │ smlabtvs r4, r4, r0, r6 │ │ │ │ stmib sp, {r3, r5, r6, r9, sl, lr}^ │ │ │ │ strls r4, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - mcrr2 0, 10, pc, sl, cr7 @ │ │ │ │ + blx 0xffafe2aa │ │ │ │ blgt 0x2139bc │ │ │ │ adcsvs r6, r0, r2, lsr r1 │ │ │ │ rscsvs r4, r1, r8, lsr #12 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ eorsvs r6, r3, #2818048 @ 0x2b0000 │ │ │ │ rsbsvs r6, r3, #7012352 @ 0x6b0000 │ │ │ │ adcsvs r6, r3, #11206656 @ 0xab0000 │ │ │ │ @@ -51106,30 +51106,30 @@ │ │ │ │ @ instruction: 0xf8d53c10 │ │ │ │ @ instruction: 0xf84c3f2c │ │ │ │ @ instruction: 0xf8d53c0c │ │ │ │ @ instruction: 0xf84c3f30 │ │ │ │ @ instruction: 0xf8d53c08 │ │ │ │ @ instruction: 0xf84c3f34 │ │ │ │ str r3, [r9, r4, lsl #24] │ │ │ │ - mcrr2 2, 6, pc, sl, cr4 @ │ │ │ │ + blx 0xffafeb0e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x19c5f30 │ │ │ │ strmi fp, [sp], -r3, lsr #1 │ │ │ │ addcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmib lr!, {r0, r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib lr, {r0, r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf0a7a801 │ │ │ │ - stmdage r1, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x7e456 │ │ │ │ + stmdage r1, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe87e454 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -51176,15 +51176,15 @@ │ │ │ │ @ instruction: 0xf8c43094 │ │ │ │ @ instruction: 0xf8de3f2c │ │ │ │ @ instruction: 0xf8c43098 │ │ │ │ @ instruction: 0xf8de3f30 │ │ │ │ @ instruction: 0xf8c4309c │ │ │ │ qasxmi r3, r1, r4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - blx 0x11fe532 │ │ │ │ + blx 0xff9fe530 │ │ │ │ blmi 0x94a298 │ │ │ │ blls 0x89c304 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -51213,35 +51213,35 @@ │ │ │ │ svccc 0x0028f8c4 │ │ │ │ ldrsbcc pc, [ip, #133]! @ 0x85 @ │ │ │ │ svccc 0x002cf8c4 │ │ │ │ andcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ svccc 0x0030f8c4 │ │ │ │ andcs lr, r1, lr, ror r7 │ │ │ │ vaba.s32 d30, d20, d25 │ │ │ │ - svclt 0x0000fb75 │ │ │ │ + svclt 0x0000fb15 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blmi 0x1053bb4 │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blvs 0x1a53d70 │ │ │ │ @ instruction: 0xf0a74691 │ │ │ │ - vpmax.s8 d31, d30, d9 │ │ │ │ + vpmax.s8 d31, d14, d25 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5a02395 │ │ │ │ @ instruction: 0xf024743e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2971 @ 0xb9b │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - cdp2 0, 13, cr15, cr10, cr2, {6} │ │ │ │ + cdp2 0, 7, cr15, cr10, cr2, {6} │ │ │ │ mvnlt r4, r6, lsl #12 │ │ │ │ strtmi r4, [sl], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ @ instruction: 0x46414633 │ │ │ │ ldrtmi r4, [sl], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -51256,63 +51256,63 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a843f0 │ │ │ │ - vtst.8 , q15, │ │ │ │ + vtst.8 d27, d30, d5 │ │ │ │ vqdmlal.s q9, d16, d2[0] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d29, d30 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - ldc2 2, cr15, [r0], {86} @ 0x56 │ │ │ │ - @ instruction: 0xf804f10b │ │ │ │ + ldc2 2, cr15, [r0], #-344 @ 0xfffffea8 │ │ │ │ + @ instruction: 0xffa4f10a │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d12, d2 │ │ │ │ - vmla.i d21, d0, d0[2] │ │ │ │ + vaddl.s8 q10, d16, d8 │ │ │ │ strls r0, [r0, #-45] @ 0xffffffd3 │ │ │ │ - ldc2l 1, cr15, [r0], {20} │ │ │ │ + ldc2l 1, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0x4622e79f │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d20, d16, d0[0] │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - ldr pc, [r6, r7, asr #25] │ │ │ │ - blx 0xffa7edd0 │ │ │ │ + ldr pc, [r6, r7, ror #24] │ │ │ │ + blx 0xfe27edd0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], sl, lsl #1 │ │ │ │ strmi r4, [r7], -r5, asr #22 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ ldmdavs fp, {r1, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ blvs 0x1c4306c │ │ │ │ - @ instruction: 0xf9fcf0a7 │ │ │ │ + @ instruction: 0xf99cf0a7 │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ blcs 0x5c4f0 │ │ │ │ movwcs sp, #317 @ 0x13d │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - cdp2 0, 4, cr15, cr12, cr2, {6} │ │ │ │ + stc2l 0, cr15, [ip, #776]! @ 0x308 │ │ │ │ teqlt r8, #5242880 @ 0x500000 │ │ │ │ addcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7cd3580 │ │ │ │ strbmi lr, [r9], -lr, ror #28 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ strbmi r4, [r1], -fp, lsr #12 │ │ │ │ @@ -51331,70 +51331,70 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0a847f0 │ │ │ │ - vtst.8 , q7, │ │ │ │ + @ instruction: 0xf0a747f0 │ │ │ │ + vrecps.f32 , q15, │ │ │ │ vqdmlal.s q9, d16, d0[0] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d19, d30 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ strcs r2, [r0, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffe7ee96 │ │ │ │ - @ instruction: 0xff6cf10a │ │ │ │ + blx 0xfe67ee96 │ │ │ │ + @ instruction: 0xff0cf10a │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vrshl.s8 d20, d2, d12 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d20, d16, d0[7] │ │ │ │ strls r0, [r0], -sp, lsr #32 │ │ │ │ - ldc2 1, cr15, [r8], #-80 @ 0xffffffb0 │ │ │ │ + blx 0xff67e9aa │ │ │ │ @ instruction: 0x4622e795 │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - str pc, [ip, pc, lsr #24] │ │ │ │ - blx 0x147ef00 │ │ │ │ + str pc, [ip, pc, asr #23] │ │ │ │ + @ instruction: 0xf9f0f264 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9977c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ bmi 0xd4b3e0 │ │ │ │ blvs 0x11ae7b8 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb33 │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - ldc2l 0, cr15, [r0, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [r0, #-668] @ 0xfffffd64 │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc] │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c24618 │ │ │ │ - strmi pc, [r1], -r9, lsr #27 │ │ │ │ + strmi pc, [r1], -r9, asr #26 │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7dad0de │ │ │ │ @ instruction: 0x23bcf24e │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ blcs 0x64664 │ │ │ │ @@ -51405,55 +51405,55 @@ │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, sp, lr}^ │ │ │ │ vmax.s16 d22, d6, d6 │ │ │ │ - @ instruction: 0xf10afb83 │ │ │ │ - blls 0x202208 │ │ │ │ + @ instruction: 0xf10afb23 │ │ │ │ + blls 0x202088 │ │ │ │ bls 0x153e34 │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ - andsvs pc, r8, ip, asr #4 │ │ │ │ + subspl pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1149400 │ │ │ │ - str pc, [ip, r3, asr #23]! │ │ │ │ + str pc, [ip, r3, ror #22]! │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - subsvs pc, r4, ip, asr #4 │ │ │ │ + addspl pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfeefeaa6 │ │ │ │ + blx 0x16feaa6 │ │ │ │ vabd.s32 d30, d20, d19 │ │ │ │ - svclt 0x0000f9db │ │ │ │ + svclt 0x0000f97b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ bmi 0xd4b4cc │ │ │ │ blvs 0x11ae8a4 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb3b │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - ldc2l 0, cr15, [sl], #668 @ 0x29c │ │ │ │ + ldc2 0, cr15, [sl], {167} @ 0xa7 │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc :64], r0 │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4629725e │ │ │ │ @ instruction: 0xf0c24618 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e1 │ │ │ │ strtmi r0, [r0], -r0, lsl #3 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ sbcsle r2, sp, r0, lsl #16 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vrsra.s64 d18, d30, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -51464,36 +51464,36 @@ │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - blx 0x37f06e │ │ │ │ - cdp2 1, 8, cr15, cr0, cr10, {0} │ │ │ │ + blx 0xfeb7f06c │ │ │ │ + cdp2 1, 2, cr15, cr0, cr10, {0} │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d21, d12, d2 │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ strls r0, [r0], #-45 @ 0xffffffd3 │ │ │ │ - blx 0x137eb82 │ │ │ │ + blx 0xffb7eb80 │ │ │ │ strmi lr, [r1], -fp, lsr #15 │ │ │ │ vmax.s8 d20, d12, d26 │ │ │ │ - vshr.s64 d22, d28, #64 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - str pc, [r2, r3, asr #22]! │ │ │ │ - @ instruction: 0xf964f264 │ │ │ │ + str pc, [r2, r3, ror #21]! │ │ │ │ + @ instruction: 0xf904f264 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ andcs r2, r3, r0, ror #4 │ │ │ │ - stc2l 0, cr15, [r2], #776 @ 0x308 │ │ │ │ + stc2 0, cr15, [r2], {194} @ 0xc2 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ vrshr.s64 d19, d8, #64 │ │ │ │ @ instruction: 0x21770295 │ │ │ │ orrsvc pc, r0, lr, asr #13 │ │ │ │ stceq 0, cr15, [sp], #316 @ 0x13c │ │ │ │ ldcvc 6, cr15, [r0], {206} @ 0xce │ │ │ │ @@ -51528,50 +51528,50 @@ │ │ │ │ ldrvs r6, [sl], #-921 @ 0xfffffc67 │ │ │ │ ldrvs r6, [r9, #-1180] @ 0xfffffb64 │ │ │ │ ldrvs r6, [sl, #1368] @ 0x558 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmla.f32 d27, d14, d0 │ │ │ │ - vqdmlal.s q8, d0, d0[1] │ │ │ │ + @ instruction: 0xf64dbd10 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ vcge.s8 d16, d12, d18 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vqsub.s32 q1, , │ │ │ │ - svclt 0x0000f931 │ │ │ │ + svclt 0x0000f8d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcc r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ andmi r4, r1, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf097d113 │ │ │ │ - @ instruction: 0xf000fff5 │ │ │ │ + @ instruction: 0xf000ff95 │ │ │ │ blcs 0x6834b8 │ │ │ │ vand d29, d4, d11 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ tstcs r0, r0, lsr #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4602bd10 │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ - mcrr2 0, 10, pc, r2, cr7 @ │ │ │ │ + blx 0xff8feb1a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf010bd10 │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - ldc2 0, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ + blx 0xff47eb3e │ │ │ │ svclt 0x0000e7ec │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a0b08d │ │ │ │ vst3.8 {d21-d23}, [pc], r8 │ │ │ │ @@ -51581,15 +51581,15 @@ │ │ │ │ strmi r0, [r5], -r0, lsl #20 │ │ │ │ @ instruction: 0xf44f3c10 │ │ │ │ @ instruction: 0xf6cf6b7e │ │ │ │ @ instruction: 0xf8cd7bff │ │ │ │ strtmi fp, [r0], -r4, lsr #32 │ │ │ │ stc2l 7, cr15, [r2, #832] @ 0x340 │ │ │ │ @ instruction: 0xf0944620 │ │ │ │ - strmi pc, [r6], -sp, ror #31 │ │ │ │ + strmi pc, [r6], -sp, lsl #31 │ │ │ │ @ instruction: 0xf7d04620 │ │ │ │ strtmi pc, [r0], -r9, lsl #28 │ │ │ │ mcr2 7, 4, pc, cr2, cr0, {6} @ │ │ │ │ vacge.f32 d2, d0, d2 │ │ │ │ mcrcs 1, 0, r8, cr0, cr14, {0} │ │ │ │ subhi pc, r5, #64, 6 │ │ │ │ blcs 0x48a2d0 │ │ │ │ @@ -51602,30 +51602,30 @@ │ │ │ │ eorseq r0, pc, #191 @ 0xbf │ │ │ │ eorseq r0, pc, #-268435453 @ 0xf0000003 │ │ │ │ eorseq r0, pc, #-268435453 @ 0xf0000003 │ │ │ │ adcseq r0, r2, pc, lsr r2 │ │ │ │ andseq r0, r2, r2, lsl r0 │ │ │ │ blvs 0xffa8b538 │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - blx 0xffe7ec46 │ │ │ │ + blx 0xfe67ec46 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d58113 │ │ │ │ stmdavs r0, {r3, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0x71154 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r7 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5a5d057 │ │ │ │ strtmi r5, [sl], -r8, lsl #6 │ │ │ │ addvs pc, r4, #13828096 @ 0xd30000 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - cdp2 0, 1, cr15, cr8, cr3, {6} │ │ │ │ + ldc2 0, cr15, [r8, #780]! @ 0x30c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldcle 0, cr8, [lr], {251} @ 0xfb │ │ │ │ @ instruction: 0xf0004242 │ │ │ │ ldreq r0, [r1, r1, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ ldrbeq r0, [r0, -r2, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -51647,29 +51647,29 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001fa03 │ │ │ │ @ instruction: 0xf0404210 │ │ │ │ @ instruction: 0xf010811a │ │ │ │ @ instruction: 0xf04000a0 │ │ │ │ addsmi r8, r9, #-1073741821 @ 0xc0000003 │ │ │ │ tstphi r6, r0 @ p-variant is OBSOLETE │ │ │ │ - cmppeq r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + orrsvc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpvs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f712c5 │ │ │ │ - addlt pc, r2, #31, 30 @ 0x7c │ │ │ │ + addlt pc, r2, #3056 @ 0xbf0 │ │ │ │ movwvs pc, #5709 @ 0x164d @ │ │ │ │ svclt 0x00184550 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ blvs 0xffae2cd4 │ │ │ │ andcs r2, r5, r1, lsl #2 │ │ │ │ - blx 0x1c7ecbe │ │ │ │ + blx 0x47ecbe │ │ │ │ @ instruction: 0xf0a74628 │ │ │ │ - ldrb pc, [r8, -pc, asr #31] @ │ │ │ │ + ldrb pc, [r8, -pc, ror #30] @ │ │ │ │ strpl pc, [r0], r5, lsl #10 │ │ │ │ @ instruction: 0xf8862301 │ │ │ │ @ instruction: 0xf8953200 │ │ │ │ bcs 0x4af6c │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf5b169e9 │ │ │ │ vrecps.f32 q9, q0, q8 │ │ │ │ @@ -51681,15 +51681,15 @@ │ │ │ │ strdeq r2, [r4], -fp │ │ │ │ andeq r2, r4, sp, lsl sl │ │ │ │ andeq r2, r4, pc, lsl #22 │ │ │ │ andeq r2, r4, pc, lsl #22 │ │ │ │ ldrdeq r2, [r4], -sp │ │ │ │ andeq r2, r4, r9, asr #21 │ │ │ │ @ instruction: 0xf0924620 │ │ │ │ - @ instruction: 0xf895fbdf │ │ │ │ + @ instruction: 0xf895fb7f │ │ │ │ blvs 0xffb0afb0 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ mvnvs r4, #318767104 @ 0x13000000 │ │ │ │ blvs 0xffb3c9b4 │ │ │ │ @ instruction: 0xf00042bb │ │ │ │ vhadd.s8 q4, q8, │ │ │ │ @@ -51704,20 +51704,20 @@ │ │ │ │ blvs 0xfeb26824 │ │ │ │ svclt 0x004407da │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ mvnvs r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf885bf48 │ │ │ │ str r2, [r9, sp, asr #2]! │ │ │ │ @ instruction: 0xf05b4628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ msrhi CPSR_sx, r0 │ │ │ │ strbcc pc, [r8, #-2261] @ 0xfffff72b @ │ │ │ │ ldr r6, [pc, fp, lsr #32] │ │ │ │ stmdavs lr!, {r3, r5, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [lr, #-364] @ 0xfffffe94 │ │ │ │ + stc2 0, cr15, [lr], #364 @ 0x16c │ │ │ │ stmdacs r0, {r8, r9, sp} │ │ │ │ msrhi CPSR_fx, r0 │ │ │ │ strbvs pc, [r8, #-2245] @ 0xfffff73b @ │ │ │ │ strbcc pc, [ip, #-2245] @ 0xfffff73b @ │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf895e790 │ │ │ │ blcs 0x4f038 │ │ │ │ @@ -51742,109 +51742,109 @@ │ │ │ │ andeq r2, r4, sp, lsl sl │ │ │ │ andeq r2, r4, r7, lsl #27 │ │ │ │ andeq r2, r4, r3, lsl sl │ │ │ │ andeq r2, r4, r7, lsl #27 │ │ │ │ andeq r2, r4, sp, lsl sl │ │ │ │ andeq r2, r4, r1, ror #22 │ │ │ │ @ instruction: 0xf0944620 │ │ │ │ - @ instruction: 0xe759fd5f │ │ │ │ + smmlsr r9, pc, ip, pc @ │ │ │ │ blcs 0x543d0 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr9, cr15, {1} │ │ │ │ smlattcs r2, sl, fp, r6 │ │ │ │ @ instruction: 0xf0a72004 │ │ │ │ - strb pc, [pc, -r1, asr #21] @ │ │ │ │ + strb pc, [pc, -r1, ror #20] @ │ │ │ │ strtmi r6, [r8], -fp, ror #18 │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r1, r8, r9, ip, pc}^ │ │ │ │ stmiavs fp!, {r0, r8, r9, ip, pc} │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #2517 @ 0x9d5 │ │ │ │ - @ instruction: 0xf9a8f0ba │ │ │ │ + @ instruction: 0xf948f0ba │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r0, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ ldr r6, [r5, -r8, lsr #32]! │ │ │ │ ldrmi r6, [r8], -r9, ror #23 │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - blx 0xfedfeec8 │ │ │ │ + blx 0x15feec8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8d5af3b │ │ │ │ stmdavs r1, {r3, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061b │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf8860110 │ │ │ │ @ instruction: 0xf47f3200 │ │ │ │ str sl, [r9, -ip, lsr #30]! │ │ │ │ addsmi r9, r3, #36864 @ 0x9000 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0xf05b4628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrbcc pc, [r0, #-2261] @ 0xfffff72b @ │ │ │ │ ldrb r6, [r8, -fp, lsr #32] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r0], #852 @ 0x354 │ │ │ │ - blx 0x1e7eeac │ │ │ │ + blx 0x67eeac │ │ │ │ tstcs r2, r6, lsl #14 │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ stmdbvs r0, {r0, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfe7feeba │ │ │ │ + blx 0xffeeba │ │ │ │ tstcs r4, r0, asr #12 │ │ │ │ mcr2 7, 0, pc, cr2, cr15, {7} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vaddl.u q4, d31, d23 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r0, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ blcs 0x67848 │ │ │ │ vsra.u64 , , #1 │ │ │ │ @ instruction: 0xf0a48f5b │ │ │ │ - bl 0xfea01ad0 │ │ │ │ + bl 0xfea01950 │ │ │ │ submi r0, r1, #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00b0749 │ │ │ │ bl 0xfee02410 │ │ │ │ svclt 0x00180608 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ ldr r6, [lr, -lr, lsr #32] │ │ │ │ movwcs r6, #6190 @ 0x182e │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c24631 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r0, r5, r6, ip, lr, pc} │ │ │ │ stmdavs lr!, {r3, r9, sp}^ │ │ │ │ stmdavs r3, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r4, #30257 @ 0x7631 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ - blx 0x11fefa8 │ │ │ │ + @ instruction: 0xf9e6f0c2 │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ movwls r6, #43011 @ 0xa803 │ │ │ │ movwls r6, #47171 @ 0xb843 │ │ │ │ - blx 0x16fef42 │ │ │ │ + blx 0xffefef40 │ │ │ │ smlatbcs r8, r8, r8, r6 │ │ │ │ ldc2 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ rsble r2, r3, r0, lsl #16 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xbc0ae9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084599 │ │ │ │ @ instruction: 0xd1034590 │ │ │ │ ldcllt 8, cr14, [r6], #-768 @ 0xfffffd00 │ │ │ │ mvnsle r2, r0, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blx 0x15fef76 │ │ │ │ + blx 0xffdfef74 │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ bls 0x207504 │ │ │ │ strbmi r4, [sl, #-1547] @ 0xfffff9f5 │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sadd16mi fp, r9, r4 │ │ │ │ @ instruction: 0xf04f2101 │ │ │ │ @@ -51860,41 +51860,41 @@ │ │ │ │ ldrbcc pc, [r0, #-2261] @ 0xfffff72b @ │ │ │ │ @ instruction: 0xf895e6d8 │ │ │ │ tstcs r4, sp, asr #2 │ │ │ │ strmi r6, [r8], -sl, ror #23 │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #8964 @ 0x2304 │ │ │ │ @ instruction: 0xf0a71ad2 │ │ │ │ - @ instruction: 0xe66df9df │ │ │ │ + @ instruction: 0xe66df97f │ │ │ │ ldrbvs pc, [r0, #-2245] @ 0xfffff73b @ │ │ │ │ ldrbeq pc, [r4, #-2245] @ 0xfffff73b @ │ │ │ │ @ instruction: 0x4630e6d4 │ │ │ │ - ldc2l 0, cr15, [r2, #-604]! @ 0xfffffda4 │ │ │ │ + ldc2 0, cr15, [r2, #-604] @ 0xfffffda4 │ │ │ │ svceq 0x0008f010 │ │ │ │ svclt 0x000c4632 │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf0a7200b │ │ │ │ - strt pc, [r6], sp, asr #19 │ │ │ │ + strt pc, [r6], sp, ror #18 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffb0d970 │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe70b580 │ │ │ │ ldrb r6, [r1], -fp, ror #7 │ │ │ │ @ instruction: 0xf0a72008 │ │ │ │ - strb pc, [sp], -r3, lsl #19 @ │ │ │ │ - blx 0x17f01a │ │ │ │ + strb pc, [sp], -r3, lsr #18 @ │ │ │ │ + blx 0xfe97f018 │ │ │ │ @ instruction: 0x4632e695 │ │ │ │ vmax.s8 d20, d12, d24 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vsra.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf0b9012d │ │ │ │ - @ instruction: 0xf7cdffeb │ │ │ │ + @ instruction: 0xf7cdff8b │ │ │ │ vceq.f32 d31, d28, d15 │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ - @ instruction: 0xf114002d │ │ │ │ - strb pc, [r1], pc, lsl #16 @ │ │ │ │ + vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf113002d │ │ │ │ + strb pc, [r1], pc, lsr #31 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf64f460d │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ @@ -51970,68 +51970,68 @@ │ │ │ │ subcc pc, ip, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf8c06893 │ │ │ │ ldmdbvs r3, {r4, r5, sl, ip, sp} │ │ │ │ @ instruction: 0xf8c0035b │ │ │ │ @ instruction: 0x20003eb8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbeq pc, r0, lr, asr #4 │ │ │ │ + adcvc pc, r0, sp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - ldcllt 0, cr15, [r6, #808]! @ 0x328 │ │ │ │ + ldclt 0, cr15, [r6, #808] @ 0x328 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - vhadd.s8 d27, d30, d2 │ │ │ │ - vmls.f d16, d0, d0[4] │ │ │ │ + @ instruction: 0xf64db082 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ strmi r0, [r0], sp, lsr #4 │ │ │ │ - @ instruction: 0xf872f0cb │ │ │ │ + @ instruction: 0xf812f0cb │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - adcsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + rscscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcgt.s8 d25, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[6] │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ movtcs r0, #8493 @ 0x212d │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0xf105f863 │ │ │ │ + @ instruction: 0xf105f803 │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 q9, q5, │ │ │ │ - vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ - @ instruction: 0xf0cb0132 │ │ │ │ - @ instruction: 0xf105f853 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf0ca0132 │ │ │ │ + @ instruction: 0xf105fff3 │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcge.s8 d18, d10, d5 │ │ │ │ - vrshr.s64 d20, d4, #64 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ - @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf106f843 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf0ca012d │ │ │ │ + @ instruction: 0xf106ffe3 │ │ │ │ @ instruction: 0x468002bc │ │ │ │ mvnpl pc, r3, asr #12 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - ldrtmi pc, [r8], -r5, lsl #19 @ │ │ │ │ + ldrtmi pc, [r8], -r5, lsr #18 @ │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0c62206 │ │ │ │ - movwcs pc, #2105 @ 0x839 @ │ │ │ │ + @ instruction: 0xf0c52206 │ │ │ │ + movwcs pc, #4057 @ 0xfd9 @ │ │ │ │ @ instruction: 0x36c04619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ andsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ - stc2 0, cr15, [r8], #-800 @ 0xfffffce0 │ │ │ │ + blx 0xff27f2f2 │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d3, d1 │ │ │ │ vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6420204 │ │ │ │ vorr.i32 d22, #256 @ 0x00000100 │ │ │ │ strbvs r0, [r2, #772]! @ 0x304 │ │ │ │ vmax.s8 q11, , │ │ │ │ @@ -52061,34 +52061,34 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf930f1f1 │ │ │ │ + @ instruction: 0xf8d0f1f1 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - orrvc pc, r8, ip, asr #4 │ │ │ │ + bicvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s16 d20, d2, d24 │ │ │ │ - vpadd.i8 d31, d26, d9 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vpadd.i8 d31, d10, d25 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - addvc pc, ip, ip, asr #4 │ │ │ │ + sbcvs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9faf1f0 │ │ │ │ + @ instruction: 0xf99af1f0 │ │ │ │ @ instruction: 0xf0cb4605 │ │ │ │ - @ instruction: 0x4603f899 │ │ │ │ + @ instruction: 0x4603f839 │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ - blx 0x15ff870 │ │ │ │ + @ instruction: 0xf9f6f1f1 │ │ │ │ @ instruction: 0xf1e94628 │ │ │ │ - strtmi pc, [r0], -pc, lsr #19 │ │ │ │ + strtmi pc, [r0], -pc, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -52107,21 +52107,21 @@ │ │ │ │ ldrtmi r4, [r0], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r1, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr12, cr15, {7} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff28f007 │ │ │ │ svclt 0x0008428d │ │ │ │ rscle r4, r0, r6, lsl #5 │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvc pc, ip, ip, asr #4 │ │ │ │ + rscvs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcscs r4, pc, #1024 @ 0x400 │ │ │ │ - ldc2 2, cr15, [r0], #184 @ 0xb8 │ │ │ │ - eorseq lr, r2, r0, lsr #4 │ │ │ │ + mrrc2 2, 2, pc, r0, cr14 @ │ │ │ │ + eorseq lr, r2, r0, ror #2 │ │ │ │ @ instruction: 0xf413694b │ │ │ │ mrsle r3, ELR_hyp │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ teqlt r1, ip, asr r3 │ │ │ │ bicscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -52132,120 +52132,120 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #6400 @ 0x1900 │ │ │ │ vmax.s8 d20, d12, d13 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0ca3410 │ │ │ │ - strls pc, [r0], #-3909 @ 0xfffff0bb │ │ │ │ + strls pc, [r0], #-3813 @ 0xfffff11b │ │ │ │ movtcs r4, #9732 @ 0x2604 │ │ │ │ - adcsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + rscscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff38f0ca │ │ │ │ + cdp2 0, 13, cr15, cr8, cr10, {6} │ │ │ │ adcspl pc, r8, r4, asr #17 │ │ │ │ - bicvc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + movwvc pc, #16972 @ 0x424c @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ addcc pc, ip, r0, asr #17 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ tstlt fp, fp, asr r8 │ │ │ │ addscc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r2, r4, r0, lr │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #53248 @ 0xd000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - @ instruction: 0xf500fe53 │ │ │ │ + @ instruction: 0xf500fdf3 │ │ │ │ @ instruction: 0xf8905040 │ │ │ │ andlt r0, r3, r2, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - @ instruction: 0xf500fe2d │ │ │ │ + @ instruction: 0xf500fdcd │ │ │ │ vhsub.s8 , q6, │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vorr.i32 d23, #3072 @ 0x00000c00 │ │ │ │ vcgt.s8 d16, d12, d29 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf852002d │ │ │ │ @ instruction: 0xf0122c08 │ │ │ │ svclt 0x00080f04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #20, 20 @ 0x14000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - @ instruction: 0xf500fdfb │ │ │ │ + @ instruction: 0xf500fd9b │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt fp, ip, asr r3 │ │ │ │ cmppeq r0, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x181456 │ │ │ │ subeq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x18146e │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2l 0, cr15, [r6, #808] @ 0x328 │ │ │ │ + stc2l 0, cr15, [r6, #-808]! @ 0xfffffcd8 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cmppmi r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802354 │ │ │ │ andlt r3, r2, sp, asr r3 │ │ │ │ @@ -52259,143 +52259,143 @@ │ │ │ │ @ instruction: 0xf8c0335d │ │ │ │ andlt r4, r2, ip, asr #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 0, cr15, [r4, #808] @ 0x328 │ │ │ │ + stc2 0, cr15, [r4, #-808]! @ 0xfffffcd8 │ │ │ │ movtpl pc, #62720 @ 0xf500 @ │ │ │ │ andne lr, r2, #1359872 @ 0x14c000 │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5000202 │ │ │ │ stmdb r3, {r6, ip, lr}^ │ │ │ │ @ instruction: 0xf8801202 │ │ │ │ andlt r4, r2, r2, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r0, [ip, r2, lsl #4]! │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #151552 @ 0x25000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - andcs pc, r0, #5312 @ 0x14c0 │ │ │ │ + andcs pc, r0, #62208 @ 0xf300 │ │ │ │ vmax.s8 d20, d12, d4 │ │ │ │ - vsubw.s8 q10, q0, d13 │ │ │ │ + vqdmlal.s , d0, d1[3] │ │ │ │ @ instruction: 0xf6420322 │ │ │ │ - vsra.s64 d18, d21, #64 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6400122 │ │ │ │ - vmla.i d23, d0, d1[6] │ │ │ │ + vaddl.s8 q11, d16, d25 │ │ │ │ @ instruction: 0xf1de0022 │ │ │ │ - vmul.i8 , q2, │ │ │ │ + vtst.8 , q10, │ │ │ │ vmov.i32 q10, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf5040295 │ │ │ │ vcgt.s8 , , q0 │ │ │ │ bl 0x15f880 │ │ │ │ ldmdavc r2, {r0, sl, fp} │ │ │ │ strteq pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00080200 │ │ │ │ @ instruction: 0xf84c2001 │ │ │ │ svclt 0x00182c04 │ │ │ │ andne pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04f5062 │ │ │ │ vand , q14, │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ @ instruction: 0xf8c31524 │ │ │ │ @ instruction: 0xf8c324f4 │ │ │ │ strdlt r0, [r2], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - @ instruction: 0xf500fcfd │ │ │ │ + @ instruction: 0xf500fc9d │ │ │ │ @ instruction: 0xf8d65640 │ │ │ │ @ instruction: 0xf1de0420 │ │ │ │ - @ instruction: 0xf8d6ff93 │ │ │ │ + @ instruction: 0xf8d6ff33 │ │ │ │ biclt r0, r0, ip, lsl #14 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e85502 │ │ │ │ - qadd8mi pc, r0, r7 @ │ │ │ │ + qasxmi pc, r0, r7 @ │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e82202 │ │ │ │ - @ instruction: 0xf8d6ff89 │ │ │ │ + @ instruction: 0xf8d6ff29 │ │ │ │ bicslt r0, r8, r0, lsl r7 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e85502 │ │ │ │ - qsub16mi pc, r0, fp @ │ │ │ │ + qadd16mi pc, r0, fp @ │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - svclt 0x006af1e8 │ │ │ │ + svclt 0x000af1e8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #167936 @ 0x29000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2 0, cr15, [sl], {202} @ 0xca │ │ │ │ + ldc2 0, cr15, [sl], #-808 @ 0xfffffcd8 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstppl r3, #0, 10 @ p-variant is OBSOLETE │ │ │ │ cmppcs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andcs fp, r4, #-2147483598 @ 0x80000032 │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ @@ -52423,49 +52423,49 @@ │ │ │ │ vmlal.u q9, d1, d0[0] │ │ │ │ b 0x141bbf8 │ │ │ │ b 0x10c7f04 │ │ │ │ svclt 0x000c1281 │ │ │ │ tstcs r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4430a │ │ │ │ strb r2, [ip, r8, lsl #1] │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ cdpmi 0, 11, cr11, cr12, cr11, {4} │ │ │ │ @ instruction: 0x460d231b │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d8 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - ldc2 0, cr15, [sl], #-808 @ 0xfffffcd8 │ │ │ │ + blx 0xff6ff96a │ │ │ │ strpl pc, [r0, -r0, lsl #10] │ │ │ │ movwpl pc, #34048 @ 0x8500 @ │ │ │ │ movwls r3, #37648 @ 0x9310 │ │ │ │ cmppmi ip, #9895936 @ p-variant is OBSOLETE @ 0x970000 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf5008152 │ │ │ │ - @ instruction: 0xf64c5608 │ │ │ │ - vorr.i16 d16, #1024 @ 0x0400 │ │ │ │ + vmax.s8 d21, d12, d8 │ │ │ │ + vorr.i16 , #1024 @ 0x0400 │ │ │ │ @ instruction: 0xf64a0b2d │ │ │ │ - vmvn.i16 d21, #8 @ 0x0008 │ │ │ │ + vmvn.i16 q10, #8 @ 0x0008 │ │ │ │ @ instruction: 0xf64b082d │ │ │ │ - vmlsl.s8 q11, d0, d8 │ │ │ │ + vmull.s , d0, d0[2] │ │ │ │ @ instruction: 0x46810a32 │ │ │ │ ldrbmi r3, [r9], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8564622 │ │ │ │ strtmi r3, [r8], -r4, lsl #30 │ │ │ │ - blx 0xdffac0 │ │ │ │ + @ instruction: 0xf9d6f10f │ │ │ │ movweq pc, #12292 @ 0x3004 @ │ │ │ │ strtmi r2, [r8], -r3, lsl #22 │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strcc r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ - blx 0xb7fad4 │ │ │ │ + @ instruction: 0xf9ccf10f │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ strbpl pc, [pc], -r9, lsl #10 @ │ │ │ │ tstcc r2, r6, asr r9 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ @ instruction: 0xf8d780d7 │ │ │ │ @ instruction: 0xf8d73420 │ │ │ │ @ instruction: 0xf0030e50 │ │ │ │ @@ -52486,91 +52486,91 @@ │ │ │ │ andseq r0, fp, #98566144 @ 0x5e00000 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strbvs pc, [r0], r6 @ │ │ │ │ cmnpmi ip, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ stmdbeq r0, {r1, r4, r5, r8, r9, lr}^ │ │ │ │ smladeq fp, sl, r3, r4 │ │ │ │ @ instruction: 0xf64cbf58 │ │ │ │ - b 0x10d059c │ │ │ │ + b 0x10cc69c │ │ │ │ svclt 0x00587280 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf8d7d50c │ │ │ │ vceq.f32 q8, q6, q12 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ vcgt.s8 d16, d12, d29 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x460bbf18 │ │ │ │ smlabteq r8, r2, r3, pc @ │ │ │ │ cmnle pc, r0, lsl #18 │ │ │ │ mcrne 8, 3, pc, cr8, cr7, {6} @ │ │ │ │ - rscsvc pc, r8, ip, asr #4 │ │ │ │ + eorsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ orreq lr, r1, r7, lsl #22 │ │ │ │ mrcne 8, 0, APSR_nzcv, cr4, cr1, {6} │ │ │ │ svceq 0x0001f011 │ │ │ │ - tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ stmib sp, {r9, fp, sp}^ │ │ │ │ svclt 0x00ac3104 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ - msreq R8_usr, ip │ │ │ │ + msrvc (UNDEF: 96), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf012205a │ │ │ │ andls r5, r0, r0, lsl #30 │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122043 │ │ │ │ svclt 0x000c5f80 │ │ │ │ ldrbcs r2, [r6], -sp, lsr #12 │ │ │ │ svcvc 0x0080f012 │ │ │ │ andls r9, r1, r2, lsl #12 │ │ │ │ strbcs fp, [r1], -ip, lsl #30 │ │ │ │ @ instruction: 0x46282654 │ │ │ │ @ instruction: 0xf10f9603 │ │ │ │ - blls 0x281e3c │ │ │ │ + blls 0x281cbc │ │ │ │ strble r0, [sl, #-922] @ 0xfffffc66 │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbcc pc, [r0, #-2265]! @ 0xfffff727 @ │ │ │ │ svceq 0x000ef013 │ │ │ │ addshi pc, sp, r0, asr #32 │ │ │ │ andsle r0, sl, fp, lsl r7 │ │ │ │ - beq 0x17810f4 │ │ │ │ + bvc 0xfe7800f4 │ │ │ │ beq 0xbc02c8 │ │ │ │ @ instruction: 0xf5062600 │ │ │ │ rsbseq r7, r2, lr, asr #25 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ bl 0x21511c │ │ │ │ strtmi r0, [r8], -ip, asr #25 │ │ │ │ @ instruction: 0x3c84e9dc │ │ │ │ strgt lr, [r1], -sp, asr #19 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf10f3c04 │ │ │ │ - adcsmi pc, r4, #2080768 @ 0x1fc000 │ │ │ │ + adcsmi pc, r4, #507904 @ 0x7c000 │ │ │ │ stmdals r9, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf80ef00c │ │ │ │ - orreq pc, r4, ip, asr #12 │ │ │ │ + bicvc pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf972f10f │ │ │ │ + @ instruction: 0xf912f10f │ │ │ │ strbcc pc, [r8, #-2265]! @ 0xfffff727 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d9d015 │ │ │ │ @ instruction: 0xf4133574 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ mrccs 8, 5, APSR_nzcv, cr4, cr7, {6} │ │ │ │ - @ instruction: 0xf64c4628 │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ + vmax.s8 d20, d12, d24 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ andlt r0, fp, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmdblt ip, {r0, r1, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - mvncs pc, r7, asr #4 │ │ │ │ + ldmlt ip!, {r0, r1, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ + msrcs R12_fiq, r7 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andlt lr, fp, ip, lsl #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -52578,20 +52578,20 @@ │ │ │ │ @ instruction: 0xf856ffb3 │ │ │ │ strmi r3, [r2], -r8, lsl #24 │ │ │ │ ble 0x48e468 │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ andle r2, sp, r6, lsl fp │ │ │ │ strbcc pc, [r8, #2263] @ 0x8d7 @ │ │ │ │ svclt 0x004407de │ │ │ │ - mvnsvc pc, #76, 4 @ 0xc0000004 │ │ │ │ + teqpvc r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vshl.s8 d29, d8, d12 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vbic.i32 d23, #1024 @ 0x00000400 │ │ │ │ and r0, r3, sp, lsr #6 │ │ │ │ - @ instruction: 0x33a4f64c │ │ │ │ + mvncs pc, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwls r2, #18944 @ 0x4a00 │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf012234e │ │ │ │ svclt 0x000c4f80 │ │ │ │ cmpcs sl, sp, lsr #2 │ │ │ │ svcpl 0x0000f012 │ │ │ │ @@ -52606,65 +52606,65 @@ │ │ │ │ orreq lr, r0, r1, lsl #22 │ │ │ │ svclt 0x000c9105 │ │ │ │ cmpcs r4, r1, asr #2 │ │ │ │ svceq 0x0010f012 │ │ │ │ strtmi r9, [r8], -r3, lsl #2 │ │ │ │ tstcs sl, ip, lsl #30 │ │ │ │ tstls r6, r0, lsr #2 │ │ │ │ - teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8fef10f │ │ │ │ + @ instruction: 0xf89ef10f │ │ │ │ strtcs lr, [r0], #-1879 @ 0xfffff8a9 │ │ │ │ andcs lr, r0, r2, ror #14 │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movweq pc, #33030 @ 0x8106 @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f65261 │ │ │ │ - svclt 0x0000ff99 │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ - eorseq lr, r2, r4, asr r2 │ │ │ │ + svclt 0x0000ff39 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ + mlaseq r2, r4, r1, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stclmi 0, cr11, [r9], {137} @ 0x89 │ │ │ │ @ instruction: 0x4607231b │ │ │ │ vmax.s8 d20, d28, d8 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xfed7fc74 │ │ │ │ + blx 0x157fc74 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0ca3460 │ │ │ │ - tstpcs fp, #13056 @ p-variant is OBSOLETE @ 0x3300 │ │ │ │ + tstpcs fp, #216064 @ p-variant is OBSOLETE @ 0x34c00 │ │ │ │ vshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ @ instruction: 0xf0ca5608 │ │ │ │ - @ instruction: 0xf8d0fb57 │ │ │ │ + @ instruction: 0xf8d0faf7 │ │ │ │ ldrcc r3, [r0], -r4, asr #1 │ │ │ │ @ instruction: 0x4641b113 │ │ │ │ @ instruction: 0x47984638 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ vrhadd.s8 d18, d1, d0 │ │ │ │ ldrtmi r1, [r0], -r4, lsr #5 │ │ │ │ - mcr 2, 0, pc, cr10, cr1, {2} @ │ │ │ │ + stc 2, cr15, [sl, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf8d4462a │ │ │ │ @ instruction: 0xf6420420 │ │ │ │ vaddw.s8 q11, q0, d17 │ │ │ │ @ instruction: 0xf1de0104 │ │ │ │ - @ instruction: 0xf8d4fdf1 │ │ │ │ + @ instruction: 0xf8d4fd91 │ │ │ │ strtmi r0, [sl], -r0, lsr #8 │ │ │ │ biceq pc, r1, r3, asr #4 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - stc2l 1, cr15, [r8, #888]! @ 0x378 │ │ │ │ + stc2 1, cr15, [r8, #888] @ 0x378 │ │ │ │ @ instruction: 0x360cf8d4 │ │ │ │ tstpcc r8, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldrbcc pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ teqpcc r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d49304 │ │ │ │ @ instruction: 0xf8c43574 │ │ │ │ @ instruction: 0xf8d43130 │ │ │ │ @@ -52804,61 +52804,61 @@ │ │ │ │ mvnlt r2, ip, lsl #10 │ │ │ │ stmvs r0, {r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r5, r0, asr #32 │ │ │ │ ldrle r0, [r5, #-1667] @ 0xfffff97d │ │ │ │ @ instruction: 0x46410092 │ │ │ │ biceq pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - ldcl 2, cr15, [r0], {81} @ 0x51 │ │ │ │ + ldcl 2, cr15, [r0], #-324 @ 0xfffffebc │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf8d44641 │ │ │ │ addseq r0, r2, r4, asr #7 │ │ │ │ - stcl 2, cr15, [r8], {81} @ 0x51 │ │ │ │ + stcl 2, cr15, [r8], #-324 @ 0xfffffebc │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ biceq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addseq r4, r2, r1, asr #12 │ │ │ │ - stcl 2, cr15, [r0], {81} @ 0x51 │ │ │ │ + stcl 2, cr15, [r0], #-324 @ 0xfffffebc │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ movwcs r8, #154 @ 0x9a │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf8539b03 │ │ │ │ @ instruction: 0xf01ccc04 │ │ │ │ andle r0, ip, r8, lsl #30 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ mul r1, r7, r0 │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c43408 │ │ │ │ vshl.s8 d19, d12, d0 │ │ │ │ strcs r1, [r1, -r1, lsl #6] │ │ │ │ mvncc pc, r4, lsr #17 │ │ │ │ rsbvc pc, r8, r6, lsl #12 │ │ │ │ mvnvc pc, r4, lsl #17 │ │ │ │ andvc pc, r2, #132, 16 @ 0x840000 │ │ │ │ - blx 0xff17feb2 │ │ │ │ + blx 0x197feb2 │ │ │ │ rsbsvc pc, sl, r6, lsl #12 │ │ │ │ - blx 0xff07feba │ │ │ │ + blx 0x187feba │ │ │ │ sbcsvc pc, r4, r6, lsl #12 │ │ │ │ - blx 0xfef7fec2 │ │ │ │ + blx 0x177fec2 │ │ │ │ addvc pc, ip, r6, lsl #12 │ │ │ │ - blx 0xfee7feca │ │ │ │ + blx 0x167feca │ │ │ │ addsvc pc, lr, r6, lsl #12 │ │ │ │ - blx 0xfed7fed2 │ │ │ │ + blx 0x157fed2 │ │ │ │ rscvc pc, r6, r6, lsl #12 │ │ │ │ - blx 0xfec7feda │ │ │ │ + blx 0x147feda │ │ │ │ subpl pc, r7, r5, lsl #10 │ │ │ │ - blx 0xfefffee2 │ │ │ │ + blx 0x17ffee2 │ │ │ │ sbcvc pc, r2, r6, lsl #12 │ │ │ │ bicvc pc, r9, r4, lsl #17 │ │ │ │ bicvc pc, fp, r4, lsl #17 │ │ │ │ - blx 0xfedffef2 │ │ │ │ + blx 0x15ffef2 │ │ │ │ cmppmi ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ blcs 0x61d34 │ │ │ │ andlt sp, r9, pc, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52892,73 +52892,73 @@ │ │ │ │ blge 0xfe24c │ │ │ │ @ instruction: 0x4628e6d1 │ │ │ │ @ instruction: 0xf9bef002 │ │ │ │ @ instruction: 0xf0024628 │ │ │ │ @ instruction: 0x4630f8fd │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf05a4ff0 │ │ │ │ - @ instruction: 0xf8d4bbe7 │ │ │ │ + @ instruction: 0xf8d4bb87 │ │ │ │ addseq r0, r2, r4, ror #7 │ │ │ │ vrhadd.s16 d18, d1, d0 │ │ │ │ - @ instruction: 0xf8d4ec1c │ │ │ │ + @ instruction: 0xf8d4ebbc │ │ │ │ @ instruction: 0xf8d42510 │ │ │ │ smlattcs r0, r8, r3, r0 │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - smmla r6, r4, ip, lr │ │ │ │ + @ instruction: 0xe756ebb4 │ │ │ │ streq pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ - stc 2, cr15, [ip], {81} @ 0x51 │ │ │ │ + bl 0xfeb806d0 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ streq pc, [r4], #-2260 @ 0xfffff72c │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - stc 2, cr15, [r4], {81} @ 0x51 │ │ │ │ + bl 0xfe9806e0 │ │ │ │ addseq lr, r2, ip, asr r7 │ │ │ │ @ instruction: 0xf8d42100 │ │ │ │ vcge.s16 q8, , q2 │ │ │ │ - @ instruction: 0xf8d4ebfe │ │ │ │ + @ instruction: 0xf8d4eb9e │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ ldrdcs r0, [r0, -ip] │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - blls 0x13ed94 │ │ │ │ + blls 0x13ec14 │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57f071a │ │ │ │ @ instruction: 0xf8d4af2f │ │ │ │ tstcs r0, ip, lsl #10 │ │ │ │ bicseq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - @ instruction: 0xf8d4ebe8 │ │ │ │ + @ instruction: 0xf8d4eb88 │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ smlattcs r0, r0, r3, r0 │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - ldr lr, [sp, -r0, ror #23] │ │ │ │ + ldr lr, [sp, -r0, lsl #23] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcmi 0x00aab08f │ │ │ │ tstcs fp, #696320 @ 0xaa000 │ │ │ │ vmax.s8 d20, d28, d9 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ strls r0, [r0, -sp, lsr #2] │ │ │ │ ldmdavs r2, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ vhsub.s8 d16, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ - @ instruction: 0xf0ca022d │ │ │ │ - strmi pc, [r5], -r9, asr #16 │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ + @ instruction: 0xf0c9022d │ │ │ │ + strmi pc, [r5], -r9, ror #31 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - tstpcs fp, #3260416 @ p-variant is OBSOLETE @ 0x31c000 │ │ │ │ + tstpcs fp, #1687552 @ p-variant is OBSOLETE @ 0x19c000 │ │ │ │ rsbeq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - movwcs pc, #2283 @ 0x8eb @ │ │ │ │ + movwcs pc, #2187 @ 0x88b @ │ │ │ │ @ instruction: 0xf894930c │ │ │ │ blcs 0x512f8 │ │ │ │ tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ cmpppl sp, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ ldmib r3, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ @@ -53064,54 +53064,54 @@ │ │ │ │ ldrdge fp, [r7, -r2]! │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ @ instruction: 0xf894e732 │ │ │ │ strbmi r0, [r0, #-1283]! @ 0xfffffafd │ │ │ │ svcge 0x0049f43f │ │ │ │ strbmi r4, [r8], -r7, lsr #22 │ │ │ │ - sbcseq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + andseq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf10d023d │ │ │ │ - and pc, pc, r7, asr pc @ │ │ │ │ + strd pc, [pc], -r7 │ │ │ │ ldmib r1, {r0, r1, r3, r4, r8, sp, pc}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ stmdbge ip, {r8} │ │ │ │ @ instruction: 0xf7ce4630 │ │ │ │ stmdbls ip, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0x4648af19 │ │ │ │ - @ instruction: 0xf8e2f10e │ │ │ │ + @ instruction: 0xf882f10e │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rschi pc, r8, #64 @ 0x40 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1078ff0 │ │ │ │ @ instruction: 0x46480374 │ │ │ │ - adceq pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + rscvc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf10d72c2 │ │ │ │ - ldrb pc, [fp, r3, lsr #30] @ │ │ │ │ + ldrb pc, [fp, r3, asr #29] @ │ │ │ │ blcc 0xfe6f6898 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #5 │ │ │ │ + eorseq lr, r2, r8, ror #3 │ │ │ │ bcs 0x6a8c8 │ │ │ │ rsbshi pc, r0, #64 @ 0x40 │ │ │ │ ldrbge pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ ldmdapl r6, {r0, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ cdppl 5, 5, cr15, cr6, cr5, {0} │ │ │ │ cdpeq 1, 3, cr15, cr0, cr14, {0} │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -53269,49 +53269,49 @@ │ │ │ │ @ instruction: 0xf1bc8093 │ │ │ │ teqle r9, r0, lsr #31 │ │ │ │ svceq 0x00fff1ba │ │ │ │ cmpphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf140015b │ │ │ │ @ instruction: 0xf1e88140 │ │ │ │ - @ instruction: 0x2104f8b1 │ │ │ │ + tstpcs r4, r1, asr r8 @ p-variant is OBSOLETE │ │ │ │ bicseq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4f8ab │ │ │ │ + @ instruction: 0xf8c4f84b │ │ │ │ @ instruction: 0xf85703dc │ │ │ │ ldreq r3, [r9, -r4, lsl #24] │ │ │ │ cmpphi r1, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf8a0f1e8 │ │ │ │ + @ instruction: 0xf840f1e8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0x465003d8 │ │ │ │ - @ instruction: 0xf89af1e8 │ │ │ │ + @ instruction: 0xf83af1e8 │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ mvneq pc, #196, 16 @ 0xc40000 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ cmnlt r2, r4, asr #2 │ │ │ │ tstcs r4, r0, lsl r6 │ │ │ │ - @ instruction: 0xf88ef1e8 │ │ │ │ + @ instruction: 0xf82ef1e8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0xf8d403e4 │ │ │ │ @ instruction: 0xf1e80510 │ │ │ │ - @ instruction: 0xf8c4f887 │ │ │ │ + @ instruction: 0xf8c4f827 │ │ │ │ ldmdb r7, {r3, r5, r6, r7, r8, r9}^ │ │ │ │ andls r3, r3, #536870912 @ 0x20000000 │ │ │ │ ldreq r9, [r2, -r3, lsl #20] │ │ │ │ @ instruction: 0xf8d4d517 │ │ │ │ @ instruction: 0xf1baa514 │ │ │ │ vrecps.f32 q0, q8, │ │ │ │ @ instruction: 0xf1ba80f4 │ │ │ │ andle r0, lr, r0, lsl #30 │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf872f1e8 │ │ │ │ + @ instruction: 0xf812f1e8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ ldrbmi r0, [r0], -r0, lsl #8 │ │ │ │ - @ instruction: 0xf86cf1e8 │ │ │ │ + @ instruction: 0xf80cf1e8 │ │ │ │ streq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ blcs 0x68be8 │ │ │ │ @ instruction: 0xf847bfb8 │ │ │ │ strtmi r3, [r8], -r8, lsl #24 │ │ │ │ blls 0x1342e0 │ │ │ │ andeq pc, r4, #67 @ 0x43 │ │ │ │ @@ -53331,15 +53331,15 @@ │ │ │ │ svcvs 0x0060f412 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ blcs 0x80cc2c │ │ │ │ @ instruction: 0xf042bfc8 │ │ │ │ bcs 0x44c38 │ │ │ │ rscshi pc, ip, r0 │ │ │ │ @ instruction: 0xf09e4630 │ │ │ │ - ldrtmi pc, [r0], -pc, asr #23 @ │ │ │ │ + ldrtmi pc, [r0], -pc, ror #22 @ │ │ │ │ cdp2 7, 15, cr15, cr8, cr13, {6} │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrb r4, [sp, #1944]! @ 0x798 │ │ │ │ andspl pc, r0, r3, asr #4 │ │ │ │ vmlaeq.f64 d14, d0, d5 │ │ │ │ @ instruction: 0xf1bc2100 │ │ │ │ @@ -53349,46 +53349,46 @@ │ │ │ │ @ instruction: 0xe798d19c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ str sl, [r6, -pc, asr #30]! │ │ │ │ @ instruction: 0xf57f0791 │ │ │ │ strtmi sl, [r8], -r9, ror #29 │ │ │ │ @ instruction: 0xff16f006 │ │ │ │ @ instruction: 0xf1e72010 │ │ │ │ - movwcs pc, #3965 @ 0xf7d @ │ │ │ │ + movwcs pc, #3869 @ 0xf1d @ │ │ │ │ vhadd.s8 q11, , │ │ │ │ vrsra.s64 d23, d25, #64 │ │ │ │ andvs r0, r3, r4, lsl #6 │ │ │ │ @ instruction: 0x370cf8d4 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c4535c │ │ │ │ movwcc r0, #50956 @ 0xc70c │ │ │ │ andscs r6, r0, r3, asr #1 │ │ │ │ - @ instruction: 0xff66f1e7 │ │ │ │ + @ instruction: 0xff06f1e7 │ │ │ │ subvs r2, r3, r0, lsl #6 │ │ │ │ movweq pc, #54859 @ 0xd64b @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8d46003 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ cmpppl ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ ldreq pc, [r0, -r4, asr #17] │ │ │ │ sbcvs r3, r3, r0, lsl r3 │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ strb r9, [sp], r3, lsl #4 │ │ │ │ strbmi r4, [r8], -ip, ror #22 │ │ │ │ - andne pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + subeq pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf10d0243 │ │ │ │ - str pc, [r3, #3307]! @ 0xceb │ │ │ │ + str pc, [r3, #3211]! @ 0xc8b │ │ │ │ @ instruction: 0xf8479a03 │ │ │ │ @ instruction: 0xf0223c08 │ │ │ │ @ instruction: 0xf8470201 │ │ │ │ andls r2, r3, #4, 24 @ 0x400 │ │ │ │ sbcvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ ldrne pc, [r4, #-2260]! @ 0xfffff72c │ │ │ │ vld1.8 {d9-d12}, [r1], r4 │ │ │ │ @@ -53422,83 +53422,83 @@ │ │ │ │ @ instruction: 0xf1bca578 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ ldrt sl, [r0], #3363 @ 0xd23 │ │ │ │ mcrrcs 3, 12, pc, r0, cr3 @ │ │ │ │ blmi 0xffda04 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ @ instruction: 0xf64c621d │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ vshl.s8 d16, d29, d12 │ │ │ │ - vsra.s64 d23, d8, #64 │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ strls sl, [r0], #-4 │ │ │ │ - stc2 1, cr15, [ip], {13} │ │ │ │ + stc2 1, cr15, [ip], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf1e7e544 │ │ │ │ - tstpcs r4, r1, ror pc @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, r1, lsl pc @ p-variant is OBSOLETE │ │ │ │ biceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e74650 │ │ │ │ - tstpcs r4, fp, ror #30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, fp, lsl #30 @ p-variant is OBSOLETE │ │ │ │ biceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e74650 │ │ │ │ - @ instruction: 0xf8c4ff65 │ │ │ │ + @ instruction: 0xf8c4ff05 │ │ │ │ @ instruction: 0xf8d403c8 │ │ │ │ @ instruction: 0xe6c92510 │ │ │ │ strbmi r4, [r8], -fp, lsr #22 │ │ │ │ - rscne pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + eorne pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bcs 0x7ed34 │ │ │ │ adcne pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 1, cr15, [r8], #-52 @ 0xffffffcc │ │ │ │ + stc2 1, cr15, [r8], {13} │ │ │ │ blmi 0x93da8c │ │ │ │ @ instruction: 0xf64c4648 │ │ │ │ - vaddhn.i16 d18, q0, q6 │ │ │ │ + vmls.i d17, d0, d0[3] │ │ │ │ vshl.s8 d16, d29, d12 │ │ │ │ - vsra.s64 d23, d8, #64 │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf10d12bf │ │ │ │ - str pc, [pc, #-3159] @ 0x439d5 │ │ │ │ - @ instruction: 0xf9f0f262 │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + str pc, [pc, #-3063] @ 0x43a35 │ │ │ │ + @ instruction: 0xf990f262 │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, ip, asr #12 │ │ │ │ + adcsne pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b16 │ │ │ │ vhsub.s32 d2, d13, d22 │ │ │ │ - vpmax.s8 d31, d12, d21 │ │ │ │ - vsra.s64 d23, d8, #64 │ │ │ │ + vmla.i8 , q14, │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ blmi 0x444710 │ │ │ │ andscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x680f18 │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + @ instruction: 0xf9b8f22d │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, r8, ip, asr #12 │ │ │ │ + rscseq pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b09 │ │ │ │ vqsub.s32 , , │ │ │ │ - vpmax.s8 d31, d12, d11 │ │ │ │ - vsra.s64 d23, d8, #64 │ │ │ │ + vmla.i8 d31, d28, d27 │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 q8, d16, d0 │ │ │ │ blmi 0x104744 │ │ │ │ andvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9fef22d │ │ │ │ - eorseq lr, r2, r8, lsr #5 │ │ │ │ - ldrhteq lr, [r2], -ip │ │ │ │ + @ instruction: 0xf99ef22d │ │ │ │ + eorseq lr, r2, r8, ror #3 │ │ │ │ + ldrshteq lr, [r2], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b8a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e7460e │ │ │ │ - @ instruction: 0xf504fe63 │ │ │ │ + @ instruction: 0xf504fe03 │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, ip, lsl #14 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ streq pc, [ip, -r2, asr #17] │ │ │ │ @@ -53510,15 +53510,15 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e7460e │ │ │ │ - @ instruction: 0xf504fe3b │ │ │ │ + @ instruction: 0xf504fddb │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ ldreq pc, [r0, -r2, asr #17] │ │ │ │ @@ -53528,24 +53528,24 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - vhadd.s8 d27, d30, d3 │ │ │ │ - vmls.f d16, d0, d0[4] │ │ │ │ + @ instruction: 0xf64db083 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ rscvc pc, sl, #20971520 @ 0x1400000 │ │ │ │ andls r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe800a9e │ │ │ │ + blx 0x1000a9e │ │ │ │ subpl pc, pc, #0, 10 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdb r2, {r1, sl, fp, sp}^ │ │ │ │ b 0x1411f90 │ │ │ │ b 0x14212d8 │ │ │ │ b 0x10e15dc │ │ │ │ b 0x11050ac │ │ │ │ @@ -53653,33 +53653,33 @@ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0094ff0 │ │ │ │ @ instruction: 0xf8d1bf85 │ │ │ │ @ instruction: 0xf8d125c8 │ │ │ │ vst3. {d28,d30,d32}, [r2], ip │ │ │ │ ldr r7, [pc, r0, lsl #5]! │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vsra.s64 d23, d8, #64 │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ vst2.8 {d23-d26}, [pc :128], r3 │ │ │ │ andls r7, r0, r8, lsl r2 │ │ │ │ - @ instruction: 0xff76f1f5 │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + @ instruction: 0xff16f1f5 │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addscs pc, r0, ip, asr #12 │ │ │ │ + sbcsne pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf890f22d │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + @ instruction: 0xf830f22d │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addscs pc, ip, ip, asr #12 │ │ │ │ + sbcsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf882f22d │ │ │ │ + @ instruction: 0xf822f22d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9bb98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -r8, lsl #10 │ │ │ │ @ instruction: 0x46283510 │ │ │ │ @ instruction: 0xff7ef006 │ │ │ │ @@ -53688,15 +53688,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ subeq pc, r0, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1627] @ 0xfffff9a5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r6, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - cmnlt r2, r9, lsr #28 │ │ │ │ + cmnlt r2, r9, asr #27 │ │ │ │ cmpcs r0, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xff582914 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ streq pc, [r1], -r7, ror #30 │ │ │ │ @ instruction: 0xf8d4d4e2 │ │ │ │ ldrbeq r3, [sl], -r8, lsl #1 │ │ │ │ @@ -53717,15 +53717,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r7, #-1435] @ 0xfffffa65 │ │ │ │ @ instruction: 0x4620b9ba │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stcllt 0, cr15, [lr, #596]! @ 0x254 │ │ │ │ + stclt 0, cr15, [lr, #596] @ 0x254 │ │ │ │ @ instruction: 0x4620b17a │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xfe68298c │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ strbeq pc, [r1, #3883] @ 0xf2b @ │ │ │ │ @ instruction: 0xf8d4d4e0 │ │ │ │ @@ -53747,15 +53747,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1819] @ 0xfffff8e5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r3, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - ldrhlt fp, [r2, #-211]! @ 0xffffff2d │ │ │ │ + cmnlt r2, r3, asr sp │ │ │ │ tstcs r8, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0x1802a00 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ @ instruction: 0x0601fef1 │ │ │ │ @ instruction: 0xf8d4d5e2 │ │ │ │ ldreq r3, [sl, -r8, lsl #1] │ │ │ │ @@ -53781,15 +53781,15 @@ │ │ │ │ cdp2 0, 12, cr15, cr4, cr6, {0} │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ vst3. {d0,d2,d4}, [r3], r2 │ │ │ │ strle r6, [r7, #-768] @ 0xfffffd00 │ │ │ │ strtmi fp, [r0], -r3, asr #18 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stcllt 0, cr15, [lr, #-596]! @ 0xfffffdac │ │ │ │ + stclt 0, cr15, [lr, #-596] @ 0xfffffdac │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ tstppl r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -53797,25 +53797,25 @@ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ orrvc pc, r0, r3, lsl #8 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ mulle r8, sl, r2 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [pc :64], r9 │ │ │ │ @ instruction: 0xf0957180 │ │ │ │ - @ instruction: 0xf44fbd4f │ │ │ │ + @ instruction: 0xf44fbcef │ │ │ │ @ instruction: 0xf7cd7180 │ │ │ │ strdcs fp, [r0], -sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9bda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q9, q12 │ │ │ │ - @ instruction: 0x460bfd35 │ │ │ │ + @ instruction: 0x460bfcd5 │ │ │ │ andcs lr, r0, r3, asr #20 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ subspl pc, r9, r0, lsl #10 │ │ │ │ ldmib r0, {r4, ip, sp}^ │ │ │ │ @@ -53828,33 +53828,33 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - @ instruction: 0xf830f223 │ │ │ │ + @ instruction: 0xffd0f222 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe6f7418 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0xff1f0e3c │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - @ instruction: 0xf500f935 │ │ │ │ + @ instruction: 0xf500f8d5 │ │ │ │ strmi r5, [r6], -pc, asr #8 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ @ instruction: 0xf140059f │ │ │ │ @ instruction: 0xf04380cf │ │ │ │ cmpeq r8, r0, lsl #3 │ │ │ │ @ instruction: 0x460bbf55 │ │ │ │ moveq pc, #67 @ 0x43 │ │ │ │ @@ -53884,31 +53884,31 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcc lr, r2, #68, 18 @ 0x110000 │ │ │ │ tstvc r3, r1, asr #20 │ │ │ │ svclt 0x005807c8 │ │ │ │ ldrle r4, [r3, #-3997] @ 0xfffff063 │ │ │ │ movtcs r4, #57244 @ 0xdf9c │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbsmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + adcscc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicscc pc, r8, r9, asr #12 │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8e0f0c9 │ │ │ │ + @ instruction: 0xf880f0c9 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf942f0c4 │ │ │ │ + @ instruction: 0xf8e2f0c4 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ ldrle r0, [r1], #-1433 @ 0xfffffa67 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmibmi ip, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf92ef0c4 │ │ │ │ + stmibmi ip, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8cef0c4 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ cps #24 │ │ │ │ @ instruction: 0x07918197 │ │ │ │ cmnphi pc, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1400118 │ │ │ │ @ instruction: 0xf8d88115 │ │ │ │ vst3.32 {d1,d3,d5}, [r1 :128], r8 │ │ │ │ @@ -53935,25 +53935,25 @@ │ │ │ │ @ instruction: 0xf1000618 │ │ │ │ ldreq r8, [r2, -r0, lsr #3] │ │ │ │ cmnphi sl, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf100059b │ │ │ │ @ instruction: 0xf506816b │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x46283218 │ │ │ │ - msrcc (UNDEF: 108), ip │ │ │ │ + @ instruction: 0x21acf64c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xfed010e8 │ │ │ │ + blx 0x15010e8 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d4f0c4 │ │ │ │ + stmdbmi r0!, {r0, r4, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf874f0c4 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ @ instruction: 0xf100035c │ │ │ │ andlt r8, r3, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54010,68 +54010,68 @@ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdapl r0, {r1, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d8d0b0 │ │ │ │ @ instruction: 0xf0111530 │ │ │ │ svclt 0x00186f60 │ │ │ │ @ instruction: 0xd1a92100 │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adccs pc, r8, ip, asr #12 │ │ │ │ + rscne pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d11 │ │ │ │ vhsub.s32 d6, d28, d15 │ │ │ │ - movtcs pc, #56785 @ 0xddd1 @ │ │ │ │ + movtcs pc, #56689 @ 0xdd71 @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbsmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + adcscc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicscc pc, r8, r9, asr #12 │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffd4f0c8 │ │ │ │ - @ instruction: 0xf0c44913 │ │ │ │ - ldmdb r4, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff74f0c8 │ │ │ │ + @ instruction: 0xf0c34913 │ │ │ │ + ldmdb r4, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [r9, #514] @ 0x202 │ │ │ │ svcge 0x002df57f │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ strcc pc, [r5, #-2184] @ 0xfffff778 │ │ │ │ - rsbsmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + adcscc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strls r2, [r0, -sp, asr #6] │ │ │ │ - bicscc pc, r8, r9, asr #12 │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffbcf0c8 │ │ │ │ - @ instruction: 0xf0c44908 │ │ │ │ - ldmdb r4, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff5cf0c8 │ │ │ │ + @ instruction: 0xf0c34908 │ │ │ │ + ldmdb r4, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r6, -r2, lsl #4] │ │ │ │ - eorseq lr, r2, r4, lsr r2 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ - eorseq lr, r2, r8, ror r3 │ │ │ │ - eorseq lr, r2, r8, asr #9 │ │ │ │ - eorseq lr, r2, r8, lsl r3 │ │ │ │ - eorseq lr, r2, r8, lsr #7 │ │ │ │ + eorseq lr, r2, r4, ror r1 │ │ │ │ + eorseq lr, r2, r0, lsl #5 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ eorseq lr, r2, r8, lsl #8 │ │ │ │ + eorseq lr, r2, r8, asr r2 │ │ │ │ + eorseq lr, r2, r8, ror #5 │ │ │ │ + eorseq lr, r2, r8, asr #6 │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ svcvs 0x007ff411 │ │ │ │ svcge 0x0000f43f │ │ │ │ ldmdbmi ip, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ @ instruction: 0xf8990503 │ │ │ │ stmdblt r8!, {} @ │ │ │ │ eorvc pc, r0, lr, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ orrslt r7, r8, r0, lsl #16 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c80132 │ │ │ │ - ldmdbmi r8!, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffe8f0c3 │ │ │ │ + ldmdbmi r8!, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff88f0c3 │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ svceq 0x000ef011 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ mulne r0, r9, r8 │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ ldmdblt r9!, {r2, r8, sl} │ │ │ │ @@ -54079,183 +54079,183 @@ │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ mcrge 4, 6, pc, cr10, cr15, {1} @ │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ @ instruction: 0xf57f0598 │ │ │ │ movtcs sl, #57029 @ 0xdec5 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbsmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + adcscc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicscc pc, r8, r9, asr #12 │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff5af0c8 │ │ │ │ + cdp2 0, 15, cr15, cr10, cr8, {6} │ │ │ │ @ instruction: 0xf0c34963 │ │ │ │ - ldmdb r4, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrt r3, [r1], r2, lsl #4 │ │ │ │ ldrtmi r2, [r0], -sp, asr #6 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c80132 │ │ │ │ - ldmdbmi fp, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c343f0 │ │ │ │ - movwcs fp, #8103 @ 0x1fa7 │ │ │ │ + movwcs fp, #8007 @ 0x1f47 │ │ │ │ @ instruction: 0xf8884628 │ │ │ │ vrshl.s8 d19, d2, d3 │ │ │ │ vmlal.s , d16, d1[4] │ │ │ │ vhsub.s8 d16, d3, d4 │ │ │ │ vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf64c0304 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - ldmdb r4, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbt r3, [fp], -r2, lsl #4 │ │ │ │ subspl pc, fp, #25165824 @ 0x1800000 │ │ │ │ eorscc r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [sl], -r2, lsl #4 │ │ │ │ subspl pc, r4, #25165824 @ 0x1800000 │ │ │ │ eorcc r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - str pc, [r8], r7, asr #18 │ │ │ │ + str pc, [r8], r7, ror #17 │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ - cmpppl r5, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + orrsmi pc, r5, #74448896 @ 0x4700000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5069300 │ │ │ │ teqcc r0, #1275068417 @ 0x4c000001 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vaddw.s8 q9, q8, d12 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf506f8d1 │ │ │ │ + @ instruction: 0xf506f871 │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x4628321c │ │ │ │ - cmppcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf926f0cc │ │ │ │ + @ instruction: 0xf8c6f0cc │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ movtcs lr, #54882 @ 0xd662 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbsmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + adcscc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicscc pc, r8, r9, asr #12 │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - cdp2 0, 14, cr15, cr2, cr8, {6} │ │ │ │ + cdp2 0, 8, cr15, cr2, cr8, {6} │ │ │ │ @ instruction: 0xf0c34929 │ │ │ │ - ldmdb r4, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq r3, [r9], r2, lsl #4 │ │ │ │ mcrge 5, 2, pc, cr11, cr15, {3} @ │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c80132 │ │ │ │ - stmdbmi r0!, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff30f0c3 │ │ │ │ + stmdbmi r0!, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr3, {6} │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ b 0x10bea04 │ │ │ │ bfieq r7, r3, #2, #7 │ │ │ │ svcmi 0x001cbf58 │ │ │ │ ldclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdbcs r0, {r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf8d8e6c5 │ │ │ │ svceq 0x001b3534 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - orrsvc pc, r8, ip, asr #4 │ │ │ │ + bicsvs pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccs pc, ip, ip, asr #12 │ │ │ │ + eorcs pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d2 │ │ │ │ vhsub.s32 d6, d28, d27 │ │ │ │ - movtcs pc, #56473 @ 0xdc99 @ │ │ │ │ + movtcs pc, #56377 @ 0xdc39 @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbsmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + adcscc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicscc pc, r8, r9, asr #12 │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - cdp2 0, 9, cr15, cr12, cr8, {6} │ │ │ │ + cdp2 0, 3, cr15, cr12, cr8, {6} │ │ │ │ @ instruction: 0xf0c3490a │ │ │ │ - ldmdb r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ str r3, [r3], -r2, lsl #4 │ │ │ │ @ instruction: 0xe6664618 │ │ │ │ - eorseq lr, r2, r8, lsr #7 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, ror #8 │ │ │ │ - mlaseq r2, r8, r4, lr │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ + eorseq lr, r2, r8, ror #5 │ │ │ │ eorseq lr, r2, r8, lsl r3 │ │ │ │ eorseq lr, r2, r8, lsr r4 │ │ │ │ + eorseq lr, r2, r8, lsr #7 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl #5 │ │ │ │ + eorseq lr, r2, r8, asr r2 │ │ │ │ + eorseq lr, r2, r8, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0c84604 │ │ │ │ - bmi 0x3851b8 │ │ │ │ + bmi 0x385038 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff22f0c8 │ │ │ │ + cdp2 0, 12, cr15, cr2, cr8, {6} │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ - mlaseq r2, r4, r2, lr │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x871448 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s16 d16, d0, d0 │ │ │ │ - stmiavs r3!, {r1, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r5, r6, r8, fp, sp, lr, pc}^ │ │ │ │ rsbne pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ vadd.i8 d22, d12, d17 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ blcs 0x452ec │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ movwls r9, #37899 @ 0x940b │ │ │ │ - rscmi pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + eormi pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x13a9f245 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ movwls r9, #16897 @ 0x4201 │ │ │ │ - @ instruction: 0xf91cf1ee │ │ │ │ + @ instruction: 0xf8bcf1ee │ │ │ │ strbtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0c89300 │ │ │ │ - stmdals r0, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8d4f1e7 │ │ │ │ + stmdals r0, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf874f1e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d1, d0 │ │ │ │ - svclt 0x0000fbc1 │ │ │ │ + svclt 0x0000fb61 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -54342,15 +54342,15 @@ │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d4044 │ │ │ │ vtst.8 d29, d14, d5 │ │ │ │ - vsubl.s8 , d0, d24 │ │ │ │ + vmlal.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ @@ -54371,22 +54371,22 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000cdc08 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strtmi r4, [r0], -sl, lsr #6 │ │ │ │ - mcr2 0, 7, pc, cr14, cr9, {3} @ │ │ │ │ - teqpmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mcr2 0, 4, pc, cr14, cr9, {3} @ │ │ │ │ + cmnpcc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - submi pc, ip, ip, asr #12 │ │ │ │ + addcc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, fp, #1024 @ 0x400 │ │ │ │ - blx 0x1d48 │ │ │ │ - eorseq lr, r2, r4, asr r5 │ │ │ │ + blx 0xfe801d48 │ │ │ │ + mlaseq r2, r4, r4, lr │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrdcs lr, [r2, -r3] │ │ │ │ ldrtle r0, [sp], #-1427 @ 0xfffffa6d │ │ │ │ bcs 0x48ff8 │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ blle 0x6728b4 │ │ │ │ strtle r0, [ip], #-2009 @ 0xfffff827 │ │ │ │ @@ -54429,15 +54429,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d3da0 │ │ │ │ vtst.8 d29, d14, d1 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vqdmlal.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf8530332 │ │ │ │ blcs 0xd15f8 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2.16 {d0-d1}, [r0], r0 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -54455,15 +54455,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311aec │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d4208 │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ - vsubl.s8 , d0, d24 │ │ │ │ + vmlal.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf966f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x455e0 │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54496,15 +54496,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311b90 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d42ac │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ - vsubl.s8 , d0, d24 │ │ │ │ + vmlal.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf914f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x45684 │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54538,15 +54538,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d44b │ │ │ │ blcs 0x51c38 │ │ │ │ @ instruction: 0xf8d0d13f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x446390 │ │ │ │ stmdale r3, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - eorpl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + rsbmi pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ @ instruction: 0x46200976 │ │ │ │ stmdavc r0!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8baf006 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ @@ -54612,15 +54612,15 @@ │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4809e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x4464b4 │ │ │ │ svclt 0x00882b0a │ │ │ │ stmdale r5, {r0, r8, r9, sl, sp} │ │ │ │ - strpl pc, [r8, -lr, asr #4]! │ │ │ │ + strbmi pc, [r8, -lr, asr #4]! @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ eorvc pc, r3, r7, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d480a2 │ │ │ │ andcs ip, r0, #76, 4 @ 0xc0000004 │ │ │ │ orrvs pc, r9, #4194304 @ 0x400000 │ │ │ │ orreq lr, r3, #4, 22 @ 0x1000 │ │ │ │ @@ -54669,15 +54669,15 @@ │ │ │ │ addhi pc, r6, r0, lsl #2 │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4808e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x44659c │ │ │ │ ldmdale r3, {r1, r3, r8, r9, fp, sp} │ │ │ │ - eorpl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + rsbmi pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ rsble r2, ip, r2, lsl #22 │ │ │ │ blcs 0x7ca6c │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andvs pc, r0, r0 │ │ │ │ tstpeq r4, r1 @ p-variant is OBSOLETE │ │ │ │ @@ -54793,15 +54793,15 @@ │ │ │ │ ldceq 0, cr15, [pc], {5} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cdppl 2, 2, cr15, cr8, cr14, {2} │ │ │ │ + cdpmi 2, 6, cr15, cr8, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ eorvs pc, ip, lr, asr r8 @ │ │ │ │ b 0x143421c │ │ │ │ bcs 0x60e70 │ │ │ │ mcrrne 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf01cdb3b │ │ │ │ rscle r0, r8, r1, lsl #30 │ │ │ │ @@ -54843,15 +54843,15 @@ │ │ │ │ strle r0, [r0, #82]! @ 0x52 │ │ │ │ orrpl pc, r0, #4194304 @ 0x400000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ orrsle r4, r8, fp, lsr #6 │ │ │ │ @ instruction: 0xf8d1b9a4 │ │ │ │ sbfx r5, r8, #2, #12 │ │ │ │ - eorpl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + rsbmi pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ blcs 0xb1950 │ │ │ │ svcge 0x0052f47f │ │ │ │ vst1.32 {d14}, [r3 :128], r3 │ │ │ │ teqmi r3, #128, 6 │ │ │ │ @@ -54902,20 +54902,20 @@ │ │ │ │ strmi pc, [r8], -r4, lsl #22 │ │ │ │ svclt 0x0000e7f4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #36, 20 @ 0x24000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500f8eb │ │ │ │ + @ instruction: 0xf500f88b │ │ │ │ @ instruction: 0xf8d65600 │ │ │ │ ldreq r3, [sl], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54938,26 +54938,26 @@ │ │ │ │ @ instruction: 0xf8d6e7d5 │ │ │ │ addseq r3, fp, #88, 6 @ 0x60000001 │ │ │ │ ubfx sp, r1, #11, #8 │ │ │ │ cmppcc sp, #9830400 @ p-variant is OBSOLETE @ 0x960000 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ submi pc, ip, #14024704 @ 0xd60000 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ - eorseq lr, r2, ip, ror #10 │ │ │ │ + eorseq lr, r2, ip, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cf64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500f897 │ │ │ │ + @ instruction: 0xf500f837 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ ldreq r3, [fp], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54968,26 +54968,26 @@ │ │ │ │ strcs sp, [r0], #-237 @ 0xffffff13 │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ stc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - eorseq lr, r2, ip, ror #10 │ │ │ │ + eorseq lr, r2, ip, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cfdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ bmi 0xf17600 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf85af0c8 │ │ │ │ + @ instruction: 0xfffaf0c7 │ │ │ │ addspl pc, r0, #14024704 @ 0xd60000 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ ldrcc r4, [r0, -r4, lsl #12] │ │ │ │ stmdbvs fp!, {r0, r2, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtle r0, [sp], #-1690 @ 0xfffff966 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -55032,15 +55032,15 @@ │ │ │ │ stmiavs sl!, {r6, r7, r8, r9, ip} │ │ │ │ eorcs r6, r2, #34 @ 0x22 │ │ │ │ andcs pc, r0, #-805306356 @ 0xd000000c │ │ │ │ b 0x10de048 │ │ │ │ smlabbcs r4, r3, r2, r1 │ │ │ │ blx 0xff183ec8 │ │ │ │ ... │ │ │ │ - eorseq lr, r2, ip, ror #10 │ │ │ │ + eorseq lr, r2, ip, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0x1f83ee8 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff460d │ │ │ │ @@ -55049,15 +55049,15 @@ │ │ │ │ stceq 8, cr15, [ip], #784 @ 0x310 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf04f0500 │ │ │ │ svclt 0x00b80400 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ strmi lr, [r0, #-2508] @ 0xfffff634 │ │ │ │ - @ instruction: 0xf9a0f079 │ │ │ │ + @ instruction: 0xf940f079 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ svclt 0x0000fa91 │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @@ -55066,15 +55066,15 @@ │ │ │ │ movwcs fp, #275 @ 0x113 │ │ │ │ cmnpcc r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subpl pc, sp, r0, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vshr.s16 d3, d16, #12 │ │ │ │ - svclt 0x0000b9d7 │ │ │ │ + svclt 0x0000b977 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ bl 0x461a4 │ │ │ │ stmdbne r6, {r0, r6, r7, r9} │ │ │ │ msrpl CPSR_, #8388608 @ 0x800000 │ │ │ │ @@ -55100,32 +55100,32 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r0, #1370]! @ 0x55a │ │ │ │ - rsbmi pc, r0, ip, asr #12 │ │ │ │ + adccc pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 1, 7, pc, cr10, cr0, {0} @ │ │ │ │ + mcrlt 1, 4, pc, cr10, cr0, {0} @ │ │ │ │ strbne pc, [r3, -r7, asr #7] @ │ │ │ │ rscle r2, r4, r0, lsl #30 │ │ │ │ movtpl pc, #50436 @ 0xc504 @ │ │ │ │ tstpeq r3, r8, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1032f0c │ │ │ │ strtmi r0, [fp], #-816 @ 0xfffffcd0 │ │ │ │ svclt 0x00084628 │ │ │ │ eorcs r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ bllt 0x1c03f50 │ │ │ │ - addsmi pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 1, 6, pc, cr14, cr0, {0} @ │ │ │ │ + mcrlt 1, 3, pc, cr14, cr0, {0} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9d234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe0c9ffc │ │ │ │ stmibvc sp, {r1, r6, sl, fp} │ │ │ │ mcrreq 0, 0, pc, r0, cr12 @ │ │ │ │ b 0xfe357858 │ │ │ │ @@ -55167,15 +55167,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r0]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ ldc2 7, cr15, [r8], #-820 @ 0xfffffccc │ │ │ │ subpl pc, ip, r5, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s8 d19, d15, d16 │ │ │ │ - @ instruction: 0x4621ea5a │ │ │ │ + @ instruction: 0x4621e9fa │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -55225,28 +55225,28 @@ │ │ │ │ ldmvs r1!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1615 @ 0xfffff9b1 │ │ │ │ bleq 0x682600 │ │ │ │ vmin.s8 d20, d22, d9 │ │ │ │ vmull.p8 q8, d0, d25 │ │ │ │ @ instruction: 0xf64c0e04 │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmlal.s q10, d0, d0[4] │ │ │ │ @ instruction: 0xf8cd022d │ │ │ │ stmib sp, {r2, r3, sp, lr, pc}^ │ │ │ │ strtmi r1, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - strtmi pc, [r1], -sp, asr #18 │ │ │ │ + strtmi pc, [r1], -sp, ror #17 │ │ │ │ stmdals r5, {r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf948f1ed │ │ │ │ + @ instruction: 0xf8e8f1ed │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s8 d16, d15, d13 │ │ │ │ - blls 0x100940 │ │ │ │ + blls 0x1007c0 │ │ │ │ andcs r9, r0, #1543503872 @ 0x5c000000 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0x932f4650 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ @@ -55273,41 +55273,41 @@ │ │ │ │ @ instruction: 0xf8cd0c80 │ │ │ │ strcc r8, [r8, -r4, asr #1] │ │ │ │ adcgt pc, r8, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r1, cr0 @ │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ stc2l 0, cr15, [r0, #20]! │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - @ instruction: 0x4628f8bb │ │ │ │ - @ instruction: 0xf8b8f1e6 │ │ │ │ + @ instruction: 0x4628f85b │ │ │ │ + @ instruction: 0xf858f1e6 │ │ │ │ addsmi r9, ip, #0, 22 │ │ │ │ strbmi sp, [pc], -r3, lsr #3 │ │ │ │ orrscc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ stmibvs r3!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vcgt.s8 d25, d5, d0 │ │ │ │ vqrdmlah.s d19, d0, d1[3] │ │ │ │ ldrtmi r0, [fp], -r4, lsl #28 │ │ │ │ - subpl pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + addmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c464f │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ stmib sp, {r3, sp, pc}^ │ │ │ │ strcs fp, [r0], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0x469346f2 │ │ │ │ @ instruction: 0x46214699 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - @ instruction: 0x4621f8d3 │ │ │ │ + @ instruction: 0x4621f873 │ │ │ │ ldrbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8cef1ed │ │ │ │ + @ instruction: 0xf86ef1ed │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s8 d16, d15, d13 │ │ │ │ - blls 0x8084c │ │ │ │ + blls 0x806cc │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tstls r7, #0, 4 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ ldrls r9, [r2, -r1, lsr #6] │ │ │ │ @@ -55333,17 +55333,17 @@ │ │ │ │ mcrrmi 6, 4, pc, r3, cr0 @ │ │ │ │ adcsge pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r2, cr0 @ │ │ │ │ sbchi pc, r4, sp, asr #17 │ │ │ │ addsgt pc, r4, sp, asr #17 │ │ │ │ stc2l 0, cr15, [r6, #-20]! @ 0xffffffec │ │ │ │ - @ instruction: 0xf1e64630 │ │ │ │ - strtmi pc, [r8], -r1, asr #16 │ │ │ │ - @ instruction: 0xf83ef1e6 │ │ │ │ + @ instruction: 0xf1e54630 │ │ │ │ + strtmi pc, [r8], -r1, ror #31 │ │ │ │ + @ instruction: 0xffdef1e5 │ │ │ │ addsmi r9, ip, #1024 @ 0x400 │ │ │ │ blmi 0x47aa28 │ │ │ │ blls 0xe20408 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r9, r5, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -55355,109 +55355,109 @@ │ │ │ │ andvs pc, r3, #201326595 @ 0xc000003 │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ vmov.f32 d16, #-26 @ 0xc1d00000 │ │ │ │ andcc r5, r1, #201326592 @ 0xc000000 │ │ │ │ andls r3, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e6cf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #11 │ │ │ │ + eorseq lr, r2, r8, asr #9 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ bleq 0x682824 │ │ │ │ - ldm r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmda r8!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ strcs r9, [r0, #-1296] @ 0xfffffaf0 │ │ │ │ ldrbmi r2, [r9], -lr, lsl #4 │ │ │ │ andscs pc, ip, sp, lsl #17 │ │ │ │ adccs r2, sl, #16, 12 @ 0x1000000 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ strtmi r6, [sl], -sl, lsl #4 │ │ │ │ - bicsmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + tstpmi r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ ldrbvs pc, [sp, r5, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrls r9, [r5, -r6, lsl #6] │ │ │ │ blx 0xff582438 │ │ │ │ strcc pc, [r4, #2260] @ 0x8d4 │ │ │ │ @ instruction: 0xf57f0419 │ │ │ │ subscs sl, sl, #2192 @ 0x890 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ vqadd.s8 d16, d15, d14 │ │ │ │ - @ instruction: 0xf8d4e8b6 │ │ │ │ + @ instruction: 0xf8d4e856 │ │ │ │ strtmi r3, [sl], -r8, lsl #11 │ │ │ │ @ instruction: 0x46504659 │ │ │ │ @ instruction: 0x960a9310 │ │ │ │ ldrls r2, [r5, -r2, lsl #6] │ │ │ │ eorcc pc, r1, sp, lsl #17 │ │ │ │ ldrls r2, [r1, #-936] @ 0xfffffc58 │ │ │ │ @ instruction: 0xf64c930b │ │ │ │ - vrsra.s64 q10, q4, #64 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ movwls r0, #25389 @ 0x632d │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ blx 0xfec82480 │ │ │ │ ldrbcc pc, [ip, #-2260]! @ 0xfffff72c @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #1696 @ 0x6a0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ strcs r0, [r1, #-30] @ 0xffffffe2 │ │ │ │ - stm lr, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmda lr!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ strcc pc, [ip, #2260] @ 0x8d4 │ │ │ │ adccs r2, r8, #16, 2 │ │ │ │ andvc pc, lr, r0, asr #4 │ │ │ │ andne lr, sl, #3358720 @ 0x334000 │ │ │ │ eorne lr, r2, #3358720 @ 0x334000 │ │ │ │ tstls r0, #0, 4 │ │ │ │ @ instruction: 0xf8ada906 │ │ │ │ @ instruction: 0xf64c001c │ │ │ │ - vqdmlal.s q10, d16, d0[5] │ │ │ │ + vsubw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf8ad032d │ │ │ │ movwls r0, #24700 @ 0x607c │ │ │ │ movwcs r4, #9808 @ 0x2650 │ │ │ │ eorpl pc, r1, sp, lsl #17 │ │ │ │ ldrbvs pc, [sp, r5, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ - ldrbmi pc, [r0, #1612]! @ 0x64c @ │ │ │ │ + ldrmi pc, [r0, #-1612]! @ 0xfffff9b4 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x972d9715 │ │ │ │ @ instruction: 0xf005951e │ │ │ │ @ instruction: 0xe63afcbf │ │ │ │ movwcs r4, #10510 @ 0x290e │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ ldc2 0, cr15, [r8], #20 │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0054650 │ │ │ │ @ instruction: 0xe652fcb1 │ │ │ │ - blx 0xfe382e78 │ │ │ │ - teqpmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xb82e78 │ │ │ │ + cmnpcc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, ip, ip, asr #12 │ │ │ │ + eorsmi pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ vqsub.s32 d6, d27, d9 │ │ │ │ - svclt 0x0000fac1 │ │ │ │ - eorseq lr, r2, r8, asr #24 │ │ │ │ - eorseq lr, r2, r8, ror #23 │ │ │ │ - eorseq lr, r2, r4, ror r5 │ │ │ │ + svclt 0x0000fa61 │ │ │ │ + eorseq lr, r2, r8, lsl #23 │ │ │ │ + eorseq lr, r2, r8, lsr #22 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andpl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + submi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 0, cr15, [ip], #796 @ 0x31c │ │ │ │ + mcrr2 0, 12, pc, ip, cr7 @ │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ stmdavs sl!, {r8, r9, ip, lr} │ │ │ │ @@ -55468,55 +55468,55 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andpl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + submi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #24, 18 @ 0x60000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - orrlt pc, r4, r3, ror ip @ │ │ │ │ + orrlt pc, r4, r3, lsl ip @ │ │ │ │ blmi 0x40e5d4 │ │ │ │ blls 0x120640 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #0, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ mrccc 8, 5, APSR_nzcv, cr4, cr3, {6} │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - andcs pc, r4, pc, lsr #19 │ │ │ │ + andcs pc, r4, pc, asr #18 │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000fa01 │ │ │ │ + svclt 0x0000f9a1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andpl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + submi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2 0, cr15, [r6], #-796 @ 0xfffffce4 │ │ │ │ + blx 0xff602966 │ │ │ │ stccs 1, cr11, [r1], {164} @ 0xa4 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ @ instruction: 0xf500d107 │ │ │ │ stmdavs fp!, {r6, ip, lr} │ │ │ │ orrmi pc, r0, #3 │ │ │ │ teqpcc r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ andlt r2, r3, r4 │ │ │ │ @@ -55528,110 +55528,110 @@ │ │ │ │ @ instruction: 0xf8c0682b │ │ │ │ @ instruction: 0xe7ef3118 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andpl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + submi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #491520 @ 0x78000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - ldrshlt pc, [r4, #187]! @ 0xbb @ │ │ │ │ + @ instruction: 0xb1f4fb9b │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 10) │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ movwls r3, #8504 @ 0x2138 │ │ │ │ - @ instruction: 0xf944f1d3 │ │ │ │ + @ instruction: 0xf8e4f1d3 │ │ │ │ blmi 0x3ce6f0 │ │ │ │ blls 0x12074c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #64, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ @ instruction: 0x3118f8d3 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - strb pc, [r3, r9, lsr #18]! @ │ │ │ │ - @ instruction: 0xf97cf260 │ │ │ │ + strb pc, [r3, r9, asr #17]! @ │ │ │ │ + @ instruction: 0xf91cf260 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ - andpl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + submi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #40, 18 @ 0xa0000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - @ instruction: 0xf500fbad │ │ │ │ + @ instruction: 0xf500fb4d │ │ │ │ strmi r5, [r4], -r0, asr #6 │ │ │ │ ldrbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ eorne pc, r5, r2, asr r8 @ │ │ │ │ @ instruction: 0xf828f008 │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf50468c3 │ │ │ │ andscc r5, r0, r8 │ │ │ │ andsle r2, ip, r1, lsl #22 │ │ │ │ ldreq r6, [fp], fp, lsl #18 │ │ │ │ @ instruction: 0xf004d419 │ │ │ │ andcs pc, r4, #242688 @ 0x3b400 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ - @ instruction: 0xf8e6f1d3 │ │ │ │ + @ instruction: 0xf886f1d3 │ │ │ │ blmi 0x44e7ac │ │ │ │ blls 0x1a0808 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf004bd70 │ │ │ │ andcs pc, r8, #216064 @ 0x34c00 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ bl 0x398088 │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ @ instruction: 0xf1d34502 │ │ │ │ - andcs pc, r8, r9, asr #17 │ │ │ │ + andcs pc, r8, r9, ror #16 │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000f91b │ │ │ │ + svclt 0x0000f8bb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf64e460d │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vmlal.s q10, d0, d0[2] │ │ │ │ vqsub.s8 d16, d12, d18 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x1482b32 │ │ │ │ + blx 0xffc82b30 │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ ldrbcc pc, [r0, #-2259]! @ 0xfffff72d @ │ │ │ │ svceq 0x000ef013 │ │ │ │ andscs fp, r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r2, #32, 4 │ │ │ │ @ instruction: 0xf500dc29 │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @@ -55668,25 +55668,25 @@ │ │ │ │ andcs pc, r4, r5, lsr #16 │ │ │ │ svclt 0x0000e7cd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andpl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + submi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #950272 @ 0xe8000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - @ instruction: 0xf500fae3 │ │ │ │ + @ instruction: 0xf500fa83 │ │ │ │ @ instruction: 0xf8d35340 │ │ │ │ @ instruction: 0xf0133570 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ ldcle 2, cr4, [fp], #-648 @ 0xfffffd78 │ │ │ │ mcrrpl 5, 0, pc, pc, cr0 @ │ │ │ │ tstppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -55708,64 +55708,64 @@ │ │ │ │ andcs r3, r8, #-1375731712 @ 0xae000000 │ │ │ │ strtmi r0, [r1], #-292 @ 0xfffffedc │ │ │ │ ldmib r1, {r0, r1, r5, sl, lr}^ │ │ │ │ ldmib r3, {r1, r8}^ │ │ │ │ stmib sp, {r2, r7, r8, r9, sl, sp, lr}^ │ │ │ │ bl 0x386d68 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ - @ instruction: 0xfffef1d2 │ │ │ │ + @ instruction: 0xff9ef1d2 │ │ │ │ bl 0x38f18c │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ - @ instruction: 0xfff6f1d2 │ │ │ │ + @ instruction: 0xff96f1d2 │ │ │ │ bfi r2, r0, #0, #19 │ │ │ │ biceq lr, r4, #0, 22 │ │ │ │ @ instruction: 0xf5032208 │ │ │ │ @ instruction: 0x46285333 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ strmi lr, [ip, #2515] @ 0x9d3 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffe6f1d2 │ │ │ │ + @ instruction: 0xff86f1d2 │ │ │ │ strb r2, [r2, r8] │ │ │ │ @ instruction: 0xf0084608 │ │ │ │ andcs pc, r4, #59, 30 @ 0xec │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - @ instruction: 0xffdaf1d2 │ │ │ │ + @ instruction: 0xff7af1d2 │ │ │ │ ldr r2, [r6, r4]! │ │ │ │ - @ instruction: 0xf82cf260 │ │ │ │ + @ instruction: 0xffccf25f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dbc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0xf64e4615 │ │ │ │ - vsubhn.i16 d21, q0, q4 │ │ │ │ + vmlsl.s q10, d0, d0[2] │ │ │ │ bmi 0x13882a0 │ │ │ │ @ instruction: 0x9600231b │ │ │ │ vmax.s8 d20, d12, d15 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ ldmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0c7022d │ │ │ │ - @ instruction: 0x4604fa5d │ │ │ │ + @ instruction: 0x4604f9fd │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ stccs 0, cr3, [r3, #-64] @ 0xffffffc0 │ │ │ │ mcrne 8, 3, pc, cr8, cr3, {6} @ │ │ │ │ stmdbcc r0, {r0, r1, r2, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ mcrrne 0, 0, r4, r5, cr4 │ │ │ │ vstmdbcs r6!, {d21-} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - stc2 0, cr15, [r6, #-364] @ 0xfffffe94 │ │ │ │ + stc2 0, cr15, [r6], #364 @ 0x16c │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46a30 @ │ │ │ │ strbeq lr, [r5], r6, lsl #22 │ │ │ │ strcc lr, [r2], #-2388 @ 0xfffff6ac │ │ │ │ @ instruction: 0xf1c268f2 │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1552c4 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -55784,18 +55784,18 @@ │ │ │ │ @ instruction: 0xf854544f │ │ │ │ cmpeq lr, r8, lsl #24 │ │ │ │ vrshl.s8 , q12, │ │ │ │ bl 0x52efc │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xff66f1d2 │ │ │ │ + @ instruction: 0xff06f1d2 │ │ │ │ ldrb r2, [ip, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - stc2l 0, cr15, [sl], {91} @ 0x5b │ │ │ │ + stc2l 0, cr15, [sl], #-364 @ 0xfffffe94 │ │ │ │ @ instruction: 0xf504e7c2 │ │ │ │ @ instruction: 0xf854544f │ │ │ │ ldreq r3, [sp, #3080] @ 0xc08 │ │ │ │ vqrshl.s8 , q0, │ │ │ │ bl 0x52efc │ │ │ │ strb r0, [r6, r1, lsl #1]! │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46ac0 @ │ │ │ │ @@ -55811,33 +55811,33 @@ │ │ │ │ ldrb r0, [r0, r1, lsl #1] │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46aec @ │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [pc, #347]! @ 0x46c4f │ │ │ │ tstpcc fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf05be7c5 │ │ │ │ - @ instruction: 0x4603fb7d │ │ │ │ + @ instruction: 0x4603fb1d │ │ │ │ vabd.s16 q15, , q1 │ │ │ │ - svclt 0x0000ff83 │ │ │ │ + svclt 0x0000ff23 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf64e460c │ │ │ │ - vabal.s8 , d0, d8 │ │ │ │ + vmls.f d20, d0, d0[2] │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ strmi r9, [r7], -r0, lsl #10 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vtst.8 d22, d12, d16 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - stmdbvs r1!, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svcmi 0x0004f411 │ │ │ │ @ instruction: 0xf500d109 │ │ │ │ strmi r5, [r5], -pc, asr #6 │ │ │ │ @ instruction: 0xf85368e2 │ │ │ │ tsteq r8, r8, lsl #24 │ │ │ │ bcs 0xbbf94 │ │ │ │ andlt sp, r2, r6, lsr #32 │ │ │ │ @@ -55853,52 +55853,52 @@ │ │ │ │ @ instruction: 0xf0118014 │ │ │ │ @ instruction: 0xf1060f20 │ │ │ │ svclt 0x00180004 │ │ │ │ @ instruction: 0xf1082240 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ eorcs fp, r0, #8, 30 │ │ │ │ stmdavs r1!, {r0, r1, r6, r9, sl, lr} │ │ │ │ - strtvs pc, [r8], #-1612 @ 0xfffff9b4 │ │ │ │ + strbtpl pc, [r8], #-1612 @ 0xfffff9b4 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ and r9, sp, r1, lsl #8 │ │ │ │ @ instruction: 0x8014f8d6 │ │ │ │ - msrvs CPSR_f, #76, 12 @ 0x4c00000 │ │ │ │ + msrpl SPSR_f, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf1089301 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ ldcne 2, cr2, [r0, #-256]! @ 0xffffff00 │ │ │ │ strbmi r6, [r3], -r1, lsr #16 │ │ │ │ - ldrtcs pc, [r0], #-1601 @ 0xfffff9bf @ │ │ │ │ + ldrbtne pc, [r0], #-1601 @ 0xfffff9bf @ │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf0cd9400 │ │ │ │ - @ instruction: 0xf505fdab │ │ │ │ + @ instruction: 0xf505fd4b │ │ │ │ @ instruction: 0xf8d05040 │ │ │ │ @ instruction: 0xf8433450 │ │ │ │ andlt r7, r2, r8, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9de08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andpl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + submi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #64, 18 @ 0x100000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - @ instruction: 0x2c0ff93b │ │ │ │ + stccs 8, cr15, [pc], {219} @ 0xdb │ │ │ │ ldccs 13, cr13, [r9], {81} @ 0x51 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xdbac88 │ │ │ │ blls 0x120cb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -55931,44 +55931,44 @@ │ │ │ │ sbcvs pc, r0, #2 │ │ │ │ tstmi r3, #-1879048192 @ 0x90000000 │ │ │ │ cmnpmi ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ movwmi r0, #47460 @ 0xb964 │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf1d29302 │ │ │ │ - andcs pc, r4, r1, asr #28 │ │ │ │ + andcs pc, r4, r1, ror #27 │ │ │ │ @ instruction: 0xf500e7b1 │ │ │ │ andcs r5, r4, #0 │ │ │ │ orreq lr, r4, #0, 22 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ andscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1d29302 │ │ │ │ - @ instruction: 0xe7f0fe33 │ │ │ │ + ubfx pc, r3, #27, #17 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ andcs pc, r4, #5952 @ 0x1740 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - mcr2 1, 1, pc, cr6, cr2, {6} @ │ │ │ │ + stc2l 1, cr15, [r6, #840] @ 0x348 │ │ │ │ vabd.s16 q15, , │ │ │ │ - svclt 0x0000fe79 │ │ │ │ + svclt 0x0000fe19 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9df2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64e231b │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vmlal.s q10, d0, d0[2] │ │ │ │ vqsub.s8 d16, d12, d18 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8aef0c7 │ │ │ │ + @ instruction: 0xf84ef0c7 │ │ │ │ stccs 8, cr6, [pc], {41} @ 0x29 │ │ │ │ @ instruction: 0xf021bf08 │ │ │ │ andsle r0, r7, r1, lsl #2 │ │ │ │ ldccs 13, cr13, [r9], {12} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r3, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -56009,35 +56009,35 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ bfi pc, fp, (invalid: 26:11) @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9e010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1d10ff0 │ │ │ │ - @ instruction: 0x4604fe71 │ │ │ │ - mcr2 1, 3, pc, cr14, cr1, {6} @ │ │ │ │ + @ instruction: 0x4604fe11 │ │ │ │ + mcr2 1, 0, pc, cr14, cr1, {6} @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - stc2l 1, cr15, [r6, #-952] @ 0xfffffc48 │ │ │ │ + stc2l 1, cr15, [r6], #952 @ 0x3b8 │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1ee4630 │ │ │ │ - @ instruction: 0x4628faff │ │ │ │ - @ instruction: 0xf8c6f1d2 │ │ │ │ + @ instruction: 0x4628fa9f │ │ │ │ + @ instruction: 0xf866f1d2 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1d24070 │ │ │ │ - strtmi fp, [r0], -r1, asr #17 │ │ │ │ - @ instruction: 0xf8d2f0ce │ │ │ │ + strtmi fp, [r0], -r1, ror #16 │ │ │ │ + @ instruction: 0xf872f0ce │ │ │ │ blcs 0x61004 │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ - @ instruction: 0xf8e4f0ce │ │ │ │ + @ instruction: 0xf884f0ce │ │ │ │ blcs 0x61030 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - @ instruction: 0xf87ef0ce │ │ │ │ + @ instruction: 0xf81ef0ce │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdapl pc, {r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb08b4bb8 │ │ │ │ @@ -56059,55 +56059,55 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8d68096 │ │ │ │ @ instruction: 0xf4133568 │ │ │ │ andle r6, r4, r0, ror pc │ │ │ │ ldrbcc pc, [r4, #-2262]! @ 0xfffff72a @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf64ed16f │ │ │ │ - vabal.s8 , d0, d8 │ │ │ │ + vmls.f d20, d0, d0[2] │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbslt pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - @ instruction: 0xffd8f0c6 │ │ │ │ + @ instruction: 0xff78f0c6 │ │ │ │ stmdbpl r0, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0xf5069403 │ │ │ │ stmib sp, {r4, r6, r9, sl, ip, lr}^ │ │ │ │ ldrtcc r7, [ip], -r4, lsl #14 │ │ │ │ strvc lr, [r6, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d99708 │ │ │ │ @ instruction: 0xf1db0420 │ │ │ │ - @ instruction: 0x4631fbf3 │ │ │ │ + @ instruction: 0x4631fb93 │ │ │ │ @ instruction: 0xf8cd4682 │ │ │ │ stmdage r4, {ip, sp, pc} │ │ │ │ - orrvs pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + bicpl pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - adcvs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + rscpl pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe78327a │ │ │ │ + blx 0xf8327a │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 0xfe2836e0 │ │ │ │ + blx 0xa836e0 │ │ │ │ @ instruction: 0xf8c9aa03 │ │ │ │ @ instruction: 0xf6460450 │ │ │ │ vaddw.s8 , q0, d13 │ │ │ │ @ instruction: 0xf8d90104 │ │ │ │ @ instruction: 0xf1db0420 │ │ │ │ - stmdage r4, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r8], #-820 @ 0xfffffccc │ │ │ │ + stmdage r4, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff68329e │ │ │ │ @ instruction: 0x46204633 │ │ │ │ vabd.s8 d25, d6, d0 │ │ │ │ vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ vhsub.s8 d16, d6, d4 │ │ │ │ vorr.i32 d23, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf0cd0104 │ │ │ │ - @ instruction: 0xf858fdfd │ │ │ │ + @ instruction: 0xf858fd9d │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ vrshl.s8 d29, d6, d4 │ │ │ │ vorr.i32 q10, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ @@ -56118,57 +56118,57 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vorr.i32 q10, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addle r2, r8, r0, lsl #22 │ │ │ │ - rsbsvs pc, r0, ip, asr #12 │ │ │ │ + adcspl pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - mcrr2 0, 12, pc, r0, cr13 @ │ │ │ │ + blx 0xff88330e │ │ │ │ strmi r2, [r3], -r0, lsl #2 │ │ │ │ strtmi r9, [r0], -r0, lsl #2 │ │ │ │ eorpl pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ orrpl pc, sp, r6, asr #4 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [r4, #820] @ 0x334 │ │ │ │ + stc2l 0, cr15, [r4, #-820]! @ 0xfffffccc │ │ │ │ @ instruction: 0xf64ce773 │ │ │ │ - vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - strls pc, [r0, #-3115] @ 0xfffff3d5 │ │ │ │ + strls pc, [r0, #-3019] @ 0xfffff435 │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vmov.i32 d22, #256 @ 0x00000100 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ cmnpvs sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [r0, #820]! @ 0x334 │ │ │ │ + ldc2l 0, cr15, [r0, #-820] @ 0xfffffccc │ │ │ │ strls lr, [r0, #-1877] @ 0xfffff8ab │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - @ instruction: 0xff3cf0c6 │ │ │ │ + cdp2 0, 13, cr15, cr12, cr6, {6} │ │ │ │ ldmdbpl r1, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq ip!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x960046bb │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ - @ instruction: 0x63bcf64c │ │ │ │ + mvnspl pc, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64ca803 │ │ │ │ - vrshr.s64 q11, q0, #64 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r3, r5, r9}^ │ │ │ │ @ instruction: 0xf6417703 │ │ │ │ - vmvn.i16 d18, #0 @ 0x0000 │ │ │ │ + vmvn.i16 , #0 @ 0x0000 │ │ │ │ stmib sp, {r0, r4, r5, fp}^ │ │ │ │ ldrbmi r7, [sl], r5, lsl #14 │ │ │ │ strbpl pc, [pc, -r6, lsl #10] @ │ │ │ │ - blx 0x1033ae │ │ │ │ + blx 0xfe9033ac │ │ │ │ streq pc, [r8], -r5, lsl #2 │ │ │ │ and r3, r2, r8, asr #10 │ │ │ │ adcsmi r3, r5, #8, 12 @ 0x800000 │ │ │ │ ldmdb r7, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ ldmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ eoreq pc, r0, r1, asr #3 │ │ │ │ stmdbcc r0!, {r1, r3, r6, r7, lr} │ │ │ │ @@ -56176,59 +56176,59 @@ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ movwmi r4, #41730 @ 0xa302 │ │ │ │ strble r0, [sp, #2003]! @ 0x7d3 │ │ │ │ bhi 0x817dc │ │ │ │ eorcs r4, r0, #95420416 @ 0x5b00000 │ │ │ │ ldmdavs r1!, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf0cd3608 │ │ │ │ - @ instruction: 0xf10bfb3f │ │ │ │ + @ instruction: 0xf10bfadf │ │ │ │ adcsmi r0, r5, #1024 @ 0x400 │ │ │ │ stmdage r3, {r0, r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf0cd2500 │ │ │ │ - strbmi pc, [fp], -r9, lsl #23 @ │ │ │ │ + strbmi pc, [fp], -r9, lsr #22 @ │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vsubl.s8 , d0, d17 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vsra.s64 d17, d25, #64 │ │ │ │ strls r0, [r0, #-260] @ 0xfffffefc │ │ │ │ - stc2l 0, cr15, [lr, #-820] @ 0xfffffccc │ │ │ │ + stc2l 0, cr15, [lr], #820 @ 0x334 │ │ │ │ @ instruction: 0xf64ce75a │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - strls pc, [r0, #-2997] @ 0xfffff44b │ │ │ │ + strls pc, [r0, #-2901] @ 0xfffff4ab │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x01adf646 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [sl, #-820]! @ 0xfffffccc │ │ │ │ + ldc2l 0, cr15, [sl], {205} @ 0xcd │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strbpl pc, [r0], -r4, lsl #10 @ │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe76caed8 │ │ │ │ - subsvs pc, r0, ip, asr #12 │ │ │ │ + addspl pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfe68345e │ │ │ │ + blx 0xe8345e │ │ │ │ strls r4, [r0, #-1539] @ 0xfffff9fd │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vaddw.s8 q8, q8, d29 │ │ │ │ @ instruction: 0xf0cd0104 │ │ │ │ - @ instruction: 0xf858fd1d │ │ │ │ + @ instruction: 0xf858fcbd │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0xf64ce751 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - smusdxls r0, sp, fp │ │ │ │ + smuadls r0, sp, fp │ │ │ │ strb r4, [r3, r3, lsl #12]! │ │ │ │ - mrrc2 2, 5, pc, r4, cr15 @ │ │ │ │ + blx 0xffd83ae6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf8513110 │ │ │ │ @ instruction: 0xf0111c08 │ │ │ │ smlabble r9, r0, pc, r6 @ │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ @@ -56319,15 +56319,15 @@ │ │ │ │ @ instruction: 0xf8c42a3c │ │ │ │ ldmdale r5, {r2, r3, r6, r9, fp, ip, sp} │ │ │ │ msrmi SPSR_s, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscs pc, r2, r3, lsr r8 @ │ │ │ │ andle r4, fp, sl, lsl #5 │ │ │ │ - cmpppl r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + orrsmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldrvs pc, [r5], #-1284 @ 0xfffffafc │ │ │ │ @ instruction: 0x4798689b │ │ │ │ smlabteq r0, r4, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -56779,63 +56779,63 @@ │ │ │ │ andsmi r0, r3, r8, lsl r3 │ │ │ │ stmib r4, {r9, sp}^ │ │ │ │ ldmdblt r9!, {r2, r3, r5, r6, r7, r9, ip, sp} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0xfee03e88 │ │ │ │ + blx 0x1603e88 │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldccc 4, cr5, [r0], {8} │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ strtmi pc, [r0], -r5, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ @ instruction: 0xf64cb859 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adcpl pc, r6, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf1f24b01 │ │ │ │ - svclt 0x0000fef5 │ │ │ │ - mlaseq r2, r0, sp, lr │ │ │ │ + svclt 0x0000fe95 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r5, r8, sp} │ │ │ │ - ldcllt 0, cr15, [ip, #584] @ 0x248 │ │ │ │ + ldcllt 0, cr15, [ip, #-584]! @ 0xfffffdb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9ec74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xf9daf119 │ │ │ │ + @ instruction: 0xf97af119 │ │ │ │ @ instruction: 0xf5a44605 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf7fd460c │ │ │ │ movwcs pc, #2209 @ 0x8a1 @ │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ vmax.s32 d4, d0, d24 │ │ │ │ - andcs pc, r0, #9764864 @ 0x950000 │ │ │ │ + andcs pc, r0, #3473408 @ 0x350000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9ecb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ movwcs r5, #16544 @ 0x40a0 │ │ │ │ @ instruction: 0xf0016801 │ │ │ │ addmi r0, fp, pc, lsl #2 │ │ │ │ blcc 0x9843c │ │ │ │ b 0x1117b20 │ │ │ │ @ instruction: 0xf09f0402 │ │ │ │ - strtmi pc, [r1], -r9, asr #24 │ │ │ │ + strtmi pc, [r1], -r9, ror #23 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - pop {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09f4038 │ │ │ │ - svclt 0x0000bc57 │ │ │ │ + svclt 0x0000bbf7 │ │ │ │ @ instruction: 0xf0074611 │ │ │ │ svclt 0x0000bed5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9ecf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0070ff8 │ │ │ │ tstpcs r0, r7, ror #28 @ p-variant is OBSOLETE │ │ │ │ @@ -56890,17 +56890,17 @@ │ │ │ │ @ instruction: 0xf2a2fa92 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ bcs 0x963dc │ │ │ │ msrhi R11_fiq, r0 │ │ │ │ andls r2, r6, #0, 4 │ │ │ │ movwls r9, #24324 @ 0x5f04 │ │ │ │ vmin.s8 d20, d14, d24 │ │ │ │ - @ instruction: 0x4683f9b3 │ │ │ │ + pkhtbmi pc, r3, r3, asr #18 @ │ │ │ │ @ instruction: 0xf1e43061 │ │ │ │ - rsbcs pc, r0, #177152 @ 0x2b400 │ │ │ │ + rsbcs pc, r0, #78848 @ 0x13400 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ b 0xff205b10 │ │ │ │ andeq pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ @ instruction: 0xf1044639 │ │ │ │ @ instruction: 0xf7c80060 │ │ │ │ bls 0xc2700 │ │ │ │ bls 0x11ff8c │ │ │ │ @@ -56950,15 +56950,15 @@ │ │ │ │ @ instruction: 0xf0006f82 │ │ │ │ blls 0x67efc │ │ │ │ stmdbls r2, {r1, r5, r9, sl, lr} │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1d94ff0 │ │ │ │ - mcrcs 15, 0, fp, cr0, cr1, {6} │ │ │ │ + mcrcs 15, 0, fp, cr0, cr1, {3} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc}^ │ │ │ │ svclt 0x00182a02 │ │ │ │ eorle r0, lr, r2, lsr r4 │ │ │ │ tstmi sl, #232, 18 @ 0x3a0000 │ │ │ │ sbceq lr, r9, #270336 @ 0x42000 │ │ │ │ b 0x10c950c │ │ │ │ b 0x10d0814 │ │ │ │ @@ -56966,26 +56966,26 @@ │ │ │ │ sbcne lr, r0, #270336 @ 0x42000 │ │ │ │ addpl pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf53f9202 │ │ │ │ movwls sl, #24404 @ 0x5f54 │ │ │ │ stmdbls r2, {r8, r9, fp, ip, pc} │ │ │ │ subpl pc, r0, #12582912 @ 0xc00000 │ │ │ │ strteq pc, [r0], #-2258 @ 0xfffff72e │ │ │ │ - mrc2 1, 5, pc, cr4, cr9, {6} │ │ │ │ + mrc2 1, 2, pc, cr4, cr9, {6} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0047f43f │ │ │ │ ldreq r6, [r2], -r2, lsl #18 │ │ │ │ svcge 0x0043f53f │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvc pc, ip, ip, asr #12 │ │ │ │ + addvs pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s q10, q1, │ │ │ │ vqsub.s32 , , q11 │ │ │ │ - @ instruction: 0xf44ffead │ │ │ │ + @ instruction: 0xf44ffe4d │ │ │ │ @ instruction: 0x26131298 │ │ │ │ @ instruction: 0xf011e7cc │ │ │ │ svclt 0x000c4f80 │ │ │ │ ldrshcs r2, [r0, #28]! │ │ │ │ svclt 0x00184211 │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ svcge 0x003ef47f │ │ │ │ @@ -57024,21 +57024,21 @@ │ │ │ │ blcs 0x62a68 │ │ │ │ svcge 0x006bf47f │ │ │ │ cmnlt r3, #58112 @ 0xe300 │ │ │ │ blcs 0x63074 │ │ │ │ svcge 0x0065f47f │ │ │ │ blcs 0x62e7c │ │ │ │ svcge 0x0061f47f │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsvc pc, ip, ip, asr #12 │ │ │ │ + sbcsvs pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d10 │ │ │ │ vhsub.s32 d4, d9, d8 │ │ │ │ - @ instruction: 0xf442fe43 │ │ │ │ + @ instruction: 0xf442fde3 │ │ │ │ @ instruction: 0x61224201 │ │ │ │ stmiavs sl!, {r0, r1, r3, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00062a02 │ │ │ │ vst1.8 {d18-d20}, [pc] │ │ │ │ andcs r2, r0, r0, ror r0 │ │ │ │ subeq lr, pc, sl, lsr #13 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @@ -57049,29 +57049,29 @@ │ │ │ │ stclvs 6, cr14, [r3], #-808 @ 0xfffffcd8 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stmdbcs r0, {r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbls r9, {r0, r1, r2, r3, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldrtle r0, [sl], #329 @ 0x149 │ │ │ │ @ instruction: 0xf64ce7a1 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d23, d0, d0[7] │ │ │ │ + vaddl.s8 q11, d16, d28 │ │ │ │ blmi 0xc7f1c │ │ │ │ adccc pc, fp, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 1, cr15, cr2, cr9, {1} │ │ │ │ - mlaseq r2, ip, sp, lr │ │ │ │ + ldc2 2, cr15, [r2, #164]! @ 0xa4 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff0 │ │ │ │ strmi r5, [r4], -r0, asr #10 │ │ │ │ @ instruction: 0xf8d54601 │ │ │ │ @ instruction: 0xf1d90420 │ │ │ │ - stmdbvs r3, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d5d11d │ │ │ │ rsceq r1, r3, ip, lsr #8 │ │ │ │ strtcs pc, [r4], #-2261 @ 0xfffff72b │ │ │ │ sbceq lr, r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf414d41e │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @@ -57106,21 +57106,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, r8, ip, asr #12 │ │ │ │ + rscsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [r0, #164]! @ 0xa4 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + stc2l 2, cr15, [r0, #-164] @ 0xffffff5c │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30bf48 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57130,21 +57130,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd08 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ blmi 0xc8060 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000fd71 │ │ │ │ - eorseq lr, r2, r0, asr #27 │ │ │ │ + svclt 0x0000fd11 │ │ │ │ + eorseq lr, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ stmibvc fp, {r0, r1, r2, r3, r4, r7, r9, ip, lr} │ │ │ │ bvc 0x1294810 │ │ │ │ @ instruction: 0xf00100db │ │ │ │ @@ -57155,29 +57155,29 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ movwne pc, #45571 @ 0xb203 @ │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd08 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ blmi 0xc80c4 │ │ │ │ subvs pc, r1, #64, 4 │ │ │ │ - ldc2 2, cr15, [lr, #-164]! @ 0xffffff5c │ │ │ │ - eorseq lr, r2, ip, asr #27 │ │ │ │ + ldc2l 2, cr15, [lr], {41} @ 0x29 │ │ │ │ + eorseq lr, r2, ip, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9f224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ @ instruction: 0xf5044601 │ │ │ │ @ instruction: 0xf8d45440 │ │ │ │ @ instruction: 0xf1d90420 │ │ │ │ - stmdbvs r3, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d4bf02 │ │ │ │ movwcc r3, #5164 @ 0x142c │ │ │ │ strtcc pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -57271,15 +57271,15 @@ │ │ │ │ @ instruction: 0xd32f7618 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ svceq 0x00e0f017 │ │ │ │ @ instruction: 0xf042bf08 │ │ │ │ andmi r4, fp, r0, lsl #4 │ │ │ │ mvncs lr, #192, 18 @ 0x300000 │ │ │ │ - mrc2 1, 6, pc, cr14, cr8, {0} │ │ │ │ + mrc2 1, 3, pc, cr14, cr8, {0} │ │ │ │ strtmi fp, [r8], -r8, lsl #7 │ │ │ │ blx 0xff7061ce │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4628fc11 │ │ │ │ ldc2 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x33a4f8d4 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -57298,22 +57298,22 @@ │ │ │ │ ldrtne pc, [r0], r6, lsl #8 @ │ │ │ │ @ instruction: 0xe7c94331 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ strtmi pc, [r8], -r7, lsr #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4ff0 │ │ │ │ @ instruction: 0xf64cbc5b │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ rscsmi pc, r0, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf1f24b01 │ │ │ │ - svclt 0x0000faf7 │ │ │ │ - eorseq lr, r2, r0, ror #27 │ │ │ │ + svclt 0x0000fa97 │ │ │ │ + eorseq lr, r2, r0, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9f464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x4842c │ │ │ │ addlt r7, r3, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 3, cr2, [sp, #672] @ 0x2a0 │ │ │ │ @@ -57564,21 +57564,21 @@ │ │ │ │ @ instruction: 0xf3c3bfa8 │ │ │ │ ble 0xffaa0854 │ │ │ │ strbteq pc, [r8], #-2192 @ 0xfffff770 @ │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd08 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d23, d16, d0[6] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ blmi 0xc872c │ │ │ │ eorsmi pc, sp, #64, 4 │ │ │ │ - blx 0x304f24 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + @ instruction: 0xf9aaf229 │ │ │ │ + eorseq lr, r2, r0, lsr sp │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0x0151689a │ │ │ │ @ instruction: 0xf500d42b │ │ │ │ ldrlt r5, [r0], #-896 @ 0xfffffc80 │ │ │ │ msrmi SPSR_, #13828096 @ 0xd30000 │ │ │ │ movweq pc, #61460 @ 0xf014 @ │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ @@ -57639,15 +57639,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, sl, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000b875 │ │ │ │ + svclt 0x0000b815 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57671,16 +57671,16 @@ │ │ │ │ strbteq pc, [r0], #2256 @ 0x8d0 @ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi sl, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ - @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000b833 │ │ │ │ + @ instruction: 0xf0c24030 │ │ │ │ + svclt 0x0000bfd3 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57706,15 +57706,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, fp, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c24030 │ │ │ │ - svclt 0x0000bfef │ │ │ │ + svclt 0x0000bf8f │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57740,15 +57740,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi fp, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c24030 │ │ │ │ - svclt 0x0000bfab │ │ │ │ + svclt 0x0000bf4b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9fb34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30c91c │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57758,31 +57758,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd08 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ blmi 0xc8a34 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000f887 │ │ │ │ - eorseq lr, r2, r0, asr #27 │ │ │ │ + svclt 0x0000f827 │ │ │ │ + eorseq lr, r2, r0, lsl #26 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d75ec │ │ │ │ @ instruction: 0xf64ed80e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc9280 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57795,15 +57795,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7640 │ │ │ │ @ instruction: 0xf64ed80e │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc92d4 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57816,15 +57816,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7694 │ │ │ │ @ instruction: 0xf64ed80e │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 d20, d0, #64 │ │ │ │ bl 0x88f28 │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0x114d38 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ @@ -57838,15 +57838,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41c │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d76ec │ │ │ │ @ instruction: 0xf64ed812 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc9380 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x94d90 │ │ │ │ andcs sp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @@ -57861,15 +57861,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7748 │ │ │ │ @ instruction: 0xf64ed80d │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc93dc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114dec │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @ instruction: 0xf0000840 │ │ │ │ @@ -57884,15 +57884,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d73a4 │ │ │ │ @ instruction: 0xf64ed813 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ bl 0x109838 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd4e48 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ blcs 0x55720 │ │ │ │ andmi pc, r0, r3 │ │ │ │ @ instruction: 0x2007bfb8 │ │ │ │ @@ -57907,15 +57907,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7800 │ │ │ │ @ instruction: 0xf64ed80d │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc9494 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114ea4 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57930,15 +57930,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d785c │ │ │ │ @ instruction: 0xf64ed80d │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc94f0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114f00 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57953,15 +57953,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d74b8 │ │ │ │ @ instruction: 0xf64ed808 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ bl 0x10994c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ strhlt r3, [fp, r4]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -57981,15 +57981,15 @@ │ │ │ │ streq r1, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xc8d20c │ │ │ │ ldrsbne pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ @ instruction: 0xf64ed814 │ │ │ │ - vmov.i32 , #255 @ 0x000000ff │ │ │ │ + @ instruction: 0xf2c04c90 │ │ │ │ bl 0x34bdbc │ │ │ │ @ instruction: 0xf8dc0c81 │ │ │ │ stmdbcs r3, {r2, r4, r5, r7, ip} │ │ │ │ @ instruction: 0xf8c0d10a │ │ │ │ @ instruction: 0xf8c02b88 │ │ │ │ andcs r3, r0, ip, lsl #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -58008,15 +58008,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ bllt 0x115278 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7994 │ │ │ │ @ instruction: 0xf64ed810 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc9628 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x115038 │ │ │ │ @ instruction: 0xf500d106 │ │ │ │ ldmdb r0, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -58041,21 +58041,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, r8, ip, asr #12 │ │ │ │ + rscsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - cdp2 2, 5, cr15, cr0, cr8, {1} │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + ldc2l 2, cr15, [r0, #160]! @ 0xa0 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34cdc8 │ │ │ │ stmiavs sp, {r2, r4, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, fp, r1, lsl #26 │ │ │ │ @@ -58066,21 +58066,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, r8, ip, asr #12 │ │ │ │ + rscsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - cdp2 2, 1, cr15, cr14, cr8, {1} │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + ldc2 2, cr15, [lr, #160]! @ 0xa0 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ce2c │ │ │ │ stmiavs sp, {r2, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andseq pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ @@ -58092,21 +58092,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, r8, ip, asr #12 │ │ │ │ + rscsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [sl, #160]! @ 0xa0 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + stc2 2, cr15, [sl, #160] @ 0xa0 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba00cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30ce94 │ │ │ │ stmiavs sp, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ bl 0x51ee0 │ │ │ │ @@ -58119,30 +58119,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r8, lsr sp │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd38 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ blmi 0xc8fd8 │ │ │ │ vqsub.s32 d2, d8, d20 │ │ │ │ - svclt 0x0000fdb5 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fd55 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ streq r6, [sl, #2201] @ 0x899 │ │ │ │ @ instruction: 0xf890d419 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d778c │ │ │ │ @ instruction: 0xf64ed80f │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ bl 0x109c20 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd5230 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ @ instruction: 0x065b33bc │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -58158,15 +58158,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x111c9c │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9c2 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ bcc 0x449828 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - cmpppl r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r0, lr, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrsbtcs pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf500b1d2 │ │ │ │ @ instruction: 0xf890605f │ │ │ │ tstmi r8, #246415360 @ 0xeb00000 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @@ -58189,15 +58189,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7c68 │ │ │ │ @ instruction: 0xf64ed80c │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc98fc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58229,15 +58229,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7d08 │ │ │ │ @ instruction: 0xf64ed808 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc999c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58248,15 +58248,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrble r0, [r3], #1371 @ 0x55b │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -58272,15 +58272,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7db4 │ │ │ │ @ instruction: 0xf64ed808 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc9a48 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58291,15 +58291,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58313,15 +58313,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7e58 │ │ │ │ @ instruction: 0xf64ed808 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc9aec │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58332,15 +58332,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058059b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58354,15 +58354,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7efc │ │ │ │ @ instruction: 0xf64ed808 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc9b90 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58373,15 +58373,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58395,15 +58395,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7fa0 │ │ │ │ @ instruction: 0xf64ed808 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc9c34 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58413,16 +58413,16 @@ │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ - @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0582101 │ │ │ │ + ldmdacs r1, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58445,21 +58445,21 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blvs 0x338bf8 │ │ │ │ rscpl fp, sl, fp, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbdf8 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ blmi 0xc94f0 │ │ │ │ vqsub.s32 d2, d8, d20 │ │ │ │ - svclt 0x0000fb29 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fac9 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba0650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0538d │ │ │ │ tstcc r0, #72, 2 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -58467,15 +58467,15 @@ │ │ │ │ @ instruction: 0xf890bbb3 │ │ │ │ bllt 0x1f159a0 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d80bc │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r8, {r0, r1, r3, r9, sl, lr} │ │ │ │ - cmpppl r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r0, lr, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ rsbmi r4, r2, r9, lsl r6 │ │ │ │ ldrle r0, [r2, #-2002] @ 0xfffff82e │ │ │ │ andeq pc, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xed903901 │ │ │ │ @@ -58506,21 +58506,21 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strmi r0, [fp], -r1, lsl #2 │ │ │ │ @ instruction: 0xf64ce7bb │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64c012d │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0xc95e4 │ │ │ │ eorscs pc, r3, #64, 4 │ │ │ │ - blx 0xfec05dd8 │ │ │ │ - eorseq lr, r2, r0, lsr lr │ │ │ │ + blx 0x1405dd8 │ │ │ │ + eorseq lr, r2, r0, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d50c │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58528,21 +58528,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd38 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ blmi 0xc963c │ │ │ │ vhsub.s32 d2, d8, d26 │ │ │ │ - svclt 0x0000fa83 │ │ │ │ - eorseq lr, r2, r0, asr #27 │ │ │ │ + svclt 0x0000fa23 │ │ │ │ + eorseq lr, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba079c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d564 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58550,21 +58550,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd38 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ blmi 0xc9694 │ │ │ │ vhsub.s32 d2, d8, d26 │ │ │ │ - svclt 0x0000fa57 │ │ │ │ - eorseq lr, r2, r0, asr #27 │ │ │ │ + svclt 0x0000f9f7 │ │ │ │ + eorseq lr, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba07f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r8], #-357 @ 0xfffffe9b │ │ │ │ @@ -58587,31 +58587,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ svclt 0x001a0fe3 │ │ │ │ eorseq pc, r7, #2 │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ ldrb r0, [sl, r7, lsl #4] │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, r8, ip, asr #12 │ │ │ │ + rscsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - blx 0x385f1c │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + @ instruction: 0xf9acf228 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42f │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d82e0 │ │ │ │ @ instruction: 0xf64ed80c │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xc9f74 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt fp!, {r2, r4, r5, r7, ip, sp} │ │ │ │ ldclcc 8, cr15, [r8], {208} @ 0xd0 │ │ │ │ strtle r0, [r5], #-2011 @ 0xfffff825 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ addcc pc, r0, r0, lsl #8 │ │ │ │ @@ -58641,15 +58641,15 @@ │ │ │ │ ldreq sp, [fp, #1045] @ 0x415 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8378 │ │ │ │ @ instruction: 0xf64ed80d │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xca00c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x95a1c │ │ │ │ andcs sp, r0, r3, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :256], r8 │ │ │ │ @@ -58664,15 +58664,15 @@ │ │ │ │ @ instruction: 0xb1ab6380 │ │ │ │ ldrle r0, [r7], #-1427 @ 0xfffffa6d │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x44a410 │ │ │ │ stmdale sp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - subspl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + addsmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcc pc, [r4], r2 @ │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rsccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @@ -58706,39 +58706,39 @@ │ │ │ │ strble r5, [ip, #133]! @ 0x85 │ │ │ │ @ instruction: 0xf8cc5085 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - eoreq pc, ip, sp, asr #4 │ │ │ │ + rsbvc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xfef85c84 │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + blt 0x1785c84 │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, r8, ip, asr #12 │ │ │ │ + rscsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf916f228 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + @ instruction: 0xf8b6f228 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ vmull.u8 , d2, d4 │ │ │ │ stccs 4, cr2, [r0], {64} @ 0x40 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0x414cf890 │ │ │ │ cmnle r2, r0, lsl #24 │ │ │ │ ldrsbmi pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ ldreq pc, [pc], #-4 @ 0x49898 │ │ │ │ stccs 12, cr3, [sl], {16} │ │ │ │ strcs fp, [r1], #-3983 @ 0xfffff071 │ │ │ │ - ldrbpl pc, [r0, #-1614] @ 0xfffff9b2 @ │ │ │ │ + ldrmi pc, [r0, #1614] @ 0x64e │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r4, #2821] @ 0xb05 │ │ │ │ @ instruction: 0xf8d5bf98 │ │ │ │ vshr.u64 d20, d20, #61 │ │ │ │ blcs 0x4a5b8 │ │ │ │ vmla.i , q1, d1[5] │ │ │ │ stccs 5, cr7, [r0, #-512] @ 0xfffffe00 │ │ │ │ @@ -58865,15 +58865,15 @@ │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsble r2, r3, r0, lsl #18 │ │ │ │ strbtmi r2, [r9], -r1 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ vcgt.s16 d19, d2, d2 │ │ │ │ - stcls 15, cr15, [r0], {161} @ 0xa1 │ │ │ │ + stcls 15, cr15, [r0], {65} @ 0x41 │ │ │ │ movtmi pc, #42063 @ 0xa44f @ │ │ │ │ orrscc pc, sl, #204472320 @ 0xc300000 │ │ │ │ blx 0xfe9702d2 │ │ │ │ blx 0x11b2de │ │ │ │ blls 0xe32dc │ │ │ │ bl 0x11cfe68 │ │ │ │ tstcs pc, r3, ror #13 │ │ │ │ @@ -58914,15 +58914,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstls r0, r8, ror #12 │ │ │ │ smlabtne r1, sp, r9, lr │ │ │ │ vrhadd.s8 d25, d15, d3 │ │ │ │ - ldmib sp, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ vst1.8 {d23-d25}, [pc], r2 │ │ │ │ @ instruction: 0xf6c3404a │ │ │ │ stcls 0, cr3, [r0], {154} @ 0x9a │ │ │ │ cmneq r1, r1, lsl #20 │ │ │ │ blne 0xff70a184 │ │ │ │ bicsvs lr, r7, r1, asr #20 │ │ │ │ tsteq r6, r1, ror #22 │ │ │ │ @@ -58945,17 +58945,17 @@ │ │ │ │ andle r0, fp, r0, ror #9 │ │ │ │ ldrcs pc, [r0], #2261 @ 0x8d5 │ │ │ │ @ instruction: 0xf8d54013 │ │ │ │ b 0x352e40 │ │ │ │ b 0x150cbfc │ │ │ │ svclt 0x0014030c │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - cdp2 0, 4, cr15, cr0, cr1, {6} │ │ │ │ + stc2l 0, cr15, [r0, #772]! @ 0x304 │ │ │ │ vabd.s16 d30, d28, d16 │ │ │ │ - svclt 0x0000ff05 │ │ │ │ + svclt 0x0000fea5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strbeq lr, [r1, #2816] @ 0xb00 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @@ -58963,15 +58963,15 @@ │ │ │ │ blcs 0xf5854c │ │ │ │ vtst.8 , q2, q1 │ │ │ │ vmlal.s q10, d0, d0[5] │ │ │ │ @ instruction: 0xf8320295 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0xf64ed048 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ bl 0x10a914 │ │ │ │ @ instruction: 0xf5051302 │ │ │ │ ldmvs fp, {r0, r2, r4, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46074798 │ │ │ │ strtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -59029,15 +59029,15 @@ │ │ │ │ andle r0, sl, r0, ror #9 │ │ │ │ ldrcc pc, [r0], #2260 @ 0x8d4 │ │ │ │ tsteq r3, ip, lsl #20 │ │ │ │ ldrcc pc, [r4], #2260 @ 0x8d4 │ │ │ │ teqmi r1, #30 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ andls r2, r1, #0, 2 │ │ │ │ - ldc2 0, cr15, [r8, #772] @ 0x304 │ │ │ │ + ldc2 0, cr15, [r8, #-772]! @ 0xfffffcfc │ │ │ │ str r9, [lr, r1, lsl #20]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r7, [pc], -ip, lsl #19 │ │ │ │ rsceq r7, r4, fp, asr #20 │ │ │ │ @@ -59076,21 +59076,21 @@ │ │ │ │ @ instruction: 0xf8c80207 │ │ │ │ andcs r2, r0, r4, asr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64c83f8 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ blmi 0xc9ecc │ │ │ │ eorsvs pc, r9, #64, 4 │ │ │ │ - cdp2 2, 3, cr15, cr10, cr7, {1} │ │ │ │ - eorseq lr, r2, r0, asr #28 │ │ │ │ + ldc2l 2, cr15, [sl, #156] @ 0x9c │ │ │ │ + eorseq lr, r2, r0, lsl #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ mulsvc r8, sp, r8 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ bl 0x1db724 │ │ │ │ @@ -59101,15 +59101,15 @@ │ │ │ │ mulsle r8, sl, r2 │ │ │ │ ldmdale fp!, {r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ rsbmi pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ andscs pc, r3, r2, lsr r8 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ mlasle r1, sl, r2, r4 │ │ │ │ - cmpppl r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + orrsmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldmvs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8c44798 │ │ │ │ @ instruction: 0xf8c40950 │ │ │ │ vmul.p32 , , q2 │ │ │ │ movwcs r4, #1304 @ 0x518 │ │ │ │ @@ -59521,15 +59521,15 @@ │ │ │ │ tstpeq r1, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d7d009 │ │ │ │ mulsmi r8, r0, r4 │ │ │ │ ldrcc pc, [r4], #2263 @ 0x8d7 │ │ │ │ movwmi r4, #8218 @ 0x201a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf9c0f0c1 │ │ │ │ + @ instruction: 0xf960f0c1 │ │ │ │ svclt 0x0000e7bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba170c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0xf005fab3 │ │ │ │ @@ -59650,20 +59650,20 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x07dd3230 │ │ │ │ @ instruction: 0xf500d412 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ ldrbeq r3, [ip, r8, lsr #14] │ │ │ │ @ instruction: 0xf64cd40c │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ blmi 0x6ca7cc │ │ │ │ addne pc, sl, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf9bef227 │ │ │ │ + @ instruction: 0xf95ef227 │ │ │ │ @ instruction: 0xf0026b0b │ │ │ │ strcs r0, [r0], #-527 @ 0xfffffdf1 │ │ │ │ stmiavs sp, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andsle r2, r5, r1, lsl #26 │ │ │ │ streq r6, [r9], r9, lsl #18 │ │ │ │ sbcpl fp, r2, r8, asr pc │ │ │ │ @@ -59674,22 +59674,22 @@ │ │ │ │ ldrbeq r3, [fp, r8, lsr #14] │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ strb r4, [sl, r4]! │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, r8, ip, asr #12 │ │ │ │ + rscsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf98ef227 │ │ │ │ - eorseq lr, r2, r4, asr lr │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + @ instruction: 0xf92ef227 │ │ │ │ + mlaseq r2, r4, sp, lr │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34e750 │ │ │ │ stmiavs sp, {r2, r4, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r3, r1, lsl #26 │ │ │ │ @@ -59706,33 +59706,33 @@ │ │ │ │ stmdbpl r5, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0008428b │ │ │ │ rscsle r4, r3, sl, lsr #5 │ │ │ │ andcs r5, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, r8, ip, asr #12 │ │ │ │ + rscsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf94ef227 │ │ │ │ - eorseq lr, r2, r0, asr #27 │ │ │ │ + @ instruction: 0xf8eef227 │ │ │ │ + eorseq lr, r2, r0, lsl #26 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ cmpeq r9, r0, asr #4 │ │ │ │ bcs 0x7fc78 │ │ │ │ @ instruction: 0xf890d13f │ │ │ │ blcs 0x56d48 │ │ │ │ @ instruction: 0xf8d0d166 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ blcc 0x44b4a0 │ │ │ │ ldmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ - cmpppl r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r0, lr, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ streq r1, [r9, -r0, lsl #9] │ │ │ │ eor sp, r1, r7, lsl #10 │ │ │ │ @ instruction: 0xf890bbb2 │ │ │ │ @@ -59743,15 +59743,15 @@ │ │ │ │ stmdble sl, {r1, r3, r9, fp, sp} │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf64e4770 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ bl 0x10b544 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ tstlt sl, #180 @ 0xb4 │ │ │ │ mvnle r2, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -59802,15 +59802,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x56e80 │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - cmpppl r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + orrsmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188af0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59834,15 +59834,15 @@ │ │ │ │ bl 0x51b28 │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #192, 8 @ 0xc0000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - mrrcpl 6, 4, pc, r0, cr14 @ │ │ │ │ + ldcmi 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -59877,15 +59877,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x56fac │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - cmpppl r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + orrsmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188c1c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59909,15 +59909,15 @@ │ │ │ │ bl 0x51c54 │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #128, 8 @ 0x80000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - mrrcpl 6, 4, pc, r0, cr14 @ │ │ │ │ + ldcmi 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stceq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -59951,15 +59951,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf890b9ec │ │ │ │ blcs 0x570d4 │ │ │ │ @ instruction: 0xf8d0d15e │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r6!, {r1, r3, r8, fp, sp}^ │ │ │ │ - cmpppl r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + orrsmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf85dd1d9 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ @@ -59984,15 +59984,15 @@ │ │ │ │ ldrle r0, [r0, #2012]! @ 0x7dc │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @ instruction: 0xf0134313 │ │ │ │ ldrshle r0, [r8, #63] @ 0x3f │ │ │ │ @ instruction: 0xe7ab4618 │ │ │ │ - ldrbpl pc, [r0], #-1614 @ 0xfffff9b2 @ │ │ │ │ + ldrmi pc, [r0], #1614 @ 0x64e │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r3], #2820 @ 0xb04 │ │ │ │ ldrsbtcc pc, [r4], r4 @ │ │ │ │ @ instruction: 0xd1ae2b00 │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -60042,21 +60042,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ ble 0x116510 │ │ │ │ strle r0, [r1, #-310] @ 0xfffffeca │ │ │ │ sbcsle r2, ip, r1, lsl #26 │ │ │ │ ldrble r0, [sl], #1673 @ 0x689 │ │ │ │ @ instruction: 0xf64ce7ee │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ blmi 0xcade4 │ │ │ │ vhsub.s32 d2, d6, d26 │ │ │ │ - svclt 0x0000feaf │ │ │ │ - eorseq lr, r2, r0, asr #27 │ │ │ │ + svclt 0x0000fe4f │ │ │ │ + eorseq lr, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r4, #-1572] @ 0xfffff9dc │ │ │ │ @@ -60095,29 +60095,29 @@ │ │ │ │ movpl pc, #13959168 @ 0xd50000 │ │ │ │ svcvs 0x0060f415 │ │ │ │ bvc 0x3bf234 │ │ │ │ svclt 0x00182d06 │ │ │ │ cmnpvs lr, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ vld4.8 {d13,d15,d17,d19}, [r3], lr │ │ │ │ stmdblt ip!, {r1, r4, r5, r8, r9, sp, lr}^ │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, r8, ip, asr #12 │ │ │ │ + rscsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #9216 @ 0x2400 │ │ │ │ - cdp2 2, 4, cr15, cr4, cr6, {1} │ │ │ │ + stc2l 2, cr15, [r4, #152]! @ 0x98 │ │ │ │ rscsle r2, r1, r0, lsl #24 │ │ │ │ vmlaeq.f64 d14, d4, d0 │ │ │ │ @ instruction: 0xf8de5905 │ │ │ │ adcmi r4, r3, #4 │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xe7bcd1b2 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe106f78 │ │ │ │ - eorseq lr, r2, r0, asr #27 │ │ │ │ + bllt 0x906f78 │ │ │ │ + eorseq lr, r2, r0, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba2038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ blvs 0x3a0078 │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ vmull.u8 q10, d4, d8 │ │ │ │ @@ -60152,21 +60152,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsvs r5, r3, r2, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd70 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ blmi 0xcaf9c │ │ │ │ vqsub.s32 d2, d6, d20 │ │ │ │ - svclt 0x0000fdd3 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fd73 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbteq r6, [ip], sp, lsl #18 │ │ │ │ stclvs 4, cr13, [pc], {21} │ │ │ │ ssatmi fp, #29, pc, lsl #2 @ │ │ │ │ @@ -60180,21 +60180,21 @@ │ │ │ │ andle r5, r1, r6, asr #1 │ │ │ │ strle r0, [r0, #-1707] @ 0xfffff955 │ │ │ │ andcs r6, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64c81f0 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ blmi 0xcb00c │ │ │ │ vqsub.s32 d2, d6, d20 │ │ │ │ - svclt 0x0000fd9b │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fd3b │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba216c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strbteq r4, [r2], fp, lsl #12 │ │ │ │ ldmib r1, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrle r0, [r4], #-266 @ 0xfffffef6 │ │ │ │ @@ -60207,21 +60207,21 @@ │ │ │ │ ldmdane r5, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ blcs 0xa0fe0 │ │ │ │ @ instruction: 0xf014d002 │ │ │ │ andle r0, r0, r0, lsr #2 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, r8, ip, asr #12 │ │ │ │ + rscsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [r4, #-152]! @ 0xffffff68 │ │ │ │ - eorseq lr, r2, r0, asr #27 │ │ │ │ + stc2 2, cr15, [r4, #-152] @ 0xffffff68 │ │ │ │ + eorseq lr, r2, r0, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strbpl pc, [r0], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x5809c │ │ │ │ @@ -60256,15 +60256,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1d60420 │ │ │ │ - @ instruction: 0x4604fcff │ │ │ │ + @ instruction: 0x4604fc9f │ │ │ │ stmdbvs r3, {r4, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ strmi r4, [r8], r1, lsl #13 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -60329,15 +60329,15 @@ │ │ │ │ tstpmi r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstppl r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ strteq pc, [r0], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf853189c │ │ │ │ @ instruction: 0xf8d48002 │ │ │ │ @ instruction: 0xf1d6b004 │ │ │ │ - strbmi pc, [r2], -sp, ror #24 @ │ │ │ │ + strbmi pc, [r2], -sp, lsl #24 @ │ │ │ │ ldrbmi r4, [fp], -r4, lsl #12 │ │ │ │ stccs 6, cr4, [r0], {72} @ 0x48 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1, #-1068] @ 0xfffffbd4 │ │ │ │ adcmi r4, fp, #169869312 @ 0xa200000 │ │ │ │ ldrbmi sp, [r0], -pc, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -60354,75 +60354,75 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ @ instruction: 0xf8d40800 │ │ │ │ @ instruction: 0xf1d70420 │ │ │ │ - vpmax.s8 d31, d24, d19 │ │ │ │ + vpmax.s8 , q4, │ │ │ │ vorr.i32 d21, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf1d80104 │ │ │ │ - @ instruction: 0x4632fa51 │ │ │ │ + @ instruction: 0x4632f9f1 │ │ │ │ strthi pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ tstpeq r9, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d84607 │ │ │ │ - @ instruction: 0xf8d4fa1f │ │ │ │ + @ instruction: 0xf8d4f9bf │ │ │ │ tstcs r8, ip, lsr #8 │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, r7, lsl r9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2108f8b7 │ │ │ │ strteq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, r1, lsl r9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2108f8b1 │ │ │ │ strteq pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, fp, lsl #18 @ p-variant is OBSOLETE │ │ │ │ + smlatbcs r8, fp, r8, pc @ │ │ │ │ ldrteq pc, [r0], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - @ instruction: 0xf8d4f905 │ │ │ │ + @ instruction: 0xf8d4f8a5 │ │ │ │ @ instruction: 0xf8c4342c │ │ │ │ @ instruction: 0x46320434 │ │ │ │ ldrtcc pc, [r8], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf8c44638 │ │ │ │ @ instruction: 0xf647842c │ │ │ │ vbic.i32 q11, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf1d80104 │ │ │ │ - @ instruction: 0xf8d4f9f7 │ │ │ │ + @ instruction: 0xf8d4f997 │ │ │ │ adcmi r3, fp, #44, 8 @ 0x2c000000 │ │ │ │ ldrtmi sp, [r8], -r4, lsl #2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 1, 7, pc, cr2, cr7, {6} @ │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + mcrlt 1, 4, pc, cr2, cr7, {6} @ │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r0, sp, asr #4 │ │ │ │ + adcvc pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 d1, d6, d7 │ │ │ │ - svclt 0x0000fbfb │ │ │ │ - eorseq lr, r2, r8, ror #28 │ │ │ │ + svclt 0x0000fb9b │ │ │ │ + eorseq lr, r2, r8, lsr #27 │ │ │ │ andsmi pc, r5, r0, asr #12 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ rsbscs r4, sl, #7340032 @ 0x700000 │ │ │ │ bpl 0x16886e0 │ │ │ │ strpl pc, [r8, -r7, lsl #10] │ │ │ │ @ instruction: 0xf10a46d0 │ │ │ │ @ instruction: 0xf1080a20 │ │ │ │ mvnscs r0, r0, lsr r8 │ │ │ │ rsbmi pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - ldrbpl pc, [r0], #-1614 @ 0xfffff9b2 @ │ │ │ │ + ldrmi pc, [r0], #1614 @ 0x64e │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdbmi r4!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrcc r2, [r0, -r0, lsl #12] │ │ │ │ - ldmdb r8, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm r8!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #2506 @ 0x9ca │ │ │ │ movwcs lr, #10568 @ 0x2948 │ │ │ │ ldccs 8, cr8, [ip, #-148]! @ 0xffffff6c │ │ │ │ stmdavs r3!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x47984638 │ │ │ │ @ instruction: 0xf005b1d8 │ │ │ │ @@ -60448,22 +60448,22 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da87f0 │ │ │ │ tstmi sl, #0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca430b │ │ │ │ strb r3, [r6, r4]! │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addeq pc, r4, sp, asr #4 │ │ │ │ + sbcvc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 , q3, q7 │ │ │ │ - svclt 0x0000fb81 │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ + svclt 0x0000fb21 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba25a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ blx 0x1b093a6 │ │ │ │ ldrpl pc, [pc], r5, lsl #10 │ │ │ │ @ instruction: 0xf8563610 │ │ │ │ @@ -60674,15 +60674,15 @@ │ │ │ │ @ instruction: 0xf505d005 │ │ │ │ andcs r6, r0, r5, lsl #4 │ │ │ │ stmdb r2, {r8, sp}^ │ │ │ │ ldreq r0, [sl, r2, lsl #2]! │ │ │ │ @ instruction: 0xb12bd506 │ │ │ │ ldrdcs r0, [r0, -sl] │ │ │ │ subseq pc, r8, r5, lsl #12 │ │ │ │ - svc 0x0050f249 │ │ │ │ + cdp 2, 15, cr15, cr0, cr9, {2} │ │ │ │ strbtcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ ldrbeq pc, [r9, r7]! @ │ │ │ │ @ instruction: 0xf0234628 │ │ │ │ teqmi fp, #-469762045 @ 0xe4000003 │ │ │ │ strbtcc pc, [r8], #-2245 @ 0xfffff73b @ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ @@ -60772,22 +60772,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adceq pc, r0, sp, asr #4 │ │ │ │ + rscvc pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ vqsub.s32 d5, d6, d14 │ │ │ │ - svclt 0x0000f8f9 │ │ │ │ - eorseq lr, r2, r4, lsl #29 │ │ │ │ + svclt 0x0000f899 │ │ │ │ + eorseq lr, r2, r4, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02100 │ │ │ │ @ instruction: 0xf4133390 │ │ │ │ svclt 0x00142f70 │ │ │ │ @@ -60807,29 +60807,29 @@ │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ subsvs pc, pc, r0, lsl #10 │ │ │ │ @ instruction: 0x3728f8d0 │ │ │ │ strle r0, [ip], #-2011 @ 0xfffff825 │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + subseq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ vhsub.s32 d1, d22, d10 │ │ │ │ - @ instruction: 0x4610f8b3 │ │ │ │ + @ instruction: 0x4610f853 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - eorseq lr, r2, r4, asr lr │ │ │ │ + mlaseq r2, r4, sp, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba2b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf5003230 │ │ │ │ @ instruction: 0xf013605f │ │ │ │ andle r0, lr, r1, lsl #6 │ │ │ │ @@ -60839,28 +60839,28 @@ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ tstcs r0, sp, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ ldrbeq r2, [r2, r8, lsr #14] │ │ │ │ @ instruction: 0xf64cd40c │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ blmi 0x28ba60 │ │ │ │ addne pc, sl, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf874f226 │ │ │ │ + @ instruction: 0xf814f226 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - eorseq lr, r2, r4, asr lr │ │ │ │ + mlaseq r2, r4, sp, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ stmibvc r9, {r2, r3, r9, sl, lr} │ │ │ │ blmi 0xfeef7c98 │ │ │ │ @ instruction: 0x460729ff │ │ │ │ @@ -60897,31 +60897,31 @@ │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ mvnle r2, r1, lsl #16 │ │ │ │ ldmdacs r3, {r5, r8, fp, ip, sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ bicshi pc, r1, r0, asr #32 │ │ │ │ vadd.f32 d2, d0, d7 │ │ │ │ @ instruction: 0xf64e815d │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ bl 0x10c74c │ │ │ │ stmdbvs r0!, {r0, r2, r7, r8, sl}^ │ │ │ │ @ instruction: 0x5198f8d5 │ │ │ │ streq lr, [r5, #-2608] @ 0xfffff5d0 │ │ │ │ bichi pc, lr, r0, asr #32 │ │ │ │ svceq 0x001ff01e │ │ │ │ stmdbvs r5!, {r0, r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf140062b │ │ │ │ blvs 0x86bf10 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrmi r8, [r2, #308] @ 0x134 │ │ │ │ sbchi pc, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x460b1c50 │ │ │ │ - ldclcs 2, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldccs 2, cr15, [r8], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - cdpcs 2, 10, cr15, cr0, cr13, {2} │ │ │ │ + cdpne 2, 14, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ @ instruction: 0x46324659 │ │ │ │ vqsub.u8 d4, d16, d3 │ │ │ │ ldrmi r8, [r9], sp, lsr #1 │ │ │ │ @ instruction: 0xf1011c55 │ │ │ │ strls r0, [lr, #-2817] @ 0xfffff4ff │ │ │ │ movweq lr, #63949 @ 0xf9cd │ │ │ │ @@ -60972,15 +60972,15 @@ │ │ │ │ ldrb sp, [r1, -r2, lsl #1]! │ │ │ │ strtmi r2, [r1], -r0, ror #4 │ │ │ │ @ instruction: 0xf7c4a812 │ │ │ │ stmdbvc r3!, {r1, r4, r5, r6, r7, r9, fp, sp, lr, pc}^ │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ movwls r9, #38923 @ 0x980b │ │ │ │ @ instruction: 0xf1e79208 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r3], r8, lsl #6 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ blcs 0x3ec010 │ │ │ │ msrhi R8_usr, r0 │ │ │ │ sbcslt r3, fp, #67108864 @ 0x4000000 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r2], sl │ │ │ │ ldrtmi r5, [r8], -r0, lsl #4 │ │ │ │ @@ -60988,15 +60988,15 @@ │ │ │ │ movwcs r9, #8729 @ 0x2219 │ │ │ │ movwls sl, #2322 @ 0x912 │ │ │ │ movwcs r4, #5698 @ 0x1642 │ │ │ │ blvs 0x146310 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xffa8f7fb │ │ │ │ @ instruction: 0xf1e04658 │ │ │ │ - stmib sp, {r0, r1, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r2], -r2, lsl #12 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7fb2301 │ │ │ │ blls 0x24ba64 │ │ │ │ @@ -61016,141 +61016,141 @@ │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e7980a │ │ │ │ - @ instruction: 0x4642fc1b │ │ │ │ + @ instruction: 0x4642fbbb │ │ │ │ movwcs r4, #5763 @ 0x1683 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #3 │ │ │ │ @ instruction: 0x462b4638 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff60f7fb │ │ │ │ @ instruction: 0xf1e04658 │ │ │ │ - stmib sp, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cd9602 │ │ │ │ strtmi sl, [fp], -r4 │ │ │ │ andls r6, r4, #2228224 @ 0x220000 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf64ce756 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ blmi 0x3cc14c │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ sbcmi pc, ip, #536870916 @ 0x20000004 │ │ │ │ - ldc2l 1, cr15, [r0, #952] @ 0x3b8 │ │ │ │ + ldc2l 1, cr15, [r0, #-952]! @ 0xfffffc48 │ │ │ │ svceq 0x0001f1bc │ │ │ │ blcs 0x23bacc │ │ │ │ svcge 0x006df67f │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsne pc, r8, sp, asr #4 │ │ │ │ + adcseq pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d4 │ │ │ │ vhsub.s32 q2, , │ │ │ │ - svclt 0x0000fee5 │ │ │ │ + svclt 0x0000fe85 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r4, asr #29 │ │ │ │ - eorseq lr, r2, r0, lsr #29 │ │ │ │ + eorseq lr, r2, r4, lsl #28 │ │ │ │ + eorseq lr, r2, r0, ror #27 │ │ │ │ @ instruction: 0xf57f0668 │ │ │ │ blvs 0x877878 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ blvs 0x1877870 │ │ │ │ @ instruction: 0x6c60b9f0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf64caedc │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ blmi 0x14cbdb8 │ │ │ │ addmi pc, ip, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 12, cr15, cr4, cr5, {1} │ │ │ │ + cdp2 2, 6, cr15, cr4, cr5, {1} │ │ │ │ andls r4, ip, r3, lsl #13 │ │ │ │ blvs 0x18857a8 │ │ │ │ blvs 0xfe878178 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stcvs 14, cr10, [r0], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0x066bb1f0 │ │ │ │ strb sp, [r0], r1, ror #9 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ ssat sp, #29, sp, asr #1 │ │ │ │ - mcr2 2, 3, pc, cr14, cr10, {2} @ │ │ │ │ + mcr2 2, 0, pc, cr14, cr10, {2} @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ blmi 0x114c1f4 │ │ │ │ vhadd.s8 d25, d2, d0 │ │ │ │ @ instruction: 0xf1ee427b │ │ │ │ - andcs pc, r0, sp, ror sp @ │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + andcs pc, r0, sp, lsl sp @ │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsr fp │ │ │ │ subsmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ - ldc2l 1, cr15, [r2, #-952]! @ 0xfffffc48 │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + ldc2 1, cr15, [r2, #-952] @ 0xfffffc48 │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsne pc, r0, sp, asr #4 │ │ │ │ + eorsne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d22 │ │ │ │ vhsub.s32 d4, d21, d7 │ │ │ │ - @ instruction: 0xf64cfe8d │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + @ instruction: 0xf64cfe2d │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ blmi 0xc4be40 │ │ │ │ submi pc, fp, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 8, cr15, cr0, cr5, {1} │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + cdp2 2, 2, cr15, cr0, cr5, {1} │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, sp, asr #4 │ │ │ │ + rscsvc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d25 │ │ │ │ vqsub.s32 d4, d5, d20 │ │ │ │ - @ instruction: 0xf64cfe73 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + @ instruction: 0xf64cfe13 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d16, d16, d0[6] │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ blmi 0x90be74 │ │ │ │ eorsmi pc, r6, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 6, cr15, cr6, cr5, {1} │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + cdp2 2, 0, cr15, cr6, cr5, {1} │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, ip, sp, asr #4 │ │ │ │ + subseq pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d12 │ │ │ │ vqsub.s32 d4, d5, d24 │ │ │ │ - @ instruction: 0xf64cfe59 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + @ instruction: 0xf64cfdf9 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ blmi 0x5cbea8 │ │ │ │ adcmi pc, r9, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 4, cr15, cr12, cr5, {1} │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + stc2l 2, cr15, [ip, #148]! @ 0x94 │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbccs pc, r4, sp, asr #4 │ │ │ │ + andcs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d15 │ │ │ │ vhsub.s32 d4, d21, d26 │ │ │ │ - @ instruction: 0xf64cfe3f │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + @ instruction: 0xf64cfddf │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d16, d0[5] │ │ │ │ blmi 0x28bedc │ │ │ │ subsmi pc, r1, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 3, cr15, cr2, cr5, {1} │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + ldc2l 2, cr15, [r2, #148] @ 0x94 │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r4, sp, asr #4 │ │ │ │ + andsne pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x73a8f503 │ │ │ │ rsbsmi pc, lr, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 2, cr15, cr4, cr5, {1} │ │ │ │ - eorseq lr, r2, r0, lsr #29 │ │ │ │ - eorseq lr, r2, r4, asr #29 │ │ │ │ + stc2l 2, cr15, [r4, #148] @ 0x94 │ │ │ │ + eorseq lr, r2, r0, ror #27 │ │ │ │ + eorseq lr, r2, r4, lsl #28 │ │ │ │ push {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ bl 0xfeba3060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0, #-4072] @ 0xfffff018 │ │ │ │ ldrmi r4, [r0], r7, lsl #12 │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -61182,31 +61182,31 @@ │ │ │ │ stccs 0, cr5, [r0, #-16] │ │ │ │ @ instruction: 0xb1a6d14e │ │ │ │ @ instruction: 0xf04f9c01 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ bllt 0x18ed90 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vadd.i8 d22, d9, d16 │ │ │ │ - cmpplt r8, #24832 @ p-variant is OBSOLETE @ 0x6100 │ │ │ │ + cmpplt r8, #256 @ p-variant is OBSOLETE @ 0x100 │ │ │ │ beq 0xc8320 │ │ │ │ ldrbmi r3, [r6, #-1120] @ 0xfffffba0 │ │ │ │ @ instruction: 0xb115d8f3 │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - blls 0x8a434 │ │ │ │ + blls 0x8a2b4 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ bicsle r4, lr, r3, asr #10 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10ad0d8 │ │ │ │ stmib r4, {r0, r9, fp}^ │ │ │ │ vstr d7, [r4, #16] │ │ │ │ ldrmi r8, [r2, #2826]! @ 0xb0a │ │ │ │ strbteq pc, [r0], #-260 @ 0xfffffefc @ │ │ │ │ ldrb sp, [r8, pc, ror #7] │ │ │ │ @ instruction: 0x23aa6127 │ │ │ │ @@ -61217,15 +61217,15 @@ │ │ │ │ stmib r4, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf8d9230a │ │ │ │ tstmi r1, #16 │ │ │ │ @ instruction: 0x2014f8d9 │ │ │ │ tstmi r3, #268435466 @ 0x1000000a │ │ │ │ strb r6, [r2, r3, ror #5] │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - @ instruction: 0xffccf1e3 │ │ │ │ + @ instruction: 0xff6cf1e3 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr5, {0} │ │ │ │ ldr sp, [sl, sl, lsr #3]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -61265,37 +61265,37 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq r8, r8, lsl #24 │ │ │ │ teqphi r7, r2, asr #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0844650 │ │ │ │ - blls 0x8a5d8 │ │ │ │ + blls 0x8a458 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ sbceq pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50d87a7 │ │ │ │ @ instruction: 0xf50a63aa │ │ │ │ @ instruction: 0xf44f5b40 │ │ │ │ smlabtcs r0, r0, r2, r6 │ │ │ │ ldrcs r4, [r0, #-1560] @ 0xfffff9e8 │ │ │ │ - b 0xfe80898c │ │ │ │ + b 0x100898c │ │ │ │ vmax.s8 d20, d13, d3 │ │ │ │ - vmlal.s q9, d16, d0[4] │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ andvs r0, r2, sp, lsr #4 │ │ │ │ @ instruction: 0xf8db2102 │ │ │ │ strtcs r2, [r8], #1380 @ 0x564 │ │ │ │ strne lr, [r3, #-2496] @ 0xfffff640 │ │ │ │ strcc pc, [r1], -r0, asr #4 │ │ │ │ ldrne lr, [fp, #-2496] @ 0xfffff640 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f80c6 │ │ │ │ @ instruction: 0xf8a00e03 │ │ │ │ vhadd.s8 q11, , q11 │ │ │ │ - vqdmlsl.s q9, d16, d0[6] │ │ │ │ + vabdl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf8a0072d │ │ │ │ stmib r0, {r1, r2, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0xf04f1533 │ │ │ │ @ instruction: 0xf8a00c04 │ │ │ │ @ instruction: 0xf04f6126 │ │ │ │ cmpvs r4, r6, lsl #18 │ │ │ │ @ instruction: 0xf8c06744 │ │ │ │ @@ -61308,18 +61308,18 @@ │ │ │ │ vhadd.s8 q9, q12, q12 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf8830204 │ │ │ │ bicsvs r8, sl, #105 @ 0x69 │ │ │ │ addscs pc, ip, r3, asr #17 │ │ │ │ rscscs pc, ip, r3, asr #17 │ │ │ │ vmin.s8 d22, d13, d15 │ │ │ │ - vqshl.s64 q9, q8, #0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ sbcsvs r0, r8, #11796480 @ 0xb40000 │ │ │ │ sbcvc pc, r0, r3, asr #17 │ │ │ │ - ldrbcs pc, [r8, sp, asr #4]! @ │ │ │ │ + ldrcs pc, [r8, -sp, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ addeq pc, ip, r3, asr #17 │ │ │ │ smlawtvc r0, r3, r8, pc @ │ │ │ │ rsceq pc, ip, r3, asr #17 │ │ │ │ smlawb r9, r3, r8, pc @ │ │ │ │ strbne lr, [fp, #-2499] @ 0xfffff63d │ │ │ │ @ instruction: 0x7630f8db │ │ │ │ @@ -61340,36 +61340,36 @@ │ │ │ │ subvs pc, r6, #10682368 @ 0xa30000 │ │ │ │ ldrne lr, [r3, #2499] @ 0x9c3 │ │ │ │ subsmi pc, r4, #12779520 @ 0xc30000 │ │ │ │ andvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ streq pc, [r5, -pc, asr #32] │ │ │ │ smlalbteq pc, ip, r3, r8 @ │ │ │ │ mvnvc pc, r3, lsl #17 │ │ │ │ - strcc pc, [r0, -sp, asr #4] │ │ │ │ + strbcs pc, [r0, -sp, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0x01acf8c3 │ │ │ │ orrvc pc, r0, r3, asr #17 │ │ │ │ - strcc pc, [ip, -sp, asr #4] │ │ │ │ + strbcs pc, [ip, -sp, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ andeq pc, ip, #12779520 @ 0xc30000 │ │ │ │ mvnvc pc, r3, asr #17 │ │ │ │ - ldrcc pc, [r8, -sp, asr #4] │ │ │ │ + ldrbcs pc, [r8, -sp, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ orrgt pc, r9, r3, lsl #17 │ │ │ │ subls pc, r9, #8585216 @ 0x830000 │ │ │ │ subvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ ldrbvc pc, [r4, #-2267] @ 0xfffff725 @ │ │ │ │ adcvs pc, r6, #10682368 @ 0xa30000 │ │ │ │ ldrbvs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ sbcvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r0, #-2267]! @ 0xfffff725 │ │ │ │ msrvs CPSR_f, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ rsbvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ - strcc pc, [r4, -sp, asr #4]! │ │ │ │ + strbcs pc, [r4, -sp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ msrhi SPSR_fc, #8585216 @ 0x830000 │ │ │ │ rsbscs pc, ip, #12779520 @ 0xc30000 │ │ │ │ stmdaeq r7, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strne lr, [fp, #2499]! @ 0x9c3 │ │ │ │ adcsmi pc, r4, #12779520 @ 0xc30000 │ │ │ │ sbcscs pc, ip, #12779520 @ 0xc30000 │ │ │ │ @@ -61377,19 +61377,19 @@ │ │ │ │ tstpmi r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ teqpcs ip, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ ldrbne lr, [fp, #2499] @ 0x9c3 │ │ │ │ cmnpmi r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ strcc pc, [r2], -r0, asr #4 │ │ │ │ adcvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ - ldrcc pc, [r0, -sp, asr #4]! │ │ │ │ + ldrbcs pc, [r0, -sp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ rsbeq pc, ip, #12779520 @ 0xc30000 │ │ │ │ movwvc pc, #2243 @ 0x8c3 @ │ │ │ │ - ldrcc pc, [ip, -sp, asr #4]! │ │ │ │ + ldrbcs pc, [ip, -sp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbceq pc, ip, #12779520 @ 0xc30000 │ │ │ │ msrvc SPSR_, #12779520 @ 0xc30000 │ │ │ │ msreq CPSR_fs, #12779520 @ 0xc30000 │ │ │ │ orreq pc, ip, #12779520 @ 0xc30000 │ │ │ │ movwvs pc, #26787 @ 0x68a3 @ │ │ │ │ msrvs SPSR_sx, #10682368 @ 0xa30000 │ │ │ │ @@ -61418,24 +61418,24 @@ │ │ │ │ mvnvc pc, #12779520 @ 0xc30000 │ │ │ │ ldrvc pc, [ip, #-2267]! @ 0xfffff725 │ │ │ │ ldrtcs pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtvs pc, [r6], #2211 @ 0x8a3 @ │ │ │ │ ldmibvc r8, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ ldmibvc r8!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - strbcc pc, [r8, -sp, asr #4] @ │ │ │ │ + strcs pc, [r8, sp, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ bicvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ - ldrbcc pc, [r4, -sp, asr #4] @ │ │ │ │ + ldrcs pc, [r4, sp, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strtvc pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ - strbcc pc, [r0, -sp, asr #4]! @ │ │ │ │ + strcs pc, [r0, sp, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strvc pc, [r0], #2243 @ 0x8c3 │ │ │ │ - strbcc pc, [ip, -sp, asr #4]! @ │ │ │ │ + strcs pc, [ip, sp, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strbtvc pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ streq pc, [r5, -pc, asr #32] │ │ │ │ strbtvc pc, [r9], #2179 @ 0x883 @ │ │ │ │ ldrbtpl pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ ldrbtmi pc, [r4], #2243 @ 0x8c3 @ │ │ │ │ strbls pc, [r9, #-2179] @ 0xfffff77d @ │ │ │ │ @@ -61459,18 +61459,18 @@ │ │ │ │ ldrbcs pc, [ip, #2243] @ 0x8c3 @ │ │ │ │ strbcs pc, [r4, #-2267] @ 0xfffff725 @ │ │ │ │ bcs 0x168a66c │ │ │ │ ldrbcs pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ bcs 0xfee8a674 │ │ │ │ strbcs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ blcs 0x68a67c │ │ │ │ - rsbscc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strbcs pc, [r0, #-2243] @ 0xfffff73d @ │ │ │ │ - addcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + sbccs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strcs pc, [r0, #2243]! @ 0x8c3 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xc8a36a │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf5044c18 │ │ │ │ @@ -61484,26 +61484,26 @@ │ │ │ │ ldreq r8, [sl], #1553 @ 0x611 │ │ │ │ ldrhi pc, [pc], -r0, lsl #2 │ │ │ │ @ instruction: 0xf140069b │ │ │ │ subscs r8, ip, #44, 12 @ 0x2c00000 │ │ │ │ stcge 1, cr2, [ip] │ │ │ │ @ instruction: 0xf50da8ad │ │ │ │ movwls r6, #5087 @ 0x13df │ │ │ │ - ldm sl!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm sl, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stcmi 6, cr4, [r9], {33} @ 0x21 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - orrscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + bicscs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcgt.s8 d25, d16, d28 │ │ │ │ @ instruction: 0xf8ad1303 │ │ │ │ movwcs r3, #4791 @ 0x12b7 │ │ │ │ svclt 0x0000e006 │ │ │ │ - eorseq lr, r2, r8, lsl #30 │ │ │ │ - eorseq pc, r2, r8, asr #5 │ │ │ │ - eorseq pc, r2, r8, asr #17 │ │ │ │ + eorseq lr, r2, r8, asr #28 │ │ │ │ + eorseq pc, r2, r8, lsl #4 │ │ │ │ + eorseq pc, r2, r8, lsl #16 │ │ │ │ adcscc pc, r9, #9240576 @ 0x8d0000 │ │ │ │ stmib sp, {r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0x23a8c3af │ │ │ │ @ instruction: 0xf64093b1 │ │ │ │ @ instruction: 0x93b3430a │ │ │ │ cmpppl r9, #41943040 @ p-variant is OBSOLETE @ 0x2800000 │ │ │ │ ldrbvs pc, [r2, #-1284] @ 0xfffffafc @ │ │ │ │ @@ -61527,55 +61527,55 @@ │ │ │ │ @ instruction: 0xf5a59302 │ │ │ │ stmibne r8!, {r1, r3, r4, r5, r6, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf6409302 │ │ │ │ vtst.8 q8, , │ │ │ │ vbic.i32 q9, #16777216 @ 0x01000000 │ │ │ │ vabdl.u8 q8, d9, d4 │ │ │ │ movwls r2, #37828 @ 0x93c4 │ │ │ │ - stmia r4!, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmda r4, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ subscs r4, ip, #164, 12 @ 0xa400000 │ │ │ │ @ instruction: 0xf5a52100 │ │ │ │ movwcs r7, #49201 @ 0xc031 │ │ │ │ ldrvs pc, [r9], fp, asr #4 │ │ │ │ streq pc, [r4], -r0, asr #5 │ │ │ │ @ instruction: 0xf8cc71a3 │ │ │ │ vst4.16 {d23-d26}, [pc], r0 │ │ │ │ @ instruction: 0xf8cc7340 │ │ │ │ ldrbtcs fp, [pc], #48 @ 0x4c480 │ │ │ │ andshi pc, ip, ip, asr #17 │ │ │ │ strcc lr, [r4], #-2508 @ 0xfffff634 │ │ │ │ movwne pc, #63040 @ 0xf640 @ │ │ │ │ subvs pc, r4, ip, asr #17 │ │ │ │ - ldrcc pc, [r8], #589 @ 0x24d │ │ │ │ + ldrbcs pc, [r8], #589 @ 0x24d @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ andcc pc, r4, ip, lsr #17 │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ teqpvc r2, #692060160 @ p-variant is OBSOLETE @ 0x29400000 │ │ │ │ ldrbtvs pc, [r1], #1607 @ 0x647 @ │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6479303 │ │ │ │ vorr.i32 , #327680 @ 0x00050000 │ │ │ │ @ instruction: 0xf8cc0504 │ │ │ │ @ instruction: 0xf8cc404c │ │ │ │ vhadd.s8 , , q4 │ │ │ │ vsubw.s8 q8, q0, d5 │ │ │ │ @ instruction: 0xf8cc0304 │ │ │ │ movwls r3, #28732 @ 0x703c │ │ │ │ - stmda sl!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda sl, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ mvnscs r9, r3, lsl #22 │ │ │ │ ldrbmi r9, [r0], -r7, lsl #20 │ │ │ │ stmdbls r2, {r0, r3, r4, r6, r8, sp, lr} │ │ │ │ blne 0x346bec │ │ │ │ stmib r3, {r2, r6, r7, r8, fp, sp, pc}^ │ │ │ │ smladcs r1, r0, r6, r7 │ │ │ │ ldrpl lr, [r2], #-2499 @ 0xfffff63d │ │ │ │ strvc pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andcs r6, r0, #1744830467 @ 0x68000003 │ │ │ │ strvc lr, [r3], #-2499 @ 0xfffff63d │ │ │ │ - strtcc pc, [r0], #589 @ 0x24d │ │ │ │ + strbtcs pc, [r0], #589 @ 0x24d @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ andshi pc, ip, r3, asr #17 │ │ │ │ @ instruction: 0xf640601c │ │ │ │ vaddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf8c33403 │ │ │ │ @ instruction: 0xf8c39028 │ │ │ │ @ instruction: 0xf7ff4005 │ │ │ │ @@ -61602,44 +61602,44 @@ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf6499311 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ movwls r0, #58116 @ 0xe304 │ │ │ │ @ instruction: 0x23a1f247 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcgt.s8 d25, d13, d13 │ │ │ │ - vsubw.s8 , q8, d28 │ │ │ │ + vqdmlal.s q9, d16, d0[7] │ │ │ │ tstls r2, #-1275068416 @ 0xb4000000 │ │ │ │ - @ instruction: 0x33b8f24d │ │ │ │ + mvnscs pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d25, d13, d3 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ tstls r4, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0x63abf50d │ │ │ │ @ instruction: 0xf50d9308 │ │ │ │ movwls r6, #25514 @ 0x63aa │ │ │ │ ldmdals r2, {r0, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff6ef1e6 │ │ │ │ + @ instruction: 0xff0ef1e6 │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ ldmdals r3, {r0, r1, ip, pc} │ │ │ │ bleq 0x4086fc │ │ │ │ - @ instruction: 0xff66f1e6 │ │ │ │ + @ instruction: 0xff06f1e6 │ │ │ │ strmi r4, [r5], -r1, asr #12 │ │ │ │ ldmdals r4, {r2, ip, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff5ef1e6 │ │ │ │ + cdp2 1, 15, cr15, cr14, cr6, {7} │ │ │ │ strmi r4, [r7], -r1, asr #12 │ │ │ │ vhadd.s8 d25, d13, d5 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf1e6002d │ │ │ │ - blls 0xcc33c │ │ │ │ + blls 0xcc1bc │ │ │ │ vst1.8 {d20-d22}, [pc], r6 │ │ │ │ @ instruction: 0xf5a372c0 │ │ │ │ ldrdcs r7, [r0, -r4] │ │ │ │ vmin.s8 d20, d8, d8 │ │ │ │ - bls 0x348554 │ │ │ │ + bls 0x3483d4 │ │ │ │ strmi r9, [r3], -pc, lsl #18 │ │ │ │ smlawtcs r7, r0, r9, lr │ │ │ │ cdpvc 4, 0, cr15, cr0, cr15, {2} │ │ │ │ strvs r6, [r1], #-962 @ 0xfffffc3e │ │ │ │ stmdbls r6, {r4, r9, fp, ip, pc} │ │ │ │ adccs pc, r8, r0, asr #17 │ │ │ │ bls 0x2f0a20 │ │ │ │ @@ -61696,33 +61696,33 @@ │ │ │ │ @ instruction: 0xf8c30164 │ │ │ │ strtmi r2, [r1], -ip, ror #2 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, r5, #1785856 @ 0x1b4000 │ │ │ │ stmdals r3, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - mcr2 1, 4, pc, cr8, cr15, {6} @ │ │ │ │ + mcr2 1, 1, pc, cr8, cr15, {6} @ │ │ │ │ @ instruction: 0xf1df9804 │ │ │ │ - stmdals r5, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcr2 1, 4, pc, cr2, cr15, {6} @ │ │ │ │ + stmdals r5, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcr2 1, 1, pc, cr2, cr15, {6} @ │ │ │ │ @ instruction: 0xf1df4630 │ │ │ │ - blls 0x2cc110 │ │ │ │ + blls 0x2cbf90 │ │ │ │ @ instruction: 0xf47f4543 │ │ │ │ @ instruction: 0xf50aaf49 │ │ │ │ @ instruction: 0xf8db5b40 │ │ │ │ @ instruction: 0xf013357c │ │ │ │ suble r6, ip, r0, asr #30 │ │ │ │ cmnpvs r0, #3 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0070f1b3 │ │ │ │ blls 0xc0850 │ │ │ │ ldrbvc pc, [r0], #1135 @ 0x46f @ │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ @ instruction: 0xf5a31918 │ │ │ │ vqshl.s8 , q2, q12 │ │ │ │ - blls 0x248408 │ │ │ │ + blls 0x248288 │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ mvnvs r6, #-2147483606 @ 0x8000002a │ │ │ │ @ instruction: 0xf8c44650 │ │ │ │ @ instruction: 0xf50a309c │ │ │ │ @ instruction: 0x33205358 │ │ │ │ adcvs r6, r3, #5963776 @ 0x5b0000 │ │ │ │ cmpppl r8, #41943040 @ p-variant is OBSOLETE @ 0x2800000 │ │ │ │ @@ -61737,17 +61737,17 @@ │ │ │ │ adchi r1, r3, pc, lsl #6 │ │ │ │ rsbcc pc, r4, r4, lsr #17 │ │ │ │ cmnpmi sl, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ strbvs r6, [r3, r3, ror #3]! │ │ │ │ rsbvc r2, r3, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0xf8842305 │ │ │ │ vhadd.s8 , , │ │ │ │ - vqdmlal.s , d16, d0[5] │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ - mvncc pc, #-805306364 @ 0xd0000004 │ │ │ │ + msrcc CPSR_fs, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf7ff6623 │ │ │ │ andcs pc, r0, #180224 @ 0x2c000 │ │ │ │ @ instruction: 0x61b6f50d │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ @ instruction: 0xf8dbf905 │ │ │ │ vqrshl.s8 , q4, q12 │ │ │ │ @@ -61802,27 +61802,27 @@ │ │ │ │ @ instruction: 0xf8a0f7ff │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ @ instruction: 0xf50d4c08 │ │ │ │ movwls r6, #5087 @ 0x13df │ │ │ │ ldrle r0, [r5, #-928]! @ 0xfffffc60 │ │ │ │ subscs r2, r9, #0, 2 │ │ │ │ subspl pc, r7, sp, lsl #4 │ │ │ │ - cdp 2, 7, cr15, cr14, cr8, {2} │ │ │ │ + cdp 2, 1, cr15, cr14, cr8, {2} │ │ │ │ @ instruction: 0xf04f01a1 │ │ │ │ @ instruction: 0xf50d0200 │ │ │ │ ldrbmi r6, [r0], -sl, lsr #3 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ ldrbcc pc, [r6, #-2189] @ 0xfffff773 @ │ │ │ │ mvnseq pc, #79 @ 0x4f │ │ │ │ strbcc pc, [r4, #-2253]! @ 0xfffff733 @ │ │ │ │ orrvs pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ strcc pc, [r4, #2253] @ 0x8cd │ │ │ │ orrvs pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ strcc pc, [r8, #2253] @ 0x8cd │ │ │ │ - movwne pc, #590 @ 0x24e @ │ │ │ │ + movteq pc, #590 @ 0x24e @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ ldrbcc pc, [r0, #-2253] @ 0xfffff733 @ │ │ │ │ movwvc pc, #62016 @ 0xf240 @ │ │ │ │ ldrbcc pc, [r4, #-2221] @ 0xfffff753 @ │ │ │ │ msrvs CPSR_fsc, #77594624 @ 0x4a00000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldrcc pc, [r4, #2253] @ 0x8cd │ │ │ │ @@ -61853,28 +61853,28 @@ │ │ │ │ blls 0x8aa44 │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf8db8441 │ │ │ │ svceq 0x001b3534 │ │ │ │ strhi pc, [r0], #-65 @ 0xffffffbf │ │ │ │ svclt 0x0000e00e │ │ │ │ - eorseq r0, r3, r8, ror #11 │ │ │ │ - eorseq r3, r3, r8, lsr r0 │ │ │ │ - ldrhteq r3, [r3], -r8 │ │ │ │ - eorseq r3, r3, r8, lsr ip │ │ │ │ - eorseq r3, r3, r8, asr sp │ │ │ │ - ldrhteq r4, [r3], -r8 │ │ │ │ - eorseq r4, r3, r8, asr r6 │ │ │ │ + eorseq r0, r3, r8, lsr #10 │ │ │ │ + eorseq r2, r3, r8, ror pc │ │ │ │ + ldrshteq r3, [r3], -r8 │ │ │ │ + eorseq r3, r3, r8, ror fp │ │ │ │ + mlaseq r3, r8, ip, r3 │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + mlaseq r3, r8, r5, r4 │ │ │ │ @ instruction: 0xf50a9f01 │ │ │ │ vst3.16 {d21,d23,d25}, [pc :64], r8 │ │ │ │ tstcs r0, r0, lsl r2 │ │ │ │ ldrbvc pc, [r4], #1447 @ 0x5a7 @ │ │ │ │ strtmi r2, [r0], -r8, lsr #13 │ │ │ │ stmdbeq r6, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldcl 2, cr15, [lr, #288]! @ 0x120 │ │ │ │ + ldc 2, cr15, [lr, #288] @ 0x120 │ │ │ │ blhi 0x88000 │ │ │ │ cmnpvc sl, #700448768 @ p-variant is OBSOLETE @ 0x29c00000 │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ and pc, r9, r4, lsl #17 │ │ │ │ rsb pc, r9, r4, lsl #17 │ │ │ │ @ instruction: 0xf8842100 │ │ │ │ @@ -61900,23 +61900,23 @@ │ │ │ │ @ instruction: 0xf04f6125 │ │ │ │ @ instruction: 0x63230503 │ │ │ │ mvnsvs pc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ rsbpl pc, r6, r4, lsl #17 │ │ │ │ sbchi pc, r6, r4, lsl #17 │ │ │ │ @ instruction: 0xf8842505 │ │ │ │ - @ instruction: 0xf64d9186 │ │ │ │ - vmvn.i16 d16, #8 @ 0x0008 │ │ │ │ + vrhadd.s8 d25, d29, d6 │ │ │ │ + vmvn.i16 , #8 @ 0x0008 │ │ │ │ @ instruction: 0xf884082d │ │ │ │ @ instruction: 0xf8c45126 │ │ │ │ @ instruction: 0xf6488000 │ │ │ │ vabal.s8 , d0, d25 │ │ │ │ @ instruction: 0xf8c40504 │ │ │ │ strtvs ip, [r5], #-68 @ 0xffffffbc │ │ │ │ - mcrreq 6, 4, pc, r0, cr13 @ │ │ │ │ + stcvc 2, cr15, [r0], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ strbtvs r9, [r3], #778 @ 0x30a │ │ │ │ @ instruction: 0xf8c42310 │ │ │ │ @ instruction: 0xf8c4c060 │ │ │ │ stc 0, cr12, [r4, #768] @ 0x300 │ │ │ │ @ instruction: 0xf8c48b0a │ │ │ │ @ instruction: 0xf884c120 │ │ │ │ @@ -61925,15 +61925,15 @@ │ │ │ │ stmib r4, {r2, r5, r6, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8c4367c │ │ │ │ @ instruction: 0xf8c4c180 │ │ │ │ @ instruction: 0xf04fc1e0 │ │ │ │ @ instruction: 0xf8840c0f │ │ │ │ @ instruction: 0xf88471e6 │ │ │ │ vrhadd.s8 q14, q12, q10 │ │ │ │ - strmi lr, [r3], -sl, lsl #27 │ │ │ │ + strmi lr, [r3], -sl, lsr #26 │ │ │ │ rsbvc pc, r9, r0, lsl #17 │ │ │ │ svcls 0x00012210 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ ldrtcs lr, [r4], -r0, asr #19 │ │ │ │ tstpvc lr, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x2608f8db │ │ │ │ rsbgt pc, r4, r0, lsl #17 │ │ │ │ @@ -61955,36 +61955,36 @@ │ │ │ │ tstvs sp, ip, asr #1 │ │ │ │ strvc pc, [r8, #1103] @ 0x44f │ │ │ │ @ instruction: 0xf640671d │ │ │ │ bicsvs r4, sp, r9, lsl r5 │ │ │ │ ldrmi pc, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ sbcspl pc, ip, r3, asr #17 │ │ │ │ strbvs pc, [r5, #1447] @ 0x5a7 @ │ │ │ │ - strbeq pc, [r8, -sp, asr #12] @ │ │ │ │ + strvc pc, [r8, sp, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ - @ instruction: 0xf64d601f │ │ │ │ - vorr.i32 q8, #67108864 @ 0x04000000 │ │ │ │ + vqadd.s8 d22, d13, d15 │ │ │ │ + vqshl.s64 d23, d4, #0 │ │ │ │ @ instruction: 0xf8c3072d │ │ │ │ vhadd.s8 , q12, q0 │ │ │ │ vorr.i32 , #16777216 @ 0x01000000 │ │ │ │ @ instruction: 0xf8c30704 │ │ │ │ vqadd.s8 , q12, q14 │ │ │ │ - svcls 0x0001ed3c │ │ │ │ + svcls 0x0001ecdc │ │ │ │ @ instruction: 0xf8c5462b │ │ │ │ cmnvs lr, r0 │ │ │ │ stmdaeq pc, {r0, r1, r2, r3, r6, ip, sp, lr, pc} @ │ │ │ │ blhi 0x308154 │ │ │ │ andeq pc, r4, pc, asr #32 │ │ │ │ andhi pc, r4, r5, lsl #17 │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5a77268 │ │ │ │ tstcs r0, r2, lsr r5 │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ tstvs pc, r0, lsl r7 @ │ │ │ │ - stc 2, cr15, [r2, #-288]! @ 0xfffffee0 │ │ │ │ + stcl 2, cr15, [r2], {72} @ 0x48 │ │ │ │ @ instruction: 0xf50a2210 │ │ │ │ svcls 0x00015358 │ │ │ │ stmib r5, {r0, r1, r4, sl, lr}^ │ │ │ │ vsubhn.i64 d2, , q2 │ │ │ │ @ instruction: 0xf5a750c3 │ │ │ │ stmib r5, {r0, r3, r4, r5, r7, r8, r9, sl, sp, lr}^ │ │ │ │ tstcs r0, r4, lsr r6 │ │ │ │ @@ -62001,67 +62001,67 @@ │ │ │ │ rsbcc pc, r9, r5, lsl #17 │ │ │ │ @ instruction: 0x23aa66eb │ │ │ │ rscshi pc, ip, r5, asr #17 │ │ │ │ vabd.s8 q11, q0, │ │ │ │ @ instruction: 0xf8a53303 │ │ │ │ @ instruction: 0xf6403067 │ │ │ │ strbvs r4, [fp, lr, lsl #6]! │ │ │ │ - msreq SPSR_, #80740352 @ 0x4d00000 │ │ │ │ + movvc pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf648602b │ │ │ │ vorr.i32 q10, #1280 @ 0x00000500 │ │ │ │ mvnvs r0, #4, 6 @ 0x10000000 │ │ │ │ addscc pc, ip, r5, asr #17 │ │ │ │ - msreq SPSR_s, #80740352 @ 0x4d00000 │ │ │ │ + @ instruction: 0x73a4f24d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - @ instruction: 0xf64d662b │ │ │ │ - vqdmlal.s q8, d0, d0[7] │ │ │ │ + vmax.s8 d22, d13, d27 │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf8c5032d │ │ │ │ vhadd.s8 , q12, q0 │ │ │ │ - tstcs r0, #55808 @ 0xda00 │ │ │ │ + tstcs r0, #31232 @ 0x7a00 │ │ │ │ strcc lr, [r4], -r7, asr #19 │ │ │ │ blls 0x95568 │ │ │ │ tstpeq r3, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ eorshi pc, ip, r7, asr #17 │ │ │ │ stmdaeq pc, {r0, r1, r2, r3, r6, ip, sp, lr, pc} @ │ │ │ │ andhi pc, r4, r7, lsl #17 │ │ │ │ stmiavs sp!, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ rsbpl pc, r3, r3, lsr #5 │ │ │ │ tstcs r0, r9, ror r2 │ │ │ │ - cmnpeq r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + @ instruction: 0x73b4f24d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vqadd.s8 d22, d8, d27 │ │ │ │ - @ instruction: 0xf8c8ecc0 │ │ │ │ + @ instruction: 0xf8c8ec60 │ │ │ │ mcrls 0, 0, r6, cr1, cr4, {0} │ │ │ │ @ instruction: 0xf04f2310 │ │ │ │ @ instruction: 0xf8c80004 │ │ │ │ @ instruction: 0xf8883010 │ │ │ │ vaddl.s32 q0, d6, d9 │ │ │ │ @ instruction: 0xf8db5003 │ │ │ │ @ instruction: 0xf5a6350c │ │ │ │ smlatbcs r0, r1, r6, r6 │ │ │ │ andeq pc, pc, #79 @ 0x4f │ │ │ │ andcs pc, r4, r8, lsl #17 │ │ │ │ andseq r2, fp, #-1342177275 @ 0xb0000005 │ │ │ │ eorcc pc, r8, r8, asr #17 │ │ │ │ - cmnpeq ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + @ instruction: 0x73bcf24d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ - ldc 2, cr15, [lr], {72} @ 0x48 │ │ │ │ + ldc 2, cr15, [lr], #-288 @ 0xfffffee0 │ │ │ │ andeq pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8db7132 │ │ │ │ tstcs r0, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0x210362b2 │ │ │ │ stmiage r4, {r1, r6, r7, r9, fp, lr}^ │ │ │ │ @ instruction: 0x464b6133 │ │ │ │ stceq 0, cr15, [r0], #316 @ 0x13c │ │ │ │ andsgt pc, r4, r6, asr #17 │ │ │ │ stcmi 2, cr15, [r4], {64} @ 0x40 │ │ │ │ andgt pc, r8, r6, lsr #17 │ │ │ │ - stceq 6, cr15, [r4], {77} @ 0x4d │ │ │ │ + stclvc 2, cr15, [r4], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf902f7ff │ │ │ │ @ instruction: 0xf50d9b00 │ │ │ │ @ instruction: 0xf8537946 │ │ │ │ ldceq 12, cr2, [r3], {8} │ │ │ │ orrscs lr, r2, #274432 @ 0x43000 │ │ │ │ @@ -62121,19 +62121,19 @@ │ │ │ │ @ instruction: 0x5606e9d3 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, ip, r1, asr #32 │ │ │ │ subscs r9, sl, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a34641 │ │ │ │ @ instruction: 0xf5a374d4 │ │ │ │ vqadd.s8 , q12, │ │ │ │ - movwcs lr, #19458 @ 0x4c02 │ │ │ │ + movwcs lr, #19362 @ 0x4ba2 │ │ │ │ strpl lr, [sl], -r4, asr #19 │ │ │ │ mvncs r7, #805306370 @ 0x30000002 │ │ │ │ @ instruction: 0xf64d6163 │ │ │ │ - vqdmlal.s q8, d16, d0[5] │ │ │ │ + vsubw.s8 q8, q0, d20 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ vhadd.s8 d24, d16, d19 │ │ │ │ @ instruction: 0x63236304 │ │ │ │ tstcs r0, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8c421a8 │ │ │ │ stmib r4, {r4, r5, pc}^ │ │ │ │ @@ -62147,17 +62147,17 @@ │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ blls 0x8c5a8 │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ @ instruction: 0xf5a37532 │ │ │ │ @ instruction: 0xf64d7031 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q8, d0, d0[4] │ │ │ │ eorvs r0, fp, sp, lsr #6 │ │ │ │ - bl 0xff289734 │ │ │ │ + bl 0x1a89734 │ │ │ │ strbtvs r9, [fp], #2826 @ 0xb0a │ │ │ │ stcvc 4, cr15, [lr], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0x3618f8db │ │ │ │ adcvs r2, fp, #0, 4 │ │ │ │ cdpmi 6, 1, cr15, cr13, cr0, {2} │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @@ -62242,21 +62242,21 @@ │ │ │ │ stmdbmi ip, {r0, r2, r3, sl, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ ldcpl 5, cr15, [r7, #52]! @ 0x34 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ svclt 0x0000bd25 │ │ │ │ - mlaseq r3, r8, r8, r4 │ │ │ │ - eorseq r4, r3, r8, ror #19 │ │ │ │ - eorseq r4, r3, r0, asr #27 │ │ │ │ - eorseq r5, r3, r0, lsl #3 │ │ │ │ - eorseq r5, r3, r0, asr #10 │ │ │ │ + ldrsbteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, lsr #18 │ │ │ │ + eorseq r4, r3, r0, lsl #26 │ │ │ │ + eorseq r5, r3, r0, asr #1 │ │ │ │ + eorseq r5, r3, r0, lsl #9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r5, r3, r0, lsl #15 │ │ │ │ + eorseq r5, r3, r0, asr #13 │ │ │ │ @ instruction: 0x4650491e │ │ │ │ ldc2 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ ldrbeq r3, [r9], r8, lsl #24 │ │ │ │ stmibge pc!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf5044c1a │ │ │ │ @ instruction: 0x46217510 │ │ │ │ @@ -62280,24 +62280,24 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ stc2l 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ blge 0xffcca614 │ │ │ │ svclt 0x0000e00a │ │ │ │ - eorseq pc, r2, r8, ror #10 │ │ │ │ - eorseq pc, r2, r8, asr #11 │ │ │ │ - eorseq pc, r2, r8, lsl #16 │ │ │ │ - eorseq pc, r2, r8, ror #16 │ │ │ │ - eorseq r0, r3, r8, asr #12 │ │ │ │ + eorseq pc, r2, r8, lsr #9 │ │ │ │ + eorseq pc, r2, r8, lsl #10 │ │ │ │ + eorseq pc, r2, r8, asr #14 │ │ │ │ + eorseq pc, r2, r8, lsr #15 │ │ │ │ + eorseq r0, r3, r8, lsl #11 │ │ │ │ stmiavs sl!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ addpl pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - b 0xfed09960 │ │ │ │ - mvnscc pc, #-805306364 @ 0xd0000004 │ │ │ │ + b 0x1509960 │ │ │ │ + teqpcc r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ movtvc pc, #5199 @ 0x144f @ │ │ │ │ andcc pc, r6, r8, lsr #17 │ │ │ │ rsbcc pc, r6, r8, lsr #17 │ │ │ │ @ instruction: 0xf8a82510 │ │ │ │ strtcs r3, [r8], r6, asr #1 │ │ │ │ @@ -62328,143 +62328,143 @@ │ │ │ │ vrhadd.s8 d20, d9, d28 │ │ │ │ vaddhn.i16 d16, q0, │ │ │ │ movwls r0, #17412 @ 0x4404 │ │ │ │ movwcs r9, #4618 @ 0x120a │ │ │ │ @ instruction: 0xf1009112 │ │ │ │ @ instruction: 0xf8c80120 │ │ │ │ vhadd.s8 d19, d13, d12 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ @ instruction: 0xf888002d │ │ │ │ tstls r4, r9, rrx │ │ │ │ - movwmi pc, #16973 @ 0x424d @ │ │ │ │ + movtcc pc, #16973 @ 0x424d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andspl pc, r0, r8, asr #17 │ │ │ │ rsbcc pc, r0, r8, asr #17 │ │ │ │ - tstpmi r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + cmppcc r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ rsbspl pc, r0, r8, asr #17 │ │ │ │ sbccc pc, r0, r8, asr #17 │ │ │ │ - teqpmi r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + cmnpcc r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbcspl pc, r0, r8, asr #17 │ │ │ │ smlawtcc r0, r8, r8, pc @ │ │ │ │ - movtmi pc, #49741 @ 0xc24d @ │ │ │ │ + orrcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ teqppl r0, r8, asr #17 @ p-variant is OBSOLETE │ │ │ │ addsvc pc, ip, r8, asr #17 │ │ │ │ - cmppmi ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, ip, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscsvc pc, ip, r8, asr #17 │ │ │ │ cmppvc ip, r8, asr #17 @ p-variant is OBSOLETE │ │ │ │ - adcmi pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + rsccc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ orrcc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf50a1973 │ │ │ │ tstls lr, #88, 12 @ 0x5800000 │ │ │ │ - orrmi pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + biccc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andls r9, r7, r5, lsl #2 │ │ │ │ - @ instruction: 0x41b8f24d │ │ │ │ + mvnscc pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - sbcmi pc, r8, sp, asr #4 │ │ │ │ + andmi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andls r9, ip, fp, lsl #2 │ │ │ │ - mvnmi pc, #-805306364 @ 0xd0000004 │ │ │ │ + msrmi CPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - andspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + subsmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r9, lr, #872415232 @ 0x34000000 │ │ │ │ - msrpl R8_usr, sp │ │ │ │ + msrmi (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, ip, sp, asr #4 │ │ │ │ + rsbsmi pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r0, pc, lsl #2 │ │ │ │ - cmpppl r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + orrsmi pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rsbpl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + adcmi pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r3, #1140850688 @ 0x44000000 │ │ │ │ - orrpl pc, r0, sp, asr #4 │ │ │ │ + bicmi pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r4, sp, asr #4 │ │ │ │ + sbcsmi pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r6, r5, lsl r1 │ │ │ │ - movspl pc, #-805306364 @ 0xd0000004 │ │ │ │ + mvnsmi pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - sbcpl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + andpl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r8, #1543503872 @ 0x5c000000 │ │ │ │ - mvnpl pc, sp, asr #4 │ │ │ │ + msrpl R8_fiq, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvs pc, r4, sp, asr #4 │ │ │ │ + subpl pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, sl, r9, lsl r1 │ │ │ │ teqpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - msrvs CPSR_, #-805306364 @ 0xd0000004 │ │ │ │ + msrpl SPSR_, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vand d25, d13, d18 │ │ │ │ - vmvn.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ tstls fp, #-805306366 @ 0xd0000002 │ │ │ │ vqsub.s8 d25, d13, d12 │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ vhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 q11, #201326592 @ 0x0c000000 │ │ │ │ + @ instruction: 0xf2c0569c │ │ │ │ andsls r0, sp, sp, lsr #12 │ │ │ │ vmin.s8 d25, d13, d15 │ │ │ │ - vqdmlal.s q11, d16, d0[1] │ │ │ │ + vsubw.s8 q11, q0, d4 │ │ │ │ vcgt.s8 d16, d13, d29 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c056b0 │ │ │ │ @ instruction: 0x9323062d │ │ │ │ vmax.s8 d25, d13, d16 │ │ │ │ - vmlal.s q11, d16, d0[4] │ │ │ │ + vsubl.s8 q11, d0, d16 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vsubhn.i16 d22, q8, q6 │ │ │ │ + vmlsl.s , d16, d0[3] │ │ │ │ eorls r0, r4, #47185920 @ 0x2d00000 │ │ │ │ vmax.s8 d25, d13, d17 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vsubhn.i16 d22, q8, q12 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0x9125062d │ │ │ │ vmax.s8 d25, d13, d18 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ vhadd.s8 d16, d13, d29 │ │ │ │ - vsubw.s8 , q0, d4 │ │ │ │ + vqdmlal.s q11, d0, d0[1] │ │ │ │ eorls r0, r6, sp, lsr #6 │ │ │ │ vcgt.s8 d25, d13, d23 │ │ │ │ - vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ eorls r0, r8, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf6409401 │ │ │ │ vaddhn.i16 d20, q0, │ │ │ │ strls r3, [r2], #-1027 @ 0xfffffbfd │ │ │ │ @ instruction: 0xf04f9c03 │ │ │ │ @ instruction: 0xf8cd0c04 │ │ │ │ vqadd.s8 d24, d13, d8 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ @ instruction: 0xf888012d │ │ │ │ smlawbls r9, r9, r1, ip │ │ │ │ - eorsvc pc, r4, sp, asr #4 │ │ │ │ + rsbsvs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blvc 0x1086f0 │ │ │ │ vhadd.s8 d25, d13, d26 │ │ │ │ - vqdmlal.s , d0, d0[1] │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ @ instruction: 0xf8c8032d │ │ │ │ stc 1, cr7, [r8, #752] @ 0x2f0 │ │ │ │ vqdmulh.s d23, d13, d10 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vsubl.s8 q11, d16, d12 │ │ │ │ ldc 2, cr0, [r4, #180] @ 0xb4 │ │ │ │ @ instruction: 0x9c057b00 │ │ │ │ - cmppvc r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvs pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mvnmi pc, r8, asr #17 │ │ │ │ @ instruction: 0xf24d9c07 │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + vsubhn.i16 d22, q8, q8 │ │ │ │ @ instruction: 0xf8c8062d │ │ │ │ stcls 2, cr4, [r8], {64} @ 0x40 │ │ │ │ - stmdbpl r0, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdbmi r0, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcmi pc, r0, #200, 16 @ 0xc80000 │ │ │ │ @ instruction: 0xf50a9c09 │ │ │ │ @ instruction: 0xf8c85b40 │ │ │ │ strcs r4, [r1], #-768 @ 0xfffffd00 │ │ │ │ blvc 0x908918 │ │ │ │ cdppl 5, 10, cr15, cr10, cr13, {0} │ │ │ │ @@ -62472,22 +62472,22 @@ │ │ │ │ strbvc pc, [r1], #-1103 @ 0xfffffbb1 @ │ │ │ │ @ instruction: 0xf10e932b │ │ │ │ @ instruction: 0xf8a80e10 │ │ │ │ strbmi r4, [r0], -r6, ror #3 │ │ │ │ tstcs r2, #44, 4 @ 0xc0000002 │ │ │ │ @ instruction: 0x212f912d │ │ │ │ vmax.s8 d25, d13, d30 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c066b0 │ │ │ │ strtls r0, [pc], -sp, lsr #12 │ │ │ │ - ldrbtvc pc, [r8], -sp, asr #4 @ │ │ │ │ + ldrtvs pc, [r8], sp, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ vmin.s8 d25, d13, d16 │ │ │ │ - vsubhn.i16 d23, q8, q2 │ │ │ │ + vmlsl.s q11, d16, d0[1] │ │ │ │ ldrtls r0, [r1], -sp, lsr #12 │ │ │ │ - strvc pc, [ip], sp, asr #4 │ │ │ │ + strbvs pc, [ip], sp, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0x26a89633 │ │ │ │ orrsvs pc, r4, r8, asr #17 │ │ │ │ streq pc, [r5], -pc, asr #32 │ │ │ │ mvnvs pc, r8, lsl #17 │ │ │ │ @ instruction: 0xf8a82601 │ │ │ │ stmib r8, {r1, r2, r6, r9, lr}^ │ │ │ │ @@ -62838,15 +62838,15 @@ │ │ │ │ cdpvs 8, 10, cr15, cr0, cr8, {6} │ │ │ │ @ instruction: 0xf8c89e2c │ │ │ │ cdpls 15, 2, cr6, cr13, cr0, {0} │ │ │ │ cdpgt 8, 10, cr15, cr9, cr8, {4} │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ svcgt 0x0009f888 │ │ │ │ svclt 0x0000e002 │ │ │ │ - eorseq r0, r3, r8, ror #17 │ │ │ │ + eorseq r0, r3, r8, lsr #16 │ │ │ │ stccc 2, cr15, [r3], {64} @ 0x40 │ │ │ │ svcvs 0x0060f8c8 │ │ │ │ @ instruction: 0xf8a826a8 │ │ │ │ @ instruction: 0xf8a8ce46 │ │ │ │ @ instruction: 0xf8a8cea6 │ │ │ │ @ instruction: 0xf8a8cf06 │ │ │ │ @ instruction: 0xf50dcf66 │ │ │ │ @@ -62971,34 +62971,34 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ @ instruction: 0xff7cf7fd │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ strcc pc, [r8, #2267]! @ 0x8db │ │ │ │ svceq 0x00e0f013 │ │ │ │ ldrbhi pc, [r2, #64] @ 0x40 @ │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - stmiavc ip!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiavs ip!, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf50d2504 │ │ │ │ strtmi r6, [r9], -r6, lsl #9 │ │ │ │ @ instruction: 0xf1e54640 │ │ │ │ - subscs pc, fp, #51456 @ 0xc900 │ │ │ │ + subscs pc, fp, #26880 @ 0x6900 │ │ │ │ tstcs r0, r6, lsl #12 │ │ │ │ eorsmi pc, r5, sp, lsl #4 │ │ │ │ - stcl 2, cr15, [ip, #-284] @ 0xfffffee4 │ │ │ │ + stcl 2, cr15, [ip], #284 @ 0x11c │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbmi r2, [r9], -r0, lsl #4 │ │ │ │ movwcs r4, #63056 @ 0xf650 │ │ │ │ strcc r7, [r1, #-421] @ 0xfffffe5b │ │ │ │ mvnscs r7, #-1073741816 @ 0xc0000008 │ │ │ │ rsbvc r6, r3, #38 @ 0x26 │ │ │ │ mvnvs r2, #168, 6 @ 0xa0000002 │ │ │ │ movwgt lr, #18884 @ 0x49c4 │ │ │ │ @ instruction: 0xff4ef7fd │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - ldccs 12, cr15, [r0, #-436] @ 0xfffffe4c │ │ │ │ + ldccs 12, cr15, [r0, #-52] @ 0xffffffcc │ │ │ │ blls 0x822b0 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ addvc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ @ instruction: 0xf243ae5d │ │ │ │ bl 0x2e6490 │ │ │ │ @ instruction: 0xf50a0102 │ │ │ │ @@ -63008,28 +63008,28 @@ │ │ │ │ @ instruction: 0xf89bd506 │ │ │ │ blcs 0x5b008 │ │ │ │ ldrbhi pc, [pc, #-64]! @ 0x4db2c @ │ │ │ │ strmi pc, [r0, -r7, asr #32] │ │ │ │ @ instruction: 0x63aaf50d │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc 2, cr15, [r2, #-284] @ 0xfffffee4 │ │ │ │ + ldc 2, cr15, [r2], #284 @ 0x11c │ │ │ │ ldmdapl r8, {r1, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ bls 0xdf394 │ │ │ │ ldrbvs pc, [pc], #1293 @ 0x4db8c @ │ │ │ │ @ instruction: 0xf8c09401 │ │ │ │ ldrbcs r7, [r0, #232]! @ 0xe8 │ │ │ │ rsccs pc, ip, r0, asr #17 │ │ │ │ cdpvs 4, 3, cr15, cr5, cr15, {2} │ │ │ │ cmpvs sp, r1, lsl #12 │ │ │ │ @ instruction: 0xf5a4675d │ │ │ │ @ instruction: 0xf8c37031 │ │ │ │ strcs r5, [pc], #-212 @ 0x4dbac │ │ │ │ teqppl r4, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ - ldcvc 2, cr15, [ip], #308 @ 0x134 │ │ │ │ + ldclvs 2, cr15, [ip], #308 @ 0x134 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf883711c │ │ │ │ vst4. {d20-d23}, [pc], r4 │ │ │ │ @ instruction: 0xf8c32480 │ │ │ │ subscs lr, ip, #240 @ 0xf0 │ │ │ │ tstcs r0, ip, lsl r7 │ │ │ │ teqpmi r0, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -63041,25 +63041,25 @@ │ │ │ │ vqadd.s8 d20, d16, d0 │ │ │ │ @ instruction: 0xf8c34403 │ │ │ │ @ instruction: 0xf04fc03c │ │ │ │ @ instruction: 0xf8a30950 │ │ │ │ @ instruction: 0xf8a34067 │ │ │ │ strcs r4, [r4], #-295 @ 0xfffffed9 │ │ │ │ rscsgt pc, ip, r3, asr #17 │ │ │ │ - stclvc 2, cr15, [r4], {77} @ 0x4d │ │ │ │ + stcvc 2, cr15, [r4], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf8c3721c │ │ │ │ strcs ip, [r8], #96 @ 0x60 │ │ │ │ vmin.s8 q11, , q7 │ │ │ │ - @ instruction: 0xf2c07cd0 │ │ │ │ + vmov.i32 d23, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c34080 │ │ │ │ strcs ip, [r5], #-192 @ 0xffffff40 │ │ │ │ smlawtvs ip, r3, r8, pc @ │ │ │ │ - ldclvc 2, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldcvc 2, cr15, [r8], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ smlawbmi r9, r3, r8, pc @ │ │ │ │ smlawtgt r0, r3, r8, pc @ │ │ │ │ strpl pc, [r4], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r8, r3, lsr #17 │ │ │ │ strvc pc, [r0], #1103 @ 0x44f │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @@ -63069,26 +63069,26 @@ │ │ │ │ smlalbtvc pc, r8, r3, r8 @ │ │ │ │ ldrtvc pc, [r2], #-1444 @ 0xfffffa5c @ │ │ │ │ stmib r3, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stc 14, cr7, [r3, #332] @ 0x14c │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ @ instruction: 0xf8c37b22 │ │ │ │ vrhadd.s8 , , q0 │ │ │ │ - @ instruction: 0xf858ec9a │ │ │ │ + @ instruction: 0xf858ec3a │ │ │ │ cmnvs r5, r8, lsl #24 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ vabal.u8 q9, d3, d2 │ │ │ │ rsbvc r2, r6, #196, 6 @ 0x10000003 │ │ │ │ ldrbmi r6, [r0], -r3, lsr #5 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ stmib r4, {r1, r5, r6, r7, r9, sp, lr}^ │ │ │ │ @ instruction: 0xf6405303 │ │ │ │ @ instruction: 0xf50d0338 │ │ │ │ @ instruction: 0x632365da │ │ │ │ - mvnvc pc, #-805306364 @ 0xd0000004 │ │ │ │ + msrvc CPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ vhadd.s8 d19, d11, d5 │ │ │ │ vbic.i32 q10, #2304 @ 0x00000900 │ │ │ │ strbtvs r0, [r3], #-772 @ 0xfffffcfc │ │ │ │ @@ -63120,15 +63120,15 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ mrc2 7, 2, pc, cr2, cr13, {7} │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ bicsvc pc, r4, #683671552 @ 0x28c00000 │ │ │ │ vmin.s8 d20, d7, d8 │ │ │ │ - @ instruction: 0xf8dbec34 │ │ │ │ + @ instruction: 0xf8dbebd4 │ │ │ │ @ instruction: 0xf8c02618 │ │ │ │ strmi r2, [r3], -r8, asr #2 │ │ │ │ tstcs r0, r8, lsl #20 │ │ │ │ @ instruction: 0xf5029c06 │ │ │ │ bls 0x6b444 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ sbcvs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -63153,38 +63153,38 @@ │ │ │ │ addcs r2, r0, #208 @ 0xd0 │ │ │ │ vst4.16 {d22,d24,d26,d28}, [pc], r2 │ │ │ │ movwvs r6, #8860 @ 0x229c │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ vst4. {d18-d21}, [pc :128], ip │ │ │ │ @ instruction: 0xf8c0722e │ │ │ │ vand q9, , q0 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ andvs r0, r2, sp, lsr #4 │ │ │ │ - rscsvc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf64d6602 │ │ │ │ - vsubl.s8 q8, d0, d4 │ │ │ │ + vmax.s8 d22, d13, d2 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64020c0 │ │ │ │ @ instruction: 0xf8a0420f │ │ │ │ - @ instruction: 0xf64d20c4 │ │ │ │ - vsubl.s8 q8, d0, d8 │ │ │ │ + vhadd.s8 q9, , q2 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64a2120 │ │ │ │ vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf8c00204 │ │ │ │ andcs r2, r1, r4, ror #2 │ │ │ │ rscsvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ smlawteq r2, r3, r9, lr │ │ │ │ msrcs SPSR_fs, r3, asr #17 │ │ │ │ svclt 0x0000e006 │ │ │ │ - mlaseq r3, r8, sl, r0 │ │ │ │ - eorseq r1, r3, r8, ror fp │ │ │ │ - mlaseq r3, r8, r8, r2 │ │ │ │ + ldrsbteq r0, [r3], -r8 │ │ │ │ + ldrhteq r1, [r3], -r8 │ │ │ │ + ldrsbteq r2, [r3], -r8 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r0, #1012] @ 0x3f4 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ blcs 0x5ce58 │ │ │ │ stclge 6, cr15, [lr], #760 @ 0x2f8 │ │ │ │ @@ -63255,31 +63255,31 @@ │ │ │ │ @ instruction: 0xf01335ac │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ rsb sl, r0, r2, ror #29 │ │ │ │ @ instruction: 0xf46f9b01 │ │ │ │ adcscs r7, r9, #208 @ 0xd0 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ ldmdane r8, {r2, r4, r6, r7, sl, ip, sp, lr} │ │ │ │ - bl 0x98a878 │ │ │ │ + b 0xff18a878 │ │ │ │ @ instruction: 0xf8c40cab │ │ │ │ ldreq r6, [fp], #140 @ 0x8c │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ addpl pc, r8, r4, asr #17 │ │ │ │ adcvs r4, r3, #-872415232 @ 0xcc000000 │ │ │ │ eorvc r2, r3, #67108864 @ 0x4000000 │ │ │ │ tstcs r0, #238026752 @ 0xe300000 │ │ │ │ strvs r6, [r3, -r3, lsr #2]! │ │ │ │ cmnvs r3, r8, lsr #7 │ │ │ │ movwcs r6, #14179 @ 0x3763 │ │ │ │ @ instruction: 0xf64d71a3 │ │ │ │ - vqdmlal.s q8, d16, d0[5] │ │ │ │ + vsubw.s8 q8, q0, d20 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf64d80a3 │ │ │ │ - vqdmlal.s q8, d16, d0[7] │ │ │ │ + vsubw.s8 q8, q0, d28 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ movwcc pc, #62016 @ 0xf240 @ │ │ │ │ movwne pc, #12992 @ 0x32c0 @ │ │ │ │ rsbcc pc, r5, r4, asr #17 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ andcs r8, r0, #-1409286141 @ 0xac000003 │ │ │ │ @ instruction: 0x61aaf50d │ │ │ │ @@ -63314,25 +63314,25 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ mvneq r4, r2, lsl #6 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr13, cr14, {3} │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ strcs r2, [r3, #-256] @ 0xffffff00 │ │ │ │ ldrbvc pc, [r4], #1443 @ 0x5a3 @ │ │ │ │ sbcsvc pc, r2, r3, lsr #11 │ │ │ │ - b 0xfec0a964 │ │ │ │ + b 0x140a964 │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ mvnvc r4, r1, ror #20 │ │ │ │ adcvs pc, sl, sp, lsl #10 │ │ │ │ strcs r2, [r2], -r5, lsl #10 │ │ │ │ vst1.16 {d23-d26}, [pc :128], r5 │ │ │ │ stmib r4, {r7, r8, sl, sp, lr}^ │ │ │ │ strcs r6, [r8, #1283]! @ 0x503 │ │ │ │ @ instruction: 0xf6406165 │ │ │ │ mvnvs r4, sl, lsl r5 │ │ │ │ - ldreq pc, [r4, #1613]! @ 0x64d │ │ │ │ + ldrbvc pc, [r4, #589]! @ 0x24d @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ vhadd.s8 d22, d8, d21 │ │ │ │ vabal.s8 , d16, d1 │ │ │ │ strtvs r0, [r5], #-1284 @ 0xfffffafc │ │ │ │ @ instruction: 0xff10f7fd │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ ldrbmi r6, [r0], -sl, lsr #3 │ │ │ │ @@ -63340,15 +63340,15 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ strbeq r4, [r2, r2, lsl #6]! │ │ │ │ mcrge 5, 3, pc, cr12, cr14, {3} @ │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ @ instruction: 0x21007290 │ │ │ │ @ instruction: 0xf5a32401 │ │ │ │ @ instruction: 0x461873d4 │ │ │ │ - b 0x1f0a9cc │ │ │ │ + b 0x70a9cc │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf50d26e0 │ │ │ │ addvs r6, r2, #-2147483606 @ 0x8000002a │ │ │ │ cmpvc ip, r0, lsl #4 │ │ │ │ subsvc r4, ip, #80, 12 @ 0x5000000 │ │ │ │ rsbmi pc, r5, r3, lsl #17 │ │ │ │ rsbmi pc, r9, r3, lsl #17 │ │ │ │ @@ -63365,23 +63365,23 @@ │ │ │ │ ldrbtcs r6, [r0], #540 @ 0x21c │ │ │ │ strbcs r6, [r0], #1884 @ 0x75c │ │ │ │ sbcsmi pc, r4, r3, asr #17 │ │ │ │ strmi pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ rsbmi pc, r7, r3, lsr #17 │ │ │ │ strvs pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r7, r3, lsr #17 │ │ │ │ - strbeq pc, [r0], #1613 @ 0x64d @ │ │ │ │ + streq pc, [r0], #-1613 @ 0xfffff9b3 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ vqadd.s8 d22, d8, d12 │ │ │ │ vmls.i d19, d0, d1[2] │ │ │ │ bicsvs r0, ip, #4, 8 @ 0x4000000 │ │ │ │ - strbeq pc, [ip], #1613 @ 0x64d @ │ │ │ │ + streq pc, [ip], #-1613 @ 0xfffff9b3 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf64d661c │ │ │ │ - @ instruction: 0xf2c004d8 │ │ │ │ + vmov.i32 d16, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf8c3042d │ │ │ │ @ instruction: 0xf7fd40c0 │ │ │ │ andcs pc, r0, #18176 @ 0x4700 │ │ │ │ @ instruction: 0x61b6f50d │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ andcs pc, r0, #16640 @ 0x4100 │ │ │ │ bicvs pc, r2, sp, lsl #10 │ │ │ │ @@ -63397,35 +63397,35 @@ │ │ │ │ ldrbmi pc, [r0], -fp, lsr #24 @ │ │ │ │ andcs r4, r0, #24, 18 @ 0x60000 │ │ │ │ stc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ andcs r4, r0, #376832 @ 0x5c000 │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ @ instruction: 0xf7fefc21 │ │ │ │ svclt 0x0000bbff │ │ │ │ - ldrshteq r2, [r3], -r8 │ │ │ │ - eorseq r3, r3, r8, lsr r0 │ │ │ │ - eorseq r3, r3, r8, ror r8 │ │ │ │ - eorseq r3, r3, r8, asr sl │ │ │ │ + eorseq r2, r3, r8, lsr lr │ │ │ │ + eorseq r2, r3, r8, ror pc │ │ │ │ + ldrhteq r3, [r3], -r8 │ │ │ │ + mlaseq r3, r8, r9, r3 │ │ │ │ + eorseq r5, r3, r0, asr #4 │ │ │ │ + eorseq r5, r3, r0, lsr #5 │ │ │ │ eorseq r5, r3, r0, lsl #6 │ │ │ │ eorseq r5, r3, r0, ror #6 │ │ │ │ eorseq r5, r3, r0, asr #7 │ │ │ │ eorseq r5, r3, r0, lsr #8 │ │ │ │ - eorseq r5, r3, r0, lsl #9 │ │ │ │ - eorseq r5, r3, r0, ror #9 │ │ │ │ - eorseq r2, r3, r8, asr r6 │ │ │ │ - eorseq r2, r3, r8, ror r7 │ │ │ │ - ldrsbteq r2, [r3], -r8 │ │ │ │ - eorseq r2, r3, r8, lsr r8 │ │ │ │ - ldrhteq r2, [r3], -r8 │ │ │ │ + mlaseq r3, r8, r5, r2 │ │ │ │ ldrhteq r2, [r3], -r8 │ │ │ │ eorseq r2, r3, r8, lsl r7 │ │ │ │ - eorseq r4, r3, r8, ror #25 │ │ │ │ + eorseq r2, r3, r8, ror r7 │ │ │ │ + ldrshteq r2, [r3], -r8 │ │ │ │ + ldrshteq r2, [r3], -r8 │ │ │ │ + eorseq r2, r3, r8, asr r6 │ │ │ │ + eorseq r4, r3, r8, lsr #24 │ │ │ │ + eorseq r4, r3, r8, lsl #16 │ │ │ │ + eorseq r4, r3, r8, ror #16 │ │ │ │ eorseq r4, r3, r8, asr #17 │ │ │ │ - eorseq r4, r3, r8, lsr #18 │ │ │ │ - eorseq r4, r3, r8, lsl #19 │ │ │ │ @ instruction: 0xf5044c60 │ │ │ │ @ instruction: 0x462175f0 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, ip, #240640 @ 0x3ac00 │ │ │ │ @ instruction: 0xf7fed1f7 │ │ │ │ mrrcmi 11, 11, fp, fp, cr2 @ │ │ │ │ @@ -63515,32 +63515,32 @@ │ │ │ │ @ instruction: 0x4c17ba68 │ │ │ │ strvs pc, [r8, #1284]! @ 0x504 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xe0c356 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ blt 0x200c360 │ │ │ │ - ldrhteq r4, [r3], -r8 │ │ │ │ - eorseq r4, r3, r0, lsr #28 │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r0, ror #26 │ │ │ │ + eorseq r4, r3, r0, asr #30 │ │ │ │ + eorseq r4, r3, r0, lsr #31 │ │ │ │ eorseq r5, r3, r0 │ │ │ │ eorseq r5, r3, r0, rrx │ │ │ │ - eorseq r5, r3, r0, asr #1 │ │ │ │ - eorseq r5, r3, r0, lsr #2 │ │ │ │ - eorseq r3, r3, r8, ror fp │ │ │ │ - ldrsbteq r3, [r3], -r8 │ │ │ │ ldrhteq r3, [r3], -r8 │ │ │ │ eorseq r3, r3, r8, lsl fp │ │ │ │ - eorseq pc, r2, r8, lsl #1 │ │ │ │ - eorseq r4, r3, r8, lsl r4 │ │ │ │ - eorseq r4, r3, r8, asr r0 │ │ │ │ - ldrhteq r3, [r3], -r8 │ │ │ │ - mlaseq r3, r8, ip, r3 │ │ │ │ ldrshteq r3, [r3], -r8 │ │ │ │ - eorseq r2, r3, r8, asr pc │ │ │ │ - eorseq r3, r3, r8, lsr r3 │ │ │ │ + eorseq r3, r3, r8, asr sl │ │ │ │ + eorseq lr, r2, r8, asr #31 │ │ │ │ + eorseq r4, r3, r8, asr r3 │ │ │ │ + mlaseq r3, r8, pc, r3 @ │ │ │ │ + ldrshteq r3, [r3], -r8 │ │ │ │ + ldrsbteq r3, [r3], -r8 │ │ │ │ + eorseq r3, r3, r8, lsr ip │ │ │ │ + mlaseq r3, r8, lr, r2 │ │ │ │ + eorseq r3, r3, r8, ror r2 │ │ │ │ andcs r4, r0, #196, 24 @ 0xc400 │ │ │ │ ldrbmi sl, [r0], -r4, ror #18 │ │ │ │ strvc pc, [r8, #-1284]! @ 0xfffffafc │ │ │ │ blx 0x20c3b6 │ │ │ │ ldmdbge ip!, {r9, sp}^ │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ strtmi pc, [r1], -r1, lsl #22 │ │ │ │ @@ -63555,32 +63555,32 @@ │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd2500 │ │ │ │ blge 0xfeb6e408 │ │ │ │ stclne 2, cr15, [r9], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ cmppvc r1, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - cdpeq 6, 8, cr15, cr12, cr13, {2} │ │ │ │ + cdpvc 2, 12, cr15, cr12, cr13, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ blge 0xfe573020 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9302 │ │ │ │ stmib sp, {r2, r5, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8cdc106 │ │ │ │ @ instruction: 0xf005e02c │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ ldrvs pc, [r4], pc, ror #8 │ │ │ │ b 0x1434460 │ │ │ │ - @ instruction: 0xf1e50983 │ │ │ │ - strmi pc, [r4], -fp, lsr #16 │ │ │ │ + @ instruction: 0xf1e40983 │ │ │ │ + strmi pc, [r4], -fp, asr #31 │ │ │ │ andeq lr, r6, r8, lsl #22 │ │ │ │ ldrvs pc, [r5], r8, lsr #11 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ strbeq pc, [r2, -r5, asr #7] @ │ │ │ │ - stmia sl!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmda sl, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ bls 0x23506c │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf3c59905 │ │ │ │ eorsvs r1, r4, r7, lsl #22 │ │ │ │ bvs 0xfe88b5a0 │ │ │ │ mvnsvs r7, #-1073741779 @ 0xc000002d │ │ │ │ ldrtvs r2, [r2], #-1020 @ 0xfffffc04 │ │ │ │ @@ -63588,71 +63588,71 @@ │ │ │ │ movwge lr, #18886 @ 0x49c6 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ adcshi r9, r3, r2, lsl #18 │ │ │ │ @ instruction: 0xf8869804 │ │ │ │ @ instruction: 0xf886b008 │ │ │ │ @ instruction: 0xf7fd9009 │ │ │ │ strtmi pc, [r0], -r1, lsr #21 │ │ │ │ - @ instruction: 0xffc0f1dd │ │ │ │ + @ instruction: 0xff60f1dd │ │ │ │ strvs pc, [r9], #1448 @ 0x5a8 │ │ │ │ - @ instruction: 0xf64d4629 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vmax.s8 d20, d13, d25 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ strcc r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - @ instruction: 0xfff6f1e4 │ │ │ │ + @ instruction: 0xff96f1e4 │ │ │ │ stcvs 4, cr15, [r8], {111} @ 0x6f │ │ │ │ subscs r4, r9, #6291456 @ 0x600000 │ │ │ │ andeq lr, ip, r8, lsl #22 │ │ │ │ vrhadd.s8 d18, d7, d0 │ │ │ │ - bls 0x248698 │ │ │ │ + bls 0x248518 │ │ │ │ vmla.i8 d25, d0, d5 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4169 @ 0x1049 @ │ │ │ │ blls 0x1eae54 │ │ │ │ @ instruction: 0x71a763e3 │ │ │ │ strtvs r2, [r2], #-2044 @ 0xfffff804 │ │ │ │ strbtvs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ andlt pc, r8, r4, lsl #17 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ andsge pc, r0, r4, asr #17 │ │ │ │ eorvs r6, r6, r7, ror #2 │ │ │ │ blx 0x1d0c4dc │ │ │ │ @ instruction: 0xf1dd4630 │ │ │ │ - blls 0x2ce334 │ │ │ │ + blls 0x2ce1b4 │ │ │ │ strcc pc, [ip, #-2259] @ 0xfffff72d │ │ │ │ svclt 0x00282b20 │ │ │ │ adcmi r2, fp, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8ddd893 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ @ instruction: 0xf8dbb024 │ │ │ │ blcs 0x5b94c │ │ │ │ stcge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ blge 0xfeb57918 │ │ │ │ cmppvc r1, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ stmiavs sp, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldceq 6, cr15, [ip], {77} @ 0x4d │ │ │ │ + ldclvc 2, cr15, [ip], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf8cd9303 │ │ │ │ blge 0xfe576578 │ │ │ │ andslt pc, ip, sp, asr #17 │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd8105 │ │ │ │ @ instruction: 0xf005c024 │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf5a99809 │ │ │ │ b 0x1427fa8 │ │ │ │ @ instruction: 0xf1e40a83 │ │ │ │ - @ instruction: 0x4604ff9b │ │ │ │ + @ instruction: 0x4604ff3b │ │ │ │ addsvs pc, r4, pc, ror #8 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vmls.i q10, , d0[2] │ │ │ │ - vadd.i8 q8, , q1 │ │ │ │ - vmov.i16 d30, #220 @ 0x00dc │ │ │ │ + vadd.i8 q8, q3, q1 │ │ │ │ + @ instruction: 0xf3c5efbc │ │ │ │ blls 0x1d4190 │ │ │ │ stmdaeq r8, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0479a05 │ │ │ │ stmdbls r2, {r2, r8, r9, sl} │ │ │ │ blvs 0xfe08b6c0 │ │ │ │ ldrtvs r6, [r3], #-52 @ 0xffffffcc │ │ │ │ ldrbtvs r2, [r2], #-1008 @ 0xfffffc10 │ │ │ │ @@ -63660,57 +63660,57 @@ │ │ │ │ vcgt.s8 d27, d0, d4 │ │ │ │ stmdals r4, {r0, r1, r2, r3, r8, r9, sp, lr} │ │ │ │ @ instruction: 0xf88680b3 │ │ │ │ eorsvc r8, r7, #6 │ │ │ │ andge pc, r9, r6, lsl #17 │ │ │ │ blx 0x50c59c │ │ │ │ @ instruction: 0xf1dd4620 │ │ │ │ - @ instruction: 0xf46fff31 │ │ │ │ + @ instruction: 0xf46ffed1 │ │ │ │ strtmi r6, [r9], -r8, lsl #9 │ │ │ │ - adceq pc, r8, sp, asr #12 │ │ │ │ + rscvc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1e43501 │ │ │ │ - strmi pc, [r6], -r7, ror #30 │ │ │ │ + strmi pc, [r6], -r7, lsl #30 │ │ │ │ andeq lr, r4, r9, lsl #22 │ │ │ │ strvs pc, [r9], #1449 @ 0x5a9 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ - svc 0x00e8f246 │ │ │ │ + svc 0x0088f246 │ │ │ │ vpmax.s8 d25, d0, d5 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4170 @ 0x104a @ │ │ │ │ blls 0x1eaf70 │ │ │ │ strtvs r2, [r3], #-496 @ 0xfffffe10 │ │ │ │ strbtvs r6, [r2], #-353 @ 0xfffffe9f │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ @ instruction: 0xf8841003 │ │ │ │ eorvc r8, r7, #6 │ │ │ │ andslt pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf7fd6026 │ │ │ │ ldrtmi pc, [r0], -r5, ror #19 @ │ │ │ │ - @ instruction: 0xff04f1dd │ │ │ │ + mcr2 1, 5, pc, cr4, cr13, {6} @ │ │ │ │ @ instruction: 0xf8d39b07 │ │ │ │ blcs 0x85ba50 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r6, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dd9b00 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ ldmdb r3, {r2, r3, r4, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe4302 │ │ │ │ blls 0xbd4a8 │ │ │ │ tstcs r0, sl, asr r2 │ │ │ │ ldrbvc pc, [r4], #1443 @ 0x5a3 @ │ │ │ │ sbcsvc pc, r1, r3, lsr #11 │ │ │ │ - svc 0x00b4f246 │ │ │ │ + svc 0x0054f246 │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x61aaf50d │ │ │ │ ldrbmi r7, [r0], -r3, lsr #4 │ │ │ │ strdvs r2, [r3, #-48]! @ 0xffffffd0 │ │ │ │ teqpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0xf64d6323 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vqdmlal.s q8, d0, d0[6] │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwcs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf7fd80a3 │ │ │ │ @ instruction: 0xf7fef9b3 │ │ │ │ @ instruction: 0xf047bc0b │ │ │ │ @ instruction: 0xf7ff4740 │ │ │ │ @ instruction: 0x4650ba7f │ │ │ │ @@ -63730,28 +63730,28 @@ │ │ │ │ @ instruction: 0xf50dba1d │ │ │ │ @ instruction: 0xf50a63df │ │ │ │ movwls r5, #6976 @ 0x1b40 │ │ │ │ @ instruction: 0x63abf50d │ │ │ │ @ instruction: 0xf50d9308 │ │ │ │ movwls r6, #25514 @ 0x63aa │ │ │ │ bllt 0xacc6c0 │ │ │ │ - eorseq r4, r3, r8, asr #20 │ │ │ │ - eorseq r4, r3, r0, lsl #26 │ │ │ │ - eorseq r4, r3, r0, ror #26 │ │ │ │ + eorseq r4, r3, r8, lsl #19 │ │ │ │ + eorseq r4, r3, r0, asr #24 │ │ │ │ + eorseq r4, r3, r0, lsr #25 │ │ │ │ + mlaseq r3, r8, r9, r1 │ │ │ │ + ldrshteq r1, [r3], -r8 │ │ │ │ eorseq r1, r3, r8, asr sl │ │ │ │ - ldrhteq r1, [r3], -r8 │ │ │ │ - eorseq r1, r3, r8, lsl fp │ │ │ │ @ instruction: 0xf50d9301 │ │ │ │ @ instruction: 0x464163df │ │ │ │ @ instruction: 0xf5a322bc │ │ │ │ vqadd.s8 d23, d13, d17 │ │ │ │ - @ instruction: 0xf2c07c98 │ │ │ │ + @ instruction: 0xf2c06cd8 │ │ │ │ @ instruction: 0xf8cd0c2d │ │ │ │ vqshl.s8 d28, d16, d6 │ │ │ │ - @ instruction: 0xf04fef56 │ │ │ │ + @ instruction: 0xf04feef6 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ @ instruction: 0x23a83439 │ │ │ │ strbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ movweq pc, #49231 @ 0xc04f @ │ │ │ │ ldrcc pc, [r5], #2189 @ 0x88d │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ ldrcc pc, [r7], #2189 @ 0x88d │ │ │ │ @@ -63770,38 +63770,38 @@ │ │ │ │ strbtcc pc, [r0], #-2253 @ 0xfffff733 @ │ │ │ │ @ instruction: 0xf8cd23fc │ │ │ │ movwcs r3, #1188 @ 0x4a4 │ │ │ │ ldrtcc pc, [ip], #2253 @ 0x8cd @ │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ ldrtcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ - @ instruction: 0x73a4f24d │ │ │ │ + mvnvs pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ ldrcc pc, [r0], #2253 @ 0x8cd │ │ │ │ @ instruction: 0xf92cf7fd │ │ │ │ @ instruction: 0xf50d4642 │ │ │ │ @ instruction: 0x46506192 │ │ │ │ @ instruction: 0xf926f7fd │ │ │ │ ldmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf944f258 │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + @ instruction: 0xf8e4f258 │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, sp, asr #12 │ │ │ │ + eorseq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ vhsub.s32 d2, d19, d3 │ │ │ │ - @ instruction: 0xf64cf979 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ - @ instruction: 0xf64d012d │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf64cf919 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ + vrhadd.s8 d16, d13, d29 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0xce868 │ │ │ │ andsne pc, r0, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf96cf223 │ │ │ │ - eorseq r3, r3, r8, lsl r0 │ │ │ │ - ldmdblt sl, {r0, r1, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf90cf223 │ │ │ │ + eorseq r2, r3, r8, asr pc │ │ │ │ + ldmlt sl!, {r0, r1, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf8d05208 │ │ │ │ @ instruction: 0xf0031158 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x111f03c │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -63938,29 +63938,29 @@ │ │ │ │ ldreq r2, [r2, #3080] @ 0xc08 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ @ instruction: 0x214cf894 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r4, r6, r7, pc} │ │ │ │ vmla.i8 d2, d0, d10 │ │ │ │ @ instruction: 0xf64e8085 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xcf2d4 │ │ │ │ @ instruction: 0xf8d20281 │ │ │ │ vqadd.s8 d28, d30, d20 │ │ │ │ vrshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf1bc2295 │ │ │ │ ldmdavs r1, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf5a4d154 │ │ │ │ strbeq r5, [r9], r8, lsl #4 │ │ │ │ andseq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ addshi pc, pc, r0, lsl #2 │ │ │ │ - @ instruction: 0x21b4f64d │ │ │ │ + mvnsne pc, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0854610 │ │ │ │ - vst2.32 {d15-d16}, [r5 :128]! │ │ │ │ + vst2.16 {d15-d16}, [r5]! │ │ │ │ @ instruction: 0xf8d473e0 │ │ │ │ b 0x8cefa8 │ │ │ │ b 0x18f258 │ │ │ │ vst2.8 {d0-d3}, [r3], r6 │ │ │ │ tstmi sl, #224, 6 @ 0x80000003 │ │ │ │ eorcs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ @@ -63996,93 +63996,93 @@ │ │ │ │ @ instruction: 0xd1212b03 │ │ │ │ ldreq r6, [fp, #-2067] @ 0xfffff7ed │ │ │ │ b 0xfe07e84c │ │ │ │ eormi r0, sl, r6, lsl #4 │ │ │ │ blmi 0x11841e4 │ │ │ │ mrseq pc, CPSR @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ - rsbcs pc, r8, sp, asr #12 │ │ │ │ + adcne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ - @ instruction: 0xf964f108 │ │ │ │ + @ instruction: 0xf904f108 │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [fp, sl, lsr #32]! │ │ │ │ addsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq pc, [pc, #-37] @ 0x4eaf3 │ │ │ │ stccc 8, cr15, [r8], {89} @ 0x59 │ │ │ │ svclt 0x00440159 │ │ │ │ strne pc, [r0, #1093] @ 0x445 │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @ instruction: 0x4620e7d4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f43f0 │ │ │ │ - vfma.f32 , q15, │ │ │ │ + vfma.f32 d27, d30, d13 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r6], #-1755 @ 0xfffff925 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ @ instruction: 0xf5a4bf1c │ │ │ │ bcc 0x463370 │ │ │ │ svcge 0x006ef47f │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [r1, sl, lsr #32] │ │ │ │ addsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x06d26812 │ │ │ │ @ instruction: 0xf64dd5ea │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d16, d0, #64 │ │ │ │ blcs 0x8f434 │ │ │ │ sadd16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf0004b1b │ │ │ │ @ instruction: 0xf006020f │ │ │ │ bl 0x10ebcc │ │ │ │ bl 0x10f59c │ │ │ │ blvs 0xff84f998 │ │ │ │ @ instruction: 0xf64d9000 │ │ │ │ - vshr.s64 d18, d12, #64 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf108002d │ │ │ │ - bfi pc, r1, (invalid: 18:13) @ │ │ │ │ + @ instruction: 0xe7cdf8b1 │ │ │ │ ldrdcs pc, [r8, #-132] @ 0xffffff7c │ │ │ │ stceq 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf64de72f │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ strb r0, [r3, sp, lsr #2]! │ │ │ │ - sbcne pc, r0, sp, asr #12 │ │ │ │ + andne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14cfc8 │ │ │ │ + blls 0x14ce48 │ │ │ │ @ instruction: 0xf64de6c2 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ movwls r0, #12333 @ 0x302d │ │ │ │ - @ instruction: 0xf8f6f108 │ │ │ │ + @ instruction: 0xf896f108 │ │ │ │ strt r9, [r8], r3, lsl #22 │ │ │ │ - andscs pc, r4, sp, asr #12 │ │ │ │ + subsne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14cfa4 │ │ │ │ + blls 0x14ce24 │ │ │ │ svclt 0x0000e6c0 │ │ │ │ - eorseq r5, r3, r0, ror #15 │ │ │ │ + eorseq r5, r3, r0, lsr #14 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba5e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ blmi 0x10f0cc │ │ │ │ rscspl pc, sp, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0xf1eb9000 │ │ │ │ - svclt 0x0000fe11 │ │ │ │ - eorseq r5, r3, r0, lsr #16 │ │ │ │ + svclt 0x0000fdb1 │ │ │ │ + eorseq r5, r3, r0, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba5e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ bl 0x17b120 │ │ │ │ ldmib r4, {r0, r6, r7, sl}^ │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @@ -64091,15 +64091,15 @@ │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r1], #-1435 @ 0xfffffa65 │ │ │ │ strb r2, [lr, r1, lsl #2]! │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0532101 │ │ │ │ - ldmdacs r1, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r0, r1, r5, r6, r7, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ ubfx sp, pc, #1, #14 │ │ │ │ stmdale r9, {r0, r2, r4, r9, fp, sp} │ │ │ │ stmdale fp, {r0, r1, r2, r3, r9, fp, sp} │ │ │ │ andpl pc, r0, r0, asr #6 │ │ │ │ @@ -64315,15 +64315,15 @@ │ │ │ │ ldrb r2, [r8, -r7, lsr #32] │ │ │ │ ldr r9, [r6, -r2] │ │ │ │ @ instruction: 0xf3c20f96 │ │ │ │ vmlacc.f32 s8, s2, s10 │ │ │ │ blcs 0xfe08bef0 │ │ │ │ svclt 0x008f2e02 │ │ │ │ vmax.s8 d18, d5, d3 │ │ │ │ - vabdl.s8 , d0, d16 │ │ │ │ + vqdmlsl.s q9, d0, d0[4] │ │ │ │ bl 0x210cbc │ │ │ │ svclt 0x00980786 │ │ │ │ strvs pc, [r4, #-2263]! @ 0xfffff729 │ │ │ │ strvc pc, [r1, -r2, asr #7] │ │ │ │ vrsubhn.i16 d25, q1, │ │ │ │ strls r5, [r4, -r0, asr #13] │ │ │ │ strvs pc, [r0, -r4, asr #7] │ │ │ │ @@ -64555,34 +64555,34 @@ │ │ │ │ @ instruction: 0x9607e6f6 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ ldrtmi r9, [r3], -r5, lsl #28 │ │ │ │ @ instruction: 0x9607e556 │ │ │ │ @ instruction: 0xf5002600 │ │ │ │ ldrtmi r5, [r3], -r0, lsl #29 │ │ │ │ andcs lr, r0, sp, ror r6 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0a │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ - blx 0x118bb68 │ │ │ │ + @ instruction: 0xf9e4f1eb │ │ │ │ strb r2, [r0, #-1794]! @ 0xfffff8fe │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscs pc, r8, sp, asr #12 │ │ │ │ + andscs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ vhsub.s32 d5, d2, d29 │ │ │ │ - svclt 0x0000fb5d │ │ │ │ - eorseq r5, r3, r8, lsr r8 │ │ │ │ - eorseq r5, r3, r0, asr r8 │ │ │ │ + svclt 0x0000fafd │ │ │ │ + eorseq r5, r3, r8, ror r7 │ │ │ │ + mlaseq r3, r0, r7, r5 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ subeq pc, r0, #16 │ │ │ │ ldmdacc r0, {r4, r8, ip, lr, pc} │ │ │ │ ldmdale r5, {r0, r3, fp, sp} │ │ │ │ - msrcc CPSR_, #1342177284 @ 0x50000004 │ │ │ │ + msrcs SPSR_, #1342177284 @ 0x50000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ strbeq pc, [r4, #-2259] @ 0xfffff72d @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, r1, r0 │ │ │ │ @@ -64590,31 +64590,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c4610 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ blmi 0x10f8f0 │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ @ instruction: 0xf1eb4257 │ │ │ │ - svclt 0x0000f9ff │ │ │ │ - eorseq r5, r3, ip, lsl #17 │ │ │ │ + svclt 0x0000f99f │ │ │ │ + eorseq r5, r3, ip, asr #15 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svcvc 0x0000f412 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02809 │ │ │ │ stmdbcc r0, {r3, r4, r6, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - svclt 0x00def052 │ │ │ │ + svclt 0x007ef052 │ │ │ │ tstcs r0, r6, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -64645,30 +64645,30 @@ │ │ │ │ @ instruction: 0x315af893 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strlt lr, [r0, #-2020] @ 0xfffff81c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrvc R8_fiq, ip │ │ │ │ + msrvs (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6424b02 │ │ │ │ mulls r0, r1, r2 │ │ │ │ - @ instruction: 0xf990f1eb │ │ │ │ - eorseq r5, r3, r0, lsr #17 │ │ │ │ + @ instruction: 0xf930f1eb │ │ │ │ + eorseq r5, r3, r0, ror #15 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c16899 │ │ │ │ ldmiblt r9, {r6, r8, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b993 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x4501c0 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2101 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ bl 0xcfe1c │ │ │ │ svclt 0x00980283 │ │ │ │ ldrsbtne pc, [r4], r2 @ │ │ │ │ svclt 0x0076f7ff │ │ │ │ ldrdne pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, r1, asr #7 │ │ │ │ svclt 0x0070f7ff │ │ │ │ @@ -64682,15 +64682,15 @@ │ │ │ │ svclt 0x0000bf61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ldmib r4, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07d32054 │ │ │ │ @ instruction: 0xf8d4d51d │ │ │ │ eorsvs r3, fp, r0, asr #2 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ movne pc, #13828096 @ 0xd30000 │ │ │ │ streq r2, [r9, -r0, lsl #6] │ │ │ │ ldreq sp, [r7, ip, ror #2] │ │ │ │ @@ -64780,15 +64780,15 @@ │ │ │ │ @ instruction: 0xf4134620 │ │ │ │ @ instruction: 0xf8d64f70 │ │ │ │ svclt 0x0008338c │ │ │ │ streq pc, [r7, #-37] @ 0xffffffdb │ │ │ │ svcmi 0x0060f413 │ │ │ │ @ instruction: 0xf425bf08 │ │ │ │ strtmi r5, [r9], -r0, lsl #10 │ │ │ │ - @ instruction: 0xff0ef081 │ │ │ │ + cdp2 0, 10, cr15, cr14, cr1, {4} │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ vmov.i32 d29, #14614528 @ 0x00df0000 │ │ │ │ vsubl.u8 q10, d5, d2 │ │ │ │ @ instruction: 0xf8c45301 │ │ │ │ @ instruction: 0xf8c42ef0 │ │ │ │ @@ -64825,15 +64825,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba69d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ mrcpl 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ - cdp2 0, 3, cr15, cr4, cr1, {4} │ │ │ │ + ldc2l 0, cr15, [r4, #516] @ 0x204 │ │ │ │ mcrcs 8, 7, pc, cr4, cr4, {6} @ │ │ │ │ mcrcc 8, 7, pc, cr0, cr4, {6} @ │ │ │ │ mcrne 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ movwmi r2, #48876 @ 0xbeec │ │ │ │ blcc 0x60448 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @@ -64854,15 +64854,15 @@ │ │ │ │ mrcvs 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr0, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr4, cr0, {6} │ │ │ │ movwpl lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf081401d │ │ │ │ - @ instruction: 0xf8d4fdfb │ │ │ │ + @ instruction: 0xf8d4fd9b │ │ │ │ @ instruction: 0xf8d42ee4 │ │ │ │ tstmi r3, #224, 28 @ 0xe00 │ │ │ │ mcrcs 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ tstmi r3, #236, 28 @ 0xec0 │ │ │ │ @ instruction: 0xf6cf229f │ │ │ │ blcc 0x50074 │ │ │ │ @@ -64891,15 +64891,15 @@ │ │ │ │ @ instruction: 0xf8c03ee8 │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ andmi r2, fp, r0, lsl #8 │ │ │ │ cdpmi 8, 15, cr15, cr12, cr0, {6} │ │ │ │ cdpcc 8, 15, cr15, cr8, cr0, {6} │ │ │ │ blmi 0x18da5c │ │ │ │ - cdplt 0, 1, cr15, cr12, cr1, {4} │ │ │ │ + ldclt 0, cr15, [ip, #516]! @ 0x204 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e6ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf44f0ff0 │ │ │ │ vmov.i32 d20, #3840 @ 0x00000f00 │ │ │ │ @@ -64923,70 +64923,70 @@ │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ pop {r2, r3, r4, r5, r6, r7, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf0814038 │ │ │ │ - svclt 0x0000bddd │ │ │ │ + svclt 0x0000bd7d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6452000 │ │ │ │ - vrsra.s64 d16, d16, #64 │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ vcge.s8 d16, d14, d19 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ andscs r0, r2, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1ea9000 │ │ │ │ - svclt 0x0000ff57 │ │ │ │ + svclt 0x0000fef7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ blmi 0xcfe68 │ │ │ │ andls r2, r0, r7, lsl r2 │ │ │ │ - @ instruction: 0xff44f1ea │ │ │ │ - eorseq r5, r3, r8, asr #17 │ │ │ │ + cdp2 1, 14, cr15, cr4, cr10, {7} │ │ │ │ + eorseq r5, r3, r8, lsl #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - rsceq pc, r0, r5, asr #12 │ │ │ │ + eoreq pc, r0, r5, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrbvc pc, [r8, #1284]! @ 0x504 @ │ │ │ │ - @ instruction: 0xf886f0be │ │ │ │ + @ instruction: 0xf826f0be │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ stc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - eorseq r5, r3, r4, lsl r9 │ │ │ │ + eorseq r5, r3, r4, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf645b091 │ │ │ │ - vmls.i d16, d16, d0[4] │ │ │ │ + vaddhn.i16 d16, q0, q8 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa3d │ │ │ │ + @ instruction: 0xf500f9dd │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ vrhadd.s8 d23, d14, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ @ instruction: 0xf5009204 │ │ │ │ @ instruction: 0xf5005259 │ │ │ │ andscc r5, r0, #1476395009 @ 0x58000001 │ │ │ │ @@ -65100,20 +65100,20 @@ │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f937 │ │ │ │ + @ instruction: 0xf500f8d7 │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x4fd88 │ │ │ │ @ instruction: 0xf8527b0e │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8421388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005258 │ │ │ │ cmncs r0, #64 @ 0x40 │ │ │ │ @@ -65123,29 +65123,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f8fd │ │ │ │ + @ instruction: 0xf500f89d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vsubw.s8 q11, q0, d20 │ │ │ │ + vqdmlal.s , d0, d0[5] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25058 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x500a4 │ │ │ │ @ instruction: 0xf8517b0c │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8411388 │ │ │ │ cmncs r0, #8, 24 @ 0x800 │ │ │ │ @@ -65155,26 +65155,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #28, 20 @ 0x1c000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f8bd │ │ │ │ + @ instruction: 0xf500f85d │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x4fe7c │ │ │ │ @ instruction: 0xf8527b11 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8424388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005358 │ │ │ │ rsbscs r5, r0, #64 @ 0x40 │ │ │ │ @@ -65189,29 +65189,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f879 │ │ │ │ + @ instruction: 0xf500f819 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x501ac │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65227,29 +65227,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ - @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f82d │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ + @ instruction: 0xf0bd022d │ │ │ │ + @ instruction: 0xf500ffcd │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50244 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65265,29 +65265,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba70d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ffe1 │ │ │ │ + @ instruction: 0xf500ff81 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x502dc │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65303,29 +65303,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ff95 │ │ │ │ + @ instruction: 0xf500ff35 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50374 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65341,29 +65341,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ff49 │ │ │ │ + @ instruction: 0xf500fee9 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5040c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65379,29 +65379,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fefd │ │ │ │ + @ instruction: 0xf500fe9d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x504a4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65417,29 +65417,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500feb1 │ │ │ │ + @ instruction: 0xf500fe51 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5053c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65455,29 +65455,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba73c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fe65 │ │ │ │ + @ instruction: 0xf500fe05 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x505d4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65493,29 +65493,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fe19 │ │ │ │ + @ instruction: 0xf500fdb9 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5066c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65531,29 +65531,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r8, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba74f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fdcd │ │ │ │ + @ instruction: 0xf500fd6d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50704 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65569,29 +65569,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fd81 │ │ │ │ + @ instruction: 0xf500fd21 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5079c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65607,29 +65607,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fd35 │ │ │ │ + @ instruction: 0xf500fcd5 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vqdmlal.s q11, d0, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50834 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431384 │ │ │ │ @ instruction: 0xf8410380 │ │ │ │ @@ -65645,31 +65645,31 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba76c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #68, 20 @ 0x44000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r2, r0, #0, 10 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strne pc, [r3], -r0, asr #4 │ │ │ │ ldrne pc, [r0], -r0, asr #5 │ │ │ │ - stc2l 0, cr15, [r4], #756 @ 0x2f4 │ │ │ │ + stc2 0, cr15, [r4], {189} @ 0xbd │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - subsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + addspl pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbpl pc, [r8], #-1280 @ 0xfffffb00 @ │ │ │ │ blvc 0xd0bb80 │ │ │ │ ldrbtcs pc, [r4], #2243 @ 0x8c3 @ │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ addvc pc, r9, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ @@ -65719,31 +65719,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstmi pc, r2, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x1d192992 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x127c800 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf04f022d │ │ │ │ @ instruction: 0xf0bd0833 │ │ │ │ - @ instruction: 0xf500fc51 │ │ │ │ + @ instruction: 0xf500fbf1 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vmlal.s q11, d0, d0[4] │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ vhsub.s8 d16, d3, d29 │ │ │ │ @ instruction: 0xf8c35c50 │ │ │ │ andscs r2, r0, #244, 8 @ 0xf4000000 │ │ │ │ sbcseq pc, r2, #200, 4 @ 0x8000000c │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stcmi 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldmdbne r1, {r6, r9, ip, sp, lr, pc} │ │ │ │ @@ -65797,31 +65797,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstmi pc, r7, ror #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127c934 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0bd1811 │ │ │ │ - @ instruction: 0xf500fbb5 │ │ │ │ + @ instruction: 0xf500fb55 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -65875,31 +65875,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r3, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127ca6c │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0bd1811 │ │ │ │ - @ instruction: 0xf500fb19 │ │ │ │ + @ instruction: 0xf500fab9 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -65953,29 +65953,29 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r2, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fa81 │ │ │ │ + @ instruction: 0xf500fa21 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldrshtcs r3, [r8], #-68 @ 0xffffffbc │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ blvc 0x70c050 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ movtne pc, #9283 @ 0x2443 @ │ │ │ │ @@ -66003,29 +66003,29 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf645b085 │ │ │ │ - vmls.i d16, d16, d0[4] │ │ │ │ + vaddhn.i16 d16, q0, q8 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fa17 │ │ │ │ + @ instruction: 0xf500f9b7 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf5005e55 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ ldc 1, cr7, [pc, #144] @ 0x50b28 │ │ │ │ @ instruction: 0xf8537b35 │ │ │ │ @ instruction: 0xf2402c08 │ │ │ │ @ instruction: 0xf04f1b31 │ │ │ │ @@ -66086,50 +66086,50 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d12, d5 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf982f0bd │ │ │ │ + @ instruction: 0xf922f0bd │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff4cf7ff │ │ │ │ subspl pc, r5, r4, lsl #10 │ │ │ │ ldmib r3, {r0, r1, r2, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ andlt r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf645b08b │ │ │ │ - vmls.i d16, d16, d0[4] │ │ │ │ + vaddhn.i16 d16, q0, q8 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500f94b │ │ │ │ + @ instruction: 0xf500f8eb │ │ │ │ @ instruction: 0xf5005c40 │ │ │ │ vmin.s8 , q7, │ │ │ │ - vsubl.s8 q11, d16, d4 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc5358 │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ @ instruction: 0xf504524f │ │ │ │ ldrtcc r7, [r0], -ip, ror #2 │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf5009603 │ │ │ │ @@ -66224,25 +66224,25 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, ip, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r4, cr3 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0bd0400 │ │ │ │ - @ instruction: 0xf500f869 │ │ │ │ + @ instruction: 0xf500f809 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vrsra.s64 d22, d4, #64 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ strmi r0, [r4], -sp, lsr #6 │ │ │ │ blvc 0xccc474 │ │ │ │ ldrbtcc pc, [r4], #2242 @ 0x8c2 @ │ │ │ │ subspl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf85126fc │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431342 │ │ │ │ @@ -66265,18 +66265,18 @@ │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrne pc, [r4, #-2242]! @ 0xfffff73e │ │ │ │ ldrbcc pc, [r0, #-2242]! @ 0xfffff73e @ │ │ │ │ @ instruction: 0xf8c22100 │ │ │ │ @ instruction: 0xf10d56e0 │ │ │ │ subscs r0, sl, #14 │ │ │ │ - bl 0xfe78d77c │ │ │ │ + bl 0xf8d77c │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ vmla.i8 d26, d14, d2 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 d20, d12, #64 │ │ │ │ @ instruction: 0xf88d032d │ │ │ │ vqadd.s8 d21, d0, d1 │ │ │ │ movwls r6, #9231 @ 0x240f │ │ │ │ tstpmi ip, #64, 4 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #58887 @ 0xe607 │ │ │ │ andmi pc, ip, sp, lsr #17 │ │ │ │ ldc2 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ @@ -66285,35 +66285,35 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, ip, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 , , q8 │ │ │ │ - svclt 0x0000fdab │ │ │ │ + svclt 0x0000fd4b │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf645b08d │ │ │ │ - vmls.i d16, d16, d0[4] │ │ │ │ + vaddhn.i16 d16, q0, q8 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bc022d │ │ │ │ - @ instruction: 0xf504ffd5 │ │ │ │ + @ instruction: 0xf504ff75 │ │ │ │ @ instruction: 0xf50061e2 │ │ │ │ @ instruction: 0xf500544f │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ strcc r9, [r0, #-514]! @ 0xfffffdfe │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbpl pc, [r9], -r0, lsl #10 @ │ │ │ │ @@ -66423,24 +66423,24 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1d3d314 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ vqdmull.s , d4, d3[0] │ │ │ │ andls r1, r0, #3072 @ 0xc00 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mrc2 0, 6, pc, cr10, cr12, {5} │ │ │ │ + mrc2 0, 3, pc, cr10, cr12, {5} │ │ │ │ mcrrpl 5, 0, pc, r0, cr0 @ │ │ │ │ strbpl pc, [pc], #-1280 @ 0x51108 @ │ │ │ │ - adcvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + rscpl pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmpppl r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldrbtcs pc, [r4], #2252 @ 0x8cc @ │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ andls r3, r5, #32, 4 │ │ │ │ subspl pc, r9, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -66537,33 +66537,33 @@ │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ andhi r8, r4, #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ and lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ - ldrhteq r6, [r3], -r0 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ + ldrshteq r6, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf645b091 │ │ │ │ - vmls.i d16, d16, d0[4] │ │ │ │ + vaddhn.i16 d16, q0, q8 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf0bc022d │ │ │ │ - @ instruction: 0xf500fde5 │ │ │ │ + @ instruction: 0xf500fd85 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ vrhadd.s8 d23, d14, d12 │ │ │ │ - vrshr.s64 d22, d16, #64 │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ eorcc r5, r0, #1342177285 @ 0x50000005 │ │ │ │ ldrbpl pc, [r5], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf5009206 │ │ │ │ @ instruction: 0x36305258 │ │ │ │ @@ -66750,24 +66750,24 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1ffd830 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d1, d29 │ │ │ │ vorr.i16 d17, #4352 @ 0x1100 │ │ │ │ andls r2, r0, #17408 @ 0x4400 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mcrr2 0, 11, pc, ip, cr12 @ │ │ │ │ + blx 0xffb8d90e │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - sbcvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + andvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ blvc 0x194ccac │ │ │ │ ldrbtcs pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ subspl pc, r8, #0, 10 │ │ │ │ andls r3, r3, #16, 4 │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -66874,15 +66874,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andsvc lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, r2, lsl r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsvc lr, pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r4, lsl #22 │ │ │ │ + eorseq r5, r3, r4, asr #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba8a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ @@ -66891,15 +66891,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 6, pc, cr10, cr1, {6} │ │ │ │ + mrc2 0, 3, pc, cr10, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, asr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -66913,15 +66913,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 5, pc, cr14, cr1, {6} @ │ │ │ │ + mcr2 0, 2, pc, cr14, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -66935,15 +66935,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 4, pc, cr2, cr1, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr2, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, fp, r6, r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -66957,15 +66957,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 2, pc, cr6, cr1, {6} │ │ │ │ + ldc2l 0, cr15, [r6, #836]! @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -66979,15 +66979,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 1, pc, cr10, cr1, {6} @ │ │ │ │ + stc2l 0, cr15, [sl, #836] @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67001,15 +67001,15 @@ │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [lr, #836]! @ 0x344 │ │ │ │ + ldc2 0, cr15, [lr, #836] @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67023,15 +67023,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 q11, q8, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r2, #836] @ 0x344 │ │ │ │ + ldc2l 0, cr15, [r2, #-836]! @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67045,15 +67045,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r6, #836]! @ 0x344 │ │ │ │ + stc2l 0, cr15, [r6, #-836] @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [fp], lr @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67067,15 +67067,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [sl, #-836]! @ 0xfffffcbc │ │ │ │ + ldc2 0, cr15, [sl, #-836] @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsl #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67089,15 +67089,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 q9, q2, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [lr, #-836] @ 0xfffffcbc │ │ │ │ + stc2l 0, cr15, [lr], #836 @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67111,15 +67111,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r2, #-836]! @ 0xfffffcbc │ │ │ │ + stc2l 0, cr15, [r2], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67133,15 +67133,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r6], #836 @ 0x344 │ │ │ │ + ldc2 0, cr15, [r6], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67155,15 +67155,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [sl], {209} @ 0xd1 │ │ │ │ + stc2l 0, cr15, [sl], #-836 @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67177,15 +67177,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [lr], {209} @ 0xd1 │ │ │ │ + ldc2 0, cr15, [lr], #-836 @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67199,15 +67199,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r2], #-836 @ 0xfffffcbc │ │ │ │ + ldc2 0, cr15, [r2], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, ror r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67221,15 +67221,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcrr2 0, 13, pc, r6, cr1 @ │ │ │ │ + blx 0xffa0e0aa │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67243,15 +67243,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [sl], {209} @ 0xd1 │ │ │ │ + blx 0xfef0e102 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, asr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67265,15 +67265,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffc0e15a │ │ │ │ + blx 0xfe40e15a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67287,15 +67287,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff10e1b2 │ │ │ │ + blx 0x190e1b2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsl r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67309,15 +67309,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d23, d28, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe60e20a │ │ │ │ + blx 0xe0e20a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strheq lr, [fp], lr @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67331,15 +67331,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1b0e262 │ │ │ │ + blx 0x30e262 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, rrx │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67353,15 +67353,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x100e2ba │ │ │ │ + blx 0xff80e2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67375,15 +67375,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x50e312 │ │ │ │ + blx 0xfed0e310 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bdfb6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67397,15 +67397,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffa0e368 │ │ │ │ + blx 0xfe20e368 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67419,15 +67419,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfef0e3c0 │ │ │ │ + blx 0x170e3c0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsl #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67441,15 +67441,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe40e418 │ │ │ │ + blx 0xc0e418 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67463,15 +67463,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x190e470 │ │ │ │ + blx 0x10e470 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67485,15 +67485,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xe0e4c8 │ │ │ │ + @ instruction: 0xf9d6f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67507,15 +67507,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x30e520 │ │ │ │ + @ instruction: 0xf9aaf0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67529,15 +67529,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9def0d1 │ │ │ │ + @ instruction: 0xf97ef0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67551,15 +67551,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9b2f0d1 │ │ │ │ + @ instruction: 0xf952f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67573,15 +67573,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf986f0d1 │ │ │ │ + @ instruction: 0xf926f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, lr, ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67595,15 +67595,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf95af0d1 │ │ │ │ + @ instruction: 0xf8faf0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67617,15 +67617,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf92ef0d1 │ │ │ │ + @ instruction: 0xf8cef0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67639,15 +67639,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf902f0d1 │ │ │ │ + @ instruction: 0xf8a2f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r6, fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67661,15 +67661,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8d6f0d1 │ │ │ │ + @ instruction: 0xf876f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67683,15 +67683,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8aaf0d1 │ │ │ │ + @ instruction: 0xf84af0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67705,15 +67705,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf87ef0d1 │ │ │ │ + @ instruction: 0xf81ef0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67727,15 +67727,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf852f0d1 │ │ │ │ + @ instruction: 0xfff2f0d0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67749,15 +67749,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf826f0d1 │ │ │ │ + @ instruction: 0xffc6f0d0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67770,15 +67770,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c05c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff9ef0d0 │ │ │ │ + @ instruction: 0xff3ef0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67791,15 +67791,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff74f0d0 │ │ │ │ + @ instruction: 0xff14f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67812,15 +67812,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q11, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff4af0d0 │ │ │ │ + mcr2 0, 7, pc, cr10, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67833,15 +67833,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff20f0d0 │ │ │ │ + mcr2 0, 6, pc, cr0, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67854,15 +67854,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 7, pc, cr6, cr0, {6} │ │ │ │ + mrc2 0, 4, pc, cr6, cr0, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67875,15 +67875,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q10, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 6, pc, cr12, cr0, {6} @ │ │ │ │ + mcr2 0, 3, pc, cr12, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67896,15 +67896,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c04c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 5, pc, cr2, cr0, {6} @ │ │ │ │ + mcr2 0, 2, pc, cr2, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67917,15 +67917,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 3, pc, cr8, cr0, {6} │ │ │ │ + mrc2 0, 0, pc, cr8, cr0, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67938,15 +67938,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 2, pc, cr14, cr0, {6} @ │ │ │ │ + stc2l 0, cr15, [lr, #832]! @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67959,15 +67959,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c01cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 1, pc, cr4, cr0, {6} @ │ │ │ │ + stc2l 0, cr15, [r4, #832] @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r2, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67980,15 +67980,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q9, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl, #832]! @ 0x340 │ │ │ │ + ldc2 0, cr15, [sl, #832] @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68001,15 +68001,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0, #832] @ 0x340 │ │ │ │ + ldc2l 0, cr15, [r0, #-832]! @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68022,15 +68022,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6, #832]! @ 0x340 │ │ │ │ + stc2l 0, cr15, [r6, #-832] @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r6, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68043,15 +68043,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c05cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip, #-832]! @ 0xfffffcc0 │ │ │ │ + ldc2 0, cr15, [ip, #-832] @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68064,15 +68064,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2, #-832] @ 0xfffffcc0 │ │ │ │ + ldc2l 0, cr15, [r2], #832 @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68085,15 +68085,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ + stc2l 0, cr15, [r8], {208} @ 0xd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, sl, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68106,15 +68106,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr], #832 @ 0x340 │ │ │ │ + ldc2 0, cr15, [lr], {208} @ 0xd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68127,15 +68127,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4], {208} @ 0xd0 │ │ │ │ + ldc2l 0, cr15, [r4], #-832 @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68148,15 +68148,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], #832 @ 0x340 │ │ │ │ + mcrr2 0, 13, pc, sl, cr0 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, lr, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68169,15 +68169,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c00cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], {208} @ 0xd0 │ │ │ │ + stc2 0, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68190,15 +68190,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 13, pc, r6, cr0 @ │ │ │ │ + blx 0xffe0efca │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68211,15 +68211,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], #-832 @ 0xfffffcc0 │ │ │ │ + blx 0xff38f01e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68232,15 +68232,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2], {208} @ 0xd0 │ │ │ │ + blx 0xfe90f072 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68253,15 +68253,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c04cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff68f0c6 │ │ │ │ + blx 0x1e8f0c6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68274,15 +68274,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfec0f11a │ │ │ │ + blx 0x140f11a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68295,15 +68295,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c01cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe18f16e │ │ │ │ + blx 0x98f16e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68316,15 +68316,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x170f1c2 │ │ │ │ + blx 0xfff0f1c0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68337,15 +68337,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xc8f216 │ │ │ │ + blx 0xff48f214 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68358,15 +68358,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x20f26a │ │ │ │ + blx 0xfea0f268 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68379,15 +68379,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff78f2bc │ │ │ │ + blx 0x1f8f2bc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68400,15 +68400,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfed0f310 │ │ │ │ + blx 0x150f310 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68421,15 +68421,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c00cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe28f364 │ │ │ │ + blx 0xa8f364 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68442,15 +68442,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x180f3b8 │ │ │ │ + @ instruction: 0xf9fef0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68463,15 +68463,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xd8f40c │ │ │ │ + @ instruction: 0xf9d4f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bceb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68484,15 +68484,15 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x30f460 │ │ │ │ + @ instruction: 0xf9aaf0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68505,590 +68505,590 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e0f0d0 │ │ │ │ + @ instruction: 0xf980f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xffc8f4fc │ │ │ │ + blx 0xfe48f4fc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000bed5 │ │ │ │ + svclt 0x0000be75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff24f0d3 │ │ │ │ + mcr2 0, 6, pc, cr4, cr3, {6} @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000bbaf │ │ │ │ + svclt 0x0000bb4f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 0, cr15, [ip, #-900] @ 0xfffffc7c │ │ │ │ + ldc2l 0, cr15, [ip], #900 @ 0x384 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bd73 │ │ │ │ + svclt 0x0000bd13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa40c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20e894 │ │ │ │ blvc 0x8e858 │ │ │ │ - stc2l 0, cr15, [lr, #920]! @ 0x398 │ │ │ │ + stc2 0, cr15, [lr, #920] @ 0x398 │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000be5d │ │ │ │ + svclt 0x0000bdfd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 0, cr15, [r4], #900 @ 0x384 │ │ │ │ + stc2 0, cr15, [r4], {225} @ 0xe1 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bd2b │ │ │ │ + svclt 0x0000bccb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xa0f5d4 │ │ │ │ + @ instruction: 0xf9c6f0d6 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000be69 │ │ │ │ + svclt 0x0000be09 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - mrc2 0, 2, pc, cr10, cr3, {6} │ │ │ │ + ldc2l 0, cr15, [sl, #844]! @ 0x34c │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000bb43 │ │ │ │ + svclt 0x0000bae3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6], #-900 @ 0xfffffc7c │ │ │ │ + ldc2 0, cr15, [r6], {225} @ 0xe1 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bd07 │ │ │ │ + svclt 0x0000bca7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20e96c │ │ │ │ blvc 0x8e930 │ │ │ │ - ldc2l 0, cr15, [sl, #-920]! @ 0xfffffc68 │ │ │ │ + ldc2 0, cr15, [sl, #-920] @ 0xfffffc68 │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bdf1 │ │ │ │ + svclt 0x0000bd91 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2 0, cr15, [r6], #-900 @ 0xfffffc7c │ │ │ │ + blx 0xff20f6b2 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bcbf │ │ │ │ + svclt 0x0000bc5f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - @ instruction: 0xf9caf0cf │ │ │ │ + @ instruction: 0xf96af0cf │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - @ instruction: 0xff5cf0d7 │ │ │ │ + mrc2 0, 7, pc, cr12, cr7, {6} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - blx 0x30f6c8 │ │ │ │ + @ instruction: 0xf9aaf0d6 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d541f0 │ │ │ │ - svclt 0x0000bdef │ │ │ │ + svclt 0x0000bd8f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - @ instruction: 0xf9a8f0cf │ │ │ │ + @ instruction: 0xf948f0cf │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - @ instruction: 0xff3af0d7 │ │ │ │ + mrc2 0, 6, pc, cr10, cr7, {6} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf98af0d6 │ │ │ │ + @ instruction: 0xf92af0d6 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d541f0 │ │ │ │ - svclt 0x0000bdcd │ │ │ │ + svclt 0x0000bd6d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xf986f0cf │ │ │ │ + @ instruction: 0xf926f0cf │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -sp, ror #18 │ │ │ │ + strtmi pc, [r9], -sp, lsl #18 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - @ instruction: 0x4622f8b3 │ │ │ │ + @ instruction: 0x4622f853 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - @ instruction: 0x462afc51 │ │ │ │ + @ instruction: 0x462afbf1 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stcllt 0, cr15, [r8], #-888 @ 0xfffffc88 │ │ │ │ + stclt 0, cr15, [r8], {222} @ 0xde │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - @ instruction: 0x463af95d │ │ │ │ + @ instruction: 0x463af8fd │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mcrrlt 0, 13, pc, lr, cr14 @ │ │ │ │ + bllt 0xffc0f7c4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xf942f0cf │ │ │ │ + @ instruction: 0xf8e2f0cf │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r9, lsr #18 │ │ │ │ + strtmi pc, [r9], -r9, asr #17 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - strtmi pc, [r2], -pc, ror #16 │ │ │ │ + strtmi pc, [r2], -pc, lsl #16 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - strtmi pc, [sl], -r5, asr #23 │ │ │ │ + strtmi pc, [sl], -r5, ror #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stclt 0, cr15, [ip], {222} @ 0xde │ │ │ │ + bllt 0xfeb8f818 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - @ instruction: 0x463af919 │ │ │ │ + @ instruction: 0x463af8b9 │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xffd0f84c │ │ │ │ + bllt 0xfe50f84c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xf8fef0cf │ │ │ │ + @ instruction: 0xf89ef0cf │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r5, ror #17 │ │ │ │ + strtmi pc, [r9], -r5, lsl #17 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ - @ instruction: 0xf0d61301 │ │ │ │ - strtmi pc, [r2], -fp, lsr #16 │ │ │ │ + @ instruction: 0xf0d51301 │ │ │ │ + strtmi pc, [r2], -fp, asr #31 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - strtmi pc, [sl], -pc, asr #22 │ │ │ │ + strtmi pc, [sl], -pc, ror #21 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff88f8a0 │ │ │ │ + bllt 0xfe08f8a0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - @ instruction: 0xf8d4f0cf │ │ │ │ + @ instruction: 0xf874f0cf │ │ │ │ tstpeq r0, #1073741865 @ p-variant is OBSOLETE @ 0x40000029 │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - strbmi fp, [r1], -r1, asr #23 │ │ │ │ + strbmi fp, [r1], -r1, ror #22 │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ - blx 0x98f8f6 │ │ │ │ + blx 0xff18f8f4 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - svclt 0x0000bbb5 │ │ │ │ + svclt 0x0000bb55 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xf8a8f0cf │ │ │ │ + @ instruction: 0xf848f0cf │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -pc, lsl #17 │ │ │ │ + strtmi pc, [r9], -pc, lsr #16 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d53301 │ │ │ │ - @ instruction: 0x4622ffd5 │ │ │ │ + qsub16mi pc, r2, r5 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - @ instruction: 0x462afad9 │ │ │ │ + @ instruction: 0x462afa79 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1d0f94c │ │ │ │ + bllt 0x50f94c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - @ instruction: 0xf87ef0cf │ │ │ │ + @ instruction: 0xf81ef0cf │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - @ instruction: 0x4641bb53 │ │ │ │ + @ instruction: 0x4641baf3 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - blx 0xfec0f9a0 │ │ │ │ + blx 0x140f9a0 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - svclt 0x0000bb47 │ │ │ │ + svclt 0x0000bae7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - strtmi pc, [r1], -r5, lsl #18 │ │ │ │ + strtmi pc, [r1], -r5, lsr #17 │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - cdp2 0, 7, cr15, cr0, cr15, {6} │ │ │ │ + cdp2 0, 1, cr15, cr0, cr15, {6} │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - blx 0xff08fa0e │ │ │ │ + blx 0x188fa0e │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf9d6f0e6 │ │ │ │ + @ instruction: 0xf976f0e6 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e6a004 │ │ │ │ - @ instruction: 0x4633fbb9 │ │ │ │ + @ instruction: 0x4633fb59 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stclt 0, cr15, [r8], #-920 @ 0xfffffc68 │ │ │ │ + bllt 0xff28fa3c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x46084617 │ │ │ │ ldmib sp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf890a │ │ │ │ - ldrtmi pc, [sl], -r9, asr #17 @ │ │ │ │ + ldrtmi pc, [sl], -r9, ror #16 @ │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -fp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stclt 0, cr15, [r6], {230} @ 0xe6 │ │ │ │ + bllt 0xfea0fa80 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - strtmi pc, [r1], -r7, lsr #17 │ │ │ │ + strtmi pc, [r1], -r7, asr #16 │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - cdp2 0, 1, cr15, cr2, cr15, {6} │ │ │ │ + ldc2 0, cr15, [r2, #828]! @ 0x33c │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - blx 0x190faca │ │ │ │ + blx 0x10faca │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf978f0e6 │ │ │ │ + @ instruction: 0xf918f0e6 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e6a004 │ │ │ │ - @ instruction: 0x4633fb53 │ │ │ │ + @ instruction: 0x4633faf3 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff30faf8 │ │ │ │ + bllt 0x1b0faf8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf790a │ │ │ │ - movwcs pc, #34923 @ 0x886b @ │ │ │ │ + movwcs pc, #34827 @ 0x880b @ │ │ │ │ adcmi r4, r3, r6, lsl #12 │ │ │ │ strbmi r1, [r9, #-2009] @ 0xfffff827 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf8cd9700 │ │ │ │ @ instruction: 0xf7ff9004 │ │ │ │ ldrtmi pc, [r3], -r3, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe88fb4c │ │ │ │ + bllt 0x108fb4c │ │ │ │ strmi r3, [r1], -r1, lsl #30 │ │ │ │ mvnscc pc, #1073741842 @ 0x40000012 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ movwls r9, #5888 @ 0x1700 │ │ │ │ - blx 0x60fb62 │ │ │ │ + blx 0xfee0fb60 │ │ │ │ svclt 0x0000e7eb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf836f0cf │ │ │ │ + @ instruction: 0xffd6f0ce │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ff919 │ │ │ │ + @ instruction: 0xf04ff8b9 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfff0fba8 │ │ │ │ + blx 0xfe70fba8 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642faf3 │ │ │ │ + @ instruction: 0x4642fa93 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #27 @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsr #26 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653f8fb │ │ │ │ + @ instruction: 0x4653f89b │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fb59 │ │ │ │ + @ instruction: 0x4633faf9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x148fbec │ │ │ │ + blt 0xffc8fbec │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xfff2f0ce │ │ │ │ + @ instruction: 0xff92f0ce │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ff8d5 │ │ │ │ + @ instruction: 0xf04ff875 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfec0fc30 │ │ │ │ + blx 0x140fc30 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - strbmi pc, [r2], -r7, lsr #21 @ │ │ │ │ + strbmi pc, [r2], -r7, asr #20 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - ldrtmi pc, [r2], -r5, asr #26 @ │ │ │ │ + ldrtmi pc, [r2], -r5, ror #25 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653f8b7 │ │ │ │ + @ instruction: 0x4653f857 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fb15 │ │ │ │ + @ instruction: 0x4633fab5 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x38fc74 │ │ │ │ + blt 0xfeb8fc74 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r5], -r4, lsl #8 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ strmi r4, [lr], -ip, lsr #1 │ │ │ │ @ instruction: 0xf0ce4690 │ │ │ │ - @ instruction: 0xf1c4ffad │ │ │ │ + @ instruction: 0xf1c4ff4d │ │ │ │ strmi r0, [r7], -r0, asr #24 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eoreq pc, r0, r4, lsr #3 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924520 │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [r8, #-828] @ 0xfffffcc4 │ │ │ │ + stc2 0, cr15, [r8], #828 @ 0x33c │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ strmi r9, [r4], -r1, lsl #8 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - @ instruction: 0x4623fa5b │ │ │ │ + @ instruction: 0x4623f9fb │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - @ instruction: 0x463bf871 │ │ │ │ + @ instruction: 0x463bf811 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff38fcf4 │ │ │ │ + blt 0x1b8fcf4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaab64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0ce460d │ │ │ │ - shsub16mi pc, r2, r1 @ │ │ │ │ + shadd16mi pc, r2, r1 @ │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -sp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bab1 │ │ │ │ + svclt 0x0000ba51 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaab9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strbeq pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ - mcr2 0, 4, pc, cr10, cr5, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr10, cr5, {6} @ │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d79400 │ │ │ │ - andlt pc, r2, sp, lsr #20 │ │ │ │ + andlt pc, r2, sp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaabe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, asr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x50fd54 │ │ │ │ + @ instruction: 0xf9b2f0d7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaac14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strteq pc, [r0], #-452 @ 0xfffffe3c │ │ │ │ - blx 0xfe60fd78 │ │ │ │ + blx 0xe0fd78 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d49400 │ │ │ │ - andlt pc, r2, r3, lsl #19 │ │ │ │ + andlt pc, r2, r3, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaac58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, lsr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf968f0d4 │ │ │ │ + @ instruction: 0xf908f0d4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -69108,164 +69108,164 @@ │ │ │ │ bl 0x766af4 │ │ │ │ bl 0x10d6ad8 │ │ │ │ ldreq r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ tstmi ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ streq lr, [r4], #-2844 @ 0xfffff4e4 │ │ │ │ stmdbeq r3, {r1, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - cdp2 0, 0, cr15, cr6, cr14, {6} │ │ │ │ + stc2 0, cr15, [r6, #824]! @ 0x338 │ │ │ │ @ instruction: 0x46434632 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ - stc2l 0, cr15, [lr, #852]! @ 0x354 │ │ │ │ + stc2 0, cr15, [lr, #852] @ 0x354 │ │ │ │ strbmi r4, [fp], -r2, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 0, cr15, [r6, #-852]! @ 0xfffffcac │ │ │ │ + ldc2l 0, cr15, [r6], {213} @ 0xd5 │ │ │ │ strtmi r4, [r9], -r2, ror #7 │ │ │ │ b 0x1c253a0 │ │ │ │ @ instruction: 0xf0d50309 │ │ │ │ - ldrtmi pc, [r2], -pc, lsr #26 @ │ │ │ │ + ldrtmi pc, [r2], -pc, asr #25 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfef8fe68 │ │ │ │ + blt 0x178fe68 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x53c64 │ │ │ │ @ instruction: 0xf04f4699 │ │ │ │ ldrmi r3, [r6], -r1, lsl #6 │ │ │ │ stc2 10, cr15, [r2], {76} @ 0x4c @ │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @ instruction: 0xf70cfb03 │ │ │ │ andgt pc, r3, #172, 22 @ 0x2b000 │ │ │ │ strvc pc, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf0ce4414 │ │ │ │ - ldrtmi pc, [r2], -pc, asr #27 @ │ │ │ │ + ldrtmi pc, [r2], -pc, ror #26 @ │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d54641 │ │ │ │ - @ instruction: 0x463afdb7 │ │ │ │ + @ instruction: 0x463afd57 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnsmi pc, #65280 @ 0xff00 │ │ │ │ + mvnsmi pc, #40704 @ 0x9f00 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d543e3 │ │ │ │ - @ instruction: 0x4632fcf9 │ │ │ │ + @ instruction: 0x4632fc99 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfe20fed4 │ │ │ │ + blt 0xa0fed4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaad88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2 0, cr15, [sl, #824]! @ 0x338 │ │ │ │ + stc2l 0, cr15, [sl, #-824] @ 0xfffffcc8 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - @ instruction: 0x4621fa75 │ │ │ │ + @ instruction: 0x4621fa15 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629f87f │ │ │ │ + @ instruction: 0x4629f81f │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ff879 │ │ │ │ + @ instruction: 0xf04ff819 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d51201 │ │ │ │ - strtmi pc, [sl], -sp, asr #25 │ │ │ │ + strtmi pc, [sl], -sp, ror #24 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf88af0de │ │ │ │ + @ instruction: 0xf82af0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000b883 │ │ │ │ + svclt 0x0000b823 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaadec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2l 0, cr15, [r8, #-824]! @ 0xfffffcc8 │ │ │ │ + ldc2 0, cr15, [r8, #-824] @ 0xfffffcc8 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -r3, asr #20 │ │ │ │ + strtmi pc, [r1], -r3, ror #19 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf0e12300 │ │ │ │ - strtmi pc, [r9], -r5, lsl #16 │ │ │ │ + @ instruction: 0xf0e02300 │ │ │ │ + strtmi pc, [r9], -r5, lsr #31 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e02300 │ │ │ │ - @ instruction: 0xf04fffff │ │ │ │ + @ instruction: 0xf04fff9f │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d53201 │ │ │ │ - @ instruction: 0x462afc9b │ │ │ │ + @ instruction: 0x462afc3b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf840f0de │ │ │ │ + @ instruction: 0xffe0f0dd │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000b839 │ │ │ │ + @ instruction: 0xf0dd40f8 │ │ │ │ + svclt 0x0000bfd9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaae50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2l 0, cr15, [r6, #-824] @ 0xfffffcc8 │ │ │ │ + stc2l 0, cr15, [r6], #824 @ 0x338 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - @ instruction: 0x4621fa11 │ │ │ │ + @ instruction: 0x4621f9b1 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e02300 │ │ │ │ - strtmi pc, [r9], -r1, lsr #31 │ │ │ │ + strtmi pc, [r9], -r1, asr #30 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e02300 │ │ │ │ - @ instruction: 0xf04fff9b │ │ │ │ + @ instruction: 0xf04fff3b │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d51201 │ │ │ │ - strtmi pc, [sl], -r9, ror #24 │ │ │ │ + strtmi pc, [sl], -r9, lsl #24 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf826f0de │ │ │ │ + @ instruction: 0xffc6f0dd │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000b81f │ │ │ │ + @ instruction: 0xf0dd40f8 │ │ │ │ + svclt 0x0000bfbf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaaeb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2 0, cr15, [r4, #-824] @ 0xfffffcc8 │ │ │ │ + ldc2 0, cr15, [r4], #824 @ 0x338 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - @ instruction: 0x4621f9df │ │ │ │ + @ instruction: 0x4621f97f │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e02300 │ │ │ │ - strtmi pc, [r9], -pc, asr #30 │ │ │ │ + strtmi pc, [r9], -pc, ror #29 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e02300 │ │ │ │ - @ instruction: 0xf04fff49 │ │ │ │ + @ instruction: 0xf04ffee9 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d53201 │ │ │ │ - @ instruction: 0x462afc37 │ │ │ │ + @ instruction: 0x462afbd7 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffdcf0dd │ │ │ │ + @ instruction: 0xff7cf0dd │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dd40f8 │ │ │ │ - svclt 0x0000bfd5 │ │ │ │ + svclt 0x0000bf75 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce690a │ │ │ │ - @ instruction: 0xf04ffd93 │ │ │ │ + @ instruction: 0xf04ffd33 │ │ │ │ @ instruction: 0x46073cff │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ eoreq pc, r0, r6, lsr #3 │ │ │ │ @ instruction: 0xf1c62208 │ │ │ │ blx 0xb549c8 │ │ │ │ blx 0x390184 │ │ │ │ adcmi pc, r2, r0 │ │ │ │ @@ -69278,94 +69278,94 @@ │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ b 0x1365604 │ │ │ │ @ instruction: 0xf0cf0303 │ │ │ │ - @ instruction: 0x4642fadb │ │ │ │ + @ instruction: 0x4642fa7b │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi r6, [r6], -r0, lsl #18 │ │ │ │ - @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -pc, lsr #16 @ │ │ │ │ + @ instruction: 0xf0e54620 │ │ │ │ + ldrtmi pc, [r3], -pc, asr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - ldrtmi pc, [fp], -r5, asr #28 @ │ │ │ │ + ldrtmi pc, [fp], -r5, ror #27 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - cdplt 0, 6, cr15, cr6, cr5, {7} │ │ │ │ + cdplt 0, 0, cr15, cr6, cr5, {7} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - stc2l 0, cr15, [r2, #-824] @ 0xfffffcc8 │ │ │ │ + stc2l 0, cr15, [r2], #824 @ 0x338 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0xf04ffe4f │ │ │ │ + @ instruction: 0xf04ffdef │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf806f0e6 │ │ │ │ + @ instruction: 0xffa6f0e5 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e58900 │ │ │ │ - @ instruction: 0x4642ffff │ │ │ │ + @ instruction: 0x4642ff9f │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0x4632fa95 │ │ │ │ + @ instruction: 0x4632fa35 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - ldrbmi pc, [r3], -r7, lsl #28 @ │ │ │ │ + ldrbmi pc, [r3], -r7, lsr #27 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -r5, ror #16 @ │ │ │ │ + ldrtmi pc, [r3], -r5, lsl #16 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmdalt ip, {r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00fcf0e5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr], #824 @ 0x338 │ │ │ │ + ldc2 0, cr15, [lr], {206} @ 0xce │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0xf04ffe0b │ │ │ │ + @ instruction: 0xf04ffdab │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xffbaf0e5 │ │ │ │ + @ instruction: 0xff5af0e5 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e58900 │ │ │ │ - @ instruction: 0x4642ffb3 │ │ │ │ + @ instruction: 0x4642ff53 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0x4632fa51 │ │ │ │ + @ instruction: 0x4632f9f1 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - ldrbmi pc, [r3], -r3, asr #27 @ │ │ │ │ + ldrbmi pc, [r3], -r3, ror #26 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ - @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -r1, lsr #16 @ │ │ │ │ + @ instruction: 0xf0e54620 │ │ │ │ + ldrtmi pc, [r3], -r1, asr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmdalt r8, {r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00b8f0e5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldclvc 6, cr15, [pc], #316 @ 0x54014 │ │ │ │ blx 0x365734 │ │ │ │ ldrmi pc, [r8], r2, lsl #24 │ │ │ │ @@ -69380,166 +69380,166 @@ │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ b 0x1114f78 │ │ │ │ b 0x1424b80 │ │ │ │ bl 0x766f44 │ │ │ │ @ instruction: 0xf1430402 │ │ │ │ @ instruction: 0xf0ce0900 │ │ │ │ - ldrtmi pc, [r2], -r7, ror #23 @ │ │ │ │ + ldrtmi pc, [r2], -r7, lsl #23 @ │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ @ instruction: 0xf0d54639 │ │ │ │ - @ instruction: 0x4622fb5f │ │ │ │ + @ instruction: 0x4622faff │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnmi pc, #23552 @ 0x5c00 │ │ │ │ + mvnmi pc, #749568 @ 0xb7000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movweq lr, #39535 @ 0x9a6f │ │ │ │ - blx 0x49029a │ │ │ │ + blx 0xfec90298 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d543f8 │ │ │ │ - svclt 0x0000b89d │ │ │ │ + svclt 0x0000b83d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f24ff │ │ │ │ ldrmi r3, [r6], -r1, lsl #24 │ │ │ │ addsmi r4, r4, r8, lsl #13 │ │ │ │ @ instruction: 0x46054699 │ │ │ │ blx 0x380b0a │ │ │ │ blx 0xfe991b8e │ │ │ │ bl 0x226fb0 │ │ │ │ @ instruction: 0xf0ce040c │ │ │ │ - @ instruction: 0x4632fbb3 │ │ │ │ + @ instruction: 0x4632fb53 │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d54641 │ │ │ │ - ldrtmi pc, [sl], -fp, lsr #22 @ │ │ │ │ + ldrtmi pc, [sl], -fp, asr #21 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnsmi pc, #929792 @ 0xe3000 │ │ │ │ + mvnsmi pc, #536576 @ 0x83000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d543e3 │ │ │ │ - @ instruction: 0x4632fadd │ │ │ │ + @ instruction: 0x4632fa7d │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stmdalt sl!, {r0, r2, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt sl, {r0, r2, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce790a │ │ │ │ - @ instruction: 0xf04ffc3f │ │ │ │ + @ instruction: 0xf04ffbdf │ │ │ │ @ instruction: 0x460633ff │ │ │ │ mcrreq 1, 12, pc, r0, cr7 @ │ │ │ │ eoreq pc, r0, r7, lsr #3 │ │ │ │ eoreq pc, r0, #-1073741775 @ 0xc0000031 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924bfc │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf99af0cf │ │ │ │ + @ instruction: 0xf93af0cf │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ stmdbvc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - cdp2 0, 14, cr15, cr6, cr5, {7} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr5, {7} │ │ │ │ @ instruction: 0x4622463b │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r4, #-916] @ 0xfffffc6c │ │ │ │ + stc2 0, cr15, [r4], #916 @ 0x394 │ │ │ │ @ instruction: 0x46224633 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e543f0 │ │ │ │ - svclt 0x0000bd25 │ │ │ │ + svclt 0x0000bcc5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r2, [r4], -r4, lsl #12 │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r8], -r6, lsr #1 │ │ │ │ @ instruction: 0xf0ce460f │ │ │ │ - b 0x1453058 │ │ │ │ + b 0x1452ed8 │ │ │ │ strmi r7, [r5], -r6, ror #19 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #12 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - cdp2 0, 11, cr15, cr10, cr5, {7} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr5, {7} │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e56900 │ │ │ │ - strtmi pc, [sl], -r3, asr #29 │ │ │ │ + strtmi pc, [sl], -r3, ror #28 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf0e59004 │ │ │ │ - @ instruction: 0x462bfebb │ │ │ │ + @ instruction: 0x462bfe5b │ │ │ │ @ instruction: 0x4639463a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - svclt 0x002af0e5 │ │ │ │ + cdplt 0, 12, cr15, cr10, cr5, {7} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0ce460d │ │ │ │ - ldrtmi pc, [r2], -pc, asr #23 @ │ │ │ │ + ldrtmi pc, [r2], -pc, ror #22 @ │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4633ffb9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e54070 │ │ │ │ - svclt 0x0000bf0f │ │ │ │ + svclt 0x0000beaf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf8b0f0d5 │ │ │ │ + @ instruction: 0xf850f0d5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d44038 │ │ │ │ - svclt 0x0000bf2f │ │ │ │ + svclt 0x0000becf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9b8f0d3 │ │ │ │ + @ instruction: 0xf958f0d3 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d24038 │ │ │ │ - svclt 0x0000bc09 │ │ │ │ + svclt 0x0000bba9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d285c │ │ │ │ + blmi 0x3d26dc │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xf9b0f0cf │ │ │ │ + @ instruction: 0xf950f0cf │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq fp, fp, r8, lsl lr │ │ │ │ strdeq fp, [fp], r0 │ │ │ │ @@ -69552,22 +69552,22 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d27ec │ │ │ │ + blmi 0x3d266c │ │ │ │ cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xf978f0cf │ │ │ │ + @ instruction: 0xf918f0cf │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq fp, fp, r8, lsr #27 │ │ │ │ addeq fp, fp, r0, lsl #27 │ │ │ │ @@ -69579,15 +69579,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrspl pc, r4, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf950f0cf │ │ │ │ + @ instruction: 0xf8f0f0cf │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq fp, fp, r8, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69598,243 +69598,243 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf92af0cf │ │ │ │ + @ instruction: 0xf8caf0cf │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq fp, fp, ip, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e54611 │ │ │ │ - strtmi pc, [r3], -r9, asr #28 │ │ │ │ + strtmi pc, [r3], -r9, ror #27 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e54070 │ │ │ │ - svclt 0x0000be15 │ │ │ │ + svclt 0x0000bdb5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xffb6f0d4 │ │ │ │ + @ instruction: 0xff56f0d4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d44038 │ │ │ │ - svclt 0x0000be65 │ │ │ │ + svclt 0x0000be05 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf8bef0d3 │ │ │ │ + @ instruction: 0xf85ef0d3 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d24038 │ │ │ │ - svclt 0x0000bb6d │ │ │ │ + svclt 0x0000bb0d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e54611 │ │ │ │ - strtmi pc, [r3], -fp, lsl #28 │ │ │ │ + strtmi pc, [r3], -fp, lsr #27 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e54070 │ │ │ │ - svclt 0x0000bded │ │ │ │ + svclt 0x0000bd8d │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d5200d │ │ │ │ - svclt 0x0000bc51 │ │ │ │ + svclt 0x0000bbf1 │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d2200d │ │ │ │ - svclt 0x0000bfe1 │ │ │ │ + svclt 0x0000bf81 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebab570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ strbtmi r4, [r3], -sl, lsl #12 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf0e5200d │ │ │ │ - andlt pc, r2, r9, ror #26 │ │ │ │ + andlt pc, r2, r9, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - @ instruction: 0xf964f0ce │ │ │ │ + @ instruction: 0xf904f0ce │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - strmi pc, [r7], -r1, ror #18 │ │ │ │ - @ instruction: 0xf95ef0ce │ │ │ │ + strmi pc, [r7], -r1, lsl #18 │ │ │ │ + @ instruction: 0xf8fef0ce │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4606f95b │ │ │ │ + @ instruction: 0x4606f8fb │ │ │ │ @ instruction: 0xf0ce2000 │ │ │ │ - pkhbtmi pc, r3, r1, lsl #28 @ │ │ │ │ + @ instruction: 0x4683fdb1 │ │ │ │ @ instruction: 0xf0ce2020 │ │ │ │ - strbmi pc, [r1], -sp, lsl #28 @ │ │ │ │ + strbmi pc, [r1], -sp, lsr #27 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf806f0d4 │ │ │ │ + @ instruction: 0xffa6f0d3 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfe69073a │ │ │ │ + blx 0xe9073a │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d24648 │ │ │ │ - ldrtmi pc, [r2], -sp, lsr #26 @ │ │ │ │ + ldrtmi pc, [r2], -sp, asr #25 @ │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - stc2 0, cr15, [r6, #840] @ 0x348 │ │ │ │ + stc2 0, cr15, [r6, #-840]! @ 0xfffffcb8 │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8eb44 │ │ │ │ - mcr2 0, 4, pc, cr8, cr3, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr8, cr3, {6} @ │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 0, 4, pc, cr0, cr3, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr0, cr3, {6} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632f917 │ │ │ │ + @ instruction: 0x4632f8b7 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0xff3107a8 │ │ │ │ + blx 0x1b107a8 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - andcs pc, r2, r5, asr #21 │ │ │ │ + andcs pc, r2, r5, ror #20 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d34700 │ │ │ │ - andlt pc, r3, r5, asr lr @ │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -sp, ror #17 @ │ │ │ │ + ldrtmi pc, [r2], -sp, lsl #17 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0xfe8907fc │ │ │ │ + blx 0x10907fc │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - mulcs sl, fp, sl │ │ │ │ + andcs pc, sl, fp, lsr sl @ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d34700 │ │ │ │ - andlt pc, r3, fp, lsr #28 │ │ │ │ + andlt pc, r3, fp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - @ instruction: 0xf8f6f0ce │ │ │ │ + @ instruction: 0xf896f0ce │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - @ instruction: 0x4607f8f3 │ │ │ │ - @ instruction: 0xf8f0f0ce │ │ │ │ + @ instruction: 0x4607f893 │ │ │ │ + @ instruction: 0xf890f0ce │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - smlattcs r0, sp, r8, pc @ │ │ │ │ + smlabbcs r0, sp, r8, pc @ │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r8, #824] @ 0x338 │ │ │ │ + stc2 0, cr15, [r8, #-824]! @ 0xfffffcc8 │ │ │ │ strmi r2, [r3], r0, lsl #2 │ │ │ │ @ instruction: 0xf0ce2040 │ │ │ │ - strbmi pc, [r1], -r3, lsl #27 @ │ │ │ │ + strbmi pc, [r1], -r3, lsr #26 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - stc2l 0, cr15, [r0, #-852]! @ 0xfffffcac │ │ │ │ + stc2 0, cr15, [r0, #-852] @ 0xfffffcac │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffe6f0d4 │ │ │ │ + @ instruction: 0xff86f0d4 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44648 │ │ │ │ - @ instruction: 0x4632fe15 │ │ │ │ + @ instruction: 0x4632fdb5 │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - mrc2 0, 1, pc, cr6, cr4, {6} │ │ │ │ + ldc2l 0, cr15, [r6, #848] @ 0x350 │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8ec8c │ │ │ │ - @ instruction: 0xf8acf0d7 │ │ │ │ + @ instruction: 0xf84cf0d7 │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8a4f0d7 │ │ │ │ + @ instruction: 0xf844f0d7 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #17 @ │ │ │ │ + ldrtmi pc, [r2], -r7, asr #16 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [sl, #-848] @ 0xfffffcb0 │ │ │ │ + stc2 0, cr15, [sl], #848 @ 0x350 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d44620 │ │ │ │ - andcs pc, r2, r5, lsl #26 │ │ │ │ + andcs pc, r2, r5, lsr #25 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - andlt pc, r3, r9, ror r8 @ │ │ │ │ + andlt pc, r3, r9, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632f87d │ │ │ │ + @ instruction: 0x4632f81d │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r0], #848 @ 0x350 │ │ │ │ + stc2 0, cr15, [r0], {212} @ 0xd4 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d44620 │ │ │ │ - ldrdcs pc, [sl], -fp │ │ │ │ + andcs pc, sl, fp, ror ip @ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf0d74700 │ │ │ │ - andlt pc, r3, pc, asr #16 │ │ │ │ + @ instruction: 0xf0d64700 │ │ │ │ + andlt pc, r3, pc, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab834 │ │ │ │ @@ -69846,15 +69846,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r5, pc @ │ │ │ │ + andlt pc, r5, r5, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69867,15 +69867,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, ror #30 │ │ │ │ + andlt pc, r5, fp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69888,15 +69888,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, asr #30 │ │ │ │ + andlt pc, r5, r1, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69909,15 +69909,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, lsl pc @ │ │ │ │ + @ instruction: 0xb005feb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69930,15 +69930,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, ror #29 │ │ │ │ + andlt pc, r5, sp, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69951,15 +69951,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, asr #29 │ │ │ │ + andlt pc, r5, r3, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69972,15 +69972,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r9, lr │ │ │ │ + andlt pc, r5, r9, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69993,15 +69993,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, ror #28 │ │ │ │ + andlt pc, r5, pc, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70014,15 +70014,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, asr #28 │ │ │ │ + andlt pc, r5, r5, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70035,15 +70035,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsl lr @ │ │ │ │ + @ instruction: 0xb005fdbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70056,15 +70056,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + mullt r5, r1, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70077,15 +70077,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, asr #27 │ │ │ │ + andlt pc, r5, r7, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70098,15 +70098,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, sp, sp │ │ │ │ + andlt pc, r5, sp, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70119,15 +70119,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, ror sp @ │ │ │ │ + andlt pc, r5, r3, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70140,15 +70140,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, asr #26 │ │ │ │ + andlt pc, r5, r9, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70161,15 +70161,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsl sp @ │ │ │ │ + @ instruction: 0xb005fcbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70182,15 +70182,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + mullt r5, r5, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70203,15 +70203,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, asr #25 │ │ │ │ + andlt pc, r5, fp, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70224,15 +70224,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, lsr #25 │ │ │ │ + andlt pc, r5, r1, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70245,15 +70245,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, ror ip @ │ │ │ │ + andlt pc, r5, r7, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70266,15 +70266,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, asr #24 │ │ │ │ + andlt pc, r5, sp, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70287,15 +70287,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, lsr #24 │ │ │ │ + andlt pc, r5, r3, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70308,15 +70308,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + mullt r5, r9, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70329,15 +70329,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, asr #23 │ │ │ │ + andlt pc, r5, pc, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70350,15 +70350,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, lsr #23 │ │ │ │ + andlt pc, r5, r5, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70371,15 +70371,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, ror fp @ │ │ │ │ + andlt pc, r5, fp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70392,15 +70392,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, asr fp @ │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70413,15 +70413,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f249 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, lsr #22 │ │ │ │ + andlt pc, r5, r7, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70434,15 +70434,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + mullt r5, sp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70455,15 +70455,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70476,15 +70476,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, lsr #21 │ │ │ │ + andlt pc, r5, r9, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70497,15 +70497,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, ror sl @ │ │ │ │ + andlt pc, r5, pc, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70518,15 +70518,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, asr sl @ │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70539,15 +70539,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsr #20 │ │ │ │ + andlt pc, r5, fp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70560,15 +70560,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, lsl #20 │ │ │ │ + andlt pc, r5, r1, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70581,15 +70581,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, sl, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70602,15 +70602,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, lsr #19 │ │ │ │ + andlt pc, r5, sp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70623,15 +70623,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 108), r8 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, lsl #19 │ │ │ │ + andlt pc, r5, r3, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70644,15 +70644,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, asr r9 @ │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, lr, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70665,15 +70665,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsr #18 │ │ │ │ + andlt pc, r5, pc, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70686,15 +70686,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, lsl #18 │ │ │ │ + andlt pc, r5, r5, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70707,15 +70707,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70728,15 +70728,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005f8b1 │ │ │ │ + andlt pc, r5, r1, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70749,15 +70749,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, lsl #17 │ │ │ │ + andlt pc, r5, r7, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70769,16 +70769,16 @@ │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, asr r8 @ │ │ │ │ + @ instruction: 0xf0cd6808 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70790,16 +70790,16 @@ │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, lsr r8 @ │ │ │ │ + @ instruction: 0xf0cd6808 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70811,16 +70811,16 @@ │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, lsl #16 │ │ │ │ + @ instruction: 0xf0cd6808 │ │ │ │ + andlt pc, r5, r9, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70833,15 +70833,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70854,15 +70854,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - @ instruction: 0xb005ffb5 │ │ │ │ + andlt pc, r5, r5, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70875,15 +70875,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, fp, lsl #31 │ │ │ │ + andlt pc, r5, fp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70896,15 +70896,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, r1, ror #30 │ │ │ │ + andlt pc, r5, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70917,15 +70917,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, r7, lsr pc @ │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70938,15 +70938,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, sp, lsl #30 │ │ │ │ + andlt pc, r5, sp, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70959,15 +70959,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, r3, ror #29 │ │ │ │ + andlt pc, r5, r3, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008ba7b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70980,15 +70980,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - @ instruction: 0xb005feb9 │ │ │ │ + andlt pc, r5, r9, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71001,1176 +71001,1176 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, pc, lsl #29 │ │ │ │ + andlt pc, r5, pc, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - @ instruction: 0xffd6f0cc │ │ │ │ + @ instruction: 0xff76f0cc │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xffd2f0cc │ │ │ │ + @ instruction: 0xff72f0cc │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - @ instruction: 0xffcef0cc │ │ │ │ + @ instruction: 0xff6ef0cc │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xffcaf0cc │ │ │ │ + @ instruction: 0xff6af0cc │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1691c60 │ │ │ │ + @ instruction: 0xf9f8f0e4 │ │ │ │ ldrbmi fp, [r9], -r4, asr #23 │ │ │ │ @ instruction: 0xf0e34648 │ │ │ │ - uasxmi pc, r2, r1 @ │ │ │ │ + @ instruction: 0x4652fed1 │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4652fb75 │ │ │ │ + @ instruction: 0x4652fb15 │ │ │ │ ldrtmi r4, [r9], -r3, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -r5, lsl #23 │ │ │ │ + strtmi pc, [r1], -r5, lsr #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0x4621fd1f │ │ │ │ + @ instruction: 0x4621fcbf │ │ │ │ andcs r4, r8, #137363456 @ 0x8300000 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - ldc2 0, cr15, [r8, #-820] @ 0xfffffccc │ │ │ │ + ldc2 0, cr15, [r8], #820 @ 0x334 │ │ │ │ strmi r4, [r2], fp, asr #12 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ stmib sp, {ip, pc}^ │ │ │ │ andcs fp, fp, r1, lsl #12 │ │ │ │ - mcrr2 0, 14, pc, ip, cr4 @ │ │ │ │ + blx 0xffb91cb2 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, fp, r1, lsr #12 │ │ │ │ blge 0x90060 │ │ │ │ @ instruction: 0xf0e49702 │ │ │ │ - ldrtmi pc, [fp], -r3, asr #24 @ │ │ │ │ + ldrtmi pc, [fp], -r3, ror #23 @ │ │ │ │ @ instruction: 0x46294632 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmlt lr, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt lr!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #767 @ 0x2ff │ │ │ │ - ldc2l 0, cr15, [r6], #820 @ 0x334 │ │ │ │ + ldc2 0, cr15, [r6], {205} @ 0xcd │ │ │ │ @ instruction: 0x4603465a │ │ │ │ andls r4, r5, r9, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - blls 0x1d3afc │ │ │ │ + blls 0x1d397c │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [fp], -r1, ror #16 @ │ │ │ │ + strbmi pc, [fp], -r1, lsl #16 @ │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [r3], -sp, lsr #22 @ │ │ │ │ + strbmi pc, [r3], -sp, asr #21 @ │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4621fb3d │ │ │ │ + @ instruction: 0x4621fadd │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - andcs pc, r8, #55040 @ 0xd700 │ │ │ │ + andcs pc, r8, #30464 @ 0x7700 │ │ │ │ strtmi r4, [r1], -r3, lsl #13 │ │ │ │ strtmi r4, [r8], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0cd17d3 │ │ │ │ - strbmi pc, [fp], -pc, asr #25 @ │ │ │ │ + strbmi pc, [fp], -pc, ror #24 @ │ │ │ │ ldrtmi r4, [r2], -r2, lsl #13 │ │ │ │ andls r4, r0, r1, lsr #12 │ │ │ │ strlt lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf0e42003 │ │ │ │ - strbmi pc, [r3], -r3, lsl #24 @ │ │ │ │ + strbmi pc, [r3], -r3, lsr #23 @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ strls sl, [r2, -r0, lsl #22] │ │ │ │ - blx 0xfff11d56 │ │ │ │ + blx 0xfe711d56 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - cdp2 0, 5, cr15, cr0, cr12, {6} │ │ │ │ + ldc2l 0, cr15, [r0, #816]! @ 0x330 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - strmi pc, [r7], -sp, asr #28 │ │ │ │ - cdp2 0, 4, cr15, cr10, cr12, {6} │ │ │ │ + strmi pc, [r7], -sp, ror #27 │ │ │ │ + stc2l 0, cr15, [sl, #816]! @ 0x330 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strmi pc, [r6], -r7, asr #28 │ │ │ │ + strmi pc, [r6], -r7, ror #27 │ │ │ │ @ instruction: 0xf0cd2000 │ │ │ │ - @ instruction: 0x4680fafd │ │ │ │ + pkhbtmi pc, r0, sp, lsl #21 @ │ │ │ │ @ instruction: 0xf0cd201f │ │ │ │ - @ instruction: 0x4649faf9 │ │ │ │ + @ instruction: 0x4649fa99 │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - ldc2l 0, cr15, [r2], #840 @ 0x348 │ │ │ │ + ldc2 0, cr15, [r2], {210} @ 0xd2 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf884f0d1 │ │ │ │ + @ instruction: 0xf824f0d1 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - @ instruction: 0x464afa19 │ │ │ │ + @ instruction: 0x464af9b9 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2l 0, cr15, [lr, #840] @ 0x348 │ │ │ │ + ldc2l 0, cr15, [lr, #-840]! @ 0xfffffcb8 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - strbmi pc, [fp], -fp, asr #21 @ │ │ │ │ + strbmi pc, [fp], -fp, ror #20 @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d25800 │ │ │ │ - strbmi pc, [r3], -pc, ror #22 @ │ │ │ │ + strbmi pc, [r3], -pc, lsl #22 @ │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d29700 │ │ │ │ - andlt pc, r3, r7, ror #22 │ │ │ │ + andlt pc, r3, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - cdp2 0, 3, cr15, cr2, cr12, {6} │ │ │ │ + ldc2l 0, cr15, [r2, #816] @ 0x330 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - strmi pc, [r7], -pc, lsr #28 │ │ │ │ - cdp2 0, 2, cr15, cr12, cr12, {6} │ │ │ │ + strmi pc, [r7], -pc, asr #27 │ │ │ │ + stc2l 0, cr15, [ip, #816] @ 0x330 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - tstpcs r0, r9, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r0, r9, sp, pc @ │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - blx 0xff191dd8 │ │ │ │ + blx 0x1991dd8 │ │ │ │ strmi r2, [r0], r0, lsl #2 │ │ │ │ @ instruction: 0xf0cd203f │ │ │ │ - @ instruction: 0x4649fabf │ │ │ │ + @ instruction: 0x4649fa5f │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0xfe791e08 │ │ │ │ + blx 0xf91e08 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r2, #-844]! @ 0xfffffcb4 │ │ │ │ + stc2l 0, cr15, [r2], {211} @ 0xd3 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x464afb51 │ │ │ │ + @ instruction: 0x464afaf1 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffeaf0d5 │ │ │ │ + @ instruction: 0xff8af0d5 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d34638 │ │ │ │ - @ instruction: 0x464bfb93 │ │ │ │ + @ instruction: 0x464bfb33 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d55800 │ │ │ │ - strbmi pc, [r3], -r3, ror #27 @ │ │ │ │ + strbmi pc, [r3], -r3, lsl #27 @ │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d59700 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, fp, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr12, {6} │ │ │ │ + cdp2 0, 3, cr15, cr2, cr12, {6} │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - cdp2 0, 8, cr15, cr14, cr12, {6} │ │ │ │ + cdp2 0, 2, cr15, cr14, cr12, {6} │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - cdp2 0, 8, cr15, cr10, cr12, {6} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr12, {6} │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ - cdp2 0, 8, cr15, cr6, cr12, {6} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr12, {6} │ │ │ │ @ instruction: 0x4606465a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf914f0e4 │ │ │ │ + @ instruction: 0xf8b4f0e4 │ │ │ │ cmple r2, r0, lsl #24 │ │ │ │ @ instruction: 0x46404659 │ │ │ │ - stc2l 0, cr15, [ip, #908]! @ 0x38c │ │ │ │ + stc2 0, cr15, [ip, #908] @ 0x38c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - blx 0xffa11ea6 │ │ │ │ + blx 0xfe211ea6 │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4643fc9d │ │ │ │ + @ instruction: 0x4643fc3d │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [r3], -r3, lsr #20 @ │ │ │ │ + ldrtmi pc, [r3], -r3, asr #19 @ │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -r9, asr #20 │ │ │ │ + strtmi pc, [r1], -r9, ror #19 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - strbmi pc, [r3], -sp, asr #23 @ │ │ │ │ + strbmi pc, [r3], -sp, ror #22 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0701 │ │ │ │ andcs fp, r6, r0 │ │ │ │ - blx 0x91f4a │ │ │ │ + blx 0xfe891f48 │ │ │ │ strtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd9702 │ │ │ │ strls r9, [r0], -r4 │ │ │ │ - blx 0xffe11f5c │ │ │ │ + blx 0xfe611f5c │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r1, r0 │ │ │ │ rscscs r4, pc, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - ldrbmi pc, [sl], -r7, lsr #23 @ │ │ │ │ + ldrbmi pc, [sl], -r7, asr #22 @ │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r9, [r0], -r5 │ │ │ │ - @ instruction: 0xff18f0e3 │ │ │ │ + cdp2 0, 11, cr15, cr8, cr3, {7} │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xff12f0e3 │ │ │ │ + cdp2 0, 11, cr15, cr2, cr3, {7} │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ adcmi r4, r2, r8, lsr #12 │ │ │ │ ldrbne r3, [r3, r1, lsl #20] │ │ │ │ - blx 0xfe511f4e │ │ │ │ + blx 0xd11f4e │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [r3], -r9, asr #24 @ │ │ │ │ + strbmi pc, [r3], -r9, ror #23 @ │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [r3], -pc, asr #19 @ │ │ │ │ + ldrtmi pc, [r3], -pc, ror #18 @ │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4621f9f5 │ │ │ │ + @ instruction: 0x4621f995 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - @ instruction: 0x4643fb79 │ │ │ │ + @ instruction: 0x4643fb19 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ andlt lr, r0, sp, asr #19 │ │ │ │ strls r2, [r2, -r6] │ │ │ │ - blx 0xfec11fec │ │ │ │ + blx 0x1411fec │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #640 @ 0x280 │ │ │ │ - blx 0x1b11f9e │ │ │ │ + blx 0x311f9e │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r9, [r1, -r8] │ │ │ │ @ instruction: 0xf0e49600 │ │ │ │ - mullt r7, sp, sl │ │ │ │ + andlt pc, r7, sp, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebace9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - ldc2 0, cr15, [lr, #-816] @ 0xfffffcd0 │ │ │ │ + ldc2 0, cr15, [lr], #816 @ 0x330 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34604 │ │ │ │ - @ instruction: 0xf04ff951 │ │ │ │ + @ instruction: 0xf04ff8f1 │ │ │ │ @ instruction: 0xf04f31ff │ │ │ │ @ instruction: 0xf0cd30ff │ │ │ │ - @ instruction: 0x4633f9b3 │ │ │ │ + @ instruction: 0x4633f953 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0d5200a │ │ │ │ - strtmi pc, [sl], -pc, ror #25 │ │ │ │ + strtmi pc, [sl], -pc, lsl #25 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x41202c │ │ │ │ + @ instruction: 0xf9aef0d3 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmiblt lr, {r0, r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt lr!, {r0, r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [pc], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - ldrtmi pc, [sl], -pc, ror #25 @ │ │ │ │ + ldrtmi pc, [sl], -pc, lsl #25 @ │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xf952f0d3 │ │ │ │ + @ instruction: 0xf8f2f0d3 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xf986f0cd │ │ │ │ + @ instruction: 0xf926f0cd │ │ │ │ @ instruction: 0x4632463b │ │ │ │ andls r4, r0, r9, lsr #12 │ │ │ │ strls r2, [r1], #-10 │ │ │ │ - stc2l 0, cr15, [r2], {213} @ 0xd5 │ │ │ │ + stc2l 0, cr15, [r2], #-852 @ 0xfffffcac │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -r1, ror #19 │ │ │ │ + strtmi pc, [r2], -r1, lsl #19 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d341f0 │ │ │ │ - svclt 0x0000b9a1 │ │ │ │ + svclt 0x0000b941 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - @ instruction: 0x464bfd75 │ │ │ │ + @ instruction: 0x464bfd15 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8bcf0e4 │ │ │ │ + @ instruction: 0xf85cf0e4 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - ldc2 0, cr15, [sl], #-912 @ 0xfffffc70 │ │ │ │ + blx 0xff71211a │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 10, cr15, cr0, cr3, {7} │ │ │ │ + cdp2 0, 4, cr15, cr0, cr3, {7} │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 6, cr15, cr14, cr3, {7} │ │ │ │ + cdplt 0, 0, cr15, cr14, cr3, {7} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cc4680 │ │ │ │ - @ instruction: 0x4604fc95 │ │ │ │ - ldc2 0, cr15, [r2], {204} @ 0xcc │ │ │ │ + @ instruction: 0x4604fc35 │ │ │ │ + ldc2 0, cr15, [r2], #-816 @ 0xfffffcd0 │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - strbmi pc, [sl], -pc, lsl #25 @ │ │ │ │ + strbmi pc, [sl], -pc, lsr #24 @ │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strbmi pc, [sl], -r1, asr #17 @ │ │ │ │ + strbmi pc, [sl], -r1, ror #16 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf98cf0d3 │ │ │ │ + @ instruction: 0xf92cf0d3 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - ldrtmi pc, [r2], -r7, lsl #19 @ │ │ │ │ + ldrtmi pc, [r2], -r7, lsr #18 @ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x1214a │ │ │ │ + blx 0xfe81214a │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - stc2l 0, cr15, [r0], {211} @ 0xd3 │ │ │ │ + stc2l 0, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - blx 0xff592162 │ │ │ │ + blx 0x1d92162 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xf908f0cd │ │ │ │ + @ instruction: 0xf8a8f0cd │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - mcrr2 0, 13, pc, r4, cr5 @ │ │ │ │ + blx 0xff992182 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -r3, ror #18 │ │ │ │ + strtmi pc, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000b923 │ │ │ │ + svclt 0x0000b8c3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - @ instruction: 0x464bfcf7 │ │ │ │ + @ instruction: 0x464bfc97 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf83ef0e4 │ │ │ │ + @ instruction: 0xffdef0e3 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf87af0e4 │ │ │ │ + @ instruction: 0xf81af0e4 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 2, cr15, cr2, cr3, {7} │ │ │ │ + stc2l 0, cr15, [r2, #908] @ 0x38c │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldcllt 0, cr15, [r0, #908]! @ 0x38c │ │ │ │ + ldclt 0, cr15, [r0, #908] @ 0x38c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - strbmi pc, [fp], -fp, asr #25 @ │ │ │ │ + strbmi pc, [fp], -fp, ror #24 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf828f0e4 │ │ │ │ + @ instruction: 0xffc8f0e3 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x141226e │ │ │ │ + blx 0xffc1226c │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r6, #908]! @ 0x38c │ │ │ │ + ldc2 0, cr15, [r6, #908] @ 0x38c │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stcllt 0, cr15, [r4, #908] @ 0x38c │ │ │ │ + stcllt 0, cr15, [r4, #-908]! @ 0xfffffc74 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cc4680 │ │ │ │ - strmi pc, [r4], -fp, ror #23 │ │ │ │ - blx 0xffa9224e │ │ │ │ + strmi pc, [r4], -fp, lsl #23 │ │ │ │ + blx 0xfe29224e │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - strbmi pc, [sl], -r5, ror #23 @ │ │ │ │ + strbmi pc, [sl], -r5, lsl #23 @ │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf0d34620 │ │ │ │ - strbmi pc, [sl], -r7, asr #16 @ │ │ │ │ + @ instruction: 0xf0d24620 │ │ │ │ + strbmi pc, [sl], -r7, ror #31 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf8e2f0d3 │ │ │ │ + @ instruction: 0xf882f0d3 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x462af8dd │ │ │ │ + @ instruction: 0x462af87d │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf868f0d3 │ │ │ │ + @ instruction: 0xf808f0d3 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - ldc2 0, cr15, [r6], {211} @ 0xd3 │ │ │ │ + blx 0xfee122a6 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - blx 0xb122b6 │ │ │ │ + blx 0xff3122b4 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xf85ef0cd │ │ │ │ + @ instruction: 0xfffef0cc │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xfe7122d6 │ │ │ │ + blx 0xf122d6 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622f8b9 │ │ │ │ + @ instruction: 0x4622f859 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000b879 │ │ │ │ + svclt 0x0000b819 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfe7922e6 │ │ │ │ + blx 0xf922e6 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -pc, lsr #16 │ │ │ │ + @ instruction: 0xf0d24606 │ │ │ │ + strtmi pc, [r1], -pc, asr #31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fe71 │ │ │ │ + @ instruction: 0x4629fe11 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffe6b │ │ │ │ + @ instruction: 0xf04ffe0b │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - @ instruction: 0x462afabf │ │ │ │ + @ instruction: 0x462afa5f │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrc2 0, 3, pc, cr12, cr11, {6} │ │ │ │ + mrc2 0, 0, pc, cr12, cr11, {6} │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0db40f8 │ │ │ │ - svclt 0x0000be75 │ │ │ │ + svclt 0x0000be15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x1b1234a │ │ │ │ + blx 0x31234a │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24606 │ │ │ │ - qsub8mi pc, r1, sp @ │ │ │ │ + qadd8mi pc, r1, sp @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fdf7 │ │ │ │ + @ instruction: 0x4629fd97 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffdf1 │ │ │ │ + @ instruction: 0xf04ffd91 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - strtmi pc, [sl], -sp, lsl #21 │ │ │ │ + strtmi pc, [sl], -sp, lsr #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrc2 0, 1, pc, cr2, cr11, {6} │ │ │ │ + ldc2l 0, cr15, [r2, #876] @ 0x36c │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0db40f8 │ │ │ │ - svclt 0x0000be2b │ │ │ │ + svclt 0x0000bdcb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xe923ae │ │ │ │ + blx 0xff6923ac │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24606 │ │ │ │ - strtmi pc, [r1], -fp, asr #31 │ │ │ │ + strtmi pc, [r1], -fp, ror #30 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fd93 │ │ │ │ + @ instruction: 0x4629fd33 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffd8d │ │ │ │ + @ instruction: 0xf04ffd2d │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - @ instruction: 0x462afa5b │ │ │ │ + @ instruction: 0x462af9fb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrc2 0, 0, pc, cr8, cr11, {6} │ │ │ │ + ldc2 0, cr15, [r8, #876]! @ 0x36c │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0db40f8 │ │ │ │ - svclt 0x0000be11 │ │ │ │ + svclt 0x0000bdb1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x212412 │ │ │ │ + blx 0xfea12410 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24606 │ │ │ │ - qadd8mi pc, r1, r9 @ │ │ │ │ + qasxmi pc, r1, r9 @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -r1, asr #26 │ │ │ │ + strtmi pc, [r9], -r1, ror #25 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffd3b │ │ │ │ + @ instruction: 0xf04ffcdb │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - strtmi pc, [sl], -r9, lsr #20 │ │ │ │ + strtmi pc, [sl], -r9, asr #19 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [lr, #876] @ 0x36c │ │ │ │ + stc2l 0, cr15, [lr, #-876]! @ 0xfffffc94 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0db40f8 │ │ │ │ - svclt 0x0000bdc7 │ │ │ │ + svclt 0x0000bd67 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc460f │ │ │ │ - @ instruction: 0xf64ffad5 │ │ │ │ + @ instruction: 0xf64ffa75 │ │ │ │ @ instruction: 0x460471ff │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ - @ instruction: 0xff6ef0cc │ │ │ │ + @ instruction: 0xff0ef0cc │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d32210 │ │ │ │ - @ instruction: 0x4632fab5 │ │ │ │ + @ instruction: 0x4632fa55 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff5af0d2 │ │ │ │ + mrc2 0, 7, pc, cr10, cr2, {6} │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - qsaxmi pc, r2, r5 @ │ │ │ │ + @ instruction: 0x4622fef5 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mcrlt 0, 7, pc, cr14, cr2, {6} @ │ │ │ │ + mcrlt 0, 4, pc, cr14, cr2, {6} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc460f │ │ │ │ - @ instruction: 0xf04ffaab │ │ │ │ + @ instruction: 0xf04ffa4b │ │ │ │ @ instruction: 0x460411ff │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xff44f0cc │ │ │ │ + cdp2 0, 14, cr15, cr4, cr12, {6} │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d32208 │ │ │ │ - ldrtmi pc, [r2], -fp, lsl #21 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsr #20 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff30f0d2 │ │ │ │ + mrc2 0, 6, pc, cr0, cr2, {6} │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [r2], -fp, lsr #30 │ │ │ │ + strtmi pc, [r2], -fp, asr #29 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mcrlt 0, 6, pc, cr4, cr2, {6} @ │ │ │ │ + mcrlt 0, 3, pc, cr4, cr2, {6} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r1, lsl #21 │ │ │ │ + strtmi pc, [r9], -r1, lsr #20 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r7, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldcllt 0, cr15, [r4, #-876]! @ 0xfffffc94 │ │ │ │ + ldclt 0, cr15, [r4, #-876] @ 0xfffffc94 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - @ instruction: 0x464bfb1b │ │ │ │ + @ instruction: 0x464bfabb │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 7, cr15, cr8, cr3, {7} │ │ │ │ + cdp2 0, 1, cr15, cr8, cr3, {7} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 11, cr15, cr4, cr3, {7} │ │ │ │ + cdp2 0, 5, cr15, cr4, cr3, {7} │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcrr2 0, 14, pc, r6, cr3 @ │ │ │ │ + blx 0xffa125d6 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldclt 0, cr15, [r4], {227} @ 0xe3 │ │ │ │ + bllt 0xfed925e4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cc460d │ │ │ │ - @ instruction: 0x4643faf1 │ │ │ │ + @ instruction: 0x4643fa91 │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8eaf0e4 │ │ │ │ + @ instruction: 0xf88af0e4 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf944f0e4 │ │ │ │ + @ instruction: 0xf8e4f0e4 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdplt 0, 4, cr15, cr0, cr3, {7} │ │ │ │ + stcllt 0, cr15, [r0, #908]! @ 0x38c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cc460d │ │ │ │ - strbmi pc, [r3], -sp, asr #21 @ │ │ │ │ + strbmi pc, [r3], -sp, ror #20 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8f6f0e4 │ │ │ │ + @ instruction: 0xf896f0e4 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf890f0e4 │ │ │ │ + @ instruction: 0xf830f0e4 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdplt 0, 1, cr15, cr12, cr3, {7} │ │ │ │ + ldclt 0, cr15, [ip, #908]! @ 0x38c │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf9c2f0cc │ │ │ │ + @ instruction: 0xf962f0cc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - @ instruction: 0x4621fc1f │ │ │ │ + @ instruction: 0x4621fbbf │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - mcr2 0, 4, pc, cr0, cr0, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr0, cr0, {6} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - @ instruction: 0x4631fe7b │ │ │ │ + @ instruction: 0x4631fe1b │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - ldc2 0, cr15, [r4], #-832 @ 0xfffffcc0 │ │ │ │ + blx 0xff59266a │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -r3, lsl #22 @ │ │ │ │ + ldrtmi pc, [r2], -r3, lsr #21 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xfff92680 │ │ │ │ + blt 0xfe792680 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf996f0cc │ │ │ │ + @ instruction: 0xf936f0cc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - @ instruction: 0x4621fbf3 │ │ │ │ + @ instruction: 0x4621fb93 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - ldc2l 0, cr15, [r6, #832]! @ 0x340 │ │ │ │ + ldc2 0, cr15, [r6, #832] @ 0x340 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - @ instruction: 0x4631fdf1 │ │ │ │ + @ instruction: 0x4631fd91 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - stc2 0, cr15, [r8], {208} @ 0xd0 │ │ │ │ + blx 0xfea926c2 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632fad7 │ │ │ │ + @ instruction: 0x4632fa77 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff4926d8 │ │ │ │ + blt 0x1c926d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf96af0cc │ │ │ │ + @ instruction: 0xf90af0cc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -pc, lsr #20 │ │ │ │ + strtmi pc, [r1], -pc, asr #19 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - mcr2 0, 1, pc, cr8, cr0, {6} @ │ │ │ │ + stc2l 0, cr15, [r8, #832] @ 0x340 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - ldrtmi pc, [r1], -r3, lsr #28 @ │ │ │ │ + ldrtmi pc, [r1], -r3, asr #27 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xff79271a │ │ │ │ + blx 0x1f9271a │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #22 @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsr #21 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x112730 │ │ │ │ + blt 0xfe912730 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf93ef0cc │ │ │ │ + @ instruction: 0xf8def0cc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -r3, lsl #20 │ │ │ │ + strtmi pc, [r1], -r3, lsr #19 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - ldc2 0, cr15, [lr, #832] @ 0x340 │ │ │ │ + ldc2 0, cr15, [lr, #-832]! @ 0xfffffcc0 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - @ instruction: 0x4631fd99 │ │ │ │ + @ instruction: 0x4631fd39 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xfec92772 │ │ │ │ + blx 0x1492772 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632fadd │ │ │ │ + @ instruction: 0x4632fa7d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff612788 │ │ │ │ + blt 0x1e12788 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf946f0cc │ │ │ │ + @ instruction: 0xf8e6f0cc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r1], -r5, asr #17 │ │ │ │ + strtmi pc, [r1], -r5, ror #16 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fc1b │ │ │ │ + @ instruction: 0x4629fbbb │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffc15 │ │ │ │ + @ instruction: 0xf04ffbb5 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -r9, ror #16 │ │ │ │ + strtmi pc, [sl], -r9, lsl #16 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfee12814 │ │ │ │ + blx 0x1612814 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000baaf │ │ │ │ + svclt 0x0000ba4f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf914f0cc │ │ │ │ + @ instruction: 0xf8b4f0cc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621f893 │ │ │ │ + @ instruction: 0x4621f833 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -pc, ror #22 │ │ │ │ + strtmi pc, [r9], -pc, lsl #22 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffb69 │ │ │ │ + @ instruction: 0xf04ffb09 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ - @ instruction: 0xf0d31201 │ │ │ │ - @ instruction: 0x462af837 │ │ │ │ + @ instruction: 0xf0d21201 │ │ │ │ + @ instruction: 0x462affd7 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe192878 │ │ │ │ + blx 0x992878 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000ba7d │ │ │ │ + svclt 0x0000ba1d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf994f0cc │ │ │ │ + @ instruction: 0xf934f0cc │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0xf04ffaf5 │ │ │ │ + @ instruction: 0xf04ffa95 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mrrc2 0, 14, pc, r8, cr3 @ │ │ │ │ + blx 0xffe928e2 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e38900 │ │ │ │ - @ instruction: 0x4642fc51 │ │ │ │ + @ instruction: 0x4642fbf1 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - ldrtmi pc, [r2], -r7, ror #29 @ │ │ │ │ + ldrtmi pc, [r2], -r7, lsl #29 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x4653fa59 │ │ │ │ + @ instruction: 0x4653f9f9 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrtmi pc, [r3], -sp, asr #25 @ │ │ │ │ + ldrtmi pc, [r3], -sp, ror #24 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stcllt 0, cr15, [r4], {227} @ 0xe3 │ │ │ │ + stcllt 0, cr15, [r4], #-908 @ 0xfffffc74 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf950f0cc │ │ │ │ + @ instruction: 0xf8f0f0cc │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0xf04ffab1 │ │ │ │ + @ instruction: 0xf04ffa51 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [ip], {227} @ 0xe3 │ │ │ │ + blx 0xfeb9296a │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e38900 │ │ │ │ - strbmi pc, [r2], -r5, lsl #24 @ │ │ │ │ + strbmi pc, [r2], -r5, lsr #23 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - ldrtmi pc, [r2], -r3, lsr #29 @ │ │ │ │ + ldrtmi pc, [r2], -r3, asr #28 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x4653fa15 │ │ │ │ + @ instruction: 0x4653f9b5 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrtmi pc, [r3], -r9, lsl #25 @ │ │ │ │ + ldrtmi pc, [r3], -r9, lsr #24 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stclt 0, cr15, [r0], {227} @ 0xe3 │ │ │ │ + stclt 0, cr15, [r0], #-908 @ 0xfffffc74 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf85af0cc │ │ │ │ + @ instruction: 0xfffaf0cb │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621ffd9 │ │ │ │ + qsub16mi pc, r1, r9 @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -r7, ror #21 │ │ │ │ + strtmi pc, [r9], -r7, lsl #21 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffae1 │ │ │ │ + @ instruction: 0xf04ffa81 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d23201 │ │ │ │ - qsub16mi pc, sl, sp @ │ │ │ │ + qadd16mi pc, sl, sp @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9b2f0de │ │ │ │ + @ instruction: 0xf952f0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000b9ab │ │ │ │ + svclt 0x0000b94b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf828f0cc │ │ │ │ + @ instruction: 0xffc8f0cb │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -r7, lsr #31 │ │ │ │ + strtmi pc, [r1], -r7, asr #30 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -r3, ror #20 │ │ │ │ + strtmi pc, [r9], -r3, lsl #20 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffa5d │ │ │ │ + @ instruction: 0xf04ff9fd │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d23201 │ │ │ │ - strtmi pc, [sl], -fp, asr #30 │ │ │ │ + strtmi pc, [sl], -fp, ror #29 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf980f0de │ │ │ │ + @ instruction: 0xf920f0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000b979 │ │ │ │ + svclt 0x0000b919 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xffc2f0cb │ │ │ │ + @ instruction: 0xff62f0cb │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - strtmi pc, [r1], -fp, lsr #21 │ │ │ │ + strtmi pc, [r1], -fp, asr #20 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - stc2 0, cr15, [r0], {208} @ 0xd0 │ │ │ │ + stc2 0, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - @ instruction: 0x4631fc7b │ │ │ │ + @ instruction: 0x4631fc1b │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xd92a68 │ │ │ │ + @ instruction: 0xf9d4f0d0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -r3, lsl #18 @ │ │ │ │ + ldrtmi pc, [r2], -r3, lsr #17 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmlt ip!, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmlt ip, {r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xff96f0cb │ │ │ │ + @ instruction: 0xff36f0cb │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - @ instruction: 0x4621fa7f │ │ │ │ + @ instruction: 0x4621fa1f │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xffe12aae │ │ │ │ + blx 0xfe612aae │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - @ instruction: 0x4631fbf1 │ │ │ │ + @ instruction: 0x4631fb91 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0x292ac0 │ │ │ │ + @ instruction: 0xf9a8f0d0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632f8d7 │ │ │ │ + @ instruction: 0x4632f877 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmlt r0, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r0!, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccc 6, cr15, [ip], {68} @ 0x44 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000be75 │ │ │ │ + svclt 0x0000be15 │ │ │ │ @ instruction: 0x008b97b0 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000be5d │ │ │ │ + svclt 0x0000bdfd │ │ │ │ addeq r9, fp, r0, lsl #15 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000be45 │ │ │ │ + svclt 0x0000bde5 │ │ │ │ addeq r9, fp, r0, asr r7 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000be2d │ │ │ │ + svclt 0x0000bdcd │ │ │ │ addeq r9, fp, r0, lsr #14 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccs 6, cr15, [ip], {67} @ 0x43 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000be15 │ │ │ │ + svclt 0x0000bdb5 │ │ │ │ strdeq r9, [fp], r0 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000bdfd │ │ │ │ + svclt 0x0000bd9d │ │ │ │ addeq r9, fp, r0, asr #13 │ │ │ │ @ instruction: 0xf0d12220 │ │ │ │ - svclt 0x0000b8a1 │ │ │ │ + svclt 0x0000b841 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebadac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - ldc2l 0, cr15, [r8, #-844]! @ 0xfffffcb4 │ │ │ │ + ldc2 0, cr15, [r8, #-844] @ 0xfffffcb4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x92c34 │ │ │ │ + stmiblt r0!, {r2, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - @ instruction: 0x4629fef9 │ │ │ │ + @ instruction: 0x4629fe99 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4629fbdf │ │ │ │ + @ instruction: 0x4629fb7f │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d22300 │ │ │ │ - shasxmi pc, r2, fp @ │ │ │ │ + @ instruction: 0x4632fedb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x892c64 │ │ │ │ + blt 0xff092c64 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadb24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - @ instruction: 0x4629fedd │ │ │ │ + @ instruction: 0x4629fe7d │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ @ instruction: 0x462afbf9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stmiblt r6, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r6!, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadb50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - strtmi pc, [r9], -r7, asr #29 │ │ │ │ + strtmi pc, [r9], -r7, ror #28 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4629fc57 │ │ │ │ + @ instruction: 0x4629fbf7 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d22300 │ │ │ │ - ldrtmi pc, [r2], -fp, lsr #29 @ │ │ │ │ + ldrtmi pc, [r2], -fp, asr #28 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xffc12cc8 │ │ │ │ + blt 0xfe412cc8 │ │ │ │ andsle r2, sp, r0, lsr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - cdp2 0, 7, cr15, cr4, cr11, {6} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr11, {6} │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - blx 0x1112cec │ │ │ │ + @ instruction: 0xf9e2f0d1 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d04628 │ │ │ │ - @ instruction: 0x463afb31 │ │ │ │ + @ instruction: 0x463afad1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x00bcf0cf │ │ │ │ + svclt 0x005cf0cf │ │ │ │ @ instruction: 0xf0cf2100 │ │ │ │ - svclt 0x0000bf93 │ │ │ │ + svclt 0x0000bf33 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - cdp2 0, 5, cr15, cr2, cr11, {6} │ │ │ │ + ldc2l 0, cr15, [r2, #812]! @ 0x32c │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -fp, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - svclt 0x00a0f0cf │ │ │ │ + svclt 0x0040f0cf │ │ │ │ andsle r2, lr, r0, lsr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf0cb4605 │ │ │ │ - mcrne 14, 3, pc, cr2, cr7, {1} @ │ │ │ │ + mcrne 13, 3, pc, cr2, cr7, {6} @ │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d14607 │ │ │ │ - strtmi pc, [r2], -r5, lsl #20 │ │ │ │ + strtmi pc, [r2], -r5, lsr #19 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - blx 0xfe612d6c │ │ │ │ + blx 0xe12d6c │ │ │ │ @ instruction: 0x4629463a │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - movwcs fp, #8063 @ 0x1f7f │ │ │ │ + movwcs fp, #7967 @ 0x1f1f │ │ │ │ @ instruction: 0xf0d1221f │ │ │ │ - svclt 0x0000b9f5 │ │ │ │ + svclt 0x0000b995 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - blmi 0x3d5f40 │ │ │ │ + blmi 0x3d5dc0 │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - stc2 0, cr15, [r2, #-816]! @ 0xfffffcd0 │ │ │ │ + stc2l 0, cr15, [r2], {204} @ 0xcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strdeq r9, [fp], ip │ │ │ │ ldrdeq r9, [fp], r4 │ │ │ │ @@ -72183,420 +72183,420 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - blmi 0x3d5ed0 │ │ │ │ + blmi 0x3d5d50 │ │ │ │ cmppne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - stc2l 0, cr15, [sl], #816 @ 0x330 │ │ │ │ + stc2 0, cr15, [sl], {204} @ 0xcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq r9, fp, ip, lsl #9 │ │ │ │ addeq r9, fp, r4, ror #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cb460e │ │ │ │ - blmi 0x3562a0 │ │ │ │ + blmi 0x356120 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R8_usr, r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - strtmi pc, [r2], -r9, lsr #25 │ │ │ │ + strtmi pc, [r2], -r9, asr #24 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmialt r0, {r0, r1, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r0!, {r0, r1, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ addeq r9, fp, r0, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadd74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cb460e │ │ │ │ - blmi 0x356258 │ │ │ │ + blmi 0x3560d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscs pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - strtmi pc, [r2], -r5, lsl #25 │ │ │ │ + strtmi pc, [r2], -r5, lsr #24 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmdalt r2, {r0, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00f2f0e0 │ │ │ │ addeq r9, fp, r8, asr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaddbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0x4604fd91 │ │ │ │ - stc2 0, cr15, [lr, #812] @ 0x32c │ │ │ │ + @ instruction: 0x4604fd31 │ │ │ │ + stc2 0, cr15, [lr, #-812]! @ 0xfffffcd4 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0x1d92f24 │ │ │ │ + blx 0x592f24 │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - ldc2l 0, cr15, [r0, #840] @ 0x348 │ │ │ │ + ldc2l 0, cr15, [r0, #-840]! @ 0xfffffcb8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x4622f9b7 │ │ │ │ + @ instruction: 0x4622f957 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmiblt r0!, {r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdblt r0, {r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebade04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - strmi pc, [r4], -sp, ror #26 │ │ │ │ - stc2l 0, cr15, [sl, #-812]! @ 0xfffffcd4 │ │ │ │ + strmi pc, [r4], -sp, lsl #26 │ │ │ │ + stc2 0, cr15, [sl, #-812] @ 0xfffffcd4 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0xfff12f6c │ │ │ │ + blx 0xfe712f6c │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - stc2l 0, cr15, [lr, #-840] @ 0xfffffcb8 │ │ │ │ + stc2l 0, cr15, [lr], #840 @ 0x348 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x4622f993 │ │ │ │ + @ instruction: 0x4622f933 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmiblt ip, {r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt ip!, {r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46074699 │ │ │ │ - stc2l 0, cr15, [r6, #-812] @ 0xfffffcd4 │ │ │ │ + stc2l 0, cr15, [r6], #812 @ 0x32c │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - cdpne 13, 7, cr15, cr2, cr3, {2} │ │ │ │ + cdpne 12, 7, cr15, cr2, cr3, {7} │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf0d44680 │ │ │ │ - @ instruction: 0x4632fad5 │ │ │ │ + @ instruction: 0x4632fa75 │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strbmi pc, [r2], -r3, lsl #27 @ │ │ │ │ + strbmi pc, [r2], -r3, lsr #26 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf96af0d2 │ │ │ │ + @ instruction: 0xf90af0d2 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000b963 │ │ │ │ + svclt 0x0000b903 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - stc2l 0, cr15, [r8], #812 @ 0x32c │ │ │ │ + stc2 0, cr15, [r8], {203} @ 0xcb │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - ldrtmi pc, [r2], -r5, ror #25 @ │ │ │ │ + ldrtmi pc, [r2], -r5, lsl #25 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - cdp2 0, 9, cr15, cr8, cr15, {6} │ │ │ │ + cdp2 0, 3, cr15, cr8, cr15, {6} │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0cf4620 │ │ │ │ - @ instruction: 0x462afe93 │ │ │ │ + @ instruction: 0x462afe33 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - blx 0x913024 │ │ │ │ + @ instruction: 0xf9c2f0d1 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdplt 0, 2, cr15, cr4, cr15, {6} │ │ │ │ + stcllt 0, cr15, [r4, #828] @ 0x33c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - ldc2 0, cr15, [ip], #812 @ 0x32c │ │ │ │ + mrrc2 0, 12, pc, ip, cr11 @ │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - @ instruction: 0x4632fcb9 │ │ │ │ + @ instruction: 0x4632fc59 │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - cdp2 0, 6, cr15, cr12, cr15, {6} │ │ │ │ + cdp2 0, 0, cr15, cr12, cr15, {6} │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0cf4620 │ │ │ │ - strtmi pc, [sl], -r7, ror #28 │ │ │ │ + strtmi pc, [sl], -r7, lsl #28 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - @ instruction: 0xf9f6f0d1 │ │ │ │ + @ instruction: 0xf996f0d1 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 0, cr15, [r8, #828]! @ 0x33c │ │ │ │ + ldclt 0, cr15, [r8, #828] @ 0x33c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - stc2l 0, cr15, [r4], {203} @ 0xcb │ │ │ │ + stc2l 0, cr15, [r4], #-812 @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - ldrtmi pc, [r2], -r1, asr #25 @ │ │ │ │ + ldrtmi pc, [r2], -r1, ror #24 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - @ instruction: 0xf924f0d2 │ │ │ │ + @ instruction: 0xf8c4f0d2 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x462af91f │ │ │ │ + @ instruction: 0x462af8bf │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - ldc2 0, cr15, [r2], {212} @ 0xd4 │ │ │ │ + ldc2 0, cr15, [r2], #-848 @ 0xfffffcb0 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmlt lr, {r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt lr!, {r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - ldc2 0, cr15, [r8], {203} @ 0xcb │ │ │ │ + ldc2 0, cr15, [r8], #-812 @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - @ instruction: 0x4632fc95 │ │ │ │ + @ instruction: 0x4632fc35 │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - @ instruction: 0xf8f8f0d2 │ │ │ │ + @ instruction: 0xf898f0d2 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x462af8f3 │ │ │ │ + @ instruction: 0x462af893 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - stc2l 0, cr15, [r6], #-848 @ 0xfffffcb0 │ │ │ │ + stc2 0, cr15, [r6], {212} @ 0xd4 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmlt r2!, {r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt r2, {r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cb4699 │ │ │ │ - strmi pc, [r5], -r1, lsr #26 │ │ │ │ - ldc2 0, cr15, [lr, #-812] @ 0xfffffcd4 │ │ │ │ + strmi pc, [r5], -r1, asr #25 │ │ │ │ + ldc2 0, cr15, [lr], #812 @ 0x32c │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x464bfb17 │ │ │ │ + @ instruction: 0x464bfab7 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x463bfb71 │ │ │ │ + @ instruction: 0x463bfb11 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - strtmi pc, [fp], -pc, ror #16 │ │ │ │ + strtmi pc, [fp], -pc, lsl #16 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000b851 │ │ │ │ + @ instruction: 0xf0e247f0 │ │ │ │ + svclt 0x0000bff1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cb4699 │ │ │ │ - @ instruction: 0x4605fcf3 │ │ │ │ - ldc2l 0, cr15, [r0], #812 @ 0x32c │ │ │ │ + @ instruction: 0x4605fc93 │ │ │ │ + ldc2 0, cr15, [r0], {203} @ 0xcb │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x464bfb19 │ │ │ │ + @ instruction: 0x464bfab9 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x463bfab3 │ │ │ │ + @ instruction: 0x463bfa53 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf0e34620 │ │ │ │ - strtmi pc, [fp], -r1, asr #16 │ │ │ │ + @ instruction: 0xf0e24620 │ │ │ │ + strtmi pc, [fp], -r1, ror #31 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000b823 │ │ │ │ + @ instruction: 0xf0e247f0 │ │ │ │ + svclt 0x0000bfc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ strmi r4, [lr], -r0, lsl #13 │ │ │ │ - ldc2 0, cr15, [r0], {203} @ 0xcb │ │ │ │ + blx 0xfec931fa │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ teqmi fp, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0cbd019 │ │ │ │ - cdpne 12, 6, cr15, cr10, cr9, {0} │ │ │ │ + vmulne.f64 d31, d26, d25 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d44681 │ │ │ │ - @ instruction: 0x462af99b │ │ │ │ + @ instruction: 0x462af93b │ │ │ │ @ instruction: 0x4631463b │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strbmi pc, [sl], -fp, ror #23 @ │ │ │ │ + strbmi pc, [sl], -fp, lsl #23 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf830f0d2 │ │ │ │ + @ instruction: 0xffd0f0d1 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0d243f8 │ │ │ │ - ldrtmi fp, [r1], -r9, lsr #16 │ │ │ │ + @ instruction: 0xf0d143f8 │ │ │ │ + ldrtmi fp, [r1], -r9, asr #31 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - blx 0xff71325e │ │ │ │ + blx 0x1f1325e │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000b81d │ │ │ │ + @ instruction: 0xf0d143f8 │ │ │ │ + svclt 0x0000bfbd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf0cb460e │ │ │ │ - fstmdbxcs r0!, {d15-d95} @ Deprecated │ │ │ │ + fstmdbxcs r0!, {d15-d47} @ Deprecated │ │ │ │ andsle r4, r8, r4, lsl #12 │ │ │ │ - blx 0xfe813276 │ │ │ │ + blx 0x1013276 │ │ │ │ cdpne 3, 6, cr2, cr10, cr1, {0} │ │ │ │ @ instruction: 0x46804631 │ │ │ │ - @ instruction: 0xff6cf0d0 │ │ │ │ + @ instruction: 0xff0cf0d0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0cf4620 │ │ │ │ - @ instruction: 0x4642fffd │ │ │ │ + @ instruction: 0x4642ff9d │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r8], #828 @ 0x33c │ │ │ │ + stc2 0, cr15, [r8], {207} @ 0xcf │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - ldrtmi fp, [r1], -r1, ror #25 │ │ │ │ + ldrtmi fp, [r1], -r1, lsl #25 │ │ │ │ @ instruction: 0xf0cf221f │ │ │ │ - strtmi pc, [r2], -sp, ror #31 │ │ │ │ + strtmi pc, [r2], -sp, lsl #31 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 0, cr15, [r6], {207} @ 0xcf │ │ │ │ + ldcllt 0, cr15, [r6], #-828 @ 0xfffffcc4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ - cmnppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + movsmi pc, #73400320 @ 0x4600000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8534615 │ │ │ │ @ instruction: 0xf0cb8020 │ │ │ │ - @ instruction: 0xf646fbcf │ │ │ │ + @ instruction: 0xf646fb6f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r7], -lr, ror #4 │ │ │ │ @ instruction: 0xf0cf6819 │ │ │ │ - blls 0x356338 │ │ │ │ + blls 0x3561b8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0de9402 │ │ │ │ - strdlt pc, [r4], -r9 │ │ │ │ + mullt r4, r9, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldclpl 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [r4], -ip │ │ │ │ - blx 0xfe613356 │ │ │ │ + blx 0xe13356 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r2], #828 @ 0x33c │ │ │ │ + mcrr2 0, 12, pc, r2, cr15 @ │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - blx 0xff0933d2 │ │ │ │ + blx 0x18933d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldclpl 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [ip], -ip │ │ │ │ - blx 0x17933ca │ │ │ │ + blx 0xfff933c8 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r8], #-828 @ 0xfffffcc4 │ │ │ │ + stc2 0, cr15, [r8], {207} @ 0xcf │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - blx 0xfe213446 │ │ │ │ + blx 0xa13446 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldclpl 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0x8014f8dc │ │ │ │ - blx 0x91343e │ │ │ │ + blx 0xff11343c │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [lr], #-828 @ 0xfffffcc4 │ │ │ │ + blx 0xff413462 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - blx 0x13934ba │ │ │ │ + blx 0xffb934b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72605,16 +72605,16 @@ │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blvc 0x3927e8 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #32] │ │ │ │ - @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, pc, asr r8 @ │ │ │ │ + @ instruction: 0xf0e17b00 │ │ │ │ + strdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72623,16 +72623,16 @@ │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blvc 0x3d2834 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #28] │ │ │ │ - @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r9, lsr r8 @ │ │ │ │ + @ instruction: 0xf0e17b00 │ │ │ │ + ldrdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72642,16 +72642,16 @@ │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blvc 0x3d2884 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #12] │ │ │ │ - @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r1, lsl r8 @ │ │ │ │ + @ instruction: 0xf0e17b00 │ │ │ │ + @ instruction: 0xb004ffb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72662,15 +72662,15 @@ │ │ │ │ blvc 0x3d28d4 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #8] │ │ │ │ @ instruction: 0xf0e17b00 │ │ │ │ - andlt pc, r4, r9, ror #31 │ │ │ │ + andlt pc, r4, r9, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72681,15 +72681,15 @@ │ │ │ │ blvc 0x3d2924 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #24] │ │ │ │ @ instruction: 0xf0e17b00 │ │ │ │ - andlt pc, r4, r1, asr #31 │ │ │ │ + andlt pc, r4, r1, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72698,29 +72698,29 @@ │ │ │ │ blcc 0xa74fc │ │ │ │ b 0x1427d68 │ │ │ │ bl 0x1df4684 │ │ │ │ svclt 0x00bc0c04 │ │ │ │ ldrtmi r4, [r4], -fp, lsr #12 │ │ │ │ strcc lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0e1bc70 │ │ │ │ - svclt 0x0000bb09 │ │ │ │ + svclt 0x0000baa9 │ │ │ │ @ instruction: 0xf04fb530 │ │ │ │ stcls 12, cr0, [r3, #-32] @ 0xffffffe0 │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ stcls 5, cr4, [r4, #-404] @ 0xfffffe6c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ movwmi lr, #23005 @ 0x59dd │ │ │ │ vmoveq.16 d14[1], lr │ │ │ │ vldr d13, [pc, #32] @ 0x5734c │ │ │ │ strtmi r7, [r2], -r6, lsl #22 │ │ │ │ blvc 0x152968 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xffb936bc │ │ │ │ + bllt 0xfe3936bc │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x11136c8 │ │ │ │ + stmiblt r2!, {r0, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ @ instruction: 0x4603b4f0 │ │ │ │ strmi r2, [r8], -r8, lsl #8 │ │ │ │ bmi 0x368b9c │ │ │ │ ldrcs r4, [ip, #-156] @ 0xffffff64 │ │ │ │ cdpls 12, 0, cr3, cr4, cr1, {0} │ │ │ │ blx 0x1bef7a │ │ │ │ @@ -72728,74 +72728,74 @@ │ │ │ │ strbvc lr, [r4, #2639]! @ 0xa4f │ │ │ │ bl 0x1e3db88 │ │ │ │ movwls r0, #27653 @ 0x6c05 │ │ │ │ @ instruction: 0x4634bfbc │ │ │ │ blls 0x228c70 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf0dfbcf0 │ │ │ │ - svclt 0x0000b9c3 │ │ │ │ - mlaseq r3, r0, sp, r6 │ │ │ │ + svclt 0x0000b963 │ │ │ │ + ldrsbteq r6, [r3], -r0 │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #30 │ │ │ │ addsmi r4, pc, #20, 12 @ 0x1400000 │ │ │ │ b 0x143dbb8 │ │ │ │ blls 0x1f4b2c │ │ │ │ strmi r9, [lr], r8, lsl #28 │ │ │ │ streq lr, [r5, #-2931] @ 0xfffff48d │ │ │ │ strtmi sp, [r1], -ip, lsl #20 │ │ │ │ strmi r4, [r4], r9, lsl #24 │ │ │ │ @ instruction: 0x4633251c │ │ │ │ blx 0x1a8d7a │ │ │ │ strls r4, [r7], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmiblt r4!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r4, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x96054613 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e040f0 │ │ │ │ - svclt 0x0000b969 │ │ │ │ - eorseq r6, r3, r0, lsl #28 │ │ │ │ + svclt 0x0000b909 │ │ │ │ + eorseq r6, r3, r0, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x368c38 │ │ │ │ bls 0x2963e8 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ strbtvc lr, [ip], pc, asr #20 │ │ │ │ adcmi r9, r6, #9216 @ 0x2400 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ blx 0x1a8d0a │ │ │ │ strls r4, [r8], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdblt ip!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt ip, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1e937a4 │ │ │ │ - eorseq r6, r3, r0, ror lr │ │ │ │ + bllt 0x6937a4 │ │ │ │ + ldrhteq r6, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x267640 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ stcls 7, cr1, [r9, #-888] @ 0xfffffc88 │ │ │ │ adcmi r4, r6, #148897792 @ 0x8e00000 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ @ instruction: 0x4641251c │ │ │ │ blx 0x1a8e16 │ │ │ │ strls r4, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdblt r6, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r6!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ strls r4, [r6, #-1555] @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e041f0 │ │ │ │ - svclt 0x0000b91b │ │ │ │ - eorseq r6, r3, r0, ror #29 │ │ │ │ + svclt 0x0000b8bb │ │ │ │ + eorseq r6, r3, r0, lsr #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ @ instruction: 0x4607e9dd │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ movwls lr, #39389 @ 0x99dd │ │ │ │ strbvc lr, [ip, pc, asr #20]! │ │ │ │ svclt 0x000842b7 │ │ │ │ @@ -72803,40 +72803,40 @@ │ │ │ │ stcmi 6, cr4, [fp], {21} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ strmi pc, [lr], #-2821 @ 0xfffff4fb │ │ │ │ pop {r0, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf0df43f0 │ │ │ │ - @ instruction: 0x3c01b92d │ │ │ │ + stccc 8, cr11, [r1], {205} @ 0xcd │ │ │ │ @ instruction: 0xf1469407 │ │ │ │ @ instruction: 0x960836ff │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stmiblt r2, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ - eorseq r6, r3, r0, asr pc │ │ │ │ + stmdblt r2!, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + mlaseq r3, r0, lr, r6 │ │ │ │ tstcs ip, #16, 8 @ 0x10000000 │ │ │ │ blx 0x12a4e6 │ │ │ │ strmi r4, [r8], -r0, lsl #8 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strls r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ blmi 0x195654 │ │ │ │ - ldmdblt r4, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ - eorseq r6, r3, r0, asr #31 │ │ │ │ + ldmlt r4!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + eorseq r6, r3, r0, lsl #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x1203784 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmda r6, {r1, r2, r3, r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00e6f23d │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x36a218 │ │ │ │ movwls pc, #39940 @ 0x9c04 @ │ │ │ │ tstls r0, #224, 10 @ 0x38000000 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ andeq lr, r2, #121856 @ 0x1dc00 │ │ │ │ @@ -72877,43 +72877,43 @@ │ │ │ │ bge 0x18de3c │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd1d6 │ │ │ │ bls 0xae05e4 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - blmi 0x415840 │ │ │ │ + blmi 0x4156c0 │ │ │ │ blls 0x8b1648 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ blls 0xafe6b0 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf0e09400 │ │ │ │ - strb pc, [r4, fp, asr #16]! @ │ │ │ │ - @ instruction: 0xf9fef24f │ │ │ │ + @ instruction: 0xf0df9400 │ │ │ │ + strb pc, [r4, fp, ror #31]! @ │ │ │ │ + @ instruction: 0xf99ef24f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r7, r3, r0, lsr r0 │ │ │ │ + eorseq r6, r3, r0, ror pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x10c38b8 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x00acf23d │ │ │ │ + svc 0x004cf23d │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -72946,15 +72946,15 @@ │ │ │ │ vqdmlal.s q11, d16, d1[6] │ │ │ │ tstls ip, #335544320 @ 0x14000000 │ │ │ │ movweq lr, #31320 @ 0x7a58 │ │ │ │ @ instruction: 0x4620d119 │ │ │ │ blls 0xafe790 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0df9400 │ │ │ │ - blmi 0x4d765c │ │ │ │ + blmi 0x4d74dc │ │ │ │ blls 0x8b175c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -72962,284 +72962,284 @@ │ │ │ │ bge 0x177ed4 │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd32a │ │ │ │ bls 0xae0738 │ │ │ │ @ instruction: 0xf0de9402 │ │ │ │ - ldrb pc, [lr, pc, ror #31] @ │ │ │ │ - @ instruction: 0xf96ef24f │ │ │ │ + ldrb pc, [lr, pc, lsl #31] @ │ │ │ │ + @ instruction: 0xf90ef24f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r7, r3, r8, lsr r0 │ │ │ │ + eorseq r6, r3, r8, ror pc │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x128fb8 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x1993adc │ │ │ │ - eorseq r7, r3, r0, asr #32 │ │ │ │ + blt 0x193adc │ │ │ │ + eorseq r6, r3, r0, lsl #31 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x128fe0 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x1493b04 │ │ │ │ - ldrhteq r7, [r3], -r0 │ │ │ │ + ldmiblt r0!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldrshteq r6, [r3], -r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129008 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xf93b2c │ │ │ │ - eorseq r7, r3, r0, lsr #2 │ │ │ │ + ldmiblt ip, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + eorseq r7, r3, r0, rrx │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129030 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xa93b54 │ │ │ │ - mlaseq r3, r0, r1, r7 │ │ │ │ + stmiblt r8, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldrsbteq r7, [r3], -r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129058 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x593b7c │ │ │ │ - eorseq r7, r3, r0, lsl #4 │ │ │ │ + ldmiblt r4!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + eorseq r7, r3, r0, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaea0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclpl 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383a30 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1280 @ 0x500 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - mrc2 0, 6, pc, cr4, cr13, {6} │ │ │ │ + mrc2 0, 3, pc, cr4, cr13, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaea58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclpl 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383a7c │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1296 @ 0x510 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - mcr2 0, 5, pc, cr14, cr13, {6} @ │ │ │ │ + mcr2 0, 2, pc, cr14, cr13, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaeaa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e90f8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + movsmi pc, #73400320 @ 0x4600000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xff7cf0dd │ │ │ │ + @ instruction: 0xff1cf0dd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaeafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9150 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + movsmi pc, #73400320 @ 0x4600000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xff50f0dd │ │ │ │ + mrc2 0, 7, pc, cr0, cr13, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaeb54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e91a8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + movsmi pc, #73400320 @ 0x4600000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xff24f0dd │ │ │ │ + mcr2 0, 6, pc, cr4, cr13, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaebac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9200 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmnppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + movsmi pc, #73400320 @ 0x4600000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - mrc2 0, 7, pc, cr8, cr13, {6} │ │ │ │ + mrc2 0, 4, pc, cr8, cr13, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6464611 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d16, #64 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ addsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0dd4b04 │ │ │ │ - svclt 0x0000bed1 │ │ │ │ + svclt 0x0000be71 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6464611 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d16, #64 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ addsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0dd4b04 │ │ │ │ - svclt 0x0000beb5 │ │ │ │ + svclt 0x0000be55 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6464611 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d16, #64 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ addsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0dd4b04 │ │ │ │ - svclt 0x0000be99 │ │ │ │ + svclt 0x0000be39 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - cdp2 0, 1, cr15, cr4, cr10, {6} │ │ │ │ + ldc2 0, cr15, [r4, #808]! @ 0x328 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - movwcs pc, #35399 @ 0x8a47 @ │ │ │ │ + movwcs pc, #35303 @ 0x89e7 @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d9, d3 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ b 0x10692f8 │ │ │ │ tstmi r8, #12 │ │ │ │ - blx 0xfe693e28 │ │ │ │ + blx 0xe93e28 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x462affd1 │ │ │ │ + qsub16mi pc, sl, r1 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xffe13e54 │ │ │ │ + blx 0xfe613e54 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d143f8 │ │ │ │ - svclt 0x0000bab7 │ │ │ │ + svclt 0x0000ba57 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaed28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e935e │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - blx 0xffd13ecc │ │ │ │ + blx 0xfe513ecc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, lsl #6 │ │ │ │ + eorseq r7, r3, r0, asr #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73250,87 +73250,87 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15ac1c │ │ │ │ blx 0x9947a8 │ │ │ │ blx 0x9963a8 │ │ │ │ b 0x1316bd4 │ │ │ │ b 0x12da3b4 │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - ldc2 0, cr15, [lr, #808] @ 0x328 │ │ │ │ + ldc2 0, cr15, [lr, #-808]! @ 0xfffffcd8 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - @ instruction: 0x4621f9d1 │ │ │ │ + @ instruction: 0x4621f971 │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - @ instruction: 0x4629fa35 │ │ │ │ + @ instruction: 0x4629f9d5 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff52f0d3 │ │ │ │ + mrc2 0, 7, pc, cr2, cr3, {6} │ │ │ │ b 0x1c28b54 │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - ldrtmi pc, [r1], -fp, lsr #20 @ │ │ │ │ + ldrtmi pc, [r1], -fp, asr #19 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff80f0d3 │ │ │ │ + @ instruction: 0xff20f0d3 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - strtmi pc, [sl], -r9, lsl #21 │ │ │ │ + strtmi pc, [sl], -r9, lsr #20 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x1313f3c │ │ │ │ + stmiblt sl!, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaee00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e9436 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - blx 0xfe213fa4 │ │ │ │ + blx 0xa13fa4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, ror r3 │ │ │ │ + ldrhteq r7, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - stc2l 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ + stc2l 0, cr15, [sl], #808 @ 0x328 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - smlatbcs r0, sp, r9, pc @ │ │ │ │ + tstpcs r0, sp, asr #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0cb2000 │ │ │ │ - strtmi pc, [r1], -r1, ror #19 │ │ │ │ + strtmi pc, [r1], -r1, lsl #19 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff36f0d3 │ │ │ │ + mrc2 0, 6, pc, cr6, cr3, {6} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14620 │ │ │ │ - @ instruction: 0x4622fa3f │ │ │ │ + @ instruction: 0x4622f9df │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x93fd0 │ │ │ │ + stmiblt r0!, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaee94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e94ca │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - blx 0xf94038 │ │ │ │ + @ instruction: 0xf9dcf0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, ror #7 │ │ │ │ + eorseq r7, r3, r0, lsr #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73341,559 +73341,559 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15ad88 │ │ │ │ blx 0x994914 │ │ │ │ blx 0x996514 │ │ │ │ b 0x1316d40 │ │ │ │ b 0x12da520 │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - stc2l 0, cr15, [r8], #808 @ 0x328 │ │ │ │ + stc2 0, cr15, [r8], {202} @ 0xca │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - strtmi pc, [r1], -fp, asr #18 │ │ │ │ + strtmi pc, [r1], -fp, ror #17 │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - @ instruction: 0x4629f97f │ │ │ │ + @ instruction: 0x4629f91f │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrc2 0, 4, pc, cr12, cr3, {6} │ │ │ │ + mrc2 0, 1, pc, cr12, cr3, {6} │ │ │ │ b 0x1c28cc0 │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - @ instruction: 0x4631f975 │ │ │ │ + @ instruction: 0x4631f915 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 0, 6, pc, cr10, cr3, {6} @ │ │ │ │ + mcr2 0, 3, pc, cr10, cr3, {6} @ │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - @ instruction: 0x462af9d3 │ │ │ │ + @ instruction: 0x462af973 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmiblt r4, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdblt r4!, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaef6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e95a2 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xf9d0f0df │ │ │ │ + @ instruction: 0xf970f0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, asr r4 │ │ │ │ + mlaseq r3, r0, r3, r7 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129624 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x002ef0de │ │ │ │ - eorseq r7, r3, r0, asr #9 │ │ │ │ + mcrlt 0, 6, pc, cr14, cr14, {6} @ │ │ │ │ + eorseq r7, r3, r0, lsl #8 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12964c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x001af0de │ │ │ │ - eorseq r7, r3, r0, lsr r5 │ │ │ │ + mrclt 0, 5, APSR_nzcv, cr10, cr14, {6} │ │ │ │ + eorseq r7, r3, r0, ror r4 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129674 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0006f0de │ │ │ │ - eorseq r7, r3, r0, lsr #11 │ │ │ │ + mcrlt 0, 5, pc, cr6, cr14, {6} @ │ │ │ │ + eorseq r7, r3, r0, ror #9 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12969c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mrclt 0, 7, APSR_nzcv, cr2, cr14, {6} │ │ │ │ - eorseq r7, r3, r0, lsl r6 │ │ │ │ + mrclt 0, 4, APSR_nzcv, cr2, cr14, {6} │ │ │ │ + eorseq r7, r3, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclpl 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384074 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2320 @ 0x910 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - blx 0xfed141f6 │ │ │ │ + blx 0x15141f6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclpl 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3840c0 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2336 @ 0x920 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - blx 0xfe394242 │ │ │ │ + blx 0xb94242 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclpl 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x38410c │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2352 @ 0x930 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - blx 0x1a1428e │ │ │ │ + blx 0x21428e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclpl 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384158 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2368 @ 0x940 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - blx 0x10942da │ │ │ │ + blx 0xff8942d8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - ldclpl 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3841a4 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2384 @ 0x950 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - blx 0x714326 │ │ │ │ + blx 0xfef14324 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129840 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mcrlt 0, 1, pc, cr0, cr14, {6} @ │ │ │ │ - ldrsbteq r7, [r3], -r0 │ │ │ │ + stcllt 0, cr15, [r0, #888] @ 0x378 │ │ │ │ + eorseq r7, r3, r0, lsl r6 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129868 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mcrlt 0, 0, pc, cr12, cr14, {6} @ │ │ │ │ - eorseq r7, r3, r4, lsr #14 │ │ │ │ + stclt 0, cr15, [ip, #888]! @ 0x378 │ │ │ │ + eorseq r7, r3, r4, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3db8b2 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stcllt 0, cr15, [lr, #888]! @ 0x378 │ │ │ │ - msrcs R12_usr, lr │ │ │ │ + stclt 0, cr15, [lr, #888] @ 0x378 │ │ │ │ + msrne (UNDEF: 100), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r0, lr, asr #12 │ │ │ │ + addne pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 q0, , q7 │ │ │ │ - svclt 0x0000fd17 │ │ │ │ - eorseq r7, r3, r8, lsl #15 │ │ │ │ - eorseq r7, r3, r8, ror r7 │ │ │ │ + svclt 0x0000fcb7 │ │ │ │ + eorseq r7, r3, r8, asr #13 │ │ │ │ + ldrhteq r7, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3db90e │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stcllt 0, cr15, [r0, #888] @ 0x378 │ │ │ │ - msrcs R12_usr, lr │ │ │ │ + stcllt 0, cr15, [r0, #-888]! @ 0xfffffc88 │ │ │ │ + msrne (UNDEF: 100), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r0, lr, asr #12 │ │ │ │ + addne pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 d0, d25, d22 │ │ │ │ - svclt 0x0000fce9 │ │ │ │ - eorseq r7, r3, r8, lsl #16 │ │ │ │ - ldrshteq r7, [r3], -r8 │ │ │ │ + svclt 0x0000fc89 │ │ │ │ + eorseq r7, r3, r8, asr #14 │ │ │ │ + eorseq r7, r3, r8, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3db96a │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 0, cr15, [r2, #888] @ 0x378 │ │ │ │ - msrcs R12_usr, lr │ │ │ │ + ldclt 0, cr15, [r2, #-888]! @ 0xfffffc88 │ │ │ │ + msrne (UNDEF: 100), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r0, lr, asr #12 │ │ │ │ + addne pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 q0, , q15 │ │ │ │ - svclt 0x0000fcbb │ │ │ │ - eorseq r7, r3, r8, lsl #17 │ │ │ │ - eorseq r7, r3, r8, ror r8 │ │ │ │ + svclt 0x0000fc5b │ │ │ │ + eorseq r7, r3, r8, asr #15 │ │ │ │ + ldrhteq r7, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3db9c6 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stcllt 0, cr15, [r4, #-888]! @ 0xfffffc88 │ │ │ │ - msrcs R12_usr, lr │ │ │ │ + stclt 0, cr15, [r4, #-888] @ 0xfffffc88 │ │ │ │ + msrne (UNDEF: 100), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r0, lr, asr #12 │ │ │ │ + addne pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 d1, d9, d22 │ │ │ │ - svclt 0x0000fc8d │ │ │ │ - eorseq r7, r3, ip, ror #17 │ │ │ │ - ldrsbteq r7, [r3], -ip │ │ │ │ + svclt 0x0000fc2d │ │ │ │ + eorseq r7, r3, ip, lsr #16 │ │ │ │ + eorseq r7, r3, ip, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf38c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64eb941 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + @ instruction: 0xf64eb8e1 │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x11827c │ │ │ │ subne pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 2, cr15, [r2], #-100 @ 0xffffff9c │ │ │ │ - eorseq r7, r3, r0, asr r9 │ │ │ │ - eorseq r7, r3, r0, asr #18 │ │ │ │ + stc2 2, cr15, [r2], {25} │ │ │ │ + mlaseq r3, r0, r8, r7 │ │ │ │ + eorseq r7, r3, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64eb917 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + @ instruction: 0xf64eb8b7 │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x1182d0 │ │ │ │ subsne pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 2, cr15, [r8], #-100 @ 0xffffff9c │ │ │ │ - ldrhteq r7, [r3], -r4 │ │ │ │ - eorseq r7, r3, r4, lsr #19 │ │ │ │ + blx 0xff694a8a │ │ │ │ + ldrshteq r7, [r3], -r4 │ │ │ │ + eorseq r7, r3, r4, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vbic.i32 d16, #589824 @ 0x00090000 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd658 │ │ │ │ - @ instruction: 0xf95cf0dd │ │ │ │ + @ instruction: 0xf8fcf0dd │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msrcs R12_usr, lr │ │ │ │ + msrne (UNDEF: 100), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subscs pc, r0, lr, asr #12 │ │ │ │ + addsne pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vqsub.s16 d6, d9, d6 │ │ │ │ - svclt 0x0000fc07 │ │ │ │ - eorseq r7, r3, r8, lsl #20 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ + eorseq r7, r3, r8, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vabal.s8 q8, d16, d13 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd6b8 │ │ │ │ - @ instruction: 0xf92cf0dd │ │ │ │ + @ instruction: 0xf8ccf0dd │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msrcs R12_usr, lr │ │ │ │ + msrne (UNDEF: 100), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subscs pc, r0, lr, asr #12 │ │ │ │ + addsne pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vhsub.s16 , , q12 │ │ │ │ - svclt 0x0000fbd7 │ │ │ │ - eorseq r7, r3, r8, lsl sl │ │ │ │ + svclt 0x0000fb77 │ │ │ │ + eorseq r7, r3, r8, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r1, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stc 4, cr3, [sp, #8] │ │ │ │ @ instruction: 0xf0e07b00 │ │ │ │ - andlt pc, r4, r1, asr #22 │ │ │ │ + andlt pc, r4, r1, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd10 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d17, d0, #64 │ │ │ │ blmi 0x1983ec │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfeb14ba6 │ │ │ │ + blx 0x1314ba6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r7, r3, r8, lsr #20 │ │ │ │ + eorseq r7, r3, r8, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ blls 0x269bd4 │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ andcs r4, r2, r2, lsl #6 │ │ │ │ strcs r2, [r0, #-1040] @ 0xfffffbf0 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x3946fe │ │ │ │ + blx 0xfeb946fc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stcmi 6, cr4, [sl, #-600] @ 0xfffffda8 │ │ │ │ strtmi r4, [r2], -r8, lsl #12 │ │ │ │ strls r4, [r8, #-1649] @ 0xfffff98f │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0de4030 │ │ │ │ - andcs fp, r0, r9, asr #16 │ │ │ │ - msrcs R12_usr, lr │ │ │ │ + @ instruction: 0xf0dd4030 │ │ │ │ + andcs fp, r0, r9, ror #31 │ │ │ │ + msrne (UNDEF: 100), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1194b44 │ │ │ │ - eorseq r7, r3, r8, lsr sl │ │ │ │ - eorseq r7, r3, r4, asr sl │ │ │ │ + @ instruction: 0xf9e4f1e2 │ │ │ │ + eorseq r7, r3, r8, ror r9 │ │ │ │ + mlaseq r3, r4, r9, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, ip, lsl #12 │ │ │ │ blls 0x1e23e0 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldc 1, cr13, [pc, #132] @ 0x58468 │ │ │ │ andcs r7, r3, r6, lsl fp │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ blvc 0x93a24 │ │ │ │ - blx 0xff494774 │ │ │ │ + blx 0x1c94774 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46224696 │ │ │ │ strmi r4, [r8], -sp, lsl #24 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ blx 0x3dbc8a │ │ │ │ strls r4, [r6], #-1036 @ 0xfffffbf4 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0de4010 │ │ │ │ - andcs fp, r0, r9, lsl #16 │ │ │ │ - msrcs R12_usr, lr │ │ │ │ + @ instruction: 0xf0dd4010 │ │ │ │ + andcs fp, r0, r9, lsr #31 │ │ │ │ + msrne (UNDEF: 100), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x194bc4 │ │ │ │ + @ instruction: 0xf9a4f1e2 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r7, r3, r4, ror #20 │ │ │ │ - mlaseq r3, ip, sl, r7 │ │ │ │ + eorseq r7, r3, r4, lsr #19 │ │ │ │ + ldrsbteq r7, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0dd4010 │ │ │ │ - @ instruction: 0xf64ebfdd │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + @ instruction: 0xf64ebf7d │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x118544 │ │ │ │ sbcne pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x14cfc │ │ │ │ - ldrhteq r7, [r3], -ip │ │ │ │ - eorseq r7, r3, ip, lsr #21 │ │ │ │ + blx 0xfe814cfc │ │ │ │ + ldrshteq r7, [r3], -ip │ │ │ │ + eorseq r7, r3, ip, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0dd4010 │ │ │ │ - @ instruction: 0xf64ebfb3 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + @ instruction: 0xf64ebf53 │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x118598 │ │ │ │ andcs pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff594d50 │ │ │ │ - eorseq r7, r3, r0, lsr #22 │ │ │ │ - eorseq r7, r3, r0, lsl fp │ │ │ │ + blx 0x1d94d50 │ │ │ │ + eorseq r7, r3, r0, ror #20 │ │ │ │ + eorseq r7, r3, r0, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0dd4010 │ │ │ │ - @ instruction: 0xf64ebf89 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + @ instruction: 0xf64ebf29 │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x1185ec │ │ │ │ subcs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfeb14da4 │ │ │ │ - eorseq r7, r3, r4, lsl #23 │ │ │ │ - eorseq r7, r3, r4, ror fp │ │ │ │ + blx 0x1314da4 │ │ │ │ + eorseq r7, r3, r4, asr #21 │ │ │ │ + ldrhteq r7, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0dd4010 │ │ │ │ - @ instruction: 0xf64ebf5f │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + @ instruction: 0xf64ebeff │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x118640 │ │ │ │ addcs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe094df8 │ │ │ │ - eorseq r7, r3, r8, ror #23 │ │ │ │ - ldrsbteq r7, [r3], -r8 │ │ │ │ + blx 0x894df8 │ │ │ │ + eorseq r7, r3, r8, lsr #22 │ │ │ │ + eorseq r7, r3, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -73904,15 +73904,15 @@ │ │ │ │ strls r0, [r0], #-801 @ 0xfffffcdf │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnscc pc, #76, 2 │ │ │ │ blls 0x1fd1e4 │ │ │ │ @ instruction: 0xf0df9303 │ │ │ │ - andlt pc, r4, r7, ror pc @ │ │ │ │ + andlt pc, r4, r7, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -73924,15 +73924,15 @@ │ │ │ │ msreq CPSR_c, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ blls 0x1fd230 │ │ │ │ vst1.8 {d15-d16}, [r4], lr │ │ │ │ strls r9, [r0], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xffc4f0df │ │ │ │ + @ instruction: 0xff64f0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -73940,51 +73940,51 @@ │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ vmls.i d16, d16, d1[4] │ │ │ │ blls 0x1d9684 │ │ │ │ @ instruction: 0xf0dc9401 │ │ │ │ - andlt pc, r3, sp, asr #30 │ │ │ │ + andlt pc, r3, sp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd30 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ blmi 0xd8750 │ │ │ │ addscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9f8f219 │ │ │ │ - eorseq r7, r3, ip, lsr ip │ │ │ │ + @ instruction: 0xf998f219 │ │ │ │ + eorseq r7, r3, ip, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ vmvn.i32 d17, #327680 @ 0x00050000 │ │ │ │ blls 0x1d96e4 │ │ │ │ @ instruction: 0xf0dc9401 │ │ │ │ - andlt pc, r3, sp, lsl pc @ │ │ │ │ + @ instruction: 0xb003febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd30 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ blmi 0xd87b0 │ │ │ │ adccs pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9c8f219 │ │ │ │ - eorseq r7, r3, ip, asr #24 │ │ │ │ + @ instruction: 0xf968f219 │ │ │ │ + eorseq r7, r3, ip, lsl #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xf011b410 │ │ │ │ svclt 0x00140f01 │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x58854 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0048078b │ │ │ │ ldclmi 4, cr15, [pc], #-304 @ 0x585f4 │ │ │ │ @@ -74054,67 +74054,67 @@ │ │ │ │ stmibvs r2, {r2, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r2, r4, r5, r6, r7, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvnspl pc, #74448896 @ 0x4700000 │ │ │ │ + teqppl r8, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrsne pc, lr, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcs pc, ip, lr, asr #12 │ │ │ │ + sbcne pc, ip, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf91cf219 │ │ │ │ + @ instruction: 0xf8bcf219 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebafa64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #992] @ 0x3e0 │ │ │ │ stclne 6, cr4, [r0], #-12 │ │ │ │ @ instruction: 0x4608d016 │ │ │ │ @ instruction: 0xf8d16819 │ │ │ │ ldclvs 0, cr12, [r9, #-80] @ 0xffffffb0 │ │ │ │ svccc 0x0000f41c │ │ │ │ andle r4, r9, r1, lsl r4 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pop {r1, r3, r8, r9, fp, ip} │ │ │ │ blvs 0xff6a88d4 │ │ │ │ - ldmdalt r4!, {r1, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r4, {r1, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmdalt r6!, {r1, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x21a4f64e │ │ │ │ + svclt 0x00c6f0cd │ │ │ │ + mvnne pc, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbccs pc, r0, lr, asr #12 │ │ │ │ + andcs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 d7, d25, d4 │ │ │ │ - svclt 0x0000f8ed │ │ │ │ - eorseq r7, r3, r0, lsl lr │ │ │ │ + svclt 0x0000f88d │ │ │ │ + eorseq r7, r3, r0, asr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldmdavs sp, {r1, r2, r3, r9, sl, lr} │ │ │ │ - blx 0xfe394c0a │ │ │ │ + blx 0xb94c0a │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - blx 0xfe294c12 │ │ │ │ + blx 0xa94c12 │ │ │ │ vnmls.f32 s8, s26, s28 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ tstpcc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ stmib sp, {r2, r3, r4, sl, lr}^ │ │ │ │ strtmi r4, [fp], #-0 │ │ │ │ @ instruction: 0xf0ca6808 │ │ │ │ - andlt pc, r2, r3, lsl lr @ │ │ │ │ + @ instruction: 0xb002fdb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ addeq r7, fp, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74127,15 +74127,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orreq pc, r4, r0, lsl #2 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ - stc2l 0, cr15, [r8, #808]! @ 0x328 │ │ │ │ + stc2 0, cr15, [r8, #808] @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, sl, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74148,15 +74148,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvc pc, r4, r0, lsl #10 │ │ │ │ ldrdeq pc, [r8, -r0] │ │ │ │ - ldc2 0, cr15, [lr, #808]! @ 0x328 │ │ │ │ + ldc2l 0, cr15, [lr, #-808] @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74169,15 +74169,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicvc pc, r6, r0, lsl #10 │ │ │ │ ldrdeq pc, [ip, r0] │ │ │ │ - ldc2 0, cr15, [r4, #808] @ 0x328 │ │ │ │ + ldc2 0, cr15, [r4, #-808]! @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74190,67 +74190,67 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - stc2l 0, cr15, [sl, #-808]! @ 0xfffffcd8 │ │ │ │ + stc2 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, lsl r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafc80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - blx 0xfec14dc4 │ │ │ │ + blx 0x1414dc4 │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-293 @ 0xfffffedb │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - ldc2 0, cr15, [r6, #-808]! @ 0xfffffcd8 │ │ │ │ + ldc2l 0, cr15, [r6], {202} @ 0xca │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b74b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - blx 0x1f14e2c │ │ │ │ + blx 0x714e2c │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-326 @ 0xfffffeba │ │ │ │ tstpeq r8, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ - stc2 0, cr15, [r2, #-808] @ 0xfffffcd8 │ │ │ │ + stc2 0, cr15, [r2], #808 @ 0x328 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74263,15 +74263,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc SPSR_sxc, r0, lsl #10 │ │ │ │ orrseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - ldc2l 0, cr15, [r8], {202} @ 0xca │ │ │ │ + ldc2l 0, cr15, [r8], #-808 @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r7, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74284,15 +74284,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvs pc, r4, r0, lsl #10 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - stc2 0, cr15, [lr], #808 @ 0x328 │ │ │ │ + mcrr2 0, 12, pc, lr, cr10 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74305,15 +74305,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x41a4f200 │ │ │ │ strteq pc, [r4], #2256 @ 0x8d0 │ │ │ │ - stc2 0, cr15, [r4], {202} @ 0xca │ │ │ │ + stc2 0, cr15, [r4], #-808 @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74326,67 +74326,67 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61a5f500 │ │ │ │ streq pc, [r8, #-2256]! @ 0xfffff730 │ │ │ │ - mrrc2 0, 12, pc, sl, cr10 @ │ │ │ │ + blx 0xfff14faa │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r7, [fp], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xf99ef0ca │ │ │ │ + @ instruction: 0xf93ef0ca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ vmul.i8 d1, d16, d3 │ │ │ │ strtmi r5, [sl], #-428 @ 0xfffffe54 │ │ │ │ streq pc, [ip, #2256]! @ 0x8d0 │ │ │ │ - stc2 0, cr15, [r6], #-808 @ 0xfffffcd8 │ │ │ │ + blx 0xff215012 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq r7, fp, r6, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaff08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xf96af0ca │ │ │ │ + @ instruction: 0xf90af0ca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r6, [sl], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0x0630f8d0 │ │ │ │ - blx 0xffd1507a │ │ │ │ + blx 0xfe51507a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74399,15 +74399,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61b4f200 │ │ │ │ ssateq pc, #21, r0, asr #17 @ │ │ │ │ - blx 0xff2950ce │ │ │ │ + blx 0x1a950ce │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r7, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74420,15 +74420,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0738f8d0 │ │ │ │ - blx 0xfe815122 │ │ │ │ + blx 0x1015122 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74441,15 +74441,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x71bcf200 │ │ │ │ sbfxeq pc, r0, #17, #29 │ │ │ │ - blx 0x1d95176 │ │ │ │ + blx 0x595176 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74462,15 +74462,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x13151ca │ │ │ │ + blx 0xffb151c8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r7, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74483,15 +74483,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ biceq pc, r4, r0, lsl #12 │ │ │ │ stmiaeq r4, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x89521e │ │ │ │ + blx 0xff09521c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74504,15 +74504,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppne r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xffe15270 │ │ │ │ + blx 0xfe615270 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74525,15 +74525,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicne pc, ip, r0, lsl #12 │ │ │ │ stmibeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xff3952c4 │ │ │ │ + blx 0x1b952c4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74546,15 +74546,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs CPSR_sc, r0, lsl #10 │ │ │ │ beq 0x149732c │ │ │ │ - blx 0xfe915318 │ │ │ │ + blx 0x1115318 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74567,15 +74567,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscs pc, r4, r0, lsl #12 │ │ │ │ beq 0xff597380 │ │ │ │ - blx 0x1e9536c │ │ │ │ + blx 0x69536c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74588,15 +74588,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppcc r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ bleq 0x16973d4 │ │ │ │ - blx 0x14153c0 │ │ │ │ + @ instruction: 0xf9eef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74609,15 +74609,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscc pc, ip, r0, lsl #12 │ │ │ │ bleq 0xff797428 │ │ │ │ - blx 0x995414 │ │ │ │ + @ instruction: 0xf9c4f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74630,15 +74630,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcleq 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ - @ instruction: 0xf9faf0ca │ │ │ │ + @ instruction: 0xf99af0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74651,15 +74651,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnmi pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [r4], #832 @ 0x340 │ │ │ │ - @ instruction: 0xf9d0f0ca │ │ │ │ + @ instruction: 0xf970f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74672,15 +74672,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrpl (UNDEF: 104), r0 │ │ │ │ stcleq 8, cr15, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ - @ instruction: 0xf9a6f0ca │ │ │ │ + @ instruction: 0xf946f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74693,15 +74693,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnpl pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [ip, #832]! @ 0x340 │ │ │ │ - @ instruction: 0xf97cf0ca │ │ │ │ + @ instruction: 0xf91cf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74714,69 +74714,69 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs SPSR_sxc, r0, lsl #10 │ │ │ │ mrceq 8, 3, APSR_nzcv, cr0, cr0, {6} │ │ │ │ - @ instruction: 0xf952f0ca │ │ │ │ + @ instruction: 0xf8f2f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb04b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fd8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r5, r5, r3 │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0c9681f │ │ │ │ - @ instruction: 0x4604fe97 │ │ │ │ + @ instruction: 0x4604fe37 │ │ │ │ @ instruction: 0xf0c94630 │ │ │ │ - bmi 0x4d8d20 │ │ │ │ + bmi 0x4d8ba0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r2, #-1053] @ 0xfffffbe3 │ │ │ │ mvnsvs pc, r0, lsl #12 │ │ │ │ @ instruction: 0xf8d0443b │ │ │ │ @ instruction: 0xf0ca0ef4 │ │ │ │ - andlt pc, r5, r7, asr #18 │ │ │ │ + andlt pc, r5, r7, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addeq r6, fp, r0, lsl #25 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #268435456 @ 0x10000000 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - stcllt 0, cr15, [r2, #-828] @ 0xfffffcc4 │ │ │ │ + stcllt 0, cr15, [r2], #828 @ 0x33c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb0538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d26, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc7178 │ │ │ │ strls r0, [r0], #-3960 @ 0xfffff088 │ │ │ │ - @ instruction: 0xf8baf0ca │ │ │ │ + @ instruction: 0xf85af0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74788,15 +74788,15 @@ │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc71fc │ │ │ │ strls r0, [r0], #-4092 @ 0xfffff004 │ │ │ │ - @ instruction: 0xf892f0ca │ │ │ │ + @ instruction: 0xf832f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b6bba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74808,15 +74808,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf1ac182a │ │ │ │ @ instruction: 0xf85c0178 │ │ │ │ strls r0, [r0], #-3192 @ 0xfffff388 │ │ │ │ - @ instruction: 0xf86af0ca │ │ │ │ + @ instruction: 0xf80af0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74828,15 +74828,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc010c │ │ │ │ strls r0, [r0], #-12 │ │ │ │ - @ instruction: 0xf842f0ca │ │ │ │ + @ instruction: 0xffe2f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74848,15 +74848,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc0190 │ │ │ │ strls r0, [r0], #-144 @ 0xffffff70 │ │ │ │ - @ instruction: 0xf81af0ca │ │ │ │ + @ instruction: 0xffbaf0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74868,15 +74868,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc718a │ │ │ │ strls r0, [r0], #-276 @ 0xfffffeec │ │ │ │ - @ instruction: 0xfff2f0c9 │ │ │ │ + @ instruction: 0xff92f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74888,15 +74888,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc71cc │ │ │ │ strls r0, [r0], #-408 @ 0xfffffe68 │ │ │ │ - @ instruction: 0xffcaf0c9 │ │ │ │ + @ instruction: 0xff6af0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74908,15 +74908,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7107 │ │ │ │ strls r0, [r0], #-540 @ 0xfffffde4 │ │ │ │ - @ instruction: 0xffa2f0c9 │ │ │ │ + @ instruction: 0xff42f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74928,15 +74928,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7128 │ │ │ │ strls r0, [r0], #-672 @ 0xfffffd60 │ │ │ │ - @ instruction: 0xff7af0c9 │ │ │ │ + @ instruction: 0xff1af0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74948,15 +74948,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7149 │ │ │ │ strls r0, [r0], #-804 @ 0xfffffcdc │ │ │ │ - @ instruction: 0xff52f0c9 │ │ │ │ + cdp2 0, 15, cr15, cr2, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74968,15 +74968,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc716a │ │ │ │ strls r0, [r0], #-936 @ 0xfffffc58 │ │ │ │ - @ instruction: 0xff2af0c9 │ │ │ │ + cdp2 0, 12, cr15, cr10, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74988,15 +74988,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc412c │ │ │ │ strls r0, [r0], #-1068 @ 0xfffffbd4 │ │ │ │ - @ instruction: 0xff02f0c9 │ │ │ │ + cdp2 0, 10, cr15, cr2, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, sl, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75008,15 +75008,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc6196 │ │ │ │ strls r0, [r0], #-1200 @ 0xfffffb50 │ │ │ │ - cdp2 0, 13, cr15, cr10, cr9, {6} │ │ │ │ + cdp2 0, 7, cr15, cr10, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75028,15 +75028,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc5134 │ │ │ │ strls r0, [r0], #-1332 @ 0xfffffacc │ │ │ │ - cdp2 0, 11, cr15, cr2, cr9, {6} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75048,15 +75048,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61b7 │ │ │ │ strls r0, [r0], #-1464 @ 0xfffffa48 │ │ │ │ - cdp2 0, 8, cr15, cr10, cr9, {6} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75068,15 +75068,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc613c │ │ │ │ strls r0, [r0], #-1596 @ 0xfffff9c4 │ │ │ │ - cdp2 0, 6, cr15, cr2, cr9, {6} │ │ │ │ + cdp2 0, 0, cr15, cr2, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75088,15 +75088,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61d8 │ │ │ │ strls r0, [r0], #-1728 @ 0xfffff940 │ │ │ │ - cdp2 0, 3, cr15, cr10, cr9, {6} │ │ │ │ + ldc2l 0, cr15, [sl, #804] @ 0x324 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75108,15 +75108,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc7144 │ │ │ │ strls r0, [r0], #-1860 @ 0xfffff8bc │ │ │ │ - cdp2 0, 1, cr15, cr2, cr9, {6} │ │ │ │ + ldc2 0, cr15, [r2, #804]! @ 0x324 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b66ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75128,15 +75128,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61f9 │ │ │ │ strls r0, [r0], #-1992 @ 0xfffff838 │ │ │ │ - stc2l 0, cr15, [sl, #804]! @ 0x324 │ │ │ │ + stc2 0, cr15, [sl, #804] @ 0x324 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75148,15 +75148,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc014c │ │ │ │ strls r0, [r0], #-2124 @ 0xfffff7b4 │ │ │ │ - stc2l 0, cr15, [r2, #804] @ 0x324 │ │ │ │ + stc2l 0, cr15, [r2, #-804]! @ 0xfffffcdc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75168,15 +75168,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc610d │ │ │ │ strls r0, [r0], #-2256 @ 0xfffff730 │ │ │ │ - ldc2 0, cr15, [sl, #804] @ 0x324 │ │ │ │ + ldc2 0, cr15, [sl, #-804]! @ 0xfffffcdc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75188,15 +75188,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc1154 │ │ │ │ strls r0, [r0], #-2388 @ 0xfffff6ac │ │ │ │ - ldc2l 0, cr15, [r2, #-804]! @ 0xfffffcdc │ │ │ │ + ldc2 0, cr15, [r2, #-804] @ 0xfffffcdc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75208,15 +75208,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc11d8 │ │ │ │ strls r0, [r0], #-2520 @ 0xfffff628 │ │ │ │ - stc2l 0, cr15, [sl, #-804] @ 0xfffffcdc │ │ │ │ + stc2l 0, cr15, [sl], #804 @ 0x324 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75228,15 +75228,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc215c │ │ │ │ strls r0, [r0], #-2652 @ 0xfffff5a4 │ │ │ │ - stc2 0, cr15, [r2, #-804]! @ 0xfffffcdc │ │ │ │ + stc2l 0, cr15, [r2], {201} @ 0xc9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75254,47 +75254,47 @@ │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmpl r3, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdblt ip, {r0, r1, r3, sl, lr}^ │ │ │ │ msrcc (UNDEF: 100), r0 │ │ │ │ @ instruction: 0xf8d04622 │ │ │ │ andlt r0, r3, r4, ror #22 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldcllt 0, cr15, [r6], {201} @ 0xc9 │ │ │ │ + ldcllt 0, cr15, [r6], #-804 @ 0xfffffcdc │ │ │ │ msrvs CPSR_fsx, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ andlt r0, r3, r0, ror #21 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stcllt 0, cr15, [ip], {201} @ 0xc9 │ │ │ │ + stcllt 0, cr15, [ip], #-804 @ 0xfffffcdc │ │ │ │ ldrsbteq pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf0c9460d │ │ │ │ - blmi 0x8184d4 │ │ │ │ + blmi 0x818354 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d3 │ │ │ │ vrshr.s64 d23, d0, #64 │ │ │ │ ldrmi r2, [r8], #-661 @ 0xfffffd6b │ │ │ │ ldrmi r6, [r3], #-2066 @ 0xfffff7ee │ │ │ │ vmla.i8 d27, d27, d28 │ │ │ │ vshl.s64 , q12, #0 │ │ │ │ mulls r0, r1, r5 │ │ │ │ @ instruction: 0xf6054622 │ │ │ │ @ instruction: 0xf8d5416c │ │ │ │ @ instruction: 0xf0c90c6c │ │ │ │ - andlt pc, r3, r5, asr #25 │ │ │ │ + andlt pc, r3, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d11, d16 │ │ │ │ @ instruction: 0xf2c034f8 │ │ │ │ mulls r0, r1, r4 │ │ │ │ @ instruction: 0xf604462a │ │ │ │ @ instruction: 0xf8d431e8 │ │ │ │ @ instruction: 0xf0c90be8 │ │ │ │ - andlt pc, r3, pc, lsr #25 │ │ │ │ + andlt pc, r3, pc, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r6, fp, r0, lsl #9 │ │ │ │ addeq r6, fp, r4, lsr r4 │ │ │ │ @@ -75304,249 +75304,249 @@ │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmppvs pc, ip, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r0], #880 @ 0x370 │ │ │ │ - ldcllt 0, cr15, [r2], #-804 @ 0xfffffcdc │ │ │ │ + ldclt 0, cr15, [r2], {201} @ 0xc9 │ │ │ │ addeq r6, fp, ip, lsr #7 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmnppl r4, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r4, #-880]! @ 0xfffffc90 │ │ │ │ - mrrclt 0, 12, pc, sl, cr9 @ │ │ │ │ + bllt 0xfff15f1c │ │ │ │ addeq r6, fp, ip, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb0e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0c80ff8 │ │ │ │ - bmi 0x5190fc │ │ │ │ + bmi 0x518f7c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6014604 │ │ │ │ @ instruction: 0xf85c51f8 │ │ │ │ ldcvs 0, cr2, [fp], {2} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0c96808 │ │ │ │ - @ instruction: 0xf646fc37 │ │ │ │ + @ instruction: 0xf646fbd7 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ rsceq pc, ip, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0ce6819 │ │ │ │ - svclt 0x0000be79 │ │ │ │ + svclt 0x0000be19 │ │ │ │ addeq r6, fp, ip, lsr r3 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf0cc461a │ │ │ │ - svclt 0x0000bec7 │ │ │ │ + svclt 0x0000be67 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb0e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vmls.i d20, d16, d0[4] │ │ │ │ @ instruction: 0x46070495 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0cc6c60 │ │ │ │ - ldmib r4, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cc1011 │ │ │ │ - @ instruction: 0x4633fe13 │ │ │ │ + @ instruction: 0x4633fdb3 │ │ │ │ strtmi r6, [sl], -r1, ror #25 │ │ │ │ @ instruction: 0xf0cd200b │ │ │ │ - @ instruction: 0x6c61fa97 │ │ │ │ + @ instruction: 0x6c61fa37 │ │ │ │ stcvs 6, cr4, [r0, #-168]! @ 0xffffff58 │ │ │ │ - @ instruction: 0xf852f0cd │ │ │ │ - stc2l 0, cr15, [ip], #800 @ 0x320 │ │ │ │ + @ instruction: 0xfff2f0cc │ │ │ │ + stc2 0, cr15, [ip], {200} @ 0xc8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ - @ instruction: 0xf0cd4605 │ │ │ │ - stcvs 8, cr15, [r1, #-300]! @ 0xfffffed4 │ │ │ │ + @ instruction: 0xf0cc4605 │ │ │ │ + stcvs 15, cr15, [r1, #-940]! @ 0xfffffc54 │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff44f0cc │ │ │ │ + cdp2 0, 14, cr15, cr4, cr12, {6} │ │ │ │ ldrtmi r6, [r8], -r1, ror #24 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldcllt 0, cr15, [r6, #816]! @ 0x330 │ │ │ │ + ldclt 0, cr15, [r6, #816] @ 0x330 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ bfi r4, sl, (invalid: 12:9) │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb0edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - cdp2 0, 2, cr15, cr8, cr12, {6} │ │ │ │ + stc2l 0, cr15, [r8, #816] @ 0x330 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cc6cda │ │ │ │ - svclt 0x0000be1d │ │ │ │ + svclt 0x0000bdbd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb0f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2 0, cr15, [r6], #800 @ 0x320 │ │ │ │ + mrrc2 0, 12, pc, r6, cr8 @ │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf0cd4621 │ │ │ │ - @ instruction: 0x4631f815 │ │ │ │ + @ instruction: 0xf0cc4621 │ │ │ │ + @ instruction: 0x4631ffb5 │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cc4200 │ │ │ │ - qasxmi pc, r1, r1 @ │ │ │ │ + @ instruction: 0x4621fed1 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0cc4200 │ │ │ │ - strtmi pc, [r9], -fp, lsr #30 │ │ │ │ + strtmi pc, [r9], -fp, asr #29 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cc4200 │ │ │ │ - strtmi pc, [sl], -r5, lsr #30 │ │ │ │ + strtmi pc, [sl], -r5, asr #29 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r4, #816]! @ 0x330 │ │ │ │ + ldc2 0, cr15, [r4, #816] @ 0x330 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cc40f8 │ │ │ │ - svclt 0x0000bff7 │ │ │ │ + svclt 0x0000bf97 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r7, lsl #12 │ │ │ │ strbtmi pc, [r0], #580 @ 0x244 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - stc2 0, cr15, [r0], {200} @ 0xc8 │ │ │ │ + stc2 0, cr15, [r0], #-800 @ 0xfffffce0 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ - ldc2 0, cr15, [r0, #816]! @ 0x330 │ │ │ │ + ldc2l 0, cr15, [r0, #-816] @ 0xfffffcd0 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stclvs 12, cr6, [r0], #-900 @ 0xfffffc7c │ │ │ │ - blx 0x6960d4 │ │ │ │ + @ instruction: 0xf9b8f0ce │ │ │ │ @ instruction: 0x1011e9d4 │ │ │ │ - stc2 0, cr15, [sl, #816] @ 0x330 │ │ │ │ + stc2 0, cr15, [sl, #-816]! @ 0xfffffcd0 │ │ │ │ ldrtmi r6, [r2], -r1, ror #24 │ │ │ │ @ instruction: 0xf0cc6d20 │ │ │ │ - ldrtmi pc, [sl], -pc, asr #31 @ │ │ │ │ + ldrtmi pc, [sl], -pc, ror #30 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xffcaf0cc │ │ │ │ + @ instruction: 0xff6af0cc │ │ │ │ strtmi r6, [sl], -r1, lsr #26 │ │ │ │ @ instruction: 0xf0cd4608 │ │ │ │ - stclvs 13, cr15, [r1], #-172 @ 0xffffff54 │ │ │ │ + stclvs 12, cr15, [r1], #-812 @ 0xfffffcd4 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 0, cr15, [r4, #-816]! @ 0xfffffcd0 │ │ │ │ + ldclt 0, cr15, [r4, #-816] @ 0xfffffcd0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r1, r7, lsl #12 │ │ │ │ - mcrr2 0, 12, pc, ip, cr8 @ │ │ │ │ + blx 0xffb9610e │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ eorcs r4, r7, r1, lsl r6 │ │ │ │ - blx 0xff19611c │ │ │ │ + blx 0x199611c │ │ │ │ smlabbcs r0, r8, r3, fp │ │ │ │ vmax.s8 d20, d4, d24 │ │ │ │ vmls.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf0cc0495 │ │ │ │ - strls pc, [r1, #-3441] @ 0xfffff28f │ │ │ │ + strls pc, [r1, #-3345] @ 0xfffff2ef │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ smlattls r0, r1, ip, r6 │ │ │ │ @ instruction: 0xf0ce6c60 │ │ │ │ - stmib sp, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stclvs 5, cr7, [r2], #-0 │ │ │ │ ldrmi r6, [r0], -r3, ror #25 │ │ │ │ @ instruction: 0xf0ce4619 │ │ │ │ - ldmib r4, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cc1011 │ │ │ │ - stclvs 13, cr15, [r1], #-268 @ 0xfffffef4 │ │ │ │ + stclvs 12, cr15, [r1], #-908 @ 0xfffffc74 │ │ │ │ stcvs 6, cr4, [r0, #-200]! @ 0xffffff38 │ │ │ │ - @ instruction: 0xff88f0cc │ │ │ │ + @ instruction: 0xff28f0cc │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - stcvs 15, cr15, [r1, #-524]! @ 0xfffffdf4 │ │ │ │ + stcvs 15, cr15, [r1, #-140]! @ 0xffffff74 │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - stc2l 0, cr15, [r4], #820 @ 0x334 │ │ │ │ + stc2 0, cr15, [r4], {205} @ 0xcd │ │ │ │ strbmi r6, [r8], -r1, ror #24 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc47f0 │ │ │ │ - @ instruction: 0xf0c8bd2d │ │ │ │ - strmi pc, [r0], r5, asr #24 │ │ │ │ + @ instruction: 0xf0c8bccd │ │ │ │ + strmi pc, [r0], r5, ror #23 │ │ │ │ strbtmi pc, [r0], #580 @ 0x244 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - ldc2 0, cr15, [lr], #-800 @ 0xfffffce0 │ │ │ │ + blx 0xff816192 │ │ │ │ @ instruction: 0x46824631 │ │ │ │ @ instruction: 0xf0d14640 │ │ │ │ - @ instruction: 0x4639fef7 │ │ │ │ + @ instruction: 0x4639fe97 │ │ │ │ @ instruction: 0xf0d14650 │ │ │ │ - @ instruction: 0x4652fef3 │ │ │ │ + @ instruction: 0x4652fe93 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf868f0cf │ │ │ │ + @ instruction: 0xf808f0cf │ │ │ │ ldrbmi r6, [r0], -r1, ror #25 │ │ │ │ - mcr2 0, 7, pc, cr10, cr1, {6} @ │ │ │ │ + mcr2 0, 4, pc, cr10, cr1, {6} @ │ │ │ │ @ instruction: 0x46414652 │ │ │ │ - @ instruction: 0xf0cf4640 │ │ │ │ - stclvs 8, cr15, [r1], #380 @ 0x17c │ │ │ │ + @ instruction: 0xf0ce4640 │ │ │ │ + stclvs 15, cr15, [r1], #1020 @ 0x3fc │ │ │ │ strbmi r6, [r2], -r0, ror #24 │ │ │ │ - @ instruction: 0xff86f0d1 │ │ │ │ + @ instruction: 0xff26f0d1 │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb10b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - ldc2 0, cr15, [sl, #816] @ 0x330 │ │ │ │ + ldc2 0, cr15, [sl, #-816]! @ 0xfffffcd0 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cc6cda │ │ │ │ - @ instruction: 0x4621fd33 │ │ │ │ + @ instruction: 0x4621fcd3 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stcllt 0, cr15, [r6, #816]! @ 0x330 │ │ │ │ + stclt 0, cr15, [r6, #816] @ 0x330 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb10e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xff21621a │ │ │ │ + blx 0x1a1621a │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - @ instruction: 0xff96f0cc │ │ │ │ + @ instruction: 0xff36f0cc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7614070 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb1114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c84604 │ │ │ │ - @ instruction: 0x4605fbb1 │ │ │ │ - blx 0xfec1624a │ │ │ │ + @ instruction: 0x4605fb51 │ │ │ │ + blx 0x141624a │ │ │ │ strmi r4, [r7], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - @ instruction: 0x4631fa75 │ │ │ │ + @ instruction: 0x4631fa15 │ │ │ │ @ instruction: 0xf0ce4638 │ │ │ │ - @ instruction: 0x463afa71 │ │ │ │ + @ instruction: 0x463afa11 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfe916278 │ │ │ │ + blx 0x1116278 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cd2210 │ │ │ │ - ldrtmi pc, [r1], -r3, ror #16 @ │ │ │ │ + ldrtmi pc, [r1], -r3, lsl #16 @ │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf85ef0cd │ │ │ │ + @ instruction: 0xfffef0cc │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0cd4622 │ │ │ │ - @ instruction: 0x4629fa93 │ │ │ │ + @ instruction: 0x4629fa33 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cc40f8 │ │ │ │ - svclt 0x0000bca5 │ │ │ │ + svclt 0x0000bc45 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [r4], -r3, lsl #16 │ │ │ │ ldmdbvs lr, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @@ -75629,18 +75629,18 @@ │ │ │ │ stmdbvs r2!, {r0, r1, r8, r9, ip, lr}^ │ │ │ │ tstpl r3, #454656 @ 0x6f000 │ │ │ │ ldmeq fp, {r0, r1, r3, r4, r6, r9, lr} │ │ │ │ svclt 0x00a84293 │ │ │ │ cmnvs r3, r3, lsl r6 │ │ │ │ strbtmi pc, [r0], #580 @ 0x244 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - blx 0x2963fe │ │ │ │ + blx 0xfea963fc │ │ │ │ @ instruction: 0xf0c86560 │ │ │ │ - strvs pc, [r0, #2821]! @ 0xb05 │ │ │ │ - blx 0x11640a │ │ │ │ + strvs pc, [r0, #2725]! @ 0xaa5 │ │ │ │ + blx 0xfe916408 │ │ │ │ andcs r6, r0, r0, lsr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50181f0 │ │ │ │ @ instruction: 0xf858584f │ │ │ │ @@ -75669,37 +75669,37 @@ │ │ │ │ svceq 0x002be789 │ │ │ │ ldr r6, [ip, -r3, lsr #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb136c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ blmi 0xda634 │ │ │ │ strdls r2, [r0], -ip │ │ │ │ - blx 0x181690a │ │ │ │ - eorseq r7, r3, r4, lsr #28 │ │ │ │ + blx 0x16908 │ │ │ │ + eorseq r7, r3, r4, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb1394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ @ instruction: 0xf0c8681d │ │ │ │ - bmi 0x459e48 │ │ │ │ + bmi 0x459cc8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ cmnpvs ip, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dc181c │ │ │ │ strtmi r0, [fp], #-3708 @ 0xfffff184 │ │ │ │ @ instruction: 0xf0c99400 │ │ │ │ - andlt pc, r3, r5, lsl #19 │ │ │ │ + andlt pc, r3, r5, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r5, fp, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75711,150 +75711,150 @@ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ andeq r1, lr, #37888 @ 0x9400 │ │ │ │ suble r2, r1, r0, lsl #24 │ │ │ │ cmnle r1, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldcllt 0, cr15, [r4, #-820] @ 0xfffffccc │ │ │ │ + ldcllt 0, cr15, [r4], #820 @ 0x334 │ │ │ │ blcs 0x87078 │ │ │ │ stccs 1, cr13, [r0], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0x4622d030 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc40f0 │ │ │ │ - ldmiblt ip, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmiblt ip, {r0, r1, r3, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ cmnle r6, r0, lsl #22 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc40f0 │ │ │ │ - cmplt ip, sp, asr #22 │ │ │ │ + smlalttlt fp, ip, sp, sl │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - cdplt 0, 1, cr15, cr10, cr12, {6} │ │ │ │ + ldclt 0, cr15, [sl, #816]! @ 0x330 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ cmnle r4, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - cdplt 0, 6, cr15, cr6, cr12, {6} │ │ │ │ + cdplt 0, 0, cr15, cr6, cr12, {6} │ │ │ │ teqle sl, r0, lsl #22 │ │ │ │ bfc r2, #8, #5 │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0c89301 │ │ │ │ - andscs pc, pc, #3948544 @ 0x3c4000 │ │ │ │ + andscs pc, pc, #2375680 @ 0x244000 │ │ │ │ ldclvs 6, cr4, [r1], #28 │ │ │ │ - ldc2l 0, cr15, [r8, #816]! @ 0x330 │ │ │ │ + ldc2 0, cr15, [r8, #816] @ 0x330 │ │ │ │ stmdblt r3!, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cc2201 │ │ │ │ - ldrtmi pc, [sl], -pc, asr #28 @ │ │ │ │ + ldrtmi pc, [sl], -pc, ror #27 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc40f0 │ │ │ │ - ldclvs 12, cr11, [r0], #812 @ 0x32c │ │ │ │ + ldclvs 12, cr11, [r0], #428 @ 0x1ac │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0cd4629 │ │ │ │ - strb pc, [fp, fp, lsr #27]! @ │ │ │ │ + strb pc, [fp, fp, asr #26]! @ │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - stc2 0, cr15, [r0, #820]! @ 0x334 │ │ │ │ + stc2l 0, cr15, [r0, #-820] @ 0xfffffccc │ │ │ │ vaba.s8 d30, d20, d2 │ │ │ │ vmla.f d20, d16, d0[4] │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - ldc2 0, cr15, [r4, #820] @ 0x334 │ │ │ │ + ldc2 0, cr15, [r4, #-820]! @ 0xfffffccc │ │ │ │ vabd.s8 d30, d20, d24 │ │ │ │ vmla.i d20, d16, d0[4] │ │ │ │ movwcs r0, #4245 @ 0x1095 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0cd6cc0 │ │ │ │ - ldr pc, [r9, r9, lsl #27]! │ │ │ │ + ldr pc, [r9, r9, lsr #26]! │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - ldc2l 0, cr15, [lr, #-820]! @ 0xfffffccc │ │ │ │ + ldc2 0, cr15, [lr, #-820] @ 0xfffffccc │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46010395 │ │ │ │ ldclvs 2, cr2, [r8], {31} │ │ │ │ - cdp2 0, 0, cr15, cr10, cr12, {6} │ │ │ │ + stc2 0, cr15, [sl, #816]! @ 0x330 │ │ │ │ vaba.s8 q15, q2, q15 │ │ │ │ vmla.f d20, d16, d0[4] │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ stclvs 14, cr1, [r8], {98} @ 0x62 │ │ │ │ @ instruction: 0xf0cd4629 │ │ │ │ - str pc, [pc, r9, ror #26] │ │ │ │ + str pc, [pc, r9, lsl #26] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ cmnlt fp, #22020096 @ 0x1500000 │ │ │ │ stmdale r4!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrlt r6, [r1], #3143 @ 0xc47 │ │ │ │ - @ instruction: 0xf980f0c8 │ │ │ │ + @ instruction: 0xf920f0c8 │ │ │ │ @ instruction: 0xf0c84680 │ │ │ │ - @ instruction: 0x4606f97d │ │ │ │ + @ instruction: 0x4606f91d │ │ │ │ @ instruction: 0xf0c82000 │ │ │ │ - andscs pc, pc, #816 @ 0x330 │ │ │ │ + andscs pc, pc, #13504 @ 0x34c0 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cc4630 │ │ │ │ - @ instruction: 0x4632fbf9 │ │ │ │ + @ instruction: 0x4632fb99 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r6, #-816] @ 0xfffffcd0 │ │ │ │ + ldc2l 0, cr15, [r6], #816 @ 0x330 │ │ │ │ rsccs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cc4630 │ │ │ │ - andcs pc, r9, pc, ror #23 │ │ │ │ + andcs pc, r9, pc, lsl #23 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cd7800 │ │ │ │ - @ instruction: 0xb002feb1 │ │ │ │ + andlt pc, r2, r1, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmle r4!, {r0, r1, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f021 │ │ │ │ andeq sl, r5, sp, ror r3 │ │ │ │ andeq sl, r5, r7, lsr #10 │ │ │ │ andeq sl, r5, r1, asr r5 │ │ │ │ andeq sl, r5, sp, ror #7 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cc221f │ │ │ │ - strtmi pc, [sl], -fp, asr #23 │ │ │ │ + strtmi pc, [sl], -fp, ror #22 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd41f0 │ │ │ │ - bmi 0x1809500 │ │ │ │ + bmi 0x1809380 │ │ │ │ svcne 0x0070ee1d │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ vshl.s8 d20, d3, d11 │ │ │ │ vshr.s64 , q12, #64 │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ @ instruction: 0xf5002500 │ │ │ │ @ instruction: 0xf8d06170 │ │ │ │ @ instruction: 0xf0c90f00 │ │ │ │ - andlt pc, r2, fp, ror r8 @ │ │ │ │ + andlt pc, r2, fp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f32 s8, s26, s24 │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ @@ -75864,15 +75864,15 @@ │ │ │ │ ldmdbne sl, {r0, r1, r3, r7, fp, ip, lr} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ rscscc pc, r8, fp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r4, r0, lsl #12 │ │ │ │ svceq 0x0084f8d0 │ │ │ │ - @ instruction: 0xf856f0c9 │ │ │ │ + @ instruction: 0xfff6f0c8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ bmi 0xf3ac60 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @@ -75881,16 +75881,16 @@ │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, sl, fp}^ │ │ │ │ - @ instruction: 0xf0c92500 │ │ │ │ - andlt pc, r2, r3, lsr r8 @ │ │ │ │ + @ instruction: 0xf0c82500 │ │ │ │ + ldrdlt pc, [r2], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmls.f32 s8, s26, s21 │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ @@ -75899,74 +75899,74 @@ │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdbne sl, {r0, r4, r7, r8} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf810f0c9 │ │ │ │ + @ instruction: 0xffb0f0c8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0c881f0 │ │ │ │ - strmi pc, [r0], fp, lsr #17 │ │ │ │ - @ instruction: 0xf8a8f0c8 │ │ │ │ + strmi pc, [r0], fp, asr #16 │ │ │ │ + @ instruction: 0xf848f0c8 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr, #-800] @ 0xfffffce0 │ │ │ │ + ldc2l 0, cr15, [lr], #800 @ 0x320 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - blx 0x99687a │ │ │ │ + blx 0xff196878 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cc4640 │ │ │ │ - @ instruction: 0xe729fcdf │ │ │ │ - @ instruction: 0xf896f0c8 │ │ │ │ + @ instruction: 0xe729fc7f │ │ │ │ + @ instruction: 0xf836f0c8 │ │ │ │ rscscs r4, pc, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - andscs pc, pc, r7, lsl fp @ │ │ │ │ - stc2l 0, cr15, [r8, #-800] @ 0xfffffce0 │ │ │ │ + @ instruction: 0x201ffab7 │ │ │ │ + stc2l 0, cr15, [r8], #800 @ 0x320 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf0ce4628 │ │ │ │ - @ instruction: 0x462af83b │ │ │ │ + @ instruction: 0xf0cd4628 │ │ │ │ + @ instruction: 0x462affdb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc41f0 │ │ │ │ - svclt 0x0000bd25 │ │ │ │ + svclt 0x0000bcc5 │ │ │ │ addeq r5, fp, r0, asr #22 │ │ │ │ strdeq r5, [fp], r6 │ │ │ │ addeq r5, fp, ip, lsr #21 │ │ │ │ addeq r5, fp, r6, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb179c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ svcvs 0x0043b90b │ │ │ │ andcs fp, r0, fp, ror #2 │ │ │ │ - stc2 0, cr15, [r4, #-800]! @ 0xfffffce0 │ │ │ │ + stc2l 0, cr15, [r4], {200} @ 0xc8 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0ce4008 │ │ │ │ - andcs fp, r0, r1, asr #19 │ │ │ │ + andcs fp, r0, r1, ror #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb17dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r2, r9, sl, lr} │ │ │ │ svcvs 0x0085695b │ │ │ │ svclt 0x0048039b │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ @ instruction: 0x012db1b5 │ │ │ │ addcs r2, r1, r6, lsl #2 │ │ │ │ - blx 0xff39692a │ │ │ │ + blx 0x1b9692a │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r2, r8, r9, sp, lr}^ │ │ │ │ stmib r0, {r3, r8, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf884330a │ │ │ │ strdcs r3, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -75978,15 +75978,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb1838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ beq 0x111e620 │ │ │ │ subsne lr, r0, r3, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ eorscs sp, pc, r3 │ │ │ │ - @ instruction: 0xf8f4f0cc │ │ │ │ + @ instruction: 0xf894f0cc │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb1864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ @@ -75996,15 +75996,15 @@ │ │ │ │ subsne lr, r3, r0, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ vhadd.s8 d29, d4, d11 │ │ │ │ vmla.f d20, d16, d0[4] │ │ │ │ @ instruction: 0xf04f0195 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ stclvs 3, cr3, [r8, #1020] @ 0x3fc │ │ │ │ - blx 0x2969d0 │ │ │ │ + @ instruction: 0xf9a8f0ce │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrbeq fp, [fp], r8, lsl #26 │ │ │ │ @ instruction: 0xe7ead5f7 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @@ -76023,55 +76023,55 @@ │ │ │ │ ldrbtmi r2, [r8], #-917 @ 0xfffffc6b │ │ │ │ vadd.i8 d22, d12, d0 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8} │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ @ instruction: 0xf0c80f18 │ │ │ │ - svclt 0x0000bed5 │ │ │ │ + svclt 0x0000be75 │ │ │ │ addeq r5, fp, r2, ror r8 │ │ │ │ ldrlt r0, [r0], #-2699 @ 0xfffff575 │ │ │ │ stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - andeq pc, pc, #1 │ │ │ │ + streq pc, [pc], #-1 @ 0x5a718 │ │ │ │ + andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - tstvs r3, r3, lsl #8 │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + tstvs r3, r1, lsl #4 │ │ │ │ movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ - andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ - smlabtne r1, r1, r3, pc @ │ │ │ │ - blmi 0x1988ac │ │ │ │ - cmpvs r1, r3, asr #32 │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + @ instruction: 0xf85d4103 │ │ │ │ + cmpvs r2, r4, lsl #22 │ │ │ │ + smlabtcc r1, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vsubw.u8 q9, , d1 │ │ │ │ - vmlal.u q10, d1, d2[0] │ │ │ │ - vqdmulh.s q9, , d2[0] │ │ │ │ - addsmi r3, sl, r3, lsl #2 │ │ │ │ - bl 0x132964 │ │ │ │ - stmib r0, {r2, r3, r6, r8, r9}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ + movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + bl 0xe6b68 │ │ │ │ + subseq r0, fp, ip, asr #4 │ │ │ │ + stmib r0, {r0, r7, sp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - andcs r2, r1, #134217729 @ 0x8000001 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - bl 0xea9d4 │ │ │ │ - beq 0xfe31b094 │ │ │ │ - orrne pc, r1, r1, asr #7 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - andmi lr, r0, #192, 18 @ 0x300000 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - addvs r4, r3, r4, lsl #22 │ │ │ │ + vmlsl.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0031c81 │ │ │ │ + andcs r0, r1, #28, 6 @ 0x70000000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + bl 0xf299c │ │ │ │ + subvs r0, r2, ip, asr #4 │ │ │ │ + andvs r0, r1, r9, asr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ blx 0x181cbd8 │ │ │ │ bleq 0xff3199b4 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ @@ -76079,48 +76079,48 @@ │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt fp, [r0], #-715 @ 0xfffffd35 │ │ │ │ - andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ - strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ - umullvs r0, r4, fp, r0 │ │ │ │ - vmla.f q11, , d2[0] │ │ │ │ - @ instruction: 0xf85d3203 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + swpbvs r0, fp, [r4] │ │ │ │ + vaddw.u8 q11, , d2 │ │ │ │ + @ instruction: 0xf85d4203 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - orrvs r4, r3, r3, lsl #2 │ │ │ │ - andne lr, r3, #192, 18 @ 0x300000 │ │ │ │ + orrvs r5, r3, r0, asr #3 │ │ │ │ + andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - andcs fp, r1, #16, 8 @ 0x10000000 │ │ │ │ + movwcs fp, #5136 @ 0x1410 │ │ │ │ strne pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - addvs r2, r2, r0, lsl #6 │ │ │ │ - vaddw.u8 q11, , d4 │ │ │ │ - andvs r3, r2, r3, lsl #8 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + orrvs r2, r4, r0, lsl #4 │ │ │ │ + vaddl.u8 q11, d1, d3 │ │ │ │ + subvs r3, r2, r3, lsl #8 │ │ │ │ @ instruction: 0xf0016104 │ │ │ │ - @ instruction: 0xf85d010f │ │ │ │ - sbcvs r4, r2, r4, lsl #22 │ │ │ │ - subvs r6, r3, r1, asr #2 │ │ │ │ - andcs r6, r0, r3, asr #3 │ │ │ │ + bicvs r0, r2, pc, lsl #8 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + sbcvs r6, r1, r4, asr #2 │ │ │ │ + blmi 0x1989a8 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vmlal.u q9, d1, d0[0] │ │ │ │ - movwcs r3, #5123 @ 0x1403 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - stmib r0, {r0, r1, r3, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - vraddhn.i16 d18, , │ │ │ │ - @ instruction: 0xf85d2180 │ │ │ │ - cmpvs r3, r4, lsl #22 │ │ │ │ - andcs r6, r0, r1 │ │ │ │ + sbclt fp, sl, #16, 8 @ 0x10000000 │ │ │ │ + strcs pc, [r0], #961 @ 0x3c1 │ │ │ │ + cmpvs r2, r1, lsl #6 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + vsubl.u8 , d1, d3 │ │ │ │ + andvs r4, r4, r3, lsl #6 │ │ │ │ + smlalbtcs pc, r0, r1, r3 @ │ │ │ │ + blmi 0x1989d4 │ │ │ │ + andcc lr, r3, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ b 0x111b2ac │ │ │ │ @@ -76133,538 +76133,525 @@ │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt r0, [r0], #-2699 @ 0xfffff575 │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - @ instruction: 0xf0032401 │ │ │ │ - sbcvs r0, r2, ip, lsl r3 │ │ │ │ - stmib r0, {r9, sp}^ │ │ │ │ - vsubl.u8 q10, d1, d0 │ │ │ │ - cmpvs r2, r1, lsl #4 │ │ │ │ - addne pc, r1, #67108867 @ 0x4000003 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - @ instruction: 0xf85d4103 │ │ │ │ - tstvs r3, r4, lsl #22 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + @ instruction: 0xf0012201 │ │ │ │ + @ instruction: 0xf003040f │ │ │ │ + sbcvs r0, r4, ip, lsl r3 │ │ │ │ + strne pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + andcs r6, r0, #2 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vsubl.u8 q10, d1, d3 │ │ │ │ + smlalbbvs r1, r4, r1, r1 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + addvs r4, r2, r4, lsl #22 │ │ │ │ + andcs r6, r0, r3, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vsubw.u8 q10, , d3 │ │ │ │ - @ instruction: 0xf0012403 │ │ │ │ - sbcvs r0, r4, pc, lsl #4 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - @ instruction: 0xf85d3303 │ │ │ │ + vsubw.u8 q9, , d3 │ │ │ │ + @ instruction: 0xf0014403 │ │ │ │ + subvs r0, r4, pc, lsl #4 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + @ instruction: 0xf85d5300 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - addvs r5, r2, r0, lsl #2 │ │ │ │ - andvs r6, r1, r3, lsl #2 │ │ │ │ + addvs r3, r2, r3, lsl #2 │ │ │ │ + tstvs r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001b410 │ │ │ │ - strcs r0, [r1], #-527 @ 0xfffffdf1 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + strcs r3, [r1], #-515 @ 0xfffffdfd │ │ │ │ andvs r2, r4, r0, lsl #6 │ │ │ │ - vmla.f q11, , d2[0] │ │ │ │ - vmls.i , , d0[0] │ │ │ │ - addvs r3, r4, r3, lsl #4 │ │ │ │ - vaddw.u8 q11, , d2 │ │ │ │ + @ instruction: 0xf0016102 │ │ │ │ + vraddhn.i16 d16, , │ │ │ │ + cmpvs r4, r0, asr #4 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ @ instruction: 0xf85d4203 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - sbcvs r5, r2, r0, asr #2 │ │ │ │ - movwcc lr, #27072 @ 0x69c0 │ │ │ │ - andcs r6, r0, r1, asr #32 │ │ │ │ + stmib r0, {r6, r7, r8, ip, lr}^ │ │ │ │ + stmib r0, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ + andcs r1, r0, r2, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - @ instruction: 0xf00152c0 │ │ │ │ - movwcs r0, #1039 @ 0x40f │ │ │ │ - addvs r6, r2, r4, asr #2 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf001b410 │ │ │ │ + vsubl.u8 q8, d1, d15 │ │ │ │ + movwcs r3, #1027 @ 0x403 │ │ │ │ + tstvs r4, r2, asr #2 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ blmi 0x198ae0 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - movwcc lr, #27072 @ 0x69c0 │ │ │ │ - andne lr, r3, #192, 18 @ 0x300000 │ │ │ │ + bicpl pc, r0, r1, asr #7 │ │ │ │ movwcc lr, #2496 @ 0x9c0 │ │ │ │ + andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ + movwcc lr, #27072 @ 0x69c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ andeq pc, pc, #1 │ │ │ │ mvnseq pc, #3 │ │ │ │ tstmi r3, #16777216 @ 0x1000000 │ │ │ │ vaddl.u8 q11, d1, d4 │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - smlalbtvs r5, r3, r0, r4 │ │ │ │ + vmlal.u , d1, d0[0] │ │ │ │ + subvs r3, r2, r3, lsl #8 │ │ │ │ + movwmi lr, #18880 @ 0x49c0 │ │ │ │ movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - vaddl.u8 q11, d17, d4 │ │ │ │ - @ instruction: 0xf85d5140 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - subvs r3, r1, r3, lsl #4 │ │ │ │ + blmi 0x198b24 │ │ │ │ + bicpl pc, r0, r1, asr #7 │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ mvnseq pc, #3 │ │ │ │ streq pc, [pc], #-1 @ 0x5a9d0 │ │ │ │ @ instruction: 0x43232200 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ - smlalbtvs r5, r3, r0, r4 │ │ │ │ - vaddl.u8 q11, d17, d4 │ │ │ │ - @ instruction: 0xf85d3303 │ │ │ │ - @ instruction: 0xf3c14b04 │ │ │ │ - subvs r4, r2, r3, lsl #2 │ │ │ │ - movwne lr, #14784 @ 0x39c0 │ │ │ │ + subvs r3, r2, r3, lsl #8 │ │ │ │ + movwmi lr, #18880 @ 0x49c0 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + blmi 0x198b5c │ │ │ │ + bicpl pc, r0, r1, asr #7 │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ bleq 0xff2dce2c │ │ │ │ - vst3.8 {d11,d13,d15}, [r3 :256], r0 │ │ │ │ - sbclt r6, ip, #224, 6 @ 0x80000003 │ │ │ │ + mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ + sbclt fp, ip, #16, 10 @ 0x4000000 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ - strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - b 0x1447588 │ │ │ │ - vmov.i32 d18, #37631 @ 0x000092ff │ │ │ │ - @ instruction: 0xf1bc2103 │ │ │ │ - ldmdale sl!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + b 0x1447584 │ │ │ │ + @ instruction: 0xf1bc2c12 │ │ │ │ + stmdale r4!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ - @ instruction: 0x13260204 │ │ │ │ + ldrne r0, [sp, -r4, lsl #4] │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - stmib r0, {r9, sp}^ │ │ │ │ - stmib r0, {sl, ip, lr}^ │ │ │ │ - tstvs r2, r2, lsl #6 │ │ │ │ + sbcvs r2, r3, r0, lsl #4 │ │ │ │ + movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + tstvs r2, r3, lsl #2 │ │ │ │ + movwne lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf04fbd30 │ │ │ │ - stmib r0, {r0, r9, ip, sp}^ │ │ │ │ - blx 0xefa5e │ │ │ │ + @ instruction: 0xf04fbd10 │ │ │ │ + blx 0xe725e │ │ │ │ andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ - movwne lr, #10688 @ 0x29c0 │ │ │ │ - andcs r6, r0, r2, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf04f0c00 │ │ │ │ - ldclt 14, cr0, [r0, #-0] │ │ │ │ - andcs pc, r1, #79 @ 0x4f │ │ │ │ - strpl lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - stmib r0, {r9, sp}^ │ │ │ │ - tstvs r2, r2, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf043bd30 │ │ │ │ + @ instruction: 0xf04fe7e7 │ │ │ │ + blx 0xe326a │ │ │ │ + andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf043e7e1 │ │ │ │ ldmibeq r2, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7c7 │ │ │ │ + svclt 0x0000e7dd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1cb0 │ │ │ │ + bl 0xfebb1c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r5, [r3], r5 @ │ │ │ │ @ instruction: 0xf890b125 │ │ │ │ @ instruction: 0x460460d6 │ │ │ │ strcs fp, [r0, #-326] @ 0xfffffeba │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blcs 0xb4ee8 │ │ │ │ + blcs 0xb4eb4 │ │ │ │ @ instruction: 0xf646d127 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ mlacs r2, r5, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ @ instruction: 0xf0c8681f │ │ │ │ - ldmdbmi r5, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r5, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrtmi r1, [fp], #-2078 @ 0xfffff7e2 │ │ │ │ svceq 0x009cf851 │ │ │ │ @ instruction: 0xf0c89600 │ │ │ │ - movwcs pc, #11491 @ 0x2ce3 @ │ │ │ │ + movwcs pc, #11421 @ 0x2c9d @ │ │ │ │ rscvs r4, r3, r8, lsr #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebdf0 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ - blmi 0x11abf4 │ │ │ │ + vmla.i d18, d0, d0[4] │ │ │ │ + blmi 0x11abc0 │ │ │ │ subsvs pc, r2, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffa6f216 │ │ │ │ - addeq r5, fp, lr, asr r4 │ │ │ │ - eorseq r7, r3, r8, asr #28 │ │ │ │ + @ instruction: 0xff60f216 │ │ │ │ + umulleq r5, fp, r2, r4 │ │ │ │ + eorseq r7, r3, r8, lsl #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1d58 │ │ │ │ + bl 0xfebb1d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r2], r5 │ │ │ │ - bllt 0x172c378 │ │ │ │ + bllt 0x172c344 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ smullseq pc, r7, r4, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs lr!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - blx 0xf16ea4 │ │ │ │ + @ instruction: 0xf9f4f0c8 │ │ │ │ @ instruction: 0xee1d4a1c │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdane sp, {r9, sp} │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ strls r0, [r0, #-3996] @ 0xfffff064 │ │ │ │ - ldc2 0, cr15, [sl], {200} @ 0xc8 │ │ │ │ + mrrc2 0, 12, pc, r4, cr8 @ │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - @ instruction: 0xf44ffd59 │ │ │ │ + @ instruction: 0xf44ffd13 │ │ │ │ strmi r7, [r6], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6829 │ │ │ │ - ldrtmi pc, [r1], -r9, asr #28 @ │ │ │ │ + ldrtmi pc, [r1], -r3, lsl #28 @ │ │ │ │ vld1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cb1200 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4630 │ │ │ │ - ldr pc, [fp, r9, lsr #29]! │ │ │ │ - addeq r5, fp, lr, asr #7 │ │ │ │ + ldr pc, [fp, r3, ror #28]! │ │ │ │ + addeq r5, fp, r2, lsl #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1e04 │ │ │ │ + bl 0xfebb1dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - ldc2 0, cr15, [r8, #-796]! @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [r2], #796 @ 0x31c │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - @ instruction: 0xf908f0cc │ │ │ │ + @ instruction: 0xf8c2f0cc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ - svclt 0x0000b8d3 │ │ │ │ + svclt 0x0000b8ed │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb1e34 │ │ │ │ + bl 0xfebb1e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0c72595 │ │ │ │ - vmla.f32 d31, d1, d15 │ │ │ │ + vfma.f32 , , │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0cd6829 │ │ │ │ - strtmi pc, [r1], -pc, lsl #28 │ │ │ │ + strtmi pc, [r1], -r9, asr #27 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf826f0cc │ │ │ │ + @ instruction: 0xffe0f0cb │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - cdplt 0, 6, cr15, cr14, cr13, {6} │ │ │ │ + cdplt 0, 2, cr15, cr8, cr13, {6} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb1e74 │ │ │ │ + bl 0xfebb1e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0c72595 │ │ │ │ - vfma.f32 , , │ │ │ │ + vfma.f32 d31, d17, d25 │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0cd6829 │ │ │ │ - strtmi pc, [r1], -pc, ror #27 │ │ │ │ + strtmi pc, [r1], -r9, lsr #27 │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf806f0cc │ │ │ │ + @ instruction: 0xffc0f0cb │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - cdplt 0, 4, cr15, cr14, cr13, {6} │ │ │ │ + cdplt 0, 0, cr15, cr8, cr13, {6} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb1eb4 │ │ │ │ + bl 0xfebb1e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - @ instruction: 0xf244fe97 │ │ │ │ + @ instruction: 0xf244fe51 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46210395 │ │ │ │ ldclvs 6, cr4, [sl], {32} │ │ │ │ - cdp2 0, 3, cr15, cr0, cr11, {6} │ │ │ │ + stc2l 0, cr15, [sl, #812]! @ 0x32c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf0cb4010 │ │ │ │ - svclt 0x0000bee3 │ │ │ │ - bleq 0xff2dd118 │ │ │ │ + svclt 0x0000be9d │ │ │ │ + bleq 0xff2dd0e4 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ sbclt fp, ip, #16, 8 @ 0x10000000 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - b 0x1447870 │ │ │ │ + b 0x1447838 │ │ │ │ @ instruction: 0xf1bc2c12 │ │ │ │ - stmdale r2!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + stmdale r4!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ - ldrne r0, [fp, #-516] @ 0xfffffdfc │ │ │ │ + ldrne r0, [sp, -r4, lsl #4] │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ strcs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ - andvs r6, r4, r1, asr #32 │ │ │ │ - @ instruction: 0xf85d2100 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - tstvs r2, r2, lsl #6 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + movwcs r6, #195 @ 0xc3 │ │ │ │ + tstvs r2, r4 │ │ │ │ + blmi 0x198e68 │ │ │ │ + movwne lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ andcs r3, r0, #16777216 @ 0x1000000 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ - @ instruction: 0xf04fe7e9 │ │ │ │ + @ instruction: 0xf04fe7e7 │ │ │ │ andcs r2, r0, #16777216 @ 0x1000000 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ - @ instruction: 0xf043e7e3 │ │ │ │ + @ instruction: 0xf043e7e1 │ │ │ │ ldmibeq r2, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7df │ │ │ │ - bleq 0xff2dd18c │ │ │ │ + svclt 0x0000e7dd │ │ │ │ + bleq 0xff2dd158 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ sbclt fp, ip, #16, 10 @ 0x4000000 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - vrshr.u64 , , #63 │ │ │ │ - b 0x1423188 │ │ │ │ + b 0x14478b0 │ │ │ │ @ instruction: 0xf1bc2c12 │ │ │ │ - stmdale r1!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + stmdale r3!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ - ldrne r0, [sl], #-516 @ 0xfffffdfc │ │ │ │ + ldrne r0, [ip], -r4, lsl #4 │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - andvs r2, r4, r0, lsl #4 │ │ │ │ - sbcvs r2, r3, r0, lsl #8 │ │ │ │ - smlabtmi r1, r0, r9, lr │ │ │ │ - andcs r6, r0, r2, lsl #2 │ │ │ │ + vsubl.u8 q9, d1, d0 │ │ │ │ + sbcvs r2, r3, r3, lsl #2 │ │ │ │ + movwcs r6, #4 │ │ │ │ + stmib r0, {r1, r8, sp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - strb r2, [sl, r0, lsl #4]! │ │ │ │ + strb r2, [r8, r0, lsl #4]! │ │ │ │ andcs pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - strb r2, [r4, r0, lsl #4]! │ │ │ │ + strb r2, [r2, r0, lsl #4]! │ │ │ │ orreq pc, r0, #67 @ 0x43 │ │ │ │ - ubfx r0, r2, #19, #1 │ │ │ │ + @ instruction: 0xe7de09d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb1fd8 │ │ │ │ + bl 0xfebb1fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac614 │ │ │ │ + bne 0xfebac5e0 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ andcs r6, sl, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2030 │ │ │ │ + bl 0xfebb1ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac66c │ │ │ │ + bne 0xfebac638 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2l 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ andcs r6, r7, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2088 │ │ │ │ + bl 0xfebb2054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0004615 │ │ │ │ strbeq r0, [r3, #1039] @ 0x40f │ │ │ │ @ instruction: 0xf1a4d52a │ │ │ │ - blcs 0x11bac0 │ │ │ │ + blcs 0x11ba8c │ │ │ │ andcs fp, r1, r8, lsl #31 │ │ │ │ tstcs r0, r5, lsl #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c7bdf8 │ │ │ │ - @ instruction: 0xf646fbe7 │ │ │ │ + @ instruction: 0xf646fba1 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r4], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - ldc2l 0, cr15, [r2], {205} @ 0xcd │ │ │ │ + stc2 0, cr15, [ip], {205} @ 0xcd │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cb4620 │ │ │ │ - @ instruction: 0x4628fe5d │ │ │ │ + @ instruction: 0x4628fe17 │ │ │ │ @ instruction: 0xf0cb4621 │ │ │ │ - andcs pc, r0, sp, ror #25 │ │ │ │ + andcs pc, r0, r7, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blx 0xff297212 │ │ │ │ + blx 0xfe1171de │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #4, 4 @ 0x40000000 │ │ │ │ sbcseq r4, r2, r4, lsl #12 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - @ instruction: 0xff50f0cd │ │ │ │ + @ instruction: 0xff0af0cd │ │ │ │ @ instruction: 0x46206d79 │ │ │ │ - mrc2 0, 3, pc, cr2, cr0, {6} │ │ │ │ + mcr2 0, 1, pc, cr12, cr0, {6} @ │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2128 │ │ │ │ + bl 0xfebb20f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, asr #26 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - @ instruction: 0xf864f07e │ │ │ │ + @ instruction: 0xf81ef07e │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - @ instruction: 0xf8e8f0d1 │ │ │ │ + @ instruction: 0xf8a2f0d1 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-508]! @ 0xfffffe04 │ │ │ │ + stclvs 12, cr15, [r3, #-612]! @ 0xfffffd9c │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - @ instruction: 0xf8caf0d1 │ │ │ │ + @ instruction: 0xf884f0d1 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q2, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6ac810 │ │ │ │ - stc2l 7, cr15, [r4], #-1012 @ 0xfffffc0c │ │ │ │ + blvs 0xff6ac7dc │ │ │ │ + ldc2l 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #10437 @ 0x28c5 @ │ │ │ │ + movwcs pc, #10367 @ 0x287f @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-300]! @ 0xfffffed4 │ │ │ │ + stclvs 12, cr15, [r3, #-404]! @ 0xfffffe6c │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - strb pc, [r7, r5, lsr #17] @ │ │ │ │ + @ instruction: 0xe7c7f85f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb21dc │ │ │ │ + bl 0xfebb21a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r3], r5 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmiavs r3, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andle r2, sl, r4, lsl #22 │ │ │ │ - blcs 0x151014 │ │ │ │ + blcs 0x150fe0 │ │ │ │ @ instruction: 0x4611d038 │ │ │ │ andlt r4, r3, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blcs 0x3d4e38 │ │ │ │ + blcs 0x3d4e04 │ │ │ │ vand d29, d4, d16 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6ac898 │ │ │ │ - stc2 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ + blvs 0xff6ac864 │ │ │ │ + ldc2 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #10369 @ 0x2881 @ │ │ │ │ + movwcs pc, #10299 @ 0x283b @ │ │ │ │ andlt r6, r3, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d4, d16 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x460a0395 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-28]! @ 0xffffffe4 │ │ │ │ + stclvs 12, cr15, [r3, #-132]! @ 0xffffff7c │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ - blmi 0x11b52c │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ + blmi 0x11b4f8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1df2225 │ │ │ │ - svclt 0x0000fbe1 │ │ │ │ - eorseq r7, r3, ip, asr lr │ │ │ │ + svclt 0x0000fb9b │ │ │ │ + mlaseq r3, ip, sp, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2290 │ │ │ │ + bl 0xfebb225c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ teqle r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf894460d │ │ │ │ ldrsblt r1, [r1, -r1] │ │ │ │ ldreq r6, [fp, fp, lsr #16] │ │ │ │ stmiavs r3!, {r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ vpmin.s8 d17, d20, d10 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ movwmi r0, #41877 @ 0xa395 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fbc9 │ │ │ │ + @ instruction: 0xf894fbe3 │ │ │ │ @ instruction: 0xf08000d1 │ │ │ │ @ instruction: 0xf0c70001 │ │ │ │ - @ instruction: 0xf646ff91 │ │ │ │ + @ instruction: 0xf646ff4b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vcge.s8 d18, d16, d5 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xffa9741e │ │ │ │ + blx 0xfe9173ea │ │ │ │ @ instruction: 0xf8946d62 │ │ │ │ @ instruction: 0xf00200d1 │ │ │ │ stmdavs fp!, {r0, r1, r8} │ │ │ │ addsmi r2, r0, #0, 4 │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @@ -76681,216 +76668,216 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdpl pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r2, r8, lsl #1 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - beq 0x457158 │ │ │ │ + beq 0x457124 │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf0c76588 │ │ │ │ - @ instruction: 0x4631fa97 │ │ │ │ + @ instruction: 0x4631fa51 │ │ │ │ @ instruction: 0xf0454681 │ │ │ │ @ instruction: 0xf0cb0503 │ │ │ │ - @ instruction: 0xf0c7fbab │ │ │ │ - svccs 0x000ffa8f │ │ │ │ + @ instruction: 0xf0c7fb65 │ │ │ │ + svccs 0x000ffa49 │ │ │ │ teqle pc, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1c19176 │ │ │ │ - blx 0xfe0974a0 │ │ │ │ + blx 0xfe299142 │ │ │ │ + blx 0xf1746c │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle sp, r7, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1819196 │ │ │ │ - blx 0xfe9974c0 │ │ │ │ + blx 0x1e99162 │ │ │ │ + blx 0x181748c │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46c9bc │ │ │ │ + blcs 0x46c988 │ │ │ │ ldrtmi fp, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x463a4639 │ │ │ │ @ instruction: 0xf0d04631 │ │ │ │ - ldmdbmi r8, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r8, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr0, {1} │ │ │ │ ldrbtmi r4, [r9], #-3952 @ 0xfffff090 │ │ │ │ strtmi r6, [fp], -r9, lsl #16 │ │ │ │ stmdapl r1!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0d44449 │ │ │ │ - andlt pc, r2, r5, asr r8 @ │ │ │ │ + andlt pc, r2, pc, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x181752a │ │ │ │ - blx 0x111751c │ │ │ │ + blx 0x6974f6 │ │ │ │ + @ instruction: 0xf9fcf0c7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ sbcle r4, r1, r7, lsl #12 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0x1497546 │ │ │ │ + blx 0x317512 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - umulleq r4, fp, r6, sp │ │ │ │ + addeq r4, fp, sl, asr #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #16 │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf0c74616 │ │ │ │ - svccs 0x000ffa23 │ │ │ │ + svccs 0x000ff9dd │ │ │ │ teqle ip, r5, lsl #12 │ │ │ │ smullscc pc, r1, r8, r8 @ │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x11924e │ │ │ │ + blx 0x79921a │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt r3, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - @ instruction: 0xf898fb8b │ │ │ │ + @ instruction: 0xf898fb45 │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b5300 │ │ │ │ + blcs 0x3b52cc │ │ │ │ strtmi sp, [r8], -ip, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1426a98 │ │ │ │ + b 0x1426a64 │ │ │ │ svclt 0x00081353 │ │ │ │ - blcs 0x63e9c │ │ │ │ + blcs 0x63e68 │ │ │ │ @ instruction: 0xf1c6d0e5 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ addseq r4, r2, r8, lsr #12 │ │ │ │ - blx 0x1b175da │ │ │ │ + blx 0x9975a6 │ │ │ │ eorslt lr, r2, #57933824 @ 0x3740000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - blx 0x19175ea │ │ │ │ + blx 0x7975b6 │ │ │ │ vaba.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0cb1027 │ │ │ │ - @ instruction: 0xe7c3faf5 │ │ │ │ - blcs 0x75760 │ │ │ │ - bmi 0x3cf614 │ │ │ │ + strb pc, [r3, pc, lsr #21] @ │ │ │ │ + blcs 0x7572c │ │ │ │ + bmi 0x3cf5e0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ orrsvc pc, r0, r0, lsl #10 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ ldrdeq pc, [r0, -r0]! │ │ │ │ - @ instruction: 0xf8eaf0c8 │ │ │ │ + @ instruction: 0xf8a4f0c8 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq r4, fp, r4, ror ip │ │ │ │ + addeq r4, fp, r8, lsr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2518 │ │ │ │ + bl 0xfebb24e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addcc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - @ instruction: 0xf9a4f0c7 │ │ │ │ + @ instruction: 0xf95ef0c7 │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d130 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - movwcs pc, #14975 @ 0x3a7f @ │ │ │ │ + movwcs pc, #15001 @ 0x3a99 @ │ │ │ │ strdvs r6, [r3], #176 @ 0xb0 @ │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ @ instruction: 0xf0cb0201 │ │ │ │ - @ instruction: 0x4629fc11 │ │ │ │ + strtmi pc, [r9], -fp, asr #23 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - stc2 0, cr15, [ip], {203} @ 0xcb │ │ │ │ + blx 0xff217672 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xfe6176c0 │ │ │ │ + blx 0x149768c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - blx 0xfe1176e0 │ │ │ │ + blx 0xf976ac │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb25c0 │ │ │ │ + bl 0xfebb258c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ sbccc pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - @ instruction: 0xf950f0c7 │ │ │ │ + @ instruction: 0xf90af0c7 │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vstmdbvs r3!, {s31-s73} │ │ │ │ + vstmdbvs r3!, {s31-s99} │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0xff4f62d4 │ │ │ │ + bne 0xff4f62a0 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf7fd431a │ │ │ │ - movwcs pc, #14881 @ 0x3a21 @ │ │ │ │ + movwcs pc, #14907 @ 0x3a3b @ │ │ │ │ @ instruction: 0x46296bf0 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ @ instruction: 0xf0cb0201 │ │ │ │ - @ instruction: 0x4629fbb3 │ │ │ │ + strtmi pc, [r9], -sp, ror #22 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xfec17762 │ │ │ │ + blx 0x1a9772e │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xe9777c │ │ │ │ + @ instruction: 0xf9f2f0cd │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - blx 0x99779c │ │ │ │ + @ instruction: 0xf9def0cb │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ suble r0, lr, fp, lsl pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -76900,134 +76887,134 @@ │ │ │ │ ldrtle r2, [r6], #-0 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdblt lr, {r7, r9, sl, sp, lr} │ │ │ │ strble r0, [r8], #-91 @ 0xffffffa5 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - @ instruction: 0xf8e6f0c7 │ │ │ │ + @ instruction: 0xf8a0f0c7 │ │ │ │ @ instruction: 0xf1b84605 │ │ │ │ teqle r3, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x6ccd4 │ │ │ │ + blcs 0x6cca0 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9c0f7fd │ │ │ │ - blvs 0xffc640ec │ │ │ │ + @ instruction: 0xf9daf7fd │ │ │ │ + blvs 0xffc640b8 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ - blx 0x151781a │ │ │ │ + blx 0x3977e6 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - strtmi pc, [r8], -sp, asr #22 │ │ │ │ + strtmi pc, [r8], -r7, lsl #22 │ │ │ │ vtst.8 d22, d0, d25 │ │ │ │ @ instruction: 0xf0cd124d │ │ │ │ - ldrdcs pc, [r1], -fp │ │ │ │ + mulcs r1, r5, r9 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r8, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf9c0f0cb │ │ │ │ + @ instruction: 0xf97af0cb │ │ │ │ @ instruction: 0xf8d4e7d0 │ │ │ │ - blcs 0xa7830 │ │ │ │ + blcs 0xa77fc │ │ │ │ @ instruction: 0xf894dcb2 │ │ │ │ @ instruction: 0xf646308f │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ - blcs 0x653a4 │ │ │ │ + blcs 0x65370 │ │ │ │ stmdavs r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ - stc2l 0, cr15, [lr, #-796] @ 0xfffffce4 │ │ │ │ + stc2 0, cr15, [r8, #-796] @ 0xfffffce4 │ │ │ │ @ instruction: 0xee1d490a │ │ │ │ shsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ strbmi r7, [r3], #-466 @ 0xfffffe2e │ │ │ │ ldrdeq pc, [r4, r0]! │ │ │ │ - @ instruction: 0xffacf0c7 │ │ │ │ + @ instruction: 0xff66f0c7 │ │ │ │ svclt 0x0000e794 │ │ │ │ - strdeq r4, [fp], r4 @ │ │ │ │ + addeq r4, fp, r8, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2794 │ │ │ │ + bl 0xfebb2760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r2, [r4], -r8, asr #1 │ │ │ │ vaddl.u8 , d18, d2 │ │ │ │ stmdacs r0, {r6, r7, ip, sp} │ │ │ │ movwcs sp, #4149 @ 0x1035 │ │ │ │ rsbscc pc, ip, r4, lsl #17 │ │ │ │ ldreq r6, [r2, #3878] @ 0xf26 │ │ │ │ strle r6, [r1, #-2059] @ 0xfffff7f5 │ │ │ │ suble r2, r3, fp, lsr #23 │ │ │ │ @ instruction: 0xf043b29b │ │ │ │ - bllt 0x1fecb4c │ │ │ │ + bllt 0x1fecb18 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - @ instruction: 0x6d63f93f │ │ │ │ + @ instruction: 0x6d63f959 │ │ │ │ strvs r4, [r3, #1576]! @ 0x628 │ │ │ │ @ instruction: 0xf0c76835 │ │ │ │ - bmi 0xa5aa08 │ │ │ │ + bmi 0xa5a8bc │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r3, r8, ip, sp, lr} │ │ │ │ - @ instruction: 0xff66f0c7 │ │ │ │ + @ instruction: 0xff20f0c7 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsne r6, r6, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - stc2l 0, cr15, [r0], #796 @ 0x31c │ │ │ │ + ldc2 0, cr15, [sl], {199} @ 0xc7 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - strb pc, [r3, r3, lsl #19] @ │ │ │ │ + @ instruction: 0xe7c3f93d │ │ │ │ vmla.i8 d27, d20, d6 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6aced4 │ │ │ │ - @ instruction: 0xf902f7fd │ │ │ │ + blvs 0xff6acea0 │ │ │ │ + @ instruction: 0xf91cf7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7fe2010 │ │ │ │ - movwcs pc, #11669 @ 0x2d95 @ │ │ │ │ + movwcs pc, #11695 @ 0x2daf @ │ │ │ │ ldrb r6, [r5, r3, ror #1] │ │ │ │ rsbsne r6, r6, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ - stc2l 0, cr15, [r2], {199} @ 0xc7 │ │ │ │ + ldc2l 0, cr15, [ip], #-796 @ 0xfffffce4 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [lr, r1, ror #18] @ │ │ │ │ - addeq r4, fp, r8, ror #18 │ │ │ │ + bfi pc, fp, #18, #13 @ │ │ │ │ + umulleq r4, fp, ip, r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2894 │ │ │ │ + bl 0xfebb2860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x460d20d1 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182a00 │ │ │ │ @@ -77035,110 +77022,110 @@ │ │ │ │ strle r0, [r2], #-1417 @ 0xfffffa77 │ │ │ │ addsmi r6, r9, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf894d04b │ │ │ │ mvnlt r3, r8, ror #1 │ │ │ │ @ instruction: 0xf082882d │ │ │ │ andcs r0, r2, r1, lsl #4 │ │ │ │ strbvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ - ldc2 0, cr15, [r2], {199} @ 0xc7 │ │ │ │ + mcrr2 0, 12, pc, ip, cr7 @ │ │ │ │ smullscc pc, r0, r4, r8 @ │ │ │ │ strmi pc, [r8, #69] @ 0x45 │ │ │ │ cmnlt r3, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - movwcs pc, #11743 @ 0x2ddf @ │ │ │ │ + movwcs pc, #11769 @ 0x2df9 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r6!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfedecf90 │ │ │ │ + bne 0xfedecf5c │ │ │ │ @ instruction: 0x46326bd9 │ │ │ │ - @ instruction: 0xf8a2f7fd │ │ │ │ + @ instruction: 0xf8bcf7fd │ │ │ │ movwcs r6, #28002 @ 0x6d62 │ │ │ │ strvs r4, [r2, #1074]! @ 0x432 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ strhtvs r2, [r3], #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0023bd70 │ │ │ │ vmla.i8 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6acfcc │ │ │ │ - @ instruction: 0xf886f7fd │ │ │ │ + blvs 0xff6acf98 │ │ │ │ + @ instruction: 0xf8a0f7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0003e7c4 │ │ │ │ vmul.i8 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6a3f68 │ │ │ │ - @ instruction: 0xf878f7fd │ │ │ │ + blvs 0xff6a3f34 │ │ │ │ + @ instruction: 0xf892f7fd │ │ │ │ andscs r6, r0, r3, ror #26 │ │ │ │ @ instruction: 0xf7fe65a3 │ │ │ │ - ldr pc, [r8, fp, lsl #26]! │ │ │ │ + ldr pc, [r8, r5, lsr #26]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - ldc2 0, cr15, [sl], #-796 @ 0xfffffce4 │ │ │ │ + blx 0xffd97a6e │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - @ instruction: 0xe7d2f8d9 │ │ │ │ + bfi pc, r3, #17, #2 @ │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - stc2 0, cr15, [sl], #-796 @ 0xfffffce4 │ │ │ │ + blx 0xff997a8e │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [r0, r9, asr #17] @ │ │ │ │ + ldrb pc, [r0, r3, lsl #17] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, asr #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xff58f0c6 │ │ │ │ + @ instruction: 0xff12f0c6 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d11c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6d084 │ │ │ │ + blcs 0x6d050 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf895f837 │ │ │ │ + @ instruction: 0xf895f851 │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b5b84 │ │ │ │ + blcs 0x3b5b50 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0x4630b99b │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf84af0cb │ │ │ │ + @ instruction: 0xf804f0cb │ │ │ │ @ instruction: 0xf8d4e7e3 │ │ │ │ @ instruction: 0xf0c68014 │ │ │ │ - strmi pc, [r7], -fp, lsr #30 │ │ │ │ + strmi pc, [r7], -r5, ror #29 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d12e │ │ │ │ @ instruction: 0x462830d1 │ │ │ │ - blcs 0x6d124 │ │ │ │ + blcs 0x6d0f0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r3, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x124468 │ │ │ │ + ldmib r4, {r0, r1, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x124434 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ subpl pc, r9, r3 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, fp, sp}^ │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @@ -77147,64 +77134,64 @@ │ │ │ │ ldmpl r2, {r4, r7, r8, ip, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @ instruction: 0xf0c70120 │ │ │ │ - ldr pc, [r2, r5, lsr #28]! │ │ │ │ + sbfx pc, pc, #27, #19 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf80af0cb │ │ │ │ - bcs 0x957ec │ │ │ │ + @ instruction: 0xffc4f0ca │ │ │ │ + bcs 0x957b8 │ │ │ │ @ instruction: 0x4639d03d │ │ │ │ @ instruction: 0xf0cc4638 │ │ │ │ - and pc, r7, sp, lsl #20 │ │ │ │ + and pc, r7, r7, asr #19 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - blx 0xfea97bf2 │ │ │ │ + blx 0x1917bbe │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf0cbb1cb │ │ │ │ - @ instruction: 0x4630f833 │ │ │ │ + @ instruction: 0xf0cab1cb │ │ │ │ + ldrtmi pc, [r0], -sp, ror #31 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscle r2, fp, r0, lsl #20 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xff597c20 │ │ │ │ + blx 0xfe417bec │ │ │ │ stmiblt sl, {r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46384611 │ │ │ │ - @ instruction: 0xfff6f0ca │ │ │ │ + @ instruction: 0xffb0f0ca │ │ │ │ @ instruction: 0xf0cbe7e0 │ │ │ │ - @ instruction: 0x4630f877 │ │ │ │ + @ instruction: 0x4630f831 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x717c52 │ │ │ │ + blx 0xff597c1c │ │ │ │ @ instruction: 0xf0c6e7ce │ │ │ │ - vceq.f32 d31, d20, d29 │ │ │ │ + vceq.f32 , q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andscs r0, pc, #1409286146 @ 0x54000002 │ │ │ │ ldclvs 6, cr4, [r9], {5} │ │ │ │ - blx 0xfec97c68 │ │ │ │ + blx 0x1b17c34 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0cb2201 │ │ │ │ - strtmi pc, [sl], -r9, lsl #22 │ │ │ │ + strtmi pc, [sl], -r3, asr #21 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf988f0cb │ │ │ │ + @ instruction: 0xf942f0cb │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - addeq r4, fp, sl, ror #13 │ │ │ │ + addeq r4, fp, lr, lsl r7 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble pc, {r1, r8, r9, fp, sp}^ @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77213,411 +77200,411 @@ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ strmi r6, [r5], -fp, asr #16 │ │ │ │ suble r2, r4, r4, lsl #22 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ eorsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ eorle r6, sp, r0, ror r3 │ │ │ │ - stc2l 0, cr15, [r4, #248]! @ 0xf8 │ │ │ │ + stc2 0, cr15, [r8, #248]! @ 0xf8 │ │ │ │ stmdavs r6!, {r6, r8, r9, ip, sp, pc} │ │ │ │ - cdp2 0, 7, cr15, cr0, cr6, {6} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr6, {6} │ │ │ │ cdpcs 6, 0, cr4, cr15, cr7, {0} │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf8d8ff4b │ │ │ │ + @ instruction: 0xf8d8ff65 │ │ │ │ @ instruction: 0x46390038 │ │ │ │ - @ instruction: 0xff74f0ca │ │ │ │ + @ instruction: 0xff2ef0ca │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0c7d00c │ │ │ │ - @ instruction: 0xf646fb0f │ │ │ │ + @ instruction: 0xf646fac9 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xffaef0cc │ │ │ │ + @ instruction: 0xff68f0cc │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c64770 │ │ │ │ - @ instruction: 0x4607fe37 │ │ │ │ + @ instruction: 0x4607fdf1 │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8584638 │ │ │ │ @ instruction: 0xf0ca1026 │ │ │ │ - strb pc, [ip, r7, asr #30] @ │ │ │ │ + strb pc, [ip, r1, lsl #30] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2c34 │ │ │ │ + bl 0xfebb2c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle r7, r0, lsl #22 │ │ │ │ stccs 8, cr6, [fp, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - blcs 0x67da4 │ │ │ │ + blcs 0x67d70 │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vadd.f32 d2, d0, d13 │ │ │ │ ldm pc, {r1, r2, r4, r7, pc}^ @ │ │ │ │ rsbeq pc, fp, r5, lsl r0 @ │ │ │ │ eorseq r0, r9, fp, rrx │ │ │ │ teqeq r9, r8, lsr #1 │ │ │ │ rsceq r0, fp, r7, ror r0 │ │ │ │ tsteq r4, r1, lsr #2 │ │ │ │ smlalbteq r0, r9, r6, r0 │ │ │ │ umullseq r0, r4, r4, r0 │ │ │ │ @ instruction: 0xf0c20099 │ │ │ │ - @ instruction: 0xf8d4febf │ │ │ │ + @ instruction: 0xf8d4fe79 │ │ │ │ strmi r3, [r6], -ip, asr #1 │ │ │ │ rscsvc pc, lr, #82837504 @ 0x4f00000 │ │ │ │ rscsvs pc, pc, #217055232 @ 0xcf00000 │ │ │ │ svceq 0x0008f013 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x00084628 │ │ │ │ rsbsmi pc, pc, #79 @ 0x4f │ │ │ │ - blvs 0xff6b7138 │ │ │ │ + blvs 0xff6b7104 │ │ │ │ @ instruction: 0xf0cb4633 │ │ │ │ - @ instruction: 0xf894fb3d │ │ │ │ + @ instruction: 0xf894faf7 │ │ │ │ stmdbcs r0, {r0, r2, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -r8, asr #2 │ │ │ │ - blx 0x997dfa │ │ │ │ + blx 0xff817dc4 │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - @ instruction: 0xf894fe85 │ │ │ │ + @ instruction: 0xf894fe3f │ │ │ │ strvs r3, [r5, #213]! @ 0xd5 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, sp, asr r1 │ │ │ │ - blx 0x1819aca │ │ │ │ + blx 0x1e99a96 │ │ │ │ ldmdblt fp!, {r0, r1, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldreq lr, [sl, #-2516] @ 0xfffff62c │ │ │ │ - cdp2 0, 6, cr15, cr14, cr10, {6} │ │ │ │ + cdp2 0, 2, cr15, cr8, cr10, {6} │ │ │ │ strvs r6, [r5, #3875]! @ 0xf23 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8948115 │ │ │ │ stmiavs r2!, {r0, r2, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x14f7084 │ │ │ │ + bne 0x14f7050 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstcs r1, lr, ror #2 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x219b10 │ │ │ │ + blt 0x219adc │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x1b97e3c │ │ │ │ + blx 0xa17e08 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cc6819 │ │ │ │ - str pc, [r7, fp, lsl #30] │ │ │ │ + str pc, [r7, r5, asr #29] │ │ │ │ smlatbcs r1, r2, r8, r6 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7ff1ad2 │ │ │ │ strb pc, [r5, pc, ror #19] @ │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldr pc, [r5, r3, lsl #16]! │ │ │ │ @ instruction: 0xf6466d62 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ stmiavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdavs sp, {r7, r9, fp, ip} │ │ │ │ - blx 0x1397e7c │ │ │ │ + blx 0x217e48 │ │ │ │ vnmls.f32 s8, s27, s19 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ msrvc CPSR_fxc, r1, lsl #10 │ │ │ │ @ instruction: 0xf0c76808 │ │ │ │ - smlatbcs r0, fp, ip, pc @ │ │ │ │ + tstpcs r0, r5, ror #24 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0d04608 │ │ │ │ - @ instruction: 0xe79ffab9 │ │ │ │ + @ instruction: 0xe79ffa73 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad420 │ │ │ │ + bne 0xfebad3ec │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - mrc2 7, 2, pc, cr10, cr12, {7} │ │ │ │ + mrc2 7, 3, pc, cr4, cr12, {7} │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d065a3 │ │ │ │ - @ instruction: 0xe78dfabb │ │ │ │ + @ instruction: 0xe78dfa75 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44ffd5f │ │ │ │ + @ instruction: 0xf44ffd19 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cc6831 │ │ │ │ - @ instruction: 0xf46ffe4f │ │ │ │ + @ instruction: 0xf46ffe09 │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - ldmdavs r1!, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - andcs pc, r3, pc, lsr #29 │ │ │ │ - blx 0x197f0c │ │ │ │ + andcs pc, r3, r9, ror #28 │ │ │ │ + @ instruction: 0xf9bef0c7 │ │ │ │ orrsmi pc, ip, pc, asr #32 │ │ │ │ andcs r4, sp, r2, lsl #12 │ │ │ │ - blx 0x1619bf2 │ │ │ │ + blx 0x1c99bbe │ │ │ │ @ instruction: 0xf646e768 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ sbcscc pc, r6, r4, lsl #17 │ │ │ │ - ldc2 0, cr15, [sl, #-792]! @ 0xfffffce8 │ │ │ │ + ldc2l 0, cr15, [r4], #792 @ 0x318 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ - cdp2 0, 2, cr15, cr10, cr12, {6} │ │ │ │ + stc2l 0, cr15, [r4, #816]! @ 0x330 │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffb4f0ca │ │ │ │ + @ instruction: 0xff6ef0ca │ │ │ │ vst2.8 {d22-d23}, [pc :256], r1 │ │ │ │ strtmi r7, [r8], -r4, lsr #5 │ │ │ │ - cdp2 0, 8, cr15, cr10, cr12, {6} │ │ │ │ + cdp2 0, 4, cr15, cr4, cr12, {6} │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf8b42002 │ │ │ │ @ instruction: 0xf08310b8 │ │ │ │ - b 0x109c848 │ │ │ │ + b 0x109c814 │ │ │ │ @ instruction: 0xf0416143 │ │ │ │ @ instruction: 0xf7fc4188 │ │ │ │ - @ instruction: 0xe73ffe39 │ │ │ │ + @ instruction: 0xe73ffe53 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44ffd11 │ │ │ │ + @ instruction: 0xf44ffccb │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cc6831 │ │ │ │ - @ instruction: 0xf46ffe01 │ │ │ │ + @ instruction: 0xf46ffdbb │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - @ instruction: 0xf8b4fe61 │ │ │ │ + @ instruction: 0xf8b4fe1b │ │ │ │ strhcs r5, [r2], -r8 │ │ │ │ - @ instruction: 0xf9b4f0c7 │ │ │ │ + @ instruction: 0xf96ef0c7 │ │ │ │ @ instruction: 0xf0454602 │ │ │ │ mulcs fp, r4, r5 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - ldr pc, [r7, -r5, lsl #22] │ │ │ │ + sdiv r7, pc, fp │ │ │ │ @ instruction: 0xee1d4a5a │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ ldrmi r0, [r3], #-816 @ 0xfffffcd0 │ │ │ │ @ instruction: 0xf0c72200 │ │ │ │ - ldrbt pc, [pc], pc, ror #23 @ │ │ │ │ + ldrbt pc, [pc], r9, lsr #23 @ │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad560 │ │ │ │ + bne 0xfebad52c │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ + ldc2l 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [sl, -r3, lsr #11] │ │ │ │ vnmla.f32 s8, s26, s14 │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0716d │ │ │ │ ldrmi r0, [r3], #-948 @ 0xfffffc4c │ │ │ │ @ instruction: 0xf0c72200 │ │ │ │ - ldrb pc, [r7], r7, asr #23 @ │ │ │ │ + ldrb pc, [r7], r1, lsl #23 @ │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf966f0c7 │ │ │ │ + @ instruction: 0xf920f0c7 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cc6819 │ │ │ │ - ldrb pc, [sl], r5, lsl #28 @ │ │ │ │ + @ instruction: 0xe6dafdbf │ │ │ │ stmdale sl, {r0, r2, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f025 │ │ │ │ - @ instruction: 0x0005bdb9 │ │ │ │ - @ instruction: 0x0005bdb9 │ │ │ │ - andeq fp, r5, sp, asr #21 │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - @ instruction: 0x0005bdb9 │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - strdeq fp, [r5], -fp @ │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - andeq fp, r5, sp, asr #24 │ │ │ │ - @ instruction: 0x0005bbb1 │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - @ instruction: 0x0005bdb9 │ │ │ │ + andeq fp, r5, r5, lsl #27 │ │ │ │ + andeq fp, r5, r5, lsl #27 │ │ │ │ + muleq r5, r9, sl │ │ │ │ + andeq fp, r5, r3, lsr #27 │ │ │ │ + andeq fp, r5, r5, lsl #27 │ │ │ │ + andeq fp, r5, r3, lsr #27 │ │ │ │ + andeq fp, r5, r7, asr #23 │ │ │ │ + andeq fp, r5, r3, lsr #27 │ │ │ │ + andeq fp, r5, r9, lsl ip │ │ │ │ + andeq fp, r5, sp, ror fp │ │ │ │ + andeq fp, r5, r3, lsr #27 │ │ │ │ + andeq fp, r5, r3, lsr #27 │ │ │ │ + andeq fp, r5, r3, lsr #27 │ │ │ │ + andeq fp, r5, r5, lsl #27 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44ffc77 │ │ │ │ + @ instruction: 0xf44ffc31 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cc6831 │ │ │ │ - strtmi pc, [r9], -r7, ror #26 │ │ │ │ + strtmi pc, [r9], -r1, lsr #26 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0ca1200 │ │ │ │ - ldmdavs r1!, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - str pc, [r6], r7, asr #27 │ │ │ │ + str pc, [r6], r1, lsl #27 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad64c │ │ │ │ + bne 0xfebad618 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2l 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2l 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strtmi r6, [r0], -r3, lsr #11 │ │ │ │ mrc2 7, 5, pc, cr8, cr14, {7} │ │ │ │ vmin.s8 q15, q2, q11 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6c05fc │ │ │ │ - ldc2 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ - bls 0x137384 │ │ │ │ + blvs 0xff6c05c8 │ │ │ │ + stc2l 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ + bls 0x137350 │ │ │ │ ldrmi r4, [r3], #-1568 @ 0xfffff9e0 │ │ │ │ andlt r6, r4, r3, lsr #11 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 5, pc, cr4, cr14, {7} @ │ │ │ │ - strdeq r4, [fp], r2 │ │ │ │ - addeq r4, fp, sl, lsr #5 │ │ │ │ - addeq r4, fp, sl, asr r2 │ │ │ │ + addeq r4, fp, r6, lsr #8 │ │ │ │ + ldrdeq r4, [fp], lr │ │ │ │ + addeq r4, fp, lr, lsl #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf6464f31 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ ldcmi 6, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf0c66830 │ │ │ │ - strbmi pc, [r4, #-2525] @ 0xfffff623 @ │ │ │ │ + strbmi pc, [r4, #-2455] @ 0xfffff669 @ │ │ │ │ svceq 0x0004f845 │ │ │ │ vand , q10, │ │ │ │ vmls.i d20, d16, d0[4] │ │ │ │ vst3.32 {d16-d18}, [pc :64], r5 │ │ │ │ ldmdavs r0!, {r1, r8, ip, sp, lr} │ │ │ │ - eorscc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + rsbscs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9ccf0c6 │ │ │ │ + @ instruction: 0xf986f0c6 │ │ │ │ tstpvc r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64e4603 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c664e3 │ │ │ │ - vst2. {d31,d33}, [pc], r1 │ │ │ │ + vst2.16 {d31,d33}, [pc :256], fp │ │ │ │ strmi r7, [r3], -r3, lsl #2 │ │ │ │ - subsvs pc, r4, #1879048196 @ 0x70000004 │ │ │ │ + addspl pc, r4, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - @ instruction: 0xf9b6f0c6 │ │ │ │ + @ instruction: 0xf970f0c6 │ │ │ │ tstpvc r5, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64e4603 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c66523 │ │ │ │ - vst2.32 {d31,d33}, [pc :128], fp │ │ │ │ + vst2.16 {d31,d33}, [pc :128], r5 │ │ │ │ strmi r5, [r3], -r2, lsl #3 │ │ │ │ - subcc pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + addcs pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strtvs r6, [r3], #2096 @ 0x830 │ │ │ │ - blx 0x1181d8 │ │ │ │ - subscc pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + @ instruction: 0xf9bcf0c6 │ │ │ │ + addscs pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d20, d1, d3 │ │ │ │ ldmdavs r0!, {r3, r6, r8} │ │ │ │ @ instruction: 0xf0c665e3 │ │ │ │ - @ instruction: 0x6620f9f7 │ │ │ │ + @ instruction: 0x6620f9b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - eorseq r7, r3, r8, ror #28 │ │ │ │ + eorseq r7, r3, r8, lsr #27 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x1428fc0 │ │ │ │ + b 0x1428f8c │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0x5f314 │ │ │ │ + bcc 0x5f2e0 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe0ec868 │ │ │ │ + b 0xfe0ec834 │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x1455ef4 │ │ │ │ + b 0x1455ec0 │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x1455ee8 │ │ │ │ + b 0x1455eb4 │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x1138f50 │ │ │ │ + b 0x1138f1c │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ streq fp, [r2], #-2522 @ 0xfffff626 │ │ │ │ andcs lr, r0, #270336 @ 0x42000 │ │ │ │ - b 0x10ecb6c │ │ │ │ + b 0x10ecb38 │ │ │ │ ldrb r6, [ip, r0] │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x144adf8 │ │ │ │ - b 0x1434ba4 │ │ │ │ + b 0x144adc4 │ │ │ │ + b 0x1434b70 │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ stmdacs r0, {r8, r9, lr} │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ @ instruction: 0x4618b570 │ │ │ │ ldrmi r2, [r9], -r1, lsl #12 │ │ │ │ - blx 0x1e579c │ │ │ │ - b 0x5187b0 │ │ │ │ + blx 0x1e5768 │ │ │ │ + b 0x51877c │ │ │ │ andle r0, pc, ip, lsl #30 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strteq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ tstmi r1, #-2013265920 @ 0x88000000 │ │ │ │ - blcs 0x268bd0 │ │ │ │ + blcs 0x268b9c │ │ │ │ andcs sp, r0, #-1073741767 @ 0xc0000039 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ svceq 0x0080f01c │ │ │ │ cmnpne ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @@ -77631,80 +77618,80 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xb12b6e43 │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb3224 │ │ │ │ + bl 0xfebb31f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xffa1833a │ │ │ │ + blx 0xfe898306 │ │ │ │ stcvs 3, cr2, [r2, #4]! │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ andcs r6, r0, r3, ror #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ andle r2, r8, r1, lsl #22 │ │ │ │ tstle sp, r4, lsl #22 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0cc6819 │ │ │ │ - @ instruction: 0xf646bc71 │ │ │ │ + @ instruction: 0xf646bc2b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stclt 0, cr15, [r2], #-816 @ 0xfffffcd0 │ │ │ │ + bllt 0xff798370 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb327c │ │ │ │ + bl 0xfebb3248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ - blmi 0xdc544 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ + blmi 0xdc510 │ │ │ │ @ instruction: 0x900022bb │ │ │ │ - blx 0xff618812 │ │ │ │ - eorseq r7, r3, r8, lsr #29 │ │ │ │ + blx 0xfe4987de │ │ │ │ + eorseq r7, r3, r8, ror #27 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - bllt 0xff61a0a0 │ │ │ │ + bllt 0xffc9a06c │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf0ca1022 │ │ │ │ - svclt 0x0000bbfb │ │ │ │ + svclt 0x0000bbb5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb32cc │ │ │ │ + bl 0xfebb3298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - blx 0xff5983f4 │ │ │ │ + blx 0xfe4183c0 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d118 │ │ │ │ @ instruction: 0x462820d1 │ │ │ │ ldrtmi r6, [r1], -fp, ror #26 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - bl 0xfe95cd00 │ │ │ │ + bl 0xfe95cccc │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ @ instruction: 0xf7fc441a │ │ │ │ - ldrtmi pc, [r0], -sp, lsr #23 @ │ │ │ │ + ldrtmi pc, [r0], -r7, asr #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534622 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - ldrtmi pc, [r0], -sp, lsr #24 @ │ │ │ │ + ldrtmi pc, [r0], -r7, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -77712,77 +77699,77 @@ │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r6, [ip], -lr, asr #18 │ │ │ │ stmdblt r7, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8954276 │ │ │ │ stmiavs r1!, {r1, r4, r5, r7, ip, sp}^ │ │ │ │ stmdbcs sp, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ stmdavs r2!, {r0, r3, ip, lr, pc} │ │ │ │ - bcs 0x6da08 │ │ │ │ + bcs 0x6d9d4 │ │ │ │ shadd16mi fp, r2, r8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ stmdavs r3!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ - blmi 0x80897c │ │ │ │ + blmi 0x808948 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r3, r6, r8, r9, fp, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ vhsub.s8 d18, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ @ instruction: 0xf8d07190 │ │ │ │ @ instruction: 0xf0c70120 │ │ │ │ - stmiavs r1!, {r0, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0c6e7d1 │ │ │ │ - vpmax.s8 , q2, │ │ │ │ + vpmin.s8 d31, d4, d11 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46320395 │ │ │ │ - blvs 0x16adbd0 │ │ │ │ - blx 0xff6184fe │ │ │ │ + blvs 0x16adb9c │ │ │ │ + blx 0xfe4984ca │ │ │ │ vnmls.f64 d4, d13, d9 │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658cb │ │ │ │ vsra.s64 d23, d0, #64 │ │ │ │ - bl 0x124840 │ │ │ │ + bl 0x12480c │ │ │ │ andls r0, r0, r8 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - addeq r3, fp, ip, asr #27 │ │ │ │ - addeq r3, fp, ip, ror sp │ │ │ │ + addeq r3, fp, r0, lsl #28 │ │ │ │ + @ instruction: 0x008b3db0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb3408 │ │ │ │ + bl 0xfebb33d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ andsle r2, r7, pc, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #18 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ pop {r2, r5} │ │ │ │ @ instruction: 0xf0ca4070 │ │ │ │ - @ instruction: 0xf8d0bb43 │ │ │ │ + @ instruction: 0xf8d0bafd │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf06fd5f0 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - strb pc, [r9, r5, lsr #25]! @ │ │ │ │ + ubfx pc, pc, #24, #10 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0x46284611 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - ldc2 0, cr15, [r8], {202} @ 0xca │ │ │ │ + mrrc2 0, 12, pc, r2, cr10 @ │ │ │ │ @ instruction: 0xf04f2203 │ │ │ │ ldrshtvs r3, [r2], #63 @ 0x3f │ │ │ │ @ instruction: 0xe7d765b3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77794,116 +77781,116 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00b4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x8014f8d1 │ │ │ │ - @ instruction: 0xf9eaf0c6 │ │ │ │ + @ instruction: 0xf9a4f0c6 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ tstle r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff29a2bc │ │ │ │ + blx 0xff91a288 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ - bleq 0x4a7b78 │ │ │ │ + bleq 0x4a7b44 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xffa18614 │ │ │ │ + blx 0xfe8985e0 │ │ │ │ @ instruction: 0xb3aae7ee │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 0, cr15, [sl], #812 @ 0x32c │ │ │ │ + stc2 0, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xf032e007 │ │ │ │ ldrtmi r0, [r9], -r0, lsr #6 │ │ │ │ andscs fp, pc, #8, 30 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - stmiavs r3!, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xb1ab4628 │ │ │ │ - blx 0x498642 │ │ │ │ + blx 0xff31860c │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ - bcs 0x8c0dc │ │ │ │ + bcs 0x8c0a8 │ │ │ │ ldrtmi sp, [r9], -pc, ror #1 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - @ instruction: 0xe7eafdb5 │ │ │ │ + strb pc, [sl, pc, ror #26]! @ │ │ │ │ ldrmi fp, [r1], -sl, ror #18 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - ubfx pc, r7, #21, #5 │ │ │ │ - blx 0x169866e │ │ │ │ + @ instruction: 0xe7e4fa91 │ │ │ │ + blx 0x51863a │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ shsaxmi fp, r9, r7 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - @ instruction: 0xe7d6fdff │ │ │ │ - @ instruction: 0xf992f0c6 │ │ │ │ + @ instruction: 0xe7d6fdb9 │ │ │ │ + @ instruction: 0xf94cf0c6 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pkhbtmi r2, r0, pc, lsl #4 @ │ │ │ │ @ instruction: 0xf0ca6cd9 │ │ │ │ - @ instruction: 0x4639fd95 │ │ │ │ + ldrtmi pc, [r9], -pc, asr #26 @ │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - stc2l 0, cr15, [lr, #808]! @ 0x328 │ │ │ │ + stc2 0, cr15, [r8, #808]! @ 0x328 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - strb pc, [r0, sp, ror #24] @ │ │ │ │ + strb pc, [r0, r7, lsr #24] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldmdblt r0!, {r6, r7} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [lr], -r8 │ │ │ │ @ instruction: 0x461f4690 │ │ │ │ - @ instruction: 0xf962f0c6 │ │ │ │ + @ instruction: 0xf91cf0c6 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ teqle r5, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x109a3cc │ │ │ │ + blx 0x171a398 │ │ │ │ @ instruction: 0x462168f2 │ │ │ │ sbcseq r4, r2, r0, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r2], #-812 @ 0xfffffcd4 │ │ │ │ + stc2 0, cr15, [ip], #-812 @ 0xfffffcd4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8d647c0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ andle r0, lr, pc, lsl #30 │ │ │ │ - @ instruction: 0xf944f0c6 │ │ │ │ + @ instruction: 0xf8fef0c6 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534681 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0x464afa55 │ │ │ │ + strbmi pc, [sl], -pc, lsl #20 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x462847b8 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0xf1876c │ │ │ │ + @ instruction: 0xf9f4f0ca │ │ │ │ svclt 0x0000e7ca │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ mvnsmi pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ @@ -77922,88 +77909,88 @@ │ │ │ │ sbccc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4618e776 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb36b0 │ │ │ │ + bl 0xfebb367c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r6], -r1, lsl #2 │ │ │ │ movwlt fp, #43361 @ 0xa961 │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr2, cr15, {7} │ │ │ │ svclt 0x00181e59 │ │ │ │ - bcs 0x648e8 │ │ │ │ + bcs 0x648b4 │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ rscsle r2, r0, r0, lsl #18 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca009a │ │ │ │ - stmdavs r1!, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr12, cr15, {7} │ │ │ │ @ instruction: 0x4629b21b │ │ │ │ addseq r4, sl, r8, lsr #12 │ │ │ │ @ instruction: 0xf0ca4252 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r3, r8, lsl #1 │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrmi r5, [r1], r4, lsl #1 │ │ │ │ - bleq 0x458554 │ │ │ │ + bleq 0x458520 │ │ │ │ @ instruction: 0xf0c64604 │ │ │ │ - @ instruction: 0x4631f89b │ │ │ │ + @ instruction: 0x4631f855 │ │ │ │ vst1.32 {d20-d22}, [r5], r2 │ │ │ │ @ instruction: 0xf0ca6588 │ │ │ │ - @ instruction: 0xf045f9af │ │ │ │ + @ instruction: 0xf045f969 │ │ │ │ @ instruction: 0xf0c60503 │ │ │ │ - strmi pc, [r7], -r5, asr #17 │ │ │ │ - @ instruction: 0xf88ef0c6 │ │ │ │ + @ instruction: 0x4607f87f │ │ │ │ + @ instruction: 0xf848f0c6 │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - ldmdbmi r3, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r3, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r5], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdapl r1, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ ldrbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - mrc2 0, 3, pc, cr8, cr2, {6} │ │ │ │ + mrc2 0, 1, pc, cr2, cr2, {6} │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46de7c │ │ │ │ + blcs 0x46de48 │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf0cf4630 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #24 @ │ │ │ │ + ldrtmi pc, [r2], -r3, asr #23 @ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ - addeq r3, fp, r4, ror #19 │ │ │ │ + addeq r3, fp, r8, lsl sl │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb37d4 │ │ │ │ + bl 0xfebb37a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -78013,28 +78000,28 @@ │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdavs r3!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf9b2f0ca │ │ │ │ + @ instruction: 0xf96cf0ca │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ andcs pc, r1, sp, ror #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7c6a0 │ │ │ │ + blcs 0x7c66c │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @@ -78044,111 +78031,111 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r3, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ - b 0x1124698 │ │ │ │ + b 0x1124664 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d5686f │ │ │ │ @ instruction: 0xf0c5800c │ │ │ │ - svccs 0x000fffeb │ │ │ │ + svccs 0x000fffa5 │ │ │ │ cmple r1, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8caf7fc │ │ │ │ + @ instruction: 0xf8e4f7fc │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - @ instruction: 0xffdaf0c5 │ │ │ │ + @ instruction: 0xff94f0c5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8b8f7fc │ │ │ │ + @ instruction: 0xf8d2f7fc │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b8d03d │ │ │ │ ldrtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - stc2 0, cr15, [r6], {202} @ 0xca │ │ │ │ + mcrr2 0, 12, pc, r0, cr10 @ │ │ │ │ @ instruction: 0x463a2310 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blx 0x598a46 │ │ │ │ + blx 0xff418a10 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #26 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8b8f0ca │ │ │ │ + @ instruction: 0xf872f0ca │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - @ instruction: 0xff9af0c5 │ │ │ │ + @ instruction: 0xff54f0c5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcsle r0, pc, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8a8f0ca │ │ │ │ + @ instruction: 0xf862f0ca │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r2], -r1, asr #3 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfe498aa6 │ │ │ │ + blx 0x1318a72 │ │ │ │ @ instruction: 0x464b2210 │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - blx 0xff718ab8 │ │ │ │ + blx 0xfe598a84 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb3998 │ │ │ │ + bl 0xfebb3964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0c5460d │ │ │ │ - strmi pc, [r6], -r3, ror #30 │ │ │ │ + @ instruction: 0x4606ff1d │ │ │ │ @ instruction: 0xd1212f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf842f7fc │ │ │ │ + @ instruction: 0xf85cf7fc │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 0, 5, cr15, cr10, cr11, {6} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr11, {6} │ │ │ │ ldrtmi r6, [r1], -sl, ror #16 │ │ │ │ ldreq r4, [r2], #-1584 @ 0xfffff9d0 │ │ │ │ - blx 0x1818b14 │ │ │ │ + blx 0x698ae0 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r5, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf850f0ca │ │ │ │ + @ instruction: 0xf80af0ca │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @@ -78156,50 +78143,50 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [ip], -r4 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ @ instruction: 0xf0c54616 │ │ │ │ - @ instruction: 0xf1b9ff17 │ │ │ │ + @ instruction: 0xf1b9fed1 │ │ │ │ strmi r0, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf897d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e148 │ │ │ │ + blcs 0x6e114 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - stmdbvs r3!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fc2204 │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b383 │ │ │ │ strtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4628221f │ │ │ │ - blx 0xff218bb2 │ │ │ │ + blx 0xfe098b7e │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8d368a0 │ │ │ │ @ instruction: 0xf0c68000 │ │ │ │ - strtmi pc, [sl], -pc, lsr #23 │ │ │ │ + strtmi pc, [sl], -r9, ror #22 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, r9, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - @ instruction: 0xe7d1fadd │ │ │ │ + bfi pc, r7, (invalid: 21:17) @ │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ rsbpl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrmi lr, [r8], -lr, lsl #15 │ │ │ │ @@ -78229,62 +78216,62 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d580 │ │ │ │ + blcs 0x5d54c │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c58004 │ │ │ │ - @ instruction: 0x4607fe7f │ │ │ │ + @ instruction: 0x4607fe39 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e218 │ │ │ │ + blcs 0x6e1e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5ff5d │ │ │ │ + @ instruction: 0xf8d5ff77 │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - strmi pc, [r0], sp, ror #28 │ │ │ │ + strmi pc, [r0], r7, lsr #28 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d139 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e23c │ │ │ │ + blcs 0x6e208 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf0c5ff4b │ │ │ │ - @ instruction: 0xf646fec5 │ │ │ │ + @ instruction: 0xf0c5ff65 │ │ │ │ + @ instruction: 0xf646fe7f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ pkhbtmi r2, r1, r5, lsl #7 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - @ instruction: 0x464bffd1 │ │ │ │ + strbmi pc, [fp], -fp, lsl #31 @ │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r7, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - @ instruction: 0xf8d5ff51 │ │ │ │ + @ instruction: 0xf8d5ff0b │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - @ instruction: 0x4680fe33 │ │ │ │ + strmi pc, [r0], sp, ror #27 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vhadd.s8 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - strb pc, [r6, r1, asr #30] @ │ │ │ │ + @ instruction: 0xe7c6fefb │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @ instruction: 0x461610d1 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ @@ -78294,55 +78281,55 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d684 │ │ │ │ + blcs 0x5d650 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c58004 │ │ │ │ - @ instruction: 0x4607fdfd │ │ │ │ + @ instruction: 0x4607fdb7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d12e │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e31c │ │ │ │ + blcs 0x6e2e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fedb │ │ │ │ + @ instruction: 0xf8d5fef5 │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - strmi pc, [r0], fp, ror #27 │ │ │ │ + strmi pc, [r0], r5, lsr #27 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e340 │ │ │ │ + blcs 0x6e30c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r2], -r9, asr #29 @ │ │ │ │ + strbmi pc, [r2], -r3, ror #29 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x462047b0 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ - blx 0xfe51aada │ │ │ │ + blx 0xfe51aaa6 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 0, 13, cr15, cr12, cr9, {6} │ │ │ │ + cdp2 0, 9, cr15, cr6, cr9, {6} │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - ldc2 0, cr15, [lr, #788]! @ 0x314 │ │ │ │ + ldc2l 0, cr15, [r8, #-788]! @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ sbcsle r0, r2, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - cdp2 0, 12, cr15, cr12, cr9, {6} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr9, {6} │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ @@ -78352,92 +78339,92 @@ │ │ │ │ cmnlt r2, ip, asr #1 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ orrlt r0, r0, r1 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bleq 0xff080b28 │ │ │ │ + bleq 0xff080af4 │ │ │ │ submi lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c58008 │ │ │ │ - strmi pc, [r1], r3, lsl #27 │ │ │ │ + @ instruction: 0x4681fd3d │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d178 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e410 │ │ │ │ + blcs 0x6e3dc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fe61 │ │ │ │ + @ instruction: 0xf8d5fe7b │ │ │ │ @ instruction: 0xf0c5a004 │ │ │ │ - @ instruction: 0x4680fd71 │ │ │ │ + strmi pc, [r0], fp, lsr #26 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e434 │ │ │ │ + blcs 0x6e400 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - svccs 0x0000fe4f │ │ │ │ + svccs 0x0000fe69 │ │ │ │ @ instruction: 0xf646d13d │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ vpmin.s8 d18, d28, d5 │ │ │ │ vqshl.s64 q10, q8, #0 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ - bmi 0xbcc998 │ │ │ │ + bmi 0xbcc964 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ tstls r1, r3, lsl r4 │ │ │ │ @ instruction: 0xb1ae444a │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ andls r4, r0, #622592 @ 0x98000 │ │ │ │ - ldc2 0, cr15, [ip], {198} @ 0xc6 │ │ │ │ + mrrc2 0, 12, pc, r6, cr6 @ │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff464a │ │ │ │ strdcs pc, [r1], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrteq pc, [ip], #2263 @ 0x8d7 @ │ │ │ │ andls r4, r0, #28, 18 @ 0x70000 │ │ │ │ - stc2 0, cr15, [r6], {198} @ 0xc6 │ │ │ │ + mcrr2 0, 12, pc, r0, cr6 @ │ │ │ │ vabd.s8 q15, q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - svccs 0x0000fe3f │ │ │ │ - blmi 0x610f44 │ │ │ │ + svccs 0x0000fdf9 │ │ │ │ + blmi 0x610f10 │ │ │ │ svclt 0x0070ee1d │ │ │ │ - bvc 0xfe49a560 │ │ │ │ - bcs 0xfe5d974c │ │ │ │ + bvc 0xfe49a52c │ │ │ │ + bcs 0xfe5d9718 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbmi pc, [r0, ip, asr #4]! @ │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf507440b │ │ │ │ @ instruction: 0xf0c66187 │ │ │ │ - sbfx pc, pc, #24, #15 │ │ │ │ + @ instruction: 0xe7aefc19 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 0, 1, cr15, cr8, cr9, {6} │ │ │ │ + ldc2l 0, cr15, [r2, #804] @ 0x324 │ │ │ │ svclt 0x0000e787 │ │ │ │ - addeq r3, fp, ip, ror r3 │ │ │ │ + @ instruction: 0x008b33b0 │ │ │ │ addseq ip, r1, r8, lsr #18 │ │ │ │ addseq ip, r1, ip, lsr #19 │ │ │ │ - addeq r3, fp, ip, lsl #6 │ │ │ │ + addeq r3, fp, r0, asr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ ldmib r0, {r0, r4, r6, r7, ip}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ @@ -78445,410 +78432,410 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ - b 0x1124cdc │ │ │ │ + b 0x1124ca8 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c5686e │ │ │ │ - strmi pc, [r7], -fp, asr #25 │ │ │ │ + strmi pc, [r7], -r5, lsl #25 │ │ │ │ cmple sp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [sl, #1004]! @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - ldc2 0, cr15, [sl], #788 @ 0x314 │ │ │ │ + ldc2l 0, cr15, [r4], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ - stc2 0, cr15, [sl], #788 @ 0x314 │ │ │ │ + ldc2 7, cr15, [r2, #1004]! @ 0x3ec │ │ │ │ + stc2l 0, cr15, [r4], #-788 @ 0xfffffcec │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r7, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r6, #812] @ 0x32c │ │ │ │ + ldc2l 0, cr15, [r0, #-812] @ 0xfffffcd4 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96014416 │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #973078528 @ 0x3a000000 │ │ │ │ @ instruction: 0x61a8f506 │ │ │ │ strbeq pc, [r0, #-2262] @ 0xfffff72a @ │ │ │ │ - blx 0xff91908a │ │ │ │ + blx 0xfe799056 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r3, asr #20 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [ip, #804] @ 0x324 │ │ │ │ + stc2l 0, cr15, [r6, #-804] @ 0xfffffcdc │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - stc2l 0, cr15, [lr], #-788 @ 0xfffffcec │ │ │ │ + stc2 0, cr15, [r8], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ adcsle r0, r3, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [ip, #-804]! @ 0xfffffcdc │ │ │ │ + ldc2 0, cr15, [r6, #-804]! @ 0xfffffcdc │ │ │ │ svclt 0x0000e7b4 │ │ │ │ - addeq r3, fp, lr, lsl #4 │ │ │ │ + addeq r3, fp, r2, asr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb3fd0 │ │ │ │ + bl 0xfebb3f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbccc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c5460e │ │ │ │ - strmi pc, [r5], -r7, asr #24 │ │ │ │ + strmi pc, [r5], -r1, lsl #24 │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca2220 │ │ │ │ - @ instruction: 0x4620fdf3 │ │ │ │ + strtmi pc, [r0], -sp, lsr #27 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xe7e3fd39 │ │ │ │ + @ instruction: 0xe7e3fcf3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-124] @ 0xffffff84 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106958 │ │ │ │ tstle r7, r0, ror r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ @ instruction: 0xf0c54690 │ │ │ │ - stccs 12, cr15, [pc], {1} │ │ │ │ + @ instruction: 0x2c0ffbbb │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - blx 0xffc991ba │ │ │ │ + blx 0xfeb19186 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [lr], {251} @ 0xfb │ │ │ │ + stc2l 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - @ instruction: 0xf894f0c6 │ │ │ │ + @ instruction: 0xf84ef0c6 │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ stmib sp, {r0, r1, r3, r6, sl, lr}^ │ │ │ │ ldrmi r4, [sl], -r0 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vqadd.s8 d13, d0, d5 │ │ │ │ @ instruction: 0xf8d051c4 │ │ │ │ @ instruction: 0xf0c605c4 │ │ │ │ - @ instruction: 0x4628fb19 │ │ │ │ + @ instruction: 0x4628fad3 │ │ │ │ @ instruction: 0x464a6831 │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50087f0 │ │ │ │ @ instruction: 0xf8d061c9 │ │ │ │ @ instruction: 0xf0c60648 │ │ │ │ - strb pc, [r8, r3, lsl #22]! @ │ │ │ │ + @ instruction: 0xe7e8fabd │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [ip], #804 @ 0x324 │ │ │ │ + ldc2l 0, cr15, [r6], #-804 @ 0xfffffcdc │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfe999278 │ │ │ │ + blx 0x1819244 │ │ │ │ vaba.s8 d30, d20, d28 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - ldr pc, [sp, sp, lsr #25] │ │ │ │ + ldr pc, [sp, r7, ror #24] │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1c19294 │ │ │ │ + blx 0xa99260 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - addeq r3, fp, r2, lsl #1 │ │ │ │ + strheq r3, [fp], r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ ldmdblt r0!, {r7, ip} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs pc, {r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ @ instruction: 0xf0c5460d │ │ │ │ - @ instruction: 0x4606fb71 │ │ │ │ + strmi pc, [r6], -fp, lsr #22 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrrc2 7, 15, pc, r0, cr11 @ │ │ │ │ + stc2l 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - blx 0x18992da │ │ │ │ + blx 0x7192a6 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ cmple r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ + mrrc2 7, 15, pc, r8, cr11 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - @ instruction: 0xf8d5fa4f │ │ │ │ + @ instruction: 0xf8d5fa09 │ │ │ │ @ instruction: 0xf0c5800c │ │ │ │ - strmi pc, [r7], -r9, asr #22 │ │ │ │ + strmi pc, [r7], -r3, lsl #22 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d136 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e884 │ │ │ │ + blcs 0x6e850 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #24 @ │ │ │ │ + ldrtmi pc, [r2], -r1, asr #24 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - stc2l 0, cr15, [lr], #804 @ 0x324 │ │ │ │ + stc2 0, cr15, [r8], #804 @ 0x324 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xf8d5fc39 │ │ │ │ + @ instruction: 0xf8d5fbf3 │ │ │ │ @ instruction: 0xf0c58008 │ │ │ │ - @ instruction: 0x4607fb1b │ │ │ │ + @ instruction: 0x4607fad5 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d26 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - ldr pc, [fp, r9, lsr #24]! │ │ │ │ + ldr pc, [fp, r3, ror #23]! │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r0], #-804 @ 0xfffffcdc │ │ │ │ + blx 0xff71936a │ │ │ │ svclt 0x0000e7c9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ mlaslt r0, sp, r8, pc @ │ │ │ │ - blx 0xffd193b4 │ │ │ │ + blx 0xfeb99380 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r7, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff49b0aa │ │ │ │ + blx 0xffb1b076 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - blx 0xff8993d8 │ │ │ │ + blx 0xfe7193a4 │ │ │ │ @ instruction: 0xf1ba4607 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf89580cb │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e978 │ │ │ │ + blcs 0x6e944 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fbbd │ │ │ │ + @ instruction: 0xf1b9fbd7 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0c94620 │ │ │ │ - @ instruction: 0xf1bbff91 │ │ │ │ + @ instruction: 0xf1bbff4b │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0c94638 │ │ │ │ - ldrtmi pc, [sl], -r9, lsl #31 @ │ │ │ │ + ldrtmi pc, [sl], -r3, asr #30 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9bef0ca │ │ │ │ + @ instruction: 0xf978f0ca │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, ror #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf96ef0cb │ │ │ │ + @ instruction: 0xf928f0cb │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - ldrtmi pc, [sl], -r7, ror #18 @ │ │ │ │ + ldrtmi pc, [sl], -r1, lsr #18 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf998f0ca │ │ │ │ + @ instruction: 0xf952f0ca │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf0c5800c │ │ │ │ - strmi pc, [r7], -pc, lsl #21 │ │ │ │ + strmi pc, [r7], -r9, asr #20 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1b9b172 │ │ │ │ + blx 0xfe21b13e │ │ │ │ @ instruction: 0xee1d4b51 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - @ instruction: 0xf9bef0c6 │ │ │ │ + @ instruction: 0xf978f0c6 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, lsl r8 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0c568f7 │ │ │ │ - pkhtbmi pc, r0, r3, asr #20 @ │ │ │ │ + strmi pc, [r0], sp, lsl #20 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xd1b1e6 │ │ │ │ + blx 0x139b1b2 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0x1119514 │ │ │ │ + @ instruction: 0xf9fcf0c5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x89b20a │ │ │ │ - blx 0xd19534 │ │ │ │ + blx 0xf1b1d6 │ │ │ │ + @ instruction: 0xf9ecf0c5 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0c94681 │ │ │ │ - @ instruction: 0x463bfef5 │ │ │ │ + ldrtmi pc, [fp], -pc, lsr #29 @ │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ca4900 │ │ │ │ - ldmvs r1!, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r1!, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ @ instruction: 0xffdef7fe │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe463a │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0x91959a │ │ │ │ + blx 0xff799564 │ │ │ │ vaba.s8 d30, d4, d21 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - sdiv r9, r9, fp │ │ │ │ + @ instruction: 0xe719fad3 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x4995be │ │ │ │ + blx 0xff319588 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xf9f2f0c5 │ │ │ │ + @ instruction: 0xf9acf0c5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcle r0, pc, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0x995de │ │ │ │ + blx 0xfef195a8 │ │ │ │ vaba.s8 d30, d20, d16 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - smmlsr fp, r7, sl, pc @ │ │ │ │ - addeq r2, fp, r6, asr #27 │ │ │ │ + @ instruction: 0xe75bfab1 │ │ │ │ + strdeq r2, [fp], sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb44d8 │ │ │ │ + bl 0xfebb44a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r7, [r3], r1 │ │ │ │ @ instruction: 0x4632e9d0 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ mvnsmi fp, #-1073741801 @ 0xc0000017 │ │ │ │ streq pc, [r1], #-6 │ │ │ │ andcs fp, r0, ip, ror r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bleq 0xff98cac8 │ │ │ │ + bleq 0xff98ca94 │ │ │ │ strbmi lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf00443e4 │ │ │ │ stccs 4, cr0, [r0], {1} │ │ │ │ strls sp, [r0, #-495] @ 0xfffffe11 │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -78858,82 +78845,82 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - @ instruction: 0xf99af0c5 │ │ │ │ + @ instruction: 0xf954f0c5 │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1e9b358 │ │ │ │ + blx 0xfe51b324 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf988f0c5 │ │ │ │ + @ instruction: 0xf942f0c5 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ec68 │ │ │ │ + blcs 0x6ec34 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fa65 │ │ │ │ + @ instruction: 0xf1b9fa7f │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf1b8fdb5 │ │ │ │ + @ instruction: 0xf1b8fdcf │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - @ instruction: 0xf99cf0c5 │ │ │ │ + @ instruction: 0xf956f0c5 │ │ │ │ @ instruction: 0xf0c54680 │ │ │ │ - @ instruction: 0x4629f999 │ │ │ │ + @ instruction: 0x4629f953 │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - stc2 0, cr15, [sl], {206} @ 0xce │ │ │ │ + mcrr2 0, 12, pc, r4, cr14 @ │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r6], {206} @ 0xce │ │ │ │ + mcrr2 0, 12, pc, r0, cr14 @ │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0cb4640 │ │ │ │ - ldmvs r3!, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a5 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x6ecc8 │ │ │ │ + blcs 0x6ec94 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4648fa35 │ │ │ │ + strbmi pc, [r8], -pc, asr #20 @ │ │ │ │ @ instruction: 0xf0ce4621 │ │ │ │ - strbmi pc, [sl], -pc, ror #24 @ │ │ │ │ + strbmi pc, [sl], -r9, lsr #24 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [r8, #812]! @ 0x32c │ │ │ │ + stc2l 0, cr15, [r2, #-812]! @ 0xfffffcd4 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - @ instruction: 0xf0c5fccf │ │ │ │ - andscs pc, pc, #868352 @ 0xd4000 │ │ │ │ + @ instruction: 0xf0c5fc89 │ │ │ │ + andscs pc, pc, #15663104 @ 0xef0000 │ │ │ │ strmi r4, [r2], r9, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r8, #804]! @ 0x324 │ │ │ │ - @ instruction: 0xf92ef0c5 │ │ │ │ + ldc2 0, cr15, [r2, #804]! @ 0x324 │ │ │ │ + @ instruction: 0xf8e8f0c5 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cb4680 │ │ │ │ - andcs pc, r1, sp, lsl sl @ │ │ │ │ - ldc2l 0, cr15, [lr, #788] @ 0x314 │ │ │ │ + ldrdcs pc, [r1], -r7 │ │ │ │ + ldc2 0, cr15, [r8, #788] @ 0x314 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrbmi r9, [r3], -r0 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf0ca8004 │ │ │ │ - @ instruction: 0xf8d9fe6b │ │ │ │ + @ instruction: 0xf8d9fe25 │ │ │ │ strbmi r1, [r0], -r0 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1e19788 │ │ │ │ + blx 0xc99754 │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ andcs pc, r1, sp, asr #29 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -78946,54 +78933,54 @@ │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r4, [r1], #-1044 @ 0xfffffbec │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - @ instruction: 0xf842f0c6 │ │ │ │ + @ instruction: 0xfffcf0c5 │ │ │ │ vaba.s8 q15, q10, q2 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xf1b9f9fb │ │ │ │ + @ instruction: 0xf1b9f9b5 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xfff997fe │ │ │ │ + blx 0xfee197ca │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf8d6fa83 │ │ │ │ + @ instruction: 0xf8d6fa3d │ │ │ │ @ instruction: 0xf1b8800c │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ - @ instruction: 0xf8c4f0c5 │ │ │ │ + @ instruction: 0xf87ef0c5 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - blmi 0x39bc64 │ │ │ │ + blmi 0x39bb18 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - str pc, [r1, -r9, asr #19]! │ │ │ │ + str pc, [r1, -r3, lsl #19]! │ │ │ │ rscmi pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf0c91023 │ │ │ │ - @ instruction: 0xe75af9bf │ │ │ │ - ldrdeq r2, [fp], sl │ │ │ │ - addeq r2, fp, r8, asr #20 │ │ │ │ + @ instruction: 0xe75af979 │ │ │ │ + addeq r2, fp, lr, lsl #22 │ │ │ │ + addeq r2, fp, ip, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb474c │ │ │ │ + bl 0xfebb4718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79013,90 +79000,90 @@ │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - stccs 8, cr15, [pc], {101} @ 0x65 │ │ │ │ + stccs 8, cr15, [pc], {31} │ │ │ │ cmnle pc, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf944f7fb │ │ │ │ + @ instruction: 0xf95ef7fb │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf854f0c5 │ │ │ │ + @ instruction: 0xf80ef0c5 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmnle r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf932f7fb │ │ │ │ + @ instruction: 0xf94cf7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01d │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - blx 0xff119930 │ │ │ │ + blx 0x1f998fc │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - cdp2 0, 5, cr15, cr2, cr10, {6} │ │ │ │ + cdp2 0, 0, cr15, cr12, cr10, {6} │ │ │ │ strtmi fp, [r8], -r7, ror #19 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 14 @ 0x3c00000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [ip], #-804 @ 0xfffffcdc │ │ │ │ + blx 0xffa19936 │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - cdp2 0, 3, cr15, cr6, cr10, {6} │ │ │ │ + ldc2l 0, cr15, [r0, #808]! @ 0x328 │ │ │ │ rscle r2, r2, r0, lsl #30 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ - @ instruction: 0xf814f0c5 │ │ │ │ + @ instruction: 0xffcef0c4 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ teqle r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8f2f7fb │ │ │ │ + @ instruction: 0xf90cf7fb │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - @ instruction: 0xff44f0c5 │ │ │ │ + cdp2 0, 15, cr15, cr14, cr5, {6} │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xe79bf8fd │ │ │ │ + @ instruction: 0xe79bf8b7 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8f4f0c9 │ │ │ │ + @ instruction: 0xf8aef0c9 │ │ │ │ vabd.s8 d30, d20, d0 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - strb pc, [r9, fp, ror #17] @ │ │ │ │ - ldrdeq r2, [fp], r2 @ │ │ │ │ + strb pc, [r9, r5, lsr #17] @ │ │ │ │ + addeq r2, fp, r6, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ addlt r0, r3, r8, asr #1 │ │ │ │ @@ -79111,182 +79098,182 @@ │ │ │ │ pop {sl, fp} │ │ │ │ stmiaeq r0, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ subvc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c49004 │ │ │ │ - strmi pc, [r0], r1, lsr #31 │ │ │ │ + pkhtbmi pc, r0, fp, asr #30 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d157 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6efd4 │ │ │ │ + blcs 0x6efa0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5f87f │ │ │ │ + @ instruction: 0xf8d5f899 │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - strmi pc, [r1], pc, lsl #31 │ │ │ │ + strmi pc, [r1], r9, asr #30 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6eff8 │ │ │ │ + blcs 0x6efc4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [fp], -sp, ror #16 @ │ │ │ │ + strbmi pc, [fp], -r7, lsl #17 @ │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4648 │ │ │ │ - @ instruction: 0xf8d5fd97 │ │ │ │ + @ instruction: 0xf8d5fd51 │ │ │ │ @ instruction: 0xf1baa00c │ │ │ │ andsle r0, r6, pc, lsl #30 │ │ │ │ - @ instruction: 0xff74f0c4 │ │ │ │ + @ instruction: 0xff2ef0c4 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - msrlt SPSR_fsxc, #8716288 @ 0x850000 │ │ │ │ + msrlt SPSR_fsxc, #4128768 @ 0x3f0000 │ │ │ │ @ instruction: 0xf0c52000 │ │ │ │ - ldrbmi pc, [fp], -r1, lsr #24 @ │ │ │ │ + @ instruction: 0x465bfbdb │ │ │ │ strbmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ca9800 │ │ │ │ - bllt 0x121cc7c │ │ │ │ + bllt 0x121cb30 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, r7, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf860f0c9 │ │ │ │ + @ instruction: 0xf81af0c9 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - sbfx pc, r7, #16, #9 │ │ │ │ + @ instruction: 0xe7a8f811 │ │ │ │ @ instruction: 0x4641465a │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - mcrcs 8, 0, pc, cr0, cr1, {4} @ │ │ │ │ + cdpcs 8, 0, cr15, cr0, cr11, {2} │ │ │ │ @ instruction: 0x4649d0d6 │ │ │ │ andscs r4, pc, #72, 12 @ 0x4800000 │ │ │ │ - blx 0xfe719b4a │ │ │ │ + blx 0x1599b16 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - strb pc, [fp, r5, lsl #17] @ │ │ │ │ + @ instruction: 0xe7cbf83f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs lr, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf0c4460d │ │ │ │ - strmi pc, [r7], -pc, lsl #30 │ │ │ │ + strmi pc, [r7], -r9, asr #29 │ │ │ │ cmple fp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffeef7fa │ │ │ │ + @ instruction: 0xf808f7fb │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - cdp2 0, 15, cr15, cr14, cr4, {6} │ │ │ │ + cdp2 0, 11, cr15, cr8, cr4, {6} │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple r0, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffdcf7fa │ │ │ │ + @ instruction: 0xfff6f7fa │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ @ instruction: 0xf506443b │ │ │ │ ldrmi r6, [sl], -sl, ror #3 │ │ │ │ smmlseq r0, r6, r8, pc @ │ │ │ │ - cdp2 0, 0, cr15, cr8, cr5, {6} │ │ │ │ + stc2l 0, cr15, [r2, #788] @ 0x314 │ │ │ │ cdpcs 8, 0, cr6, cr15, cr14, {7} │ │ │ │ @ instruction: 0xf0c4d00f │ │ │ │ - @ instruction: 0xf244fed7 │ │ │ │ + @ instruction: 0xf244fe91 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffe8f0c8 │ │ │ │ + @ instruction: 0xffa2f0c8 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ - @ instruction: 0xf0c94638 │ │ │ │ - strtmi pc, [r0], -r3, lsr #16 │ │ │ │ + @ instruction: 0xf0c84638 │ │ │ │ + @ instruction: 0x4620ffdd │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ stc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81028 │ │ │ │ - ldr pc, [pc, fp, asr #31]! │ │ │ │ + ldr pc, [pc, r5, lsl #31]! │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffc2f0c8 │ │ │ │ + @ instruction: 0xff7cf0c8 │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - addeq r2, fp, lr, lsr #13 │ │ │ │ + addeq r2, fp, r2, ror #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8904604 │ │ │ │ ldrdlt r0, [r3], r1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ stmdavs pc!, {r4, r5, r6, ip, lr, pc}^ @ │ │ │ │ - cdp2 0, 8, cr15, cr12, cr4, {6} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr4, {6} │ │ │ │ svccs 0x000f4680 │ │ │ │ @ instruction: 0xf894d161 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f1fc │ │ │ │ + blcs 0x6f1c8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5ff6b │ │ │ │ + @ instruction: 0xf8d5ff85 │ │ │ │ @ instruction: 0xf0c49008 │ │ │ │ - @ instruction: 0x4607fe7b │ │ │ │ + @ instruction: 0x4607fe35 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d146 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f220 │ │ │ │ + blcs 0x6f1ec │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0xa9d710 │ │ │ │ + blmi 0xa9d744 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrmi r2, [r7], #-917 @ 0xfffffc6b │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ movwlt r2, #26368 @ 0x6700 │ │ │ │ bicsvc pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x07d4f8d0 │ │ │ │ - stc2 0, cr15, [sl, #788]! @ 0x314 │ │ │ │ + stc2l 0, cr15, [r4, #-788]! @ 0xfffffcec │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, fp, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79295,135 +79282,135 @@ │ │ │ │ andlt sp, r3, pc, lsr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf60083f0 │ │ │ │ @ instruction: 0xf8d00158 │ │ │ │ @ instruction: 0xf0c50858 │ │ │ │ - ldrb pc, [sp, r9, lsl #27] @ │ │ │ │ + ldrb pc, [sp, r3, asr #26] @ │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff42f0c8 │ │ │ │ + cdp2 0, 15, cr15, cr12, cr8, {6} │ │ │ │ vaba.s8 d30, d20, d25 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - @ instruction: 0xe79eff39 │ │ │ │ + @ instruction: 0xe79efef3 │ │ │ │ bfi r4, r8, #12, #17 │ │ │ │ - addeq r2, fp, r0, lsr #11 │ │ │ │ + ldrdeq r2, [fp], r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r2], r5, lsl #12 │ │ │ │ @ instruction: 0xf0c44699 │ │ │ │ - stccs 14, cr15, [pc], {11} │ │ │ │ + stccs 13, cr15, [pc], {197} @ 0xc5 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f320 │ │ │ │ + blcs 0x6f2ec │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmvs r4!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [sl, #784]! @ 0x310 │ │ │ │ + ldmvs r4!, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldc2 0, cr15, [r4, #784]! @ 0x310 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr8, cr10, {7} │ │ │ │ + mrc2 7, 7, pc, cr2, cr10, {7} │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0xa9baac │ │ │ │ - cdp2 0, 1, cr15, cr6, cr4, {6} │ │ │ │ + blx 0x111ba78 │ │ │ │ + ldc2l 0, cr15, [r0, #784] @ 0x310 │ │ │ │ @ instruction: 0xf0c44604 │ │ │ │ - @ instruction: 0x4641fe13 │ │ │ │ + strbmi pc, [r1], -sp, asr #27 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf904f0ce │ │ │ │ + @ instruction: 0xf8bef0ce │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xf900f0ce │ │ │ │ + @ instruction: 0xf8baf0ce │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf1b94620 │ │ │ │ subsle r0, r4, r0, lsl #30 │ │ │ │ - blx 0x1b19e14 │ │ │ │ + blx 0x999de0 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - stc2l 0, cr15, [r8, #784] @ 0x310 │ │ │ │ + stc2 0, cr15, [r2, #784] @ 0x310 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r5, r7, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 5, pc, cr6, cr10, {7} @ │ │ │ │ - ldc2 0, cr15, [r8, #784]! @ 0x310 │ │ │ │ + mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ + ldc2l 0, cr15, [r2, #-784]! @ 0xfffffcf0 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple ip, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 4, pc, cr6, cr10, {7} │ │ │ │ - ldc2l 0, cr15, [ip, #784] @ 0x310 │ │ │ │ + mrc2 7, 5, pc, cr0, cr10, {7} │ │ │ │ + ldc2 0, cr15, [r6, #784] @ 0x310 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ce4607 │ │ │ │ - ldrtmi pc, [sl], -r7, lsl #18 @ │ │ │ │ + ldrtmi pc, [sl], -r1, asr #17 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x319e74 │ │ │ │ + @ instruction: 0xf9c4f0cb │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ @ instruction: 0xf0c46837 │ │ │ │ - @ instruction: 0x4621fd99 │ │ │ │ + @ instruction: 0x4621fd53 │ │ │ │ @ instruction: 0xf0ce4606 │ │ │ │ - @ instruction: 0x4632f853 │ │ │ │ + ldrtmi pc, [r2], -sp, lsl #16 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x141bb5e │ │ │ │ - stc2 0, cr15, [lr, #784] @ 0x310 │ │ │ │ + blx 0x141bb2a │ │ │ │ + stc2l 0, cr15, [r8, #-784] @ 0xfffffcf0 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf862f0ce │ │ │ │ + @ instruction: 0xf81cf0ce │ │ │ │ strtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ andcs pc, r1, r3, asr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0cb87f0 │ │ │ │ - str pc, [r9, r5, ror #19]! │ │ │ │ + @ instruction: 0xe7a9f99f │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - cdp2 0, 8, cr15, cr10, cr8, {6} │ │ │ │ + cdp2 0, 4, cr15, cr4, cr8, {6} │ │ │ │ @ instruction: 0xf0c468b4 │ │ │ │ - strmi pc, [r7], -sp, ror #26 │ │ │ │ + strmi pc, [r7], -r7, lsr #26 │ │ │ │ @ instruction: 0xf43f2c0f │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81024 │ │ │ │ - @ instruction: 0xf1bafe7b │ │ │ │ + @ instruction: 0xf1bafe35 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ andscs sl, r0, #468 @ 0x1d4 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf87cf0ca │ │ │ │ + @ instruction: 0xf836f0ca │ │ │ │ vabd.s8 q15, q2, q15 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81029 │ │ │ │ - str pc, [r3, r9, ror #28]! │ │ │ │ + str pc, [r3, r3, lsr #28]! │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 0, 6, cr15, cr0, cr8, {6} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr8, {6} │ │ │ │ svclt 0x0000e78a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb4e04 │ │ │ │ + bl 0xfebb4dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79444,808 +79431,808 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - b 0x1125c78 │ │ │ │ + b 0x1125c44 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c468ae │ │ │ │ - @ instruction: 0x4607fcfd │ │ │ │ + @ instruction: 0x4607fcb7 │ │ │ │ cmnle lr, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ ldrdhi pc, [r4], -r5 │ │ │ │ - stc2l 0, cr15, [ip], #784 @ 0x310 │ │ │ │ + stc2 0, cr15, [r6], #784 @ 0x310 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmnle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0xff499ffc │ │ │ │ + blx 0xfe319fc8 │ │ │ │ @ instruction: 0xf0c52000 │ │ │ │ - @ instruction: 0xf8d5f98f │ │ │ │ + @ instruction: 0xf8d5f949 │ │ │ │ strmi sl, [r0], ip │ │ │ │ - ldc2l 0, cr15, [r0], {196} @ 0xc4 │ │ │ │ + stc2 0, cr15, [sl], {196} @ 0xc4 │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x181a038 │ │ │ │ + blx 0x69a004 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - ldc2 0, cr15, [r6], #784 @ 0x310 │ │ │ │ + ldc2l 0, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ + stc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x119a06c │ │ │ │ + @ instruction: 0xf9fef0ca │ │ │ │ ldrtmi r6, [sl], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4620fa59 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ - blx 0x159bd50 │ │ │ │ + blx 0x159bd1c │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81026 │ │ │ │ - @ instruction: 0xf8d5fd9d │ │ │ │ + @ instruction: 0xf8d5fd57 │ │ │ │ @ instruction: 0xf0c48004 │ │ │ │ - @ instruction: 0x4606fc7f │ │ │ │ + @ instruction: 0x4606fc39 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d2 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81028 │ │ │ │ - ldr pc, [r3, sp, lsl #27] │ │ │ │ + ldr pc, [r3, r7, asr #26] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r4, #800] @ 0x320 │ │ │ │ + ldc2 0, cr15, [lr, #-800]! @ 0xfffffce0 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - @ instruction: 0xe79dfd7b │ │ │ │ + @ instruction: 0xe79dfd35 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb4fcc │ │ │ │ + bl 0xfebb4f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - strmi pc, [r5], -r9, asr #24 │ │ │ │ + strmi pc, [r5], -r3, lsl #24 │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x1e9a13e │ │ │ │ + blx 0xd1a10a │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [ip, #-800]! @ 0xfffffce0 │ │ │ │ + ldc2l 0, cr15, [r6], #800 @ 0x320 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r4], r0 │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdaeq r3, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [lr], {196} @ 0xc4 │ │ │ │ + blx 0xff29a146 │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f6f8 │ │ │ │ + blcs 0x6f6c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf0c4fced │ │ │ │ - @ instruction: 0x4629fbff │ │ │ │ + @ instruction: 0xf0c4fd07 │ │ │ │ + @ instruction: 0x4629fbb9 │ │ │ │ @ instruction: 0xf0c84607 │ │ │ │ - @ instruction: 0xf8d6fd15 │ │ │ │ + @ instruction: 0xf8d6fccf │ │ │ │ @ instruction: 0xf0c49008 │ │ │ │ - @ instruction: 0x4605fbf7 │ │ │ │ + @ instruction: 0x4605fbb1 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f728 │ │ │ │ + blcs 0x6f6f4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x61d208 │ │ │ │ + blmi 0x61d23c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ ldrtmi r8, [r9], #-0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strtmi r9, [sl], -r1, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xff16f0d2 │ │ │ │ + mrc2 0, 6, pc, cr0, cr2, {6} │ │ │ │ @ instruction: 0x462a6871 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [r0], #800 @ 0x320 │ │ │ │ + ldc2 0, cr15, [sl], {200} @ 0xc8 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81029 │ │ │ │ - @ instruction: 0xe7d2fcd7 │ │ │ │ - umulleq r2, fp, lr, r0 │ │ │ │ + bfi pc, r1, (invalid: 25:18) @ │ │ │ │ + ldrdeq r2, [fp], r2 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - blx 0xfeb1a242 │ │ │ │ + blx 0x199a20e │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f800 │ │ │ │ + blcs 0x6f7cc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fc89 │ │ │ │ + @ instruction: 0xf8d4fca3 │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - @ instruction: 0x4605fb99 │ │ │ │ + @ instruction: 0x4605fb53 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d179 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f824 │ │ │ │ + blcs 0x6f7f0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462bfc77 │ │ │ │ + @ instruction: 0x462bfc91 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b94638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - @ instruction: 0xf97af0ca │ │ │ │ + @ instruction: 0xf934f0ca │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe47f0 │ │ │ │ @ instruction: 0xf0cab92d │ │ │ │ - @ instruction: 0xf1b8f989 │ │ │ │ + @ instruction: 0xf1b8f943 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0x9010f8d4 │ │ │ │ - blx 0x1a1a2ca │ │ │ │ + blx 0x89a296 │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrr2 7, 15, pc, r4, cr10 @ │ │ │ │ + mrrc2 7, 15, pc, lr, cr10 @ │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - blx 0x159a2ee │ │ │ │ + blx 0x41a2ba │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ cmple sp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + mcrr2 7, 15, pc, ip, cr10 @ │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8e2f0ca │ │ │ │ - blcs 0x78098 │ │ │ │ + @ instruction: 0xf89cf0ca │ │ │ │ + blcs 0x78064 │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0x46290895 │ │ │ │ ldrdeq pc, [r4], #-136 @ 0xffffff78 │ │ │ │ - mcrr2 0, 12, pc, ip, cr8 @ │ │ │ │ + stc2 0, cr15, [r6], {200} @ 0xc8 │ │ │ │ ldrdeq pc, [r8], #-136 @ 0xffffff78 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - cdp2 0, 1, cr15, cr10, cr8, {6} │ │ │ │ + ldc2l 0, cr15, [r4, #800] @ 0x320 │ │ │ │ vabd.s8 d30, d20, d30 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81025 │ │ │ │ - @ instruction: 0xf8d4fc3d │ │ │ │ + @ instruction: 0xf8d4fbf7 │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - @ instruction: 0x4605fb1f │ │ │ │ + @ instruction: 0x4605fad9 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vhadd.s8 d29, d20, d5 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - str pc, [r6, sp, lsr #24] │ │ │ │ + str pc, [r6, r7, ror #23] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r4], #-800 @ 0xfffffce0 │ │ │ │ + blx 0xff81a35e │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - blx 0x21a38a │ │ │ │ + blx 0xff09a354 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r4], {200} @ 0xc8 │ │ │ │ + blx 0xff41a37e │ │ │ │ svclt 0x0000e7b2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [sp], -pc, lsl #17 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ - blx 0xffb1a3c0 │ │ │ │ + blx 0xfe99a38c │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f980 │ │ │ │ + blcs 0x6f94c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5fbc9 │ │ │ │ + @ instruction: 0xf8d5fbe3 │ │ │ │ @ instruction: 0xf0c4900c │ │ │ │ - @ instruction: 0x4607fad9 │ │ │ │ + @ instruction: 0x4607fa93 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f9a4 │ │ │ │ + blcs 0x6f970 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afbb7 │ │ │ │ + @ instruction: 0x463afbd1 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9c8f0c9 │ │ │ │ + @ instruction: 0xf982f0c9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs fp!, {r0, r3, r5, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe43f8 │ │ │ │ vtst.8 , q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - @ instruction: 0xf8d5fbcb │ │ │ │ + @ instruction: 0xf8d5fb85 │ │ │ │ @ instruction: 0xf0c4900c │ │ │ │ - strmi pc, [r7], -sp, lsr #21 │ │ │ │ + strmi pc, [r7], -r7, ror #20 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81029 │ │ │ │ - @ instruction: 0x463afbbb │ │ │ │ + @ instruction: 0x463afb75 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf99ef0c9 │ │ │ │ + @ instruction: 0xf958f0c9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d5d0d5 │ │ │ │ @ instruction: 0xf0c48010 │ │ │ │ - @ instruction: 0x4607fa95 │ │ │ │ + strmi pc, [r7], -pc, asr #20 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fa2c │ │ │ │ + blcs 0x6f9f8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afb73 │ │ │ │ + ldrtmi pc, [sl], -sp, lsl #23 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff79a4a2 │ │ │ │ - blcs 0x78230 │ │ │ │ + blx 0xfe61a46e │ │ │ │ + blcs 0x781fc │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46210795 │ │ │ │ @ instruction: 0xf0c86c78 │ │ │ │ - fldmiaxvs r8!, {d15-d86} @ Deprecated │ │ │ │ + fldmiaxvs r8!, {d15-d51} @ Deprecated │ │ │ │ @ instruction: 0xf0c84621 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0x201a4de │ │ │ │ + blx 0xe9a4aa │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb53c8 │ │ │ │ + bl 0xfebb5394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ andsle r2, r8, r1, lsl #22 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ ldrle r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - blvs 0x166fa84 │ │ │ │ + blvs 0x166fa50 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84030 │ │ │ │ - @ instruction: 0xf890bb57 │ │ │ │ + @ instruction: 0xf890bb11 │ │ │ │ stmdblt sl!, {r0, r4, r6, r7, sp} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [sp], #-1682 @ 0xfffff96e │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ @ instruction: 0xf06fbfeb │ │ │ │ strtmi r0, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0c84620 │ │ │ │ - ldrb pc, [sp, sp, lsr #25] @ │ │ │ │ + ldrb pc, [sp, r7, ror #24] @ │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ sbcvs r2, r2, r3, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xff282e50 │ │ │ │ + blvs 0xff282e1c │ │ │ │ @ instruction: 0xf0c84621 │ │ │ │ - blls 0xdd4d0 │ │ │ │ + blls 0xdd384 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c8461a │ │ │ │ - @ instruction: 0xf646fc99 │ │ │ │ + @ instruction: 0xf646fc53 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - @ instruction: 0xf04ffb23 │ │ │ │ + @ instruction: 0xf04ffadd │ │ │ │ strvs r3, [fp, #1023]! @ 0x3ff │ │ │ │ svclt 0x0000e7b0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r0, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - @ instruction: 0xf9f2f0c4 │ │ │ │ + @ instruction: 0xf9acf0c4 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fb70 │ │ │ │ + blcs 0x6fb3c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff93 │ │ │ │ + @ instruction: 0xf8d4ffad │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - @ instruction: 0x4605f9db │ │ │ │ + @ instruction: 0x4605f995 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fba0 │ │ │ │ + blcs 0x6fb6c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afab9 │ │ │ │ + @ instruction: 0x463afad3 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ ldrbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ smmlsr fp, r0, pc, r4 @ │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - blx 0xff49a638 │ │ │ │ + blx 0xfe31a604 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - ldrtmi pc, [sl], -r7, asr #21 @ │ │ │ │ + ldrtmi pc, [sl], -r1, lsl #21 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - blx 0xfee9a668 │ │ │ │ + blx 0x1d1a634 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - blx 0xfed9a670 │ │ │ │ + blx 0x1c1a63c │ │ │ │ svclt 0x0000e7d2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -sp, asr #17 │ │ │ │ ldrdge pc, [r0], -sp @ │ │ │ │ ldrmi r4, [r1], r7, lsl #12 │ │ │ │ @ instruction: 0xf0c44698 │ │ │ │ - @ instruction: 0x2d0ff987 │ │ │ │ + @ instruction: 0x2d0ff941 │ │ │ │ tstle ip, r4, lsl #12 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1a1c378 │ │ │ │ + blx 0xfe09c344 │ │ │ │ ldrdcs lr, [r4, -r6] │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff28f7fb │ │ │ │ + @ instruction: 0xff42f7fb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ @ instruction: 0x46536871 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vabd.s8 d30, d4, d4 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81025 │ │ │ │ - @ instruction: 0xe7e3fa79 │ │ │ │ + @ instruction: 0xe7e3fa33 │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ stclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - blx 0x1c9a6f8 │ │ │ │ + blx 0xb1a6c4 │ │ │ │ strtmi r6, [r1], -r8, lsr #25 │ │ │ │ - blx 0x1b9a700 │ │ │ │ + blx 0xa1a6cc │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r0, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ - @ instruction: 0xf93ef0c4 │ │ │ │ + @ instruction: 0xf8f8f0c4 │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fcd8 │ │ │ │ + blcs 0x6fca4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fa1d │ │ │ │ + @ instruction: 0xf8d4fa37 │ │ │ │ @ instruction: 0xf0c4b00c │ │ │ │ - strmi pc, [r7], -sp, lsr #18 │ │ │ │ + strmi pc, [r7], -r7, ror #17 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d140 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fcfc │ │ │ │ + blcs 0x6fcc8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [sl], -fp, lsl #20 │ │ │ │ + strtmi pc, [sl], -r5, lsr #20 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff85 │ │ │ │ + @ instruction: 0xf8d4ff9f │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - @ instruction: 0x4605f915 │ │ │ │ + strmi pc, [r5], -pc, asr #17 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fd2c │ │ │ │ + blcs 0x6fcf8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463af9f3 │ │ │ │ + ldrtmi pc, [sl], -sp, lsl #20 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrbmi r6, [r3], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xe6954ff0 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x31a7c4 │ │ │ │ + @ instruction: 0xf9c4f0c8 │ │ │ │ ldrdlt pc, [ip], -r4 │ │ │ │ - @ instruction: 0xf8ecf0c4 │ │ │ │ + @ instruction: 0xf8a6f0c4 │ │ │ │ @ instruction: 0xf1bb4607 │ │ │ │ adcsle r0, lr, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, fp, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9faf0c8 │ │ │ │ + @ instruction: 0xf9b4f0c8 │ │ │ │ vaba.s8 d30, d20, d31 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - @ instruction: 0x463af9f1 │ │ │ │ + ldrtmi pc, [sl], -fp, lsr #19 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcle r0, pc, r0, lsl #30 │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - @ instruction: 0xf9e2f0c8 │ │ │ │ + @ instruction: 0xf99cf0c8 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - @ instruction: 0xf9def0c8 │ │ │ │ + @ instruction: 0xf998f0c8 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r0, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - @ instruction: 0xf8b0f0c4 │ │ │ │ + @ instruction: 0xf86af0c4 │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fdf4 │ │ │ │ + blcs 0x6fdc0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5f98f │ │ │ │ + @ instruction: 0xf8d5f9a9 │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - @ instruction: 0x4604f89f │ │ │ │ + @ instruction: 0x4604f859 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fe18 │ │ │ │ + blcs 0x6fde4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fb463b │ │ │ │ - @ instruction: 0x4621fef7 │ │ │ │ + qadd16mi pc, r1, r1 @ │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4622465b │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vmin.s8 d30, d4, d12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81024 │ │ │ │ - @ instruction: 0xf8d5f991 │ │ │ │ + @ instruction: 0xf8d5f94b │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - @ instruction: 0x4604f873 │ │ │ │ + strmi pc, [r4], -sp, lsr #16 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - ldrb pc, [r4, r1, lsl #19] @ │ │ │ │ + @ instruction: 0xe7d4f93b │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xf978f0c8 │ │ │ │ + @ instruction: 0xf932f0c8 │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - @ instruction: 0xf974f0c8 │ │ │ │ + @ instruction: 0xf92ef0c8 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ movwne lr, #14801 @ 0x39d1 │ │ │ │ ldrmi fp, [r1], r1, lsl #1 │ │ │ │ @ instruction: 0xf0034606 │ │ │ │ svccs 0x0000021f │ │ │ │ - blcs 0x8e25c │ │ │ │ + blcs 0x8e228 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf802fa61 │ │ │ │ @ instruction: 0xf8d5d137 │ │ │ │ - @ instruction: 0xf0c4b004 │ │ │ │ - @ instruction: 0x4604f83b │ │ │ │ + @ instruction: 0xf0c3b004 │ │ │ │ + @ instruction: 0x4604fff5 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d119 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fee0 │ │ │ │ + blcs 0x6feac │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x4640f919 │ │ │ │ - stc2l 0, cr15, [r4], #784 @ 0x310 │ │ │ │ + @ instruction: 0x4640f933 │ │ │ │ + ldc2 0, cr15, [lr], {196} @ 0xc4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x46224653 │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqrshl.s8 d30, d26, d20 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - strb pc, [r6, pc, lsr #18]! @ │ │ │ │ + strb pc, [r6, r9, ror #17]! @ │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xf926f0c8 │ │ │ │ + @ instruction: 0xf8e0f0c8 │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - @ instruction: 0xf922f0c8 │ │ │ │ + @ instruction: 0xf8dcf0c8 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ - b 0x141f4d4 │ │ │ │ + b 0x141f4a0 │ │ │ │ ldclvs 1, cr7, [r8], {216} @ 0xd8 │ │ │ │ - @ instruction: 0xf932f0c8 │ │ │ │ + @ instruction: 0xf8ecf0c8 │ │ │ │ svclt 0x0000e7bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ movwvc lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4680 │ │ │ │ ldrmi r9, [r2], r0, lsr #32 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182b00 │ │ │ │ - blx 0x1a29eb8 │ │ │ │ + blx 0x1a29e84 │ │ │ │ tstple r0, r1, lsl #14 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffe2f0c3 │ │ │ │ + @ instruction: 0xff9cf0c3 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2 0, cr15, [r8], {196} @ 0xc4 │ │ │ │ + mrrc2 0, 12, pc, r2, cr4 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - bllt 0x1f0610 │ │ │ │ + bllt 0x1f05dc │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vqrshl.s8 q15, q8, q2 │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ svceq 0x00f90695 │ │ │ │ @ instruction: 0xf0c86cf0 │ │ │ │ - @ instruction: 0xf0c3f8ff │ │ │ │ - strmi pc, [r5], -r9, asr #31 │ │ │ │ + @ instruction: 0xf0c3f8b9 │ │ │ │ + strmi pc, [r5], -r3, lsl #31 │ │ │ │ @ instruction: 0xf0c44638 │ │ │ │ - @ instruction: 0x4601fc7f │ │ │ │ + @ instruction: 0x4601fc39 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ @ instruction: 0x46296c70 │ │ │ │ - @ instruction: 0xf8d8f0c8 │ │ │ │ + @ instruction: 0xf892f0c8 │ │ │ │ @ instruction: 0x46296cb0 │ │ │ │ - @ instruction: 0xf8d4f0c8 │ │ │ │ + @ instruction: 0xf88ef0c8 │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xe7f10695 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5924 │ │ │ │ + bl 0xfebb58f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4615 │ │ │ │ - @ instruction: 0xffa8f0c3 │ │ │ │ + @ instruction: 0xff62f0c3 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @ instruction: 0xf8941aed │ │ │ │ - blcs 0x6aa8c │ │ │ │ + blcs 0x6aa58 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ strtmi r2, [sl], #-516 @ 0xfffffdfc │ │ │ │ - @ instruction: 0xf884f7fa │ │ │ │ + @ instruction: 0xf89ef7fa │ │ │ │ tstle r3, pc, lsl #30 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1691 @ 0xfffff965 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ vadd.f32 , q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - andcs pc, r1, #20480 @ 0x5000 │ │ │ │ + andcs pc, r1, #3129344 @ 0x2fc000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x9aab0 │ │ │ │ + @ instruction: 0xf9baf0c8 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf88af0ca │ │ │ │ + @ instruction: 0xf844f0ca │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb59c4 │ │ │ │ + bl 0xfebb5990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c3460e │ │ │ │ - strmi pc, [r5], -sp, asr #30 │ │ │ │ + strmi pc, [r5], -r7, lsl #30 │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf82cf7fa │ │ │ │ + @ instruction: 0xf846f7fa │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0c92204 │ │ │ │ - @ instruction: 0x4620fe57 │ │ │ │ + @ instruction: 0x4620fe11 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ - @ instruction: 0xf0c81027 │ │ │ │ - @ instruction: 0xe7e3f83f │ │ │ │ + @ instruction: 0xf0c71027 │ │ │ │ + @ instruction: 0xe7e3fff9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5a44 │ │ │ │ + bl 0xfebb5a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c3460e │ │ │ │ - strmi pc, [r5], -sp, lsl #30 │ │ │ │ + strmi pc, [r5], -r7, asr #29 │ │ │ │ @ instruction: 0xd1292f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffecf7f9 │ │ │ │ + @ instruction: 0xf806f7fa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ rscsmi pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf602442b │ │ │ │ @ instruction: 0xf8d201dc │ │ │ │ @ instruction: 0x461a08dc │ │ │ │ - cdp2 0, 0, cr15, cr2, cr4, {6} │ │ │ │ + ldc2 0, cr15, [ip, #784]! @ 0x310 │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, r7, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xfff2f0c7 │ │ │ │ + @ instruction: 0xffacf0c7 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - addeq r1, fp, lr, asr #13 │ │ │ │ + addeq r1, fp, r2, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -80264,15 +80251,15 @@ │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ ldmiblt r7!, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf81cf0c8 │ │ │ │ + @ instruction: 0xffd6f0c7 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80285,15 +80272,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf83af248 │ │ │ │ + @ instruction: 0xfff4f247 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -80305,23 +80292,23 @@ │ │ │ │ ldrdge pc, [r8], -r1 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ stmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd7902 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf8cd8014 │ │ │ │ @ instruction: 0x9607b018 │ │ │ │ - blx 0xfea1c9e2 │ │ │ │ + blx 0xfea1c9ae │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ ldmiblt r7!, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffbaf0c7 │ │ │ │ + @ instruction: 0xff74f0c7 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80334,155 +80321,155 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffd8f247 │ │ │ │ + @ instruction: 0xff92f247 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb5c78 │ │ │ │ + bl 0xfebb5c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460781f0 │ │ │ │ - blx 0x139ca96 │ │ │ │ + blx 0x139ca62 │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff60f0c7 │ │ │ │ + @ instruction: 0xff1af0c7 │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ mulcs r1, fp, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7eb44 │ │ │ │ + blcs 0x7eb10 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb5d04 │ │ │ │ + bl 0xfebb5cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf0c4681d │ │ │ │ - bmi 0x45d4d4 │ │ │ │ + bmi 0x45d388 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - ldc2l 0, cr15, [r6], #784 @ 0x310 │ │ │ │ + ldc2 0, cr15, [r0], #784 @ 0x310 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, fp, r4, lsr r4 │ │ │ │ + addeq r1, fp, r8, ror #8 │ │ │ │ ldmdblt r3!, {r0, r1, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ - blx 0xe9ae98 │ │ │ │ + @ instruction: 0xf9f2f0c4 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - movwcs pc, #3799 @ 0xed7 @ │ │ │ │ + movwcs pc, #3729 @ 0xe91 @ │ │ │ │ andcs r6, r0, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5db8 │ │ │ │ + bl 0xfebb5d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - @ instruction: 0x4605fd5f │ │ │ │ + @ instruction: 0x4605fd19 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - blx 0x59aee0 │ │ │ │ + @ instruction: 0xf9cef0c4 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf9bef0c8 │ │ │ │ + @ instruction: 0xf978f0c8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c74628 │ │ │ │ - @ instruction: 0x4632ffb1 │ │ │ │ + ldrtmi pc, [r2], -fp, ror #30 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffacf0c7 │ │ │ │ + @ instruction: 0xff66f0c7 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c82208 │ │ │ │ - @ instruction: 0x462af951 │ │ │ │ + strtmi pc, [sl], -fp, lsl #18 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdalt ip!, {r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00e6f0c7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5e10 │ │ │ │ + bl 0xfebb5ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c3460e │ │ │ │ - strmi pc, [r5], -r7, lsr #26 │ │ │ │ + strmi pc, [r5], -r1, ror #25 │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 0, pc, cr6, cr9, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr0, cr9, {7} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, pc, asr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - cdp2 0, 1, cr15, cr10, cr7, {6} │ │ │ │ + ldc2l 0, cr15, [r4, #796] @ 0x31c │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5e90 │ │ │ │ + bl 0xfebb5e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ stmdbcs pc, {r1, r2, r9, sl, lr} @ │ │ │ │ ldm pc, {r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r7, -r1] │ │ │ │ eorscc r2, r0, r9, lsr #18 │ │ │ │ mrccc 7, 1, r3, cr14, cr7, {1} │ │ │ │ @@ -80513,568 +80500,568 @@ │ │ │ │ ubfx r6, r5, #24, #6 │ │ │ │ rscmi pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldcvs 3, cr2, [r5, #-8] │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf0c30795 │ │ │ │ - strmi pc, [r5], -sp, lsr #25 │ │ │ │ + strmi pc, [r5], -r7, ror #24 │ │ │ │ @ instruction: 0xf0c76cf9 │ │ │ │ - ldcvs 14, cr15, [sl], #988 @ 0x3dc │ │ │ │ + ldcvs 14, cr15, [sl], #708 @ 0x2c4 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff06f0c7 │ │ │ │ + cdp2 0, 12, cr15, cr0, cr7, {6} │ │ │ │ strb r2, [sp, r9, lsl #6] │ │ │ │ - stc2 0, cr15, [r0], #780 @ 0x30c │ │ │ │ + mrrc2 0, 12, pc, sl, cr3 @ │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mrrcvs 6, 0, r4, sl, cr5 │ │ │ │ @ instruction: 0xf0c76d19 │ │ │ │ - movwcs pc, #16379 @ 0x3ffb @ │ │ │ │ + movwcs pc, #16309 @ 0x3fb5 @ │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf0c30795 │ │ │ │ - strmi pc, [r5], -pc, lsl #25 │ │ │ │ + strmi pc, [r5], -r9, asr #24 │ │ │ │ ldcvs 12, cr6, [r9, #-488]! @ 0xfffffe18 │ │ │ │ - @ instruction: 0xffeef0c7 │ │ │ │ + @ instruction: 0xffa8f0c7 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - @ instruction: 0x6cb9f94d │ │ │ │ + @ instruction: 0x6cb9f907 │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ - stc2l 0, cr15, [sl, #-800] @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [r4, #-800] @ 0xfffffce0 │ │ │ │ str r2, [r9, r9, lsl #6]! │ │ │ │ sbcsne pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf64e460b │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 q9, d16, d20 │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ vadd.i8 d22, d7, d0 │ │ │ │ - @ instruction: 0xf7b1fc71 │ │ │ │ - svclt 0x0000fe8b │ │ │ │ + @ instruction: 0xf7b1fc2b │ │ │ │ + svclt 0x0000fea5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d0b087 │ │ │ │ - bmi 0x126b0f0 │ │ │ │ + bmi 0x126b0bc │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ strpl lr, [r3, #-2509] @ 0xfffff633 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stmdbvs fp, {r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - blcs 0x3b060c │ │ │ │ + blcs 0x3b05d8 │ │ │ │ stmvs fp, {r1, r3, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ andle r2, r5, sp, lsl #22 │ │ │ │ - blcs 0x3b8e18 │ │ │ │ + blcs 0x3b8de4 │ │ │ │ stmiavs fp, {r1, ip, lr, pc}^ │ │ │ │ - vstrle d2, [pc, #-52] @ 0x5edc0 │ │ │ │ - blmi 0xef0698 │ │ │ │ - blls 0x1b8e64 │ │ │ │ + vstrle d2, [pc, #-52] @ 0x5ed8c │ │ │ │ + blmi 0xef0664 │ │ │ │ + blls 0x1b8e30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldc2 0, cr15, [r6], #-780 @ 0xfffffcf4 │ │ │ │ + blx 0xffc9b0f2 │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - stmdavs r3!, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x430824 │ │ │ │ + stmdavs r3!, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x4307f0 │ │ │ │ vhadd.s8 , q2, │ │ │ │ vmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46380295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2l 0, cr15, [r0, #-796] @ 0xfffffce4 │ │ │ │ - blcs 0x4392c8 │ │ │ │ + ldc2l 0, cr15, [sl], #796 @ 0x31c │ │ │ │ + blcs 0x439294 │ │ │ │ vqadd.s8 d29, d4, d24 │ │ │ │ vmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46400295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r4, #-796]! @ 0xfffffce4 │ │ │ │ - blcs 0x138fe0 │ │ │ │ + stc2l 0, cr15, [lr], #796 @ 0x31c │ │ │ │ + blcs 0x138fac │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ strcs pc, [r6, #-3] │ │ │ │ strbmi r2, [r1], -r2 │ │ │ │ @ instruction: 0xf0c74640 │ │ │ │ - stmiavs r1!, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ stcls 15, cr15, [r3, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf0c42000 │ │ │ │ - @ instruction: 0x4639f8bf │ │ │ │ + @ instruction: 0x4639f879 │ │ │ │ strbmi r4, [sl], -r3, lsl #12 │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ strls r8, [r0, -r4] │ │ │ │ - @ instruction: 0xf94cf0c9 │ │ │ │ + @ instruction: 0xf906f0c9 │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd463a │ │ │ │ @ instruction: 0x2001f9b5 │ │ │ │ strbmi lr, [r1], -sp, lsr #15 │ │ │ │ @ instruction: 0xf0c74640 │ │ │ │ - @ instruction: 0xe7e0fe3f │ │ │ │ + @ instruction: 0xe7e0fdf9 │ │ │ │ strbmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c74640 │ │ │ │ - ldrb pc, [sl, r9, ror #26] @ │ │ │ │ + ldrb pc, [sl, r3, lsr #26] @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2 0, cr15, [sl, #-796] @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [r4], {199} @ 0xc7 │ │ │ │ strtmi lr, [r9], -sl, asr #15 │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - @ instruction: 0xe7b9fd15 │ │ │ │ - stc2 2, cr15, [r4, #284]! @ 0x11c │ │ │ │ + ldr pc, [r9, pc, asr #25]! │ │ │ │ + ldc2l 2, cr15, [lr, #-284] @ 0xfffffee4 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ - blmi 0x15f388 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ + blmi 0x15f354 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1db4286 │ │ │ │ - svclt 0x0000fcb3 │ │ │ │ + svclt 0x0000fc6d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq r7, [r3], -ip │ │ │ │ + ldrshteq r7, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb60f0 │ │ │ │ + bl 0xfebb60bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5a2e78 │ │ │ │ + blmi 0x5a2e44 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ cdpvs 3, 4, cr0, cr3, cr0, {0} │ │ │ │ cdpvs 1, 8, cr11, cr6, cr11, {5} │ │ │ │ smlabbeq r1, r5, r0, pc @ │ │ │ │ @ instruction: 0xf7ffa801 │ │ │ │ - blmi 0x3de9fc │ │ │ │ - blls 0x138f84 │ │ │ │ + blmi 0x3de9c8 │ │ │ │ + blls 0x138f50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #53477376 @ 0x3300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84070 │ │ │ │ - @ instruction: 0xf0bfb8f7 │ │ │ │ - stcvs 12, cr15, [r2, #388]! @ 0x184 │ │ │ │ + @ instruction: 0xf0bfb8b1 │ │ │ │ + stcvs 12, cr15, [r2, #108]! @ 0x6c │ │ │ │ strmi r2, [r6], -r1, lsl #6 │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ strb r6, [r1, r3, ror #12]! │ │ │ │ - stc2l 2, cr15, [r2, #-284]! @ 0xfffffee4 │ │ │ │ + ldc2 2, cr15, [ip, #-284] @ 0xfffffee4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - stmialt r4!, {r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmlt lr, {r3, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6164 │ │ │ │ + bl 0xfebb6130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x422f0c │ │ │ │ + blmi 0x422ed8 │ │ │ │ strmi fp, [r2], -r4, lsl #1 │ │ │ │ stmdage r1, {r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ - blmi 0x2de990 │ │ │ │ - blls 0x138ff0 │ │ │ │ + blmi 0x2de95c │ │ │ │ + blls 0x138fbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84010 │ │ │ │ - vadd.i8 , , │ │ │ │ - svclt 0x0000fd35 │ │ │ │ + vtst.8 , , │ │ │ │ + svclt 0x0000fcef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb61b4 │ │ │ │ + bl 0xfebb6180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf810f0c4 │ │ │ │ + @ instruction: 0xffcaf0c3 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0c94008 │ │ │ │ - svclt 0x0000bcad │ │ │ │ + svclt 0x0000bc67 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb61f8 │ │ │ │ + bl 0xfebb61c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46040395 │ │ │ │ strtmi r4, [sl], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-148]! @ 0xffffff6c │ │ │ │ + stclvs 12, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - mvnspl pc, #74448896 @ 0x4700000 │ │ │ │ + teqppl r8, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbeq pc, [ip], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb6254 │ │ │ │ + bl 0xfebb6220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - addcc pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + sbccs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x21a4f64e │ │ │ │ + mvnne pc, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1db328b │ │ │ │ - svclt 0x0000fbe5 │ │ │ │ - eorseq r7, r3, r8, asr #29 │ │ │ │ + svclt 0x0000fb9f │ │ │ │ + eorseq r7, r3, r8, lsl #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - blx 0xffd1b3ac │ │ │ │ + blx 0xfeb9b378 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r8], {199} @ 0xc7 │ │ │ │ + blx 0xff11b392 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b8d7 │ │ │ │ - @ instruction: 0x008b0eb0 │ │ │ │ + svclt 0x0000b891 │ │ │ │ + addeq r0, fp, r4, ror #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - blx 0xff39b3f8 │ │ │ │ + blx 0xfe21b3c4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xff91b412 │ │ │ │ + blx 0xfe79b3de │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b8b3 │ │ │ │ - addeq r0, fp, r4, ror #28 │ │ │ │ + svclt 0x0000b86d │ │ │ │ + umulleq r0, fp, r8, lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - blx 0xfea1b444 │ │ │ │ + blx 0x189b410 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xfef9b45e │ │ │ │ + blx 0x1e1b42a │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b88f │ │ │ │ - addeq r0, fp, r8, lsl lr │ │ │ │ + svclt 0x0000b849 │ │ │ │ + addeq r0, fp, ip, asr #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - blx 0xfe09b490 │ │ │ │ + blx 0xf1b45c │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xfe61b4aa │ │ │ │ + blx 0x149b476 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b86b │ │ │ │ - addeq r0, fp, ip, asr #27 │ │ │ │ + svclt 0x0000b825 │ │ │ │ + addeq r0, fp, r0, lsl #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - blx 0x141b4f4 │ │ │ │ + blx 0x29b4c0 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - blx 0x191b512 │ │ │ │ + blx 0x79b4de │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ - @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b831 │ │ │ │ - addeq r0, fp, r4, ror #26 │ │ │ │ + @ instruction: 0xf0cf41f0 │ │ │ │ + svclt 0x0000bfeb │ │ │ │ + umulleq r0, fp, r8, sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, lr, asr #16 │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0c34691 │ │ │ │ - vmlacs.f32 s30, s30, s15 │ │ │ │ + @ instruction: 0x2e0ff9e1 │ │ │ │ cmple lr, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x11d23e │ │ │ │ + blx 0x79d20a │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8d8d158 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - strmi pc, [r6], -pc, lsl #20 │ │ │ │ + strmi pc, [r6], -r9, asr #19 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70b18 │ │ │ │ + blcs 0x70ae4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r2], -sp, ror #21 │ │ │ │ + strtmi pc, [r2], -r7, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x161b5aa │ │ │ │ + blx 0x49b576 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7ff030f │ │ │ │ strtmi pc, [r2], -r7, lsl #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x121b5ca │ │ │ │ + blx 0x9b596 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff41d2a4 │ │ │ │ + blx 0xffa9d270 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0c74620 │ │ │ │ - @ instruction: 0xf895fb37 │ │ │ │ + @ instruction: 0xf895faf1 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x70b54 │ │ │ │ + blcs 0x70b20 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf0c70201 │ │ │ │ - movwcs pc, #15447 @ 0x3c57 @ │ │ │ │ + movwcs pc, #15377 @ 0x3c11 @ │ │ │ │ strtmi r6, [r1], -fp, ror #1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r6, [fp, #3064]! @ 0xbf8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c743f0 │ │ │ │ - vpmin.s8 , q10, │ │ │ │ + vpmin.s8 d27, d20, d9 │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8570795 │ │ │ │ @ instruction: 0xf0c71026 │ │ │ │ - @ instruction: 0xf1b9fad7 │ │ │ │ + @ instruction: 0xf1b9fa91 │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c74620 │ │ │ │ - @ instruction: 0xf8d8fb0f │ │ │ │ + @ instruction: 0xf8d8fac9 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - @ instruction: 0x4606f9b1 │ │ │ │ + strmi pc, [r6], -fp, ror #18 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf857d0a1 │ │ │ │ @ instruction: 0xf0c71028 │ │ │ │ - str pc, [r6, r3, asr #21]! │ │ │ │ + @ instruction: 0xe7a6fa7d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blcc 0x70b68 │ │ │ │ - beq 0x89b494 │ │ │ │ + blcc 0x70b34 │ │ │ │ + beq 0x89b460 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173a870 │ │ │ │ + bne 0x173a83c │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r1], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4606fedd │ │ │ │ - @ instruction: 0xf980f0c3 │ │ │ │ + @ instruction: 0xf93af0c3 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrbmi pc, [r2], -sp, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x51d384 │ │ │ │ + blx 0xb9d350 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ @ instruction: 0xff22f7fc │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0014f7fc │ │ │ │ - blcs 0x79568 │ │ │ │ + blcs 0x79534 │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c76bd8 │ │ │ │ - ldrtmi pc, [r9], -r9, asr #23 @ │ │ │ │ + ldrtmi pc, [r9], -r3, lsl #23 @ │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xff19b726 │ │ │ │ + blx 0x201b6f2 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0x141b740 │ │ │ │ + blx 0x29b70c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, fp, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae154 │ │ │ │ + blcs 0x1ae120 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459208 │ │ │ │ + blcs 0x4591d4 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6680 │ │ │ │ + bl 0xfebb664c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28269 @ 0x6e6d @ │ │ │ │ + movwcs pc, #28295 @ 0x6e87 @ │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1870 @ 0x74e │ │ │ │ strb r2, [fp, -r1, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae1b8 │ │ │ │ + blcs 0x1ae184 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4591a4 │ │ │ │ + blcs 0x459170 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb66e4 │ │ │ │ + bl 0xfebb66b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28219 @ 0x6e3b @ │ │ │ │ + movwcs pc, #28245 @ 0x6e55 @ │ │ │ │ ldr r2, [pc, -r8, lsl #4] │ │ │ │ andcs r2, r8, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1820 @ 0x71c │ │ │ │ ldr r2, [r9, -r8, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae21c │ │ │ │ + blcs 0x1ae1e8 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459140 │ │ │ │ + blcs 0x45910c │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6748 │ │ │ │ + bl 0xfebb6714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28169 @ 0x6e09 @ │ │ │ │ + movwcs pc, #28195 @ 0x6e23 @ │ │ │ │ strbt r2, [sp], r9, lsl #4 │ │ │ │ andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1770 @ 0x6ea │ │ │ │ strbt r2, [r7], r9, lsl #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ - blcc 0x70d94 │ │ │ │ - beq 0x89b6c4 │ │ │ │ + blcc 0x70d60 │ │ │ │ + beq 0x89b690 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aaa0 │ │ │ │ + bne 0x173aa6c │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r9], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ strmi pc, [r7], -r5, lsl #18 │ │ │ │ - @ instruction: 0xf868f0c3 │ │ │ │ + @ instruction: 0xf822f0c3 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x4606463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4652fdf5 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8faf7f9 │ │ │ │ + @ instruction: 0xf914f7f9 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ stmdbvs r9!, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1051 @ 0xfffffbe5 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @@ -81082,22 +81069,22 @@ │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ vceq.f32 d27, d4, d5 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c76bd8 │ │ │ │ - ldrtmi pc, [r1], -r1, asr #21 @ │ │ │ │ + @ instruction: 0x4631fa7b │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xfef9b934 │ │ │ │ + blx 0x1e1b900 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf946f0c9 │ │ │ │ + @ instruction: 0xf900f0c9 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -81110,77 +81097,77 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - @ instruction: 0xf802f0c3 │ │ │ │ + @ instruction: 0xffbcf0c2 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf916f0c7 │ │ │ │ + @ instruction: 0xf8d0f0c7 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - svclt 0x0000bde7 │ │ │ │ - addeq r0, fp, ip, asr #17 │ │ │ │ + svclt 0x0000bda1 │ │ │ │ + addeq r0, fp, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994616 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ - bcc 0x70ee0 │ │ │ │ - beq 0xfe89b810 │ │ │ │ + bcc 0x70eac │ │ │ │ + beq 0xfe89b7dc │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173abec │ │ │ │ + bne 0x173abb8 │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09b7f8 │ │ │ │ - bvc 0xff09c7fc │ │ │ │ + beq 0xfe09b7c4 │ │ │ │ + bvc 0xff09c7c8 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorle r2, r8, r0 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf856f7fc │ │ │ │ @ instruction: 0xb010f8d5 │ │ │ │ @ instruction: 0xf0c24607 │ │ │ │ - @ instruction: 0xf1bbffb7 │ │ │ │ + @ instruction: 0xf1bbff71 │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70fa8 │ │ │ │ + blcs 0x70f74 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf895 │ │ │ │ + strbmi pc, [fp], -pc, lsr #17 @ │ │ │ │ ldrtmi r4, [sl], -r1, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff84f7ff │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0x4620f83d │ │ │ │ + @ instruction: 0x4620f857 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ stc2 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - ldrb pc, [ip, r1, lsr #17] @ │ │ │ │ + @ instruction: 0xe7dcf85b │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldr r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ str r0, [pc, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @@ -81189,63 +81176,63 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994617 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ - bcc 0x70fd0 │ │ │ │ - beq 0xfe89b8fc │ │ │ │ + bcc 0x70f9c │ │ │ │ + beq 0xfe89b8c8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173acd8 │ │ │ │ + bne 0x173aca4 │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09b8e4 │ │ │ │ - bvc 0xff09c8e8 │ │ │ │ + beq 0xfe09b8b0 │ │ │ │ + bvc 0xff09c8b4 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorsle r2, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xb010f8d4 │ │ │ │ @ instruction: 0xf0c24606 │ │ │ │ - @ instruction: 0xf1bbff41 │ │ │ │ + @ instruction: 0xf1bbfefb │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x710b4 │ │ │ │ + blcs 0x71080 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf81f │ │ │ │ + @ instruction: 0x464bf839 │ │ │ │ ldrtmi r4, [r2], -r1, asr #12 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ @ instruction: 0xff0ef7ff │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46314252 │ │ │ │ @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2l 7, cr15, [r6], {252} @ 0xfc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ - @ instruction: 0xf0c7102b │ │ │ │ - ldrb pc, [r2, r1, lsr #16] @ │ │ │ │ - blcs 0x79a08 │ │ │ │ + @ instruction: 0xf0c6102b │ │ │ │ + @ instruction: 0xe7d2ffdb │ │ │ │ + blcs 0x799d4 │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ str r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ @@ -81253,31 +81240,31 @@ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldrb r0, [r9, -pc, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae5c4 │ │ │ │ + blcs 0x1ae590 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459668 │ │ │ │ + blcs 0x459634 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6af0 │ │ │ │ + bl 0xfebb6abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27701 @ 0x6c35 @ │ │ │ │ + movwcs pc, #27727 @ 0x6c4f @ │ │ │ │ strb r2, [sp, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1866 @ 0x74a │ │ │ │ strb r2, [r7, -r1, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -81287,53 +81274,53 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - cdp2 0, 10, cr15, cr0, cr2, {6} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr2, {6} │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffb4f0c6 │ │ │ │ + @ instruction: 0xff6ef0c6 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - svclt 0x0000bc87 │ │ │ │ - addeq r0, fp, r8, lsl #12 │ │ │ │ + svclt 0x0000bc41 │ │ │ │ + addeq r0, fp, ip, lsr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - cdp2 0, 6, cr15, cr12, cr2, {6} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr2, {6} │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff80f0c6 │ │ │ │ + @ instruction: 0xff3af0c6 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - svclt 0x0000bc55 │ │ │ │ - addeq r0, fp, r0, lsr #11 │ │ │ │ + svclt 0x0000bc0f │ │ │ │ + ldrdeq r0, [fp], r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movwcs pc, #57345 @ 0xe001 @ │ │ │ │ strmi fp, [ip], -r7, lsl #1 │ │ │ │ @ instruction: 0xf1b34605 │ │ │ │ @@ -81347,330 +81334,330 @@ │ │ │ │ tstmi r3, #112, 4 │ │ │ │ andspl pc, lr, #64, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b382af │ │ │ │ vmax.f32 d6, d16, d0 │ │ │ │ @ instruction: 0xf5b383e8 │ │ │ │ vmax.f32 d7, d2, d6 │ │ │ │ - blcs 0x40978 │ │ │ │ + blcs 0x40944 │ │ │ │ adcshi pc, r4, #536870916 @ 0x20000004 │ │ │ │ orrvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ svcvc 0x008cf5b3 │ │ │ │ andge sp, r1, #14811136 @ 0xe20000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, sp, lsl #30 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, pc, ror #15 │ │ │ │ - andeq r0, r6, r5, lsr sp │ │ │ │ - andeq r0, r6, r7, ror r9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, lsr #28 │ │ │ │ - andeq r1, r6, r9, lsl #2 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, sp, lsl #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, r1, r1 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r3, ror #14 │ │ │ │ ldrdeq r1, [r6], -r9 │ │ │ │ - andeq r1, r6, fp, lsr lr │ │ │ │ - strdeq r0, [r6], -r1 │ │ │ │ - andeq r0, r6, r7, ror r9 │ │ │ │ - andeq r0, r6, sp, asr pc │ │ │ │ - andeq r1, r6, r1, lsr #5 │ │ │ │ - andeq r0, r6, r5, asr #29 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, sp, asr pc │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - andeq r1, r6, pc, ror #15 │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - andeq r1, r6, r7, asr #9 │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - andeq r1, r6, r1, asr r4 │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - andeq r1, r6, r3, ror #14 │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - andeq r1, r6, r7, asr #7 │ │ │ │ - andeq r0, r6, fp, lsl #16 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + @ instruction: 0x000617bb │ │ │ │ + andeq r0, r6, r1, lsl #26 │ │ │ │ + andeq r0, r6, r3, asr #18 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, asr r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, pc, lsr #14 │ │ │ │ + andeq r1, r6, r5, lsr #29 │ │ │ │ + andeq r1, r6, r7, lsl #28 │ │ │ │ + @ instruction: 0x00060fbd │ │ │ │ + andeq r0, r6, r3, asr #18 │ │ │ │ + andeq r0, r6, r9, lsr #30 │ │ │ │ + andeq r1, r6, sp, ror #4 │ │ │ │ + muleq r6, r1, lr │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r9, lsr #30 │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + @ instruction: 0x000617bb │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + andeq r0, r6, r5, asr #21 │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + muleq r6, r3, r4 │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + andeq r1, r6, pc, lsr #14 │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + andeq r0, r6, r5, asr #21 │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + muleq r6, r3, r3 │ │ │ │ + ldrdeq r0, [r6], -r7 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ cmnpvs pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ mvnvc pc, #192, 12 @ 0xc000000 │ │ │ │ vaddl.u8 q10, d1, d11 │ │ │ │ vmlal.u8 q10, d1, d3 │ │ │ │ @ instruction: 0xf1b33903 │ │ │ │ @ instruction: 0xf0006f44 │ │ │ │ @ instruction: 0xf0c280c2 │ │ │ │ - @ instruction: 0x4607fbdd │ │ │ │ - blx 0xff71c1da │ │ │ │ + @ instruction: 0x4607fb97 │ │ │ │ + blx 0xfe59c1a6 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404606 │ │ │ │ @ instruction: 0xf89580af │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x71784 │ │ │ │ + blcs 0x71750 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmibeq r3!, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibeq r3!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003b2e2 │ │ │ │ vst2.8 {d0-d3}, [r4], r2 │ │ │ │ vst1.8 {d1-d2}, [r4], r0 │ │ │ │ mvneq r0, r0, lsl #22 │ │ │ │ vpmax.s8 d15, d3, d2 │ │ │ │ sbchi pc, sl, r0, asr #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 0, cr15, [r4, #-792]! @ 0xfffffce8 │ │ │ │ + stc2l 0, cr15, [lr], #792 @ 0x318 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - stc2l 0, cr15, [ip], {198} @ 0xc6 │ │ │ │ + stc2 0, cr15, [r6], {198} @ 0xc6 │ │ │ │ svceq 0x0000f1ba │ │ │ │ msrhi CPSR_f, r0, asr #32 │ │ │ │ rsceq r0, r1, #35, 30 @ 0x8c │ │ │ │ teqphi ip, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vst3.16 {d8-d10}, [r4 :64], r2 │ │ │ │ strbeq r0, [r2, #1664]! @ 0x680 │ │ │ │ @@ -81686,82 +81673,82 @@ │ │ │ │ @ instruction: 0xf7ff1040 │ │ │ │ @ instruction: 0xf646fcd3 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vcge.s8 d2, d25, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xe084ffbb │ │ │ │ + add pc, r4, r5, ror pc @ │ │ │ │ andsne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b38091 │ │ │ │ @ instruction: 0xf0826f10 │ │ │ │ vqadd.s8 q12, q8, │ │ │ │ addsmi r7, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x83bcf200 │ │ │ │ andvc pc, r1, #64, 4 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ vld1.32 {d24-d27}, [pc] │ │ │ │ strmi r6, [r3], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xf63f2b1d │ │ │ │ - blcs 0x7cb460 │ │ │ │ + blcs 0x7cb42c │ │ │ │ stcge 6, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r0, r6, r1, asr #17 │ │ │ │ - andeq r1, r6, pc, ror #15 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq r0, r6, r1, asr #17 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq r0, r6, r1, asr #17 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #9 │ │ │ │ - andeq r0, r6, r1, asr #17 │ │ │ │ - andeq r1, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, ror r8 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #7 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ + andeq r0, r6, sp, lsl #17 │ │ │ │ + @ instruction: 0x000617bb │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr #21 │ │ │ │ + andeq r0, r6, sp, lsl #17 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + andeq r0, r6, sp, lsl #17 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r4 │ │ │ │ + andeq r0, r6, sp, lsl #17 │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r3, asr #16 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr #21 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r8], #-792 @ 0xfffffce8 │ │ │ │ + blx 0xffd1c32e │ │ │ │ @ instruction: 0xf001e751 │ │ │ │ vhsub.s8 d16, d4, d15 │ │ │ │ vmls.f d20, d16, d0[4] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ rsceq r2, r4, #-1342177280 @ 0xb0000000 │ │ │ │ strbeq lr, [r2], pc, asr #20 │ │ │ │ @ instruction: 0xf1406d68 │ │ │ │ @ instruction: 0xf646808f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46322395 │ │ │ │ @ instruction: 0xf0c86819 │ │ │ │ - stclvs 14, cr15, [r9, #-636]! @ 0xfffffd84 │ │ │ │ + stclvs 14, cr15, [r9, #-356]! @ 0xfffffe9c │ │ │ │ eoreq pc, r9, r5, asr r8 @ │ │ │ │ - stc2l 0, cr15, [r0, #812] @ 0x32c │ │ │ │ + ldc2l 0, cr15, [sl, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf8556d69 │ │ │ │ @ instruction: 0xf0cb0028 │ │ │ │ - ldrdcs pc, [r0], -r5 │ │ │ │ + andcs pc, r0, pc, lsl #27 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf1bbd15c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @@ -81772,975 +81759,975 @@ │ │ │ │ @ instruction: 0xf0806f50 │ │ │ │ @ instruction: 0xf64082e5 │ │ │ │ addsmi r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x81b5f202 │ │ │ │ andcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ @ instruction: 0xf6a3824f │ │ │ │ - blcs 0x768ce0 │ │ │ │ + blcs 0x768cac │ │ │ │ ldcge 6, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf63f2b1c │ │ │ │ andge sl, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000616bd │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - @ instruction: 0x000615b3 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #7 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ + andeq r1, r6, r9, lsl #13 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr #21 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, pc, ror r5 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr #21 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf0c69205 │ │ │ │ - bls 0x1df00c │ │ │ │ + bls 0x1deec0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 0, cr15, [r4], {198} @ 0xc6 │ │ │ │ + blx 0xff01c45e │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xe6d1f83f │ │ │ │ eorcs pc, r8, r5, asr r8 @ │ │ │ │ eorne pc, r9, r5, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [lr, #812] @ 0x32c │ │ │ │ + ldc2 0, cr15, [r8, #812] @ 0x32c │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrtmi r6, [r2], -r8, ror #26 │ │ │ │ @ instruction: 0xf0c86819 │ │ │ │ - @ instruction: 0xf7fafea9 │ │ │ │ + @ instruction: 0xf7fafe63 │ │ │ │ ldrb pc, [r0, -r3, ror #26]! @ │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ @ instruction: 0xf64682fd │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ vmin.s8 d0, d25, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r0, lsr ip │ │ │ │ - ldc2l 0, cr15, [r4, #800]! @ 0x320 │ │ │ │ - blx 0x171c4d8 │ │ │ │ + stc2 0, cr15, [lr, #800]! @ 0x320 │ │ │ │ + blx 0x59c4a4 │ │ │ │ @ instruction: 0x46806c31 │ │ │ │ streq pc, [r0], r4, lsl #8 │ │ │ │ @ instruction: 0xf14205e3 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr5, {5} │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldrtmi r2, [sl], -r3, lsl #8 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strls r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - blx 0xff01e1f6 │ │ │ │ + blx 0xff01e1c2 │ │ │ │ vld1.16 {d30}, [pc], r7 │ │ │ │ @ instruction: 0xf2406c80 │ │ │ │ strbtmi r1, [r3], #-541 @ 0xfffffde3 │ │ │ │ @ instruction: 0xf63f4293 │ │ │ │ strdge sl, [r1, -pc] │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - muleq r6, r9, fp │ │ │ │ - andeq r1, r6, pc, ror #15 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, asr #20 │ │ │ │ - muleq r6, r9, fp │ │ │ │ - andeq r1, r6, r5, lsr r5 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - muleq r6, r9, fp │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #9 │ │ │ │ - muleq r6, r9, fp │ │ │ │ - andeq r1, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, ror r8 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, fp, lsr lr │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, asr #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #7 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r9, asr r6 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, pc, ror #15 │ │ │ │ - andeq r0, r6, r5, lsr sp │ │ │ │ - andeq r0, r6, r7, ror r9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, lsr #28 │ │ │ │ - andeq r1, r6, r9, lsl #2 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, sp, lsl #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, r1, r1 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, ror r8 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, fp, lsr lr │ │ │ │ - strdeq r0, [r6], -r1 │ │ │ │ - andeq r0, r6, r7, ror r9 │ │ │ │ - andeq r0, r6, sp, asr pc │ │ │ │ - andeq r1, r6, r1, lsr #5 │ │ │ │ - andeq r0, r6, r5, asr #29 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ + andeq r0, r6, r5, ror #22 │ │ │ │ + @ instruction: 0x000617bb │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r3, lsl sl │ │ │ │ + andeq r0, r6, r5, ror #22 │ │ │ │ + andeq r1, r6, r1, lsl #10 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + andeq r0, r6, r5, ror #22 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r4 │ │ │ │ + andeq r0, r6, r5, ror #22 │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r3, asr #16 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, lsl #28 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r3, lsl sl │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r5, lsr #12 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + @ instruction: 0x000617bb │ │ │ │ + andeq r0, r6, r1, lsl #26 │ │ │ │ + andeq r0, r6, r3, asr #18 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, asr r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r3, asr #16 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, lsl #28 │ │ │ │ + @ instruction: 0x00060fbd │ │ │ │ + andeq r0, r6, r3, asr #18 │ │ │ │ + andeq r0, r6, r9, lsr #30 │ │ │ │ + andeq r1, r6, sp, ror #4 │ │ │ │ + muleq r6, r1, lr │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ cmppvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #3063808 @ 0x2ec000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, r7, lsr #27 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r5, lsr sp │ │ │ │ - andeq r0, r6, r7, ror r9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, lsr #28 │ │ │ │ - andeq r1, r6, r9, lsl #2 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, sp, lsl #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, r1, r1 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - strdeq r0, [r6], -r1 │ │ │ │ - andeq r0, r6, r7, ror r9 │ │ │ │ - andeq r0, r6, sp, asr pc │ │ │ │ - andeq r1, r6, r1, lsr #5 │ │ │ │ - andeq r0, r6, r5, asr #29 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ + andeq r0, r6, r3, ror sp │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r1, lsl #26 │ │ │ │ + andeq r0, r6, r3, asr #18 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, asr r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + @ instruction: 0x00060fbd │ │ │ │ + andeq r0, r6, r3, asr #18 │ │ │ │ + andeq r0, r6, r9, lsr #30 │ │ │ │ + andeq r1, r6, sp, ror #4 │ │ │ │ + muleq r6, r1, lr │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ movwvs pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ - blcs 0x80acf4 │ │ │ │ + blcs 0x80acc0 │ │ │ │ ldmdbge r2!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r0, r6, r7, lsr #27 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - @ instruction: 0x000616bd │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, asr #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, lsr r5 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - @ instruction: 0x000615b3 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, asr #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #7 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r9, asr r6 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ - @ instruction: 0xff6cf0c1 │ │ │ │ + andeq r0, r6, r3, ror sp │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r9, lsl #13 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r3, lsl sl │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl #10 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, pc, ror r5 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r3, lsl sl │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r5, lsr #12 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ + @ instruction: 0xff26f0c1 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addvs pc, r7, #37748736 @ 0x2400000 │ │ │ │ strcs r4, [r2], -r4, lsl #12 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf856f0c8 │ │ │ │ + @ instruction: 0xf810f0c8 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xff38f7fe │ │ │ │ @ instruction: 0xf0c1e457 │ │ │ │ - @ instruction: 0xf8d5ff53 │ │ │ │ + @ instruction: 0xf8d5ff0d │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ @ instruction: 0xf646fcdd │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf5092395 │ │ │ │ strtmi r6, [r0], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf89ef0c8 │ │ │ │ + @ instruction: 0xf858f0c8 │ │ │ │ @ instruction: 0xf006e43d │ │ │ │ @ instruction: 0xf004060f │ │ │ │ @ instruction: 0xf1bb0b0f │ │ │ │ svclt 0x00180f0f │ │ │ │ @ instruction: 0xf43f2e0f │ │ │ │ @ instruction: 0xf3c4a8f3 │ │ │ │ @ instruction: 0xf6461943 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d2, d25, d5 │ │ │ │ vmla.i8 d18, d4, d11 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ - b 0x1422a90 │ │ │ │ + b 0x1422a5c │ │ │ │ ldmdavs r9!, {r0, r3, r6, r7, r8, fp} │ │ │ │ @ instruction: 0xf8d8464a │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c1fab5 │ │ │ │ - shadd16mi pc, r2, fp @ │ │ │ │ + @ instruction: 0xf0c1fa6f │ │ │ │ + @ instruction: 0x4632fed5 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf0c1fc21 │ │ │ │ - pkhbtmi pc, r2, r3, lsl #30 @ │ │ │ │ + strmi pc, [r2], sp, asr #29 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf7fb4651 │ │ │ │ vmov.i32 d31, #51711 @ 0x0000c9ff │ │ │ │ - blcs 0x27147c │ │ │ │ + blcs 0x271448 │ │ │ │ ldrhi pc, [r4], #2 │ │ │ │ addhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0xff10ab94 │ │ │ │ + blmi 0xff10ab60 │ │ │ │ svccs 0x0070ee1d │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - bl 0x136be4 │ │ │ │ + bl 0x136bb0 │ │ │ │ ldrmi r0, [lr], #-522 @ 0xfffffdf6 │ │ │ │ strls r9, [r0], -r1, lsl #4 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - bleq 0x49ebe8 │ │ │ │ + bleq 0x49ebb4 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - cdp2 0, 4, cr15, cr2, cr2, {6} │ │ │ │ + ldc2l 0, cr15, [ip, #776]! @ 0x308 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0x79cbde │ │ │ │ + blx 0xff61cba8 │ │ │ │ @ instruction: 0xf9d6f7fa │ │ │ │ - bllt 0xff95e8c0 │ │ │ │ + bllt 0xff95e88c │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43f2bc0 │ │ │ │ @ instruction: 0xf0c1a89d │ │ │ │ - @ instruction: 0x4601fed9 │ │ │ │ + @ instruction: 0x4601fe93 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strcs pc, [fp, #-517] @ 0xfffffdfb │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #6 │ │ │ │ @ instruction: 0xf7fb00ed │ │ │ │ ldmdavs r9!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c8462a │ │ │ │ - vmov.i16 , #50944 @ 0xc700 │ │ │ │ - blcs 0xa5710 │ │ │ │ + vmov.i16 d31, #49408 @ 0xc100 │ │ │ │ + blcs 0xa56dc │ │ │ │ andhi pc, ip, #2 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x81108 │ │ │ │ + blcs 0x810d4 │ │ │ │ ldrthi pc, [r3], -r2, asr #32 @ │ │ │ │ strdeq r2, [r4], #15 @ │ │ │ │ - blx 0x1b1cc2e │ │ │ │ + blx 0x99cbfa │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c20038 │ │ │ │ - strmi pc, [r2], -r5, ror #22 │ │ │ │ + @ instruction: 0x4602fb1f │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ mrspl pc, (UNDEF: 108) @ │ │ │ │ ldrmi r4, [lr], #-1050 @ 0xfffffbe6 │ │ │ │ - bl 0x145158 │ │ │ │ + bl 0x145124 │ │ │ │ strls r0, [r1], -r9, lsl #4 │ │ │ │ @ instruction: 0xf8d89200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-1356 @ 0xfffffab4 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - ldmdavs r9!, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c8462a │ │ │ │ - @ instruction: 0xf7fafac1 │ │ │ │ + @ instruction: 0xf7fafa7b │ │ │ │ @ instruction: 0xf7fff97b │ │ │ │ @ instruction: 0xf414bb88 │ │ │ │ @ instruction: 0xf43f0f40 │ │ │ │ vmul.i q13, q2, d3[0] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ sbcseq r0, r2, pc, lsl #20 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c1fa05 │ │ │ │ - strbeq pc, [r2, #3691]! @ 0xe6b @ │ │ │ │ + @ instruction: 0xf0c1f9bf │ │ │ │ + strbeq pc, [r2, #3621]! @ 0xe25 @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa8240 │ │ │ │ - blcs 0x1215dc │ │ │ │ + blcs 0x1215a8 │ │ │ │ stmdage r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 6, cr15, cr0, cr1, {6} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr1, {6} │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c70092 │ │ │ │ - rscscs pc, pc, #316 @ 0x13c │ │ │ │ + rscscs pc, pc, #9, 30 @ 0x24 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - @ instruction: 0xf8d8f0c6 │ │ │ │ + @ instruction: 0xf892f0c6 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff68f0c5 │ │ │ │ + @ instruction: 0xff22f0c5 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ strbhi pc, [r8], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 4, cr8, [r1], {206} @ 0xce │ │ │ │ stmdbmi r4!, {r0, r2, r4, r8, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6b10 │ │ │ │ + bl 0xb6adc │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d051dc │ │ │ │ @ instruction: 0xf0c205dc │ │ │ │ - @ instruction: 0xf006fd85 │ │ │ │ + @ instruction: 0xf006fd3f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7fafa5b │ │ │ │ + @ instruction: 0xf7fafa15 │ │ │ │ @ instruction: 0xf7faf915 │ │ │ │ @ instruction: 0xf7fff8f3 │ │ │ │ @ instruction: 0xf414bb20 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf3c4afdb │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, fp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c1f99d │ │ │ │ - strbeq pc, [r1, #3587]! @ 0xe03 @ │ │ │ │ + @ instruction: 0xf0c1f957 │ │ │ │ + strbeq pc, [r1, #3517]! @ 0xdbd @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa819e │ │ │ │ - blcs 0x1216ac │ │ │ │ + blcs 0x121678 │ │ │ │ svcge 0x00bcf63e │ │ │ │ - ldc2l 0, cr15, [r8, #772]! @ 0x304 │ │ │ │ + ldc2 0, cr15, [r2, #772]! @ 0x304 │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c70092 │ │ │ │ - rscscs pc, pc, #3696 @ 0xe70 │ │ │ │ + rscscs pc, pc, #2576 @ 0xa10 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - @ instruction: 0xf870f0c6 │ │ │ │ + @ instruction: 0xf82af0c6 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff00f0c5 │ │ │ │ + cdp2 0, 11, cr15, cr10, cr5, {6} │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ ldrthi pc, [r6], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 3, cr8, [r1], {245} @ 0xf5 │ │ │ │ ldmdbmi r1!, {r0, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6be0 │ │ │ │ + bl 0xb6bac │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d0618a │ │ │ │ @ instruction: 0xf0c20450 │ │ │ │ - @ instruction: 0xe796fd1d │ │ │ │ + @ instruction: 0xe796fcd7 │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x0082f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf946f0c8 │ │ │ │ - stc2 0, cr15, [ip, #772]! @ 0x304 │ │ │ │ + @ instruction: 0xf900f0c8 │ │ │ │ + stc2l 0, cr15, [r6, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0x460521ff │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf9a4f7fa │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vqrdmlsh.s q13, q2, d1[5] │ │ │ │ @ instruction: 0xf8d85481 │ │ │ │ ldmdavs fp!, {r6, sp} │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {121} @ 0x79 │ │ │ │ - ldrbhi pc, [pc], #-2 @ 0x60b54 @ │ │ │ │ + ldrbhi pc, [pc], #-2 @ 0x60b20 @ │ │ │ │ @ instruction: 0xf47f2c01 │ │ │ │ stmdbmi pc, {r3, r5, r6, r8, r9, sl, fp, sp, pc} @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q7, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [sl], #-145 @ 0xffffff6f │ │ │ │ stmib sp, {r0, r2, r3, sl, lr}^ │ │ │ │ strmi r2, [fp], #-1280 @ 0xfffffb00 │ │ │ │ teqpvc r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - ldc2l 0, cr15, [r8], {194} @ 0xc2 │ │ │ │ + ldc2 0, cr15, [r2], {194} @ 0xc2 │ │ │ │ svclt 0x0000e751 │ │ │ │ - addeq pc, sl, ip, asr #13 │ │ │ │ - addeq pc, sl, sl, lsl r6 @ │ │ │ │ - addeq pc, sl, r4, asr r5 @ │ │ │ │ - addeq pc, sl, r4, lsl #9 │ │ │ │ - strdeq pc, [sl], r8 │ │ │ │ + addeq pc, sl, r0, lsl #14 │ │ │ │ + addeq pc, sl, lr, asr #12 │ │ │ │ + addeq pc, sl, r8, lsl #11 │ │ │ │ + @ instruction: 0x008af4b8 │ │ │ │ + addeq pc, sl, ip, lsr #8 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43e2bc0 │ │ │ │ vrecps.f32 d26, d4, d17 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf0c10895 │ │ │ │ - @ instruction: 0xf006fd69 │ │ │ │ + @ instruction: 0xf006fd23 │ │ │ │ strmi r0, [r6], -pc, lsl #4 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0x1b1ebb4 │ │ │ │ + blx 0x1b1eb80 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0022c01 │ │ │ │ stccs 1, cr8, [r2], {10} │ │ │ │ tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - blmi 0xfee0f20c │ │ │ │ + blmi 0xfee0f1d8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061ba │ │ │ │ @ instruction: 0xf0c205d0 │ │ │ │ - @ instruction: 0xf646fc57 │ │ │ │ + @ instruction: 0xf646fc11 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vcge.s8 d2, d23, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7faf96f │ │ │ │ + @ instruction: 0xf7faf929 │ │ │ │ @ instruction: 0xf7fff829 │ │ │ │ vmvn.i16 d27, #50688 @ 0xc600 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - stccs 8, cr15, [fp], {179} @ 0xb3 │ │ │ │ + stccs 8, cr15, [fp], {109} @ 0x6d │ │ │ │ mrcge 6, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - strdeq r1, [r6], -r5 │ │ │ │ - andeq r1, r6, pc, lsr #27 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r9, ror #26 │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - andeq r1, r6, sp, lsr #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, ror #24 │ │ │ │ - andeq r1, r6, r1, lsr #24 │ │ │ │ - ldrdeq r1, [r6], -fp │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, lsl #18 │ │ │ │ + andeq r1, r6, r1, asr #27 │ │ │ │ + andeq r1, r6, fp, ror sp │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r5, lsr sp │ │ │ │ + @ instruction: 0x00061cbf │ │ │ │ + andeq r1, r6, r9, ror ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r3, lsr ip │ │ │ │ + andeq r1, r6, sp, ror #23 │ │ │ │ + andeq r1, r6, r7, lsr #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq r1, [r6], -r3 │ │ │ │ @ instruction: 0xf57e02e2 │ │ │ │ @ instruction: 0xf414aebb │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244aeb7 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf6460895 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vqshl.u64 d18, d5, #4 │ │ │ │ @ instruction: 0xf0064103 │ │ │ │ @ instruction: 0xf8d8060f │ │ │ │ @ instruction: 0xf0040040 │ │ │ │ @ instruction: 0xf7f8050f │ │ │ │ - @ instruction: 0xf3c4fb2f │ │ │ │ + @ instruction: 0xf3c4fb49 │ │ │ │ ldmdavs r9!, {r0, r7, r8, r9, ip, lr} │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x141900 │ │ │ │ + blcs 0x1418cc │ │ │ │ cmnphi fp, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xd1232b01 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142176c │ │ │ │ + b 0x1421738 │ │ │ │ @ instruction: 0xf14202c2 │ │ │ │ @ instruction: 0xf0c883eb │ │ │ │ - blmi 0x1d5ee80 │ │ │ │ + blmi 0x1d5ed34 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [ip], {194} @ 0xc2 │ │ │ │ + blx 0xff21cff2 │ │ │ │ strcs pc, [fp], -r6, lsl #4 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ rscseq r0, r2, r0, asr #32 │ │ │ │ - @ instruction: 0xf8e4f0c8 │ │ │ │ + @ instruction: 0xf89ef0c8 │ │ │ │ @ instruction: 0xff9ef7f9 │ │ │ │ @ instruction: 0xff7cf7f9 │ │ │ │ stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47e0722 │ │ │ │ @ instruction: 0xf404ae65 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244ae5f │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ vqshl.u64 d16, d5, #4 │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ ldcvs 4, cr5, [r8], #-516 @ 0xfffffdfc │ │ │ │ - blx 0xff81ed40 │ │ │ │ - ldc2 0, cr15, [r0], {193} @ 0xc1 │ │ │ │ + blx 0xffe9ed0c │ │ │ │ + mcrr2 0, 12, pc, sl, cr1 @ │ │ │ │ strmi r2, [r0], r1, lsl #24 │ │ │ │ subhi pc, r8, #2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ ldmiblt r4, {r4, r5, r9, pc} │ │ │ │ @ instruction: 0xee1d4a51 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d001e8 │ │ │ │ @ instruction: 0xf0c208e8 │ │ │ │ - strbmi pc, [r2], -r9, lsl #23 @ │ │ │ │ + strbmi pc, [r2], -r3, asr #22 @ │ │ │ │ tstpeq pc, r6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fffa2d │ │ │ │ vbic.i16 , #192 @ 0x00c0 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf8d8ffef │ │ │ │ + @ instruction: 0xf8d8ffa9 │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1410262 │ │ │ │ - blcs 0x82014 │ │ │ │ + blcs 0x81fe0 │ │ │ │ ldrbthi pc, [r0], -r1 @ │ │ │ │ - blx 0xfe61edd0 │ │ │ │ + blx 0xfec9ed9c │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r5, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - ldmdavs r9!, {r0, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ vrsubhn.i16 d30, q2, q2 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf3c4ffb1 │ │ │ │ - blcs 0xf5c5c │ │ │ │ + vqrdmlsh.s , q2, d3[6] │ │ │ │ + blcs 0xf5c28 │ │ │ │ strbhi pc, [r7, #-1]! @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vmla.f32 q5, , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142ba74 │ │ │ │ + b 0x142ba40 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #243269632 @ 0xe800000 │ │ │ │ eorshi pc, lr, r2, asr #2 │ │ │ │ - @ instruction: 0xff9af0c7 │ │ │ │ + @ instruction: 0xff54f0c7 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - ldr pc, [sl, #2881]! @ 0xb41 │ │ │ │ - addeq pc, sl, r0, ror r3 @ │ │ │ │ - addeq pc, sl, r0, ror #4 │ │ │ │ - ldrdeq pc, [sl], ip │ │ │ │ - addeq pc, sl, sl, asr r1 @ │ │ │ │ - addeq pc, sl, sl, asr #1 │ │ │ │ + ldr pc, [sl, #2811]! @ 0xafb │ │ │ │ + addeq pc, sl, r4, lsr #7 │ │ │ │ + umulleq pc, sl, r4, r2 @ │ │ │ │ + addeq pc, sl, r0, lsl r2 @ │ │ │ │ + addeq pc, sl, lr, lsl #3 │ │ │ │ + strdeq pc, [sl], lr │ │ │ │ movweq pc, #33359 @ 0x824f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad97 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf646ad91 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - vqdmulh.s , , │ │ │ │ + vqdmulh.s d31, d17, d3 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf3c4fcb9 │ │ │ │ - blcs 0xb5d08 │ │ │ │ + vmvn.i32 , #50175 @ 0x0000c3ff │ │ │ │ + blcs 0xb5cd4 │ │ │ │ @ instruction: 0x81b4f002 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ ldmdblt r3!, {r0, r1, r2, r5, r7, r8, pc} │ │ │ │ strtmi r0, [r9], -r2, lsr #1 │ │ │ │ andseq pc, ip, #2 │ │ │ │ - @ instruction: 0xf0c64628 │ │ │ │ - @ instruction: 0x4629f81d │ │ │ │ + @ instruction: 0xf0c54628 │ │ │ │ + @ instruction: 0x4629ffd7 │ │ │ │ @ instruction: 0x4628221c │ │ │ │ - @ instruction: 0xffbaf0c5 │ │ │ │ + @ instruction: 0xff74f0c5 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0c2683e │ │ │ │ - bmi 0xff65f0c0 │ │ │ │ + bmi 0xff65ef74 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrmi r0, [r8], #-401 @ 0xfffffe6f │ │ │ │ ldrtmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf5012200 │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - blx 0xffb9d264 │ │ │ │ + blx 0xfea1d230 │ │ │ │ ldmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #62031 @ 0xf24f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad4b │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf646ad45 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vpadd.i8 d31, d1, d23 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf0c1fc6b │ │ │ │ - @ instruction: 0x4629fb73 │ │ │ │ + @ instruction: 0xf0c1fc25 │ │ │ │ + strtmi pc, [r9], -sp, lsr #22 │ │ │ │ @ instruction: 0xf0c54606 │ │ │ │ - stccs 12, cr15, [r1], {137} @ 0x89 │ │ │ │ + stccs 12, cr15, [r1], {67} @ 0x43 │ │ │ │ cmpphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r1, r3, r4, r5, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff6ef0c5 │ │ │ │ + @ instruction: 0xff28f0c5 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c54628 │ │ │ │ - stccc 14, cr15, [r1], {75} @ 0x4b │ │ │ │ + stccc 14, cr15, [r1], {5} │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - @ instruction: 0xf810f0c2 │ │ │ │ + @ instruction: 0xffcaf0c1 │ │ │ │ vnmls.f32 s8, s27, s29 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r4, [sp], #-1048 @ 0xfffffbe8 │ │ │ │ str r4, [fp, r3, lsr #8]! │ │ │ │ @@ -82750,34 +82737,34 @@ │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad01 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf646acfb │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - vpadd.i8 d31, d1, d19 │ │ │ │ + vpmax.s8 , , │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf0c1fc21 │ │ │ │ - strtmi pc, [r9], -r9, lsr #22 │ │ │ │ + @ instruction: 0xf0c1fbdb │ │ │ │ + strtmi pc, [r9], -r3, ror #21 │ │ │ │ @ instruction: 0xf0c54606 │ │ │ │ - stccs 12, cr15, [r1], {63} @ 0x3f │ │ │ │ + @ instruction: 0x2c01fbf9 │ │ │ │ orrshi pc, ip, r2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r0, r2, r3, r7, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff24f0c5 │ │ │ │ + cdp2 0, 13, cr15, cr14, cr5, {6} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c54628 │ │ │ │ - stccc 13, cr15, [r1], {117} @ 0x75 │ │ │ │ + stccc 13, cr15, [r1], {47} @ 0x2f │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - @ instruction: 0xffc6f0c1 │ │ │ │ + @ instruction: 0xff80f0c1 │ │ │ │ vnmls.f32 s8, s27, s20 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xe7b46812 │ │ │ │ strvc pc, [r6, -pc, ror #8] │ │ │ │ ldmibne r9, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf012408a │ │ │ │ @ instruction: 0xf47f0f55 │ │ │ │ @@ -82794,1850 +82781,1850 @@ │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c7060f │ │ │ │ - stccs 14, cr15, [fp], {115} @ 0x73 │ │ │ │ + stccs 14, cr15, [fp], {45} @ 0x2d │ │ │ │ ldcge 6, cr15, [sl], {62} @ 0x3e │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r1, r6, pc, asr #22 │ │ │ │ - andeq r1, r6, r9, lsl #22 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #21 │ │ │ │ - andeq r1, r6, r1, lsl #21 │ │ │ │ - andeq r1, r6, sp, lsr sl │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - strdeq r1, [r6], -r9 │ │ │ │ - muleq r6, r3, r9 │ │ │ │ - andeq r1, r6, sp, asr #18 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, r5, fp │ │ │ │ + andeq r1, r6, fp, lsl fp │ │ │ │ + ldrdeq r1, [r6], -r5 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r1, sl │ │ │ │ + andeq r1, r6, sp, asr #20 │ │ │ │ + andeq r1, r6, r9, lsl #20 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r5, asr #19 │ │ │ │ + andeq r1, r6, pc, asr r9 │ │ │ │ + andeq r1, r6, r9, lsl r9 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, ror #22 │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43e2e0f │ │ │ │ @ instruction: 0xf404ac79 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmvn.i32 q13, #50175 @ 0x0000c3ff │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf0c1fe37 │ │ │ │ - @ instruction: 0xf3c4fa9d │ │ │ │ + @ instruction: 0xf0c1fdf1 │ │ │ │ + vmov.i16 , #50944 @ 0xc700 │ │ │ │ strmi r5, [r7], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blcs 0x102c14 │ │ │ │ + blcs 0x102be0 │ │ │ │ ldrhi pc, [ip], r1 │ │ │ │ @ instruction: 0xf8d8b99b │ │ │ │ rsceq r1, r2, r0, asr #32 │ │ │ │ eorseq pc, r8, #2 │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8faad │ │ │ │ + @ instruction: 0xf8d8fa67 │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - stc2l 0, cr15, [r4, #-808] @ 0xfffffcd8 │ │ │ │ + ldc2l 0, cr15, [lr], #808 @ 0x328 │ │ │ │ @ instruction: 0xf1420723 │ │ │ │ @ instruction: 0x4639817e │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - @ instruction: 0x463af937 │ │ │ │ + @ instruction: 0x463af8f1 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @ instruction: 0xf838f7fb │ │ │ │ svclt 0x007bf7fe │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x611ac │ │ │ │ + streq pc, [pc, #-4] @ 0x61178 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - ldc2l 0, cr15, [sl, #796]! @ 0x31c │ │ │ │ + ldc2 0, cr15, [r4, #796]! @ 0x31c │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {218} @ 0xda │ │ │ │ ldcge 4, cr15, [lr], {62} @ 0x3e │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ ldrthi pc, [r4], #1 @ │ │ │ │ - @ instruction: 0xf8a0f7f8 │ │ │ │ + @ instruction: 0xf8baf7f8 │ │ │ │ vnmls.f64 d4, d13, d31 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - str pc, [ip], #-2451 @ 0xfffff66d │ │ │ │ + str pc, [ip], #-2381 @ 0xfffff6b3 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x61228 │ │ │ │ + streq pc, [pc, #-4] @ 0x611f4 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - ldc2 0, cr15, [ip, #796]! @ 0x31c │ │ │ │ + ldc2l 0, cr15, [r6, #-796]! @ 0xfffffce4 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {10} │ │ │ │ - blge 0xff89e340 │ │ │ │ + blge 0xff89e30c │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ mvnhi pc, #1 │ │ │ │ - @ instruction: 0xf862f7f8 │ │ │ │ + @ instruction: 0xf87cf7f8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff955 │ │ │ │ + @ instruction: 0xf7fff90f │ │ │ │ svclt 0x0000bbce │ │ │ │ - addeq pc, sl, r0, lsr #32 │ │ │ │ - addeq lr, sl, sl, ror pc │ │ │ │ - addeq lr, sl, r6, ror #29 │ │ │ │ - addeq lr, sl, lr, ror #26 │ │ │ │ - strdeq lr, [sl], r2 │ │ │ │ + addeq pc, sl, r4, asr r0 @ │ │ │ │ + addeq lr, sl, lr, lsr #31 │ │ │ │ + addeq lr, sl, sl, lsl pc │ │ │ │ + addeq lr, sl, r2, lsr #27 │ │ │ │ + addeq lr, sl, r6, lsr #26 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x612bc │ │ │ │ + streq pc, [pc, #-4] @ 0x61288 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - ldc2l 0, cr15, [r4, #-796]! @ 0xfffffce4 │ │ │ │ + stc2 0, cr15, [lr, #-796]! @ 0xfffffce4 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x141dec │ │ │ │ - blge 0xfe61e3d4 │ │ │ │ + blcs 0x141db8 │ │ │ │ + blge 0xfe61e3a0 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ - blcs 0xa1448 │ │ │ │ + blcs 0xa1414 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addshi pc, r8, #1 │ │ │ │ @ instruction: 0xf14102a3 │ │ │ │ @ instruction: 0xf0c785b2 │ │ │ │ - blmi 0xff4e0870 │ │ │ │ + blmi 0xff4e0724 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnseq pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf904f0c2 │ │ │ │ + @ instruction: 0xf8bef0c2 │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - ldc2l 0, cr15, [sl, #796] @ 0x31c │ │ │ │ + ldc2 0, cr15, [r4, #796] @ 0x31c │ │ │ │ ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ mcrlt 7, 5, pc, cr1, cr14, {7} @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ andeq pc, pc, #8 │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldmeq r0!, {r3, ip, sp, lr, pc}^ │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - @ instruction: 0xf004fd21 │ │ │ │ - b 0x12613b4 │ │ │ │ + @ instruction: 0xf004fcdb │ │ │ │ + b 0x1261380 │ │ │ │ @ instruction: 0xf0c10000 │ │ │ │ - blmi 0xfece0c74 │ │ │ │ + blmi 0xfece0b28 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ vhadd.s8 d25, d15, d1 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ stcvs 0, cr0, [sl], #-580 @ 0xfffffdbc │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ teqpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbcseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf8c4f0c2 │ │ │ │ + @ instruction: 0xf87ef0c2 │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ stcvs 2, cr2, [r8], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9fd9b │ │ │ │ + @ instruction: 0xf7f9fd55 │ │ │ │ @ instruction: 0xf7f9fc55 │ │ │ │ @ instruction: 0xf7fefc33 │ │ │ │ vqrdmlah.s , q2, d0[4] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - vqdmulh.s , q10, d1[4] │ │ │ │ - blcs 0xf61fc │ │ │ │ + @ instruction: 0xf3c4fc9b │ │ │ │ + blcs 0xf61c8 │ │ │ │ ldrthi pc, [r6], #-1 @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vqdmulh.s d10, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142c014 │ │ │ │ + b 0x142bfe0 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #150994944 @ 0x9000000 │ │ │ │ strbhi pc, [r6], -r1, asr #2 @ │ │ │ │ - stc2l 0, cr15, [sl], {199} @ 0xc7 │ │ │ │ + stc2 0, cr15, [r4], {199} @ 0xc7 │ │ │ │ vnmls.f64 d4, d29, d9 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xe76bf871 │ │ │ │ + strb pc, [fp, -fp, lsr #16]! @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - ldc2 0, cr15, [lr], {199} @ 0xc7 │ │ │ │ + mrrc2 0, 12, pc, r8, cr7 @ │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x141e70 │ │ │ │ - bge 0xff09e580 │ │ │ │ + blcs 0x141e3c │ │ │ │ + bge 0xff09e54c │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blmi 0x1c41cd0 │ │ │ │ + blmi 0x1c41c9c │ │ │ │ svccs 0x0070ee1d │ │ │ │ vtst.8 d22, d13, d25 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adceq r9, r1, #0, 4 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf500518c │ │ │ │ @ instruction: 0xf8d06161 │ │ │ │ @ instruction: 0xf8d00d8c │ │ │ │ - @ instruction: 0xf0c20e10 │ │ │ │ - @ instruction: 0xf7fff80b │ │ │ │ + @ instruction: 0xf0c10e10 │ │ │ │ + @ instruction: 0xf7ffffc5 │ │ │ │ @ instruction: 0xf3c4bab0 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - vqdmulh.s , q2, d3[4] │ │ │ │ - blcs 0xf62f8 │ │ │ │ + vmov.i32 d31, #52735 @ 0x0000cdff │ │ │ │ + blcs 0xf62c4 │ │ │ │ cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0xcbf14 │ │ │ │ + blcs 0xcbee0 │ │ │ │ cmpphi fp, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xee1d4b52 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-672 @ 0xfffffd60 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf851bf4c │ │ │ │ @ instruction: 0xf8510d54 │ │ │ │ andls r0, r0, #48, 30 @ 0xc0 │ │ │ │ - @ instruction: 0xffd4f0c1 │ │ │ │ - blt 0x1edf534 │ │ │ │ + @ instruction: 0xff8ef0c1 │ │ │ │ + blt 0x1edf500 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x61550 │ │ │ │ + streq pc, [pc, #-4] @ 0x6151c │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - stc2 0, cr15, [r8], #-796 @ 0xfffffce4 │ │ │ │ + blx 0xff91d84e │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 1, cr8, [r3], {59} @ 0x3b │ │ │ │ - bge 0x139e668 │ │ │ │ + bge 0x139e634 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ tstphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 6, pc, cr14, cr7, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr8, cr7, {7} @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7ffffc1 │ │ │ │ + @ instruction: 0xf7ffff7b │ │ │ │ @ instruction: 0xf004ba3a │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf3c4fbeb │ │ │ │ + @ instruction: 0xf3c4fba5 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9!, {r3, r4, r6} │ │ │ │ - b 0x142207c │ │ │ │ + b 0x1422048 │ │ │ │ @ instruction: 0xf14102c2 │ │ │ │ @ instruction: 0xf0c78068 │ │ │ │ - blmi 0x660570 │ │ │ │ + blmi 0x660424 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ mvnne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff5af0c1 │ │ │ │ + @ instruction: 0xff14f0c1 │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - mrrc2 0, 12, pc, lr, cr7 @ │ │ │ │ - blx 0x69f622 │ │ │ │ + ldc2 0, cr15, [r8], {199} @ 0xc7 │ │ │ │ + blx 0x69f5ee │ │ │ │ stclt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq lr, sl, r0, asr ip │ │ │ │ - ldrdeq lr, [sl], r4 │ │ │ │ - addeq lr, sl, sl, lsr #22 │ │ │ │ - @ instruction: 0x008aeaba │ │ │ │ - addeq lr, sl, sl, asr #20 │ │ │ │ - addeq lr, sl, sl, asr #19 │ │ │ │ - addeq lr, sl, r4, asr r9 │ │ │ │ + addeq lr, sl, r4, lsl #25 │ │ │ │ + addeq lr, sl, r8, lsl #24 │ │ │ │ + addeq lr, sl, lr, asr fp │ │ │ │ + addeq lr, sl, lr, ror #21 │ │ │ │ + addeq lr, sl, lr, ror sl │ │ │ │ + strdeq lr, [sl], lr @ │ │ │ │ + addeq lr, sl, r8, lsl #19 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0xfe69d9a2 │ │ │ │ + blx 0x151d96e │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 3, cr8, [r3], {44} @ 0x2c │ │ │ │ ldmibge ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0012c01 │ │ │ │ - blmi 0xff4c22d8 │ │ │ │ + blmi 0xff4c22a4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ smmlseq ip, r0, r8, pc @ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xe635fef7 │ │ │ │ + @ instruction: 0xe635feb1 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - blx 0x1a9da02 │ │ │ │ - @ instruction: 0xffcef0c0 │ │ │ │ + blx 0x91d9ce │ │ │ │ + @ instruction: 0xff88f0c0 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ addvs pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ addseq r1, r2, r0 │ │ │ │ - @ instruction: 0xf8baf0c7 │ │ │ │ + @ instruction: 0xf874f0c7 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0c52207 │ │ │ │ - @ instruction: 0xf004fa45 │ │ │ │ + @ instruction: 0xf004f9ff │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8] │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xfece0450 │ │ │ │ + blmi 0xfece0304 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x61734 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x61700 │ │ │ │ stcvs 7, cr9, [sl, #4]! │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ @ instruction: 0xf8d06c2a │ │ │ │ ldrmi r0, [r3], #-1224 @ 0xfffffb38 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xf006fef5 │ │ │ │ + @ instruction: 0xf006feaf │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8], #-0 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9fbcb │ │ │ │ + @ instruction: 0xf7f9fb85 │ │ │ │ @ instruction: 0xf7fefa85 │ │ │ │ @ instruction: 0xf3c4bc92 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf8d8fb11 │ │ │ │ + @ instruction: 0xf8d8facb │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf14002a2 │ │ │ │ - blcs 0x83578 │ │ │ │ + blcs 0x83544 │ │ │ │ cmnphi r7, r1 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [r8, #988]! @ 0x3dc │ │ │ │ + ldc2l 7, cr15, [r2, #988] @ 0x3dc │ │ │ │ vnmls.f64 d4, d29, d13 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r2, r3, r8, ip, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - vceq.f32 d15, d22, d1 │ │ │ │ + @ instruction: 0xf206fe3b │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sl, sp} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c700f2 │ │ │ │ - @ instruction: 0xf7f9fb85 │ │ │ │ + @ instruction: 0xf7f9fb3f │ │ │ │ @ instruction: 0xf7fefa3f │ │ │ │ vqdmulh.s , q2, d0[3] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmls.f d20, d16, d0[4] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - blx 0xff49db30 │ │ │ │ + blx 0xfe31dafc │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - vmull.u , d20, d3[1] │ │ │ │ + vmlsl.u8 , d20, d1 │ │ │ │ @ instruction: 0xf8d55001 │ │ │ │ stcvs 0, cr8, [ip], #-352 @ 0xfffffea0 │ │ │ │ - blx 0xff91db3a │ │ │ │ + blx 0xfe79db06 │ │ │ │ vnmla.f64 d4, d13, d28 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0x461a0091 │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ strbeq pc, [r8], #2256 @ 0x8d0 @ │ │ │ │ - cdp2 0, 6, cr15, cr10, cr1, {6} │ │ │ │ + cdp2 0, 2, cr15, cr4, cr1, {6} │ │ │ │ andeq pc, pc, #6 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9fb41 │ │ │ │ + @ instruction: 0xf7f9fafb │ │ │ │ @ instruction: 0xf7fef9fb │ │ │ │ vmull.u8 , d4, d8 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004fa89 │ │ │ │ + @ instruction: 0xf004fa43 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1422348 │ │ │ │ + b 0x1422314 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c78741 │ │ │ │ - blmi 0x13602ac │ │ │ │ + blmi 0x1360160 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #36, 30 @ 0x90 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - rsceq pc, r1, #15936 @ 0x3e40 │ │ │ │ + rsceq pc, r1, #11456 @ 0x2cc0 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f74631 │ │ │ │ - @ instruction: 0xf8d8fd11 │ │ │ │ + @ instruction: 0xf8d8fd2b │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - blx 0xb1dc26 │ │ │ │ + blx 0xff99dbf0 │ │ │ │ vmax.s8 d14, d21, d14 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xde0250 │ │ │ │ + blmi 0xde0104 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [r4, #772]! @ 0x304 │ │ │ │ + stc2 0, cr15, [lr, #772]! @ 0x304 │ │ │ │ stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xb1dc7c │ │ │ │ + @ instruction: 0xf9e4f0c7 │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffdd1 │ │ │ │ + @ instruction: 0xf7fffd8b │ │ │ │ vmla.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x5a01c4 │ │ │ │ + blmi 0x5a0078 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a2f501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [lr, #772]! @ 0x304 │ │ │ │ + stc2l 0, cr15, [r8, #-772]! @ 0xfffffcfc │ │ │ │ stmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x008ae8b4 │ │ │ │ - addeq lr, sl, r0, lsr r8 │ │ │ │ - addeq lr, sl, r2, lsr #15 │ │ │ │ - addeq lr, sl, lr, lsl r7 │ │ │ │ - addeq lr, sl, ip, lsl #13 │ │ │ │ - addeq lr, sl, r0, lsr r6 │ │ │ │ - addeq lr, sl, sl, ror #11 │ │ │ │ - addeq lr, sl, r4, lsr #11 │ │ │ │ + addeq lr, sl, r8, ror #17 │ │ │ │ + addeq lr, sl, r4, ror #16 │ │ │ │ + ldrdeq lr, [sl], r6 │ │ │ │ + addeq lr, sl, r2, asr r7 │ │ │ │ + addeq lr, sl, r0, asr #13 │ │ │ │ + addeq lr, sl, r4, ror #12 │ │ │ │ + addeq lr, sl, lr, lsl r6 │ │ │ │ + ldrdeq lr, [sl], r8 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf9d4f0c7 │ │ │ │ + @ instruction: 0xf98ef0c7 │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ biccc r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [ip, #-772]! @ 0xfffffcfc │ │ │ │ + ldc2 0, cr15, [r6, #-772]! @ 0xfffffcfc │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf9b2f0c7 │ │ │ │ + @ instruction: 0xf96cf0c7 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ teqcc ip, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [sl, #-772] @ 0xfffffcfc │ │ │ │ + ldc2 0, cr15, [r4, #-772] @ 0xfffffcfc │ │ │ │ stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf990f0c7 │ │ │ │ + @ instruction: 0xf94af0c7 │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmdbcc r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 0, cr15, [r8, #-772]! @ 0xfffffcfc │ │ │ │ + ldc2l 0, cr15, [r2], #772 @ 0x304 │ │ │ │ stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf96ef0c7 │ │ │ │ + @ instruction: 0xf928f0c7 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmibcc ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 0, cr15, [r6, #-772] @ 0xfffffcfc │ │ │ │ + ldc2l 0, cr15, [r0], {193} @ 0xc1 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf94cf0c7 │ │ │ │ + @ instruction: 0xf906f0c7 │ │ │ │ vnmls.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r5, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffcf3 │ │ │ │ + @ instruction: 0xf7fffcad │ │ │ │ vadd.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x1f60008 │ │ │ │ + blmi 0x1f5febc │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvc R12_usr, r1 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [r0], {193} @ 0xc1 │ │ │ │ + stc2 0, cr15, [sl], {193} @ 0xc1 │ │ │ │ stmialt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf906f0c7 │ │ │ │ + @ instruction: 0xf8c0f0c7 │ │ │ │ vnmla.f64 d4, d13, d26 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r4, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffcad │ │ │ │ + @ instruction: 0xf7fffc67 │ │ │ │ vtst.8 d11, d21, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x171ff7c │ │ │ │ + blmi 0x171fe30 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvs pc, lr, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [sl], {193} @ 0xc1 │ │ │ │ + mcrr2 0, 12, pc, r4, cr1 @ │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf8c0f0c7 │ │ │ │ + @ instruction: 0xf87af0c7 │ │ │ │ vnmla.f64 d4, d13, d9 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffc67 │ │ │ │ + @ instruction: 0xf7fffc21 │ │ │ │ vtst.8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xedfef0 │ │ │ │ + blmi 0xedfda4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61bdf501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - mcrr2 0, 12, pc, r4, cr1 @ │ │ │ │ + blx 0x1df7e │ │ │ │ ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf87af0c7 │ │ │ │ + @ instruction: 0xf834f0c7 │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r5, r6, r8, ip, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffc21 │ │ │ │ + @ instruction: 0xf7fffbdb │ │ │ │ vtst.8 d11, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x69fe64 │ │ │ │ + blmi 0x69fd18 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, ip, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x1e03e │ │ │ │ + blx 0xfee9e00a │ │ │ │ svclt 0x00f0f7fe │ │ │ │ - addeq lr, sl, lr, lsr r5 │ │ │ │ - strdeq lr, [sl], sl │ │ │ │ - @ instruction: 0x008ae4b6 │ │ │ │ - addeq lr, sl, r2, ror r4 │ │ │ │ - addeq lr, sl, lr, lsr #8 │ │ │ │ - addeq lr, sl, r8, ror #7 │ │ │ │ - addeq lr, sl, r2, lsr #7 │ │ │ │ - addeq lr, sl, ip, asr r3 │ │ │ │ - addeq lr, sl, r6, lsl r3 │ │ │ │ - ldrdeq lr, [sl], r0 │ │ │ │ - addeq lr, sl, sl, lsl #5 │ │ │ │ - addeq lr, sl, r4, asr #4 │ │ │ │ + addeq lr, sl, r2, ror r5 │ │ │ │ + addeq lr, sl, lr, lsr #10 │ │ │ │ + addeq lr, sl, sl, ror #9 │ │ │ │ + addeq lr, sl, r6, lsr #9 │ │ │ │ + addeq lr, sl, r2, ror #8 │ │ │ │ + addeq lr, sl, ip, lsl r4 │ │ │ │ + ldrdeq lr, [sl], r6 │ │ │ │ + umulleq lr, sl, r0, r3 │ │ │ │ + addeq lr, sl, sl, asr #6 │ │ │ │ + addeq lr, sl, r4, lsl #6 │ │ │ │ + @ instruction: 0x008ae2be │ │ │ │ + addeq lr, sl, r8, ror r2 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf81cf0c7 │ │ │ │ + @ instruction: 0xffd6f0c6 │ │ │ │ @ instruction: 0xee1d4bdb │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r4, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefbc3 │ │ │ │ + @ instruction: 0xf7fefb7d │ │ │ │ vrecps.f32 d11, d21, d21 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c600d2 │ │ │ │ - blmi 0xff361da8 │ │ │ │ + blmi 0xff361c5c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r6, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfe89e0fa │ │ │ │ + blx 0x171e0c6 │ │ │ │ svclt 0x0092f7fe │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xffd6f0c6 │ │ │ │ + @ instruction: 0xff90f0c6 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r4, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefb7d │ │ │ │ + @ instruction: 0xf7fefb37 │ │ │ │ vqrdmlsh.s , q2, d3[7] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c60040 │ │ │ │ - @ instruction: 0xf004ffa7 │ │ │ │ + @ instruction: 0xf004ff61 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142280c │ │ │ │ + b 0x14227d8 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c68479 │ │ │ │ - blmi 0xfe7e1ce8 │ │ │ │ + blmi 0xfe7e1b9c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ tstpvs r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x61e1b6 │ │ │ │ + blx 0xff49e180 │ │ │ │ @ instruction: 0xf53f02e1 │ │ │ │ @ instruction: 0xf8d8abb9 │ │ │ │ @ instruction: 0x46310058 │ │ │ │ - blx 0xc1fe9c │ │ │ │ + blx 0x129fe68 │ │ │ │ ldrsbne pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8f9a5 │ │ │ │ + @ instruction: 0xf8d8f95f │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - @ instruction: 0xf842f0c7 │ │ │ │ - bllt 0xfea1fed8 │ │ │ │ + @ instruction: 0xfffcf0c6 │ │ │ │ + bllt 0xfea1fea4 │ │ │ │ @ instruction: 0xf47d070a │ │ │ │ @ instruction: 0xf0c0ad93 │ │ │ │ - @ instruction: 0xf3c4fbcf │ │ │ │ + @ instruction: 0xf3c4fb89 │ │ │ │ @ instruction: 0xf6464403 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r7], -r7, lsl #9 │ │ │ │ adceq r6, r2, r9, lsl r8 │ │ │ │ - ldc2 0, cr15, [r8], #792 @ 0x318 │ │ │ │ + ldc2l 0, cr15, [r2], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0xf006463a │ │ │ │ strtmi r0, [r8], -pc, lsl #2 │ │ │ │ @ instruction: 0xf97af7fa │ │ │ │ poplt {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c66c28 │ │ │ │ - vqrdmlsh.s , q2, d1[0] │ │ │ │ + @ instruction: 0xf3c4fefb │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - @ instruction: 0xff38f0c6 │ │ │ │ + cdp2 0, 15, cr15, cr2, cr6, {6} │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf7f7f8d7 │ │ │ │ - @ instruction: 0xf006fe55 │ │ │ │ + @ instruction: 0xf7f7f891 │ │ │ │ + @ instruction: 0xf006fe6f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - blt 0xb5ff5c │ │ │ │ + blt 0xb5ff28 │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c66c28 │ │ │ │ - vmov.f32 d31, #-0.1953125 @ 0xbe480000 │ │ │ │ + @ instruction: 0xf3c4fed3 │ │ │ │ ldmdavs r9!, {r0, r1, r9, lr} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - @ instruction: 0xff10f0c6 │ │ │ │ + cdp2 0, 12, cr15, cr10, cr6, {6} │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ - @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xe7d6f83f │ │ │ │ + @ instruction: 0xf0c64608 │ │ │ │ + @ instruction: 0xe7d6fff9 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d46c │ │ │ │ + blcs 0x80d438 │ │ │ │ stcge 6, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, r7, lsr #1 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, pc, ror #15 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, asr #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, lsr r5 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r3, ror #14 │ │ │ │ - andeq r2, r6, sp, lsr #32 │ │ │ │ - andeq r1, r6, fp, lsr lr │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, asr #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #7 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r9, asr r6 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ + andeq r2, r6, r3, ror r0 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + @ instruction: 0x000617bb │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r3, lsl sl │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl #10 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, pc, lsr #14 │ │ │ │ + strdeq r1, [r6], -r9 │ │ │ │ + andeq r1, r6, r7, lsl #28 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r3, lsl sl │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r5, lsr #12 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ vqdmulh.s q13, q10, d1[6] │ │ │ │ @ instruction: 0xf0064403 │ │ │ │ stccs 6, cr0, [fp], {15} │ │ │ │ stclge 6, cr15, [r2], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r0, r6, r7, lsl #1 │ │ │ │ - strdeq r2, [r6], -r9 │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - andeq r0, r6, r7, lsl #1 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r2, r6, r9, ror r0 │ │ │ │ - andeq r2, r6, r9, ror r0 │ │ │ │ - andeq r2, r6, r9, ror r0 │ │ │ │ - andeq r2, r6, r9, ror r0 │ │ │ │ + andeq r0, r6, r3, asr r0 │ │ │ │ + andeq r2, r6, r5, asr #1 │ │ │ │ + andeq r2, r6, r9, asr #1 │ │ │ │ + andeq r0, r6, r3, asr r0 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r2, r6, r5, asr #32 │ │ │ │ + andeq r2, r6, r5, asr #32 │ │ │ │ + andeq r2, r6, r5, asr #32 │ │ │ │ + andeq r2, r6, r5, asr #32 │ │ │ │ ldc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ - blx 0x1e388 │ │ │ │ + blx 0xfee9e354 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf804f7fa │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adceq r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0xf0c66819 │ │ │ │ - @ instruction: 0xf7fdfc51 │ │ │ │ + @ instruction: 0xf7fdfc0b │ │ │ │ @ instruction: 0xf001bff0 │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmls.f d20, d16, d0[4] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - cdp2 0, 7, cr15, cr4, cr6, {6} │ │ │ │ + cdp2 0, 2, cr15, cr14, cr6, {6} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c600d2 │ │ │ │ - stcvs 14, cr15, [r9], #-428 @ 0xfffffe54 │ │ │ │ + stcvs 14, cr15, [r9], #-148 @ 0xffffff6c │ │ │ │ strmi r6, [r8], -sl, lsr #27 │ │ │ │ - @ instruction: 0xffd2f0c6 │ │ │ │ + @ instruction: 0xff8cf0c6 │ │ │ │ svclt 0x0000e731 │ │ │ │ - addeq lr, sl, lr, asr #3 │ │ │ │ - addeq lr, sl, r8, lsl #3 │ │ │ │ - addeq lr, sl, r2, asr #2 │ │ │ │ - addeq lr, sl, ip, asr #1 │ │ │ │ + addeq lr, sl, r2, lsl #4 │ │ │ │ + @ instruction: 0x008ae1bc │ │ │ │ + addeq lr, sl, r6, ror r1 │ │ │ │ + addeq lr, sl, r0, lsl #2 │ │ │ │ ldc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfef1e410 │ │ │ │ + blx 0x1d9e3dc │ │ │ │ strmi r0, [r7], -r4, lsr #1 │ │ │ │ @ instruction: 0xf8d84622 │ │ │ │ @ instruction: 0xf0c61000 │ │ │ │ - @ instruction: 0xf0c0fba9 │ │ │ │ - @ instruction: 0x4632fab1 │ │ │ │ + @ instruction: 0xf0c0fb63 │ │ │ │ + ldrtmi pc, [r2], -fp, ror #20 @ │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f94631 │ │ │ │ @ instruction: 0x4632ffb7 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x1c9e44e │ │ │ │ + blx 0xb1e41a │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - stc2 0, cr15, [r2], {198} @ 0xc6 │ │ │ │ + blx 0xfef9e42a │ │ │ │ svclt 0x00a1f7fd │ │ │ │ tstpvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #23296 @ 0x5b00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, r7, lsr #27 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - @ instruction: 0x000616bd │ │ │ │ - andeq r0, r6, r5, lsr sp │ │ │ │ - andeq r0, r6, r7, ror r9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, lsr #28 │ │ │ │ - andeq r1, r6, r9, lsl #2 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, sp, lsl #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, r1, r1 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - strdeq r0, [r6], -r1 │ │ │ │ - andeq r0, r6, r7, ror r9 │ │ │ │ - andeq r0, r6, sp, asr pc │ │ │ │ - andeq r1, r6, r1, lsr #5 │ │ │ │ - andeq r0, r6, r5, asr #29 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ + andeq r0, r6, r3, ror sp │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r9, lsl #13 │ │ │ │ + andeq r0, r6, r1, lsl #26 │ │ │ │ + andeq r0, r6, r3, asr #18 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + ldrdeq r1, [r6], -r5 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, asr r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + @ instruction: 0x00060fbd │ │ │ │ + andeq r0, r6, r3, asr #18 │ │ │ │ + andeq r0, r6, r9, lsr #30 │ │ │ │ + andeq r1, r6, sp, ror #4 │ │ │ │ + muleq r6, r1, lr │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ svcvc 0x0008f5b3 │ │ │ │ svcge 0x004ef4fe │ │ │ │ movtvc pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d22c │ │ │ │ + blcs 0x80d1f8 │ │ │ │ stcge 6, cr15, [lr], {61} @ 0x3d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - strdeq r2, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, pc, ror #15 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, lsr #28 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r3, ror #14 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r1, lsr #5 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ + andeq r2, r6, r5, asr #5 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + @ instruction: 0x000617bb │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r2, r6, r9, lsr r2 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, pc, lsr #14 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r2, r6, r9, lsr r2 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, ror #4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ svceq 0x0040f414 │ │ │ │ - blge 0xff29f36c │ │ │ │ + blge 0xff29f338 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - stc2 0, cr15, [ip, #792] @ 0x318 │ │ │ │ - @ instruction: 0xf9f2f0c0 │ │ │ │ + stc2l 0, cr15, [r6, #-792] @ 0xfffffce8 │ │ │ │ + @ instruction: 0xf9acf0c0 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - blcs 0xf3abc │ │ │ │ + blcs 0xf3a88 │ │ │ │ ldrbhi pc, [r6, -r0] @ │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc3f78 │ │ │ │ - blge 0xfeedf4b0 │ │ │ │ + blcs 0xc3f44 │ │ │ │ + blge 0xfeedf47c │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f8210f │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe89f4bc │ │ │ │ + blge 0xfe89f488 │ │ │ │ vnmla.f64 d4, d29, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0768f8d0 │ │ │ │ - @ instruction: 0xf91ef0c1 │ │ │ │ - bllt 0xfe6602f4 │ │ │ │ + @ instruction: 0xf8d8f0c1 │ │ │ │ + bllt 0xfe6602c0 │ │ │ │ andeq pc, pc, #4 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c66c28 │ │ │ │ - stcvs 13, cr15, [r9], #-300 @ 0xfffffed4 │ │ │ │ + stcvs 13, cr15, [r9], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - strt pc, [ip], -pc, ror #17 │ │ │ │ + strt pc, [ip], -r9, lsr #17 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf0c98113 │ │ │ │ - @ instruction: 0xf8d5fc67 │ │ │ │ + @ instruction: 0xf8d5fc21 │ │ │ │ strcs r3, [r1], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf003463a │ │ │ │ strbmi r0, [r1], -pc, lsl #6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf980f7fd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr15, cr13, {7} │ │ │ │ andsvs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf6408159 │ │ │ │ addsmi r6, r3, #805306368 @ 0x30000000 │ │ │ │ - blge 0x159fd54 │ │ │ │ + blge 0x159fd20 │ │ │ │ movwvs pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ andge sl, r1, #80896 @ 0x13c00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #7 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ - @ instruction: 0xf952f0c0 │ │ │ │ + andeq r0, r6, r5, asr #21 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr #21 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ + @ instruction: 0xf90cf0c0 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ tstcs r2, r4, lsl #12 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ mrc2 7, 6, pc, cr12, cr12, {7} │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84621 │ │ │ │ @ instruction: 0xf0c90040 │ │ │ │ - @ instruction: 0xf7fdfc2f │ │ │ │ + @ instruction: 0xf7fdfbe9 │ │ │ │ @ instruction: 0xf0c0bdac │ │ │ │ - @ instruction: 0xf8d5f939 │ │ │ │ + @ instruction: 0xf8d5f8f3 │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ smlattcs r1, r9, r0, r8 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr12, {7} @ │ │ │ │ @ instruction: 0xf5a3e7e2 │ │ │ │ - blcs 0x7fb138 │ │ │ │ - bge 0xffa1fd30 │ │ │ │ + blcs 0x7fb104 │ │ │ │ + bge 0xffa1fcfc │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #929792 @ 0xe3000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, r7, lsr #27 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, asr #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, lsr r5 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #9 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, asr #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #7 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r9, asr r6 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ + andeq r0, r6, r3, ror sp │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r3, lsl sl │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl #10 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, lsl r4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r3, lsl sl │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + muleq r6, r3, r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r5, lsr #12 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ movwvc pc, #8867 @ 0x22a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #643072 @ 0x9d000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, pc, ror #15 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, lsr #28 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r7, ror r8 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r1, lsr #5 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ - blx 0x171e872 │ │ │ │ + @ instruction: 0x000617bb │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r2, r6, r9, lsr r2 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r3, asr #16 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r2, r6, r9, lsr r2 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, ror #4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ + blx 0x59e83e │ │ │ │ @ instruction: 0xf8d52402 │ │ │ │ ldrbt r3, [r1], r8, lsl #1 │ │ │ │ - blx 0x159e87e │ │ │ │ + blx 0x41e84a │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xf86ef7fd │ │ │ │ stclt 7, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ movwcc pc, #9891 @ 0x26a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #290816 @ 0x47000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000616bd │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, lsr #28 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r1, lsr #5 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ + andeq r1, r6, r9, lsl #13 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r2, r6, r9, lsr r2 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r2, r6, r9, lsr r2 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, ror #4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ svclt 0x0000e6fa │ │ │ │ - addeq sp, sl, r2, lsl #25 │ │ │ │ + @ instruction: 0x008adcb6 │ │ │ │ movwvc pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ - blcs 0x70ce00 │ │ │ │ + blcs 0x70cdcc │ │ │ │ ldmibge r8!, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r7, lsr #28 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #25 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r1, lsr #5 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl ip │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - muleq r6, fp, r0 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #20 │ │ │ │ - andeq r1, r6, r5, asr #6 │ │ │ │ + andeq r2, r6, r9, lsr r2 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r5, asr ip │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r2, r6, r9, lsr r2 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, sp, ror #4 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r0, r6, r7, ror #23 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r7, rrx │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + ldrdeq pc, [r5], -r1 │ │ │ │ + andeq r1, r6, r1, lsl r3 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f6818e │ │ │ │ - blmi 0xff561fa4 │ │ │ │ + blmi 0xff561fd8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r4, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf0c09400 │ │ │ │ - @ instruction: 0xf7ffff0d │ │ │ │ + @ instruction: 0xf7fffec7 │ │ │ │ @ instruction: 0xf0c6b88a │ │ │ │ - blmi 0xff2614a0 │ │ │ │ + blmi 0xff261354 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ msrcs (UNDEF: 104), r1 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 15, cr15, cr2, cr0, {6} │ │ │ │ + cdp2 0, 10, cr15, cr12, cr0, {6} │ │ │ │ svclt 0x0096f7fe │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f68202 │ │ │ │ - blmi 0xfeee1f34 │ │ │ │ + blmi 0xfeee1f68 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 15, cr15, cr14, cr0, {6} │ │ │ │ - bllt 0x1d60734 │ │ │ │ - blx 0xf1ea5a │ │ │ │ + cdp2 0, 11, cr15, cr8, cr0, {6} │ │ │ │ + bllt 0x1d60700 │ │ │ │ + blx 0xffd9ea24 │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r2, {r3, r4, r6}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x00a8f851 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cdp2 0, 11, cr15, cr8, cr0, {6} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr0, {6} │ │ │ │ poplt {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x89ea8e │ │ │ │ + blx 0xff71ea58 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r3, r7, r8, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fffe9d │ │ │ │ + @ instruction: 0xf7fffe57 │ │ │ │ @ instruction: 0xf7f6bb85 │ │ │ │ - blmi 0xfe561e90 │ │ │ │ + blmi 0xfe561ec4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvc pc, r8, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 10, cr15, cr12, cr0, {6} │ │ │ │ + cdp2 0, 6, cr15, cr6, cr0, {6} │ │ │ │ stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f64629 │ │ │ │ - blmi 0xfe1a1e50 │ │ │ │ + blmi 0xfe1a1e84 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc sp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 8, cr15, cr12, cr0, {6} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr0, {6} │ │ │ │ stmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c683cd │ │ │ │ - blmi 0x1de1340 │ │ │ │ + blmi 0x1de11f4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 6, cr15, cr12, cr0, {6} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr0, {6} │ │ │ │ stcllt 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ mvnhi pc, #64, 2 │ │ │ │ - blx 0xfe81eb90 │ │ │ │ + blx 0x169eb5c │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefe45 │ │ │ │ - blmi 0x1611dac │ │ │ │ + @ instruction: 0xf7fefdff │ │ │ │ + blmi 0x1611d78 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf6006194 │ │ │ │ @ instruction: 0xf8d07118 │ │ │ │ @ instruction: 0xf8d00e94 │ │ │ │ @ instruction: 0xf0c00f18 │ │ │ │ - @ instruction: 0xf7fefdfb │ │ │ │ + @ instruction: 0xf7fefdb5 │ │ │ │ adceq fp, r5, #160, 16 @ 0xa00000 │ │ │ │ orrhi pc, r5, #64, 2 │ │ │ │ - blx 0x189ec0c │ │ │ │ + blx 0x71ebd8 │ │ │ │ vnmla.f64 d4, d13, d5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefe07 │ │ │ │ + @ instruction: 0xf7fefdc1 │ │ │ │ vadd.i8 d11, d21, d0 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x14233c8 │ │ │ │ + b 0x1423394 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c68398 │ │ │ │ - blmi 0xd61228 │ │ │ │ + blmi 0xd610dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 0, cr15, [r0, #768]! @ 0x300 │ │ │ │ + ldc2 0, cr15, [sl, #768] @ 0x300 │ │ │ │ ldmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-676 @ 0xfffffd5c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adchi pc, r7, #64, 2 │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6009200 │ │ │ │ @ instruction: 0xf8d0719c │ │ │ │ @ instruction: 0xf0c00f9c │ │ │ │ - @ instruction: 0xf7fefd99 │ │ │ │ + @ instruction: 0xf7fefd53 │ │ │ │ @ instruction: 0xf7f6b83e │ │ │ │ - blmi 0x6e1c88 │ │ │ │ + blmi 0x6e1cbc │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r0, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0c09400 │ │ │ │ - @ instruction: 0xf7fefd7f │ │ │ │ + @ instruction: 0xf7fefd39 │ │ │ │ svclt 0x0000befc │ │ │ │ - @ instruction: 0x008ad8b4 │ │ │ │ - addeq sp, sl, r4, lsl #17 │ │ │ │ - addeq sp, sl, r4, asr #16 │ │ │ │ - addeq sp, sl, sl, lsl #16 │ │ │ │ - ldrdeq sp, [sl], sl │ │ │ │ - addeq sp, sl, r0, lsr #15 │ │ │ │ - addeq sp, sl, r0, ror #14 │ │ │ │ - addeq sp, sl, r0, lsr #14 │ │ │ │ - ldrdeq sp, [sl], r2 │ │ │ │ - umulleq sp, sl, ip, r6 │ │ │ │ - addeq sp, sl, r6, asr r6 │ │ │ │ - addeq sp, sl, r8, lsl #12 │ │ │ │ - ldrdeq sp, [sl], r6 │ │ │ │ - umulleq sp, sl, r8, r5 │ │ │ │ - ldc2l 7, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ + addeq sp, sl, r8, ror #17 │ │ │ │ + @ instruction: 0x008ad8b8 │ │ │ │ + addeq sp, sl, r8, ror r8 │ │ │ │ + addeq sp, sl, lr, lsr r8 │ │ │ │ + addeq sp, sl, lr, lsl #16 │ │ │ │ + ldrdeq sp, [sl], r4 │ │ │ │ + umulleq sp, sl, r4, r7 │ │ │ │ + addeq sp, sl, r4, asr r7 │ │ │ │ + addeq sp, sl, r6, lsl #14 │ │ │ │ + ldrdeq sp, [sl], r0 │ │ │ │ + addeq sp, sl, sl, lsl #13 │ │ │ │ + addeq sp, sl, ip, lsr r6 │ │ │ │ + addeq sp, sl, sl, lsl #12 │ │ │ │ + addeq sp, sl, ip, asr #11 │ │ │ │ + ldc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r7, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfd71 │ │ │ │ + @ instruction: 0xf7fdfd2b │ │ │ │ @ instruction: 0xf8d8bfea │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - mrrc2 7, 15, pc, lr, cr6 @ │ │ │ │ + ldc2l 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r4, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfd51 │ │ │ │ + @ instruction: 0xf7fdfd0b │ │ │ │ @ instruction: 0xf7f6bfca │ │ │ │ - blmi 0xfeba1ba0 │ │ │ │ + blmi 0xfeba1bd4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ cmnpvs r9, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [sl, #-768] @ 0xfffffd00 │ │ │ │ + stc2l 0, cr15, [r4], {192} @ 0xc0 │ │ │ │ mcrlt 7, 4, pc, cr7, cr14, {7} @ │ │ │ │ - stc2 7, cr15, [r6], #-984 @ 0xfffffc28 │ │ │ │ + mcrr2 7, 15, pc, r0, cr6 @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefd19 │ │ │ │ + @ instruction: 0xf7fefcd3 │ │ │ │ @ instruction: 0xf7f6b98e │ │ │ │ - blmi 0xfe521b30 │ │ │ │ + blmi 0xfe521b64 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [ip], #768 @ 0x300 │ │ │ │ + ldc2 0, cr15, [r6], #768 @ 0x300 │ │ │ │ ldmdblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xffba0b1e │ │ │ │ + stc2 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ vnmls.f64 d4, d29, d4 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r4, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfcdf │ │ │ │ + @ instruction: 0xf7fdfc99 │ │ │ │ @ instruction: 0xf8d8bf58 │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - blx 0xff3a0b5e │ │ │ │ + blx 0xffa20b2a │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfcbf │ │ │ │ - blmi 0x1ad289c │ │ │ │ + @ instruction: 0xf7fdfc79 │ │ │ │ + blmi 0x1ad2868 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf140440b │ │ │ │ vrhadd.s8 q12, q15, q12 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #180, 30 @ 0x2d0 │ │ │ │ - ldc2l 0, cr15, [sl], #-768 @ 0xfffffd00 │ │ │ │ + ldc2 0, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ svclt 0x001ff7fd │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ svclt 0x004b440b │ │ │ │ bicsvc pc, lr, r0, lsl #10 │ │ │ │ tstpvc r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x01bcf8d0 │ │ │ │ subeq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - mrrc2 0, 12, pc, ip, cr0 @ │ │ │ │ + ldc2 0, cr15, [r6], {192} @ 0xc0 │ │ │ │ svclt 0x0001f7fd │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c68182 │ │ │ │ - blmi 0x13e0f38 │ │ │ │ + blmi 0x13e0dec │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 0, cr15, [r8], #-768 @ 0xfffffd00 │ │ │ │ - bllt 0x1920c60 │ │ │ │ + stc2 0, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ + bllt 0x1920c2c │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ cmnphi r8, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf89af0c6 │ │ │ │ + @ instruction: 0xf854f0c6 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefc41 │ │ │ │ - blmi 0xc119a4 │ │ │ │ + @ instruction: 0xf7fefbfb │ │ │ │ + blmi 0xc11970 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r0, lsl #10 │ │ │ │ ubfxeq pc, r0, #17, #1 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fefbe7 │ │ │ │ - blmi 0x991978 │ │ │ │ + @ instruction: 0xf7fefba1 │ │ │ │ + blmi 0x991944 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msreq (UNDEF: 100), r0 │ │ │ │ stmdaeq r4!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fefbd1 │ │ │ │ + @ instruction: 0xf7fefb8b │ │ │ │ @ instruction: 0xf04fbb0f │ │ │ │ strdeq r3, [r4, #-15]! │ │ │ │ - @ instruction: 0xf970f0c0 │ │ │ │ + @ instruction: 0xf92af0c0 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c00020 │ │ │ │ - strmi pc, [r2], -fp, ror #18 │ │ │ │ + strmi pc, [r2], -r5, lsr #18 │ │ │ │ mcrlt 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ @ instruction: 0xf64f0124 │ │ │ │ @ instruction: 0xf0c070ff │ │ │ │ - strmi pc, [r6], -r3, ror #18 │ │ │ │ + @ instruction: 0x4606f91d │ │ │ │ eorseq pc, r0, r4 │ │ │ │ - @ instruction: 0xf95ef0c0 │ │ │ │ + @ instruction: 0xf918f0c0 │ │ │ │ @ instruction: 0xf7fd4602 │ │ │ │ svclt 0x0000bdf7 │ │ │ │ - addeq sp, sl, sl, lsr #10 │ │ │ │ - addeq sp, sl, sl, ror #9 │ │ │ │ - @ instruction: 0x008ad4b4 │ │ │ │ - addeq sp, sl, sl, ror r4 │ │ │ │ - addeq sp, sl, r0, asr #8 │ │ │ │ - addeq sp, sl, r6, lsl #8 │ │ │ │ - addeq sp, sl, r6, asr #7 │ │ │ │ - umulleq sp, sl, r4, r3 │ │ │ │ - addeq sp, sl, lr, asr r3 │ │ │ │ - addeq sp, sl, r8, lsl r3 │ │ │ │ - addeq sp, sl, sl, asr #5 │ │ │ │ - umulleq sp, sl, r4, r2 │ │ │ │ - addeq sp, sl, r8, ror #4 │ │ │ │ - blcs 0x1319ac │ │ │ │ + addeq sp, sl, lr, asr r5 │ │ │ │ + addeq sp, sl, lr, lsl r5 │ │ │ │ + addeq sp, sl, r8, ror #9 │ │ │ │ + addeq sp, sl, lr, lsr #9 │ │ │ │ + addeq sp, sl, r4, ror r4 │ │ │ │ + addeq sp, sl, sl, lsr r4 │ │ │ │ + strdeq sp, [sl], sl │ │ │ │ + addeq sp, sl, r8, asr #7 │ │ │ │ + umulleq sp, sl, r2, r3 │ │ │ │ + addeq sp, sl, ip, asr #6 │ │ │ │ + strdeq sp, [sl], lr │ │ │ │ + addeq sp, sl, r8, asr #5 │ │ │ │ + umulleq sp, sl, ip, r2 │ │ │ │ + blcs 0x131978 │ │ │ │ mcrge 6, 2, pc, cr4, cr12, {1} @ │ │ │ │ @ instruction: 0xf10003e2 │ │ │ │ @ instruction: 0x03a383f8 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ @ instruction: 0xee1d4bd5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @@ -84646,228 +84633,228 @@ │ │ │ │ ldmpl r2, {r3, r4, r8, lr}^ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ movwls r4, #5142 @ 0x1416 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d03040 │ │ │ │ ldrmi r0, [r3], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fdfbbb │ │ │ │ + @ instruction: 0xf7fdfb75 │ │ │ │ @ instruction: 0xf0bfbd77 │ │ │ │ - vfma.f32 , q5, │ │ │ │ + vfma.f32 d15, d10, d9 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - @ instruction: 0xffeef0c5 │ │ │ │ + @ instruction: 0xffa8f0c5 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - @ instruction: 0xf7fdff0f │ │ │ │ - blmi 0xff092760 │ │ │ │ + @ instruction: 0xf7fdfec9 │ │ │ │ + blmi 0xff09272c │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ vshl.s8 d4, d10, d0 │ │ │ │ @ instruction: 0xf8d06154 │ │ │ │ @ instruction: 0xf0c00654 │ │ │ │ - @ instruction: 0xf7fdfb51 │ │ │ │ - blmi 0xfee529f0 │ │ │ │ + @ instruction: 0xf7fdfb0b │ │ │ │ + blmi 0xfee529bc │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061db │ │ │ │ @ instruction: 0xf0c006d8 │ │ │ │ - @ instruction: 0xf7fdfb3d │ │ │ │ + @ instruction: 0xf7fdfaf7 │ │ │ │ @ instruction: 0xf0bfbee4 │ │ │ │ - @ instruction: 0xf20afc25 │ │ │ │ + vpadd.i8 , q13, │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - @ instruction: 0xffb4f0c5 │ │ │ │ + @ instruction: 0xff6ef0c5 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - @ instruction: 0xf7fdfed5 │ │ │ │ + @ instruction: 0xf7fdfe8f │ │ │ │ @ instruction: 0xf0c5bdbc │ │ │ │ - blmi 0xfe9a2d0c │ │ │ │ + blmi 0xfe9a2bc0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpne r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x151f192 │ │ │ │ - blt 0x13a0e8c │ │ │ │ + blx 0x39f15e │ │ │ │ + blt 0x13a0e58 │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020162 │ │ │ │ movwcs r0, #544 @ 0x220 │ │ │ │ @ instruction: 0xf0c64608 │ │ │ │ - @ instruction: 0xf8d8fc11 │ │ │ │ + @ instruction: 0xf8d8fbcb │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - cdp2 0, 10, cr15, cr8, cr8, {6} │ │ │ │ + cdp2 0, 6, cr15, cr2, cr8, {6} │ │ │ │ stmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020122 │ │ │ │ movwcs r0, #560 @ 0x230 │ │ │ │ @ instruction: 0xf0c64608 │ │ │ │ - @ instruction: 0xf8d8fc01 │ │ │ │ + @ instruction: 0xf8d8fbbb │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - cdp2 0, 9, cr15, cr8, cr8, {6} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr8, {6} │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf1400724 │ │ │ │ @ instruction: 0xf0c582ca │ │ │ │ - @ instruction: 0xf7fefa9f │ │ │ │ + @ instruction: 0xf7fefa59 │ │ │ │ vmul.i8 , q7, q1 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #216, 26 @ 0x3600 │ │ │ │ - blx 0xffd9f1f4 │ │ │ │ + blx 0xfec1f1c0 │ │ │ │ ldclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ - @ instruction: 0xff5cf0c5 │ │ │ │ + @ instruction: 0xff16f0c5 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfb03 │ │ │ │ + @ instruction: 0xf7fdfabd │ │ │ │ @ instruction: 0xf0c5bd7c │ │ │ │ - blmi 0x1ca2c34 │ │ │ │ + blmi 0x1ca2ae8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrspl pc, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xffa1f268 │ │ │ │ + blx 0xfe89f234 │ │ │ │ stmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff22f0c5 │ │ │ │ + cdp2 0, 13, cr15, cr12, cr5, {6} │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefac9 │ │ │ │ + @ instruction: 0xf7fefa83 │ │ │ │ vmla.i8 , q15, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ andls r0, r0, #145 @ 0x91 │ │ │ │ orrsvc pc, ip, r0, lsl #10 │ │ │ │ teqpeq r8, r0 @ @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe49f2bc │ │ │ │ + blx 0x131f288 │ │ │ │ ldclt 7, cr15, [r5, #-1012]! @ 0xfffffc0c │ │ │ │ - cdp2 0, 15, cr15, cr8, cr5, {6} │ │ │ │ + cdp2 0, 11, cr15, cr2, cr5, {6} │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefa9f │ │ │ │ + @ instruction: 0xf7fefa59 │ │ │ │ @ instruction: 0xf0c5b999 │ │ │ │ - blmi 0x10e2b6c │ │ │ │ + blmi 0x10e2a20 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfe11f330 │ │ │ │ + blx 0xf9f2fc │ │ │ │ ldcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ - cdp2 0, 11, cr15, cr14, cr5, {6} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr5, {6} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefa65 │ │ │ │ + @ instruction: 0xf7fefa1f │ │ │ │ @ instruction: 0xf0c5b95f │ │ │ │ - blmi 0xa22af8 │ │ │ │ + blmi 0xa229ac │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x129f3a4 │ │ │ │ + blx 0x11f370 │ │ │ │ stcllt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ - cdp2 0, 8, cr15, cr4, cr5, {6} │ │ │ │ + cdp2 0, 3, cr15, cr14, cr5, {6} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r3, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefa2b │ │ │ │ + @ instruction: 0xf7fef9e5 │ │ │ │ svclt 0x0000b925 │ │ │ │ - @ instruction: 0x008ad1be │ │ │ │ - addeq sp, sl, r4, ror #2 │ │ │ │ - addeq sp, sl, ip, lsr r1 │ │ │ │ - addeq sp, sl, ip, ror #1 │ │ │ │ - addeq sp, sl, lr, asr #32 │ │ │ │ - addeq sp, sl, r4, lsl r0 │ │ │ │ - ldrdeq ip, [sl], sl │ │ │ │ - addeq ip, sl, r6, lsl #31 │ │ │ │ - addeq ip, sl, ip, asr #30 │ │ │ │ - addeq ip, sl, r2, lsl pc │ │ │ │ - ldrdeq ip, [sl], r8 │ │ │ │ - umulleq ip, sl, lr, lr │ │ │ │ + strdeq sp, [sl], r2 │ │ │ │ + umulleq sp, sl, r8, r1 │ │ │ │ + addeq sp, sl, r0, ror r1 │ │ │ │ + addeq sp, sl, r0, lsr #2 │ │ │ │ + addeq sp, sl, r2, lsl #1 │ │ │ │ + addeq sp, sl, r8, asr #32 │ │ │ │ + addeq sp, sl, lr │ │ │ │ + @ instruction: 0x008acfba │ │ │ │ + addeq ip, sl, r0, lsl #31 │ │ │ │ + addeq ip, sl, r6, asr #30 │ │ │ │ + addeq ip, sl, ip, lsl #30 │ │ │ │ + ldrdeq ip, [sl], r2 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7213f │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r2], #-496 @ 0xfffffe10 │ │ │ │ @ instruction: 0xee1d4bd8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ @@ -84875,15 +84862,15 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ tstpvs r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9f0f0c0 │ │ │ │ + @ instruction: 0xf9aaf0c0 │ │ │ │ stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7211f │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcge 4, 7, pc, r0, cr12 @ │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ @@ -84892,364 +84879,364 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvc pc, r0, lsl #4 │ │ │ │ ubfxeq pc, r0, #17, #13 │ │ │ │ - @ instruction: 0xf9cef0c0 │ │ │ │ + @ instruction: 0xf988f0c0 │ │ │ │ mcrrlt 7, 15, pc, r7, cr13 @ │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf600681b │ │ │ │ ldmpl r3, {r2, r4, r7, r8, ip, sp}^ │ │ │ │ andeq lr, sl, #3072 @ 0xc00 │ │ │ │ andls r4, r1, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2964 @ 0xfffff46c │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fdf9b3 │ │ │ │ - bmi 0xfec91f90 │ │ │ │ + @ instruction: 0xf7fdf96d │ │ │ │ + bmi 0xfec91f5c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-3131 @ 0xfffff3c5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ tstpvs pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmibeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf95af0c0 │ │ │ │ - stcllt 7, cr15, [pc, #1012] @ 0x635f0 │ │ │ │ + @ instruction: 0xf914f0c0 │ │ │ │ + stcllt 7, cr15, [pc, #1012] @ 0x635bc │ │ │ │ vnmls.f32 s8, s27, s13 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d0116c │ │ │ │ @ instruction: 0xf0c0096c │ │ │ │ - @ instruction: 0xf7fdf945 │ │ │ │ + @ instruction: 0xf7fdf8ff │ │ │ │ @ instruction: 0x4631bdba │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - cdp2 0, 3, cr15, cr6, cr3, {6} │ │ │ │ + ldc2l 0, cr15, [r0, #780]! @ 0x30c │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c34628 │ │ │ │ - @ instruction: 0xf7fdfd13 │ │ │ │ + @ instruction: 0xf7fdfccd │ │ │ │ strcs fp, [r3], #-3784 @ 0xfffff138 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c34630 │ │ │ │ - ldrtmi pc, [r2], -r9, lsr #28 @ │ │ │ │ + ldrtmi pc, [r2], -r3, ror #27 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [r6, #-780] @ 0xfffffcf4 │ │ │ │ + stc2l 0, cr15, [r0], {195} @ 0xc3 │ │ │ │ mvnsle r3, r1, lsl #24 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, lsr #2 │ │ │ │ andseq pc, r0, #2 │ │ │ │ andcc r4, ip, #40, 12 @ 0x2800000 │ │ │ │ - cdp2 0, 7, cr15, cr6, cr3, {6} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr3, {6} │ │ │ │ mrclt 7, 2, APSR_nzcv, cr7, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, ror #1 │ │ │ │ andseq pc, r8, #2 │ │ │ │ andcc r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - cdp2 0, 6, cr15, cr12, cr3, {6} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr3, {6} │ │ │ │ mcrlt 7, 2, pc, cr13, cr13, {7} @ │ │ │ │ @ instruction: 0xee1d4985 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicvs pc, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x0660f8d0 │ │ │ │ - @ instruction: 0xf942f0c0 │ │ │ │ - bllt 0xfef612a8 │ │ │ │ + @ instruction: 0xf8fcf0c0 │ │ │ │ + bllt 0xfef61274 │ │ │ │ @ instruction: 0xee1d497a │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tsteq r9, r0, lsl #22 │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0x61abf500 │ │ │ │ ldrbeq pc, [r8, #-2256] @ 0xfffff730 @ │ │ │ │ - @ instruction: 0xf92af0c0 │ │ │ │ - bllt 0xfe9612d8 │ │ │ │ + @ instruction: 0xf8e4f0c0 │ │ │ │ + bllt 0xfe9612a4 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1423d84 │ │ │ │ + b 0x1423d50 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c5811d │ │ │ │ - blmi 0x1b22870 │ │ │ │ + blmi 0x1b22724 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf904f0c0 │ │ │ │ + @ instruction: 0xf8bef0c0 │ │ │ │ ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0xee1d495d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicsmi pc, r4, r0, lsl #4 │ │ │ │ ldrbeq pc, [r4], #2256 @ 0x8d0 @ │ │ │ │ - @ instruction: 0xf8ecf0c0 │ │ │ │ - bllt 0x19e1354 │ │ │ │ + @ instruction: 0xf8a6f0c0 │ │ │ │ + bllt 0x19e1320 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c32210 │ │ │ │ - @ instruction: 0x4632fd99 │ │ │ │ + @ instruction: 0x4632fd53 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xffb1f682 │ │ │ │ + blx 0xfe99f64e │ │ │ │ mrclt 7, 3, APSR_nzcv, cr5, cr13, {7} │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 0, cr15, [ip, #780] @ 0x30c │ │ │ │ + stc2l 0, cr15, [r6, #-780] @ 0xfffffcf4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c34628 │ │ │ │ - @ instruction: 0x3c01fbdd │ │ │ │ + @ instruction: 0x3c01fb97 │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ stmdbmi r5, {r1, r2, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x794a4 │ │ │ │ + bl 0x79470 │ │ │ │ strmi r0, [r2], #-265 @ 0xfffffef7 │ │ │ │ vshl.s8 d20, d3, d14 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ vrhadd.s8 d2, d0, d0 │ │ │ │ @ instruction: 0xf8d061e4 │ │ │ │ @ instruction: 0xf0c006e4 │ │ │ │ - @ instruction: 0xf7fdf8b9 │ │ │ │ + @ instruction: 0xf7fdf873 │ │ │ │ vpadd.i8 d11, d5, d18 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addhi pc, pc, r0, asr #2 │ │ │ │ - stc2l 0, cr15, [ip], #788 @ 0x314 │ │ │ │ + stc2 0, cr15, [r6], #788 @ 0x314 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdf893 │ │ │ │ + @ instruction: 0xf7fdf84d │ │ │ │ stmdbmi r8!, {r0, r2, r7, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r2], #-2112 @ 0xfffff7c0 │ │ │ │ strmi r4, [r3], #-1029 @ 0xfffffbfb │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r3, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ biceq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf87cf0c0 │ │ │ │ - blt 0xffde1434 │ │ │ │ + @ instruction: 0xf836f0c0 │ │ │ │ + blt 0xffde1400 │ │ │ │ @ instruction: 0xee1d491d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strmi r4, [sp], #-1034 @ 0xfffffbf6 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d07152 │ │ │ │ @ instruction: 0xf0c00348 │ │ │ │ - @ instruction: 0xf7fdf865 │ │ │ │ + @ instruction: 0xf7fdf81f │ │ │ │ @ instruction: 0xf64fbade │ │ │ │ @ instruction: 0xf0c372ff │ │ │ │ - @ instruction: 0xf7fdfb8d │ │ │ │ + @ instruction: 0xf7fdfb47 │ │ │ │ rscscs fp, pc, #2144 @ 0x860 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfe21f792 │ │ │ │ + blx 0x109f75e │ │ │ │ mrclt 7, 3, APSR_nzcv, cr15, cr13, {7} │ │ │ │ - addeq ip, sl, r6, lsr #28 │ │ │ │ + addeq ip, sl, sl, asr lr │ │ │ │ + addeq ip, sl, r6, lsl lr │ │ │ │ addeq ip, sl, r2, ror #27 │ │ │ │ - addeq ip, sl, lr, lsr #27 │ │ │ │ - addeq ip, sl, lr, ror sp │ │ │ │ - addeq ip, sl, r4, asr sp │ │ │ │ - addeq ip, sl, lr, asr #25 │ │ │ │ - umulleq ip, sl, lr, ip │ │ │ │ - addeq ip, sl, r0, asr ip │ │ │ │ - addeq ip, sl, r2, lsr #24 │ │ │ │ - @ instruction: 0x008acbbc │ │ │ │ - addeq ip, sl, lr, ror #22 │ │ │ │ - addeq ip, sl, r0, asr #22 │ │ │ │ - addeq ip, sl, r2, lsl fp │ │ │ │ - ldc2l 0, cr15, [sl], #-788 @ 0xfffffcec │ │ │ │ + @ instruction: 0x008acdb2 │ │ │ │ + addeq ip, sl, r8, lsl #27 │ │ │ │ + addeq ip, sl, r2, lsl #26 │ │ │ │ + ldrdeq ip, [sl], r2 │ │ │ │ + addeq ip, sl, r4, lsl #25 │ │ │ │ + addeq ip, sl, r6, asr ip │ │ │ │ + strdeq ip, [sl], r0 │ │ │ │ + addeq ip, sl, r2, lsr #23 │ │ │ │ + addeq ip, sl, r4, ror fp │ │ │ │ + addeq ip, sl, r6, asr #22 │ │ │ │ + ldc2 0, cr15, [r4], #-788 @ 0xfffffcec │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ - @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdf821 │ │ │ │ + @ instruction: 0xf0bf6808 │ │ │ │ + @ instruction: 0xf7fdffdb │ │ │ │ @ instruction: 0xf0c5bc13 │ │ │ │ - blmi 0xaa2670 │ │ │ │ + blmi 0xaa2524 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcs pc, ip, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf804f0c0 │ │ │ │ - bllt 0xffe21524 │ │ │ │ - mcrr2 0, 12, pc, r0, cr5 @ │ │ │ │ + @ instruction: 0xffbef0bf │ │ │ │ + bllt 0xffe214f0 │ │ │ │ + blx 0xfff1f816 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, ip}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0bf6808 │ │ │ │ - @ instruction: 0xf7fdffe7 │ │ │ │ + @ instruction: 0xf7fdffa1 │ │ │ │ andscs fp, r0, #222208 @ 0x36400 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - ldc2l 0, cr15, [r2], #780 @ 0x30c │ │ │ │ + stc2 0, cr15, [ip], #780 @ 0x30c │ │ │ │ andscs lr, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2l 0, cr15, [ip], #780 @ 0x30c │ │ │ │ + stc2 0, cr15, [r6], #780 @ 0x30c │ │ │ │ andcs lr, r0, r1, lsl #8 │ │ │ │ - @ instruction: 0x21a4f64e │ │ │ │ + mvnne pc, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorvc pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf956f1d7 │ │ │ │ - addeq ip, sl, sl, lsl #21 │ │ │ │ - addeq ip, sl, r0, asr sl │ │ │ │ - addeq ip, sl, r6, lsl sl │ │ │ │ - eorseq r7, r3, ip, ror #29 │ │ │ │ + @ instruction: 0xf910f1d7 │ │ │ │ + @ instruction: 0x008acabe │ │ │ │ + addeq ip, sl, r4, lsl #21 │ │ │ │ + addeq ip, sl, sl, asr #20 │ │ │ │ + eorseq r7, r3, ip, lsr #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0xf0bf4615 │ │ │ │ - @ instruction: 0xf894fd19 │ │ │ │ + @ instruction: 0xf894fcd3 │ │ │ │ @ instruction: 0x460730d0 │ │ │ │ ldrtmi fp, [sl], -r3, lsl #3 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - mcr2 7, 3, pc, cr8, cr5, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr2, cr5, {7} @ │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r0!, {r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f56bd9 │ │ │ │ - @ instruction: 0x6d63f92b │ │ │ │ + @ instruction: 0x6d63f945 │ │ │ │ strvs r4, [r3, #1091]! @ 0x443 │ │ │ │ svcvs 0x0063e7df │ │ │ │ - b 0x1067714 │ │ │ │ + b 0x10676e0 │ │ │ │ @ instruction: 0xf0bf1003 │ │ │ │ - @ instruction: 0xf646fcef │ │ │ │ + @ instruction: 0xf646fca9 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf98ef0c5 │ │ │ │ + @ instruction: 0xf948f0c5 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebba848 │ │ │ │ + bl 0xfebba814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, r0, sp, lsl #22 │ │ │ │ strmi r6, [r4], -r1, lsl #30 │ │ │ │ cmnle ip, r0, lsl #18 │ │ │ │ - blcs 0x17d914 │ │ │ │ - blvs 0xfe557698 │ │ │ │ + blcs 0x17d8e0 │ │ │ │ + blvs 0xfe557664 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 6, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d071 │ │ │ │ mcrcs 0, 0, r6, cr0, cr0, {4} │ │ │ │ @ instruction: 0xf0bbd174 │ │ │ │ - vtst.8 d31, d20, d27 │ │ │ │ + vtst.8 , q2, │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, r9, sl} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ andcs r4, r8, r3, lsl #12 │ │ │ │ - stc2l 0, cr15, [r0, #-780] @ 0xfffffcf4 │ │ │ │ + ldc2l 0, cr15, [sl], #780 @ 0x30c │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - @ instruction: 0xffecf0be │ │ │ │ + @ instruction: 0xffa6f0be │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8caf7f5 │ │ │ │ + @ instruction: 0xf8e4f7f5 │ │ │ │ @ instruction: 0x46416bb0 │ │ │ │ - @ instruction: 0xf8f4f0c3 │ │ │ │ - blcs 0x17d980 │ │ │ │ + @ instruction: 0xf8aef0c3 │ │ │ │ + blcs 0x17d94c │ │ │ │ @ instruction: 0x4620d010 │ │ │ │ - @ instruction: 0xff44f036 │ │ │ │ + @ instruction: 0xff08f036 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf0bf68a8 │ │ │ │ - @ instruction: 0xf646fc89 │ │ │ │ + @ instruction: 0xf646fc43 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xf928f0c5 │ │ │ │ + @ instruction: 0xf8e2f0c5 │ │ │ │ andcs r6, r1, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [r0], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ ldrtmi pc, [r8], -r7, ror #24 @ │ │ │ │ - @ instruction: 0xf85ef0c3 │ │ │ │ + @ instruction: 0xf818f0c3 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ mrrc2 7, 15, pc, r6, cr7 @ │ │ │ │ @@ -85265,64 +85252,64 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ @ instruction: 0xf856e7ee │ │ │ │ @ instruction: 0xf0c3102a │ │ │ │ - str pc, [sp, r7, lsr #17]! │ │ │ │ + str pc, [sp, r1, ror #16]! │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x96002211 │ │ │ │ @ instruction: 0xff18f7ff │ │ │ │ @ instruction: 0xf64ee7d6 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ - blmi 0xe3850 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ + blmi 0xe381c │ │ │ │ rsbscs pc, r9, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf980f20e │ │ │ │ - eorseq r7, r3, r0, lsl #30 │ │ │ │ + @ instruction: 0xf93af20e │ │ │ │ + eorseq r7, r3, r0, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebba9a0 │ │ │ │ + bl 0xfebba96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ smullscc pc, r0, r0, r8 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ @ instruction: 0x4631b173 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - movwcs pc, #10371 @ 0x2883 @ │ │ │ │ + movwcs pc, #10397 @ 0x289d @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strmi r6, [pc], -r0, lsl #30 │ │ │ │ vmla.i8 , q2, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x463a0395 │ │ │ │ - blvs 0xff6b5064 │ │ │ │ - @ instruction: 0xf83af7f5 │ │ │ │ + blvs 0xff6b5030 │ │ │ │ + @ instruction: 0xf854f7f5 │ │ │ │ ldrtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [r0, r3, lsr #11]! │ │ │ │ subne r6, r0, r3, ror #30 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - blx 0x1fafa │ │ │ │ + blx 0xfee9fac6 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - @ instruction: 0xe7e2f89d │ │ │ │ + ubfx pc, r7, #16, #3 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbaa30 │ │ │ │ + bl 0xfebba9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -85332,255 +85319,255 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble sl, {r1, r8, r9, fp, sp}^ │ │ │ │ strmi r6, [r4], -fp, lsl #16 │ │ │ │ - blcs 0x750ac │ │ │ │ + blcs 0x75078 │ │ │ │ stmdavs r8, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ - blcs 0x7f510 │ │ │ │ + blcs 0x7f4dc │ │ │ │ @ instruction: 0xf8d4d140 │ │ │ │ andcs r3, r1, #144 @ 0x90 │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ stmdavs lr!, {r8, r9, sp}^ │ │ │ │ @ instruction: 0x6d22b97e │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4026c52 │ │ │ │ - bcs 0x7c26c │ │ │ │ + bcs 0x7c238 │ │ │ │ movwcs fp, #3852 @ 0xf0c │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdavs fp!, {r0, r2, r5, r7, pc} │ │ │ │ eorsle r2, r3, r0, lsl #22 │ │ │ │ smullsne pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r9, sp} │ │ │ │ addsmi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abce4 │ │ │ │ - blx 0x20218b6 │ │ │ │ + bne 0xff2abcb0 │ │ │ │ + blx 0x2021882 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r1, {r0, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - blcs 0x7daa0 │ │ │ │ - blvs 0xfe557c14 │ │ │ │ + blcs 0x7da6c │ │ │ │ + blvs 0xfe557be0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, r5, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf89483f8 │ │ │ │ - bcs 0x6bbf0 │ │ │ │ + bcs 0x6bbbc │ │ │ │ @ instruction: 0xf894d1bb │ │ │ │ @ instruction: 0xf08330b4 │ │ │ │ ldr r0, [r6, r1, lsl #6]! │ │ │ │ - @ instruction: 0xff68f0ba │ │ │ │ + @ instruction: 0xff22f0ba │ │ │ │ @ instruction: 0xf8d4686b │ │ │ │ @ instruction: 0x46069058 │ │ │ │ vqdmulh.s , q2, │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46030795 │ │ │ │ andcs r2, pc, r1, lsl #4 │ │ │ │ @ instruction: 0xf0c36bb9 │ │ │ │ - blvs 0xfeee2900 │ │ │ │ + blvs 0xfeee27b4 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf0c34608 │ │ │ │ - @ instruction: 0xf894f815 │ │ │ │ + @ instruction: 0xf0c24608 │ │ │ │ + @ instruction: 0xf894ffcf │ │ │ │ @ instruction: 0x462020d1 │ │ │ │ - bcs 0x7dc0c │ │ │ │ + bcs 0x7dbd8 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abd7c │ │ │ │ - blx 0xd2194e │ │ │ │ + bne 0xff2abd48 │ │ │ │ + blx 0xd2191a │ │ │ │ @ instruction: 0xf0c24630 │ │ │ │ - @ instruction: 0xf8c4ff29 │ │ │ │ + @ instruction: 0xf8c4fee3 │ │ │ │ stmdavs fp!, {r3, r4, r6, ip, pc}^ │ │ │ │ cmnle r5, r0, lsl #22 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ str pc, [r3, r3, lsr #22]! │ │ │ │ - mrc2 0, 3, pc, cr8, cr14, {5} │ │ │ │ + mrc2 0, 1, pc, cr2, cr14, {5} │ │ │ │ @ instruction: 0xf0be4607 │ │ │ │ - @ instruction: 0xf646fe75 │ │ │ │ + @ instruction: 0xf646fe2f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r0], sl, asr #4 │ │ │ │ @ instruction: 0xf0c46819 │ │ │ │ - andcs pc, r4, r1, ror #30 │ │ │ │ - blx 0x91fcb2 │ │ │ │ + andcs pc, r4, fp, lsl pc @ │ │ │ │ + blx 0xff79fc7c │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0c34638 │ │ │ │ - andcs pc, r1, r7, lsl r8 @ │ │ │ │ - blx 0x61fcca │ │ │ │ + @ instruction: 0xf0c24638 │ │ │ │ + ldrdcs pc, [r1], -r1 │ │ │ │ + blx 0xff49fc94 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8d8fa3f │ │ │ │ + @ instruction: 0xf8d8f9f9 │ │ │ │ @ instruction: 0x463a1038 │ │ │ │ andcs r4, pc, r3, lsr r6 @ │ │ │ │ - blx 0x151fcf2 │ │ │ │ + blx 0x39fcbe │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - @ instruction: 0xf802f0c3 │ │ │ │ + @ instruction: 0xffbcf0c2 │ │ │ │ @ instruction: 0xf036e7b1 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0045f47f │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ @ instruction: 0xe769307c │ │ │ │ - mrc2 0, 7, pc, cr10, cr10, {5} │ │ │ │ + mrc2 0, 5, pc, cr4, cr10, {5} │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0xf0be4607 │ │ │ │ - @ instruction: 0xf646fe39 │ │ │ │ + @ instruction: 0xf646fdf3 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ pkhbtmi r2, r0, r5, lsl #7 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c46819 │ │ │ │ - ldrtmi pc, [fp], -r5, lsr #30 @ │ │ │ │ + @ instruction: 0x463bfedf │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0c32008 │ │ │ │ - @ instruction: 0x4631fb79 │ │ │ │ + @ instruction: 0x4631fb33 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46202212 │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf0c24638 │ │ │ │ - @ instruction: 0xf8c4fec1 │ │ │ │ + @ instruction: 0xf8c4fe7b │ │ │ │ @ instruction: 0xe7369058 │ │ │ │ @ instruction: 0xf0bf2004 │ │ │ │ - @ instruction: 0xf646fad3 │ │ │ │ + @ instruction: 0xf646fa8d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xff72f0c4 │ │ │ │ + @ instruction: 0xff2cf0c4 │ │ │ │ svclt 0x0000e78c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbac70 │ │ │ │ + bl 0xfebbac3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ stmdbcs sp, {r0, r3, fp, sp, lr} │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0006dc11 │ │ │ │ stmiblt r6!, {r2, r9, sl, lr} │ │ │ │ - blx 0xc21a78 │ │ │ │ + blx 0xc21a44 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xfe6a1a80 │ │ │ │ + blx 0xfe6a1a4c │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd70 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r1, sp, ror #28]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ strhlt r3, [r7], ip │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blcs 0xb5338 │ │ │ │ + blcs 0xb5304 │ │ │ │ sbchi pc, r8, r0 │ │ │ │ vmul.i8 d2, d0, d15 │ │ │ │ andcs r8, r1, #187 @ 0xbb │ │ │ │ smlabbcs r0, sl, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ @ instruction: 0xf040420a │ │ │ │ ldccs 0, cr8, [sl, #-700] @ 0xfffffd44 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0402d16 │ │ │ │ - blcs 0x143dbc │ │ │ │ + blcs 0x143d88 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - ldc2 0, cr15, [sl, #760]! @ 0x2f8 │ │ │ │ + ldc2l 0, cr15, [r4, #-760]! @ 0xfffffd08 │ │ │ │ svcvs 0x00204680 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf64680c0 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ vmul.i8 d18, d20, d5 │ │ │ │ vqdmull.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #152576 @ 0x25400 │ │ │ │ @ instruction: 0xf8db4620 │ │ │ │ @ instruction: 0xf7f4103c │ │ │ │ - stclvs 14, cr15, [r3, #-588]! @ 0xfffffdb4 │ │ │ │ + stclvs 14, cr15, [r3, #-692]! @ 0xfffffd4c │ │ │ │ strtmi r6, [r8], -r3, lsr #11 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - blx 0x171fe40 │ │ │ │ + blx 0x59fe0c │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - bl 0xf9e9c │ │ │ │ + bl 0xf9e68 │ │ │ │ vcgt.s8 d16, d15, d10 │ │ │ │ @ instruction: 0xf2c07ad8 │ │ │ │ ldrmi r0, [r0], #-2705 @ 0xfffff56f │ │ │ │ strbmi r9, [r2], #-0 │ │ │ │ orrsmi pc, ip, sl, lsl #12 │ │ │ │ ldceq 8, cr15, [ip], {218} @ 0xda │ │ │ │ - ldc2 0, cr15, [r6], #764 @ 0x2fc │ │ │ │ + ldc2l 0, cr15, [r0], #-764 @ 0xfffffd04 │ │ │ │ vceq.f32 d2, d0, d3 │ │ │ │ @ instruction: 0xf64780d1 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ movwls r0, #21299 @ 0x5333 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x2114f8d3 │ │ │ │ - cdp2 0, 15, cr15, cr8, cr2, {6} │ │ │ │ - ldc2l 0, cr15, [r8, #-760]! @ 0xfffffd08 │ │ │ │ + cdp2 0, 11, cr15, cr2, cr2, {6} │ │ │ │ + ldc2 0, cr15, [r2, #-760]! @ 0xfffffd08 │ │ │ │ ldrsbtne pc, [r8], -fp @ │ │ │ │ @ instruction: 0xf0c24683 │ │ │ │ - @ instruction: 0xf8d4fe8d │ │ │ │ + @ instruction: 0xf8d4fe47 │ │ │ │ ldrbmi r3, [r9], -r8, lsl #1 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0xf0030be2 │ │ │ │ strtmi r0, [r0], -pc, lsl #6 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ - stc2l 0, cr15, [r4, #-760]! @ 0xfffffd08 │ │ │ │ + ldc2 0, cr15, [lr, #-760] @ 0xfffffd08 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ adcvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c49003 │ │ │ │ - andcs pc, r4, #1328 @ 0x530 │ │ │ │ + andcs pc, r4, #13, 28 @ 0xd0 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr2, {6} │ │ │ │ + cdp2 0, 9, cr15, cr0, cr2, {6} │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r9, [r2], -r3, lsl #18 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ @ instruction: 0xf7fb030f │ │ │ │ msrlt CPSR_sxc, #3008 @ 0xbc0 │ │ │ │ strbmi r3, [r1], -r1, lsl #28 │ │ │ │ strbmi r2, [r0], -r2, lsl #28 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - blls 0x1a4418 │ │ │ │ + blls 0x1a43e4 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [ip, -r3]! │ │ │ │ - cdp2 0, 11, cr15, cr12, cr2, {6} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr2, {6} │ │ │ │ @ instruction: 0xf8d94628 │ │ │ │ @ instruction: 0xf0bf5000 │ │ │ │ - bmi 0x12a23e0 │ │ │ │ - blls 0x17541c │ │ │ │ + bmi 0x12a2294 │ │ │ │ + blls 0x1753e8 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stceq 8, cr15, [r0, #-872]! @ 0xfffffc98 │ │ │ │ - bl 0x139e90 │ │ │ │ + bl 0x139e5c │ │ │ │ ldrmi r0, [r9], #-520 @ 0xfffffdf8 │ │ │ │ strtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ andcs r9, r0, #0, 2 │ │ │ │ @ instruction: 0xf0bf4941 │ │ │ │ - movwcs pc, #19583 @ 0x4c7f @ │ │ │ │ + movwcs pc, #19513 @ 0x4c39 @ │ │ │ │ andlt r6, r7, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @@ -85600,55 +85587,55 @@ │ │ │ │ stmiale r9!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ andcs r4, r0, #139 @ 0x8b │ │ │ │ addeq pc, pc, #200, 12 @ 0xc800000 │ │ │ │ rscle r4, r3, r3, lsl r2 │ │ │ │ svcvs 0x0063e738 │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1067da8 │ │ │ │ + b 0x1067d74 │ │ │ │ @ instruction: 0xf0bf1003 │ │ │ │ - @ instruction: 0xf8d9f9a5 │ │ │ │ + @ instruction: 0xf8d9f95f │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c47208 │ │ │ │ - ldr pc, [r2, -r7, asr #28]! │ │ │ │ + ldr pc, [r2, -r1, lsl #28]! │ │ │ │ @ instruction: 0xf0bf2003 │ │ │ │ - @ instruction: 0xf894f99b │ │ │ │ + @ instruction: 0xf894f955 │ │ │ │ @ instruction: 0x460530d0 │ │ │ │ strtmi fp, [sl], -r3, asr #2 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f52001 │ │ │ │ - movwcs pc, #10985 @ 0x2ae9 @ │ │ │ │ + movwcs pc, #11011 @ 0x2b03 @ │ │ │ │ str r6, [lr, r3, ror #1]! │ │ │ │ ldmdblt fp, {r0, r1, r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-724]! @ 0xfffffd2c │ │ │ │ + stclvs 13, cr15, [r3, #-828]! @ 0xfffffcc4 │ │ │ │ strb r6, [r8, r3, lsr #11]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf97af0bf │ │ │ │ + @ instruction: 0xf934f0bf │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c46819 │ │ │ │ - @ instruction: 0xe7e3fe19 │ │ │ │ + ubfx pc, r3, #27, #4 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ - blmi 0x1e41d8 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ + blmi 0x1e41a4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d65285 │ │ │ │ - svclt 0x0000fd8b │ │ │ │ - addeq ip, sl, lr, lsl #8 │ │ │ │ - addeq ip, sl, r0, asr #6 │ │ │ │ + svclt 0x0000fd45 │ │ │ │ + addeq ip, sl, r2, asr #8 │ │ │ │ + addeq ip, sl, r4, ror r3 │ │ │ │ @ instruction: 0x009204f8 │ │ │ │ - eorseq r7, r3, ip, lsl pc │ │ │ │ + eorseq r7, r3, ip, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbaf48 │ │ │ │ + bl 0xfebbaf14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ smlabtlt fp, r0, r3, r0 │ │ │ │ strle r0, [r6, #-1427] @ 0xfffffa6d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -85659,15 +85646,15 @@ │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, r3, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbaf94 │ │ │ │ + bl 0xfebbaf60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #7 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -85677,15 +85664,15 @@ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, fp, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbafdc │ │ │ │ + bl 0xfebbafa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ @ instruction: 0xb3b31340 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ @@ -85700,15 +85687,15 @@ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ stmdavs fp, {r1, r3, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r5, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x3d3a98 │ │ │ │ + bcs 0x3d3a64 │ │ │ │ vqadd.s8 , q10, q7 │ │ │ │ vmla.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf6460095 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0xf8502495 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ stmdavs r1!, {r0, r5, ip, sp} │ │ │ │ @@ -85721,97 +85708,97 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x4356c0 │ │ │ │ + bcs 0x43568c │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ andcs pc, r1, r7, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 15, 15, r8, r9, cr8 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58274 │ │ │ │ + b 0x1c58240 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4ad0 │ │ │ │ + bcs 0x3a4a9c │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64ad8 │ │ │ │ + blcs 0x64aa4 │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ tstpeq r2, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0018429a │ │ │ │ sbcsle r2, fp, sp, lsl #18 │ │ │ │ addsmi r6, r3, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf0bed0d8 │ │ │ │ - @ instruction: 0xf8d5fbff │ │ │ │ + @ instruction: 0xf8d5fbb9 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - blx 0xff2201f2 │ │ │ │ + blx 0xfe0a01be │ │ │ │ svceq 0x000ff1b8 │ │ │ │ smlalbble r4, r2, r1, r6 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - bmi 0xff8a0818 │ │ │ │ - beq 0xfe5e0a0c │ │ │ │ - blcs 0x75714 │ │ │ │ + bmi 0xff8a07e4 │ │ │ │ + beq 0xfe5e09d8 │ │ │ │ + blcs 0x756e0 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r0], #976 @ 0x3d0 │ │ │ │ + ldc2 7, cr15, [sl], #976 @ 0x3d0 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ - blx 0xfeca021e │ │ │ │ + blx 0x1b201ea │ │ │ │ @ instruction: 0xf1bb4680 │ │ │ │ teqle r5, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ + stc2 7, cr15, [r8], #976 @ 0x3d0 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - @ instruction: 0xf646ff01 │ │ │ │ + @ instruction: 0xf646febb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x463a2395 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf85a68ab │ │ │ │ ldrmi r3, [r0, r3, lsr #32]! │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - cdp2 0, 4, cr15, cr12, cr7, {6} │ │ │ │ + cdp2 0, 0, cr15, cr6, cr7, {6} │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 0, 6, cr15, cr2, cr7, {6} │ │ │ │ + cdp2 0, 1, cr15, cr12, cr7, {6} │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r1, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf93ef7f8 │ │ │ │ vaba.s8 d30, d20, d1 │ │ │ │ vmull.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf85a0a95 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - bfi pc, r1, (invalid: 25:1) @ │ │ │ │ + strb pc, [r1, fp, asr #24] @ │ │ │ │ eorne pc, fp, sl, asr r8 @ │ │ │ │ - stc2 0, cr15, [ip], {194} @ 0xc2 │ │ │ │ + mcrr2 0, 12, pc, r6, cr2 @ │ │ │ │ svclt 0x0000e7ce │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb1ac │ │ │ │ + bl 0xfebbb178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ cmnlt r3, #64, 6 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xff921fd2 │ │ │ │ + blx 0xff921f9e │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcvs 13, 3, fp, fp, cr8 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ @@ -85832,105 +85819,105 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x43587c │ │ │ │ + bcs 0x435848 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ mulcs r1, r9, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 7, 15, r8, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58430 │ │ │ │ + b 0x1c583fc │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4c8c │ │ │ │ + bcs 0x3a4c58 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64c94 │ │ │ │ + blcs 0x64c60 │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x2320b90b │ │ │ │ @ instruction: 0xf0be60ab │ │ │ │ - @ instruction: 0xf8d5fb27 │ │ │ │ + @ instruction: 0xf8d5fae1 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - blx 0xffc203a0 │ │ │ │ + blx 0xfeaa036c │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle r8, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff3a2096 │ │ │ │ + blx 0xffa22062 │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - blx 0xff7a03c4 │ │ │ │ + blx 0xfe620390 │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ @ instruction: 0xd12f0f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfef220ba │ │ │ │ + blx 0xff5a2086 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - stmiavs sl!, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r1, r3, #15, #17 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - ldc2l 0, cr15, [lr, #-796]! @ 0xfffffce4 │ │ │ │ + ldc2 0, cr15, [r8, #-796]! @ 0xfffffce4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2 0, cr15, [r4, #796] @ 0x31c │ │ │ │ + stc2l 0, cr15, [lr, #-796] @ 0xfffffce4 │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vabd.s8 d30, d20, d17 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - strb pc, [r7, r3, asr #23] @ │ │ │ │ + @ instruction: 0xe7c7fb7d │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0xfef2044e │ │ │ │ + blx 0x1da041a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, ip, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [ip], -lr, asr #17 │ │ │ │ ldrdls pc, [r8], -r1 │ │ │ │ - bl 0x1f1974 │ │ │ │ - blcs 0x864d98 │ │ │ │ + bl 0x1f1940 │ │ │ │ + blcs 0x864d64 │ │ │ │ @ instruction: 0xf8d1dc2b │ │ │ │ strmi sl, [r5], -r4 │ │ │ │ @ instruction: 0xf0be4690 │ │ │ │ - @ instruction: 0xf1bafa81 │ │ │ │ + @ instruction: 0xf1bafa3b │ │ │ │ strmi r0, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x75a34 │ │ │ │ + blcs 0x75a00 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - @ instruction: 0x4633fb5f │ │ │ │ + @ instruction: 0x4633fb79 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ - cdp2 0, 3, cr15, cr14, cr3, {6} │ │ │ │ + ldc2l 0, cr15, [r8, #780]! @ 0x30c │ │ │ │ stmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f8463a │ │ │ │ andcs pc, r1, r3, lsr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -85942,117 +85929,117 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdp2 0, 5, cr15, cr2, cr3, {6} │ │ │ │ + cdp2 0, 0, cr15, cr12, cr3, {6} │ │ │ │ vaba.s8 q15, q10, q3 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c2102a │ │ │ │ - @ instruction: 0xe7c4fb53 │ │ │ │ + strb pc, [r4, sp, lsl #22] @ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, r8, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blle 0x1435748 │ │ │ │ + blle 0x1435714 │ │ │ │ movwcc r6, #6222 @ 0x184e │ │ │ │ - bl 0xfe935a58 │ │ │ │ + bl 0xfe935a24 │ │ │ │ cdpcs 7, 0, cr0, cr15, cr8, {0} │ │ │ │ @ instruction: 0xf0bed043 │ │ │ │ - vpmin.s8 d31, d4, d11 │ │ │ │ + vmul.i8 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ pkhbtmi r0, r1, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - blx 0xba056a │ │ │ │ + blx 0xffa20534 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ - blx 0x420560 │ │ │ │ + @ instruction: 0xf9c8f0be │ │ │ │ @ instruction: 0xf1ba4606 │ │ │ │ @ instruction: 0xd1270f0f │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffba2254 │ │ │ │ + blx 0x222222 │ │ │ │ strbmi r4, [sl], -r3, asr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c39700 │ │ │ │ - @ instruction: 0x4628fd57 │ │ │ │ + @ instruction: 0x4628fd11 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xffb2f7f7 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0xffda05d8 │ │ │ │ + blx 0xfec205a4 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - mrc2 0, 4, pc, cr0, cr14, {5} │ │ │ │ + mcr2 0, 2, pc, cr10, cr14, {5} @ │ │ │ │ strb r4, [r1, r1, lsl #13] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0x16a22e4 │ │ │ │ + blx 0x16a22b0 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbb508 │ │ │ │ + bl 0xfebbb4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [sp], -r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ stmdavs fp!, {r0, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strmi fp, [r4], -r3, asr #22 │ │ │ │ - @ instruction: 0xf9b0f0be │ │ │ │ + @ instruction: 0xf96af0be │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46062f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x51a4f600 │ │ │ │ stceq 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ - @ instruction: 0xf8acf0bf │ │ │ │ + @ instruction: 0xf866f0bf │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ andcs pc, r1, r1, asr pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ ldrb pc, [r0, pc, lsl #20]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq fp, sl, ip, lsr #24 │ │ │ │ + addeq fp, sl, r0, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb598 │ │ │ │ + bl 0xfebbb564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -86130,29 +86117,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904617 │ │ │ │ strmi r2, [lr], -pc, lsl #1 │ │ │ │ - blls 0x6f5d00 │ │ │ │ + blls 0x6f5ccc │ │ │ │ ldrdge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #40216 @ 0x9d18 │ │ │ │ biceq lr, fp, #274432 @ 0x43000 │ │ │ │ bicne lr, sl, #274432 @ 0x43000 │ │ │ │ ldrdeq pc, [r0], #128 @ 0x80 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1149920 │ │ │ │ + b 0x11498ec │ │ │ │ @ instruction: 0xf89d33c7 │ │ │ │ - b 0x11446c4 │ │ │ │ - b 0x113511c │ │ │ │ - blls 0x780a24 │ │ │ │ - blls 0x7c9130 │ │ │ │ + b 0x1144690 │ │ │ │ + b 0x11350e8 │ │ │ │ + blls 0x7809f0 │ │ │ │ + blls 0x7c90fc │ │ │ │ movwls r9, #33031 @ 0x8107 │ │ │ │ - @ instruction: 0xf94cf7ea │ │ │ │ + @ instruction: 0xf966f7ea │ │ │ │ strmi r2, [r5], -lr, lsl #28 │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ @ instruction: 0xf0002e0f │ │ │ │ @ instruction: 0xf8d480cf │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ movwls r7, #25344 @ 0x6300 │ │ │ │ @@ -86163,50 +86150,50 @@ │ │ │ │ cmpeq r2, r8, lsl #22 │ │ │ │ ldrbeq r4, [r8, fp, asr #1] │ │ │ │ rschi pc, r6, r0, asr #2 │ │ │ │ smullscc pc, pc, r4, r8 @ │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0x7f520 │ │ │ │ + blcs 0x7f4ec │ │ │ │ eorshi pc, r5, #0 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ eorhi pc, r0, #64 @ 0x40 │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - @ instruction: 0x6d63f961 │ │ │ │ + @ instruction: 0x6d63f97b │ │ │ │ @ instruction: 0xf0be65a3 │ │ │ │ - @ instruction: 0x4606f8d9 │ │ │ │ + @ instruction: 0x4606f893 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0beb000 │ │ │ │ - strmi pc, [r1], r5, lsr #26 │ │ │ │ + pkhtbmi pc, r1, pc, asr #25 @ │ │ │ │ @ instruction: 0xf0be9806 │ │ │ │ - strmi pc, [r2], r1, lsr #26 │ │ │ │ + pkhtbmi pc, r2, fp, asr #25 @ │ │ │ │ @ instruction: 0xf0be4640 │ │ │ │ - bmi 0xfeba3a34 │ │ │ │ + bmi 0xfeba38e8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ vhadd.s8 d25, d15, d2 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe481c │ │ │ │ + bl 0xe47e8 │ │ │ │ tstls r1, sl, lsl #2 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ - bl 0x1089e4 │ │ │ │ + bl 0x1089b0 │ │ │ │ @ instruction: 0xf500030b │ │ │ │ ldrtmi r6, [r2], #-371 @ 0xfffffe8d │ │ │ │ svceq 0x0030f8d0 │ │ │ │ - @ instruction: 0xffcef0be │ │ │ │ + @ instruction: 0xff88f0be │ │ │ │ @ instruction: 0xf003692b │ │ │ │ - bcs 0xa4e38 │ │ │ │ - bcs 0x11877c │ │ │ │ + bcs 0xa4e04 │ │ │ │ + bcs 0x118748 │ │ │ │ sbchi pc, r1, r0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf413844f │ │ │ │ @ instruction: 0xf0407a00 │ │ │ │ @ instruction: 0xf0038190 │ │ │ │ @ instruction: 0xf1b80310 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @@ -86217,61 +86204,61 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 3, 0, r8, cr0, cr0, {4} │ │ │ │ ldrhi pc, [r5], #-0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0be469b │ │ │ │ - bmi 0xfe322790 │ │ │ │ + bmi 0xfe322644 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stcleq 8, cr15, [r0, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0be9600 │ │ │ │ - @ instruction: 0xf0beff35 │ │ │ │ - strtmi pc, [r9], -r7, lsl #16 │ │ │ │ + @ instruction: 0xf0bdfeef │ │ │ │ + strtmi pc, [r9], -r1, asr #31 │ │ │ │ @ instruction: 0xf0c74606 │ │ │ │ - ldrtmi pc, [r2], -r1, asr #21 @ │ │ │ │ + @ instruction: 0x4632fa7b │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [ip, #988]! @ 0x3dc │ │ │ │ - @ instruction: 0xfffcf0bd │ │ │ │ + @ instruction: 0xffb6f0bd │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - blx 0xff4a09b0 │ │ │ │ + blx 0xfe32097c │ │ │ │ strtmi r9, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ @ instruction: 0xf1bafdb1 │ │ │ │ andle r0, ip, r0, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6bfc3c │ │ │ │ + blvs 0xff6bfc08 │ │ │ │ @ instruction: 0xf7f41aaa │ │ │ │ - movwcs pc, #51409 @ 0xc8d1 @ │ │ │ │ + movwcs pc, #51435 @ 0xc8eb @ │ │ │ │ andlt r6, pc, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x144b2e8 │ │ │ │ + b 0x144b2b4 │ │ │ │ @ instruction: 0xf894014a │ │ │ │ ldrsbeq r2, [fp, #-15] │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ stmdals r5, {r0, r7, pc} │ │ │ │ orrcs lr, r0, #274432 @ 0x43000 │ │ │ │ - b 0x114a714 │ │ │ │ - b 0x1125314 │ │ │ │ - b 0x11353f8 │ │ │ │ + b 0x114a6e0 │ │ │ │ + b 0x11252e0 │ │ │ │ + b 0x11353c4 │ │ │ │ movwmi r3, #45963 @ 0xb38b │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x8931c │ │ │ │ + bcs 0x892e8 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a09805 │ │ │ │ sbcslt r0, fp, #603979776 @ 0x24000000 │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stccs 1, cr8, [r0, #-124] @ 0xffffff84 │ │ │ │ svcge 0x0019f47f │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ @@ -86279,117 +86266,117 @@ │ │ │ │ ldrbeq r6, [sp, #-2075] @ 0xfffff7e5 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x144b354 │ │ │ │ + b 0x144b320 │ │ │ │ cmpeq fp, sl, asr #4 │ │ │ │ eorsle r2, fp, r0, lsl #30 │ │ │ │ - b 0x110ab70 │ │ │ │ + b 0x110ab3c │ │ │ │ tstmi r3, #268435464 @ 0x10000008 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ movtpl pc, #61507 @ 0xf043 @ │ │ │ │ movwne pc, #1091 @ 0x443 @ │ │ │ │ @ instruction: 0xf8949306 │ │ │ │ - blcs 0x70ae8 │ │ │ │ + blcs 0x70ab4 │ │ │ │ stmdacs r0, {r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d051 │ │ │ │ - bl 0x270a68 │ │ │ │ + bl 0x270a34 │ │ │ │ stmdbvs r3, {r0, r1, r6, r9}^ │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1b8e7d2 │ │ │ │ bicle r0, pc, r0, lsl #30 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebb601c │ │ │ │ + bne 0xfebb5fe8 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - @ instruction: 0xf85cf7f4 │ │ │ │ + @ instruction: 0xf876f7f4 │ │ │ │ andcs r6, r5, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andlt r6, pc, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x114abdc │ │ │ │ + b 0x114aba8 │ │ │ │ stmdbls r9, {r0, r7, r8, r9, sp} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movtmi lr, #6723 @ 0x1a43 │ │ │ │ orrcc lr, fp, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #25535 @ 0x63bf │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe799aeb4 │ │ │ │ - b 0x10ca80c │ │ │ │ + b 0x10ca7d8 │ │ │ │ movwmi r2, #45440 @ 0xb180 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0x89418 │ │ │ │ + bcs 0x893e4 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x2cb41c │ │ │ │ - blcs 0x111378 │ │ │ │ + blcc 0x2cb3e8 │ │ │ │ + blcs 0x111344 │ │ │ │ adchi pc, r2, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf24eae9c │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r3, #1369] @ 0x559 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldrbvc pc, [ip, #-1611]! @ 0xfffff9b5 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x64570 │ │ │ │ - orrvc pc, ip, fp, asr #12 │ │ │ │ + ldrvs pc, [ip, #1611]! @ 0x64b │ │ │ │ + streq pc, [pc, #-704]! @ 0x6453c │ │ │ │ + bicvs pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf1b84632 │ │ │ │ svclt 0x00080f00 │ │ │ │ @ instruction: 0xf64e4629 │ │ │ │ - @ instruction: 0xf2c0369c │ │ │ │ + @ instruction: 0xf2c026dc │ │ │ │ @ instruction: 0xf64e062d │ │ │ │ - vabal.s8 , d16, d16 │ │ │ │ + vmls.f d18, d16, d0[4] │ │ │ │ svccs 0x0000052d │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ @ instruction: 0xf64e465b │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ strls r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - blx 0xfec20c34 │ │ │ │ + blx 0x1aa0c00 │ │ │ │ svclt 0x0000e75e │ │ │ │ - umulleq fp, sl, r4, r9 │ │ │ │ - addeq fp, sl, r4, lsl #18 │ │ │ │ + addeq fp, sl, r8, asr #19 │ │ │ │ + addeq fp, sl, r8, lsr r9 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ svccs 0x0000af20 │ │ │ │ msrhi CPSR_fsx, r0 │ │ │ │ - @ instruction: 0xff32f0bd │ │ │ │ + mcr2 0, 7, pc, cr12, cr13, {5} @ │ │ │ │ @ instruction: 0xf0bd4607 │ │ │ │ - blls 0x1a447c │ │ │ │ - blcs 0x436294 │ │ │ │ + blls 0x1a4330 │ │ │ │ + blcs 0x436260 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffd8f7f3 │ │ │ │ - mcr2 0, 7, pc, cr10, cr13, {5} @ │ │ │ │ + @ instruction: 0xfff2f7f3 │ │ │ │ + mcr2 0, 5, pc, cr4, cr13, {5} @ │ │ │ │ strmi r9, [r1], r8, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481e3 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76144 │ │ │ │ + blcs 0x76110 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - strbmi pc, [sl], -r7, asr #31 @ │ │ │ │ + strbmi pc, [sl], -r1, ror #31 @ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xf20bf4 │ │ │ │ - blcs 0x7fa88 │ │ │ │ + @ instruction: 0xf9f4f0c7 │ │ │ │ + blcs 0x7fa54 │ │ │ │ subhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ mrc 2, 0, r8, cr13, cr11, {4} │ │ │ │ @ instruction: 0xf6463f70 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ @ instruction: 0x469b2995 │ │ │ │ @ instruction: 0xf8d94ab5 │ │ │ │ @@ -86398,66 +86385,66 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf8510192 │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf0be6700 │ │ │ │ - stmdbvs r9!, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f064a │ │ │ │ @ instruction: 0xf3c1aebc │ │ │ │ strtmi r3, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8c0f7f5 │ │ │ │ + @ instruction: 0xf8daf7f5 │ │ │ │ @ instruction: 0x4620e6b8 │ │ │ │ - blx 0x15a0b0a │ │ │ │ + blx 0x420ad6 │ │ │ │ strmi r6, [r2], fp, lsr #18 │ │ │ │ @ instruction: 0xf8d4e669 │ │ │ │ - blls 0x1acc34 │ │ │ │ + blls 0x1acc00 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - blcc 0x2c4b64 │ │ │ │ - blcs 0x1114bc │ │ │ │ + blcc 0x2c4b30 │ │ │ │ + blcs 0x111488 │ │ │ │ rscshi pc, fp, r0, lsl #4 │ │ │ │ mulscs r4, sp, r8 │ │ │ │ - mvnspl pc, #74448896 @ 0x4700000 │ │ │ │ + teqppl r8, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ @ instruction: 0xf28afa5f │ │ │ │ teqpcc r6, r3 @ @ p-variant is OBSOLETE │ │ │ │ bfieq r4, r3, #2, #25 │ │ │ │ stclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xc4fd4 │ │ │ │ + bcs 0xc4fa0 │ │ │ │ stclge 4, cr15, [r2, #508]! @ 0x1fc │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d99806 │ │ │ │ @ instruction: 0xf0be9000 │ │ │ │ - blmi 0xfe42365c │ │ │ │ + blmi 0xfe423510 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x61acf600 │ │ │ │ @ instruction: 0xf8d0444b │ │ │ │ @ instruction: 0xf0be0eac │ │ │ │ - strb pc, [r3, #3471] @ 0xd8f @ │ │ │ │ + strb pc, [r3, #3401] @ 0xd49 @ │ │ │ │ @ instruction: 0xf6466f63 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ umaalne r2, r0, r5, r9 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - blx 0x520cce │ │ │ │ + blx 0xff3a0c98 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffb4f0c3 │ │ │ │ + @ instruction: 0xff6ef0c3 │ │ │ │ stmibvs fp!, {r1, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ - blcs 0x70d88 │ │ │ │ + blcs 0x70d54 │ │ │ │ stclge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ svclt 0x00cc2e0d │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ @ instruction: 0x0653ea16 │ │ │ │ ldcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf413692b │ │ │ │ @@ -86465,331 +86452,331 @@ │ │ │ │ svcvs 0x0023adf4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vrhadd.s8 d24, d20, d0 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ strcs r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 15, cr15, [r3, #-100]! @ 0xffffff9c │ │ │ │ + stclvs 15, cr15, [r3, #-204]! @ 0xffffff34 │ │ │ │ stmdbvs fp!, {r0, r1, r5, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5e1 │ │ │ │ - bcs 0xacd28 │ │ │ │ - blls 0x1d8a6c │ │ │ │ + bcs 0xaccf4 │ │ │ │ + blls 0x1d8a38 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ stmible r7, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbt sl, [r4], r4, lsl #27 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ strbt sl, [r3], -r2, ror #29 │ │ │ │ - blcs 0x1763a4 │ │ │ │ - blcs 0x4146bc │ │ │ │ - blls 0x1d9044 │ │ │ │ + blcs 0x176370 │ │ │ │ + blcs 0x414688 │ │ │ │ + blls 0x1d9010 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf63f2b02 │ │ │ │ ldrb sl, [r3, -pc, ror #26]! │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stcvs 0, cr8, [fp], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr15, {2} │ │ │ │ orrhi pc, r9, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0bd469b │ │ │ │ - bmi 0x14a4278 │ │ │ │ + bmi 0x14a412c │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldceq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0be9600 │ │ │ │ - blls 0x1a3f00 │ │ │ │ + blls 0x1a3db4 │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blls 0x184d98 │ │ │ │ + blls 0x184d64 │ │ │ │ @ instruction: 0xf0002b0d │ │ │ │ - bls 0x184f34 │ │ │ │ + bls 0x184f00 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf0c10022 │ │ │ │ - ldrb pc, [lr, #3821] @ 0xeed @ │ │ │ │ - ldc2l 0, cr15, [r0, #756] @ 0x2f4 │ │ │ │ + ldrb pc, [lr, #3751] @ 0xea7 @ │ │ │ │ + stc2 0, cr15, [sl, #756] @ 0x2f4 │ │ │ │ strmi r9, [r7], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480bf │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76378 │ │ │ │ + blcs 0x76344 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stclvs 14, cr15, [fp], #-692 @ 0xfffffd4c │ │ │ │ + stclvs 14, cr15, [fp], #-796 @ 0xfffffce4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr10, {1} │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xbf658c │ │ │ │ + bmi 0xbf6558 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r2, fp, asr r8 @ │ │ │ │ - ldrmi r2, [pc], #-512 @ 0x64b30 │ │ │ │ + ldrmi r2, [pc], #-512 @ 0x64afc │ │ │ │ strmi r4, [fp], #-1054 @ 0xfffffbe2 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ svceq 0x00ccf851 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - ldc2l 0, cr15, [r6], #760 @ 0x2f8 │ │ │ │ + ldc2 0, cr15, [r0], #760 @ 0x2f8 │ │ │ │ stccs 6, cr14, [r0, #-932] @ 0xfffffc5c │ │ │ │ stcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0xf646e5e4 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ movwls r2, #55701 @ 0xd995 │ │ │ │ - mcr2 0, 2, pc, cr14, cr9, {5} @ │ │ │ │ + mcr2 0, 0, pc, cr8, cr9, {5} @ │ │ │ │ movwls r6, #52643 @ 0xcda3 │ │ │ │ @ instruction: 0xf0bd900b │ │ │ │ - @ instruction: 0xf8d9fd8d │ │ │ │ + @ instruction: 0xf8d9fd47 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ andls r6, sl, r7, lsl #5 │ │ │ │ - cdp2 0, 7, cr15, cr12, cr3, {6} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr3, {6} │ │ │ │ @ instruction: 0xf04f9b0d │ │ │ │ stmdbls sl, {r0, r8, fp} │ │ │ │ vpmax.s8 d15, d3, d9 │ │ │ │ - @ instruction: 0xf0c24608 │ │ │ │ - andcs pc, r0, #196608 @ 0x30000 │ │ │ │ + @ instruction: 0xf0c14608 │ │ │ │ + andcs pc, r0, #756 @ 0x2f4 │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ @ instruction: 0xf0c22008 │ │ │ │ - strbmi pc, [sl], -r7, asr #21 @ │ │ │ │ + strbmi pc, [sl], -r1, lsl #21 @ │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ @ instruction: 0xf7fe9b06 │ │ │ │ movwcs pc, #3329 @ 0xd01 @ │ │ │ │ rscvs r9, r3, fp, lsl #16 │ │ │ │ - cdp2 0, 0, cr15, cr12, cr1, {6} │ │ │ │ + stc2l 0, cr15, [r6, #772] @ 0x304 │ │ │ │ strvs r9, [r3, #2828]! @ 0xb0c │ │ │ │ - bvs 0xfea9e904 │ │ │ │ - blx 0x820eb4 │ │ │ │ + bvs 0xfea9e8d0 │ │ │ │ + @ instruction: 0xf9d8f0be │ │ │ │ ldrb r4, [ip, -r5, lsl #12]! │ │ │ │ ldrdeq lr, [sl, -r5] │ │ │ │ - blx 0xd20ec0 │ │ │ │ + @ instruction: 0xf9ecf0be │ │ │ │ ldrb r4, [r2, #-1541] @ 0xfffff9fb │ │ │ │ - addeq fp, sl, lr, asr r6 │ │ │ │ - @ instruction: 0x008ab5bc │ │ │ │ - @ instruction: 0x008ab4bc │ │ │ │ - addeq fp, sl, r4, lsr r4 │ │ │ │ + umulleq fp, sl, r2, r6 │ │ │ │ + strdeq fp, [sl], r0 │ │ │ │ + strdeq fp, [sl], r0 │ │ │ │ + addeq fp, sl, r8, ror #8 │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 d22, d28, #0 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r5, r8, sl} │ │ │ │ movwge lr, #6605 @ 0x19cd │ │ │ │ tstls r0, r2, lsr r6 │ │ │ │ - orrvc pc, ip, fp, asr #12 │ │ │ │ + bicvs pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldrcc pc, [ip], lr, asr #12 │ │ │ │ + ldrbcs pc, [ip], lr, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - strcc pc, [r0, #1614]! @ 0x64e │ │ │ │ + strbcs pc, [r0, #1614]! @ 0x64e @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ svccs 0x0000465b │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - eormi pc, r0, lr, asr #12 │ │ │ │ + rsbcc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0f29503 │ │ │ │ - ldrb pc, [pc, #-2255]! @ 0x6435d @ │ │ │ │ + ldrb pc, [pc, #-2185]! @ 0x6436f @ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0be681e │ │ │ │ - bmi 0xfea233b4 │ │ │ │ + bmi 0xfea23268 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf0be0960 │ │ │ │ - ldr pc, [r8, #-3173] @ 0xfffff39b │ │ │ │ + ldr pc, [r8, #-3103] @ 0xfffff3e1 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c11022 │ │ │ │ - smlald pc, r0, sp, lr @ │ │ │ │ + @ instruction: 0xe740fdd7 │ │ │ │ vpmax.s8 d25, d4, d8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c11022 │ │ │ │ - @ instruction: 0xe61cfe13 │ │ │ │ + ldr pc, [ip], -sp, asr #27 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c11022 │ │ │ │ - str pc, [r1], -r9, lsl #28 │ │ │ │ + str pc, [r1], -r3, asr #27 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf57f011b │ │ │ │ stcvs 12, cr10, [r3, #-300]! @ 0xfffffed4 │ │ │ │ @ instruction: 0x3094f8d3 │ │ │ │ svceq 0x0070f413 │ │ │ │ mcrrge 4, 3, pc, r4, cr15 @ │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r9, sl, #393216 @ 0x60000 │ │ │ │ ldrdls pc, [r0], -r9 │ │ │ │ - @ instruction: 0xf992f0be │ │ │ │ + @ instruction: 0xf94cf0be │ │ │ │ vnmls.f64 d4, d29, d1 │ │ │ │ - bls 0x2eca9c │ │ │ │ + bls 0x2eca68 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ strbmi r6, [fp], #-296 @ 0xfffffed8 │ │ │ │ mcreq 8, 1, pc, cr8, cr0, {6} @ │ │ │ │ - blx 0xffca0ff6 │ │ │ │ + blx 0xfeb20fc2 │ │ │ │ @ instruction: 0xf8d4e424 │ │ │ │ ldreq r3, [r9, #200] @ 0xc8 │ │ │ │ mcrge 5, 7, pc, cr1, cr15, {3} @ │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff3ef0c1 │ │ │ │ + cdp2 0, 15, cr15, cr8, cr1, {6} │ │ │ │ svcvs 0x0060e6d9 │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1128e90 │ │ │ │ + b 0x1128e5c │ │ │ │ @ instruction: 0xf0be1000 │ │ │ │ - @ instruction: 0xf8d9f967 │ │ │ │ + @ instruction: 0xf8d9f921 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c37208 │ │ │ │ - strbt pc, [lr], -r9, lsl #28 @ │ │ │ │ + strbt pc, [lr], -r3, asr #27 @ │ │ │ │ @ instruction: 0xf0bd6b2d │ │ │ │ - @ instruction: 0xf646fca3 │ │ │ │ + @ instruction: 0xf646fc5d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x462a2395 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r0, #780] @ 0x30c │ │ │ │ + stc2l 0, cr15, [sl, #-780] @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf0bde6b3 │ │ │ │ - @ instruction: 0xf646fccb │ │ │ │ + @ instruction: 0xf646fc85 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ - blvs 0xaedbb4 │ │ │ │ + blvs 0xaedb80 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf826f0c4 │ │ │ │ + @ instruction: 0xffe0f0c3 │ │ │ │ @ instruction: 0xf646e483 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ - blvs 0xaedbc8 │ │ │ │ + blvs 0xaedb94 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8bcf0c4 │ │ │ │ + @ instruction: 0xf876f0c4 │ │ │ │ @ instruction: 0xf646e5cf │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ - blvs 0xaedbdc │ │ │ │ + blvs 0xaedba8 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [ip, #780] @ 0x30c │ │ │ │ + ldc2 0, cr15, [r6, #780] @ 0x30c │ │ │ │ @ instruction: 0xf646e5c5 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - @ instruction: 0x4606fcdb │ │ │ │ + @ instruction: 0x4606fc95 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - bmi 0x13e3248 │ │ │ │ + bmi 0x13e30fc │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-1691 @ 0xfffff965 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - blx 0xfe1a10ce │ │ │ │ + blx 0x102109a │ │ │ │ @ instruction: 0xf646e65b │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - @ instruction: 0x4606fcb9 │ │ │ │ + @ instruction: 0x4606fc73 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be8000 │ │ │ │ - blmi 0xfe3204 │ │ │ │ + blmi 0xfe30b8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf0be0fb4 │ │ │ │ - str pc, [r0], r1, ror #22 │ │ │ │ + pkhbt pc, r0, fp, lsl #22 @ │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r6], {189} @ 0xbd │ │ │ │ + mrrc2 0, 11, pc, r0, cr13 @ │ │ │ │ stmdals r7, {r1, r2, r9, sl, lr} │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ - @ instruction: 0xf8e2f0be │ │ │ │ + @ instruction: 0xf89cf0be │ │ │ │ vnmls.f64 d4, d13, d28 │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe5094 │ │ │ │ + bl 0xe5060 │ │ │ │ @ instruction: 0xf6000308 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - blx 0x102115a │ │ │ │ + blx 0xffea1124 │ │ │ │ @ instruction: 0xf646e548 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - @ instruction: 0x4606fc73 │ │ │ │ + strmi pc, [r6], -sp, lsr #24 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - blmi 0x7a3178 │ │ │ │ + blmi 0x7a302c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - blx 0x7a119e │ │ │ │ - bllt 0xff462ea4 │ │ │ │ + blx 0xff621168 │ │ │ │ + bllt 0xff462e70 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ - blmi 0x425368 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ + blmi 0x425334 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d5421c │ │ │ │ - @ instruction: 0xf64efcc3 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ + @ instruction: 0xf64efc7d │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ - blmi 0x2a4f84 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ + blmi 0x2a4f50 │ │ │ │ adccc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 2, cr15, [lr, #48] @ 0x30 │ │ │ │ - addeq fp, sl, r4, lsl r3 │ │ │ │ - addeq fp, sl, ip, ror r2 │ │ │ │ - addeq fp, sl, r6, lsr #3 │ │ │ │ - addeq fp, sl, r2, ror #2 │ │ │ │ - addeq fp, sl, ip, lsl r1 │ │ │ │ - ldrdeq fp, [sl], r6 │ │ │ │ - eorseq r7, r3, r8, asr #30 │ │ │ │ - eorseq r7, r3, r0, lsr pc │ │ │ │ + ldc2 2, cr15, [r8, #48] @ 0x30 │ │ │ │ + addeq fp, sl, r8, asr #6 │ │ │ │ + @ instruction: 0x008ab2b0 │ │ │ │ + ldrdeq fp, [sl], sl │ │ │ │ + umulleq fp, sl, r6, r1 │ │ │ │ + addeq fp, sl, r0, asr r1 │ │ │ │ + addeq fp, sl, sl, lsl #2 │ │ │ │ + eorseq r7, r3, r8, lsl #29 │ │ │ │ + eorseq r7, r3, r0, ror lr │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ stmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ svceq 0x0002f013 │ │ │ │ stmdbcs r1, {r0, ip, lr, pc} │ │ │ │ @ instruction: 0xf013d92b │ │ │ │ andle r6, r2, r0, lsl #31 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf1a1b31b │ │ │ │ - blcs 0x1a5b3c │ │ │ │ + blcs 0x1a5b08 │ │ │ │ ldrlt sp, [r0, #-2337]! @ 0xfffff6df │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmib r2, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strcs r3, [r0], #-1028 @ 0xfffffbfc │ │ │ │ @@ -86804,34 +86791,34 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs sp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbc178 │ │ │ │ + bl 0xfebbc144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ strmi r2, [ip], r8, asr #1 │ │ │ │ stmdavs r9, {r1, r2, r7, ip, sp, pc} │ │ │ │ strle r0, [r1, #-1940] @ 0xfffff86c │ │ │ │ stmdble r5!, {r0, r8, fp, sp} │ │ │ │ strle r0, [r2, #-339] @ 0xfffffead │ │ │ │ subcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1a1b1f2 │ │ │ │ - blcs 0x1a5bc0 │ │ │ │ + blcs 0x1a5b8c │ │ │ │ @ instruction: 0xf8dcd91c │ │ │ │ strcs r3, [r1], #-16 │ │ │ │ @ instruction: 0xf8dc9305 │ │ │ │ movwls r3, #16396 @ 0x400c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #1026 @ 0x402 │ │ │ │ andcc lr, r1, #220, 18 @ 0x370000 │ │ │ │ strtmi r9, [r2], -r1, lsl #4 │ │ │ │ - blx 0xfe222fc0 │ │ │ │ + blx 0xfe222f8c │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xdce2290d │ │ │ │ andlt r2, r6, r0 │ │ │ │ @@ -86841,255 +86828,255 @@ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [r6, #-1435] @ 0xfffffa65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebbc20c │ │ │ │ + bl 0xfebbc1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - blx 0x1e22fee │ │ │ │ + blx 0xfe4a2fba │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ - blx 0xc2131e │ │ │ │ + blx 0xffaa12e8 │ │ │ │ strmi r2, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf894d11d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x768b8 │ │ │ │ + blcs 0x76884 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stmdavs sp!, {r0, r2, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi fp, [r0], -r5, ror #3 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xfe92304e │ │ │ │ + blx 0xfe92301a │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c11026 │ │ │ │ - stmdavs sp!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs lr, {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xffb4f0bd │ │ │ │ + @ instruction: 0xff6ef0bd │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, sl, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d1 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ - ldrmi r0, [pc], #-145 @ 0x650ac │ │ │ │ + ldrmi r0, [pc], #-145 @ 0x65078 │ │ │ │ ldrtmi r9, [r3], #-1792 @ 0xfffff900 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfa13b4 │ │ │ │ + @ instruction: 0xf9f6f0be │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stclvs 8, cr6, [r2, #-660]! @ 0xfffffd6c │ │ │ │ - blvs 0xff6b694c │ │ │ │ + blvs 0xff6b6918 │ │ │ │ @ instruction: 0xf7f31aaa │ │ │ │ - movwcs pc, #52165 @ 0xcbc5 @ │ │ │ │ + movwcs pc, #52191 @ 0xcbdf @ │ │ │ │ rscvs r2, r3, r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq sl, sl, r0, asr #29 │ │ │ │ + strdeq sl, [sl], r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbc2f8 │ │ │ │ + bl 0xfebbc2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ ldrdvs lr, [r0, -r1] │ │ │ │ subseq r4, fp, r4, lsl #12 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf503fa62 │ │ │ │ @ instruction: 0xf7f34632 │ │ │ │ - @ instruction: 0x4607faf9 │ │ │ │ - blx 0xfed21414 │ │ │ │ + @ instruction: 0x4607fb13 │ │ │ │ + blx 0x1ba13e0 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - blx 0xff92142e │ │ │ │ + blx 0xfe7a13fa │ │ │ │ @ instruction: 0xf04fb14e │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ @ instruction: 0xf646bb2d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46382395 │ │ │ │ @ instruction: 0xf0bd681f │ │ │ │ - ldmdbmi r6, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r6, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d06116 │ │ │ │ @ instruction: 0xf0be0960 │ │ │ │ - vmul.i8 , q10, │ │ │ │ + vmul.i8 d31, d20, d7 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ strtmi r6, [r0], -r2, ror #26 │ │ │ │ - bne 0xfeb000f0 │ │ │ │ - blx 0x1a2315e │ │ │ │ + bne 0xfeb000bc │ │ │ │ + blx 0xfe0a312a │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq sl, sl, r2, lsl #28 │ │ │ │ + addeq sl, sl, r6, lsr lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ strmi r6, [sp], -pc, lsl #16 │ │ │ │ eorsle r2, pc, pc, lsl #30 │ │ │ │ - blcs 0x43f304 │ │ │ │ + blcs 0x43f2d0 │ │ │ │ vqadd.s8 d29, d4, d28 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0x46160895 │ │ │ │ - blx 0x14214dc │ │ │ │ + blx 0x2a14a8 │ │ │ │ @ instruction: 0xf8584681 │ │ │ │ @ instruction: 0xf0c11027 │ │ │ │ - @ instruction: 0xf8d5fb63 │ │ │ │ + @ instruction: 0xf8d5fb1d │ │ │ │ @ instruction: 0xf0bda004 │ │ │ │ - strmi pc, [r7], -r5, asr #20 │ │ │ │ + @ instruction: 0x4607f9ff │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76a8c │ │ │ │ + blcs 0x76a58 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - eorcs pc, pc, r3, lsr #22 │ │ │ │ - blx 0x421522 │ │ │ │ + eorcs pc, pc, sp, lsr fp @ │ │ │ │ + blx 0xff2a14ec │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r0, r6, asr #32 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - blx 0x32321c │ │ │ │ + blx 0x3231e8 │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424631 │ │ │ │ @ instruction: 0xf7f302c0 │ │ │ │ - andcs pc, r1, r1, asr #21 │ │ │ │ + ldrdcs pc, [r1], -fp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ mulcs r1, fp, sl │ │ │ │ @ instruction: 0xf858e7ee │ │ │ │ @ instruction: 0xf0c1102a │ │ │ │ - ldrb pc, [r2, r5, lsr #22] @ │ │ │ │ + @ instruction: 0xe7d2fadf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ stmdavs pc, {r3, r7, r8, r9, ip, sp, pc} @ │ │ │ │ svccs 0x000f460d │ │ │ │ stmdavs fp, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, r2, pc, lsl #22 │ │ │ │ @ instruction: 0xf0bd4616 │ │ │ │ - vmul.i8 , q10, │ │ │ │ + vmla.i8 d31, d20, d27 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x1215ba │ │ │ │ - @ instruction: 0xf9e6f0bd │ │ │ │ + blx 0xfefa1584 │ │ │ │ + @ instruction: 0xf9a0f0bd │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strmi r4, [r7], -r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ stmdavs sl!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - blx 0x1d232ac │ │ │ │ + blx 0xfe3a3278 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ eorcs pc, pc, fp, lsl #31 │ │ │ │ - blx 0xfe9a15f4 │ │ │ │ + blx 0x18215c0 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x11a3308 │ │ │ │ + blx 0x11a32d4 │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, lr, asr #17 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf8d1d15d │ │ │ │ pkhbtmi r9, r8, r4 │ │ │ │ @ instruction: 0xf089fa1f │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ - blcs 0x43f36c │ │ │ │ + blcs 0x43f338 │ │ │ │ vqadd.s8 , q1, │ │ │ │ - movwcs pc, #7351 @ 0x1cb7 @ │ │ │ │ + movwcs pc, #7281 @ 0x1c71 @ │ │ │ │ @ instruction: 0xf8874602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7f54634 │ │ │ │ @ instruction: 0xf8d7ff63 │ │ │ │ strmi r3, [r2], r8, lsl #1 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x12c9f78 │ │ │ │ + blx 0x12c9f44 │ │ │ │ ldrbeq pc, [sl, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf0bdd54f │ │ │ │ - mvncs pc, #2211840 @ 0x21c000 │ │ │ │ + mvncs pc, #1064960 @ 0x104000 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ - blls 0x136b94 │ │ │ │ + blls 0x136b60 │ │ │ │ @ instruction: 0x46384652 │ │ │ │ @ instruction: 0xff14f7f9 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcmi r3, r3, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0x462ad035 │ │ │ │ cmple r0, pc, lsl #24 │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 │ │ │ │ strble r0, [fp], #-1051 @ 0xfffffbe5 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff2cf7f6 │ │ │ │ @ instruction: 0xd00445b3 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c14650 │ │ │ │ - @ instruction: 0xf8d8fae5 │ │ │ │ + @ instruction: 0xf8d8fa9f │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf870f7f7 │ │ │ │ - blcs 0x8bfdc │ │ │ │ + blcs 0x8bfa8 │ │ │ │ svcvs 0x00bbd155 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -87097,53 +87084,53 @@ │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ ldrmi fp, [r3, #2509]! @ 0x9cd │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0xfef21710 │ │ │ │ + blx 0x1da16dc │ │ │ │ strls r2, [r5, #-769] @ 0xfffffcff │ │ │ │ strcc r9, [r1], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xd1a82c10 │ │ │ │ strtmi lr, [r1], -sp, asr #15 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ ldrmi pc, [r3, #3823]! @ 0xeef │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #159 @ 0x9f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0c13401 │ │ │ │ - ldr pc, [r8, r5, lsr #21] │ │ │ │ + @ instruction: 0xe798fa5f │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rscsvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff665c50 │ │ │ │ - blx 0xfe8a1756 │ │ │ │ + blvs 0xff665c1c │ │ │ │ + blx 0x1721722 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c14628 │ │ │ │ - @ instruction: 0xf646fb9b │ │ │ │ + @ instruction: 0xf646fb55 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46282395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - @ instruction: 0xf04ffa25 │ │ │ │ + @ instruction: 0xf04ff9df │ │ │ │ ldrmi r3, [r3, #1023]! @ 0x3ff │ │ │ │ @ instruction: 0xd09e65bb │ │ │ │ @ instruction: 0xf8d8e798 │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ @ instruction: 0xf7f69a05 │ │ │ │ svcvs 0x00bbfebd │ │ │ │ adcle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0xf0bd2000 │ │ │ │ - @ instruction: 0xf646fdb3 │ │ │ │ + @ instruction: 0xf646fd6d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - blx 0x15217b0 │ │ │ │ + blx 0x3a177c │ │ │ │ ldrvs r2, [fp, r0, lsl #6]! │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -87153,81 +87140,81 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, asr #17 │ │ │ │ stccs 6, cr4, [r0], {6} │ │ │ │ @ instruction: 0xf8d1d159 │ │ │ │ pkhbtmi r8, sl, r4 │ │ │ │ @ instruction: 0xf088fa1f │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - blcs 0x43f518 │ │ │ │ + blcs 0x43f4e4 │ │ │ │ vhadd.s8 , q1, │ │ │ │ - movwcs pc, #7137 @ 0x1be1 @ │ │ │ │ + movwcs pc, #7067 @ 0x1b9b @ │ │ │ │ @ instruction: 0xf8864602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xf7f54627 │ │ │ │ @ instruction: 0xf8d6fe8d │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vcgt.s8 d25, d4, d2 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ movwls r0, #13205 @ 0x3395 │ │ │ │ vpmax.u8 , q2, q4 │ │ │ │ ldrle r0, [lr, #-2011]! @ 0xfffff825 │ │ │ │ - @ instruction: 0xf8aef0bd │ │ │ │ + @ instruction: 0xf868f0bd │ │ │ │ strmi r3, [r5], -r1, lsl #14 │ │ │ │ teqle ip, pc, lsl #24 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf98cf7f3 │ │ │ │ - blls 0xed8d0 │ │ │ │ + @ instruction: 0xf9a6f7f3 │ │ │ │ + blls 0xed89c │ │ │ │ andls r4, r0, sl, asr #12 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf87af7fa │ │ │ │ @ instruction: 0xd00445bb │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c14648 │ │ │ │ - @ instruction: 0xf8dafa0f │ │ │ │ + @ instruction: 0xf8daf9c9 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x464a465b │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xff9af7f6 │ │ │ │ - bllt 0xfe141444 │ │ │ │ + bllt 0xfe141410 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strcc fp, [r1], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0xd1b92c10 │ │ │ │ - blls 0x15f518 │ │ │ │ + blls 0x15f4e4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf982f0c1 │ │ │ │ + @ instruction: 0xf93cf0c1 │ │ │ │ strtmi r2, [r9], -r2, ror #7 │ │ │ │ strbmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf842f7fa │ │ │ │ svclt 0x000845bb │ │ │ │ adcle r3, r7, r1, lsl #8 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf9d4f0c1 │ │ │ │ + @ instruction: 0xf98ef0c1 │ │ │ │ andcs lr, r0, r0, lsr #15 │ │ │ │ - stc2 0, cr15, [ip, #-756] @ 0xfffffd0c │ │ │ │ + stc2l 0, cr15, [r6], {189} @ 0xbd │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - movwcs pc, #2475 @ 0x9ab @ │ │ │ │ + movwcs pc, #2405 @ 0x965 @ │ │ │ │ @ instruction: 0xb00567b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -87237,135 +87224,135 @@ │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ strmi r3, [pc], -r8, asr #1 │ │ │ │ umulllt r4, r7, r1, r6 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ strle r0, [r1, #-345] @ 0xfffffea7 │ │ │ │ strble r0, [r4, #-1435]! @ 0xfffffa65 │ │ │ │ rsble r2, pc, pc, lsl #20 │ │ │ │ - blcs 0x43f828 │ │ │ │ + blcs 0x43f7f4 │ │ │ │ @ instruction: 0xf894d06c │ │ │ │ - bcs 0x6d988 │ │ │ │ - blcs 0x3d97c8 │ │ │ │ + bcs 0x6d954 │ │ │ │ + blcs 0x3d9794 │ │ │ │ @ instruction: 0xf1b9d066 │ │ │ │ tstle r6, r3, lsl #30 │ │ │ │ addsmi r6, sl, #12189696 @ 0xba0000 │ │ │ │ - bcs 0x4552b8 │ │ │ │ - bcs 0x3d97d4 │ │ │ │ - @ instruction: 0xf0bdd05c │ │ │ │ - ldmdavs fp!, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x436e7c │ │ │ │ + bcs 0x455284 │ │ │ │ + bcs 0x3d97a0 │ │ │ │ + @ instruction: 0xf0bcd05c │ │ │ │ + ldmdavs fp!, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x436e48 │ │ │ │ @ instruction: 0xf894d160 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - ldmvs sl!, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs sl!, {r0, r2, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf978f0c1 │ │ │ │ - blge 0xdfdf0 │ │ │ │ - @ instruction: 0xfff6f0bc │ │ │ │ + @ instruction: 0xf932f0c1 │ │ │ │ + blge 0xdfdbc │ │ │ │ + @ instruction: 0xffb0f0bc │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ sbcscs pc, r7, r4, lsl #17 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ movwls sp, #69 @ 0x45 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf8d44620 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7f9030f │ │ │ │ @ instruction: 0xf8d8fd75 │ │ │ │ ldrtmi r0, [r9], -r0, rrx │ │ │ │ - blx 0xff3a19e8 │ │ │ │ + blx 0xfe2219b4 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ @ instruction: 0xf8d8fd93 │ │ │ │ @ instruction: 0x4629005c │ │ │ │ - blx 0xff1219fc │ │ │ │ + blx 0x1fa19c8 │ │ │ │ cmple pc, r0, lsl #28 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bcs 0x4496c0 │ │ │ │ + bcs 0x44968c │ │ │ │ ldmdavs fp!, {r1, r3, ip, lr, pc}^ │ │ │ │ andle r2, r7, pc, lsl #22 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ ldmvs sl!, {r0, r1, r2, r5, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xd1a2429a │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ - @ instruction: 0xf8bef0c1 │ │ │ │ + @ instruction: 0xf878f0c1 │ │ │ │ movwls lr, #22435 @ 0x57a3 │ │ │ │ - @ instruction: 0xffa0f0bc │ │ │ │ + @ instruction: 0xff5af0bc │ │ │ │ @ instruction: 0xf0bc9003 │ │ │ │ - pkhtbmi pc, r1, r1, asr #31 @ │ │ │ │ - @ instruction: 0xff9af0bc │ │ │ │ + strmi pc, [r1], fp, lsl #31 │ │ │ │ + @ instruction: 0xff54f0bc │ │ │ │ andls r4, r4, r9, lsr #12 │ │ │ │ - @ instruction: 0xf8b0f0c1 │ │ │ │ + @ instruction: 0xf86af0c1 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x169520 │ │ │ │ + bls 0x1694ec │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r2, [r1], #-0 │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ strbmi r9, [r8], -r0 │ │ │ │ andeq pc, pc, #2 │ │ │ │ - stc2 0, cr15, [r0, #804] @ 0x324 │ │ │ │ + ldc2 0, cr15, [sl, #-804]! @ 0xfffffcdc │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c34649 │ │ │ │ - @ instruction: 0xf8d4f929 │ │ │ │ + @ instruction: 0xf8d4f8e3 │ │ │ │ strbmi r3, [sl], -r4, lsl #1 │ │ │ │ svclt 0x000b2b10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ stmdbls r3, {r0, r1, fp, ip, pc} │ │ │ │ - blx 0x3a1ab6 │ │ │ │ + blx 0xff221a80 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #20 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ ldr pc, [r3, sp, lsr #26] │ │ │ │ andlt r2, r7, pc, lsl r0 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stmdalt r2, {r0, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - strdeq sl, [sl], r8 │ │ │ │ + svclt 0x00fcf0c0 │ │ │ │ + addeq sl, sl, ip, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbc9c0 │ │ │ │ + bl 0xfebbc98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127d40 │ │ │ │ + b 0x1127d0c │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127c5c │ │ │ │ + b 0x1127c28 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r5, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbca1c │ │ │ │ + bl 0xfebbc9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87373,38 +87360,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbca5c │ │ │ │ + bl 0xfebbca28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127ddc │ │ │ │ + b 0x1127da8 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127cf8 │ │ │ │ + b 0x1127cc4 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ @ instruction: 0x2001feb7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcab8 │ │ │ │ + bl 0xfebbca84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87412,15 +87399,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ mulcs r1, r7, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcaf8 │ │ │ │ + bl 0xfebbcac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87428,15 +87415,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r7, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcb38 │ │ │ │ + bl 0xfebbcb04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87451,203 +87438,203 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ teqcs r2, r0 @ │ │ │ │ addlt r4, fp, r4, lsl #12 │ │ │ │ addvs pc, r0, r2, asr #7 │ │ │ │ - beq 0x1511e34 │ │ │ │ + beq 0x1511e00 │ │ │ │ sbcpl lr, r1, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ @ instruction: 0xf8d80001 │ │ │ │ stmdbcs pc, {r2, ip} @ │ │ │ │ @ instruction: 0xf8d8d010 │ │ │ │ - bcs 0x42d9ac │ │ │ │ + bcs 0x42d978 │ │ │ │ @ instruction: 0xf8d8d00c │ │ │ │ cdpcs 0, 0, cr6, cr15, cr8, {0} │ │ │ │ addsmi fp, r1, #24, 30 @ 0x60 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ adcsmi r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf042bf08 │ │ │ │ cmplt sl, r1, lsl #4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf89480a2 │ │ │ │ - bcs 0x6dd2c │ │ │ │ + bcs 0x6dcf8 │ │ │ │ addshi pc, sp, r0 │ │ │ │ svclt 0x0018290d │ │ │ │ rscle r2, r9, sp, lsl #28 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ - blcs 0x85e00 │ │ │ │ + blcs 0x85dcc │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - mcr2 0, 2, pc, cr0, cr12, {5} @ │ │ │ │ + ldc2l 0, cr15, [sl, #752]! @ 0x2f0 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ - blcs 0x437228 │ │ │ │ + blcs 0x4371f4 │ │ │ │ addshi pc, r9, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x77224 │ │ │ │ + blcs 0x771f0 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff18f7f2 │ │ │ │ + @ instruction: 0xff32f7f2 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xffa4f0c0 │ │ │ │ + @ instruction: 0xff5ef0c0 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - bls 0xe01a0 │ │ │ │ + bls 0xe016c │ │ │ │ @ instruction: 0xf043432b │ │ │ │ movwls r0, #25568 @ 0x63e0 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf0b89308 │ │ │ │ - ldrdls pc, [r5], -r5 │ │ │ │ - mrc2 0, 6, pc, cr2, cr8, {5} │ │ │ │ + andls pc, r5, pc, lsl #29 │ │ │ │ + mcr2 0, 4, pc, cr12, cr8, {5} @ │ │ │ │ @ instruction: 0xf0bc4680 │ │ │ │ - ldrtmi pc, [r9], -r7, asr #28 @ │ │ │ │ + ldrtmi pc, [r9], -r1, lsl #28 @ │ │ │ │ @ instruction: 0xf0c64683 │ │ │ │ - blls 0x1e3e6c │ │ │ │ + blls 0x1e3d20 │ │ │ │ @ instruction: 0x46596df2 │ │ │ │ @ instruction: 0xf0c32009 │ │ │ │ - @ instruction: 0xf0bcfee9 │ │ │ │ - ldrtmi pc, [r9], -r7, lsl #28 @ │ │ │ │ + @ instruction: 0xf0bcfea3 │ │ │ │ + ldrtmi pc, [r9], -r1, asr #27 @ │ │ │ │ @ instruction: 0xf0c09007 │ │ │ │ - @ instruction: 0xf0bcff1d │ │ │ │ - strmi pc, [r7], -r1, lsl #28 │ │ │ │ - ldc2l 0, cr15, [lr, #752]! @ 0x2f0 │ │ │ │ + @ instruction: 0xf0bcfed7 │ │ │ │ + @ instruction: 0x4607fdbb │ │ │ │ + ldc2 0, cr15, [r8, #752]! @ 0x2f0 │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r5, r3, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr12, cr2, {7} │ │ │ │ + mrc2 7, 7, pc, cr6, cr2, {7} │ │ │ │ subsle r2, lr, r3, lsl #26 │ │ │ │ - stc2l 0, cr15, [ip, #752]! @ 0x2f0 │ │ │ │ + stc2 0, cr15, [r6, #752]! @ 0x2f0 │ │ │ │ @ instruction: 0x46056e31 │ │ │ │ - @ instruction: 0xf8a6f0c6 │ │ │ │ + @ instruction: 0xf860f0c6 │ │ │ │ @ instruction: 0xee1d4958 │ │ │ │ @ instruction: 0xf8d40f70 │ │ │ │ ldrbmi r2, [fp], -r8, lsl #1 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmdals r6, {r0, r6, fp, ip, lr} │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ - bls 0x2373b4 │ │ │ │ + bls 0x237380 │ │ │ │ andcs r4, r0, #285212672 @ 0x11000000 │ │ │ │ strtmi r9, [sl], -r2, lsl #4 │ │ │ │ - @ instruction: 0xf968f0ca │ │ │ │ + @ instruction: 0xf922f0ca │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ andcs r4, r9, r9, lsr r6 │ │ │ │ - blx 0x1ca1df2 │ │ │ │ + blx 0xb21dbe │ │ │ │ @ instruction: 0xf8564639 │ │ │ │ @ instruction: 0xf0c00029 │ │ │ │ - strbmi pc, [r0], -r1, ror #29 @ │ │ │ │ - cdp2 0, 6, cr15, cr12, cr0, {6} │ │ │ │ + @ instruction: 0x4640fe9b │ │ │ │ + cdp2 0, 2, cr15, cr6, cr0, {6} │ │ │ │ @ instruction: 0xf0c09805 │ │ │ │ - @ instruction: 0xf856fe63 │ │ │ │ + @ instruction: 0xf856fe1d │ │ │ │ tstcs r1, r9, lsr #32 │ │ │ │ - cdp2 0, 15, cr15, cr0, cr0, {6} │ │ │ │ + cdp2 0, 10, cr15, cr10, cr0, {6} │ │ │ │ @ instruction: 0xf0c04640 │ │ │ │ - ldclvs 14, cr15, [r0, #364]! @ 0x16c │ │ │ │ + ldclvs 14, cr15, [r0, #84]! @ 0x54 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c24ff0 │ │ │ │ - stccs 15, cr11, [r3, #-772] @ 0xfffffcfc │ │ │ │ + stccs 15, cr11, [r3, #-492] @ 0xfffffe14 │ │ │ │ svcge 0x0067f47f │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - blcs 0x91858 │ │ │ │ + blcs 0x91824 │ │ │ │ svcge 0x0060f43f │ │ │ │ vhadd.s8 d30, d4, d8 │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8560695 │ │ │ │ @ instruction: 0xf0c01023 │ │ │ │ - @ instruction: 0xe76bfeb3 │ │ │ │ + strb pc, [fp, -sp, ror #28]! @ │ │ │ │ @ instruction: 0xf0c0202f │ │ │ │ - ldrb pc, [r1, -pc, ror #28] @ │ │ │ │ + ldrb pc, [r1, -r9, lsr #28] @ │ │ │ │ eorne pc, sl, r6, asr r8 @ │ │ │ │ - cdp2 0, 10, cr15, cr10, cr0, {6} │ │ │ │ + cdp2 0, 6, cr15, cr4, cr0, {6} │ │ │ │ @ instruction: 0xf0bce79e │ │ │ │ - strmi pc, [r5], -r1, asr #27 │ │ │ │ - ldc2 0, cr15, [lr, #752]! @ 0x2f0 │ │ │ │ + @ instruction: 0x4605fd7b │ │ │ │ + ldc2l 0, cr15, [r8, #-752]! @ 0xfffffd10 │ │ │ │ @ instruction: 0xf0bc4682 │ │ │ │ - bls 0x2a5194 │ │ │ │ + bls 0x2a5048 │ │ │ │ teqle r7, pc, lsl #20 │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ andls r4, r8, r1, lsl #12 │ │ │ │ - bcs 0x77408 │ │ │ │ + bcs 0x773d4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - blls 0x2a5528 │ │ │ │ + blls 0x2a555c │ │ │ │ ldrdcs pc, [r4], r4 │ │ │ │ - bcs 0x4774dc │ │ │ │ + bcs 0x4774a8 │ │ │ │ ldrmi fp, [r9], -fp, lsl #30 │ │ │ │ @ instruction: 0x465a461a │ │ │ │ @ instruction: 0xf0c64659 │ │ │ │ - ldmdbmi ip, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi ip, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0024653 │ │ │ │ stmdapl r1, {r0, r1, r2, r3, r9}^ │ │ │ │ stmib sp, {r1, r2, fp, ip, pc}^ │ │ │ │ strtmi r2, [r8], -r0 │ │ │ │ ldrmi r9, [r1], #-2567 @ 0xfffff5f9 │ │ │ │ andls r2, r2, #0, 4 │ │ │ │ @ instruction: 0xf0ca6e32 │ │ │ │ - @ instruction: 0x4629f8f1 │ │ │ │ + strtmi pc, [r9], -fp, lsr #17 │ │ │ │ andcs r6, r9, r3, lsr lr │ │ │ │ @ instruction: 0xf0c3462a │ │ │ │ - strtmi pc, [r9], -sp, ror #29 │ │ │ │ - @ instruction: 0xf0c64638 │ │ │ │ - ldrb pc, [pc, -fp, lsl #16]! @ │ │ │ │ + strtmi pc, [r9], -r7, lsr #29 │ │ │ │ + @ instruction: 0xf0c54638 │ │ │ │ + ldrb pc, [pc, -r5, asr #31]! @ │ │ │ │ andls r9, r9, r8, lsl #22 │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ - cdp2 0, 6, cr15, cr0, cr0, {6} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr0, {6} │ │ │ │ strb r9, [fp, r9, lsl #22] │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - bcs 0x3d1788 │ │ │ │ + bcs 0x3d1754 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xe79daef5 │ │ │ │ - umulleq sl, sl, r8, r4 @ │ │ │ │ - addeq sl, sl, r4, lsr #7 │ │ │ │ + addeq sl, sl, ip, asr #9 │ │ │ │ + ldrdeq sl, [sl], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbce28 │ │ │ │ + bl 0xfebbcdf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x11281a8 │ │ │ │ + b 0x1128174 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x11280c4 │ │ │ │ + b 0x1128090 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r3, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbce84 │ │ │ │ + bl 0xfebbce50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87655,38 +87642,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r3, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcec4 │ │ │ │ + bl 0xfebbce90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1128244 │ │ │ │ + b 0x1128210 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1128160 │ │ │ │ + b 0x112812c │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcf20 │ │ │ │ + bl 0xfebbceec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87694,15 +87681,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ andcs pc, r1, r5, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcf60 │ │ │ │ + bl 0xfebbcf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87710,15 +87697,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcfa0 │ │ │ │ + bl 0xfebbcf6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87726,15 +87713,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcfe0 │ │ │ │ + bl 0xfebbcfac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r8, r9, ip, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87743,15 +87730,15 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ andcs pc, r1, r7, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd024 │ │ │ │ + bl 0xfebbcff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, lsl #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -87764,79 +87751,79 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ cmplt sl, sl, lsl #18 │ │ │ │ stmdbvs sl, {r4, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4122680c │ │ │ │ strle r0, [r5], #-2002 @ 0xfffff82e │ │ │ │ - blmi 0x1a3fec │ │ │ │ - bllt 0x923e78 │ │ │ │ - bllt 0x8a3e7c │ │ │ │ - blmi 0x1a3ff8 │ │ │ │ + blmi 0x1a3fb8 │ │ │ │ + bllt 0x923e44 │ │ │ │ + bllt 0x8a3e48 │ │ │ │ + blmi 0x1a3fc4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd098 │ │ │ │ + bl 0xfebbd064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs fp, {r1, r7, ip, sp, pc} │ │ │ │ - bcs 0x4378b8 │ │ │ │ - bcs 0x3d9f00 │ │ │ │ + bcs 0x437884 │ │ │ │ + bcs 0x3d9ecc │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ - @ instruction: 0xf6469400 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ + vshl.s8 d25, d0, d6 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd0f8 │ │ │ │ + bl 0xfebbd0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r0, lsl #4 │ │ │ │ - bcs 0x437918 │ │ │ │ - bcs 0x3d9f60 │ │ │ │ + bcs 0x4378e4 │ │ │ │ + bcs 0x3d9f2c │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ - @ instruction: 0xf6469400 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ + vshl.s8 d25, d0, d6 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd158 │ │ │ │ + bl 0xfebbd124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs ip, {r0, r1, r7, ip, sp, pc} │ │ │ │ - blcs 0x437978 │ │ │ │ - blcs 0x3d9ff8 │ │ │ │ + blcs 0x437944 │ │ │ │ + blcs 0x3d9fc4 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf646d019 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ vqdmlal.s q10, d0, d1[5] │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r1, lsr #22 │ │ │ │ @@ -87844,32 +87831,32 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs fp, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ @ instruction: 0xf646e7df │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bbe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd1dc │ │ │ │ + bl 0xfebbd1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r3, r0, lsl #6 │ │ │ │ - blcs 0x4379fc │ │ │ │ - blcs 0x3da07c │ │ │ │ + blcs 0x4379c8 │ │ │ │ + blcs 0x3da048 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf646d019 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ vqdmlal.s q10, d0, d1[5] │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r3, lsr r9 @ │ │ │ │ @@ -87877,53 +87864,53 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmvs fp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ @ instruction: 0xf646e7df │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bba1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd260 │ │ │ │ + bl 0xfebbd22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, lsr #31 │ │ │ │ addslt r4, r1, r6, lsr #23 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ stmdage r6, {r1, r6, r9, sl, sp, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xfe4a2940 │ │ │ │ - blcs 0x1eda54 │ │ │ │ - strhi pc, [r2], -r1, lsl #4 │ │ │ │ + b 0x132290c │ │ │ │ + blcs 0x1eda20 │ │ │ │ + ldrbhi pc, [pc, #513]! @ 0x66259 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rsbeq r0, r3, ip, asr #32 │ │ │ │ smlaleq r0, r1, r1, r0 │ │ │ │ tsteq sp, r9, lsl #2 │ │ │ │ mvneq r0, r7 │ │ │ │ strhi pc, [r5], #-256 @ 0xffffff00 │ │ │ │ vnmlacs.f32 s28, s8, s30 │ │ │ │ andsne pc, r0, #4 │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - subne pc, r2, r4, asr #7 │ │ │ │ - tstpeq pc, lr @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + movtne pc, #9156 @ 0x23c4 @ │ │ │ │ mcrrpl 3, 12, pc, r2, cr4 @ │ │ │ │ - @ instruction: 0x96082a10 │ │ │ │ - tstls r6, sl │ │ │ │ - movwls r9, #46857 @ 0xb709 │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ + tstpeq pc, lr @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x96092a10 │ │ │ │ + strls r9, [r8, -fp] │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + tstls r6, ip, lsl r0 │ │ │ │ bichi pc, r9, #0 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ svceq 0x0002f012 │ │ │ │ @ instruction: 0xf414d003 │ │ │ │ @ instruction: 0xf0006f60 │ │ │ │ @@ -87931,23 +87918,23 @@ │ │ │ │ ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ strhi pc, [lr], -r0, asr #2 │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, #244 @ 0xf4 │ │ │ │ - movwls r2, #17409 @ 0x4401 │ │ │ │ - andls r4, r2, r3, ror #12 │ │ │ │ - stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ - andls r6, r5, #0, 14 │ │ │ │ + andls r2, r4, r1, lsl #8 │ │ │ │ + movwls r4, #9768 @ 0x2628 │ │ │ │ + stmib sp, {r0, r1, r5, r6, r9, sl, lr}^ │ │ │ │ + andls r7, r5, #0, 12 │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ ldrd pc, [ip], r5 @ │ │ │ │ movtpl pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x3f4d34 │ │ │ │ - strbhi pc, [r6], -r1, lsl #4 @ │ │ │ │ + blcs 0x3f4d00 │ │ │ │ + strbhi pc, [r4], -r1, lsl #4 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rscseq r0, r7, #56, 4 @ 0x80000003 │ │ │ │ adceq r0, sp, #1342177293 @ 0x5000000d │ │ │ │ bicseq r0, r0, fp, lsl #5 │ │ │ │ andseq r0, lr, #-2147483605 @ 0x8000002b │ │ │ │ andeq r0, ip, #-2147483627 @ 0x80000015 │ │ │ │ mvnseq r0, sl, ror r1 │ │ │ │ @@ -87955,27 +87942,27 @@ │ │ │ │ @ instruction: 0xf0040252 │ │ │ │ @ instruction: 0xf1b373a8 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ vshl.s8 d8, d18, d0 │ │ │ │ @ instruction: 0xf5b382f4 │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ vqadd.s8 q4, q8, │ │ │ │ - blcs 0x8700c │ │ │ │ + blcs 0x86fd8 │ │ │ │ ldrbthi pc, [r8], #0 @ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ smlabteq fp, r4, r3, pc @ │ │ │ │ - bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + smlabtls fp, r0, r2, r5 │ │ │ │ strcc pc, [r3], -r4, asr #7 │ │ │ │ - adceq r9, r7, #-1073741822 @ 0xc0000002 │ │ │ │ - strbhi pc, [pc, #256] @ 0x66290 @ │ │ │ │ - strtmi r9, [r8], -r8, lsl #6 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - andls sl, r9, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf0032202 │ │ │ │ - strcs r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ + @ instruction: 0xf8d502a7 │ │ │ │ + @ instruction: 0xf1003088 │ │ │ │ + strtmi r8, [r8], -ip, asr #11 │ │ │ │ + stmdbge r6, {r3, r9, ip, pc} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ strls r2, [sl], -r0, lsl #10 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf8c2f7f9 │ │ │ │ andscs lr, r0, #103 @ 0x67 │ │ │ │ subne pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ @@ -87985,194 +87972,194 @@ │ │ │ │ addshi pc, ip, r0 │ │ │ │ orrshi pc, r6, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ eorcs r8, r0, #152, 8 @ 0x98000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - @ instruction: 0x81b2f001 │ │ │ │ + @ instruction: 0x81aff001 │ │ │ │ strbhi pc, [r6, #-512]! @ 0xfffffe00 @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - andhi pc, sp, #1 │ │ │ │ - strbhi pc, [pc, -r0, lsl #4]! @ │ │ │ │ + andhi pc, sl, #1 │ │ │ │ + strbhi pc, [sp, -r0, lsl #4]! @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - vst1.8 {d24-d27}, [pc :256], r5 │ │ │ │ + vst1.8 {d24-d27}, [pc :256], r2 │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x17261c │ │ │ │ - tstls r6, r2, lsl #6 │ │ │ │ + b 0x1765e8 │ │ │ │ + tstls r7, r2, lsl #6 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r8, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0019407 │ │ │ │ - addsmi r8, r3, #-939524094 @ 0xc8000002 │ │ │ │ - bichi pc, sp, #1 │ │ │ │ + andls r3, r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0019406 │ │ │ │ + addsmi r8, r3, #-1140850686 @ 0xbc000002 │ │ │ │ + bichi pc, sl, #1 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xd15a4293 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ subsvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0x1d2422a │ │ │ │ + blx 0x1d241f6 │ │ │ │ vmov.i32 d30, #200 @ 0x000000c8 │ │ │ │ vsubl.u8 q11, d4, d0 │ │ │ │ - vsubw.u8 , q10, d0 │ │ │ │ - stmib sp, {r0, r1, r8, lr}^ │ │ │ │ - tstls r6, r8, lsl #6 │ │ │ │ - bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwls fp, #29346 @ 0x72a2 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - rsceq r5, r0, #64, 6 │ │ │ │ - @ instruction: 0xf100930a │ │ │ │ + vmla.i , q10, d0[0] │ │ │ │ + @ instruction: 0xf3c45340 │ │ │ │ + andls r4, r8, #-1073741824 @ 0xc0000000 │ │ │ │ + addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + rsceq r9, r0, #7 │ │ │ │ + adclt r9, r2, #-1879048192 @ 0x90000000 │ │ │ │ + tstls r6, sl, lsl #6 │ │ │ │ + @ instruction: 0xf100920b │ │ │ │ stmdbge r6, {r3, r5, r6, r7, r9, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ andcs pc, r1, pc, lsl r9 @ │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bichi pc, lr, #65 @ 0x41 │ │ │ │ + bichi pc, fp, #65 @ 0x41 │ │ │ │ tstcs r0, r1, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmul.f32 , q10, q8 │ │ │ │ @ instruction: 0xf8950617 │ │ │ │ @ instruction: 0xf01430d1 │ │ │ │ - b 0x1442cb0 │ │ │ │ + b 0x1442c7c │ │ │ │ strls r0, [r6], -r6, lsl #13 │ │ │ │ adcshi pc, r1, #64 @ 0x40 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ mcr2 7, 4, pc, cr6, cr4, {7} @ │ │ │ │ vqshl.u64 q15, , #4 │ │ │ │ @ instruction: 0xf0045304 │ │ │ │ - blcs 0x166b10 │ │ │ │ + blcs 0x166adc │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r2, r6, #805306368 @ 0x30000000 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r1, r9, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0xf0009407 │ │ │ │ - blcs 0x1c6dd0 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + @ instruction: 0xf0004206 │ │ │ │ + blcs 0x1c6d9c │ │ │ │ andcs sp, r0, r1 │ │ │ │ stmdbge r6, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0xe7bffe37 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + strcc pc, [r3, -r4, asr #7] │ │ │ │ strbne pc, [r4], r4, asr #7 @ │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ + sbcpl pc, r0, r4, asr #7 │ │ │ │ @ instruction: 0xf3c42b02 │ │ │ │ - strls r3, [fp, -r3, lsl #8] │ │ │ │ - strls r9, [sl], #-264 @ 0xfffffef8 │ │ │ │ - ldrbhi pc, [r9, #0]! @ │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + strls r7, [r9], #-266 @ 0xfffffef6 │ │ │ │ + ldrbhi pc, [r8, #0]! @ │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc7a78 │ │ │ │ + blcs 0xc7a40 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - andls r9, sp, #9 │ │ │ │ + andls r9, sp, #8 │ │ │ │ stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stmib sp, {r2, r3, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0004506 │ │ │ │ - @ instruction: 0xf7f985b8 │ │ │ │ + @ instruction: 0xf7f985b7 │ │ │ │ str pc, [pc, r7, lsr #19] │ │ │ │ - streq pc, [fp], -r4, asr #7 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ + andeq pc, fp, r4, asr #7 │ │ │ │ + strbpl pc, [r0], r4, asr #7 @ │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - tstls r8, fp, lsl #12 │ │ │ │ - ldrbthi pc, [sp], #64 @ 0x40 @ │ │ │ │ - andcc lr, r9, sp, asr #19 │ │ │ │ - @ instruction: 0xf8d5a906 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - strcs r2, [r0, -r0, lsl #12] │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strvs lr, [r6, -sp, asr #19] │ │ │ │ - blx 0xa4380 │ │ │ │ + @ instruction: 0xf040900b │ │ │ │ + stmib sp, {r0, r1, r3, r4, r5, r6, r7, sl, pc}^ │ │ │ │ + strtmi r1, [r8], -r9, lsl #6 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + strcs sl, [r0], #-2310 @ 0xfffff6fa │ │ │ │ + @ instruction: 0xf0032500 │ │ │ │ + strls r0, [r8], -pc, lsl #6 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xa434c │ │ │ │ rsclt lr, r3, #29884416 @ 0x1c80000 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ @ instruction: 0xf4143203 │ │ │ │ andls r2, r8, #112, 30 @ 0x1c0 │ │ │ │ movteq lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf04f930a │ │ │ │ movwls r0, #29440 @ 0x7300 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ orrsle r9, r8, r6, lsl #6 │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x3c6eb0 │ │ │ │ + bcs 0x3c6e70 │ │ │ │ strcs fp, [r2], -r8, lsl #30 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcseq pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rscsvc pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f89600 │ │ │ │ smlsld pc, lr, r5, r9 @ │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b38617 │ │ │ │ + @ instruction: 0xf5b38616 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ movwcs sl, #3964 @ 0xf7c │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ stmib sp, {r0, r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ movwcs r3, #5384 @ 0x1508 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ movwls r4, #25603 @ 0x6403 │ │ │ │ andls r4, sl, #154 @ 0x9a │ │ │ │ - subpl pc, r9, #73400320 @ 0x4600000 │ │ │ │ + addmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ @ instruction: 0xe72af8d5 │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b3863e │ │ │ │ + @ instruction: 0xf5b3863c │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ vmov.f32 q13, #-0.1875 @ 0xbe400000 │ │ │ │ rsclt r2, r7, #201326592 @ 0xc000000 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ subseq r2, fp, r0, lsl #2 │ │ │ │ stmib sp, {r3, r8, ip, pc}^ │ │ │ │ bicsmi r7, pc, r9, lsl #6 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0bc3406 │ │ │ │ - @ instruction: 0x2c0ff90f │ │ │ │ + stccs 8, cr15, [pc], {201} @ 0xc9 │ │ │ │ @ instruction: 0xf0414606 │ │ │ │ - @ instruction: 0xf895812c │ │ │ │ + @ instruction: 0xf8958129 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x77d18 │ │ │ │ + blcs 0x77ce4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - ldrtmi pc, [r8], -sp, ror #19 @ │ │ │ │ - ldc2 0, cr15, [r8, #752]! @ 0x2f0 │ │ │ │ + ldrtmi pc, [r8], -r7, lsl #20 @ │ │ │ │ + ldc2l 0, cr15, [r2, #-752]! @ 0xfffffd10 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - ldrbt pc, [r6], r7, ror #24 @ │ │ │ │ + ldrbt pc, [r6], r1, lsl #25 @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ @ instruction: 0xf64a005b │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ movwls r0, #41477 @ 0xa205 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf64a9308 │ │ │ │ - vsubw.s8 q10, q8, d25 │ │ │ │ + vbic.i32 q10, #1280 @ 0x00000500 │ │ │ │ vsubw.u8 q8, q2, d5 │ │ │ │ cdpcs 4, 0, cr4, cr0, cr3, {0} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r6, {r0, r1, r2, sl, ip, pc} │ │ │ │ strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f89606 │ │ │ │ @@ -88197,50 +88184,50 @@ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ andls r0, sl, #82 @ 0x52 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d19, d13, #64 │ │ │ │ rsclt r0, r5, #536870913 @ 0x20000001 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [r9, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ ldr pc, [r8], r3, asr #16 │ │ │ │ - rsceq r0, r0, #8960 @ 0x2300 │ │ │ │ - ldrhi pc, [pc], #256 @ 0x66558 │ │ │ │ + rsceq r0, r6, #8960 @ 0x2300 │ │ │ │ + ldrhi pc, [lr], #256 @ 0x100 │ │ │ │ vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ addslt r4, fp, #40, 12 @ 0x2800000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7f64306 │ │ │ │ str pc, [r7], pc, lsl #18 │ │ │ │ - rsceq r0, r7, #8960 @ 0x2300 │ │ │ │ - strbthi pc, [pc], #-256 @ 0x6657c @ │ │ │ │ + rsceq r0, r2, #8960 @ 0x2300 │ │ │ │ + strbthi pc, [lr], #-256 @ 0xffffff00 @ │ │ │ │ @ instruction: 0xf8d50318 │ │ │ │ vmla.i , q10, d0[2] │ │ │ │ vsubl.u8 q8, d4, d11 │ │ │ │ addlt r3, r0, #50331648 @ 0x3000000 │ │ │ │ tstmi r0, #100663296 @ 0x6000000 │ │ │ │ - andls r0, r7, lr, asr r6 │ │ │ │ + andls r0, r7, pc, asr r6 │ │ │ │ mcrge 5, 5, pc, cr15, cr15, {3} @ │ │ │ │ - stc2 0, cr15, [lr, #-752]! @ 0xfffffd10 │ │ │ │ + stc2l 0, cr15, [r8], #752 @ 0x2f0 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ strbt pc, [ip], -sp, lsr #28 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ andls r0, sl, #82 @ 0x52 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ + vsubl.s8 q10, d16, d9 │ │ │ │ rsclt r0, r5, #536870913 @ 0x20000001 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [r9, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f79407 │ │ │ │ usub8 pc, r2, sp @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf414b2e2 │ │ │ │ @@ -88250,25 +88237,25 @@ │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ andls r5, r8, #0, 6 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ andls r9, r7, #402653184 @ 0x18000000 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr15, {3} │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 q11, d0, d25 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ @ instruction: 0xf83af7f8 │ │ │ │ vmvn.i32 d30, #-1023410176 @ 0xc3000000 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ strtmi r5, [r8], -r0, lsl #6 │ │ │ │ subseq sl, r2, r6, lsl #18 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - andseq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + subsvc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls fp, #25317 @ 0x62e5 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r7], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xffc4f7f7 │ │ │ │ vmov.i32 d30, #-922746880 @ 0xc9000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ @@ -88286,23 +88273,23 @@ │ │ │ │ strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ strls r9, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xffa2f7f7 │ │ │ │ vsli.64 q15, , #4 │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ cdpcs 6, 0, cr4, cr13, cr3, {0} │ │ │ │ - blcs 0x3d62c0 │ │ │ │ + blcs 0x3d628c │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svclt 0x000c9308 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ subseq r4, r2, r8, lsr #12 │ │ │ │ movwcc fp, #4837 @ 0x12e5 │ │ │ │ strpl pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf6469509 │ │ │ │ - vbic.i32 d17, #327680 @ 0x00050000 │ │ │ │ + vbic.i32 q8, #327680 @ 0x00050000 │ │ │ │ andls r0, sl, #75497472 @ 0x4800000 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ addsmi sl, ip, #98304 @ 0x18000 │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ strmi lr, [r6], -sp, asr #19 │ │ │ │ @@ -88343,138 +88330,138 @@ │ │ │ │ @ instruction: 0xf8d5adc8 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ strcs r9, [r1, #-1291] @ 0xfffffaf5 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ - strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ + strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ - strls r5, [r9, #-1088] @ 0xfffffbc0 │ │ │ │ - @ instruction: 0xf7f89407 │ │ │ │ + strls r5, [r9, #-1216] @ 0xfffffb40 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ ldrb pc, [r2, #-3533]! @ 0xfffff233 @ │ │ │ │ svcvc 0x00a0f1b3 │ │ │ │ orrhi pc, lr, r0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ andscs r8, r0, #1073741846 @ 0x40000016 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ cmncs r0, #160, 26 @ 0x2800 │ │ │ │ moveq pc, #192, 4 │ │ │ │ - blcs 0x187684c │ │ │ │ - ldrhi pc, [r2, #-0] │ │ │ │ + blcs 0x1876818 │ │ │ │ + strhi pc, [pc, #-0] @ 0x66790 │ │ │ │ andhi pc, sl, #0, 4 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x1087b9c │ │ │ │ - ldrbhi pc, [r5], #0 @ │ │ │ │ + blcs 0x1087b5c │ │ │ │ + ldrbhi pc, [r2], #0 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ orrcs sl, r0, #9088 @ 0x2380 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x76870 │ │ │ │ - subshi pc, r0, r1 │ │ │ │ + blcs 0x7683c │ │ │ │ + subhi pc, sp, r1 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ stcge 4, cr15, [r3, #508] @ 0x1fc │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0042203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf47f4207 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0xf47f9406 │ │ │ │ andcs sl, r0, #116, 26 @ 0x1d00 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf892f7f7 │ │ │ │ stclvs 5, cr14, [r9, #-208]! @ 0xffffff30 │ │ │ │ stmiavs sl!, {r3, r5, r9, sl, lr} │ │ │ │ vpmin.s8 , q2, q1 │ │ │ │ vmla.f d20, d16, d0[4] │ │ │ │ tstmi sl, #1073741861 @ 0x40000025 │ │ │ │ @ instruction: 0xf7f26b89 │ │ │ │ - @ instruction: 0xf895f815 │ │ │ │ + @ instruction: 0xf895f82f │ │ │ │ andcs r3, r0, #209 @ 0xd1 │ │ │ │ addsmi r4, r3, #40, 12 @ 0x2800000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - blx 0xff22481a │ │ │ │ + blx 0xff2247e6 │ │ │ │ @ instruction: 0xf8d5e51b │ │ │ │ - b 0x526b70 │ │ │ │ + b 0x526b3c │ │ │ │ @ instruction: 0xf0401350 │ │ │ │ stmdbge r6, {r2, r3, r4, r7, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldr pc, [r0, #-3419] @ 0xfffff2a5 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x12a4862 │ │ │ │ + blx 0x12a482e │ │ │ │ @ instruction: 0xf8d5e50c │ │ │ │ ldreq r2, [r4, r8, asr #1] │ │ │ │ @ instruction: 0xf01ed503 │ │ │ │ @ instruction: 0xf43f0f0e │ │ │ │ cmpeq r4, lr, lsr sp │ │ │ │ ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ subshi pc, r0, #64, 2 │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #48, 26 @ 0xc00 │ │ │ │ - andls r9, r2, r4, lsl #6 │ │ │ │ - strtmi r4, [r8], -r3, ror #12 │ │ │ │ - strvs lr, [r0, -sp, asr #19] │ │ │ │ + movwls r9, #8196 @ 0x2004 │ │ │ │ + strbtmi r4, [r3], -r8, lsr #12 │ │ │ │ + strvc lr, [r0], -sp, asr #19 │ │ │ │ andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ mrc2 7, 0, pc, cr2, cr13, {7} │ │ │ │ stmdbge r6, {r0, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf0244628 │ │ │ │ strls r4, [r6], #-1151 @ 0xfffffb81 │ │ │ │ mcr2 7, 7, pc, cr8, cr4, {7} @ │ │ │ │ @ instruction: 0xf5b3e4e1 │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ vmov.i32 d26, #13172735 @ 0x00c8ffff │ │ │ │ - vrsubhn.i16 d16, q2, │ │ │ │ - vmla.f , q10, d0[0] │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - @ instruction: 0xf4143003 │ │ │ │ - strls r1, [fp], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf0409108 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r7, r9, pc}^ │ │ │ │ - stmdbge r6, {r0, r3, ip, sp} │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - strcs r4, [r0], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf0032700 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - @ instruction: 0xf7f86706 │ │ │ │ + vaddl.u8 q8, d4, d11 │ │ │ │ + vmlsl.u , d20, d0[0] │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + @ instruction: 0xf4144103 │ │ │ │ + andls r1, fp, r0, lsl #4 │ │ │ │ + addshi pc, r6, #64 @ 0x40 │ │ │ │ + movwne lr, #39373 @ 0x99cd │ │ │ │ + @ instruction: 0xf8d54628 │ │ │ │ + stmdbge r6, {r3, r7, ip, sp} │ │ │ │ + strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + stmib sp, {r3, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f84506 │ │ │ │ strb pc, [r0], #3355 @ 0xd1b @ │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ ldclge 4, cr15, [r5], #508 @ 0x1fc │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x167394 │ │ │ │ + b 0x167360 │ │ │ │ @ instruction: 0xf1b30302 │ │ │ │ @ instruction: 0xf0001f20 │ │ │ │ - vqshl.s8 d8, d13, d16 │ │ │ │ - blcs 0x886fbc │ │ │ │ - strbhi pc, [r1, #-0] @ │ │ │ │ + vqshl.s8 d8, d10, d16 │ │ │ │ + blcs 0x886f88 │ │ │ │ + ldrhi pc, [lr, #-0]! │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - strhi pc, [fp, #-0] │ │ │ │ + strhi pc, [r8, #-0] │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf44face0 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91064293 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91074293 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-264 @ 0xfffffef8 │ │ │ │ - eorhi pc, sp, r1 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-264 @ 0xfffffef8 │ │ │ │ + eorhi pc, sl, r1 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.8 {d24-d27}, [pc :64], ip │ │ │ │ + vst4.8 {d24-d27}, [pc :64], r9 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ ldcge 4, cr15, [sp], #508 @ 0x1fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ andne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xffd4f7f5 │ │ │ │ @@ -88487,1311 +88474,1310 @@ │ │ │ │ @ instruction: 0xf8d5e46d │ │ │ │ andcs r3, r2, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ strcs r9, [r1, #-1291] @ 0xfffffaf5 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ - strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ + strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ - strls r5, [r9, #-1088] @ 0xfffffbc0 │ │ │ │ - @ instruction: 0xf7f89407 │ │ │ │ + strls r5, [r9, #-1216] @ 0xfffffb40 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ ldrb pc, [r3], #-3809 @ 0xfffff11f @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf0039206 │ │ │ │ - @ instruction: 0xf004030f │ │ │ │ - strtmi r0, [r8], -pc, lsl #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r5, r8, #192, 4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + strtmi r3, [r8], -r3, lsl #4 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ + andls r5, r7, #64, 4 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, r7, #228, 4 @ 0x4000000e │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, ip, #228, 4 @ 0x4000000e │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ - rscshi pc, r7, #0, 2 │ │ │ │ + rscshi pc, r6, #0, 2 │ │ │ │ mcr2 7, 2, pc, cr6, cr8, {7} @ │ │ │ │ @ instruction: 0xf8d5e42e │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ strcs r9, [r1, #-1291] @ 0xfffffaf5 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ - strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ + strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ - strls r5, [r9, #-1088] @ 0xfffffbc0 │ │ │ │ - @ instruction: 0xf7f89407 │ │ │ │ + strls r5, [r9, #-1216] @ 0xfffffb40 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ ldr pc, [r2], #-3181 @ 0xfffff393 │ │ │ │ vmlal.s q9, d0, d0[4] │ │ │ │ - b 0x1674e4 │ │ │ │ - blcs 0x1867670 │ │ │ │ - bicshi pc, r9, #0 │ │ │ │ + b 0x1674b0 │ │ │ │ + blcs 0x186763c │ │ │ │ + bicshi pc, r6, #0 │ │ │ │ rschi pc, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x1087f00 │ │ │ │ - strhi pc, [r1, #-0] │ │ │ │ + blcs 0x1087ec0 │ │ │ │ + ldrbthi pc, [lr], #0 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ orrcs sl, r0, #14848 @ 0x3a00 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ - blcs 0x8bac0 │ │ │ │ - ldrhi pc, [sl, -r0] │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r7, #35 @ 0x23 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ + blcs 0x8ba88 │ │ │ │ + ldrhi pc, [r7, -r0] │ │ │ │ svcne 0x0080f5b3 │ │ │ │ stcge 4, cr15, [r3], #-508 @ 0xfffffe04 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ mrc2 7, 0, pc, cr6, cr6, {7} │ │ │ │ - bllt 0xff924abc │ │ │ │ + bllt 0xff924a88 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r5, r8, #192, 4 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ + andls r5, r7, #64, 4 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf4149207 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf414920c │ │ │ │ @ instruction: 0xf0401280 │ │ │ │ - stmdbge r6, {r2, r3, r7, r9, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r7, r9, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ @ instruction: 0xf7fffdd5 │ │ │ │ @ instruction: 0xf3c4bbbd │ │ │ │ - vsubl.u8 , d4, d1 │ │ │ │ - @ instruction: 0xf00451c0 │ │ │ │ - vmull.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf0045201 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + vmull.u8 , d4, d3 │ │ │ │ @ instruction: 0xf3c417c4 │ │ │ │ vmlsl.u , d4, d1[0] │ │ │ │ - bcs 0xf6b30 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - eorgt pc, ip, sp, asr #17 │ │ │ │ - strls r9, [sl], #-264 @ 0xfffffef8 │ │ │ │ - subhi pc, r7, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - @ instruction: 0xf8d5821e │ │ │ │ - strcs r3, [r0], #-136 @ 0xffffff78 │ │ │ │ - andls r2, r9, r1, lsl #20 │ │ │ │ + bcs 0xfadf0 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + smlabtgt sl, sp, r9, lr │ │ │ │ + @ instruction: 0xf0009409 │ │ │ │ + bcs 0x14741c │ │ │ │ + andshi pc, lr, #0 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + @ instruction: 0xf04f2a01 │ │ │ │ + andls r0, r8, r0, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ strls r9, [sp], -ip, lsl #14 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - andhi pc, r7, #0 │ │ │ │ + andhi pc, r6, #0 │ │ │ │ stc2 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ - bllt 0xfe424b64 │ │ │ │ - smlabteq fp, r4, r3, pc @ │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - adceq r3, r1, #3145728 @ 0x300000 │ │ │ │ - msrhi CPSR_x, r0, lsl #2 │ │ │ │ + bllt 0xfe424b30 │ │ │ │ + andeq pc, fp, r4, asr #7 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vaddl.u8 , d4, d11 │ │ │ │ + vrsubhn.i16 d19, q2, │ │ │ │ + adceq r4, r0, #-1073741824 @ 0xc0000000 │ │ │ │ + msrhi CPSR_, r0, lsl #2 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andls sl, r8, r6, lsl #18 │ │ │ │ - andls r4, r9, #40, 12 @ 0x2800000 │ │ │ │ + tstls r9, r8, lsr #12 │ │ │ │ + andls sl, r8, #98304 @ 0x18000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ strls r2, [sl], -r0, lsl #10 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ ldc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ - bllt 0x1ca4ba0 │ │ │ │ + bllt 0x1ca4b6c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ strls r0, [fp, #-1291] @ 0xfffffaf5 │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r7], #-1289 @ 0xfffffaf7 │ │ │ │ + strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ + strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ - bllt 0x15a4bd8 │ │ │ │ + bllt 0x15a4ba4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - ldrhi pc, [sp], #0 │ │ │ │ + ldrhi pc, [sl], #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - strhi pc, [r4], #0 │ │ │ │ + strhi pc, [r1], #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - blge 0x2063df4 │ │ │ │ + blge 0x2063dc0 │ │ │ │ orreq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d6 │ │ │ │ - @ instruction: 0xf0042103 │ │ │ │ - tstls r8, pc, lsl #8 │ │ │ │ - @ instruction: 0xf47f9407 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d7 │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + tstls r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf47f9406 │ │ │ │ andcs sl, r1, #108544 @ 0x1a800 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mcr2 7, 4, pc, cr8, cr6, {7} @ │ │ │ │ - bllt 0xb24c2c │ │ │ │ + bllt 0xb24bf8 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #160, 2 @ 0x28 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b383de │ │ │ │ + @ instruction: 0xf5b383db │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ stmdbge r6, {r1, r2, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vmlal.u , d20, d0[1] │ │ │ │ - stmib sp, {r2, r8, r9, lr}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7fd3406 │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r2, r6, r7, r8, r9, ip}^ │ │ │ │ + vsubw.u8 q9, q2, d7 │ │ │ │ + vsubw.u8 q10, q2, d4 │ │ │ │ + movwls r3, #37891 @ 0x9403 │ │ │ │ + @ instruction: 0xf7fd9406 │ │ │ │ @ instruction: 0xf7fffad5 │ │ │ │ @ instruction: 0xf5b3bb0b │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #1006632961 @ 0x3c000001 │ │ │ │ - tstphi ip, #0 @ p-variant is OBSOLETE │ │ │ │ + addsmi r8, r3, #76, 6 @ 0x30000001 │ │ │ │ + tstphi r9, #0 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - blge 0xe63e84 │ │ │ │ + blge 0xe63e50 │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - blcs 0x106f69c │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + blcs 0x1077470 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r2, r9, #268435464 @ 0x10000008 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ - blge 0x963eac │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + blge 0x963e78 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff8a4c8e │ │ │ │ - blt 0xff9a4cb8 │ │ │ │ + blx 0xff8a4c5a │ │ │ │ + blt 0xff9a4c84 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - strhi pc, [lr], #0 │ │ │ │ + strhi pc, [fp], #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #1526726656 @ 0x5b000000 │ │ │ │ + eorcs r8, r0, #88, 8 @ 0x58000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf44fab10 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - @ instruction: 0xf5b38630 │ │ │ │ + @ instruction: 0xf5b3862d │ │ │ │ @ instruction: 0xf47f7f60 │ │ │ │ @ instruction: 0xf404ab04 │ │ │ │ @ instruction: 0xf3c46340 │ │ │ │ - @ instruction: 0xf5b33203 │ │ │ │ - andls r6, r6, #64, 30 @ 0x100 │ │ │ │ + @ instruction: 0xf5b34203 │ │ │ │ + andls r6, r7, #64, 30 @ 0x100 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ - bge 0xffde3f08 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + bge 0xffde3ed4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xffc4f7f5 │ │ │ │ - blt 0xfee24d14 │ │ │ │ + blt 0xfee24ce0 │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ ldmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ - movwls lr, #34224 @ 0x85b0 │ │ │ │ - @ instruction: 0xf8d52000 │ │ │ │ - smlabbcs r0, r8, r0, r3 │ │ │ │ - strcs lr, [r9], -sp, asr #19 │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a3838b │ │ │ │ - bcs 0x22764c │ │ │ │ - andhi pc, r5, #0, 4 │ │ │ │ - blcs 0x1b5a5c │ │ │ │ - strhi pc, [r8, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffae3 │ │ │ │ - movwcs fp, #27272 @ 0x6a88 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf8d5e7f4 │ │ │ │ - smlabbcs r0, r8, r0, r2 │ │ │ │ - andcc lr, r9, sp, asr #19 │ │ │ │ - bcs 0x6aed88 │ │ │ │ + @ instruction: 0x2000e5b0 │ │ │ │ + blcs 0x6af100 │ │ │ │ + andls r9, r8, #10485760 @ 0xa00000 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - cmpphi r6, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + orrhi pc, fp, #64, 4 │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x1107530 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r3, r8, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x32a15c │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xffa24d14 │ │ │ │ + blt 0xfe364d34 │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + ldrdcs pc, [r8], r5 │ │ │ │ + mrsls r2, (UNDEF: 9) │ │ │ │ + bcs 0x6af14c │ │ │ │ + strls r9, [r8], -sl, lsl #6 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + cmpphi r5, #64, 4 @ p-variant is OBSOLETE │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x110751c │ │ │ │ + bcc 0x11074e4 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r1, r2, r5, r6, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r2, r5, r6, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x32a1e0 │ │ │ │ + bleq 0x32a1a8 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ - blt 0x19a4db8 │ │ │ │ + ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + blt 0x1a24d80 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - strcs lr, [r9], -sp, asr #19 │ │ │ │ - @ instruction: 0xf8d52100 │ │ │ │ - andls r2, r8, r8, lsl #1 │ │ │ │ - bcs 0x6aedd4 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ + strne lr, [r9], -sp, asr #19 │ │ │ │ + @ instruction: 0xf8d52700 │ │ │ │ + strcs r1, [r0], -r8, lsl #1 │ │ │ │ + ldmdbcs r9, {r3, r9, ip, pc} │ │ │ │ + strvs lr, [r6, -sp, asr #19] │ │ │ │ bichi pc, r1, r0, asr #4 │ │ │ │ + movteq pc, #417 @ 0x1a1 @ │ │ │ │ + vqdmulh.s d2, d0, d7 │ │ │ │ + stmdbcc r2, {r1, r3, r4, r5, r7, r8, pc}^ │ │ │ │ + vmla.i8 d2, d0, d5 │ │ │ │ + ldm pc, {r0, r1, r2, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ + movweq pc, #12289 @ 0x3001 @ │ │ │ │ + bleq 0x32a1f4 │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + blt 0x10a4dcc │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + ldrdcs pc, [r8], r5 │ │ │ │ + mrsls r2, (UNDEF: 9) │ │ │ │ + bcs 0x6af1e4 │ │ │ │ + strls r9, [r8], -sl, lsl #6 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + orrhi pc, fp, r0, asr #4 │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x11074d0 │ │ │ │ + bcc 0x110744c │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r3, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r1, r4, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x32a22c │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + bleq 0x32a240 │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2l 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ - blt 0x1024e04 │ │ │ │ + blx 0x1da4df8 │ │ │ │ + blt 0x6e4e18 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - andcs r3, r0, r9 │ │ │ │ - stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a2818c │ │ │ │ - blcs 0x227b2c │ │ │ │ - orrshi pc, r5, r0, lsl #4 │ │ │ │ - bcs 0x1b573c │ │ │ │ - ldrhi pc, [r5], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffa73 │ │ │ │ - movwcs fp, #27160 @ 0x6a18 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - rsclt lr, r2, #244, 14 @ 0x3d00000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf003b2e2 │ │ │ │ + andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + blx 0x10ba54 │ │ │ │ + andls pc, sl, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + @ instruction: 0xf47f9208 │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vsubl.s8 q9, d16, d5 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + blx 0xfe924e3a │ │ │ │ + ldmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + smlattcs r1, r2, r2, fp │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ - movwls r2, #29187 @ 0x7203 │ │ │ │ - @ instruction: 0xf4142301 │ │ │ │ - movwls r4, #25712 @ 0x6470 │ │ │ │ - vpmax.s8 d15, d3, d2 │ │ │ │ - @ instruction: 0xf04f920a │ │ │ │ - andls r0, r8, #0, 4 │ │ │ │ - bge 0xf6407c │ │ │ │ + @ instruction: 0xf0032203 │ │ │ │ + tstls r6, pc, lsl #6 │ │ │ │ + movwls r4, #28810 @ 0x708a │ │ │ │ + movwcs r9, #522 @ 0x20a │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ + @ instruction: 0xf47f4370 │ │ │ │ + stmdbge r6, {r5, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s q10, d0, d1[5] │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + blx 0xfe224e72 │ │ │ │ + ldmiblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1324e7e │ │ │ │ + ldmiblt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls r2, r8, r0, lsl #2 │ │ │ │ + blcs 0x6aeeac │ │ │ │ + andvs lr, ip, #3358720 @ 0x334000 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + strthi pc, [r7], #-576 @ 0xfffffdc0 │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x1107384 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r0, r4, r5, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x32a308 │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subcc pc, r5, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xf7fffba1 │ │ │ │ - rsclt fp, r2, #4030464 @ 0x3d8000 │ │ │ │ - andls r2, r9, #1073741824 @ 0x40000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - addmi r9, sl, r6, lsl #2 │ │ │ │ - andls r9, sl, #469762048 @ 0x1c000000 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - bge 0x8640b4 │ │ │ │ + blx 0xaa4ec2 │ │ │ │ + ldmiblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls r2, r8, r0, lsl #2 │ │ │ │ + blcs 0x6aeef8 │ │ │ │ + andvs lr, ip, #3358720 @ 0x334000 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + mvnshi pc, #64, 4 │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x1107338 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r3, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x32a354 │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f79300 │ │ │ │ - @ instruction: 0xf7fffb85 │ │ │ │ - @ instruction: 0xf7f8b9da │ │ │ │ - @ instruction: 0xf7fffb49 │ │ │ │ - @ instruction: 0xf8d5b9d6 │ │ │ │ - smlabbcs r0, r8, r0, r3 │ │ │ │ - andcs r9, r0, r9 │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r2, r3, r9, sp, lr}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a38429 │ │ │ │ - bcs 0x2277f4 │ │ │ │ - teqphi r1, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x1b5c04 │ │ │ │ - ldrthi pc, [r3], #512 @ 0x200 @ │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffb27 │ │ │ │ - movwcs fp, #27060 @ 0x69b4 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf8d5e7f4 │ │ │ │ - smlabbcs r0, r8, r0, r3 │ │ │ │ - andcs r9, r0, r9 │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r2, r3, r9, sp, lr}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a383f2 │ │ │ │ - bcs 0x227840 │ │ │ │ - mrshi pc, R11_fiq @ │ │ │ │ - blcs 0x1b5c50 │ │ │ │ - strhi pc, [sl], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ + blx 0xfeaa4f0e │ │ │ │ + ldmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + blx 0xfff24f1c │ │ │ │ + stmiblt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls r2, r8, r0, lsl #2 │ │ │ │ + blcs 0x6aef4c │ │ │ │ + strvc lr, [ip], -sp, asr #19 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + @ instruction: 0x83a4f240 │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x11072e4 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r0, r2, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x32a3a8 │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xff6a4f60 │ │ │ │ + stmdblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + ldrdcs pc, [r8], r5 │ │ │ │ + andls r2, r8, r0, lsl #2 │ │ │ │ + bcs 0x6aef98 │ │ │ │ + strls r9, [sp], -ip, lsl #14 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + orrhi pc, pc, #64, 4 │ │ │ │ + movteq pc, #418 @ 0x1a2 @ │ │ │ │ + vqdmulh.s d2, d0, d7 │ │ │ │ + bcc 0x1107298 │ │ │ │ + vpmax.s8 d2, d0, d5 │ │ │ │ + ldm pc, {r2, r8, r9, sl, pc}^ @ │ │ │ │ + movweq pc, #12290 @ 0x3002 @ │ │ │ │ + bleq 0x32a3f4 │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0x16a4fae │ │ │ │ + stmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + blx 0xfeb24fbc │ │ │ │ + ldmdblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffba7 │ │ │ │ - movwcs fp, #27023 @ 0x698f │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fffaf9 │ │ │ │ - @ instruction: 0xf8d5b986 │ │ │ │ - smlabbcs r0, r8, r0, r3 │ │ │ │ - andcs r9, r0, r9 │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r2, r3, r9, sl, ip, sp, lr}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a383a6 │ │ │ │ - bcs 0x227894 │ │ │ │ - rschi pc, r1, r0, lsl #4 │ │ │ │ - blcs 0x1b5ca4 │ │ │ │ - strhi pc, [r7], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffad7 │ │ │ │ - movwcs fp, #26980 @ 0x6964 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf8d5e7f4 │ │ │ │ - smlabbcs r0, r8, r0, r2 │ │ │ │ - andcs r9, r0, r9 │ │ │ │ - stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ - stmib sp, {r2, r3, r9, sl, ip, sp, lr}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a28391 │ │ │ │ - blcs 0x227ce0 │ │ │ │ - adcshi pc, fp, r0, lsl #4 │ │ │ │ - bcs 0x1b58f0 │ │ │ │ - strhi pc, [r5, -r0, lsl #4] │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffb57 │ │ │ │ - movwcs fp, #26943 @ 0x693f │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fffaa9 │ │ │ │ - andcs fp, r0, #884736 @ 0xd8000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfe925000 │ │ │ │ - stmdblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - svccs 0x0070f414 │ │ │ │ - ldrbthi pc, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ - svceq 0x00ecf014 │ │ │ │ - stmdbge r7!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x435c40 │ │ │ │ - stmdbge r1!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq r7, r6, sp, lsr #1 │ │ │ │ - andeq r7, r6, r3, lsr #1 │ │ │ │ - andeq r7, r6, pc, lsl #1 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r6, r6, pc, ror r2 │ │ │ │ - andeq r7, r6, r5, lsl #1 │ │ │ │ + @ instruction: 0xf7fffaa3 │ │ │ │ + @ instruction: 0xf414b930 │ │ │ │ + @ instruction: 0xf0402f70 │ │ │ │ + @ instruction: 0xf0148476 │ │ │ │ + @ instruction: 0xf47f0fec │ │ │ │ + @ instruction: 0xf004a928 │ │ │ │ + blcc 0xa7c50 │ │ │ │ + @ instruction: 0xf63f2b0f │ │ │ │ + andge sl, r1, #557056 @ 0x88000 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq r7, r6, r5, ror r0 │ │ │ │ + andeq r7, r6, fp, rrx │ │ │ │ + andeq r7, r6, r7, asr r0 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, fp, asr #4 │ │ │ │ + andeq r7, r6, sp, asr #32 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffb0f │ │ │ │ - stclvs 8, cr11, [fp, #-992]! @ 0xfffffc20 │ │ │ │ + @ instruction: 0xf7fffb2b │ │ │ │ + stclvs 8, cr11, [fp, #-1000]! @ 0xfffffc18 │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ - movwcs pc, #24489 @ 0x5fa9 @ │ │ │ │ + movwcs pc, #24491 @ 0x5fab @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - strtmi fp, [r8], -lr, ror #17 │ │ │ │ - mrc2 7, 5, pc, cr14, cr3, {7} │ │ │ │ - stmialt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x4628b8f0 │ │ │ │ + mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ + stmialt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffe8d │ │ │ │ - stmdbge r6, {r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf7fffe8f │ │ │ │ + stmdbge r6, {r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r2, #40, 12 @ 0x2800000 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fe3406 │ │ │ │ - @ instruction: 0xf7fff80d │ │ │ │ - @ instruction: 0xf1b3b8d4 │ │ │ │ + @ instruction: 0xf7fff80f │ │ │ │ + @ instruction: 0xf1b3b8d6 │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ - vst2.8 {d26,d28}, [pc], sl │ │ │ │ + vst2.8 {d26,d28}, [pc], ip │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1734fc │ │ │ │ - tstls r6, r2, lsl #6 │ │ │ │ + b 0x1774c4 │ │ │ │ + tstls r7, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r8, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009407 │ │ │ │ - vrshl.s8 d8, d19, d16 │ │ │ │ - @ instruction: 0xf5b383d1 │ │ │ │ + andls r3, r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009406 │ │ │ │ + vrshl.s8 d8, d18, d16 │ │ │ │ + @ instruction: 0xf5b383d0 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b385b1 │ │ │ │ + @ instruction: 0xf5b385b0 │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ - @ instruction: 0xf5b385a3 │ │ │ │ + @ instruction: 0xf5b385a2 │ │ │ │ @ instruction: 0xf47f6f70 │ │ │ │ - stmdbge r6, {r1, r2, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r5, r6, r7, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s q10, d0, d1[7] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fffc7f │ │ │ │ - bcs 0x4553cc │ │ │ │ + @ instruction: 0xf7fffc81 │ │ │ │ + bcs 0x45539c │ │ │ │ movwcs sp, #6411 @ 0x190b │ │ │ │ @ instruction: 0xf4134093 │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf013830a │ │ │ │ + @ instruction: 0xf0138309 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xf7f3ae75 │ │ │ │ - bcs 0x46516c │ │ │ │ - strdcs sp, [r1, -fp] │ │ │ │ - vpmax.s8 d15, d2, d1 │ │ │ │ - svceq 0x00aaf412 │ │ │ │ - mcrge 4, 2, pc, cr5, cr15, {3} @ │ │ │ │ - svcvc 0x0060f012 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr15, cr15, {3} │ │ │ │ - orrcs lr, r0, #62128128 @ 0x3b40000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ - blcs 0x8c1bc │ │ │ │ - stmiage r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9caf7f6 │ │ │ │ - stmdalt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f3ae76 │ │ │ │ + stmdbcs pc, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} @ │ │ │ │ + andcs sp, r1, #4112384 @ 0x3ec000 │ │ │ │ + @ instruction: 0xf412408a │ │ │ │ + @ instruction: 0xf47f0faa │ │ │ │ + @ instruction: 0xf012ae46 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + strb sl, [lr, r0, asr #28]! │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r2, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x671d0 │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #9306112 @ 0x8e0000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9b0f7f6 │ │ │ │ - stmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r2, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + movwcs sl, #6316 @ 0x18ac │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fff9cd │ │ │ │ + orrcs fp, r0, #7012352 @ 0x6b0000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r7, #35 @ 0x23 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x67204 │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - movwcs sl, #6260 @ 0x1874 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ + blcs 0x8c1b4 │ │ │ │ + ldmge r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fff995 │ │ │ │ - orrcs fp, r0, #3342336 @ 0x330000 │ │ │ │ + @ instruction: 0xf7fff9b3 │ │ │ │ + orrcs fp, r0, #5308416 @ 0x510000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r7, #35 @ 0x23 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - andsmi r0, ip, pc, lsl #4 │ │ │ │ - @ instruction: 0xf0009207 │ │ │ │ - addsmi r8, ip, #-1610612725 @ 0xa000000b │ │ │ │ - ldmdage r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ + blcs 0x8c1e8 │ │ │ │ + ldmdage r7!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0x132522c │ │ │ │ - ldmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r6 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040110 │ │ │ │ - addmi r0, fp, #15 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-8 │ │ │ │ - ldrbthi pc, [sl], #-0 @ │ │ │ │ - sbchi pc, r0, #0, 4 │ │ │ │ - svcvs 0x0074f5b3 │ │ │ │ - strhi pc, [r8], #0 │ │ │ │ - svcvs 0x007cf5b3 │ │ │ │ - ldrbthi pc, [sl], #-0 @ │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - stmdage fp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eoreq pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - blx 0xff1a5286 │ │ │ │ - svclt 0x00e8f7fe │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ - eormi r0, r3, r0, lsl r2 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #1006632963 @ 0x3c000003 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x1087c14 │ │ │ │ - @ instruction: 0x83acf000 │ │ │ │ - svcvc 0x0040f5b3 │ │ │ │ - stmdage r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d3-d6}, [r4], r9 │ │ │ │ - @ instruction: 0xf3c46340 │ │ │ │ - @ instruction: 0xf5b34203 │ │ │ │ - andls r6, r8, #64, 30 @ 0x100 │ │ │ │ + @ instruction: 0xf998f7f6 │ │ │ │ + ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x67300 │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - svcge 0x00f7f47e │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x252e4 │ │ │ │ - svclt 0x00b8f7fe │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbvs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r1, #41856 @ 0xa380 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f53406 │ │ │ │ - @ instruction: 0xf7fefa6d │ │ │ │ - @ instruction: 0xf44fbf9f │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91064293 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-264 @ 0xfffffef8 │ │ │ │ - mvnshi pc, #0 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - vqsub.s8 d4, d16, d3 │ │ │ │ - @ instruction: 0xf5b382b7 │ │ │ │ - @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b38453 │ │ │ │ - @ instruction: 0xf0006f78 │ │ │ │ - @ instruction: 0xf5b38445 │ │ │ │ - @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefb49 │ │ │ │ - @ instruction: 0xf44fbf6d │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r6, #28 │ │ │ │ + adcshi pc, sl, #0 │ │ │ │ + @ instruction: 0xf47f429c │ │ │ │ + movwcs sl, #6234 @ 0x185a │ │ │ │ + ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fffa4d │ │ │ │ + vst2.8 {d27-d28}, [pc :64], r9 │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1737c4 │ │ │ │ - tstls r6, r2, lsl #6 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + b 0x177638 │ │ │ │ + tstls r7, r2, lsl #6 │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r8, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009407 │ │ │ │ - addsmi r8, r3, #16, 6 @ 0x40000000 │ │ │ │ - movwhi pc, #12288 @ 0x3000 @ │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r1, r2, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 , #1280 @ 0x00000500 │ │ │ │ + andls r3, r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009406 │ │ │ │ + vqshl.s8 q4, q13, q0 │ │ │ │ + @ instruction: 0xf5b382c0 │ │ │ │ + @ instruction: 0xf0006f74 │ │ │ │ + @ instruction: 0xf5b38488 │ │ │ │ + @ instruction: 0xf0006f7c │ │ │ │ + @ instruction: 0xf5b3847a │ │ │ │ + @ instruction: 0xf47f6f70 │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vsubl.s8 q8, d0, d29 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefa9d │ │ │ │ - orrcs fp, r0, #268 @ 0x10c │ │ │ │ - tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ - vsubl.s8 q9, d30, d0 │ │ │ │ - eormi r0, r3, r0, lsl r2 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf7ffaf72 │ │ │ │ - andcs fp, r1, #192, 20 @ 0xc0000 │ │ │ │ + @ instruction: 0xf7fefbc7 │ │ │ │ + @ instruction: 0xf44fbfeb │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + bichi pc, pc, #0 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + subhi pc, pc, #0, 4 │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + @ instruction: 0xf5b383ac │ │ │ │ + @ instruction: 0xf47f7f40 │ │ │ │ + movwcs sl, #2060 @ 0x80c │ │ │ │ + movwcc lr, #39373 @ 0x99cd │ │ │ │ + movtvs pc, #1028 @ 0x404 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + @ instruction: 0xf0049206 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf47e2407 │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fefb01 │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6484628 │ │ │ │ + vmlal.s q11, d0, d1[4] │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + movwls r1, #37828 @ 0x93c4 │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + blx 0x1ca52dc │ │ │ │ + svclt 0x00a2f7fe │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0049107 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + tstls r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009406 │ │ │ │ + vst2. {d24-d27}, [pc :256], r0 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + adcshi pc, r7, #0, 4 │ │ │ │ + svcvs 0x0074f5b3 │ │ │ │ + ldrbhi pc, [r3], #-0 @ │ │ │ │ + svcvs 0x0078f5b3 │ │ │ │ + strbhi pc, [r5], #-0 @ │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + svcge 0x00b3f47e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + addvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + blx 0x13a5342 │ │ │ │ + svclt 0x0070f7fe │ │ │ │ + rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r7 │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf0040110 │ │ │ │ + addmi r0, fp, #15 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-8 │ │ │ │ + tstphi r0, #0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vst2.8 {d24-d27}, [pc], r3 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + svcge 0x0089f47e │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + subsne pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + blx 0xfe8a5394 │ │ │ │ + svclt 0x0046f7fe │ │ │ │ + vsubw.s8 q9, , d0 │ │ │ │ + addcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ + andseq pc, r0, #-536870900 @ 0xe000000c │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + svcge 0x0075f47e │ │ │ │ + blt 0xff1653d8 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x67430 │ │ │ │ - strls r9, [r7], #-777 @ 0xfffffcf7 │ │ │ │ - mcr2 7, 4, pc, cr8, cr12, {7} @ │ │ │ │ - svclt 0x0024f7fe │ │ │ │ - @ instruction: 0xf67f2a0f │ │ │ │ - movwcs sl, #7820 @ 0x1e8c │ │ │ │ - @ instruction: 0xf4134093 │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf0138190 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [lr], -sl, lsr #25 │ │ │ │ - @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #124, 28 @ 0x7c0 │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ + vsubw.u8 q10, q2, d4 │ │ │ │ + movwls r3, #37891 @ 0x9403 │ │ │ │ + @ instruction: 0xf7fc9406 │ │ │ │ + @ instruction: 0xf7fefe8b │ │ │ │ + bcs 0x4570a0 │ │ │ │ + mcrge 6, 4, pc, cr13, cr15, {3} @ │ │ │ │ + addsmi r2, r3, r1, lsl #6 │ │ │ │ svceq 0x00aaf413 │ │ │ │ - cmnphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ + orrshi pc, r0, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldclge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ - orrcs lr, r0, #114294784 @ 0x6d00000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ + stcge 4, cr15, [fp], #508 @ 0x1fc │ │ │ │ + blcs 0x460e20 │ │ │ │ + mrcge 6, 3, APSR_nzcv, cr13, cr15, {3} │ │ │ │ + blx 0xefc30 │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf013817c │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + @ instruction: 0xe66eac74 │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf47e429a │ │ │ │ - movwcs sl, #7974 @ 0x1f26 │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef919 │ │ │ │ - orrcs fp, r0, #3664 @ 0xe50 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ - blcs 0x8c4f8 │ │ │ │ - bichi pc, sp, r0 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - svcge 0x0007f47e │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ + b 0x58bc7c │ │ │ │ + @ instruction: 0xf0000203 │ │ │ │ + addsmi r8, sl, #228, 2 @ 0x39 │ │ │ │ + svcge 0x0029f47e │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8faf7f6 │ │ │ │ - mcrlt 7, 6, pc, cr6, cr14, {7} @ │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r1, #33732 @ 0x83c4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - @ instruction: 0xf0044304 │ │ │ │ - movwls r0, #37903 @ 0x940f │ │ │ │ - @ instruction: 0xf7fc9407 │ │ │ │ - @ instruction: 0xf7fefe17 │ │ │ │ - orrcs fp, r0, #2864 @ 0xb30 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf91cf7f6 │ │ │ │ + mcrlt 7, 7, pc, cr8, cr14, {7} @ │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ - blcs 0x8c55c │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr9, cr14, {3} │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + @ instruction: 0xf5b381cd │ │ │ │ + @ instruction: 0xf47e1f80 │ │ │ │ + movwcs sl, #3850 @ 0xf0a │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef8fd │ │ │ │ + andcs fp, r0, #3216 @ 0xc90 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf972f7f6 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr10, cr14, {7} │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - stmib sp, {r1, r2, r5, r6, r7, r9}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - movwls r1, #41856 @ 0xa380 │ │ │ │ - mcrge 5, 6, pc, cr1, cr14, {1} @ │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf86ef7f5 │ │ │ │ - mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ - eormi r0, r3, r0, lsl r2 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #805306376 @ 0x30000008 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x10879ec │ │ │ │ - addshi pc, r4, #0 │ │ │ │ - svcvc 0x0040f5b3 │ │ │ │ - mcrge 4, 5, pc, cr3, cr14, {3} @ │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d3-d6}, [r4], r9 │ │ │ │ - @ instruction: 0xf3c46340 │ │ │ │ - @ instruction: 0xf5b34203 │ │ │ │ - andls r6, r8, #64, 30 @ 0x100 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x675cc │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr1, cr14, {3} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf984f7f5 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr2, cr14, {7} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcspl pc, r9, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r1, #41856 @ 0xa380 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r1, #33732 @ 0x83c4 │ │ │ │ movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f53406 │ │ │ │ - @ instruction: 0xf7fef907 │ │ │ │ - @ instruction: 0xf44fbe39 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91064293 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-777 @ 0xfffffcf7 │ │ │ │ + mrc2 7, 0, pc, cr10, cr12, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr6, cr14, {7} │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-264 @ 0xfffffef8 │ │ │ │ - sbcshi pc, r0, #0 │ │ │ │ - rscshi pc, r8, r0, lsl #4 │ │ │ │ - svcvs 0x0074f5b3 │ │ │ │ - sbchi pc, r0, #0 │ │ │ │ - svcvs 0x0078f5b3 │ │ │ │ - adcshi pc, r2, #0 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - mcrge 4, 2, pc, cr15, cr14, {3} @ │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbccc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf9e8f7f5 │ │ │ │ - mcrlt 7, 0, pc, cr12, cr14, {7} @ │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + stmdbge r6, {r2, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef975 │ │ │ │ + @ instruction: 0xf3c4be9d │ │ │ │ + vmlal.u , d20, d0[1] │ │ │ │ + rsceq r1, r6, #128, 6 │ │ │ │ + movwcs lr, #39373 @ 0x99cd │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf53e9307 │ │ │ │ + stmdbge r6, {r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fef871 │ │ │ │ + @ instruction: 0xf44fbe85 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + addhi pc, r3, #0 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + @ instruction: 0xf5b38294 │ │ │ │ + @ instruction: 0xf47e7f40 │ │ │ │ + movwcs sl, #3750 @ 0xea6 │ │ │ │ + movwcc lr, #39373 @ 0x99cd │ │ │ │ + movtvs pc, #1028 @ 0x404 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + @ instruction: 0xf0049206 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf47e2407 │ │ │ │ + stmdbge r6, {r2, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fef987 │ │ │ │ + stmdbge r6, {r0, r2, r4, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6484628 │ │ │ │ + vrshr.s64 d21, d25, #64 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + movwls r1, #37828 @ 0x93c4 │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf90af7f5 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr12, cr14, {7} │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0049106 │ │ │ │ + addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0049107 │ │ │ │ vaddw.u8 q8, q2, d15 │ │ │ │ tstls r8, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009407 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :256], r4 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - msrhi SPSR_xc, r0 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r1, r5, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6484628 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + @ instruction: 0xf0009406 │ │ │ │ + vqsub.s8 q4, q8, q0 │ │ │ │ + @ instruction: 0xf5b380f8 │ │ │ │ + @ instruction: 0xf0006f74 │ │ │ │ + @ instruction: 0xf5b382c0 │ │ │ │ + @ instruction: 0xf0006f78 │ │ │ │ + @ instruction: 0xf5b382b2 │ │ │ │ + @ instruction: 0xf47e6f70 │ │ │ │ + stmdbge r6, {r1, r4, r6, r9, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef939 │ │ │ │ - vmla.f32 , q10, │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ - @ instruction: 0xf8530395 │ │ │ │ - @ instruction: 0xf0bf1024 │ │ │ │ - @ instruction: 0xf7fef8f1 │ │ │ │ - blcs 0x45722c │ │ │ │ - ldcge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ - blx 0xefee8 │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf01380e0 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - str sl, [lr, #-3161]! @ 0xfffff3a7 │ │ │ │ - @ instruction: 0xf67f2a0f │ │ │ │ - tstcs r1, ip, lsr #26 │ │ │ │ - vpmax.s8 d15, d2, d1 │ │ │ │ - svceq 0x00aaf412 │ │ │ │ - ldclge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ - svcvc 0x0060f012 │ │ │ │ + @ instruction: 0xf7fef9eb │ │ │ │ + @ instruction: 0xf44fbe0f │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91074293 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-264 @ 0xfffffef8 │ │ │ │ + cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + mcrge 4, 1, pc, cr5, cr14, {3} @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + andvc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf93cf7f5 │ │ │ │ + stcllt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ + mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ + orrseq pc, r5, #192, 4 │ │ │ │ + eorne pc, r4, r3, asr r8 @ │ │ │ │ + @ instruction: 0xf8aef0bf │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr7, cr14, {7} │ │ │ │ + @ instruction: 0xf67f2b0f │ │ │ │ + andcs sl, r1, #3968 @ 0xf80 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + rschi pc, r0, r0, asr #32 │ │ │ │ + svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stclge 4, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ - blcs 0x460b94 │ │ │ │ - ldcge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - blx 0xeff2c │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf0138097 │ │ │ │ + mrrcge 4, 7, pc, fp, cr15 @ │ │ │ │ + bcs 0x460b80 │ │ │ │ + stcge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ + blx 0xafad0 │ │ │ │ + pldw [r2], #-514 @ 0xfffffdfe │ │ │ │ + @ instruction: 0xf47f0faa │ │ │ │ + @ instruction: 0xf012ac76 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - str sl, [ip, #-3085] @ 0xfffff3f3 │ │ │ │ + ldr sl, [lr, #-3184] @ 0xfffff390 │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #640 @ 0x280 │ │ │ │ + andcs sl, r1, #28, 26 @ 0x700 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ - addhi pc, r9, r0, asr #32 │ │ │ │ + addshi pc, r7, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - blge 0xff62495c │ │ │ │ - movwcs lr, #1275 @ 0x4fb │ │ │ │ - bllt 0x1c25764 │ │ │ │ + stcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ + blcs 0x460b3c │ │ │ │ + stcge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ + blx 0xeff14 │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf0138089 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + ldrbt sl, [ip], #3032 @ 0xbd8 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + movwcs fp, #2928 @ 0xb70 │ │ │ │ + blt 0xfff65730 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2811 @ 0xafb │ │ │ │ - bllt 0x7e5770 │ │ │ │ + @ instruction: 0xf44fbb1e │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + bichi pc, r1, r0 │ │ │ │ + rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + @ instruction: 0xf44fadb6 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + stcge 4, cr15, [r9, #504]! @ 0x1f8 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf808f7f7 │ │ │ │ + stcllt 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + blx 0x8a5760 │ │ │ │ + stcllt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], r1 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :128], fp │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [r3, #504]! @ 0x1f8 │ │ │ │ + stcge 4, cr15, [sp, #504] @ 0x1f8 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x43a39206 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47e9207 │ │ │ │ - stmdbge r6, {r1, r2, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0x43a39207 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47e9206 │ │ │ │ + stmdbge r6, {r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fef805 │ │ │ │ - movwcs fp, #7527 @ 0x1d67 │ │ │ │ + @ instruction: 0xf7fefa05 │ │ │ │ + @ instruction: 0xf44fbd41 │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + addmi r0, fp, #16, 2 │ │ │ │ + mvnhi pc, r0 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r6, {r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmov.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef909 │ │ │ │ + @ instruction: 0xf44fbd2d │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + mvnhi pc, r0 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r6, {r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef8f1 │ │ │ │ + movwcs fp, #3349 @ 0xd15 │ │ │ │ + bllt 0x1f65828 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + movwcs fp, #6994 @ 0x1b52 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf9c6f7f6 │ │ │ │ + stclt 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef9bf │ │ │ │ + @ instruction: 0xf004bd01 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r9} │ │ │ │ + strtmi r9, [r8], -r7, lsl #4 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + strls r4, [r6], #-1027 @ 0xfffffbfd │ │ │ │ + mrc2 7, 2, pc, cr0, cr5, {7} │ │ │ │ + stcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + @ instruction: 0xf44fbb7e │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + addmi r0, fp, #16, 2 │ │ │ │ + cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r6, {r1, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef8b3 │ │ │ │ + movwcs fp, #3287 @ 0xcd7 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fefa1d │ │ │ │ - @ instruction: 0xf44fbd5f │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + @ instruction: 0xf7fef98d │ │ │ │ + @ instruction: 0xf44fbccf │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - @ instruction: 0x81abf000 │ │ │ │ - rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0x81a3f000 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fad8a │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf00443a3 │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - ldclge 4, cr15, [sp, #-504]! @ 0xfffffe08 │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmvn.i32 d23, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef893 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r2, #40, 12 @ 0x2800000 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7fd3406 │ │ │ │ + @ instruction: 0xf7fefbdf │ │ │ │ + blcs 0x96b9c │ │ │ │ + stclge 4, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ + stmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1257e0 │ │ │ │ - ldclt 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf000428b │ │ │ │ - addsmi r8, r3, #1073741883 @ 0x4000003b │ │ │ │ - stclge 4, cr15, [sp, #-504]! @ 0xfffffe08 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + orrcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwls r9, #37383 @ 0x9207 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-776 @ 0xfffffcf8 │ │ │ │ + ldc2l 7, cr15, [r4, #-976]! @ 0xfffffc30 │ │ │ │ + ldclt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andsne pc, sp, #76546048 @ 0x4900000 │ │ │ │ + adcsvs pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf906f7f5 │ │ │ │ - stclt 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ - rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [r5, #-504] @ 0xfffffe08 │ │ │ │ + @ instruction: 0xffe0f7f4 │ │ │ │ + stclt 7, cr15, [r6], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbscc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + subseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8eef7f5 │ │ │ │ - ldclt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2937 @ 0xb79 │ │ │ │ - bllt 0x14a5868 │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9c3 │ │ │ │ - andcs fp, r1, #320 @ 0x140 │ │ │ │ + @ instruction: 0xffd6f7f4 │ │ │ │ + ldcllt 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9bcf7f6 │ │ │ │ - ldcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #98304 @ 0x18000 │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - ldrmi r9, [sl], -r9, lsl #4 │ │ │ │ - streq pc, [pc], #-4 @ 0x678a4 │ │ │ │ - @ instruction: 0xf7f59407 │ │ │ │ - @ instruction: 0xf7fefe4d │ │ │ │ - movwcs fp, #3307 @ 0xceb │ │ │ │ - bllt 0x1fa58b0 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf000428b │ │ │ │ - addsmi r8, r3, #1073741844 @ 0x40000014 │ │ │ │ - ldcge 4, cr15, [r7, #-504] @ 0xfffffe08 │ │ │ │ + andeq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffccf7f4 │ │ │ │ + ldcllt 7, cr15, [r2], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subspl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + adceq pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8b0f7f5 │ │ │ │ - ldcllt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf98af7f6 │ │ │ │ - stcllt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ - rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [r7], #504 @ 0x1f8 │ │ │ │ + @ instruction: 0xffc2f7f4 │ │ │ │ + stcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorsvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + subscs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf890f7f5 │ │ │ │ - ldclt 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xffb8f7f4 │ │ │ │ + mrrclt 7, 15, pc, lr, cr14 @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vmlal.u , d20, d3[4] │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - movwcs r2, #776 @ 0x308 │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff7a592e │ │ │ │ - stclt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7ffad47 │ │ │ │ - stmdbge r6, {r3, r5, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vsubl.u8 q9, d20, d1 │ │ │ │ - andls r3, r9, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf7f44307 │ │ │ │ - @ instruction: 0xf7fefd71 │ │ │ │ - stmdbge r6, {r0, r2, r3, r7, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6484628 │ │ │ │ - vrshr.s64 d22, d21, #64 │ │ │ │ + adcsvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffaef7f4 │ │ │ │ + mrrclt 7, 15, pc, r4, cr14 @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + adcne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffa4f7f4 │ │ │ │ + mcrrlt 7, 15, pc, sl, cr14 @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rscsne pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff9af7f4 │ │ │ │ + mcrrlt 7, 15, pc, r0, cr14 @ │ │ │ │ + movwvc pc, #63055 @ 0xf64f @ │ │ │ │ + movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vsubl.s8 q9, d0, d14 │ │ │ │ + eormi r0, r3, r0, asr #4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + blmi 0xff552ba0 │ │ │ │ + blls 0x441a54 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0010300 │ │ │ │ + vrshl.s64 d8, d11, d30 │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vcge.s8 d16, d8, d2 │ │ │ │ + vsubl.s8 , d16, d1 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49406 │ │ │ │ + @ instruction: 0xf7fefc95 │ │ │ │ + stmdbge r6, {r0, r4, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vcge.s8 d16, d8, d2 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49406 │ │ │ │ + @ instruction: 0xf7fefc7b │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vcge.s8 d16, d8, d2 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49406 │ │ │ │ + @ instruction: 0xf7fefc61 │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vcge.s8 d16, d8, d2 │ │ │ │ + vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49406 │ │ │ │ + @ instruction: 0xf7fefc47 │ │ │ │ + @ instruction: 0xf44fbbc3 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + blge 0xffc64cdc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mcr2 7, 4, pc, cr14, cr6, {7} @ │ │ │ │ + bllt 0xfeca5ae8 │ │ │ │ + movtvs pc, #1103 @ 0x44f @ │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0x43a39207 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47e9206 │ │ │ │ + stmdbge r6, {r2, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef93f │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffdd │ │ │ │ - stmdbge r6, {r0, r1, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff6f │ │ │ │ + stmdbge r6, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 q8, #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffd3 │ │ │ │ - stmdbge r6, {r0, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff65 │ │ │ │ + stmdbge r6, {r0, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmvn.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff5b │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s q8, d16, d1[3] │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff51 │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff47 │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 q8, d0, d5 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffc9 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff3d │ │ │ │ + stmdbge r6, {r0, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 q8, d16, d29 │ │ │ │ + vmlal.s q11, d0, d1[3] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffbf │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff33 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 q9, #256 @ 0x00000100 │ │ │ │ + vmov.i32 d20, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffb5 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6484628 │ │ │ │ - vrshr.s64 d23, d17, #64 │ │ │ │ + @ instruction: 0xf7feff29 │ │ │ │ + stmdbge r6, {r0, r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vrshr.s64 d17, d29, #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffab │ │ │ │ - stmdbge r6, {r0, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff1f │ │ │ │ + stmdbge r6, {r0, r1, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ + vrshr.s64 d22, d13, #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffa1 │ │ │ │ - stmdbge r6, {r0, r1, r2, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff15 │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s q11, d16, d1[7] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff97 │ │ │ │ - @ instruction: 0xf64fbc3d │ │ │ │ - vsubw.s8 , q0, d15 │ │ │ │ - andcs r0, lr, #1006632961 @ 0x3c000001 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ - stclge 4, cr15, [fp], #-504 @ 0xfffffe08 │ │ │ │ - ldmdavs sl, {r0, r1, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, pc, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - strhi pc, [ip, #1] │ │ │ │ - @ instruction: 0xffeef23e │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - teqpne r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - submi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x67a54 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ - stclt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - teqpne r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addsmi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x67a88 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2l 7, cr15, [r8], #-976 @ 0xfffffc30 │ │ │ │ - bllt 0xffda5a94 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - teqpne r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andsmi pc, r9, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x67abc │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ - mrrc2 7, 15, pc, lr, cr4 @ │ │ │ │ - bllt 0xff725ac8 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - teqpne r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x67af0 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ - mcrr2 7, 15, pc, r4, cr4 @ │ │ │ │ - bllt 0xff0a5afc │ │ │ │ - movtvs pc, #1103 @ 0x44f @ │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x43a39206 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47e9207 │ │ │ │ - stmdbge r6, {r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fefe8b │ │ │ │ - @ instruction: 0xf44fbbad │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf00443a3 │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - blge 0xff6e4d3c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf93cf7f6 │ │ │ │ - bllt 0xfe725b48 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbcsvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff6cf7f4 │ │ │ │ - bllt 0xfe4a5b5c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rscspl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff62f7f4 │ │ │ │ - bllt 0xfe225b70 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbseq pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff58f7f4 │ │ │ │ - bllt 0x1fa5b84 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbceq pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff4ef7f4 │ │ │ │ - bllt 0x1d25b98 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbne pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff44f7f4 │ │ │ │ - bllt 0x1aa5bac │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorcc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff3af7f4 │ │ │ │ - bllt 0x1825bc0 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff30f7f4 │ │ │ │ - bllt 0x15a5bd4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff26f7f4 │ │ │ │ - bllt 0x1325be8 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcsne pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff1cf7f4 │ │ │ │ - bllt 0x10a5bfc │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addsvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff12f7f4 │ │ │ │ - bllt 0xe25c10 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rscvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff08f7f4 │ │ │ │ - bllt 0xba5c24 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andcs pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 7, pc, cr14, cr4, {7} │ │ │ │ - bllt 0x925c38 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subscs pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 7, pc, cr4, cr4, {7} │ │ │ │ - bllt 0x6a5c4c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 7, pc, cr10, cr4, {7} @ │ │ │ │ - bllt 0x425c60 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andpl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 7, pc, cr0, cr4, {7} @ │ │ │ │ - bllt 0x1a5c74 │ │ │ │ + @ instruction: 0xf7feff0b │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vsubl.s8 q9, d0, d13 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff01 │ │ │ │ + stmdbge r6, {r0, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmov.i32 q9, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7fefef7 │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vrshr.s64 d20, d29, #64 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7fefeed │ │ │ │ + stmdbge r6, {r0, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7fefee3 │ │ │ │ + stmdbge r6, {r0, r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7fefed9 │ │ │ │ + tstcs r0, #1036288 @ 0xfd000 │ │ │ │ + movwne pc, #704 @ 0x2c0 @ │ │ │ │ + andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ + svcvc 0x0080f1b2 │ │ │ │ + vhadd.s8 , q0, │ │ │ │ + bcs 0x87f20 │ │ │ │ + rscshi pc, r0, r0 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + b 0x1685f8 │ │ │ │ + @ instruction: 0xf5b30302 │ │ │ │ + @ instruction: 0xf0000f80 │ │ │ │ + vand q4, q0, q7 │ │ │ │ + @ instruction: 0xf5b381a3 │ │ │ │ + @ instruction: 0xf0001f00 │ │ │ │ + vrhadd.s8 q4, q8, q7 │ │ │ │ + blcs 0x88584 │ │ │ │ + subshi pc, r8, #0 │ │ │ │ + strbne pc, [r1], -r4, asr #7 @ │ │ │ │ + @ instruction: 0xf0002e02 │ │ │ │ + cdpcs 2, 0, cr8, cr3, cr13, {4} │ │ │ │ + adchi pc, r9, #0 │ │ │ │ + @ instruction: 0xf0002e01 │ │ │ │ + @ instruction: 0xf41482c0 │ │ │ │ + @ instruction: 0xf0410200 │ │ │ │ + vmvn.i32 q12, #206 @ 0x000000ce │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + vsubw.u8 q9, q2, d7 │ │ │ │ + @ instruction: 0xf4145300 │ │ │ │ + movwls r4, #25200 @ 0x6270 │ │ │ │ + bge 0xffde4ed0 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcpl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 6, pc, cr6, cr4, {7} │ │ │ │ - blt 0xfff25c88 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x16c898 │ │ │ │ - @ instruction: 0xf1b20203 │ │ │ │ - suble r7, r1, r0, lsl #31 │ │ │ │ - adchi pc, ip, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - addcs r8, r0, #239 @ 0xef │ │ │ │ - rsbeq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - cmpphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x81a2f200 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - bichi pc, sp, r0 │ │ │ │ - eorshi pc, fp, #0, 4 │ │ │ │ + @ instruction: 0xf9c0f7f6 │ │ │ │ + blt 0xfede5cdc │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + vst2.16 {d11-d12}, [r4 :128], ip │ │ │ │ + @ instruction: 0xf5b30320 │ │ │ │ + eorle r0, r1, r0, lsl #30 │ │ │ │ + rscshi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vmov.i32 q12, #50944 @ 0x0000c700 │ │ │ │ - cdpcs 6, 0, cr1, cr2, cr1, {2} │ │ │ │ - addhi pc, ip, #0 │ │ │ │ - @ instruction: 0xf0002e03 │ │ │ │ - cdpcs 2, 0, cr8, cr1, cr8, {5} │ │ │ │ - adcshi pc, pc, #0 │ │ │ │ - andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - rsbshi pc, lr, r1, asr #32 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #37386 @ 0x920a │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - rsbsmi pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - @ instruction: 0xf47e9308 │ │ │ │ - stmdbge r6, {r1, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9bd │ │ │ │ - movwcs fp, #2738 @ 0xab2 │ │ │ │ - stmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - vhadd.s8 d13, d0, d18 │ │ │ │ - blcs 0x88924 │ │ │ │ - orrshi pc, r0, #0 │ │ │ │ - rsceq r0, r2, #1622016 @ 0x18c000 │ │ │ │ - msrhi SPSR_f, r1, lsl #2 │ │ │ │ - movweq pc, #28675 @ 0x7003 @ │ │ │ │ - blcs 0x1f694c │ │ │ │ - msrhi SPSR_fs, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - strdeq r9, [r6], -r7 │ │ │ │ + stmdbeq r3!, {r0, r4, r7, r8, r9, pc}^ │ │ │ │ + setend be │ │ │ │ + @ instruction: 0xf0038168 │ │ │ │ + blcc 0xa8928 │ │ │ │ + vqdmulh.s d2, d1, d6 │ │ │ │ + andge r8, r1, #-1207959551 @ 0xb8000001 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq r9, r6, r1, asr #7 │ │ │ │ + andeq r9, r6, r7, lsl #9 │ │ │ │ + andeq r7, r6, sp, asr #19 │ │ │ │ @ instruction: 0x000694bf │ │ │ │ - andeq r7, r6, r7, lsl #20 │ │ │ │ - strdeq r9, [r6], -r7 │ │ │ │ - @ instruction: 0x000693bb │ │ │ │ - andeq r8, r6, r5, lsl #31 │ │ │ │ - andeq r8, r6, r9, lsr pc │ │ │ │ + andeq r9, r6, r5, lsl #7 │ │ │ │ + andeq r8, r6, sp, asr #30 │ │ │ │ + strdeq r8, [r6], -pc @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svceq 0x0080f414 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + @ instruction: 0xf00412c4 │ │ │ │ + andls r0, sl, #1006632960 @ 0x3c000000 │ │ │ │ + svclt 0x00089309 │ │ │ │ + addscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf04f920b │ │ │ │ - svclt 0x000b0401 │ │ │ │ - subsmi pc, sp, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + vrecps.f32 d27, d7, d8 │ │ │ │ + @ instruction: 0xf04f7255 │ │ │ │ + svclt 0x000c0401 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movwls r9, #25600 @ 0x6400 │ │ │ │ - blx 0x18a5d94 │ │ │ │ - blt 0x18e5db8 │ │ │ │ + blx 0x1925d5c │ │ │ │ + blt 0x1965d80 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ andls r0, sl, #82 @ 0x52 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + vsubl.s8 q9, d16, d5 │ │ │ │ rsclt r0, r5, #536870913 @ 0x20000001 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [r9, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f69407 │ │ │ │ - @ instruction: 0xf7fefbf1 │ │ │ │ - movwcs fp, #2630 @ 0xa46 │ │ │ │ - ldmlt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fefbf3 │ │ │ │ + movwcs fp, #2632 @ 0xa48 │ │ │ │ + ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #499712 @ 0x7a000 │ │ │ │ + addcs sl, r0, #124, 20 @ 0x7c000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ sbcshi pc, sl, #0 │ │ │ │ strhi pc, [r7, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :128], r4 │ │ │ │ @@ -89799,1537 +89785,1536 @@ │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ strbhi pc, [r2, #-0]! @ │ │ │ │ ldrbhi pc, [lr, #576] @ 0x240 @ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmin.s8 d8, d16, d6 │ │ │ │ - subcs r8, r0, #267386880 @ 0xff00000 │ │ │ │ + vmin.s8 d8, d16, d7 │ │ │ │ + subcs r8, r0, #0, 14 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - rsbcs r8, r0, #96, 14 @ 0x1800000 │ │ │ │ + rsbcs r8, r0, #24903680 @ 0x17c0000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #29097984 @ 0x1bc0000 │ │ │ │ + eorcs r8, r0, #28835840 @ 0x1b80000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -r6, asr #20 │ │ │ │ + strtmi sl, [r1], -r8, asr #20 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf8d5fd55 │ │ │ │ + @ instruction: 0xf8d5fd71 │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0x1ca5e62 │ │ │ │ - ldmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + blx 0x1d25e2a │ │ │ │ + ldmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ subpl pc, r2, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ vmlsl.u8 , d4, d1 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r6, ip}^ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - andls r5, fp, r0, lsl #8 │ │ │ │ - bcs 0x20cecc │ │ │ │ + vrsubhn.i16 d21, q2, q0 │ │ │ │ + movwls r1, #36929 @ 0x9041 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vaddw.u8 , q2, d7 │ │ │ │ + movwls r1, #33988 @ 0x84c4 │ │ │ │ + andls r9, fp, r6, lsl #12 │ │ │ │ + bcs 0x20cea4 │ │ │ │ rsbshi pc, r5, #0, 4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ addeq r0, r0, #1610612742 @ 0x60000006 │ │ │ │ strdeq r0, [r3], #-20 @ 0xffffffec │ │ │ │ andseq r0, fp, pc, lsr #32 │ │ │ │ @ instruction: 0xf64a0007 │ │ │ │ - vsubl.s8 q10, d16, d25 │ │ │ │ + vmvn.i32 q10, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - stccs 3, cr0, [r0], {5} │ │ │ │ + vqdmlal.s , d16, d1[1] │ │ │ │ + cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ - strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9c7 │ │ │ │ - @ instruction: 0xf649b9c8 │ │ │ │ + @ instruction: 0xf7fef9c9 │ │ │ │ + @ instruction: 0xf649b9ca │ │ │ │ vsubl.s8 q11, d16, d25 │ │ │ │ @ instruction: 0xf6490205 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ - stccs 3, cr0, [r0], {5} │ │ │ │ + cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ - strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9b3 │ │ │ │ - @ instruction: 0xf649b9b4 │ │ │ │ + @ instruction: 0xf7fef9b5 │ │ │ │ + @ instruction: 0xf649b9b6 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf6490205 │ │ │ │ vqdmlal.s , d16, d1[3] │ │ │ │ - stccs 3, cr0, [r0], {5} │ │ │ │ + cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ - strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef99f │ │ │ │ - blcs 0x3d65c4 │ │ │ │ + @ instruction: 0xf7fef9a1 │ │ │ │ + blcs 0x3d6594 │ │ │ │ stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldrtne pc, [r5], -r6, asr #12 @ │ │ │ │ - ldreq pc, [r2], -r0, asr #5 │ │ │ │ + ldrbteq pc, [r5], #-1606 @ 0xfffff9ba @ │ │ │ │ + ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf6492300 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ movwcc r0, #4613 @ 0x1205 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - svclt 0x0008429c │ │ │ │ - @ instruction: 0xf7f64632 │ │ │ │ - @ instruction: 0xf7fef985 │ │ │ │ - @ instruction: 0xf004b986 │ │ │ │ + svclt 0x0008429e │ │ │ │ + @ instruction: 0xf7f64622 │ │ │ │ + @ instruction: 0xf7fef987 │ │ │ │ + @ instruction: 0xf004b988 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - tstls sl, r3, lsl #6 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - smlalbtne pc, r1, r4, r3 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #-1073741822 @ 0xc0000002 │ │ │ │ - smlabtpl r0, r4, r3, pc @ │ │ │ │ + vaddl.u8 q9, d4, d3 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + stmib sp, {r8, ip, lr}^ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r4, sl, r3, lsl #4 │ │ │ │ + subne pc, r1, r4, asr #7 │ │ │ │ + andls r9, fp, r7, lsl #4 │ │ │ │ tstls r6, r0, lsr #4 │ │ │ │ - blcs 0x45cff4 │ │ │ │ - blcs 0x3dc040 │ │ │ │ - bcs 0x3d7bc8 │ │ │ │ + blcs 0x45cfbc │ │ │ │ + blcs 0x3dc008 │ │ │ │ + bcs 0x3d7b90 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ mrrcne 3, 0, r2, ip, cr0 │ │ │ │ @ instruction: 0xf649b319 │ │ │ │ vmlal.s q10, d0, d1[5] │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fefa0f │ │ │ │ - @ instruction: 0xf649b95c │ │ │ │ + @ instruction: 0xf7fefa11 │ │ │ │ + @ instruction: 0xf649b95e │ │ │ │ vsubl.s8 q11, d16, d25 │ │ │ │ @ instruction: 0xf6490205 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ stmdbcs r0, {r0, r2, r8, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9fb │ │ │ │ - stmdbcs r0, {r3, r6, r8, fp, ip, sp, pc} │ │ │ │ - stclge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf7fef9fd │ │ │ │ + stmdbcs r0, {r1, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldclge 4, cr15, [r1], {126} @ 0x7e │ │ │ │ @ instruction: 0xf6462401 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ bfi r0, r2, #4, #23 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ addsmi sp, r3, #95 @ 0x5f │ │ │ │ cmpphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - stmdbge sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ strbne pc, [r1], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0002e02 │ │ │ │ - cdpcs 6, 0, cr8, cr3, cr15, {7} │ │ │ │ - strhi pc, [pc, -r0] │ │ │ │ + cdpcs 6, 0, cr8, cr3, cr14, {7} │ │ │ │ + strhi pc, [lr, -r0] │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ - eoreq r8, r7, #24, 14 @ 0x600000 │ │ │ │ - ldrhi pc, [r7, -r0, lsl #2]! │ │ │ │ + eoreq r8, r7, #6029312 @ 0x5c0000 │ │ │ │ + ldrhi pc, [r6, -r0, lsl #2]! │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + rsceq r9, r6, #1879048192 @ 0x70000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r8, #603979776 @ 0x24000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsceq r9, r6, #8, 4 @ 0x80000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #402653184 @ 0x18000000 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf53e9307 │ │ │ │ - stmdbge r6, {r4, r6, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf53e9306 │ │ │ │ + stmdbge r6, {r1, r4, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefded │ │ │ │ - @ instruction: 0xf004b911 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - eoreq r3, r6, #201326592 @ 0xc000000 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fefdef │ │ │ │ + vorr.i16 d27, #195 @ 0x00c3 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + eoreq r0, r6, #1006632960 @ 0x3c000000 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - movwls r1, #41537 @ 0xa241 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - movwls r9, #25099 @ 0x620b │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subpl pc, r9, #73400320 @ 0x4600000 │ │ │ │ + addmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9a3 │ │ │ │ - @ instruction: 0xf649b8f0 │ │ │ │ + @ instruction: 0xf7fef9a5 │ │ │ │ + @ instruction: 0xf649b8f2 │ │ │ │ vsra.s64 q10, , #64 │ │ │ │ @ instruction: 0xf6490105 │ │ │ │ vmlal.s , d16, d1[3] │ │ │ │ - blcs 0x688c8 │ │ │ │ + blcs 0x68890 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef98f │ │ │ │ - @ instruction: 0xf004b8dc │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ + @ instruction: 0xf7fef991 │ │ │ │ + @ instruction: 0xf004b8de │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ stmib sp, {r9, sl, ip, lr}^ │ │ │ │ - strls r3, [r6], -r8, lsl #4 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #671088640 @ 0x28000000 │ │ │ │ + vsubw.u8 q9, q2, d8 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubw.u8 q11, q2, d6 │ │ │ │ + movwls r2, #41731 @ 0xa303 │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf414930b │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ ldrbmi pc, [r9, -r9, asr #12] @ │ │ │ │ streq pc, [r5, -r0, asr #5] │ │ │ │ sbcmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef967 │ │ │ │ - @ instruction: 0xf64ab8b4 │ │ │ │ - vsubl.s8 q10, d16, d25 │ │ │ │ + @ instruction: 0xf7fef969 │ │ │ │ + @ instruction: 0xf64ab8b6 │ │ │ │ + vmvn.i32 q10, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vqdmlal.s , d16, d1[1] │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef953 │ │ │ │ - addcs fp, r0, #160, 16 @ 0xa00000 │ │ │ │ + @ instruction: 0xf7fef955 │ │ │ │ + addcs fp, r0, #10616832 @ 0xa20000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf3c4a8d4 │ │ │ │ + @ instruction: 0xf3c4a8d6 │ │ │ │ strtmi r1, [r1], -r1, asr #12 │ │ │ │ cdpcs 8, 0, cr10, cr2, cr6, {0} │ │ │ │ addhi pc, r1, #0 │ │ │ │ @ instruction: 0xf0002e03 │ │ │ │ mcrcs 2, 0, r8, cr1, cr11, {4} │ │ │ │ adcshi pc, r4, #0 │ │ │ │ - blx 0xff0a6136 │ │ │ │ + blx 0xff7a60fe │ │ │ │ @ instruction: 0xf1000224 │ │ │ │ andcs r8, r1, #44, 6 @ 0xb0000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff8cf7f5 │ │ │ │ - stmlt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xff8ef7f5 │ │ │ │ + stmlt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ andcs pc, r3, r4, asr #7 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - strpl pc, [r0], -r4, asr #7 │ │ │ │ - eoreq r9, r7, #-1879048192 @ 0x90000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + eoreq r9, r7, #1073741826 @ 0x40000002 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ andls r9, r8, #10 │ │ │ │ subne pc, r1, r4, asr #7 │ │ │ │ - andls r9, fp, r7, lsl #2 │ │ │ │ - strle r9, [ip], #-1542 @ 0xfffff9fa │ │ │ │ + strls r9, [r6], -r7, lsl #2 │ │ │ │ + strle r9, [ip], #-11 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subcc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + addcs pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef913 │ │ │ │ - bcs 0x3d6344 │ │ │ │ + @ instruction: 0xf7fef915 │ │ │ │ + bcs 0x3d6314 │ │ │ │ stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldrtne pc, [r5], #-1606 @ 0xfffff9ba @ │ │ │ │ + ldrbteq pc, [r5], #-1606 @ 0xfffff9ba @ │ │ │ │ ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ subspl pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8faf7f6 │ │ │ │ - stmdalt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8fcf7f6 │ │ │ │ + stmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfeba61c6 │ │ │ │ + blx 0xff2a618e │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andle r4, lr, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage r3!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r5!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fef9a1 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef9a3 │ │ │ │ + stmdbge r6, {r4, r5, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fef8d5 │ │ │ │ - strtmi fp, [r1], -r9, lsr #16 │ │ │ │ + @ instruction: 0xf7fef8d7 │ │ │ │ + strtmi fp, [r1], -fp, lsr #16 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffb8d │ │ │ │ + @ instruction: 0xf44ffba9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ addshi pc, sl, r0 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fef981 │ │ │ │ - strtmi fp, [r1], -lr, lsl #16 │ │ │ │ + @ instruction: 0xf7fef983 │ │ │ │ + @ instruction: 0x4621b810 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffb73 │ │ │ │ + @ instruction: 0xf44ffb8f │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d00e │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a83a │ │ │ │ + @ instruction: 0xf8d5a83c │ │ │ │ ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf968f7f7 │ │ │ │ - svclt 0x00f5f7fd │ │ │ │ + @ instruction: 0xf96af7f7 │ │ │ │ + svclt 0x00f7f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1d2627c │ │ │ │ - svclt 0x00f0f7fd │ │ │ │ + blx 0x1da6244 │ │ │ │ + svclt 0x00f2f7fd │ │ │ │ subsmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ bicmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - svclt 0x00182c00 │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - strtmi r2, [r8], -r1, lsl #8 │ │ │ │ + svclt 0x00182e00 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xffdaf7f5 │ │ │ │ - svclt 0x00dbf7fd │ │ │ │ + @ instruction: 0xffdcf7f5 │ │ │ │ + svclt 0x00ddf7fd │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ andsle r2, sp, r2, lsl #22 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc97dc │ │ │ │ - strbhi pc, [sl, #-0] @ │ │ │ │ + blcs 0xc97a0 │ │ │ │ + strbhi pc, [r9, #-0] @ │ │ │ │ @ instruction: 0xf1000222 │ │ │ │ - vorr.i32 q12, #13041664 @ 0x00c70000 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf0048556 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r3, r7, #201326592 @ 0xc000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ - rsceq r9, r3, #469762048 @ 0x1c000000 │ │ │ │ - svcge 0x00f9f53d │ │ │ │ + rsceq r9, r3, #402653184 @ 0x18000000 │ │ │ │ + svcge 0x00fbf53d │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr2, cr4, {7} │ │ │ │ - svclt 0x00baf7fd │ │ │ │ + mrc2 7, 1, pc, cr4, cr4, {7} │ │ │ │ + svclt 0x00bcf7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x16262e2 │ │ │ │ + blx 0x1d262aa │ │ │ │ @ instruction: 0xf57d02e6 │ │ │ │ - stmdbge r6, {r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf8bb │ │ │ │ - @ instruction: 0xf5b3bfac │ │ │ │ + @ instruction: 0xf7fdf8bd │ │ │ │ + @ instruction: 0xf5b3bfae │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - vqrdmlsh.s q13, q10, d2[4] │ │ │ │ - @ instruction: 0xf00412c4 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - movwcs r3, #515 @ 0x203 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - @ instruction: 0xf4145300 │ │ │ │ + @ instruction: 0xf004afe4 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + vmla.f , q2, d1[0] │ │ │ │ + movwls r3, #37379 @ 0x9203 │ │ │ │ + movwcs r9, #267 @ 0x10b │ │ │ │ + bicne pc, r4, r4, asr #7 │ │ │ │ + andls r9, r7, #8, 6 @ 0x20000000 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf414910a │ │ │ │ movwls r0, #25758 @ 0x649e │ │ │ │ - strhi pc, [r8, #-0]! │ │ │ │ + strhi pc, [r7, #-0]! │ │ │ │ svceq 0x0080f5b4 │ │ │ │ - svcge 0x00c9f47d │ │ │ │ + svcge 0x00cbf47d │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 q11, d0, d25 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xffeef7f5 │ │ │ │ - svclt 0x0083f7fd │ │ │ │ + @ instruction: 0xfff0f7f5 │ │ │ │ + svclt 0x0085f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf868f7fc │ │ │ │ - svclt 0x007ef7fd │ │ │ │ - strtmi r2, [r3], -r1, lsl #12 │ │ │ │ + @ instruction: 0xf86af7fc │ │ │ │ + svclt 0x0080f7fd │ │ │ │ + ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subpl pc, r9, #73400320 @ 0x4600000 │ │ │ │ + addmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f59600 │ │ │ │ - @ instruction: 0xf7fdff6f │ │ │ │ - @ instruction: 0x2601bf70 │ │ │ │ - stmdbge r6, {r0, r1, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdff71 │ │ │ │ + strcs fp, [r1], #-3954 @ 0xfffff08e │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ - @ instruction: 0x96000212 │ │ │ │ - @ instruction: 0xff62f7f5 │ │ │ │ - svclt 0x0063f7fd │ │ │ │ + vsubl.s8 q9, d16, d5 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xff64f7f5 │ │ │ │ + svclt 0x0065f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr8, cr13, {7} @ │ │ │ │ - svclt 0x005df7fd │ │ │ │ + mcr2 7, 0, pc, cr10, cr13, {7} @ │ │ │ │ + svclt 0x005ff7fd │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ vhadd.s8 d13, d0, d20 │ │ │ │ - blcs 0x899a8 │ │ │ │ - ldrhi pc, [r7] │ │ │ │ - @ instruction: 0xf10002e3 │ │ │ │ - vst1.16 {d8-d10}, [r4 :256]! │ │ │ │ - blcs 0x18811c0 │ │ │ │ - ldrhi pc, [r7], r0 │ │ │ │ + blcs 0x8996c │ │ │ │ + ldrhi pc, [r6] │ │ │ │ + @ instruction: 0xf10002e1 │ │ │ │ + vst1.16 {d8-d10}, [r4 :256], ip │ │ │ │ + blcs 0x1881188 │ │ │ │ + ldrhi pc, [r6], r0 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strthi pc, [r8], r0 │ │ │ │ + strthi pc, [r7], r0 │ │ │ │ @ instruction: 0xf47d2b40 │ │ │ │ - movwcs sl, #8062 @ 0x1f7e │ │ │ │ + movwcs sl, #8064 @ 0x1f80 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x68408 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ - blx 0xfe2263ea │ │ │ │ - svclt 0x0034f7fd │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0x683d0 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-1288 @ 0xfffffaf8 │ │ │ │ + blx 0xfe2a63b2 │ │ │ │ + svclt 0x0036f7fd │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - strtmi r9, [r8], -r0, lsl #4 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf004a906 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - andseq pc, r5, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ + vhsub.s8 d25, d7, d0 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + movwls r2, #25859 @ 0x6503 │ │ │ │ strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [fp], #-774 @ 0xfffffcfa │ │ │ │ - @ instruction: 0xffc8f7f5 │ │ │ │ - svclt 0x0015f7fd │ │ │ │ + strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xffcaf7f5 │ │ │ │ + svclt 0x0017f7fd │ │ │ │ rsceq r0, r0, #1605632 @ 0x188000 │ │ │ │ @ instruction: 0xf002d418 │ │ │ │ - bcs 0x228c80 │ │ │ │ - svcge 0x0047f63d │ │ │ │ + bcs 0x228c48 │ │ │ │ + svcge 0x0049f63d │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andeq r8, r6, sp, lsl r6 │ │ │ │ - strdeq r6, [r6], -r3 │ │ │ │ - ldrdeq r8, [r6], -r9 │ │ │ │ - strdeq r6, [r6], -r3 │ │ │ │ - andeq r8, r6, r9, ror r5 │ │ │ │ - andeq r8, r6, sp, lsr r5 │ │ │ │ - andeq r8, r6, pc, lsl #10 │ │ │ │ - ldrdeq r8, [r6], -r9 │ │ │ │ + andeq r8, r6, r5, ror #11 │ │ │ │ + @ instruction: 0x000662bf │ │ │ │ + andeq r8, r6, r1, lsr #11 │ │ │ │ + @ instruction: 0x000662bf │ │ │ │ + andeq r8, r6, r1, asr #10 │ │ │ │ + andeq r8, r6, r5, lsl #10 │ │ │ │ + ldrdeq r8, [r6], -r7 │ │ │ │ + andeq r8, r6, r1, lsr #9 │ │ │ │ andeq pc, r3, #2 │ │ │ │ - vst1.8 {d25-d28}, [pc], fp │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - vmlal.u q8, d4, d0[0] │ │ │ │ - andcs r1, r1, r4, asr #3 │ │ │ │ - @ instruction: 0xf004910a │ │ │ │ - tstls r9, pc, lsl #2 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ + rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + tstls r9, r1 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ tstls r8, r4, lsl r0 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ @ instruction: 0xf5b4d078 │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - stmdbge r6, {r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmlal.s q10, d0, d1[5] │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - mrc2 7, 6, pc, cr2, cr5, {7} │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ + mrc2 7, 6, pc, cr4, cr5, {7} │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr5, cr13, {7} │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ stmdbge r6, {r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - svclt 0x00489208 │ │ │ │ + svclt 0x00489207 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ - strtmi r3, [r8], -r3, lsl #4 │ │ │ │ - svclt 0x00549209 │ │ │ │ + strtmi r2, [r8], -r3, lsl #4 │ │ │ │ + svclt 0x00549208 │ │ │ │ andcs r4, r2, #27262976 @ 0x1a00000 │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdfee1 │ │ │ │ - @ instruction: 0xf3c4beb9 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf7fdfee3 │ │ │ │ + @ instruction: 0xf004bebb │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r3, r7, #201326592 @ 0xc000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ - @ instruction: 0xf4149307 │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ smlalbble r0, fp, r0, r3 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - mcr2 7, 6, pc, cr10, cr4, {7} @ │ │ │ │ - mcrlt 7, 5, pc, cr2, cr13, {7} @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + mcr2 7, 6, pc, cr12, cr4, {7} @ │ │ │ │ + mcrlt 7, 5, pc, cr4, cr13, {7} @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + movwls r2, #37379 @ 0x9203 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - movwls r3, #25091 @ 0x6203 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ streq pc, [r0], #1044 @ 0x414 │ │ │ │ - svclt 0x00089307 │ │ │ │ - andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ + svclt 0x00089306 │ │ │ │ + andls r2, r8, #67108864 @ 0x4000000 │ │ │ │ strcs fp, [r0], #-3859 @ 0xfffff0ed │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ svclt 0x001c2301 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr2 7, 5, pc, cr12, cr4, {7} @ │ │ │ │ - mcrlt 7, 4, pc, cr4, cr13, {7} @ │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ + mcr2 7, 5, pc, cr14, cr4, {7} @ │ │ │ │ + mcrlt 7, 4, pc, cr6, cr13, {7} @ │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - stmdbge r6, {r3, r9, ip, pc} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r9, #40, 12 @ 0x2800000 │ │ │ │ + stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ svclt 0x000c9300 │ │ │ │ andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - mrc2 7, 4, pc, cr2, cr4, {7} │ │ │ │ - mcrlt 7, 3, pc, cr10, cr13, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr4, cr4, {7} │ │ │ │ + mcrlt 7, 3, pc, cr12, cr13, {7} @ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + vsubl.s8 q9, d16, d5 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - mrc2 7, 2, pc, cr12, cr5, {7} │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr13, cr13, {7} │ │ │ │ + mrc2 7, 2, pc, cr14, cr5, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr15, cr13, {7} │ │ │ │ movwcs r2, #1025 @ 0x401 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - mrc2 7, 3, pc, cr12, cr4, {7} │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr4, cr13, {7} │ │ │ │ + mrc2 7, 3, pc, cr14, cr4, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr6, cr13, {7} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b33203 │ │ │ │ - andls r0, r6, #128, 30 @ 0x200 │ │ │ │ + @ instruction: 0xf5b34203 │ │ │ │ + andls r0, r7, #128, 30 @ 0x200 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ vhadd.s8 d13, d0, d23 │ │ │ │ - blcs 0x8959c │ │ │ │ - ldrhi pc, [sl], #-0 │ │ │ │ + blcs 0x89560 │ │ │ │ + ldrhi pc, [r9], #-0 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr3, cr13, {3} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr5, cr13, {3} │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + ldc2 7, cr15, [r8], {244} @ 0xf4 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr4, cr13, {7} │ │ │ │ movwvs pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b384de │ │ │ │ + @ instruction: 0xf5b384dd │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - blmi 0xfec53fbc │ │ │ │ - blls 0x4426a0 │ │ │ │ + blmi 0xfec53f8c │ │ │ │ + blls 0x442668 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ - @ instruction: 0x4628a9f7 │ │ │ │ + @ instruction: 0x4628a9f6 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ - movwcs fp, #10465 @ 0x28e1 │ │ │ │ + movwcs fp, #10467 @ 0x28e3 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfbf7 │ │ │ │ - @ instruction: 0xf7f2be13 │ │ │ │ - vst2.16 {d31,d33}, [pc :256], r9 │ │ │ │ + @ instruction: 0xf7fdfbf9 │ │ │ │ + @ instruction: 0xf7f2be15 │ │ │ │ + vst2.32 {d31,d33}, [pc :64], r5 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 2, pc, cr1, cr13, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr3, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldmdble r6!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113c30 │ │ │ │ + blcc 0x1113bf8 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r1, r3, r4, r5, r7, pc}^ @ │ │ │ │ ldclt 0, cr15, [ip], #12 │ │ │ │ cdplt 0, 11, cr12, cr14, cr0, {6} │ │ │ │ - @ instruction: 0xf95cf7f2 │ │ │ │ + @ instruction: 0xf978f7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae24 │ │ │ │ - blcs 0x6b48d4 │ │ │ │ + @ instruction: 0xf8d5ae26 │ │ │ │ + blcs 0x6b489c │ │ │ │ @ instruction: 0xf1a3d93b │ │ │ │ - bcs 0x228fbc │ │ │ │ + bcs 0x228f84 │ │ │ │ stclge 6, cr15, [sp, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1b73cc │ │ │ │ + blcs 0x1b7394 │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ - bmi 0x13246d8 │ │ │ │ + bmi 0x13246a0 │ │ │ │ cdpmi 8, 4, cr4, cr14, cr8, {2} │ │ │ │ - @ instruction: 0xf940f7f2 │ │ │ │ + @ instruction: 0xf95cf7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andsle r4, r5, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 0, pc, cr7, cr13, {3} @ │ │ │ │ + mcrge 4, 0, pc, cr9, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldmdble r4!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113bbc │ │ │ │ + blcc 0x1113b84 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r2, r3, r7, pc}^ @ │ │ │ │ stchi 0, cr15, [ip], {3} │ │ │ │ cdphi 8, 8, cr8, cr14, cr8, {4} │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ stmdble sl, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ @ instruction: 0xf63e2b07 │ │ │ │ - bcc 0x1113b98 │ │ │ │ + bcc 0x1113b60 │ │ │ │ ldmdale r0, {r0, r2, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ @ instruction: 0x37373f3f │ │ │ │ - blcs 0x4444ec │ │ │ │ + blcs 0x4444b4 │ │ │ │ ldcge 6, cr15, [r3, #-504] @ 0xfffffe08 │ │ │ │ - blx 0xf0f3c │ │ │ │ + blx 0xf0f04 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ tstle r0, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ stcge 4, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff07 │ │ │ │ - movwcs fp, #19860 @ 0x4d94 │ │ │ │ + @ instruction: 0xf7fdff09 │ │ │ │ + movwcs fp, #19862 @ 0x4d96 │ │ │ │ movwcs lr, #10230 @ 0x27f6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ movwcs lr, #26610 @ 0x67f2 │ │ │ │ - blcs 0x46272c │ │ │ │ + blcs 0x4626f4 │ │ │ │ ldclge 6, cr15, [r5], #504 @ 0x1f8 │ │ │ │ - blx 0xf0f78 │ │ │ │ + blx 0xf0f40 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ smlaltble r0, r2, sl, pc @ │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ stclge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfee9 │ │ │ │ - movwcs fp, #19830 @ 0x4d76 │ │ │ │ + @ instruction: 0xf7fdfeeb │ │ │ │ + movwcs fp, #19832 @ 0x4d78 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff87 │ │ │ │ - movwcs fp, #11631 @ 0x2d6f │ │ │ │ - bcs 0x462784 │ │ │ │ + @ instruction: 0xf7fdff89 │ │ │ │ + movwcs fp, #11633 @ 0x2d71 │ │ │ │ + bcs 0x46274c │ │ │ │ ldclge 6, cr15, [r5], {126} @ 0x7e │ │ │ │ @ instruction: 0xf4164096 │ │ │ │ mvnle r0, sl, lsr #31 │ │ │ │ svcvc 0x0060f016 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ @ instruction: 0xf7fed1ea │ │ │ │ movwcs fp, #3274 @ 0xcca │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfb9d │ │ │ │ - blcs 0x457d2c │ │ │ │ + @ instruction: 0xf7fdfb9f │ │ │ │ + blcs 0x457cfc │ │ │ │ ldcge 6, cr15, [sp], #504 @ 0x1f8 │ │ │ │ @ instruction: 0xf416409e │ │ │ │ tstle r8, sl, lsr #31 │ │ │ │ svcvc 0x0060f016 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ ldcge 4, cr15, [r3], #248 @ 0xf8 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfeb3 │ │ │ │ - movwcs fp, #3392 @ 0xd40 │ │ │ │ + @ instruction: 0xf7fdfeb5 │ │ │ │ + movwcs fp, #3394 @ 0xd42 │ │ │ │ movwcs lr, #26560 @ 0x67c0 │ │ │ │ movwcs lr, #10182 @ 0x27c6 │ │ │ │ movwcs lr, #26556 @ 0x67bc │ │ │ │ movwcs lr, #18362 @ 0x47ba │ │ │ │ movwcs lr, #18360 @ 0x47b8 │ │ │ │ movwcs lr, #2028 @ 0x7ec │ │ │ │ movwcs lr, #10218 @ 0x27ea │ │ │ │ movwcs lr, #26600 @ 0x67e8 │ │ │ │ addsmi lr, r3, #60293120 @ 0x3980000 │ │ │ │ - stclge 4, cr15, [r5, #-500]! @ 0xfffffe0c │ │ │ │ + stclge 4, cr15, [r7, #-500]! @ 0xfffffe0c │ │ │ │ vqdmlal.s q9, d0, d0[4] │ │ │ │ - b 0x169474 │ │ │ │ + b 0x16943c │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ - vqshl.s8 d8, d11, d0 │ │ │ │ - bcs 0x1089a90 │ │ │ │ - strbhi pc, [r2], #0 @ │ │ │ │ - strbthi pc, [sl], #512 @ 0x200 @ │ │ │ │ + vqshl.s8 d8, d10, d0 │ │ │ │ + bcs 0x1089a54 │ │ │ │ + strbhi pc, [r1], #0 @ │ │ │ │ + strbthi pc, [r9], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0x462184f4 │ │ │ │ + @ instruction: 0x462184f3 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf817 │ │ │ │ - @ instruction: 0xf404bd0f │ │ │ │ + @ instruction: 0xf7fdf819 │ │ │ │ + @ instruction: 0xf404bd11 │ │ │ │ @ instruction: 0xf5b20220 │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ - bcs 0x9ea2c │ │ │ │ + bcs 0x9e9f4 │ │ │ │ addhi pc, sl, r0 │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf10002e0 │ │ │ │ - blcs 0x108ec0 │ │ │ │ - @ instruction: 0x81a6f000 │ │ │ │ + @ instruction: 0xf10002e1 │ │ │ │ + blcs 0x108e8c │ │ │ │ + @ instruction: 0x81a7f000 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc8f68 │ │ │ │ + blcs 0xc8f34 │ │ │ │ vst1.8 {d25-d28}, [pc], r6 │ │ │ │ vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ @ instruction: 0xf000030f │ │ │ │ - @ instruction: 0x43a381b8 │ │ │ │ - stcge 4, cr15, [r7, #-500]! @ 0xfffffe0c │ │ │ │ + @ instruction: 0x43a381b9 │ │ │ │ + stcge 4, cr15, [r9, #-500]! @ 0xfffffe0c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ - stcllt 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ + stcllt 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - strtmi r9, [r8], -r0, lsl #4 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf004a906 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - subsmi pc, sp, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ + @ instruction: 0xf6469200 │ │ │ │ + vrshr.s64 d19, d13, #64 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + movwls r2, #25859 @ 0x6503 │ │ │ │ strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [fp], #-774 @ 0xfffffcfa │ │ │ │ - ldc2l 7, cr15, [ip, #-980]! @ 0xfffffc2c │ │ │ │ - stcllt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ + strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ + ldc2l 7, cr15, [lr, #-980]! @ 0xfffffc2c │ │ │ │ + stcllt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ - streq lr, [r2], -r4, lsl #20 │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc lr, [r7], -sp, asr #19 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vst2.8 {d9-d12}, [r4], r6 │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, sp}^ │ │ │ │ + vrsubhn.i16 d19, q2, │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vst2.8 {d1-d4}, [r4], r9 │ │ │ │ @ instruction: 0xf5b30320 │ │ │ │ andsle r0, r5, r0, lsl #30 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - stclge 4, cr15, [fp], #500 @ 0x1f4 │ │ │ │ + stclge 4, cr15, [sp], #500 @ 0x1f4 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - @ instruction: 0xf57d06db │ │ │ │ - @ instruction: 0xf014ace6 │ │ │ │ + @ instruction: 0xf57d06da │ │ │ │ + @ instruction: 0xf014ace8 │ │ │ │ @ instruction: 0xf47e0301 │ │ │ │ - andcs sl, r3, #3276800 @ 0x320000 │ │ │ │ + andcs sl, r3, #52, 16 @ 0x340000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ strls r3, [r9], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf818f7fd │ │ │ │ - ldclt 7, cr15, [pc], {253} @ 0xfd │ │ │ │ + @ instruction: 0xf81af7fd │ │ │ │ + stclt 7, cr15, [r1], #1012 @ 0x3f4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xa26940 │ │ │ │ - ldclt 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + blx 0xaa6908 │ │ │ │ + ldclt 7, cr15, [ip], {253} @ 0xfd │ │ │ │ svceq 0x0020f5b2 │ │ │ │ - stclge 4, cr15, [pc], {125} @ 0x7d │ │ │ │ + ldclge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r9, r9, #469762048 @ 0x1c000000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf414930a │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ @ instruction: 0xf3c42f70 │ │ │ │ - andls r1, r8, #67108865 @ 0x4000001 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - movwls r5, #25344 @ 0x6300 │ │ │ │ - ldcge 4, cr15, [fp], #500 @ 0x1f4 │ │ │ │ + andls r2, r8, #201326592 @ 0xc000000 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r1, #45889 @ 0xb341 │ │ │ │ + ldcge 4, cr15, [sp], #500 @ 0x1f4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfe1a697c │ │ │ │ - ldcllt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ + blx 0xfe226944 │ │ │ │ + ldcllt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - @ instruction: 0xf10002e6 │ │ │ │ - blcs 0x108c84 │ │ │ │ - sbcshi pc, r5, r0 │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + blcs 0x108c50 │ │ │ │ + sbcshi pc, r6, r0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - beq 0x953c4c │ │ │ │ + beq 0x953c1c │ │ │ │ smullscs pc, r1, r5, r8 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x689ac │ │ │ │ - bcs 0x68e1c │ │ │ │ + streq pc, [pc], #-4 @ 0x68974 │ │ │ │ + bcs 0x68de4 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ eorscs r4, ip, #112, 4 │ │ │ │ @ instruction: 0x4323b29b │ │ │ │ addsmi r9, r3, #402653184 @ 0x18000000 │ │ │ │ - svcge 0x00e9f47d │ │ │ │ - blcs 0x84674 │ │ │ │ - msrhi CPSR_fs, r0, asr #32 │ │ │ │ + svcge 0x00ebf47d │ │ │ │ + blcs 0x8463c │ │ │ │ + msrhi CPSR_fsc, r0, asr #32 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ef6bd9 │ │ │ │ - stclvs 15, cr15, [fp, #-252]! @ 0xffffff04 │ │ │ │ + stclvs 15, cr15, [fp, #-364]! @ 0xfffffe94 │ │ │ │ andscs r6, r0, fp, lsr #11 │ │ │ │ - blx 0xff5269ae │ │ │ │ + blx 0xffc26976 │ │ │ │ rscvs r2, fp, r2, lsl #6 │ │ │ │ - mcrrlt 7, 15, pc, r9, cr13 @ │ │ │ │ + mcrrlt 7, 15, pc, fp, cr13 @ │ │ │ │ andsle r2, fp, r0, ror #22 │ │ │ │ - blcs 0x89ea88 │ │ │ │ - blcs 0x109cbb4 │ │ │ │ - blcs 0x9cbf0 │ │ │ │ - ldclge 4, cr15, [r9], #-500 @ 0xfffffe0c │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + blcs 0x89ea50 │ │ │ │ + blcs 0x109cb80 │ │ │ │ + blcs 0x9cbbc │ │ │ │ + ldclge 4, cr15, [fp], #-500 @ 0xfffffe0c │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x0020f414 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf47d9306 │ │ │ │ - rsccs sl, r2, #108, 24 @ 0x6c00 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf47d9308 │ │ │ │ + rsccs sl, r2, #28160 @ 0x6e00 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x4269fc │ │ │ │ - stclt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ + blx 0x4a69c4 │ │ │ │ + stclt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff74f7f1 │ │ │ │ + @ instruction: 0xff90f7f1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [r4], #-1012 @ 0xfffffc0c │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - @ instruction: 0xf5b3d02b │ │ │ │ + @ instruction: 0xf5b3d02c │ │ │ │ @ instruction: 0xf47d6f60 │ │ │ │ - andcs sl, pc, #84, 24 @ 0x5400 │ │ │ │ - b 0x171654 │ │ │ │ - stmib sp, {r1, r9, sl}^ │ │ │ │ - vsubw.u8 q9, q2, d9 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ + vmov.i32 q13, #50943 @ 0x0000c6ff │ │ │ │ + @ instruction: 0xf0043303 │ │ │ │ + @ instruction: 0xf04f060f │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ vrsubhn.i16 d19, q2, │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - @ instruction: 0xf5b3d03c │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf8d5ac3e │ │ │ │ - cmpeq r9, r8, asr #1 │ │ │ │ - ldcge 5, cr15, [r9], #-500 @ 0xfffffe0c │ │ │ │ - @ instruction: 0xf53d07e2 │ │ │ │ - movwcs sl, #8070 @ 0x1f86 │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - ldrmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf7fc9609 │ │ │ │ - @ instruction: 0xf7fdff6b │ │ │ │ - @ instruction: 0xf004bbf2 │ │ │ │ - andcs r0, pc, #1006632960 @ 0x3c000000 │ │ │ │ - movwcs r9, #775 @ 0x307 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vst2.8 {d12-d15}, [r4], r9 │ │ │ │ + @ instruction: 0xf5b30320 │ │ │ │ + eorsle r0, ip, r0, lsl #30 │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + ldcge 4, cr15, [pc], #-500 @ 0x68850 │ │ │ │ + ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ + @ instruction: 0xf57d015f │ │ │ │ + @ instruction: 0x07e0ac3a │ │ │ │ + svcge 0x0087f53d │ │ │ │ + andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0x9609441e │ │ │ │ + @ instruction: 0xff6cf7fc │ │ │ │ + bllt 0xffd66a5c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + movwcs r2, #527 @ 0x20f │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ moveq pc, #192, 4 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf47d9406 │ │ │ │ - andcs sl, r2, #5632 @ 0x1600 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1ba6ac6 │ │ │ │ - bllt 0xff626acc │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff1ef7f1 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mcr2 7, 2, pc, cr14, cr6, {7} @ │ │ │ │ - bllt 0xff3a6ae0 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf932f7fd │ │ │ │ - bllt 0xff226aec │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff0ef7f1 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2l 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ - bllt 0xfefa6b00 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - @ instruction: 0xf4142203 │ │ │ │ - andls r4, sl, #112, 8 @ 0x70000000 │ │ │ │ - blge 0xff965d24 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subcc pc, r5, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfc51 │ │ │ │ - @ instruction: 0xf004bb9e │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r3, #33283 @ 0x8203 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29190 @ 0x7206 │ │ │ │ - cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - blge 0xff365d54 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdffdd │ │ │ │ - @ instruction: 0xf3c4bb8b │ │ │ │ - andcs r3, pc, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #775 @ 0x307 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - vsubw.s8 q9, q0, d15 │ │ │ │ - vsubw.s8 q8, q8, d16 │ │ │ │ - eormi r0, r3, r0, lsl #5 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r4, [r6], #-659 @ 0xfffffd6d │ │ │ │ - blge 0xfece5d88 │ │ │ │ + ldcge 4, cr15, [r7], {125} @ 0x7d │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfb69 │ │ │ │ - andls fp, r9, #115712 @ 0x1c400 │ │ │ │ - movwls r2, #45568 @ 0xb200 │ │ │ │ - andls r2, r8, #67108864 @ 0x4000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf7fdfb6d │ │ │ │ + @ instruction: 0x4621bbd7 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfe4f │ │ │ │ + stmdbge r6, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fd4628 │ │ │ │ + @ instruction: 0xf7fdf933 │ │ │ │ + strtmi fp, [r1], -r7, asr #23 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + stmdbge r6, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fdfc69 │ │ │ │ + andcs fp, r0, #193536 @ 0x2f400 │ │ │ │ + @ instruction: 0xf004930b │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + vsubw.u8 q9, q2, d8 │ │ │ │ + movwcs r4, #4611 @ 0x1203 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ @ instruction: 0xf47d920a │ │ │ │ - stmdbge r6, {r1, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ + vsubl.s8 q9, d16, d5 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - stc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ - bllt 0x15e6bcc │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf4141306 │ │ │ │ + mrrc2 7, 15, pc, r2, cr5 @ │ │ │ │ + bllt 0xfe866b04 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - ldrmi sl, [sl], -r4, lsl #23 │ │ │ │ + andcs sl, r1, #204, 22 @ 0x33000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff96f7f3 │ │ │ │ - bllt 0x11a6bf0 │ │ │ │ - stmdbge r6, {r0, r1, r5, r9, fp} │ │ │ │ - tsteq fp, r8, lsr #12 │ │ │ │ - tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ - @ instruction: 0xf7f29306 │ │ │ │ - @ instruction: 0xf7fdfcbf │ │ │ │ - @ instruction: 0x43a3bb39 │ │ │ │ - blge 0x1c65e0c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff3a6bea │ │ │ │ - bllt 0xca6c18 │ │ │ │ - subsne r6, fp, r8, ror #30 │ │ │ │ - andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf9e4f0ba │ │ │ │ - orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ - orrscs pc, r5, #192, 4 │ │ │ │ - andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf0bf6819 │ │ │ │ - strb pc, [r3], r3, lsl #29 @ │ │ │ │ - rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - mlasle r0, r3, r2, r4 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xffdef7f3 │ │ │ │ + bllt 0xfe3a6b2c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + movwcs r2, #527 @ 0x20f │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + vsubw.s8 q9, q0, d15 │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ + eormi r0, r3, r0, lsl #5 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - vldr d10, [pc, #304] @ 0x68d90 │ │ │ │ - andcs r7, pc, #203776 @ 0x31c00 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - vaddl.s8 q9, d0, d15 │ │ │ │ - b 0x168e70 │ │ │ │ - vaddw.u8 q8, q2, d2 │ │ │ │ - bleq 0x936484 │ │ │ │ - vsubl.u8 q10, d20, d1 │ │ │ │ - strls r4, [r7], -r3, lsl #8 │ │ │ │ - stc 4, cr9, [sp, #24] │ │ │ │ - subsle r7, r3, r8, lsl #22 │ │ │ │ - @ instruction: 0xf47d4291 │ │ │ │ - @ instruction: 0xf8d5ab34 │ │ │ │ - ldrbeq r2, [r0], r8, asr #1 │ │ │ │ - blge 0xc6628c │ │ │ │ + andcs sl, r2, #182272 @ 0x2c800 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0x1b26b5a │ │ │ │ + bllt 0x1d26b60 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r4, #45571 @ 0xb203 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + andcs r3, r0, #1610612736 @ 0x60000000 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf4142203 │ │ │ │ + andls r4, sl, #112, 8 @ 0x70000000 │ │ │ │ + blge 0xfe765d80 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + addmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfc09 │ │ │ │ + vorr.i16 , #50688 @ 0xc600 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + andls r4, r8, #-1073741824 @ 0xc0000000 │ │ │ │ + smlabtcc r6, sp, r9, lr │ │ │ │ + cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + blge 0xfe1e5dac │ │ │ │ + stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdff97 │ │ │ │ + beq 0x9578dc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ + movwls r4, #25363 @ 0x6313 │ │ │ │ + stc2l 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ + bllt 0xf26bd0 │ │ │ │ + @ instruction: 0xf47d43a3 │ │ │ │ + stmdbge r6, {r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f24628 │ │ │ │ + @ instruction: 0xf7fdfbcd │ │ │ │ + svcvs 0x0068bb31 │ │ │ │ + b 0x112cd60 │ │ │ │ + @ instruction: 0xf0ba1000 │ │ │ │ + @ instruction: 0xf646f99f │ │ │ │ + vrsra.s64 d23, d0, #64 │ │ │ │ + vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ + ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ + mrc2 0, 1, pc, cr14, cr15, {5} │ │ │ │ + vst1.64 {d30-d32}, [pc], r2 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + vst4.8 {d29-d32}, [pc :128] │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + blge 0x13e5e1c │ │ │ │ + blvc 0xff2242a8 │ │ │ │ + vsubl.s8 q9, d0, d15 │ │ │ │ + vsubl.u8 q8, d20, d16 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + tstcs pc, r3, lsl #12 │ │ │ │ + orreq pc, r0, r0, asr #5 │ │ │ │ + strcc lr, [r6], -sp, asr #19 │ │ │ │ + andsmi r0, r4, r3, lsr #22 │ │ │ │ + stc 2, cr4, [sp, #560] @ 0x230 │ │ │ │ + subsle r7, r2, r8, lsl #22 │ │ │ │ + @ instruction: 0xf47d4294 │ │ │ │ + @ instruction: 0xf8d5ab36 │ │ │ │ + ldrbeq r2, [r4], r8, asr #1 │ │ │ │ + blge 0xce6254 │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr11, cr13, {3} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr13, cr13, {3} │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ strcc r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf7fdfcaf │ │ │ │ - vldr s22, [pc, #928] @ 0x69054 │ │ │ │ - movwcs r7, #64434 @ 0xfbb2 │ │ │ │ + @ instruction: 0xf7fdfcb1 │ │ │ │ + vldr s22, [pc, #936] @ 0x69024 │ │ │ │ + @ instruction: 0xf3c47bb2 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ + movwcs r3, #62982 @ 0xf606 │ │ │ │ moveq pc, #192, 4 │ │ │ │ - vaddw.s8 q9, q0, d15 │ │ │ │ - b 0x1692c4 │ │ │ │ - vsubl.u8 q8, d4, d3 │ │ │ │ - bleq 0x8764d8 │ │ │ │ - vsubl.u8 q10, d20, d10 │ │ │ │ - strls r4, [r7], -r3, lsl #8 │ │ │ │ - stc 4, cr9, [sp, #24] │ │ │ │ - andsle r7, r4, r8, lsl #22 │ │ │ │ - @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0xf8d5ab0a │ │ │ │ - cmpeq pc, r8, asr #1 │ │ │ │ - blge 0x1e62e0 │ │ │ │ - @ instruction: 0xf53d07c4 │ │ │ │ - movwcs sl, #7762 @ 0x1e52 │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - ldrmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf7fdfc85 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + andcs r0, pc, #33792 @ 0x8400 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + addsmi r4, r4, #28 │ │ │ │ + blvc 0x2a42d4 │ │ │ │ + addsmi sp, ip, #20 │ │ │ │ + blge 0x3e5e9c │ │ │ │ + ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ + @ instruction: 0xf57d015b │ │ │ │ + strbeq sl, [pc, r8, lsl #22] │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr5, cr13, {1} │ │ │ │ + andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0x9608441e │ │ │ │ + stc2 7, cr15, [r8], {252} @ 0xfc │ │ │ │ + blt 0xff0e6cc0 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mrc2 7, 0, pc, cr4, cr12, {7} │ │ │ │ + blt 0xfefa6ccc │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + mrc2 7, 0, pc, cr14, cr1, {7} │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfc1f │ │ │ │ + stmdbge r6, {r2, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfe11 │ │ │ │ - @ instruction: 0x4621bab9 │ │ │ │ + @ instruction: 0xf7fdfddf │ │ │ │ + strtmi fp, [r1], -r7, lsr #21 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fe01 │ │ │ │ - andcs r3, r8, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf8d5fe09 │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - ldc2 7, cr15, [ip], {246} @ 0xf6 │ │ │ │ - blt 0xfeae6d24 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ - blt 0xfe9a6d30 │ │ │ │ + stc2 7, cr15, [sl], {246} @ 0xf6 │ │ │ │ + blt 0xfe666d14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r0, r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ + mcr2 7, 2, pc, cr14, cr1, {7} @ │ │ │ │ + @ instruction: 0xf57d02e4 │ │ │ │ + stmdbge r6, {r1, r3, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfc07 │ │ │ │ - @ instruction: 0x4621ba94 │ │ │ │ + @ instruction: 0xf7fdfbcb │ │ │ │ + strtmi fp, [r1], -sl, lsl #21 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + stmdbge r6, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsceq r4, r7, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf7f6d403 │ │ │ │ + @ instruction: 0xf7fdfd93 │ │ │ │ + @ instruction: 0xf7f6ba7f │ │ │ │ + @ instruction: 0xf7fdfb57 │ │ │ │ + @ instruction: 0x4621ba7a │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - rsceq pc, r4, #784 @ 0x310 │ │ │ │ - bge 0xff26635c │ │ │ │ + movwcs pc, #7621 @ 0x1dc5 @ │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdf8b7 │ │ │ │ + bcs 0x45772c │ │ │ │ + bcs 0x3dce78 │ │ │ │ + strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + blx 0xff2a6d64 │ │ │ │ + blt 0x17e6d88 │ │ │ │ + andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + movwcs sl, #10896 @ 0x2a90 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f44628 │ │ │ │ + @ instruction: 0xf7fdf833 │ │ │ │ + strtmi fp, [r1], -pc, asr #20 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + movwcs pc, #3481 @ 0xd99 @ │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdf88b │ │ │ │ + stmdage r6, {r1, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f14621 │ │ │ │ + rsceq pc, r0, #15936 @ 0x3e40 │ │ │ │ + stmdbge r6, {r0, r2, sl, ip, lr, pc} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdfbd7 │ │ │ │ + @ instruction: 0xf8d5ba37 │ │ │ │ + andcs r3, r8, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff2a6d4a │ │ │ │ - blt 0xfe266d68 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 1, pc, cr4, cr1, {7} @ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + blx 0xfe226dcc │ │ │ │ + blt 0xb66dec │ │ │ │ + @ instruction: 0xf47d2b00 │ │ │ │ + strcs sl, [r1], #-3506 @ 0xfffff24e │ │ │ │ + @ instruction: 0x461ae7bd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ - ldc2 7, cr15, [r0, #984] @ 0x3d8 │ │ │ │ - blt 0x1fa6d80 │ │ │ │ - blx 0x15a6d6a │ │ │ │ - blt 0x1e66d88 │ │ │ │ + @ instruction: 0xf804f7f4 │ │ │ │ + blt 0x8a6e04 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r8, #964]! @ 0x3c4 │ │ │ │ - andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ + ldc2l 7, cr15, [r6, #964] @ 0x3c4 │ │ │ │ + ldrle r0, [ip], #-737 @ 0xfffffd1f │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8b4f7f5 │ │ │ │ - blt 0x1b66da0 │ │ │ │ - suble r2, r0, pc, lsl #20 │ │ │ │ - svclt 0x000c2a0d │ │ │ │ - strcs r2, [r1], #-1026 @ 0xfffffbfe │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcseq pc, r5, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfac5 │ │ │ │ - vst1.16 {d27-d28}, [pc :64], sl │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - bge 0xfe3e5fd0 │ │ │ │ - andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf830f7f4 │ │ │ │ - blt 0x13a6de0 │ │ │ │ + mcr2 7, 0, pc, cr6, cr5, {7} @ │ │ │ │ + blt 0x5a6e1c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [ip, #-964]! @ 0xfffffc3c │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ + stc2l 7, cr15, [sl, #964] @ 0x3c4 │ │ │ │ + strle r0, [r5], #-740 @ 0xfffffd1c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf888f7f5 │ │ │ │ - blt 0x1066df8 │ │ │ │ - strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - ldc2l 7, cr15, [ip, #964] @ 0x3c4 │ │ │ │ - strle r0, [r5], #-736 @ 0xfffffd20 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff5a6de6 │ │ │ │ - blt 0xda6e10 │ │ │ │ + ldc2 7, cr15, [r0, #-984] @ 0xfffffc28 │ │ │ │ + blt 0x2a6e34 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r3, r9, sp} │ │ │ │ + stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdfa83 │ │ │ │ - blcs 0x976d4 │ │ │ │ - stcge 4, cr15, [pc, #500]! @ 0x6902c │ │ │ │ - ldr r2, [sp, r1, lsl #8]! │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdf801 │ │ │ │ - @ instruction: 0x4621ba1d │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - rsceq pc, r1, #11840 @ 0x2e40 │ │ │ │ - stmdbge r6, {r2, r3, r4, sl, ip, lr, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfe03 │ │ │ │ - @ instruction: 0x4621ba11 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - rsceq pc, r4, #11072 @ 0x2b40 │ │ │ │ - stmdbge r6, {r0, r2, sl, ip, lr, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfd0d │ │ │ │ - @ instruction: 0xf8d5ba05 │ │ │ │ - ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ + @ instruction: 0xf7fdfa57 │ │ │ │ + @ instruction: 0xf8d5b9fc │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x15a6e64 │ │ │ │ - ldmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdfa49 │ │ │ │ - strtmi fp, [r1], -lr, ror #19 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - movwcs pc, #3359 @ 0xd1f @ │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdf82b │ │ │ │ - @ instruction: 0xf5b3b9e2 │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf004aa18 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf4143303 │ │ │ │ - stmib sp, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ - @ instruction: 0xf04f3208 │ │ │ │ - vsubl.u8 q8, d4, d0 │ │ │ │ - andls r2, r7, #201326592 @ 0xc000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - andls r5, fp, #0, 6 │ │ │ │ - @ instruction: 0xf47d9306 │ │ │ │ - strcs sl, [r1], #-2562 @ 0xfffff5fe │ │ │ │ + blx 0x13a6e40 │ │ │ │ + ldmiblt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + ldc2 7, cr15, [ip, #-964]! @ 0xfffffc3c │ │ │ │ + ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorvs pc, r9, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfafd │ │ │ │ - @ instruction: 0xf3c4b9bc │ │ │ │ - rsceq r1, r1, #268435460 @ 0x10000004 │ │ │ │ - adchi pc, r6, #0, 2 │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x149a18 │ │ │ │ - stmibge fp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, pc, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - stcge 4, cr15, [r0, #504] @ 0x1f8 │ │ │ │ - andslt r4, r1, r8, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xb26f28 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - movwls r2, #33539 @ 0x8303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r7 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - tstcs r0, r0, asr #6 │ │ │ │ + @ instruction: 0xf82ef7f5 │ │ │ │ + stmiblt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + bge 0x766080 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + svccs 0x0070f414 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ + bge 0x1e60ac │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + blx 0xa6ea2 │ │ │ │ + ldmiblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + bcs 0x109978 │ │ │ │ + sbchi pc, r0, #0 │ │ │ │ + @ instruction: 0xf47d2a03 │ │ │ │ + blmi 0x6d36a0 │ │ │ │ + blls 0x442f54 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf47e0300 │ │ │ │ + strtmi sl, [r8], -r0, lsl #27 │ │ │ │ + pop {r0, r4, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb40f0 │ │ │ │ + @ instruction: 0xf004ba2d │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r8, #0, 2 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r6, #1073741826 @ 0x40000002 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - eorle r9, sp, r9, lsl #2 │ │ │ │ - svceq 0x0080f5b2 │ │ │ │ - stmibge r7, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strmi r2, [sl], -r1, lsl #6 │ │ │ │ - stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdf9ad │ │ │ │ - svclt 0x0000b985 │ │ │ │ + @ instruction: 0xf5b2d02e │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + movwcs sl, #6602 @ 0x19ca │ │ │ │ + strtmi r4, [r8], -sl, lsl #12 │ │ │ │ + movwls sl, #2310 @ 0x906 │ │ │ │ + @ instruction: 0xf9b0f7f4 │ │ │ │ + stmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - ldrle r0, [r8, #-615] @ 0xfffffd99 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - strls r2, [r6], -r0, lsl #6 │ │ │ │ + rsbeq r9, r6, #-1073741823 @ 0xc0000001 │ │ │ │ + movwls sp, #34071 @ 0x8517 │ │ │ │ + andls r2, r6, #0, 6 │ │ │ │ @ instruction: 0xf4149309 │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - strcs sl, [r1], -r6, lsr #19 │ │ │ │ + strcs sl, [r1], -r8, lsr #19 │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf98cf7f4 │ │ │ │ - stmdblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf98ef7f4 │ │ │ │ + stmdblt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfadd │ │ │ │ - movwls fp, #35165 @ 0x895d │ │ │ │ - andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf7fdfadf │ │ │ │ + movwls fp, #35167 @ 0x895f │ │ │ │ + andls r2, r6, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r3, [r6], -r3, lsl #8 │ │ │ │ - @ instruction: 0xf7f49409 │ │ │ │ - @ instruction: 0xf7fdfacf │ │ │ │ - vst2.16 {d27,d29}, [pc] │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ - eormi r0, r3, pc, lsl #6 │ │ │ │ - addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ - ldmdbge r9!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strls r3, [r9], #-1027 @ 0xfffffbfd │ │ │ │ + blx 0xff526f78 │ │ │ │ + ldmdblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + @ instruction: 0xf5b35280 │ │ │ │ + @ instruction: 0xf3c42f70 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf47d4206 │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fdf97d │ │ │ │ + @ instruction: 0xf003b93d │ │ │ │ + movwls r0, #45827 @ 0xb303 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vst2.8 {d25-d28}, [pc], sl │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0040340 │ │ │ │ + andcs r0, r1, pc, lsl #4 │ │ │ │ + andls r2, r9, #0, 2 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #28 │ │ │ │ + @ instruction: 0xf5b4d00f │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + movwcs sl, #2396 @ 0x95c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf97af7fb │ │ │ │ - ldmdblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - movwls r4, #33539 @ 0x8303 │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - tstcs r0, r1 │ │ │ │ - stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf0040106 │ │ │ │ - andsmi r0, ip, pc, lsl #4 │ │ │ │ - andle r9, pc, r9, lsl #4 │ │ │ │ - svceq 0x0080f5b4 │ │ │ │ - ldmdbge r9, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xf912f7f5 │ │ │ │ - ldmdblt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf906f7f5 │ │ │ │ - stmdblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r2, #29199 @ 0x720f │ │ │ │ + subspl pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f59300 │ │ │ │ + @ instruction: 0xf7fdf915 │ │ │ │ + movwcs fp, #6422 @ 0x1916 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + addmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdf909 │ │ │ │ + @ instruction: 0xf3c4b90a │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ + andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6402308 │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ - @ instruction: 0xf64003a0 │ │ │ │ - vsubl.s8 q10, d0, d15 │ │ │ │ - eormi r0, r3, r0, lsr #5 │ │ │ │ - vrshr.u64 d20, d3, #60 │ │ │ │ - strls r4, [r6], #-1027 @ 0xfffffbfd │ │ │ │ - addhi pc, pc, r0 │ │ │ │ - andvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - adchi pc, fp, r0, lsl #4 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ + eormi r0, r3, r0, lsr #7 │ │ │ │ + andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf6408102 │ │ │ │ - vsubl.s8 , d0, d15 │ │ │ │ + @ instruction: 0xf640808f │ │ │ │ + vhsub.s8 d6, d0, d15 │ │ │ │ + vaddl.s8 q12, d16, d27 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - msrhi CPSR_fsc, r0 │ │ │ │ - andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + mrshi pc, (UNDEF: 2) @ │ │ │ │ + andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + @ instruction: 0xf640812f │ │ │ │ + vsubl.s8 q10, d0, d15 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + ldmdbge r7, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fdf8cf │ │ │ │ + andcs fp, r0, #14090240 @ 0xd70000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf3c41341 │ │ │ │ + stmib sp, {r0, r1, r9, sp}^ │ │ │ │ + @ instruction: 0xf414230a │ │ │ │ + @ instruction: 0xf47d4370 │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + @ instruction: 0xf96af7f5 │ │ │ │ + ldmlt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + svccs 0x007ff414 │ │ │ │ + @ instruction: 0xf47d9306 │ │ │ │ + blmi 0xff3d3498 │ │ │ │ + blls 0x44315c │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf47e0300 │ │ │ │ + @ instruction: 0x4628ac7c │ │ │ │ + pop {r0, r4, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc40f0 │ │ │ │ + @ instruction: 0xf404be6f │ │ │ │ + @ instruction: 0xf0042370 │ │ │ │ + @ instruction: 0xf5b3020f │ │ │ │ + @ instruction: 0xf3c42f70 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf47d4206 │ │ │ │ + stmdbge r6, {r4, r6, r7, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdfe35 │ │ │ │ + @ instruction: 0x2140b891 │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + andsle r4, r6, sl, lsl #5 │ │ │ │ + mlasle r4, sl, r2, r4 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ + popge {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + ldc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdf8cf │ │ │ │ + @ instruction: 0x4621b874 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + @ instruction: 0xf8d5fc0d │ │ │ │ + andcs r3, r8, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + strtmi r0, [r8], -pc, lsl #6 │ │ │ │ + @ instruction: 0xf8c0f7f6 │ │ │ │ + stmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fdf857 │ │ │ │ + @ instruction: 0x4621b85f │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdf9f5 │ │ │ │ + @ instruction: 0x4621b855 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + @ instruction: 0xf8d5fbed │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + strtmi r0, [r8], -pc, lsl #6 │ │ │ │ + @ instruction: 0xf8a0f7f6 │ │ │ │ + stmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xd05d4293 │ │ │ │ + andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r0, #20, 18 @ 0x50000 │ │ │ │ + stmdbge r6, {r2, r4, r5, r6, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fdfad1 │ │ │ │ + bcs 0x18972bc │ │ │ │ + stmdage fp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0xff3271ba │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8ccf7fc │ │ │ │ - ldmlt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r2, r7, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - movwcs r1, #4673 @ 0x1241 │ │ │ │ - movwls r9, #25099 @ 0x620b │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - ldmge r9!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ + stmdalt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + asreq pc, r0, #5 @ │ │ │ │ + rsbsvs pc, r0, pc, asr #8 │ │ │ │ + addeq pc, r0, r0, asr #5 │ │ │ │ + movweq lr, #6660 @ 0x1a04 │ │ │ │ + andsle r4, pc, r3, lsl #5 │ │ │ │ + vst2.8 {d29-d30}, [pc :256], ip │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ + addmi r0, fp, #128, 2 │ │ │ │ + vst4.16 {d29-d32}, [pc :256], r6 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ + addmi r0, fp, #128, 2 │ │ │ │ + addhi pc, r6, r0 │ │ │ │ + @ instruction: 0xf47d2b00 │ │ │ │ + stmdbge r6, {r2, r6, fp, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x6924c │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + ldc2l 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ + svclt 0x00fbf7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subspl pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f59300 │ │ │ │ - @ instruction: 0xf7fdf967 │ │ │ │ - @ instruction: 0xf004b8b4 │ │ │ │ - @ instruction: 0xf414030f │ │ │ │ - movwls r2, #28543 @ 0x6f7f │ │ │ │ - stmiage r7!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdavs sl, {r2, r3, r6, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, pc, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - ldclge 4, cr15, [ip], #-504 @ 0xfffffe08 │ │ │ │ - andslt r4, r1, r8, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mcrlt 7, 3, pc, cr12, cr12, {7} @ │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - streq pc, [pc], #-4 @ 0x69154 │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stmiage sp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubw.u8 q9, q2, d15 │ │ │ │ + movwls r4, #37891 @ 0x9403 │ │ │ │ + andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ + stc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ + svclt 0x00eaf7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr2, cr3, {7} │ │ │ │ - stmlt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, sl, #16, 2 │ │ │ │ - addsmi sp, sl, #22 │ │ │ │ - @ instruction: 0x2320d034 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0x4621a8ba │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fbff │ │ │ │ - andcs r3, r1, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf8ccf7f6 │ │ │ │ - ldmdalt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffca716e │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdf8bd │ │ │ │ - andcs fp, r1, #6422528 @ 0x620000 │ │ │ │ + blx 0xfffa7274 │ │ │ │ + svclt 0x00e4f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf854f7fc │ │ │ │ - ldmdalt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff72719a │ │ │ │ + blx 0xfeaa7280 │ │ │ │ + svclt 0x00def7fc │ │ │ │ + rsbvs pc, r0, pc, asr #8 │ │ │ │ + adceq pc, r0, r0, asr #5 │ │ │ │ + eorle r4, r7, r3, lsl #5 │ │ │ │ + subsle r4, pc, fp, lsl #5 │ │ │ │ + subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + vmlal.u8 q13, d4, d8 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + vst2.8 {d0-d3}, [r4] │ │ │ │ + stmib sp, {r4, r5, r6, sl, lr}^ │ │ │ │ + @ instruction: 0xf5b42306 │ │ │ │ + @ instruction: 0xf04f4f70 │ │ │ │ + @ instruction: 0xf04f020f │ │ │ │ + stmib sp, {r8, r9}^ │ │ │ │ + @ instruction: 0xf47c2308 │ │ │ │ + andcs sl, r1, #984 @ 0x3d8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9f2f7f3 │ │ │ │ - ldmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff4a71ae │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r0, r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdf89d │ │ │ │ - vmul.i d27, d0, d2[0] │ │ │ │ - addsmi r0, r3, #160, 4 │ │ │ │ - @ instruction: 0xf640d05d │ │ │ │ - vsubl.s8 , d0, d15 │ │ │ │ - addsmi r0, r3, #160, 4 │ │ │ │ - ldmdage r1!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff4cf7fb │ │ │ │ + svclt 0x00b6f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff42720c │ │ │ │ - ldmdalt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf47d2a60 │ │ │ │ - strtmi sl, [r1], -r8, ror #16 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfc17 │ │ │ │ - vst2.8 {d27-d28}, [pc :128], r5 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - vst4.32 {d16,d18,d20,d22}, [pc :128], r0 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x16944c │ │ │ │ - addmi r0, r3, #67108864 @ 0x4000000 │ │ │ │ - ldmdale ip!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ - cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - rsbsle r4, r4, fp, lsl #5 │ │ │ │ - msrvs SPSR_, pc, asr #8 │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf000428b │ │ │ │ - blcs 0x89480 │ │ │ │ - stmdage r1, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe7272dc │ │ │ │ + svclt 0x00b0f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049307 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r4, #33795 @ 0x8403 │ │ │ │ - @ instruction: 0xf7f49406 │ │ │ │ - @ instruction: 0xf7fcfddb │ │ │ │ - stmdbge r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strcs r4, [pc, #-1576] @ 0x68c70 │ │ │ │ - b 0x18dac4 │ │ │ │ - stmib sp, {r0, r2, r8, r9}^ │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf7fc4306 │ │ │ │ - @ instruction: 0xf7fcfd05 │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfaf9 │ │ │ │ - stmdbge r6, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfaa5 │ │ │ │ - @ instruction: 0xf44fbfdb │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ - addmi r0, r3, #160 @ 0xa0 │ │ │ │ - addmi sp, fp, #37 @ 0x25 │ │ │ │ - vst4.16 {d29-d32}, [pc :64]! │ │ │ │ - vmlal.s q11, d0, d0[0] │ │ │ │ - addsmi r0, r3, #160, 4 │ │ │ │ - stmdage r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r2, #29199 @ 0x720f │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d2-d5}, [r4], r8 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf3c44f70 │ │ │ │ - strls r4, [r6], #-1027 @ 0xfffffbfd │ │ │ │ - svcge 0x00f5f47c │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcff4b │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfa99 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strcs r4, [pc, #-1576] @ 0x68d04 │ │ │ │ - b 0x18db58 │ │ │ │ - stmib sp, {r0, r2, r8, r9}^ │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf7fc4306 │ │ │ │ - @ instruction: 0xf7fcfc9b │ │ │ │ - @ instruction: 0xf004bf9d │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - vaddl.u8 q9, d4, d15 │ │ │ │ - tstcs r0, r3, lsl #8 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf47c0108 │ │ │ │ - stmdbge r6, {r1, r2, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcff1d │ │ │ │ - stmdbge r6, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strcs r4, [pc, #-1576] @ 0x68d54 │ │ │ │ - b 0x18dba8 │ │ │ │ - stmib sp, {r0, r2, r8, r9}^ │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf7fc4306 │ │ │ │ - @ instruction: 0xf7fcfcc1 │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strcs r4, [pc, #-1576] @ 0x68d78 │ │ │ │ - b 0x18dbcc │ │ │ │ - stmib sp, {r0, r2, r8, r9}^ │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf7fc4306 │ │ │ │ - @ instruction: 0xf7fcfc33 │ │ │ │ - vqrdmlsh.s , q2, d3[4] │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - eormi r2, r3, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0009209 │ │ │ │ - @ instruction: 0xf5b380b9 │ │ │ │ - @ instruction: 0xf47c0f80 │ │ │ │ - movwcs sl, #8070 @ 0x1f86 │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 q9, q2, d15 │ │ │ │ + movwls r4, #37891 @ 0x9403 │ │ │ │ + andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ + ldc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + svclt 0x009ef7fc │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + vst2.8 {d0-d3}, [r4] │ │ │ │ + andcs r4, pc, r0, ror r4 @ │ │ │ │ + @ instruction: 0xf5b42100 │ │ │ │ + movwls r4, #32624 @ 0x7f70 │ │ │ │ + smlabteq r8, sp, r9, lr │ │ │ │ + svcge 0x00c7f47c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f39200 │ │ │ │ - @ instruction: 0xf7fcff6d │ │ │ │ - @ instruction: 0xf44fbf45 │ │ │ │ - vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - eormi r0, r3, pc, asr #6 │ │ │ │ - rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0x69410 │ │ │ │ - strls r4, [r6], #-659 @ 0xfffffd6d │ │ │ │ - svcge 0x006ff47c │ │ │ │ + @ instruction: 0xff1ef7fb │ │ │ │ + svclt 0x0088f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf82af7f2 │ │ │ │ - svclt 0x0030f7fc │ │ │ │ - movtcs pc, #25540 @ 0x63c4 @ │ │ │ │ - andle r2, r4, r8, ror fp │ │ │ │ - @ instruction: 0xf43f2b79 │ │ │ │ - @ instruction: 0xf7fca900 │ │ │ │ - vqrdmlsh.s , q2, d0[4] │ │ │ │ - @ instruction: 0xf0045380 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r9}^ │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 q9, q2, d15 │ │ │ │ + movwls r4, #37891 @ 0x9403 │ │ │ │ + andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ + stc2l 7, cr15, [r2], {252} @ 0xfc │ │ │ │ + svclt 0x0076f7fc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 q9, q2, d15 │ │ │ │ + movwls r4, #37891 @ 0x9403 │ │ │ │ + andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ + ldc2 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ + svclt 0x0064f7fc │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vst2.8 {d25-d28}, [pc], r7 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf3c40340 │ │ │ │ + andcs r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ + eormi r9, r3, r8, lsl #2 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + tstls r6, r9, lsl #4 │ │ │ │ + adcshi pc, r6, r0 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + svcge 0x0087f47c │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xff6ef7f3 │ │ │ │ + svclt 0x0046f7fc │ │ │ │ + cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + @ instruction: 0xf004020f │ │ │ │ + addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ + @ instruction: 0xf47c9406 │ │ │ │ + stmdbge r6, {r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f24628 │ │ │ │ + @ instruction: 0xf7fcf82b │ │ │ │ + @ instruction: 0xf3c4bf31 │ │ │ │ + blcs 0x1e7210c │ │ │ │ + blcs 0x1edd408 │ │ │ │ + ldmge pc!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + svclt 0x0061f7fc │ │ │ │ + orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + stmib sp, {r0, r1, r2, r5, r6, r7, r8, sl}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ - @ instruction: 0xf53c05e3 │ │ │ │ - stmdbge r6, {r2, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcfdcb │ │ │ │ - svclt 0x0000bf15 │ │ │ │ + svcge 0x0055f53c │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + stc2l 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + svclt 0x0016f7fc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - andls r4, fp, #201326592 @ 0xc000000 │ │ │ │ - movwls r2, #29185 @ 0x7201 │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ + andls r0, fp, #1006632960 @ 0x3c000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #41478 @ 0xa206 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ + @ instruction: 0xf414930a │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r6, {r1, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmlal.s q10, d0, d1[5] │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xffa8f7f4 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr5, cr12, {7} │ │ │ │ + @ instruction: 0xffaaf7f4 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr7, cr12, {7} │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf4149308 │ │ │ │ - @ instruction: 0xf3c46f70 │ │ │ │ - andls r4, r6, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf47c9307 │ │ │ │ - movwcs sl, #7970 @ 0x1f22 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x0070f414 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf47c9306 │ │ │ │ + movwcs sl, #7972 @ 0x1f24 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfb33 │ │ │ │ - @ instruction: 0xf44fbee1 │ │ │ │ + @ instruction: 0xf7fcfb35 │ │ │ │ + @ instruction: 0xf44fbee3 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf3c40340 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - @ instruction: 0xf5b2d03f │ │ │ │ + @ instruction: 0xf5b2d03d │ │ │ │ @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #7942 @ 0x1f06 │ │ │ │ + movwcs sl, #7944 @ 0x1f08 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfca9 │ │ │ │ - @ instruction: 0xf004bec5 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf4144003 │ │ │ │ - andsle r0, r0, r0, lsl #7 │ │ │ │ - andls r2, r6, r0, lsl #6 │ │ │ │ + @ instruction: 0xf7fcfcab │ │ │ │ + @ instruction: 0xf004bec7 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf4144603 │ │ │ │ + stmib sp, {r7, r8, r9}^ │ │ │ │ + andle r1, lr, r7, lsl #4 │ │ │ │ + strls r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf4149309 │ │ │ │ - stmib sp, {r4, r5, r6, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf47c2107 │ │ │ │ - ldrmi sl, [sl], -ip, ror #29 │ │ │ │ + @ instruction: 0xf47c4370 │ │ │ │ + ldrmi sl, [sl], -lr, ror #29 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fcfed3 │ │ │ │ - smlatbls r8, fp, lr, fp │ │ │ │ - andls sl, r6, r6, lsl #18 │ │ │ │ - andls r4, r7, #40, 12 @ 0x2800000 │ │ │ │ - vsubl.u8 q9, d4, d1 │ │ │ │ - strls r3, [r9], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf81ef7f4 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr14, cr12, {7} │ │ │ │ + @ instruction: 0xf7fcfed5 │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1542 @ 0xfffff9fa │ │ │ │ + @ instruction: 0xf822f7f4 │ │ │ │ + mcrlt 7, 5, pc, cr2, cr12, {7} @ │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mcrrlt 7, 15, pc, r2, cr12 @ │ │ │ │ + mcrrlt 7, 15, pc, r6, cr12 @ │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fcf811 │ │ │ │ - movwcs fp, #7825 @ 0x1e91 │ │ │ │ + @ instruction: 0xf7fcf815 │ │ │ │ + movwcs fp, #7829 @ 0x1e95 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2l 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ - mcrlt 7, 4, pc, cr10, cr12, {7} @ │ │ │ │ + ldc2l 7, cr15, [r2], #-972 @ 0xfffffc34 │ │ │ │ + mcrlt 7, 4, pc, cr14, cr12, {7} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xb08a4bba │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ - stmdacs r0, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf04007aa │ │ │ │ stmiavs r3!, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf1131d2e │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf507813b │ │ │ │ @ instruction: 0xf8d45008 │ │ │ │ strtmi r7, [sl], -r0, lsl #1 │ │ │ │ andscc r6, r0, r5, ror #10 │ │ │ │ @ instruction: 0xf06f4621 │ │ │ │ - strmi pc, [r5], -r9, lsr #31 │ │ │ │ + strmi pc, [r5], -r7, ror #30 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ @ instruction: 0xf8d480cb │ │ │ │ strtvs r0, [r5], -r8, asr #1 │ │ │ │ vaddl.u8 q11, d16, d22 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ msrhi CPSR_fxc, r0, asr #32 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svceq 0x0029812e │ │ │ │ @ instruction: 0xf000290f │ │ │ │ stmdbcs lr, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ strtmi sp, [r0], -r2 │ │ │ │ - ldc2l 7, cr15, [r8], #-980 @ 0xfffffc2c │ │ │ │ + ldc2l 7, cr15, [ip], #-980 @ 0xfffffc2c │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [r0], #-196 @ 0xffffff3c │ │ │ │ + blx 0xff7a5696 │ │ │ │ cmple sl, r0, lsl #16 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf1400793 │ │ │ │ vst4. {d24-d27}, [pc :256]! │ │ │ │ @ instruction: 0xf6c06360 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ svcvs 0x0040f1b3 │ │ │ │ @@ -91360,49 +91345,49 @@ │ │ │ │ stmdacc r3, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldclvs 2, cr0, [r0, #-940]! @ 0xfffffc54 │ │ │ │ subshi pc, r1, #64, 2 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0bf6819 │ │ │ │ - fldmdbxvs r1!, {d31-d97} @ Deprecated │ │ │ │ + fldmdbxvs r1!, {d31-d64} @ Deprecated │ │ │ │ eoreq pc, r8, r6, asr r8 @ │ │ │ │ - blx 0xfeaa59b8 │ │ │ │ + blx 0x1a2597c │ │ │ │ @ instruction: 0xf8566d71 │ │ │ │ @ instruction: 0xf0c20027 │ │ │ │ - @ instruction: 0xf856fabd │ │ │ │ + @ instruction: 0xf856fa7b │ │ │ │ rscscs r1, pc, #39 @ 0x27 │ │ │ │ @ instruction: 0xf0bd4608 │ │ │ │ - vnmulvs.f32 s31, s6, s11 │ │ │ │ + vmulvs.f32 s31, s6, s7 │ │ │ │ stmiavs r3!, {r0, r1, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 0, 5, r8, cr0, cr11, {5} │ │ │ │ - @ instruction: 0xf874f0bd │ │ │ │ + @ instruction: 0xf832f0bd │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ @ instruction: 0xf646829b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46062395 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf0b9681f │ │ │ │ - ldmdbmi fp, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0254632 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d071a8 │ │ │ │ @ instruction: 0xf0b90150 │ │ │ │ - movwcs pc, #11991 @ 0x2ed7 @ │ │ │ │ + movwcs pc, #11925 @ 0x2e95 @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -91413,77 +91398,77 @@ │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ ldr fp, [r2, -r5, lsl #20]! │ │ │ │ sbccc pc, r0, #192, 6 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blcc 0x1e6d128 │ │ │ │ + blcc 0x1e6d0ec │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ mulseq r4, r1, r0 │ │ │ │ ldrsbteq r0, [r8], #-0 │ │ │ │ strdeq r0, [r6], -lr │ │ │ │ andseq pc, r7, #335544321 @ 0x14000001 │ │ │ │ movwvs pc, #965 @ 0x3c5 @ │ │ │ │ strtmi sl, [r0], -r3, lsl #18 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ movwls r0, #12379 @ 0x305b │ │ │ │ - ldc2l 7, cr15, [r0], #-964 @ 0xfffffc3c │ │ │ │ + ldc2l 7, cr15, [r4], #-964 @ 0xfffffc3c │ │ │ │ orrle r2, ip, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcr2 0, 7, pc, cr2, cr0, {1} @ │ │ │ │ + mcr2 0, 5, pc, cr10, cr0, {1} @ │ │ │ │ orrle r2, r6, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 15, cr15, cr2, cr5, {1} │ │ │ │ + cdp2 0, 12, cr15, cr2, cr5, {1} │ │ │ │ orrle r2, r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf97af02b │ │ │ │ + @ instruction: 0xf94af02b │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsub16mi sl, r9, sl │ │ │ │ @ instruction: 0xf02b4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0073f47f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1728 @ 0x6c0 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 12 @ 0xc000000 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf8d4d10e │ │ │ │ ldrbeq r3, [r9, -r8, asr #1] │ │ │ │ @ instruction: 0xf8d4d50a │ │ │ │ @ instruction: 0x079a30f8 │ │ │ │ strtmi sp, [r9], -r6, lsl #10 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0059f43f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe750ffbb │ │ │ │ + @ instruction: 0xe750ffbf │ │ │ │ @ instruction: 0xf7f02009 │ │ │ │ - movwcs pc, #11441 @ 0x2cb1 @ │ │ │ │ + movwcs pc, #11471 @ 0x2ccf @ │ │ │ │ movwvs lr, #10692 @ 0x29c4 │ │ │ │ @ instruction: 0xf04fe780 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffacf7f9 │ │ │ │ + @ instruction: 0xffb0f7f9 │ │ │ │ @ instruction: 0xf04fe741 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldr pc, [sl, -r5, lsr #31]! │ │ │ │ + ldr pc, [sl, -r9, lsr #31]! │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff2bb108 │ │ │ │ - @ instruction: 0xfffcf7ee │ │ │ │ + blvs 0xff2bb0cc │ │ │ │ + @ instruction: 0xf81af7ef │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldr r6, [r6, -r3, lsr #11]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, sl, sl, asr #16 │ │ │ │ + addeq r6, sl, r6, lsl #17 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r1, fp, r0, ror r3 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ adchi pc, fp, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ @@ -91518,15 +91503,15 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d071ea │ │ │ │ @ instruction: 0xf0b901d4 │ │ │ │ - movwcs pc, #19911 @ 0x4dc7 @ │ │ │ │ + movwcs pc, #19845 @ 0x4d85 @ │ │ │ │ ldrb r6, [r0], r3, ror #1 │ │ │ │ @ instruction: 0x73b8f005 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ stmible fp!, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ @ instruction: 0xf1b3d057 │ │ │ │ @ instruction: 0xf47f7fb8 │ │ │ │ @@ -91542,15 +91527,15 @@ │ │ │ │ addhi pc, r2, r0 │ │ │ │ subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ pkhbteq sl, r0, sp, lsl #30 │ │ │ │ svcge 0x001af57f │ │ │ │ @ instruction: 0xf0bc203f │ │ │ │ - ssat pc, #3, sp, asr #30 @ │ │ │ │ + ssat pc, #3, fp, lsl #30 @ │ │ │ │ mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ vst4.8 {d29-d32}, [pc :256], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ @@ -91560,116 +91545,116 @@ │ │ │ │ svccs 0x0050f5b3 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0xf57f0700 │ │ │ │ @ instruction: 0xf3c5aefb │ │ │ │ @ instruction: 0xf3c55340 │ │ │ │ @ instruction: 0xf00552c1 │ │ │ │ @ instruction: 0x4620011f │ │ │ │ - @ instruction: 0xf87cf7fa │ │ │ │ + @ instruction: 0xf880f7fa │ │ │ │ vst1.16 {d14-d16}, [r5 :256]! │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ strbeq sl, [r7], #3819 @ 0xeeb │ │ │ │ mcrge 5, 7, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf1b3e673 │ │ │ │ @ instruction: 0xf47f7fa8 │ │ │ │ @ instruction: 0xf405aee3 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ - bcs 0x95568 │ │ │ │ + bcs 0x9552c │ │ │ │ mrcge 4, 6, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq lr, [fp, #1637]! @ 0x665 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf53f0707 │ │ │ │ ldrb sl, [r1], r0, ror #28 │ │ │ │ tstpeq pc, r5, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf57f0706 │ │ │ │ @ instruction: 0xf04faecb │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe650febb │ │ │ │ + @ instruction: 0xe650febf │ │ │ │ rsbeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mlale r7, r3, r2, r4 │ │ │ │ rsbseq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0x072aaeb7 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ ldmibvs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf0bc203f │ │ │ │ - mcrvs 14, 3, pc, cr3, cr1, {7} @ │ │ │ │ + cdpvs 14, 6, cr15, cr3, cr15, {5} │ │ │ │ rscvs r2, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe667ae37 │ │ │ │ - @ instruction: 0xffd4f23c │ │ │ │ + @ instruction: 0xff92f23c │ │ │ │ movweq pc, #61445 @ 0xf005 @ │ │ │ │ @ instruction: 0xf47f2b0f │ │ │ │ @ instruction: 0x4620ae9d │ │ │ │ - ldc2l 7, cr15, [r2, #960]! @ 0x3c0 │ │ │ │ + mrc2 7, 0, pc, cr0, cr0, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe622ae97 │ │ │ │ @ instruction: 0xf57f0681 │ │ │ │ @ instruction: 0xe7e6ae93 │ │ │ │ svceq 0x00e0f015 │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ - ldc2l 0, cr15, [r6, #736]! @ 0x2e0 │ │ │ │ + ldc2 0, cr15, [r4, #736]! @ 0x2e0 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - cdp2 7, 13, cr15, cr4, cr14, {7} │ │ │ │ + cdp2 7, 15, cr15, cr2, cr14, {7} │ │ │ │ stmdaeq pc, {r0, r2, ip, sp, lr, pc} @ │ │ │ │ - stc2l 0, cr15, [r4, #736]! @ 0x2e0 │ │ │ │ + stc2 0, cr15, [r2, #736]! @ 0x2e0 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404607 │ │ │ │ @ instruction: 0xf8948089 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7b350 │ │ │ │ + blcs 0x7b314 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ee2204 │ │ │ │ - vqrdmlah.s , , d1[0] │ │ │ │ - blcs 0x27a6ec │ │ │ │ + @ instruction: 0xf3c5fedf │ │ │ │ + blcs 0x27a6b0 │ │ │ │ ldmdale r9!, {r1, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0x1295540 │ │ │ │ + blmi 0x1295504 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vrshr.s64 , q4, #64 │ │ │ │ - ldrmi r0, [pc], #-657 @ 0x69b08 │ │ │ │ + ldrmi r0, [pc], #-657 @ 0x69acc │ │ │ │ smladls r1, lr, r4, r4 │ │ │ │ stcvs 6, cr9, [r9], #-0 │ │ │ │ - bleq 0x4a7e5c │ │ │ │ + bleq 0x4a7e20 │ │ │ │ @ instruction: 0xf502440b │ │ │ │ @ instruction: 0x461a6131 │ │ │ │ - stc2 0, cr15, [sl, #-740] @ 0xfffffd1c │ │ │ │ + stc2l 0, cr15, [r8], {185} @ 0xb9 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf2416c28 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9} │ │ │ │ - @ instruction: 0xf9e0f0bf │ │ │ │ + @ instruction: 0xf99ef0bf │ │ │ │ @ instruction: 0xf856e5c7 │ │ │ │ @ instruction: 0xf8562027 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - @ instruction: 0xf646f905 │ │ │ │ + @ instruction: 0xf646f8c3 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldclvs 3, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0bf6819 │ │ │ │ - ldr pc, [r6, #2511]! @ 0x9cf │ │ │ │ - blcs 0x13878c │ │ │ │ + ldr pc, [r6, #2445]! @ 0x98d │ │ │ │ + blcs 0x138750 │ │ │ │ mrcge 6, 2, APSR_nzcv, cr10, cr15, {1} │ │ │ │ ldrble r0, [r9], #-1000 @ 0xfffffc18 │ │ │ │ strble r0, [r9], #-937 @ 0xfffffc57 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vmls.f d20, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ @@ -91678,343 +91663,343 @@ │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-3096 @ 0xfffff3e8 │ │ │ │ tstpmi r8, r2, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b9461a │ │ │ │ - ldr pc, [pc, fp, asr #25]! │ │ │ │ + ldr pc, [pc, r9, lsl #25]! │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vmls.f d20, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcsvc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-2964 @ 0xfffff46c │ │ │ │ orrscc pc, r4, r2, lsl #12 │ │ │ │ @ instruction: 0xf0b9461a │ │ │ │ - str pc, [r3, pc, lsr #25]! │ │ │ │ + str pc, [r3, sp, ror #24]! │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - mcr2 0, 3, pc, cr8, cr12, {5} @ │ │ │ │ + mcr2 0, 1, pc, cr6, cr12, {5} @ │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0bc1027 │ │ │ │ - @ instruction: 0xe75bfe5f │ │ │ │ + smmul fp, sp, lr │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0bd4638 │ │ │ │ - str pc, [pc, r9, lsr #19]! │ │ │ │ - addeq r6, sl, r8, asr r6 │ │ │ │ - addeq r6, sl, r0, ror #8 │ │ │ │ - addeq r6, sl, r2, ror #7 │ │ │ │ - addeq r6, sl, sl, lsr #7 │ │ │ │ + str pc, [pc, r7, ror #18]! │ │ │ │ + umulleq r6, sl, r4, r6 │ │ │ │ + umulleq r6, sl, ip, r4 │ │ │ │ + addeq r6, sl, lr, lsl r4 │ │ │ │ + addeq r6, sl, r6, ror #7 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf0bd4630 │ │ │ │ - @ instruction: 0xe79ff99b │ │ │ │ - @ instruction: 0x21a4f64e │ │ │ │ + @ instruction: 0xe79ff959 │ │ │ │ + mvnne pc, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcc pc, r0, lr, asr #12 │ │ │ │ + rsbcs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ vqsub.s8 q3, , │ │ │ │ - svclt 0x0000ff2b │ │ │ │ - eorseq r7, r3, r8, asr pc │ │ │ │ + svclt 0x0000fee9 │ │ │ │ + mlaseq r3, r8, lr, r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb0914bbb │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [sl], {43} @ 0x2b │ │ │ │ + mrrc 2, 2, pc, r8, cr11 @ │ │ │ │ strtmi r0, [r8], r3, ror #29 │ │ │ │ - blcs 0x7fb534 │ │ │ │ - blcs 0x85dcf4 │ │ │ │ - blcs 0x7ddcc8 │ │ │ │ + blcs 0x7fb4f8 │ │ │ │ + blcs 0x85dcb8 │ │ │ │ + blcs 0x7ddc8c │ │ │ │ andcs sp, r0, r4, asr #32 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strbhi pc, [r1, #67] @ 0x43 @ │ │ │ │ + strhi pc, [r3, #67]! @ 0x43 │ │ │ │ tstcs r0, r1, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andvs pc, r2, #196, 6 @ 0x10000003 │ │ │ │ stmiale sl!, {r0, r1, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r1], #1 │ │ │ │ mlseq r1, r5, r0, r0 │ │ │ │ ldrtle r0, [sp], #-1059 @ 0xfffffbdd │ │ │ │ stmibpl r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ movwge sp, #6365 @ 0x18dd │ │ │ │ @ instruction: 0xf029f853 │ │ │ │ - strdeq sl, [r6], -fp │ │ │ │ - andeq sl, r6, r9, asr #7 │ │ │ │ - muleq r6, r3, r3 │ │ │ │ - andeq r9, r6, pc, ror ip │ │ │ │ - andeq sl, r6, sp, lsr r3 │ │ │ │ - andeq sl, r6, r7, lsl #6 │ │ │ │ - andeq sl, r6, r1, ror #5 │ │ │ │ - andeq sl, r6, fp, lsr #5 │ │ │ │ - andeq sl, r6, r1, asr r2 │ │ │ │ - andeq sl, r6, sp, lsl r2 │ │ │ │ - ldrdeq sl, [r6], -r5 │ │ │ │ - andeq sl, r6, fp, lsl #9 │ │ │ │ - andeq sl, r6, r1, lsr r4 │ │ │ │ - andeq sl, r6, r9, asr r1 │ │ │ │ - andeq sl, r6, r1, lsl #2 │ │ │ │ - muleq r6, fp, r1 │ │ │ │ + @ instruction: 0x0006a3bf │ │ │ │ + andeq sl, r6, sp, lsl #7 │ │ │ │ + andeq sl, r6, r7, asr r3 │ │ │ │ + andeq r9, r6, r3, asr #24 │ │ │ │ + andeq sl, r6, r1, lsl #6 │ │ │ │ + andeq sl, r6, fp, asr #5 │ │ │ │ + andeq sl, r6, r5, lsr #5 │ │ │ │ + andeq sl, r6, pc, ror #4 │ │ │ │ + andeq sl, r6, r5, lsl r2 │ │ │ │ + andeq sl, r6, r1, ror #3 │ │ │ │ + muleq r6, r9, r1 │ │ │ │ + andeq sl, r6, pc, asr #8 │ │ │ │ + strdeq sl, [r6], -r5 │ │ │ │ + andeq sl, r6, sp, lsl r1 │ │ │ │ + andeq sl, r6, r5, asr #1 │ │ │ │ + andeq sl, r6, pc, asr r1 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r6!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r9, r6, r9, lsr #29 │ │ │ │ - andeq r9, r6, fp, ror #29 │ │ │ │ - andeq r9, r6, r3, lsl pc │ │ │ │ - andeq r9, r6, r5, asr #30 │ │ │ │ - @ instruction: 0x00069fbb │ │ │ │ - andeq r9, r6, pc, ror ip │ │ │ │ - strdeq r9, [r6], -r3 │ │ │ │ + andeq r9, r6, sp, ror #28 │ │ │ │ + andeq r9, r6, pc, lsr #29 │ │ │ │ + ldrdeq r9, [r6], -r7 │ │ │ │ + andeq r9, r6, r9, lsl #30 │ │ │ │ + andeq r9, r6, pc, ror pc │ │ │ │ + andeq r9, r6, r3, asr #24 │ │ │ │ + @ instruction: 0x00069fb7 │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - ldrbthi pc, [r4], r0 @ │ │ │ │ + ldrbthi pc, [r3], r0 @ │ │ │ │ orrhi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x46218735 │ │ │ │ + @ instruction: 0x46218734 │ │ │ │ @ instruction: 0xf7f0a806 │ │ │ │ - @ instruction: 0xf896fd8d │ │ │ │ - blls 0x1ee0a0 │ │ │ │ + @ instruction: 0xf896fdab │ │ │ │ + blls 0x1ee064 │ │ │ │ stmdbcs r0, {r1, r3, r5, r9, sl, lr} │ │ │ │ svclt 0x000c4630 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f14419 │ │ │ │ - andcs pc, r1, r3, lsr r9 @ │ │ │ │ + andcs pc, r1, r7, lsr r9 @ │ │ │ │ @ instruction: 0xf004e788 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vqrshl.s8 q4, q3, q8 │ │ │ │ - @ instruction: 0xf5b38669 │ │ │ │ + vqrshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b38668 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vcgt.s8 q4, q0, q8 │ │ │ │ - eorcs r8, r0, #56885248 @ 0x3640000 │ │ │ │ + vcge.s8 q4, q0, q5 │ │ │ │ + eorcs r8, r0, #216, 14 @ 0x3600000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcgt.s8 d8, d1, d31 │ │ │ │ - @ instruction: 0xf5b382d6 │ │ │ │ + vcgt.s8 d8, d1, d25 │ │ │ │ + @ instruction: 0xf5b382d4 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vshl.s8 d8, d23, d18 │ │ │ │ - blcs 0x8a7e4 │ │ │ │ - rschi pc, pc, #2 │ │ │ │ + vshl.s8 d8, d17, d18 │ │ │ │ + blcs 0x8a790 │ │ │ │ + rschi pc, r9, #2 │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r6, {r1, r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf8ccf7f3 │ │ │ │ + @ instruction: 0xf8d0f7f3 │ │ │ │ vaba.s8 q15, , q2 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ vcge.s8 q4, q0, │ │ │ │ - @ instruction: 0xf5b38662 │ │ │ │ + @ instruction: 0xf5b38661 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vqadd.s8 q12, , q1 │ │ │ │ + vqadd.s8 q12, , │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003df47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ + andcs pc, r3, r4, asr #7 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r4, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x0604f013 │ │ │ │ - ldrbeq r0, [r6, #1521] @ 0x5f1 │ │ │ │ - streq r0, [r8, #1467]! @ 0x5bb │ │ │ │ - vsli.64 d16, d5, #4 │ │ │ │ - blcs 0xbea40 │ │ │ │ + @ instruction: 0x0603f013 │ │ │ │ + ldrbeq r0, [r5, #1520] @ 0x5f0 │ │ │ │ + streq r0, [r7, #1466]! @ 0x5ba │ │ │ │ + vsli.64 d16, d4, #4 │ │ │ │ + blcs 0xbea04 │ │ │ │ teqphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af20 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481a9 │ │ │ │ + @ instruction: 0xf41481a7 │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst4. {d8,d10,d12,d14}, [r4], r5 │ │ │ │ + vst4. {d8,d10,d12,d14}, [r4], r3 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1527e64 │ │ │ │ + blx 0x1627e28 │ │ │ │ @ instruction: 0xf3c4e76d │ │ │ │ - blcs 0x1beaa0 │ │ │ │ + blcs 0x1bea64 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - cmneq r3, #1140850690 @ 0x44000002 │ │ │ │ - strteq r0, [r1], #-822 @ 0xfffffcca │ │ │ │ - mvneq r0, #-134217726 @ 0xf8000002 │ │ │ │ + cmneq r2, #144, 6 @ 0x40000002 │ │ │ │ + strteq r0, [r0], #-821 @ 0xfffffccb │ │ │ │ + mvneq r0, #-201326590 @ 0xf4000002 │ │ │ │ adceq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - subhi pc, r9, r1 │ │ │ │ - strhi pc, [r6, r0, lsl #4]! │ │ │ │ + subhi pc, r7, r1 │ │ │ │ + strhi pc, [r5, r0, lsl #4]! │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - adclt r8, r7, #110 @ 0x6e │ │ │ │ + adclt r8, r7, #108 @ 0x6c │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b78445 │ │ │ │ + @ instruction: 0xf5b78441 │ │ │ │ @ instruction: 0xf47f4f40 │ │ │ │ - blmi 0x795a34 │ │ │ │ - blls 0x443f40 │ │ │ │ + blmi 0x7959f8 │ │ │ │ + blls 0x443f04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - @ instruction: 0x4630849a │ │ │ │ + @ instruction: 0x4630847c │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf404bf4f │ │ │ │ + @ instruction: 0xf404bf53 │ │ │ │ @ instruction: 0xf5b303a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vhadd.s8 d8, d16, d13 │ │ │ │ - blcs 0x8bc48 │ │ │ │ - rsbhi pc, ip, r1 │ │ │ │ + vhadd.s8 d8, d16, d11 │ │ │ │ + blcs 0x8bc08 │ │ │ │ + rsbhi pc, sl, r1 │ │ │ │ eoreq fp, r7, #805306378 @ 0x3000000a │ │ │ │ - ldrbhi pc, [r4], #-321 @ 0xfffffebf @ │ │ │ │ + ldrbhi pc, [r0], #-321 @ 0xfffffebf @ │ │ │ │ svcmi 0x0040f5b3 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ vqshl.u64 q15, , #4 │ │ │ │ - blcs 0x1fec24 │ │ │ │ + blcs 0x1febe8 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sl, r6, sp, asr #17 │ │ │ │ - andeq sl, r6, r7, ror #15 │ │ │ │ - muleq r6, r1, r7 │ │ │ │ - andeq sl, r6, r7, lsr r7 │ │ │ │ - andeq sl, r6, r3, ror r8 │ │ │ │ - andeq r9, r6, pc, ror ip │ │ │ │ - andeq sl, r6, r1, lsr r8 │ │ │ │ + andeq sl, r6, pc, lsl #17 │ │ │ │ + andeq sl, r6, r9, lsr #15 │ │ │ │ + andeq sl, r6, r3, asr r7 │ │ │ │ + strdeq sl, [r6], -r9 │ │ │ │ + andeq sl, r6, r5, lsr r8 │ │ │ │ + andeq r9, r6, r3, asr #24 │ │ │ │ + strdeq sl, [r6], -r3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vqadd.s8 q4, q0, q13 │ │ │ │ - blcs 0x8b8b4 │ │ │ │ - addshi pc, pc, r1 │ │ │ │ + vqadd.s8 q4, q0, q12 │ │ │ │ + blcs 0x8b874 │ │ │ │ + addshi pc, sp, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {3} @ │ │ │ │ strpl pc, [r0, -r4, asr #7] │ │ │ │ @ instruction: 0xf6490aa3 │ │ │ │ vshl.s64 q10, , #0 │ │ │ │ @ instruction: 0xf6490505 │ │ │ │ vmlal.s , d16, d1[3] │ │ │ │ svccs 0x00000205 │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ @ instruction: 0x432ba906 │ │ │ │ movwls r4, #42544 @ 0xa630 │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - strls r4, [r6, -r3, lsl #10] │ │ │ │ - @ instruction: 0xf0049508 │ │ │ │ - strls r0, [r9, #-1295] @ 0xfffffaf1 │ │ │ │ + @ instruction: 0xf0042300 │ │ │ │ + strls r0, [r6, -pc, lsl #10] │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + strls r1, [fp, #-1281] @ 0xfffffaff │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [fp], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf960f7f4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf964f7f4 │ │ │ │ vqshlu.s64 q15, , #4 │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ + vaddl.u8 q9, d4, d3 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - blcs 0x171fe0 │ │ │ │ - streq pc, [pc], #-4 @ 0x69fd8 │ │ │ │ - strbhi pc, [r8], -r0 @ │ │ │ │ + blcs 0x1773a4 │ │ │ │ + streq pc, [pc], #-4 @ 0x69f9c │ │ │ │ + strbhi pc, [r7], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbge r6, {r1, r2, r8} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ andls r4, sl, #8, 10 @ 0x2000000 │ │ │ │ - @ instruction: 0xffbef7fa │ │ │ │ - beq 0x8a3910 │ │ │ │ + @ instruction: 0xffc2f7fa │ │ │ │ + beq 0x8a38d4 │ │ │ │ andsne pc, r0, #4 │ │ │ │ - strbne pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ - strcc pc, [r3, -r4, asr #7] │ │ │ │ mrseq pc, CPSR @ │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strbne pc, [r2, -r4, asr #7] @ │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf0002a10 │ │ │ │ - @ instruction: 0xf1b28634 │ │ │ │ + @ instruction: 0xf1b28633 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ @ instruction: 0xf8d6ae30 │ │ │ │ ldreq r2, [r0, r8, asr #1] │ │ │ │ @ instruction: 0xf414d503 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ cmpeq r4, r8, lsr #28 │ │ │ │ ldreq sp, [r0, #1282] @ 0x502 │ │ │ │ - strhi pc, [r9, r1, asr #2] │ │ │ │ + strhi pc, [r3, r1, asr #2] │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #416 @ 0x1a0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #8 │ │ │ │ - strls r9, [r2, #-1796] @ 0xfffff8fc │ │ │ │ - @ instruction: 0xec00e9cd │ │ │ │ + strls r9, [r2, -r4, lsl #10] │ │ │ │ + @ instruction: 0xce00e9cd │ │ │ │ strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xe2804c │ │ │ │ + blx 0xf28010 │ │ │ │ @ instruction: 0xf5b3e683 │ │ │ │ @ instruction: 0xf47f4fa0 │ │ │ │ strtmi sl, [r1], -sl, lsl #28 │ │ │ │ @ instruction: 0xf7f0a806 │ │ │ │ - fldmdbxvs r0!, {d31-d156} @ Deprecated │ │ │ │ + ldclvs 12, cr15, [r0, #-108]! @ 0xffffff94 │ │ │ │ vtst.8 d22, d20, d17 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8960395 │ │ │ │ - bne 0x2b23cc │ │ │ │ + bne 0x2b2390 │ │ │ │ movwmi r4, #42544 @ 0xa630 │ │ │ │ - blvs 0xfe6d10a8 │ │ │ │ - blx 0xff9a804e │ │ │ │ + blvs 0xfe6d106c │ │ │ │ + stc2 7, cr15, [r2], {238} @ 0xee │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f04421 │ │ │ │ - uqadd8 pc, r0, r5 @ │ │ │ │ + uqadd8 pc, r0, r9 @ │ │ │ │ rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - subshi pc, r0, r1 │ │ │ │ + subhi pc, lr, r1 │ │ │ │ @ instruction: 0xf1410225 │ │ │ │ - vst4. {d8-d11}, [r4], r3 │ │ │ │ + vst4. {d8-d11}, [r4], r1 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53f0698 │ │ │ │ @ instruction: 0xf8d6ae4e │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ @@ -92023,4093 +92008,4075 @@ │ │ │ │ strcs r2, [r1, #-520] @ 0xfffffdf8 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f54506 │ │ │ │ - @ instruction: 0xe634f919 │ │ │ │ + @ instruction: 0xe634f91d │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ ldcge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0042803 │ │ │ │ + vmlal.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf0044703 │ │ │ │ @ instruction: 0xf5b3051f │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - beq 0xfe94bca4 │ │ │ │ + beq 0xfe94bc50 │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf6484630 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf8cd5440 │ │ │ │ smladls r7, r8, r0, r8 │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23409 │ │ │ │ - ldr pc, [r3, #2913] @ 0xb61 │ │ │ │ + ldr pc, [r3, #2917] @ 0xb65 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - b 0x57ae24 │ │ │ │ + b 0x57ade8 │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - @ instruction: 0xf5b281f0 │ │ │ │ + @ instruction: 0xf5b281ec │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - beq 0xfe955794 │ │ │ │ + beq 0xfe955758 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ strls r0, [sl, #-796] @ 0xfffffce4 │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r7, #-1055] @ 0xfffffbe1 │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf83cf7fa │ │ │ │ + @ instruction: 0xf840f7fa │ │ │ │ @ instruction: 0x2320e572 │ │ │ │ teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ vqrdmulh.s q13, q2, d0[7] │ │ │ │ movwls r2, #25347 @ 0x6303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe94edd4 │ │ │ │ + beq 0xfe94ed98 │ │ │ │ andcs r9, r1, #41943040 @ 0x2800000 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6a1cc │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6a190 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7f93408 │ │ │ │ - ldrb pc, [r5, #-4025] @ 0xfffff047 @ │ │ │ │ + ldrb pc, [r5, #-4029] @ 0xfffff043 @ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - stclge 4, cr15, [pc, #-508] @ 0x69fe8 │ │ │ │ + stclge 4, cr15, [pc, #-508] @ 0x69fac │ │ │ │ rsclt r0, r2, #573440 @ 0x8c000 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - bleq 0xff8fae40 │ │ │ │ + bleq 0xff8fae04 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ vst4.16 {d4-d7}, [r4 :64], sl │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0022f70 │ │ │ │ - ldrdls r8, [r8, -r4] │ │ │ │ + smlabtls r8, ip, r5, r8 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ movwls r9, #25607 @ 0x6407 │ │ │ │ @ instruction: 0xf7fb930a │ │ │ │ - str pc, [r6, #3737]! @ 0xe99 │ │ │ │ + str pc, [r6, #3741]! @ 0xe9d │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ strls r9, [r9, #-1288] @ 0xfffffaf8 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - pldw [r4], #-2749 @ 0xfffff543 │ │ │ │ + pldw [r4], #-2779 @ 0xfffff525 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ @ instruction: 0xf8d6ad26 │ │ │ │ ldrbeq r3, [r9], -r8, asr #1 │ │ │ │ stcge 5, cr15, [r1, #-508]! @ 0xfffffe04 │ │ │ │ ldrdmi lr, [r6], -sp │ │ │ │ - mrc2 0, 6, pc, cr8, cr8, {5} │ │ │ │ + mrc2 0, 4, pc, cr6, cr8, {5} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7f14621 │ │ │ │ - str pc, [ip, #4055] @ 0xfd7 │ │ │ │ + str pc, [ip, #4059] @ 0xfdb │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ ldcge 4, cr15, [r3, #-508] @ 0xfffffe04 │ │ │ │ rsclt r0, r1, #557056 @ 0x88000 │ │ │ │ rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - bleq 0xff8bae94 │ │ │ │ + bleq 0xff8bae58 │ │ │ │ tstpvs r0, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ vst4.16 {d4-d7}, [r4], sl │ │ │ │ @ instruction: 0xf5b12170 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - vmov.i32 d24, #-1006632960 @ 0xc4000000 │ │ │ │ + vrsubhn.i16 d24, q2, q7 │ │ │ │ stmib sp, {r0, r1, sl, lr}^ │ │ │ │ stccs 4, cr3, [sp], {6} │ │ │ │ stccs 15, cr11, [sp, #-32] @ 0xffffffe0 │ │ │ │ svclt 0x000c9209 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmdbge r6, {r0, sl, ip, sp} │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmvn.i32 d17, #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ movwls r9, #42248 @ 0xa508 │ │ │ │ - @ instruction: 0xf994f7f4 │ │ │ │ + @ instruction: 0xf998f7f4 │ │ │ │ @ instruction: 0x4621e55f │ │ │ │ @ instruction: 0xf7f0a806 │ │ │ │ - pldw [r4], #-2979 @ 0xfffff45d │ │ │ │ + pldw [r4], #-3009 @ 0xfffff43f │ │ │ │ @ instruction: 0xf47f1300 │ │ │ │ stcls 12, cr10, [r6, #-904] @ 0xfffffc78 │ │ │ │ ldrbmi pc, [r9], #-1609 @ 0xfffff9b7 @ │ │ │ │ streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ sbcmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x2d00a906 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - strb pc, [r4, #-2425] @ 0xfffff687 @ │ │ │ │ + strb pc, [r4, #-2429] @ 0xfffff683 @ │ │ │ │ @ instruction: 0xf57f02a0 │ │ │ │ @ instruction: 0xf44faccc │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46210310 │ │ │ │ @ instruction: 0x43a3a806 │ │ │ │ - ldrbhi pc, [r7], -r1 @ │ │ │ │ - blx 0x20282c2 │ │ │ │ + ldrbhi pc, [r1], -r1 @ │ │ │ │ + blx 0xfe7a8286 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr4, cr11, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr11, {7} @ │ │ │ │ @ instruction: 0x4621e531 │ │ │ │ @ instruction: 0xf7f0a806 │ │ │ │ - svcls 0x0006fb75 │ │ │ │ + svcls 0x0006fb93 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - tstphi r3, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ + rscshi pc, pc, r1, asr #32 │ │ │ │ ldrbmi pc, [r1, #1609] @ 0x649 @ │ │ │ │ streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ sbcpl pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ svccs 0x00004630 │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - ldr pc, [r6, #-2379] @ 0xfffff6b5 │ │ │ │ + ldr pc, [r6, #-2383] @ 0xfffff6b1 │ │ │ │ @ instruction: 0xf53f02a5 │ │ │ │ @ instruction: 0xf44fac9e │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46210310 │ │ │ │ @ instruction: 0x43a3a806 │ │ │ │ - strhi pc, [r7], -r1 │ │ │ │ - blx 0x14a831e │ │ │ │ + strhi pc, [r1], -r1 │ │ │ │ + blx 0x1c282e2 │ │ │ │ stmdbls r6, {r3, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00182b0d │ │ │ │ tstle r4, r1, lsl #6 │ │ │ │ - blcs 0x3d0f88 │ │ │ │ + blcs 0x3d0f4c │ │ │ │ movwcs fp, #12044 @ 0x2f0c │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ subspl pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - teqpne r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + cmnpeq r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbcs r0, {r4, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ - @ instruction: 0xf920f7f4 │ │ │ │ + @ instruction: 0xf924f7f4 │ │ │ │ @ instruction: 0xf414e4eb │ │ │ │ @ instruction: 0xf47f1500 │ │ │ │ @ instruction: 0xf44fac72 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46210310 │ │ │ │ @ instruction: 0x43a3a806 │ │ │ │ - ldrhi pc, [pc], -r1 │ │ │ │ - blx 0x9a8376 │ │ │ │ - blls 0x1f33bc │ │ │ │ + ldrhi pc, [r9], -r1 │ │ │ │ + blx 0x112833a │ │ │ │ + blls 0x1f3380 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subpl pc, r9, #73400320 @ 0x4600000 │ │ │ │ + addmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - ldrb pc, [r0], #2309 @ 0x905 @ │ │ │ │ + ldrb pc, [r0], #2313 @ 0x909 @ │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b38091 │ │ │ │ + @ instruction: 0xf5b3808d │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf7f08216 │ │ │ │ - strcs pc, [r1], #-2827 @ 0xfffff4f5 │ │ │ │ + @ instruction: 0xf7f08212 │ │ │ │ + strcs pc, [r1], #-2857 @ 0xfffff4d7 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d19, d13, #64 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf8ecf7f4 │ │ │ │ + @ instruction: 0xf8f0f7f4 │ │ │ │ @ instruction: 0xf414e4b7 │ │ │ │ @ instruction: 0xf0421500 │ │ │ │ - vst3.8 {d24-d26}, [pc :128], sl │ │ │ │ + vst3.8 {d24-d26}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46210310 │ │ │ │ @ instruction: 0x43a3a806 │ │ │ │ - sbchi pc, r3, r1 │ │ │ │ - blx 0xffca83dc │ │ │ │ - blls 0x1f3424 │ │ │ │ + adcshi pc, pc, r1 │ │ │ │ + blx 0x4283a2 │ │ │ │ + blls 0x1f33e8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subcc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + addcs pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - ldr pc, [ip], #2257 @ 0x8d1 │ │ │ │ + ldr pc, [ip], #2261 @ 0x8d5 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ stcge 4, cr15, [r1], #-508 @ 0xfffffe04 │ │ │ │ biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0042803 │ │ │ │ + vmlal.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf0044703 │ │ │ │ @ instruction: 0xf5b3051f │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - beq 0xfe94b908 │ │ │ │ + beq 0xfe94b8b4 │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf6484630 │ │ │ │ vrshr.s64 d21, d25, #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf8cd5440 │ │ │ │ smladls r7, r8, r0, r8 │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fff9c9 │ │ │ │ + @ instruction: 0xf7fff9cd │ │ │ │ @ instruction: 0x4621bbfb │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf986f7f0 │ │ │ │ + @ instruction: 0xf9a4f7f0 │ │ │ │ svcne 0x0040f414 │ │ │ │ - blge 0xffc676a0 │ │ │ │ + blge 0xffc67664 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf972f7f2 │ │ │ │ - bllt 0xffb284ac │ │ │ │ + @ instruction: 0xf976f7f2 │ │ │ │ + bllt 0xffb28470 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, ror r2 │ │ │ │ - stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - bicshi pc, sl, r3 │ │ │ │ - strbhi pc, [fp, r0, lsl #4]! @ │ │ │ │ + streq pc, [pc], #-4 @ 0x6a48c │ │ │ │ + @ instruction: 0x81baf003 │ │ │ │ + strbhi pc, [r8, r0, lsl #4]! @ │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - cmnphi pc, r3 @ p-variant is OBSOLETE │ │ │ │ - strbhi pc, [r3], #513 @ 0x201 @ │ │ │ │ + msrhi SPSR_xc, r3 │ │ │ │ + ldrthi pc, [lr], #513 @ 0x201 @ │ │ │ │ @ instruction: 0xf0032a20 │ │ │ │ - vhadd.s8 q4, q9, │ │ │ │ - bcs 0x8c2f8 │ │ │ │ - cmpphi r5, r3 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - eorcc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe6a84d0 │ │ │ │ - bllt 0xfefa8508 │ │ │ │ - andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - tstphi r5, #66 @ p-variant is OBSOLETE @ 0x42 │ │ │ │ - tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcvs 0x0000f5b3 │ │ │ │ - rscshi pc, r4, #2 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - @ instruction: 0x81b6f002 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf3c4abaa │ │ │ │ - @ instruction: 0xf4141201 │ │ │ │ - stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf004230c │ │ │ │ - movwls r0, #45839 @ 0xb30f │ │ │ │ - blge 0xfe867740 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fff911 │ │ │ │ - @ instruction: 0xf404bb8f │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41480cd │ │ │ │ - @ instruction: 0xf0010500 │ │ │ │ - vst4.8 {d8-d11}, [r4 :128], r0 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53f041a │ │ │ │ - @ instruction: 0xf8d6abf0 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fffebb │ │ │ │ - @ instruction: 0xf414bbd6 │ │ │ │ + vqadd.s8 d8, d18, d16 │ │ │ │ + bcs 0x8c294 │ │ │ │ + msrhi CPSR_fs, r3 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f2950a │ │ │ │ + @ instruction: 0xf7fffa9d │ │ │ │ + @ instruction: 0xf414bbbd │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst1.16 {d8-d11}, [r4 :128], fp │ │ │ │ + vst2.8 {d8-d11}, [r4], lr │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b38230 │ │ │ │ + @ instruction: 0xf5b382ed │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0x8afcc │ │ │ │ - blge 0x14677e0 │ │ │ │ + blcs 0x8aba8 │ │ │ │ + blge 0xfeb676ec │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svcvs 0x00d8f414 │ │ │ │ movwcs lr, #51661 @ 0xc9cd │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47f930b │ │ │ │ - stmdbge r6, {r2, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r5, r7, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf8bcf7f5 │ │ │ │ - bllt 0xda8618 │ │ │ │ + @ instruction: 0xf916f7f5 │ │ │ │ + bllt 0xfe4a8524 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + sbchi pc, sl, r1 │ │ │ │ + streq pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ + andshi pc, sp, r1 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + @ instruction: 0xf8d6d104 │ │ │ │ + ldreq r3, [sl], #-200 @ 0xffffff38 │ │ │ │ + blge 0xffce7a4c │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ + strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ + strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + mcr2 7, 6, pc, cr0, cr4, {7} @ │ │ │ │ + bllt 0xff668580 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - @ instruction: 0x81a2f042 │ │ │ │ + rsbhi pc, r4, #66 @ 0x42 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - msrhi SPSR_sxc, r2 │ │ │ │ + eorhi pc, r9, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - cmpphi r8, r2 @ p-variant is OBSOLETE │ │ │ │ + rsbshi pc, r4, #2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf3c4ab22 │ │ │ │ + vorr.i16 q13, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf4141201 │ │ │ │ stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf004230c │ │ │ │ movwls r0, #45839 @ 0xb30f │ │ │ │ - blge 0x667850 │ │ │ │ + blge 0x11e77b8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fff883 │ │ │ │ - @ instruction: 0xf404bb07 │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - @ instruction: 0xf4148405 │ │ │ │ + @ instruction: 0xf7fff8c1 │ │ │ │ + @ instruction: 0xf414bb35 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst1.16 {d24-d27}, [pc :256], ip │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - strbthi pc, [r1], #2 @ │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + vst4.32 {d8,d10,d12,d14}, [r4 :64], fp │ │ │ │ + @ instruction: 0xf5b36310 │ │ │ │ + @ instruction: 0xf0026f00 │ │ │ │ + @ instruction: 0xf5b38160 │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + blcs 0x8ab00 │ │ │ │ + blge 0x9677fc │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwcs lr, #51661 @ 0xc9cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf47f930b │ │ │ │ + stmdbge r6, {r3, r4, r8, r9, fp, sp, pc} │ │ │ │ + andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d6 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ + @ instruction: 0xf888f7f5 │ │ │ │ + bllt 0x2a8634 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + mvnshi pc, #2 │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + rsbshi pc, r5, #66 @ 0x42 │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0026f40 │ │ │ │ - @ instruction: 0xf5b3851b │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.8 {d24-d26}, [pc :256], sl │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xff8678c0 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8a0f7f0 │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f44630 │ │ │ │ - @ instruction: 0xf7ffff43 │ │ │ │ - @ instruction: 0xf404bb46 │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0002f70 │ │ │ │ - eoreq r8, r0, #55050240 @ 0x3480000 │ │ │ │ - ldrhi pc, [r9, r0, asr #2] │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d6d104 │ │ │ │ - ldrbeq r3, [r9], #200 @ 0xc8 │ │ │ │ - blge 0xd67c04 │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, fp, #98304 @ 0x18000 │ │ │ │ - andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fffdff │ │ │ │ - @ instruction: 0xf414bb1a │ │ │ │ - @ instruction: 0xf47f4100 │ │ │ │ - beq 0xfe9d51c4 │ │ │ │ - orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - ldreq pc, [ip, #-5] │ │ │ │ - rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - vorr.i32 d20, #52480 @ 0x0000cd00 │ │ │ │ - @ instruction: 0xf0042003 │ │ │ │ - vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b25300 │ │ │ │ - @ instruction: 0xf8cd2f70 │ │ │ │ - andls ip, r7, ip, lsr #32 │ │ │ │ - cmpphi r4, #2 @ p-variant is OBSOLETE │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ - subne pc, sp, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1801 @ 0xfffff8f7 │ │ │ │ - strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ - ldc2l 7, cr15, [r6, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xffbe8790 │ │ │ │ - movwne pc, #53824 @ 0xd240 @ │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - vst3.16 {d8-d10}, [r4 :64], r2 │ │ │ │ - @ instruction: 0xf5b32378 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - strteq r8, [r5], #-1258 @ 0xfffffb16 │ │ │ │ - ldrthi pc, [sl], #321 @ 0x141 @ │ │ │ │ - orrne pc, r6, #4, 8 @ 0x4000000 │ │ │ │ - svcne 0x0084f5b3 │ │ │ │ - bge 0x18e79bc │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6a7dc │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf7f4940a │ │ │ │ - @ instruction: 0xf7fffae1 │ │ │ │ - vmull.u , d4, d1[3] │ │ │ │ - strteq r1, [r7], #-769 @ 0xfffffcff │ │ │ │ - @ instruction: 0xf53f930b │ │ │ │ - vmull.u q13, d4, d2[1] │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmib sp, {r0, r1, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - beq 0xfe90f034 │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - stmdbge r6, {r2, r4, r8, r9, lr} │ │ │ │ - ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf6479200 │ │ │ │ - vmov.i32 d16, #1280 @ 0x00000500 │ │ │ │ - strls r0, [sl], #-530 @ 0xfffffdee │ │ │ │ - stc2 7, cr15, [r6, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfe7e8830 │ │ │ │ - tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x7a8cc │ │ │ │ - bge 0x867a40 │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031581 │ │ │ │ - stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0x432b2203 │ │ │ │ - movwls r9, #37382 @ 0x9206 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movtne pc, #964 @ 0x3c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6a868 │ │ │ │ - stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f12407 │ │ │ │ - @ instruction: 0xf7fffef3 │ │ │ │ - @ instruction: 0xf414ba07 │ │ │ │ - @ instruction: 0xf47f4500 │ │ │ │ - vst1.8 {d26-d27}, [pc], r2 │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + vst3. {d24-d26}, [pc :64], sl │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + ldrhi pc, [r4, #-2] │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + ldrthi pc, [r2], -r2 @ │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + strtmi sl, [r1], -r0, ror #21 │ │ │ │ + @ instruction: 0xf7f0a806 │ │ │ │ + @ instruction: 0xf8d6f8bf │ │ │ │ + andcs r3, r2, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ + @ instruction: 0xff48f7f4 │ │ │ │ + bllt 0x12686a0 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strbhi pc, [pc, r0] @ │ │ │ │ + @ instruction: 0xf1400220 │ │ │ │ + vst1.32 {d8}, [r4 :64], r6 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf53f04d9 │ │ │ │ + @ instruction: 0xf8d6ab34 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + stmdbge r6, {r0, r1, r3, r9} │ │ │ │ + ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0032201 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ + strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + mcr2 7, 0, pc, cr4, cr4, {7} @ │ │ │ │ + bllt 0x7686f8 │ │ │ │ + tstpmi r0, r4, lsl r4 @ p-variant is OBSOLETE │ │ │ │ + bge 0xfe8e7900 │ │ │ │ + vmlsl.u8 q8, d20, d21 │ │ │ │ + @ instruction: 0xf0051381 │ │ │ │ + vst3.8 {d0,d2,d4}, [r4 :64], ip │ │ │ │ + vmvn.i32 q9, #49152 @ 0x0000c000 │ │ │ │ + tstmi sp, #256 @ 0x100 │ │ │ │ + andcs pc, r3, r4, asr #7 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + svccs 0x0070f5b2 │ │ │ │ + eorgt pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf0029007 │ │ │ │ + andcs r8, r1, #872415233 @ 0x34000001 │ │ │ │ + andls sl, r0, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf6474630 │ │ │ │ + vsubl.s8 q8, d16, d13 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r4, [r9, -r3, lsl #8] │ │ │ │ + movwls r9, #25608 @ 0x6408 │ │ │ │ + @ instruction: 0xf7f3950a │ │ │ │ + @ instruction: 0xf7fffd7b │ │ │ │ + vpmax.s8 , q8, q15 │ │ │ │ + vsubw.s8 , q0, d13 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - sbcshi pc, r6, #2 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r2, r7, #805306368 @ 0x30000000 │ │ │ │ + strbhi pc, [sp], #-1 @ │ │ │ │ + cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strbthi pc, [r3], #2 @ │ │ │ │ + @ instruction: 0xf1410425 │ │ │ │ + vst3.32 {d8-d10}, [r4 :256], r5 │ │ │ │ + @ instruction: 0xf5b31386 │ │ │ │ + @ instruction: 0xf47f1f84 │ │ │ │ + stmdbge r6, {r1, r5, r6, r9, fp, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d6 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf0041303 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ + blx 0xffa28778 │ │ │ │ + blt 0x14287a8 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r0, #46119 @ 0xb427 │ │ │ │ + bge 0x1267cb4 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049208 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0025300 │ │ │ │ + @ instruction: 0xf0020aa2 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ andcs sl, r1, #98304 @ 0x18000 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - subpl pc, r9, #73400320 @ 0x4600000 │ │ │ │ + subsvc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strls r9, [sl], #-774 @ 0xfffffcfa │ │ │ │ - ldc2l 7, cr15, [r8], {243} @ 0xf3 │ │ │ │ - blt 0x14688cc │ │ │ │ + @ instruction: 0xf7f3940a │ │ │ │ + @ instruction: 0xf7fffd2b │ │ │ │ + vpmin.s8 d27, d24, d14 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + beq 0xfe955088 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r6, #-1409286144 @ 0xac000000 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0041340 │ │ │ │ + movwls r0, #41999 @ 0xa40f │ │ │ │ + strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + mrc2 7, 7, pc, cr8, cr1, {7} │ │ │ │ + blt 0x2a8834 │ │ │ │ strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - ldmibge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bge 0x167a3c │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - vmvn.i32 q12, #52992 @ 0x0000cf00 │ │ │ │ + vmlal.u q12, d20, d3[3] │ │ │ │ andls r1, fp, #268435456 @ 0x10000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - beq 0xfe90f124 │ │ │ │ + beq 0xfe90f08c │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andseq pc, ip, #2 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ stmdbge r6, {r2, r4, r8, r9, lr} │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + vsubl.s8 q10, d16, d9 │ │ │ │ movwls r0, #25106 @ 0x6212 │ │ │ │ @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fffcab │ │ │ │ - stmdbge r6, {r1, r5, r9, fp, ip, sp, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - movwls r4, #25091 @ 0x6203 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xff72f7f2 │ │ │ │ - ldmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabtmi r6, sp, r9, lr │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ - teqpne r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - submi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0xf7fffcdd │ │ │ │ + @ instruction: 0xf414ba50 │ │ │ │ + @ instruction: 0xf47f4500 │ │ │ │ + vst2. {d26,d28}, [pc :64], r6 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x43a30310 │ │ │ │ + rsbshi pc, r8, #2 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r2, r7, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + vmlsl.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0025300 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ + andcs sl, r1, #98304 @ 0x18000 │ │ │ │ + andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ + addcs pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f19708 │ │ │ │ - @ instruction: 0xf7fffd0b │ │ │ │ - stmib sp, {r0, r1, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ - strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf646a906 │ │ │ │ - vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ - vcge.s8 d16, d8, d2 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - smladls r8, r2, r2, r0 │ │ │ │ - ldc2l 7, cr15, [r8], #964 @ 0x3c4 │ │ │ │ - ldmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strls r9, [sl], #-774 @ 0xfffffcfa │ │ │ │ + ldc2 7, cr15, [r0], #972 @ 0x3cc │ │ │ │ + blt 0x9688e8 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + strls r0, [sl, #-783] @ 0xfffffcf1 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + @ instruction: 0xf7f29409 │ │ │ │ + @ instruction: 0xf7ffff77 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6460106 │ │ │ │ + vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ + andls r0, r8, #1207959552 @ 0x48000000 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + addcc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [r0, #-964] @ 0xfffffc3c │ │ │ │ + stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + cmnpeq r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdbge r6, {r3, r9, ip, pc} │ │ │ │ + vmin.s8 d20, d8, d16 │ │ │ │ + vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ + stmib sp, {r1, r4, r9}^ │ │ │ │ + @ instruction: 0xf7f14509 │ │ │ │ + @ instruction: 0xf7fffcfd │ │ │ │ + @ instruction: 0xf896b975 │ │ │ │ + ldrdlt r3, [r3, -r1]! │ │ │ │ + ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf57f07df │ │ │ │ + stmib sp, {r2, r3, r5, r6, r8, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf6490106 │ │ │ │ + vrsra.s64 q10, , #64 │ │ │ │ + andls r0, r8, #335544320 @ 0x14000000 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + sbccc pc, r9, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + stc2l 7, cr15, [r2], #964 @ 0x3c4 │ │ │ │ + ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ - ldrbeq r3, [r8, ip, asr #1] │ │ │ │ - stmdbge fp!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - smlabtmi r6, sp, r9, lr │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ + ldrbeq r3, [fp, ip, asr #1] │ │ │ │ + ldmdbge r1, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ mvnsmi pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - sbccc pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f19708 │ │ │ │ - @ instruction: 0xf7fffcdd │ │ │ │ - @ instruction: 0xf896b959 │ │ │ │ - ldrdlt r3, [r3, -r1]! │ │ │ │ - ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf57f07db │ │ │ │ - stmib sp, {r4, r6, r8, fp, sp, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ - strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf649a906 │ │ │ │ - vrsra.s64 q10, , #64 │ │ │ │ - @ instruction: 0xf6490305 │ │ │ │ + stmdbge r6, {r3, r9, ip, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ vrshr.s64 d19, d9, #64 │ │ │ │ - strls r0, [r8, -r5, lsl #4] │ │ │ │ - stc2l 7, cr15, [r2], {241} @ 0xf1 │ │ │ │ - ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabtmi r6, sp, r9, lr │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ - teqpne r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addsmi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f19708 │ │ │ │ - @ instruction: 0xf7fffcaf │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ - strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf646a906 │ │ │ │ - vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ - vcge.s8 d16, d8, d2 │ │ │ │ - vmov.i32 d20, #2304 @ 0x00000900 │ │ │ │ - smladls r8, r2, r2, r0 │ │ │ │ - ldc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ - addsmi r0, r3, #192, 4 │ │ │ │ - strhi pc, [sp], -r1 │ │ │ │ - teqphi r1, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ - addsmi r0, r3, #176, 4 │ │ │ │ - strthi pc, [sl], -r1 │ │ │ │ - strbhi pc, [r6], #-512 @ 0xfffffe00 @ │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ - addsmi r0, r3, #144, 4 │ │ │ │ - ldrhi pc, [r7, #1] │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - ldrbhi pc, [lr, #-1]! @ │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - ldmge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - ldrmi r9, [sl], -r9, lsl #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fffa2d │ │ │ │ - vmul.i8 , , q5 │ │ │ │ - vmlal.s q8, d0, d0[0] │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - andshi pc, r3, #0 │ │ │ │ - addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - teqcs r0, #14024704 @ 0xd60000 │ │ │ │ - cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0021f00 │ │ │ │ - vcgt.s8 d8, d0, d26 │ │ │ │ - @ instruction: 0xf5b384b9 │ │ │ │ - @ instruction: 0xf0021f80 │ │ │ │ - vrshl.s8 d8, d29, d1 │ │ │ │ - blcs 0x88ba1c │ │ │ │ - movwhi pc, #49154 @ 0xc002 @ │ │ │ │ - addhi pc, ip, #536870912 @ 0x20000000 │ │ │ │ - @ instruction: 0xf0022b00 │ │ │ │ - @ instruction: 0xf3c483c6 │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs r9, #4871 @ 0x1307 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf004461a │ │ │ │ - strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ - strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xfffef7f1 │ │ │ │ - stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - cdp2 7, 9, cr15, cr10, cr15, {7} │ │ │ │ + stmib sp, {r0, r2, r9}^ │ │ │ │ + @ instruction: 0xf7f14509 │ │ │ │ + @ instruction: 0xf7fffcc7 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6460106 │ │ │ │ + vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ + andls r0, r8, #1207959552 @ 0x48000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe928b04 │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0x07e2a912 │ │ │ │ - ldmge r9, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - sbcpl pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf10104a3 │ │ │ │ - ldcvs 0, cr8, [r3, #-920]! @ 0xfffffc68 │ │ │ │ - vmov.i16 d22, #187 @ 0x00bb │ │ │ │ - blcs 0xf7770 │ │ │ │ - andhi pc, r4, r2, asr #4 │ │ │ │ - @ instruction: 0xf47f2800 │ │ │ │ - vst2.8 {d26,d28}, [pc], r0 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ - eormi r0, r3, r0, asr #6 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - ldrhi pc, [pc, r2] │ │ │ │ - strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - mvnsvc pc, #64, 4 │ │ │ │ - stceq 0, cr4, [r7, #-140]! @ 0xffffff74 │ │ │ │ - vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - b 0x1436958 │ │ │ │ - @ instruction: 0xf0030545 │ │ │ │ - stmdbge r6, {r0, r5, r7, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0074403 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sl}^ │ │ │ │ - strls r4, [r8, -r6, lsl #10] │ │ │ │ - ldc2 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ - stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msrvc SPSR_, #4 │ │ │ │ - svcvc 0x0060f1b3 │ │ │ │ - mrshi pc, (UNDEF: 68) @ │ │ │ │ - ldrmi r2, [pc], -r0, lsl #6 │ │ │ │ - movwpl lr, #39373 @ 0x99cd │ │ │ │ - vmul.f q8, q2, d3[4] │ │ │ │ - vst1.8 {d0-d3}, [r3], sl │ │ │ │ - tstmi r3, #252, 6 @ 0xf0000003 │ │ │ │ - vst4.8 {d0,d2,d4,d6}, [r2 :128], r2 │ │ │ │ - stmdbge r6, {r9, ip, sp} │ │ │ │ - mvneq r4, sl, asr r0 │ │ │ │ - orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ - subsmi r4, r3, r0, lsr r6 │ │ │ │ - addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strvs pc, [r0], #836 @ 0x344 │ │ │ │ - andls r9, r6, #8, 14 @ 0x200000 │ │ │ │ - bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ - movwls r0, #28763 @ 0x705b │ │ │ │ - @ instruction: 0xff32f7f8 │ │ │ │ - ldmdalt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - addhi pc, r1, #0 │ │ │ │ - svceq 0x0040f5b3 │ │ │ │ - ldmdage r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - strpl pc, [r0, -r4, asr #7] │ │ │ │ - @ instruction: 0xf6490aa3 │ │ │ │ - vorr.i32 q10, #589824 @ 0x00090000 │ │ │ │ - @ instruction: 0xf6490505 │ │ │ │ - vmlal.s q10, d16, d1[2] │ │ │ │ - svccs 0x00000205 │ │ │ │ - strtmi fp, [sl], -r8, lsl #30 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - @ instruction: 0x432ba906 │ │ │ │ - movwls r4, #42544 @ 0xa630 │ │ │ │ - movwls r2, #769 @ 0x301 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - strls r4, [r6, -r3, lsl #10] │ │ │ │ - @ instruction: 0xf0049508 │ │ │ │ - strls r0, [r9, #-1295] @ 0xfffffaf1 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [fp], #-1287 @ 0xfffffaf9 │ │ │ │ - blx 0x328c36 │ │ │ │ - stmlt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + sbcscc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ + stmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7fa920a │ │ │ │ - @ instruction: 0xf7fff93d │ │ │ │ - @ instruction: 0xf8d6b801 │ │ │ │ - ldreq r2, [r4, r8, asr #1] │ │ │ │ - @ instruction: 0xf010d503 │ │ │ │ - @ instruction: 0xf43e0f0e │ │ │ │ - ldrsheq sl, [r0, #-248] @ 0xffffff08 │ │ │ │ - ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ - cmpphi pc, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ - svclt 0x00942a05 │ │ │ │ - andcs r2, r1, #0, 4 │ │ │ │ - @ instruction: 0xf43e2a00 │ │ │ │ - andcs sl, r0, #936 @ 0x3a8 │ │ │ │ - smladxls r4, r0, r6, r4 │ │ │ │ - stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ - andls lr, r5, #0, 24 │ │ │ │ - @ instruction: 0xf7f99203 │ │ │ │ - @ instruction: 0xf7fffc07 │ │ │ │ - sbccs fp, r0, #84, 16 @ 0x540000 │ │ │ │ - sbcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vshl.s8 d8, d6, d16 │ │ │ │ - @ instruction: 0xf1b382ed │ │ │ │ - @ instruction: 0xf0011fc0 │ │ │ │ - sbcscs r8, r0, #180, 8 @ 0xb4000000 │ │ │ │ + cmnpeq r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdbge r6, {r3, r9, ip, pc} │ │ │ │ + vmin.s8 d20, d8, d16 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + stmib sp, {r1, r4, r9}^ │ │ │ │ + @ instruction: 0xf7f14509 │ │ │ │ + @ instruction: 0xf7fffca1 │ │ │ │ + adccs fp, r0, #409600 @ 0x64000 │ │ │ │ sbceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - adcscs r8, r0, #148, 8 @ 0x94000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf896afc6 │ │ │ │ - @ instruction: 0xf8d610d1 │ │ │ │ - @ instruction: 0xf8d630c8 │ │ │ │ - stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ - tstphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6b914 │ │ │ │ - svcge 0x00b7f47e │ │ │ │ + vmax.s8 d8, d0, d8 │ │ │ │ + rscscs r8, r0, #1073741836 @ 0x4000000c │ │ │ │ + adcseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vmax.s8 d8, d0, d21 │ │ │ │ + rscscs r8, r0, #1157627904 @ 0x45000000 │ │ │ │ + addseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf5b38592 │ │ │ │ + @ instruction: 0xf0010f20 │ │ │ │ + @ instruction: 0xf5b38579 │ │ │ │ + @ instruction: 0xf47f0f00 │ │ │ │ + movwcs sl, #2298 @ 0x8fa │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r6, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - ldrtmi r4, [r0], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf0049207 │ │ │ │ - movwls r0, #527 @ 0x20f │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [sl, #-514] @ 0xfffffdfe │ │ │ │ - @ instruction: 0xf9a0f7f2 │ │ │ │ - ldmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - movwhi pc, #57345 @ 0xe001 @ │ │ │ │ - teqphi r8, #0, 4 @ p-variant is OBSOLETE │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - mvnshi pc, #1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - bicshi pc, lr, #1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #48, 4 │ │ │ │ - svcge 0x008bf47e │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - movwhi pc, #2 @ │ │ │ │ + stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ + ldrtmi r3, [r0], -r6, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + strls r3, [sl], #-1027 @ 0xfffffbfd │ │ │ │ + blx 0xd28a44 │ │ │ │ + ldmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vqsub.s8 d24, d15, d3 │ │ │ │ + vsubl.s8 q8, d16, d0 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + ldmge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, ror r3 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + msrhi CPSR_xc, #2 │ │ │ │ + ldrthi pc, [r7], #512 @ 0x200 @ │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + strhi pc, [r0, #-2]! │ │ │ │ + bichi pc, r4, #268435456 @ 0x10000000 │ │ │ │ + @ instruction: 0xf0022b20 │ │ │ │ + vcgt.s8 d8, d2, d5 │ │ │ │ + blcs 0x8b4d8 │ │ │ │ + @ instruction: 0x83bff002 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f24509 │ │ │ │ - @ instruction: 0xf7fefbf1 │ │ │ │ - @ instruction: 0xf5b3bf71 │ │ │ │ - @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r3, #108, 30 @ 0x1b0 │ │ │ │ - ldrhi pc, [r5], #320 @ 0x140 │ │ │ │ - cmnpmi pc, #36 @ p-variant is OBSOLETE @ 0x24 │ │ │ │ - rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - mvneq pc, #587202560 @ 0x23000000 │ │ │ │ - @ instruction: 0xd1084293 │ │ │ │ + streq pc, [pc], #-4 @ 0x6aae0 │ │ │ │ + strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf7f2950a │ │ │ │ + @ instruction: 0xf7fff803 │ │ │ │ + strtmi fp, [r1], -sp, lsr #17 │ │ │ │ + stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r8, sl, ip, lr}^ │ │ │ │ + @ instruction: 0xf7ef5509 │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f04630 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf57f07e2 │ │ │ │ + @ instruction: 0xf3c4a89a │ │ │ │ + strteq r5, [r3], #195 @ 0xc3 │ │ │ │ + rschi pc, r3, r1, lsl #2 │ │ │ │ + ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ + vqdmulh.s d18, d1, d2 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + stmdbge r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + movwpl pc, #1103 @ 0x44f @ │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0020f80 │ │ │ │ + vbic.i32 q12, #-872415232 @ 0xcc000000 │ │ │ │ + vrshl.s8 q9, q0, q8 │ │ │ │ + strdmi r7, [r3], -lr @ │ │ │ │ + tstmi sp, #2496 @ 0x9c0 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ + rsbshi pc, lr, r3 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + streq pc, [r3, -r7] │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f89708 │ │ │ │ + @ instruction: 0xf7fffd43 │ │ │ │ + @ instruction: 0xf004b867 │ │ │ │ + @ instruction: 0xf1b37360 │ │ │ │ + @ instruction: 0xf0007f60 │ │ │ │ + movwcs r8, #324 @ 0x144 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ + stmdbeq r3!, {r0, r3, r8, r9, ip, lr}^ │ │ │ │ + andeq pc, sl, #196, 6 @ 0x10000003 │ │ │ │ + mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0x01224313 │ │ │ │ + andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ + subsmi sl, sl, r6, lsl #18 │ │ │ │ + vst4. {d0,d2,d4,d6}, [r3 :128], r3 │ │ │ │ + ldrtmi r2, [r0], -r0, lsl #7 │ │ │ │ + vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ + vhsub.u8 d21, d20, d3 │ │ │ │ + strls r6, [r8, -r0, lsl #9] │ │ │ │ + b 0x114f3d4 │ │ │ │ + subseq r4, fp, r4, asr #7 │ │ │ │ + @ instruction: 0xf7f89307 │ │ │ │ + @ instruction: 0xf7ffff37 │ │ │ │ + @ instruction: 0xf5b3b83f │ │ │ │ + @ instruction: 0xf0000f20 │ │ │ │ + @ instruction: 0xf5b38280 │ │ │ │ + @ instruction: 0xf47f0f40 │ │ │ │ + vmvn.i16 d26, #198 @ 0x00c6 │ │ │ │ + beq 0xfe9407e0 │ │ │ │ + ldrbmi pc, [r9, #-1609] @ 0xfffff9b7 @ │ │ │ │ + streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ + sbcmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + svclt 0x00082f00 │ │ │ │ + @ instruction: 0xf003462a │ │ │ │ + vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + stmdbge r6, {r0, r7, r8, sl, ip} │ │ │ │ + ldrtmi r4, [r0], -fp, lsr #6 │ │ │ │ + movwcs r9, #4874 @ 0x130a │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + streq pc, [pc, #-4] @ 0x6ac0c │ │ │ │ + strls r9, [r9, #-1798] @ 0xfffff8fa │ │ │ │ + strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f39408 │ │ │ │ + @ instruction: 0xf7fffb0f │ │ │ │ + stmib sp, {r1, r7, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r6, {r1, r2, r8} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + andls r4, sl, #8, 10 @ 0x2000000 │ │ │ │ + @ instruction: 0xf942f7fa │ │ │ │ + stmdalt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - movwvc pc, #1103 @ 0x44f @ │ │ │ │ - movwmi pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf0014393 │ │ │ │ - rsclt r8, r3, #63438848 @ 0x3c80000 │ │ │ │ + strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ + svceq 0x000ef010 │ │ │ │ + svcge 0x00f9f43e │ │ │ │ + strle r0, [r2, #-336] @ 0xfffffeb0 │ │ │ │ + @ instruction: 0xf1410594 │ │ │ │ + @ instruction: 0xf1a1815a │ │ │ │ + bcs 0x1ab484 │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + bcs 0x73470 │ │ │ │ + svcge 0x00ebf43e │ │ │ │ + ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ + strls r9, [r2, -r4, lsl #10] │ │ │ │ + @ instruction: 0xce00e9cd │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + ldmdalt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ + addsmi r0, r3, #208, 4 │ │ │ │ + strhi pc, [r1], #1 │ │ │ │ + rschi pc, ip, #0, 4 │ │ │ │ + svcne 0x00c0f1b3 │ │ │ │ + strthi pc, [pc], #1 @ 0x6aca0 │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + strhi pc, [pc], #1 @ 0x6acac │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + svcge 0x00c7f47e │ │ │ │ + smullsne pc, r1, r6, r8 @ │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf0022900 │ │ │ │ + bicsmi r8, r2, #254 @ 0xfe │ │ │ │ + movweq pc, #4098 @ 0x1002 @ │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + @ instruction: 0xf3c4afb8 │ │ │ │ + movwcs r2, #4611 @ 0x1203 │ │ │ │ + stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + andcs r2, r2, #8, 8 @ 0x8000000 │ │ │ │ + @ instruction: 0xf7f2950a │ │ │ │ + @ instruction: 0xf7fff9a5 │ │ │ │ + @ instruction: 0xf5b3b818 │ │ │ │ + @ instruction: 0xf0010fa0 │ │ │ │ + vcgt.s8 d8, d0, d9 │ │ │ │ + @ instruction: 0xf5b38337 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #-469762045 @ 0xe4000003 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + andscs r8, r0, #1677721603 @ 0x64000003 │ │ │ │ + eorseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + @ instruction: 0xf404af8c │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf0044803 │ │ │ │ + @ instruction: 0xf5b3070f │ │ │ │ + @ instruction: 0xf0024f70 │ │ │ │ + movwcs r8, #4856 @ 0x12f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ - andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vmlal.u , d20, d0[0] │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - stc2l 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ - svclt 0x00b3f7fe │ │ │ │ - svceq 0x00a0f5b2 │ │ │ │ - svcge 0x0039f47e │ │ │ │ - @ instruction: 0xf10202a3 │ │ │ │ - eoreq r8, r7, #93 @ 0x5d │ │ │ │ - strthi pc, [r4], -r0, lsl #2 │ │ │ │ - cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - svcge 0x002df47e │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xffe28d2a │ │ │ │ + svclt 0x0072f7fe │ │ │ │ + svceq 0x00a0f5b3 │ │ │ │ + svcge 0x006df47e │ │ │ │ + @ instruction: 0xf14002a3 │ │ │ │ + @ instruction: 0xf0248492 │ │ │ │ + @ instruction: 0xf64e437f │ │ │ │ + vmvn.i32 , #3840 @ 0x00000f00 │ │ │ │ + vld1.8 {d0-d3}, [r3] │ │ │ │ + addsmi r0, r3, #224, 6 @ 0x80000003 │ │ │ │ + @ instruction: 0xf8d6d108 │ │ │ │ + vst4. {d18-d21}, [pc], r8 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + orrsmi r4, r3, #0, 6 │ │ │ │ + strbhi pc, [fp, r1]! @ │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + addseq r2, fp, r3, lsl #4 │ │ │ │ + movwcs lr, #47565 @ 0xb9cd │ │ │ │ + movwcs r2, #4609 @ 0x1201 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #402653184 @ 0x18000000 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - addseq r2, fp, pc, lsl #4 │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - movwls r4, #37383 @ 0x9207 │ │ │ │ - ldc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ - svclt 0x001cf7fe │ │ │ │ - movwpl pc, #1103 @ 0x44f @ │ │ │ │ - msrmi SPSR_, #192, 4 │ │ │ │ - streq lr, [r3, -r4, lsl #20] │ │ │ │ - svceq 0x00c0f5b7 │ │ │ │ - strthi pc, [fp], r1 │ │ │ │ - orrhi pc, sl, #0, 4 │ │ │ │ - svcne 0x0000f5b7 │ │ │ │ - ldrhi pc, [ip, -r1]! │ │ │ │ - svceq 0x0080f5b7 │ │ │ │ - strhi pc, [pc, -r1] │ │ │ │ - @ instruction: 0xf47f2f00 │ │ │ │ - @ instruction: 0xf004aea5 │ │ │ │ - blcs 0x86be3c │ │ │ │ - ldrhi pc, [r6, #2] │ │ │ │ - ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldmibeq pc!, {r2, r4, ip, sp, lr, pc}^ @ │ │ │ │ - strhi pc, [r8, #-2] │ │ │ │ - movtvc pc, #1103 @ 0x44f @ │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002421c │ │ │ │ - movwcs r8, #1408 @ 0x580 │ │ │ │ - vqshlu.s64 d30, d2, #4 │ │ │ │ - @ instruction: 0xf0145341 │ │ │ │ - movwls r0, #48944 @ 0xbf30 │ │ │ │ - mcrge 4, 7, pc, cr9, cr14, {3} @ │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf7f3940a │ │ │ │ + @ instruction: 0xf7fefdd3 │ │ │ │ + @ instruction: 0xf5b2bfb4 │ │ │ │ + @ instruction: 0xf47e0fa0 │ │ │ │ + adceq sl, r3, #58, 30 @ 0xe8 │ │ │ │ + subshi pc, r6, r2, lsl #2 │ │ │ │ + @ instruction: 0xf1000227 │ │ │ │ + vst1.8 {d8-d10}, [r4 :128], r1 │ │ │ │ + @ instruction: 0xf5b36370 │ │ │ │ + @ instruction: 0xf47e6f70 │ │ │ │ + @ instruction: 0xf3c4af2e │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r0, [sl, #-155] @ 0xffffff65 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fa9309 │ │ │ │ + @ instruction: 0xf7fefd59 │ │ │ │ + @ instruction: 0xf44fbf1d │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + b 0x17bb98 │ │ │ │ + @ instruction: 0xf5b70703 │ │ │ │ + @ instruction: 0xf0010fc0 │ │ │ │ + vmax.s8 d8, d16, d20 │ │ │ │ + @ instruction: 0xf5b78387 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + @ instruction: 0xf5b78735 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + svccs 0x00008708 │ │ │ │ + mcrge 4, 5, pc, cr5, cr15, {3} @ │ │ │ │ + mvneq pc, #4 │ │ │ │ + @ instruction: 0xf0022b20 │ │ │ │ + b 0x144c414 │ │ │ │ + @ instruction: 0xf0144814 │ │ │ │ + @ instruction: 0xf00209ff │ │ │ │ + vst3. {d24-d26}, [pc :128], r8 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ + andsmi r0, ip, #16, 6 @ 0x40000000 │ │ │ │ + ldrbhi pc, [sp, #-2] @ │ │ │ │ + ldr r2, [r2], r0, lsl #6 │ │ │ │ + movtpl pc, #5060 @ 0x13c4 @ │ │ │ │ + svceq 0x0030f014 │ │ │ │ + @ instruction: 0xf47e930b │ │ │ │ + vqrdmlah.s q13, q10, d2[6] │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + stmdbcs sp, {r8, r9, ip, lr} │ │ │ │ + andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ + @ instruction: 0xf002290f │ │ │ │ + andls r8, r0, #-1073741824 @ 0xc0000000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + tstls r8, r3, lsl #4 │ │ │ │ + stmdbge r6, {r0, r3, r9, ip, pc} │ │ │ │ + rscsvc pc, r5, #1610612740 @ 0x60000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6aea0 │ │ │ │ + strls r9, [sl], #-774 @ 0xfffffcfa │ │ │ │ + strls r2, [r7], #-1024 @ 0xfffffc00 │ │ │ │ + blx 0x4a8e7a │ │ │ │ + svclt 0x0041f7fe │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, ror r2 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svclt 0x0018290d │ │ │ │ - stmdbcs pc, {r0, r9, sp} @ │ │ │ │ - tstphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #8, 2 │ │ │ │ - @ instruction: 0xf646a906 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ - @ instruction: 0xf0040212 │ │ │ │ - movwls r0, #25615 @ 0x640f │ │ │ │ - strcs r9, [r0], #-1034 @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf7f39407 │ │ │ │ - @ instruction: 0xf7fefb0b │ │ │ │ - eorscs fp, r0, #64, 30 @ 0x100 │ │ │ │ - rsbseq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ - @ instruction: 0xf0044c03 │ │ │ │ - @ instruction: 0xf5b2070f │ │ │ │ - @ instruction: 0xf3c40f80 │ │ │ │ - @ instruction: 0xf0022403 │ │ │ │ - vqshl.s8 d8, d11, d16 │ │ │ │ - @ instruction: 0xf1b2827c │ │ │ │ - @ instruction: 0xf0021f10 │ │ │ │ - vqshl.s8 q4, q14, q8 │ │ │ │ - bcs 0x88cd24 │ │ │ │ - strhi pc, [fp], #-2 │ │ │ │ - subhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ - @ instruction: 0xf0022a00 │ │ │ │ - stmdbge r6, {r1, r2, r4, r5, sl, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + streq pc, [pc], #-4 @ 0x6aec8 │ │ │ │ + ldrbthi pc, [lr], #-2 @ │ │ │ │ + rsbshi pc, fp, #0, 4 │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + ldrbhi pc, [ip], #2 @ │ │ │ │ + ldrbhi pc, [pc, -r0, lsl #4]! @ │ │ │ │ + @ instruction: 0xf0022a20 │ │ │ │ + vcge.s8 q4, q9, │ │ │ │ + bcs 0x8b7c8 │ │ │ │ + ldrhi pc, [sp], #-2 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vmlal.s q11, d16, d1[7] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fefd79 │ │ │ │ - adceq fp, r7, #2512 @ 0x9d0 │ │ │ │ - strbhi pc, [lr, r1, lsl #2] @ │ │ │ │ + @ instruction: 0xf7fefd7f │ │ │ │ + adceq fp, r7, #2544 @ 0x9f0 │ │ │ │ + strbhi pc, [r8, r1, lsl #2] @ │ │ │ │ movweq pc, #1044 @ 0x414 @ │ │ │ │ - ldrbthi pc, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrbthi pc, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ vpmax.s8 d16, d15, d17 │ │ │ │ eormi r0, r3, pc, lsr r3 │ │ │ │ ldrdeq pc, [r8], #134 @ 0x86 │ │ │ │ + streq pc, [pc, #-1] @ 0x6af27 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc, #-1] @ 0x6af6b │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrhi pc, [r4, #-1] │ │ │ │ + strhi pc, [lr, #-1] │ │ │ │ @ instruction: 0xf57e0701 │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #29 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #29 │ │ │ │ movwcs fp, #62182 @ 0xf2e6 │ │ │ │ movwls sl, #39174 @ 0x9906 │ │ │ │ movwcs r2, #514 @ 0x202 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x970600b6 │ │ │ │ strpl lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fa960a │ │ │ │ - @ instruction: 0xf7fefceb │ │ │ │ - stcleq 14, cr11, [r3, #-928]! @ 0xfffffc60 │ │ │ │ + @ instruction: 0xf7fefcf1 │ │ │ │ + stcleq 14, cr11, [r3, #-936]! @ 0xfffffc58 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf64f8759 │ │ │ │ + @ instruction: 0xf64f8753 │ │ │ │ vmlal.s , d16, d0[4] │ │ │ │ eormi r0, r2, pc, lsl #4 │ │ │ │ svccs 0x005cf5b2 │ │ │ │ - mcrge 4, 3, pc, cr5, cr14, {3} @ │ │ │ │ + mcrge 4, 3, pc, cr7, cr14, {3} @ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e0711 │ │ │ │ - ldreq sl, [r7, #3680] @ 0xe60 │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr13, cr14, {1} │ │ │ │ + ldreq sl, [r7, #3682] @ 0xe62 │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr15, cr14, {1} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0042202 │ │ │ │ @ instruction: 0x4630011f │ │ │ │ - ldc2l 7, cr15, [r4, #-992]! @ 0xfffffc20 │ │ │ │ - mcrlt 7, 6, pc, cr9, cr14, {7} @ │ │ │ │ + ldc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ + mcrlt 7, 6, pc, cr11, cr14, {7} @ │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf1400221 │ │ │ │ - @ instruction: 0xf64f83fe │ │ │ │ + @ instruction: 0xf64f83fc │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccs 0x005cf5b3 │ │ │ │ - mcrge 4, 2, pc, cr5, cr14, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr7, cr14, {3} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6b000 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6afc0 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ strls r3, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - mrc2 7, 4, pc, cr8, cr8, {7} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr8, cr14, {7} │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #738197504 @ 0x2c000000 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - tstls r8, r0, lsr r6 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - addseq r3, fp, r3, lsl #4 │ │ │ │ + mrc2 7, 4, pc, cr14, cr8, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr10, cr14, {7} │ │ │ │ + vmlal.u , d20, d3[4] │ │ │ │ + ldrtmi r5, [r0], -r0, asr #3 │ │ │ │ + stmdbge r6, {r3, r8, ip, pc} │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, fp, #155 @ 0x9b │ │ │ │ vsubw.u8 , q2, d12 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ adceq r4, r4, #201326592 @ 0xc000000 │ │ │ │ andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ movwcs fp, #3924 @ 0xf54 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f32306 │ │ │ │ - @ instruction: 0xf7fefc49 │ │ │ │ - @ instruction: 0xf3c4be90 │ │ │ │ - beq 0xfe940c54 │ │ │ │ + @ instruction: 0xf7fefc4f │ │ │ │ + @ instruction: 0xf3c4be92 │ │ │ │ + beq 0xfe940c14 │ │ │ │ strvs pc, [r9, #1609]! @ 0x649 │ │ │ │ streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ sbcsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0xf003462a │ │ │ │ vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ stmdbge r6, {r0, r7, r8, sl, ip} │ │ │ │ ldrtmi r4, [r0], -fp, lsr #6 │ │ │ │ movwcs r9, #4874 @ 0x130a │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r8, #-1798] @ 0xfffff8fa │ │ │ │ - streq pc, [pc, #-4] @ 0x6b088 │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ + streq pc, [pc, #-4] @ 0x6b040 │ │ │ │ + strls r9, [r9, #-1798] @ 0xfffff8fa │ │ │ │ + strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ vabal.u8 q9, d4, d3 │ │ │ │ - strls r1, [r7, #-1025] @ 0xfffffbff │ │ │ │ - @ instruction: 0xf7f3940b │ │ │ │ - @ instruction: 0xf7fef8ef │ │ │ │ - beq 0xfe91aa3c │ │ │ │ + strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f39408 │ │ │ │ + @ instruction: 0xf7fef8f5 │ │ │ │ + beq 0xfe91aa04 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andseq pc, ip, #2 │ │ │ │ addne pc, r1, r4, asr #7 │ │ │ │ stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ streq pc, [pc, -r4] │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf8cd43a1 │ │ │ │ @ instruction: 0xf000c02c │ │ │ │ - stmib sp, {r3, r9, sl, pc}^ │ │ │ │ + stmib sp, {r1, r2, r9, sl, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ stccs 5, cr2, [sp, #-12] │ │ │ │ - bcs 0x3dacfc │ │ │ │ + bcs 0x3dacbc │ │ │ │ svclt 0x000c9208 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ strpl pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ strls r3, [r7, #-513] @ 0xfffffdff │ │ │ │ - ldrne pc, [r5, #-1606]! @ 0xfffff9ba │ │ │ │ + ldrbeq pc, [r5, #-1606]! @ 0xfffff9ba @ │ │ │ │ ldreq pc, [r2, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ stccs 6, cr4, [r0], {48} @ 0x30 │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f39406 │ │ │ │ - @ instruction: 0xf7fef8b7 │ │ │ │ - beq 0xfe95a9cc │ │ │ │ + @ instruction: 0xf7fef8bd │ │ │ │ + beq 0xfe95a994 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ strne pc, [r1, -r4, asr #7] │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ @ instruction: 0xf004431a │ │ │ │ @ instruction: 0x43a1050f │ │ │ │ andls r9, r8, fp, lsl #14 │ │ │ │ - strbhi pc, [r3, #0]! @ │ │ │ │ + strbhi pc, [r1, #0]! @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andpl lr, r9, #3358720 @ 0x334000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff40f7fa │ │ │ │ - mcrlt 7, 0, pc, cr11, cr14, {7} @ │ │ │ │ + @ instruction: 0xff46f7fa │ │ │ │ + mcrlt 7, 0, pc, cr13, cr14, {7} @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [pc], r8, asr #1 │ │ │ │ - mcrge 5, 0, pc, cr1, cr14, {1} @ │ │ │ │ + mcrge 5, 0, pc, cr3, cr14, {1} @ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b190 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b150 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8ccf7f4 │ │ │ │ - stcllt 7, cr15, [r7, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xf8d2f7f4 │ │ │ │ + stcllt 7, cr15, [r9, #1016]! @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - stclge 4, cr15, [r1, #248]! @ 0xf8 │ │ │ │ + stclge 4, cr15, [r3, #248]! @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b1d0 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b190 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8acf7f4 │ │ │ │ - stcllt 7, cr15, [r7, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf8b2f7f4 │ │ │ │ + stcllt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - vst1.8 {d24}, [pc], r4 │ │ │ │ + vst1.64 {d24-d26}, [pc :256], lr │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - strhi pc, [r3, -r0] │ │ │ │ + ldrbthi pc, [pc], r0 @ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - subshi pc, lr, #2 │ │ │ │ + subhi pc, sl, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad34 │ │ │ │ + @ instruction: 0xf404ad36 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43e4f70 │ │ │ │ - strtmi sl, [r1], -r4, lsr #27 │ │ │ │ + strtmi sl, [r1], -r6, lsr #27 │ │ │ │ @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6faef │ │ │ │ + @ instruction: 0xf8d6fb0f │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf992f7f4 │ │ │ │ - ldclt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf998f7f4 │ │ │ │ + ldclt 7, cr15, [r7, #1016] @ 0x3f8 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - vst1.8 {d24}, [pc :64], r3 │ │ │ │ + vst1.8 {d24}, [pc]! │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, lsl #5 │ │ │ │ svcvs 0x0040f5b2 │ │ │ │ - strbhi pc, [sp, r0]! @ │ │ │ │ + strbhi pc, [r9, r0]! @ │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ - sbcshi pc, r5, #2 │ │ │ │ + adcshi pc, r9, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad02 │ │ │ │ + @ instruction: 0xf404ad04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53e069a │ │ │ │ - strtmi sl, [r1], -lr, ror #26 │ │ │ │ + @ instruction: 0x4621ad70 │ │ │ │ @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6fab9 │ │ │ │ + @ instruction: 0xf8d6fad9 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf95cf7f4 │ │ │ │ - ldcllt 7, cr15, [pc, #-1016] @ 0x6aeb8 │ │ │ │ + @ instruction: 0xf962f7f4 │ │ │ │ + stcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ svceq 0x0060f5b3 │ │ │ │ - tstphi ip, r1 @ p-variant is OBSOLETE │ │ │ │ + tstphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[4] │ │ │ │ addsmi r0, r3, #224, 4 │ │ │ │ - tstphi r3, r1 @ p-variant is OBSOLETE │ │ │ │ + rscshi pc, pc, r1 │ │ │ │ svcne 0x00d0f1b3 │ │ │ │ - ldclge 4, cr15, [fp], {126} @ 0x7e │ │ │ │ + ldclge 4, cr15, [sp], {126} @ 0x7e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e071b │ │ │ │ - movwcs sl, #7382 @ 0x1cd6 │ │ │ │ + movwcs sl, #7384 @ 0x1cd8 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0xfeb292c6 │ │ │ │ - ldclt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0xfeca9286 │ │ │ │ + ldclt 7, cr15, [r9, #-1016]! @ 0xfffffc08 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - rsbhi pc, r0, #1 │ │ │ │ + subshi pc, ip, #1 │ │ │ │ vrshr.s64 d18, d0, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - adcshi pc, r4, r1 │ │ │ │ + adcshi pc, r0, r1 │ │ │ │ svceq 0x0040f5b3 │ │ │ │ - ldcge 4, cr15, [r1], #504 @ 0x1f8 │ │ │ │ + ldcge 4, cr15, [r3], #504 @ 0x1f8 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fefde5 │ │ │ │ - @ instruction: 0xf5b3bd12 │ │ │ │ + @ instruction: 0xf7fefdeb │ │ │ │ + @ instruction: 0xf5b3bd14 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - andscs r8, r0, #1073741886 @ 0x4000003e │ │ │ │ + andscs r8, r0, #1073741885 @ 0x4000003d │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorscs r8, r0, #51 @ 0x33 │ │ │ │ + eorscs r8, r0, #47 @ 0x2f │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf404ac8c │ │ │ │ + @ instruction: 0xf404ac8e │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ @ instruction: 0xf0044803 │ │ │ │ - vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b32903 │ │ │ │ + @ instruction: 0xf5b3070f │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - @ instruction: 0xf8968765 │ │ │ │ + @ instruction: 0xf896875f │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [sl, #1]! @ │ │ │ │ + ldrbhi pc, [r4, #1]! @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6bf9c │ │ │ │ - ldclge 4, cr15, [r3], #-504 @ 0xfffffe08 │ │ │ │ + blcs 0x6bf5c │ │ │ │ + ldclge 4, cr15, [r5], #-504 @ 0xfffffe08 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 3, pc, cr2, cr1, {7} @ │ │ │ │ - ldcllt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ + mcr2 7, 3, pc, cr8, cr1, {7} @ │ │ │ │ + ldcllt 7, cr15, [fp], {254} @ 0xfe │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ mvnhi pc, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #96, 4 │ │ │ │ - bicshi pc, r4, r1 │ │ │ │ + bicshi pc, r0, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - mrrcge 4, 7, pc, r3, cr14 @ │ │ │ │ + mrrcge 4, 7, pc, r5, cr14 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fef973 │ │ │ │ - @ instruction: 0x2320bc3f │ │ │ │ + @ instruction: 0xf7fef979 │ │ │ │ + @ instruction: 0x2320bc41 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vrhadd.s8 d8, d17, d18 │ │ │ │ - @ instruction: 0xf5b2821f │ │ │ │ + vrhadd.s8 d8, d17, d12 │ │ │ │ + @ instruction: 0xf5b2821a │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f8105 │ │ │ │ + @ instruction: 0xf04f80f6 │ │ │ │ vcge.s8 d0, d2, d0 │ │ │ │ - vmvn.i32 q12, #14 @ 0x0000000e │ │ │ │ + vmvn.i32 q12, #3 @ 0x00000003 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - tstphi ip, r2 @ p-variant is OBSOLETE │ │ │ │ + rscshi pc, ip, r2 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - stcge 4, cr15, [r3], #-504 @ 0xfffffe08 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andsne pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xffca941c │ │ │ │ - ldclt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - strthi pc, [r8], r1 │ │ │ │ - ldrbhi pc, [r9, -r0, lsl #4] @ │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - strbhi pc, [r8], r1 @ │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - strthi pc, [pc], r1 │ │ │ │ - svcne 0x0040f5b3 │ │ │ │ - blge 0xfffe8680 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6b498 │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fefc93 │ │ │ │ - @ instruction: 0x2320bbef │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002429a │ │ │ │ - vand q4, , │ │ │ │ - @ instruction: 0xf5b281af │ │ │ │ - @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f8056 │ │ │ │ - vcge.s8 d0, d1, d0 │ │ │ │ - vqshl.s64 q12, , #0 │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - msrhi CPSR_xc, r2 │ │ │ │ + stcge 4, cr15, [r5], #-504 @ 0xfffffe08 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmov.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f1950a │ │ │ │ + @ instruction: 0xf7fefaf7 │ │ │ │ + eorcs fp, r0, #5888 @ 0x1700 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vmax.s8 d8, d16, d19 │ │ │ │ + @ instruction: 0xf5b38756 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #204472320 @ 0xc300000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf5b386aa │ │ │ │ + @ instruction: 0xf47e1f40 │ │ │ │ + stmdbge r6, {sl, fp, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0045508 │ │ │ │ + strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ + bllt 0xffd2945c │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xff5686d4 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + @ instruction: 0x81bbf002 │ │ │ │ + @ instruction: 0x81acf201 │ │ │ │ + svceq 0x00a0f5b2 │ │ │ │ + subhi pc, fp, r2 │ │ │ │ + tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ + ldrbhi pc, [r7, r1, lsl #4] @ │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf002429a │ │ │ │ + @ instruction: 0x23208110 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47e429a │ │ │ │ + ldrdls sl, [r6, -r6] │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ subspl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe8a94bc │ │ │ │ - bllt 0xff1a94f4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfeaa9478 │ │ │ │ + bllt 0xff2a94b0 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - orrshi pc, ip, #1 │ │ │ │ - blx 0x1f294c4 │ │ │ │ - blls 0x1f4510 │ │ │ │ + orrshi pc, r8, #1 │ │ │ │ + blx 0xfe7a9480 │ │ │ │ + blls 0x1f44cc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subne pc, sp, #74448896 @ 0x4700000 │ │ │ │ + addeq pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xf7fef85b │ │ │ │ - @ instruction: 0xf649bc26 │ │ │ │ + @ instruction: 0xf7fef863 │ │ │ │ + @ instruction: 0xf649bc2a │ │ │ │ vsubw.s8 q11, q8, d25 │ │ │ │ @ instruction: 0xf6490305 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ svccs 0x00000205 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xf7fef847 │ │ │ │ - beq 0xfe95a594 │ │ │ │ + @ instruction: 0xf7fef84f │ │ │ │ + beq 0xfe95a560 │ │ │ │ stmdbge r6, {r1, r3, r8, sl, ip, pc} │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ @ instruction: 0x432b031c │ │ │ │ @ instruction: 0xf0049308 │ │ │ │ movwls r0, #37663 @ 0x931f │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ - bllt 0xfe229570 │ │ │ │ + ldc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ + bllt 0xfe32952c │ │ │ │ svcvs 0x008cf1b7 │ │ │ │ - cmnphi lr, #1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f429f │ │ │ │ - rsceq sl, r1, #31744 @ 0x7c00 │ │ │ │ - blge 0x7a8b88 │ │ │ │ + rsceq sl, r1, #34816 @ 0x8800 │ │ │ │ + blge 0x868b44 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f84630 │ │ │ │ - @ instruction: 0xf7fef8ff │ │ │ │ - @ instruction: 0xf7efbbe8 │ │ │ │ - movwcs pc, #7075 @ 0x1ba3 @ │ │ │ │ + @ instruction: 0xf7fef907 │ │ │ │ + @ instruction: 0xf7efbbec │ │ │ │ + movwcs pc, #7083 @ 0x1bab @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subcc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + addcs pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - @ instruction: 0xf7fef80f │ │ │ │ - @ instruction: 0xf44fbbda │ │ │ │ + @ instruction: 0xf7fef817 │ │ │ │ + @ instruction: 0xf44fbbde │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - eorhi pc, r3, #2 │ │ │ │ + andhi pc, r3, #2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b384a9 │ │ │ │ + @ instruction: 0xf5b384a5 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.64 {d24-d27}, [pc], r9 │ │ │ │ + vst1.32 {d24-d27}, [pc :128], r9 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - blge 0x12687ec │ │ │ │ + blge 0x13687a8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [pc], #-200 @ 0x6b604 │ │ │ │ - blge 0xfed68b00 │ │ │ │ + ldreq r3, [pc], #-200 @ 0x6b5c0 │ │ │ │ + blge 0xfee68abc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8fef7ef │ │ │ │ + @ instruction: 0xf920f7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - @ instruction: 0xf7feffa1 │ │ │ │ - @ instruction: 0xf44fbba4 │ │ │ │ + @ instruction: 0xf7feffa9 │ │ │ │ + @ instruction: 0xf44fbba8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - @ instruction: 0x81a4f002 │ │ │ │ + orrhi pc, r4, r2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b384b5 │ │ │ │ + @ instruction: 0xf5b384b1 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.32 {d24-d27}, [pc], r0 │ │ │ │ + vst1.16 {d24-d27}, [pc :128], r0 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - blge 0x4e8858 │ │ │ │ + blge 0x5e8814 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [fp], #200 @ 0xc8 │ │ │ │ - blge 0x1fe8b6c │ │ │ │ + blge 0xfe0e8b28 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8c8f7ef │ │ │ │ + @ instruction: 0xf8eaf7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - @ instruction: 0xf7feff6b │ │ │ │ - @ instruction: 0xf404bb6e │ │ │ │ + @ instruction: 0xf7feff73 │ │ │ │ + @ instruction: 0xf404bb72 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53e041d │ │ │ │ - @ instruction: 0xf8d6ab64 │ │ │ │ + @ instruction: 0xf8d6ab68 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ strls r2, [r9], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fefe2f │ │ │ │ - rsclt fp, r3, #75776 @ 0x12800 │ │ │ │ + @ instruction: 0xf7fefe37 │ │ │ │ + rsclt fp, r3, #79872 @ 0x13800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf94cf7f3 │ │ │ │ - bllt 0xce9704 │ │ │ │ + @ instruction: 0xf954f7f3 │ │ │ │ + bllt 0xde96c0 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [r9], #-200 @ 0xffffff38 │ │ │ │ - blge 0xa68c18 │ │ │ │ + blge 0xb68bd4 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b744 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b700 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ - bllt 0x3e974c │ │ │ │ + ldc2l 7, cr15, [sl, #972]! @ 0x3cc │ │ │ │ + bllt 0x4e9708 │ │ │ │ teqpne ip, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - bicshi pc, pc, #64 @ 0x40 │ │ │ │ - blvs 0xfe746c30 │ │ │ │ + bicshi pc, sp, #64 @ 0x40 │ │ │ │ + blvs 0xfe746bec │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ - strteq r8, [r0], #984 @ 0x3d8 │ │ │ │ - bicshi pc, r5, #0, 2 │ │ │ │ + strteq r8, [r0], #982 @ 0x3d6 │ │ │ │ + bicshi pc, r3, #0, 2 │ │ │ │ @ instruction: 0xf587fab7 │ │ │ │ svccs 0x0000096d │ │ │ │ - bichi pc, pc, #0 │ │ │ │ + bichi pc, sp, #0 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbscc pc, ip, r6, lsl #17 │ │ │ │ stmibmi r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r2], #-732 @ 0xfffffd24 │ │ │ │ + blx 0xffda7a2e │ │ │ │ and r4, r3, r0, lsl #13 │ │ │ │ - stccs 5, cr3, [pc, #-4] @ 0x6b798 │ │ │ │ - tstphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0x6b754 │ │ │ │ + rscshi pc, r5, r2 │ │ │ │ vpmax.s8 d15, d5, d23 │ │ │ │ ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ eoreq pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0xf0bb4641 │ │ │ │ - ldrb pc, [r1, r3, lsl #17]! @ │ │ │ │ + ldrb pc, [r1, r5, asr #16]! @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d11 │ │ │ │ tstlt ip, r0, asr #8 │ │ │ │ bfieq r4, r3, #2, #28 │ │ │ │ mcrge 5, 7, pc, cr2, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls r2, r6, #0, 6 │ │ │ │ andcs r9, r1, #167772160 @ 0xa000000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ - @ instruction: 0xf7fefd9b │ │ │ │ - vmull.u , d20, d2[1] │ │ │ │ + @ instruction: 0xf7fefda3 │ │ │ │ + vmull.u , d20, d2[2] │ │ │ │ adclt r4, r4, #12582912 @ 0xc00000 │ │ │ │ tstlt sl, fp, lsl #8 │ │ │ │ strbeq r4, [r3, ip, lsr #2]! │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls r2, sl, #0, 6 │ │ │ │ andcs r9, r1, #25165824 @ 0x1800000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ - @ instruction: 0xf7fefe5b │ │ │ │ - @ instruction: 0xf7efbab0 │ │ │ │ - bls 0x2aa2a8 │ │ │ │ - bcs 0x452430 │ │ │ │ - cmnphi r6, #1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7fefe63 │ │ │ │ + @ instruction: 0xf7efbab4 │ │ │ │ + bls 0x2aa284 │ │ │ │ + bcs 0x4523ec │ │ │ │ + cmnphi r2, #1 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082a0d │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcseq pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rscsvc pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff2af7f2 │ │ │ │ - blt 0xfe6e9834 │ │ │ │ + @ instruction: 0xff32f7f2 │ │ │ │ + blt 0xfe7e97f0 │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x33a454 │ │ │ │ - bge 0x7e9140 │ │ │ │ + blcs 0x33a410 │ │ │ │ + bge 0x8e90fc │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq fp, r6, pc, lsr #20 │ │ │ │ - strdeq fp, [r6], -sp │ │ │ │ - andeq r9, r6, pc, ror ip │ │ │ │ + andeq fp, r6, fp, ror #19 │ │ │ │ + @ instruction: 0x0006b9b9 │ │ │ │ + andeq r9, r6, r3, asr #24 │ │ │ │ + andeq fp, r6, pc, lsl #19 │ │ │ │ + andeq fp, r6, r1, ror #18 │ │ │ │ + andeq fp, r6, r3, lsr r9 │ │ │ │ + andeq fp, r6, r5, lsl #18 │ │ │ │ + andeq r9, r6, r3, asr #24 │ │ │ │ ldrdeq fp, [r6], -r3 │ │ │ │ - andeq fp, r6, r5, lsr #19 │ │ │ │ - andeq fp, r6, r7, ror r9 │ │ │ │ - andeq fp, r6, r9, asr #18 │ │ │ │ - andeq r9, r6, pc, ror ip │ │ │ │ - andeq fp, r6, r7, lsl r9 │ │ │ │ - andeq fp, r6, r5, ror #17 │ │ │ │ - @ instruction: 0x0006b8b3 │ │ │ │ - andeq fp, r6, sp, ror r8 │ │ │ │ + andeq fp, r6, r1, lsr #17 │ │ │ │ + andeq fp, r6, pc, ror #16 │ │ │ │ + andeq fp, r6, r9, lsr r8 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e015a │ │ │ │ - movwcs sl, #6652 @ 0x19fc │ │ │ │ + movwcs sl, #6656 @ 0x1a00 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6b898 │ │ │ │ + streq pc, [pc, #-4] @ 0x6b854 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1033 @ 0xfffffbf7 │ │ │ │ @ instruction: 0xf7fa940a │ │ │ │ - @ instruction: 0xf7fef85f │ │ │ │ - vst1.16 {d11-d12}, [r4 :64], ip │ │ │ │ + @ instruction: 0xf7fef867 │ │ │ │ + vst1.16 {d11-d12}, [r4 :128], r0 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r5, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - blx 0xf298cc │ │ │ │ - stmiblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1129888 │ │ │ │ + ldmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmibge r7, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef9b3 │ │ │ │ - vst2.32 {d11,d13}, [r4 :256], r5 │ │ │ │ + @ instruction: 0xf7fef9bb │ │ │ │ + vst2.32 {d11,d13}, [r4 :256], r9 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r4, r5, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf9e8f7fa │ │ │ │ - ldmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9f0f7fa │ │ │ │ + stmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #2457600 @ 0x258000 │ │ │ │ + andcs sl, r2, #2523136 @ 0x268000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefc1b │ │ │ │ - @ instruction: 0xf640b985 │ │ │ │ + @ instruction: 0xf7fefc23 │ │ │ │ + @ instruction: 0xf640b989 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmibge r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6b99c │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6b958 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ - stmdblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + ldmdblt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #104, 18 @ 0x1a0000 │ │ │ │ + andcs sl, r0, #108, 18 @ 0x1b0000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefbed │ │ │ │ - vorr.i16 , #199 @ 0x00c7 │ │ │ │ + @ instruction: 0xf7fefbf5 │ │ │ │ + vorr.i16 , #203 @ 0x00cb │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #8, 4 @ 0x80000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xffbaf7f9 │ │ │ │ - ldmiblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffc2f7f9 │ │ │ │ + ldmiblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdbge fp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef8f9 │ │ │ │ - vst2.8 {d11,d13}, [r4 :128], r9 │ │ │ │ + @ instruction: 0xf7fef901 │ │ │ │ + vst2.8 {d11,d13}, [r4 :128]! │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r1, r5, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r5, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf92ef7fa │ │ │ │ - ldmdblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf936f7fa │ │ │ │ + ldmdblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf63e2b0f │ │ │ │ - andge sl, r1, #163840 @ 0x28000 │ │ │ │ + andge sl, r1, #229376 @ 0x38000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq fp, r6, pc, lsr #25 │ │ │ │ - andeq fp, r6, r3, lsl #25 │ │ │ │ - andeq r9, r6, pc, ror ip │ │ │ │ - andeq r9, r6, pc, ror ip │ │ │ │ - andeq fp, r6, r7, asr ip │ │ │ │ - andeq fp, r6, fp, lsr #24 │ │ │ │ - andeq r9, r6, pc, ror ip │ │ │ │ - strdeq fp, [r6], -fp @ │ │ │ │ - andeq fp, r6, sp, asr #23 │ │ │ │ - muleq r6, pc, fp @ │ │ │ │ - andeq fp, r6, r1, ror fp │ │ │ │ - andeq r9, r6, pc, ror ip │ │ │ │ - andeq fp, r6, r5, asr #22 │ │ │ │ - andeq fp, r6, r9, lsl fp │ │ │ │ - andeq fp, r6, sp, ror #21 │ │ │ │ - @ instruction: 0x0006bab1 │ │ │ │ + andeq fp, r6, fp, ror #24 │ │ │ │ + andeq fp, r6, pc, lsr ip │ │ │ │ + andeq r9, r6, r3, asr #24 │ │ │ │ + andeq r9, r6, r3, asr #24 │ │ │ │ + andeq fp, r6, r3, lsl ip │ │ │ │ + andeq fp, r6, r7, ror #23 │ │ │ │ + andeq r9, r6, r3, asr #24 │ │ │ │ + @ instruction: 0x0006bbb7 │ │ │ │ + andeq fp, r6, r9, lsl #23 │ │ │ │ + andeq fp, r6, fp, asr fp │ │ │ │ + andeq fp, r6, sp, lsr #22 │ │ │ │ + andeq r9, r6, r3, asr #24 │ │ │ │ + andeq fp, r6, r1, lsl #22 │ │ │ │ + ldrdeq fp, [r6], -r5 │ │ │ │ + andeq fp, r6, r9, lsr #21 │ │ │ │ + andeq fp, r6, sp, ror #20 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf8d6a8e2 │ │ │ │ + @ instruction: 0xf8d6a8e6 │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ - ldmge sp, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #4611 @ 0x1203 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #1879048192 @ 0x70000000 │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ strls r2, [sl, #-515] @ 0xfffffdfd │ │ │ │ - ldc2 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ - ldmdblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + ldc2 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ + stmdblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r2, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r6, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff0cf7f9 │ │ │ │ - ldmlt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff14f7f9 │ │ │ │ + ldmlt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r4, r5, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 3, pc, cr8, cr9, {7} @ │ │ │ │ - ldmlt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 3, pc, cr0, cr9, {7} │ │ │ │ + stmialt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r3, r4, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r4, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr0, cr9, {7} @ │ │ │ │ - stmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 5, pc, cr8, cr9, {7} @ │ │ │ │ + stmlt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #8519680 @ 0x820000 │ │ │ │ + andcs sl, r2, #8781824 @ 0x860000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb69 │ │ │ │ - @ instruction: 0xf640b871 │ │ │ │ + @ instruction: 0xf7fefb71 │ │ │ │ + @ instruction: 0xf640b875 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage fp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bbc4 │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bb80 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1529bb2 │ │ │ │ - ldmdalt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1729b6e │ │ │ │ + ldmdalt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #84, 16 @ 0x540000 │ │ │ │ + andcs sl, r0, #88, 16 @ 0x580000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb3b │ │ │ │ - @ instruction: 0xf004b843 │ │ │ │ - blcs 0x42c840 │ │ │ │ - ldmdage sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fefb43 │ │ │ │ + @ instruction: 0xf004b847 │ │ │ │ + blcs 0x42c7fc │ │ │ │ + stmdage r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andcs r4, r3, #48, 12 @ 0x3000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ @ instruction: 0xf7f99408 │ │ │ │ - @ instruction: 0xf7fefcf1 │ │ │ │ - @ instruction: 0xf640b8a0 │ │ │ │ + @ instruction: 0xf7fefcf9 │ │ │ │ + @ instruction: 0xf640b8a4 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r5!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fefdb1 │ │ │ │ - @ instruction: 0xf640b815 │ │ │ │ + @ instruction: 0xf7fefdb9 │ │ │ │ + @ instruction: 0xf640b819 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmdage r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fdfde9 │ │ │ │ - @ instruction: 0xf404bfff │ │ │ │ + @ instruction: 0xf7fefdf1 │ │ │ │ + vst2.8 {d11-d12}, [r4], r3 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6bca4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6bc60 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefab5 │ │ │ │ - vst2.16 {d11-d12}, [r4 :64], lr │ │ │ │ + @ instruction: 0xf7fefabd │ │ │ │ + vst2.16 {d11-d12}, [r4 :128], r2 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r1, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6bcd0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6bc8c │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefa9f │ │ │ │ - andls fp, r8, #72, 16 @ 0x480000 │ │ │ │ + @ instruction: 0xf7fefaa7 │ │ │ │ + andls fp, r8, #76, 16 @ 0x4c0000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ strls r9, [r9, -sl, lsl #10] │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefabf │ │ │ │ - stmib sp, {r1, r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefac7 │ │ │ │ + stmib sp, {r1, r3, r4, r5, fp, ip, sp, pc}^ │ │ │ │ movwcs r5, #521 @ 0x209 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmlal.s q10, d0, d1[5] │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefaad │ │ │ │ - rsbeq fp, r7, #36, 16 @ 0x240000 │ │ │ │ - @ instruction: 0x81b7f101 │ │ │ │ + @ instruction: 0xf7fefab5 │ │ │ │ + rsbeq fp, r7, #40, 16 @ 0x280000 │ │ │ │ + @ instruction: 0x81b3f101 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d1, d2 │ │ │ │ - stmdacs r0, {r1, r3, r4, r5, r6, r7, r8, sl, pc} │ │ │ │ - ldmdage r7, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r2, r3, r4, r6, r7, r8, sl, pc} │ │ │ │ + ldmdage fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ smlalbteq pc, sl, r4, r3 @ │ │ │ │ @ instruction: 0xf0012900 │ │ │ │ - @ instruction: 0xf5b187b9 │ │ │ │ + @ instruction: 0xf5b18799 │ │ │ │ @ instruction: 0xf47d6f80 │ │ │ │ - blvs 0xfe717bb4 │ │ │ │ + blvs 0xfe717b80 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x0093f43d │ │ │ │ - b 0x1446ecc │ │ │ │ + svcge 0x0097f43d │ │ │ │ + b 0x1446e88 │ │ │ │ @ instruction: 0xf4134914 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf009af8c │ │ │ │ + @ instruction: 0xf009af90 │ │ │ │ @ instruction: 0xf1a7070d │ │ │ │ submi r0, r7, #13 │ │ │ │ svccs 0x00004147 │ │ │ │ - svcge 0x0083f47d │ │ │ │ + svcge 0x0087f47d │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00f3f43d │ │ │ │ + stmdacs r0, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f7f43d │ │ │ │ @ instruction: 0xf02e4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00edf43d │ │ │ │ - ldc2l 0, cr15, [r6], #-728 @ 0xfffffd28 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f1f43d │ │ │ │ + ldc2 0, cr15, [r8], #-728 @ 0xfffffd28 │ │ │ │ @ instruction: 0xf0b64680 │ │ │ │ - @ instruction: 0x4605fc73 │ │ │ │ + @ instruction: 0x4605fc35 │ │ │ │ andeq pc, pc, #9 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf976f7f0 │ │ │ │ + @ instruction: 0xf97ef7f0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0bb4640 │ │ │ │ - @ instruction: 0xf1c4f871 │ │ │ │ + @ instruction: 0xf1c4f833 │ │ │ │ andcs r0, r1, r4, lsl #8 │ │ │ │ @ instruction: 0xf0b740a0 │ │ │ │ - @ instruction: 0x4604f919 │ │ │ │ + @ instruction: 0x4604f8db │ │ │ │ @ instruction: 0xf0b72010 │ │ │ │ - @ instruction: 0x4623f915 │ │ │ │ + @ instruction: 0x4623f8d7 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andhi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf0bc200f │ │ │ │ - blmi 0xff12a46c │ │ │ │ + blmi 0xff0ea330 │ │ │ │ svcne 0x0070ee1d │ │ │ │ addsvc pc, r0, r6, asr #12 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf6406801 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ strmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ cmnpvc r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #208, 16 @ 0xd00000 │ │ │ │ - blx 0x1a280ee │ │ │ │ + blx 0xaa80aa │ │ │ │ ldrtmi r2, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf01560f3 │ │ │ │ - @ instruction: 0xf7fdf9cd │ │ │ │ - tstcs r0, #168, 30 @ 0x2a0 │ │ │ │ - msreq CPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - vshl.s8 q4, q3, │ │ │ │ - @ instruction: 0x23208257 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b284de │ │ │ │ - @ instruction: 0xf47d1f00 │ │ │ │ - stmdbge r6, {r5, r8, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmov.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdfd6b │ │ │ │ - tstcs r0, #17, 30 @ 0x44 │ │ │ │ + @ instruction: 0xf7fdf99d │ │ │ │ + tstcs r0, #172, 30 @ 0x2b0 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - vcgt.s8 d8, d17, d14 │ │ │ │ - @ instruction: 0x23208344 │ │ │ │ + vshl.s8 d8, d31, d17 │ │ │ │ + @ instruction: 0x23208253 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b283c5 │ │ │ │ + @ instruction: 0xf5b284c5 │ │ │ │ @ instruction: 0xf47d1f00 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6484630 │ │ │ │ + tstls r6, r4, lsr #30 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + subsne pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + ldc2l 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ + svclt 0x0016f7fd │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ + orrhi pc, r4, #1 │ │ │ │ + teqphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ + @ instruction: 0x83baf001 │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + svcge 0x0003f47d │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf648a906 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdfd49 │ │ │ │ - strtmi fp, [r9], -pc, ror #29 │ │ │ │ + @ instruction: 0xf7fdfd53 │ │ │ │ + @ instruction: 0x4629bef5 │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fdfc37 │ │ │ │ - @ instruction: 0xf896bf5e │ │ │ │ + @ instruction: 0xf7fdfc41 │ │ │ │ + @ instruction: 0xf896bf64 │ │ │ │ ldrdlt r3, [r3, -r1]! │ │ │ │ ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e07da │ │ │ │ - @ instruction: 0xf648aace │ │ │ │ + @ instruction: 0xf648aad4 │ │ │ │ vmlal.s , d0, d1[5] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strhi lr, [r6, -sp, asr #19] │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03309 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfefe8fdc │ │ │ │ - svclt 0x0043f7fd │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff168f94 │ │ │ │ + svclt 0x0049f7fd │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ ldrbeq r3, [fp, ip, asr #1] │ │ │ │ - ldmdbge fp, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ andvs pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strls r8, [r8, #-1798] @ 0xfffff8fa │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ + stc2 7, cr15, [lr], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fda90a │ │ │ │ - @ instruction: 0xf3c4bf28 │ │ │ │ + @ instruction: 0xf7fda910 │ │ │ │ + @ instruction: 0xf3c4bf2e │ │ │ │ strls r4, [fp, -r3, lsl #4] │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - blx 0x12583bc │ │ │ │ + blx 0x1258374 │ │ │ │ ldrbeq pc, [fp, r2, lsl #6] @ │ │ │ │ - blge 0xba9430 │ │ │ │ + blge 0xc293e8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - @ instruction: 0xf7fdf9e5 │ │ │ │ - stmdbcs sp, {r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdf9ef │ │ │ │ + stmdbcs sp, {r1, r2, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdbcs sp, {r0, r1, r2, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r2, r3, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - @ instruction: 0xf7eebea1 │ │ │ │ - svcls 0x0007febf │ │ │ │ + @ instruction: 0xf7eebea6 │ │ │ │ + svcls 0x0007fec9 │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b641dd │ │ │ │ - svccs 0x000ffb85 │ │ │ │ + svccs 0x000ffb49 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ - @ instruction: 0xf8968741 │ │ │ │ + @ instruction: 0xf896873f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7d84c │ │ │ │ + blcs 0x7d804 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ - strtmi pc, [r8], -r3, ror #24 │ │ │ │ - @ instruction: 0xf82ef0b7 │ │ │ │ + strtmi pc, [r8], -r7, lsl #25 │ │ │ │ + @ instruction: 0xfff2f0b6 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fdfedd │ │ │ │ - @ instruction: 0xf7eebee2 │ │ │ │ - svcls 0x0007fe9d │ │ │ │ + @ instruction: 0xf7fdff01 │ │ │ │ + @ instruction: 0xf7eebee8 │ │ │ │ + svcls 0x0007fea7 │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b641dd │ │ │ │ - svccs 0x000ffb63 │ │ │ │ + svccs 0x000ffb27 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ - @ instruction: 0xf8968705 │ │ │ │ + @ instruction: 0xf8968703 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7d890 │ │ │ │ + blcs 0x7d848 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ - strtmi pc, [r8], -r1, asr #24 │ │ │ │ - @ instruction: 0xf80cf0b7 │ │ │ │ + strtmi pc, [r8], -r5, ror #24 │ │ │ │ + @ instruction: 0xffd0f0b6 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fdfe3f │ │ │ │ - @ instruction: 0xf7eebec0 │ │ │ │ - movwcs pc, #7803 @ 0x1e7b @ │ │ │ │ + @ instruction: 0xf7fdfe63 │ │ │ │ + @ instruction: 0xf7eebec6 │ │ │ │ + movwcs pc, #7813 @ 0x1e85 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subpl pc, r9, #73400320 @ 0x4600000 │ │ │ │ + addmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f29500 │ │ │ │ - @ instruction: 0xf7fdfae7 │ │ │ │ - @ instruction: 0xf404beb2 │ │ │ │ + @ instruction: 0xf7fdfaf1 │ │ │ │ + @ instruction: 0xf404beb8 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - @ instruction: 0xf8d6aeac │ │ │ │ + @ instruction: 0xf8d6aeb2 │ │ │ │ stmdbge r6, {r3, r7, ip, sp} │ │ │ │ ldrtmi r9, [r0], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0032209 │ │ │ │ rsclt r0, r5, #1006632960 @ 0x3c000000 │ │ │ │ vabal.u8 , d4, d11 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fdf979 │ │ │ │ - @ instruction: 0xf004be94 │ │ │ │ - blcs 0x8ecd14 │ │ │ │ - ldrthi pc, [ip], #-513 @ 0xfffffdff @ │ │ │ │ + @ instruction: 0xf7fdf983 │ │ │ │ + @ instruction: 0xf004be9a │ │ │ │ + blcs 0x8ecccc │ │ │ │ + strthi pc, [r1], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf63e2b22 │ │ │ │ - andge sl, r1, #169984 @ 0x29800 │ │ │ │ + andge sl, r1, #175104 @ 0x2ac00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq ip, r6, r3, asr #3 │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - andeq ip, r6, r5, lsl #3 │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - andeq ip, r6, r7, asr #2 │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - andeq ip, r6, r1, lsl #4 │ │ │ │ - muleq r6, pc, r7 @ │ │ │ │ - andeq ip, r6, r9, ror #1 │ │ │ │ - addeq r4, sl, ip, ror #2 │ │ │ │ + andeq ip, r6, fp, ror r1 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq ip, r6, sp, lsr r1 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + strdeq ip, [r6], -pc @ │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + @ instruction: 0x0006c1b9 │ │ │ │ + andeq sl, r6, r1, ror #14 │ │ │ │ + andeq ip, r6, r1, lsr #1 │ │ │ │ + @ instruction: 0x008a41b0 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404ab61 │ │ │ │ + @ instruction: 0xf404ab66 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - strtmi r8, [r1], -sp, ror #13 │ │ │ │ + strtmi r8, [r1], -pc, asr #13 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ - @ instruction: 0xf7ee8605 │ │ │ │ - vpadd.i8 d31, d9, d17 │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ + @ instruction: 0xf7ee85e7 │ │ │ │ + vpadd.i8 , , │ │ │ │ + vmlal.s q11, d16, d1[0] │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 1, pc, cr3, cr13, {3} @ │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 1, pc, cr9, cr13, {3} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffbaa0e8 │ │ │ │ - blls 0x1f5138 │ │ │ │ + blx 0x4aa0a2 │ │ │ │ + blls 0x1f50f0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subsmi pc, sp, #73400320 @ 0x4600000 │ │ │ │ + addscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f29400 │ │ │ │ - @ instruction: 0xf7fdf89b │ │ │ │ - strteq fp, [r3], #-3602 @ 0xfffff1ee │ │ │ │ - blge 0xd29648 │ │ │ │ + @ instruction: 0xf7fdf8a5 │ │ │ │ + strteq fp, [r3], #-3608 @ 0xfffff1e8 │ │ │ │ + blge 0xe69600 │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrbthi pc, [r1], -r1 @ │ │ │ │ + ldrbhi pc, [r3], -r1 @ │ │ │ │ strtmi r9, [r1], -sl, lsl #14 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ - ldrbhi pc, [fp, #-257] @ 0xfffffeff @ │ │ │ │ - blx 0x12a12a │ │ │ │ - sbcvs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + ldrhi pc, [sp, #-257]! @ 0xfffffeff │ │ │ │ + blx 0xa2a0e2 │ │ │ │ + andvs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff52f7f7 │ │ │ │ + @ instruction: 0xff5cf7f7 │ │ │ │ sbcsle r2, r1, r0, lsl #16 │ │ │ │ - ldcllt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ + ldcllt 7, cr15, [r9, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf53e0421 │ │ │ │ - @ instruction: 0xf404ab13 │ │ │ │ + @ instruction: 0xf404ab18 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x46218715 │ │ │ │ + @ instruction: 0x462186f7 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ - @ instruction: 0xf7ee85c6 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + @ instruction: 0xf7ee85a8 │ │ │ │ + vqdmulh.s d31, d9, d7 │ │ │ │ + vsubl.s8 , d0, d21 │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fdd0b2 │ │ │ │ - @ instruction: 0xf3c4bdd4 │ │ │ │ + @ instruction: 0xf3c4bdda │ │ │ │ @ instruction: 0xf0141381 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - blcs 0x10d6b0 │ │ │ │ - bge 0xff9e93d0 │ │ │ │ + blcs 0x10d5f0 │ │ │ │ + bge 0xffb29388 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xfedaa19c │ │ │ │ + blx 0xff6aa154 │ │ │ │ @ instruction: 0xf57e03e0 │ │ │ │ - @ instruction: 0xf648aae2 │ │ │ │ + @ instruction: 0xf648aae7 │ │ │ │ vsubl.s8 q9, d0, d17 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff4e92f8 │ │ │ │ - ldclt 7, cr15, [r5, #1012]! @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff6292b0 │ │ │ │ + ldclt 7, cr15, [fp, #1012]! @ 0x3f4 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - strhi pc, [r5, #1]! │ │ │ │ + strhi pc, [r7, #1] │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - strtmi sl, [r1], -r6, asr #21 │ │ │ │ + strtmi sl, [r1], -fp, asr #21 │ │ │ │ strls sl, [r9, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ee950a │ │ │ │ - mvneq pc, #610304 @ 0x95000 │ │ │ │ - bge 0xff169820 │ │ │ │ + mvneq pc, #757760 @ 0xb9000 │ │ │ │ + bge 0xff2a97d8 │ │ │ │ submi pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr8, cr7, {7} │ │ │ │ + mcr2 7, 1, pc, cr2, cr7, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaab2 │ │ │ │ - @ instruction: 0xf404bd96 │ │ │ │ + @ instruction: 0xf7fdaab7 │ │ │ │ + @ instruction: 0xf404bd9c │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53d0699 │ │ │ │ - @ instruction: 0xf8d6ad8c │ │ │ │ + @ instruction: 0xf8d6ad92 │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1280] @ 0xfffffb00 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf858f7f3 │ │ │ │ - ldcllt 7, cr15, [r3, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf862f7f3 │ │ │ │ + ldcllt 7, cr15, [r9, #-1012]! @ 0xfffffc0c │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - rschi pc, r9, r1 │ │ │ │ + rschi pc, r4, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - sbcshi pc, r4, r1 │ │ │ │ + sbchi pc, pc, r1 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - stclge 4, cr15, [sp], #500 @ 0x1f4 │ │ │ │ + ldclge 4, cr15, [r3], #500 @ 0x1f4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6c2b8 │ │ │ │ + streq pc, [pc], #-4 @ 0x6c270 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23406 │ │ │ │ - @ instruction: 0xf7fdfca3 │ │ │ │ - @ instruction: 0xf1b3bcdf │ │ │ │ + @ instruction: 0xf7fdfcad │ │ │ │ + @ instruction: 0xf1b3bce5 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404acda │ │ │ │ + @ instruction: 0xf404ace0 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ @ instruction: 0xf0044803 │ │ │ │ - vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b32903 │ │ │ │ + @ instruction: 0xf5b3070f │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf89687c4 │ │ │ │ + @ instruction: 0xf89687c2 │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [r0], -r0 @ │ │ │ │ + strbhi pc, [lr], -r0 @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6cf00 │ │ │ │ - stclge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ + blcs 0x6ceb8 │ │ │ │ + stclge 4, cr15, [r7], {125} @ 0x7d │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfeb1 │ │ │ │ - andscs fp, r0, #40, 26 @ 0xa00 │ │ │ │ + @ instruction: 0xf7fdfebb │ │ │ │ + andscs fp, r0, #2944 @ 0xb80 │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorcs r8, r0, #213 @ 0xd5 │ │ │ │ + eorcs r8, r0, #207 @ 0xcf │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b380bc │ │ │ │ + @ instruction: 0xf5b380b6 │ │ │ │ @ instruction: 0xf47d0fa0 │ │ │ │ - vmull.u8 q13, d20, d18 │ │ │ │ + vmull.u8 q13, d20, d24 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ - ldclt 7, cr15, [r0], {253} @ 0xfd │ │ │ │ + ldc2l 7, cr15, [lr, #-960]! @ 0xfffffc40 │ │ │ │ + ldclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9af │ │ │ │ - @ instruction: 0xf404bc7b │ │ │ │ + @ instruction: 0xf7fdf9b9 │ │ │ │ + @ instruction: 0xf404bc81 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 q9, q2, d3 │ │ │ │ tstls r7, r3, lsl #4 │ │ │ │ - streq pc, [pc, #-4] @ 0x6c39c │ │ │ │ + streq pc, [pc, #-4] @ 0x6c354 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - eorshi pc, r5, r1 │ │ │ │ + eorshi pc, r0, r1 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r5, #25609 @ 0x6409 │ │ │ │ - mcr2 7, 3, pc, cr10, cr1, {7} @ │ │ │ │ - ldcllt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ + mrc2 7, 3, pc, cr4, cr1, {7} │ │ │ │ + ldcllt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071a │ │ │ │ - vmov.i32 q13, #51967 @ 0x0000caff │ │ │ │ + vqdmulh.s q13, q2, d0[4] │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xff9ef7f0 │ │ │ │ - ldclt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xffa8f7f0 │ │ │ │ + stcllt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [lr, r0] @ │ │ │ │ + ldrbhi pc, [sl, r0] @ │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #817889280 @ 0x30c00000 │ │ │ │ + bicsmi r8, r2, #809500672 @ 0x30400000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - movwls sl, #3116 @ 0xc2c │ │ │ │ + movwls sl, #3122 @ 0xc32 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f04509 │ │ │ │ - @ instruction: 0xf7fdfe1b │ │ │ │ - @ instruction: 0xf404bc92 │ │ │ │ + @ instruction: 0xf7fdfe25 │ │ │ │ + @ instruction: 0xf404bc98 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ @ instruction: 0xf0044803 │ │ │ │ - vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b32903 │ │ │ │ + @ instruction: 0xf5b3070f │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - stmdbge r6, {r0, r1, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r6, r7, r8, r9, sl, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf882f7f1 │ │ │ │ - stclt 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + @ instruction: 0xf88cf7f1 │ │ │ │ + stclt 7, cr15, [r8], {253} @ 0xfd │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #-184549376 @ 0xf5000000 │ │ │ │ + bicsmi r8, r2, #-218103808 @ 0xf3000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #247808 @ 0x3c800 │ │ │ │ + andcs sl, r1, #248, 22 @ 0x3e000 │ │ │ │ andls sl, r0, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strls r2, [r6, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049507 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfddb │ │ │ │ - stmdbge r6, {r1, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfde5 │ │ │ │ + stmdbge r6, {r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - blx 0xfea2a4b2 │ │ │ │ - bllt 0xff32a4e4 │ │ │ │ + blx 0xfecaa46a │ │ │ │ + bllt 0xff4aa49c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ strls r2, [r6, #-1280] @ 0xfffffb00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r4, [r8, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c508 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c4c0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - ldc2l 7, cr15, [ip], #964 @ 0x3c4 │ │ │ │ - stclt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [r6, #-964] @ 0xfffffc3c │ │ │ │ + stclt 7, cr15, [pc], #-1012 @ 0x6c0e0 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071f │ │ │ │ - movwcs sl, #7086 @ 0x1bae │ │ │ │ + movwcs sl, #7092 @ 0x1bb4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - mrc2 7, 7, pc, cr2, cr0, {7} │ │ │ │ - stclt 7, cr15, [pc], {253} @ 0xfd │ │ │ │ + mrc2 7, 7, pc, cr12, cr0, {7} │ │ │ │ + ldclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071b │ │ │ │ - @ instruction: 0xf3c4ab94 │ │ │ │ + @ instruction: 0xf3c4ab9a │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - mrc2 7, 6, pc, cr8, cr0, {7} │ │ │ │ - bllt 0xffdea578 │ │ │ │ + mcr2 7, 7, pc, cr2, cr0, {7} @ │ │ │ │ + bllt 0xfff6a530 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fdfcb3 │ │ │ │ - @ instruction: 0xf404bbe0 │ │ │ │ + @ instruction: 0xf7fdfcbd │ │ │ │ + @ instruction: 0xf404bbe6 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r2, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950a │ │ │ │ movwls r0, #29711 @ 0x740f │ │ │ │ @ instruction: 0xf7f19408 │ │ │ │ - @ instruction: 0xf7fdf9b1 │ │ │ │ - @ instruction: 0xf8d6bb53 │ │ │ │ + @ instruction: 0xf7fdf9bb │ │ │ │ + @ instruction: 0xf8d6bb59 │ │ │ │ ldreq r3, [sl, -r8, asr #1] │ │ │ │ - blge 0x13e9bdc │ │ │ │ + blge 0x1569b94 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r0, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa21 │ │ │ │ - @ instruction: 0xf8d6bbae │ │ │ │ + @ instruction: 0xf7fdfa2b │ │ │ │ + @ instruction: 0xf8d6bbb4 │ │ │ │ ldreq r3, [r9, -r8, asr #1] │ │ │ │ - blge 0xd69c10 │ │ │ │ + blge 0xee9bc8 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa07 │ │ │ │ - @ instruction: 0xf8d6bb94 │ │ │ │ + @ instruction: 0xf7fdfa11 │ │ │ │ + @ instruction: 0xf8d6bb9a │ │ │ │ ldreq r3, [r8, -r8, asr #1] │ │ │ │ - blge 0x6e9c44 │ │ │ │ + blge 0x869bfc │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9ed │ │ │ │ - @ instruction: 0xf896bb7a │ │ │ │ + @ instruction: 0xf7fdf9f7 │ │ │ │ + @ instruction: 0xf896bb80 │ │ │ │ @ instruction: 0xf8d610d1 │ │ │ │ @ instruction: 0xf8d630c8 │ │ │ │ stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ - ldrhi pc, [sl], #-0 │ │ │ │ + ldrhi pc, [r8], #-0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6d298 │ │ │ │ - bge 0xffde988c │ │ │ │ + blcs 0x6d250 │ │ │ │ + bge 0xfff69844 │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ strls r4, [sl, #-1584] @ 0xfffff9d0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c6b0 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c668 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2l 7, cr15, [lr], {240} @ 0xf0 │ │ │ │ - bllt 0x15ea6b8 │ │ │ │ + stc2l 7, cr15, [r8], #960 @ 0x3c0 │ │ │ │ + bllt 0x176a670 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - bge 0xff6e98c4 │ │ │ │ + bge 0xff86987c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6c6e8 │ │ │ │ + streq pc, [pc], #-4 @ 0x6c6a0 │ │ │ │ strls r9, [r8], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf926f7f1 │ │ │ │ - blt 0xff2aa6e8 │ │ │ │ + @ instruction: 0xf930f7f1 │ │ │ │ + blt 0xff42a6a0 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - strhi pc, [pc] @ 0x6c70c │ │ │ │ + strhi pc, [sp] │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #754974720 @ 0x2d000000 │ │ │ │ + bicsmi r8, r2, #721420288 @ 0x2b000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strls r9, [r9], #-1290 @ 0xfffffaf6 │ │ │ │ - ldc2 7, cr15, [lr], {240} @ 0xf0 │ │ │ │ - bllt 0x5ea738 │ │ │ │ + stc2 7, cr15, [r8], #960 @ 0x3c0 │ │ │ │ + bllt 0x76a6f0 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d0719 │ │ │ │ - movwcs sl, #2714 @ 0xa9a │ │ │ │ + movwcs sl, #2720 @ 0xaa0 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - ldc2l 7, cr15, [lr, #960] @ 0x3c0 │ │ │ │ - blt 0xfff6a76c │ │ │ │ + stc2l 7, cr15, [r8, #960]! @ 0x3c0 │ │ │ │ + bllt 0xea724 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdffa5 │ │ │ │ - vmvn.i16 , #49408 @ 0xc100 │ │ │ │ + @ instruction: 0xf7fdffaf │ │ │ │ + vmvn.i16 , #50944 @ 0xc700 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xff90f7f0 │ │ │ │ - blt 0x17aa7c0 │ │ │ │ + @ instruction: 0xff9af7f0 │ │ │ │ + blt 0x192a778 │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #-2013265918 @ 0x88000002 │ │ │ │ + bicsmi r8, r2, #160, 6 @ 0x80000002 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r2, r3, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r4, r6, r9, fp, sp, pc} │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ strls r9, [sl, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c800 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c7b8 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2 7, cr15, [r6], #-960 @ 0xfffffc40 │ │ │ │ - blt 0xfebea808 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - strbhi pc, [r4, -r0] @ │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - strhi pc, [lr, -r0]! │ │ │ │ - svceq 0x00c0f5b2 │ │ │ │ - bge 0xa69a28 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf872f7f0 │ │ │ │ - blt 0x6aa848 │ │ │ │ + mcrr2 7, 15, pc, r0, cr0 @ │ │ │ │ + blt 0xfed6a7c0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - addhi pc, r0, r1 │ │ │ │ + ldrhi pc, [r5, -r0]! │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - rsbhi pc, sl, r1 │ │ │ │ + strhi pc, [r0, -r0]! │ │ │ │ svceq 0x00c0f5b2 │ │ │ │ - bge 0x269a68 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + bge 0xbe99e0 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vmov.i32 q8, #2304 @ 0x00000900 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + @ instruction: 0xf7fdf87d │ │ │ │ + tstcs r0, #126976 @ 0x1f000 │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + @ instruction: 0x23208064 │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + @ instruction: 0xf5b2804f │ │ │ │ + @ instruction: 0xf47d0fc0 │ │ │ │ + tstls r6, lr, lsl #20 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ subscs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf852f7f0 │ │ │ │ - ldmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf85ef7f0 │ │ │ │ + blt 0xaa83c │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r2, r7, #128, 10 @ 0x20000000 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xff6cf7f2 │ │ │ │ - ldmiblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff78f7f2 │ │ │ │ + stmiblt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r2, [r6, #-1408] @ 0xfffffa80 │ │ │ │ strls r2, [r7, #-1281] @ 0xfffffaff │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdff51 │ │ │ │ - vmul.f , q10, d3[0] │ │ │ │ - blcs 0xf5608 │ │ │ │ + @ instruction: 0xf7fdff5d │ │ │ │ + vmul.f , q10, d3[2] │ │ │ │ + blcs 0xf55bc │ │ │ │ strthi pc, [sl], #-0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a9ba │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6bd92c │ │ │ │ - tstphi r7, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + rsclt sl, r3, #3178496 @ 0x308000 │ │ │ │ + @ instruction: 0xf8d6930b │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + blcs 0x6bd8e0 │ │ │ │ + rschi pc, fp, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110cd30 │ │ │ │ + blcc 0x110cc74 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r3, r9, pc}^ @ │ │ │ │ + ldm pc, {r0, r1, r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff20f7f2 │ │ │ │ - ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff2cf7f2 │ │ │ │ + ldmiblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff02f7f2 │ │ │ │ - ldmdblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff0ef7f2 │ │ │ │ + ldmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e4383 │ │ │ │ - @ instruction: 0xf001aae5 │ │ │ │ + @ instruction: 0xf001aaeb │ │ │ │ stmdbcs sp, {r0, r2, r3, r8} │ │ │ │ - stclge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ + ldclge 4, cr15, [r0, #248]! @ 0xf8 │ │ │ │ @ instruction: 0xf43e2f0f │ │ │ │ - vqrdmulh.s q13, q10, d1[6] │ │ │ │ + vqrdmulh.s q13, q10, d1[7] │ │ │ │ strteq r1, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf896d504 │ │ │ │ - blcs 0x78c8c │ │ │ │ - stclge 4, cr15, [r0, #248]! @ 0xf8 │ │ │ │ - mrc2 0, 2, pc, cr10, cr5, {5} │ │ │ │ + blcs 0x78c40 │ │ │ │ + stclge 4, cr15, [r4, #248]! @ 0xf8 │ │ │ │ + mcr2 0, 1, pc, cr0, cr5, {5} @ │ │ │ │ @ instruction: 0x4601463a │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x18aa99a │ │ │ │ - mrc2 0, 2, pc, cr2, cr5, {5} │ │ │ │ + blx 0x1baa94e │ │ │ │ + mrc2 0, 0, pc, cr8, cr5, {5} │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldrmi r1, [ip], -r0, lsl #1 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subeq lr, r9, r0, asr #20 │ │ │ │ @ instruction: 0xf0b6681f │ │ │ │ - bmi 0xff3eb5f8 │ │ │ │ + bmi 0xff3eb4c4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ - bl 0xecc5c │ │ │ │ + bl 0xecc10 │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [r2], #-311 @ 0xfffffec9 │ │ │ │ sbcseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - stc2 0, cr15, [r6, #728] @ 0x2d8 │ │ │ │ + stc2l 0, cr15, [ip, #-728] @ 0xfffffd28 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ef4630 │ │ │ │ - @ instruction: 0xf7fdfbe7 │ │ │ │ - @ instruction: 0xf3c4b99c │ │ │ │ - blcs 0xf5740 │ │ │ │ - strbthi pc, [r2], #-0 @ │ │ │ │ + @ instruction: 0xf7fdfbf3 │ │ │ │ + @ instruction: 0xf3c4b9a4 │ │ │ │ + blcs 0xf56f4 │ │ │ │ + strbthi pc, [r1], #-0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a91e │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6bda64 │ │ │ │ - subshi pc, sl, r1, asr #4 │ │ │ │ + rsclt sl, r3, #622592 @ 0x98000 │ │ │ │ + @ instruction: 0xf8d6930b │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + blcs 0x6bda18 │ │ │ │ + eorshi pc, lr, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110cbf8 │ │ │ │ + blcc 0x110cb3c │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r1, r4, r6, r8, pc}^ @ │ │ │ │ + ldm pc, {r1, r2, r4, r5, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 4, pc, cr4, cr2, {7} @ │ │ │ │ - ldmlt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr0, cr2, {7} │ │ │ │ + ldmlt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 3, pc, cr6, cr2, {7} @ │ │ │ │ - ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 3, pc, cr2, cr2, {7} │ │ │ │ + stmialt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r9, [r1, #-1286] @ 0xfffffafa │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - mcr2 7, 2, pc, cr12, cr2, {7} @ │ │ │ │ - ldmlt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 2, pc, cr8, cr2, {7} │ │ │ │ + stmialt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtcs pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x14da5c │ │ │ │ - ldmge r5!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x14da10 │ │ │ │ + popge {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdfeb7 │ │ │ │ - @ instruction: 0xf8d6b8a3 │ │ │ │ + @ instruction: 0xf7fdfec3 │ │ │ │ + @ instruction: 0xf8d6b8ab │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 7, 0, pc, cr8, cr2, {7} │ │ │ │ - stmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 1, pc, cr4, cr2, {7} @ │ │ │ │ + ldmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47d2b01 │ │ │ │ - @ instruction: 0xf7fda882 │ │ │ │ - @ instruction: 0xf8d6bff6 │ │ │ │ + @ instruction: 0xf7fda88a │ │ │ │ + @ instruction: 0xf8d6bffd │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fdfbc1 │ │ │ │ - @ instruction: 0xf004b8dc │ │ │ │ - blcs 0x86db78 │ │ │ │ + @ instruction: 0xf7fdfbcd │ │ │ │ + @ instruction: 0xf004b8e4 │ │ │ │ + blcs 0x86db2c │ │ │ │ qadd16mi fp, pc, r8 @ │ │ │ │ - ldrhi pc, [sl, -r0] │ │ │ │ + ldrbthi pc, [lr], r0 @ │ │ │ │ mvnsne pc, #4 │ │ │ │ cmnpeq r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strhi pc, [ip, r0] │ │ │ │ + ldrbhi pc, [r0, -r0]! @ │ │ │ │ mvnsne pc, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldmdbge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmdbge r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ movtcs pc, #962 @ 0x3c2 @ │ │ │ │ @ instruction: 0xf57d0592 │ │ │ │ - @ instruction: 0xf0b5afed │ │ │ │ - @ instruction: 0xf646fd49 │ │ │ │ + @ instruction: 0xf0b5aff4 │ │ │ │ + @ instruction: 0xf646fd0f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46052395 │ │ │ │ ldmdavs pc, {r5, r6, r7, r9, ip, sp, pc} @ │ │ │ │ - @ instruction: 0xf9faf0b6 │ │ │ │ + @ instruction: 0xf9c0f0b6 │ │ │ │ vnmla.f32 s8, s26, s22 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [sl], #-344 @ 0xfffffea8 │ │ │ │ msreq SPSR_, #208, 16 @ 0xd00000 │ │ │ │ - mrrc2 0, 11, pc, r8, cr6 @ │ │ │ │ + ldc2 0, cr15, [lr], {182} @ 0xb6 │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx 0xff9aabf4 │ │ │ │ - ldmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf88ef7ee │ │ │ │ - blls 0x1f5c48 │ │ │ │ + blx 0xffcaaba8 │ │ │ │ + stmialt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf89af7ee │ │ │ │ + blls 0x1f5bfc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - eorvs pc, r9, #73400320 @ 0x4600000 │ │ │ │ + rsbpl pc, r9, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f19400 │ │ │ │ - @ instruction: 0xf7fdfd1b │ │ │ │ - strtmi fp, [r1], -sl, lsl #17 │ │ │ │ + @ instruction: 0xf7fdfd27 │ │ │ │ + @ instruction: 0x4621b892 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - strcs pc, [r1], #-3789 @ 0xfffff133 │ │ │ │ + strcs pc, [r1], #-3827 @ 0xfffff10d │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf6474630 │ │ │ │ - vmov.i32 d16, #1280 @ 0x00000500 │ │ │ │ + vmin.s8 d20, d7, d16 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - stc2 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ - ldmdalt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ + stmlt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10002e0 │ │ │ │ ldrtmi r8, [r0], -r1, ror #3 │ │ │ │ - blx 0xfe1aac66 │ │ │ │ + blx 0xfe4aac1a │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf9b │ │ │ │ - vst2.16 {d27-d28}, [pc :128], lr │ │ │ │ + @ instruction: 0xf7fdafa2 │ │ │ │ + vst2.16 {d27-d28}, [pc :256], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x16d8dc │ │ │ │ + b 0x16d890 │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - addsmi r8, sl, #36, 10 @ 0x9000000 │ │ │ │ - svcge 0x008cf47d │ │ │ │ + addsmi r8, sl, #92274688 @ 0x5800000 │ │ │ │ + svcge 0x0093f47d │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0060f5b3 │ │ │ │ - svcge 0x0086f47d │ │ │ │ + svcge 0x008df47d │ │ │ │ stmdblt ip!, {r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage fp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullscc pc, r0, r6, r8 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0xf04f80f2 │ │ │ │ + @ instruction: 0xf04f80d6 │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r2, #940]! @ 0x3ac │ │ │ │ + cdp2 7, 1, cr15, cr8, cr11, {7} │ │ │ │ rscsvs r2, r3, r2, lsl #6 │ │ │ │ - stmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - vst3.16 {d24-d26}, [pc :64], sl │ │ │ │ + vst3.16 {d24-d26}, [pc :64], r2 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r0, r3, #-268435455 @ 0xf0000001 │ │ │ │ - svcge 0x0060f47d │ │ │ │ + svcge 0x0067f47d │ │ │ │ movwne pc, #25540 @ 0x63c4 @ │ │ │ │ - blcs 0x1bbad4 │ │ │ │ - svcge 0x005af63d │ │ │ │ + blcs 0x1bba88 │ │ │ │ + svcge 0x0061f63d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq r6, r1, sp │ │ │ │ - andeq sl, r6, r1, asr #23 │ │ │ │ - andeq ip, r6, pc, ror sp │ │ │ │ - andeq ip, r6, sp, ror #26 │ │ │ │ - andeq ip, r6, r5, asr sp │ │ │ │ - andeq ip, r6, r5, lsr sp │ │ │ │ - addeq r3, sl, r8, asr r5 │ │ │ │ - addeq r3, sl, lr, asr #6 │ │ │ │ + andeq ip, r6, r5, asr #26 │ │ │ │ + andeq sl, r6, r3, lsl #23 │ │ │ │ + andeq ip, r6, r3, lsr sp │ │ │ │ + andeq ip, r6, r1, lsr #26 │ │ │ │ + andeq ip, r6, r9, lsl #26 │ │ │ │ + andeq ip, r6, r9, ror #25 │ │ │ │ + addeq r3, sl, r4, lsr #11 │ │ │ │ + umulleq r3, sl, sl, r3 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ - ldcvs 15, cr10, [r3, #-268]! @ 0xfffffef4 │ │ │ │ + ldcvs 15, cr10, [r3, #-296]! @ 0xfffffed8 │ │ │ │ @ instruction: 0xf413699b │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, sp, lsr pc @ │ │ │ │ - ldc2l 0, cr15, [r4, #-740]! @ 0xfffffd1c │ │ │ │ + eorscs sl, pc, r4, asr #30 │ │ │ │ + ldc2 0, cr15, [sl, #-740]! @ 0xfffffd1c │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - stmdalt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - b 0x112f6ac │ │ │ │ + b 0x112f660 │ │ │ │ @ instruction: 0x07d81352 │ │ │ │ - svcge 0x002ef57d │ │ │ │ + svcge 0x0035f57d │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - svclt 0x00fff7fc │ │ │ │ + stmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ teqeq r2, r6 @ │ │ │ │ - mrrc2 7, 14, pc, ip, cr13 @ │ │ │ │ + stc2 7, cr15, [r2], {237} @ 0xed │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf23 │ │ │ │ - ldmib r6, {r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaf2a │ │ │ │ + ldmib r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ed0132 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x001af43d │ │ │ │ - svclt 0x00edf7fc │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0021f43d │ │ │ │ + svclt 0x00f5f7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - shadd16mi sl, r0, r3 │ │ │ │ - mrrc2 7, 14, pc, ip, cr13 @ │ │ │ │ + shadd16mi sl, r0, sl │ │ │ │ + stc2 7, cr15, [r2], {237} @ 0xed │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf0d │ │ │ │ - subsmi fp, r2, #224, 30 @ 0x380 │ │ │ │ + @ instruction: 0xf7fcaf14 │ │ │ │ + subsmi fp, r2, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfcb3 │ │ │ │ - @ instruction: 0xf896bfda │ │ │ │ - blcs 0x79084 │ │ │ │ - svcge 0x00d5f43c │ │ │ │ + @ instruction: 0xf7fcfcbf │ │ │ │ + @ instruction: 0xf896bfe2 │ │ │ │ + blcs 0x79038 │ │ │ │ + svcge 0x00ddf43c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs ip, #3244032 @ 0x318000 │ │ │ │ - svclt 0x00cff7fc │ │ │ │ + svclt 0x00d7f7fc │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [ip, #-740]! @ 0xfffffd1c │ │ │ │ - ldmlt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 0, cr15, [r2, #-740]! @ 0xfffffd1c │ │ │ │ + ldmlt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r4, #-948]! @ 0xfffffc4c │ │ │ │ + stc2 7, cr15, [sl, #948] @ 0x3b4 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + vsubl.s8 q9, d16, d5 │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x102adc4 │ │ │ │ - svclt 0x00b5f7fc │ │ │ │ + blx 0x132ad78 │ │ │ │ + svclt 0x00bdf7fc │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r2, #-740] @ 0xfffffd1c │ │ │ │ - ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + ldc2 0, cr15, [r8, #-740] @ 0xfffffd1c │ │ │ │ + stmialt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstls r8, r1, lsl #4 │ │ │ │ stmdbge r6, {r9, ip, pc} │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vsubl.s8 q11, d0, d25 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ movwls r0, #25106 @ 0x6212 │ │ │ │ strls r9, [sl, #-1801] @ 0xfffff8f7 │ │ │ │ - blx 0xfe4aadf8 │ │ │ │ - svclt 0x009bf7fc │ │ │ │ + blx 0xfe7aadac │ │ │ │ + svclt 0x00a3f7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [sl, #-948]! @ 0xfffffc4c │ │ │ │ + stc2l 7, cr15, [r0, #-948]! @ 0xfffffc4c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ + vsubl.s8 q10, d16, d9 │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x5aae18 │ │ │ │ - svclt 0x008bf7fc │ │ │ │ + blx 0x8aadcc │ │ │ │ + svclt 0x0093f7fc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ adclt r9, r2, #671088640 @ 0x28000000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, fp, #50331648 @ 0x3000000 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xfff6f7f8 │ │ │ │ - svclt 0x0079f7fc │ │ │ │ - b 0x112fdec │ │ │ │ + @ instruction: 0xf802f7f9 │ │ │ │ + svclt 0x0081f7fc │ │ │ │ + b 0x112fda0 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0x22ae88 │ │ │ │ + bllt 0x2aae3c │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6ceb0 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6ce64 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfaae84 │ │ │ │ - svclt 0x0057f7fc │ │ │ │ - b 0x112fe30 │ │ │ │ + blx 0x12aae38 │ │ │ │ + svclt 0x005ff7fc │ │ │ │ + b 0x112fde4 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff8eaecc │ │ │ │ + bllt 0xff96ae80 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r2], {237} @ 0xed │ │ │ │ + stc2 7, cr15, [r8], #948 @ 0x3b4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2l 7, cr15, [ip, #-964] @ 0xfffffc3c │ │ │ │ - svclt 0x0041f7fc │ │ │ │ + stc2l 7, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ + svclt 0x0049f7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r4], #-948 @ 0xfffffc4c │ │ │ │ + ldc2 7, cr15, [sl], {237} @ 0xed │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - stc2l 7, cr15, [ip], #964 @ 0x3c4 │ │ │ │ - svclt 0x0033f7fc │ │ │ │ + ldc2l 7, cr15, [r8], #964 @ 0x3c4 │ │ │ │ + svclt 0x003bf7fc │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7feac8b │ │ │ │ - bleq 0xff75bc08 │ │ │ │ + @ instruction: 0xf7feac8f │ │ │ │ + bleq 0xff75bbcc │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ @ instruction: 0xf7fd0301 │ │ │ │ - bleq 0xff75cafc │ │ │ │ + bleq 0xff75cacc │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - ldrb r0, [r9], #-769 @ 0xfffffcff │ │ │ │ + ldrb r0, [fp], #-769 @ 0xfffffcff │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ - svcge 0x0015f53c │ │ │ │ + svcge 0x001df53c │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9e2f7f2 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ - b 0x112fee4 │ │ │ │ + @ instruction: 0xf9eef7f2 │ │ │ │ + svclt 0x0005f7fc │ │ │ │ + b 0x112fe98 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff42af80 │ │ │ │ - b 0x112fef4 │ │ │ │ + bllt 0xff4aaf34 │ │ │ │ + b 0x112fea8 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xeaf8c │ │ │ │ - b 0x112ff04 │ │ │ │ + blt 0x26af40 │ │ │ │ + b 0x112feb8 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x112ff14 │ │ │ │ + stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + b 0x112fec8 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xeaafb0 │ │ │ │ + blt 0xf2af64 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [sl], #200 @ 0xc8 │ │ │ │ - mrcge 5, 6, APSR_nzcv, cr3, cr12, {1} │ │ │ │ + mrcge 5, 6, APSR_nzcv, cr11, cr12, {1} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fcf99f │ │ │ │ - @ instruction: 0x4621beba │ │ │ │ + @ instruction: 0xf7fcf9ab │ │ │ │ + strtmi fp, [r1], -r2, asr #29 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fc1f │ │ │ │ + @ instruction: 0xf8d6fc45 │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf990f7f2 │ │ │ │ - mcrlt 7, 5, pc, cr11, cr12, {7} @ │ │ │ │ + @ instruction: 0xf99cf7f2 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr3, cr12, {7} │ │ │ │ @ instruction: 0xf47c2b30 │ │ │ │ - vmov.i64 d26, #0xffff00000000ff00 │ │ │ │ + vmov.i64 d26, #0xffff0000ff00ff00 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [r2, #-956]! @ 0xfffffc44 │ │ │ │ - mcrlt 7, 1, pc, cr0, cr12, {7} @ │ │ │ │ + ldc2l 7, cr15, [lr, #-956]! @ 0xfffffc44 │ │ │ │ + mcrlt 7, 1, pc, cr8, cr12, {7} @ │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0x4630adbb │ │ │ │ - mcr2 7, 7, pc, cr4, cr8, {7} @ │ │ │ │ + ldrtmi sl, [r0], -r2, asr #27 │ │ │ │ + mrc2 7, 7, pc, cr0, cr8, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcadb5 │ │ │ │ - strtmi fp, [r1], -r8, lsl #29 │ │ │ │ + @ instruction: 0xf7fcadbc │ │ │ │ + @ instruction: 0x4621be90 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fbed │ │ │ │ + @ instruction: 0xf8d6fc13 │ │ │ │ andcs r3, r2, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf95ef7f2 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr9, cr12, {7} │ │ │ │ + @ instruction: 0xf96af7f2 │ │ │ │ + mcrlt 7, 4, pc, cr1, cr12, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff82b03a │ │ │ │ + stc2 7, cr15, [r4], {237} @ 0xed │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fcf94f │ │ │ │ - adceq fp, r5, #1696 @ 0x6a0 │ │ │ │ - strhi pc, [r7, #256] @ 0x100 │ │ │ │ + @ instruction: 0xf7fcf95b │ │ │ │ + adceq fp, r5, #1824 @ 0x720 │ │ │ │ + strbhi pc, [fp, #-256]! @ 0xffffff00 @ │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r9, sl, pc} │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr13, cr12, {3} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r9, sl, pc} │ │ │ │ + mcrge 4, 3, pc, cr5, cr12, {3} @ │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c421c │ │ │ │ - stmdbge r6, {r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #17411 @ 0x4403 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - mcrr2 7, 14, pc, r2, cr14 @ │ │ │ │ - ldcllt 7, cr15, [r6, #1008] @ 0x3f0 │ │ │ │ + mcrr2 7, 14, pc, lr, cr14 @ │ │ │ │ + ldcllt 7, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - andcs sl, r1, #356352 @ 0x57000 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr0, cr13, {7} │ │ │ │ + andcs sl, r1, #372736 @ 0x5b000 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr7, cr13, {7} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andls sl, r8, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [fp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf912f7f2 │ │ │ │ - mcrlt 7, 1, pc, cr13, cr12, {7} @ │ │ │ │ + @ instruction: 0xf91ef7f2 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr5, cr12, {7} │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d12c │ │ │ │ + streq pc, [pc], #-4 @ 0x6d0e0 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfcf7 │ │ │ │ - stmdbge r6, {r0, r2, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfd03 │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6d150 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d104 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r2, #956]! @ 0x3bc │ │ │ │ - ldclt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ + stc2 7, cr15, [lr, #956]! @ 0x3bc │ │ │ │ + ldclt 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fcfb8f │ │ │ │ - beq 0xfe95c788 │ │ │ │ + @ instruction: 0xf7fcfb9b │ │ │ │ + beq 0xfe95c75c │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andls r4, fp, #-1409286144 @ 0xac000000 │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ movwcs r5, #512 @ 0x200 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0042203 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - mrc2 7, 4, pc, cr14, cr8, {7} │ │ │ │ - ldcllt 7, cr15, [fp, #1008] @ 0x3f0 │ │ │ │ + mcr2 7, 5, pc, cr10, cr8, {7} @ │ │ │ │ + stcllt 7, cr15, [r3, #1008]! @ 0x3f0 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #26886 @ 0x6906 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #8967 @ 0x2307 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d1d0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d184 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe37 │ │ │ │ - vmov.i32 , #12845055 @ 0x00c3ffff │ │ │ │ + @ instruction: 0xf7fcfe43 │ │ │ │ + vmov.i32 , #13369343 @ 0x00cbffff │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - cdp2 7, 2, cr15, cr4, cr15, {7} │ │ │ │ - stcllt 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + cdp2 7, 3, cr15, cr0, cr15, {7} │ │ │ │ + stcllt 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d21c │ │ │ │ + streq pc, [pc], #-4 @ 0x6d1d0 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe11 │ │ │ │ - movwcs fp, #3373 @ 0xd2d │ │ │ │ + @ instruction: 0xf7fcfe1d │ │ │ │ + movwcs fp, #3381 @ 0xd35 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x192a344 │ │ │ │ - ldclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x19aa2f8 │ │ │ │ + ldclt 7, cr15, [r9, #1008] @ 0x3f0 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf836f7f0 │ │ │ │ + @ instruction: 0xf842f7f0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fca88c │ │ │ │ - movwcs fp, #3456 @ 0xd80 │ │ │ │ + @ instruction: 0xf7fca892 │ │ │ │ + movwcs fp, #3464 @ 0xd88 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - @ instruction: 0xf824f7f0 │ │ │ │ + @ instruction: 0xf830f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca82c │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fca82e │ │ │ │ + stmdbge r6, {r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7ef9408 │ │ │ │ - @ instruction: 0xf7fcfc39 │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc45 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r9, #45576 @ 0xb208 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff7ab2a0 │ │ │ │ - ldcllt 7, cr15, [r4], {252} @ 0xfc │ │ │ │ + blx 0xffaab254 │ │ │ │ + ldcllt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ svcne 0x0020f1b2 │ │ │ │ - stclge 4, cr15, [pc], {124} @ 0x7c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbseq pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe7ab2be │ │ │ │ - stcllt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ - andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fcfaaf │ │ │ │ - @ instruction: 0xf8d6bcad │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ + ldclge 4, cr15, [r7], {124} @ 0x7c │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmvn.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfba9 │ │ │ │ + stmdbge r6, {r0, r3, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ + movwls r9, #45576 @ 0xb208 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + blx 0xfefab2a0 │ │ │ │ + ldclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + movwls fp, #45795 @ 0xb2e3 │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6be348 │ │ │ │ - ldrbhi pc, [pc], #-576 @ 0x6d340 @ │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x110e314 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r2, r5, r6, sl, pc}^ @ │ │ │ │ - tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ - ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ - andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ - strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ - strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffdef7f1 │ │ │ │ - ldcllt 7, cr15, [r9], #1008 @ 0x3f0 │ │ │ │ - strb r2, [lr, r2, lsl #6]! │ │ │ │ - strb r2, [ip, r6, lsl #6]! │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ - @ instruction: 0xf7f09209 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r2], #244 @ 0xf4 │ │ │ │ - stcllt 7, cr15, [r5], #1008 @ 0x3f0 │ │ │ │ - svcne 0x0080f5b2 │ │ │ │ - stclge 4, cr15, [fp], #-496 @ 0xfffffe10 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + vpadd.i8 d18, d0, d9 │ │ │ │ + @ instruction: 0xf1a38444 │ │ │ │ + bcs 0x22dbf8 │ │ │ │ + bicshi pc, r7, #0, 4 │ │ │ │ + blcs 0x1bc008 │ │ │ │ + strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + movweq r1, #13075 @ 0x3313 │ │ │ │ + movwcs r1, #17685 @ 0x4515 │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + strls r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ + strcs r9, [r1], #-1290 @ 0xfffffaf6 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f14506 │ │ │ │ + @ instruction: 0xf7fcffeb │ │ │ │ + movwcs fp, #11522 @ 0x2d02 │ │ │ │ + movwcs lr, #26606 @ 0x67ee │ │ │ │ + andcs lr, r0, #236, 14 @ 0x3b00000 │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ + @ instruction: 0xf900f7f0 │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fcacfa │ │ │ │ + @ instruction: 0xf5b2bcee │ │ │ │ + @ instruction: 0xf47c1f80 │ │ │ │ + tstls r6, r4, ror ip │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfee2b384 │ │ │ │ - mrrclt 7, 15, pc, ip, cr12 @ │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xff1ab334 │ │ │ │ + stcllt 7, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xff76f7ef │ │ │ │ + @ instruction: 0xff84f7ef │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca813 │ │ │ │ - @ instruction: 0xf5b2bcc0 │ │ │ │ + @ instruction: 0xf7fca817 │ │ │ │ + @ instruction: 0xf5b2bcca │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - stmdbge r6, {r1, r2, r6, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6484630 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa91 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - andcs r2, r0, #8, 10 @ 0x2000000 │ │ │ │ - andls r9, sl, #1610612736 @ 0x60000000 │ │ │ │ - mrc2 7, 1, pc, cr8, cr0, {7} │ │ │ │ - stclt 7, cr15, [r3], #1008 @ 0x3f0 │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4630461a │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ - @ instruction: 0xf7f09309 │ │ │ │ - stmdacs r0, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - stmdage pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - ldclt 7, cr15, [r3], {252} @ 0xfc │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d458 │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fcf9ad │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, sl, fp, ip, sp, pc} │ │ │ │ + tstls r6, r0, asr ip │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + andvc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe8ab37c │ │ │ │ + mcrrlt 7, 15, pc, r2, cr12 @ │ │ │ │ + strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + andls r2, r6, #0, 4 │ │ │ │ + @ instruction: 0xf7f0920a │ │ │ │ + @ instruction: 0xf7fcfe47 │ │ │ │ + movwcs fp, #3246 @ 0xcae │ │ │ │ + ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + movwls r9, #38154 @ 0x950a │ │ │ │ + @ instruction: 0xf8b0f7f0 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fca814 │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045508 │ │ │ │ strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9def7f1 │ │ │ │ - stclt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47c429a │ │ │ │ - stmdbge r6, {r1, r3, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + @ instruction: 0xf9bcf7f1 │ │ │ │ + ldclt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d424 │ │ │ │ + stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f13406 │ │ │ │ + @ instruction: 0xf7fcf9ed │ │ │ │ + vmull.s8 , d0, d11 │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + stcge 4, cr15, [r5], {124} @ 0x7c │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfac7 │ │ │ │ - @ instruction: 0xf3c4bbeb │ │ │ │ + @ instruction: 0xf7fcfad7 │ │ │ │ + @ instruction: 0xf3c4bbf7 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2 7, cr15, [ip], #956 @ 0x3bc │ │ │ │ - bllt 0xff6ab4c4 │ │ │ │ + stc2l 7, cr15, [ip], {239} @ 0xef │ │ │ │ + bllt 0xff9ab470 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d4ec │ │ │ │ + streq pc, [pc], #-4 @ 0x6d498 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfca9 │ │ │ │ - @ instruction: 0xf1b2bbc5 │ │ │ │ + @ instruction: 0xf7fcfcb9 │ │ │ │ + @ instruction: 0xf1b2bbd1 │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - stmdbge r6, {r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vrshr.s64 d20, d29, #64 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa8d │ │ │ │ - @ instruction: 0xf2c0bbb1 │ │ │ │ - addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0xfeb6a71c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + smlabtls r6, ip, fp, sl │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + adcsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe82b484 │ │ │ │ + bllt 0xff02b4bc │ │ │ │ + cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47c429a │ │ │ │ + @ instruction: 0x9106abb8 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbne pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0x1eab504 │ │ │ │ - bllt 0xfe7ab53c │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe32b4ac │ │ │ │ + bllt 0xfeb2b4e4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d55c │ │ │ │ + streq pc, [pc], #-4 @ 0x6d504 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03406 │ │ │ │ - @ instruction: 0xf7fcfc2f │ │ │ │ - stmdbge r6, {r0, r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vsubl.s8 q8, d0, d5 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf9d7 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + @ instruction: 0xf7fcfc41 │ │ │ │ + @ instruction: 0x9106bb9b │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + andeq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9eaf7ef │ │ │ │ + bllt 0xfe3ab520 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vmlal.s q10, d0, d1[7] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa49 │ │ │ │ - vqdmulh.s , q0, │ │ │ │ + @ instruction: 0xf7fcfa5d │ │ │ │ + vpadd.i8 , q0, │ │ │ │ andsmi r7, ip, #236, 6 @ 0xb0000003 │ │ │ │ - movwhi pc, #57408 @ 0xe040 @ │ │ │ │ + rscshi pc, sl, #64 @ 0x40 │ │ │ │ tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x43c1c0 │ │ │ │ - blge 0xff66aeb0 │ │ │ │ + blcs 0x43c164 │ │ │ │ + blge 0xffa6ae54 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sp, r6, pc, asr #30 │ │ │ │ - andeq sp, r6, sp, ror #30 │ │ │ │ - andeq sp, r6, r9, asr pc │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #26 │ │ │ │ - andeq sp, r6, r9, lsr #29 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0x32b5e0 │ │ │ │ - bllt 0xc2b618 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andeq sp, r6, fp, asr #29 │ │ │ │ + andeq sp, r6, r9, ror #29 │ │ │ │ + ldrdeq sp, [r6], -r5 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq r9, r6, pc, lsr #26 │ │ │ │ + andeq sp, r6, r5, lsr #28 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vmov.i32 d20, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfa1f │ │ │ │ + tstls r6, pc, lsr fp │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rscsne pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf978f7ef │ │ │ │ - bllt 0x82b638 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - sbceq pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9eaf7ef │ │ │ │ - bllt 0x42b658 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf98ef7ef │ │ │ │ + bllt 0xcab5d8 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmlal.s q8, d16, d1[3] │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfa01 │ │ │ │ + tstls r6, r1, lsr #22 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbscc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9daf7ef │ │ │ │ - blt 0x2b678 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addsvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9caf7ef │ │ │ │ - blt 0xffc2b698 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9f2f7ef │ │ │ │ + bllt 0x52b614 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vrshr.s64 d22, d13, #64 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf9e3 │ │ │ │ + tstls r6, r3, lsl #22 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ subvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9baf7ef │ │ │ │ - blt 0xff82b6b8 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9d4f7ef │ │ │ │ + blt 0xffdab650 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fcff0b │ │ │ │ - rsclt fp, r3, #64, 22 @ 0x10000 │ │ │ │ + @ instruction: 0xf7fcff25 │ │ │ │ + rsclt fp, r3, #88064 @ 0x15800 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ stmib sp, {r3, r8, sl, ip, lr}^ │ │ │ │ strls r3, [sl, #-1286] @ 0xfffffafa │ │ │ │ - cdp2 7, 11, cr15, cr4, cr13, {7} │ │ │ │ + cdp2 7, 12, cr15, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaa59 │ │ │ │ - stmdbge r6, {r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vsubl.s8 , d0, d13 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf983 │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + @ instruction: 0xf7fcaa6e │ │ │ │ + tstls r6, r2, asr #22 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + andpl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf99ef7ef │ │ │ │ + blt 0xff02b6bc │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vmvn.i32 d23, #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf973 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ - vrshr.s64 d17, d29, #64 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf963 │ │ │ │ - stmdbge r6, {r0, r1, r2, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6484630 │ │ │ │ + @ instruction: 0xf7fcf98f │ │ │ │ + smlatbls r6, pc, sl, fp @ │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + adcsne pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf980f7ef │ │ │ │ + blt 0xfe8ab6f8 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf648a906 │ │ │ │ vrshr.s64 d22, d21, #64 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8d1 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vsubl.s8 q8, d16, d29 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8c1 │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + @ instruction: 0xf7fcf8ef │ │ │ │ + @ instruction: 0x9106ba91 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + adceq pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf8e0f7ef │ │ │ │ + blt 0xfe12b734 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vsubl.s8 q8, d0, d29 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf933 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r6, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf923 │ │ │ │ - stmdbge r6, {r0, r1, r2, r6, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + @ instruction: 0xf7fcf953 │ │ │ │ + tstls r6, r3, ror sl │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + sbccc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf944f7ef │ │ │ │ + blt 0x19ab770 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf913 │ │ │ │ - vpmin.s d11, d9, d23 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fcf935 │ │ │ │ + vpmin.s , , │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 1, pc, cr0, cr1, {7} │ │ │ │ - blt 0xfe66b830 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf86cf7ef │ │ │ │ - blt 0x52b850 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + mrc2 7, 2, pc, cr2, cr1, {7} │ │ │ │ + blt 0xfedeb7b8 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf88f │ │ │ │ + tstls r6, r1, lsr sl │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rscspl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf8def7ef │ │ │ │ - blt 0x12b870 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcsvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf84cf7ef │ │ │ │ - ldmiblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movweq pc, #61448 @ 0xf008 @ │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - strls r5, [r8, -r9, lsl #10] │ │ │ │ - @ instruction: 0xf7f79307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffa2a9b8 │ │ │ │ - blt 0x156b8b8 │ │ │ │ - @ instruction: 0xf47c2b32 │ │ │ │ - strteq sl, [r2], #-3946 @ 0xfffff096 │ │ │ │ - svcge 0x0070f53c │ │ │ │ - msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - sbchi pc, fp, #0 │ │ │ │ - @ instruction: 0xf57e03e3 │ │ │ │ - strtmi sl, [r1], -r1, lsr #24 │ │ │ │ - @ instruction: 0xf8cda806 │ │ │ │ - strls r8, [sl, -r4, lsr #32] │ │ │ │ - @ instruction: 0xff40f7ec │ │ │ │ - rscsmi pc, sp, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe4ab8de │ │ │ │ - @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcaf4c │ │ │ │ - stmdbge r6, {r4, r5, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf902f7ef │ │ │ │ + blt 0x92b7f4 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf648a906 │ │ │ │ + vrshr.s64 d23, d17, #64 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf871 │ │ │ │ + stmdbge r6, {r0, r1, r4, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0084630 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + movwls r2, #26371 @ 0x6703 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + movwls r9, #30472 @ 0x7708 │ │ │ │ + blx 0xfefab81e │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fcab06 │ │ │ │ + blcs 0xd1c21c │ │ │ │ + svcge 0x008af47c │ │ │ │ + @ instruction: 0xf53c0422 │ │ │ │ + @ instruction: 0xf404af90 │ │ │ │ + @ instruction: 0xf5b36360 │ │ │ │ + @ instruction: 0xf0006f60 │ │ │ │ + mvneq r8, #200, 4 @ 0x8000000c │ │ │ │ + ldcge 5, cr15, [ip], #-504 @ 0xfffffe08 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + eorhi pc, r4, sp, asr #17 │ │ │ │ + @ instruction: 0xf7ec970a │ │ │ │ + @ instruction: 0xf648ff7f │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + stmdbge r6, {r0, r2, r9} │ │ │ │ + @ instruction: 0xf7f64630 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x006cf43c │ │ │ │ + blt 0x14eb880 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf887 │ │ │ │ - smlatbcs r1, fp, r9, fp │ │ │ │ + @ instruction: 0xf7fcf8ad │ │ │ │ + smlabtcs r1, sp, r9, fp │ │ │ │ orrvc pc, r0, r0, asr #5 │ │ │ │ stmdbcs r1, {r0, r5, lr} │ │ │ │ - stmibge r3!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xab938 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subscs pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf86ef7ef │ │ │ │ - ldmiblt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + stmibge r5, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0x82b8b8 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmov.i32 q9, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf895 │ │ │ │ + @ instruction: 0x9106b9b5 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andcs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf85ef7ef │ │ │ │ - stmiblt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf886f7ef │ │ │ │ + stmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff5cf7ec │ │ │ │ + @ instruction: 0xff9ef7ec │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfccd │ │ │ │ - @ instruction: 0xf8d6b9e8 │ │ │ │ + @ instruction: 0xf7fcfcf5 │ │ │ │ + @ instruction: 0xf8d6ba0c │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ ldreq r2, [r0, #832] @ 0x340 │ │ │ │ strbmi sp, [pc], -r2, asr #8 │ │ │ │ - stmdblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r9, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge sp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strcs pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fd431f │ │ │ │ - strteq fp, [r2], #-2653 @ 0xfffff5a3 │ │ │ │ + strteq fp, [r2], #-2688 @ 0xfffff580 │ │ │ │ cmpphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x898a0 │ │ │ │ - stmibge fp, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x8981c │ │ │ │ + stmibge pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0b52000 │ │ │ │ - @ instruction: 0xf646fb0d │ │ │ │ + @ instruction: 0xf646faef │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xffacf0ba │ │ │ │ + @ instruction: 0xff8ef0ba │ │ │ │ ldrvs r2, [r3, r0, lsl #6]! │ │ │ │ - ldmiblt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r5!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r9, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff431f │ │ │ │ - @ instruction: 0x4621b8d9 │ │ │ │ + @ instruction: 0x4621b8f5 │ │ │ │ @ instruction: 0xf7eca806 │ │ │ │ - @ instruction: 0xf8d6ff13 │ │ │ │ + @ instruction: 0xf8d6ff55 │ │ │ │ strtmi r3, [sl], -r8, lsl #1 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - stc2 7, cr15, [r4], {241} @ 0xf1 │ │ │ │ - ldmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + stc2 7, cr15, [ip], #964 @ 0x3c4 │ │ │ │ + stmiblt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ rscsmi pc, pc, r0, asr #12 │ │ │ │ @ instruction: 0xf0b54020 │ │ │ │ - @ instruction: 0x4605fadd │ │ │ │ - mcr2 0, 1, pc, cr0, cr4, {5} @ │ │ │ │ + @ instruction: 0x4605fabf │ │ │ │ + mcr2 0, 0, pc, cr2, cr4, {5} @ │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ @ instruction: 0xf8968159 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46010795 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ea2204 │ │ │ │ - blmi 0xff2ed650 │ │ │ │ + blmi 0xff2ed6d4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r0, r6, asr #12 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ ldrmi r4, [sp], #-1052 @ 0xfffffbe4 │ │ │ │ strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ tstpvc r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ - stc2l 0, cr15, [sl, #-724] @ 0xfffffd2c │ │ │ │ + stc2 0, cr15, [ip, #-724]! @ 0xfffffd2c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf804f7ec │ │ │ │ + @ instruction: 0xf846f7ec │ │ │ │ ldmvs r2!, {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - blvs 0xffebf370 │ │ │ │ + blvs 0xffebf2ec │ │ │ │ @ instruction: 0xf7ea1ad2 │ │ │ │ - movwcs pc, #52947 @ 0xced3 @ │ │ │ │ + movwcs pc, #53013 @ 0xcf15 @ │ │ │ │ @ instruction: 0xf7fc60f3 │ │ │ │ - @ instruction: 0xf414b958 │ │ │ │ + @ instruction: 0xf414b97c │ │ │ │ @ instruction: 0xf47c1f40 │ │ │ │ - @ instruction: 0xf3c4a8de │ │ │ │ + @ instruction: 0xf3c4a902 │ │ │ │ vcgt.s8 q9, q8, q0 │ │ │ │ strdmi r7, [r2], -lr @ │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r4, #50331648 @ 0x3000000 │ │ │ │ andls r0, r8, #91 @ 0x5b │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - stc2 7, cr15, [r4, #980]! @ 0x3d4 │ │ │ │ - stmialt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ + ldmlt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r5, [sl, #-768] @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + stmdacs r0, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmge r0, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdble ip, {r0, r1, r2, r3, r8, r9, fp, sp} │ │ │ │ - blx 0xb5f1c │ │ │ │ + blx 0xb5e98 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf01380f8 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47e2308 │ │ │ │ - @ instruction: 0xf7ecafa6 │ │ │ │ - blcs 0x46c798 │ │ │ │ + @ instruction: 0xf7ecafc2 │ │ │ │ + blcs 0x46c81c │ │ │ │ strdcs sp, [r1, -fp] │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ tstphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr9, cr14, {3} │ │ │ │ + svcge 0x0015f47e │ │ │ │ stmdbge r6, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - stc2l 7, cr15, [r2], #-964 @ 0xfffffc3c │ │ │ │ - ldmlt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ + ldmdblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - andls r3, fp, #786432 @ 0xc0000 │ │ │ │ + strcc pc, [r3, -r4, asr #7] │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vpadd.i8 d18, d0, d9 │ │ │ │ @ instruction: 0xf1a3810e │ │ │ │ - bcs 0x22e494 │ │ │ │ - blcc 0x1123ec4 │ │ │ │ + bcs 0x22e410 │ │ │ │ + blcc 0x1123e40 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r1, r2, r3, r6, r8, pc}^ @ │ │ │ │ cmppeq sl, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ cmpeq r6, sl, asr #2 │ │ │ │ cmpeq r8, r6, asr #2 │ │ │ │ @ instruction: 0xf6400148 │ │ │ │ andsmi r7, ip, #-134217725 @ 0xf8000003 │ │ │ │ - stmdage r5!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmge r9, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ @ instruction: 0xf67c2b02 │ │ │ │ - stmdacc r0, {r1, r2, r3, r4, r6, fp, sp, pc} │ │ │ │ + stmdacc r0, {r1, r7, fp, sp, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - ldmdalt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - stmiage fp, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ smlalbtne pc, r0, r4, r3 @ │ │ │ │ strcs pc, [r0, -r4, asr #7] │ │ │ │ vaddw.u8 , q2, d11 │ │ │ │ vsubw.u8 , q10, d0 │ │ │ │ ldreq r1, [r1, -r0, asr #11] │ │ │ │ - svcge 0x00eaf57c │ │ │ │ - @ instruction: 0xf53c0592 │ │ │ │ - @ instruction: 0xf7fcafe7 │ │ │ │ - blcs 0x45bee0 │ │ │ │ + stmdage sp, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf53d0592 │ │ │ │ + @ instruction: 0xf7fca80a │ │ │ │ + blcs 0x45beec │ │ │ │ @ instruction: 0x2101d995 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d106 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - str sl, [r8, r2, lsr #23] │ │ │ │ + @ instruction: 0xe788abbd │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf7ecbb9e │ │ │ │ - vadd.f32 d31, d19, d23 │ │ │ │ + @ instruction: 0xf7ecbbb9 │ │ │ │ + vadd.f32 , , │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r3, #240]! @ 0xf0 │ │ │ │ - ldmlt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r6, #240] @ 0xf0 │ │ │ │ + ldmlt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ orrhi pc, pc, r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r6, #-944]! @ 0xfffffc50 │ │ │ │ + ldc2 7, cr15, [r8, #944]! @ 0x3b0 │ │ │ │ rsbsne pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8fcf7f6 │ │ │ │ + @ instruction: 0xf924f7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad9c │ │ │ │ - @ instruction: 0xf646b87a │ │ │ │ + @ instruction: 0xf7fcadbf │ │ │ │ + @ instruction: 0xf646b89e │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs ip, {r6, sp, lr} │ │ │ │ - @ instruction: 0xf9b6f0b5 │ │ │ │ + @ instruction: 0xf998f0b5 │ │ │ │ vnmla.f32 s8, s26, s2 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf5009201 │ │ │ │ strtmi r7, [r3], #-278 @ 0xfffffeea │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf0b52200 │ │ │ │ - @ instruction: 0xe689fc3d │ │ │ │ + pkhbt pc, r9, pc, lsl #24 @ │ │ │ │ cmnpne ip, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0070f5b1 │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - cdp2 7, 3, cr15, cr14, cr13, {7} │ │ │ │ - svclt 0x00d2f7fb │ │ │ │ + cdp2 7, 6, cr15, cr6, cr13, {7} │ │ │ │ + svclt 0x00f6f7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #25864 @ 0x6508 │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0051f43c │ │ │ │ - ldmdalt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0074f43c │ │ │ │ + ldmdalt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ eorne pc, r8, r7, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r4, #736] @ 0x2e0 │ │ │ │ + ldc2 0, cr15, [r6, #736]! @ 0x2e0 │ │ │ │ movwcs lr, #1707 @ 0x6ab │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr1, cr14, {7} │ │ │ │ - stc2 7, cr15, [ip, #-944]! @ 0xfffffc50 │ │ │ │ + mcrlt 7, 6, pc, cr13, cr14, {7} @ │ │ │ │ + stc2l 7, cr15, [lr, #-944]! @ 0xfffffc50 │ │ │ │ eorscc pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf97cf7f6 │ │ │ │ + @ instruction: 0xf9a4f7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad38 │ │ │ │ - @ instruction: 0xf7ecb81c │ │ │ │ - @ instruction: 0xf648fd1d │ │ │ │ + @ instruction: 0xf7fcad5b │ │ │ │ + @ instruction: 0xf7ecb840 │ │ │ │ + @ instruction: 0xf648fd5f │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r9, #-240]! @ 0xffffff10 │ │ │ │ - stmdalt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [ip, #-240] @ 0xffffff10 │ │ │ │ + ldmdalt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ - @ instruction: 0xf404bdf4 │ │ │ │ + @ instruction: 0xf404be10 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ suble r6, pc, r0, ror #30 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ @ instruction: 0xf7ecd439 │ │ │ │ - @ instruction: 0xf648fceb │ │ │ │ + @ instruction: 0xf648fd2d │ │ │ │ vrshr.s64 d19, d9, #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r1, #-240] @ 0xffffff10 │ │ │ │ - svclt 0x00eff7fb │ │ │ │ - addeq r2, sl, r0, ror #9 │ │ │ │ - addeq r2, sl, r6, asr #5 │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r4, #-240]! @ 0xffffff10 │ │ │ │ + ldmdalt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addeq r2, sl, r4, ror #10 │ │ │ │ + addeq r2, sl, sl, asr #6 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf6e │ │ │ │ - blcs 0x45c3c0 │ │ │ │ + @ instruction: 0xf7ffaf92 │ │ │ │ + blcs 0x45c3ac │ │ │ │ mrcge 6, 5, APSR_nzcv, cr15, cr15, {3} │ │ │ │ - blx 0xf65b8 │ │ │ │ + blx 0xf6534 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ teqle lr, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strls r9, [r8], #-1802 @ 0xfffff8f6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14506 │ │ │ │ - @ instruction: 0xf7fbfaa9 │ │ │ │ - @ instruction: 0xf7ecbfc4 │ │ │ │ - @ instruction: 0xf648fcb1 │ │ │ │ + @ instruction: 0xf7fbfad1 │ │ │ │ + @ instruction: 0xf7ecbfe8 │ │ │ │ + @ instruction: 0xf648fcf3 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r1], {60} @ 0x3c │ │ │ │ - svclt 0x00b5f7fb │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r4], #240 @ 0xf0 │ │ │ │ + svclt 0x00d9f7fb │ │ │ │ subcc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fbd09c │ │ │ │ - movwcs fp, #20384 @ 0x4fa0 │ │ │ │ + movwcs fp, #20420 @ 0x4fc4 │ │ │ │ movwcs lr, #26570 @ 0x67ca │ │ │ │ movwcs lr, #10184 @ 0x27c8 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ @ instruction: 0xf3c4e7c4 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf646031c │ │ │ │ vrshr.s64 , , #64 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf89ef7f6 │ │ │ │ + @ instruction: 0xf8c6f7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r2, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe8709 │ │ │ │ - vbic.i16 , #195 @ 0x00c3 │ │ │ │ + @ instruction: 0xf3c4b991 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf648031c │ │ │ │ vrshr.s64 d20, d5, #64 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf882f7f6 │ │ │ │ + @ instruction: 0xf8aaf7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r2, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - ldr r8, [r9, #-1801] @ 0xfffff8f7 │ │ │ │ + ldmib sp, {r3, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldr r8, [ip, #-1801] @ 0xfffff8f7 │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbfbfd │ │ │ │ - svcvs 0x0033bf5c │ │ │ │ + @ instruction: 0xf7fbfc3f │ │ │ │ + svcvs 0x0033bf80 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vqadd.s8 d24, d20, d15 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6bf78c │ │ │ │ - stc2l 7, cr15, [r6], {234} @ 0xea │ │ │ │ + blvs 0xff6bf708 │ │ │ │ + stc2 7, cr15, [r8, #-936] @ 0xfffffc58 │ │ │ │ ldrvs r6, [r3, #3443]! @ 0xd73 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr13, cr14, {7} │ │ │ │ + svclt 0x0019f7fe │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952af8 │ │ │ │ + beq 0xfe952a74 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbsne pc, sp, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0033f47b │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0057f47b │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ - ldmlt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ - blvs 0xfe719a7c │ │ │ │ + blvs 0xfe7199f8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr4, cr15, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -pc, asr #29 │ │ │ │ - blx 0x729fe2 │ │ │ │ + blx 0x229f5e │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - andcs sl, r4, ip, lsl pc │ │ │ │ - @ instruction: 0xf85ef0b5 │ │ │ │ + andcs sl, r4, r0, asr #30 │ │ │ │ + @ instruction: 0xf840f0b5 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - @ instruction: 0xf7fbfcfd │ │ │ │ - ldrtmi fp, [r0], -lr, lsl #30 │ │ │ │ - @ instruction: 0xff3cf7ec │ │ │ │ - svclt 0x0009f7fb │ │ │ │ + @ instruction: 0xf7fbfcdf │ │ │ │ + shasxmi fp, r0, r2 │ │ │ │ + @ instruction: 0xff64f7ec │ │ │ │ + svclt 0x002df7fb │ │ │ │ @ instruction: 0x46306d73 │ │ │ │ - bne 0xff2c8228 │ │ │ │ - @ instruction: 0xf844f7f1 │ │ │ │ + bne 0xff2c81a4 │ │ │ │ + @ instruction: 0xf86cf7f1 │ │ │ │ rscsvs r2, r3, r5, lsl #6 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr15, cr11, {7} │ │ │ │ + svclt 0x0023f7fb │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbff59 │ │ │ │ - @ instruction: 0xf7ecbefa │ │ │ │ - @ instruction: 0xf648fbe7 │ │ │ │ + @ instruction: 0xf7fbff81 │ │ │ │ + @ instruction: 0xf7ecbf1e │ │ │ │ + @ instruction: 0xf648fc29 │ │ │ │ vmlal.s , d16, d1[3] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r7], {60} @ 0x3c │ │ │ │ - mcrlt 7, 7, pc, cr11, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [sl], #-240 @ 0xffffff10 │ │ │ │ + svclt 0x000ff7fb │ │ │ │ eorne pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr5, cr11, {7} │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr9, cr11, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952be4 │ │ │ │ + beq 0xfe952b60 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbscs pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr13, cr11, {3} │ │ │ │ + @ instruction: 0xf7f69307 │ │ │ │ + stmdacs r0, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 7, pc, cr1, cr11, {3} @ │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ - stmialt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmialt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subsne r6, fp, r0, ror pc │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xfff8f0b4 │ │ │ │ + @ instruction: 0xffdaf0b4 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - @ instruction: 0xe750fc97 │ │ │ │ + @ instruction: 0xe750fc79 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r6, sp, r7, lsl #17 │ │ │ │ ldrbeq r4, [sl, r9, lsr #23]! │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - msrhi CPSR_sxc, r1, lsl #2 │ │ │ │ + msrhi CPSR_x, r1, lsl #2 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0, #-944]! @ 0xfffffc50 │ │ │ │ + ldc2l 7, cr15, [r8, #-944] @ 0xfffffc50 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d48104 │ │ │ │ @ instruction: 0xf5056080 │ │ │ │ ldrcc r5, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ strbvs r4, [r7, #-1576]! @ 0xfffff9d8 │ │ │ │ - blx 0x42a21c │ │ │ │ + @ instruction: 0xf9f0f06b │ │ │ │ tstlt lr, r1, lsl #13 │ │ │ │ @ instruction: 0xf990fa90 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ ldcne 6, cr4, [sl], #312 @ 0x138 │ │ │ │ svcmi 0x0068f5b9 │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - beq 0x16ba3b0 │ │ │ │ + beq 0x16ba32c │ │ │ │ orrsne lr, r3, #266240 @ 0x41000 │ │ │ │ @ instruction: 0xf10007db │ │ │ │ ldmdacs lr, {r0, r1, r3, r5, r8, pc} │ │ │ │ msrhi CPSR_, r0 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtvs r6, [r6], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svcvs 0x00a78132 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - blmi 0xfe29a678 │ │ │ │ + blmi 0xfe29a5f4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50358d3 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ svcvs 0x0023681f │ │ │ │ @@ -96133,145 +96100,145 @@ │ │ │ │ ldreq r8, [r8], r1, lsr #2 │ │ │ │ tstphi pc, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ msrmi SPSR_f, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #1743 @ 0x6cf @ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r3 │ │ │ │ vmlal.s q10, d15, d0[6] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbthi pc, [r1], #0 @ │ │ │ │ + ldrbhi pc, [lr], #0 @ │ │ │ │ svceq 0x0040f01a │ │ │ │ @ instruction: 0x4631d035 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - bllt 0xfeeac4d0 │ │ │ │ + bllt 0xfeeac434 │ │ │ │ msrmi SPSR_fsxc, #6 │ │ │ │ svcmi 0x006ff1b3 │ │ │ │ - strbhi pc, [r3], #0 @ │ │ │ │ + strbhi pc, [r0], #0 @ │ │ │ │ @ instruction: 0xf6cf2300 │ │ │ │ eorsmi r7, r3, r0, lsl r3 │ │ │ │ svcmi 0x0079f1b3 │ │ │ │ @ instruction: 0xf026d107 │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - stc2 0, cr15, [r6], #152 @ 0x98 │ │ │ │ + ldc2 0, cr15, [sl], {38} @ 0x26 │ │ │ │ @ instruction: 0x4631bb10 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ - stmiblt r8!, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8!, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf9f8f02c │ │ │ │ + @ instruction: 0xf9e4f02c │ │ │ │ ldrtmi fp, [r1], -r0, asr #19 │ │ │ │ @ instruction: 0xf0264620 │ │ │ │ - ldmiblt r8, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf838f013 │ │ │ │ + @ instruction: 0xf828f013 │ │ │ │ svceq 0x0033b970 │ │ │ │ tstle r4, lr, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 5, cr15, cr0, cr12, {1} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr12, {1} │ │ │ │ @ instruction: 0xf04fb930 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xffc2c190 │ │ │ │ + blx 0x62c10e │ │ │ │ cmnlt r3, r3, lsr #30 │ │ │ │ subseq r6, r9, r2, ror #30 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ andeq pc, lr, #2 │ │ │ │ - b 0x10f85d4 │ │ │ │ + b 0x10f8550 │ │ │ │ svclt 0x00080203 │ │ │ │ stmib r4, {r1, r3, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3121c │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ mcrcs 0, 0, r6, cr0, cr12, {3} │ │ │ │ sbchi pc, sl, r0 │ │ │ │ cmnlt r3, r3, ror #28 │ │ │ │ - blcs 0xc8580 │ │ │ │ + blcs 0xc84fc │ │ │ │ stcvs 8, cr13, [r6, #240]! @ 0xf0 │ │ │ │ addsmi r6, r6, #3616 @ 0xe20 │ │ │ │ msrhi SPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf0b86ea0 │ │ │ │ - movwcs pc, #2785 @ 0xae1 @ │ │ │ │ + movwcs pc, #2755 @ 0xac3 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ stmiavs r2!, {r0, r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - bne 0xff5499a0 │ │ │ │ + bne 0xff54991c │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0xf640d220 │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ strtmi sp, [r8], -r6, lsr #18 │ │ │ │ ldrdpl pc, [r0], r4 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ - tstplt sp, pc, lsr #18 @ p-variant is OBSOLETE │ │ │ │ + tstplt sp, r1, lsl r9 @ p-variant is OBSOLETE │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r9, #104, 30 @ 0x1a0 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ - b 0x1130b90 │ │ │ │ + b 0x1130b0c │ │ │ │ bfieq r1, r2, #7, #20 │ │ │ │ ldmdbcs lr, {r3, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r4, r8, ip, lr, pc} │ │ │ │ rscsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - bne 0x17499dc │ │ │ │ + bne 0x1749958 │ │ │ │ stmdale r9, {r0, r1, r4, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xff92f7eb │ │ │ │ + @ instruction: 0xffd4f7eb │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ adcvs r3, r7, r2, lsl #14 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrthi pc, [ip], -r0, asr #32 @ │ │ │ │ + ldrthi pc, [r7], -r0, asr #32 @ │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf10d8ff0 │ │ │ │ - blx 0x830abc │ │ │ │ + blx 0x830a38 │ │ │ │ eorcs pc, r0, #8781824 @ 0x860000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldmdb lr!, {r0, r1, r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb r0!, {r0, r1, r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ tstcc r8, #323584 @ 0x4f000 │ │ │ │ - blcs 0x3fceb4 │ │ │ │ - ldrhi pc, [r8, r0, lsl #4]! │ │ │ │ + blcs 0x3fce30 │ │ │ │ + ldrhi pc, [r3, r0, lsl #4]! │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ cmpeq r5, r5, lsl r2 │ │ │ │ subseq r0, r2, #1342177286 @ 0x50000006 │ │ │ │ orreq r0, pc, r9, lsl #5 │ │ │ │ - ldrsheq r0, [pc, #26] @ 0x6e2e2 │ │ │ │ + ldrsheq r0, [pc, #26] @ 0x6e25e │ │ │ │ asrseq r0, r2, #3 │ │ │ │ teqeq pc, pc, lsl #1 │ │ │ │ sbcseq r0, sp, r7, lsr #2 │ │ │ │ svclt 0x00000173 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - umulleq r1, sl, r4, lr │ │ │ │ + addeq r1, sl, r8, lsl pc │ │ │ │ stmiavs r3!, {r0, r5, r6, r7, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf6401a5b │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ mrcge 6, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ ldrdvs pc, [r0], r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8c8f06b │ │ │ │ - blt 0x109a738 │ │ │ │ + @ instruction: 0xf8aaf06b │ │ │ │ + blt 0x109a6b4 │ │ │ │ @ instruction: 0xf894b280 │ │ │ │ - b 0x107a68c │ │ │ │ + b 0x107a608 │ │ │ │ ldcne 6, cr4, [sl, #-36]! @ 0xffffffdc │ │ │ │ adcvs r6, r2, r6, lsr #12 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blmi 0xff259e50 │ │ │ │ - blls 0x348384 │ │ │ │ + blmi 0xff259dcc │ │ │ │ + blls 0x348300 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - @ instruction: 0xf04f85e9 │ │ │ │ + @ instruction: 0xf04f85e4 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - @ instruction: 0xf01aba2f │ │ │ │ + @ instruction: 0xf01aba57 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ - bmi 0xfefd9f38 │ │ │ │ + bmi 0xfefd9eb4 │ │ │ │ tstpeq r8, r2, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf852468c │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ eorsmi r0, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf43f4283 │ │ │ │ strbmi sl, [r2, #-3828]! @ 0xfffff10c │ │ │ │ @ instruction: 0xe726d1f5 │ │ │ │ @@ -96280,202 +96247,202 @@ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r2 │ │ │ │ vmla.f d20, d15, d0[6] │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr15, cr15, {1} │ │ │ │ @ instruction: 0xf57f0659 │ │ │ │ usat sl, #5, r8, lsl #30 │ │ │ │ @ instruction: 0xf0b64638 │ │ │ │ - @ instruction: 0xf04ffcab │ │ │ │ + @ instruction: 0xf04ffc8d │ │ │ │ ldrtmi r7, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46202212 │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf7f56666 │ │ │ │ - @ instruction: 0xe727f9ff │ │ │ │ + str pc, [r7, -r7, lsr #20]! │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ addvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vshr.u64 d24, d12, #61 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ - @ instruction: 0x83baf000 │ │ │ │ + @ instruction: 0x83b7f000 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ rsbshi pc, r6, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mcrge 4, 5, pc, cr9, cr15, {1} @ │ │ │ │ - beq 0x2aa7fc │ │ │ │ + beq 0x2aa778 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ - blx 0x83fd10 │ │ │ │ + blx 0x83fc8c │ │ │ │ vadd.i32 d15, d23, d6 │ │ │ │ - @ instruction: 0xf418e8e8 │ │ │ │ + @ instruction: 0xf418e8ca │ │ │ │ @ instruction: 0xf0406f80 │ │ │ │ - @ instruction: 0xf4188623 │ │ │ │ + @ instruction: 0xf418861e │ │ │ │ @ instruction: 0xf0407280 │ │ │ │ - vst3.8 {d8,d10,d12}, [r8 :64], r8 │ │ │ │ + vst3.8 {d8,d10,d12}, [r8 :64], r3 │ │ │ │ @ instruction: 0xf5b36328 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ - vqshl.s8 d8, d7, d16 │ │ │ │ - blcs 0xfe08f5c4 │ │ │ │ - ldrbthi pc, [ip], #0 @ │ │ │ │ + vqshl.s8 d8, d2, d16 │ │ │ │ + blcs 0xfe08f52c │ │ │ │ + ldrbthi pc, [r7], #0 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r7], #0 @ │ │ │ │ + ldrbhi pc, [r2], #0 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf008aed2 │ │ │ │ andcs r0, r2, #8323072 @ 0x7f0000 │ │ │ │ andls r4, r0, #84934656 @ 0x5100000 │ │ │ │ - eorsne pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rsbseq pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ @ instruction: 0x46208014 │ │ │ │ @ instruction: 0xf04f260d │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ strls r0, [r4], -sp, lsl #22 │ │ │ │ - blge 0x128b6c │ │ │ │ - @ instruction: 0xf8ccf7f0 │ │ │ │ + blge 0x128ae8 │ │ │ │ + @ instruction: 0xf8f4f7f0 │ │ │ │ @ instruction: 0xf8d4e6be │ │ │ │ vst4. {d26-d29}, [pc], r8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #4 │ │ │ │ andeq lr, sl, #204800 @ 0x32000 │ │ │ │ bicshi pc, lr, r0 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ eorhi pc, r6, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ ldmdane pc!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ vadd.i32 d10, d7, d2 │ │ │ │ - @ instruction: 0xf418e89a │ │ │ │ + @ instruction: 0xf418e87c │ │ │ │ @ instruction: 0xf0406200 │ │ │ │ - @ instruction: 0xf89483ee │ │ │ │ + @ instruction: 0xf89483eb │ │ │ │ vqadd.u8 , q11, │ │ │ │ strtmi r0, [r0], -sl, lsl #2 │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ - stc2 7, cr15, [r0, #944]! @ 0x3b0 │ │ │ │ + stc2l 7, cr15, [r8, #944] @ 0x3b0 │ │ │ │ @ instruction: 0xf1b8e692 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - @ instruction: 0xf10d8339 │ │ │ │ + @ instruction: 0xf10d8336 │ │ │ │ eorcs r0, r0, #8, 20 @ 0x8000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - ldmda sl!, {r0, r1, r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmda ip, {r0, r1, r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ @ instruction: 0xf7ed9302 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr5, cr15, {1} │ │ │ │ vmin.s8 q15, q2, q13 │ │ │ │ vmla.f d20, d16, d0[4] │ │ │ │ - blne 0xfe5eeb24 │ │ │ │ + blne 0xfe5eeaa0 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ea6bc9 │ │ │ │ - @ instruction: 0x6d63f9c1 │ │ │ │ + vstmdbvs r3!, {s31-s33} │ │ │ │ strvs r4, [r3, #1075]! @ 0x433 │ │ │ │ svcvs 0x0061e68e │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ @ instruction: 0xf1b881df │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf10dae12 │ │ │ │ ldrmi r0, [r1], -r8, lsl #20 │ │ │ │ eorcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - ldmda r0, {r0, r1, r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmda r2!, {r0, r1, r2, r5, r9, ip, sp, lr, pc} │ │ │ │ vst1.16 {d14}, [r8 :128], r7 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ ldrbmi sl, [r1], -lr, asr #28 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - @ instruction: 0x83a5f000 │ │ │ │ + @ instruction: 0x83a2f000 │ │ │ │ @ instruction: 0x4620b273 │ │ │ │ strcs pc, [r3], -r6, asr #7 │ │ │ │ subseq r9, fp, r2, lsl #12 │ │ │ │ @ instruction: 0xf7f59303 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr13, cr15, {1} │ │ │ │ movwcs lr, #1602 @ 0x642 │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ svcvs 0x0000f418 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ movwls r9, #13826 @ 0x3602 │ │ │ │ - blx 0x1853168 │ │ │ │ + blx 0x18530e4 │ │ │ │ movwls pc, #29576 @ 0x7388 @ │ │ │ │ - cmpphi sl, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ + cmpphi r7, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - @ instruction: 0xffb0f7f6 │ │ │ │ + @ instruction: 0xffd8f7f6 │ │ │ │ vrsubhn.i16 d30, q3, q14 │ │ │ │ movwcs r2, #1538 @ 0x602 │ │ │ │ - blx 0xfe2aceea │ │ │ │ + blx 0xfe2ace66 │ │ │ │ svcvs 0x0000f418 │ │ │ │ strvs lr, [r3], -sp, asr #19 │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ @ instruction: 0xf040b014 │ │ │ │ - svcvs 0x00238305 │ │ │ │ + svcvs 0x00238302 │ │ │ │ ldrbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfed52d88 │ │ │ │ + blx 0xfed52d04 │ │ │ │ strtmi pc, [r0], -r3, lsl #7 │ │ │ │ - adcseq pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rscsvc pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r0, #10587 @ 0x295b │ │ │ │ - @ instruction: 0xf878f7f0 │ │ │ │ + @ instruction: 0xf8a0f7f0 │ │ │ │ @ instruction: 0xf418e60e │ │ │ │ @ instruction: 0xf0406f00 │ │ │ │ - @ instruction: 0xf8d4831c │ │ │ │ + @ instruction: 0xf8d48319 │ │ │ │ vhadd.u8 , q11, q4 │ │ │ │ ldrbeq r0, [r8], -sl, lsl #4 │ │ │ │ - strhi pc, [sp], -r0, lsl #2 │ │ │ │ + strhi pc, [r8], -r0, lsl #2 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - blcs 0x7fe3c │ │ │ │ + blcs 0x7fdb8 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x000c6b99 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ andcc lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf944f7ea │ │ │ │ + @ instruction: 0xf986f7ea │ │ │ │ vsli.64 q15, q9, #6 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ andcs r3, r1, r8, lsl #1 │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf0039207 │ │ │ │ andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ andls r4, r4, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf0084620 │ │ │ │ @ instruction: 0xf4180207 │ │ │ │ andls r6, r6, #0, 30 │ │ │ │ @ instruction: 0xf04f9605 │ │ │ │ teqle r1, r2, lsl #4 │ │ │ │ - @ instruction: 0xf8c6f7f1 │ │ │ │ + @ instruction: 0xf8eef7f1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrb sl, [r1, #3532] @ 0xdcc │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ smlabtcs r2, r6, r3, pc @ │ │ │ │ svcvs 0x0000f418 │ │ │ │ addeq lr, r3, #323584 @ 0x4f000 │ │ │ │ - sbchi pc, r3, #64 @ 0x40 │ │ │ │ + sbchi pc, r0, #64 @ 0x40 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strb pc, [r3, #2165] @ 0x875 @ │ │ │ │ + strb pc, [r3, #2205] @ 0x89d @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r7, r3, r0, asr #31 │ │ │ │ + eorseq r7, r3, r0, lsl #30 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf288fa5f │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ addseq r2, r2, r1 │ │ │ │ strls r2, [r6], -r0, lsl #2 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ andls r2, r7, #13631488 @ 0xd00000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ svcvs 0x0000f418 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ sbcle r9, sp, r5, lsl #12 │ │ │ │ - mcr2 7, 3, pc, cr0, cr0, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr0, {7} @ │ │ │ │ vabal.u8 q15, d22, d18 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ @ instruction: 0xf0083088 │ │ │ │ andcs r0, r1, r7, lsl #2 │ │ │ │ vmov.i32 q8, #226 @ 0x000000e2 │ │ │ │ andls r0, r7, #203423744 @ 0xc200000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @@ -96483,844 +96450,842 @@ │ │ │ │ svcvs 0x0000f418 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmib sp, {r0, r2, r9, sl, ip, pc}^ │ │ │ │ ldrbmi r0, [r1], -r2, lsl #2 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xe7e1d0b0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ - andls r2, r4, #268435456 @ 0x10000000 │ │ │ │ - andeq pc, r7, #8 │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - movwcs r9, #518 @ 0x206 │ │ │ │ addne pc, r4, #402653187 @ 0x18000003 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - strls r9, [r5], -r7, lsl #4 │ │ │ │ + @ instruction: 0xf0039207 │ │ │ │ + andcs r0, r1, #-1073741821 @ 0xc0000003 │ │ │ │ + andls r2, r4, #0, 6 │ │ │ │ + @ instruction: 0xf0089605 │ │ │ │ + andls r0, r6, #1879048192 @ 0x70000000 │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ strmi r2, [fp], -r2, lsl #6 │ │ │ │ andvs pc, r0, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf0404651 │ │ │ │ - strtmi r8, [r0], -r1, asr #5 │ │ │ │ + @ instruction: 0x462082be │ │ │ │ svcvs 0x0020e794 │ │ │ │ @ instruction: 0xf008b2b6 │ │ │ │ @ instruction: 0xf4180c07 │ │ │ │ - blx 0xfec8a2f0 │ │ │ │ - b 0x146b4f4 │ │ │ │ + blx 0xfec8a26c │ │ │ │ + b 0x146b470 │ │ │ │ vrshr.u64 d17, d6, #58 │ │ │ │ - b 0x1430204 │ │ │ │ + b 0x1430180 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - vrshr.u64 d24, d5, #56 │ │ │ │ + vrshr.u64 d24, d2, #56 │ │ │ │ @ instruction: 0xf0022841 │ │ │ │ @ instruction: 0xf1b80207 │ │ │ │ - @ instruction: 0xf0000f02 │ │ │ │ - @ instruction: 0xf1b882b7 │ │ │ │ - @ instruction: 0xf0000f03 │ │ │ │ - @ instruction: 0x465182d5 │ │ │ │ - svceq 0x0001f1b8 │ │ │ │ - @ instruction: 0x3c02e9cd │ │ │ │ - andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ - sbchi pc, r3, #0 │ │ │ │ - teqpne r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + andls r0, r5, #2, 30 │ │ │ │ + adcshi pc, r3, #0 │ │ │ │ + svceq 0x0003f1b8 │ │ │ │ + sbcshi pc, r0, #0 │ │ │ │ + @ instruction: 0xf1b84651 │ │ │ │ + stmib sp, {r0, r8, r9, sl, fp}^ │ │ │ │ + movwls ip, #9731 @ 0x2603 │ │ │ │ + adcshi pc, pc, #0 │ │ │ │ + cmnpeq r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ subspl pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7efab06 │ │ │ │ - str pc, [pc, #-3473]! @ 0x6d9cb │ │ │ │ + str pc, [pc, #-3513]! @ 0x6d91f │ │ │ │ svcvs 0x0000f418 │ │ │ │ - sbchi pc, r5, #64 @ 0x40 │ │ │ │ + sbchi pc, r0, #64 @ 0x40 │ │ │ │ movwcs pc, #9160 @ 0x23c8 @ │ │ │ │ - blcs 0x1fd370 │ │ │ │ - ldrhi pc, [ip, #-512]! @ 0xfffffe00 │ │ │ │ + blcs 0x1fd2ec │ │ │ │ + ldrhi pc, [r7, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - smulbbeq r3, sp, r1 │ │ │ │ - tsteq sp, sp, lsr #2 │ │ │ │ - ldrsheq r0, [r2], #1 │ │ │ │ - svcvs 0x0020014d │ │ │ │ + smulbbeq r0, sl, r1 │ │ │ │ + tsteq fp, sl, lsr #2 │ │ │ │ + ldrsheq r0, [r2], #0 │ │ │ │ + svcvs 0x0020014a │ │ │ │ vsubw.u8 q9, q3, d0 │ │ │ │ movwls r2, #26114 @ 0x6602 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ movwls r4, #22097 @ 0x5651 │ │ │ │ @ instruction: 0xf4180952 │ │ │ │ stmib sp, {r8, r9, sp, lr}^ │ │ │ │ andls r6, r2, #3145728 @ 0x300000 │ │ │ │ - eorshi pc, sp, #64 @ 0x40 │ │ │ │ - ldrtne pc, [r5], -r6, asr #12 @ │ │ │ │ + eorshi pc, sl, #64 @ 0x40 │ │ │ │ + ldrbteq pc, [r5], -r6, asr #12 @ │ │ │ │ ldreq pc, [r2], -r0, asr #5 │ │ │ │ subspl pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ andcs r4, r1, r2, lsr r6 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - @ instruction: 0xff06f7ef │ │ │ │ + @ instruction: 0xff2ef7ef │ │ │ │ @ instruction: 0xf8d4e4f8 │ │ │ │ vaddl.u8 , d24, d8 │ │ │ │ - bcc 0xb70dc │ │ │ │ + bcc 0xb7058 │ │ │ │ tstpeq r7, r8 @ p-variant is OBSOLETE │ │ │ │ mrsls r2, (UNDEF: 6) │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - tstls r4, r1, lsl #2 │ │ │ │ orrne pc, r2, r6, asr #7 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ strls r9, [r5], -r7, lsl #2 │ │ │ │ + tstls r4, r1, lsl #2 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ andcs r0, r1, r8, lsl #2 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ - bcs 0x1eec08 │ │ │ │ - ldrbhi pc, [r2, #-512] @ 0xfffffe00 @ │ │ │ │ + bcs 0x1eeb84 │ │ │ │ + strbhi pc, [sp, #-512] @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ - bvs 0x1c8c208 │ │ │ │ + bvs 0x1c8c184 │ │ │ │ subseq r5, r8, r4, ror #28 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldcge 4, cr15, [r1, #252] @ 0xfc │ │ │ │ ldrbtne pc, [pc], -r0, asr #4 @ │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ vadd.i32 d10, d6, d2 │ │ │ │ - @ instruction: 0xf01aeec0 │ │ │ │ + @ instruction: 0xf01aeea2 │ │ │ │ strls r0, [r2], -r0, asr #30 │ │ │ │ - ldrthi pc, [r5], #64 @ 0x40 @ │ │ │ │ + ldrthi pc, [r0], #64 @ 0x40 @ │ │ │ │ svcmi 0x0000f41a │ │ │ │ ldcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff20f0b3 │ │ │ │ + @ instruction: 0xff02f0b3 │ │ │ │ @ instruction: 0x46060072 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ - @ instruction: 0xf898f0b8 │ │ │ │ + @ instruction: 0xf87af0b8 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf99af0b8 │ │ │ │ + @ instruction: 0xf97cf0b8 │ │ │ │ strtmi r6, [r0], -r3, lsr #17 │ │ │ │ @ instruction: 0xf8d86d62 │ │ │ │ - bne 0xfe6f2948 │ │ │ │ + bne 0xfe6f28c4 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ - @ instruction: 0xfff6f7e9 │ │ │ │ + @ instruction: 0xf838f7ea │ │ │ │ rscvs r2, r3, r3, lsl #6 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf8d84631 │ │ │ │ @ instruction: 0xf0b8003c │ │ │ │ - andcs pc, r1, #2211840 @ 0x21c000 │ │ │ │ + andcs pc, r1, #1720320 @ 0x1a4000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf982f0b8 │ │ │ │ + @ instruction: 0xf964f0b8 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf80cf0ba │ │ │ │ + @ instruction: 0xffeef0b9 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ str r6, [r9], #1443 @ 0x5a3 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - @ instruction: 0xf1b8fb1d │ │ │ │ + @ instruction: 0xf1b8fb45 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ strt sl, [ip], #-3312 @ 0xfffff310 │ │ │ │ andcs r4, r9, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - ldrbt pc, [fp], #-3665 @ 0xfffff1af @ │ │ │ │ + ldrbt pc, [fp], #-3705 @ 0xfffff187 @ │ │ │ │ andcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - ldrbt pc, [r5], #-3659 @ 0xfffff1b5 @ │ │ │ │ + ldrbt pc, [r5], #-3699 @ 0xfffff18d @ │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strbt pc, [pc], #-3653 @ 0x6e8dc @ │ │ │ │ + strbt pc, [pc], #-3693 @ 0x6e858 @ │ │ │ │ andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strbt pc, [r9], #-3647 @ 0xfffff1c1 @ │ │ │ │ + strbt pc, [r9], #-3687 @ 0xfffff199 @ │ │ │ │ andcs r4, r8, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strbt pc, [r3], #-3641 @ 0xfffff1c7 @ │ │ │ │ + strbt pc, [r3], #-3681 @ 0xfffff19f @ │ │ │ │ andcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcge 4, 3, pc, r5, cr15 @ │ │ │ │ @ instruction: 0x4651e45a │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mrc2 7, 6, pc, cr0, cr0, {7} │ │ │ │ + mrc2 7, 7, pc, cr8, cr0, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrb sl, [r1], #-3148 @ 0xfffff3b4 │ │ │ │ - @ instruction: 0xf008b2b6 │ │ │ │ - movwcs r0, #2055 @ 0x807 │ │ │ │ - ldmdbeq r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - vsubl.u8 q8, d6, d8 │ │ │ │ - b 0xfe0f043c │ │ │ │ - andls r0, r3, #8, 4 @ 0x80000000 │ │ │ │ - andls r2, r4, #53248 @ 0xd000 │ │ │ │ - andcs fp, r2, #12, 30 @ 0x30 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcseq pc, r5, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - movwcc lr, #27085 @ 0x69cd │ │ │ │ - strls r9, [r5], -r2, lsl #6 │ │ │ │ - stc2 7, cr15, [r0, #-956] @ 0xfffffc44 │ │ │ │ - adcslt lr, r6, #838860800 @ 0x32000000 │ │ │ │ - stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - @ instruction: 0x46200932 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - b 0xfe11356c │ │ │ │ - stmib sp, {r3, r9}^ │ │ │ │ - @ instruction: 0xf6492203 │ │ │ │ + @ instruction: 0xf0080933 │ │ │ │ + @ instruction: 0xf0030807 │ │ │ │ + ldrbmi r0, [r1], -r8, lsl #6 │ │ │ │ + movweq lr, #35459 @ 0x8a83 │ │ │ │ + blcs 0x3c0128 │ │ │ │ + svclt 0x000c9303 │ │ │ │ + andcs r2, r1, #536870912 @ 0x20000000 │ │ │ │ + movwcs r9, #772 @ 0x304 │ │ │ │ + vhsub.s8 d25, d6, d0 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + vmov.i32 d16, #57856 @ 0x0000e200 │ │ │ │ + stmib sp, {r0, r1, r6, r7, r9, sl}^ │ │ │ │ + strls r3, [r5], -r6, lsl #6 │ │ │ │ + @ instruction: 0xf7ef9302 │ │ │ │ + ldrt pc, [r3], #-3369 @ 0xfffff2d7 @ │ │ │ │ + @ instruction: 0xf0080932 │ │ │ │ + @ instruction: 0xf0020807 │ │ │ │ + movwcs r0, #520 @ 0x208 │ │ │ │ + andeq lr, r8, #532480 @ 0x82000 │ │ │ │ + stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ + strtmi r2, [r0], -r3, lsl #4 │ │ │ │ + @ instruction: 0xf6499300 │ │ │ │ vmlal.s q10, d0, d1[5] │ │ │ │ vsubl.u8 q8, d6, d5 │ │ │ │ stmib sp, {r0, r1, r6, r7, r9, sl}^ │ │ │ │ strls r3, [r5], -r6, lsl #6 │ │ │ │ strls r2, [r2], -r1, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r8], #-956 @ 0xfffffc44 │ │ │ │ - adcslt lr, r6, #369098752 @ 0x16000000 │ │ │ │ + stc2 7, cr15, [r2], #956 @ 0x3bc │ │ │ │ + ldmdbeq r3!, {r3, r4, sl, sp, lr, pc} │ │ │ │ stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - @ instruction: 0x46200932 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + b 0xfe140258 │ │ │ │ + strtmi r0, [r0], -r8, lsl #6 │ │ │ │ + movwls r2, #15117 @ 0x3b0d │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + movwls r2, #16898 @ 0x4202 │ │ │ │ + andls r2, r0, #0, 6 │ │ │ │ + rsbseq pc, r5, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ strbeq pc, [r3], r6, asr #7 @ │ │ │ │ - andeq lr, r8, #532480 @ 0x82000 │ │ │ │ - bcs 0x3d31b8 │ │ │ │ - svclt 0x00149204 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf6469200 │ │ │ │ - vmvn.i32 d17, #1280 @ 0x00000500 │ │ │ │ - stmib sp, {r1, r4, r9}^ │ │ │ │ - movwls r3, #8966 @ 0x2306 │ │ │ │ - @ instruction: 0xf7ef9605 │ │ │ │ - @ instruction: 0xf7fffc59 │ │ │ │ - svcvs 0x0023bbf7 │ │ │ │ - orrne pc, r1, r8, asr #7 │ │ │ │ - strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - andeq pc, r7, #8 │ │ │ │ - @ instruction: 0xf383fab3 │ │ │ │ - b 0x1438dec │ │ │ │ - @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r0, r1, r3, r4, r5, r6, r9, pc} │ │ │ │ - rsbhi pc, r2, #0 │ │ │ │ - @ instruction: 0xf0002901 │ │ │ │ - stmib sp, {r0, r1, r4, r6, r9, pc}^ │ │ │ │ - ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ - strls r2, [r5], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf6469200 │ │ │ │ - vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ - movwls r0, #8722 @ 0x2212 │ │ │ │ - @ instruction: 0xf008e69c │ │ │ │ - vsubw.u8 q8, q11, d7 │ │ │ │ - blcs 0xfe070524 │ │ │ │ - @ instruction: 0xf0009602 │ │ │ │ - @ instruction: 0xf63f82fa │ │ │ │ - blcs 0x9993c │ │ │ │ - blge 0xff16bc24 │ │ │ │ - @ instruction: 0x46204651 │ │ │ │ - ldc2l 7, cr15, [r0], #-944 @ 0xfffffc50 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabbc │ │ │ │ - @ instruction: 0xf3c8bbc1 │ │ │ │ - vsubl.u8 , d22, d1 │ │ │ │ + movwcc lr, #27085 @ 0x69cd │ │ │ │ + movwls r9, #9733 @ 0x2605 │ │ │ │ + stc2 7, cr15, [r4], {239} @ 0xef │ │ │ │ + bllt 0xfff2c940 │ │ │ │ + @ instruction: 0xf3c86f23 │ │ │ │ + vaddw.u8 , q11, d1 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ - bcs 0xef664 │ │ │ │ - rsbshi pc, pc, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - bcs 0xcf41c │ │ │ │ - subshi pc, r2, #0 │ │ │ │ - strcc lr, [r4], -sp, asr #19 │ │ │ │ - subcc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + blx 0xfed2f170 │ │ │ │ + stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + rsbshi pc, r9, #0 │ │ │ │ + @ instruction: 0xf0002903 │ │ │ │ + stmdbcs r1, {r5, r6, r9, pc} │ │ │ │ + subshi pc, r1, #0 │ │ │ │ + andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ + andls r9, r0, #5242880 @ 0x500000 │ │ │ │ + addscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - movwcs r9, #4864 @ 0x1300 │ │ │ │ - @ instruction: 0xf04f4620 │ │ │ │ - @ instruction: 0xf04f0a01 │ │ │ │ - stmib sp, {r8, r9, fp}^ │ │ │ │ - @ instruction: 0xf04fab02 │ │ │ │ - @ instruction: 0xf04f0a00 │ │ │ │ - stmib sp, {r8, r9, fp}^ │ │ │ │ - @ instruction: 0xf7efab06 │ │ │ │ - @ instruction: 0xf7fffbf9 │ │ │ │ - svcvs 0x0020bb97 │ │ │ │ - orrne pc, r1, r8, asr #7 │ │ │ │ + ldr r9, [pc], r2, lsl #6 │ │ │ │ + orreq pc, r7, #8 │ │ │ │ + strbeq pc, [r3], r6, asr #7 @ │ │ │ │ + strls r2, [r2], -r0, lsl #23 │ │ │ │ + rscshi pc, r8, #0 │ │ │ │ + blge 0xff2ec294 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + ldrbmi sl, [r1], -r6, asr #23 │ │ │ │ + @ instruction: 0xf7ec4620 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff06baa8 │ │ │ │ + bllt 0xff1ac9ac │ │ │ │ + addne pc, r1, #200, 6 @ 0x20000003 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - andeq pc, r7, #8 │ │ │ │ - @ instruction: 0xf380fab0 │ │ │ │ - b 0x1438eac │ │ │ │ - @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r0, r1, r7, r9, pc} │ │ │ │ - rsbhi pc, sp, #0 │ │ │ │ - @ instruction: 0xf0002901 │ │ │ │ - stmib sp, {r1, r4, r7, r9, pc}^ │ │ │ │ - ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ - strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf6469200 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ - @ instruction: 0x96060212 │ │ │ │ - strcs r9, [r0], -r2, lsl #6 │ │ │ │ - strcs r9, [r2], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffd13 │ │ │ │ - ldmdbeq r1!, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - mvnpl pc, #38 @ 0x26 │ │ │ │ - orrvc pc, r0, r1 │ │ │ │ - tstmi r9, #32, 12 @ 0x2000000 │ │ │ │ - orrpl pc, r0, r1, asr #32 │ │ │ │ - ldc2l 0, cr15, [r8, #-128] @ 0xffffff80 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffab3e │ │ │ │ - @ instruction: 0x4631bb5f │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - stmdacs r0, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xdebc08 │ │ │ │ - bllt 0x162cb0c │ │ │ │ - ldrdge pc, [r8], #132 @ 0x84 │ │ │ │ - svcvc 0x0000f41a │ │ │ │ - stcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ - svceq 0x0040f01a │ │ │ │ - blge 0xaebd20 │ │ │ │ - bllt 0x116cb24 │ │ │ │ - svceq 0x0000f1b8 │ │ │ │ - adchi pc, r3, r0 │ │ │ │ - beq 0x2aaf68 │ │ │ │ - ldrbmi r2, [r0], -r0, lsr #4 │ │ │ │ - @ instruction: 0xf886fa1f │ │ │ │ - ldc 2, cr15, [r2, #-152]! @ 0xffffff68 │ │ │ │ - bleq 0x10aaba4 │ │ │ │ - orrshi pc, fp, r0, asr #32 │ │ │ │ - smullscs pc, r1, r4, r8 @ │ │ │ │ - teqpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x9375c │ │ │ │ - blge 0xb6bc54 │ │ │ │ - @ instruction: 0xf47f2b3c │ │ │ │ - strtmi sl, [r0], -r8, lsr #22 │ │ │ │ - blx 0x9acb24 │ │ │ │ - mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xf7e96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-460]! @ 0xfffffe34 │ │ │ │ - andscs r6, r0, r3, lsr #11 │ │ │ │ - blx 0x22cb2e │ │ │ │ - rscvs r2, r3, r2, lsl #6 │ │ │ │ - bllt 0x72cb84 │ │ │ │ - ldc2l 0, cr15, [ip, #-716]! @ 0xfffffd34 │ │ │ │ - mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8534680 │ │ │ │ - @ instruction: 0xf0b71026 │ │ │ │ - ldrbmi pc, [r8], -sp, lsl #29 @ │ │ │ │ - blx 0xb2ae74 │ │ │ │ - strmi r4, [r2], -r1, asr #12 │ │ │ │ - @ instruction: 0xf7eb4640 │ │ │ │ - @ instruction: 0xf7fff85d │ │ │ │ - stmib sp, {r0, r2, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - movwcs r1, #516 @ 0x204 │ │ │ │ + movweq pc, #28680 @ 0x7008 @ │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x14f3b8 │ │ │ │ + rsbshi pc, r0, #0 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + stmib sp, {r4, r6, r9, pc}^ │ │ │ │ + @ instruction: 0xf6463604 │ │ │ │ + vsubl.s8 q9, d16, d5 │ │ │ │ + movwcs r0, #530 @ 0x212 │ │ │ │ + movwls r4, #1617 @ 0x651 │ │ │ │ + strtmi r2, [r0], -r1, lsl #6 │ │ │ │ + beq 0xeab24 │ │ │ │ + bleq 0xaab28 │ │ │ │ + blge 0x129124 │ │ │ │ + beq 0xaab30 │ │ │ │ + bleq 0xaab34 │ │ │ │ + blge 0x229130 │ │ │ │ + stc2 7, cr15, [r4], #-956 @ 0xfffffc44 │ │ │ │ + bllt 0xfe72ca00 │ │ │ │ + @ instruction: 0xf3c86f20 │ │ │ │ + vaddw.u8 , q11, d1 │ │ │ │ + @ instruction: 0xf00806c2 │ │ │ │ + blx 0xfec6f230 │ │ │ │ + stmdbcs r2, {r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + addhi pc, r1, #0 │ │ │ │ + @ instruction: 0xf0002903 │ │ │ │ + stmdbcs r1, {r0, r1, r3, r5, r6, r9, pc} │ │ │ │ + addshi pc, r0, #0 │ │ │ │ + andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - eorsne pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rscsvc pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - beq 0xaad08 │ │ │ │ - bleq 0x3ead0c │ │ │ │ - stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7efab02 │ │ │ │ - @ instruction: 0xf7fffcfd │ │ │ │ - @ instruction: 0xf0b3baef │ │ │ │ - @ instruction: 0xf8d4fd51 │ │ │ │ - vmla.i , q12, d0[2] │ │ │ │ - strmi r0, [r6], -sl, lsl #16 │ │ │ │ - @ instruction: 0xf1000659 │ │ │ │ - b 0x144f778 │ │ │ │ - @ instruction: 0xf0480848 │ │ │ │ - vhsub.s8 d16, d4, d1 │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ - @ instruction: 0xf8d80895 │ │ │ │ - @ instruction: 0xf0b71038 │ │ │ │ - @ instruction: 0xe627febb │ │ │ │ - @ instruction: 0x46514133 │ │ │ │ - @ instruction: 0x462043db │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - @ instruction: 0xf7f69306 │ │ │ │ - @ instruction: 0xf7fffb7b │ │ │ │ - strtmi fp, [r0], -sp, asr #21 │ │ │ │ - @ instruction: 0xf994f7f7 │ │ │ │ - blt 0xff2acc28 │ │ │ │ - andseq pc, pc, #2 │ │ │ │ - andls r4, r6, #84934656 @ 0x5100000 │ │ │ │ - andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ + movwls r9, #9734 @ 0x2606 │ │ │ │ + strls r2, [r3], -r0, lsl #12 │ │ │ │ + strls r2, [r7], -r2, lsl #12 │ │ │ │ + ldc2 7, cr15, [lr, #-956]! @ 0xfffffc44 │ │ │ │ + bllt 0x1d2ca50 │ │ │ │ + @ instruction: 0xf0260931 │ │ │ │ + @ instruction: 0xf00153e8 │ │ │ │ + strtmi r7, [r0], -r0, lsl #3 │ │ │ │ + @ instruction: 0xf0414319 │ │ │ │ + @ instruction: 0xf0205180 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x10ebb6c │ │ │ │ + bllt 0x192ca70 │ │ │ │ + @ instruction: 0x46204631 │ │ │ │ + stc2 0, cr15, [r0], {1} │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffab38 │ │ │ │ + @ instruction: 0xf8d4bb59 │ │ │ │ + @ instruction: 0xf41aa0c8 │ │ │ │ + @ instruction: 0xf47f7f00 │ │ │ │ + @ instruction: 0xf01aac12 │ │ │ │ + @ instruction: 0xf47f0f40 │ │ │ │ + @ instruction: 0xf7ffab2c │ │ │ │ + @ instruction: 0xf1b8bb46 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + @ instruction: 0xf10d80a3 │ │ │ │ + eorcs r0, r0, #8, 20 @ 0x8000 │ │ │ │ + blx 0x8403f0 │ │ │ │ + vadd.i32 d15, d22, d6 │ │ │ │ + @ instruction: 0xf018ed18 │ │ │ │ + @ instruction: 0xf0400b40 │ │ │ │ + @ instruction: 0xf8948199 │ │ │ │ + @ instruction: 0xf00820d1 │ │ │ │ + movwls r0, #9023 @ 0x233f │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + blcs 0xf99788 │ │ │ │ + blge 0xb6bcd0 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + vpmax.s8 , q2, │ │ │ │ + vqdmlal.s q10, d16, d0[4] │ │ │ │ + @ instruction: 0x465a0395 │ │ │ │ + blvs 0xff6c0368 │ │ │ │ + cdp2 7, 11, cr15, cr8, cr9, {7} │ │ │ │ + strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ + @ instruction: 0xf7eb2010 │ │ │ │ + movwcs pc, #11083 @ 0x2b4b @ │ │ │ │ + @ instruction: 0xf7ff60e3 │ │ │ │ + @ instruction: 0xf0b3bb1d │ │ │ │ + vadd.f32 , q2, │ │ │ │ + vqdmlal.s q10, d16, d0[4] │ │ │ │ + pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ + eorne pc, r6, r3, asr r8 @ │ │ │ │ + mrc2 0, 3, pc, cr2, cr7, {5} │ │ │ │ + @ instruction: 0xf0b44658 │ │ │ │ + strbmi pc, [r1], -pc, lsl #20 @ │ │ │ │ + strbmi r4, [r0], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf8a2f7eb │ │ │ │ + bllt 0x2acb24 │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ - @ instruction: 0x96050212 │ │ │ │ - stmib sp, {r1, r9, sl, sp}^ │ │ │ │ - movwls ip, #11267 @ 0x2c03 │ │ │ │ - @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffb81 │ │ │ │ - @ instruction: 0xf8d4bab3 │ │ │ │ - vmla.i q13, q12, d0[2] │ │ │ │ - strb r0, [r2, #1546]! @ 0x60a │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - strtmi lr, [r0], -r4, lsl #10 │ │ │ │ - @ instruction: 0xf388fa5f │ │ │ │ - @ instruction: 0xf7ec9302 │ │ │ │ - @ instruction: 0xf7fffd0d │ │ │ │ - ldrbeq fp, [fp], -r3, lsr #21 │ │ │ │ - bge 0x1c2c178 │ │ │ │ - blt 0xfe66cc7c │ │ │ │ - strcc lr, [r2], -sp, asr #19 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf646c204 │ │ │ │ - vmvn.i32 d17, #83886080 @ 0x05000000 │ │ │ │ - @ instruction: 0xf6490612 │ │ │ │ + vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf04f0212 │ │ │ │ + @ instruction: 0xf04f0a00 │ │ │ │ + movwls r0, #27405 @ 0x6b0d │ │ │ │ + blge 0x129280 │ │ │ │ + stc2 7, cr15, [r8, #-956]! @ 0xfffffc44 │ │ │ │ + blt 0xffd2cb50 │ │ │ │ + ldc2 0, cr15, [r6, #-716]! @ 0xfffffd34 │ │ │ │ + ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ + stmdaeq sl, {r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + ldrbeq r4, [r9], -r6, lsl #12 │ │ │ │ + sbcshi pc, pc, #0, 2 │ │ │ │ + stmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + andeq pc, r1, #72 @ 0x48 │ │ │ │ + stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ + ldrsbtne pc, [r8], -r8 @ │ │ │ │ + mcr2 0, 5, pc, cr0, cr7, {5} @ │ │ │ │ + teqmi r3, sl, lsr #12 │ │ │ │ + bicsmi r4, fp, #84934656 @ 0x5100000 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + movwls r0, #25345 @ 0x6301 │ │ │ │ + blx 0xfea2cb6e │ │ │ │ + blt 0xff4acb94 │ │ │ │ + @ instruction: 0xf7f74620 │ │ │ │ + @ instruction: 0xf7fff9bf │ │ │ │ + @ instruction: 0xf002bacb │ │ │ │ + @ instruction: 0x4651021f │ │ │ │ + strtmi r9, [r0], -r6, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + rscsvc pc, r5, #1610612740 @ 0x60000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strcs r9, [r2], -r5, lsl #12 │ │ │ │ + @ instruction: 0xcc03e9cd │ │ │ │ + strls r9, [r7], -r2, lsl #6 │ │ │ │ + blx 0xfebacb86 │ │ │ │ + blt 0xfee2cbc8 │ │ │ │ + ldrdge pc, [r8], #132 @ 0x84 │ │ │ │ + streq pc, [sl], -r8, asr #7 │ │ │ │ + andcs lr, r0, #960495616 @ 0x39400000 │ │ │ │ + str r4, [r7, #-1568] @ 0xfffff9e0 │ │ │ │ + blx 0x1840460 │ │ │ │ + movwls pc, #9096 @ 0x2388 @ │ │ │ │ + ldc2 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ + blt 0xfea2cbe8 │ │ │ │ + @ instruction: 0xf53f065b │ │ │ │ + @ instruction: 0xf7ffaa71 │ │ │ │ + stmib sp, {r1, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6496c03 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - ldrbmi r0, [r1], -r5, lsl #4 │ │ │ │ + movwls r0, #8709 @ 0x2205 │ │ │ │ + ldrbteq pc, [r5], -r6, asr #12 @ │ │ │ │ + ldreq pc, [r2], -r0, asr #5 │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ svclt 0x00184298 │ │ │ │ andcs r4, r1, r2, lsr r6 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf7ef9306 │ │ │ │ - @ instruction: 0xf7fffc93 │ │ │ │ - strtmi fp, [r0], -r5, lsl #21 │ │ │ │ + @ instruction: 0xf7fffcbf │ │ │ │ + strtmi fp, [r0], -r9, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf98af7f7 │ │ │ │ - blt 0x1faccc0 │ │ │ │ + @ instruction: 0xf9b6f7f7 │ │ │ │ + blt 0xfe0acc34 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - strcc lr, [r2], -sp, asr #19 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwls ip, #25092 @ 0x6204 │ │ │ │ - @ instruction: 0xf93cf7f7 │ │ │ │ - blt 0x1caccd8 │ │ │ │ - svcvs 0x0020f5b3 │ │ │ │ - @ instruction: 0xf5b3d03f │ │ │ │ - @ instruction: 0xf43f6f28 │ │ │ │ - @ instruction: 0xf7ffaf2b │ │ │ │ - blx 0x185d670 │ │ │ │ - ldrbmi pc, [r1], -r8, lsl #7 @ │ │ │ │ - strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - movwls r0, #28827 @ 0x709b │ │ │ │ - ldrdcc pc, [r8], r4 │ │ │ │ - strcs pc, [r2], -r6, asr #7 │ │ │ │ - strcs r9, [r1], -r6, lsl #12 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strls r9, [r2], -r4, lsl #12 │ │ │ │ - strls r2, [r3], -r0, lsl #12 │ │ │ │ - strls r2, [r5], -pc, lsl #12 │ │ │ │ - blx 0x3accde │ │ │ │ - blt 0x142cd1c │ │ │ │ + movwcs r9, #770 @ 0x302 │ │ │ │ + @ instruction: 0x6c03e9cd │ │ │ │ + @ instruction: 0xf7f79306 │ │ │ │ + @ instruction: 0xf7fff969 │ │ │ │ + @ instruction: 0xf5b3ba75 │ │ │ │ + eorsle r6, pc, r0, lsr #30 │ │ │ │ + svcvs 0x0028f5b3 │ │ │ │ + svcge 0x002df43f │ │ │ │ + blt 0x19ecc5c │ │ │ │ + @ instruction: 0xf388fa5f │ │ │ │ + andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ + addseq r4, fp, r0, lsr #12 │ │ │ │ + @ instruction: 0xf8d49307 │ │ │ │ + vaddl.u8 , d22, d8 │ │ │ │ + strls r2, [r6], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf0032601 │ │ │ │ + strls r0, [r4], -pc, lsl #6 │ │ │ │ + strcs r9, [r0], -r2, lsl #12 │ │ │ │ + strcs r9, [pc], -r3, lsl #12 │ │ │ │ + @ instruction: 0xf7f09605 │ │ │ │ + @ instruction: 0xf7fffb39 │ │ │ │ + @ instruction: 0xf018ba53 │ │ │ │ + andls r0, r5, #64, 30 @ 0x100 │ │ │ │ + movweq pc, #28680 @ 0x7008 @ │ │ │ │ + svclt 0x000b4651 │ │ │ │ + sbcscc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + addcc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strtmi r9, [r0], -r2, lsl #6 │ │ │ │ + movwls r2, #13071 @ 0x330f │ │ │ │ + cmnpeq r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + @ instruction: 0xf7ed9604 │ │ │ │ + stmdacs r0, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xbebdcc │ │ │ │ + blt 0xd2ccd0 │ │ │ │ + ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ + beq 0xff12bbf4 │ │ │ │ + svceq 0x0040f018 │ │ │ │ + streq pc, [r7], -r8 │ │ │ │ + andge pc, ip, sp, asr #17 │ │ │ │ + biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ + @ instruction: 0xf0409602 │ │ │ │ + blcs 0x8f0b0 │ │ │ │ + bge 0x6ebdf4 │ │ │ │ + stc2l 0, cr15, [r4], #-716 @ 0xfffffd34 │ │ │ │ + mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ + orrseq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf8534680 │ │ │ │ + @ instruction: 0xf0b7102a │ │ │ │ + @ instruction: 0x4641fd75 │ │ │ │ + @ instruction: 0xf0b94640 │ │ │ │ + @ instruction: 0x4642fb97 │ │ │ │ + @ instruction: 0x46204631 │ │ │ │ + blx 0x162ccd4 │ │ │ │ + blt 0x32cd20 │ │ │ │ svceq 0x0040f018 │ │ │ │ @ instruction: 0xf0089205 │ │ │ │ ldrbmi r0, [r1], -r7, lsl #6 │ │ │ │ vmax.f32 d27, d8, d11 │ │ │ │ - vqsub.s8 d20, d24, d1 │ │ │ │ - vmlal.s q10, d0, d1[0] │ │ │ │ + vqsub.s8 , q4, │ │ │ │ + vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #512 @ 0x00000200 │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ movwcs r4, #63008 @ 0xf620 │ │ │ │ @ instruction: 0xf6469303 │ │ │ │ - vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ + vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ vorr.i32 d16, #57856 @ 0x0000e200 │ │ │ │ strls r0, [r4], -r2, asr #13 │ │ │ │ - blx 0x6acd0e │ │ │ │ + blx 0xfffacd10 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffaa28 │ │ │ │ - @ instruction: 0xf8d4ba2d │ │ │ │ - vmla.i , q11, d0[2] │ │ │ │ - @ instruction: 0xf0180ac2 │ │ │ │ - @ instruction: 0xf0080f40 │ │ │ │ - @ instruction: 0xf8cd0607 │ │ │ │ - vaddl.u8 q13, d3, d12 │ │ │ │ - strls r0, [r2], -r0, asr #7 │ │ │ │ - rschi pc, pc, r0, asr #32 │ │ │ │ - @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf0b3aa14 │ │ │ │ - vfma.f32 , q2, │ │ │ │ + @ instruction: 0xf7ffa9e4 │ │ │ │ + @ instruction: 0xf008b9e9 │ │ │ │ + @ instruction: 0x4613087f │ │ │ │ + ldrbmi r9, [r1], -r6, lsl #4 │ │ │ │ + b 0x143757c │ │ │ │ + andls r0, r0, #136, 16 @ 0x880000 │ │ │ │ + eorsne pc, r1, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + andshi pc, r4, sp, asr #17 │ │ │ │ + bllt 0x3ecd84 │ │ │ │ + @ instruction: 0xf008b2b6 │ │ │ │ + @ instruction: 0xf8cd0807 │ │ │ │ + ldmdbeq r3!, {r2, r3, pc} │ │ │ │ + sbceq pc, r4, #402653187 @ 0x18000003 │ │ │ │ + wfieq │ │ │ │ + bcs 0xff0abcb8 │ │ │ │ + @ instruction: 0xf8cd4313 │ │ │ │ + subseq sl, lr, r8 │ │ │ │ + @ instruction: 0xf0b39604 │ │ │ │ + @ instruction: 0xf244fc0b │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ - pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ - eorne pc, sl, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [lr, #732] @ 0x2dc │ │ │ │ - strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfecab08a │ │ │ │ - ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ - @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fffa29 │ │ │ │ - @ instruction: 0xf018ba05 │ │ │ │ - andls r0, r5, #64, 30 @ 0x100 │ │ │ │ + pkhbtmi r0, r3, r5, lsl #7 │ │ │ │ + eorne pc, r8, r3, asr r8 @ │ │ │ │ + ldc2 0, cr15, [ip, #-732] @ 0xfffffd24 │ │ │ │ + blcs 0x8a750 │ │ │ │ + sbcshi pc, r6, r0 │ │ │ │ + mcrvs 6, 5, r4, cr3, cr9, {2} │ │ │ │ + andeq pc, r9, sl, asr #3 │ │ │ │ + @ instruction: 0xf0b82200 │ │ │ │ + @ instruction: 0xf894f947 │ │ │ │ + andcs r3, r0, #209 @ 0xd1 │ │ │ │ + blcs 0x80660 │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ + @ instruction: 0xf8daf7ec │ │ │ │ + stmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x46204651 │ │ │ │ movweq pc, #28680 @ 0x7008 @ │ │ │ │ - svclt 0x000b4651 │ │ │ │ - andsmi pc, r9, #72, 4 @ 0x80000004 │ │ │ │ - rscscc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strtmi r9, [r0], -r2, lsl #6 │ │ │ │ - movwls r2, #13071 @ 0x330f │ │ │ │ - teqpne r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - @ instruction: 0xf7ed9604 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - stmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdaeq pc!, {r3, ip, sp, lr, pc}^ @ │ │ │ │ - andls r4, r6, #19922944 @ 0x1300000 │ │ │ │ - andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ - stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + strls r9, [r3], -r2, lsl #6 │ │ │ │ + stc2l 7, cr15, [r2], {239} @ 0xef │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa990 │ │ │ │ + andls fp, r5, #2441216 @ 0x254000 │ │ │ │ + andls r4, r3, #84934656 @ 0x5100000 │ │ │ │ + andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ + movwls r9, #9732 @ 0x2604 │ │ │ │ + @ instruction: 0xf7ef9206 │ │ │ │ + @ instruction: 0xf7fff91f │ │ │ │ + ldrbmi fp, [r1], -r9, lsl #19 │ │ │ │ + andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf8cd0212 │ │ │ │ - @ instruction: 0xf7ff8014 │ │ │ │ - adcslt fp, r2, #8, 22 @ 0x2000 │ │ │ │ - stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - bcs 0xff0abd38 │ │ │ │ - andhi pc, ip, sp, asr #17 │ │ │ │ - vorr.i16 d16, #163 @ 0x00a3 │ │ │ │ - @ instruction: 0xf00302c4 │ │ │ │ - @ instruction: 0xf8cd0320 │ │ │ │ - tstmi r3, #8 │ │ │ │ - @ instruction: 0x9604005e │ │ │ │ - stc2 0, cr15, [r4], #-716 @ 0xfffffd34 │ │ │ │ - mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8534683 │ │ │ │ - @ instruction: 0xf0b71028 │ │ │ │ - mcrvs 13, 3, pc, cr3, cr5, {1} @ │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x465980d6 │ │ │ │ - @ instruction: 0xf1ca6ea3 │ │ │ │ - andcs r0, r0, #9 │ │ │ │ - @ instruction: 0xf960f0b8 │ │ │ │ - smullscc pc, r1, r4, r8 @ │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7ec4431 │ │ │ │ - @ instruction: 0xf7fff8ad │ │ │ │ - @ instruction: 0x4651b99f │ │ │ │ - @ instruction: 0xf0084620 │ │ │ │ - vsubw.u8 q8, q3, d7 │ │ │ │ - movwls r0, #9922 @ 0x26c2 │ │ │ │ - @ instruction: 0xf7ef9603 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrbmi r9, [r1], -r3, lsl #4 │ │ │ │ - strtmi r9, [r0], -r5, lsl #4 │ │ │ │ - movwls r2, #8704 @ 0x2200 │ │ │ │ - andls r9, r6, #4, 12 @ 0x400000 │ │ │ │ - @ instruction: 0xf8f2f7ef │ │ │ │ - stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ + @ instruction: 0xf04f0212 │ │ │ │ + @ instruction: 0xf04f0a00 │ │ │ │ + strls r0, [r5], -r0, lsl #22 │ │ │ │ + stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7efab06 │ │ │ │ + @ instruction: 0xf7fffa69 │ │ │ │ + stmib sp, {r0, r1, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ + strls r2, [r5], -r1, lsl #4 │ │ │ │ + vhsub.s8 d25, d7, d0 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ + movwls r0, #8722 @ 0x2212 │ │ │ │ + vshl.s64 d14, d28, d7 │ │ │ │ + andls pc, r0, #7232 @ 0x1c40 │ │ │ │ + subsmi pc, r9, r9, asr #12 │ │ │ │ + andeq pc, r5, r0, asr #5 │ │ │ │ + movwvs lr, #14797 @ 0x39cd │ │ │ │ + ldrbmi r6, [r1], -r3, lsr #30 │ │ │ │ + sbcmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf04f2b00 │ │ │ │ + svclt 0x00180300 │ │ │ │ + strtmi r4, [r0], -r2, lsl #12 │ │ │ │ + strcs fp, [r1], -ip, lsl #30 │ │ │ │ + stmib sp, {r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ + strls r3, [r2], -r5, lsl #6 │ │ │ │ + blx 0x202ce62 │ │ │ │ + stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strcc lr, [r4], -sp, asr #19 │ │ │ │ + subspl pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ + ldr r9, [r2, #768] @ 0x300 │ │ │ │ + strcc lr, [r4], -sp, asr #19 │ │ │ │ + rsbmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ + str r9, [r8, #768] @ 0x300 │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + @ instruction: 0xf0b3a92a │ │ │ │ + @ instruction: 0x4652fb75 │ │ │ │ + strmi r4, [r1], -r0, lsl #13 │ │ │ │ + @ instruction: 0xf7ed4620 │ │ │ │ + strbmi pc, [r1], -r1, asr #17 @ │ │ │ │ + @ instruction: 0xf7ef4640 │ │ │ │ + strbmi pc, [r2], -r7, asr #28 @ │ │ │ │ + @ instruction: 0x46204631 │ │ │ │ + @ instruction: 0xf96af7ed │ │ │ │ + ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabtvs r6, sp, r9, lr │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ - strtmi r2, [r0], -r3, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - eorvs pc, r9, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - beq 0xab008 │ │ │ │ - bleq 0xab00c │ │ │ │ - movwls r9, #9733 @ 0x2605 │ │ │ │ - blge 0x22960c │ │ │ │ - blx 0xface98 │ │ │ │ - stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andcs r2, r1, #4, 4 @ 0x40000000 │ │ │ │ + andls r9, r0, #134217728 @ 0x8000000 │ │ │ │ + vmax.s8 d20, d6, d16 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0x26000212 │ │ │ │ + @ instruction: 0xf7ef9603 │ │ │ │ + @ instruction: 0xf7fffad7 │ │ │ │ + movwls fp, #10507 @ 0x290b │ │ │ │ + bicsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ - andls r9, r0, #5242880 @ 0x500000 │ │ │ │ - andseq pc, r5, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strt r9, [r7], #-770 @ 0xfffffcfe │ │ │ │ - stc2 2, cr15, [sl, #220] @ 0xdc │ │ │ │ - @ instruction: 0xf6499200 │ │ │ │ - vmov.i32 q10, #9 @ 0x00000009 │ │ │ │ - stmib sp, {r0, r2}^ │ │ │ │ - svcvs 0x00236303 │ │ │ │ - @ instruction: 0xf6494651 │ │ │ │ - vmlal.s q10, d16, d1[2] │ │ │ │ - blcs 0x6f72c │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0x4602bf18 │ │ │ │ - svclt 0x000c4620 │ │ │ │ - ldrmi r2, [lr], -r1, lsl #12 │ │ │ │ - movwcc lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf7ef9602 │ │ │ │ - @ instruction: 0xf7fffb51 │ │ │ │ - stmib sp, {r0, r1, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf6493604 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - movwcs r0, #517 @ 0x205 │ │ │ │ - movwls r4, #1617 @ 0x651 │ │ │ │ - stmib sp, {r4, r7, r8, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf6493604 │ │ │ │ - vmlal.s q10, d0, d1[5] │ │ │ │ - movwcs r0, #517 @ 0x205 │ │ │ │ - movwls r4, #1617 @ 0x651 │ │ │ │ - blcs 0xa8578 │ │ │ │ - stmdbge r5!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xfe42b236 │ │ │ │ - pkhtbmi r4, r0, r2, asr #12 │ │ │ │ - strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf894f7ed │ │ │ │ - strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 7, 1, cr15, cr10, cr15, {7} │ │ │ │ - ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ - @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fff93d │ │ │ │ - stmib sp, {r0, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrbmi r6, [r1], -r6, lsl #2 │ │ │ │ - andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ - movwls r2, #8705 @ 0x2201 │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - adcseq pc, r5, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strls r2, [r3], -r0, lsl #12 │ │ │ │ - blx 0xfeb2cf68 │ │ │ │ - stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + adcvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + svclt 0x00082800 │ │ │ │ + @ instruction: 0x4651461a │ │ │ │ + strls r2, [r5], -r1, lsl #6 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + bllt 0xfefacf48 │ │ │ │ @ instruction: 0xf6499302 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ + vqdmlal.s , d16, d1[3] │ │ │ │ stmib sp, {r0, r2, r8, r9}^ │ │ │ │ @ instruction: 0xf6492203 │ │ │ │ - vsubl.s8 q11, d16, d25 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ stmdacs r0, {r0, r2, r9} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - movwcs r4, #5713 @ 0x1651 │ │ │ │ - movwls r9, #1541 @ 0x605 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - movwls fp, #11191 @ 0x2bb7 │ │ │ │ - bicpl pc, sp, #76546048 @ 0x4900000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - sbcsmi pc, r1, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - svclt 0x00082800 │ │ │ │ - tstls r0, sl, lsl r6 │ │ │ │ - ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf7ff9605 │ │ │ │ - @ instruction: 0xf0afbba3 │ │ │ │ - @ instruction: 0x6da3fbfb │ │ │ │ - movwcs r6, #5859 @ 0x16e3 │ │ │ │ - strbtvs r6, [r3], -r0, lsr #13 │ │ │ │ - ldrbmi lr, [r1], -r1, lsr #14 │ │ │ │ - @ instruction: 0xf7ec4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r7, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msrvs CPSR_, #8, 8 @ 0x8000000 │ │ │ │ - svcvc 0x0000f5b3 │ │ │ │ - ldmdble r6!, {r1, r3, r4, ip, lr, pc} │ │ │ │ - svcvs 0x0000f5b3 │ │ │ │ - b 0x1463628 │ │ │ │ - ldrbmi r1, [r1], -r8, asr #7 │ │ │ │ - @ instruction: 0xf888fa5f │ │ │ │ - movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x11408c8 │ │ │ │ - movwls r0, #29448 @ 0x7308 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwcs r3, #4868 @ 0x1304 │ │ │ │ - movwls r9, #25347 @ 0x6303 │ │ │ │ - movwls r2, #8973 @ 0x230d │ │ │ │ - @ instruction: 0xf95af7f6 │ │ │ │ - stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movtne pc, #13256 @ 0x33c8 @ │ │ │ │ - eorle r2, pc, r2, lsl #22 │ │ │ │ - @ instruction: 0xf47f2b03 │ │ │ │ - @ instruction: 0xf018a89e │ │ │ │ - @ instruction: 0xf47f0f08 │ │ │ │ - @ instruction: 0xf8d4a89a │ │ │ │ - streq r0, [r3, -r8, asr #1] │ │ │ │ - streq sp, [r6, #1282] @ 0x502 │ │ │ │ - ldmge sl, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x0004f018 │ │ │ │ - stmge pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - subcs pc, r0, r0, asr #7 │ │ │ │ + movwcs r9, #256 @ 0x100 │ │ │ │ + @ instruction: 0x96054651 │ │ │ │ + bllt 0xfeaacf70 │ │ │ │ + blx 0xff92b236 │ │ │ │ + strbtvs r6, [r3], r3, lsr #27 │ │ │ │ + strtvs r2, [r0], r1, lsl #6 │ │ │ │ + str r6, [r1, -r3, ror #12]! │ │ │ │ + @ instruction: 0x46204651 │ │ │ │ + @ instruction: 0xf9fcf7ec │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa88a │ │ │ │ - b 0x145d2dc │ │ │ │ - ldrbmi r1, [r1], -r8, lsl #7 │ │ │ │ - @ instruction: 0xf888fa5f │ │ │ │ - orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ - b 0x1140930 │ │ │ │ - movwls r0, #29448 @ 0x7308 │ │ │ │ - movwls r2, #21248 @ 0x5300 │ │ │ │ - movwcs r9, #4867 @ 0x1303 │ │ │ │ + @ instruction: 0xf7ffa8cc │ │ │ │ + vst2. {d11-d12}, [r8 :64], r1 │ │ │ │ + @ instruction: 0xf5b36320 │ │ │ │ + andsle r7, sl, r0, lsl #30 │ │ │ │ + @ instruction: 0xf5b3d936 │ │ │ │ + cmnle ip, r0, lsl #30 │ │ │ │ + bicne lr, r8, #323584 @ 0x4f000 │ │ │ │ + blx 0x18408f4 │ │ │ │ + vst2.32 {d15-d16}, [r3], r8 │ │ │ │ + strtmi r4, [r0], -r0, lsl #6 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ + movwcs r9, #775 @ 0x307 │ │ │ │ + movwcc lr, #18893 @ 0x49cd │ │ │ │ + movwls r2, #13057 @ 0x3301 │ │ │ │ + movwcs r9, #54022 @ 0xd306 │ │ │ │ + @ instruction: 0xf7f69302 │ │ │ │ + @ instruction: 0xf7fff987 │ │ │ │ + @ instruction: 0xf3c8b8b1 │ │ │ │ + blcs 0xf3ce8 │ │ │ │ + blcs 0x16309c │ │ │ │ + stmiage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svceq 0x0008f018 │ │ │ │ + ldmge pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + ldrdeq pc, [r8], #132 @ 0x84 │ │ │ │ + strle r0, [r2, #-1795] @ 0xfffff8fd │ │ │ │ + @ instruction: 0xf57f0586 │ │ │ │ + @ instruction: 0xf018a89f │ │ │ │ + @ instruction: 0xf47f0f04 │ │ │ │ + @ instruction: 0xf3c0a894 │ │ │ │ + stmdacs r0, {r6, sp} │ │ │ │ + stmge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + orrne lr, r8, #323584 @ 0x4f000 │ │ │ │ + blx 0x184095c │ │ │ │ + vst2.32 {d15-d16}, [r3], r8 │ │ │ │ + strtmi r4, [r0], -r0, lsl #7 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ movwls r9, #25348 @ 0x6304 │ │ │ │ - movwls r2, #8973 @ 0x230d │ │ │ │ - @ instruction: 0xf9fcf7f6 │ │ │ │ - ldmdalt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - strbeq pc, [r0], r6, asr #7 @ │ │ │ │ - svceq 0x0010f1b8 │ │ │ │ - @ instruction: 0xf47f9602 │ │ │ │ + movwls r2, #21248 @ 0x5300 │ │ │ │ + movwcs r9, #54019 @ 0xd303 │ │ │ │ + @ instruction: 0xf7f69302 │ │ │ │ + @ instruction: 0xf7fffa29 │ │ │ │ + @ instruction: 0xf008b87d │ │ │ │ + vmov.i16 d16, #231 @ 0x00e7 │ │ │ │ + @ instruction: 0xf1b806c0 │ │ │ │ + @ instruction: 0x96020f10 │ │ │ │ + stmdage sp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ + @ instruction: 0xf57f0719 │ │ │ │ @ instruction: 0xf8d4a868 │ │ │ │ - ldreq r3, [r9, -r8, asr #1] │ │ │ │ - stmdage r3!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r4], r4 │ │ │ │ - andseq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - cmpmi r3, r3, asr r2 │ │ │ │ - @ instruction: 0xf43f429e │ │ │ │ - blmi 0xfe099280 │ │ │ │ - svccs 0x0070ee1d │ │ │ │ - sbcseq pc, r0, r0, asr #12 │ │ │ │ - addseq pc, r2, r0, asr #5 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf64658d1 │ │ │ │ - vrshr.s64 d23, d0, #64 │ │ │ │ - ldmdavs r3, {r0, r2, r4, r7, r9, sp} │ │ │ │ - strmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ - mvnvc pc, r0, lsl #10 │ │ │ │ - ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ - @ instruction: 0xf9c2f0b4 │ │ │ │ - rscvs r2, r3, r4, lsl #6 │ │ │ │ - stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - svcvs 0x0020f5b3 │ │ │ │ - ldmdage fp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svcvc 0x0080f418 │ │ │ │ - ldmibge r8!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x000ff018 │ │ │ │ - @ instruction: 0xf008d115 │ │ │ │ - @ instruction: 0xf1b808f0 │ │ │ │ - andsle r0, pc, r0, lsl pc @ │ │ │ │ - svceq 0x0020f1b8 │ │ │ │ - @ instruction: 0xf1b8d017 │ │ │ │ - @ instruction: 0xf47f0f30 │ │ │ │ - stclvs 8, cr10, [r3, #-188]! @ 0xffffff44 │ │ │ │ - stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7ef1ac9 │ │ │ │ - movwcs pc, #24387 @ 0x5f43 @ │ │ │ │ + @ instruction: 0xf1a33084 │ │ │ │ + subsmi r0, r3, #16, 4 │ │ │ │ + addsmi r4, lr, #-1073741804 @ 0xc0000014 │ │ │ │ + stmdage r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + vnmls.f64 d4, d29, d0 │ │ │ │ + @ instruction: 0xf6402f70 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ + ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ + ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ + addsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ + addscs pc, r5, #192, 4 │ │ │ │ + andcs r6, r0, #1245184 @ 0x130000 │ │ │ │ + @ instruction: 0xf500440b │ │ │ │ + @ instruction: 0xf8d071ea │ │ │ │ + @ instruction: 0xf0b401d4 │ │ │ │ + movwcs pc, #18857 @ 0x49a9 @ │ │ │ │ @ instruction: 0xf7ff60e3 │ │ │ │ - vmlal.u8 , d8, d21 │ │ │ │ - @ instruction: 0xf0081303 │ │ │ │ - @ instruction: 0xf003021f │ │ │ │ - strvs r0, [r2, -lr, lsl #6]! │ │ │ │ - @ instruction: 0xf7ff6763 │ │ │ │ + @ instruction: 0xf5b3b84b │ │ │ │ + @ instruction: 0xf47f6f20 │ │ │ │ + @ instruction: 0xf418a840 │ │ │ │ + @ instruction: 0xf43f7f80 │ │ │ │ + @ instruction: 0xf018a9bd │ │ │ │ + tstle r5, pc, lsl #30 │ │ │ │ + ldmeq r0!, {r3, ip, sp, lr, pc}^ │ │ │ │ + svceq 0x0010f1b8 │ │ │ │ + @ instruction: 0xf1b8d01f │ │ │ │ + andsle r0, r7, r0, lsr #30 │ │ │ │ + svceq 0x0030f1b8 │ │ │ │ + ldmdage r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strtmi r6, [r0], -r3, ror #26 │ │ │ │ + bne 0xff2c935c │ │ │ │ + @ instruction: 0xff70f7ef │ │ │ │ + rscvs r2, r3, r5, lsl #6 │ │ │ │ + stmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwne pc, #13256 @ 0x33c8 @ │ │ │ │ + andseq pc, pc, #8 │ │ │ │ + movweq pc, #57347 @ 0xe003 @ │ │ │ │ + strbvs r6, [r3, -r2, lsr #14]! │ │ │ │ + stmdalt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7eb4620 │ │ │ │ + @ instruction: 0xf7fffe7b │ │ │ │ @ instruction: 0x4620b81b │ │ │ │ - cdp2 7, 4, cr15, cr14, cr11, {7} │ │ │ │ + cdp2 7, 4, cr15, cr10, cr11, {7} │ │ │ │ ldmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7eb4620 │ │ │ │ - @ instruction: 0xf7fffe1d │ │ │ │ - @ instruction: 0xf64eb811 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ - @ instruction: 0xf64e012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ - blmi 0x15af260 │ │ │ │ - rscsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ - ldc2l 2, cr15, [r0], #-8 │ │ │ │ - @ instruction: 0x21a4f64e │ │ │ │ + mvnne pc, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, lr, asr #12 │ │ │ │ + sbcscc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b4f │ │ │ │ - vhsub.s8 , q9, q15 │ │ │ │ - @ instruction: 0xf64efc63 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ + @ instruction: 0xf6414b55 │ │ │ │ + vqsub.s8 , q9, │ │ │ │ + @ instruction: 0xf64efc57 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ - blmi 0x12ef294 │ │ │ │ - rscne pc, r5, #68157440 @ 0x4100000 │ │ │ │ - mrrc2 2, 0, pc, r6, cr2 @ │ │ │ │ - @ instruction: 0xf3c86f23 │ │ │ │ - vaddw.u8 , q11, d1 │ │ │ │ - @ instruction: 0xf00806c2 │ │ │ │ - blx 0xfed2fa14 │ │ │ │ - stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - stmdbcs r3, {r1, r4, r5, ip, lr, pc} │ │ │ │ - stmdbcs r1, {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ - stmib sp, {r2, r3, r5, r6, ip, lr, pc}^ │ │ │ │ - ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ - strls r2, [r5], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf6469200 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ - movwls r0, #8722 @ 0x2212 │ │ │ │ - blt 0xfe52d220 │ │ │ │ - b 0x144aeb4 │ │ │ │ - @ instruction: 0xf00822d8 │ │ │ │ - bcs 0xaf64c │ │ │ │ - @ instruction: 0xf383fab3 │ │ │ │ - smlabtne r3, sp, r9, lr │ │ │ │ - orrne pc, r4, r6, asr #7 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ + blmi 0x146f1ec │ │ │ │ + rscne pc, lr, #68157440 @ 0x4100000 │ │ │ │ + mcrr2 2, 0, pc, sl, cr2 @ │ │ │ │ + mvnne pc, lr, asr #12 │ │ │ │ + smlawteq sp, r0, r2, pc @ │ │ │ │ + sbcscc pc, r8, lr, asr #12 │ │ │ │ + eoreq pc, sp, r0, asr #5 │ │ │ │ + @ instruction: 0xf6414b4a │ │ │ │ + vhsub.s8 , q9, │ │ │ │ + svcvs 0x0023fc3d │ │ │ │ + orrne pc, r1, r8, asr #7 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - movwls r9, #8454 @ 0x2106 │ │ │ │ - @ instruction: 0x96054651 │ │ │ │ - andcs sp, r1, #54 @ 0x36 │ │ │ │ - andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - adcseq pc, r5, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strls r2, [r7], -r0, lsl #12 │ │ │ │ - @ instruction: 0xf878f7ef │ │ │ │ - svclt 0x00aaf7fe │ │ │ │ - andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ + andeq pc, r7, #8 │ │ │ │ + @ instruction: 0xf383fab3 │ │ │ │ + b 0x1439578 │ │ │ │ + eorsle r1, r2, r3, asr r3 │ │ │ │ + rsble r2, r5, r3, lsl #18 │ │ │ │ + rsble r2, ip, r1, lsl #18 │ │ │ │ + andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ - andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - adcseq pc, r5, #73400320 @ 0x4600000 │ │ │ │ + andls r9, r0, #5242880 @ 0x500000 │ │ │ │ + addcs pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - movwls r9, #9734 @ 0x2606 │ │ │ │ - strls r2, [r3], -r0, lsl #12 │ │ │ │ + @ instruction: 0xf7ff9302 │ │ │ │ + svcvs 0x0023ba97 │ │ │ │ + sbcscs lr, r8, #323584 @ 0x4f000 │ │ │ │ + tstpeq r7, r8 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfed399a8 │ │ │ │ + stmib sp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + vaddw.u8 , q3, d3 │ │ │ │ + vmla.f q8, q11, d2[0] │ │ │ │ + b 0x1434bc4 │ │ │ │ + tstls r5, r3, asr r3 │ │ │ │ + ldrbmi r9, [r1], -r2, lsl #6 │ │ │ │ + eorsle r9, r6, r6, lsl #12 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + vhsub.s8 d25, d6, d0 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0x26000212 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fef93b │ │ │ │ - @ instruction: 0xf64ebf97 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ - @ instruction: 0xf64e012d │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ - blmi 0x72f354 │ │ │ │ - sbcvs pc, sp, #68157440 @ 0x4100000 │ │ │ │ - blx 0xffe2bab2 │ │ │ │ - andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x007bf43e │ │ │ │ - svclt 0x0080f7fe │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf6469207 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ - @ instruction: 0xf7ef0212 │ │ │ │ - @ instruction: 0xf7fef843 │ │ │ │ - stmib sp, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fef8a5 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ - strls r2, [r6], -r1, lsl #4 │ │ │ │ - andls r9, r0, #134217728 @ 0x8000000 │ │ │ │ - ldrb r9, [sl], -r7, lsl #4 │ │ │ │ - ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - subpl pc, r9, #73400320 @ 0x4600000 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + vhsub.s8 d25, d6, d0 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0x96060212 │ │ │ │ + strcs r9, [r0], -r2, lsl #6 │ │ │ │ + strls r9, [r7], -r3, lsl #12 │ │ │ │ + @ instruction: 0xf968f7ef │ │ │ │ + svclt 0x009cf7fe │ │ │ │ + mvnne pc, lr, asr #12 │ │ │ │ + smlawteq sp, r0, r2, pc @ │ │ │ │ + adcscc pc, ip, lr, asr #12 │ │ │ │ + eoreq pc, sp, r0, asr #5 │ │ │ │ + @ instruction: 0xf6414b1b │ │ │ │ + vhsub.s8 q3, q9, │ │ │ │ + @ instruction: 0x4651fbdd │ │ │ │ + strtmi r2, [r0], -r2, lsl #4 │ │ │ │ + blx 0xbad1e4 │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7feaf80 │ │ │ │ + andls fp, r0, #532 @ 0x214 │ │ │ │ + andls r4, r7, #32, 12 @ 0x2000000 │ │ │ │ + rscsvc pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - movwls r9, #9733 @ 0x2605 │ │ │ │ - blt 0xa2d2f8 │ │ │ │ - addeq r0, sl, r0, asr lr │ │ │ │ - eorseq r7, r3, r8, lsl #31 │ │ │ │ + @ instruction: 0xf870f7ef │ │ │ │ + svclt 0x007af7fe │ │ │ │ + andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ + movwls r9, #9734 @ 0x2606 │ │ │ │ + andls r9, r7, #0, 4 │ │ │ │ + tstls r0, sl, asr r6 │ │ │ │ + stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf6462203 │ │ │ │ + vsubl.s8 q10, d16, d9 │ │ │ │ + @ instruction: 0x96050212 │ │ │ │ + @ instruction: 0xf7ff9302 │ │ │ │ + svclt 0x0000ba2b │ │ │ │ + ldrdeq r0, [sl], lr │ │ │ │ + eorseq r7, r3, r8, asr #29 │ │ │ │ + ldrshteq r7, [r3], -r0 │ │ │ │ + ldrsbteq r7, [r3], -ip │ │ │ │ ldrhteq r7, [r3], -r0 │ │ │ │ - mlaseq r3, ip, pc, r7 @ │ │ │ │ - eorseq r7, r3, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6518 │ │ │ │ + bl 0xfebc648c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d0 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - blx 0xff2ad2d4 │ │ │ │ + blx 0x42d24a │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0003bd10 │ │ │ │ vmul.i8 , q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6c0bd8 │ │ │ │ - blx 0xfe0ad300 │ │ │ │ + blvs 0xff6c0b4c │ │ │ │ + blx 0xff22d274 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0040e7e1 │ │ │ │ - b 0x11334d4 │ │ │ │ + b 0x1133448 │ │ │ │ @ instruction: 0xf0b31000 │ │ │ │ - @ instruction: 0xf646fe45 │ │ │ │ + @ instruction: 0xf646fe2b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - blx 0xff9ab664 │ │ │ │ + blx 0xff32b5d8 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc658c │ │ │ │ + bl 0xfebc6500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stclvs 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ - blvs 0xff6c0bb0 │ │ │ │ - bne 0xfe7095b0 │ │ │ │ - blx 0x172d34c │ │ │ │ + blvs 0xff6c0b24 │ │ │ │ + bne 0xfe709524 │ │ │ │ + blx 0xfe8ad2c0 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ movweq pc, #4128 @ 0x1020 @ │ │ │ │ @@ -97334,23 +97299,23 @@ │ │ │ │ andeq pc, r1, r0 │ │ │ │ addsmi r4, r1, r8, lsl r4 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r8, fp, asr #16 │ │ │ │ @ instruction: 0xf00133ce │ │ │ │ - bl 0x6f404 │ │ │ │ + bl 0x6f378 │ │ │ │ sbceq r0, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf003088a │ │ │ │ sbccc r0, lr, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0000088 │ │ │ │ - bl 0x12f42c │ │ │ │ - bl 0x70128 │ │ │ │ + bl 0x12f3a0 │ │ │ │ + bl 0x7009c │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ @ instruction: 0xf003448c │ │ │ │ @@ -97360,182 +97325,181 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf646ba05 │ │ │ │ + @ instruction: 0xf646b9eb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stmdblt lr!, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r4, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf646b9d3 │ │ │ │ + @ instruction: 0xf646b9b9 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stmiblt r8!, {r0, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt lr, {r0, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-2429] @ 0xfffff683 │ │ │ │ + strlt fp, [r0, #-2403] @ 0xfffff69d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x21a4f64e │ │ │ │ + mvnne pc, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0x900042b7 │ │ │ │ - @ instruction: 0xf9c0f1cb │ │ │ │ - ldrshteq r7, [r3], -r0 │ │ │ │ + @ instruction: 0xf9a6f1cb │ │ │ │ + eorseq r7, r3, r0, lsr pc │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2819 @ 0xb03 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x32352c │ │ │ │ - blcs 0x12350c │ │ │ │ + blcs 0x3234a0 │ │ │ │ + blcs 0x123480 │ │ │ │ @ instruction: 0xf646d114 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bllt 0xffc2b7e0 │ │ │ │ + bllt 0xff5ab754 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf646bc1f │ │ │ │ + @ instruction: 0xf646bc05 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mcrrlt 0, 11, pc, lr, cr9 @ │ │ │ │ + ldclt 0, cr15, [r4], #-740 @ 0xfffffd1c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebc6720 │ │ │ │ + bl 0xfebc6694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ - blmi 0x12f9e8 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ + blmi 0x12f95c │ │ │ │ sbcmi pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf1cb9000 │ │ │ │ - svclt 0x0000f983 │ │ │ │ - eorseq r8, r3, r4 │ │ │ │ + svclt 0x0000f969 │ │ │ │ + eorseq r7, r3, r4, asr #30 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2817 @ 0xb01 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x1235a4 │ │ │ │ + blcs 0x123518 │ │ │ │ stmiblt r3!, {r0, r1, r2, ip, lr, pc} │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf646b9a1 │ │ │ │ + @ instruction: 0xf646b987 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stmiblt r2!, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-2487] @ 0xfffff649 │ │ │ │ + strlt fp, [r0, #-2461] @ 0xfffff663 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x21a4f64e │ │ │ │ + mvnne pc, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ ldrdls r4, [r0], -sp │ │ │ │ - @ instruction: 0xf946f1cb │ │ │ │ - eorseq r8, r3, r8, lsl r0 │ │ │ │ + @ instruction: 0xf92cf1cb │ │ │ │ + eorseq r7, r3, r8, asr pc │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2818 @ 0xb02 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x1635fc │ │ │ │ + blcs 0x163570 │ │ │ │ @ instruction: 0xf646d10d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stclt 0, cr15, [r4], {185} @ 0xb9 │ │ │ │ + stcllt 0, cr15, [sl], #-740 @ 0xfffffd1c │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3161] @ 0xfffff3a7 │ │ │ │ + strlt fp, [r0, #-3135] @ 0xfffff3c1 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x21a4f64e │ │ │ │ + mvnne pc, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, sp, ror #5 │ │ │ │ - @ instruction: 0xf912f1cb │ │ │ │ - eorseq r8, r3, r0, lsr r0 │ │ │ │ + @ instruction: 0xf8f8f1cb │ │ │ │ + eorseq r7, r3, r0, ror pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r6, asr #1 │ │ │ │ @ instruction: 0x46054b1b │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8ddab04 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r0 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ vmin.s32 d4, d5, d8 │ │ │ │ - @ instruction: 0xf8cdefa6 │ │ │ │ + @ instruction: 0xf8cdef8c │ │ │ │ andls r8, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stmiavs r4!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf4144632 │ │ │ │ stcmi 15, cr0, [pc], {-0} │ │ │ │ ldreq pc, [r8, #-420] @ 0xfffffe5c │ │ │ │ strtmi fp, [ip], -r8, lsl #30 │ │ │ │ @ instruction: 0xf0699401 │ │ │ │ - blmi 0x32e9d4 │ │ │ │ - blls 0x11c96ec │ │ │ │ + blmi 0x32e8e0 │ │ │ │ + blls 0x11c9660 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vorn q4, , q8 │ │ │ │ - svclt 0x0000f9b5 │ │ │ │ + svclt 0x0000f99b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r8, r3, r0, rrx │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + eorseq r7, r3, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebc68bc │ │ │ │ + bl 0xfebc682c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ stmvs ip, {r1, r3, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0b24605 │ │ │ │ - @ instruction: 0x4622ffdb │ │ │ │ + strtmi pc, [r2], -r3, asr #31 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ec4628 │ │ │ │ - strtmi pc, [r0], -r1, ror #25 │ │ │ │ + strtmi pc, [r0], -pc, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc68f0 │ │ │ │ + bl 0xfebc6860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-992] @ 0xfffffc20 │ │ │ │ stcvs 6, cr4, [r3], #-8 │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ - blvs 0xfe963b64 │ │ │ │ + blvs 0xfe963ad4 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ stclvs 0, cr13, [r0], #-108 @ 0xffffff94 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ stmdbcs pc, {r0, r1, r2, r4, ip, lr, pc} @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r6, sl, fp, ip, lr, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr8, {3} │ │ │ │ stmdale pc, {r1, r2, r3, r8, r9, fp, sp} @ │ │ │ │ @@ -97551,34 +97515,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr6, {7} │ │ │ │ ldmle r3!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf850a001 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq pc, r6, r5, lsr #15 │ │ │ │ - muleq r6, r9, r7 │ │ │ │ - andeq pc, r6, sp, lsr r7 @ │ │ │ │ - andeq pc, r6, sp, lsr r7 @ │ │ │ │ - andeq pc, r6, sp, lsr r7 @ │ │ │ │ - andeq pc, r6, sp, lsr r7 @ │ │ │ │ - andeq pc, r6, sp, lsr r7 @ │ │ │ │ - andeq pc, r6, sp, lsr r7 @ │ │ │ │ - andeq pc, r6, sp, lsr r7 @ │ │ │ │ - andeq pc, r6, sp, lsr r7 @ │ │ │ │ - andeq pc, r6, sp, lsr r7 @ │ │ │ │ - andeq pc, r6, r5, ror #15 │ │ │ │ - andeq pc, r6, r5, ror #15 │ │ │ │ - @ instruction: 0x0006f7bd │ │ │ │ - @ instruction: 0x0006f7bd │ │ │ │ + andeq pc, r6, r5, lsl r7 @ │ │ │ │ + andeq pc, r6, r9, lsl #14 │ │ │ │ + andeq pc, r6, sp, lsr #13 │ │ │ │ + andeq pc, r6, sp, lsr #13 │ │ │ │ + andeq pc, r6, sp, lsr #13 │ │ │ │ + andeq pc, r6, sp, lsr #13 │ │ │ │ + andeq pc, r6, sp, lsr #13 │ │ │ │ + andeq pc, r6, sp, lsr #13 │ │ │ │ + andeq pc, r6, sp, lsr #13 │ │ │ │ + andeq pc, r6, sp, lsr #13 │ │ │ │ + andeq pc, r6, sp, lsr #13 │ │ │ │ + andeq pc, r6, r5, asr r7 @ │ │ │ │ + andeq pc, r6, r5, asr r7 @ │ │ │ │ + andeq pc, r6, sp, lsr #14 │ │ │ │ + andeq pc, r6, sp, lsr #14 │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ sbcle r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf02a4610 │ │ │ │ - ldrdcc pc, [r1], -fp │ │ │ │ + andcc pc, r1, sp, asr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ adcsle r2, sl, r0, lsl #16 │ │ │ │ @@ -97609,329 +97573,329 @@ │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdblt fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r8, fp, ip, sp, pc} │ │ │ │ stmdavs r7!, {r0, r1, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xff1cf0b2 │ │ │ │ + @ instruction: 0xff04f0b2 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [r2], #-944 @ 0xfffffc50 │ │ │ │ - bllt 0xfe149de8 │ │ │ │ + mrrc2 7, 14, pc, r0, cr12 @ │ │ │ │ + bllt 0xfe149d58 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ stmdavs r3!, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ andle r2, ip, sp, lsl #22 │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec43f0 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ stmdblt r6, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d583f0 │ │ │ │ strbmi r3, [r9], -r8, lsl #1 │ │ │ │ ldrdcs pc, [r4], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf042030f │ │ │ │ andls r0, r0, #536870926 @ 0x2000000e │ │ │ │ @ instruction: 0xf7ef463a │ │ │ │ - stmdbvs r3!, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bicsle r2, r8, r0, lsl #22 │ │ │ │ strbmi lr, [r2], -r4, ror #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf85cf0b7 │ │ │ │ + @ instruction: 0xf844f0b7 │ │ │ │ strbmi lr, [r2], -r8, asr #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf856f0b7 │ │ │ │ - blmi 0x3a980c │ │ │ │ + @ instruction: 0xf83ef0b7 │ │ │ │ + blmi 0x3a977c │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - cdpcs 13, 0, cr15, cr0, cr13, {7} │ │ │ │ + mcrcs 13, 0, pc, cr0, cr5, {6} @ │ │ │ │ @ instruction: 0xe7c8d0b1 │ │ │ │ - addeq r0, sl, r4, ror r6 │ │ │ │ + addeq r0, sl, r4, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6b14 │ │ │ │ + bl 0xfebc6a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ ldrle r0, [r3, #-1436]! @ 0xfffffa64 │ │ │ │ - blcs 0x349954 │ │ │ │ + blcs 0x3498c4 │ │ │ │ ldreq sp, [r2], r9 │ │ │ │ @ instruction: 0xf1a3d514 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ stccs 4, cr0, [r1], {14} │ │ │ │ - bcs 0xdf75c │ │ │ │ + bcs 0xdf6cc │ │ │ │ movwcs sp, #43020 @ 0xa80c │ │ │ │ @ instruction: 0xf8d0600b │ │ │ │ stmiblt ip, {r4, r7, lr}^ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ rscsle r2, r2, sl, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ - @ instruction: 0xff18f7f3 │ │ │ │ + @ instruction: 0xff46f7f3 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - strb pc, [sp, pc, lsl #28]! @ │ │ │ │ - cmnpeq r8, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + @ instruction: 0xe7edfe3d │ │ │ │ + @ instruction: 0x73b8f647 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrseq pc, r0, r4, asr #12 │ │ │ │ + bicsvc pc, r0, r4, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r4, asr #12 │ │ │ │ + rscsvc pc, r4, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ sbcscs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf874f202 │ │ │ │ + @ instruction: 0xf85cf202 │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - stclt 7, cr15, [r4], #-944 @ 0xfffffc50 │ │ │ │ + mrrclt 7, 14, pc, r2, cr12 @ │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ef4610 │ │ │ │ - mulcs r0, sp, r8 │ │ │ │ + andcs fp, r0, fp, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf1c8b90b │ │ │ │ stmdblt sp, {fp} │ │ │ │ movtlt r6, #47395 @ 0xb923 │ │ │ │ @ instruction: 0xf0b26826 │ │ │ │ - ldrtmi pc, [r2], -r3, asr #28 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsr #28 @ │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - stmdbvs r3!, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ teqle r9, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r7, r8 @ │ │ │ │ - bllt 0x7de0a4 │ │ │ │ + bllt 0x7de014 │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ @ instruction: 0xb3bb6963 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - strtmi pc, [r8], -fp, ror #23 │ │ │ │ + @ instruction: 0x4628fc19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x3c9ad0 │ │ │ │ + blcs 0x3c9a40 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt sp, {r0, r1, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #10 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrc2 0, 0, pc, cr0, cr2, {5} │ │ │ │ + ldc2l 0, cr15, [r8, #712]! @ 0x2c8 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ ldrdcs pc, [r4], r7 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ andls r4, r0, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ef4632 │ │ │ │ - bfi pc, r7, (invalid: 23:9) @ │ │ │ │ + strb pc, [r9, r5, asr #23] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b64630 │ │ │ │ - @ instruction: 0xe7bfff79 │ │ │ │ + ldr pc, [pc, r1, ror #30]! │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b64630 │ │ │ │ - @ instruction: 0xe7c1ff73 │ │ │ │ + @ instruction: 0xe7c1ff5b │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl, #-716] @ 0xfffffd34 │ │ │ │ + ldc2l 0, cr15, [r2], #716 @ 0x2cc │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - addeq r0, sl, lr, lsr #9 │ │ │ │ + addeq r0, sl, lr, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0b24607 │ │ │ │ - @ instruction: 0xf640fdcb │ │ │ │ + @ instruction: 0xf640fdb3 │ │ │ │ strmi r4, [r5], -r4, lsl #5 │ │ │ │ @ instruction: 0xf0b86831 │ │ │ │ - @ instruction: 0xf0b2febb │ │ │ │ - ldmdavs r1!, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2fea3 │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b84604 │ │ │ │ - @ instruction: 0x4629feb3 │ │ │ │ + @ instruction: 0x4629fe9b │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - @ instruction: 0x4629f83d │ │ │ │ + strtmi pc, [r9], -r5, lsr #16 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - @ instruction: 0x4621f939 │ │ │ │ + strtmi pc, [r1], -r1, lsr #18 │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf832f0b7 │ │ │ │ + @ instruction: 0xf81af0b7 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0b74620 │ │ │ │ - @ instruction: 0x463bf895 │ │ │ │ + @ instruction: 0x463bf87d │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0b72009 │ │ │ │ - svclt 0x0000baef │ │ │ │ - blvs 0xfe54af54 │ │ │ │ + svclt 0x0000bad7 │ │ │ │ + blvs 0xfe54aec4 │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r1, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebc6d60 │ │ │ │ + bl 0xfebc6cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ addlt r3, r2, ip, asr #1 │ │ │ │ ldrbeq r4, [sp], r4, lsl #12 │ │ │ │ @ instruction: 0xf890d56d │ │ │ │ - blcs 0x7be3c │ │ │ │ + blcs 0x7bdac │ │ │ │ movwcs sp, #4201 @ 0x1069 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0x07186c13 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0b2460f │ │ │ │ - @ instruction: 0xf640fd77 │ │ │ │ + @ instruction: 0xf640fd5f │ │ │ │ strmi r4, [r6], -r8, lsl #5 │ │ │ │ @ instruction: 0xf0b86829 │ │ │ │ - @ instruction: 0xf0b2fe67 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2fe4f │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b84605 │ │ │ │ - @ instruction: 0xf04ffe5f │ │ │ │ + @ instruction: 0xf04ffe47 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b64630 │ │ │ │ - @ instruction: 0xf04fffe9 │ │ │ │ + @ instruction: 0xf04fffd1 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - strtmi pc, [r9], -r5, ror #17 │ │ │ │ + strtmi pc, [r9], -sp, asr #17 │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xffdef0b6 │ │ │ │ + @ instruction: 0xffc6f0b6 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - strtmi pc, [r0], -r1, asr #16 │ │ │ │ - blx 0x5adb94 │ │ │ │ + strtmi pc, [r0], -r9, lsr #16 │ │ │ │ + blx 0x112db04 │ │ │ │ cdpvs 6, 10, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - blx 0xfe72becc │ │ │ │ + blx 0xfe12be3c │ │ │ │ @ instruction: 0x5090f8d4 │ │ │ │ cmnle sp, r0, lsl #26 │ │ │ │ strvs lr, [r0, #-2519] @ 0xfffff629 │ │ │ │ strtmi r6, [lr], #-2235 @ 0xfffff745 │ │ │ │ - blcs 0x13f408 │ │ │ │ + blcs 0x13f378 │ │ │ │ mrccs 0, 1, sp, cr15, cr14, {0} │ │ │ │ cdpcs 12, 1, cr13, cr15, cr1, {1} │ │ │ │ ldrbeq sp, [r2, r7, lsl #26]! │ │ │ │ stcvs 5, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - stc2 0, cr15, [r0], #168 @ 0xa8 │ │ │ │ + ldc2 0, cr15, [r2], {42} @ 0x2a │ │ │ │ @ instruction: 0x2000b1b0 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - @ instruction: 0x07ebf9ff │ │ │ │ + strbeq pc, [fp, r7, ror #19]! @ │ │ │ │ strle r4, [sp, #-1664]! @ 0xfffff980 │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf102fa45 │ │ │ │ @ instruction: 0xf7ff4415 │ │ │ │ - strht pc, [r5], -sp @ │ │ │ │ + strht pc, [r5], -pc @ │ │ │ │ rsbeq r0, sp, r6, ror r0 │ │ │ │ cdpcs 6, 3, cr3, cr15, cr1, {0} │ │ │ │ @ instruction: 0x4620dd14 │ │ │ │ - blx 0x182dc52 │ │ │ │ + blx 0x18adbc2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stclle 14, cr2, [sl], {31} │ │ │ │ @ instruction: 0xf02a4620 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r6, ror #1 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - strmi pc, [r0], pc, asr #19 │ │ │ │ + @ instruction: 0x4680f9b7 │ │ │ │ adcsmi r1, r7, #28416 @ 0x6f00 │ │ │ │ strtmi sp, [pc], -sl, lsl #24 │ │ │ │ movwcs r1, #12393 @ 0x3069 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3703 │ │ │ │ - strcc pc, [r2, #-3211] @ 0xfffff375 │ │ │ │ + strcc pc, [r2, #-3213] @ 0xfffff373 │ │ │ │ ldclle 2, cr4, [r4, #732]! @ 0x2dc │ │ │ │ strhtle r4, [sl], -r5 │ │ │ │ adcmi r3, lr, #1048576 @ 0x100000 │ │ │ │ stcvs 1, cr13, [r3, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, r7, r0, ror pc │ │ │ │ @ instruction: 0xf0b32000 │ │ │ │ - andcs pc, r4, #2441216 @ 0x254000 │ │ │ │ + andcs pc, r4, #2048000 @ 0x1f4000 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf9baf7ec │ │ │ │ + @ instruction: 0xf9e8f7ec │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ - andcs pc, r1, r1, asr #30 │ │ │ │ + andcs pc, r1, pc, ror #30 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mrrc2 7, 15, pc, r2, cr3 @ │ │ │ │ + stc2 7, cr15, [r0], {243} @ 0xf3 │ │ │ │ rsbne lr, r9, r6, lsr #15 │ │ │ │ movwcs r4, #9792 @ 0x2640 │ │ │ │ ldrtmi r2, [sp], -r0, lsl #4 │ │ │ │ - mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ - @ instruction: 0xf644e7cc │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ + vabd.s8 q15, q10, q6 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ - blmi 0xefde0 │ │ │ │ + vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0xefd50 │ │ │ │ vqsub.s8 d2, d17, d25 │ │ │ │ - svclt 0x0000feb3 │ │ │ │ - eorseq r8, r3, r4, lsl #1 │ │ │ │ + svclt 0x0000fe9b │ │ │ │ + eorseq r7, r3, r4, asr #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -97949,140 +97913,140 @@ │ │ │ │ rscseq r0, sl, r8, asr r0 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ eorseq r0, r1, r3, asr r0 │ │ │ │ adcseq r0, r8, pc │ │ │ │ - ldc2 0, cr15, [r0, #-696]! @ 0xfffffd48 │ │ │ │ + ldc2 0, cr15, [r8, #-696] @ 0xfffffd48 │ │ │ │ @ instruction: 0xf0ae4604 │ │ │ │ - strmi pc, [r0], sp, lsr #26 │ │ │ │ + pkhbtmi pc, r0, r5, lsl #26 @ │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4639fe93 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ - stc2 0, cr15, [lr, #-728] @ 0xfffffd28 │ │ │ │ + ldc2l 0, cr15, [r6], #728 @ 0x2d8 │ │ │ │ @ instruction: 0xf0b64620 │ │ │ │ - tstpcs r1, r5, lsl #26 @ p-variant is OBSOLETE │ │ │ │ + smlattcs r1, sp, ip, pc @ │ │ │ │ @ instruction: 0xf0274628 │ │ │ │ - stmdacs r0, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf1b860e8 │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b64640 │ │ │ │ - @ instruction: 0xe7bdfcf7 │ │ │ │ + sbfx pc, pc, #25, #30 │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ @ instruction: 0xf0b24606 │ │ │ │ - @ instruction: 0xf646fc4d │ │ │ │ + @ instruction: 0xf646fc35 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b86819 │ │ │ │ - movwcs pc, #3385 @ 0xd39 @ │ │ │ │ + movwcs pc, #3361 @ 0xd21 @ │ │ │ │ @ instruction: 0x46322110 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf0b74621 │ │ │ │ - andcs pc, r4, #612 @ 0x264 │ │ │ │ + andcs pc, r4, #516 @ 0x204 │ │ │ │ @ instruction: 0xf6404620 │ │ │ │ @ instruction: 0xf7ec41a4 │ │ │ │ - movwcs pc, #55577 @ 0xd919 @ │ │ │ │ + movwcs pc, #55623 @ 0xd947 @ │ │ │ │ ldr r6, [fp, fp, ror #1] │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ andcs lr, r1, #39321600 @ 0x2580000 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ stcvs 7, cr4, [fp, #-704]! @ 0xfffffd40 │ │ │ │ - blvs 0xfe70164c │ │ │ │ + blvs 0xfe7015bc │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr3 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b2d00f │ │ │ │ - @ instruction: 0xf04ffc1d │ │ │ │ + @ instruction: 0xf04ffc05 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b64604 │ │ │ │ - tstpcs r0, #2512 @ p-variant is OBSOLETE @ 0x9d0 │ │ │ │ + tstpcs r0, #2128 @ p-variant is OBSOLETE @ 0x850 │ │ │ │ msrvs SPSR_fsx, pc, asr #8 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ @ instruction: 0xf0c79400 │ │ │ │ - @ instruction: 0x4629fc57 │ │ │ │ + @ instruction: 0x4629fc3f │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0b64628 │ │ │ │ - @ instruction: 0xf0b2fe8f │ │ │ │ - @ instruction: 0xf646fc07 │ │ │ │ + @ instruction: 0xf0b2fe77 │ │ │ │ + @ instruction: 0xf646fbef │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b86819 │ │ │ │ - @ instruction: 0x4621fcf3 │ │ │ │ + @ instruction: 0x4621fcdb │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b64270 │ │ │ │ - @ instruction: 0x462afe7d │ │ │ │ + strtmi pc, [sl], -r5, ror #28 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcr2 0, 7, pc, cr0, cr6, {5} @ │ │ │ │ + mcr2 0, 6, pc, cr8, cr6, {5} @ │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ - @ instruction: 0xf8d0f7ec │ │ │ │ + @ instruction: 0xf8fef7ec │ │ │ │ @ instruction: 0x4639e754 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ - bmi 0xd41d78 │ │ │ │ + bmi 0xd41ce8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r2, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0x4628fafd │ │ │ │ - blx 0x142dee4 │ │ │ │ + strtmi pc, [r8], -r5, ror #21 │ │ │ │ + blx 0x14ade54 │ │ │ │ @ instruction: 0xf04fe736 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #16 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x460447b0 │ │ │ │ - blx 0xff0ac1ce │ │ │ │ + blx 0xfeaac13e │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0b74681 │ │ │ │ - @ instruction: 0xf0b2f825 │ │ │ │ - ldmdavs r9!, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2f80d │ │ │ │ + ldmdavs r9!, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404606 │ │ │ │ @ instruction: 0xf0b84208 │ │ │ │ - strbmi pc, [sl], -r9, lsr #25 @ │ │ │ │ + @ instruction: 0x464afc91 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf0b72303 │ │ │ │ - ldrtmi pc, [r0], -r9, lsl #30 @ │ │ │ │ + @ instruction: 0x4630fef1 │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ec4108 │ │ │ │ - strtmi pc, [r1], -r9, lsl #17 │ │ │ │ + @ instruction: 0x4621f8b7 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b64270 │ │ │ │ - bmi 0x4af7dc │ │ │ │ + bmi 0x4af6ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2105 @ 0xfffff7c7 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [ip], #-512 @ 0xfffffe00 │ │ │ │ vshl.s8 d20, d11, d12 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0x200dfab9 │ │ │ │ + andcs pc, sp, r1, lsr #21 │ │ │ │ andcs lr, r0, lr, lsr #14 │ │ │ │ - orrseq pc, r0, r4, asr #12 │ │ │ │ + bicsvc pc, r0, r4, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - stc2l 1, cr15, [r0], #-808 @ 0xfffffcd8 │ │ │ │ - umulleq r0, sl, r4, r0 │ │ │ │ - addeq r0, sl, sl │ │ │ │ - mlaseq r3, r4, r0, r8 │ │ │ │ + mcrr2 1, 12, pc, r8, cr10 @ │ │ │ │ + addeq r0, sl, r4, lsr #2 │ │ │ │ + umulleq r0, sl, sl, r0 │ │ │ │ + ldrsbteq r7, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ @@ -98099,213 +98063,213 @@ │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ rscseq r0, pc, r2, lsl r1 @ │ │ │ │ ldrdeq r0, [r7], #-3 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd148429f │ │ │ │ - blx 0x12ac2be │ │ │ │ + blx 0xcac22e │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r7, r9, sp, lr} │ │ │ │ - ldc2 0, cr15, [r4], #-736 @ 0xfffffd20 │ │ │ │ + ldc2 0, cr15, [ip], {184} @ 0xb8 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 0, cr15, [lr, #728]! @ 0x2d8 │ │ │ │ + stc2 0, cr15, [r6, #728]! @ 0x2d8 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blvs 0xfe70b4c4 │ │ │ │ + blvs 0xfe70b434 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 13, sp, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b2d0d4 │ │ │ │ - blmi 0xfeaeecc0 │ │ │ │ + blmi 0xfeaeebd0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - blx 0x7ac340 │ │ │ │ + blx 0x1ac2b0 │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 0, cr15, [r8, #728] @ 0x2d8 │ │ │ │ + ldc2l 0, cr15, [r0, #-728]! @ 0xfffffd28 │ │ │ │ andcs lr, r0, r8, asr #15 │ │ │ │ - orrseq pc, r0, r4, asr #12 │ │ │ │ + bicsvc pc, r0, r4, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mulls r0, r9, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - blx 0xff62c7c2 │ │ │ │ - blx 0xffdac364 │ │ │ │ + blx 0xff02c732 │ │ │ │ + blx 0xff7ac2d4 │ │ │ │ @ instruction: 0xf0b24607 │ │ │ │ - blmi 0xfe5eec68 │ │ │ │ + blmi 0xfe5eeb78 │ │ │ │ svclt 0x0070ee1d │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r9, [r2], r2, lsl #14 │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ ldmibne sl, {r3, fp, sp, lr}^ │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0b3443b │ │ │ │ - svcls 0x0002f9ed │ │ │ │ + svcls 0x0002f9d5 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 0, cr15, [r8, #-728] @ 0xfffffd28 │ │ │ │ - blx 0xff4ac3ac │ │ │ │ + stc2l 0, cr15, [r0, #-728] @ 0xfffffd28 │ │ │ │ + blx 0xfeeac31c │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf6404681 │ │ │ │ @ instruction: 0xf0b84208 │ │ │ │ - andcs pc, r8, #195584 @ 0x2fc00 │ │ │ │ + andcs pc, r8, #171008 @ 0x29c00 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - stc2l 0, cr15, [sl, #-728] @ 0xfffffd28 │ │ │ │ + ldc2 0, cr15, [r2, #-728]! @ 0xfffffd28 │ │ │ │ @ instruction: 0x4651221c │ │ │ │ @ instruction: 0xf0b64650 │ │ │ │ - ldrbmi pc, [r2], -fp, asr #29 @ │ │ │ │ + @ instruction: 0x4652feb3 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 0, cr15, [r8, #728]! @ 0x2d8 │ │ │ │ + ldc2 0, cr15, [r0, #728] @ 0x2d8 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf06f47a8 │ │ │ │ strbmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0b64648 │ │ │ │ - andcs pc, r4, #3392 @ 0xd40 │ │ │ │ + andcs pc, r4, #1856 @ 0x740 │ │ │ │ tstpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - @ instruction: 0xf0b2ff8d │ │ │ │ - @ instruction: 0xf8d8faa7 │ │ │ │ + @ instruction: 0xf0b2ffbb │ │ │ │ + @ instruction: 0xf8d8fa8f │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r4, [r5], -ip, lsl #5 │ │ │ │ - blx 0xfe62c426 │ │ │ │ + blx 0x202c396 │ │ │ │ vpmax.s8 q10, q6, │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf85b0000 │ │ │ │ andcs r3, r0, #2 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf9baf0b3 │ │ │ │ + @ instruction: 0xf9a2f0b3 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - ldrb pc, [r6, -fp, lsl #18] @ │ │ │ │ + ldrb pc, [r6, -sp, lsl #18] @ │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - blx 0x10ac436 │ │ │ │ + blx 0xaac3a6 │ │ │ │ @ instruction: 0xf7ff4681 │ │ │ │ @ instruction: 0xf0b2fca7 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ @ instruction: 0xf0b8428c │ │ │ │ - strbmi pc, [r2], -pc, ror #22 @ │ │ │ │ + @ instruction: 0x4642fb57 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ - blx 0xc2c45a │ │ │ │ + blx 0x62c3ca │ │ │ │ @ instruction: 0xf0b64680 │ │ │ │ - @ instruction: 0x4648fb17 │ │ │ │ - blx 0x42c486 │ │ │ │ + @ instruction: 0x4648faff │ │ │ │ + blx 0xffe2c3f4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - cdp2 0, 4, cr15, cr10, cr6, {1} │ │ │ │ + cdp2 0, 3, cr15, cr12, cr6, {1} │ │ │ │ teqle r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b860e0 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b64640 │ │ │ │ - strb pc, [pc, r1, lsl #22] @ │ │ │ │ - blx 0x17ac494 │ │ │ │ + strb pc, [pc, r9, ror #21] @ │ │ │ │ + blx 0x11ac404 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, lr} │ │ │ │ - blx 0x12ac4c2 │ │ │ │ + blx 0xcac432 │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - mcr2 0, 1, pc, cr0, cr7, {5} @ │ │ │ │ + mcr2 0, 0, pc, cr8, cr7, {5} @ │ │ │ │ movwcs lr, #1810 @ 0x712 │ │ │ │ @ instruction: 0x461a4631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ @ instruction: 0xf0b2e711 │ │ │ │ - blmi 0x10aeb0c │ │ │ │ + blmi 0x10aea1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xf942f0b3 │ │ │ │ + @ instruction: 0xf92af0b3 │ │ │ │ @ instruction: 0xf0b2e6f4 │ │ │ │ - strmi pc, [r3], fp, lsr #20 │ │ │ │ - blx 0xaac4fc │ │ │ │ + pkhbtmi pc, r3, r3, lsl #20 @ │ │ │ │ + blx 0x4ac46c │ │ │ │ @ instruction: 0xf0b24682 │ │ │ │ - blmi 0xd2ead0 │ │ │ │ + blmi 0xd2e9e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r9, [r1], r2, lsl #4 │ │ │ │ ldmdavs fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strbmi pc, [r9], -r7, lsr #18 @ │ │ │ │ + strbmi pc, [r9], -pc, lsl #18 @ │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0b64658 │ │ │ │ - @ instruction: 0xf0b2fc93 │ │ │ │ - ldmdavs r9!, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2fc7b │ │ │ │ + ldmdavs r9!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b89003 │ │ │ │ - stmdbls r3, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r8, #80, 12 @ 0x5000000 │ │ │ │ - stc2 0, cr15, [r6], {182} @ 0xb6 │ │ │ │ + stc2l 0, cr15, [lr], #-728 @ 0xfffffd28 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0b6221c │ │ │ │ - ldrbmi pc, [r2], -r7, lsl #28 @ │ │ │ │ + ldrbmi pc, [r2], -pc, ror #27 @ │ │ │ │ @ instruction: 0x46584659 │ │ │ │ - stc2l 0, cr15, [r4], #728 @ 0x2d8 │ │ │ │ + stc2l 0, cr15, [ip], {182} @ 0xb6 │ │ │ │ ldrbmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf0b247a8 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b84605 │ │ │ │ - ldrdcs pc, [r0], -pc @ │ │ │ │ - mcr2 0, 5, pc, cr0, cr2, {5} @ │ │ │ │ + andcs pc, r0, r7, asr #21 │ │ │ │ + mcr2 0, 4, pc, cr8, cr2, {5} @ │ │ │ │ @ instruction: 0x46034652 │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0b79004 │ │ │ │ - bmi 0x46ff80 │ │ │ │ + bmi 0x46fe90 │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ ldmdavs r9!, {r1, r4, fp, sp, lr} │ │ │ │ - bl 0x146544 │ │ │ │ + bl 0x1464b4 │ │ │ │ strmi r0, [fp], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0xe764f8f7 │ │ │ │ - addeq pc, r9, r0, lsl #30 │ │ │ │ - eorseq r8, r3, ip, lsr #1 │ │ │ │ - addeq pc, r9, r8, lsr #29 │ │ │ │ - addeq pc, r9, sl, lsl #28 │ │ │ │ - addeq pc, r9, ip, asr #26 │ │ │ │ - addeq pc, r9, r0, lsl sp @ │ │ │ │ - addeq pc, r9, sl, lsl #25 │ │ │ │ + @ instruction: 0xe764f8df │ │ │ │ + umulleq pc, r9, r0, pc @ │ │ │ │ + eorseq r7, r3, ip, ror #31 │ │ │ │ + addeq pc, r9, r8, lsr pc @ │ │ │ │ + umulleq pc, r9, sl, lr @ │ │ │ │ + ldrdeq pc, [r9], ip │ │ │ │ + addeq pc, r9, r0, lsr #27 │ │ │ │ + addeq pc, r9, sl, lsl sp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf001b08d │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2465 @ 0x9a1 │ │ │ │ @@ -98315,15 +98279,15 @@ │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r0, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r2, #64 @ 0x40 │ │ │ │ + addshi pc, r3, #64 @ 0x40 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -98355,14088 +98319,14090 @@ │ │ │ │ addsmi r4, lr, #38 @ 0x26 │ │ │ │ rschi pc, ip, r0 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - orrshi pc, lr, r0 │ │ │ │ + orrshi pc, pc, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf000429e │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], r6 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #32, 6 @ 0x80000000 │ │ │ │ - msrhi SPSR_xc, r0 │ │ │ │ + msrhi SPSR_s, r0 │ │ │ │ strbtmi pc, [r3], -r4 @ │ │ │ │ svcmi 0x0062f1b6 │ │ │ │ - @ instruction: 0x81a1f000 │ │ │ │ + @ instruction: 0x81a2f000 │ │ │ │ msrmi SPSR_x, #4 │ │ │ │ svcmi 0x0060f1b3 │ │ │ │ - bichi pc, r8, r0 │ │ │ │ + bichi pc, r9, r0 │ │ │ │ svcmi 0x0063f1b6 │ │ │ │ @ instruction: 0xf8d5d189 │ │ │ │ andcs r3, sl, #204 @ 0xcc │ │ │ │ ldreq r9, [fp], r4, lsl #4 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrb pc, [pc, -r5, ror #20]! @ │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r4 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ - vsubw.u8 q10, q2, d0 │ │ │ │ - vmla.f , q10, d0[0] │ │ │ │ - @ instruction: 0xf8d04603 │ │ │ │ - orrsmi r0, r3, #204 @ 0xcc │ │ │ │ - strls r9, [r5], -r6, lsl #2 │ │ │ │ + movwvc pc, #1103 @ 0x44f @ │ │ │ │ + movwmi pc, #704 @ 0x2c0 @ │ │ │ │ + andpl pc, r0, r4, asr #7 │ │ │ │ + bicne pc, r0, r4, asr #7 │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + orrsmi r9, r3, #4 │ │ │ │ + ldrdeq pc, [ip], #133 @ 0x85 │ │ │ │ + smlabtvs r5, sp, r9, lr │ │ │ │ stmdbcs r0, {r3, r7, r8, ip, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strble r0, [r9, #-1666] @ 0xfffff97e │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stcvs 1, cr8, [fp, #-944]! @ 0xfffffc50 │ │ │ │ + stcvs 1, cr8, [fp, #-948]! @ 0xfffffc4c │ │ │ │ @ instruction: 0xf8852201 │ │ │ │ ldcvs 0, cr2, [fp], {124} @ 0x7c │ │ │ │ svcvs 0x007ff413 │ │ │ │ mvnshi pc, r0 │ │ │ │ - @ instruction: 0xf8f8f0b2 │ │ │ │ + @ instruction: 0xf8e0f0b2 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr, #940]! @ 0x3ac │ │ │ │ + cdp2 7, 2, cr15, cr12, cr11, {7} │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdavs r9, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdane r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bls 0x18150c │ │ │ │ + bls 0x18147c │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - vrhadd.s8 q12, q14, q7 │ │ │ │ + vrhadd.s8 q12, q14, │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf804f0b3 │ │ │ │ + @ instruction: 0xffecf0b2 │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - movwcs pc, #19267 @ 0x4b43 @ │ │ │ │ - rsc r6, r3, fp, ror #1 │ │ │ │ + movwcs pc, #19313 @ 0x4b71 @ │ │ │ │ + rsc r6, r4, fp, ror #1 │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi r3, #-2147483631 @ 0x80000011 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r4, {r2, r8, r9, ip} │ │ │ │ movwls r2, #25347 @ 0x6303 │ │ │ │ - blx 0x9ae4fe │ │ │ │ + blx 0x9ae46e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - sbc sl, pc, r7, asr #30 │ │ │ │ + sbcs sl, r0, r7, asr #30 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ vst4. {d29-d32}, [pc :128], r0 │ │ │ │ vrsra.s8 q11, q8, #1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vsubl.s8 q11, d14, d16 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff95c254 │ │ │ │ + beq 0xff95c1c4 │ │ │ │ addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r3, #268435470 @ 0x1000000e │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r4, {r2, r8, r9, ip} │ │ │ │ movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0xfff2e550 │ │ │ │ + blx 0xfff2e4c0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - adc sl, r5, r9, lsr #30 │ │ │ │ + adc sl, r6, r9, lsr #30 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #27407 @ 0x6b0f │ │ │ │ - tstls r5, r4, lsl #4 │ │ │ │ - addshi pc, sl, r0 │ │ │ │ + andls r9, r4, #1073741825 @ 0x40000001 │ │ │ │ + addshi pc, fp, r0 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - vrhadd.s8 q12, , q1 │ │ │ │ - vrshr.s64 d22, d17, #64 │ │ │ │ + vrhadd.s8 q12, , │ │ │ │ + vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf7ff0206 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - addhi pc, sl, r0, asr #32 │ │ │ │ + addhi pc, fp, r0, asr #32 │ │ │ │ ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ ldrcc pc, [r0], -r0, asr #5 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ eormi r4, r7, r6, lsr #32 │ │ │ │ svclt 0x0000e724 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq pc, r9, sl, lsr #21 │ │ │ │ + addeq pc, r9, sl, lsr fp @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - beq 0x46cc64 │ │ │ │ + beq 0x46cbd4 │ │ │ │ ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe32f0b4 │ │ │ │ - b 0x1c33954 │ │ │ │ + blx 0xfe32f024 │ │ │ │ + b 0x1c338c4 │ │ │ │ vorr.i32 , #49920 @ 0x0000c300 │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ @ instruction: 0xf0010301 │ │ │ │ - b 0x1430a00 │ │ │ │ + b 0x1430970 │ │ │ │ tstmi r1, #368640 @ 0x5a000 │ │ │ │ - stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + blpl 0xff0ad468 │ │ │ │ + b 0x1438d60 │ │ │ │ + andls r0, r9, #2244608 @ 0x224000 │ │ │ │ + movweq lr, #14938 @ 0x3a5a │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - blpl 0xff0ad500 │ │ │ │ - b 0x1714e14 │ │ │ │ - @ instruction: 0xf04f0303 │ │ │ │ - @ instruction: 0xf8cd0201 │ │ │ │ - @ instruction: 0xf8cd8010 │ │ │ │ - tstls r5, r8, lsl r0 │ │ │ │ + andshi pc, r0, sp, asr #17 │ │ │ │ andslt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xf0009209 │ │ │ │ - vst4. {d24-d27}, [pc :128], r0 │ │ │ │ - vqshl.s64 , q14, #0 │ │ │ │ - eormi r3, r7, r0, lsr r7 │ │ │ │ - cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f429f │ │ │ │ - @ instruction: 0xf44faeee │ │ │ │ - vmvn.i32 q11, #134217728 @ 0x08000000 │ │ │ │ - @ instruction: 0xf8d51610 │ │ │ │ - ldc 0, cr3, [pc, #816] @ 0x70964 │ │ │ │ - stmib sp, {r1, r4, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - b 0x1c36a50 │ │ │ │ - @ instruction: 0xf8cd1353 │ │ │ │ - @ instruction: 0xf003b01c │ │ │ │ - @ instruction: 0xf8cd0301 │ │ │ │ - b 0x171068c │ │ │ │ - stc 3, cr0, [sp, #12] │ │ │ │ - @ instruction: 0xf0007b08 │ │ │ │ - vst4. {d24-d27}, [pc], sl │ │ │ │ + andsls pc, r8, sp, asr #17 │ │ │ │ + andls r9, r8, #1073741825 @ 0x40000001 │ │ │ │ + rschi pc, r2, r0 │ │ │ │ + ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ + ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r1, lr, #0, 6 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr6, cr15, {3} │ │ │ │ - ldrbvs pc, [r8, -pc, asr #8]! @ │ │ │ │ - ldreq pc, [r0, -r0, asr #5]! │ │ │ │ + addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ + mcrge 4, 7, pc, cr15, cr15, {3} @ │ │ │ │ + ldrbtvs pc, [r8], -pc, asr #8 @ │ │ │ │ + ldrne pc, [r0], -r0, asr #5 │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - blls 0x22adac │ │ │ │ - andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ + blvc 0xfe5abc20 │ │ │ │ + andslt pc, ip, sp, asr #17 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ - smlabthi r4, sp, r9, lr │ │ │ │ + andshi pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - b 0x1714eb0 │ │ │ │ - @ instruction: 0xf47f0303 │ │ │ │ - @ instruction: 0xf64faeb8 │ │ │ │ - vmov.i32 d16, #2304 @ 0x00000900 │ │ │ │ - blge 0x170eb4 │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr13, cr15, {1} @ │ │ │ │ - strb r2, [fp], -r1 │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - stmdbcs r1, {r0, r1, r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - mcrge 4, 5, pc, cr12, cr15, {3} @ │ │ │ │ - mvnsvc pc, pc, asr #12 │ │ │ │ - adcne pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + stmdbne r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + movweq lr, #14938 @ 0x3a5a │ │ │ │ + blvc 0x2abbf4 │ │ │ │ + sbchi pc, ip, r0 │ │ │ │ + cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movwne pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47f429e │ │ │ │ + @ instruction: 0xf44faed7 │ │ │ │ + vbic.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf8d50730 │ │ │ │ + andcs r3, r1, #204 @ 0xcc │ │ │ │ + andslt pc, ip, sp, asr #17 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + b 0x1c44eec │ │ │ │ + @ instruction: 0xf8cd1353 │ │ │ │ + @ instruction: 0xf0038010 │ │ │ │ + stmib sp, {r0, r8, r9}^ │ │ │ │ + b 0x16f6a10 │ │ │ │ + andls r0, r8, #201326592 @ 0xc000000 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ + addvc pc, r9, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf7ff9105 │ │ │ │ - stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr14, cr15, {1} │ │ │ │ - @ instruction: 0xf004e7e8 │ │ │ │ - vbic.i32 q8, #52992 @ 0x0000cf00 │ │ │ │ - stcleq 2, cr4, [r1], #12 │ │ │ │ - addseq r9, fp, r4, lsl #4 │ │ │ │ - @ instruction: 0xf8d59306 │ │ │ │ - @ instruction: 0xf00130cc │ │ │ │ - strcs r0, [r1], -r8, lsl #2 │ │ │ │ - stmib sp, {r8, r9, sl, sp}^ │ │ │ │ - b 0x1c4a318 │ │ │ │ - @ instruction: 0xf0031353 │ │ │ │ - bcs 0x431304 │ │ │ │ + ldc2l 7, cr15, [r6], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + andcs sl, r1, ip, lsr #29 │ │ │ │ + bcs 0xa9f48 │ │ │ │ + mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ + @ instruction: 0xf47f2901 │ │ │ │ + @ instruction: 0xf64faeab │ │ │ │ + @ instruction: 0xf64f71ff │ │ │ │ + vmov.i32 d17, #2304 @ 0x00000900 │ │ │ │ + blge 0x170e50 │ │ │ │ + tstls r5, r8, lsr #12 │ │ │ │ + stc2l 7, cr15, [r0], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xe7e8ae9d │ │ │ │ + cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, r4, #57600 @ 0xe100 │ │ │ │ + movwls r0, #24731 @ 0x609b │ │ │ │ + ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ + tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + sbcpl pc, r0, r4, asr #7 │ │ │ │ + strcs r2, [r0, -r1, lsl #12] │ │ │ │ + b 0x1c54688 │ │ │ │ + stmib sp, {r0, r1, r4, r6, r8, r9, ip}^ │ │ │ │ + @ instruction: 0xf0036708 │ │ │ │ + bcs 0x43127c │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ vsubw.u8 q8, q2, d1 │ │ │ │ tstmi r1, #536870916 @ 0x20000004 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #1073741825 @ 0x40000001 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf64fae7b │ │ │ │ - vmov.i32 d16, #2304 @ 0x00000900 │ │ │ │ - blge 0x170f3c │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xe66fd1bc │ │ │ │ - ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ - ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - beq 0x46cde0 │ │ │ │ - blx 0xfeef3ac8 │ │ │ │ - @ instruction: 0xf001fa8a │ │ │ │ - vaddw.u8 q8, q2, d8 │ │ │ │ - b 0x143d458 │ │ │ │ - tstmi r9, #2244608 @ 0x224000 │ │ │ │ - bne 0x172b094 │ │ │ │ - blpl 0xff0ad66c │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - strls r2, [r4], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf8d0f7ff │ │ │ │ - orrsle r2, fp, r0, lsl #16 │ │ │ │ - strbtmi pc, [r2], #-4 @ │ │ │ │ - svcmi 0x0060f1b4 │ │ │ │ - stclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7ff9604 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [fp, #252] @ 0xfc │ │ │ │ - vabdl.u8 q15, d20, d12 │ │ │ │ - @ instruction: 0xf0044803 │ │ │ │ + blcs 0x94a9c │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr10, cr15, {3} │ │ │ │ + addvc pc, r9, #-268435452 @ 0xf0000004 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ + ldc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xd1bc2800 │ │ │ │ + b 0x146a05c │ │ │ │ + @ instruction: 0xf0084814 │ │ │ │ + @ instruction: 0xf004080f │ │ │ │ @ instruction: 0xf1a8097f │ │ │ │ vstmiaeq r1!, {s1-s15} │ │ │ │ - blx 0xfe32f288 │ │ │ │ + blx 0xfe32f1a0 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1441414 │ │ │ │ + b 0x144132c │ │ │ │ vmov.i16 , #51712 @ 0xca00 │ │ │ │ - ldrb r5, [r9, -r0, asr #23] │ │ │ │ + strb r5, [r5, -r0, asr #23]! │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7ff9404 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 1, pc, cr14, cr15, {1} @ │ │ │ │ - blge 0x1aa580 │ │ │ │ - @ instruction: 0xf64f4628 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ - tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfeb2e7dc │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x0060f47f │ │ │ │ - blge 0x1aa430 │ │ │ │ - @ instruction: 0xf64f4628 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ - tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfe7ae7f8 │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x0052f47f │ │ │ │ - @ instruction: 0xf64fe727 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ - @ instruction: 0xf7ff0206 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0048f47f │ │ │ │ - ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ - ldrcc pc, [r0], -r0, asr #5 │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r6 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r1, lr, #16, 6 @ 0x40000000 │ │ │ │ - mcrge 4, 6, pc, cr4, cr15, {1} @ │ │ │ │ - ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ - ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - ldclge 4, cr15, [sp, #508] @ 0x1fc │ │ │ │ - stcvs 7, cr14, [fp, #-464]! @ 0xfffffe30 │ │ │ │ - @ instruction: 0xf0136c1b │ │ │ │ - @ instruction: 0xf43f0f0e │ │ │ │ - strtmi sl, [r8], -pc, lsl #28 │ │ │ │ - ldc2l 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ - vabd.s8 d30, d12, d20 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ - strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ - @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xe631fe37 │ │ │ │ - @ instruction: 0xf7ee4628 │ │ │ │ - @ instruction: 0xe717f975 │ │ │ │ - @ instruction: 0xf8caf236 │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ + @ instruction: 0xf7ff9604 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf004d19b │ │ │ │ + @ instruction: 0xf1b44462 │ │ │ │ + @ instruction: 0xf47f4f60 │ │ │ │ + stmdbge r4, {r1, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + strls r4, [r4], -r8, lsr #12 │ │ │ │ + @ instruction: 0xf8c2f7ff │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xe78cadda │ │ │ │ + stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ + beq 0x46cdac │ │ │ │ + blx 0xfeef3a94 │ │ │ │ + @ instruction: 0xf001fa8a │ │ │ │ + vaddw.u8 q8, q2, d8 │ │ │ │ + b 0x143d424 │ │ │ │ + tstmi r9, #2244608 @ 0x224000 │ │ │ │ + bne 0x172b060 │ │ │ │ + blpl 0xff0ad638 │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + strls r2, [r4], #-1027 @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf8a2f7ff │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + strb sl, [ip, -sp, lsr #28]! │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ + eorsne pc, sp, #82837504 @ 0x4f00000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + str sl, [pc, -r0, ror #30] │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ + eorsne pc, sp, #82837504 @ 0x4f00000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0xe725af52 │ │ │ │ + andsne pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + blx 0xff02e782 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0xf44faf48 │ │ │ │ + @ instruction: 0xf2c056fc │ │ │ │ + eormi r3, r6, r0, lsl r6 │ │ │ │ + cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf43f429e │ │ │ │ + @ instruction: 0xf44faec3 │ │ │ │ + vqshl.s64 , q14, #0 │ │ │ │ + eormi r3, r7, r0, lsr r7 │ │ │ │ + cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f429f │ │ │ │ + @ instruction: 0xe774addc │ │ │ │ + ldcvs 13, cr6, [fp], {43} @ 0x2b │ │ │ │ + svceq 0x000ef013 │ │ │ │ + mcrge 4, 0, pc, cr14, cr15, {1} @ │ │ │ │ + @ instruction: 0xf7fe4628 │ │ │ │ + @ instruction: 0xe724fd5b │ │ │ │ + msrvc (UNDEF: 96), ip │ │ │ │ + orrseq pc, r4, r0, asr #5 │ │ │ │ + stmdavs r8, {sl, ip, pc} │ │ │ │ + mrc2 0, 0, pc, cr14, cr2, {5} │ │ │ │ + @ instruction: 0x4628e630 │ │ │ │ + @ instruction: 0xf9a2f7ee │ │ │ │ + vaba.s d14, d6, d7 │ │ │ │ + svclt 0x0000f8b1 │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc7a8c │ │ │ │ + bl 0xfebc7a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xff5ef0b1 │ │ │ │ + @ instruction: 0xff42f0b1 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf0b60112 │ │ │ │ - strtmi pc, [r0], -r9, ror #16 │ │ │ │ + strtmi pc, [r0], -sp, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7ac8 │ │ │ │ + bl 0xfebc7a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr #28 │ │ │ │ + andlt pc, r5, pc, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, lsl #13 │ │ │ │ + addeq pc, r9, sl, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7b1c │ │ │ │ + bl 0xfebc7a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr #28 │ │ │ │ + andlt pc, r5, r5, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, lsr #12 │ │ │ │ + @ instruction: 0x0089f6b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7b70 │ │ │ │ + bl 0xfebc7ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq pc, [r9], sl │ │ │ │ + addeq pc, r9, r2, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7bc4 │ │ │ │ + bl 0xfebc7b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, asr #27 │ │ │ │ + @ instruction: 0xb005fdb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, lsl #11 │ │ │ │ + addeq pc, r9, lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7c18 │ │ │ │ + bl 0xfebc7b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsr #27 │ │ │ │ + andlt pc, r5, r7, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, lsr r5 @ │ │ │ │ + @ instruction: 0x0089f5ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7c6c │ │ │ │ + bl 0xfebc7be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, ror sp @ │ │ │ │ + andlt pc, r5, sp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq pc, [r9], lr │ │ │ │ + addeq pc, r9, r6, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7cc0 │ │ │ │ + bl 0xfebc7c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, asr #26 │ │ │ │ + andlt pc, r5, r3, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, lsl #9 │ │ │ │ + addeq pc, r9, r2, lsl r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d14 │ │ │ │ + bl 0xfebc7c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsr #26 │ │ │ │ + andlt pc, r5, r9, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, lsr r4 @ │ │ │ │ + @ instruction: 0x0089f4be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d68 │ │ │ │ + bl 0xfebc7ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, ror #7 │ │ │ │ + addeq pc, r9, sl, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7dbc │ │ │ │ + bl 0xfebc7d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + @ instruction: 0xb005fcb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, lsl #7 │ │ │ │ + addeq pc, r9, r6, lsl r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e10 │ │ │ │ + bl 0xfebc7d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsr #25 │ │ │ │ + andlt pc, r5, fp, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, lsr r3 @ │ │ │ │ + addeq pc, r9, r2, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e64 │ │ │ │ + bl 0xfebc7ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, ror ip @ │ │ │ │ + andlt pc, r5, r1, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, ror #5 │ │ │ │ + addeq pc, r9, lr, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7eb8 │ │ │ │ + bl 0xfebc7e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, asr ip @ │ │ │ │ + andlt pc, r5, r7, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq pc, r9, r2, r2 @ │ │ │ │ + addeq pc, r9, sl, lsl r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f0c │ │ │ │ + bl 0xfebc7e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsr #24 │ │ │ │ + andlt pc, r5, sp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, lsr r2 @ │ │ │ │ + addeq pc, r9, r6, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f60 │ │ │ │ + bl 0xfebc7ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, r3, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, ror #3 │ │ │ │ + addeq pc, r9, r2, ror r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7fb4 │ │ │ │ + bl 0xfebc7f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + @ instruction: 0xb005fbb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq pc, r9, r6, r1 @ │ │ │ │ + addeq pc, r9, lr, lsl r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8008 │ │ │ │ + bl 0xfebc7f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsr #23 │ │ │ │ + andlt pc, r5, pc, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, asr #2 │ │ │ │ + addeq pc, r9, sl, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc805c │ │ │ │ + bl 0xfebc7fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsl #23 │ │ │ │ + andlt pc, r5, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, ror #1 │ │ │ │ + addeq pc, r9, r6, ror r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc80b0 │ │ │ │ + bl 0xfebc8028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, asr fp @ │ │ │ │ + andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq pc, r9, sl, r0 @ │ │ │ │ + addeq pc, r9, r2, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8104 │ │ │ │ + bl 0xfebc807c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsr #22 │ │ │ │ + andlt pc, r5, r1, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, asr #32 │ │ │ │ + addeq pc, r9, lr, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8158 │ │ │ │ + bl 0xfebc80d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsl #22 │ │ │ │ + andlt pc, r5, r7, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], r2 │ │ │ │ + addeq pc, r9, sl, ror r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc81ac │ │ │ │ + bl 0xfebc8124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005fabd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, lr, pc @ │ │ │ │ + addeq pc, r9, r6, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8200 │ │ │ │ + bl 0xfebc8178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsr #21 │ │ │ │ + mullt r5, r3, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #30 │ │ │ │ + ldrdeq lr, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8254 │ │ │ │ + bl 0xfebc81cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsl #21 │ │ │ │ + andlt pc, r5, r9, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], r6 │ │ │ │ + addeq lr, r9, lr, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc82a8 │ │ │ │ + bl 0xfebc8220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr sl @ │ │ │ │ + andlt pc, r5, pc, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #29 │ │ │ │ + addeq lr, r9, sl, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc82fc │ │ │ │ + bl 0xfebc8274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr sl @ │ │ │ │ + andlt pc, r5, r5, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr #28 │ │ │ │ + ldrdeq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8350 │ │ │ │ + bl 0xfebc82c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsl #20 │ │ │ │ + andlt pc, r5, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], sl │ │ │ │ + addeq lr, r9, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc83a4 │ │ │ │ + bl 0xfebc831c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r1, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr #27 │ │ │ │ + addeq lr, r9, lr, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc83f8 │ │ │ │ + bl 0xfebc8370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005f9b3 │ │ │ │ + mullt r5, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr sp │ │ │ │ + ldrdeq lr, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc844c │ │ │ │ + bl 0xfebc83c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsl #19 │ │ │ │ + andlt pc, r5, sp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], lr @ │ │ │ │ + addeq lr, r9, r6, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc84a0 │ │ │ │ + bl 0xfebc8418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, asr r9 @ │ │ │ │ + andlt pc, r5, r3, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr #25 │ │ │ │ + addeq lr, r9, r2, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc84f4 │ │ │ │ + bl 0xfebc846c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsr r9 @ │ │ │ │ + andlt pc, r5, r9, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr ip │ │ │ │ + ldrdeq lr, [r9], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8548 │ │ │ │ + bl 0xfebc84c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsl #18 │ │ │ │ + andlt pc, r5, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl #24 │ │ │ │ + addeq lr, r9, sl, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc859c │ │ │ │ + bl 0xfebc8514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, ror #17 │ │ │ │ + andlt pc, r5, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #23 │ │ │ │ + addeq lr, r9, r6, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc85f0 │ │ │ │ + bl 0xfebc8568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005f8b7 │ │ │ │ + mullt r5, fp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr fp │ │ │ │ + addeq lr, r9, r2, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8644 │ │ │ │ + bl 0xfebc85bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsl #17 │ │ │ │ + andlt pc, r5, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl #22 │ │ │ │ + addeq lr, r9, lr, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8698 │ │ │ │ + bl 0xfebc8610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, ror #16 │ │ │ │ + andlt pc, r5, r7, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089eab2 │ │ │ │ + addeq lr, r9, sl, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc86ec │ │ │ │ + bl 0xfebc8664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsr r8 @ │ │ │ │ + andlt pc, r5, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr sl │ │ │ │ + addeq lr, r9, r6, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8740 │ │ │ │ + bl 0xfebc86b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsl #16 │ │ │ │ + @ instruction: 0xf0b16808 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl #20 │ │ │ │ + umulleq lr, r9, r2, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8794 │ │ │ │ + bl 0xfebc870c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, ror #31 │ │ │ │ + andlt pc, r5, r9, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e9b6 │ │ │ │ + addeq lr, r9, lr, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc87e8 │ │ │ │ + bl 0xfebc8760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005ffbb │ │ │ │ + mullt r5, pc, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror #18 │ │ │ │ + addeq lr, r9, sl, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc883c │ │ │ │ + bl 0xfebc87b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r1, pc @ │ │ │ │ + andlt pc, r5, r5, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl #18 │ │ │ │ + umulleq lr, r9, r6, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8890 │ │ │ │ + bl 0xfebc8808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b4f24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror #30 │ │ │ │ + andlt pc, r5, fp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e8ba │ │ │ │ + addeq lr, r9, r2, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc88e4 │ │ │ │ + bl 0xfebc885c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsr pc @ │ │ │ │ + andlt pc, r5, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror #16 │ │ │ │ + addeq lr, r9, lr, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8938 │ │ │ │ + bl 0xfebc88b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsl pc @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl r8 │ │ │ │ + umulleq lr, r9, sl, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc898c │ │ │ │ + bl 0xfebc8904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, ror #29 │ │ │ │ + andlt pc, r5, sp, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e7be │ │ │ │ + addeq lr, r9, r6, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc89e0 │ │ │ │ + bl 0xfebc8958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 96), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005febf │ │ │ │ + andlt pc, r5, r3, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror #14 │ │ │ │ + strdeq lr, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a34 │ │ │ │ + bl 0xfebc89ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_fiq, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r5, lr │ │ │ │ + andlt pc, r5, r9, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl r7 │ │ │ │ + umulleq lr, r9, lr, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a88 │ │ │ │ + bl 0xfebc8a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11acf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror #28 │ │ │ │ + andlt pc, r5, pc, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr #13 │ │ │ │ + addeq lr, r9, sl, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8adc │ │ │ │ + bl 0xfebc8a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr #28 │ │ │ │ + andlt pc, r5, r5, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror #12 │ │ │ │ + strdeq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b30 │ │ │ │ + bl 0xfebc8aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01acf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsl lr @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl r6 │ │ │ │ + addeq lr, r9, r2, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b84 │ │ │ │ + bl 0xfebc8afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, ror #27 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr #11 │ │ │ │ + addeq lr, r9, lr, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8bd8 │ │ │ │ + bl 0xfebc8b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, asr #27 │ │ │ │ + andlt pc, r5, r7, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror r5 │ │ │ │ + strdeq lr, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c2c │ │ │ │ + bl 0xfebc8ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r9, sp │ │ │ │ + andlt pc, r5, sp, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl r5 │ │ │ │ + addeq lr, r9, r6, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c80 │ │ │ │ + bl 0xfebc8bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, ror #26 │ │ │ │ + andlt pc, r5, r3, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #9 │ │ │ │ + addeq lr, r9, r2, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8cd4 │ │ │ │ + bl 0xfebc8c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, asr #26 │ │ │ │ + andlt pc, r5, r9, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror r4 │ │ │ │ + strdeq lr, [r9], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d28 │ │ │ │ + bl 0xfebc8ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsl sp @ │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #8 │ │ │ │ + addeq lr, r9, sl, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d7c │ │ │ │ + bl 0xfebc8cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr #7 │ │ │ │ + addeq lr, r9, r6, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8dd0 │ │ │ │ + bl 0xfebc8d48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a4f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, asr #25 │ │ │ │ + andlt pc, r5, fp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror r3 │ │ │ │ + addeq lr, r9, r2, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e24 │ │ │ │ + bl 0xfebc8d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_fiq, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, sp, ip │ │ │ │ + andlt pc, r5, r1, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr #6 │ │ │ │ + addeq lr, r9, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e78 │ │ │ │ + bl 0xfebc8df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, ror ip @ │ │ │ │ + andlt pc, r5, r7, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], r2 │ │ │ │ + addeq lr, r9, sl, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ecc │ │ │ │ + bl 0xfebc8e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, asr #24 │ │ │ │ + andlt pc, r5, sp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror r2 │ │ │ │ + addeq lr, r9, r6, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f20 │ │ │ │ + bl 0xfebc8e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsl ip @ │ │ │ │ + andlt pc, r5, r3, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr #4 │ │ │ │ + @ instruction: 0x0089e2b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f74 │ │ │ │ + bl 0xfebc8eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], r6 │ │ │ │ + addeq lr, r9, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8fc8 │ │ │ │ + bl 0xfebc8f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_usr, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, asr #23 │ │ │ │ + andlt pc, r5, pc, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl #3 │ │ │ │ + addeq lr, r9, sl, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc901c │ │ │ │ + bl 0xfebc8f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsr #23 │ │ │ │ + andlt pc, r5, r5, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #2 │ │ │ │ + @ instruction: 0x0089e1b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9070 │ │ │ │ + bl 0xfebc8fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror fp @ │ │ │ │ + andlt pc, r5, fp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], sl │ │ │ │ + addeq lr, r9, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc90c4 │ │ │ │ + bl 0xfebc903c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_usr, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, asr #22 │ │ │ │ + andlt pc, r5, r1, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl #1 │ │ │ │ + addeq lr, r9, lr, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9118 │ │ │ │ + bl 0xfebc9090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsr #22 │ │ │ │ + andlt pc, r5, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr r0 │ │ │ │ + strheq lr, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc916c │ │ │ │ + bl 0xfebc90e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], lr │ │ │ │ + addeq lr, r9, r6, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc91c0 │ │ │ │ + bl 0xfebc9138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31bcf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, asr #21 │ │ │ │ + @ instruction: 0xb005fab3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #31 │ │ │ │ + addeq lr, r9, r2, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9214 │ │ │ │ + bl 0xfebc918c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsr #21 │ │ │ │ + andlt pc, r5, r9, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr pc │ │ │ │ + @ instruction: 0x0089dfbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9268 │ │ │ │ + bl 0xfebc91e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror sl @ │ │ │ │ + andlt pc, r5, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror #29 │ │ │ │ + addeq sp, r9, sl, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc92bc │ │ │ │ + bl 0xfebc9234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr sl @ │ │ │ │ + andlt pc, r5, r5, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl #29 │ │ │ │ + addeq sp, r9, r6, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9310 │ │ │ │ + bl 0xfebc9288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsr #20 │ │ │ │ + andlt pc, r5, fp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr lr │ │ │ │ + addeq sp, r9, r2, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9364 │ │ │ │ + bl 0xfebc92dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r1, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror #27 │ │ │ │ + addeq sp, r9, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc93b8 │ │ │ │ + bl 0xfebc9330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + @ instruction: 0xb005f9b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, r2, sp │ │ │ │ + addeq sp, r9, sl, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc940c │ │ │ │ + bl 0xfebc9384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsr #19 │ │ │ │ + andlt pc, r5, sp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr sp │ │ │ │ + addeq sp, r9, r6, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9460 │ │ │ │ + bl 0xfebc93d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, ror r9 @ │ │ │ │ + andlt pc, r5, r3, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror #25 │ │ │ │ + addeq sp, r9, r2, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc94b4 │ │ │ │ + bl 0xfebc942c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, asr r9 @ │ │ │ │ + andlt pc, r5, r9, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, r6, ip │ │ │ │ + addeq sp, r9, lr, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9508 │ │ │ │ + bl 0xfebc9480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsr #18 │ │ │ │ + andlt pc, r5, pc, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr #24 │ │ │ │ + addeq sp, r9, sl, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc955c │ │ │ │ + bl 0xfebc94d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsl #18 │ │ │ │ + andlt pc, r5, r5, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #23 │ │ │ │ + addeq sp, r9, r6, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc95b0 │ │ │ │ + bl 0xfebc9528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + @ instruction: 0xb005f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, sl, fp │ │ │ │ + addeq sp, r9, r2, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9604 │ │ │ │ + bl 0xfebc957c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 108), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsr #17 │ │ │ │ + mullt r5, r1, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #22 │ │ │ │ + addeq sp, r9, lr, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9658 │ │ │ │ + bl 0xfebc95d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsl #17 │ │ │ │ + andlt pc, r5, r7, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r2 │ │ │ │ + addeq sp, r9, sl, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc96ac │ │ │ │ + bl 0xfebc9624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, asr r8 @ │ │ │ │ + andlt pc, r5, sp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, lr, sl │ │ │ │ + addeq sp, r9, r6, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9700 │ │ │ │ + bl 0xfebc9678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 104), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsr #16 │ │ │ │ + andlt pc, r5, r3, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr #20 │ │ │ │ + ldrdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9754 │ │ │ │ + bl 0xfebc96cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsl #16 │ │ │ │ + @ instruction: 0xf0b06808 │ │ │ │ + andlt pc, r5, r9, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r6 │ │ │ │ + addeq sp, r9, lr, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc97a8 │ │ │ │ + bl 0xfebc9720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + @ instruction: 0xb005ffbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr #19 │ │ │ │ + addeq sp, r9, sl, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc97fc │ │ │ │ + bl 0xfebc9774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 100), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005ffb1 │ │ │ │ + mullt r5, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr #18 │ │ │ │ + ldrdeq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9850 │ │ │ │ + bl 0xfebc97c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsl #31 │ │ │ │ + andlt pc, r5, fp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], sl │ │ │ │ + addeq sp, r9, r2, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc98a4 │ │ │ │ + bl 0xfebc981c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, asr pc @ │ │ │ │ + andlt pc, r5, r1, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr #17 │ │ │ │ + addeq sp, r9, lr, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc98f8 │ │ │ │ + bl 0xfebc9870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsr pc @ │ │ │ │ + andlt pc, r5, r7, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr r8 │ │ │ │ + ldrdeq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc994c │ │ │ │ + bl 0xfebc98c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl #30 │ │ │ │ + andlt pc, r5, sp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], lr │ │ │ │ + addeq sp, r9, r6, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc99a0 │ │ │ │ + bl 0xfebc9918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, r3, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr #15 │ │ │ │ + addeq sp, r9, r2, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc99f4 │ │ │ │ + bl 0xfebc996c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005feb5 │ │ │ │ + mullt r5, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr r7 │ │ │ │ + ldrdeq sp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a48 │ │ │ │ + bl 0xfebc99c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsl #29 │ │ │ │ + andlt pc, r5, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl #14 │ │ │ │ + addeq sp, r9, sl, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a9c │ │ │ │ + bl 0xfebc9a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror #28 │ │ │ │ + andlt pc, r5, r5, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr #13 │ │ │ │ + addeq sp, r9, r6, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9af0 │ │ │ │ + bl 0xfebc9a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsr lr @ │ │ │ │ + andlt pc, r5, fp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr r6 │ │ │ │ + addeq sp, r9, r2, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b44 │ │ │ │ + bl 0xfebc9abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl #28 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl #12 │ │ │ │ + addeq sp, r9, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b98 │ │ │ │ + bl 0xfebc9b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, ror #27 │ │ │ │ + andlt pc, r5, r7, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d5b2 │ │ │ │ + addeq sp, r9, sl, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9bec │ │ │ │ + bl 0xfebc9b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fdb9 │ │ │ │ + mullt r5, sp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr r5 │ │ │ │ + addeq sp, r9, r6, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c40 │ │ │ │ + bl 0xfebc9bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 96), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsl #27 │ │ │ │ + andlt pc, r5, r3, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #10 │ │ │ │ + umulleq sp, r9, r2, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c94 │ │ │ │ + bl 0xfebc9c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, ror #26 │ │ │ │ + andlt pc, r5, r9, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d4b6 │ │ │ │ + addeq sp, r9, lr, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ce8 │ │ │ │ + bl 0xfebc9c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsr sp @ │ │ │ │ + andlt pc, r5, pc, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror #8 │ │ │ │ + addeq sp, r9, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d3c │ │ │ │ + bl 0xfebc9cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsl sp @ │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl #8 │ │ │ │ + umulleq sp, r9, r6, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d90 │ │ │ │ + bl 0xfebc9d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, ror #25 │ │ │ │ + andlt pc, r5, fp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d3ba │ │ │ │ + addeq sp, r9, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9de4 │ │ │ │ + bl 0xfebc9d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fcbd │ │ │ │ + andlt pc, r5, r1, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror #6 │ │ │ │ + addeq sp, r9, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e38 │ │ │ │ + bl 0xfebc9db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r3, ip │ │ │ │ + andlt pc, r5, r7, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl r3 │ │ │ │ + umulleq sp, r9, sl, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e8c │ │ │ │ + bl 0xfebc9e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, ror #24 │ │ │ │ + andlt pc, r5, sp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d2be │ │ │ │ + addeq sp, r9, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ee0 │ │ │ │ + bl 0xfebc9e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsr ip @ │ │ │ │ + andlt pc, r5, r3, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror #4 │ │ │ │ + strdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f34 │ │ │ │ + bl 0xfebc9eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_fiq, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsl ip @ │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl r2 │ │ │ │ + umulleq sp, r9, lr, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f88 │ │ │ │ + bl 0xfebc9f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, ror #23 │ │ │ │ + andlt pc, r5, pc, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr #3 │ │ │ │ + addeq sp, r9, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9fdc │ │ │ │ + bl 0xfebc9f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, asr #23 │ │ │ │ + andlt pc, r5, r5, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #2 │ │ │ │ + strdeq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca030 │ │ │ │ + bl 0xfebc9fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r7, fp │ │ │ │ + andlt pc, r5, fp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl r1 │ │ │ │ + addeq sp, r9, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca084 │ │ │ │ + bl 0xfebc9ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, ror #22 │ │ │ │ + andlt pc, r5, r1, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #1 │ │ │ │ + addeq sp, r9, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca0d8 │ │ │ │ + bl 0xfebca050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, asr #22 │ │ │ │ + andlt pc, r5, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror r0 │ │ │ │ + strdeq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca12c │ │ │ │ + bl 0xfebca0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl fp @ │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl r0 │ │ │ │ + addeq sp, r9, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca180 │ │ │ │ + bl 0xfebca0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, ror #21 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #31 │ │ │ │ + addeq sp, r9, r2, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca1d4 │ │ │ │ + bl 0xfebca14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, asr #21 │ │ │ │ + andlt pc, r5, r9, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror pc │ │ │ │ + strdeq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca228 │ │ │ │ + bl 0xfebca1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, fp, sl │ │ │ │ + andlt pc, r5, pc, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #30 │ │ │ │ + addeq ip, r9, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca27c │ │ │ │ + bl 0xfebca1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11bcf249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror sl @ │ │ │ │ + andlt pc, r5, r5, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #29 │ │ │ │ + addeq ip, r9, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca2d0 │ │ │ │ + bl 0xfebca248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, asr #20 │ │ │ │ + andlt pc, r5, fp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror lr │ │ │ │ + addeq ip, r9, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca324 │ │ │ │ + bl 0xfebca29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl sl @ │ │ │ │ + andlt pc, r5, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr #28 │ │ │ │ + addeq ip, r9, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca378 │ │ │ │ + bl 0xfebca2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], r2 │ │ │ │ + addeq ip, r9, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca3cc │ │ │ │ + bl 0xfebca344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, asr #19 │ │ │ │ + andlt pc, r5, sp, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror sp │ │ │ │ + addeq ip, r9, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca420 │ │ │ │ + bl 0xfebca398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, pc, r9 @ │ │ │ │ + andlt pc, r5, r3, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr #26 │ │ │ │ + @ instruction: 0x0089cdb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca474 │ │ │ │ + bl 0xfebca3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, ror r9 @ │ │ │ │ + andlt pc, r5, r9, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, lr, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca4c8 │ │ │ │ + bl 0xfebca440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs (UNDEF: 96), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, asr #18 │ │ │ │ + andlt pc, r5, pc, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl #25 │ │ │ │ + addeq ip, r9, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca51c │ │ │ │ + bl 0xfebca494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsr #18 │ │ │ │ + andlt pc, r5, r5, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr #24 │ │ │ │ + @ instruction: 0x0089ccb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca570 │ │ │ │ + bl 0xfebca4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 104), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], sl │ │ │ │ + addeq ip, r9, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca5c4 │ │ │ │ + bl 0xfebca53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, asr #17 │ │ │ │ + @ instruction: 0xb005f8b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #23 │ │ │ │ + addeq ip, r9, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca618 │ │ │ │ + bl 0xfebca590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsr #17 │ │ │ │ + andlt pc, r5, r7, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr fp │ │ │ │ + @ instruction: 0x0089cbba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca66c │ │ │ │ + bl 0xfebca5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71acf648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, ror r8 @ │ │ │ │ + andlt pc, r5, sp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], lr │ │ │ │ + addeq ip, r9, r6, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca6c0 │ │ │ │ + bl 0xfebca638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, asr #16 │ │ │ │ + andlt pc, r5, r3, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl #21 │ │ │ │ + addeq ip, r9, r2, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca714 │ │ │ │ + bl 0xfebca68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01b4f249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsr #16 │ │ │ │ + andlt pc, r5, r9, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr sl │ │ │ │ + @ instruction: 0x0089cabe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca768 │ │ │ │ + bl 0xfebca6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror #19 │ │ │ │ + addeq ip, r9, sl, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca7bc │ │ │ │ + bl 0xfebca734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + @ instruction: 0xb005ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl #19 │ │ │ │ + addeq ip, r9, r6, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca810 │ │ │ │ + bl 0xfebca788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsr #31 │ │ │ │ + andlt pc, r5, fp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr r9 │ │ │ │ + addeq ip, r9, r2, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca864 │ │ │ │ + bl 0xfebca7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, ror pc @ │ │ │ │ + andlt pc, r5, r1, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror #17 │ │ │ │ + addeq ip, r9, lr, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca8b8 │ │ │ │ + bl 0xfebca830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, asr pc @ │ │ │ │ + andlt pc, r5, r7, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r2, r8 │ │ │ │ + addeq ip, r9, sl, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca90c │ │ │ │ + bl 0xfebca884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr #30 │ │ │ │ + andlt pc, r5, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr r8 │ │ │ │ + addeq ip, r9, r6, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca960 │ │ │ │ + bl 0xfebca8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, r3, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror #15 │ │ │ │ + addeq ip, r9, r2, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca9b4 │ │ │ │ + bl 0xfebca92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + @ instruction: 0xb005feb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r6, r7 │ │ │ │ + addeq ip, r9, lr, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa08 │ │ │ │ + bl 0xfebca980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsr #29 │ │ │ │ + andlt pc, r5, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr #14 │ │ │ │ + addeq ip, r9, sl, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa5c │ │ │ │ + bl 0xfebca9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsl #29 │ │ │ │ + andlt pc, r5, r5, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror #13 │ │ │ │ + addeq ip, r9, r6, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaab0 │ │ │ │ + bl 0xfebcaa28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, asr lr @ │ │ │ │ + andlt pc, r5, fp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, sl, r6 │ │ │ │ + addeq ip, r9, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab04 │ │ │ │ + bl 0xfebcaa7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr #28 │ │ │ │ + andlt pc, r5, r1, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr #12 │ │ │ │ + addeq ip, r9, lr, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab58 │ │ │ │ + bl 0xfebcaad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl #28 │ │ │ │ + andlt pc, r5, r7, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r2 │ │ │ │ + addeq ip, r9, sl, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcabac │ │ │ │ + bl 0xfebcab24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005fdbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, lr, r5 │ │ │ │ + addeq ip, r9, r6, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac00 │ │ │ │ + bl 0xfebcab78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsr #27 │ │ │ │ + mullt r5, r3, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #10 │ │ │ │ + ldrdeq ip, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac54 │ │ │ │ + bl 0xfebcabcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsl #27 │ │ │ │ + andlt pc, r5, r9, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, lr, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaca8 │ │ │ │ + bl 0xfebcac20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, asr sp @ │ │ │ │ + andlt pc, r5, pc, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #9 │ │ │ │ + addeq ip, r9, sl, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcacfc │ │ │ │ + bl 0xfebcac74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsr sp @ │ │ │ │ + andlt pc, r5, r5, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #8 │ │ │ │ + ldrdeq ip, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad50 │ │ │ │ + bl 0xfebcacc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsl #26 │ │ │ │ + andlt pc, r5, fp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], sl │ │ │ │ + addeq ip, r9, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcada4 │ │ │ │ + bl 0xfebcad1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r1, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr #7 │ │ │ │ + addeq ip, r9, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcadf8 │ │ │ │ + bl 0xfebcad70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fcb3 │ │ │ │ + mullt r5, r7, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr r3 │ │ │ │ + ldrdeq ip, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae4c │ │ │ │ + bl 0xfebcadc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsl #25 │ │ │ │ + andlt pc, r5, sp, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], lr │ │ │ │ + addeq ip, r9, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaea0 │ │ │ │ + bl 0xfebcae18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, asr ip @ │ │ │ │ + andlt pc, r5, r3, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr #5 │ │ │ │ + addeq ip, r9, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaef4 │ │ │ │ + bl 0xfebcae6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsr ip @ │ │ │ │ + andlt pc, r5, r9, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr r2 │ │ │ │ + ldrdeq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf48 │ │ │ │ + bl 0xfebcaec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnpl pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsl #24 │ │ │ │ + andlt pc, r5, pc, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl #4 │ │ │ │ + addeq ip, r9, sl, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf9c │ │ │ │ + bl 0xfebcaf14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, ror #23 │ │ │ │ + andlt pc, r5, r5, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr #3 │ │ │ │ + addeq ip, r9, r6, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaff0 │ │ │ │ + bl 0xfebcaf68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fbb7 │ │ │ │ + mullt r5, fp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr r1 │ │ │ │ + addeq ip, r9, r2, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb044 │ │ │ │ + bl 0xfebcafbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsl #23 │ │ │ │ + andlt pc, r5, r1, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #2 │ │ │ │ + addeq ip, r9, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb098 │ │ │ │ + bl 0xfebcb010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, ror #22 │ │ │ │ + andlt pc, r5, r7, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strheq ip, [r9], r2 │ │ │ │ + addeq ip, r9, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb0ec │ │ │ │ + bl 0xfebcb064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr fp @ │ │ │ │ + andlt pc, r5, sp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr r0 │ │ │ │ + addeq ip, r9, r6, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb140 │ │ │ │ + bl 0xfebcb0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsl #22 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl │ │ │ │ + umulleq ip, r9, r2, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb194 │ │ │ │ + bl 0xfebcb10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, ror #21 │ │ │ │ + andlt pc, r5, r9, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089bfb6 │ │ │ │ + addeq ip, r9, lr, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb1e8 │ │ │ │ + bl 0xfebcb160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fabb │ │ │ │ + mullt r5, pc, sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #30 │ │ │ │ + addeq fp, r9, sl, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb23c │ │ │ │ + bl 0xfebcb1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_fiq, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r1, sl │ │ │ │ + andlt pc, r5, r5, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #30 │ │ │ │ + umulleq fp, r9, r6, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb290 │ │ │ │ + bl 0xfebcb208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsne pc, ip, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, ror #20 │ │ │ │ + andlt pc, r5, fp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089beba │ │ │ │ + addeq fp, r9, r2, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb2e4 │ │ │ │ + bl 0xfebcb25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr sl @ │ │ │ │ + andlt pc, r5, r1, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror #28 │ │ │ │ + addeq fp, r9, lr, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb338 │ │ │ │ + bl 0xfebcb2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvc pc, fp, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl sl @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl lr │ │ │ │ + umulleq fp, r9, sl, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb38c │ │ │ │ + bl 0xfebcb304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_usr, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, ror #19 │ │ │ │ + andlt pc, r5, sp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089bdbe │ │ │ │ + addeq fp, r9, r6, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb3e0 │ │ │ │ + bl 0xfebcb358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005f9bf │ │ │ │ + andlt pc, r5, r3, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror #26 │ │ │ │ + strdeq fp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb434 │ │ │ │ + bl 0xfebcb3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r5, r9 │ │ │ │ + andlt pc, r5, r9, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl sp │ │ │ │ + umulleq fp, r9, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb488 │ │ │ │ + bl 0xfebcb400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, ror #18 │ │ │ │ + andlt pc, r5, pc, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr #25 │ │ │ │ + addeq fp, r9, sl, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb4dc │ │ │ │ + bl 0xfebcb454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, asr #18 │ │ │ │ + andlt pc, r5, r5, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror #24 │ │ │ │ + strdeq fp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb530 │ │ │ │ + bl 0xfebcb4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsl r9 @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl ip │ │ │ │ + addeq fp, r9, r2, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb584 │ │ │ │ + bl 0xfebcb4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, ror #17 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #23 │ │ │ │ + addeq fp, r9, lr, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb5d8 │ │ │ │ + bl 0xfebcb550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, asr #17 │ │ │ │ + andlt pc, r5, r7, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror fp │ │ │ │ + strdeq fp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb62c │ │ │ │ + bl 0xfebcb5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r9, r8 │ │ │ │ + andlt pc, r5, sp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl fp │ │ │ │ + addeq fp, r9, r6, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb680 │ │ │ │ + bl 0xfebcb5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, ror #16 │ │ │ │ + andlt pc, r5, r3, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr #21 │ │ │ │ + addeq fp, r9, r2, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb6d4 │ │ │ │ + bl 0xfebcb64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, asr #16 │ │ │ │ + andlt pc, r5, r9, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror sl │ │ │ │ + strdeq fp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb728 │ │ │ │ + bl 0xfebcb6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsl r8 @ │ │ │ │ + @ instruction: 0xf0ae6808 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr #20 │ │ │ │ + addeq fp, r9, sl, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb77c │ │ │ │ + bl 0xfebcb6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr #19 │ │ │ │ + addeq fp, r9, r6, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb7d0 │ │ │ │ + bl 0xfebcb748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, asr #31 │ │ │ │ + andlt pc, r5, fp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror r9 │ │ │ │ + addeq fp, r9, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb824 │ │ │ │ + bl 0xfebcb79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - mullt r5, sp, pc @ │ │ │ │ + andlt pc, r5, r1, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr #18 │ │ │ │ + addeq fp, r9, lr, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb878 │ │ │ │ + bl 0xfebcb7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, ror pc @ │ │ │ │ + andlt pc, r5, r7, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r2 │ │ │ │ + addeq fp, r9, sl, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb8cc │ │ │ │ + bl 0xfebcb844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, asr #30 │ │ │ │ + andlt pc, r5, sp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror r8 │ │ │ │ + addeq fp, r9, r6, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb920 │ │ │ │ + bl 0xfebcb898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, lsl pc @ │ │ │ │ + andlt pc, r5, r3, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr #16 │ │ │ │ + @ instruction: 0x0089b8b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb974 │ │ │ │ + bl 0xfebcb8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r6 │ │ │ │ + addeq fp, r9, lr, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb9c8 │ │ │ │ + bl 0xfebcb940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, asr #29 │ │ │ │ + andlt pc, r5, pc, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl #15 │ │ │ │ + addeq fp, r9, sl, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba1c │ │ │ │ + bl 0xfebcb994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, lsr #29 │ │ │ │ + andlt pc, r5, r5, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr #14 │ │ │ │ + @ instruction: 0x0089b7b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba70 │ │ │ │ + bl 0xfebcb9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, ror lr @ │ │ │ │ + andlt pc, r5, fp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], sl │ │ │ │ + addeq fp, r9, r2, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbac4 │ │ │ │ + bl 0xfebcba3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, asr #28 │ │ │ │ + andlt pc, r5, r1, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl #13 │ │ │ │ + addeq fp, r9, lr, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb18 │ │ │ │ + bl 0xfebcba90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvs pc, r9, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, lsr #28 │ │ │ │ + andlt pc, r5, r7, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr r6 │ │ │ │ + @ instruction: 0x0089b6ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb6c │ │ │ │ + bl 0xfebcbae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R12_usr, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], lr │ │ │ │ + addeq fp, r9, r6, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbbc0 │ │ │ │ + bl 0xfebcbb38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, asr #27 │ │ │ │ + @ instruction: 0xb005fdb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl #11 │ │ │ │ + addeq fp, r9, r2, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc14 │ │ │ │ + bl 0xfebcbb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, lsr #27 │ │ │ │ + andlt pc, r5, r9, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr r5 │ │ │ │ + @ instruction: 0x0089b5be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc68 │ │ │ │ + bl 0xfebcbbe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, ror sp @ │ │ │ │ + andlt pc, r5, pc, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #9 │ │ │ │ + addeq fp, r9, sl, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbcbc │ │ │ │ + bl 0xfebcbc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, asr sp @ │ │ │ │ + andlt pc, r5, r5, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #9 │ │ │ │ + addeq fp, r9, r6, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd10 │ │ │ │ + bl 0xfebcbc88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, lsr #26 │ │ │ │ + andlt pc, r5, fp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr r4 │ │ │ │ + addeq fp, r9, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd64 │ │ │ │ + bl 0xfebcbcdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r1, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror #7 │ │ │ │ + addeq fp, r9, lr, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbdb8 │ │ │ │ + bl 0xfebcbd30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + @ instruction: 0xb005fcb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, r2, r3 │ │ │ │ + addeq fp, r9, sl, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe0c │ │ │ │ + bl 0xfebcbd84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, lsr #25 │ │ │ │ + andlt pc, r5, sp, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr r3 │ │ │ │ + addeq fp, r9, r6, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe60 │ │ │ │ + bl 0xfebcbdd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f24a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, ror ip @ │ │ │ │ + andlt pc, r5, r3, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror #5 │ │ │ │ + addeq fp, r9, r2, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbeb4 │ │ │ │ + bl 0xfebcbe2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, asr ip @ │ │ │ │ + andlt pc, r5, r9, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, r6, r2 │ │ │ │ + addeq fp, r9, lr, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf08 │ │ │ │ + bl 0xfebcbe80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, lsr #24 │ │ │ │ + andlt pc, r5, pc, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr #4 │ │ │ │ + addeq fp, r9, sl, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf5c │ │ │ │ + bl 0xfebcbed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, lsl #24 │ │ │ │ + andlt pc, r5, r5, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror #3 │ │ │ │ + addeq fp, r9, r6, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbfb0 │ │ │ │ + bl 0xfebcbf28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + @ instruction: 0xb005fbbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, sl, r1 │ │ │ │ + addeq fp, r9, r2, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc004 │ │ │ │ + bl 0xfebcbf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, lsr #23 │ │ │ │ + mullt r5, r1, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #2 │ │ │ │ + addeq fp, r9, lr, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc058 │ │ │ │ + bl 0xfebcbfd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, lsl #23 │ │ │ │ + andlt pc, r5, r7, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], r2 │ │ │ │ + addeq fp, r9, sl, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc0ac │ │ │ │ + bl 0xfebcc024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, asr fp @ │ │ │ │ + andlt pc, r5, sp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, lr, r0 │ │ │ │ + addeq fp, r9, r6, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc100 │ │ │ │ + bl 0xfebcc078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, lsr #22 │ │ │ │ + andlt pc, r5, r3, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr #32 │ │ │ │ + ldrdeq fp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc154 │ │ │ │ + bl 0xfebcc0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, lsl #22 │ │ │ │ + andlt pc, r5, r9, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r9], r6 │ │ │ │ + addeq fp, r9, lr, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc1a8 │ │ │ │ + bl 0xfebcc120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + @ instruction: 0xb005fabf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, lsr #31 │ │ │ │ + addeq fp, r9, sl, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc1fc │ │ │ │ + bl 0xfebcc174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - @ instruction: 0xb005fab1 │ │ │ │ + mullt r5, r5, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, asr #30 │ │ │ │ + ldrdeq sl, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc250 │ │ │ │ + bl 0xfebcc1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, lsl #21 │ │ │ │ + andlt pc, r5, fp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r9], sl @ │ │ │ │ + addeq sl, r9, r2, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc2a4 │ │ │ │ + bl 0xfebcc21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, asr sl @ │ │ │ │ + andlt pc, r5, r1, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, lsr #29 │ │ │ │ + addeq sl, r9, lr, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc2f8 │ │ │ │ + bl 0xfebcc270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, lsr sl @ │ │ │ │ + andlt pc, r5, r7, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, asr lr │ │ │ │ + ldrdeq sl, [r9], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc34c │ │ │ │ + bl 0xfebcc2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, lsl #20 │ │ │ │ + andlt pc, r5, sp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r9], lr │ │ │ │ + addeq sl, r9, r6, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc3a0 │ │ │ │ + bl 0xfebcc318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9def0ae │ │ │ │ + @ instruction: 0xf9c2f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsr #27 │ │ │ │ + addeq sl, r9, r2, lsr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc3f4 │ │ │ │ + bl 0xfebcc36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d22, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9b4f0ae │ │ │ │ + @ instruction: 0xf998f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, asr sp │ │ │ │ + ldrdeq sl, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc448 │ │ │ │ + bl 0xfebcc3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf98af0ae │ │ │ │ + @ instruction: 0xf96ef0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl #26 │ │ │ │ + addeq sl, r9, sl, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc49c │ │ │ │ + bl 0xfebcc414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 100), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, ror #18 │ │ │ │ + andlt pc, r5, r5, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, lsr #25 │ │ │ │ + addeq sl, r9, r6, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc4f0 │ │ │ │ + bl 0xfebcc468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, lsr r9 @ │ │ │ │ + andlt pc, r5, fp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, asr ip │ │ │ │ + addeq sl, r9, r2, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc544 │ │ │ │ + bl 0xfebcc4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 108), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, lsl #18 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, lsl #24 │ │ │ │ + addeq sl, r9, lr, lsl #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc598 │ │ │ │ + bl 0xfebcc510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8e2f0ae │ │ │ │ + @ instruction: 0xf8c6f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089abb2 │ │ │ │ + addeq sl, r9, sl, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc5ec │ │ │ │ + bl 0xfebcc564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8b8f0ae │ │ │ │ + @ instruction: 0xf89cf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr fp │ │ │ │ + addeq sl, r9, r6, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc640 │ │ │ │ + bl 0xfebcc5b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf88ef0ae │ │ │ │ + @ instruction: 0xf872f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl #22 │ │ │ │ + umulleq sl, r9, r2, fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc694 │ │ │ │ + bl 0xfebcc60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vsra.s64 q8, q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf864f0ae │ │ │ │ + @ instruction: 0xf848f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089aab6 │ │ │ │ + addeq sl, r9, lr, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc6e8 │ │ │ │ + bl 0xfebcc660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf83af0ae │ │ │ │ + @ instruction: 0xf81ef0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror #20 │ │ │ │ + addeq sl, r9, sl, ror #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc73c │ │ │ │ + bl 0xfebcc6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf810f0ae │ │ │ │ + @ instruction: 0xfff4f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsl #20 │ │ │ │ + umulleq sl, r9, r6, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc790 │ │ │ │ + bl 0xfebcc708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xffe6f0ad │ │ │ │ + @ instruction: 0xffcaf0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089a9ba │ │ │ │ + addeq sl, r9, r2, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc7e4 │ │ │ │ + bl 0xfebcc75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xffbcf0ad │ │ │ │ + @ instruction: 0xffa0f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror #18 │ │ │ │ + addeq sl, r9, lr, ror #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc838 │ │ │ │ + bl 0xfebcc7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff92f0ad │ │ │ │ + @ instruction: 0xff76f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl r9 │ │ │ │ + umulleq sl, r9, sl, r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc88c │ │ │ │ + bl 0xfebcc804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff68f0ad │ │ │ │ + @ instruction: 0xff4cf0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089a8be │ │ │ │ + addeq sl, r9, r6, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc8e0 │ │ │ │ + bl 0xfebcc858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q0, d4 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff3ef0ad │ │ │ │ + @ instruction: 0xff22f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror #16 │ │ │ │ + strdeq sl, [r9], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc934 │ │ │ │ + bl 0xfebcc8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff14f0ad │ │ │ │ + cdp2 0, 15, cr15, cr8, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl r8 │ │ │ │ + umulleq sl, r9, lr, r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc988 │ │ │ │ + bl 0xfebcc900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 14, cr15, cr10, cr13, {5} │ │ │ │ + cdp2 0, 12, cr15, cr14, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, asr #15 │ │ │ │ + addeq sl, r9, sl, asr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc9dc │ │ │ │ + bl 0xfebcc954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 12, cr15, cr0, cr13, {5} │ │ │ │ + cdp2 0, 10, cr15, cr4, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror #14 │ │ │ │ + strdeq sl, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca30 │ │ │ │ + bl 0xfebcc9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 9, cr15, cr6, cr13, {5} │ │ │ │ + cdp2 0, 7, cr15, cr10, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl r7 │ │ │ │ + addeq sl, r9, r2, lsr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca84 │ │ │ │ + bl 0xfebcc9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 6, cr15, cr12, cr13, {5} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, asr #13 │ │ │ │ + addeq sl, r9, lr, asr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccad8 │ │ │ │ + bl 0xfebcca50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 4, cr15, cr2, cr13, {5} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror r6 │ │ │ │ + strdeq sl, [r9], sl @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb2c │ │ │ │ + bl 0xfebccaa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 1, cr15, cr8, cr13, {5} │ │ │ │ + ldc2l 0, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsl r6 │ │ │ │ + addeq sl, r9, r6, lsr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb80 │ │ │ │ + bl 0xfebccaf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [lr, #692]! @ 0x2b4 │ │ │ │ + ldc2l 0, cr15, [r2, #692] @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, asr #11 │ │ │ │ + addeq sl, r9, r2, asr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccbd4 │ │ │ │ + bl 0xfebccb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [r4, #692] @ 0x2b4 │ │ │ │ + stc2 0, cr15, [r8, #692]! @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror r5 │ │ │ │ + strdeq sl, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc28 │ │ │ │ + bl 0xfebccba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [sl, #692] @ 0x2b4 │ │ │ │ + ldc2l 0, cr15, [lr, #-692]! @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr #10 │ │ │ │ + addeq sl, r9, sl, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc7c │ │ │ │ + bl 0xfebccbf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r0, #-692]! @ 0xfffffd4c │ │ │ │ + ldc2l 0, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr #9 │ │ │ │ + addeq sl, r9, r6, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcccd0 │ │ │ │ + bl 0xfebccc48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [r6, #-692] @ 0xfffffd4c │ │ │ │ + stc2 0, cr15, [sl, #-692]! @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror r4 │ │ │ │ + addeq sl, r9, r2, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd24 │ │ │ │ + bl 0xfebccc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ + stc2 0, cr15, [r0, #-692] @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr #8 │ │ │ │ + addeq sl, r9, lr, lsr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd78 │ │ │ │ + bl 0xfebcccf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r2], #692 @ 0x2b4 │ │ │ │ + ldc2l 0, cr15, [r6], {173} @ 0xad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], r2 │ │ │ │ + addeq sl, r9, sl, asr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccdcc │ │ │ │ + bl 0xfebccd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [r8], {173} @ 0xad │ │ │ │ + stc2 0, cr15, [ip], #692 @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror r3 │ │ │ │ + addeq sl, r9, r6, lsl #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce20 │ │ │ │ + bl 0xfebccd98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [lr], {173} @ 0xad │ │ │ │ + stc2 0, cr15, [r2], {173} @ 0xad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsr #6 │ │ │ │ + @ instruction: 0x0089a3b2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce74 │ │ │ │ + bl 0xfebccdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r4], #-692 @ 0xfffffd4c │ │ │ │ + mrrc2 0, 10, pc, r8, cr13 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], r6 │ │ │ │ + addeq sl, r9, lr, asr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccec8 │ │ │ │ + bl 0xfebcce40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - mcrr2 0, 10, pc, sl, cr13 @ │ │ │ │ + stc2 0, cr15, [lr], #-692 @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl #5 │ │ │ │ + addeq sl, r9, sl, lsl #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf1c │ │ │ │ + bl 0xfebcce94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r0], #-692 @ 0xfffffd4c │ │ │ │ + stc2 0, cr15, [r4], {173} @ 0xad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsr #4 │ │ │ │ + @ instruction: 0x0089a2b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf70 │ │ │ │ + bl 0xfebccee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xffe3205a │ │ │ │ + blx 0xff731fd2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], sl @ │ │ │ │ + addeq sl, r9, r2, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccfc4 │ │ │ │ + bl 0xfebccf3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xff3b20ae │ │ │ │ + blx 0xfecb2026 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl #3 │ │ │ │ + addeq sl, r9, lr, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd018 │ │ │ │ + bl 0xfebccf90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d22, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfe932102 │ │ │ │ + blx 0xfe23207a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr r1 │ │ │ │ + @ instruction: 0x0089a1ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd06c │ │ │ │ + bl 0xfebccfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x1eb2156 │ │ │ │ + blx 0x17b20ce │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], lr │ │ │ │ + addeq sl, r9, r6, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd0c0 │ │ │ │ + bl 0xfebcd038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x14321aa │ │ │ │ + blx 0xd32122 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl #1 │ │ │ │ + addeq sl, r9, r2, lsl r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd114 │ │ │ │ + bl 0xfebcd08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x9b21fe │ │ │ │ + blx 0x2b2176 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr r0 │ │ │ │ + strheq sl, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd168 │ │ │ │ + bl 0xfebcd0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror #31 │ │ │ │ + addeq sl, r9, sl, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd1bc │ │ │ │ + bl 0xfebcd134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + @ instruction: 0xb005fab5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl #31 │ │ │ │ + addeq sl, r9, r6, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd210 │ │ │ │ + bl 0xfebcd188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsr #21 │ │ │ │ + andlt pc, r5, fp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr pc │ │ │ │ + addeq r9, r9, r2, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd264 │ │ │ │ + bl 0xfebcd1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, ror sl @ │ │ │ │ + andlt pc, r5, r1, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror #29 │ │ │ │ + addeq r9, r9, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd2b8 │ │ │ │ + bl 0xfebcd230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, asr sl @ │ │ │ │ + andlt pc, r5, r7, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, r2, lr @ │ │ │ │ + addeq r9, r9, sl, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd30c │ │ │ │ + bl 0xfebcd284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsr #20 │ │ │ │ + andlt pc, r5, sp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr lr │ │ │ │ + addeq r9, r9, r6, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd360 │ │ │ │ + bl 0xfebcd2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, r3, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror #27 │ │ │ │ + addeq r9, r9, r2, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd3b4 │ │ │ │ + bl 0xfebcd32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + @ instruction: 0xb005f9b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, r6, sp @ │ │ │ │ + addeq r9, r9, lr, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd408 │ │ │ │ + bl 0xfebcd380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, lsr #19 │ │ │ │ + andlt pc, r5, pc, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr #26 │ │ │ │ + addeq r9, r9, sl, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd45c │ │ │ │ + bl 0xfebcd3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsl #19 │ │ │ │ + andlt pc, r5, r5, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror #25 │ │ │ │ + addeq r9, r9, r6, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd4b0 │ │ │ │ + bl 0xfebcd428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, asr r9 @ │ │ │ │ + andlt pc, r5, fp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, sl, ip @ │ │ │ │ + addeq r9, r9, r2, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd504 │ │ │ │ + bl 0xfebcd47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsr #18 │ │ │ │ + andlt pc, r5, r1, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr #24 │ │ │ │ + addeq r9, r9, lr, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd558 │ │ │ │ + bl 0xfebcd4d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsl #18 │ │ │ │ + andlt pc, r5, r7, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], r2 │ │ │ │ + addeq r9, r9, sl, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd5ac │ │ │ │ + bl 0xfebcd524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005f8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, lr, fp @ │ │ │ │ + addeq r9, r9, r6, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd600 │ │ │ │ + bl 0xfebcd578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, lsr #17 │ │ │ │ + mullt r5, r3, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr #22 │ │ │ │ + ldrdeq r9, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd654 │ │ │ │ + bl 0xfebcd5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsl #17 │ │ │ │ + andlt pc, r5, r9, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], r6 │ │ │ │ + addeq r9, r9, lr, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd6a8 │ │ │ │ + bl 0xfebcd620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, asr r8 @ │ │ │ │ + andlt pc, r5, pc, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr #21 │ │ │ │ + addeq r9, r9, sl, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd6fc │ │ │ │ + bl 0xfebcd674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 104), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsr r8 @ │ │ │ │ + andlt pc, r5, r5, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr #20 │ │ │ │ + ldrdeq r9, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd750 │ │ │ │ + bl 0xfebcd6c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsl #16 │ │ │ │ + @ instruction: 0xf0ac6808 │ │ │ │ + andlt pc, r5, fp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], sl │ │ │ │ + addeq r9, r9, r2, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd7a4 │ │ │ │ + bl 0xfebcd71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r1, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr #19 │ │ │ │ + addeq r9, r9, lr, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd7f8 │ │ │ │ + bl 0xfebcd770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005ffb3 │ │ │ │ + mullt r5, r7, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr r9 │ │ │ │ + ldrdeq r9, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd84c │ │ │ │ + bl 0xfebcd7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsl #31 │ │ │ │ + andlt pc, r5, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], lr │ │ │ │ + addeq r9, r9, r6, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd8a0 │ │ │ │ + bl 0xfebcd818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, asr pc @ │ │ │ │ + andlt pc, r5, r3, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr #17 │ │ │ │ + addeq r9, r9, r2, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd8f4 │ │ │ │ + bl 0xfebcd86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsr pc @ │ │ │ │ + andlt pc, r5, r9, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr r8 │ │ │ │ + ldrdeq r9, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd948 │ │ │ │ + bl 0xfebcd8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl #30 │ │ │ │ + andlt pc, r5, pc, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl #16 │ │ │ │ + addeq r9, r9, sl, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd99c │ │ │ │ + bl 0xfebcd914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, r0, r3, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, ror #29 │ │ │ │ + andlt pc, r5, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr #15 │ │ │ │ + addeq r9, r9, r6, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd9f0 │ │ │ │ + bl 0xfebcd968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005feb7 │ │ │ │ + mullt r5, fp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr r7 │ │ │ │ + addeq r9, r9, r2, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda44 │ │ │ │ + bl 0xfebcd9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsl #29 │ │ │ │ + andlt pc, r5, r1, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl #14 │ │ │ │ + addeq r9, r9, lr, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda98 │ │ │ │ + bl 0xfebcda10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror #28 │ │ │ │ + andlt pc, r5, r7, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008996b2 │ │ │ │ + addeq r9, r9, sl, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdaec │ │ │ │ + bl 0xfebcda64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsr lr @ │ │ │ │ + andlt pc, r5, sp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr r6 │ │ │ │ + addeq r9, r9, r6, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb40 │ │ │ │ + bl 0xfebcdab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl #28 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl #12 │ │ │ │ + umulleq r9, r9, r2, r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb94 │ │ │ │ + bl 0xfebcdb0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, ror #27 │ │ │ │ + andlt pc, r5, r9, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008995b6 │ │ │ │ + addeq r9, r9, lr, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdbe8 │ │ │ │ + bl 0xfebcdb60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fdbb │ │ │ │ + mullt r5, pc, sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror #10 │ │ │ │ + addeq r9, r9, sl, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc3c │ │ │ │ + bl 0xfebcdbb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b8f643 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r1, sp │ │ │ │ + andlt pc, r5, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl #10 │ │ │ │ + umulleq r9, r9, r6, r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc90 │ │ │ │ + bl 0xfebcdc08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, ror #26 │ │ │ │ + andlt pc, r5, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008994ba │ │ │ │ + addeq r9, r9, r2, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdce4 │ │ │ │ + bl 0xfebcdc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsr sp @ │ │ │ │ + andlt pc, r5, r1, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror #8 │ │ │ │ + addeq r9, r9, lr, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd38 │ │ │ │ + bl 0xfebcdcb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsl sp @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl r4 │ │ │ │ + umulleq r9, r9, sl, r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd8c │ │ │ │ + bl 0xfebcdd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 96), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, ror #25 │ │ │ │ + andlt pc, r5, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008993be │ │ │ │ + addeq r9, r9, r6, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdde0 │ │ │ │ + bl 0xfebcdd58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fcbf │ │ │ │ + andlt pc, r5, r3, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror #6 │ │ │ │ + strdeq r9, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde34 │ │ │ │ + bl 0xfebcddac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r5, ip │ │ │ │ + andlt pc, r5, r9, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl r3 │ │ │ │ + umulleq r9, r9, lr, r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde88 │ │ │ │ + bl 0xfebcde00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, ror #24 │ │ │ │ + andlt pc, r5, pc, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr #5 │ │ │ │ + addeq r9, r9, sl, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdedc │ │ │ │ + bl 0xfebcde54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, asr #24 │ │ │ │ + andlt pc, r5, r5, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror #4 │ │ │ │ + strdeq r9, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf30 │ │ │ │ + bl 0xfebcdea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsl ip @ │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl r2 │ │ │ │ + addeq r9, r9, r2, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf84 │ │ │ │ + bl 0xfebcdefc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, ror #23 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr #3 │ │ │ │ + addeq r9, r9, lr, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdfd8 │ │ │ │ + bl 0xfebcdf50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 108), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, asr #23 │ │ │ │ + andlt pc, r5, r7, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror r1 │ │ │ │ + strdeq r9, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce02c │ │ │ │ + bl 0xfebcdfa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r9, fp │ │ │ │ + andlt pc, r5, sp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl r1 │ │ │ │ + addeq r9, r9, r6, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce080 │ │ │ │ + bl 0xfebcdff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, ror #22 │ │ │ │ + andlt pc, r5, r3, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr #1 │ │ │ │ + addeq r9, r9, r2, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce0d4 │ │ │ │ + bl 0xfebce04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, asr #22 │ │ │ │ + andlt pc, r5, r9, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror r0 │ │ │ │ + strdeq r9, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce128 │ │ │ │ + bl 0xfebce0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl fp @ │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr #32 │ │ │ │ + addeq r9, r9, sl, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce17c │ │ │ │ + bl 0xfebce0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #31 │ │ │ │ + addeq r9, r9, r6, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce1d0 │ │ │ │ + bl 0xfebce148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, asr #21 │ │ │ │ + andlt pc, r5, fp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror pc │ │ │ │ + addeq r9, r9, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce224 │ │ │ │ + bl 0xfebce19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, sp, sl │ │ │ │ + andlt pc, r5, r1, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #30 │ │ │ │ + addeq r8, r9, lr, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce278 │ │ │ │ + bl 0xfebce1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asreq pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror sl @ │ │ │ │ + andlt pc, r5, r7, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], r2 │ │ │ │ + addeq r8, r9, sl, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce2cc │ │ │ │ + bl 0xfebce244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_usr, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, asr #20 │ │ │ │ + andlt pc, r5, sp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror lr │ │ │ │ + addeq r8, r9, r6, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce320 │ │ │ │ + bl 0xfebce298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl sl @ │ │ │ │ + andlt pc, r5, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr #28 │ │ │ │ + @ instruction: 0x00898eb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce374 │ │ │ │ + bl 0xfebce2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41b8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], r6 │ │ │ │ + addeq r8, r9, lr, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce3c8 │ │ │ │ + bl 0xfebce340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, asr #19 │ │ │ │ + andlt pc, r5, pc, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl #27 │ │ │ │ + addeq r8, r9, sl, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce41c │ │ │ │ + bl 0xfebce394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsr #19 │ │ │ │ + andlt pc, r5, r5, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr #26 │ │ │ │ + @ instruction: 0x00898db6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce470 │ │ │ │ + bl 0xfebce3e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, ror r9 @ │ │ │ │ + andlt pc, r5, fp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], sl │ │ │ │ + addeq r8, r9, r2, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce4c4 │ │ │ │ + bl 0xfebce43c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, asr #18 │ │ │ │ + andlt pc, r5, r1, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl #25 │ │ │ │ + addeq r8, r9, lr, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce518 │ │ │ │ + bl 0xfebce490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsr #18 │ │ │ │ + andlt pc, r5, r7, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr ip │ │ │ │ + @ instruction: 0x00898cba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce56c │ │ │ │ + bl 0xfebce4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], lr │ │ │ │ + addeq r8, r9, r6, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce5c0 │ │ │ │ + bl 0xfebce538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, asr #17 │ │ │ │ + @ instruction: 0xb005f8b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #23 │ │ │ │ + addeq r8, r9, r2, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce614 │ │ │ │ + bl 0xfebce58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsr #17 │ │ │ │ + andlt pc, r5, r9, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr fp │ │ │ │ + @ instruction: 0x00898bbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce668 │ │ │ │ + bl 0xfebce5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, ror r8 @ │ │ │ │ + andlt pc, r5, pc, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror #21 │ │ │ │ + addeq r8, r9, sl, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce6bc │ │ │ │ + bl 0xfebce634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, asr r8 @ │ │ │ │ + andlt pc, r5, r5, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl #21 │ │ │ │ + addeq r8, r9, r6, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce710 │ │ │ │ + bl 0xfebce688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsr #16 │ │ │ │ + andlt pc, r5, fp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr sl │ │ │ │ + addeq r8, r9, r2, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce764 │ │ │ │ + bl 0xfebce6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror #19 │ │ │ │ + addeq r8, r9, lr, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce7b8 │ │ │ │ + bl 0xfebce730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + @ instruction: 0xb005ffb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r2, r9 │ │ │ │ + addeq r8, r9, sl, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce80c │ │ │ │ + bl 0xfebce784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsr #31 │ │ │ │ + andlt pc, r5, sp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr r9 │ │ │ │ + addeq r8, r9, r6, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce860 │ │ │ │ + bl 0xfebce7d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, ror pc @ │ │ │ │ + andlt pc, r5, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror #17 │ │ │ │ + addeq r8, r9, r2, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce8b4 │ │ │ │ + bl 0xfebce82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, asr pc @ │ │ │ │ + andlt pc, r5, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r6, r8 │ │ │ │ + addeq r8, r9, lr, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce908 │ │ │ │ + bl 0xfebce880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr #30 │ │ │ │ + andlt pc, r5, pc, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr #16 │ │ │ │ + addeq r8, r9, sl, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce95c │ │ │ │ + bl 0xfebce8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl #30 │ │ │ │ + andlt pc, r5, r5, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror #15 │ │ │ │ + addeq r8, r9, r6, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce9b0 │ │ │ │ + bl 0xfebce928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + @ instruction: 0xb005febb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, sl, r7 │ │ │ │ + addeq r8, r9, r2, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea04 │ │ │ │ + bl 0xfebce97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsr #29 │ │ │ │ + mullt r5, r1, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr #14 │ │ │ │ + addeq r8, r9, lr, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea58 │ │ │ │ + bl 0xfebce9d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 100), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsl #29 │ │ │ │ + andlt pc, r5, r7, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r2 │ │ │ │ + addeq r8, r9, sl, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceaac │ │ │ │ + bl 0xfebcea24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, asr lr @ │ │ │ │ + andlt pc, r5, sp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, lr, r6 │ │ │ │ + addeq r8, r9, r6, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb00 │ │ │ │ + bl 0xfebcea78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr #28 │ │ │ │ + andlt pc, r5, r3, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr #12 │ │ │ │ + ldrdeq r8, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb54 │ │ │ │ + bl 0xfebceacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl #28 │ │ │ │ + andlt pc, r5, r9, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r6 │ │ │ │ + addeq r8, r9, lr, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceba8 │ │ │ │ + bl 0xfebceb20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + @ instruction: 0xb005fdbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr #11 │ │ │ │ + addeq r8, r9, sl, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcebfc │ │ │ │ + bl 0xfebceb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscs pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fdb1 │ │ │ │ + mullt r5, r5, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #10 │ │ │ │ + ldrdeq r8, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec50 │ │ │ │ + bl 0xfebcebc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsl #27 │ │ │ │ + andlt pc, r5, fp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], sl │ │ │ │ + addeq r8, r9, r2, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceca4 │ │ │ │ + bl 0xfebcec1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, asr sp @ │ │ │ │ + andlt pc, r5, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #9 │ │ │ │ + addeq r8, r9, lr, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcecf8 │ │ │ │ + bl 0xfebcec70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsr sp @ │ │ │ │ + andlt pc, r5, r7, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr r4 │ │ │ │ + ldrdeq r8, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced4c │ │ │ │ + bl 0xfebcecc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsl #26 │ │ │ │ + andlt pc, r5, sp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], lr │ │ │ │ + addeq r8, r9, r6, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceda0 │ │ │ │ + bl 0xfebced18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R12_fiq, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, r3, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr #7 │ │ │ │ + addeq r8, r9, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcedf4 │ │ │ │ + bl 0xfebced6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscc pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fcb5 │ │ │ │ + mullt r5, r9, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr r3 │ │ │ │ + ldrdeq r8, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee48 │ │ │ │ + bl 0xfebcedc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsl #25 │ │ │ │ + andlt pc, r5, pc, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl #6 │ │ │ │ + addeq r8, r9, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee9c │ │ │ │ + bl 0xfebcee14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, ror #24 │ │ │ │ + andlt pc, r5, r5, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr #5 │ │ │ │ + addeq r8, r9, r6, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceef0 │ │ │ │ + bl 0xfebcee68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsr ip @ │ │ │ │ + andlt pc, r5, fp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr r2 │ │ │ │ + addeq r8, r9, r2, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef44 │ │ │ │ + bl 0xfebceebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsl #24 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl #4 │ │ │ │ + addeq r8, r9, lr, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef98 │ │ │ │ + bl 0xfebcef10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, ror #23 │ │ │ │ + andlt pc, r5, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008981b2 │ │ │ │ + addeq r8, r9, sl, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcefec │ │ │ │ + bl 0xfebcef64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r4, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fbb9 │ │ │ │ + mullt r5, sp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr r1 │ │ │ │ + addeq r8, r9, r6, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf040 │ │ │ │ + bl 0xfebcefb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsl #23 │ │ │ │ + andlt pc, r5, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #2 │ │ │ │ + umulleq r8, r9, r2, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf094 │ │ │ │ + bl 0xfebcf00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, ror #22 │ │ │ │ + andlt pc, r5, r9, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strheq r8, [r9], r6 │ │ │ │ + addeq r8, r9, lr, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf0e8 │ │ │ │ + bl 0xfebcf060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr fp @ │ │ │ │ + andlt pc, r5, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, rrx │ │ │ │ + addeq r8, r9, sl, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf13c │ │ │ │ + bl 0xfebcf0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl fp @ │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr │ │ │ │ + umulleq r8, r9, r6, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf190 │ │ │ │ + bl 0xfebcf108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, ror #21 │ │ │ │ + andlt pc, r5, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897fba │ │ │ │ + addeq r8, r9, r2, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf1e4 │ │ │ │ + bl 0xfebcf15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fabd │ │ │ │ + andlt pc, r5, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #30 │ │ │ │ + addeq r7, r9, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf238 │ │ │ │ + bl 0xfebcf1b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r3, sl │ │ │ │ + andlt pc, r5, r7, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl pc │ │ │ │ + umulleq r7, r9, sl, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf28c │ │ │ │ + bl 0xfebcf204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, ror #20 │ │ │ │ + andlt pc, r5, sp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897ebe │ │ │ │ + addeq r7, r9, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf2e0 │ │ │ │ + bl 0xfebcf258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr sl @ │ │ │ │ + andlt pc, r5, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror #28 │ │ │ │ + strdeq r7, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf334 │ │ │ │ + bl 0xfebcf2ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl sl @ │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl lr │ │ │ │ + umulleq r7, r9, lr, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf388 │ │ │ │ + bl 0xfebcf300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31acf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, ror #19 │ │ │ │ + andlt pc, r5, pc, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr #27 │ │ │ │ + addeq r7, r9, sl, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf3dc │ │ │ │ + bl 0xfebcf354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, asr #19 │ │ │ │ + andlt pc, r5, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror #26 │ │ │ │ + strdeq r7, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf430 │ │ │ │ + bl 0xfebcf3a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r7, r9 │ │ │ │ + andlt pc, r5, fp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl sp │ │ │ │ + addeq r7, r9, r2, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf484 │ │ │ │ + bl 0xfebcf3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, ror #18 │ │ │ │ + andlt pc, r5, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr #25 │ │ │ │ + addeq r7, r9, lr, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf4d8 │ │ │ │ + bl 0xfebcf450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, asr #18 │ │ │ │ + andlt pc, r5, r7, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror ip │ │ │ │ + strdeq r7, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf52c │ │ │ │ + bl 0xfebcf4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsl r9 @ │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl ip │ │ │ │ + addeq r7, r9, r6, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf580 │ │ │ │ + bl 0xfebcf4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, ror #17 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #23 │ │ │ │ + addeq r7, r9, r2, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf5d4 │ │ │ │ + bl 0xfebcf54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, asr #17 │ │ │ │ + andlt pc, r5, r9, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror fp │ │ │ │ + strdeq r7, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf628 │ │ │ │ + bl 0xfebcf5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, fp, r8 │ │ │ │ + andlt pc, r5, pc, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #22 │ │ │ │ + addeq r7, r9, sl, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf67c │ │ │ │ + bl 0xfebcf5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, ror r8 @ │ │ │ │ + andlt pc, r5, r5, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr #21 │ │ │ │ + addeq r7, r9, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf6d0 │ │ │ │ + bl 0xfebcf648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, asr #16 │ │ │ │ + andlt pc, r5, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror sl │ │ │ │ + addeq r7, r9, r2, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf724 │ │ │ │ + bl 0xfebcf69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsl r8 @ │ │ │ │ + andlt pc, r5, r1, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr #20 │ │ │ │ + addeq r7, r9, lr, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf778 │ │ │ │ + bl 0xfebcf6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrne pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r2 │ │ │ │ + addeq r7, r9, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf7cc │ │ │ │ + bl 0xfebcf744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_usr, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, asr #31 │ │ │ │ + andlt pc, r5, sp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror r9 │ │ │ │ + addeq r7, r9, r6, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf820 │ │ │ │ + bl 0xfebcf798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, pc, pc @ │ │ │ │ + andlt pc, r5, r3, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr #18 │ │ │ │ + @ instruction: 0x008979b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf874 │ │ │ │ + bl 0xfebcf7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, ror pc @ │ │ │ │ + andlt pc, r5, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r6 │ │ │ │ + addeq r7, r9, lr, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf8c8 │ │ │ │ + bl 0xfebcf840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, asr #30 │ │ │ │ + andlt pc, r5, pc, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl #17 │ │ │ │ + addeq r7, r9, sl, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf91c │ │ │ │ + bl 0xfebcf894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsr #30 │ │ │ │ + andlt pc, r5, r5, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr #16 │ │ │ │ + @ instruction: 0x008978b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf970 │ │ │ │ + bl 0xfebcf8e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], sl │ │ │ │ + addeq r7, r9, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf9c4 │ │ │ │ + bl 0xfebcf93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, asr #29 │ │ │ │ + @ instruction: 0xb005feb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl #15 │ │ │ │ + addeq r7, r9, lr, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa18 │ │ │ │ + bl 0xfebcf990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21bcf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, lsr #29 │ │ │ │ + andlt pc, r5, r7, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr r7 │ │ │ │ + @ instruction: 0x008977ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa6c │ │ │ │ + bl 0xfebcf9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, ror lr @ │ │ │ │ + andlt pc, r5, sp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], lr │ │ │ │ + addeq r7, r9, r6, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfac0 │ │ │ │ + bl 0xfebcfa38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, asr #28 │ │ │ │ + andlt pc, r5, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl #13 │ │ │ │ + addeq r7, r9, r2, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb14 │ │ │ │ + bl 0xfebcfa8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsr #28 │ │ │ │ + andlt pc, r5, r9, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr r6 │ │ │ │ + @ instruction: 0x008976be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb68 │ │ │ │ + bl 0xfebcfae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror #11 │ │ │ │ + addeq r7, r9, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfbbc │ │ │ │ + bl 0xfebcfb34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + @ instruction: 0xb005fdb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl #11 │ │ │ │ + addeq r7, r9, r6, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc10 │ │ │ │ + bl 0xfebcfb88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, lsr #27 │ │ │ │ + andlt pc, r5, fp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr r5 │ │ │ │ + addeq r7, r9, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc64 │ │ │ │ + bl 0xfebcfbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, ror sp @ │ │ │ │ + andlt pc, r5, r1, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #9 │ │ │ │ + addeq r7, r9, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfcb8 │ │ │ │ + bl 0xfebcfc30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, asr sp @ │ │ │ │ + andlt pc, r5, r7, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r2, r4 │ │ │ │ + addeq r7, r9, sl, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd0c │ │ │ │ + bl 0xfebcfc84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsr #26 │ │ │ │ + andlt pc, r5, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr r4 │ │ │ │ + addeq r7, r9, r6, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd60 │ │ │ │ + bl 0xfebcfcd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror #7 │ │ │ │ + addeq r7, r9, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfdb4 │ │ │ │ + bl 0xfebcfd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + @ instruction: 0xb005fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r6, r3 │ │ │ │ + addeq r7, r9, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe08 │ │ │ │ + bl 0xfebcfd80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, lsr #25 │ │ │ │ + andlt pc, r5, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr #6 │ │ │ │ + addeq r7, r9, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe5c │ │ │ │ + bl 0xfebcfdd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 104), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsl #25 │ │ │ │ + andlt pc, r5, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror #5 │ │ │ │ + addeq r7, r9, r6, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfeb0 │ │ │ │ + bl 0xfebcfe28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, asr ip @ │ │ │ │ + andlt pc, r5, fp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, sl, r2 │ │ │ │ + addeq r7, r9, r2, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff04 │ │ │ │ + bl 0xfebcfe7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, lsr #24 │ │ │ │ + andlt pc, r5, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr #4 │ │ │ │ + addeq r7, r9, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff58 │ │ │ │ + bl 0xfebcfed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, lsl #24 │ │ │ │ + andlt pc, r5, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], r2 │ │ │ │ + addeq r7, r9, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcffac │ │ │ │ + bl 0xfebcff24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005fbbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, lr, r1 │ │ │ │ + addeq r7, r9, r6, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0000 │ │ │ │ + bl 0xfebcff78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, lsr #23 │ │ │ │ + mullt r5, r3, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #2 │ │ │ │ + ldrdeq r7, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0054 │ │ │ │ + bl 0xfebcffcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsl #23 │ │ │ │ + andlt pc, r5, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], r6 │ │ │ │ + addeq r7, r9, lr, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd00a8 │ │ │ │ + bl 0xfebd0020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, asr fp @ │ │ │ │ + andlt pc, r5, pc, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #1 │ │ │ │ + addeq r7, r9, sl, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd00fc │ │ │ │ + bl 0xfebd0074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsr fp @ │ │ │ │ + andlt pc, r5, r5, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr #32 │ │ │ │ + ldrdeq r7, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0150 │ │ │ │ + bl 0xfebd00c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, lsl #22 │ │ │ │ + andlt pc, r5, fp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], sl │ │ │ │ + addeq r7, r9, r2, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd01a4 │ │ │ │ + bl 0xfebd011c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r1, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsr #31 │ │ │ │ + addeq r7, r9, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd01f8 │ │ │ │ + bl 0xfebd0170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005fab3 │ │ │ │ + mullt r5, r7, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, asr pc │ │ │ │ + ldrdeq r6, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd024c │ │ │ │ + bl 0xfebd01c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsl #21 │ │ │ │ + andlt pc, r5, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], lr │ │ │ │ + addeq r6, r9, r6, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd02a0 │ │ │ │ + bl 0xfebd0218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, asr sl @ │ │ │ │ + andlt pc, r5, r3, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsr #29 │ │ │ │ + addeq r6, r9, r2, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd02f4 │ │ │ │ + bl 0xfebd026c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsr sl @ │ │ │ │ + andlt pc, r5, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, asr lr │ │ │ │ + ldrdeq r6, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0348 │ │ │ │ + bl 0xfebd02c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, lsl #20 │ │ │ │ + andlt pc, r5, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsl #28 │ │ │ │ + addeq r6, r9, sl, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd039c │ │ │ │ + bl 0xfebd0314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, ror #19 │ │ │ │ + andlt pc, r5, r5, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsr #27 │ │ │ │ + addeq r6, r9, r6, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd03f0 │ │ │ │ + bl 0xfebd0368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005f9b7 │ │ │ │ + mullt r5, fp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, asr sp │ │ │ │ + addeq r6, r9, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0444 │ │ │ │ + bl 0xfebd03bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, lsl #19 │ │ │ │ + andlt pc, r5, r1, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsl #26 │ │ │ │ + addeq r6, r9, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0498 │ │ │ │ + bl 0xfebd0410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, ror #18 │ │ │ │ + andlt pc, r5, r7, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896cb2 │ │ │ │ + addeq r6, r9, sl, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd04ec │ │ │ │ + bl 0xfebd0464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsr r9 @ │ │ │ │ + andlt pc, r5, sp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, asr ip │ │ │ │ + addeq r6, r9, r6, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0540 │ │ │ │ + bl 0xfebd04b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, lsl #18 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsl #24 │ │ │ │ + umulleq r6, r9, r2, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0594 │ │ │ │ + bl 0xfebd050c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, ror #17 │ │ │ │ + andlt pc, r5, r9, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896bb6 │ │ │ │ + addeq r6, r9, lr, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd05e8 │ │ │ │ + bl 0xfebd0560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005f8bb │ │ │ │ + mullt r5, pc, r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, ror #22 │ │ │ │ + addeq r6, r9, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd063c │ │ │ │ + bl 0xfebd05b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, r1, r8 │ │ │ │ + andlt pc, r5, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsl #22 │ │ │ │ + umulleq r6, r9, r6, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0690 │ │ │ │ + bl 0xfebd0608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, ror #16 │ │ │ │ + andlt pc, r5, fp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896aba │ │ │ │ + addeq r6, r9, r2, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd06e4 │ │ │ │ + bl 0xfebd065c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, lsr r8 @ │ │ │ │ + andlt pc, r5, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, ror #20 │ │ │ │ + addeq r6, r9, lr, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0738 │ │ │ │ + bl 0xfebd06b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, lsl r8 @ │ │ │ │ + @ instruction: 0xf0a96808 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsl sl │ │ │ │ + umulleq r6, r9, sl, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd078c │ │ │ │ + bl 0xfebd0704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0a96808 │ │ │ │ - andlt pc, r5, r9, ror #31 │ │ │ │ + andlt pc, r5, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008969be │ │ │ │ + addeq r6, r9, r6, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd07e0 │ │ │ │ + bl 0xfebd0758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0a96808 │ │ │ │ - @ instruction: 0xb005ffbf │ │ │ │ + andlt pc, r5, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, ror #18 │ │ │ │ + strdeq r6, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0834 │ │ │ │ + bl 0xfebd07ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0a96808 │ │ │ │ - mullt r5, r5, pc @ │ │ │ │ + andlt pc, r5, r9, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsl r9 │ │ │ │ + umulleq r6, r9, lr, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0888 │ │ │ │ + bl 0xfebd0800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0a96808 │ │ │ │ - andlt pc, r5, fp, ror #30 │ │ │ │ + andlt pc, r5, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, asr #17 │ │ │ │ + addeq r6, r9, sl, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd08dc │ │ │ │ + bl 0xfebd0854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - stc2 0, cr15, [r0], {169} @ 0xa9 │ │ │ │ + stc2l 0, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a96808 │ │ │ │ - andlt pc, r4, r7, lsr pc @ │ │ │ │ + andlt pc, r4, fp, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r6, r9, r2, asr r8 │ │ │ │ + ldrdeq r6, [r9], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0944 │ │ │ │ + bl 0xfebd08bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - mcrr2 0, 10, pc, ip, cr9 @ │ │ │ │ + ldc2 0, cr15, [r0], #-676 @ 0xfffffd5c │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a96808 │ │ │ │ - andlt pc, r4, r3, lsl #30 │ │ │ │ + andlt pc, r4, r7, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r6, r9, sl, ror #15 │ │ │ │ + addeq r6, r9, r2, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd09ac │ │ │ │ + bl 0xfebd0924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr10, cr9, {5} │ │ │ │ + cdp2 0, 8, cr15, cr14, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r9, lr, r7 │ │ │ │ + addeq r6, r9, r6, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0a00 │ │ │ │ + bl 0xfebd0978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 8, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 0, 6, cr15, cr4, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, asr #14 │ │ │ │ + ldrdeq r6, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0a54 │ │ │ │ + bl 0xfebd09cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 5, cr15, cr6, cr9, {5} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], r6 @ │ │ │ │ + addeq r6, r9, lr, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0aa8 │ │ │ │ + bl 0xfebd0a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 0, 1, cr15, cr0, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsr #13 │ │ │ │ + addeq r6, r9, sl, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0afc │ │ │ │ + bl 0xfebd0a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 0, cr15, cr2, cr9, {5} │ │ │ │ + stc2l 0, cr15, [r6, #676]! @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, asr #12 │ │ │ │ + ldrdeq r6, [r9], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0b50 │ │ │ │ + bl 0xfebd0ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r8, #676] @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [ip, #676]! @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], sl │ │ │ │ + addeq r6, r9, r2, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0ba4 │ │ │ │ + bl 0xfebd0b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [r2, #676] @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, lsr #11 │ │ │ │ + addeq r6, r9, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0bf8 │ │ │ │ + bl 0xfebd0b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4, #676] @ 0x2a4 │ │ │ │ + stc2l 0, cr15, [r8, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, asr r5 │ │ │ │ + ldrdeq r6, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c4c │ │ │ │ + bl 0xfebd0bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl, #-676] @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [lr, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], lr │ │ │ │ + addeq r6, r9, r6, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0ca0 │ │ │ │ + bl 0xfebd0c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r0, #-676]! @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [r4, #-676] @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsr #9 │ │ │ │ + addeq r6, r9, r2, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0cf4 │ │ │ │ + bl 0xfebd0c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6, #-676] @ 0xfffffd5c │ │ │ │ + stc2l 0, cr15, [sl], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, asr r4 │ │ │ │ + ldrdeq r6, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d48 │ │ │ │ + bl 0xfebd0cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip], {169} @ 0xa9 │ │ │ │ + stc2l 0, cr15, [r0], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsl #8 │ │ │ │ + addeq r6, r9, sl, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d9c │ │ │ │ + bl 0xfebd0d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2], #676 @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [r6], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, lsr #7 │ │ │ │ + addeq r6, r9, r6, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0df0 │ │ │ │ + bl 0xfebd0d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8], {169} @ 0xa9 │ │ │ │ + stc2l 0, cr15, [ip], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, asr r3 │ │ │ │ + addeq r6, r9, r2, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e44 │ │ │ │ + bl 0xfebd0dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, lr, cr9 @ │ │ │ │ + mcrr2 0, 10, pc, r2, cr9 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, lsl #6 │ │ │ │ + addeq r6, r9, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e98 │ │ │ │ + bl 0xfebd0e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [r8], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008962b2 │ │ │ │ + addeq r6, r9, sl, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0eec │ │ │ │ + bl 0xfebd0e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], {169} @ 0xa9 │ │ │ │ + blx 0xffc35f3e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, asr r2 │ │ │ │ + addeq r6, r9, r6, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f40 │ │ │ │ + bl 0xfebd0eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff8b601a │ │ │ │ + blx 0xff1b5f92 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsl #4 │ │ │ │ + umulleq r6, r9, r2, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f94 │ │ │ │ + bl 0xfebd0f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfee3606e │ │ │ │ + blx 0xfe735fe6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008961b6 │ │ │ │ + addeq r6, r9, lr, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0fe8 │ │ │ │ + bl 0xfebd0f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe3b60c2 │ │ │ │ + blx 0x1cb603a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, ror #2 │ │ │ │ + addeq r6, r9, sl, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd103c │ │ │ │ + bl 0xfebd0fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1936116 │ │ │ │ + blx 0x123608e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, lsl #2 │ │ │ │ + umulleq r6, r9, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1090 │ │ │ │ + bl 0xfebd1008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xeb616a │ │ │ │ + blx 0x7b60e2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strheq r6, [r9], sl │ │ │ │ + addeq r6, r9, r2, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd10e4 │ │ │ │ + bl 0xfebd105c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x4361be │ │ │ │ + blx 0xffd36134 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, rrx │ │ │ │ + addeq r6, r9, lr, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1138 │ │ │ │ + bl 0xfebd10b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff9b6210 │ │ │ │ + blx 0xff2b6188 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsl r0 │ │ │ │ + umulleq r6, r9, sl, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd118c │ │ │ │ + bl 0xfebd1104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfef36264 │ │ │ │ + blx 0xfe8361dc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00895fbe │ │ │ │ + addeq r6, r9, r6, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd11e0 │ │ │ │ + bl 0xfebd1158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe4b62b8 │ │ │ │ + blx 0x1db6230 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #30 │ │ │ │ + strdeq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1234 │ │ │ │ + bl 0xfebd11ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1a3630c │ │ │ │ + blx 0x1336284 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl pc │ │ │ │ + umulleq r5, r9, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1288 │ │ │ │ + bl 0xfebd1200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfb6360 │ │ │ │ + blx 0x8b62d8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #29 │ │ │ │ + addeq r5, r9, sl, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd12dc │ │ │ │ + bl 0xfebd1254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x5363b4 │ │ │ │ + @ instruction: 0xf9f6f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror #28 │ │ │ │ + strdeq r5, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1330 │ │ │ │ + bl 0xfebd12a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e8f0a9 │ │ │ │ + @ instruction: 0xf9ccf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl lr │ │ │ │ + addeq r5, r9, r2, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1384 │ │ │ │ + bl 0xfebd12fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9bef0a9 │ │ │ │ + @ instruction: 0xf9a2f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr #27 │ │ │ │ + addeq r5, r9, lr, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd13d8 │ │ │ │ + bl 0xfebd1350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf994f0a9 │ │ │ │ + @ instruction: 0xf978f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror sp │ │ │ │ + strdeq r5, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd142c │ │ │ │ + bl 0xfebd13a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf96af0a9 │ │ │ │ + @ instruction: 0xf94ef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl sp │ │ │ │ + addeq r5, r9, r6, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1480 │ │ │ │ + bl 0xfebd13f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf940f0a9 │ │ │ │ + @ instruction: 0xf924f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr #25 │ │ │ │ + addeq r5, r9, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd14d4 │ │ │ │ + bl 0xfebd144c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf916f0a9 │ │ │ │ + @ instruction: 0xf8faf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror ip │ │ │ │ + strdeq r5, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1528 │ │ │ │ + bl 0xfebd14a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8ecf0a9 │ │ │ │ + @ instruction: 0xf8d0f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr #24 │ │ │ │ + addeq r5, r9, sl, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd157c │ │ │ │ + bl 0xfebd14f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8c2f0a9 │ │ │ │ + @ instruction: 0xf8a6f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #23 │ │ │ │ + addeq r5, r9, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd15d0 │ │ │ │ + bl 0xfebd1548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf898f0a9 │ │ │ │ + @ instruction: 0xf87cf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror fp │ │ │ │ + addeq r5, r9, r2, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1624 │ │ │ │ + bl 0xfebd159c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf86ef0a9 │ │ │ │ + @ instruction: 0xf852f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #22 │ │ │ │ + addeq r5, r9, lr, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1678 │ │ │ │ + bl 0xfebd15f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf844f0a9 │ │ │ │ + @ instruction: 0xf828f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r2 │ │ │ │ + addeq r5, r9, sl, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd16cc │ │ │ │ + bl 0xfebd1644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf81af0a9 │ │ │ │ + @ instruction: 0xfffef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror sl │ │ │ │ + addeq r5, r9, r6, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1720 │ │ │ │ + bl 0xfebd1698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c02cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfff0f0a8 │ │ │ │ + @ instruction: 0xffd4f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr #20 │ │ │ │ + @ instruction: 0x00895ab2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1774 │ │ │ │ + bl 0xfebd16ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c03cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffc6f0a8 │ │ │ │ + @ instruction: 0xffaaf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r6 │ │ │ │ + addeq r5, r9, lr, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd17c8 │ │ │ │ + bl 0xfebd1740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff9cf0a8 │ │ │ │ + @ instruction: 0xff80f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl #19 │ │ │ │ + addeq r5, r9, sl, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd181c │ │ │ │ + bl 0xfebd1794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff72f0a8 │ │ │ │ + @ instruction: 0xff56f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr #18 │ │ │ │ + @ instruction: 0x008959b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1870 │ │ │ │ + bl 0xfebd17e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff48f0a8 │ │ │ │ + @ instruction: 0xff2cf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], sl │ │ │ │ + addeq r5, r9, r2, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd18c4 │ │ │ │ + bl 0xfebd183c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff1ef0a8 │ │ │ │ + @ instruction: 0xff02f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl #17 │ │ │ │ + addeq r5, r9, lr, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1918 │ │ │ │ + bl 0xfebd1890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr r8 │ │ │ │ + @ instruction: 0x008958ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd196c │ │ │ │ + bl 0xfebd18e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 0, 10, cr15, cr14, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], lr │ │ │ │ + addeq r5, r9, r6, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd19c0 │ │ │ │ + bl 0xfebd1938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr0, cr8, {5} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl #15 │ │ │ │ + addeq r5, r9, r2, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a14 │ │ │ │ + bl 0xfebd198c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr6, cr8, {5} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr r7 │ │ │ │ + @ instruction: 0x008957be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a68 │ │ │ │ + bl 0xfebd19e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror #13 │ │ │ │ + addeq r5, r9, sl, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1abc │ │ │ │ + bl 0xfebd1a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 0, 0, cr15, cr6, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl #13 │ │ │ │ + addeq r5, r9, r6, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b10 │ │ │ │ + bl 0xfebd1a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r8, #672]! @ 0x2a0 │ │ │ │ + ldc2l 0, cr15, [ip, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr r6 │ │ │ │ + addeq r5, r9, r2, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b64 │ │ │ │ + bl 0xfebd1adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [lr, #672] @ 0x2a0 │ │ │ │ + ldc2 0, cr15, [r2, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror #11 │ │ │ │ + addeq r5, r9, lr, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1bb8 │ │ │ │ + bl 0xfebd1b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4, #672]! @ 0x2a0 │ │ │ │ + stc2 0, cr15, [r8, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r2, r5 │ │ │ │ + addeq r5, r9, sl, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c0c │ │ │ │ + bl 0xfebd1b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2l 0, cr15, [lr, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr r5 │ │ │ │ + addeq r5, r9, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c60 │ │ │ │ + bl 0xfebd1bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0, #-672] @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [r4, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #9 │ │ │ │ + addeq r5, r9, r2, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1cb4 │ │ │ │ + bl 0xfebd1c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6, #-672]! @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [sl, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r6, r4 │ │ │ │ + addeq r5, r9, lr, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d08 │ │ │ │ + bl 0xfebd1c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip], #672 @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [r0], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #8 │ │ │ │ + addeq r5, r9, sl, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d5c │ │ │ │ + bl 0xfebd1cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2], {168} @ 0xa8 │ │ │ │ + ldc2 0, cr15, [r6], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror #7 │ │ │ │ + addeq r5, r9, r6, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1db0 │ │ │ │ + bl 0xfebd1d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8], #672 @ 0x2a0 │ │ │ │ + stc2 0, cr15, [ip], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, sl, r3 │ │ │ │ + addeq r5, r9, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e04 │ │ │ │ + bl 0xfebd1d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr], #-672 @ 0xfffffd60 │ │ │ │ + stc2l 0, cr15, [r2], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr #6 │ │ │ │ + addeq r5, r9, lr, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e58 │ │ │ │ + bl 0xfebd1dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, r4, cr8 @ │ │ │ │ + ldc2 0, cr15, [r8], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], r2 │ │ │ │ + addeq r5, r9, sl, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1eac │ │ │ │ + bl 0xfebd1e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], #-672 @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [lr], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, lr, r2 │ │ │ │ + addeq r5, r9, r6, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f00 │ │ │ │ + bl 0xfebd1e78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], {168} @ 0xa8 │ │ │ │ + blx 0xff9b6f4e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr #4 │ │ │ │ + ldrdeq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f54 │ │ │ │ + bl 0xfebd1ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff63702a │ │ │ │ + blx 0xfef36fa2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], r6 │ │ │ │ + addeq r5, r9, lr, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1fa8 │ │ │ │ + bl 0xfebd1f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfebb707e │ │ │ │ + blx 0xfe4b6ff6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr #3 │ │ │ │ + addeq r5, r9, sl, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ffc │ │ │ │ + bl 0xfebd1f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe1370d2 │ │ │ │ + blx 0x1a3704a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #2 │ │ │ │ + ldrdeq r5, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2050 │ │ │ │ + bl 0xfebd1fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x16b7126 │ │ │ │ + blx 0xfb709e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], sl │ │ │ │ + addeq r5, r9, r2, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd20a4 │ │ │ │ + bl 0xfebd201c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xc3717a │ │ │ │ + blx 0x5370f2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #1 │ │ │ │ + addeq r5, r9, lr, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd20f8 │ │ │ │ + bl 0xfebd2070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1b71ce │ │ │ │ + blx 0xffab7144 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr r0 │ │ │ │ + ldrdeq r5, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd214c │ │ │ │ + bl 0xfebd20c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff737220 │ │ │ │ + blx 0xff037198 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], lr │ │ │ │ + addeq r5, r9, r6, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd21a0 │ │ │ │ + bl 0xfebd2118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfecb7274 │ │ │ │ + blx 0xfe5b71ec │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #31 │ │ │ │ + addeq r5, r9, r2, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd21f4 │ │ │ │ + bl 0xfebd216c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe2372c8 │ │ │ │ + blx 0x1b37240 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr pc │ │ │ │ + ldrdeq r4, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2248 │ │ │ │ + bl 0xfebd21c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c04cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x17b731c │ │ │ │ + blx 0x10b7294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #30 │ │ │ │ + addeq r4, r9, sl, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd229c │ │ │ │ + bl 0xfebd2214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xd37370 │ │ │ │ + blx 0x6372e8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #29 │ │ │ │ + addeq r4, r9, r6, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd22f0 │ │ │ │ + bl 0xfebd2268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x2b73c4 │ │ │ │ + @ instruction: 0xf9ecf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr lr │ │ │ │ + addeq r4, r9, r2, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2344 │ │ │ │ + bl 0xfebd22bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9def0a8 │ │ │ │ + @ instruction: 0xf9c2f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl #28 │ │ │ │ + addeq r4, r9, lr, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2398 │ │ │ │ + bl 0xfebd2310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9b4f0a8 │ │ │ │ + @ instruction: 0xf998f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894db2 │ │ │ │ + addeq r4, r9, sl, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd23ec │ │ │ │ + bl 0xfebd2364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf98af0a8 │ │ │ │ + @ instruction: 0xf96ef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr sp │ │ │ │ + addeq r4, r9, r6, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2440 │ │ │ │ + bl 0xfebd23b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf960f0a8 │ │ │ │ + @ instruction: 0xf944f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl #26 │ │ │ │ + umulleq r4, r9, r2, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2494 │ │ │ │ + bl 0xfebd240c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf936f0a8 │ │ │ │ + @ instruction: 0xf91af0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894cb6 │ │ │ │ + addeq r4, r9, lr, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd24e8 │ │ │ │ + bl 0xfebd2460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf90cf0a8 │ │ │ │ + @ instruction: 0xf8f0f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror #24 │ │ │ │ + addeq r4, r9, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd253c │ │ │ │ + bl 0xfebd24b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e2f0a8 │ │ │ │ + @ instruction: 0xf8c6f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl #24 │ │ │ │ + umulleq r4, r9, r6, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2590 │ │ │ │ + bl 0xfebd2508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8b8f0a8 │ │ │ │ + @ instruction: 0xf89cf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894bba │ │ │ │ + addeq r4, r9, r2, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd25e4 │ │ │ │ + bl 0xfebd255c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf88ef0a8 │ │ │ │ + @ instruction: 0xf872f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror #22 │ │ │ │ + addeq r4, r9, lr, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2638 │ │ │ │ + bl 0xfebd25b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf864f0a8 │ │ │ │ + @ instruction: 0xf848f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl fp │ │ │ │ + umulleq r4, r9, sl, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd268c │ │ │ │ + bl 0xfebd2604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf83af0a8 │ │ │ │ + @ instruction: 0xf81ef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894abe │ │ │ │ + addeq r4, r9, r6, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd26e0 │ │ │ │ + bl 0xfebd2658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf810f0a8 │ │ │ │ + @ instruction: 0xfff4f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror #20 │ │ │ │ + strdeq r4, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2734 │ │ │ │ + bl 0xfebd26ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffe6f0a7 │ │ │ │ + @ instruction: 0xffcaf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl sl │ │ │ │ + umulleq r4, r9, lr, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2788 │ │ │ │ + bl 0xfebd2700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffbcf0a7 │ │ │ │ + @ instruction: 0xffa0f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr #19 │ │ │ │ + addeq r4, r9, sl, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd27dc │ │ │ │ + bl 0xfebd2754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff92f0a7 │ │ │ │ + @ instruction: 0xff76f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror #18 │ │ │ │ + strdeq r4, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2830 │ │ │ │ + bl 0xfebd27a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff68f0a7 │ │ │ │ + @ instruction: 0xff4cf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl r9 │ │ │ │ + addeq r4, r9, r2, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2884 │ │ │ │ + bl 0xfebd27fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff3ef0a7 │ │ │ │ + @ instruction: 0xff22f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr #17 │ │ │ │ + addeq r4, r9, lr, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd28d8 │ │ │ │ + bl 0xfebd2850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff14f0a7 │ │ │ │ + cdp2 0, 15, cr15, cr8, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror r8 │ │ │ │ + strdeq r4, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd292c │ │ │ │ + bl 0xfebd28a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 14, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 0, 12, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl r8 │ │ │ │ + addeq r4, r9, r6, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2980 │ │ │ │ + bl 0xfebd28f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 10, cr15, cr4, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr #15 │ │ │ │ + addeq r4, r9, r2, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd29d4 │ │ │ │ + bl 0xfebd294c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 9, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 0, 7, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror r7 │ │ │ │ + strdeq r4, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a28 │ │ │ │ + bl 0xfebd29a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 6, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr #14 │ │ │ │ + addeq r4, r9, sl, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a7c │ │ │ │ + bl 0xfebd29f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr #13 │ │ │ │ + addeq r4, r9, r6, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2ad0 │ │ │ │ + bl 0xfebd2a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr8, cr7, {5} │ │ │ │ + ldc2l 0, cr15, [ip, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror r6 │ │ │ │ + addeq r4, r9, r2, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b24 │ │ │ │ + bl 0xfebd2a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [lr, #668]! @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r2, #668] @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr #12 │ │ │ │ + addeq r4, r9, lr, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b78 │ │ │ │ + bl 0xfebd2af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r4, #668] @ 0x29c │ │ │ │ + stc2 0, cr15, [r8, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r2 │ │ │ │ + addeq r4, r9, sl, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2bcc │ │ │ │ + bl 0xfebd2b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [sl, #668] @ 0x29c │ │ │ │ + ldc2l 0, cr15, [lr, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror r5 │ │ │ │ + addeq r4, r9, r6, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c20 │ │ │ │ + bl 0xfebd2b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2l 0, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #10 │ │ │ │ + @ instruction: 0x008945b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c74 │ │ │ │ + bl 0xfebd2bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [sl, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r6 │ │ │ │ + addeq r4, r9, lr, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2cc8 │ │ │ │ + bl 0xfebd2c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [ip, #-668] @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [r0, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #9 │ │ │ │ + addeq r4, r9, sl, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d1c │ │ │ │ + bl 0xfebd2c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2], #668 @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r6], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #8 │ │ │ │ + @ instruction: 0x008944b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d70 │ │ │ │ + bl 0xfebd2ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [ip], #668 @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], sl │ │ │ │ + addeq r4, r9, r2, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2dc4 │ │ │ │ + bl 0xfebd2d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl #7 │ │ │ │ + addeq r4, r9, lr, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e18 │ │ │ │ + bl 0xfebd2d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ + mrrc2 0, 10, pc, r8, cr7 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr r3 │ │ │ │ + @ instruction: 0x008943ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e6c │ │ │ │ + bl 0xfebd2de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 10, pc, sl, cr7 @ │ │ │ │ + stc2 0, cr15, [lr], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], lr │ │ │ │ + addeq r4, r9, r6, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2ec0 │ │ │ │ + bl 0xfebd2e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [r4], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl #5 │ │ │ │ + addeq r4, r9, r2, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f14 │ │ │ │ + bl 0xfebd2e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffe37fe6 │ │ │ │ + blx 0xff737f5e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr r2 │ │ │ │ + @ instruction: 0x008942be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f68 │ │ │ │ + bl 0xfebd2ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff3b803a │ │ │ │ + blx 0xfecb7fb2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror #3 │ │ │ │ + addeq r4, r9, sl, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2fbc │ │ │ │ + bl 0xfebd2f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe93808e │ │ │ │ + blx 0xfe238006 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl #3 │ │ │ │ + addeq r4, r9, r6, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3010 │ │ │ │ + bl 0xfebd2f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1eb80e2 │ │ │ │ + blx 0x17b805a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr r1 │ │ │ │ + addeq r4, r9, r2, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3064 │ │ │ │ + bl 0xfebd2fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1438136 │ │ │ │ + blx 0xd380ae │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror #1 │ │ │ │ + addeq r4, r9, lr, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd30b8 │ │ │ │ + bl 0xfebd3030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x9b818a │ │ │ │ + blx 0x2b8102 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, r2, r0 │ │ │ │ + addeq r4, r9, sl, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd310c │ │ │ │ + bl 0xfebd3084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfff381dc │ │ │ │ + blx 0xff838154 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr r0 │ │ │ │ + addeq r4, r9, r6, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3160 │ │ │ │ + bl 0xfebd30d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff4b8230 │ │ │ │ + blx 0xfedb81a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, ror #31 │ │ │ │ + addeq r4, r9, r2, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd31b4 │ │ │ │ + bl 0xfebd312c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfea38284 │ │ │ │ + blx 0xfe3381fc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, r6, pc @ │ │ │ │ + addeq r4, r9, lr, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3208 │ │ │ │ + bl 0xfebd3180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1fb82d8 │ │ │ │ + blx 0x18b8250 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr #30 │ │ │ │ + addeq r3, r9, sl, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd325c │ │ │ │ + bl 0xfebd31d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x153832c │ │ │ │ + blx 0xe382a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, ror #29 │ │ │ │ + addeq r3, r9, r6, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd32b0 │ │ │ │ + bl 0xfebd3228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xab8380 │ │ │ │ + blx 0x3b82f8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, sl, lr │ │ │ │ + addeq r3, r9, r2, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3304 │ │ │ │ + bl 0xfebd327c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9fef0a7 │ │ │ │ + @ instruction: 0xf9e2f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr #28 │ │ │ │ + addeq r3, r9, lr, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3358 │ │ │ │ + bl 0xfebd32d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9d4f0a7 │ │ │ │ + @ instruction: 0xf9b8f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], r2 │ │ │ │ + addeq r3, r9, sl, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd33ac │ │ │ │ + bl 0xfebd3324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9aaf0a7 │ │ │ │ + @ instruction: 0xf98ef0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, lr, sp │ │ │ │ + addeq r3, r9, r6, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3400 │ │ │ │ + bl 0xfebd3378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf980f0a7 │ │ │ │ + @ instruction: 0xf964f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr #26 │ │ │ │ + ldrdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3454 │ │ │ │ + bl 0xfebd33cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf956f0a7 │ │ │ │ + @ instruction: 0xf93af0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], r6 │ │ │ │ + addeq r3, r9, lr, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd34a8 │ │ │ │ + bl 0xfebd3420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf92cf0a7 │ │ │ │ + @ instruction: 0xf910f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsr #25 │ │ │ │ + addeq r3, r9, sl, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd34fc │ │ │ │ + bl 0xfebd3474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf902f0a7 │ │ │ │ + @ instruction: 0xf8e6f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr #24 │ │ │ │ + ldrdeq r3, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3550 │ │ │ │ + bl 0xfebd34c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8d8f0a7 │ │ │ │ + @ instruction: 0xf8bcf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], sl │ │ │ │ + addeq r3, r9, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd35a4 │ │ │ │ + bl 0xfebd351c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8aef0a7 │ │ │ │ + @ instruction: 0xf892f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsr #23 │ │ │ │ + addeq r3, r9, lr, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd35f8 │ │ │ │ + bl 0xfebd3570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf884f0a7 │ │ │ │ + @ instruction: 0xf868f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr fp │ │ │ │ + ldrdeq r3, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd364c │ │ │ │ + bl 0xfebd35c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf85af0a7 │ │ │ │ + @ instruction: 0xf83ef0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], lr │ │ │ │ + addeq r3, r9, r6, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd36a0 │ │ │ │ + bl 0xfebd3618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf830f0a7 │ │ │ │ + @ instruction: 0xf814f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsr #21 │ │ │ │ + addeq r3, r9, r2, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd36f4 │ │ │ │ + bl 0xfebd366c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf806f0a7 │ │ │ │ + @ instruction: 0xffeaf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr sl │ │ │ │ + ldrdeq r3, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3748 │ │ │ │ + bl 0xfebd36c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffdcf0a6 │ │ │ │ + @ instruction: 0xffc0f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsl #20 │ │ │ │ + addeq r3, r9, sl, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd379c │ │ │ │ + bl 0xfebd3714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffb2f0a6 │ │ │ │ + @ instruction: 0xff96f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsr #19 │ │ │ │ + addeq r3, r9, r6, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd37f0 │ │ │ │ + bl 0xfebd3768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff88f0a6 │ │ │ │ + @ instruction: 0xff6cf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr r9 │ │ │ │ + addeq r3, r9, r2, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3844 │ │ │ │ + bl 0xfebd37bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff5ef0a6 │ │ │ │ + @ instruction: 0xff42f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsl #18 │ │ │ │ + addeq r3, r9, lr, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3898 │ │ │ │ + bl 0xfebd3810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff34f0a6 │ │ │ │ + @ instruction: 0xff18f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008938b2 │ │ │ │ + addeq r3, r9, sl, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd38ec │ │ │ │ + bl 0xfebd3864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff0af0a6 │ │ │ │ + cdp2 0, 14, cr15, cr14, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr r8 │ │ │ │ + addeq r3, r9, r6, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3940 │ │ │ │ + bl 0xfebd38b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 14, cr15, cr0, cr6, {5} │ │ │ │ + cdp2 0, 12, cr15, cr4, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsl #16 │ │ │ │ + umulleq r3, r9, r2, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3994 │ │ │ │ + bl 0xfebd390c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 11, cr15, cr6, cr6, {5} │ │ │ │ + cdp2 0, 9, cr15, cr10, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008937b6 │ │ │ │ + addeq r3, r9, lr, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd39e8 │ │ │ │ + bl 0xfebd3960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 8, cr15, cr12, cr6, {5} │ │ │ │ + cdp2 0, 7, cr15, cr0, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, ror #14 │ │ │ │ + addeq r3, r9, sl, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a3c │ │ │ │ + bl 0xfebd39b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 6, cr15, cr2, cr6, {5} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsl #14 │ │ │ │ + umulleq r3, r9, r6, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3a90 │ │ │ │ + bl 0xfebd3a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsr lr @ │ │ │ │ + andlt pc, r3, pc, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008936ba │ │ │ │ + addeq r3, r9, r2, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ae0 │ │ │ │ + bl 0xfebd3a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsl lr @ │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror #12 │ │ │ │ + strdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3b30 │ │ │ │ + bl 0xfebd3aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, ror #27 │ │ │ │ + andlt pc, r3, pc, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl r6 │ │ │ │ + addeq r3, r9, r2, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3b80 │ │ │ │ + bl 0xfebd3af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, asr #27 │ │ │ │ + andlt pc, r3, r7, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr #11 │ │ │ │ + addeq r3, r9, r2, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3bd0 │ │ │ │ + bl 0xfebd3b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q0, d24 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - mullt r3, fp, sp │ │ │ │ + andlt pc, r3, pc, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror r5 │ │ │ │ + addeq r3, r9, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3c20 │ │ │ │ + bl 0xfebd3b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, ror sp @ │ │ │ │ + andlt pc, r3, r7, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr #10 │ │ │ │ + @ instruction: 0x008935b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3c70 │ │ │ │ + bl 0xfebd3be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, asr #26 │ │ │ │ + andlt pc, r3, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r3, [r9], sl │ │ │ │ + addeq r3, r9, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3cc0 │ │ │ │ + bl 0xfebd3c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsr #26 │ │ │ │ + andlt pc, r3, r7, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl #9 │ │ │ │ + addeq r3, r9, r2, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d10 │ │ │ │ + bl 0xfebd3c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr r4 │ │ │ │ + addeq r3, r9, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d60 │ │ │ │ + bl 0xfebd3cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + @ instruction: 0xb003fcb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror #7 │ │ │ │ + addeq r3, r9, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3db0 │ │ │ │ + bl 0xfebd3d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsr #25 │ │ │ │ + andlt pc, r3, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r3, r9, sl, r3 │ │ │ │ + addeq r3, r9, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e00 │ │ │ │ + bl 0xfebd3d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsl #25 │ │ │ │ + andlt pc, r3, r7, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr #6 │ │ │ │ + ldrdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e50 │ │ │ │ + bl 0xfebd3dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, asr ip @ │ │ │ │ + andlt pc, r3, pc, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r3, [r9], sl │ │ │ │ + addeq r3, r9, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ea0 │ │ │ │ + bl 0xfebd3e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsr ip @ │ │ │ │ + andlt pc, r3, r7, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr #5 │ │ │ │ + addeq r3, r9, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ef0 │ │ │ │ + bl 0xfebd3e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsl #24 │ │ │ │ + andlt pc, r3, pc, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr r2 │ │ │ │ + addeq r3, r9, r2, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f40 │ │ │ │ + bl 0xfebd3eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, ror #23 │ │ │ │ + andlt pc, r3, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl #4 │ │ │ │ + umulleq r3, r9, r2, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f90 │ │ │ │ + bl 0xfebd3f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - @ instruction: 0xb003fbbb │ │ │ │ + mullt r3, pc, fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008931ba │ │ │ │ + addeq r3, r9, r2, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3fe0 │ │ │ │ + bl 0xfebd3f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - mullt r3, r3, fp │ │ │ │ + andlt pc, r3, r7, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror #2 │ │ │ │ + strdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4030 │ │ │ │ + bl 0xfebd3fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d19, d4, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, ror #22 │ │ │ │ + andlt pc, r3, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl r1 │ │ │ │ + addeq r3, r9, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4080 │ │ │ │ + bl 0xfebd3ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, asr #22 │ │ │ │ + andlt pc, r3, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr #1 │ │ │ │ + addeq r3, r9, r2, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd40d0 │ │ │ │ + bl 0xfebd4048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsl fp @ │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror r0 │ │ │ │ + addeq r3, r9, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4120 │ │ │ │ + bl 0xfebd4098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr #32 │ │ │ │ + strheq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4170 │ │ │ │ + bl 0xfebd40e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, asr #21 │ │ │ │ + andlt pc, r3, pc, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r2, [r9], sl │ │ │ │ + addeq r3, r9, r2, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd41c0 │ │ │ │ + bl 0xfebd4138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsr #21 │ │ │ │ + andlt pc, r3, r7, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsl #31 │ │ │ │ + addeq r3, r9, r2, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4210 │ │ │ │ + bl 0xfebd4188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, ror sl @ │ │ │ │ + andlt pc, r3, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsr pc │ │ │ │ + addeq r2, r9, r2, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4260 │ │ │ │ + bl 0xfebd41d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, asr sl @ │ │ │ │ + andlt pc, r3, r7, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, ror #29 │ │ │ │ + addeq r2, r9, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd42b0 │ │ │ │ + bl 0xfebd4228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsr #20 │ │ │ │ + andlt pc, r3, pc, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r2, r9, sl, lr │ │ │ │ + addeq r2, r9, r2, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4300 │ │ │ │ + bl 0xfebd4278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsl #20 │ │ │ │ + andlt pc, r3, r7, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, asr #28 │ │ │ │ + ldrdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4350 │ │ │ │ + bl 0xfebd42c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + @ instruction: 0xb003f9bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd43a0 │ │ │ │ + bl 0xfebd4318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - @ instruction: 0xb003f9b3 │ │ │ │ + mullt r3, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsr #27 │ │ │ │ + addeq r2, r9, r2, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd43f0 │ │ │ │ + bl 0xfebd4368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsl #19 │ │ │ │ + andlt pc, r3, pc, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, asr sp │ │ │ │ + addeq r2, r9, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4440 │ │ │ │ + bl 0xfebd43b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, ror #18 │ │ │ │ + andlt pc, r3, r7, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsl #26 │ │ │ │ + umulleq r2, r9, r2, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4490 │ │ │ │ + bl 0xfebd4408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf938f0a6 │ │ │ │ + @ instruction: 0xf91cf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00892cba │ │ │ │ + addeq r2, r9, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd44e4 │ │ │ │ + bl 0xfebd445c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf90ef0a6 │ │ │ │ + @ instruction: 0xf8f2f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror #24 │ │ │ │ + addeq r2, r9, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4538 │ │ │ │ + bl 0xfebd44b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e4f0a6 │ │ │ │ + @ instruction: 0xf8c8f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsl ip │ │ │ │ + umulleq r2, r9, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd458c │ │ │ │ + bl 0xfebd4504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8baf0a6 │ │ │ │ + @ instruction: 0xf89ef0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00892bbe │ │ │ │ + addeq r2, r9, r6, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd45e0 │ │ │ │ + bl 0xfebd4558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf890f0a6 │ │ │ │ + @ instruction: 0xf874f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror #22 │ │ │ │ + strdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4634 │ │ │ │ + bl 0xfebd45ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf866f0a6 │ │ │ │ + @ instruction: 0xf84af0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl fp │ │ │ │ + umulleq r2, r9, lr, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4688 │ │ │ │ + bl 0xfebd4600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf83cf0a6 │ │ │ │ + @ instruction: 0xf820f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, asr #21 │ │ │ │ + addeq r2, r9, sl, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd46dc │ │ │ │ + bl 0xfebd4654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf812f0a6 │ │ │ │ + @ instruction: 0xfff6f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror #20 │ │ │ │ + strdeq r2, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4730 │ │ │ │ + bl 0xfebd46a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffe8f0a5 │ │ │ │ + @ instruction: 0xffccf0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl sl │ │ │ │ + addeq r2, r9, r2, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4784 │ │ │ │ + bl 0xfebd46fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffbef0a5 │ │ │ │ + @ instruction: 0xffa2f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, asr #19 │ │ │ │ + addeq r2, r9, lr, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd47d8 │ │ │ │ + bl 0xfebd4750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff94f0a5 │ │ │ │ + @ instruction: 0xff78f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, ror r9 │ │ │ │ + strdeq r2, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd482c │ │ │ │ + bl 0xfebd47a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff6af0a5 │ │ │ │ + @ instruction: 0xff4ef0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsl r9 │ │ │ │ + addeq r2, r9, r6, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4880 │ │ │ │ + bl 0xfebd47f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff40f0a5 │ │ │ │ + @ instruction: 0xff24f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, asr #17 │ │ │ │ + addeq r2, r9, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd48d4 │ │ │ │ + bl 0xfebd484c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff16f0a5 │ │ │ │ + cdp2 0, 15, cr15, cr10, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror r8 │ │ │ │ + strdeq r2, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4928 │ │ │ │ + bl 0xfebd48a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 14, cr15, cr12, cr5, {5} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr #16 │ │ │ │ + addeq r2, r9, sl, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd497c │ │ │ │ + bl 0xfebd48f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr2, cr5, {5} │ │ │ │ + cdp2 0, 10, cr15, cr6, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, asr #15 │ │ │ │ + addeq r2, r9, r6, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd49d0 │ │ │ │ + bl 0xfebd4948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 9, cr15, cr8, cr5, {5} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror r7 │ │ │ │ + addeq r2, r9, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a24 │ │ │ │ + bl 0xfebd499c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 6, cr15, cr14, cr5, {5} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr #14 │ │ │ │ + addeq r2, r9, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a78 │ │ │ │ + bl 0xfebd49f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr4, cr5, {5} │ │ │ │ + cdp2 0, 2, cr15, cr8, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r2 @ │ │ │ │ + addeq r2, r9, sl, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4acc │ │ │ │ + bl 0xfebd4a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr10, cr5, {5} │ │ │ │ + ldc2l 0, cr15, [lr, #660]! @ 0x294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror r6 │ │ │ │ + addeq r2, r9, r6, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b20 │ │ │ │ + bl 0xfebd4a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0, #660]! @ 0x294 │ │ │ │ + ldc2l 0, cr15, [r4, #660] @ 0x294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsr #12 │ │ │ │ + @ instruction: 0x008926b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b74 │ │ │ │ + bl 0xfebd4aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r6, #660] @ 0x294 │ │ │ │ + stc2 0, cr15, [sl, #660]! @ 0x294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r6 │ │ │ │ + addeq r2, r9, lr, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4bc8 │ │ │ │ + bl 0xfebd4b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [ip, #660] @ 0x294 │ │ │ │ + stc2 0, cr15, [r0, #660] @ 0x294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsl #11 │ │ │ │ + addeq r2, r9, sl, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c1c │ │ │ │ + bl 0xfebd4b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2, #-660]! @ 0xfffffd6c │ │ │ │ + ldc2l 0, cr15, [r6, #-660] @ 0xfffffd6c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsr #10 │ │ │ │ + @ instruction: 0x008925b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c70 │ │ │ │ + bl 0xfebd4be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r8, #-660] @ 0xfffffd6c │ │ │ │ + stc2 0, cr15, [ip, #-660]! @ 0xfffffd6c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4cc4 │ │ │ │ + bl 0xfebd4c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr, #-660] @ 0xfffffd6c │ │ │ │ + stc2 0, cr15, [r2, #-660] @ 0xfffffd6c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl #9 │ │ │ │ + addeq r2, r9, lr, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d18 │ │ │ │ + bl 0xfebd4c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4], #660 @ 0x294 │ │ │ │ + ldc2l 0, cr15, [r8], {165} @ 0xa5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr r4 │ │ │ │ + @ instruction: 0x008924ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d6c │ │ │ │ + bl 0xfebd4ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [sl], {165} @ 0xa5 │ │ │ │ + stc2 0, cr15, [lr], #660 @ 0x294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], lr │ │ │ │ + addeq r2, r9, r6, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4dc0 │ │ │ │ + bl 0xfebd4d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], #660 @ 0x294 │ │ │ │ + stc2 0, cr15, [r4], {165} @ 0xa5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl #7 │ │ │ │ + addeq r2, r9, r2, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e14 │ │ │ │ + bl 0xfebd4d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r6], #-660 @ 0xfffffd6c │ │ │ │ + mrrc2 0, 10, pc, sl, cr5 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr r3 │ │ │ │ + @ instruction: 0x008923be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e68 │ │ │ │ + bl 0xfebd4de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 10, pc, ip, cr5 @ │ │ │ │ + ldc2 0, cr15, [r0], #-660 @ 0xfffffd6c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, ror #5 │ │ │ │ + addeq r2, r9, sl, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4ebc │ │ │ │ + bl 0xfebd4e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2], #-660 @ 0xfffffd6c │ │ │ │ + stc2 0, cr15, [r6], {165} @ 0xa5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsl #5 │ │ │ │ + addeq r2, r9, r6, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f10 │ │ │ │ + bl 0xfebd4e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffeb9fda │ │ │ │ + blx 0xff7b9f52 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsr r2 │ │ │ │ + addeq r2, r9, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f64 │ │ │ │ + bl 0xfebd4edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff43a02e │ │ │ │ + blx 0xfed39fa6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror #3 │ │ │ │ + addeq r2, r9, lr, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4fb8 │ │ │ │ + bl 0xfebd4f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - strdlt pc, [r4], -pc @ │ │ │ │ + andlt pc, r4, r3, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r2, r9, r2, r1 │ │ │ │ + addeq r2, r9, sl, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5014 │ │ │ │ + bl 0xfebd4f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - ldrdlt pc, [r4], -r1 │ │ │ │ + @ instruction: 0xb004fbb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r2, r9, r6, lsr r1 │ │ │ │ + @ instruction: 0x008921be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5070 │ │ │ │ + bl 0xfebd4fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d21, d20, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r3, lsr #23 │ │ │ │ + andlt pc, r4, r7, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, r2, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd50cc │ │ │ │ + bl 0xfebd5044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r5, ror fp @ │ │ │ │ + andlt pc, r4, r9, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r2, r9, lr, ror r0 │ │ │ │ + addeq r2, r9, r6, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5128 │ │ │ │ + bl 0xfebd50a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r7, asr #22 │ │ │ │ + andlt pc, r4, fp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r2, r9, r2, lsr #32 │ │ │ │ + addeq r2, r9, sl, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5184 │ │ │ │ + bl 0xfebd50fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r9, lsl fp @ │ │ │ │ + strdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, asr #31 │ │ │ │ + addeq r2, r9, lr, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r2, r7, ip, sp, pc} │ │ │ │ streq pc, [r1], #-256 @ 0xffffff00 │ │ │ │ ldrcs fp, [r0, #-3860] @ 0xfffff0ec │ │ │ │ @@ -112445,253 +112411,254 @@ │ │ │ │ @ instruction: 0xf8dd4620 │ │ │ │ @ instruction: 0x460f903c │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ strls r9, [r0, #-3597] @ 0xfffff1f3 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0ba9301 │ │ │ │ - bl 0xfedfcdd0 │ │ │ │ + bl 0xfedfccd8 │ │ │ │ strtmi r0, [r0], -sl, lsl #10 │ │ │ │ - bl 0x1a0f90c │ │ │ │ + bl 0x1a0f884 │ │ │ │ ldrtmi r0, [r9], -r6, asr #12 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strpl lr, [ip], -sp, asr #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - svclt 0x0000bc6f │ │ │ │ + svclt 0x0000bc53 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r6, r3, r6, lsl #14 │ │ │ │ @ instruction: 0xce08e9dd │ │ │ │ - b 0x144ea28 │ │ │ │ + b 0x144e9a0 │ │ │ │ stmib sp, {r0, r1, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ - bl 0x1a7187c │ │ │ │ + bl 0x1a717f4 │ │ │ │ strmi r0, [r0, #1095]! @ 0x447 │ │ │ │ adcmi fp, fp, #8, 30 │ │ │ │ mvnsmi fp, #4, 30 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r7, r8, r9, lr}^ │ │ │ │ pop {r1, r2, sl, ip, lr} │ │ │ │ @ instruction: 0xf0ba41f0 │ │ │ │ - svclt 0x0000bc53 │ │ │ │ + svclt 0x0000bc37 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa490 │ │ │ │ + beq 0xfa408 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a59c │ │ │ │ + b 0x166a514 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x13a3b8 │ │ │ │ + @ instruction: 0xf9e6f0ba │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cf960 │ │ │ │ + bl 0x19cf8d8 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - andscs fp, r0, r5, lsl ip │ │ │ │ + @ instruction: 0x2010bbf9 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stclt 0, cr15, [r6], {186} @ 0xba │ │ │ │ + bllt 0xffb3a370 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ ldmib sp, {r1, r2, r6, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r3, r8, fp, pc}^ │ │ │ │ lslslt r5, lr, #14 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, ip, sp, lr}^ │ │ │ │ strtmi r0, [r1], -r0, lsl #2 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ba5702 │ │ │ │ - ldrtmi pc, [r0], -r7, asr #19 @ │ │ │ │ + ldrtmi pc, [r0], -fp, lsr #19 @ │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ strls r9, [lr, #-1807] @ 0xfffff8f1 │ │ │ │ stmdbhi ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba43f0 │ │ │ │ - rscscs fp, pc, fp, asr #21 │ │ │ │ + rscscs fp, pc, pc, lsr #21 │ │ │ │ strb r2, [r8, r0, lsl #2]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa57c │ │ │ │ + beq 0xfa4f4 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a688 │ │ │ │ + b 0x166a600 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf98cf0ba │ │ │ │ + @ instruction: 0xf970f0ba │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfa4c │ │ │ │ + bl 0x19cf9c4 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - @ instruction: 0x2010baf5 │ │ │ │ + @ instruction: 0x2010bad9 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xffa3a4e4 │ │ │ │ + blt 0xff33a45c │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - stclt 0, cr15, [r8], {185} @ 0xb9 │ │ │ │ + stcllt 0, cr15, [ip], #-740 @ 0xfffffd1c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebd540c │ │ │ │ + bl 0xfebd5384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vsra.s64 q8, q8, #64 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ addcs r0, ip, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1bc9000 │ │ │ │ - svclt 0x0000fb0b │ │ │ │ + svclt 0x0000faef │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x181258 │ │ │ │ - blx 0x3a5650 │ │ │ │ + blls 0x1811d0 │ │ │ │ + blx 0x3a55c8 │ │ │ │ subsmi pc, ip, #0, 24 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ strbeq lr, [r5, #-2917] @ 0xfffff49b │ │ │ │ movwvs lr, #27101 @ 0x69dd │ │ │ │ svclt 0x000845ae │ │ │ │ andle r4, r5, r4, lsr #11 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfedba548 │ │ │ │ + blt 0xfe6ba4c0 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ pop {r2, r8, sl, lr} │ │ │ │ @ instruction: 0xf0b94070 │ │ │ │ - svclt 0x0000bc51 │ │ │ │ + svclt 0x0000bc35 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd547c │ │ │ │ + bl 0xfebd53f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf9fcf0a4 │ │ │ │ + @ instruction: 0xf9e0f0a4 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - blx 0xffaba548 │ │ │ │ - blcs 0x11a170 │ │ │ │ + blx 0xff3ba4c0 │ │ │ │ + blcs 0x11a0e8 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf0a42508 │ │ │ │ - tstpcs r0, #2576 @ p-variant is OBSOLETE @ 0xa10 │ │ │ │ + tstpcs r0, #2128 @ p-variant is OBSOLETE @ 0x850 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - ldc2 0, cr15, [lr, #-676]! @ 0xfffffd5c │ │ │ │ + stc2 0, cr15, [r2, #-676]! @ 0xfffffd5c │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dd4070 │ │ │ │ - blcc 0x1addc4 │ │ │ │ + blcc 0x1adde4 │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - cdp2 0, 8, cr15, cr10, cr4, {5} │ │ │ │ + cdp2 0, 6, cr15, cr14, cr4, {5} │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0a99500 │ │ │ │ - strb pc, [r7, r7, lsr #26]! @ │ │ │ │ + strb pc, [r7, fp, lsl #26]! @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 q8, q8, #64 │ │ │ │ - blmi 0x13e7b8 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + blmi 0x13e730 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1bc5243 │ │ │ │ - svclt 0x0000fa9d │ │ │ │ - ldrsbteq r8, [r3], -r8 │ │ │ │ - andcs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ - addvs r2, r2, r1, lsl #8 │ │ │ │ - andpl pc, r2, #67108867 @ 0x4000003 │ │ │ │ - bl 0x18074c │ │ │ │ + svclt 0x0000fa81 │ │ │ │ + eorseq r8, r3, r8, lsl r0 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + ldrlt r3, [r0], #-834 @ 0xfffffcbe │ │ │ │ + stcpl 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ + umaalvs r4, r3, r3, r0 │ │ │ │ + movtne pc, #961 @ 0x3c1 @ │ │ │ │ + stmdbeq fp, {r0, r1, r7, r8, sp, lr} │ │ │ │ + @ instruction: 0xf0032400 │ │ │ │ + addvs r0, r4, r8, lsl #6 │ │ │ │ + strcc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + vmla.f q11, , d0[1] │ │ │ │ vmls.i q8, , d2[0] │ │ │ │ - @ instruction: 0xf0033242 │ │ │ │ - andvs r0, r4, r8, lsl #6 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - @ instruction: 0x43230052 │ │ │ │ - @ instruction: 0xf85d6042 │ │ │ │ - @ instruction: 0xf3c14b04 │ │ │ │ - sbcvs r0, r3, r2, asr #4 │ │ │ │ - vaddw.u8 q11, , d2 │ │ │ │ - vmlal.u , d1, d0[0] │ │ │ │ - stmib r0, {r8, ip, sp}^ │ │ │ │ - andcs r1, r0, r5, lsl #4 │ │ │ │ + bl 0x10e7c0 │ │ │ │ + movwmi r0, #45644 @ 0xb24c │ │ │ │ + andvs r6, r2, r4, lsl #2 │ │ │ │ + blmi 0x1bc438 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0034242 │ │ │ │ - ldrtlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - strcs r5, [r1], #-514 @ 0xfffffdfe │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmvn.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + vabal.u8 , d1, d2 │ │ │ │ + movwcs r3, #4674 @ 0x1242 │ │ │ │ + strmi pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + movteq lr, #23299 @ 0x5b03 │ │ │ │ + stmdbeq fp, {r0, r1, sp, lr} │ │ │ │ + @ instruction: 0xf0030052 │ │ │ │ + subvs r0, r2, r8, lsl #6 │ │ │ │ + submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ + strbne pc, [r0, #-961] @ 0xfffffc3f @ │ │ │ │ + tstmi r3, #16777216 @ 0x1000000 │ │ │ │ + addvs r6, r4, r5, lsl #3 │ │ │ │ + strcc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ vmla.i q11, , d3[0] │ │ │ │ - bl 0x18ef74 │ │ │ │ - vmls.i q8, , d2[0] │ │ │ │ - vmlal.u , d1, d2[0] │ │ │ │ - movwcc r1, #5440 @ 0x1540 │ │ │ │ - orrvs r0, r5, r2, asr r0 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - subvs r0, r2, r2, asr #8 │ │ │ │ - smlabtcc r0, r1, r3, pc @ │ │ │ │ - cmpvs r1, r4, lsl #2 │ │ │ │ - addvs fp, r3, r0, lsr ip │ │ │ │ + cmpvs r4, r2, asr #2 │ │ │ │ + ldclt 1, cr6, [r0], #-4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0034242 │ │ │ │ - ldrtlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - vmlal.u , d1, d2[0] │ │ │ │ - strcs r1, [r0], #-1344 @ 0xfffffac0 │ │ │ │ - subseq r6, r2, r3, lsl #1 │ │ │ │ - andvs r6, r2, r4, asr #32 │ │ │ │ - strcc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - strmi lr, [r4, #-2496] @ 0xfffff640 │ │ │ │ - ldclt 0, cr6, [r0], #-772 @ 0xfffffcfc │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ + @ instruction: 0xf0030052 │ │ │ │ + cmpvs r4, r8, lsl #6 │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + vmls.i q8, , d2[0] │ │ │ │ + vsubl.u8 , d1, d0 │ │ │ │ + strcs r4, [r0, #-322] @ 0xfffffebe │ │ │ │ + subvs r4, r5, fp, lsl #6 │ │ │ │ + smlabtvs r2, r4, r0, r6 │ │ │ │ + addvs fp, r3, r0, lsr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stmeq sl, {r0, r1, r3, r6, r7, sl, fp} │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ @@ -112699,301 +112666,291 @@ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs r4, r3, sl, lsl #6 │ │ │ │ movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrlt r0, [r0], #-3275 @ 0xfffff335 │ │ │ │ + stmdbeq ip, {r4, r5, sl, ip, sp, pc}^ │ │ │ │ andeq pc, r1, #1 │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + movwne pc, #961 @ 0x3c1 @ │ │ │ │ + streq pc, [r2], #-4 │ │ │ │ stmeq sl, {r1, r6, r8, sp, lr} │ │ │ │ - vsubw.u8 q10, , d19 │ │ │ │ - @ instruction: 0xf0020c42 │ │ │ │ - andvs r0, r3, r8, lsl #4 │ │ │ │ - b 0x1100960 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vsubw.u8 q8, , d2 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - b 0x114f450 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - addvs r1, r4, r1, asr #3 │ │ │ │ - @ instruction: 0xf85d6042 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r1, r0, r3, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-2443 @ 0xfffff675 │ │ │ │ + @ instruction: 0xf002431c │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + @ instruction: 0xf3c10342 │ │ │ │ + tstmi sl, #809500672 @ 0x30400000 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + subvs r0, r2, r8, lsl #6 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + strpl lr, [r3], #-2496 @ 0xfffff640 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + ldclt 3, cr4, [r0], #-76 @ 0xffffffb4 │ │ │ │ + andvs r6, r3, r1, lsl #1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + ldrlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ movweq pc, #8195 @ 0x2003 @ │ │ │ │ streq pc, [r1], #-1 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ stcleq 3, cr4, [sl], {35} @ 0x23 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ + cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ vpmax.u8 d15, d3, d12 │ │ │ │ vaddw.u8 q11, , d3 │ │ │ │ - sbcvs r5, r3, r1, lsl #6 │ │ │ │ - movteq pc, #9153 @ 0x23c1 @ │ │ │ │ - strbeq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - b 0x144f0e0 │ │ │ │ - stm r0, {r2, r3, r6, r9} │ │ │ │ - @ instruction: 0xf85d0016 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-2442 @ 0xfffff676 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - streq pc, [r1], #-1 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - stcleq 3, cr4, [fp], {34} @ 0x22 │ │ │ │ - strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + sbcvs r3, r4, r2, asr #2 │ │ │ │ + vpmax.u8 d15, d12, d3 │ │ │ │ + subvs r4, r3, sl, lsl #6 │ │ │ │ + movteq lr, #60172 @ 0xeb0c │ │ │ │ + addvs r6, r3, r2 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd10 │ │ │ │ + @ instruction: 0xf001098a │ │ │ │ + @ instruction: 0xf0020301 │ │ │ │ + @ instruction: 0xf04f0202 │ │ │ │ + tstmi sl, #256 @ 0x100 │ │ │ │ + stcleq 4, cr11, [fp], {16} │ │ │ │ vpmax.s8 d15, d2, d12 │ │ │ │ - andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - blx 0x1110f8 │ │ │ │ - andvs pc, r3, ip, lsl #4 │ │ │ │ - andcs r6, r0, r2, asr #32 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + @ instruction: 0xf0035401 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + vpmax.s8 d15, d12, d2 │ │ │ │ + stmib r0, {r2, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d3200 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt r0, [r0], #-3275 @ 0xfffff335 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - streq pc, [pc], #-1 @ 0x7e50c │ │ │ │ - subvs r4, r4, r3, lsl r3 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1bc68c │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - andvs r6, r2, r3, asr #1 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + stmib r0, {r2, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d1200 │ │ │ │ + sbcvs r4, r3, r4, lsl #22 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113ed78 │ │ │ │ + b 0x113ecf4 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - subvs r4, r2, r2, asr #2 │ │ │ │ - andvs r6, r1, r3, asr #1 │ │ │ │ + sbcvs r4, r3, r2, asr #2 │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrlt r0, [r0], #-3274 @ 0xfffff336 │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0023442 │ │ │ │ - @ instruction: 0x43220208 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + stcleq 4, cr11, [sl], {16} │ │ │ │ + strvc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + @ instruction: 0xf1c4088b │ │ │ │ + @ instruction: 0xf0020402 │ │ │ │ + addvs r0, r4, r8, lsl #4 │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlabtvc r0, r1, r3, pc @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabteq r2, r1, r1, pc @ │ │ │ │ - sbcvs r6, r2, r4, asr #32 │ │ │ │ - blmi 0x1bc6fc │ │ │ │ - addvs r6, r1, r3 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + @ instruction: 0x43230442 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + blmi 0x1bc674 │ │ │ │ + stmib r0, {r1, r6, r7, sp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vqdmulh.s q8, , d2[0] │ │ │ │ - @ instruction: 0xf0023442 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - subvs r5, r4, r1, lsl #2 │ │ │ │ - @ instruction: 0xf85d6003 │ │ │ │ - addvs r4, r1, r4, lsl #22 │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + b 0x112b560 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + @ instruction: 0xf0035401 │ │ │ │ + stmib r0, {r3, r8, r9}^ │ │ │ │ + vsubl.u8 q10, d1, d2 │ │ │ │ + @ instruction: 0xf85d0242 │ │ │ │ + @ instruction: 0xf3c14b04 │ │ │ │ + tstmi r3, #-2147483632 @ 0x80000010 │ │ │ │ + smlabtcc r0, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113ee28 │ │ │ │ + b 0x113ed9c │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ stmib r0, {r0, r7, r8, lr}^ │ │ │ │ addvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ addvs r0, r3, sl, asr #25 │ │ │ │ @ instruction: 0xf3c1090b │ │ │ │ @ instruction: 0xf0023c42 │ │ │ │ vsubl.u8 q8, d1, d8 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ - b 0x10ff244 │ │ │ │ + b 0x10ff1b8 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf0010cca │ │ │ │ - vsubw.u8 q8, , d15 │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - addvs r0, r3, r8, lsl #4 │ │ │ │ - b 0x1100a7c │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - andvs r0, r2, r8, lsl #6 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - subvs r5, r3, r1, lsl #2 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmeq fp, {r3, sl} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlabtvc r0, r1, r3, pc @ │ │ │ │ - tstcc r1, r3, lsr #6 │ │ │ │ - blmi 0x1bc81c │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmdbeq fp, {r0, r1, sp, lr} │ │ │ │ + strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + sbcvs r4, r4, fp, lsl #6 │ │ │ │ andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + blmi 0x1bc754 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + stcleq 4, cr11, [ip], {48} @ 0x30 │ │ │ │ + strvc pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ + stmeq fp, {r1, r3, r8, fp} │ │ │ │ + @ instruction: 0xf0043501 │ │ │ │ + sbcvs r0, r5, r8, lsl #8 │ │ │ │ + strbcc pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + @ instruction: 0xf002432c │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + andvs r0, r4, r8, lsl #6 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + stmib r0, {r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmdbeq fp, {r3, sl} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + stcleq 4, cr11, [ip], {48} @ 0x30 │ │ │ │ + strbcc pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + stmdbeq fp, {r1, r3, r7, fp} │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0030442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - vsubw.u8 q10, , d19 │ │ │ │ - @ instruction: 0xf85d5101 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - sbcvs r3, r1, r1, lsl #4 │ │ │ │ + @ instruction: 0xf003432c │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + andvs r5, r4, r1, lsl #10 │ │ │ │ + strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + stmib r0, {r0, r2, r6, r7, sp, lr}^ │ │ │ │ + ldclt 2, cr3, [r0], #-4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcleq 4, cr11, [ip], {16} │ │ │ │ movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ @ instruction: 0xf0042200 │ │ │ │ sbcvs r0, r2, r8, lsl #8 │ │ │ │ tstmi ip, #163840 @ 0x28000 │ │ │ │ andeq pc, r8, #2 │ │ │ │ movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ tstmi sl, #4 │ │ │ │ @ instruction: 0xf003088b │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ movwmi r0, #45378 @ 0xb142 │ │ │ │ - blmi 0x1bc8a8 │ │ │ │ + blmi 0x1bc814 │ │ │ │ andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmeq fp, {r3, sl} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - tstcc r1, r3, lsr #6 │ │ │ │ - blmi 0x1bc8ec │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + stcleq 4, cr11, [ip], {48} @ 0x30 │ │ │ │ + strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ + stmeq fp, {r1, r3, r8, fp} │ │ │ │ + @ instruction: 0xf0043501 │ │ │ │ + sbcvs r0, r5, r8, lsl #8 │ │ │ │ + strbcc pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + @ instruction: 0xf002432c │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + andvs r0, r4, r8, lsl #6 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + stmib r0, {r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf0010cca │ │ │ │ - vsubw.u8 q8, , d15 │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - addvs r0, r3, r8, lsl #4 │ │ │ │ - b 0x1100bcc │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - andvs r0, r2, r8, lsl #6 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - smlabtvc r0, r1, r3, pc @ │ │ │ │ - @ instruction: 0xf1c14313 │ │ │ │ - subvs r0, r3, r2, lsl #2 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + @ instruction: 0xf001b410 │ │ │ │ + stcleq 3, cr0, [sl], {15} │ │ │ │ + strvc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + stmdbeq fp, {r0, r1, r7, sp, lr} │ │ │ │ + streq pc, [r2], #-452 @ 0xfffffe3c │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + vmls.i , , d2[0] │ │ │ │ + @ instruction: 0x43224142 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmeq fp, {r3, sl} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + stcleq 4, cr11, [ip], {48} @ 0x30 │ │ │ │ + strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ + stmeq fp, {r1, r3, r8, fp} │ │ │ │ + streq pc, [r2, #-453] @ 0xfffffe3b │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ + vmla.i q11, , d1[1] │ │ │ │ + @ instruction: 0x432c3542 │ │ │ │ andeq pc, r8, #2 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - @ instruction: 0xf1c14323 │ │ │ │ - @ instruction: 0xf85d0102 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - sbcvs r3, r1, r1, lsl #4 │ │ │ │ + vmls.i q10, , d2[0] │ │ │ │ + @ instruction: 0x43220142 │ │ │ │ + ldclt 3, cr4, [r0], #-44 @ 0xffffffd4 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmeq fp, {r3, sl} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + stcleq 4, cr11, [ip], {48} @ 0x30 │ │ │ │ + strbcc pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + stmeq fp, {r1, r3, r8, fp} │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - vsubw.u8 q10, , d19 │ │ │ │ - @ instruction: 0xf85d5101 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - sbcvs r3, r1, r1, lsl #4 │ │ │ │ + @ instruction: 0xf003432c │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + andvs r5, r4, r1, lsl #10 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + stmib r0, {r0, r2, r6, r7, sp, lr}^ │ │ │ │ + ldclt 2, cr3, [r0], #-4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcleq 4, cr11, [sl], {16} │ │ │ │ vraddhn.i16 d18, , q1 │ │ │ │ @ instruction: 0xf0023342 │ │ │ │ tstmi sl, #8, 4 @ 0x80000000 │ │ │ │ vpmax.u8 d15, d4, d17 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vmla.i q11, , d0[1] │ │ │ │ vraddhn.i16 d20, , q2 │ │ │ │ @ instruction: 0xf1c40142 │ │ │ │ movwmi r0, #46112 @ 0xb420 │ │ │ │ andseq lr, ip, r0, lsl #17 │ │ │ │ - blmi 0x1bca00 │ │ │ │ + blmi 0x1bc954 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0023342 │ │ │ │ ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ @@ -113017,82 +112974,83 @@ │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ streq pc, [r8], #-452 @ 0xfffffe3c │ │ │ │ stm r0, {r0, r1, r3, r8, r9, lr} │ │ │ │ @ instruction: 0xf85d001c │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - movwcs fp, #5136 @ 0x1410 │ │ │ │ - sbcvs r0, r3, sl, asr #25 │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0020c42 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - ldrcs r3, [r0], #-322 @ 0xfffffebe │ │ │ │ - b 0x114f550 │ │ │ │ - addvs r0, r4, ip, lsl #6 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bcaa8 │ │ │ │ + andscs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ + addvs r0, r2, fp, asr #25 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + @ instruction: 0xf0020308 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + strcs r0, [r1], #-322 @ 0xfffffebe │ │ │ │ + b 0x114f4a4 │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + blmi 0x1bc9fc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ - stcleq 4, cr2, [sl], {8} │ │ │ │ - stmeq fp, {r0, r1, r6, r7, sp, lr} │ │ │ │ - eormi r4, r3, r2, lsr #32 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r4, r4, sl, lsl #6 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bcae0 │ │ │ │ + andcs fp, r8, #16, 8 @ 0x10000000 │ │ │ │ + addvs r0, r2, fp, asr #25 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + @ instruction: 0xf0020308 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + strcs r0, [r0], #-322 @ 0xfffffebe │ │ │ │ + b 0x114f4e0 │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + blmi 0x1bca38 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcleq 4, cr11, [sl], {16} │ │ │ │ vraddhn.i16 d18, , q1 │ │ │ │ @ instruction: 0xf0023342 │ │ │ │ tstmi sl, #8, 4 @ 0x80000000 │ │ │ │ vpmax.u8 d15, d4, d17 │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlabtmi r4, r1, r3, pc @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs r6, r2, r4, asr #1 │ │ │ │ - blmi 0x1bcb1c │ │ │ │ + blmi 0x1bca74 │ │ │ │ smlabtcc r1, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0023342 │ │ │ │ ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vraddhn.i16 d18, , │ │ │ │ - b 0x114ede8 │ │ │ │ + b 0x114ed40 │ │ │ │ sbcvs r0, r4, ip, lsl #6 │ │ │ │ @ instruction: 0xf85d6002 │ │ │ │ stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ andcs r3, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0023342 │ │ │ │ ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vraddhn.i16 d18, , q0 │ │ │ │ - b 0x114ee20 │ │ │ │ + b 0x114ed78 │ │ │ │ sbcvs r0, r4, ip, lsl #6 │ │ │ │ @ instruction: 0xf85d6002 │ │ │ │ stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ andcs r3, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -113104,854 +113062,855 @@ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r2, #46080 @ 0xb400 │ │ │ │ stmib r0, {r2, r7, sp, lr}^ │ │ │ │ @ instruction: 0xf85d2300 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - stmeq fp, {r1, r6, sl, fp, ip, sp} │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - orrmi pc, r1, r1, asr #7 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + @ instruction: 0xf0024481 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + b 0x10feee0 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + andvs r6, r2, r4, lsl #1 │ │ │ │ + blmi 0x1bcb58 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5ca0 │ │ │ │ + bl 0xfebd5bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfe93ad44 │ │ │ │ + blx 0xfe5baca0 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q8, q2, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r9, asr sp @ │ │ │ │ + andlt pc, r4, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r1, r9, r6, r4 │ │ │ │ + addeq r1, r9, sl, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5d00 │ │ │ │ + bl 0xfebd5c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x1d3ada4 │ │ │ │ + blx 0x19bad00 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r9, lsr #26 │ │ │ │ + andlt pc, r4, fp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, lsr r4 │ │ │ │ + ldrdeq r1, [r9], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5d60 │ │ │ │ + bl 0xfebd5cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x113ae04 │ │ │ │ + blx 0xdbad60 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - strdlt pc, [r4], -r9 │ │ │ │ + andlt pc, r4, fp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r1, [r9], r6 │ │ │ │ + addeq r1, r9, sl, ror r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5dc0 │ │ │ │ + bl 0xfebd5d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x53ae64 │ │ │ │ + blx 0x1badc0 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r9, asr #25 │ │ │ │ + @ instruction: 0xb004fcbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, ror r3 │ │ │ │ + addeq r1, r9, sl, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5e20 │ │ │ │ + bl 0xfebd5d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf9e2f0a4 │ │ │ │ + @ instruction: 0xf9d4f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - mullt r4, r9, ip │ │ │ │ + andlt pc, r4, fp, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, lsl r3 │ │ │ │ + @ instruction: 0x008913ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5e80 │ │ │ │ + bl 0xfebd5ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf9b2f0a4 │ │ │ │ + @ instruction: 0xf9a4f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r9, ror #24 │ │ │ │ + andlt pc, r4, fp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008912b6 │ │ │ │ + addeq r1, r9, sl, asr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5ee0 │ │ │ │ + bl 0xfebd5e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf982f0a4 │ │ │ │ + @ instruction: 0xf974f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r9, lsr ip @ │ │ │ │ + andlt pc, r4, fp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, asr r2 │ │ │ │ + strdeq r1, [r9], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5f40 │ │ │ │ + bl 0xfebd5e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf952f0a4 │ │ │ │ + @ instruction: 0xf944f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r9, lsl #24 │ │ │ │ + strdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r1, [r9], r6 │ │ │ │ + umulleq r1, r9, sl, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5fa0 │ │ │ │ + bl 0xfebd5efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf91ef0a4 │ │ │ │ + @ instruction: 0xf910f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - ldrdlt pc, [r4], -r5 │ │ │ │ + andlt pc, r4, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, lsl #3 │ │ │ │ + addeq r1, r9, r2, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6008 │ │ │ │ + bl 0xfebd5f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8eaf0a4 │ │ │ │ + @ instruction: 0xf8dcf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r1, lsr #23 │ │ │ │ + mullt r4, r3, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, lsr #2 │ │ │ │ + addeq r1, r9, sl, asr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6070 │ │ │ │ + bl 0xfebd5fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8b6f0a4 │ │ │ │ + @ instruction: 0xf8a8f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, sp, ror #22 │ │ │ │ + andlt pc, r4, pc, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strheq r1, [r9], lr │ │ │ │ + addeq r1, r9, r2, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd60d8 │ │ │ │ + bl 0xfebd6034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf882f0a4 │ │ │ │ + @ instruction: 0xf874f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r9, lsr fp @ │ │ │ │ + andlt pc, r4, fp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, asr r0 │ │ │ │ + strdeq r1, [r9], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6140 │ │ │ │ + bl 0xfebd609c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf84ef0a4 │ │ │ │ + @ instruction: 0xf840f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r5, lsl #22 │ │ │ │ + strdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, ror #31 │ │ │ │ + umulleq r1, r9, r2, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd61a8 │ │ │ │ + bl 0xfebd6104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf81af0a4 │ │ │ │ + @ instruction: 0xf80cf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - ldrdlt pc, [r4], -r1 │ │ │ │ + andlt pc, r4, r3, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, lsl #31 │ │ │ │ + addeq r1, r9, sl, lsr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6210 │ │ │ │ + bl 0xfebd616c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffe6f0a3 │ │ │ │ + @ instruction: 0xffd8f0a3 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - mullt r4, sp, sl │ │ │ │ + andlt pc, r4, pc, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, lsl pc │ │ │ │ + addeq r0, r9, r2, asr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6278 │ │ │ │ + bl 0xfebd61d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffb2f0a3 │ │ │ │ + @ instruction: 0xffa4f0a3 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r9, ror #20 │ │ │ │ + andlt pc, r4, fp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x00890eb6 │ │ │ │ + addeq r0, r9, sl, asr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ stmvs fp, {r1, r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf023460e │ │ │ │ - blcs 0x3bfd00 │ │ │ │ + blcs 0x3bfc5c │ │ │ │ svcvs 0x0083d017 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0xdc192b02 │ │ │ │ - blle 0x709d0c │ │ │ │ + blle 0x709c68 │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - ldmiblt r8!, {r0, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0xcdd50 │ │ │ │ + blcs 0xcdcac │ │ │ │ strtmi sp, [r8], -r4, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - blx 0x9bd0e2 │ │ │ │ + blx 0x17bd03e │ │ │ │ strb r2, [r0, r1]! │ │ │ │ @ instruction: 0xf6466837 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ @ instruction: 0xf0a32995 │ │ │ │ - @ instruction: 0xf107faf9 │ │ │ │ + @ instruction: 0xf107faeb │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0xf8d6fc07 │ │ │ │ + @ instruction: 0xf8d6fbf9 │ │ │ │ @ instruction: 0xf0a38004 │ │ │ │ - strmi pc, [r7], -r5, lsl #21 │ │ │ │ + @ instruction: 0x4607fa77 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d6ff8b │ │ │ │ + @ instruction: 0xf8d6ffc3 │ │ │ │ @ instruction: 0xf0a3b008 │ │ │ │ - @ instruction: 0x4601fa7b │ │ │ │ + strmi pc, [r1], -sp, ror #20 │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d9ff81 │ │ │ │ + @ instruction: 0xf8d9ffb9 │ │ │ │ ldmdbvs r0!, {ip, pc} │ │ │ │ - @ instruction: 0xff2af0a3 │ │ │ │ + @ instruction: 0xff1cf0a3 │ │ │ │ @ instruction: 0x4652463b │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r8, [r8], -r0 │ │ │ │ ldmdavs r1!, {r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - @ instruction: 0xf822f7dd │ │ │ │ - blcs 0x9b06c │ │ │ │ + @ instruction: 0xf85af7dd │ │ │ │ + blcs 0x9afc8 │ │ │ │ @ instruction: 0xf1a3d0a8 │ │ │ │ - blx 0xfed3fddc │ │ │ │ + blx 0xfed3fd38 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r1, fp, lsr #15]! │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x3bfde0 │ │ │ │ + blcs 0x3bfd3c │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {124} @ 0x7c │ │ │ │ - blle 0x4c9e10 │ │ │ │ + blle 0x4c9d6c │ │ │ │ @ instruction: 0xf01b4620 │ │ │ │ - ldmiblt r8!, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a31f0 │ │ │ │ + blcc 0x1a314c │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e42100 │ │ │ │ - andcs pc, r1, fp, lsr #21 │ │ │ │ + andcs pc, r1, r3, ror #21 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf64668f7 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107fa77 │ │ │ │ + @ instruction: 0xf107fa69 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - ldmdbvs r7!, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1bbb508 │ │ │ │ + ldmdbvs r7!, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x183b464 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r3, lsl #13 │ │ │ │ - blx 0x1f3b52a │ │ │ │ - blx 0xc3b51c │ │ │ │ + blx 0x1bbb486 │ │ │ │ + blx 0x8bb478 │ │ │ │ @ instruction: 0x460769b3 │ │ │ │ svcvs 0x00a3b953 │ │ │ │ mcrrle 11, 0, r2, ip, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, ip, asr #2 │ │ │ │ @ instruction: 0xf0a32000 │ │ │ │ - ands pc, sl, r1, asr #29 │ │ │ │ + @ instruction: 0xe01afeb3 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ - @ instruction: 0xf9e8f0a3 │ │ │ │ + @ instruction: 0xf9daf0a3 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - mcr2 7, 7, pc, cr14, cr12, {6} @ │ │ │ │ + @ instruction: 0xff26f7dc │ │ │ │ andls r6, r3, #3276800 @ 0x320000 │ │ │ │ - @ instruction: 0xf9def0a3 │ │ │ │ + @ instruction: 0xf9d0f0a3 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - mcr2 7, 7, pc, cr4, cr12, {6} @ │ │ │ │ + @ instruction: 0xff1cf7dc │ │ │ │ ldrtmi r9, [r8], -r3, lsl #18 │ │ │ │ strbmi r4, [r9], -sl, lsl #12 │ │ │ │ - ldc2 0, cr15, [r6, #-688]! @ 0xfffffd50 │ │ │ │ + stc2 0, cr15, [r8, #-688]! @ 0xfffffd50 │ │ │ │ andls r4, r0, r8, lsr r6 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ @ instruction: 0xf8d84638 │ │ │ │ strmi r1, [r8, r0]! │ │ │ │ - @ instruction: 0xf9c8f0a3 │ │ │ │ + @ instruction: 0xf9baf0a3 │ │ │ │ @ instruction: 0xf0a34680 │ │ │ │ - ldrtmi pc, [r9], -r5, asr #19 @ │ │ │ │ + @ instruction: 0x4639f9b7 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr], #-688 @ 0xfffffd50 │ │ │ │ + ldc2l 0, cr15, [r0], #-688 @ 0xfffffd50 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2 0, cr15, [r4], {172} @ 0xac │ │ │ │ + stc2 0, cr15, [r6], {172} @ 0xac │ │ │ │ @ instruction: 0x46426871 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - ldmdavs r1!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff70f7dc │ │ │ │ - blcs 0x9b1b0 │ │ │ │ + @ instruction: 0xffa8f7dc │ │ │ │ + blcs 0x9b10c │ │ │ │ svcge 0x0078f43f │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ - blcc 0x1b90f8 │ │ │ │ + blcc 0x1b9054 │ │ │ │ ldmible r7!, {r0, r8, r9, fp, sp} │ │ │ │ - @ instruction: 0xff62f7fe │ │ │ │ + @ instruction: 0xff70f7fe │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ - blvs 0xfe690b6c │ │ │ │ + blvs 0xfe690ac8 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r8, cr11 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfed33444 │ │ │ │ + blx 0xfed333a0 │ │ │ │ stmdavs fp, {r1, r7, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - blcs 0x241874 │ │ │ │ + blcs 0x2417d0 │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ - bllt 0xfe67f380 │ │ │ │ - blcs 0x3d94ac │ │ │ │ - blcs 0x47348c │ │ │ │ + bllt 0xfe67f2dc │ │ │ │ + blcs 0x3d9408 │ │ │ │ + blcs 0x4733e8 │ │ │ │ movwcs sp, #4135 @ 0x1027 │ │ │ │ rsbscc pc, ip, r5, lsl #17 │ │ │ │ - blcs 0x11b23c │ │ │ │ - blcc 0x1b6854 │ │ │ │ + blcs 0x11b198 │ │ │ │ + blcc 0x1b67b0 │ │ │ │ stmdale pc!, {r0, r8, r9, fp, sp} @ │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - biclt pc, r8, r3, ror #17 │ │ │ │ + ldrdlt pc, [r8, #143] @ 0x8f │ │ │ │ @ instruction: 0xf0a36874 │ │ │ │ - strtmi pc, [r2], -pc, ror #18 │ │ │ │ + strtmi pc, [r2], -r1, ror #18 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf646fe75 │ │ │ │ + @ instruction: 0xf646fead │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrdls pc, [r0], -r3 │ │ │ │ - cdp2 0, 1, cr15, cr10, cr3, {5} │ │ │ │ + cdp2 0, 0, cr15, cr12, cr3, {5} │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ - bllt 0x1d5989c │ │ │ │ + bllt 0x1d597f8 │ │ │ │ stmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff449ff8 │ │ │ │ + ble 0xff449f54 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - strb pc, [r5, r9, asr #19]! @ │ │ │ │ - blcs 0x99838 │ │ │ │ + strb pc, [r5, r1, lsl #20]! @ │ │ │ │ + blcs 0x99794 │ │ │ │ @ instruction: 0xe7e2d0bb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0xf0a30118 │ │ │ │ - andcs pc, r4, #15040 @ 0x3ac0 │ │ │ │ + andcs pc, r4, #14144 @ 0x3740 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - mrc2 7, 0, pc, cr0, cr12, {6} │ │ │ │ + mcr2 7, 2, pc, cr8, cr12, {6} @ │ │ │ │ @ instruction: 0x4642e7d2 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfe9bb6d4 │ │ │ │ + blx 0xfe63b630 │ │ │ │ @ instruction: 0x46226871 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xe7c5fedf │ │ │ │ + bfi pc, r7, (invalid: 30:5) @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee500bc │ │ │ │ + blx 0xfee50018 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r3, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ andcs r8, r1, #240, 6 @ 0xc0000003 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11b348 │ │ │ │ - bcs 0xb6580 │ │ │ │ + bcs 0x11b2a4 │ │ │ │ + bcs 0xb64dc │ │ │ │ @ instruction: 0x4628db38 │ │ │ │ @ instruction: 0xf01b9301 │ │ │ │ - blls 0xfd61c │ │ │ │ + blls 0xfd568 │ │ │ │ ldmdbvs r2!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf803fa02 │ │ │ │ @ instruction: 0xb3ab68b3 │ │ │ │ @ instruction: 0xf0a36834 │ │ │ │ - strmi pc, [r1], r9, asr #18 │ │ │ │ + @ instruction: 0x4681f93b │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldrvc pc, [r0], #1606 @ 0x646 │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavs r1!, {r1, r4, r8} │ │ │ │ - blx 0x15bb774 │ │ │ │ + blx 0x123b6d0 │ │ │ │ @ instruction: 0xf0a36876 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - blx 0x133b788 │ │ │ │ + blx 0xfbb6e4 │ │ │ │ strbmi r6, [r0], -r4, lsr #16 │ │ │ │ - stc2 0, cr15, [r2, #652] @ 0x28c │ │ │ │ + ldc2l 0, cr15, [r4, #-652]! @ 0xfffffd74 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ svcvs 0x00ab47b8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed4011c │ │ │ │ + blx 0xfed40078 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b93f8 │ │ │ │ + bcc 0x1b9354 │ │ │ │ stmible r6, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - @ instruction: 0xe7f2f939 │ │ │ │ + @ instruction: 0xe7f2f971 │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe550d58 │ │ │ │ + blvs 0xfe550cb4 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00182d00 │ │ │ │ svclt 0x000a2b00 │ │ │ │ andcs r2, r0, r1 │ │ │ │ mrsle r2, (UNDEF: 6) │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - blcs 0x3d0db0 │ │ │ │ + blcs 0x3d0d0c │ │ │ │ svcvs 0x00a3d0f4 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107774 │ │ │ │ - blcs 0xb65c4 │ │ │ │ + blcs 0x1076d0 │ │ │ │ + blcs 0xb6520 │ │ │ │ @ instruction: 0x4620db10 │ │ │ │ - @ instruction: 0xffeaf01a │ │ │ │ + @ instruction: 0xffe6f01a │ │ │ │ andcs fp, r1, r0, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a1568 │ │ │ │ + blcc 0x1a14c4 │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - strb pc, [sl, pc, ror #17]! @ │ │ │ │ + strb pc, [sl, r7, lsr #18]! @ │ │ │ │ @ instruction: 0xf0a36837 │ │ │ │ - strmi pc, [r1], r9, asr #17 │ │ │ │ + @ instruction: 0x4681f8bb │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xf9d4f0a7 │ │ │ │ + @ instruction: 0xf9c6f0a7 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf0a3d019 │ │ │ │ - ldrbmi pc, [r2], -pc, asr #16 @ │ │ │ │ + ldrbmi pc, [r2], -r1, asr #16 @ │ │ │ │ strmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - @ instruction: 0x4649fd55 │ │ │ │ + strbmi pc, [r9], -sp, lsl #27 @ │ │ │ │ @ instruction: 0x46426838 │ │ │ │ ldmvs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b981 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - stc2l 0, cr15, [lr], #652 @ 0x28c │ │ │ │ + stc2l 0, cr15, [r0], #652 @ 0x28c │ │ │ │ strb r4, [r8, r0, lsl #13]! │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - strb pc, [sl, r7, lsr #28]! @ │ │ │ │ + @ instruction: 0xe7eafe35 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x15225c │ │ │ │ - bvs 0x700458 │ │ │ │ + bl 0x1521b8 │ │ │ │ + bvs 0x7003b4 │ │ │ │ andcs lr, r0, lr, ror #14 │ │ │ │ - blmi 0x1bd7cc │ │ │ │ + blmi 0x1bd728 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152298 │ │ │ │ - blvs 0x700494 │ │ │ │ + bl 0x1521f4 │ │ │ │ + blvs 0x7003f0 │ │ │ │ andcs lr, r0, r0, asr r7 │ │ │ │ - blmi 0x1bd808 │ │ │ │ + blmi 0x1bd764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1522d4 │ │ │ │ + bl 0x152230 │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ - blmi 0x1bd844 │ │ │ │ + blmi 0x1bd7a0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152310 │ │ │ │ + bl 0x15226c │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r4, lsl r7 │ │ │ │ - blmi 0x1bd880 │ │ │ │ + blmi 0x1bd7dc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x15234c │ │ │ │ + bl 0x1522a8 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -r6 │ │ │ │ - blmi 0x1bd8bc │ │ │ │ + blmi 0x1bd818 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152388 │ │ │ │ + bl 0x1522e4 │ │ │ │ svcvs 0x001a0382 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - blmi 0x1bd8f8 │ │ │ │ + blmi 0x1bd854 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -113967,104 +113926,104 @@ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a383f8 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x1079d4 │ │ │ │ - blcs 0xb6804 │ │ │ │ + blcs 0x107930 │ │ │ │ + blcs 0xb6760 │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - mrc2 0, 5, pc, cr10, cr10, {0} │ │ │ │ + mrc2 0, 5, pc, cr6, cr10, {0} │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1b97a0 │ │ │ │ + blcc 0x1b96fc │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - ldrb pc, [r2, r7, asr #31]! @ │ │ │ │ + udf #12287 @ 0x2fff │ │ │ │ @ instruction: 0xf0a2687d │ │ │ │ - strmi pc, [r0], r1, lsr #31 │ │ │ │ + pkhbtmi pc, r0, r3, lsl #31 @ │ │ │ │ sbceq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ stmdavs r9!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xf8acf0a7 │ │ │ │ + @ instruction: 0xf89ef0a7 │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ - @ instruction: 0xff92f0a2 │ │ │ │ + @ instruction: 0xff84f0a2 │ │ │ │ @ instruction: 0xf1096829 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - strbmi pc, [r1], -r1, lsr #17 @ │ │ │ │ + @ instruction: 0x4641f893 │ │ │ │ strbmi r6, [sl], -r8, lsr #16 │ │ │ │ ldmvs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b959 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ strtmi lr, [r0], -r7, asr #15 │ │ │ │ - stc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7ef │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andsle r6, r7, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x259944 │ │ │ │ + blcs 0x2598a0 │ │ │ │ stmiavs fp!, {r3, r4, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, r5, r3, lsl #22 │ │ │ │ ldrmi r6, [r6], -r3, lsr #31 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107a9c │ │ │ │ - blcs 0xb690c │ │ │ │ + blcs 0x1079f8 │ │ │ │ + blcs 0xb6868 │ │ │ │ @ instruction: 0x4620db18 │ │ │ │ - mrc2 0, 2, pc, cr6, cr10, {0} │ │ │ │ + mrc2 0, 2, pc, cr2, cr10, {0} │ │ │ │ andcs fp, r1, r0, ror #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1a18a0 │ │ │ │ + blcc 0x1a17fc │ │ │ │ stmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - ubfx pc, r3, #30, #3 │ │ │ │ + strb pc, [r2, fp, lsl #31]! @ │ │ │ │ @ instruction: 0xf646682f │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0a22895 │ │ │ │ - @ instruction: 0xf107ff29 │ │ │ │ + @ instruction: 0xf107ff1b │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0xf8d5f837 │ │ │ │ + @ instruction: 0xf8d5f829 │ │ │ │ @ instruction: 0xf0a2a004 │ │ │ │ - @ instruction: 0x4607feb5 │ │ │ │ + strmi pc, [r7], -r7, lsr #29 │ │ │ │ ldrbmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - @ instruction: 0xf8d8fbbb │ │ │ │ + @ instruction: 0xf8d8fbf3 │ │ │ │ stmiavs r8!, {pc}^ │ │ │ │ - blx 0x19bbbbe │ │ │ │ + blx 0x163bb1a │ │ │ │ @ instruction: 0x464a463b │ │ │ │ andls r4, r0, r1, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - svcvs 0x00a3fc5d │ │ │ │ + svcvs 0x00a3fc95 │ │ │ │ adcsle r2, r6, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -114076,727 +114035,727 @@ │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, sp, r0, ror r0 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi sl, #0 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x241f04 │ │ │ │ + bcs 0x241e60 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x94a5c0 │ │ │ │ + blle 0x94a51c │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - bicslt pc, r0, pc, asr #27 │ │ │ │ + bicslt pc, r0, fp, asr #27 │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ ldmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strtmi r3, [r1], -r1 │ │ │ │ tsteq sl, lr, asr #7 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed4060c │ │ │ │ + blx 0xfed40568 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1b993c │ │ │ │ + blcc 0x1b9898 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, r1, asr #29]! @ │ │ │ │ - cdp2 0, 9, cr15, cr12, cr2, {5} │ │ │ │ + udf #12265 @ 0x2fe9 │ │ │ │ + cdp2 0, 8, cr15, cr14, cr2, {5} │ │ │ │ @ instruction: 0xf6464622 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - ldmdavs r6!, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 0, 9, cr15, cr0, cr2, {5} │ │ │ │ + ldmdavs r6!, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cdp2 0, 8, cr15, cr2, cr2, {5} │ │ │ │ @ instruction: 0xf1066821 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdavs r0!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xe7d047b8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ - blvs 0xfe491278 │ │ │ │ + blvs 0xfe4911d4 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r0, cr11 │ │ │ │ rsbvs pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0x460ed017 │ │ │ │ vadd.i8 d22, d24, d9 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ andcs r0, r0, r3, lsr r2 │ │ │ │ movteq lr, #6915 @ 0x1b03 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d26833 │ │ │ │ ldmdavs r2!, {r7, lr}^ │ │ │ │ - blx 0xfed906fc │ │ │ │ + blx 0xfed90658 │ │ │ │ ldmdbeq fp, {r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82a07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstcs r0, r3, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28a6c0 │ │ │ │ + blle 0x28a61c │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r1]! │ │ │ │ - blcs 0xce6e0 │ │ │ │ + blcs 0xce63c │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 5, cr15, cr12, cr3, {7} │ │ │ │ + cdp2 7, 9, cr15, cr4, cr3, {7} │ │ │ │ @ instruction: 0xf8d6e7f2 │ │ │ │ @ instruction: 0xf0a28000 │ │ │ │ - @ instruction: 0x4681fe35 │ │ │ │ + strmi pc, [r1], r7, lsr #28 │ │ │ │ sbceq pc, lr, #8, 2 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d80112 │ │ │ │ @ instruction: 0xf0a61000 │ │ │ │ - ldmdavs r6!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 0, 2, cr15, cr6, cr2, {5} │ │ │ │ + ldmdavs r6!, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cdp2 0, 1, cr15, cr8, cr2, {5} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - @ instruction: 0xff34f0a6 │ │ │ │ - orrvs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + @ instruction: 0xff26f0a6 │ │ │ │ + bicpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrdhi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a35dd8 │ │ │ │ - ldrtmi pc, [r2], -r7, ror #20 @ │ │ │ │ + @ instruction: 0x4632fa59 │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ strmi r4, [r0, r0, asr #12]! │ │ │ │ - blcs 0x9b9e4 │ │ │ │ + blcs 0x9b940 │ │ │ │ @ instruction: 0xf1a3d0c6 │ │ │ │ - blx 0xfed40754 │ │ │ │ + blx 0xfed406b0 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [pc, fp, lsr #15]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ rsble r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ strmi r6, [lr], -sl, asr #16 │ │ │ │ - bcs 0x24207c │ │ │ │ + bcs 0x241fd8 │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #20 │ │ │ │ tstle r2, sp, lsl #20 │ │ │ │ - bcs 0x9a0bc │ │ │ │ + bcs 0x9a018 │ │ │ │ andcs sp, r1, #1073741842 @ 0x40000012 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11ba48 │ │ │ │ - bcc 0x1b70f4 │ │ │ │ + bcs 0x11b9a4 │ │ │ │ + bcc 0x1b7050 │ │ │ │ ldmdale r3, {r0, r9, fp, sp}^ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - ldc2l 0, cr15, [sl], {26} │ │ │ │ + ldc2l 0, cr15, [r6], {26} │ │ │ │ stmdacs r0, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldmvs r2!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf903fa02 │ │ │ │ stmdblt fp, {r0, r1, r4, r5, r8, fp, sp, lr} │ │ │ │ stmdbeq r0, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a26834 │ │ │ │ - @ instruction: 0x4622fd5d │ │ │ │ + strtmi pc, [r2], -pc, asr #26 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - ldmvs r3!, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdhi pc, [r4], -r6 │ │ │ │ - ldc2 0, cr15, [r8, #648]! @ 0x288 │ │ │ │ + stc2 0, cr15, [sl, #648]! @ 0x288 │ │ │ │ @ instruction: 0xf1084682 │ │ │ │ @ instruction: 0xf64602ce │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0x01122895 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - cdp2 0, 12, cr15, cr2, cr6, {5} │ │ │ │ + cdp2 0, 11, cr15, cr4, cr6, {5} │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ ldmvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldmdavs r1!, {r0, r1, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xffdbdb88 │ │ │ │ + blx 0xbbdae6 │ │ │ │ @ instruction: 0xb12b6fab │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ble 0xfeb4a450 │ │ │ │ + ble 0xfeb4a3ac │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - @ instruction: 0xe7e3fd9d │ │ │ │ + ubfx pc, r5, #27, #4 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a64620 │ │ │ │ - ldr pc, [r7, fp, lsl #29]! │ │ │ │ + @ instruction: 0xe7b7fe7d │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a64620 │ │ │ │ - strb pc, [sl, r5, lsl #29] @ │ │ │ │ + @ instruction: 0xe7cafe77 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r7, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee508f0 │ │ │ │ + blx 0xfee5084c │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00aa83f0 │ │ │ │ ldmvs r4!, {r0, r8, sp} │ │ │ │ @ instruction: 0xf8852a02 │ │ │ │ stcle 0, cr1, [sl], #-496 @ 0xfffffe10 │ │ │ │ - blle 0xb4a4dc │ │ │ │ + blle 0xb4a438 │ │ │ │ movwls r4, #22056 @ 0x5628 │ │ │ │ - mcrr2 0, 1, pc, r0, cr10 @ │ │ │ │ + ldc2 0, cr15, [ip], #-104 @ 0xffffff98 │ │ │ │ movwlt r9, #2821 @ 0xb05 │ │ │ │ ldmdavs r3!, {r0, r1, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - b 0x144cc28 │ │ │ │ - blls 0x405d00 │ │ │ │ + b 0x144cb84 │ │ │ │ + blls 0x405c5c │ │ │ │ svcvs 0x00abb343 │ │ │ │ @ instruction: 0xf895bb33 │ │ │ │ tstlt fp, #230 @ 0xe6 │ │ │ │ @ instruction: 0x46416873 │ │ │ │ biccc r6, lr, #240, 16 @ 0xf00000 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ tsteq sl, r1, lsl #8 │ │ │ │ stmib sp, {r4, r8, r9, sp}^ │ │ │ │ - blls 0x40c920 │ │ │ │ + blls 0x40c87c │ │ │ │ svcvs 0x00ab4798 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40938 │ │ │ │ + blx 0xfed40894 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b9c44 │ │ │ │ + bcc 0x1b9ba0 │ │ │ │ ldmible r3, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, fp, lsr #26]! @ │ │ │ │ + ldrb pc, [r2, r3, ror #26]! @ │ │ │ │ ldrb r4, [r0, r4, ror #4] │ │ │ │ - stc2 0, cr15, [r4, #-648] @ 0xfffffd78 │ │ │ │ + ldc2l 0, cr15, [r6], #648 @ 0x288 │ │ │ │ @ instruction: 0xf6464642 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ pkhbtmi r2, r1, r5, lsl #17 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - cdp2 0, 1, cr15, cr0, cr6, {5} │ │ │ │ + cdp2 0, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - @ instruction: 0xf8d8fcf7 │ │ │ │ + @ instruction: 0xf8d8fce9 │ │ │ │ @ instruction: 0xf1061000 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - strtmi pc, [r0], -r5, lsl #28 │ │ │ │ + @ instruction: 0x4620fdf7 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf93cf0a3 │ │ │ │ + @ instruction: 0xf92ef0a3 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xe7c647b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd6f94 │ │ │ │ + bl 0xfebd6ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a0 │ │ │ │ andlt pc, r2, r1, ror #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd6fd0 │ │ │ │ + bl 0xfebd6f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a8 │ │ │ │ andlt pc, r2, r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd700c │ │ │ │ + bl 0xfebd6f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b0 │ │ │ │ andlt pc, r2, r5, lsr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7048 │ │ │ │ + bl 0xfebd6fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b8 │ │ │ │ andlt pc, r2, r7, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7084 │ │ │ │ + bl 0xfebd6fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c0 │ │ │ │ andlt pc, r2, r9, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd70c0 │ │ │ │ + bl 0xfebd701c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c8 │ │ │ │ andlt pc, r2, fp, asr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd70fc │ │ │ │ + bl 0xfebd7058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d0 │ │ │ │ andlt pc, r2, sp, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7138 │ │ │ │ + bl 0xfebd7094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d8 │ │ │ │ andlt pc, r2, pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7174 │ │ │ │ + bl 0xfebd70d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e0 │ │ │ │ andlt pc, r2, r1, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd71b0 │ │ │ │ + bl 0xfebd710c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e8 │ │ │ │ andlt pc, r2, r3, asr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd71ec │ │ │ │ + bl 0xfebd7148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f0 │ │ │ │ andlt pc, r2, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7228 │ │ │ │ + bl 0xfebd7184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f8 │ │ │ │ andlt pc, r2, r7, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7264 │ │ │ │ + bl 0xfebd71c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72a0 │ │ │ │ + bl 0xfebd71fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2108 │ │ │ │ ldrdlt pc, [r2], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72dc │ │ │ │ + bl 0xfebd7238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2110 │ │ │ │ @ instruction: 0xb002fdbd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7318 │ │ │ │ + bl 0xfebd7274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2118 │ │ │ │ mullt r2, pc, sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7354 │ │ │ │ + bl 0xfebd72b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf64db082 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - bl 0x100d8c │ │ │ │ + vqdmlal.s , d0, d1[3] │ │ │ │ + bl 0x100ce8 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2120 │ │ │ │ andlt pc, r2, sp, ror sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7398 │ │ │ │ + bl 0xfebd72f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - vhadd.s8 d27, d30, d2 │ │ │ │ - vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ - bl 0x100dd0 │ │ │ │ + @ instruction: 0xf64db082 │ │ │ │ + vqdmlal.s , d16, d1[7] │ │ │ │ + bl 0x100d2c │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ andlt pc, r2, fp, asr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd73dc │ │ │ │ + bl 0xfebd7338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vsubw.s8 , q0, d13 │ │ │ │ - bl 0x100e14 │ │ │ │ + vsubw.s8 q8, q8, d5 │ │ │ │ + bl 0x100d70 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2130 │ │ │ │ andlt pc, r2, r9, lsr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7420 │ │ │ │ + bl 0xfebd737c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vqdmlal.s , d0, d1[4] │ │ │ │ - bl 0x100e58 │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ + bl 0x100db4 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2138 │ │ │ │ andlt pc, r2, r7, lsl sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7464 │ │ │ │ + bl 0xfebd73c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - vhadd.s8 d27, d30, d2 │ │ │ │ - vbic.i32 d16, #3328 @ 0x00000d00 │ │ │ │ - bl 0x100e9c │ │ │ │ + @ instruction: 0xf64db082 │ │ │ │ + vrsra.s64 d23, d21, #64 │ │ │ │ + bl 0x100df8 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2140 │ │ │ │ strdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74a8 │ │ │ │ + bl 0xfebd7404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrsbcs pc, [r0, #-130] @ 0xffffff7e @ │ │ │ │ ldc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74e8 │ │ │ │ + bl 0xfebd7444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d24, d2 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ - bl 0x100f50 │ │ │ │ + vbic.i32 d22, #256 @ 0x00000100 │ │ │ │ + bl 0x100eac │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2160 │ │ │ │ @ instruction: 0xb002fcb3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd752c │ │ │ │ + bl 0xfebd7488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2170 │ │ │ │ mullt r2, r5, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7568 │ │ │ │ + bl 0xfebd74c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vsubl.s8 q9, d0, d20 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ addlt r0, r2, r3, lsr r2 │ │ │ │ vadd.i8 q11, q15, q6 │ │ │ │ - vsubw.s8 q9, q0, d29 │ │ │ │ + vsubw.s8 , q8, d21 │ │ │ │ @ instruction: 0xf8520307 │ │ │ │ movwls r2, #36 @ 0x24 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andlt pc, r2, r5, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd75a8 │ │ │ │ + bl 0xfebd7504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, r2] │ │ │ │ mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd75e8 │ │ │ │ + bl 0xfebd7544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vqdmlal.s q10, d16, d1[5] │ │ │ │ - bl 0x101018 │ │ │ │ + bl 0x100f74 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2190 │ │ │ │ andlt pc, r2, r3, lsr ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd762c │ │ │ │ + bl 0xfebd7588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vorr.i32 d22, #2304 @ 0x00000900 │ │ │ │ - bl 0x10105c │ │ │ │ + bl 0x100fb8 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff21a0 │ │ │ │ andlt pc, r2, r1, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7670 │ │ │ │ + bl 0xfebd75cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21b0 │ │ │ │ strdlt pc, [r2], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd76ac │ │ │ │ + bl 0xfebd7608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21c0 │ │ │ │ ldrdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -114811,79 +114770,79 @@ │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andle r6, lr, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stmiavs sl!, {r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0x242a80 │ │ │ │ + bcs 0x2429dc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ cmplt r3, r1, lsl #6 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a38ff0 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x108728 │ │ │ │ - blcs 0xb7558 │ │ │ │ + blcs 0x108684 │ │ │ │ + blcs 0xb74b4 │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf810f01a │ │ │ │ + @ instruction: 0xf80cf01a │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1ba4f0 │ │ │ │ + blcc 0x1ba44c │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - @ instruction: 0xe7f2f91d │ │ │ │ + ubfx pc, r5, #18, #19 │ │ │ │ @ instruction: 0xf0a268af │ │ │ │ - @ instruction: 0x4681f8f7 │ │ │ │ + strmi pc, [r1], r9, ror #17 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - blx 0x13c814 │ │ │ │ + @ instruction: 0xf9f4f0a6 │ │ │ │ ldrdhi pc, [ip], -r5 │ │ │ │ - @ instruction: 0xf8e8f0a2 │ │ │ │ + @ instruction: 0xf8daf0a2 │ │ │ │ @ instruction: 0xf1086839 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdbvs fp!, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs fp!, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00a0bb0b │ │ │ │ stcle 8, cr2, [sl], #-8 │ │ │ │ ldcle 8, cr2, [ip], {-0} │ │ │ │ @ instruction: 0xf0a2d12a │ │ │ │ - strmi pc, [r0], r9, lsr #26 │ │ │ │ - @ instruction: 0xf86cf0a2 │ │ │ │ + pkhbtmi pc, r0, fp, lsl #26 @ │ │ │ │ + @ instruction: 0xf85ef0a2 │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ ldrbmi r8, [r3], -r0 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ ldrbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fe1d │ │ │ │ + svcvs 0x00a3fe55 │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0xf8d5e7b5 │ │ │ │ @ instruction: 0xf0a28000 │ │ │ │ - @ instruction: 0x4642f851 │ │ │ │ + strbmi pc, [r2], -r3, asr #16 @ │ │ │ │ strbmi r4, [r1], -r0, lsl #13 │ │ │ │ strbmi r4, [r3], r0, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r6, #-876] @ 0xfffffc94 │ │ │ │ + stc2 7, cr15, [lr, #876] @ 0x36c │ │ │ │ stmdacc r4, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldmible r0!, {r0, fp, sp}^ │ │ │ │ - mcr2 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr2, cr13, {7} │ │ │ │ vqshl.s8 d27, d0, d8 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdavs ip, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x11aa34 │ │ │ │ + bl 0x11a990 │ │ │ │ @ instruction: 0xf85d0244 │ │ │ │ - bl 0x153224 │ │ │ │ + bl 0x153180 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76121d0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ @@ -114893,160 +114852,160 @@ │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, pc, r0, ror r0 @ │ │ │ │ stmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ strmi r6, [lr], -sl, lsl #17 │ │ │ │ tstmi r3, #0 │ │ │ │ tstmi sl, #4849664 @ 0x4a0000 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x242bc8 │ │ │ │ + bcs 0x242b24 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc262b02 │ │ │ │ - blle 0xa4b284 │ │ │ │ + blle 0xa4b1e0 │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - mvnslt pc, sp, ror #30 │ │ │ │ + mvnslt pc, r9, ror #30 │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r5, r0, lsl #30 │ │ │ │ - bllt 0x75c548 │ │ │ │ + bllt 0x75c4a4 │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r2, [r1], -r2 │ │ │ │ ldrcs r6, [r0], #-2163 @ 0xfffff78d │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r9, ip, sp}^ │ │ │ │ biccc r4, lr, #0, 8 │ │ │ │ tsteq fp, r2, lsl r1 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed412d8 │ │ │ │ + blx 0xfed41234 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1ba5f8 │ │ │ │ + blcc 0x1ba554 │ │ │ │ ldmible r7, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ubfx pc, fp, #16, #19 │ │ │ │ - @ instruction: 0xf836f0a2 │ │ │ │ + @ instruction: 0xe7f2f893 │ │ │ │ + @ instruction: 0xf828f0a2 │ │ │ │ @ instruction: 0xf6464622 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - @ instruction: 0xf8d6f943 │ │ │ │ + @ instruction: 0xf8d6f935 │ │ │ │ @ instruction: 0xf0a2a008 │ │ │ │ - stmdavs r1!, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - @ instruction: 0xf938f0a6 │ │ │ │ + @ instruction: 0xf92af0a6 │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - @ instruction: 0xf92ef0a6 │ │ │ │ + @ instruction: 0xf920f0a6 │ │ │ │ ldrtmi r6, [r3], -r0, lsr #16 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xe7c447b8 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ vadd.i8 q11, q12, q6 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1be8cc │ │ │ │ + blmi 0x1be828 │ │ │ │ ldrsbcs pc, [r0, #130]! @ 0x82 @ │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - blmi 0x1be8d8 │ │ │ │ + blmi 0x1be834 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ vadd.i8 q11, q12, q6 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1be90c │ │ │ │ + blmi 0x1be868 │ │ │ │ andcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ andcs lr, r0, lr, lsr r7 │ │ │ │ - blmi 0x1be918 │ │ │ │ + blmi 0x1be874 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe551fd8 │ │ │ │ + blvs 0xfe551f34 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1448 │ │ │ │ + blx 0xfedd13a4 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r2, r6, r8, ip, lr, pc} │ │ │ │ eorsle r2, fp, pc, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r4, #-8] │ │ │ │ - blcs 0xcf418 │ │ │ │ + blcs 0xcf374 │ │ │ │ strtmi sp, [r0], -r3, asr #16 │ │ │ │ - mcr2 0, 5, pc, cr10, cr9, {0} @ │ │ │ │ + mcr2 0, 5, pc, cr6, cr9, {0} @ │ │ │ │ ldmvs r7!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xff36f0a1 │ │ │ │ + @ instruction: 0xff28f0a1 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - ldc2 7, cr15, [ip], #-876 @ 0xfffffc94 │ │ │ │ + ldc2l 7, cr15, [r4], #-876 @ 0xfffffc94 │ │ │ │ @ instruction: 0xf0a16837 │ │ │ │ - pkhbtmi pc, r1, r5, lsl #31 @ │ │ │ │ + strmi pc, [r1], r7, lsl #31 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xf8a0f0a6 │ │ │ │ + @ instruction: 0xf892f0a6 │ │ │ │ @ instruction: 0xf0a16876 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - @ instruction: 0xf896f0a6 │ │ │ │ + @ instruction: 0xf888f0a6 │ │ │ │ ldmdavs r8!, {r0, r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x46494632 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed4147c │ │ │ │ + blx 0xfed413d8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r8 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1870 │ │ │ │ + blcs 0xa17cc │ │ │ │ @ instruction: 0xf04fdabb │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff7cf7e2 │ │ │ │ + @ instruction: 0xffb4f7e2 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r5, lsl #26 │ │ │ │ @ instruction: 0xf4136bab │ │ │ │ @@ -115058,917 +115017,917 @@ │ │ │ │ ldrmi r6, [r6], -fp, asr #16 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble fp!, {d2} │ │ │ │ - blcs 0xcf500 │ │ │ │ + blcs 0xcf45c │ │ │ │ @ instruction: 0x4620d83a │ │ │ │ - mrc2 0, 1, pc, cr6, cr9, {0} │ │ │ │ + mrc2 0, 1, pc, cr2, cr9, {0} │ │ │ │ ldmdavs sp!, {r5, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xff2af0a1 │ │ │ │ + @ instruction: 0xff1cf0a1 │ │ │ │ @ instruction: 0xf1054680 │ │ │ │ @ instruction: 0xf64602ce │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0x01122595 │ │ │ │ @ instruction: 0xf0a66829 │ │ │ │ - @ instruction: 0xf8d7f835 │ │ │ │ + @ instruction: 0xf8d7f827 │ │ │ │ @ instruction: 0xf0a19004 │ │ │ │ - @ instruction: 0x4601feb3 │ │ │ │ + strmi pc, [r1], -r5, lsr #29 │ │ │ │ strbmi r4, [sl], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0x463bfbb9 │ │ │ │ + @ instruction: 0x463bfbf1 │ │ │ │ strbmi r6, [r2], -r8, lsr #16 │ │ │ │ ldrmi r4, [r0, r1, asr #12]! │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff18b568 │ │ │ │ + ble 0xff18b4c4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - @ instruction: 0xe7e5ff11 │ │ │ │ + strb pc, [r5, r9, asr #30]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ - blvs 0xfe5521a0 │ │ │ │ + blvs 0xfe5520fc │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 4, sp, r0, cr14 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfee34ac8 │ │ │ │ + blx 0xfee34a24 │ │ │ │ stmdavs sl, {r1, r2, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs fp, {r0, r2, r6, r8, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r2, #-8] │ │ │ │ - blcs 0xcf5e0 │ │ │ │ + blcs 0xcf53c │ │ │ │ strtmi sp, [r0], -r1, asr #16 │ │ │ │ - stc2l 0, cr15, [r6, #100] @ 0x64 │ │ │ │ + stc2l 0, cr15, [r2, #100] @ 0x64 │ │ │ │ stmdavs pc!, {r3, r4, r6, r8, r9, ip, sp, pc} @ │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 11, cr15, cr6, cr1, {5} │ │ │ │ + cdp2 0, 10, cr15, cr8, cr1, {5} │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d84681 │ │ │ │ tsteq r2, r0 │ │ │ │ - @ instruction: 0xffc4f0a5 │ │ │ │ + @ instruction: 0xffb6f0a5 │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - cdp2 0, 4, cr15, cr2, cr1, {5} │ │ │ │ + cdp2 0, 3, cr15, cr4, cr1, {5} │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - blx 0x12be97a │ │ │ │ + blx 0xfe0be8d6 │ │ │ │ @ instruction: 0xf8d8463b │ │ │ │ strbmi r1, [sl], -r0 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fbef │ │ │ │ + svcvs 0x00a3fc27 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41640 │ │ │ │ + blx 0xfed4159c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa2a14 │ │ │ │ + blcs 0xa2970 │ │ │ │ @ instruction: 0xf04fdabd │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 9, cr15, cr10, cr2, {7} │ │ │ │ + cdp2 7, 13, cr15, cr2, cr2, {7} │ │ │ │ svclt 0x0000e7e5 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x15369c │ │ │ │ + bl 0x1535f8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7712210 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1536dc │ │ │ │ + bl 0x153638 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x15371c │ │ │ │ + bl 0x153678 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7312230 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x15375c │ │ │ │ + bl 0x1536b8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r1, -r0, asr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56cd8c │ │ │ │ + blvs 0xfe56cce8 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf023460d │ │ │ │ - blcs 0x3c17a0 │ │ │ │ + blcs 0x3c16fc │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28b7bc │ │ │ │ + blle 0x28b718 │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - stmdblt r0!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [r9, r1]! │ │ │ │ - blcs 0xcf7dc │ │ │ │ + blcs 0xcf738 │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [lr, #904] @ 0x388 │ │ │ │ + cdp2 7, 1, cr15, cr6, cr2, {7} │ │ │ │ @ instruction: 0xf0a1e7f2 │ │ │ │ - stmdavs fp!, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x92400 │ │ │ │ + stmdavs fp!, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x9235c │ │ │ │ svcvs 0x00a3d154 │ │ │ │ @ instruction: 0xdc732b02 │ │ │ │ mcrrle 11, 0, r2, pc, cr0 │ │ │ │ andcs sp, r0, r3, ror r1 │ │ │ │ @ instruction: 0xf0a22100 │ │ │ │ - pkhbtmi pc, r1, r7, lsl #20 @ │ │ │ │ + strmi pc, [r1], r9, lsl #20 │ │ │ │ @ instruction: 0xf64668af │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - @ instruction: 0xf107fda3 │ │ │ │ + @ instruction: 0xf107fd95 │ │ │ │ strmi r0, [r7], -lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a50112 │ │ │ │ - bmi 0xd006e4 │ │ │ │ + bmi 0xd00608 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2088 @ 0xfffff7d8 │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmpl sl, {ip, sp} │ │ │ │ - bl 0x111c90 │ │ │ │ + bl 0x111bec │ │ │ │ ldrmi r0, [r3], #-265 @ 0xfffffef7 │ │ │ │ smlabtvc r0, sp, r9, lr │ │ │ │ stmdacs r0, {r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf646d042 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r1, r4, r7, r8} │ │ │ │ - ldc2l 0, cr15, [r2], #-648 @ 0xfffffd78 │ │ │ │ - ldc2 0, cr15, [r8, #-644] @ 0xfffffd7c │ │ │ │ + stc2l 0, cr15, [r4], #-648 @ 0xfffffd78 │ │ │ │ + stc2 0, cr15, [sl, #-644] @ 0xfffffd7c │ │ │ │ @ instruction: 0xf0a14680 │ │ │ │ - @ instruction: 0x4631fd15 │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #26 @ │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ - @ instruction: 0xffcef0aa │ │ │ │ + @ instruction: 0xffc0f0aa │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - @ instruction: 0xffe4f0aa │ │ │ │ + @ instruction: 0xffd6f0aa │ │ │ │ strbmi r6, [r2], -r9, lsr #18 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - stmiavs r9!, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r9!, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0xff0bebec │ │ │ │ - blcs 0x9cb10 │ │ │ │ + blx 0xffebeb48 │ │ │ │ + blcs 0x9ca6c │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed418a0 │ │ │ │ + blx 0xfed417fc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, lsr #15] │ │ │ │ @ instruction: 0xf0a1692f │ │ │ │ - @ instruction: 0x463afcf5 │ │ │ │ + ldrtmi pc, [sl], -r7, ror #25 @ │ │ │ │ ldrtmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d5f9fb │ │ │ │ + @ instruction: 0xf8d5fa33 │ │ │ │ @ instruction: 0xf0a1900c │ │ │ │ - strmi pc, [r1], -fp, ror #25 │ │ │ │ + @ instruction: 0x4601fcdd │ │ │ │ strmi r4, [r0], sl, asr #12 │ │ │ │ ldrtmi r4, [r1], r0, lsr #12 │ │ │ │ - @ instruction: 0xf9f0f7db │ │ │ │ + blx 0xabeb84 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ab4630 │ │ │ │ - ldr pc, [fp, r3, asr #16] │ │ │ │ + @ instruction: 0xe79bf835 │ │ │ │ tstpne r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf0a26808 │ │ │ │ - ldr pc, [fp, pc, lsr #24]! │ │ │ │ - blcs 0xcf8ec │ │ │ │ + ldr pc, [fp, r1, lsr #24]! │ │ │ │ + blcs 0xcf848 │ │ │ │ @ instruction: 0xf7fdd9da │ │ │ │ - svclt 0x0000fa91 │ │ │ │ - addeq pc, r8, r2, lsr r3 @ │ │ │ │ + svclt 0x0000fa9f │ │ │ │ + ldrdeq pc, [r8], r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, fp, lsl #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrle r0, [sp, #-2010]! @ 0xfffff826 │ │ │ │ @ instruction: 0xdc362b0b │ │ │ │ vadd.i8 q11, q12, q5 │ │ │ │ - vrsra.s64 q10, , #64 │ │ │ │ + vorr.i32 d20, #256 @ 0x00000100 │ │ │ │ vcge.s8 d16, d8, d3 │ │ │ │ - vorr.i32 q11, #16777216 @ 0x01000000 │ │ │ │ - bcs 0x82968 │ │ │ │ + vqshl.s64 d21, d1, #0 │ │ │ │ + bcs 0x828c4 │ │ │ │ svclt 0x00186d2a │ │ │ │ @ instruction: 0xf64d461f │ │ │ │ - vorr.i32 , #2304 @ 0x00000900 │ │ │ │ + vrsra.s64 q10, , #64 │ │ │ │ @ instruction: 0xf64d0307 │ │ │ │ - vsubhn.i16 d21, q0, │ │ │ │ + vmvn.i32 q10, #218103808 @ 0x0d000000 │ │ │ │ svclt 0x00180607 │ │ │ │ - blvs 0xfe5525b0 │ │ │ │ + blvs 0xfe55250c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xdc2a2b07 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc2d2b02 │ │ │ │ - blle 0xc0b95c │ │ │ │ + blle 0xc0b8b8 │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - bllt 0xfe4bfd68 │ │ │ │ + bllt 0xfe4bfcb4 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0x461d38 │ │ │ │ + blcs 0x461c94 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andsle r2, r0, r1, lsl #22 │ │ │ │ vadd.f32 d22, d14, d26 │ │ │ │ - vqshl.s64 , , #0 │ │ │ │ + vbic.i32 , #16777216 @ 0x01000000 │ │ │ │ @ instruction: 0xf64d0707 │ │ │ │ - @ instruction: 0xf2c046b1 │ │ │ │ - blvs 0xfe5425b0 │ │ │ │ + vsubhn.i16 d20, q0, │ │ │ │ + blvs 0xfe54250c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 14, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrdcs sp, [r0], -r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0xcf9c8 │ │ │ │ + blcs 0xcf924 │ │ │ │ @ instruction: 0xf04fd9d0 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [r8], #904 @ 0x388 │ │ │ │ + stc2 7, cr15, [r0, #-904]! @ 0xfffffc78 │ │ │ │ ldmib r4, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdavs r0!, {r1, r9, ip}^ │ │ │ │ - @ instruction: 0xf890f7db │ │ │ │ + @ instruction: 0xf8c8f7db │ │ │ │ svcvs 0x00ab6824 │ │ │ │ strbcc r4, [lr], #1665 @ 0x681 │ │ │ │ smlawbeq r4, r8, r6, r4 │ │ │ │ @ instruction: 0xf895b9b3 │ │ │ │ orrslt r3, fp, r6, ror #1 │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ stmib sp, {r2, pc}^ │ │ │ │ ldrmi r3, [r8, r2, lsl #6]! │ │ │ │ - blcs 0x9ccac │ │ │ │ + blcs 0x9cc08 │ │ │ │ @ instruction: 0xf1a3d0b0 │ │ │ │ - blx 0xfed41a1c │ │ │ │ + blx 0xfed41978 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r9, fp, lsr #15]! │ │ │ │ - stc2 0, cr15, [r0], #644 @ 0x284 │ │ │ │ + ldc2 0, cr15, [r2], {161} @ 0xa1 │ │ │ │ @ instruction: 0xf6464622 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0x46072495 │ │ │ │ @ instruction: 0xf0a56821 │ │ │ │ - stmdavs r4!, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8fef0a2 │ │ │ │ + @ instruction: 0xf8f0f0a2 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ ldrmi r4, [r0, r0, lsr #12]! │ │ │ │ svclt 0x0000e7e0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe552664 │ │ │ │ + blvs 0xfe5525c0 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1ad4 │ │ │ │ + blx 0xfedd1a30 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r3, r6, r8, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, sp, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r6, #-8] │ │ │ │ - blcs 0xcfaa8 │ │ │ │ + blcs 0xcfa04 │ │ │ │ strtmi sp, [r0], -r5, asr #16 │ │ │ │ - blx 0x193cf06 │ │ │ │ + blx 0x183ce62 │ │ │ │ ldmdavs r7!, {r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - mrrc2 0, 10, pc, r6, cr1 @ │ │ │ │ + mcrr2 0, 10, pc, r8, cr1 @ │ │ │ │ @ instruction: 0xf1074680 │ │ │ │ @ instruction: 0xf64602ce │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0x01122795 │ │ │ │ @ instruction: 0xf0a56839 │ │ │ │ - @ instruction: 0xf8d6fd61 │ │ │ │ + @ instruction: 0xf8d6fd53 │ │ │ │ @ instruction: 0xf0a1a004 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - ldc2l 0, cr15, [r6, #-660] @ 0xfffffd6c │ │ │ │ + stc2l 0, cr15, [r8, #-660] @ 0xfffffd6c │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - blx 0xff5bd162 │ │ │ │ + blx 0xff23d0be │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - @ instruction: 0xf8daf7db │ │ │ │ + @ instruction: 0xf912f7db │ │ │ │ ldmdavs r8!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41b10 │ │ │ │ + blx 0xfed41a6c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa2ee4 │ │ │ │ + blcs 0xa2e40 │ │ │ │ @ instruction: 0xf04fdab9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r2], #-904 @ 0xfffffc78 │ │ │ │ + stc2l 7, cr15, [sl], #-904 @ 0xfffffc78 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, r8, r0, ror r0 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ tstmi sl, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf386fab6 │ │ │ │ - bcs 0x2434dc │ │ │ │ + bcs 0x243438 │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ andeq pc, r1, r3, asr #32 │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3c1b8c │ │ │ │ + blcs 0x3c1ae8 │ │ │ │ svcvs 0x00a3d045 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x109180 │ │ │ │ - blcc 0x1b84d4 │ │ │ │ + blcs 0x1090dc │ │ │ │ + blcc 0x1b8430 │ │ │ │ stmdale pc, {r0, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - @ instruction: 0xb3b8fae3 │ │ │ │ + @ instruction: 0xb3b8fadf │ │ │ │ @ instruction: 0xf646686f │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - @ instruction: 0xf107fbd3 │ │ │ │ + @ instruction: 0xf107fbc5 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a50112 │ │ │ │ - stmdavs pc!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ - blx 0xff2bd24a │ │ │ │ + stmdavs pc!, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + blx 0xfef3d1a6 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - ldc2l 0, cr15, [r6], {165} @ 0xa5 │ │ │ │ + stc2l 0, cr15, [r8], {165} @ 0xa5 │ │ │ │ ldrdlt pc, [r8], -r5 │ │ │ │ - blx 0x15bd262 │ │ │ │ + blx 0x123d1be │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xf85af7db │ │ │ │ + @ instruction: 0xf892f7db │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0x464a4653 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ stmiavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - @ instruction: 0xf900f7db │ │ │ │ + @ instruction: 0xf938f7db │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ble 0xfec4bc38 │ │ │ │ + ble 0xfec4bb94 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - strb pc, [r3, r9, lsr #23]! @ │ │ │ │ + strb pc, [r3, r1, ror #23]! @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56d268 │ │ │ │ + blvs 0xfe56d1c4 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs fp, {r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ - blcs 0x2528a8 │ │ │ │ + blcs 0x252804 │ │ │ │ stmdavs fp, {r1, r3, r4, r5, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r5, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble r8!, {d2} │ │ │ │ - blcs 0xcfca0 │ │ │ │ + blcs 0xcfbfc │ │ │ │ @ instruction: 0x4620d837 │ │ │ │ - blx 0x1a3d0fc │ │ │ │ + blx 0x193d058 │ │ │ │ stmdavs lr!, {r3, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ - blx 0xffd3d324 │ │ │ │ + blx 0xff9bd280 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xfff8f7da │ │ │ │ + @ instruction: 0xf830f7db │ │ │ │ svcvs 0x00a2682b │ │ │ │ tsteq pc, lr, asr #7 │ │ │ │ @ instruction: 0xf894bb6a │ │ │ │ cmplt r3, #230 @ 0xe6 │ │ │ │ stmiavs r8!, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf0b69600 │ │ │ │ - svcvs 0x00a3fb25 │ │ │ │ + svcvs 0x00a3fb17 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41ce8 │ │ │ │ + blx 0xfed41c44 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa18c0 │ │ │ │ + blcs 0xa181c │ │ │ │ @ instruction: 0xf04fdac7 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x11bf09a │ │ │ │ + blx 0x1fbeff6 │ │ │ │ @ instruction: 0xf646e7e3 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - @ instruction: 0x463afb1b │ │ │ │ + ldrtmi pc, [sl], -sp, lsl #22 @ │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf0a51000 │ │ │ │ - stmiavs r8!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ - stc2 0, cr15, [sl], #720 @ 0x2d0 │ │ │ │ + ldc2 0, cr15, [ip], {180} @ 0xb4 │ │ │ │ vnmls.f32 s8, s26, s20 │ │ │ │ @ instruction: 0xf8d83f70 │ │ │ │ ldrbtmi r1, [sl], #-0 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [lr], #-512 @ 0xfffffe00 │ │ │ │ strmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ bicvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ strls r9, [r0, -r1, lsl #12] │ │ │ │ @ instruction: 0xf0a26808 │ │ │ │ - ldr pc, [r4, fp, ror #19]! │ │ │ │ - addeq lr, r8, sl, lsl lr │ │ │ │ + sbfx pc, sp, #19, #21 │ │ │ │ + @ instruction: 0x0088eebe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd836c │ │ │ │ + bl 0xfebd82c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00820ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x10d36c │ │ │ │ - bcs 0xb81a0 │ │ │ │ + bcs 0x10d2c8 │ │ │ │ + bcs 0xb80fc │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0xcf9a4 │ │ │ │ + bcs 0xcf900 │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e22100 │ │ │ │ - strdcs pc, [r0], -fp │ │ │ │ + andcs pc, r0, r3, lsr fp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawblt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd83d4 │ │ │ │ + bl 0xfebd8330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00830ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ @ instruction: 0xf0a10118 │ │ │ │ - andcs pc, r4, #4048 @ 0xfd0 │ │ │ │ + andcs pc, r4, #3824 @ 0xef0 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x0020f7da │ │ │ │ + svclt 0x0058f7da │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - addlt r4, pc, r5, lsr #23 │ │ │ │ + addlt r4, pc, r6, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmib r6!, {r2, r4, r9, ip, sp, lr, pc} │ │ │ │ + stmib r8!, {r2, r4, r9, ip, sp, lr, pc} │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ - addhi pc, pc, r0 │ │ │ │ + addshi pc, r0, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ - @ instruction: 0xf1b380df │ │ │ │ + @ instruction: 0xf1b380e0 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ - vorr.i32 d24, #206 @ 0x000000ce │ │ │ │ - blcc 0x289e6c │ │ │ │ + vorr.i32 d24, #207 @ 0x000000cf │ │ │ │ + blcc 0x289dc8 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ - ldm pc, {r3, r4, r8, pc}^ @ │ │ │ │ + ldm pc, {r0, r3, r4, r8, pc}^ @ │ │ │ │ orrseq pc, lr, #19 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - ldrteq r0, [r8], #-278 @ 0xfffffeea │ │ │ │ - @ instruction: 0x011603d4 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - tsteq r6, r6, lsl r1 │ │ │ │ - streq r0, [r7], #-278 @ 0xfffffeea │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + ldrteq r0, [r8], #-279 @ 0xfffffee9 │ │ │ │ + @ instruction: 0x011703d4 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + tsteq r7, r7, lsl r1 │ │ │ │ + streq r0, [r7], #-279 @ 0xfffffee9 │ │ │ │ @ instruction: 0xf1b3036f │ │ │ │ @ instruction: 0xf0404f6f │ │ │ │ - vqadd.s8 q12, , q13 │ │ │ │ + vqadd.s8 q12, , │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ eorhi pc, sl, #0 │ │ │ │ - rschi pc, r7, r0, lsl #4 │ │ │ │ + rschi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14a24f4 │ │ │ │ - rschi pc, r7, r0, asr #32 │ │ │ │ + blcs 0x14a2450 │ │ │ │ + rschi pc, r8, r0, asr #32 │ │ │ │ strvc pc, [r1, -r0, asr #12] │ │ │ │ streq pc, [r1, -r1, asr #5] │ │ │ │ @ instruction: 0xf1b74027 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqsub.s8 q4, q8, q9 │ │ │ │ @ instruction: 0xf5b7861a │ │ │ │ @ instruction: 0xf0026fa0 │ │ │ │ vqsub.s8 d8, d17, d0 │ │ │ │ @ instruction: 0xf5b7819f │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ vhsub.s8 q4, , │ │ │ │ svccs 0x0000874b │ │ │ │ adcshi pc, r3, #2 │ │ │ │ svcvc 0x0080f5b7 │ │ │ │ - sbchi pc, r9, r0, asr #32 │ │ │ │ - @ instruction: 0xf3c40922 │ │ │ │ - stcleq 0, cr4, [r1], #264 @ 0x108 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - @ instruction: 0xf00108a3 │ │ │ │ - movwmi r0, #8456 @ 0x2108 │ │ │ │ - subcc pc, r2, r4, asr #7 │ │ │ │ - @ instruction: 0xf0034301 │ │ │ │ - vsubw.u8 q8, q2, d8 │ │ │ │ - vmla.i q8, q2, d2[0] │ │ │ │ - movwmi r5, #13313 @ 0x3401 │ │ │ │ - ldrtmi r9, [r0], -r4, lsl #2 │ │ │ │ + sbchi pc, sl, r0, asr #32 │ │ │ │ + @ instruction: 0xf3c40921 │ │ │ │ + @ instruction: 0xf0014042 │ │ │ │ + stcleq 1, cr0, [r2], #32 │ │ │ │ + b 0x10c34f8 │ │ │ │ + @ instruction: 0xf0020700 │ │ │ │ + vsubl.u8 q8, d4, d8 │ │ │ │ + movwmi r3, #41282 @ 0xa142 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbteq pc, r2, r4, r3 @ │ │ │ │ + strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ @ instruction: 0x2c02a904 │ │ │ │ - @ instruction: 0xf0049305 │ │ │ │ - stccs 0, cr8, [r3], {198} @ 0xc6 │ │ │ │ - rschi pc, r5, r4 │ │ │ │ - @ instruction: 0xf0042c01 │ │ │ │ - strcs r8, [r0], #-209 @ 0xffffff2f │ │ │ │ - msrne SPSR_fsc, #72, 4 @ 0x80000004 │ │ │ │ - tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - eorne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ - andeq pc, r7, #192, 4 │ │ │ │ + movwls r9, #20996 @ 0x5204 │ │ │ │ + sbchi pc, r5, r4 │ │ │ │ + @ instruction: 0xf0042c03 │ │ │ │ + stccs 0, cr8, [r1], {228} @ 0xe4 │ │ │ │ + sbcshi pc, r0, r4 │ │ │ │ + vhsub.s8 d18, d8, d0 │ │ │ │ + vsubw.s8 q8, q8, d29 │ │ │ │ + stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ + vhsub.s8 d23, d8, d6 │ │ │ │ + vsubl.s8 q8, d16, d17 │ │ │ │ + stmib sp, {r0, r1, r2, r9}^ │ │ │ │ + @ instruction: 0xf7ff5508 │ │ │ │ + adds pc, r8, sp, asr r9 @ │ │ │ │ + cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + addhi pc, ip, #0 │ │ │ │ + rscshi pc, r8, r0, lsl #4 │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + ldrbthi pc, [lr], #0 @ │ │ │ │ + ldrbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + andhi pc, pc, #0 │ │ │ │ + svcvs 0x0064f5b3 │ │ │ │ + vst4.16 {d29,d31,d33,d35}, [pc :256], ip │ │ │ │ + vsubw.s8 , q8, d1 │ │ │ │ + eormi r0, r3, r1, lsl #6 │ │ │ │ + svccc 0x0080f5b3 │ │ │ │ + subshi pc, r9, r2 │ │ │ │ + ldrhi pc, [sl, r0, lsl #4] │ │ │ │ + svcpl 0x0080f5b3 │ │ │ │ + cmnphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ + ldrbhi pc, [r2], -r1, lsl #4 @ │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + strdeq r8, [r3], #110 @ 0x6e @ │ │ │ │ + vmls.i , q2, d2[5] │ │ │ │ + movwcs r5, #513 @ 0x201 │ │ │ │ + stcleq 3, cr9, [r5], #32 │ │ │ │ + vcgt.s8 d25, d8, d9 │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ + andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + @ instruction: 0xf0054630 │ │ │ │ + vabal.u8 q8, d4, d8 │ │ │ │ + teqmi r5, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0xf8d3a904 │ │ │ │ + stmdbeq r3!, {r4, r5, r7, r8, r9, sl, sp} │ │ │ │ + @ instruction: 0xf0039504 │ │ │ │ + vsubw.u8 q8, q2, d8 │ │ │ │ + @ instruction: 0xf0044542 │ │ │ │ + @ instruction: 0x432b040f │ │ │ │ + strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ + vmla.i q15, q2, d3[0] │ │ │ │ + blcs 0x24a07c │ │ │ │ + blcs 0x4754bc │ │ │ │ + rscshi pc, sp, r0 │ │ │ │ + teqle r9, r4, lsl #22 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf95ef7ff │ │ │ │ - vst4.32 {d30-d33}, [pc :64], r8 │ │ │ │ - vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - eorsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vhsub.s8 d8, d16, d13 │ │ │ │ - @ instruction: 0xf5b380f9 │ │ │ │ - @ instruction: 0xf0006f70 │ │ │ │ - vqshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b3845b │ │ │ │ - @ instruction: 0xf0006f60 │ │ │ │ - @ instruction: 0xf5b38210 │ │ │ │ - cmnle ip, r4, ror #30 │ │ │ │ - orrpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - movweq pc, #4800 @ 0x12c0 @ │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0023f80 │ │ │ │ - vqadd.s8 q4, q0, q5 │ │ │ │ - @ instruction: 0xf5b3879b │ │ │ │ - @ instruction: 0xf0025f80 │ │ │ │ - vand q4, , │ │ │ │ - blcs 0xa2d08 │ │ │ │ - ldrbthi pc, [pc], r1 @ │ │ │ │ - strbtle r0, [r6], #-227 @ 0xffffff1d │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - movwls r0, #40165 @ 0x9ce5 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x165bf8 │ │ │ │ - ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ - sbfxcs pc, r3, #17, #17 │ │ │ │ - strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x81400 │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7ff3405 │ │ │ │ - sub pc, r3, r9, lsl sp @ │ │ │ │ - movtcs pc, #13252 @ 0x33c4 @ │ │ │ │ - subsle r2, r1, r7, lsl #22 │ │ │ │ - @ instruction: 0xf0002b0f │ │ │ │ - blcs 0x1a1814 │ │ │ │ - @ instruction: 0x4621d139 │ │ │ │ - stmib sp, {r2, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf7fd5508 │ │ │ │ - vmla.i8 d31, d16, d13 │ │ │ │ - vorr.i32 , #4352 @ 0x00001100 │ │ │ │ - eormi r0, r3, r1, lsr #7 │ │ │ │ + @ instruction: 0xf994f7fd │ │ │ │ + cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x03a1f2c1 │ │ │ │ + subcs r4, r0, #35 @ 0x23 │ │ │ │ + addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ + cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ - stmdbls r7, {r7, r9} │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #-469762047 @ 0xe4000001 │ │ │ │ - adceq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #1044381696 @ 0x3e400000 │ │ │ │ - eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xd11c4293 │ │ │ │ - blvs 0xfe71c928 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ - svcvs 0x0060f413 │ │ │ │ - vqadd.s8 d29, d8, d3 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x142140 │ │ │ │ - ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ - stmdbge r4, {r8, r9, sp} │ │ │ │ - subscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf8ccf7ff │ │ │ │ - subscs lr, r0, #6 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - andcs r8, r0, r3, lsl #2 │ │ │ │ - ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, sp, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - bichi pc, pc, #68 @ 0x44 │ │ │ │ - tstcs r0, pc │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + ldrbhi pc, [r8, #0]! @ │ │ │ │ + vmlal.s q9, d1, d0[0] │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + ldcvs 1, cr13, [r3, #-112]! @ 0xffffff90 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + andsle r6, r7, r0, ror pc │ │ │ │ + @ instruction: 0xf4136c5b │ │ │ │ + andsle r6, r3, r0, ror #30 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + addeq lr, r1, #3072 @ 0xc00 │ │ │ │ + movwcs r4, #1584 @ 0x630 │ │ │ │ + @ instruction: 0xf8d2a904 │ │ │ │ + @ instruction: 0xf7ff2250 │ │ │ │ + and pc, r6, fp, asr #17 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + mrshi pc, (UNDEF: 2) @ │ │ │ │ + blmi 0x2893f4 │ │ │ │ + blls 0x3db460 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0440300 │ │ │ │ + ldrdlt r8, [pc], -r6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + pop {sl, fp} │ │ │ │ + svclt 0x000083f0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ - movwcs r8, #852 @ 0x354 │ │ │ │ + movwcs r8, #850 @ 0x352 │ │ │ │ orrseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ - rschi pc, r3, r1 │ │ │ │ - strbhi pc, [sl, #-512]! @ 0xfffffe00 @ │ │ │ │ + rschi pc, r1, r1 │ │ │ │ + strbhi pc, [r8, #-512]! @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - vst4. {d8-d11}, [r4 :256], r7 │ │ │ │ + vst4. {d8-d11}, [r4 :256], r5 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ - bicsle r7, r6, r0, lsl #31 │ │ │ │ - blvs 0xfe71c9b4 │ │ │ │ + bicsle r7, r5, r0, lsl #31 │ │ │ │ + blvs 0xfe71c914 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 13, sp, fp, cr1 │ │ │ │ - stcleq 12, cr0, [r5], #156 @ 0x9c │ │ │ │ - tstpeq sp, r7 @ p-variant is OBSOLETE │ │ │ │ + mrrcvs 0, 13, sp, fp, cr0 │ │ │ │ + @ instruction: 0xf0070c27 │ │ │ │ + stcleq 2, cr0, [r5], #52 @ 0x34 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - svclt 0x0018290d │ │ │ │ - @ instruction: 0xf0052b00 │ │ │ │ - b 0x11c292c │ │ │ │ - svclt 0x00080502 │ │ │ │ - @ instruction: 0xf0042301 │ │ │ │ - svclt 0x0018020d │ │ │ │ - bcs 0x3ca11c │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + svclt 0x00182a0d │ │ │ │ + @ instruction: 0xf3c42b00 │ │ │ │ + svclt 0x000c3242 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf0044315 │ │ │ │ + bcs 0x3c1cac │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x82128 │ │ │ │ - stccs 1, cr13, [r7, #-724] @ 0xfffffd2c │ │ │ │ - @ instruction: 0x4630d8b3 │ │ │ │ + blcs 0x82084 │ │ │ │ + stccs 1, cr13, [r7, #-728] @ 0xfffffd28 │ │ │ │ + @ instruction: 0x4630d8b4 │ │ │ │ mrc2 7, 0, pc, cr10, cr15, {7} │ │ │ │ ldrtmi fp, [r0], -r0, ror #3 │ │ │ │ - @ instruction: 0xf816f019 │ │ │ │ + @ instruction: 0xf812f019 │ │ │ │ vmla.f , q10, d0[0] │ │ │ │ rsbeq r1, sp, r0, lsl #16 │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x12bd5b2 │ │ │ │ + blx 0xebd50e │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ - strcc r8, [r1, #-669] @ 0xfffffd63 │ │ │ │ + strcc r8, [r1, #-677] @ 0xfffffd5b │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x103d5c6 │ │ │ │ + blx 0xc3d522 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ - ldrtmi r8, [r0], -r2, lsl #5 │ │ │ │ + ldrtmi r8, [r0], -sl, lsl #5 │ │ │ │ mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ - ldr r2, [r1, r1] │ │ │ │ + ldr r2, [r2, r1] │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.32 {d24-d27}, [pc :256]! │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #8060 @ 0x1f7c │ │ │ │ + movwcs sl, #8061 @ 0x1f7d │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ adcshi pc, r5, #1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.32 {d8-d11}, [r4], r2 │ │ │ │ - bcs 0x82538 │ │ │ │ + bcs 0x82494 │ │ │ │ subhi pc, pc, #1 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ ldrhi pc, [r0, #2]! │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr6, cr12, {7} @ │ │ │ │ - blvs 0xfe71ca9c │ │ │ │ + mrc2 7, 6, pc, cr6, cr12, {7} │ │ │ │ + blvs 0xfe71c9f8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x005df43f │ │ │ │ + svcge 0x005ef43f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - stmdbls r6, {r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdbls r6, {r0, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x127e14 │ │ │ │ + bl 0x127d70 │ │ │ │ stmdbls r7, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xff0bf948 │ │ │ │ + blcs 0xff0bf8a4 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xad320 │ │ │ │ - svcge 0x0043f43f │ │ │ │ + bcs 0xad280 │ │ │ │ + svcge 0x0044f43f │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ - stcleq 7, cr14, [r3], #248 @ 0xf8 │ │ │ │ + stcleq 7, cr14, [r3], #252 @ 0xfc │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tsteq r2, r3, asr #20 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ addcs r4, r0, r2, lsr #32 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x81638 │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0x81594 │ │ │ │ movwls r4, #49794 @ 0xc282 │ │ │ │ @ instruction: 0xf000950b │ │ │ │ vst1.8 {d24}, [pc], lr │ │ │ │ vaddl.s8 , d16, d0 │ │ │ │ addmi r0, r2, #32 │ │ │ │ strbthi pc, [sp], r0 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - svcge 0x0015f47f │ │ │ │ + svcge 0x0016f47f │ │ │ │ andls r2, r9, #268435456 @ 0x10000000 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ smlabtvc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe3407 │ │ │ │ - usat pc, #29, r9, asr #20 @ │ │ │ │ + usat pc, #30, r9, asr #20 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b384a6 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - @ instruction: 0xf640aef2 │ │ │ │ + @ instruction: 0xf640aef3 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ vmin.s8 q4, , │ │ │ │ @ instruction: 0xf5b38080 │ │ │ │ @ instruction: 0xf0036f40 │ │ │ │ vmin.s8 q4, , q6 │ │ │ │ @ instruction: 0xf5b384f1 │ │ │ │ @ instruction: 0xf0036fa0 │ │ │ │ vmin.s8 d8, d3, d28 │ │ │ │ - blcs 0xa26e0 │ │ │ │ + blcs 0xa263c │ │ │ │ ldrhi pc, [r1, #3] │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr1, cr15, {3} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fd9309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - strb pc, [r5], sp, asr #27 @ │ │ │ │ + strb pc, [r6], sp, asr #27 @ │ │ │ │ orrvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r3, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vrshr.s64 d22, d16, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ ldrbhi pc, [sl, r2] @ │ │ │ │ msrhi SPSR_fxc, #0, 4 │ │ │ │ @@ -115986,325 +115945,325 @@ │ │ │ │ addshi pc, r0, r3 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ andcs r8, r0, #102 @ 0x66 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - strls sl, [r7, #-3730] @ 0xfffff16e │ │ │ │ + strls sl, [r7, #-3731] @ 0xfffff16d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8d6f7fe │ │ │ │ - vmin.s8 q15, , q8 │ │ │ │ + vmin.s8 q15, , │ │ │ │ vsubw.s8 q8, q0, d1 │ │ │ │ - b 0x1823c0 │ │ │ │ + b 0x18231c │ │ │ │ @ instruction: 0xf5b70703 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ vmax.s8 d8, d0, d27 │ │ │ │ @ instruction: 0xf5b78540 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ vabd.s8 q4, , │ │ │ │ svccs 0x0000841f │ │ │ │ ldrhi pc, [ip, #-1] │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - addhi pc, r4, r4 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + addhi pc, ip, r4 │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ eorshi pc, r1, #67 @ 0x43 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd9309 │ │ │ │ - bls 0x27f824 │ │ │ │ + bls 0x27f780 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d30d0 │ │ │ │ + bl 0x1d302c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fe25e0 │ │ │ │ - ldrt pc, [fp], -r1, lsl #30 @ │ │ │ │ + ldrt pc, [ip], -r1, lsl #30 @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ mvnhi pc, #2 │ │ │ │ strhi pc, [sp], #512 @ 0x200 │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ @ instruction: 0x83acf002 │ │ │ │ movwhi pc, #4609 @ 0x1201 @ │ │ │ │ @ instruction: 0xf0022b80 │ │ │ │ @ instruction: 0xf5b3842c │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - blcs 0xa2818 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ + blcs 0xa2774 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1820a0 │ │ │ │ + b 0x181ffc │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0041f80 │ │ │ │ - addsmi r8, r3, #1442840576 @ 0x56000000 │ │ │ │ - strbhi pc, [r6], #-4 @ │ │ │ │ + addsmi r8, r3, #1577058304 @ 0x5e000000 │ │ │ │ + strbhi pc, [lr], #-4 @ │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ - @ instruction: 0x4621849f │ │ │ │ + strtmi r8, [r1], -r7, lsr #9 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf826f7fd │ │ │ │ + @ instruction: 0xf822f7fd │ │ │ │ @ instruction: 0xf57f0327 │ │ │ │ - stmdbge r4, {r2, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - ldrb pc, [pc, #2715]! @ 0x8232f @ │ │ │ │ + @ instruction: 0xe600fa9b │ │ │ │ @ instruction: 0x232f0922 │ │ │ │ cmnpeq r1, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0024023 │ │ │ │ movwmi r0, #41480 @ 0xa208 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svcne 0x0020f1b3 │ │ │ │ eorhi pc, r5, r1 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ ldrhi pc, [r4, r0]! │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - stclge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ + stclge 4, cr15, [r8, #508]! @ 0x1fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ andls r2, r4, #134217728 @ 0x8000000 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ff9509 │ │ │ │ - ldrb pc, [fp, #2999] @ 0xbb7 @ │ │ │ │ + ldrb pc, [ip, #2999] @ 0xbb7 @ │ │ │ │ vorr.i32 d18, #3840 @ 0x00000f00 │ │ │ │ mlami r3, r0, r3, r0 │ │ │ │ + sbcne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ subpl pc, r0, r4, asr #7 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x0010f5b3 │ │ │ │ - strbne pc, [r1], #964 @ 0x3c4 @ │ │ │ │ + strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ tstphi r3, #1 @ p-variant is OBSOLETE │ │ │ │ andhi pc, lr, r1, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ msrhi CPSR_f, #1 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf47f4563 │ │ │ │ - stmdbcs r4, {r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - ldcge 6, cr15, [sp, #252]! @ 0xfc │ │ │ │ - bl 0x1a6934 │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + stmdbcs r4, {r0, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [lr, #252]! @ 0xfc │ │ │ │ + bl 0x126090 │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + streq pc, [r4], #-584 @ 0xfffffdb8 │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d29509 │ │ │ │ + @ instruction: 0xf8d49509 │ │ │ │ @ instruction: 0xf7fd2490 │ │ │ │ - str pc, [r7, #3327]! @ 0xcff │ │ │ │ + str pc, [r8, #3327]! @ 0xcff │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ @ instruction: 0xf0040308 │ │ │ │ tstmi r3, #33292288 @ 0x1fc0000 │ │ │ │ addpl pc, r0, #20 │ │ │ │ @ instruction: 0x83b4f040 │ │ │ │ strteq r9, [r1], -ip, lsl #4 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf53f920b │ │ │ │ - movwls sl, #23956 @ 0x5d94 │ │ │ │ + movwls sl, #23957 @ 0x5d95 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r5, #37696 @ 0x9340 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x16bd98 │ │ │ │ + bl 0x16bcf4 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r4], #-1798 @ 0xfffff8fa │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41730 @ 0xa302 │ │ │ │ @ instruction: 0xf8d4f7fe │ │ │ │ - @ instruction: 0x4621e578 │ │ │ │ + @ instruction: 0x4621e579 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc5508 │ │ │ │ - cmppcs r1, #3248 @ p-variant is OBSOLETE @ 0xcb0 │ │ │ │ + cmppcs r1, #3376 @ p-variant is OBSOLETE @ 0xd30 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ strhi pc, [r1, #-0]! │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ strhi pc, [r1, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - ldclge 4, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - blvs 0xfe71ceac │ │ │ │ + ldclge 4, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ + blvs 0xfe71ce08 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r5, #-252] @ 0xffffff04 │ │ │ │ + ldclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vmla.f32 q13, q4, q0 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x1426c8 │ │ │ │ + vmla.f32 q13, q4, │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ + bl 0x142624 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrbcs pc, [r0, #-2258] @ 0xfffff72e @ │ │ │ │ mcr2 7, 0, pc, cr8, cr14, {7} @ │ │ │ │ - orrcs lr, r0, #276824064 @ 0x10800000 │ │ │ │ + orrcs lr, r0, #281018368 @ 0x10c00000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ - smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + smlabtvc r0, r4, r3, pc @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ + vabdl.u8 q10, d4, d2 │ │ │ │ @ instruction: 0xf0043042 │ │ │ │ - tstls ip, pc, ror r5 │ │ │ │ - blcs 0xa625c │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, sl}^ │ │ │ │ + blcs 0x89db8 │ │ │ │ cmnphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0000f5b3 │ │ │ │ - stcge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ vrshl.s8 d25, d6, d8 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ - bl 0x1c2f18 │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ + bl 0x1c2e74 │ │ │ │ movwcs r0, #5506 @ 0x1582 │ │ │ │ andvc lr, r4, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8d59307 │ │ │ │ strcs r2, [r2, #-1056] @ 0xfffffbe0 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fe9409 │ │ │ │ - str pc, [pc, #-2155] @ 0x81209 │ │ │ │ + ldr pc, [r0, #-2155] @ 0xfffff795 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ - tstmi sl, #64, 14 @ 0x1000000 │ │ │ │ - cdppl 3, 12, cr15, cr0, cr4, {6} │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x81a7c │ │ │ │ + tstmi sl, #192, 24 @ 0xc000 │ │ │ │ + strbpl pc, [r0, -r4, asr #7] @ │ │ │ │ + cdpeq 0, 7, cr15, cr15, cr4, {0} │ │ │ │ orrpl pc, r0, #20 │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930c │ │ │ │ strls r0, [fp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ strbhi pc, [r0, #64]! @ 0x40 @ │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8cd2401 │ │ │ │ - @ instruction: 0xf8d2e020 │ │ │ │ + @ instruction: 0xf8d2c020 │ │ │ │ stmib sp, {r4, r5, sl, sp}^ │ │ │ │ strls r7, [r7], #-777 @ 0xfffffcf7 │ │ │ │ @ instruction: 0xf83af7fe │ │ │ │ - orrcs lr, r0, #-570425344 @ 0xde000000 │ │ │ │ + orrcs lr, r0, #-553648128 @ 0xdf000000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vaddw.u8 , q2, d0 │ │ │ │ - blcs 0xfe0962e8 │ │ │ │ + vsubl.u8 , d4, d0 │ │ │ │ + blcs 0xfe09de44 │ │ │ │ smlabtcs fp, sp, r9, lr │ │ │ │ - ldclge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ + ldclge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ movwmi pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r3, #21314 @ 0x5342 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf3c453c0 │ │ │ │ strls r5, [r9], #-1088 @ 0xfffffbc0 │ │ │ │ - strbeq pc, [r4], #584 @ 0x248 @ │ │ │ │ + streq pc, [r4], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [sl], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf7fe9407 │ │ │ │ - strt pc, [pc], #2059 @ 0x81b34 │ │ │ │ - blvs 0xfe71d004 │ │ │ │ + ldrt pc, [r0], #2059 @ 0x80b @ │ │ │ │ + blvs 0xfe71cf60 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r9], #252 @ 0xfc │ │ │ │ + stcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf248aca4 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x142820 │ │ │ │ + @ instruction: 0xf248aca5 │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ + bl 0x14277c │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ - vst3.32 {d30-d32}, [pc :64], r6 │ │ │ │ + vst3.32 {d30-d32}, [pc :64], r7 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + smlabtvc r0, r4, r3, pc @ │ │ │ │ stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0x81b80 @ │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0x81adc @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - andls r9, fp, #12, 2 │ │ │ │ + tstls ip, fp, lsl #4 │ │ │ │ cmnphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0a2910 │ │ │ │ - ldclge 4, cr15, [r7], #-508 @ 0xfffffe04 │ │ │ │ + blcs 0xfe0a286c │ │ │ │ + ldclge 4, cr15, [r8], #-508 @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vshl.s8 d19, d7, d8 │ │ │ │ - vmls.i d16, d16, d0[1] │ │ │ │ - bl 0x182c88 │ │ │ │ + vaddhn.i16 d16, q0, q2 │ │ │ │ + bl 0x182be4 │ │ │ │ stmdbge r4, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls ip, [r6, #-1796] @ 0xfffff8fc │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd4409 │ │ │ │ - ldrb pc, [sp], #-4025 @ 0xfffff047 @ │ │ │ │ + ldrb pc, [lr], #-4025 @ 0xfffff047 @ │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b58159 │ │ │ │ @ instruction: 0xf0026fc0 │ │ │ │ vhadd.s8 d8, d0, d17 │ │ │ │ @ instruction: 0xf5b58453 │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ vqadd.s8 d8, d17, d24 │ │ │ │ stccs 0, cr8, [r0, #-252] @ 0xffffff04 │ │ │ │ strbhi pc, [r8, r1]! @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - ldcge 4, cr15, [pc], #-508 @ 0x81a18 │ │ │ │ + mcrrge 4, 7, pc, r0, cr15 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ stmdals r7, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ - strt pc, [r9], #-3311 @ 0xfffff311 │ │ │ │ + strt pc, [sl], #-3311 @ 0xfffff311 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - stcge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strthi pc, [ip], #-1 │ │ │ │ orrhi pc, r1, #0, 4 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @@ -116313,107 +116272,107 @@ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ stmdbeq r3!, {r0, r1, r2, r5, r7, r8, r9, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r4, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ ldrbhi pc, [r1], r2, lsl #2 @ │ │ │ │ - bcs 0xbfffc │ │ │ │ + bcs 0xbff58 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac53 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - strtmi sl, [r1], -r0, ror #23 │ │ │ │ + strtmi sl, [r1], -r1, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r4], {252} @ 0xfc │ │ │ │ - bl 0x1ca8e8 │ │ │ │ + stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ + bl 0x1ca844 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0x8c0044 │ │ │ │ + bcs 0x8bffa0 │ │ │ │ @ instruction: 0xf8a4f7ff │ │ │ │ - bllt 0xff43fcf4 │ │ │ │ + bllt 0xff47fc50 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b385ca │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xa3370 │ │ │ │ - blge 0xff0fef0c │ │ │ │ + blcs 0xa32cc │ │ │ │ + blge 0xff13ee68 │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf10200e7 │ │ │ │ @ instruction: 0xf5b3805a │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ vst1.16 {d8-d10}, [r4 :64], r7 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ @ instruction: 0xf5b382e4 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ strtmi r8, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - vldmdbvs r3!, {s30-s262} │ │ │ │ + vldmdbvs r3!, {s30-s276} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 11, 10, sl, fp, cr4 │ │ │ │ + mrrcvs 11, 10, sl, fp, cr5 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe87ee50 │ │ │ │ + blge 0xfe8bedac │ │ │ │ vpmax.s8 d25, d8, d9 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xacbb4 │ │ │ │ - blge 0xfe3fee74 │ │ │ │ + bcs 0xacb14 │ │ │ │ + blge 0xfe43edd0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xabfd74 │ │ │ │ - bllt 0xfe2bfd80 │ │ │ │ + blx 0xabfcd0 │ │ │ │ + bllt 0xfe2ffcdc │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ ldrhi pc, [r8, -r0] │ │ │ │ svcne 0x0001f1b3 │ │ │ │ strbthi pc, [pc], r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x46218633 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - stc2l 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ + ldc2l 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41504 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020206 │ │ │ │ addsmi r8, ip, #536870917 @ 0x20000005 │ │ │ │ - blge 0x197efc8 │ │ │ │ + blge 0x19bef24 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ - addmi sl, r1, #96256 @ 0x17800 │ │ │ │ - blge 0x177eed8 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + addmi sl, r1, #97280 @ 0x17c00 │ │ │ │ + blge 0x17bee34 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ @ instruction: 0xf7fffc13 │ │ │ │ - @ instruction: 0xf44fbb4d │ │ │ │ + @ instruction: 0xf44fbb4e │ │ │ │ vsubl.s8 , d1, d16 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ subhi pc, r8, #2 │ │ │ │ cmnphi r2, #0, 4 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ msrhi SPSR_fsxc, #2 │ │ │ │ @@ -116423,38 +116382,38 @@ │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ andcs r8, r0, #692060160 @ 0x29400000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.8 {d24-d26}, [pc :256], r3 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xa7f040 │ │ │ │ - blvs 0xfe71d314 │ │ │ │ + blge 0xabef9c │ │ │ │ + blvs 0xfe71d270 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x8fef4c │ │ │ │ + blge 0x93eea8 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - strls sl, [r7, #-2844] @ 0xfffff4e4 │ │ │ │ + strls sl, [r7, #-2845] @ 0xfffff4e3 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - blt 0xfff3fe9c │ │ │ │ + blt 0xfff7fdf8 │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vabd.s8 d8, d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ @@ -116462,27 +116421,27 @@ │ │ │ │ ldrbhi pc, [r3, #513] @ 0x201 @ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst1.8 {d24}, [pc :256], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff6ff0dc │ │ │ │ + bge 0xff73f038 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ stmdals r7, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ @ instruction: 0xf7fffb89 │ │ │ │ - vst1.64 {d27-d28}, [pc], r3 │ │ │ │ + vst1.64 {d27-d28}, [pc], r4 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ strhi pc, [sl], #1 │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vqsub.s8 d4, d16, d15 │ │ │ │ vst2.16 {d24-d27}, [pc], lr │ │ │ │ @@ -116491,55 +116450,55 @@ │ │ │ │ strbhi pc, [lr], #-1 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ vst3.8 {d24-d26}, [pc :256], r0 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - bge 0xfe87f150 │ │ │ │ + bge 0xfe8bf0ac │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfe77f158 │ │ │ │ + bge 0xfe7bf0b4 │ │ │ │ stcleq 6, cr4, [r6], #192 @ 0xc0 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0060922 │ │ │ │ @ instruction: 0xf0020608 │ │ │ │ teqmi lr, #8, 4 @ 0x80000000 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmiaeq r5!, {r2, r9, sl, ip, pc} │ │ │ │ strbeq pc, [r2], -r4, asr #7 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #29460 @ 0x7314 │ │ │ │ @ instruction: 0xf005a904 │ │ │ │ vrshl.s8 d16, d8, d8 │ │ │ │ - vqdmlal.s q9, d0, d1[7] │ │ │ │ + vsubw.s8 , q8, d29 │ │ │ │ @ instruction: 0xf6480313 │ │ │ │ - vrshr.s64 d17, d17, #64 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ teqmi r5, #1879048192 @ 0x70000000 │ │ │ │ strls r9, [r5, #-1030] @ 0xfffffbfa │ │ │ │ - blx 0xfbff9e │ │ │ │ - blt 0x1e3ffa4 │ │ │ │ + blx 0xfbfefa │ │ │ │ + blt 0x1e7ff00 │ │ │ │ svceq 0x0010f5b2 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ - strtmi sl, [r1], -lr, ror #20 │ │ │ │ + strtmi sl, [r1], -pc, ror #20 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - ldmib sp, {r0, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - bge 0x19ff0c4 │ │ │ │ + bge 0x1a3f020 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe87f4 │ │ │ │ + bl 0xe8750 │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x1138a0 │ │ │ │ - bl 0x1429f4 │ │ │ │ + bl 0x1137fc │ │ │ │ + bl 0x142950 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2380 │ │ │ │ @ instruction: 0xf7fffbe1 │ │ │ │ - rsceq fp, r5, #331776 @ 0x51000 │ │ │ │ + rsceq fp, r5, #335872 @ 0x52000 │ │ │ │ ldrbhi pc, [lr], #256 @ 0x100 @ │ │ │ │ movwcs pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [sp], #64 @ 0x40 │ │ │ │ fstmdbxeq r2!, {d16-d33} @ Deprecated │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ ldrbeq pc, [r0, #-5]! @ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @@ -116550,197 +116509,197 @@ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ vmlal.u , d4, d0[0] │ │ │ │ andls r3, r7, #1107296256 @ 0x42000000 │ │ │ │ movwls r4, #17187 @ 0x4323 │ │ │ │ mrc2 7, 2, pc, cr6, cr14, {7} │ │ │ │ - blt 0xb4003c │ │ │ │ - blvs 0xfe71d510 │ │ │ │ + blt 0xb7ff98 │ │ │ │ + blvs 0xfe71d46c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0x97f148 │ │ │ │ + bge 0x9bf0a4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vpmin.s8 d26, d8, d14 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x142d2c │ │ │ │ + vpmin.s8 d26, d8, d15 │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ + bl 0x142c88 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xff640068 │ │ │ │ - blt 0x4c0070 │ │ │ │ + blx 0xff63ffc4 │ │ │ │ + blt 0x4fffcc │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x11472a4 │ │ │ │ + b 0x1147200 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b486a5 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, r3, #0, 20 │ │ │ │ - ldmibge sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + addsmi sl, r3, #4096 @ 0x1000 │ │ │ │ + ldmibge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12c4b8 │ │ │ │ + bl 0x12c414 │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d27c07 │ │ │ │ + stmib sp, {r3, r4, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d27e07 │ │ │ │ strls r2, [r9, #-1416] @ 0xfffffa78 │ │ │ │ @ instruction: 0xf9c2f7fd │ │ │ │ - stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf3c40922 │ │ │ │ @ instruction: 0xf0024142 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ movwmi r5, #44096 @ 0xac40 │ │ │ │ bicpl pc, r0, r4, asr #7 │ │ │ │ strne pc, [r8], #1044 @ 0x414 │ │ │ │ strbthi pc, [r5], -r0 @ │ │ │ │ svcne 0x0080f5b4 │ │ │ │ - ldmibge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ - stmib sp, {r1, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ vhsub.s8 d19, d8, d4 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1432] @ 0xfffffa68 │ │ │ │ @ instruction: 0xf998f7fd │ │ │ │ - ldmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ vrshl.s8 d25, d6, d8 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ - bl 0x1c35f4 │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ + bl 0x1c3550 │ │ │ │ stmib sp, {r1, r7, r8, sl}^ │ │ │ │ stmdbge r4, {r2, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d54630 │ │ │ │ strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ @ instruction: 0xf7fffcfd │ │ │ │ - vst2.32 {d27,d29}, [pc :128], r1 │ │ │ │ + vst2.32 {d27,d29}, [pc :128], r2 │ │ │ │ vsubl.s8 , d17, d4 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrthi pc, [pc], r1 @ │ │ │ │ strbhi pc, [lr], -r0, lsl #4 @ │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbthi pc, [r5], r1 @ │ │ │ │ svccs 0x0010f1b3 │ │ │ │ ldrbhi pc, [r2], r1 @ │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - stmibge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1829c8 │ │ │ │ + b 0x182924 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0031f80 │ │ │ │ - addsmi r8, r3, #2883584 @ 0x2c0000 │ │ │ │ - ldrbthi pc, [fp], r3 @ │ │ │ │ + addsmi r8, r3, #4980736 @ 0x4c0000 │ │ │ │ + strhi pc, [r3, -r3] │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ - strtmi r8, [r1], -r2, lsl #1 │ │ │ │ + strtmi r8, [r1], -sl, lsl #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe54019e │ │ │ │ + blx 0xfe4400fa │ │ │ │ @ instruction: 0xf57f0322 │ │ │ │ - stmdbge r4, {r4, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fffef7 │ │ │ │ - vst2.16 {d27,d29}, [pc :128], fp │ │ │ │ + vst2.16 {d27,d29}, [pc :128], ip │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ addhi pc, r3, r2 │ │ │ │ ldrbhi pc, [r9, #-512]! @ 0xfffffe00 @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4. {d24-d27}, [pc :64], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ adchi pc, r1, r2 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #2380 @ 0x94c │ │ │ │ + movwcs sl, #2381 @ 0x94d │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f78 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ vshl.s8 q8, q1, q4 │ │ │ │ - vqdmlal.s , d0, d1[2] │ │ │ │ + vsubw.s8 q8, q8, d9 │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fd9405 │ │ │ │ @ instruction: 0xf7fffb8b │ │ │ │ - @ instruction: 0xf5b7b925 │ │ │ │ + @ instruction: 0xf5b7b926 │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ addsmi r8, pc, #-2147483593 @ 0x80000037 │ │ │ │ orrshi pc, r9, r1 │ │ │ │ svcne 0x0001f1b7 │ │ │ │ - ldmdbge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x182760 │ │ │ │ + b 0x1826bc │ │ │ │ @ instruction: 0xf0140201 │ │ │ │ @ instruction: 0xf0425780 │ │ │ │ @ instruction: 0xf5b285ef │ │ │ │ @ instruction: 0xf0031f78 │ │ │ │ - addmi r8, sl, #235929600 @ 0xe100000 │ │ │ │ - ldrhi pc, [sp], #3 │ │ │ │ + addmi r8, sl, #244318208 @ 0xe900000 │ │ │ │ + strthi pc, [r5], #3 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strhi pc, [lr, r3] │ │ │ │ + ldrhi pc, [r6, r3] │ │ │ │ svcne 0x0050f5b2 │ │ │ │ - ldrbhi pc, [r9, -r3]! @ │ │ │ │ + strhi pc, [r1, r3] │ │ │ │ orrcs r2, r0, #0, 14 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x182760 │ │ │ │ + b 0x1826bc │ │ │ │ addmi r0, sl, #805306368 @ 0x30000000 │ │ │ │ - subhi pc, r7, r4 │ │ │ │ + subhi pc, pc, r4 │ │ │ │ svcne 0x0048f5b2 │ │ │ │ - adcshi pc, fp, r4 │ │ │ │ + sbchi pc, r3, r4 │ │ │ │ @ instruction: 0xf003429a │ │ │ │ - vqshl.s8 d24, d2, d24 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vqshl.s8 d24, d10, d24 │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe9c02bc │ │ │ │ + blx 0xfe9c0218 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26c0f8d2 │ │ │ │ @ instruction: 0xf99ef7fe │ │ │ │ - ldmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0088f5b3 │ │ │ │ eorshi pc, pc, r1 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ eorcs r8, r0, #60293120 @ 0x3980000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - vst2. {d10-d11}, [r4], r6 │ │ │ │ + vst2. {d10-d11}, [r4], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - vcgt.s8 q12, q4, │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vcgt.s8 q12, q4, │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ @@ -116751,297 +116710,297 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ ldmdacs r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fe9309 │ │ │ │ @ instruction: 0xf7fffd6f │ │ │ │ - @ instruction: 0xf5b3b899 │ │ │ │ + @ instruction: 0xf5b3b89a │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ addsmi r8, r3, #1073741874 @ 0x40000032 │ │ │ │ sbcshi pc, r6, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - stmge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10300e7 │ │ │ │ - @ instruction: 0xf0048178 │ │ │ │ - blcs 0x402fc0 │ │ │ │ + @ instruction: 0xf0048180 │ │ │ │ + blcs 0x402f1c │ │ │ │ strbhi pc, [ip, -r2] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9509 │ │ │ │ - ldcvs 8, cr15, [r3, #-412]! @ 0xfffffe64 │ │ │ │ + ldcvs 8, cr15, [r3, #-460]! @ 0xfffffe34 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr8 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - ldmdage r3!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x268fc0 │ │ │ │ - stmdage pc!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x268f1c │ │ │ │ + ldmdage r0!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x153c84 │ │ │ │ + bl 0x153be0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fc2ad0 │ │ │ │ @ instruction: 0xf7fffe85 │ │ │ │ - ldcvs 8, cr11, [r3, #-388]! @ 0xfffffe7c │ │ │ │ + ldcvs 8, cr11, [r3, #-392]! @ 0xfffffe78 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr10 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r5, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + ldmdage r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2570 │ │ │ │ @ instruction: 0xf7fff90d │ │ │ │ - ldcvs 8, cr11, [r3, #-284]! @ 0xfffffee4 │ │ │ │ + ldcvs 8, cr11, [r3, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 4, sl, fp, cr0 │ │ │ │ + mrrcvs 8, 4, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage fp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2560 │ │ │ │ @ instruction: 0xf7fff8f3 │ │ │ │ - vmlal.u8 , d4, d29 │ │ │ │ + vmlal.u8 , d4, d30 │ │ │ │ movwls r5, #29888 @ 0x74c0 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s8 d20, d8, d8 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x14311c │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ + bl 0x143078 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #9280 @ 0x2440 │ │ │ │ @ instruction: 0xf7fd930a │ │ │ │ @ instruction: 0xf7fffb6f │ │ │ │ - vmov.i16 d27, #195 @ 0x00c3 │ │ │ │ + vmov.i16 d27, #196 @ 0x00c4 │ │ │ │ stmib sp, {r6, r7, sl, ip, lr}^ │ │ │ │ vshl.s8 d19, d7, d8 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x14314c │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ + bl 0x1430a8 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x1640492 │ │ │ │ - svclt 0x00faf7fe │ │ │ │ + blx 0x16403ee │ │ │ │ + svclt 0x00fbf7fe │ │ │ │ svcvs 0x0030f5b5 │ │ │ │ cmpphi r5, #1 @ p-variant is OBSOLETE │ │ │ │ rscshi pc, sp, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00e0f5b5 │ │ │ │ msrhi SPSR_sx, #1 │ │ │ │ svcvs 0x0000f5b5 │ │ │ │ - svcge 0x00ebf47e │ │ │ │ + svcge 0x00ecf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280b60 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x280abc │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0x43b9f647 │ │ │ │ + mvnscc pc, #74448896 @ 0x4700000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf898f7fe │ │ │ │ - svclt 0x00d2f7fe │ │ │ │ + svclt 0x00d3f7fe │ │ │ │ sbcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vand d8, d0, d9 │ │ │ │ vst1.8 {d24-d26}, [pc], r7 │ │ │ │ vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ eorshi pc, lr, r2 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24-d27}, [pc], r9 │ │ │ │ vmlal.s , d1, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - svcge 0x00b3f47e │ │ │ │ + svcge 0x00b4f47e │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0x1e40554 │ │ │ │ - svclt 0x0098f7fe │ │ │ │ + blx 0x1e404b0 │ │ │ │ + svclt 0x0099f7fe │ │ │ │ teqpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vqshl.s8 d8, d7, d1 │ │ │ │ vst1.64 {d24-d27}, [pc], r2 │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ bichi pc, r9, #1 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ - strtmi sl, [r1], -r0, lsl #31 │ │ │ │ + strtmi sl, [r1], -r1, lsl #31 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf93af7fc │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x153e70 │ │ │ │ + bl 0x153dcc │ │ │ │ @ instruction: 0xf6470282 │ │ │ │ - vqdmlal.s q11, d16, d1[2] │ │ │ │ + vsubw.s8 q11, q0, d9 │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fe2dd8 │ │ │ │ @ instruction: 0xf7fef82d │ │ │ │ - @ instruction: 0xf44fbf67 │ │ │ │ + @ instruction: 0xf44fbf68 │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ movshi pc, r1 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc], r3 │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - svcge 0x0051f47e │ │ │ │ + svcge 0x0052f47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280a2c │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x280988 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - movteq pc, #53832 @ 0xd248 @ │ │ │ │ + orrvc pc, sp, #74448896 @ 0x4700000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xfffef7fd │ │ │ │ - svclt 0x0038f7fe │ │ │ │ + svclt 0x0039f7fe │ │ │ │ svcvs 0x0010f5b7 │ │ │ │ bichi pc, pc, r1 │ │ │ │ svcvs 0x0040f5b7 │ │ │ │ @ instruction: 0x81a5f001 │ │ │ │ svcvs 0x00c0f5b7 │ │ │ │ - svcge 0x002bf47e │ │ │ │ + svcge 0x002cf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x2809e0 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x28093c │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - msreq CPSR_sc, #72, 4 @ 0x80000004 │ │ │ │ + msrvc SPSR_sc, #74448896 @ 0x4700000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xffd8f7fd │ │ │ │ - svclt 0x0012f7fe │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + svclt 0x0013f7fe │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - str lr, [r8, -sp, asr #19] │ │ │ │ + strgt lr, [r8, -sp, asr #19] │ │ │ │ ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ @ instruction: 0xf7fd9307 │ │ │ │ @ instruction: 0xf7fefa5b │ │ │ │ - @ instruction: 0x4621beff │ │ │ │ + strtmi fp, [r1], -r0, lsl #30 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - bls 0x282184 │ │ │ │ + bls 0x282120 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ addcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf876f7fe │ │ │ │ - mcrlt 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ + mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ mvnsvc pc, #4, 8 @ 0x4000000 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr15, cr14, {3} │ │ │ │ - blvs 0xfe71dba4 │ │ │ │ + mcrge 4, 7, pc, cr0, cr14, {3} @ │ │ │ │ + blvs 0xfe71db00 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr9, cr14, {1} │ │ │ │ - vqdmulh.s q8, q10, d1[5] │ │ │ │ - mrrcvs 2, 4, r3, fp, cr2 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - stceq 3, cr4, [r2], #-84 @ 0xffffffac │ │ │ │ - cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ + stceq 12, cr6, [r2], #-364 @ 0xfffffe94 │ │ │ │ andeq pc, sp, #2 │ │ │ │ - svclt 0x00182a0d │ │ │ │ - @ instruction: 0xf0042b00 │ │ │ │ - svclt 0x000c020d │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - svclt 0x00082a0d │ │ │ │ - movweq pc, #4163 @ 0x1043 @ │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - svclt 0x000845b8 │ │ │ │ - movweq pc, #4163 @ 0x1043 @ │ │ │ │ + @ instruction: 0xf4030ce5 │ │ │ │ + vbic.i32 q11, #49152 @ 0x0000c000 │ │ │ │ + bcs 0x3d425c │ │ │ │ + blcs 0xb22b4 │ │ │ │ + andeq pc, sp, #4 │ │ │ │ + movwcs fp, #7948 @ 0x1f0c │ │ │ │ + bcs 0x3cb260 │ │ │ │ + @ instruction: 0xf043bf08 │ │ │ │ + @ instruction: 0xf0050301 │ │ │ │ + @ instruction: 0xf0040508 │ │ │ │ + vmlal.u8 q8, d4, d15 │ │ │ │ + strbmi r3, [r7, #-578] @ 0xfffffdbe │ │ │ │ + @ instruction: 0xf043bf08 │ │ │ │ + tstmi r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - stccs 14, cr10, [r7, #-728] @ 0xfffffd28 │ │ │ │ - mrcge 6, 5, APSR_nzcv, cr3, cr14, {1} │ │ │ │ + stccs 14, cr10, [r7, #-732] @ 0xfffffd24 │ │ │ │ + mrcge 6, 5, APSR_nzcv, cr4, cr14, {1} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43e │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0014f43e │ │ │ │ strne pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ movwcs r0, #8301 @ 0x206d │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrhi SPSR_fc, r4 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + cmnphi r1, r4 @ p-variant is OBSOLETE │ │ │ │ movwcs r3, #9473 @ 0x2501 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr14, {3} │ │ │ │ - @ instruction: 0xff88f09f │ │ │ │ + @ instruction: 0xff7af09f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ movwcs r4, #9732 @ 0x2604 │ │ │ │ - cdp2 7, 5, cr15, cr6, cr12, {7} │ │ │ │ + cdp2 7, 6, cr15, cr2, cr12, {7} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - @ instruction: 0xf7fefd3b │ │ │ │ + @ instruction: 0xf7fefd73 │ │ │ │ strtmi fp, [r1], -ip, ror #29 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr9, cr14, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr10, cr14, {1} │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe8fcc │ │ │ │ + bl 0xe8f28 │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x114078 │ │ │ │ - bl 0x1431cc │ │ │ │ + bl 0x113fd4 │ │ │ │ + bl 0x143128 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ @ instruction: 0xf7fefff5 │ │ │ │ - @ instruction: 0xf44fbe65 │ │ │ │ + @ instruction: 0xf44fbe66 │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbthi pc, [r8], #2 @ │ │ │ │ tstphi r1, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ @@ -117049,747 +117008,747 @@ │ │ │ │ vst3.32 {d24-d26}, [pc :64], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbhi pc, [r0, #-2]! @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -r4, asr #28 │ │ │ │ + strtmi sl, [r1], -r5, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8b2f7fc │ │ │ │ + @ instruction: 0xf8b0f7fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcr2 7, 0, pc, cr2, cr13, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr8, cr14, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr9, cr14, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - mcrlt 7, 1, pc, cr12, cr14, {7} @ │ │ │ │ + mcrlt 7, 1, pc, cr13, cr14, {7} @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8896 @ 0x22c0 @ │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ae24 │ │ │ │ + @ instruction: 0xf404ae25 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vst1.32 {d8-d10}, [r4 :256] │ │ │ │ @ instruction: 0xf5b32340 │ │ │ │ @ instruction: 0xf47e2f00 │ │ │ │ - vmov.i8 d26, #200 @ 0xc8 │ │ │ │ + vmov.i8 d26, #201 @ 0xc9 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [r9, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x10398c │ │ │ │ + bl 0x1038e8 │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2307 │ │ │ │ @ instruction: 0xf7fef96b │ │ │ │ - @ instruction: 0xf004bdff │ │ │ │ + @ instruction: 0xf004be00 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqadd.s8 q4, , q12 │ │ │ │ - blcs 0xa3464 │ │ │ │ + blcs 0xa33c0 │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [sp, #504]! @ 0x1f8 │ │ │ │ + stclge 4, cr15, [lr, #504]! @ 0x1f8 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1670e8 │ │ │ │ + bl 0x167044 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3406 │ │ │ │ @ instruction: 0xf7fefdf3 │ │ │ │ - stmdbge r4, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, lr}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe74090e │ │ │ │ - ldclt 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ + blx 0xfe74086a │ │ │ │ + ldclt 7, cr15, [pc, #1016]! @ 0x82c6c │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf47e4563 │ │ │ │ - stmdbcs r4, {r1, r2, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ - ldcge 6, cr15, [r3, #248]! @ 0xf8 │ │ │ │ - bl 0x1a7948 │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + stmdbcs r4, {r0, r1, r2, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [r4, #248]! @ 0xf8 │ │ │ │ + bl 0x1270a4 │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + streq pc, [r4], #-584 @ 0xfffffdb8 │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d29509 │ │ │ │ + @ instruction: 0xf8d49509 │ │ │ │ @ instruction: 0xf7fc2510 │ │ │ │ @ instruction: 0xf7fefcf5 │ │ │ │ - @ instruction: 0xf640bd9d │ │ │ │ + @ instruction: 0xf640bd9e │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc], lr │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64], r6 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ subshi pc, lr, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - orrhi pc, lr, r3 │ │ │ │ + orrshi pc, r6, r3 │ │ │ │ @ instruction: 0x81a7f202 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0xf5b38170 │ │ │ │ + @ instruction: 0xf5b38178 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad7c │ │ │ │ + @ instruction: 0x4621ad7d │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff94f7fb │ │ │ │ + @ instruction: 0xff90f7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ - ldcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ + ldcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ - msrhi SPSR_, r3 │ │ │ │ + msrhi SPSR_f, r3 │ │ │ │ cmpphi lr, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - msrhi CPSR_f, r3 │ │ │ │ + teqphi r0, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x81b3f202 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - @ instruction: 0xf5b280c5 │ │ │ │ + @ instruction: 0xf5b280cd │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad54 │ │ │ │ + @ instruction: 0x4621ad55 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff50f7fb │ │ │ │ + @ instruction: 0xff4cf7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrrc2 7, 15, pc, r0, cr13 @ │ │ │ │ - stcllt 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ + stcllt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b28365 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #830472192 @ 0x31800000 │ │ │ │ ldrhi pc, [r7, #-1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ strbhi pc, [lr, #-65] @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ stmdals r7, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ @ instruction: 0xf7fefde3 │ │ │ │ - @ instruction: 0xf5b3bd1d │ │ │ │ + @ instruction: 0xf5b3bd1e │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ strtmi r8, [r1], -ip, lsl #7 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldcvs 12, cr15, [r3, #-476]! @ 0xfffffe24 │ │ │ │ + ldcvs 12, cr15, [r3, #-540]! @ 0xfffffde4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 13, 0, sl, fp, cr14 │ │ │ │ + mrrcvs 13, 0, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [r9, #-248] @ 0xffffff08 │ │ │ │ + stcge 4, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ vmla.i8 d25, d8, d6 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ - bls 0x2c3758 │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ + bls 0x2c36b4 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x168eb0 │ │ │ │ + bl 0x168e0c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28d89c │ │ │ │ + blls 0x28d7f8 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldclge 7, cr15, [r7], #248 @ 0xf8 │ │ │ │ + ldclge 7, cr15, [r8], #248 @ 0xf8 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb8f │ │ │ │ - mvneq fp, #61184 @ 0xef00 │ │ │ │ - stclge 5, cr15, [fp], #248 @ 0xf8 │ │ │ │ + mvneq fp, #240, 24 @ 0xf000 │ │ │ │ + stclge 5, cr15, [ip], #248 @ 0xf8 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ eorshi pc, ip, #2 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ - blvs 0xfe71dfa0 │ │ │ │ + stc2 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ + blvs 0xfe71defc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [fp], {62} @ 0x3e │ │ │ │ + ldclge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - bls 0x2ede40 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x2edda0 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x168f10 │ │ │ │ + bl 0x168e6c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dafc │ │ │ │ + blls 0x28da58 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - stclge 7, cr15, [r7], {62} @ 0x3e │ │ │ │ + stclge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r2, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb5f │ │ │ │ - @ instruction: 0xf404bcbf │ │ │ │ + @ instruction: 0xf404bcc0 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0x46218357 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldcvs 12, cr15, [r3, #-92]! @ 0xffffffa4 │ │ │ │ + ldcvs 12, cr15, [r3, #-156]! @ 0xffffff64 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 12, 10, sl, fp, cr14 │ │ │ │ + mrrcvs 12, 10, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ + stcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ vmla.i8 d25, d8, d6 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ - bls 0x2c3818 │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ + bls 0x2c3774 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x168f70 │ │ │ │ + bl 0x168ecc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dadc │ │ │ │ + blls 0x28da38 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldcge 7, cr15, [r7], {62} @ 0x3e │ │ │ │ + ldcge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r2, r4, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb2f │ │ │ │ - strbteq fp, [r7], #3215 @ 0xc8f │ │ │ │ + strbteq fp, [r7], #3216 @ 0xc90 │ │ │ │ cmpphi r5, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ - @ instruction: 0xf404ac88 │ │ │ │ + @ instruction: 0xf404ac89 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - movwcs r8, #921 @ 0x399 │ │ │ │ + movwcs r8, #929 @ 0x3a1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ @ instruction: 0xf7fb838e │ │ │ │ - bls 0x241f98 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x241f24 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stc2l 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ - stcllt 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ + stcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ addshi pc, ip, r2 │ │ │ │ strbhi pc, [r3, #-513] @ 0xfffffdff @ │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ vst4. {d8-d11}, [r4], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - rsceq r8, r1, sl, ror #8 │ │ │ │ - mrrcge 5, 7, pc, r5, cr14 @ │ │ │ │ + rsceq r8, r1, r2, ror r4 │ │ │ │ + mrrcge 5, 7, pc, r6, cr14 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x241f44 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x241ed0 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ - mcrrlt 7, 15, pc, r0, cr14 @ │ │ │ │ + mcrrlt 7, 15, pc, r1, cr14 @ │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24-d26}, [pc :256], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strbhi pc, [ip], #1 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-3114] @ 0xfffff3d6 │ │ │ │ + strls sl, [r7, #-3115] @ 0xfffff3d5 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ mcr2 7, 3, pc, cr14, cr12, {7} @ │ │ │ │ - stclt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ + stclt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ ldrhi pc, [r1, r0] │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ - blge 0x7fe8c │ │ │ │ + stcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ @ instruction: 0xf7fefcaf │ │ │ │ - @ instruction: 0xf44fbbe9 │ │ │ │ + @ instruction: 0xf44fbbea │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ @ instruction: 0x83b3f001 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d24-d27}, [pc :256], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xff57fee4 │ │ │ │ - blvs 0xfe71e1bc │ │ │ │ + blge 0xff5bfe40 │ │ │ │ + blvs 0xfe71e118 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xff3ffdf0 │ │ │ │ + blge 0xff43fd4c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-3016] @ 0xfffff438 │ │ │ │ + strls sl, [r7, #-3017] @ 0xfffff437 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ mcr2 7, 0, pc, cr12, cr12, {7} @ │ │ │ │ - bllt 0xfea40d40 │ │ │ │ + bllt 0xfea80c9c │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24,d26,d28}, [pc], lr │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ strhi pc, [fp, #1]! │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-2960] @ 0xfffff470 │ │ │ │ + strls sl, [r7, #-2961] @ 0xfffff46f │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fc9406 │ │ │ │ @ instruction: 0xf7fefe53 │ │ │ │ - stmib sp, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + stmib sp, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d8, d4 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0xf40dc2 │ │ │ │ - bllt 0x18c0dcc │ │ │ │ + blx 0xf40d1e │ │ │ │ + bllt 0x1900d28 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12d1f4 │ │ │ │ + bl 0x12d150 │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d27c07 │ │ │ │ + stmib sp, {r3, r4, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d27e07 │ │ │ │ strls r2, [r9, #-1408] @ 0xfffffa80 │ │ │ │ - blx 0x9c0dee │ │ │ │ - bllt 0x1340df8 │ │ │ │ + blx 0x9c0d4a │ │ │ │ + bllt 0x1380d54 │ │ │ │ svcpl 0x0081f1b3 │ │ │ │ teqphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - movwcs sl, #6974 @ 0x1b3e │ │ │ │ + movwcs sl, #6975 @ 0x1b3f │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x92eac │ │ │ │ - strhi pc, [r8, #2]! │ │ │ │ + blcs 0x92e08 │ │ │ │ + ldrhi pc, [r0, #2]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0xd80024 │ │ │ │ + blge 0xdbff80 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdbge r4, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fef9eb │ │ │ │ - @ instruction: 0xf5b3bb27 │ │ │ │ + @ instruction: 0xf5b3bb28 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ addcs r8, r0, #196 @ 0xc4 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - ssateq sl, #6, ip, lsl #22 │ │ │ │ - blge 0x700358 │ │ │ │ - blvs 0xfe71e330 │ │ │ │ + ssateq sl, #6, sp, lsl #22 │ │ │ │ + blge 0x7402b4 │ │ │ │ + blvs 0xfe71e28c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x57ff64 │ │ │ │ + blge 0x5bfec0 │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vstrcs d10, [r7, #-32] @ 0xffffffe0 │ │ │ │ - blge 0x200780 │ │ │ │ + vstrcs d10, [r7, #-36] @ 0xffffffdc │ │ │ │ + blge 0x2406dc │ │ │ │ movweq pc, #53252 @ 0xd004 @ │ │ │ │ @ instruction: 0xf43e2b0d │ │ │ │ - ldrtmi sl, [r0], -r0, lsl #22 │ │ │ │ + ldrtmi sl, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf966f7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldrtmi sl, [r0], -r7, ror #22 │ │ │ │ - blx 0x18bef02 │ │ │ │ + blx 0x17bee5e │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - strtmi sl, [r8], -r1, ror #22 │ │ │ │ - stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - stc2l 7, cr15, [r8], #948 @ 0x3b4 │ │ │ │ + @ instruction: 0xf004ab61 │ │ │ │ + strtmi r0, [r8], -pc, lsl #16 │ │ │ │ + ldc2l 7, cr15, [r6], #948 @ 0x3b4 │ │ │ │ @ instruction: 0xf09f4607 │ │ │ │ - strbmi pc, [r2], -r5, ror #23 @ │ │ │ │ + @ instruction: 0x4642fbd7 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - @ instruction: 0xf646f8eb │ │ │ │ + @ instruction: 0xf646f923 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vrsra.u64 d18, d5, #60 │ │ │ │ ldmdavs ip, {r2, lr} │ │ │ │ - @ instruction: 0xf890f0a0 │ │ │ │ + @ instruction: 0xf882f0a0 │ │ │ │ vnmla.f32 s8, s27, s26 │ │ │ │ @ instruction: 0xf6433f70 │ │ │ │ vsra.s64 d21, d16, #64 │ │ │ │ ldrbtmi r0, [sl], #-402 @ 0xfffffe6e │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ - ldrmi r4, [r7], #-1040 @ 0xfffffbf0 │ │ │ │ - andls r1, r2, r3, lsl r9 │ │ │ │ + ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ + andls r4, r2, r7, lsl r4 │ │ │ │ strls r4, [r0, -sl, lsr #8] │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0x12bf182 │ │ │ │ + blx 0xf3f0de │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - svcvs 0x00b3f97b │ │ │ │ + svcvs 0x00b3f9b3 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ svcne 0x005cab2d │ │ │ │ cmnmi r3, r3, ror #4 │ │ │ │ @ instruction: 0xf7fe67b3 │ │ │ │ stmdbcs r6, {r0, r1, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - bge 0xfee8081c │ │ │ │ - bl 0x1a7f40 │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - andls r2, r9, #0, 4 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + bge 0xfeec0778 │ │ │ │ + bl 0x12769c │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + strls r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ + streq pc, [r4], #-584 @ 0xfffffdb8 │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ @ instruction: 0x23204630 │ │ │ │ - ldrbcs pc, [r0], #2258 @ 0x8d2 @ │ │ │ │ + ldrbcs pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ @ instruction: 0xf9f8f7fc │ │ │ │ - blt 0xfe8c0f4c │ │ │ │ + blt 0xfe900ea8 │ │ │ │ @ instruction: 0xf63e2906 │ │ │ │ - strls sl, [r6], #-2716 @ 0xfffff564 │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ - vhsub.s8 d25, d8, d7 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ - stmib sp, {r0, r1, r4, r5, r9}^ │ │ │ │ - bl 0x108b80 │ │ │ │ - andls r0, r8, r4, lsl #5 │ │ │ │ + andls sl, r6, #643072 @ 0x9d000 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + vshl.s8 d25, d7, d8 │ │ │ │ + vaddhn.i16 d16, q0, q2 │ │ │ │ + stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ + bl 0x188adc │ │ │ │ + andls r0, r8, r2, lsl #9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r9, #-800] @ 0xfffffce0 │ │ │ │ - ldrbcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ + ldrbcs pc, [r0], #-2260 @ 0xfffff72c @ │ │ │ │ @ instruction: 0xf9def7fc │ │ │ │ - blt 0xfe240f80 │ │ │ │ + blt 0xfe280edc │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0xfe100188 │ │ │ │ + bge 0xfe1400e4 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ stcleq 3, cr0, [r2], #32 │ │ │ │ @ instruction: 0xf002430b │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ vrhadd.s8 , q4, q1 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ movwmi r0, #42291 @ 0xa533 │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bl 0x1c33dc │ │ │ │ + bl 0x1c3338 │ │ │ │ stmib sp, {r0, r7, r8}^ │ │ │ │ rsceq r3, r0, r8, lsl #6 │ │ │ │ strhi pc, [r5, #-257]! @ 0xfffffeff │ │ │ │ - bcs 0x18c1318 │ │ │ │ + bcs 0x18c1274 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff30f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vst1.64 {d10-d11}, [r4], r5 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47e1f40 │ │ │ │ - @ instruction: 0x4621aa52 │ │ │ │ + @ instruction: 0x4621aa53 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x240fea │ │ │ │ - bl 0x1cbc04 │ │ │ │ + blx 0x540f46 │ │ │ │ + bl 0x1cbb60 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0xfe0c1360 │ │ │ │ + bcs 0xfe0c12bc │ │ │ │ @ instruction: 0xff16f7fd │ │ │ │ - blt 0x10c100c │ │ │ │ + blt 0x1100f68 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0xf47e429f │ │ │ │ - vst1.8 {d10-d11}, [r4 :256], sl │ │ │ │ + vst1.8 {d10-d11}, [r4 :256], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vcgt.s8 d24, d24, d30 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vcge.s8 d24, d24, d22 │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ @ instruction: 0x46218570 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - blx 0xffa41036 │ │ │ │ + blx 0xffa40f92 │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2640f8d2 │ │ │ │ - blx 0xff8c1050 │ │ │ │ - blt 0x741058 │ │ │ │ + blx 0xff8c0fac │ │ │ │ + blt 0x780fb4 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0x600260 │ │ │ │ + bge 0x6401bc │ │ │ │ @ instruction: 0xf53e00e5 │ │ │ │ - vmov.i16 d26, #49664 @ 0xc200 │ │ │ │ + vmov.i16 d26, #49920 @ 0xc300 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ mcr2 7, 6, pc, cr4, cr13, {7} @ │ │ │ │ - stmiblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ orrhi pc, r6, r2 │ │ │ │ ldrbhi pc, [r7, -r1, lsl #4] @ │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ orrshi pc, lr, r2 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldmibge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmibge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - fldmdbxvs r3!, {d15-d108} @ Deprecated │ │ │ │ + fldmdbxvs r3!, {d15-d106} @ Deprecated │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 9, 13, sl, fp, cr2 @ │ │ │ │ + mrrcvs 9, 13, sl, fp, cr3 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmibge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge lr, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - eorsne pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + adcseq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ - stmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.8 {d24-d27}, [pc :256], r7 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - ldmibge r3!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe71e5fc │ │ │ │ + ldmibge r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe71e558 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmibge sp!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge lr!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-2472] @ 0xfffff658 │ │ │ │ + strls sl, [r7, #-2473] @ 0xfffff657 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsne pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rscseq pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - blx 0xffbc1176 │ │ │ │ - stmiblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffbc10d2 │ │ │ │ + stmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x0080f5b7 │ │ │ │ - stmibge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2e28 │ │ │ │ @ instruction: 0xf7fefa31 │ │ │ │ - rsceq fp, r2, fp, ror #18 │ │ │ │ - stmdbge r7!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + rsceq fp, r2, ip, ror #18 │ │ │ │ + stmdbge r8!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ movwls r0, #40165 @ 0x9ce5 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1679f8 │ │ │ │ + bl 0x167954 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ sbfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x83200 │ │ │ │ + streq pc, [pc], #-4 @ 0x8315c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ @ instruction: 0xf7fefe19 │ │ │ │ - svclt 0x0000b943 │ │ │ │ - addeq sp, r8, r2, ror r0 │ │ │ │ + svclt 0x0000b944 │ │ │ │ + addeq sp, r8, r6, lsl r1 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - addhi pc, lr, #2 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + addshi pc, r6, #2 │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ strbthi pc, [r4], #-65 @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281dec │ │ │ │ + bls 0x281d48 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4b08 │ │ │ │ + bl 0x1d4a64 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd25b0 │ │ │ │ @ instruction: 0xf7fef9e5 │ │ │ │ - bl 0x1316d4 │ │ │ │ + bl 0x131634 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - strbeq pc, [r4], #584 @ 0x248 @ │ │ │ │ + streq pc, [r4], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1056 @ 0xfffffbe0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ @ instruction: 0xf7fefc5f │ │ │ │ - bl 0x13169c │ │ │ │ + bl 0x1315fc │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ - strbeq pc, [r4], #584 @ 0x248 @ │ │ │ │ + streq pc, [r4], #-584 @ 0xfffffdb8 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ @ instruction: 0xf7fefc43 │ │ │ │ - addcs fp, r0, #15138816 @ 0xe70000 │ │ │ │ + addcs fp, r0, #232, 16 @ 0xe80000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b3865f │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - @ instruction: 0xf5b385e9 │ │ │ │ + @ instruction: 0xf5b385f1 │ │ │ │ @ instruction: 0xf0021f48 │ │ │ │ - @ instruction: 0x21808592 │ │ │ │ + @ instruction: 0x2180859a │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #216, 8 @ 0xd8000000 │ │ │ │ strbthi pc, [fp], #65 @ 0x41 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf96af7fb │ │ │ │ + @ instruction: 0xf976f7fb │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d4bd8 │ │ │ │ + bl 0x1d4b34 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2860 │ │ │ │ stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #29441 @ 0x7301 │ │ │ │ - bl 0x1d4bf8 │ │ │ │ + bl 0x1d4b54 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x8335c │ │ │ │ + streq pc, [pc], #-4 @ 0x832b8 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ @ instruction: 0xf7fefd6b │ │ │ │ - vst2.32 {d11-d12}, [r4 :64], r5 │ │ │ │ + vst2.32 {d11-d12}, [r4 :64], r6 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 d24, d24, d2 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117798,59 +117757,59 @@ │ │ │ │ stmdbeq r3!, {r4, r5, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ - stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - msrhi CPSR_fsc, #2 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + teqphi r5, #2 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e43ac │ │ │ │ + bl 0x1e4308 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ ldc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ - ldmdalt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - cmpphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ movthi pc, #61505 @ 0xf041 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281be4 │ │ │ │ + bls 0x281b40 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4d10 │ │ │ │ + bl 0x1d4c6c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ @ instruction: 0xf7fef8e1 │ │ │ │ - vst2.8 {d11-d12}, [r4 :64], fp │ │ │ │ + vst2.8 {d11-d12}, [r4 :64], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 d24, d8, d28 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117859,842 +117818,842 @@ │ │ │ │ stmdbeq r3!, {r5, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r6], {253} @ 0xfd │ │ │ │ - svclt 0x00f0f7fd │ │ │ │ + svclt 0x00f1f7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #-1761607680 @ 0x97000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strhi pc, [r6, #2]! │ │ │ │ + strhi pc, [lr, #2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vbic.i32 q12, #207 @ 0x000000cf │ │ │ │ + vaddw.u8 q12, q10, d7 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ - svclt 0x00bcf7fd │ │ │ │ + svclt 0x00bdf7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #68, 8 @ 0x44000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - ldrbhi pc, [lr], #2 @ │ │ │ │ + strbthi pc, [r6], #2 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0xf0048507 │ │ │ │ - blcs 0x404178 │ │ │ │ - msrhi SPSR_fs, r2 │ │ │ │ + @ instruction: 0xf004850f │ │ │ │ + blcs 0x4040d4 │ │ │ │ + cmnphi r4, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9509 │ │ │ │ - ldcvs 15, cr15, [r3, #-556]! @ 0xfffffdd4 │ │ │ │ + ldcvs 15, cr15, [r3, #-604]! @ 0xfffffda4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 15, 9, sl, fp, cr12 │ │ │ │ + mrrcvs 15, 9, sl, fp, cr13 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - svcge 0x0097f43d │ │ │ │ - blcs 0x26a178 │ │ │ │ - svcge 0x0093f73d │ │ │ │ + svcge 0x0098f43d │ │ │ │ + blcs 0x26a0d4 │ │ │ │ + svcge 0x0094f73d │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x154e3c │ │ │ │ + bl 0x154d98 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2b30 │ │ │ │ @ instruction: 0xf7fdfda9 │ │ │ │ - orrcs fp, r0, r5, lsl #31 │ │ │ │ + orrcs fp, r0, r6, lsl #31 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ ldrhi pc, [r7, #-65]! @ 0xffffffbf │ │ │ │ svcne 0x0078f5b2 │ │ │ │ - ldrbhi pc, [r5, #-2]! @ │ │ │ │ + ldrbhi pc, [sp, #-2]! @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - @ instruction: 0xf5b28281 │ │ │ │ + @ instruction: 0xf5b28289 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - @ instruction: 0xf5b28566 │ │ │ │ + @ instruction: 0xf5b2856e │ │ │ │ @ instruction: 0xf0021f50 │ │ │ │ - @ instruction: 0x270084d9 │ │ │ │ + strcs r8, [r0, -r1, ror #9] │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrcs r0, r0, r2, lsr r3 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf003428a │ │ │ │ - @ instruction: 0xf5b28042 │ │ │ │ + @ instruction: 0xf5b2804a │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ - addsmi r8, sl, #80 @ 0x50 │ │ │ │ - rsbshi pc, r6, #2 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + addsmi r8, sl, #88 @ 0x58 │ │ │ │ + rsbshi pc, lr, #2 │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281a34 │ │ │ │ + bls 0x281990 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d4ec0 │ │ │ │ + bl 0x1d4e1c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2760 │ │ │ │ @ instruction: 0xf7fdf809 │ │ │ │ - @ instruction: 0xf404bf43 │ │ │ │ + @ instruction: 0xf404bf44 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vand q12, q4, │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vand q12, q4, │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ strtmi r8, [r1], -r9, lsr #6 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ @ instruction: 0xf8eef7fb │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2710f8d2 │ │ │ │ @ instruction: 0xffe8f7fc │ │ │ │ - svclt 0x0022f7fd │ │ │ │ + svclt 0x0023f7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - rscshi pc, sl, r2 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + tstphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e4160 │ │ │ │ + bl 0x1e40bc │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2624 @ 0xa40 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff34169e │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr4, cr13, {7} │ │ │ │ + blx 0xff3415fa │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr5, cr13, {7} │ │ │ │ @ instruction: 0xf53d00e7 │ │ │ │ - @ instruction: 0xf3c4aef0 │ │ │ │ + @ instruction: 0xf3c4aef1 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe9416ee │ │ │ │ - mcrlt 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ + blx 0xfe94164a │ │ │ │ + mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #0, 8 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - @ instruction: 0xf5b28458 │ │ │ │ + @ instruction: 0xf5b28460 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vshr.u64 d24, d31, #60 │ │ │ │ + vmla.i q12, q10, d3[1] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1c41756 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr8, cr13, {7} │ │ │ │ + blx 0x1c416b2 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr9, cr13, {7} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - teqphi r6, r2 @ p-variant is OBSOLETE │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + teqphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ mvnhi pc, r1, asr #32 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x28189c │ │ │ │ + bls 0x2817f8 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d5058 │ │ │ │ + bl 0x1d4fb4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2610 │ │ │ │ @ instruction: 0xf7fdff3d │ │ │ │ - @ instruction: 0x4621be77 │ │ │ │ + @ instruction: 0x4621be78 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff84f7fa │ │ │ │ + @ instruction: 0xff90f7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12dbd4 │ │ │ │ + bl 0x12db30 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 5, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xff26f7fc │ │ │ │ - mcrlt 7, 3, pc, cr0, cr13, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr1, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ stmdals r7, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e98 │ │ │ │ @ instruction: 0xf7fdff0f │ │ │ │ - strtmi fp, [r1], -r9, asr #28 │ │ │ │ + strtmi fp, [r1], -sl, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff56f7fa │ │ │ │ + @ instruction: 0xff62f7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12dc30 │ │ │ │ + bl 0x12db8c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr8, cr2, {6} │ │ │ │ mrc2 7, 7, pc, cr8, cr12, {7} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr3, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ @ instruction: 0xf7fdfee1 │ │ │ │ - @ instruction: 0x4621be1b │ │ │ │ + @ instruction: 0x4621be1c │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xffd4f7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ @ instruction: 0x463b0233 │ │ │ │ - bl 0x12dc8c │ │ │ │ + bl 0x12dbe8 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 0, pc, cr8, cr2, {6} @ │ │ │ │ mcr2 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ - mcrlt 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ + mcrlt 7, 0, pc, cr5, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e18 │ │ │ │ @ instruction: 0xf7fdfeb3 │ │ │ │ - strtmi fp, [r1], -sp, ror #27 │ │ │ │ + strtmi fp, [r1], -lr, ror #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xffa6f7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12dce8 │ │ │ │ + bl 0x12dc44 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ mrc2 7, 4, pc, cr12, cr12, {7} │ │ │ │ - ldcllt 7, cr15, [r6, #1012] @ 0x3f4 │ │ │ │ + ldcllt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - ldcvs 15, cr15, [r1, #-420]! @ 0xfffffe5c │ │ │ │ - blvs 0xfe369918 │ │ │ │ + ldcvs 15, cr15, [r1, #-436]! @ 0xfffffe4c │ │ │ │ + blvs 0xfe369874 │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [r5], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - mcrrvs 13, 12, sl, sl, cr2 │ │ │ │ + mcrrvs 13, 12, sl, sl, cr3 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [sp, #244]! @ 0xf4 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + ldcge 4, cr15, [lr, #244]! @ 0xf4 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcrcs 8, 7, pc, cr8, cr2, {6} @ │ │ │ │ mrc2 7, 3, pc, cr6, cr12, {7} │ │ │ │ - ldclt 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ + ldclt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - pldw [r4], #-3907 @ 0xfffff0bd │ │ │ │ + pldw [r4], #-3911 @ 0xfffff0b9 │ │ │ │ @ instruction: 0xf47d1300 │ │ │ │ - ldcvs 13, cr10, [r2, #-656]! @ 0xfffffd70 │ │ │ │ + ldcvs 13, cr10, [r2, #-660]! @ 0xfffffd6c │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 13, 9, sl, r2, cr14 │ │ │ │ + mrrcvs 13, 9, sl, r2, cr15 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [r9, #244] @ 0xf4 │ │ │ │ + ldcge 4, cr15, [sl, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf2489c07 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x115230 │ │ │ │ + bl 0x11518c │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ @ instruction: 0xf7fdfe51 │ │ │ │ - strtmi fp, [r1], -fp, lsl #27 │ │ │ │ + strtmi fp, [r1], -ip, lsl #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff1ef7fa │ │ │ │ + @ instruction: 0xff22f7fa │ │ │ │ stmdals r7, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf4036b8b │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xa4964 │ │ │ │ - ldclge 4, cr15, [r7, #-244]! @ 0xffffff0c │ │ │ │ + bcs 0xa48c0 │ │ │ │ + ldclge 4, cr15, [r8, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vmla.f32 q13, q4, q9 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x104284 │ │ │ │ + vmla.f32 q13, q4, │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ + bl 0x1041e0 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e68 │ │ │ │ @ instruction: 0xf7fdfe2b │ │ │ │ - strtmi fp, [r1], -r5, ror #26 │ │ │ │ + strtmi fp, [r1], -r6, ror #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xff1ef7fa │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1552a8 │ │ │ │ + bl 0x155204 │ │ │ │ @ instruction: 0xf6470282 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ + vbic.i32 d22, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fc2e58 │ │ │ │ @ instruction: 0xf7fdfe11 │ │ │ │ - @ instruction: 0xf44fbd4b │ │ │ │ + @ instruction: 0xf44fbd4c │ │ │ │ vmlal.s q11, d1, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :64], r8 │ │ │ │ vmov.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r5, #-500]! @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [r6, #-500]! @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - rsceq pc, r3, #49, 30 @ 0xc4 │ │ │ │ - stcge 5, cr15, [fp, #-500]! @ 0xfffffe0c │ │ │ │ - blvs 0xfe71ef0c │ │ │ │ + rsceq pc, r3, #45, 30 @ 0xb4 │ │ │ │ + stcge 5, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ + blvs 0xfe71ee68 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r5, #-244]! @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - movwcs sl, #3360 @ 0xd20 │ │ │ │ + movwcs sl, #3361 @ 0xd21 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ @ instruction: 0xf7fc0207 │ │ │ │ @ instruction: 0xf7fdf909 │ │ │ │ - @ instruction: 0xf44fbd15 │ │ │ │ + @ instruction: 0xf44fbd16 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stcge 4, cr15, [sp, #-500] @ 0xfffffe0c │ │ │ │ + stcge 4, cr15, [lr, #-500] @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2da8 │ │ │ │ @ instruction: 0xf7fdfdbd │ │ │ │ - @ instruction: 0xf5b5bcf7 │ │ │ │ + @ instruction: 0xf5b5bcf8 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ - @ instruction: 0x4621acf2 │ │ │ │ + @ instruction: 0x4621acf3 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 4, pc, cr6, cr10, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr10, {7} @ │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r7, {r8, r9, ip} │ │ │ │ @ instruction: 0xf4026b8a │ │ │ │ @ instruction: 0xf0416270 │ │ │ │ - bcs 0xa502c │ │ │ │ - ldclge 4, cr15, [pc], {61} @ 0x3d │ │ │ │ + bcs 0xa4f88 │ │ │ │ + stclge 4, cr15, [r0], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vfma.f32 q13, q12, q5 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x1043b4 │ │ │ │ + vfma.f32 q13, q12, │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ + bl 0x104310 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d48 │ │ │ │ @ instruction: 0xf7fdfd93 │ │ │ │ - @ instruction: 0xf44fbccd │ │ │ │ + @ instruction: 0xf44fbcce │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stclge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ + stclge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - adceq pc, r7, #1424 @ 0x590 │ │ │ │ - ldcge 5, cr15, [fp], #500 @ 0x1f4 │ │ │ │ - blvs 0xfe71efec │ │ │ │ + adceq pc, r7, #1488 @ 0x5d0 │ │ │ │ + ldcge 5, cr15, [ip], #500 @ 0x1f4 │ │ │ │ + blvs 0xfe71ef48 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [r5], #244 @ 0xf4 │ │ │ │ + ldcge 4, cr15, [r6], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - stcls 12, cr10, [r7], {176} @ 0xb0 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stcls 12, cr10, [r7], {177} @ 0xb1 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x115404 │ │ │ │ + bl 0x115360 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ @ instruction: 0xf7fdfd67 │ │ │ │ - strtmi fp, [r1], -r1, lsr #25 │ │ │ │ + strtmi fp, [r1], -r2, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ mrc2 7, 2, pc, cr10, cr10, {7} │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12df80 │ │ │ │ + bl 0x12dedc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ - stclt 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d18 │ │ │ │ @ instruction: 0xf7fdfd39 │ │ │ │ - @ instruction: 0x4621bc73 │ │ │ │ + @ instruction: 0x4621bc74 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + stc2 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12dfdc │ │ │ │ + bl 0x12df38 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8], #840 @ 0x348 │ │ │ │ stc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ - mrrclt 7, 15, pc, ip, cr13 @ │ │ │ │ + mrrclt 7, 15, pc, sp, cr13 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ @ instruction: 0xf7fdfd0b │ │ │ │ - strtmi fp, [r1], -r5, asr #24 │ │ │ │ + strtmi fp, [r1], -r6, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e038 │ │ │ │ + bl 0x12df94 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ ldc2l 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ - stclt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + stclt 7, cr15, [pc], #-1012 @ 0x837a0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x2833e4 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x283340 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - cmnpeq r5, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + @ instruction: 0x73b5f647 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - ldclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ + ldclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - vaba.s8 d8, d17, d3 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :256], fp │ │ │ │ + vaba.s8 d8, d17, d11 │ │ │ │ + vst3. {d24,d26,d28}, [pc], r3 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - ldrbhi pc, [sp, -r1]! @ │ │ │ │ + strhi pc, [r5, r1] │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0x4621abfc │ │ │ │ + @ instruction: 0x4621abfd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 4, pc, cr10, cr10, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfef41ca2 │ │ │ │ - bllt 0xffcc1ca8 │ │ │ │ + blx 0xfef41bfe │ │ │ │ + bllt 0xffd01c04 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x283368 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x2832c4 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - orrseq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + bicsvc pc, sp, #74448896 @ 0x4700000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ ldc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - bllt 0xff641cdc │ │ │ │ + bllt 0xff681c38 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ stmdals r7, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d68 │ │ │ │ @ instruction: 0xf7fdfc85 │ │ │ │ - @ instruction: 0x4621bbbf │ │ │ │ + strtmi fp, [r1], -r0, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ ldc2l 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e144 │ │ │ │ + bl 0x12e0a0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ stc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ - bllt 0xfeac1d38 │ │ │ │ + bllt 0xfeb01c94 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ @ instruction: 0xf7fdfc57 │ │ │ │ - @ instruction: 0x4621bb91 │ │ │ │ + @ instruction: 0x4621bb92 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ stc2l 7, cr15, [sl, #-1000] @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e1a0 │ │ │ │ + bl 0x12e0fc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldclcs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ mcrr2 7, 15, pc, r0, cr12 @ │ │ │ │ - bllt 0x1f41d94 │ │ │ │ + bllt 0x1f81cf0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ @ instruction: 0xf7fdfc29 │ │ │ │ - @ instruction: 0xf5b3bb63 │ │ │ │ + @ instruction: 0xf5b3bb64 │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ vst2.32 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e4 │ │ │ │ @ instruction: 0xf0020fc4 │ │ │ │ - vst1.8 {d8-d11}, [r4 :128], r1 │ │ │ │ + vst1.8 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - strtmi r8, [r1], -sl, lsl #9 │ │ │ │ + @ instruction: 0x46218492 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - vldmdbvs r3!, {s30-s170} │ │ │ │ + vldmdbvs r3!, {s30-s184} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 11, 4, sl, fp, cr8 │ │ │ │ + mrrcvs 11, 4, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x1180f00 │ │ │ │ + blge 0x11c0e5c │ │ │ │ vpmax.s8 d25, d8, d9 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73d2907 │ │ │ │ - bcs 0xaeafc │ │ │ │ - blge 0xd00f24 │ │ │ │ + bcs 0xaea5c │ │ │ │ + blge 0xd40e80 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf9ccf7fb │ │ │ │ - bllt 0xbc1e30 │ │ │ │ + bllt 0xc01d8c │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vmin.s8 q4, , │ │ │ │ - vst3.8 {d24-d26}, [pc :128], ip │ │ │ │ + vmin.s8 q4, , │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbthi pc, [fp], -r1 @ │ │ │ │ + strhi pc, [r3], r1 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0x4621ab14 │ │ │ │ + @ instruction: 0x4621ab15 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff541e70 │ │ │ │ - bllt 0x2c1e78 │ │ │ │ + blx 0xff541dcc │ │ │ │ + bllt 0x301dd4 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x181080 │ │ │ │ + blge 0x1c0fdc │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - bge 0x108c │ │ │ │ + bge 0x40fe8 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1686c8 │ │ │ │ + bl 0x168624 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3406 │ │ │ │ @ instruction: 0xf7fdfb03 │ │ │ │ - andcs fp, r1, #897024 @ 0xdb000 │ │ │ │ + andcs fp, r1, #220, 20 @ 0xdc000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - addhi pc, r8, r2 │ │ │ │ + addshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa40d8 │ │ │ │ - ldrhi pc, [r9, -r1]! │ │ │ │ + blcs 0xa4054 │ │ │ │ + strbhi pc, [r1, -r1] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_c, #58112 @ 0xe300 │ │ │ │ - bge 0xff101504 │ │ │ │ + msreq CPSR_c, #57088 @ 0xdf00 │ │ │ │ + bge 0xff141460 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8fcf7fc │ │ │ │ - blt 0xfefc1f10 │ │ │ │ + blt 0xff001e6c │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184764 │ │ │ │ + b 0x1846c0 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ - addsmi r8, r3, #19660800 @ 0x12c0000 │ │ │ │ - ldrhi pc, [fp, -r1]! │ │ │ │ + addsmi r8, r3, #21757952 @ 0x14c0000 │ │ │ │ + strbhi pc, [r3, -r1] @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - strtmi r8, [r1], -r9, lsr #14 │ │ │ │ + @ instruction: 0x46218731 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r4], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [r0], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ - stmdbge r4, {r1, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf8a1 │ │ │ │ - andcs fp, r1, #643072 @ 0x9d000 │ │ │ │ + andcs fp, r1, #647168 @ 0x9e000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - cmpphi pc, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa4470 │ │ │ │ - msrhi CPSR_fsc, r2 │ │ │ │ + blcs 0xa43ec │ │ │ │ + teqphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_sxc, #42240 @ 0xa500 │ │ │ │ - bge 0xfe181580 │ │ │ │ + msreq CPSR_sxc, #41216 @ 0xa100 │ │ │ │ + bge 0xfe1c14dc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf846f7fc │ │ │ │ - blt 0x2041f8c │ │ │ │ + blt 0x2081ee8 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1847e0 │ │ │ │ + b 0x18473c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ - addsmi r8, r3, #223346688 @ 0xd500000 │ │ │ │ - strbhi pc, [r5], r1 @ │ │ │ │ + addsmi r8, r3, #231735296 @ 0xdd00000 │ │ │ │ + strbhi pc, [sp], r1 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0x462186b3 │ │ │ │ + @ instruction: 0x462186bb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0323 │ │ │ │ - stmdbge r4, {r2, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdffaf │ │ │ │ - movwcs fp, #6751 @ 0x1a5f │ │ │ │ + movwcs fp, #6752 @ 0x1a60 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x9406c │ │ │ │ - orrshi pc, ip, #1 │ │ │ │ + blcs 0x93fc8 │ │ │ │ + @ instruction: 0x83a4f001 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x15811e0 │ │ │ │ + bge 0x15c113c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf8a5 │ │ │ │ - movwcs fp, #6727 @ 0x1a47 │ │ │ │ + movwcs fp, #6728 @ 0x1a48 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x9409c │ │ │ │ - strhi pc, [sp, #-1]! │ │ │ │ + blcs 0x93ff8 │ │ │ │ + ldrhi pc, [r5, #-1]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xf81210 │ │ │ │ + bge 0xfc116c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [r8], {250} @ 0xfa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8b0f7fc │ │ │ │ - blt 0xcc2028 │ │ │ │ + blt 0xd01f84 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x18487c │ │ │ │ + b 0x1847d8 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - addsmi r8, r3, #130 @ 0x82 │ │ │ │ - rsbshi pc, r2, r2 │ │ │ │ + addsmi r8, r3, #138 @ 0x8a │ │ │ │ + rsbshi pc, sl, r2 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - strtmi r8, [r1], -r9, lsl #1 │ │ │ │ + @ instruction: 0x46218091 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ - stmdbge r4, {r1, r2, r4, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdff25 │ │ │ │ - movwcs fp, #6673 @ 0x1a11 │ │ │ │ + movwcs fp, #6674 @ 0x1a12 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94108 │ │ │ │ - strhi pc, [r6, #-1] │ │ │ │ + blcs 0x94064 │ │ │ │ + strhi pc, [lr, #-1] │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x20127c │ │ │ │ + bge 0x2411d8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf89b │ │ │ │ - andcs fp, r1, #4079616 @ 0x3e4000 │ │ │ │ + andcs fp, r1, #4096000 @ 0x3e8000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - strbhi pc, [r6], r1 @ │ │ │ │ + strbhi pc, [lr], r1 @ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0xa5b94 │ │ │ │ - strbhi pc, [sp], r1 @ │ │ │ │ + blcs 0xa5b10 │ │ │ │ + ldrbhi pc, [r5], r1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_s, #256 @ 0x100 │ │ │ │ - ldmibge pc, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ + msreq CPSR_s, #259072 @ 0x3f400 │ │ │ │ + stmibge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ - ldmiblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strhi pc, [r5], -r1 │ │ │ │ + strhi pc, [sp], -r1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf41480b4 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe2c20ee │ │ │ │ + blx 0xfe2c204a │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ @ instruction: 0x462b0233 │ │ │ │ - bl 0x12e524 │ │ │ │ + bl 0x12e480 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x2042110 │ │ │ │ - ldmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x204206c │ │ │ │ + ldmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ vhsub.s8 d25, d8, d4 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x104a1c │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ + bl 0x104978 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ - blcs 0xfe8c24ac │ │ │ │ + blcs 0xfe8c2408 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ @ instruction: 0xf9b8f7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fdaa27 │ │ │ │ @ instruction: 0xf3c4b9f9 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ andls r9, r5, #8, 6 @ 0x20000000 │ │ │ │ - bl 0x146610 │ │ │ │ + bl 0x14656c │ │ │ │ @ instruction: 0xf3c40342 │ │ │ │ @ instruction: 0xf0013242 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf8d20342 │ │ │ │ movwls r2, #31584 @ 0x7b60 │ │ │ │ @@ -118708,2657 +118667,2661 @@ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ vhsub.s8 d25, d8, d4 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x104ac8 │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ + bl 0x104a24 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ ldrsbcs pc, [r0, #130] @ 0x82 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ @ instruction: 0xf962f7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fdac80 │ │ │ │ vst2.32 {d11,d13}, [r4 :128], r3 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ - orrhi pc, r5, #1073741824 @ 0x40000000 │ │ │ │ + orrhi pc, sp, #1073741824 @ 0x40000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - tstphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ + tstphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf57d00e7 │ │ │ │ - strtmi sl, [r1], -sl, lsr #18 │ │ │ │ + strtmi sl, [r1], -fp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9a8f7fa │ │ │ │ + @ instruction: 0xf9b4f7fa │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155b1c │ │ │ │ + bl 0x155a78 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb29a0 │ │ │ │ @ instruction: 0xf7fdfa95 │ │ │ │ - bcs 0x1326c0 │ │ │ │ + bcs 0x132620 │ │ │ │ adcmi sp, r9, #1073741825 @ 0x40000001 │ │ │ │ - stmdbge pc, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d4281 │ │ │ │ - vmla.i8 d26, d8, d12 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x144f50 │ │ │ │ + vmla.i8 d26, d8, d13 │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ + bl 0x144eac │ │ │ │ stmdbge r4, {r1, r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldmcs r0, {r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9c4f7fc │ │ │ │ - ldmlt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r2, [r4, #-769] @ 0xfffffcff │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ @ instruction: 0xf7fdfbbf │ │ │ │ - ldcvs 8, cr11, [r3, #-900]! @ 0xfffffc7c │ │ │ │ + ldcvs 8, cr11, [r3, #-904]! @ 0xfffffc78 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 13, sl, fp, cr10 │ │ │ │ + mrrcvs 8, 13, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r5, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x104bc4 │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ + bl 0x104b20 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00a8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfb19 │ │ │ │ - ldcvs 8, cr11, [r3, #-716]! @ 0xfffffd34 │ │ │ │ + ldcvs 8, cr11, [r3, #-720]! @ 0xfffffd30 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 10, sl, fp, cr12 │ │ │ │ + mrrcvs 8, 10, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmiage r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x104c20 │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ + bl 0x104b7c │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfaeb │ │ │ │ - movwcs fp, #2181 @ 0x885 │ │ │ │ + movwcs fp, #2182 @ 0x886 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f88 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ vshl.s8 q8, q1, q4 │ │ │ │ - vsubw.s8 , q0, d21 │ │ │ │ + vqdmlal.s q8, d0, d1[5] │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfac3 │ │ │ │ - ldcvs 8, cr11, [r3, #-372]! @ 0xfffffe8c │ │ │ │ + ldcvs 8, cr11, [r3, #-376]! @ 0xfffffe88 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr6 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r1, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r2, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x104ccc │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ + bl 0x104c28 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfa95 │ │ │ │ - ldcvs 8, cr11, [r3, #-188]! @ 0xffffff44 │ │ │ │ + ldcvs 8, cr11, [r3, #-192]! @ 0xffffff40 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 2, sl, fp, cr8 │ │ │ │ + mrrcvs 8, 2, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x104d28 │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ + bl 0x104c84 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfa67 │ │ │ │ - strtmi fp, [r1], -r1, lsl #16 │ │ │ │ + strtmi fp, [r1], -r2, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf932f7fa │ │ │ │ - blcs 0x120370 │ │ │ │ - ldrhi pc, [r2, #-769] @ 0xfffffcff │ │ │ │ + @ instruction: 0xf93af7fa │ │ │ │ + blcs 0x1202cc │ │ │ │ + ldrhi pc, [sl, #-769] @ 0xfffffcff │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ - @ instruction: 0xf0428513 │ │ │ │ - @ instruction: 0xf6438237 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + @ instruction: 0xf042851b │ │ │ │ + @ instruction: 0xf643823f │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdals r7, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28a0 │ │ │ │ @ instruction: 0xf7fcf895 │ │ │ │ - stcleq 15, cr11, [r5], #828 @ 0x33c │ │ │ │ + stcleq 15, cr11, [r5], #832 @ 0x340 │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #10 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ stmdbge r4, {r0, r3, r8, r9, ip, pc} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0xfe4c2518 │ │ │ │ - svclt 0x00b2f7fc │ │ │ │ - blvs 0xfe71fa00 │ │ │ │ + blx 0xfe4c2474 │ │ │ │ + svclt 0x00b3f7fc │ │ │ │ + blvs 0xfe71f95c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00abf43c │ │ │ │ + svcge 0x00acf43c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-4006] @ 0xfffff05a │ │ │ │ + strls sl, [r7, #-4007] @ 0xfffff059 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsne pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rscseq pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf9eaf7fb │ │ │ │ - svclt 0x0084f7fc │ │ │ │ + svclt 0x0085f7fc │ │ │ │ strls r2, [r7, #-768] @ 0xfffffd00 │ │ │ │ ldrmi r0, [sl], -r5, ror #25 │ │ │ │ andls r4, r9, #48, 12 @ 0x3000000 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ teqmi r5, #8, 4 @ 0x80000000 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ movwls r0, #34114 @ 0x8542 │ │ │ │ stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0x11c25b0 │ │ │ │ - svclt 0x0066f7fc │ │ │ │ + blx 0x11c250c │ │ │ │ + svclt 0x0067f7fc │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x104ea4 │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ + bl 0x104e00 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0058f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fcf9a9 │ │ │ │ - @ instruction: 0xf414bf43 │ │ │ │ + @ instruction: 0xf414bf44 │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ - stmiaeq r2!, {r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmiaeq r2!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r8, #2 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #10 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ vmlsl.u , d4, d2[0] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r4, {r1, r2, r8, r9, ip, pc} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - movtcc pc, #38471 @ 0x9647 @ │ │ │ │ + orrcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbsvs pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + rscpl pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strls r4, [r5], #-821 @ 0xfffffccb │ │ │ │ @ instruction: 0xf7fb9504 │ │ │ │ @ instruction: 0xf7fcf985 │ │ │ │ - @ instruction: 0xf5b3bf1f │ │ │ │ + @ instruction: 0xf5b3bf20 │ │ │ │ @ instruction: 0xf47c5f84 │ │ │ │ - @ instruction: 0xf404af1a │ │ │ │ + @ instruction: 0xf404af1b │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ - rsceq r8, r3, r2, asr #12 │ │ │ │ - svcge 0x0011f57c │ │ │ │ + rsceq r8, r3, sl, asr #12 │ │ │ │ + svcge 0x0012f57c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x2444bc │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x244448 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf87cf7fb │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr12, cr12, {7} │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf9bef7fb │ │ │ │ - mcrlt 7, 7, pc, cr0, cr12, {7} @ │ │ │ │ - blvs 0xfe71fba4 │ │ │ │ + mcrlt 7, 7, pc, cr1, cr12, {7} @ │ │ │ │ + blvs 0xfe71fb00 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr9, cr12, {1} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf3c4aed4 │ │ │ │ + @ instruction: 0xf3c4aed5 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf918f7fb │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr2, cr12, {7} │ │ │ │ - blvs 0xfe71fc00 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr3, cr12, {7} │ │ │ │ + blvs 0xfe71fb5c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 5, pc, cr11, cr12, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr12, cr12, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3750] @ 0xfffff15a │ │ │ │ + strls sl, [r7, #-3751] @ 0xfffff159 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsne pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rscseq pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8eaf7fb │ │ │ │ - mcrlt 7, 4, pc, cr4, cr12, {7} @ │ │ │ │ - blvs 0xfe71fc5c │ │ │ │ + mcrlt 7, 4, pc, cr5, cr12, {7} @ │ │ │ │ + blvs 0xfe71fbb8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr13, cr12, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr14, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3704] @ 0xfffff188 │ │ │ │ + strls sl, [r7, #-3705] @ 0xfffff187 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsne pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rscseq pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8bcf7fb │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr6, cr12, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr7, cr12, {7} │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x129c10 │ │ │ │ + bl 0x129b6c │ │ │ │ ldrtmi r0, [r0], -r5, lsl #5 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ strls r9, [r4], -r9, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fcf899 │ │ │ │ - strls fp, [r7, #-3635] @ 0xfffff1cd │ │ │ │ + strls fp, [r7, #-3636] @ 0xfffff1cc │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf876f7fb │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr0, cr12, {7} │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr1, cr12, {7} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x105150 │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ + bl 0x1050ac │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0018f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fcf853 │ │ │ │ - strls fp, [r7, #-3565] @ 0xfffff213 │ │ │ │ + strls fp, [r7, #-3566] @ 0xfffff212 │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ @ instruction: 0xf7fcf8af │ │ │ │ - movwcs fp, #3537 @ 0xdd1 │ │ │ │ + movwcs fp, #3538 @ 0xdd2 │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ stmiaeq r2!, {r1, r6, r9, sl, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a9308 │ │ │ │ andls sl, r5, #4, 18 @ 0x10000 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ @ instruction: 0xf7fcf891 │ │ │ │ - @ instruction: 0xf3c4bdb3 │ │ │ │ + @ instruction: 0xf3c4bdb4 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xfff6f7fa │ │ │ │ - ldclt 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ - blvs 0xfe71fe44 │ │ │ │ + ldclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ + blvs 0xfe71fda0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r9, #240] @ 0xf0 │ │ │ │ + stcge 4, cr15, [sl, #240] @ 0xf0 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3460] @ 0xfffff27c │ │ │ │ + strls sl, [r7, #-3461] @ 0xfffff27b │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcsne pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rscseq pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xffc8f7fa │ │ │ │ - stcllt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + stcllt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ addcs r0, r0, #10682368 @ 0xa30000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ smlalbteq pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r4, #45090 @ 0xb022 │ │ │ │ svccc 0x0000f5b2 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ - strhi pc, [fp, #-1] │ │ │ │ - msrhi R9_fiq, r1 │ │ │ │ + ldrhi pc, [r3, #-1] │ │ │ │ + teqphi r1, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - stmib sp, {r0, r6, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r0, r3, r6, r7, r8, sl, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ @ instruction: 0xf84cf7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca986 │ │ │ │ @ instruction: 0xf8d1bda9 │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [sp, #-496]! @ 0xfffffe10 │ │ │ │ + stcge 4, cr15, [lr, #-496]! @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - stcge 4, cr15, [r1, #-240]! @ 0xffffff10 │ │ │ │ + stcge 4, cr15, [r2, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ @ instruction: 0xf8d1bad4 │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [pc, #-496] @ 0x84884 │ │ │ │ + ldcge 4, cr15, [r0, #-496] @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - stcge 4, cr15, [r3, #-240] @ 0xffffff10 │ │ │ │ + stcge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ @ instruction: 0xf3c4b928 │ │ │ │ vhsub.s8 d21, d8, d1 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x14dec0 │ │ │ │ + bl 0x14de1c │ │ │ │ strls r0, [r9, #-898] @ 0xfffffc7e │ │ │ │ ldrtmi r0, [r0], -r5, lsr #18 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ teqmi r5, #10682368 @ 0xa30000 │ │ │ │ strls sl, [r4, #-2308] @ 0xfffff6fc │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ @ instruction: 0xf7fcfa31 │ │ │ │ - @ instruction: 0x4621bcdd │ │ │ │ + @ instruction: 0x4621bcde │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ mrc2 7, 4, pc, cr8, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ pkhtbcs pc, r0, r2, asr #17 @ │ │ │ │ ldc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ - stcllt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + stcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x284524 │ │ │ │ + bls 0x284480 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d63d0 │ │ │ │ + bl 0x1d632c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25c0 │ │ │ │ @ instruction: 0xf7fcfd81 │ │ │ │ - @ instruction: 0x4621bcbb │ │ │ │ + @ instruction: 0x4621bcbc │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ mrc2 7, 3, pc, cr6, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ ldc2l 7, cr15, [r0, #-1004]! @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ + stclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ stmdacs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ @ instruction: 0xf7fcf96f │ │ │ │ - @ instruction: 0x4621bc99 │ │ │ │ + @ instruction: 0x4621bc9a │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2620f8d2 │ │ │ │ stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [r8], {252} @ 0xfc │ │ │ │ + stclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1693b4 │ │ │ │ + bl 0x169310 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ vmlal.u , d4, d2[0] │ │ │ │ ldrtmi r4, [r0], -r2, asr #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - blcs 0x18c2ef4 │ │ │ │ + blcs 0x18c2e50 │ │ │ │ movwls r2, #21248 @ 0x5300 │ │ │ │ @ instruction: 0xf0030923 │ │ │ │ movwmi r0, #45832 @ 0xb308 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca8b4 │ │ │ │ - bl 0x1f3f08 │ │ │ │ + bl 0x1f3e64 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2544 @ 0x9f0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf926f7fc │ │ │ │ - mrrclt 7, 15, pc, r0, cr12 @ │ │ │ │ + mrrclt 7, 15, pc, r1, cr12 @ │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ - bcs 0x14c2f5c │ │ │ │ + bcs 0x14c2eb8 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ @ instruction: 0xf7fcf915 │ │ │ │ - vmvn.i32 d27, #53247 @ 0x0000cfff │ │ │ │ + vqdmulh.s , q2, d0[0] │ │ │ │ movwls r5, #37377 @ 0x9201 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1470c0 │ │ │ │ + bl 0x14701c │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldclcs 8, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ strls r0, [r4, #-2211] @ 0xfffff75d │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ @ instruction: 0xf7fcf96f │ │ │ │ - @ instruction: 0x4621bc1b │ │ │ │ + @ instruction: 0x4621bc1c │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ ldc2l 7, cr15, [r6, #996] @ 0x3e4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ ldc2l 7, cr15, [r0], {251} @ 0xfb │ │ │ │ - stclt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ + stclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x2843a0 │ │ │ │ + bls 0x2842fc │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6554 │ │ │ │ + bl 0x1d64b0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ @ instruction: 0xf7fcfcbf │ │ │ │ - @ instruction: 0x4621bbf9 │ │ │ │ + @ instruction: 0x4621bbfa │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - vfma.f32 d31, d24, d5 │ │ │ │ - vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ - bls 0x205988 │ │ │ │ + @ instruction: 0xf248fca1 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + bls 0x2058e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ stc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ sha1c.32 q13, q4, │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf5b3bb27 │ │ │ │ - @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf1b387fb │ │ │ │ + @ instruction: 0xf0016fe0 │ │ │ │ + @ instruction: 0xf1b38003 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621abd4 │ │ │ │ + @ instruction: 0x4621abd5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xcc2cee │ │ │ │ - bllt 0xff2c2cf4 │ │ │ │ + blx 0xcc2c4a │ │ │ │ + bllt 0xff302c50 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrhi pc, [r2], #-1 │ │ │ │ + ldrhi pc, [sl], #-1 │ │ │ │ @ instruction: 0xf57c00e2 │ │ │ │ - @ instruction: 0x4621abbe │ │ │ │ + @ instruction: 0x4621abbf │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ + mcrr2 7, 15, pc, r8, cr9 @ │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1565f4 │ │ │ │ + bl 0x156550 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2940 │ │ │ │ @ instruction: 0xf7fcfd29 │ │ │ │ - @ instruction: 0xf5b2bba9 │ │ │ │ + @ instruction: 0xf5b2bbaa │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf1b287ba │ │ │ │ + @ instruction: 0xf1b287c2 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - strtmi sl, [r1], -r0, lsr #23 │ │ │ │ + strtmi sl, [r1], -r1, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfffc2d54 │ │ │ │ - bllt 0xfe5c2d5c │ │ │ │ + blx 0xfffc2cb0 │ │ │ │ + bllt 0xfe602cb8 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - msrhi CPSR_xc, #1 │ │ │ │ + msrhi CPSR_fxc, #1 │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ - strtmi sl, [r1], -sl, lsl #23 │ │ │ │ + strtmi sl, [r1], -fp, lsl #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ + ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x15665c │ │ │ │ + bl 0x1565b8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ @ instruction: 0xf7fcfcf5 │ │ │ │ - @ instruction: 0xf404bb75 │ │ │ │ + @ instruction: 0xf404bb76 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ - adcshi pc, r0, r1, lsl #2 │ │ │ │ + adcshi pc, r8, r1, lsl #2 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrthi pc, [fp], #-1 @ │ │ │ │ + strbhi pc, [r3], #-1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243c30 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x243bbc │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x10c312c │ │ │ │ - blx 0xfea42dce │ │ │ │ - bllt 0x1642dd8 │ │ │ │ + blcs 0x10c3088 │ │ │ │ + blx 0xfea42d2a │ │ │ │ + bllt 0x1682d34 │ │ │ │ @ instruction: 0xf1010623 │ │ │ │ - vhadd.s8 q12, q7, │ │ │ │ + vhadd.s8 q12, q7, │ │ │ │ vsubw.s8 q8, q0, d15 │ │ │ │ eormi r0, r3, lr, ror r3 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - ldrbthi pc, [r1], #1 @ │ │ │ │ + ldrbthi pc, [r9], #1 @ │ │ │ │ vsubw.s8 q9, q0, d15 │ │ │ │ eormi r0, r3, lr, lsr r3 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - ldrhi pc, [lr, #-1] │ │ │ │ + strhi pc, [r6, #-1]! │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - teqphi r7, #1 @ p-variant is OBSOLETE │ │ │ │ + teqphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243bc8 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x243b54 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfe8c3194 │ │ │ │ - blx 0x1d42e36 │ │ │ │ - bllt 0x942e40 │ │ │ │ + bcs 0xfe8c30f0 │ │ │ │ + blx 0x1d42d92 │ │ │ │ + bllt 0x982d9c │ │ │ │ svcne 0x0078f5b2 │ │ │ │ - strthi pc, [r3], #-1 │ │ │ │ + strthi pc, [fp], #-1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - @ instruction: 0xf5b28139 │ │ │ │ + @ instruction: 0xf5b28141 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ - @ instruction: 0xf5b2844e │ │ │ │ + @ instruction: 0xf5b28456 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ - orrcs r8, r0, #956301312 @ 0x39000000 │ │ │ │ + orrcs r8, r0, #1090519040 @ 0x41000000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addcs r4, r0, #35 @ 0x23 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b38575 │ │ │ │ + @ instruction: 0xf5b3857d │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ - @ instruction: 0x46218133 │ │ │ │ + @ instruction: 0x4621813b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ - bl 0x1c6370 │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ + bl 0x1c62cc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1760 @ 0x6e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0x4621ab59 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ stc2 7, cr15, [r6], #996 @ 0x3e4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ usatcs pc, #16, r2, asr #17 @ │ │ │ │ - blx 0xfe8c2eca │ │ │ │ - blt 0xff742ed0 │ │ │ │ + blx 0xfe8c2e26 │ │ │ │ + blt 0xff782e2c │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - bge 0xff6020d8 │ │ │ │ + bge 0xff642034 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcfa13 │ │ │ │ - vst1.64 {d11-d12}, [r4], r9 │ │ │ │ + vst1.64 {d11-d12}, [r4], sl │ │ │ │ strteq r1, [r0], -r0, asr #6 │ │ │ │ - @ instruction: 0x81b1f101 │ │ │ │ + @ instruction: 0x81b9f101 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - eorhi pc, r2, #1 │ │ │ │ + eorhi pc, sl, #1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243ad8 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x243a64 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x4c3284 │ │ │ │ - blx 0xfff42f24 │ │ │ │ - blt 0xfeb42f30 │ │ │ │ + blcs 0x4c31e0 │ │ │ │ + blx 0xfff42e80 │ │ │ │ + blt 0xfeb82e8c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xc42f2c │ │ │ │ - bls 0x2ab360 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + blx 0x1042e88 │ │ │ │ + bls 0x2ab2bc │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x116818 │ │ │ │ + bl 0x116774 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xfe8c32b0 │ │ │ │ - blx 0xfefc2f54 │ │ │ │ + blcs 0xfe8c320c │ │ │ │ + blx 0xfefc2eb0 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fcadad │ │ │ │ @ instruction: 0xf1b3bafd │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - strtmi sl, [r1], -ip, lsl #21 │ │ │ │ + strtmi sl, [r1], -sp, lsl #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [sl], #-996 @ 0xfffffc1c │ │ │ │ + stc2l 7, cr15, [r6], #-996 @ 0xfffffc1c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf9e8f7fb │ │ │ │ - blt 0xfe0c2f84 │ │ │ │ + blt 0xfe102ee0 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - movwhi pc, #1 @ │ │ │ │ + movwhi pc, #32769 @ 0x8001 @ │ │ │ │ svcne 0x0048f5b3 │ │ │ │ - strhi pc, [lr, #0]! │ │ │ │ + ldrhi pc, [r6, #0]! │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ - bicshi pc, r9, #1 │ │ │ │ + mvnhi pc, #1 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - @ instruction: 0x462185bb │ │ │ │ + strtmi r8, [r1], -r3, asr #11 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - blls 0x243bf4 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + blls 0x243b80 │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ strtmi sl, [r1], -r3, asr #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x9c2fda │ │ │ │ + blx 0xcc2f36 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1d68bc │ │ │ │ + bl 0x1d6818 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2880 │ │ │ │ @ instruction: 0xf7fcff1b │ │ │ │ - @ instruction: 0xf5b2ba45 │ │ │ │ + @ instruction: 0xf5b2ba46 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ - addmi r8, sl, #1073741869 @ 0x4000002d │ │ │ │ - strbthi pc, [r3], r0 @ │ │ │ │ + addmi r8, sl, #1073741871 @ 0x4000002f │ │ │ │ + strbthi pc, [fp], r0 @ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ - strbthi pc, [sp], #1 @ │ │ │ │ + ldrbthi pc, [r5], #1 @ │ │ │ │ svcne 0x0050f5b2 │ │ │ │ - ldrbhi pc, [r8], #1 @ │ │ │ │ + strbthi pc, [r0], #1 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r2, lsr r3 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - @ instruction: 0x83b1f001 │ │ │ │ + @ instruction: 0x83b9f001 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ - ldrbhi pc, [sp], r0, asr #32 @ │ │ │ │ + strbthi pc, [r5], r0, asr #32 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99509 │ │ │ │ - blls 0x244478 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + blls 0x2443cc │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2780f8d3 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1fc2264 │ │ │ │ + bge 0x1fc21c0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x283fa8 │ │ │ │ + bls 0x283f04 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d694c │ │ │ │ + bl 0x1d68a8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2790 │ │ │ │ @ instruction: 0xf7fcfac3 │ │ │ │ - @ instruction: 0x4621b9fd │ │ │ │ + @ instruction: 0x4621b9fe │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x1d4308e │ │ │ │ - blvs 0xfe720578 │ │ │ │ + blx 0x1e42fea │ │ │ │ + blvs 0xfe7204d4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdbge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f630 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + blls 0x26f58c │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feaa47 │ │ │ │ strtmi fp, [r1], -lr, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x14430d6 │ │ │ │ - blvs 0xfe7205c0 │ │ │ │ + blx 0x1543032 │ │ │ │ + blvs 0xfe72051c │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmibge r7!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f7d0 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + blls 0x26f72c │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ubfxcs pc, r3, #17, #17 │ │ │ │ mcr2 7, 4, pc, cr14, cr11, {7} @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feaa23 │ │ │ │ vst2.32 {d27,d29}, [pc :128], r4 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - stmibge sp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf9ab │ │ │ │ - bcs 0xb37d8 │ │ │ │ - ldmibge sp, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0xb3738 │ │ │ │ + ldmibge lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - vmul.i8 d26, d24, d8 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ - bl 0x145e38 │ │ │ │ + vmul.i8 d26, d24, d9 │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ + bl 0x145d94 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0x14c3168 │ │ │ │ - stmiblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x14c30c4 │ │ │ │ + stmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ - mcrrvs 9, 8, sl, fp, cr6 @ │ │ │ │ + mcrrvs 9, 8, sl, fp, cr7 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmibge r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmibge r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2e78 │ │ │ │ @ instruction: 0xf7fcfa39 │ │ │ │ - @ instruction: 0x4621b973 │ │ │ │ + @ instruction: 0x4621b974 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff8c31a2 │ │ │ │ + blx 0xff8430fe │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf952f7fb │ │ │ │ - stmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r2, #99328 @ 0x18400 │ │ │ │ - ldmdbge fp, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe7206ac │ │ │ │ + rsceq pc, r2, #95232 @ 0x17400 │ │ │ │ + ldmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe720608 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r5, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2384 @ 0x950 │ │ │ │ + movwcs sl, #2385 @ 0x951 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 d17, d17, #64 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfd39 │ │ │ │ - strtmi fp, [r1], -r5, asr #18 │ │ │ │ + strtmi fp, [r1], -r6, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x9431fe │ │ │ │ + blx 0x84315a │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf81ef7fb │ │ │ │ - ldmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - bls 0x243738 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x2436c4 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xff0c3594 │ │ │ │ - blx 0x4c3236 │ │ │ │ + bcs 0xff0c34f0 │ │ │ │ + blx 0x4c3192 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca89d │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x14c3248 │ │ │ │ - blcs 0x121134 │ │ │ │ - cmpphi r7, #67108864 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + blx 0x16c31a4 │ │ │ │ + blcs 0x121090 │ │ │ │ + cmpphi pc, #67108864 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ - @ instruction: 0xf0418346 │ │ │ │ - vcge.s8 q12, q2, │ │ │ │ - vsubl.s8 q9, d0, d25 │ │ │ │ + @ instruction: 0xf041834e │ │ │ │ + vcge.s8 q12, q2, │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ stmdals r7, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ @ instruction: 0xf7fcf9b3 │ │ │ │ - @ instruction: 0xf7f9b8ed │ │ │ │ - bls 0x24387c │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0xf7f9b8ee │ │ │ │ + bls 0x243808 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x17c32c0 │ │ │ │ - ldmlt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x17c321c │ │ │ │ + ldmlt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf877 │ │ │ │ - stmiaeq r2!, {r0, r1, r2, r3, r6, r7, fp, ip, sp, pc} │ │ │ │ + stmiaeq r2!, {r4, r6, r7, fp, ip, sp, pc} │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ - b 0x185b28 │ │ │ │ + b 0x185a84 │ │ │ │ tstmi sl, #0, 14 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svccc 0x0000f5b7 │ │ │ │ - mvnshi pc, r1 │ │ │ │ - rschi pc, pc, r1, lsl #4 │ │ │ │ + andhi pc, r3, #1 │ │ │ │ + rscshi pc, r7, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ - stmib sp, {r2, r4, r6, r7, r9, pc}^ │ │ │ │ + stmib sp, {r2, r3, r4, r6, r7, r9, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ ldccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - blx 0x64333a │ │ │ │ + blx 0x643296 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fcacf2 │ │ │ │ strtmi fp, [r1], -fp, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x3c334a │ │ │ │ + blx 0x3432a6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xffbaf7fa │ │ │ │ - ldmlt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf80d │ │ │ │ - stmdage r4, {r0, r2, r7, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r1, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe0c337c │ │ │ │ + blx 0x1fc32d8 │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ - ldcvs 8, cr10, [r3, #-488]! @ 0xfffffe18 │ │ │ │ + ldcvs 8, cr10, [r3, #-492]! @ 0xfffffe14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr4 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdage r0!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - addsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ mrrc2 7, 15, pc, r8, cr10 @ │ │ │ │ - stmdalt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - vldmdbvs r3!, {s30-s94} │ │ │ │ + vldmdbvs r3!, {s30-s90} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr6 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - addcs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andcs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ ldc2 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ - stmdalt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r1, #266240 @ 0x41000 │ │ │ │ - ldmdage fp!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe7208ec │ │ │ │ + rsceq pc, r1, #249856 @ 0x3d000 │ │ │ │ + ldmdage ip!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe720848 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r5!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r6!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2096 @ 0x830 │ │ │ │ + movwcs sl, #2097 @ 0x831 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmlal.s q9, d16, d1[4] │ │ │ │ + vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfc19 │ │ │ │ - strtmi fp, [r1], -r5, lsr #16 │ │ │ │ + strtmi fp, [r1], -r6, lsr #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x14343c │ │ │ │ - blvs 0xfe720928 │ │ │ │ + @ instruction: 0xf9fef7f9 │ │ │ │ + blvs 0xfe720884 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2066 @ 0x812 │ │ │ │ + movwcs sl, #2067 @ 0x813 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmvn.i32 d19, #1280 @ 0x00000500 │ │ │ │ + vsubl.s8 q9, d16, d29 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfbfb │ │ │ │ - strtmi fp, [r1], -r7, lsl #16 │ │ │ │ + strtmi fp, [r1], -r8, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9e4f7f9 │ │ │ │ - blvs 0xfe720964 │ │ │ │ + @ instruction: 0xf9e0f7f9 │ │ │ │ + blvs 0xfe7208c0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00f9f43b │ │ │ │ + svcge 0x00faf43b │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - movwcs sl, #4084 @ 0xff4 │ │ │ │ + movwcs sl, #4085 @ 0xff5 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fbfbdd │ │ │ │ - strcs fp, [r0], #-4073 @ 0xfffff017 │ │ │ │ - mvnne pc, #72, 4 @ 0x80000004 │ │ │ │ + andcs fp, r0, #936 @ 0x3a8 │ │ │ │ + msrne CPSR_fsc, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - sbcsne pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ + subne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf89ef7fb │ │ │ │ - svclt 0x00d8f7fb │ │ │ │ - vshl.s8 d18, d0, d8 │ │ │ │ - vrsra.s64 q9, , #64 │ │ │ │ + svclt 0x00d9f7fb │ │ │ │ + vhsub.s8 d18, d8, d0 │ │ │ │ + vorr.i32 d18, #1280 @ 0x00000500 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ - vshl.s8 d18, d6, d8 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vhsub.s8 d23, d8, d6 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ stmib sp, {r0, r1, r2, r9}^ │ │ │ │ @ instruction: 0xf7fb5508 │ │ │ │ @ instruction: 0xf7fbf88d │ │ │ │ - strcs fp, [r0], #-4039 @ 0xfffff039 │ │ │ │ - teqpcc sp, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + andcs fp, r0, #200, 30 @ 0x320 │ │ │ │ + cmnpcs sp, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - eorcs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ + addsne pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf87cf7fb │ │ │ │ - svclt 0x00b6f7fb │ │ │ │ - addcs r0, r0, #1687552 @ 0x19c000 │ │ │ │ - andeq pc, r2, #192, 4 │ │ │ │ - smlalbteq pc, r2, r4, r3 @ │ │ │ │ - strdmi r0, [r2], -fp @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + svclt 0x00b7f7fb │ │ │ │ + orrcs r0, r0, r7, ror #18 │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ + movteq pc, #9156 @ 0x23c4 @ │ │ │ │ + strdmi r0, [r1], -sl @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x1456170 │ │ │ │ + b 0x1456108 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ - @ instruction: 0xf5b23103 │ │ │ │ + @ instruction: 0xf5b13303 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ - vqadd.s8 q4, , q12 │ │ │ │ - bcs 0xa561c │ │ │ │ - tstphi r1, r1 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r4, sp, r9, lr │ │ │ │ - stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ + vrhadd.s8 d8, d1, d0 │ │ │ │ + stmdbcs r0, {r0, r3, r4, r5, pc} │ │ │ │ + tstphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fb9306 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [pc], #-248 @ 0x85480 │ │ │ │ + stcge 4, cr15, [pc], #-248 @ 0x853dc │ │ │ │ svclt 0x00f8f7fb │ │ │ │ @ instruction: 0xf43b2a00 │ │ │ │ - mcrrvs 15, 8, sl, fp, cr8 │ │ │ │ + mcrrvs 15, 8, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x0083f43b │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + svcge 0x0084f43b │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2d58 │ │ │ │ @ instruction: 0xf7fbf83b │ │ │ │ - qsub16mi fp, r1, r5 │ │ │ │ + qsub16mi fp, r1, r6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf8a6f7f9 │ │ │ │ - eorsvc pc, r5, #70254592 @ 0x4300000 │ │ │ │ + @ instruction: 0xf8aef7f9 │ │ │ │ + adcvs pc, sp, #70254592 @ 0x4300000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xb426c4 │ │ │ │ + bge 0xb42620 │ │ │ │ svclt 0x00ccf7fb │ │ │ │ - blvs 0xfe720aa4 │ │ │ │ + blvs 0xfe720a00 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdbge fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ vbic.i16 d26, #198 @ 0x00c6 │ │ │ │ - @ instruction: 0xf1b94981 │ │ │ │ + @ instruction: 0xf1b84881 │ │ │ │ @ instruction: 0xf43b0f03 │ │ │ │ - ldrtmi sl, [r0], -lr, asr #30 │ │ │ │ + ldrtmi sl, [r0], -pc, asr #30 │ │ │ │ ldc2 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0x4630afb5 │ │ │ │ - @ instruction: 0xffaef014 │ │ │ │ + @ instruction: 0xffaaf014 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf3c4afaf │ │ │ │ - strteq r3, [r2], r2, asr #16 │ │ │ │ - stmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - andshi pc, ip, #1073741824 @ 0x40000000 │ │ │ │ + strteq r3, [r2], r2, asr #14 │ │ │ │ + strbeq lr, [r7, -pc, asr #20] │ │ │ │ + eorhi pc, r4, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ - andshi pc, r4, #67108864 @ 0x4000000 │ │ │ │ + andshi pc, ip, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ - @ instruction: 0xf0418215 │ │ │ │ - @ instruction: 0xf09d8179 │ │ │ │ - strmi pc, [r5], -r3, ror #25 │ │ │ │ - @ instruction: 0xf826f09d │ │ │ │ - vrsubhn.i16 d20, q2, │ │ │ │ + @ instruction: 0xf041821d │ │ │ │ + @ instruction: 0xf09d8181 │ │ │ │ + pkhtbmi pc, r1, r5, asr #25 @ │ │ │ │ + @ instruction: 0xf818f09d │ │ │ │ + vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1a2644 │ │ │ │ - @ instruction: 0xf7eb0449 │ │ │ │ - vmul.i8 d31, d8, d13 │ │ │ │ - vmla.f d16, d16, d0[1] │ │ │ │ - bl 0xc5b20 │ │ │ │ + bl 0x1a25a0 │ │ │ │ + @ instruction: 0xf7eb0448 │ │ │ │ + vmla.i8 d31, d8, d27 │ │ │ │ + vaddw.s8 q8, q0, d4 │ │ │ │ + bl 0xc5a7c │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ - ldrtmi r4, [r8], -fp, lsr #12 │ │ │ │ + strtmi r4, [r8], -fp, asr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ orrsvc pc, r0, r6, asr #12 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ - @ instruction: 0xf7fd463a │ │ │ │ + ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ + @ instruction: 0xf7d64630 │ │ │ │ + svcvs 0x00b3fdfd │ │ │ │ + @ instruction: 0xf43b2b00 │ │ │ │ + @ instruction: 0xf7fdaf77 │ │ │ │ strtmi fp, [r1], -r8, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff3ef7f8 │ │ │ │ + @ instruction: 0xff42f7f8 │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ @ instruction: 0x46300333 │ │ │ │ stmdbge r4, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ - @ instruction: 0xf7fbff47 │ │ │ │ - @ instruction: 0xf44fbef7 │ │ │ │ + @ instruction: 0xf7fbff3f │ │ │ │ + @ instruction: 0xf44fbef0 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - mcrge 4, 7, pc, cr15, cr11, {3} @ │ │ │ │ + mcrge 4, 7, pc, cr8, cr11, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfeed │ │ │ │ - strtmi fp, [r1], -r3, ror #29 │ │ │ │ + @ instruction: 0xf7fbfee5 │ │ │ │ + @ instruction: 0x4621bedc │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xffccf7f8 │ │ │ │ + @ instruction: 0xffd4f7f8 │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d6fac │ │ │ │ + bl 0x1d6f18 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ - @ instruction: 0xff92f7fa │ │ │ │ + @ instruction: 0xff8af7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbae99 │ │ │ │ - qasxmi fp, r1, r5 │ │ │ │ + @ instruction: 0xf7fbae91 │ │ │ │ + strtmi fp, [r1], -sp, lsr #30 │ │ │ │ @ instruction: 0xf7f8a804 │ │ │ │ - stmdbge r4, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1b82810 │ │ │ │ - svclt 0x0028f7fb │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x198277c │ │ │ │ + svclt 0x0020f7fb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_sxc, #1687552 @ 0x19c000 │ │ │ │ - mrcge 5, 5, APSR_nzcv, cr1, cr11, {3} │ │ │ │ + msreq CPSR_sxc, #1523712 @ 0x174000 │ │ │ │ + mcrge 5, 5, pc, cr10, cr11, {3} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [sl, #-1000] @ 0xfffffc18 │ │ │ │ - mcrlt 7, 5, pc, cr12, cr11, {7} @ │ │ │ │ + stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ + mcrlt 7, 5, pc, cr5, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-596]! @ 0xfffffdac │ │ │ │ + ldcvs 15, cr15, [r3, #-628]! @ 0xfffffd8c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 13, 6, sl, fp, cr5 │ │ │ │ + mrrcvs 13, 5, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stclge 4, cr15, [r0, #-244]! @ 0xffffff0c │ │ │ │ + ldclge 4, cr15, [r8, #-244] @ 0xffffff0c │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ @ instruction: 0x463b0533 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - @ instruction: 0xff50f7fa │ │ │ │ + @ instruction: 0xff48f7fa │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdaef5 │ │ │ │ - @ instruction: 0x4621bd51 │ │ │ │ + @ instruction: 0xf7fdaeed │ │ │ │ + strtmi fp, [r1], -r9, asr #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff70f7f8 │ │ │ │ - blvs 0xfe720c64 │ │ │ │ + @ instruction: 0xff78f7f8 │ │ │ │ + blvs 0xfe720bd0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrrge 4, 3, pc, r5, cr13 @ │ │ │ │ + ldcge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x2708ac │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + blls 0x2707f8 │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr0, cr11, {3} │ │ │ │ - ldclt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ + stmdacs r0, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ + stclt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr1, cr13, {1} │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr12, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 3, pc, cr9, cr13, {1} @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr4, cr11, {7} │ │ │ │ mvnvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47b429a │ │ │ │ - strtmi sl, [r1], -r8, asr #28 │ │ │ │ + strtmi sl, [r1], -r1, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8d6f7f9 │ │ │ │ + @ instruction: 0xf8ccf7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 2, pc, cr6, cr10, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr12, cr11, {7} │ │ │ │ + mrc2 7, 1, pc, cr14, cr10, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr5, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - bls 0x245140 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x2450bc │ │ │ │ + biccs pc, r4, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ - stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr12, cr13, {1} │ │ │ │ - mcrlt 7, 4, pc, cr14, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr4, cr13, {1} │ │ │ │ + mcrlt 7, 4, pc, cr6, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-604]! @ 0xfffffda4 │ │ │ │ + ldcvs 15, cr15, [r3, #-588]! @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 14, 15, sl, fp, cr9 │ │ │ │ + mrrcvs 14, 15, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr4, cr13, {1} │ │ │ │ + mcrge 4, 7, pc, cr12, cr13, {1} @ │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7144 │ │ │ │ + bl 0x1d70b0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 3, pc, cr12, cr11, {3} @ │ │ │ │ - mcrlt 7, 7, pc, cr6, cr13, {7} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 3, pc, cr4, cr11, {3} @ │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0031f43d │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr8, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0029f43d │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr0, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - blls 0x285420 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + blls 0x2853ac │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2700f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr11, cr13, {1} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr14, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr3, cr13, {1} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-748]! @ 0xfffffd14 │ │ │ │ + ldcvs 14, cr15, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - mrrcvs 15, 6, sl, fp, cr15 │ │ │ │ + mrrcvs 15, 6, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x006af43b │ │ │ │ + svcge 0x0062f43b │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d71e4 │ │ │ │ + bl 0x1d7150 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1488 @ 0x5d0 │ │ │ │ - mrc2 7, 3, pc, cr6, cr10, {7} │ │ │ │ + mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae1b │ │ │ │ - @ instruction: 0xf5b3bf5b │ │ │ │ + @ instruction: 0xf7fbae13 │ │ │ │ + @ instruction: 0xf5b3bf53 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ rsceq r8, r5, r7, lsr #32 │ │ │ │ - stcge 5, cr15, [r5, #492]! @ 0x1ec │ │ │ │ + ldcge 5, cr15, [lr, #492] @ 0x1ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x2451e4 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x245160 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff10f7f9 │ │ │ │ - ldclt 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xff08f7f9 │ │ │ │ + stclt 7, cr15, [r9, #1004] @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_xc, #3866624 @ 0x3b0000 │ │ │ │ - stcge 5, cr15, [r5, #492] @ 0x1ec │ │ │ │ + msreq CPSR_xc, #3211264 @ 0x310000 │ │ │ │ + ldclge 5, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, r4, cr10 @ │ │ │ │ - stclt 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ + ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ + ldcllt 7, cr15, [r9, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-980]! @ 0xfffffc2c │ │ │ │ + ldcvs 14, cr15, [r3, #-964]! @ 0xfffffc3c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 12, 11, sl, fp, cr2 │ │ │ │ + mrrcvs 12, 10, sl, fp, cr10 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stcge 4, cr15, [sp], #240 @ 0xf0 │ │ │ │ + stcge 4, cr15, [r5], #240 @ 0xf0 │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7288 │ │ │ │ + bl 0x1d71f4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [sl, #492] @ 0x1ec │ │ │ │ - ldclt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r2, #492] @ 0x1ec │ │ │ │ + ldclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-276]! @ 0xfffffeec │ │ │ │ + ldcvs 14, cr15, [r3, #-308]! @ 0xfffffecc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 14, 11, sl, fp, cr13 │ │ │ │ + mrrcvs 14, 11, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr8, cr13, {1} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr0, cr13, {1} │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d72d0 │ │ │ │ + bl 0x1d723c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1536 @ 0x600 │ │ │ │ - mcr2 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ + ldc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdada5 │ │ │ │ - strtmi fp, [r1], -r9, lsr #29 │ │ │ │ + @ instruction: 0xf7fdad9d │ │ │ │ + strtmi fp, [r1], -r1, lsr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr12, cr8, {7} @ │ │ │ │ - blvs 0xfe720f04 │ │ │ │ + mcr2 7, 5, pc, cr8, cr8, {7} @ │ │ │ │ + blvs 0xfe720e70 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stclge 4, cr15, [r6], {61} @ 0x3d │ │ │ │ + ldcge 4, cr15, [lr], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270d50 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + blls 0x270c9c │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9ecf7fb │ │ │ │ + @ instruction: 0xf9e4f7fb │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fdad81 │ │ │ │ - stmdage r4, {r0, r1, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdad79 │ │ │ │ + stmdage r4, {r0, r1, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - msreq CPSR_, #764 @ 0x2fc │ │ │ │ - stcge 5, cr15, [r9, #-492] @ 0xfffffe14 │ │ │ │ + msreq CPSR_, #724 @ 0x2d4 │ │ │ │ + stcge 5, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe1c3a72 │ │ │ │ - stclt 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ + blx 0x1fc39de │ │ │ │ + ldcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_x, #700 @ 0x2bc │ │ │ │ - ldclge 5, cr15, [r9], #492 @ 0x1ec │ │ │ │ + msreq CPSR_x, #660 @ 0x294 │ │ │ │ + ldclge 5, cr15, [r2], #492 @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe643a92 │ │ │ │ - ldcllt 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ + blx 0xfe4439fe │ │ │ │ + stcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ smladxcs r2, r0, r6, r4 │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r0, #-492] @ 0xfffffe14 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strvc lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x2459f0 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + blls 0x245934 │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smmlscs r0, r3, r8, pc @ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ - ldclt 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ + stclt 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - stc2l 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ - movtcs pc, #16968 @ 0x4248 @ │ │ │ │ + stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ + orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8534630 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blt 0x1683b34 │ │ │ │ + blt 0x1483aa0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc8d │ │ │ │ - strtmi fp, [r1], -r1, lsr #25 │ │ │ │ + @ instruction: 0xf7fbfc85 │ │ │ │ + @ instruction: 0x4621bc9a │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 5, pc, cr8, cr8, {7} │ │ │ │ + mcr2 7, 5, pc, cr12, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - ldclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ + stclt 7, cr15, [sp], {251} @ 0xfb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb6d │ │ │ │ - strtmi fp, [r1], -r7, lsl #25 │ │ │ │ + @ instruction: 0xf7fbfb65 │ │ │ │ + strtmi fp, [r1], -r0, lsl #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 4, pc, cr2, cr8, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr6, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ - ldcllt 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + ldcllt 7, cr15, [r3], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc59 │ │ │ │ - strtmi fp, [r1], -sp, ror #24 │ │ │ │ + @ instruction: 0xf7fbfc51 │ │ │ │ + strtmi fp, [r1], -r6, ror #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - stc2 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ + ldc2 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r7, -r2, lsl #14] │ │ │ │ - stc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - strtmi sl, [r1], -r9, asr #25 │ │ │ │ + strtmi sl, [r1], -r1, asr #25 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xff3ef7f8 │ │ │ │ + @ instruction: 0xff34f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ - bl 0x1c70c0 │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ + bl 0x1c702c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1712 @ 0x6b0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr12, cr9, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr4, cr9, {7} @ │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbab5a │ │ │ │ - strtmi fp, [r1], -pc, lsr #25 │ │ │ │ + @ instruction: 0xf7fbab52 │ │ │ │ + strtmi fp, [r1], -r7, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 2, pc, cr10, cr8, {7} │ │ │ │ + mcr2 7, 2, pc, cr14, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff043c0e │ │ │ │ - ldclt 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfee43b7a │ │ │ │ + stclt 7, cr15, [pc], #-1004 @ 0x857a8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb51 │ │ │ │ - @ instruction: 0xf220bc29 │ │ │ │ - addcs pc, r0, r5, ror #29 │ │ │ │ + @ instruction: 0xf7fbfb49 │ │ │ │ + @ instruction: 0xf220bc22 │ │ │ │ + addcs pc, r0, pc, asr #29 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf47c4282 │ │ │ │ - stmib sp, {r3, r5, r6, fp, sp, pc}^ │ │ │ │ + stmib sp, {r5, r6, fp, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xff60f7fa │ │ │ │ + @ instruction: 0xff58f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fba85a │ │ │ │ - @ instruction: 0x4621bc7d │ │ │ │ + @ instruction: 0xf7fba852 │ │ │ │ + @ instruction: 0x4621bc75 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 1, pc, cr8, cr8, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr12, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xffb43c70 │ │ │ │ - stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + blx 0xff943bdc │ │ │ │ + bllt 0x3be4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 0, pc, cr0, cr8, {7} @ │ │ │ │ + ldc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe0c3c8a │ │ │ │ - bllt 0xffec3c90 │ │ │ │ + blx 0x1ec3bf6 │ │ │ │ + bllt 0xffd03bfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb13 │ │ │ │ - strtmi fp, [r1], -fp, ror #23 │ │ │ │ + @ instruction: 0xf7fbfb0b │ │ │ │ + strtmi fp, [r1], -r4, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr8, cr8, {7} │ │ │ │ + mcr2 7, 3, pc, cr14, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xac3cbe │ │ │ │ - bllt 0xff843cc4 │ │ │ │ + blx 0x8c3c2a │ │ │ │ + bllt 0xff683c30 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb1b │ │ │ │ - @ instruction: 0x4621bbd1 │ │ │ │ + @ instruction: 0xf7fbfb13 │ │ │ │ + strtmi fp, [r1], -sl, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ stc2 7, cr15, [r2, #-992] @ 0xfffffc20 │ │ │ │ - sbcsne pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + subne pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge fp!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stclt 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmibge r3!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stclt 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r4, #992] @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ - stmdbge r4, {r1, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf8df │ │ │ │ - strtmi fp, [r1], -sp, lsr #23 │ │ │ │ + @ instruction: 0xf7fbf8d7 │ │ │ │ + strtmi fp, [r1], -r6, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [ip, #992] @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8f0f7fa │ │ │ │ - bllt 0xfe8c3d40 │ │ │ │ + @ instruction: 0xf8e8f7fa │ │ │ │ + bllt 0xfe703cac │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf8c5 │ │ │ │ - stmdage r4, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbf8bd │ │ │ │ + stmdage r4, {r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #34337 @ 0x8621 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_, #10944 @ 0x2ac0 │ │ │ │ - blge 0xfe30336c │ │ │ │ + msreq CPSR_, #10176 @ 0x27c0 │ │ │ │ + blge 0xfe1432d8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9a6f7fa │ │ │ │ - bllt 0xfe1c3d78 │ │ │ │ + @ instruction: 0xf99ef7fa │ │ │ │ + bllt 0x2003ce4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [ip, #992] @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf95b │ │ │ │ - @ instruction: 0x4621bb75 │ │ │ │ + @ instruction: 0xf7fbf953 │ │ │ │ + strtmi fp, [r1], -lr, ror #22 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [r4, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf96cf7fa │ │ │ │ - bllt 0x1ac3db0 │ │ │ │ + @ instruction: 0xf964f7fa │ │ │ │ + bllt 0x1903d1c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf941 │ │ │ │ - @ instruction: 0x4621bb5b │ │ │ │ + @ instruction: 0xf7fbf939 │ │ │ │ + @ instruction: 0x4621bb54 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfff43dcc │ │ │ │ + blx 0x143d3a │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ - ldc2 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - vpadd.i8 d26, d24, d23 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ + vqdmulh.s d26, d24, d31 │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ @ instruction: 0xf7ff0533 │ │ │ │ - @ instruction: 0x4621b935 │ │ │ │ + strtmi fp, [r1], -sp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - vqdmulh.s , q12, │ │ │ │ - vorr.i32 d18, #1024 @ 0x00000400 │ │ │ │ + vqdmulh.s , q12, │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf7fe0333 │ │ │ │ - strtmi fp, [r1], -sl, asr #30 │ │ │ │ + strtmi fp, [r1], -r2, asr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf802f7fa │ │ │ │ - bllt 0xb43e2c │ │ │ │ + @ instruction: 0xfffaf7f9 │ │ │ │ + bllt 0x983d98 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffd7 │ │ │ │ - @ instruction: 0x4621bb1d │ │ │ │ + @ instruction: 0xf7fbffcf │ │ │ │ + @ instruction: 0x4621bb16 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_sc, #3392 @ 0xd40 │ │ │ │ - blge 0x583458 │ │ │ │ + msreq CPSR_sc, #2624 @ 0xa40 │ │ │ │ + blge 0x3c33c4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffc8f7f9 │ │ │ │ - bllt 0x443e64 │ │ │ │ + @ instruction: 0xffc0f7f9 │ │ │ │ + bllt 0x283dd0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrhi pc, [pc], #0 @ 0x85e84 │ │ │ │ + ldrhi pc, [pc], #0 @ 0x85df0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244b68 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x244ae4 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfecc41f4 │ │ │ │ - blx 0x1143e92 │ │ │ │ - blt 0xffd43e9c │ │ │ │ + bcs 0xfecc4160 │ │ │ │ + blx 0xf43dfe │ │ │ │ + blt 0xffb83e08 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0xfe443ea2 │ │ │ │ - movwcs pc, #16968 @ 0x4248 @ │ │ │ │ + blx 0xfe543e0e │ │ │ │ + movtne pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr7, cr14, {7} │ │ │ │ - blcs 0xd4ae0 │ │ │ │ + mcrlt 7, 7, pc, cr15, cr14, {7} @ │ │ │ │ + blcs 0xd4a4c │ │ │ │ strhi pc, [r6, #-512]! @ 0xfffffe00 │ │ │ │ - eorsvc pc, r5, #70254592 @ 0x4300000 │ │ │ │ + adcvs pc, sp, #70254592 @ 0x4300000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffc42fe4 │ │ │ │ - bllt 0x1043edc │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffa42f50 │ │ │ │ + bllt 0xe43e48 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x603004 │ │ │ │ - bllt 0xbc3f00 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x402f70 │ │ │ │ + bllt 0x9c3e6c │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strhi pc, [r4, #-0] │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244ad0 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x244a4c │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x14c428c │ │ │ │ - blx 0xffe43f28 │ │ │ │ - blt 0xfea43f34 │ │ │ │ + blcs 0x14c41f8 │ │ │ │ + blx 0xffc43e94 │ │ │ │ + blt 0xfe883ea0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffb0305c │ │ │ │ - bllt 0xc3f58 │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff902fc8 │ │ │ │ + blt 0xffec3ec4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcls 0x00074630 │ │ │ │ - @ instruction: 0xf906f7fa │ │ │ │ + @ instruction: 0xf8fef7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbab19 │ │ │ │ - strtmi fp, [r1], -pc, ror #21 │ │ │ │ + @ instruction: 0xf7fbab11 │ │ │ │ + strtmi fp, [r1], -r7, ror #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf802f7fa │ │ │ │ - blt 0x1e43f94 │ │ │ │ + @ instruction: 0xfffaf7f9 │ │ │ │ + blt 0x1c83f00 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffd7 │ │ │ │ - strtmi fp, [r1], -r9, ror #20 │ │ │ │ + @ instruction: 0xf7fbffcf │ │ │ │ + strtmi fp, [r1], -r2, ror #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfec43fb0 │ │ │ │ + blx 0xfee43f1c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0xfe0c3fc2 │ │ │ │ + blx 0x1ec3f2e │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbab9c │ │ │ │ - strtmi fp, [r1], -r3, asr #21 │ │ │ │ + @ instruction: 0xf7fbab94 │ │ │ │ + @ instruction: 0x4621babb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrrc2 7, 15, pc, r2, cr8 @ │ │ │ │ + mcrr2 7, 15, pc, r6, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf88af7fa │ │ │ │ - blt 0x1343fec │ │ │ │ + @ instruction: 0xf882f7fa │ │ │ │ + blt 0x1183f58 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - mcrr2 7, 15, pc, r6, cr8 @ │ │ │ │ + ldc2 7, cr15, [sl], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf860f7fa │ │ │ │ - blt 0x1044004 │ │ │ │ + @ instruction: 0xf858f7fa │ │ │ │ + blt 0xe83f70 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x140312c │ │ │ │ - blt 0xfe6c4028 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x1203098 │ │ │ │ + blt 0xfe4c3f94 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ - blvs 0xfe72151c │ │ │ │ + stc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ + blvs 0xfe721488 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge ip, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r4, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf64aa917 │ │ │ │ - vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vmla.i8 d26, d10, d15 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ ldrtmi r0, [fp], -r7, lsl #4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ + stc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fcaa79 │ │ │ │ - strtmi fp, [r1], -r9, lsl #18 │ │ │ │ + @ instruction: 0xf7fcaa71 │ │ │ │ + strtmi fp, [r1], -r1, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrrc2 7, 15, pc, ip, cr8 @ │ │ │ │ + mrrc2 7, 15, pc, r0, cr8 @ │ │ │ │ @ instruction: 0x4621e775 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - ldcvs 12, cr15, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ + ldcvs 12, cr15, [r3, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 10, 8, sl, fp, cr8 │ │ │ │ + mrrcvs 10, 8, sl, fp, cr0 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xfe1831a8 │ │ │ │ - adcmi pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + bge 0x1f83114 │ │ │ │ + andsmi pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x14c32b8 │ │ │ │ - blt 0x1e040c4 │ │ │ │ + stmdacs r0, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x12c3224 │ │ │ │ + blt 0x1c04030 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ - stmdacs r0, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10432dc │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xe43248 │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr15, cr14, {7} │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr7, cr14, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe5b │ │ │ │ - @ instruction: 0x4621b9bf │ │ │ │ + @ instruction: 0xf7fbfe53 │ │ │ │ + @ instruction: 0x4621b9b8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfef44106 │ │ │ │ + blx 0xfec44072 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr0, cr9, {7} │ │ │ │ - ldmiblt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ + stmiblt fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfeb9 │ │ │ │ - strtmi fp, [r1], -r5, lsr #19 │ │ │ │ + @ instruction: 0xf7fbfeb1 │ │ │ │ + @ instruction: 0x4621b99e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe8c413a │ │ │ │ + blx 0xfe5c40a6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr14, cr9, {7} @ │ │ │ │ - ldmiblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ + ldmiblt r1, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfecc4152 │ │ │ │ + blx 0xfe9c40be │ │ │ │ @ instruction: 0xf57b0320 │ │ │ │ - stmdbge r4, {r1, r2, r3, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe7f │ │ │ │ - strtmi fp, [r1], -r9, lsl #19 │ │ │ │ + @ instruction: 0xf7fbfe77 │ │ │ │ + strtmi fp, [r1], -r2, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfefc4172 │ │ │ │ + blx 0xfecc40de │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f99f07 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r9!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - strb pc, [sp, r9, asr #23]! @ │ │ │ │ + @ instruction: 0xe7edfbbd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe2c41a2 │ │ │ │ + blx 0x1fc410e │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r4, {r1, r2, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfddf │ │ │ │ - strtmi fp, [r1], -r1, ror #18 │ │ │ │ + @ instruction: 0xf7fbfdd7 │ │ │ │ + @ instruction: 0x4621b95a │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_xc, #123904 @ 0x1e400 │ │ │ │ - ldmdbge r7, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + msreq CPSR_xc, #111616 @ 0x1b400 │ │ │ │ + ldmdbge r0, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr12, cr9, {7} │ │ │ │ - ldmdblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 7, pc, cr4, cr9, {7} │ │ │ │ + stmdblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbff0d │ │ │ │ - strtmi fp, [r1], -r5, asr #18 │ │ │ │ + @ instruction: 0xf7fbff05 │ │ │ │ + @ instruction: 0x4621b93e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x10c41fa │ │ │ │ + blx 0xdc4166 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr2, cr9, {7} @ │ │ │ │ - ldmdblt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 6, pc, cr10, cr9, {7} │ │ │ │ + ldmdblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r1, r5, r6, r7, r8, pc}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ - blx 0xfe34424e │ │ │ │ + blx 0xfe1441ba │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fbadbc │ │ │ │ - @ instruction: 0xf5b3b97f │ │ │ │ + @ instruction: 0xf7fbadb4 │ │ │ │ + @ instruction: 0xf5b3b977 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -r9, ror #6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf93cf7f8 │ │ │ │ + @ instruction: 0xf940f7f8 │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x157b54 │ │ │ │ + bl 0x157ac0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ - @ instruction: 0xf7fbf949 │ │ │ │ - @ instruction: 0x4621b8f9 │ │ │ │ + @ instruction: 0xf7fbf941 │ │ │ │ + @ instruction: 0x4621b8f2 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_c, #17408 @ 0x4400 │ │ │ │ - stmiage pc!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ + msreq CPSR_c, #5120 @ 0x1400 │ │ │ │ + stmiage r8!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr8, cr9, {7} │ │ │ │ - stmialt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ + stmialt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ movwcs pc, #55835 @ 0xda1b @ │ │ │ │ - sbcpl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + eorspl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf99cf7fa │ │ │ │ + @ instruction: 0xf994f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbac52 │ │ │ │ - @ instruction: 0x4621b93f │ │ │ │ + @ instruction: 0xf7fbac4a │ │ │ │ + @ instruction: 0x4621b937 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf92ef7f8 │ │ │ │ - blvs 0xfe7217cc │ │ │ │ + @ instruction: 0xf936f7f8 │ │ │ │ + blvs 0xfe721738 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmibge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r9!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2309c4 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x230910 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xd44310 │ │ │ │ + blx 0xb4427c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea91d │ │ │ │ - @ instruction: 0x4621b99a │ │ │ │ + @ instruction: 0xf7fea915 │ │ │ │ + @ instruction: 0x4621b992 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe4c4326 │ │ │ │ + blx 0xfe244292 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ - bl 0x1c781c │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ + bl 0x1c7788 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrb r2, [r0], #-1680 @ 0xfffff970 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [lr, #248] @ 0xf8 │ │ │ │ - ldmlt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ + ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0x15c436e │ │ │ │ - blvs 0xfe72185c │ │ │ │ + blx 0x13442da │ │ │ │ + blvs 0xfe7217c8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 2, pc, cr8, cr14, {1} @ │ │ │ │ + mcrge 4, 2, pc, cr0, cr14, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - @ instruction: 0xf64aae43 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + @ instruction: 0xf64aae3b │ │ │ │ + vrshr.s64 d22, d25, #64 │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff5c4398 │ │ │ │ + blx 0xff3c4304 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea8d9 │ │ │ │ - @ instruction: 0x4621be35 │ │ │ │ + @ instruction: 0xf7fea8d1 │ │ │ │ + strtmi fp, [r1], -sp, lsr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf8c6f7f8 │ │ │ │ - blvs 0xfe72189c │ │ │ │ + @ instruction: 0xf8cef7f8 │ │ │ │ + blvs 0xfe721808 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r0], {62} @ 0x3e │ │ │ │ + stclge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x231710 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x23165c │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9caf7f9 │ │ │ │ + @ instruction: 0xf9c2f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fea8b5 │ │ │ │ - stmib sp, {r0, r3, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fea8ad │ │ │ │ + stmib sp, {r0, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - blx 0x1a44406 │ │ │ │ + blx 0x1844372 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbac80 │ │ │ │ - strtmi fp, [r1], -r3, lsr #17 │ │ │ │ + @ instruction: 0xf7fbac78 │ │ │ │ + @ instruction: 0x4621b89b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0x6c4416 │ │ │ │ + blx 0x444382 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ - bl 0x1c790c │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ + bl 0x1c7878 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ @ instruction: 0x4621bbd8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf880f7f8 │ │ │ │ - blvs 0xfe721928 │ │ │ │ + @ instruction: 0xf888f7f8 │ │ │ │ + blvs 0xfe721894 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 7, pc, cr10, cr13, {1} @ │ │ │ │ + mcrge 4, 7, pc, cr2, cr13, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x232004 │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x231f50 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf984f7f9 │ │ │ │ + @ instruction: 0xf97cf7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fda86f │ │ │ │ - @ instruction: 0x4621bed3 │ │ │ │ + @ instruction: 0xf7fda867 │ │ │ │ + strtmi fp, [r1], -fp, asr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf846f7f8 │ │ │ │ + @ instruction: 0xf84ef7f8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xf8bef7f9 │ │ │ │ + @ instruction: 0xf8b6f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fbacb9 │ │ │ │ - @ instruction: 0x4621b85b │ │ │ │ + @ instruction: 0xf7fbacb1 │ │ │ │ + @ instruction: 0x4621b853 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf84af7f8 │ │ │ │ - blvs 0xfe721994 │ │ │ │ + @ instruction: 0xf852f7f8 │ │ │ │ + blvs 0xfe721900 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfe3035c0 │ │ │ │ + blge 0xfe10352c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x2312ec │ │ │ │ - biceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x231238 │ │ │ │ + movweq pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf94ef7f9 │ │ │ │ + @ instruction: 0xf946f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fca839 │ │ │ │ - addmi fp, r7, #116736 @ 0x1c800 │ │ │ │ - ldcge 4, cr15, [r9], {123} @ 0x7b │ │ │ │ + @ instruction: 0xf7fca831 │ │ │ │ + addmi fp, r7, #108544 @ 0x1a800 │ │ │ │ + ldcge 4, cr15, [r1], {123} @ 0x7b │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ andls sl, r9, #4, 18 @ 0x10000 │ │ │ │ - sbceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x117ddc │ │ │ │ + bl 0x117d48 │ │ │ │ strls r0, [r7, #-643] @ 0xfffffd7d │ │ │ │ @ instruction: 0xf8d29306 │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r3], {59} @ 0x3b │ │ │ │ - ldmdalt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfff83588 │ │ │ │ + ldmdalt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 8, cr15, [r3, #-44]! @ 0xffffffd4 │ │ │ │ + ldcvs 8, cr15, [r3, #-76]! @ 0xffffffb4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 11, 14, sl, fp, cr1 │ │ │ │ + mrrcvs 11, 13, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff7c3650 │ │ │ │ + blge 0xff5c35bc │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x157e28 │ │ │ │ + bl 0x157d94 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92930 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00faf47a │ │ │ │ - bllt 0xff344574 │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f2f47a │ │ │ │ + bllt 0xff1444e0 │ │ │ │ smlabtcc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff203684 │ │ │ │ - svclt 0x00e8f7fa │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff0035f0 │ │ │ │ + svclt 0x00e0f7fa │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf818f7f8 │ │ │ │ - msrcs CPSR_s, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0xf81cf7f8 │ │ │ │ + msrne SPSR_s, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0xfecc45b4 │ │ │ │ + blt 0xfecc4520 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ - addmi r0, r2, #2 │ │ │ │ - stcge 4, cr15, [r9], {125} @ 0x7d │ │ │ │ - smlabtcc r4, sp, r9, lr │ │ │ │ - stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ + addmi r0, r1, #2 │ │ │ │ + stcge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00c6f47a │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00bef47a │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ - blge 0xfff837e0 │ │ │ │ + blge 0xffd8374c │ │ │ │ @ instruction: 0xf00900fb │ │ │ │ @ instruction: 0xf0030907 │ │ │ │ @ instruction: 0xf0080308 │ │ │ │ - b 0x1146a38 │ │ │ │ + b 0x11469a4 │ │ │ │ vsubw.u8 q8, q2, d9 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - @ instruction: 0xf9a8f7fa │ │ │ │ + @ instruction: 0xf9a0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7faabda │ │ │ │ - qadd8mi fp, r1, sp │ │ │ │ + @ instruction: 0xf7faabd2 │ │ │ │ + qadd8mi fp, r1, r5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff76f7f7 │ │ │ │ + @ instruction: 0xff7ef7f7 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xf866f7f9 │ │ │ │ + @ instruction: 0xf85ef7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faabb5 │ │ │ │ - strtmi fp, [r1], -fp, lsl #31 │ │ │ │ + @ instruction: 0xf7faabad │ │ │ │ + strtmi fp, [r1], -r3, lsl #31 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xc4644 │ │ │ │ + @ instruction: 0xf9f6f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ - bl 0x1c7b3c │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ + bl 0x1c7aa8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2730 │ │ │ │ @ instruction: 0x4621ba39 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9eef7f8 │ │ │ │ + @ instruction: 0xf9e4f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ - bl 0x1c7b60 │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ + bl 0x1c7acc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2740 │ │ │ │ strtmi fp, [r1], -r7, lsr #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - @ instruction: 0x6d33f9c3 │ │ │ │ + @ instruction: 0x6d33f9b9 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 11, 13, sl, fp, cr10 │ │ │ │ + mrrcvs 11, 13, sl, fp, cr2 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff6037bc │ │ │ │ - rscscs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + blge 0xff403728 │ │ │ │ + rsbscs pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0048f47a │ │ │ │ - bllt 0xff2846d8 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0040f47a │ │ │ │ + bllt 0xff084644 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ - stc2l 7, cr15, [lr, #-996]! @ 0xfffffc1c │ │ │ │ + stc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faabb8 │ │ │ │ - qasxmi fp, r1, r5 │ │ │ │ + @ instruction: 0xf7faabb0 │ │ │ │ + strtmi fp, [r1], -sp, lsr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf91af7f8 │ │ │ │ + @ instruction: 0xf90ef7f8 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf920f7fa │ │ │ │ + @ instruction: 0xf918f7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7faaafc │ │ │ │ - stmib sp, {r0, r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ - movwcs sl, #6404 @ 0x1904 │ │ │ │ + @ instruction: 0xf7faaaf4 │ │ │ │ + stmdbge r4, {r0, r2, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xf9c8f7fa │ │ │ │ + @ instruction: 0xf9c0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7faab3c │ │ │ │ - strtmi fp, [r1], -r5, lsl #30 │ │ │ │ + @ instruction: 0xf7faab34 │ │ │ │ + @ instruction: 0x4621befd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f73307 │ │ │ │ - vrecps.f32 d31, d8, d21 │ │ │ │ - vsubw.s8 q9, q8, d4 │ │ │ │ + vrecps.f32 d31, d8, d25 │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf7ff0333 │ │ │ │ - stmib sp, {r0, r2, r3, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ - movwcs sl, #6404 @ 0x1904 │ │ │ │ + stmdbge r4, {r0, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf96af7fa │ │ │ │ + @ instruction: 0xf962f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7faab24 │ │ │ │ - strtmi fp, [r1], -r7, ror #29 │ │ │ │ + @ instruction: 0xf7faab1c │ │ │ │ + @ instruction: 0x4621bedf │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf95cf7f8 │ │ │ │ + @ instruction: 0xf952f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vmls.f d16, d16, d0[1] │ │ │ │ - bl 0x1c7c84 │ │ │ │ + vabal.s8 q8, d0, d4 │ │ │ │ + bl 0x1c7bf0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe2770 │ │ │ │ - @ instruction: 0x4621bc51 │ │ │ │ + strtmi fp, [r1], -r9, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr14, cr7, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr6, cr7, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xff44f7f8 │ │ │ │ + @ instruction: 0xff3cf7f8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab51 │ │ │ │ - ldcvs 14, cr11, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ + ldcvs 14, cr11, [r3, #-748]! @ 0xfffffd14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vmovvs sl, fp, d3 │ │ │ │ + mrrcvs 11, 0, sl, fp, cr11 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x4438f4 │ │ │ │ + blge 0x243860 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6c40 │ │ │ │ + blcs 0xa6bac │ │ │ │ smlabthi r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr8, cr10, {1} @ │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr0, cr10, {1} @ │ │ │ │ vnmls.f32 s8, s27, s9 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d1, d2 │ │ │ │ vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r0, r1, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - mrc2 0, 1, pc, cr4, cr12, {4} │ │ │ │ + mrc2 0, 0, pc, cr14, cr12, {4} │ │ │ │ andcs r6, sp, #716 @ 0x2cc │ │ │ │ - blcs 0x9ec14 │ │ │ │ - mcrge 4, 4, pc, cr14, cr10, {1} @ │ │ │ │ - bllt 0x1884844 │ │ │ │ - blvs 0xfe721d24 │ │ │ │ + blcs 0x9eb80 │ │ │ │ + mcrge 4, 4, pc, cr6, cr10, {1} @ │ │ │ │ + bllt 0x16847b0 │ │ │ │ + blvs 0xfe721c90 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xff7c3958 │ │ │ │ + bge 0xff5c38c4 │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vstrcs s20, [r0, #-836] @ 0xfffffcbc │ │ │ │ - bge 0xff443974 │ │ │ │ + vstrcs s20, [r0, #-804] @ 0xfffffcdc │ │ │ │ + bge 0xff2438e0 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6b8c │ │ │ │ + blcs 0xa6af8 │ │ │ │ sbchi pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 3, pc, cr8, cr10, {1} @ │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 3, pc, cr0, cr10, {1} @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - stc2l 7, cr15, [r8], #988 @ 0x3dc │ │ │ │ + stc2l 7, cr15, [lr], #988 @ 0x3dc │ │ │ │ stmdacs r0, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ - mcrge 4, 3, pc, cr0, cr10, {1} @ │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr8, cr10, {1} │ │ │ │ stceq 1, cr15, [r5], {160} @ 0xa0 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ andeq lr, ip, r0, asr #22 │ │ │ │ @ instruction: 0x010067b0 │ │ │ │ - blx 0xfe7c2b32 │ │ │ │ + blx 0xfe242a9e │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7d57108 │ │ │ │ - @ instruction: 0xf7fafbc1 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fafbf1 │ │ │ │ + stmib sp, {r0, r1, r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - @ instruction: 0xf842f7fa │ │ │ │ + @ instruction: 0xf83af7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7faaa1e │ │ │ │ - @ instruction: 0xf244be37 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7faaa16 │ │ │ │ + vceq.f32 d27, d4, d31 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr14, cr9, {7} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faacbb │ │ │ │ - blcc 0x1b61c0 │ │ │ │ + @ instruction: 0xf7faacb3 │ │ │ │ + blcc 0x1b610c │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ - ldc2l 7, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ + ldc2l 7, cr15, [r6], #-988 @ 0xfffffc24 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffbc3a40 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr2, cr10, {7} │ │ │ │ + stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffbc39ac │ │ │ │ + mcrlt 7, 0, pc, cr10, cr10, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ - mcrlt 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ + ldcllt 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x244b50 │ │ │ │ - strbeq pc, [r4, #584] @ 0x248 @ │ │ │ │ + blls 0x244a94 │ │ │ │ + streq pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26d0f8d3 │ │ │ │ - blt 0xfe404988 │ │ │ │ + blt 0xfe2048f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - ldcvs 13, cr15, [r3, #-884]! @ 0xfffffc8c │ │ │ │ + ldcvs 13, cr15, [r3, #-916]! @ 0xfffffc6c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 15, 12, sl, fp, cr12 │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x00c7f43e │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vqdmlal.s q8, d16, d0[1] │ │ │ │ + vsubw.s8 q8, q0, d4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x158284 │ │ │ │ + bl 0x1581f0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [ip, #488] @ 0x1e8 │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4, #488] @ 0x1e8 │ │ │ │ svclt 0x00b5f7fe │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ - ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7faab19 │ │ │ │ - @ instruction: 0x4621bdb9 │ │ │ │ + @ instruction: 0xf7faab11 │ │ │ │ + @ instruction: 0x4621bdb1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff9ef7f7 │ │ │ │ - blcc 0x1c09c0 │ │ │ │ + @ instruction: 0xff92f7f7 │ │ │ │ + blcc 0x1c092c │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf3f │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mrc2 7, 5, pc, cr12, cr12, {6} │ │ │ │ - stclt 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - blcs 0xd5638 │ │ │ │ + mcr2 7, 7, pc, cr12, cr12, {6} @ │ │ │ │ + ldclt 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ + blcs 0xd55a4 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf09be7f1 │ │ │ │ - strtmi pc, [r2], -r9, lsr #28 │ │ │ │ + @ instruction: 0x4622fe13 │ │ │ │ strtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7e82302 │ │ │ │ - @ instruction: 0x464afcf7 │ │ │ │ + @ instruction: 0x464afcfb │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xff7c499e │ │ │ │ - mcrlt 7, 4, pc, cr8, cr11, {7} @ │ │ │ │ + stc2 7, cr15, [ip], {213} @ 0xd5 │ │ │ │ + mcrlt 7, 4, pc, cr0, cr11, {7} @ │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ svcge 0x0066f63f │ │ │ │ - mrc2 0, 0, pc, cr6, cr11, {4} │ │ │ │ - strmi r4, [r5], -r2, asr #12 │ │ │ │ + mcr2 0, 0, pc, cr0, cr11, {4} @ │ │ │ │ + @ instruction: 0x4681463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf7d5462f │ │ │ │ - @ instruction: 0xf7fefb1b │ │ │ │ - @ instruction: 0xf09bbde8 │ │ │ │ - @ instruction: 0xf007fe0b │ │ │ │ + @ instruction: 0xf7d5464d │ │ │ │ + @ instruction: 0xf7fefb4b │ │ │ │ + @ instruction: 0xf09bbde0 │ │ │ │ + @ instruction: 0xf007fdf5 │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x4c49d2 │ │ │ │ + blx 0x10c493e │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2l 7, cr15, [lr, #-928] @ 0xfffffc60 │ │ │ │ - stcllt 7, cr15, [sp, #-1000]! @ 0xfffffc18 │ │ │ │ - ldc2l 0, cr15, [sl, #620]! @ 0x26c │ │ │ │ + stc2l 7, cr15, [r2, #-928]! @ 0xfffffc60 │ │ │ │ + stcllt 7, cr15, [r5, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2l 0, cr15, [r4, #620]! @ 0x26c │ │ │ │ andeq pc, pc, #4 │ │ │ │ strmi r4, [r1], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7d54630 │ │ │ │ - @ instruction: 0x4648faff │ │ │ │ + strbmi pc, [r8], -pc, lsr #22 @ │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e84629 │ │ │ │ - @ instruction: 0xf7fafd4d │ │ │ │ - svclt 0x0000bd52 │ │ │ │ - addeq r9, r8, lr, lsr #14 │ │ │ │ + @ instruction: 0xf7fafd51 │ │ │ │ + svclt 0x0000bd4a │ │ │ │ + addeq r9, r8, r2, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [r0], #-928 @ 0xfffffc60 │ │ │ │ + ldc2l 7, cr15, [r4], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - stc2l 7, cr15, [ip], #-928 @ 0xfffffc60 │ │ │ │ + ldc2l 7, cr15, [r0], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r8], #-928 @ 0xfffffc60 │ │ │ │ + stc2l 7, cr15, [ip], #-928 @ 0xfffffc60 │ │ │ │ ldrdpl pc, [r8], #138 @ 0x8a │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ orrslt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ ldcvs 8, cr6, [sp], {34} @ 0x22 │ │ │ │ movwne lr, #6612 @ 0x19d4 │ │ │ │ streq pc, [lr, #-21] @ 0xffffffeb │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ - b 0x117af20 │ │ │ │ + b 0x117ae8c │ │ │ │ strbeq r0, [r9], r2, lsl #2 │ │ │ │ tstmi r3, #50331648 @ 0x3000000 │ │ │ │ andsmi r6, r3, #14811136 @ 0xe20000 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0134650 │ │ │ │ - teqplt r0, r3, lsl sp @ p-variant is OBSOLETE │ │ │ │ + teqplt r0, r7, lsl #26 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r6, [fp], -r0, lsr #18 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmdbls r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x200147b0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -121370,31 +121333,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4616 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [r8], {232} @ 0xe8 │ │ │ │ + ldc2 7, cr15, [ip], {232} @ 0xe8 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - ldc2 7, cr15, [r4], {232} @ 0xe8 │ │ │ │ + ldc2 7, cr15, [r8], {232} @ 0xe8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ mvnslt r2, r0 │ │ │ │ ldcvs 13, cr6, [fp], {43} @ 0x2b │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [lr], #-1747 @ 0xfffff92d │ │ │ │ - blcs 0x160f48 │ │ │ │ + blcs 0x160eb4 │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ tstmi r3, #0, 4 │ │ │ │ andsmi r6, r3, #10616832 @ 0xa20000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ - stc2l 0, cr15, [sl], {19} │ │ │ │ + ldc2 0, cr15, [lr], #76 @ 0x4c │ │ │ │ stmiavs r0!, {r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf8cd4643 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -121412,17 +121375,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r6], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xff1c4bda │ │ │ │ + blx 0xff2c4b46 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xff0c4be2 │ │ │ │ + blx 0xff1c4b4e │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ cmnlt r8, r0 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ ldcvs 1, cr2, [fp], {-0} │ │ │ │ @ instruction: 0xf0134311 │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ @@ -121431,2851 +121394,2851 @@ │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf0134628 │ │ │ │ - hvclt 36801 @ 0x8fc1 │ │ │ │ + cmpplt r8, r5, ror #24 @ p-variant is OBSOLETE │ │ │ │ stmdahi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrdcc lr, [r3], -r4 │ │ │ │ ldrbne r9, [fp, r0, lsl #6] │ │ │ │ ldrmi r9, [r0, r1, lsl #6]! │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebddeb8 │ │ │ │ + bl 0xfebdde24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218654 │ │ │ │ + bls 0x2185c0 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b12006 │ │ │ │ - andlt pc, r4, r5, ror #31 │ │ │ │ + andlt pc, r4, pc, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebddef8 │ │ │ │ + bl 0xfebdde64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218694 │ │ │ │ + bls 0x218600 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b1200e │ │ │ │ - andlt pc, r4, r5, asr #31 │ │ │ │ + andlt pc, r4, pc, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebddf38 │ │ │ │ + bl 0xfebddea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x2186d4 │ │ │ │ + bls 0x218640 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b12003 │ │ │ │ - andlt pc, r4, r5, lsr #31 │ │ │ │ + andlt pc, r4, pc, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebddf78 │ │ │ │ + bl 0xfebddee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218714 │ │ │ │ + bls 0x218680 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b1200b │ │ │ │ - andlt pc, r4, r5, lsl #31 │ │ │ │ + andlt pc, r4, pc, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebddfb8 │ │ │ │ + bl 0xfebddf24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218754 │ │ │ │ + bls 0x2186c0 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b12008 │ │ │ │ - andlt pc, r4, r5, ror #30 │ │ │ │ + andlt pc, r4, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebddff8 │ │ │ │ + bl 0xfebddf64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ - vmin.s8 d20, d7, d10 │ │ │ │ - vaddhn.i16 d16, q8, │ │ │ │ - blls 0x247e30 │ │ │ │ + @ instruction: 0xf646461a │ │ │ │ + @ instruction: 0xf2c074f1 │ │ │ │ + blls 0x247d9c │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r3, ror #23 │ │ │ │ + andlt pc, r4, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde03c │ │ │ │ + bl 0xfebddfa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c004d9 │ │ │ │ - blls 0x247e74 │ │ │ │ + vmls.i d16, d0, d1[1] │ │ │ │ + blls 0x247de0 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r1, asr #23 │ │ │ │ + andlt pc, r4, fp, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde080 │ │ │ │ + bl 0xfebddfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vaddhn.i16 d17, q0, │ │ │ │ - blls 0x247eb8 │ │ │ │ + @ instruction: 0xf2c00499 │ │ │ │ + blls 0x247e24 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - mullt r4, pc, fp @ │ │ │ │ + andlt pc, r4, r9, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde0c4 │ │ │ │ + bl 0xfebde030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vaddhn.i16 d17, q8, │ │ │ │ - blls 0x247efc │ │ │ │ + vmls.i d16, d16, d1[7] │ │ │ │ + blls 0x247e68 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, sp, ror fp @ │ │ │ │ + andlt pc, r4, r7, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde108 │ │ │ │ + bl 0xfebde074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c014d5 │ │ │ │ - blls 0x247f40 │ │ │ │ + vmls.i d17, d0, d1[0] │ │ │ │ + blls 0x247eac │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, fp, asr fp @ │ │ │ │ + andlt pc, r4, r5, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde14c │ │ │ │ + bl 0xfebde0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vaddhn.i16 d18, q0, │ │ │ │ - blls 0x247f84 │ │ │ │ + @ instruction: 0xf2c01495 │ │ │ │ + blls 0x247ef0 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r9, lsr fp @ │ │ │ │ + andlt pc, r4, r3, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde190 │ │ │ │ + bl 0xfebde0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmvn.i32 q9, #851968 @ 0x000d0000 │ │ │ │ - blls 0x247fc8 │ │ │ │ + vmls.i d17, d16, d1[6] │ │ │ │ + blls 0x247f34 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r7, lsl fp @ │ │ │ │ + andlt pc, r4, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde1d4 │ │ │ │ + bl 0xfebde140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c024d1 │ │ │ │ - blls 0x24800c │ │ │ │ + vmvn.i32 d18, #851968 @ 0x000d0000 │ │ │ │ + blls 0x247f78 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - strdlt pc, [r4], -r5 │ │ │ │ + ldrdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde218 │ │ │ │ + bl 0xfebde184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - vaddhn.i16 d19, q0, │ │ │ │ + @ instruction: 0xf2c02491 │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff6432f0 │ │ │ │ + blx 0xff0c325c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde254 │ │ │ │ + bl 0xfebde1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - vmvn.i32 , #589824 @ 0x00090000 │ │ │ │ + vmls.i d18, d16, d1[5] │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfeec332c │ │ │ │ + blx 0xfe943298 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde290 │ │ │ │ + bl 0xfebde1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, ror #20 │ │ │ │ + andlt pc, r5, r1, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00888eba │ │ │ │ + addeq r8, r8, lr, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde2e4 │ │ │ │ + bl 0xfebde250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, lsr sl @ │ │ │ │ + andlt pc, r5, r7, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror #28 │ │ │ │ + strdeq r8, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde338 │ │ │ │ + bl 0xfebde2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, lsl sl @ │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsl lr │ │ │ │ + addeq r8, r8, r6, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde38c │ │ │ │ + bl 0xfebde2f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, ror #19 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00888dbe │ │ │ │ + addeq r8, r8, r2, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde3e0 │ │ │ │ + bl 0xfebde34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - @ instruction: 0xb005f9bf │ │ │ │ + andlt pc, r5, r9, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror #26 │ │ │ │ + strdeq r8, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde434 │ │ │ │ + bl 0xfebde3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, r5, r9 │ │ │ │ + andlt pc, r5, pc, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsl sp │ │ │ │ + addeq r8, r8, sl, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde488 │ │ │ │ + bl 0xfebde3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, ror #18 │ │ │ │ + andlt pc, r5, r5, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, asr #25 │ │ │ │ + addeq r8, r8, r6, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde4dc │ │ │ │ + bl 0xfebde448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, asr #18 │ │ │ │ + andlt pc, r5, fp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror #24 │ │ │ │ + addeq r8, r8, r2, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde530 │ │ │ │ + bl 0xfebde49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsl r9 @ │ │ │ │ + andlt pc, r5, r1, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsl ip │ │ │ │ + addeq r8, r8, lr, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde584 │ │ │ │ + bl 0xfebde4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, ror #17 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr #23 │ │ │ │ + addeq r8, r8, sl, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde5d8 │ │ │ │ + bl 0xfebde544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, asr #17 │ │ │ │ + andlt pc, r5, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror fp │ │ │ │ + addeq r8, r8, r6, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde62c │ │ │ │ + bl 0xfebde598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, r9, r8 │ │ │ │ + andlt pc, r5, r3, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl fp │ │ │ │ + @ instruction: 0x00888bb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde680 │ │ │ │ + bl 0xfebde5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, ror #16 │ │ │ │ + andlt pc, r5, r9, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr #21 │ │ │ │ + addeq r8, r8, lr, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde6d4 │ │ │ │ + bl 0xfebde640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, asr #16 │ │ │ │ + andlt pc, r5, pc, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror sl │ │ │ │ + addeq r8, r8, sl, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde728 │ │ │ │ + bl 0xfebde694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsl r8 @ │ │ │ │ + andlt pc, r5, r5, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr #20 │ │ │ │ + @ instruction: 0x00888ab6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde77c │ │ │ │ + bl 0xfebde6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr #19 │ │ │ │ + addeq r8, r8, r2, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde7d0 │ │ │ │ + bl 0xfebde73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, asr #31 │ │ │ │ + @ instruction: 0xb005ffb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror r9 │ │ │ │ + addeq r8, r8, lr, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde824 │ │ │ │ + bl 0xfebde790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - mullt r5, sp, pc @ │ │ │ │ + andlt pc, r5, r7, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr #18 │ │ │ │ + @ instruction: 0x008889ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde878 │ │ │ │ + bl 0xfebde7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, ror pc @ │ │ │ │ + andlt pc, r5, sp, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], r2 │ │ │ │ + addeq r8, r8, r6, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde8cc │ │ │ │ + bl 0xfebde838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, asr #30 │ │ │ │ + andlt pc, r5, r3, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror r8 │ │ │ │ + addeq r8, r8, r2, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde920 │ │ │ │ + bl 0xfebde88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, pc, lsl pc @ │ │ │ │ + andlt pc, r5, r9, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsr #16 │ │ │ │ + @ instruction: 0x008888be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde974 │ │ │ │ + bl 0xfebde8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], r6 │ │ │ │ + addeq r8, r8, sl, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde9c8 │ │ │ │ + bl 0xfebde934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, fp, asr #29 │ │ │ │ + @ instruction: 0xb005feb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsl #15 │ │ │ │ + addeq r8, r8, r6, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea1c │ │ │ │ + bl 0xfebde988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r1, lsr #29 │ │ │ │ + andlt pc, r5, fp, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsr #14 │ │ │ │ + addeq r8, r8, r2, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea70 │ │ │ │ + bl 0xfebde9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, ror lr @ │ │ │ │ + andlt pc, r5, r1, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], sl │ │ │ │ + addeq r8, r8, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeac4 │ │ │ │ + bl 0xfebdea30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, asr #28 │ │ │ │ + andlt pc, r5, r7, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsl #13 │ │ │ │ + addeq r8, r8, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb18 │ │ │ │ + bl 0xfebdea84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, lsr #28 │ │ │ │ + andlt pc, r5, sp, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr r6 │ │ │ │ + addeq r8, r8, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb6c │ │ │ │ + bl 0xfebdead8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r3, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], lr │ │ │ │ + addeq r8, r8, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdebc0 │ │ │ │ + bl 0xfebdeb2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, pc, asr #27 │ │ │ │ + @ instruction: 0xb005fdb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsl #11 │ │ │ │ + addeq r8, r8, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec14 │ │ │ │ + bl 0xfebdeb80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r5, lsr #27 │ │ │ │ + andlt pc, r5, pc, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr r5 │ │ │ │ + addeq r8, r8, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec68 │ │ │ │ + bl 0xfebdebd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, fp, ror sp @ │ │ │ │ + andlt pc, r5, r5, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror #9 │ │ │ │ + addeq r8, r8, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdecbc │ │ │ │ + bl 0xfebdec28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r1, asr sp @ │ │ │ │ + andlt pc, r5, fp, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl #9 │ │ │ │ + addeq r8, r8, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded10 │ │ │ │ + bl 0xfebdec7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, lsr #26 │ │ │ │ + andlt pc, r5, r1, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsr r4 │ │ │ │ + addeq r8, r8, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded64 │ │ │ │ + bl 0xfebdecd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r7, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror #7 │ │ │ │ + addeq r8, r8, sl, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdedb8 │ │ │ │ + bl 0xfebded24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + @ instruction: 0xb005fcbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, r2, r3 @ │ │ │ │ + addeq r8, r8, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee0c │ │ │ │ + bl 0xfebded78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, lsr #25 │ │ │ │ + mullt r5, r3, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsr r3 │ │ │ │ + ldrdeq r8, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee60 │ │ │ │ + bl 0xfebdedcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, pc, ror ip @ │ │ │ │ + andlt pc, r5, r9, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror #5 │ │ │ │ + addeq r8, r8, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeeb4 │ │ │ │ + bl 0xfebdee20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r5, asr ip @ │ │ │ │ + andlt pc, r5, pc, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, r6, r2 @ │ │ │ │ + addeq r8, r8, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef08 │ │ │ │ + bl 0xfebdee74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, fp, lsr #24 │ │ │ │ + andlt pc, r5, r5, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, asr #4 │ │ │ │ + ldrdeq r8, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef5c │ │ │ │ + bl 0xfebdeec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r1, lsl #24 │ │ │ │ + andlt pc, r5, fp, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror #3 │ │ │ │ + addeq r8, r8, r2, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdefb0 │ │ │ │ + bl 0xfebdef1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r1, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, sl, r1 @ │ │ │ │ + addeq r8, r8, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf004 │ │ │ │ + bl 0xfebdef70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f24a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, lsr #23 │ │ │ │ + mullt r5, r7, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr #2 │ │ │ │ + ldrdeq r8, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf058 │ │ │ │ + bl 0xfebdefc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfe1440fa │ │ │ │ + blx 0x1bc4066 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r8, [r8], r2 │ │ │ │ + addeq r8, r8, r6, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf0ac │ │ │ │ + bl 0xfebdf018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6441863 │ │ │ │ vaddw.s8 q8, q0, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x16c414e │ │ │ │ + blx 0x11440ba │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r8, r8, lr, r0 @ │ │ │ │ + addeq r8, r8, r2, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf100 │ │ │ │ + bl 0xfebdf06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xc441a2 │ │ │ │ + blx 0x6c410e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r8, sl, asr #32 │ │ │ │ + ldrdeq r8, [r8], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf154 │ │ │ │ + bl 0xfebdf0c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x1c41f6 │ │ │ │ + blx 0xffc44160 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], r6 │ │ │ │ + addeq r8, r8, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf1a8 │ │ │ │ + bl 0xfebdf114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, r5, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, lsr #31 │ │ │ │ + addeq r8, r8, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf1fc │ │ │ │ + bl 0xfebdf168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - @ instruction: 0xb005fab1 │ │ │ │ + mullt r5, fp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, asr #30 │ │ │ │ + addeq r7, r8, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf250 │ │ │ │ + bl 0xfebdf1bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, lsl #21 │ │ │ │ + andlt pc, r5, r1, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r8], sl │ │ │ │ + addeq r7, r8, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf2a4 │ │ │ │ + bl 0xfebdf210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, asr sl @ │ │ │ │ + andlt pc, r5, r7, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, lsr #29 │ │ │ │ + addeq r7, r8, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf2f8 │ │ │ │ + bl 0xfebdf264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, lsr sl @ │ │ │ │ + andlt pc, r5, sp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, asr lr │ │ │ │ + addeq r7, r8, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf34c │ │ │ │ + bl 0xfebdf2b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, lsl #20 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r8], lr │ │ │ │ + umulleq r7, r8, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf3a0 │ │ │ │ + bl 0xfebdf30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, r9, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, sl, lsr #27 │ │ │ │ + addeq r7, r8, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf3f4 │ │ │ │ + bl 0xfebdf360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - @ instruction: 0xb005f9b5 │ │ │ │ + mullt r5, pc, r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, asr sp │ │ │ │ + addeq r7, r8, sl, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf448 │ │ │ │ + bl 0xfebdf3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9b8f09b │ │ │ │ + @ instruction: 0xf9a2f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #26 │ │ │ │ + umulleq r7, r8, r6, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf4a0 │ │ │ │ + bl 0xfebdf40c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf98cf09b │ │ │ │ + @ instruction: 0xf976f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #25 │ │ │ │ + addeq r7, r8, lr, lsr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf4f8 │ │ │ │ + bl 0xfebdf464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 d18, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf960f09b │ │ │ │ + @ instruction: 0xf94af09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr ip │ │ │ │ + addeq r7, r8, r6, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf550 │ │ │ │ + bl 0xfebdf4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf934f09b │ │ │ │ + @ instruction: 0xf91ef09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], sl │ │ │ │ + addeq r7, r8, lr, lsl #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf5a8 │ │ │ │ + bl 0xfebdf514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 q10, q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf908f09b │ │ │ │ + @ instruction: 0xf8f2f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr #23 │ │ │ │ + addeq r7, r8, r6, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf600 │ │ │ │ + bl 0xfebdf56c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8dcf09b │ │ │ │ + @ instruction: 0xf8c6f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr #22 │ │ │ │ + ldrdeq r7, [r8], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf658 │ │ │ │ + bl 0xfebdf5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8b0f09b │ │ │ │ + @ instruction: 0xf89af09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], r2 │ │ │ │ + addeq r7, r8, r6, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf6b0 │ │ │ │ + bl 0xfebdf61c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d21, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf884f09b │ │ │ │ + @ instruction: 0xf86ef09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, sl, sl │ │ │ │ + addeq r7, r8, lr, lsr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf708 │ │ │ │ + bl 0xfebdf674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf858f09b │ │ │ │ + @ instruction: 0xf842f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr #20 │ │ │ │ + ldrdeq r7, [r8], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf760 │ │ │ │ + bl 0xfebdf6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 d19, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf82cf09b │ │ │ │ + @ instruction: 0xf816f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror #19 │ │ │ │ + addeq r7, r8, lr, ror sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf7b8 │ │ │ │ + bl 0xfebdf724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf800f09b │ │ │ │ + @ instruction: 0xffeaf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, r2, r9 │ │ │ │ + addeq r7, r8, r6, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf810 │ │ │ │ + bl 0xfebdf77c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffd4f09a │ │ │ │ + @ instruction: 0xffbef09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr r9 │ │ │ │ + addeq r7, r8, lr, asr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf868 │ │ │ │ + bl 0xfebdf7d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffa8f09a │ │ │ │ + @ instruction: 0xff92f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror #17 │ │ │ │ + addeq r7, r8, r6, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf8c0 │ │ │ │ + bl 0xfebdf82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff7cf09a │ │ │ │ + @ instruction: 0xff66f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl #17 │ │ │ │ + addeq r7, r8, lr, lsl r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf918 │ │ │ │ + bl 0xfebdf884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 q9, q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff50f09a │ │ │ │ + @ instruction: 0xff3af09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr r8 │ │ │ │ + addeq r7, r8, r6, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf970 │ │ │ │ + bl 0xfebdf8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff24f09a │ │ │ │ + @ instruction: 0xff0ef09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], sl │ │ │ │ + addeq r7, r8, lr, ror #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf9c8 │ │ │ │ + bl 0xfebdf934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 7, pc, cr8, cr10, {4} │ │ │ │ + mcr2 0, 7, pc, cr2, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #15 │ │ │ │ + addeq r7, r8, r6, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa20 │ │ │ │ + bl 0xfebdf98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 6, pc, cr12, cr10, {4} @ │ │ │ │ + mrc2 0, 5, pc, cr6, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #14 │ │ │ │ + @ instruction: 0x008877be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa78 │ │ │ │ + bl 0xfebdf9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 5, pc, cr0, cr10, {4} @ │ │ │ │ + mcr2 0, 4, pc, cr10, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], r2 │ │ │ │ + addeq r7, r8, r6, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfad0 │ │ │ │ + bl 0xfebdfa3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 3, pc, cr4, cr10, {4} │ │ │ │ + mrc2 0, 2, pc, cr14, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror r6 │ │ │ │ + addeq r7, r8, lr, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb28 │ │ │ │ + bl 0xfebdfa94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 2, pc, cr8, cr10, {4} @ │ │ │ │ + mrc2 0, 1, pc, cr2, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr #12 │ │ │ │ + @ instruction: 0x008876b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb80 │ │ │ │ + bl 0xfebdfaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 0, pc, cr12, cr10, {4} │ │ │ │ + mcr2 0, 0, pc, cr6, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr #11 │ │ │ │ + addeq r7, r8, lr, asr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfbd8 │ │ │ │ + bl 0xfebdfb44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r0, #616]! @ 0x268 │ │ │ │ + ldc2l 0, cr15, [sl, #616] @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror r5 │ │ │ │ + addeq r7, r8, r6, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc30 │ │ │ │ + bl 0xfebdfb9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r4, #616] @ 0x268 │ │ │ │ + stc2 0, cr15, [lr, #616]! @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl r5 │ │ │ │ + addeq r7, r8, lr, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc88 │ │ │ │ + bl 0xfebdfbf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r8, #616] @ 0x268 │ │ │ │ + stc2 0, cr15, [r2, #616] @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr #9 │ │ │ │ + addeq r7, r8, r6, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfce0 │ │ │ │ + bl 0xfebdfc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [ip, #-616]! @ 0xfffffd98 │ │ │ │ + ldc2l 0, cr15, [r6, #-616] @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror #8 │ │ │ │ + strdeq r7, [r8], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfd38 │ │ │ │ + bl 0xfebdfca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r0, #-616] @ 0xfffffd98 │ │ │ │ + stc2 0, cr15, [sl, #-616]! @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl r4 │ │ │ │ + addeq r7, r8, r6, lsr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfd90 │ │ │ │ + bl 0xfebdfcfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r4, #-616] @ 0xfffffd98 │ │ │ │ + ldc2l 0, cr15, [lr], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008873ba │ │ │ │ + addeq r7, r8, lr, asr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfde8 │ │ │ │ + bl 0xfebdfd54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r8], #616 @ 0x268 │ │ │ │ + ldc2l 0, cr15, [r2], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror #6 │ │ │ │ + strdeq r7, [r8], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfe40 │ │ │ │ + bl 0xfebdfdac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [ip], #616 @ 0x268 │ │ │ │ + stc2 0, cr15, [r6], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl #6 │ │ │ │ + umulleq r7, r8, lr, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfe98 │ │ │ │ + bl 0xfebdfe04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r0], {154} @ 0x9a │ │ │ │ + ldc2l 0, cr15, [sl], #-616 @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008872b2 │ │ │ │ + addeq r7, r8, r6, asr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfef0 │ │ │ │ + bl 0xfebdfe5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r4], #-616 @ 0xfffffd98 │ │ │ │ + mcrr2 0, 9, pc, lr, cr10 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr r2 │ │ │ │ + addeq r7, r8, lr, ror #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdff48 │ │ │ │ + bl 0xfebdfeb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r8], #-616 @ 0xfffffd98 │ │ │ │ + stc2 0, cr15, [r2], #-616 @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #4 │ │ │ │ + umulleq r7, r8, r6, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdffa0 │ │ │ │ + bl 0xfebdff0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [ip], {154} @ 0x9a │ │ │ │ + blx 0xffe44fae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #3 │ │ │ │ + addeq r7, r8, lr, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfff8 │ │ │ │ + bl 0xfebdff64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff8c509a │ │ │ │ + blx 0xff345006 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr r1 │ │ │ │ + addeq r7, r8, r6, ror #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0050 │ │ │ │ + bl 0xfebdffbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfedc50f2 │ │ │ │ + blx 0xfe84505e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], sl │ │ │ │ + addeq r7, r8, lr, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe00a8 │ │ │ │ + bl 0xfebe0014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe2c514a │ │ │ │ + blx 0x1d450b6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr #1 │ │ │ │ + addeq r7, r8, r6, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0100 │ │ │ │ + bl 0xfebe006c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x17c51a2 │ │ │ │ + blx 0x124510e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr #32 │ │ │ │ + ldrdeq r7, [r8], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0158 │ │ │ │ + bl 0xfebe00c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xcc51fa │ │ │ │ + blx 0x745166 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r8], r2 │ │ │ │ + addeq r7, r8, r6, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe01b0 │ │ │ │ + bl 0xfebe011c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 q11, q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1c5252 │ │ │ │ + blx 0xffc451bc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, sl, pc @ │ │ │ │ + addeq r7, r8, lr, lsr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0208 │ │ │ │ + bl 0xfebe0174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff6c52a8 │ │ │ │ + blx 0xff145214 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr #30 │ │ │ │ + ldrdeq r6, [r8], r6 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0260 │ │ │ │ + bl 0xfebe01cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfebc5300 │ │ │ │ + blx 0xfe64526c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #29 │ │ │ │ + addeq r6, r8, lr, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe02b8 │ │ │ │ + bl 0xfebe0224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe0c5358 │ │ │ │ + blx 0x1b452c4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, r2, lr │ │ │ │ + addeq r6, r8, r6, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0310 │ │ │ │ + bl 0xfebe027c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x15c53b0 │ │ │ │ + blx 0x104531c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr lr │ │ │ │ + addeq r6, r8, lr, asr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0368 │ │ │ │ + bl 0xfebe02d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xac5408 │ │ │ │ + blx 0x545374 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror #27 │ │ │ │ + addeq r6, r8, r6, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe03c0 │ │ │ │ + bl 0xfebe032c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9fcf09a │ │ │ │ + @ instruction: 0xf9e6f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl #27 │ │ │ │ + addeq r6, r8, lr, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0418 │ │ │ │ + bl 0xfebe0384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9d0f09a │ │ │ │ + @ instruction: 0xf9baf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr sp │ │ │ │ + addeq r6, r8, r6, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0470 │ │ │ │ + bl 0xfebe03dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9a4f09a │ │ │ │ + @ instruction: 0xf98ef09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], sl │ │ │ │ + addeq r6, r8, lr, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe04c8 │ │ │ │ + bl 0xfebe0434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf978f09a │ │ │ │ + @ instruction: 0xf962f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl #25 │ │ │ │ + addeq r6, r8, r6, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0520 │ │ │ │ + bl 0xfebe048c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf94cf09a │ │ │ │ + @ instruction: 0xf936f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr #24 │ │ │ │ + @ instruction: 0x00886cbe │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0578 │ │ │ │ + bl 0xfebe04e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf920f09a │ │ │ │ + @ instruction: 0xf90af09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], r2 │ │ │ │ + addeq r6, r8, r6, ror #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe05d0 │ │ │ │ + bl 0xfebe053c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8f4f09a │ │ │ │ + @ instruction: 0xf8def09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror fp │ │ │ │ + addeq r6, r8, lr, lsl #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0628 │ │ │ │ + bl 0xfebe0594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8c8f09a │ │ │ │ + @ instruction: 0xf8b2f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr #22 │ │ │ │ + @ instruction: 0x00886bb6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0680 │ │ │ │ + bl 0xfebe05ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf89cf09a │ │ │ │ + @ instruction: 0xf886f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr #21 │ │ │ │ + addeq r6, r8, lr, asr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe06d8 │ │ │ │ + bl 0xfebe0644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf870f09a │ │ │ │ + @ instruction: 0xf85af09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror sl │ │ │ │ + addeq r6, r8, r6, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0730 │ │ │ │ + bl 0xfebe069c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf844f09a │ │ │ │ + @ instruction: 0xf82ef09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl sl │ │ │ │ + addeq r6, r8, lr, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0788 │ │ │ │ + bl 0xfebe06f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vmla.f d17, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf818f09a │ │ │ │ + @ instruction: 0xf802f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr #19 │ │ │ │ + addeq r6, r8, r6, asr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe07e0 │ │ │ │ + bl 0xfebe074c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffecf099 │ │ │ │ + @ instruction: 0xffd6f099 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #18 │ │ │ │ + strdeq r6, [r8], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0838 │ │ │ │ + bl 0xfebe07a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffc0f099 │ │ │ │ + @ instruction: 0xffaaf099 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl r9 │ │ │ │ + addeq r6, r8, r6, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0890 │ │ │ │ + bl 0xfebe07fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff94f099 │ │ │ │ + @ instruction: 0xff7ef099 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008868ba │ │ │ │ + addeq r6, r8, lr, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe08e8 │ │ │ │ + bl 0xfebe0854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d23, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff68f099 │ │ │ │ + @ instruction: 0xff52f099 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror #16 │ │ │ │ + strdeq r6, [r8], r6 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0940 │ │ │ │ + bl 0xfebe08ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d20, d24, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff3cf099 │ │ │ │ + @ instruction: 0xff26f099 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl #16 │ │ │ │ + umulleq r6, r8, lr, r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0998 │ │ │ │ + bl 0xfebe0904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d22, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff10f099 │ │ │ │ + mrc2 0, 7, pc, cr10, cr9, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008867b2 │ │ │ │ + addeq r6, r8, r6, asr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe09f0 │ │ │ │ + bl 0xfebe095c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 7, pc, cr4, cr9, {4} @ │ │ │ │ + mcr2 0, 6, pc, cr14, cr9, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr r7 │ │ │ │ + addeq r6, r8, lr, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0a48 │ │ │ │ + bl 0xfebe09b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf0af460a │ │ │ │ - andlt pc, r4, r3, lsl sp @ │ │ │ │ + strdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0a80 │ │ │ │ + bl 0xfebe09ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - ldc2l 0, cr15, [r6], #700 @ 0x2bc │ │ │ │ + stc2l 0, cr15, [r0], #700 @ 0x2bc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0ab8 │ │ │ │ + bl 0xfebe0a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - ldc2l 0, cr15, [sl], {175} @ 0xaf │ │ │ │ + stc2l 0, cr15, [r4], {175} @ 0xaf │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ @@ -124287,383 +124250,383 @@ │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ andne lr, r3, #3424256 @ 0x344000 │ │ │ │ stmiavs r5!, {r0, r1, r3, r4, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf013430a │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ tsteq r5, r2, asr #20 │ │ │ │ strble r0, [r5], #-1737 @ 0xfffff937 │ │ │ │ - b 0x1123aa8 │ │ │ │ + b 0x1123a14 │ │ │ │ andmi r0, fp, r5, lsl #6 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmdavs r5!, {r4, r5, r8, ip, lr, pc} │ │ │ │ svclt 0x00d42d07 │ │ │ │ strcs r2, [r1, #-1280] @ 0xfffffb00 │ │ │ │ svclt 0x00182900 │ │ │ │ - bllt 0xfebd2d40 │ │ │ │ - mrc2 0, 0, pc, cr0, cr0, {0} │ │ │ │ + bllt 0xfebd2cac │ │ │ │ + mcr2 0, 0, pc, cr4, cr0, {0} @ │ │ │ │ stmdavs r6!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf098bbc6 │ │ │ │ - strmi pc, [r0], pc, asr #29 │ │ │ │ - mcr2 0, 6, pc, cr12, cr8, {4} @ │ │ │ │ + @ instruction: 0x4680feb9 │ │ │ │ + mrc2 0, 5, pc, cr6, cr8, {4} │ │ │ │ @ instruction: 0xf0984607 │ │ │ │ - stmiavs r1!, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - ldc2 7, cr15, [r0, #916]! @ 0x394 │ │ │ │ + ldc2 7, cr15, [r4, #916]! @ 0x394 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ - stc2 7, cr15, [sl, #916]! @ 0x394 │ │ │ │ + stc2 7, cr15, [lr, #916]! @ 0x394 │ │ │ │ strbmi r6, [r2], -r3, lsr #16 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf0a100db │ │ │ │ - stmdbvs r1!, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ - andcs pc, r1, r7, lsl lr @ │ │ │ │ + andcs pc, r1, fp, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - mrc2 0, 4, pc, cr6, cr8, {4} │ │ │ │ + mcr2 0, 4, pc, cr0, cr8, {4} @ │ │ │ │ @ instruction: 0xf0984681 │ │ │ │ - @ instruction: 0x4606fe93 │ │ │ │ - mrc2 0, 4, pc, cr0, cr8, {4} │ │ │ │ + @ instruction: 0x4606fe7d │ │ │ │ + mrc2 0, 3, pc, cr10, cr8, {4} │ │ │ │ @ instruction: 0xf0984682 │ │ │ │ - strmi pc, [r7], -sp, lsl #29 │ │ │ │ - mcr2 0, 4, pc, cr10, cr8, {4} @ │ │ │ │ + @ instruction: 0x4607fe77 │ │ │ │ + mrc2 0, 3, pc, cr4, cr8, {4} │ │ │ │ stmiavs r1!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ - blcs 0x25b3e0 │ │ │ │ + blcs 0x25b34c │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ andcs sp, r1, #44, 26 @ 0xb00 │ │ │ │ @ instruction: 0xf7e54650 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13866 @ 0x362a │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46324651 │ │ │ │ strbmi r3, [r0], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a100db │ │ │ │ - stmiavs r1!, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ - stmdavs r3!, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a100db │ │ │ │ - stmdbvs r1!, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13888 @ 0x3640 │ │ │ │ @ instruction: 0xf7e52200 │ │ │ │ - stmdbvs r1!, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - @ instruction: 0xe7a6fdbf │ │ │ │ + str pc, [r6, r3, asr #27]! │ │ │ │ ldrbmi r4, [r0], -sl, lsr #12 │ │ │ │ - stc2l 7, cr15, [r0, #-916] @ 0xfffffc6c │ │ │ │ + stc2l 7, cr15, [r4, #-916] @ 0xfffffc6c │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - ldc2 7, cr15, [sl, #-916]! @ 0xfffffc6c │ │ │ │ + ldc2 7, cr15, [lr, #-916]! @ 0xfffffc6c │ │ │ │ ldrbmi r6, [r1], -r3, lsr #16 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ @ instruction: 0xf0a100db │ │ │ │ - stmiavs r1!, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7e52303 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ sbcseq r4, fp, r8, lsr r6 │ │ │ │ - stc2l 0, cr15, [r0, #644] @ 0x284 │ │ │ │ + stc2 0, cr15, [sl, #644]! @ 0x284 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0c88 │ │ │ │ + bl 0xfebe0bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - @ instruction: 0xf2c034bd │ │ │ │ + vaddhn.i16 d19, q0, │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22eaa8 │ │ │ │ + blls 0x22ea14 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, r3, lsr sp @ │ │ │ │ + andlt pc, r3, sp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0cc8 │ │ │ │ + bl 0xfebe0c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vmov.i32 d20, #65536 @ 0x00010000 │ │ │ │ + vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22eae8 │ │ │ │ + blls 0x22ea54 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, r3, lsl sp @ │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0d08 │ │ │ │ + bl 0xfebe0c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vmls.i d20, d0, d1[5] │ │ │ │ + @ instruction: 0xf2c034d1 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22eb28 │ │ │ │ + blls 0x22ea94 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0d48 │ │ │ │ + bl 0xfebe0cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - @ instruction: 0xf2c044b9 │ │ │ │ + vaddhn.i16 d20, q0, │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22eb68 │ │ │ │ + blls 0x22ead4 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + @ instruction: 0xb003fcbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0d88 │ │ │ │ + bl 0xfebe0cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d21, q0, │ │ │ │ + vmvn.i32 q10, #589824 @ 0x00090000 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22eba8 │ │ │ │ + blls 0x22eb14 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - @ instruction: 0xb003fcb3 │ │ │ │ + mullt r3, sp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0dc8 │ │ │ │ + bl 0xfebe0d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [ip], {153} @ 0x99 │ │ │ │ + stc2 0, cr15, [r6], {153} @ 0x99 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl #7 │ │ │ │ + addeq r6, r8, r6, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0e1c │ │ │ │ + bl 0xfebe0d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2], #-612 @ 0xfffffd9c │ │ │ │ + mrrc2 0, 9, pc, ip, cr9 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, lsr #6 │ │ │ │ + addeq r6, r8, r2, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0e70 │ │ │ │ + bl 0xfebe0ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 9, pc, r8, cr9 @ │ │ │ │ + ldc2 0, cr15, [r2], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], sl │ │ │ │ + addeq r6, r8, lr, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0ec4 │ │ │ │ + bl 0xfebe0e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr], {153} @ 0x99 │ │ │ │ + stc2 0, cr15, [r8], {153} @ 0x99 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, lsl #5 │ │ │ │ + addeq r6, r8, sl, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0f18 │ │ │ │ + bl 0xfebe0e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffdc5fb2 │ │ │ │ + blx 0xff845f1e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr r2 │ │ │ │ + addeq r6, r8, r6, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe0f6c │ │ │ │ + bl 0xfebe0ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54dd34 │ │ │ │ + blmi 0x54dca0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xff24600e │ │ │ │ + blx 0xfecc5f7a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrdeq r6, [r8], lr │ │ │ │ + addeq r6, r8, r2, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe0fcc │ │ │ │ + bl 0xfebe0f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54dd94 │ │ │ │ + blmi 0x54dd00 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpne ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xfe64606e │ │ │ │ + blx 0xfe0c5fda │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r6, r8, lr, ror r1 │ │ │ │ + addeq r6, r8, r2, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe102c │ │ │ │ + bl 0xfebe0f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54ddf4 │ │ │ │ + blmi 0x54dd60 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmnpvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x1a460ce │ │ │ │ + blx 0x14c603a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r6, r8, lr, lsl r1 │ │ │ │ + @ instruction: 0x008861b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe108c │ │ │ │ + bl 0xfebe0ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54de54 │ │ │ │ + blmi 0x54ddc0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orreq pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xe4612e │ │ │ │ + blx 0x8c609a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - strheq r6, [r8], lr │ │ │ │ + addeq r6, r8, r2, asr r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ strmi fp, [sp], -ip, ror #3 │ │ │ │ @@ -124672,107 +124635,107 @@ │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ tstle r1, lr, lsl #8 │ │ │ │ ldrle r0, [r2], #-1754 @ 0xfffff926 │ │ │ │ andsmi r6, ip, ip, lsr #17 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmiavs fp!, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ andle r2, sl, r3, lsl #22 │ │ │ │ - blx 0x845f6a │ │ │ │ + blx 0x545ed6 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf09887f0 │ │ │ │ - @ instruction: 0x4607fb9b │ │ │ │ - blx 0xfe6c61b6 │ │ │ │ + strmi pc, [r7], -r5, lsl #23 │ │ │ │ + blx 0xfe146122 │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ @ instruction: 0xf04f8093 │ │ │ │ @ instruction: 0xf6cf0900 │ │ │ │ strd r7, [r2], #-159 @ 0xffffff61 │ │ │ │ - blx 0xfe3c61ce │ │ │ │ + blx 0x1e4613a │ │ │ │ @ instruction: 0xf0984680 │ │ │ │ - andcs pc, r8, #140288 @ 0x22400 │ │ │ │ + andcs pc, r8, #117760 @ 0x1cc00 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #13 │ │ │ │ @ instruction: 0xf09c4640 │ │ │ │ - @ instruction: 0xf04fff8f │ │ │ │ + @ instruction: 0xf04fff79 │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf09c4640 │ │ │ │ - @ instruction: 0xf04ffe03 │ │ │ │ + @ instruction: 0xf04ffded │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09c4650 │ │ │ │ - @ instruction: 0x4652fdfd │ │ │ │ + ldrbmi pc, [r2], -r7, ror #27 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - mcr2 0, 3, pc, cr0, cr12, {4} @ │ │ │ │ + mcr2 0, 2, pc, cr10, cr12, {4} @ │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf09c4630 │ │ │ │ - @ instruction: 0xf04fffd7 │ │ │ │ + @ instruction: 0xf04fffc1 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09c4630 │ │ │ │ - @ instruction: 0xf04ffded │ │ │ │ + @ instruction: 0xf04ffdd7 │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf09c4650 │ │ │ │ - ldrbmi pc, [r2], -r7, ror #27 @ │ │ │ │ + @ instruction: 0x4652fdd1 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - mcr2 0, 2, pc, cr10, cr12, {4} @ │ │ │ │ + mrc2 0, 1, pc, cr4, cr12, {4} │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - ldc2l 0, cr15, [r2], #-624 @ 0xfffffd90 │ │ │ │ + mrrc2 0, 9, pc, ip, cr12 @ │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0xfed47f74 │ │ │ │ + blx 0xfee47ee0 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - stmiavs sl!, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - blx 0x547f9c │ │ │ │ + blx 0x647f08 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0x3c7fa8 │ │ │ │ - blcs 0xa43c4 │ │ │ │ + blx 0x4c7f14 │ │ │ │ + blcs 0xa4330 │ │ │ │ @ instruction: 0xf098d0a6 │ │ │ │ - @ instruction: 0x4680fb33 │ │ │ │ - blx 0xcc6286 │ │ │ │ + pkhbtmi pc, r0, sp, lsl #22 @ │ │ │ │ + blx 0x7461f2 │ │ │ │ pkhbtmi r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xff36f09c │ │ │ │ + @ instruction: 0xff20f09c │ │ │ │ @ instruction: 0x46504631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - stc2 0, cr15, [sl, #624]! @ 0x270 │ │ │ │ + ldc2 0, cr15, [r4, #624] @ 0x270 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf09c4640 │ │ │ │ - andscs pc, r0, #13, 28 @ 0xd0 │ │ │ │ + andscs pc, r0, #15808 @ 0x3dc0 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff84f09c │ │ │ │ + @ instruction: 0xff6ef09c │ │ │ │ ldr r4, [r2, sl, asr #12]! │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e56869 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - strtmi pc, [r2], -r1, ror #19 │ │ │ │ + strtmi pc, [r2], -r5, ror #19 │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x1a4800c │ │ │ │ + blx 0x1b47f78 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0x18c8018 │ │ │ │ + blx 0x19c7f84 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff7daac8 │ │ │ │ + blle 0xff7daa34 │ │ │ │ svclt 0x0000e747 │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #47]! @ 0x2f │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -124786,1173 +124749,1173 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bdf0 │ │ │ │ mvnsle r0, r0, lsl r1 │ │ │ │ tstlt fp, r3, ror #18 │ │ │ │ strbteq r6, [r9], r5, ror #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ - blx 0xf46130 │ │ │ │ + blx 0xc4609c │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r4, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - @ instruction: 0xf96af7e5 │ │ │ │ + @ instruction: 0xf96ef7e5 │ │ │ │ strmi r6, [r6], -r3, ror #18 │ │ │ │ rsceq r6, sp, r1, ror #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmdbvs r3!, {r0, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmib sp, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r2], -r0, lsl #10 │ │ │ │ ldmib r4, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ vrshl.s8 d19, d0, d9 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + @ instruction: 0xf2c054f1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - b 0x115ba1c │ │ │ │ + b 0x115b988 │ │ │ │ movwls r0, #9093 @ 0x2385 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ab681b │ │ │ │ - andcs pc, r1, r5, lsr fp @ │ │ │ │ + andcs pc, r1, pc, lsl fp @ │ │ │ │ svclt 0x0000e7c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe137c │ │ │ │ + bl 0xfebe12e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e144 │ │ │ │ + bmi 0x44e0b0 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf998f099 │ │ │ │ + @ instruction: 0xf982f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, asr #27 │ │ │ │ + addeq r5, r8, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe13cc │ │ │ │ + bl 0xfebe1338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e194 │ │ │ │ + bmi 0x44e100 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf970f099 │ │ │ │ + @ instruction: 0xf95af099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, ror sp │ │ │ │ + addeq r5, r8, sl, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe141c │ │ │ │ + bl 0xfebe1388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e1e4 │ │ │ │ + bmi 0x44e150 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf948f099 │ │ │ │ + @ instruction: 0xf932f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, lsr #26 │ │ │ │ + @ instruction: 0x00885dba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe146c │ │ │ │ + bl 0xfebe13d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e234 │ │ │ │ + bmi 0x44e1a0 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf920f099 │ │ │ │ + @ instruction: 0xf90af099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrdeq r5, [r8], r6 │ │ │ │ + addeq r5, r8, sl, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe14bc │ │ │ │ + bl 0xfebe1428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e284 │ │ │ │ + bmi 0x44e1f0 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8f8f099 │ │ │ │ + @ instruction: 0xf8e2f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, lsl #25 │ │ │ │ + addeq r5, r8, sl, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe150c │ │ │ │ + bl 0xfebe1478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e2d4 │ │ │ │ + bmi 0x44e240 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8d0f099 │ │ │ │ + @ instruction: 0xf8baf099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, lsr ip │ │ │ │ + addeq r5, r8, sl, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe155c │ │ │ │ + bl 0xfebe14c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e324 │ │ │ │ + bmi 0x44e290 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8a8f099 │ │ │ │ + @ instruction: 0xf892f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, ror #23 │ │ │ │ + addeq r5, r8, sl, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe15ac │ │ │ │ + bl 0xfebe1518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e374 │ │ │ │ + bmi 0x44e2e0 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf880f099 │ │ │ │ + @ instruction: 0xf86af099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - umulleq r5, r8, r6, fp │ │ │ │ + addeq r5, r8, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe15fc │ │ │ │ + bl 0xfebe1568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e3c4 │ │ │ │ + bmi 0x44e330 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q8, d0, d12 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf858f099 │ │ │ │ + @ instruction: 0xf842f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, asr #22 │ │ │ │ + ldrdeq r5, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe164c │ │ │ │ + bl 0xfebe15b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e414 │ │ │ │ + bmi 0x44e380 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf830f099 │ │ │ │ + @ instruction: 0xf81af099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - strdeq r5, [r8], r6 │ │ │ │ + addeq r5, r8, sl, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe169c │ │ │ │ + bl 0xfebe1608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf80af099 │ │ │ │ + @ instruction: 0xfff4f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsr #21 │ │ │ │ + addeq r5, r8, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe16e8 │ │ │ │ + bl 0xfebe1654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xffe4f098 │ │ │ │ + @ instruction: 0xffcef098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, ror #20 │ │ │ │ + strdeq r5, [r8], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1734 │ │ │ │ + bl 0xfebe16a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xffbef098 │ │ │ │ + @ instruction: 0xffa8f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsl sl │ │ │ │ + addeq r5, r8, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1780 │ │ │ │ + bl 0xfebe16ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff98f098 │ │ │ │ + @ instruction: 0xff82f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, asr #19 │ │ │ │ + addeq r5, r8, ip, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe17cc │ │ │ │ + bl 0xfebe1738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff72f098 │ │ │ │ + @ instruction: 0xff5cf098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, ror r9 │ │ │ │ + addeq r5, r8, r0, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1818 │ │ │ │ + bl 0xfebe1784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff4cf098 │ │ │ │ + @ instruction: 0xff36f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsr r9 │ │ │ │ + addeq r5, r8, r4, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1864 │ │ │ │ + bl 0xfebe17d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppeq r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff26f098 │ │ │ │ + @ instruction: 0xff10f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, ror #17 │ │ │ │ + addeq r5, r8, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe18b0 │ │ │ │ + bl 0xfebe181c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsne pc, r4, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff00f098 │ │ │ │ + mcr2 0, 7, pc, cr10, cr8, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r8, r8, r8 │ │ │ │ + addeq r5, r8, ip, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe18fc │ │ │ │ + bl 0xfebe1868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrcc (UNDEF: 96), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrc2 0, 6, pc, cr10, cr8, {4} │ │ │ │ + mcr2 0, 6, pc, cr4, cr8, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, asr #16 │ │ │ │ + addeq r5, r8, r0, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1948 │ │ │ │ + bl 0xfebe18b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicsne pc, r8, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - andlt pc, r2, pc, lsr #29 │ │ │ │ + mullt r2, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r5, [r8], sl │ │ │ │ + addeq r5, r8, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe19a0 │ │ │ │ + bl 0xfebe190c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppcs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - andlt pc, r2, r3, lsl #29 │ │ │ │ + andlt pc, r2, sp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, lsr #15 │ │ │ │ + addeq r5, r8, r6, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe19f8 │ │ │ │ + bl 0xfebe1964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ mvncs pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - andlt pc, r2, r7, asr lr @ │ │ │ │ + andlt pc, r2, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, sl, asr #14 │ │ │ │ + ldrdeq r5, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1a50 │ │ │ │ + bl 0xfebe19bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicvc pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - andlt pc, r2, fp, lsr #28 │ │ │ │ + andlt pc, r2, r5, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r5, [r8], r2 │ │ │ │ + addeq r5, r8, r6, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1aa8 │ │ │ │ + bl 0xfebe1a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppeq ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - strdlt pc, [r2], -pc @ │ │ │ │ + andlt pc, r2, r9, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r5, r8, sl, r6 │ │ │ │ + addeq r5, r8, lr, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1b00 │ │ │ │ + bl 0xfebe1a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicseq pc, r0, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - ldrdlt pc, [r2], -r3 │ │ │ │ + @ instruction: 0xb002fdbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, asr #12 │ │ │ │ + ldrdeq r5, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1b58 │ │ │ │ + bl 0xfebe1ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [ip, #608]! @ 0x260 │ │ │ │ + ldc2 0, cr15, [r6, #608] @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r8], r0 │ │ │ │ + addeq r5, r8, r4, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1ba4 │ │ │ │ + bl 0xfebe1b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r6, #608] @ 0x260 │ │ │ │ + ldc2l 0, cr15, [r0, #-608]! @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsr #11 │ │ │ │ + addeq r5, r8, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1bf0 │ │ │ │ + bl 0xfebe1b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [r0, #-608]! @ 0xfffffda0 │ │ │ │ + stc2l 0, cr15, [sl, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, asr r5 │ │ │ │ + addeq r5, r8, ip, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1c3c │ │ │ │ + bl 0xfebe1ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [sl, #-608]! @ 0xfffffda0 │ │ │ │ + stc2 0, cr15, [r4, #-608]! @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsl #10 │ │ │ │ + addeq r5, r8, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1c88 │ │ │ │ + bl 0xfebe1bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [r4, #-608] @ 0xfffffda0 │ │ │ │ + ldc2l 0, cr15, [lr], #608 @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, asr #9 │ │ │ │ + addeq r5, r8, r4, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1cd4 │ │ │ │ + bl 0xfebe1c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [lr], #608 @ 0x260 │ │ │ │ + ldc2l 0, cr15, [r8], {152} @ 0x98 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, ror r4 │ │ │ │ + addeq r5, r8, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1d20 │ │ │ │ + bl 0xfebe1c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orrvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [r8], {152} @ 0x98 │ │ │ │ + ldc2 0, cr15, [r2], #608 @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, lsr #8 │ │ │ │ + @ instruction: 0x008854bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1d6c │ │ │ │ + bl 0xfebe1cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orreq pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r2], #608 @ 0x260 │ │ │ │ + stc2 0, cr15, [ip], {152} @ 0x98 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r8], ip │ │ │ │ + addeq r5, r8, r0, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1db8 │ │ │ │ + bl 0xfebe1d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ + stc2l 0, cr15, [r6], #-608 @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r8, r0, r3 │ │ │ │ + addeq r5, r8, r4, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e04 │ │ │ │ + bl 0xfebe1d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrrc2 0, 9, pc, r6, cr8 @ │ │ │ │ + mcrr2 0, 9, pc, r0, cr8 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, asr #6 │ │ │ │ + ldrdeq r5, [r8], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e50 │ │ │ │ + bl 0xfebe1dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [r0], #-608 @ 0xfffffda0 │ │ │ │ + ldc2 0, cr15, [sl], {152} @ 0x98 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r8], r8 │ │ │ │ + addeq r5, r8, ip, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e9c │ │ │ │ + bl 0xfebe1e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnppl r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [sl], {152} @ 0x98 │ │ │ │ + blx 0xffdc6e96 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsr #5 │ │ │ │ + addeq r5, r8, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1ee8 │ │ │ │ + bl 0xfebe1e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnspl pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xff9c6f76 │ │ │ │ + blx 0xff446ee2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, ror #4 │ │ │ │ + strdeq r5, [r8], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1f34 │ │ │ │ + bl 0xfebe1ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xff046fc2 │ │ │ │ + blx 0xfeac6f2e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsl r2 │ │ │ │ + addeq r5, r8, r8, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1f80 │ │ │ │ + bl 0xfebe1eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfe6c700e │ │ │ │ + blx 0xfe146f7a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, asr #3 │ │ │ │ + addeq r5, r8, ip, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1fcc │ │ │ │ + bl 0xfebe1f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x1d4705a │ │ │ │ + blx 0x17c6fc6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, ror r1 │ │ │ │ + addeq r5, r8, r0, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2018 │ │ │ │ + bl 0xfebe1f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x13c70a6 │ │ │ │ + blx 0xe47012 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsr r1 │ │ │ │ + addeq r5, r8, r4, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2064 │ │ │ │ + bl 0xfebe1fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xa470f2 │ │ │ │ + blx 0x4c705e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, ror #1 │ │ │ │ + addeq r5, r8, r8, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe20b0 │ │ │ │ + bl 0xfebe201c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71b8f646 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xc713e │ │ │ │ + blx 0xffb470a8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r8, r8, r0 │ │ │ │ + addeq r5, r8, ip, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe20fc │ │ │ │ + bl 0xfebe2068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xff747188 │ │ │ │ + blx 0xff1c70f4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, asr #32 │ │ │ │ + addeq r5, r8, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2148 │ │ │ │ + bl 0xfebe20b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrsvs pc, r6, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfedc71d4 │ │ │ │ + blx 0xfe847140 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0 │ │ │ │ + umulleq r5, r8, r4, r0 │ │ │ │ @ instruction: 0xf09f4611 │ │ │ │ - svclt 0x0000b941 │ │ │ │ + svclt 0x0000b92b │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ msrmi (UNDEF: 104), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000ba79 │ │ │ │ - @ instruction: 0x00884fb4 │ │ │ │ + svclt 0x0000ba63 │ │ │ │ + addeq r5, r8, r8, asr #32 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000ba63 │ │ │ │ - addeq r4, r8, r8, lsl #31 │ │ │ │ + svclt 0x0000ba4d │ │ │ │ + addeq r5, r8, ip, lsl r0 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000ba4b │ │ │ │ - addeq r4, r8, ip, asr pc │ │ │ │ + svclt 0x0000ba35 │ │ │ │ + strdeq r4, [r8], r0 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000ba33 │ │ │ │ - addeq r4, r8, ip, lsr #30 │ │ │ │ + svclt 0x0000ba1d │ │ │ │ + addeq r4, r8, r0, asr #31 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000ba1b │ │ │ │ - strdeq r4, [r8], ip │ │ │ │ + svclt 0x0000ba05 │ │ │ │ + umulleq r4, r8, r0, pc @ │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000ba03 │ │ │ │ - addeq r4, r8, ip, asr #29 │ │ │ │ + svclt 0x0000b9ed │ │ │ │ + addeq r4, r8, r0, ror #30 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000b9eb │ │ │ │ - umulleq r4, r8, ip, lr │ │ │ │ + svclt 0x0000b9d5 │ │ │ │ + addeq r4, r8, r0, lsr pc │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ mcrrvc 6, 4, pc, r0, cr3 @ │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000b9d3 │ │ │ │ - addeq r4, r8, ip, ror #28 │ │ │ │ + svclt 0x0000b9bd │ │ │ │ + addeq r4, r8, r0, lsl #30 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000b9bb │ │ │ │ - addeq r4, r8, ip, lsr lr │ │ │ │ + svclt 0x0000b9a5 │ │ │ │ + ldrdeq r4, [r8], r0 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000b9a3 │ │ │ │ - addeq r4, r8, ip, lsl #28 │ │ │ │ + svclt 0x0000b98d │ │ │ │ + addeq r4, r8, r0, lsr #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-780] @ 0xfffffcf4 │ │ │ │ stmdavs sp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ @ instruction: 0x43296849 │ │ │ │ strle r0, [sp], #-1739 @ 0xfffff935 │ │ │ │ vadd.i8 q11, , │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0050333 │ │ │ │ @ instruction: 0xf8530501 │ │ │ │ svccs 0x00007021 │ │ │ │ @ instruction: 0xf045bf08 │ │ │ │ teqlt sp, r1, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf9ccf00f │ │ │ │ + @ instruction: 0xf9c0f00f │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf09783f8 │ │ │ │ - strmi pc, [r6], -r3, lsl #21 │ │ │ │ - blx 0x13c7448 │ │ │ │ + strmi pc, [r6], -sp, ror #20 │ │ │ │ + blx 0xe473b4 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - stmdavs r1!, {r0, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9857 @ 0x2681 │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ - @ instruction: 0xf916f7e4 │ │ │ │ + @ instruction: 0xf91af7e4 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r8], -r1, ror #16 │ │ │ │ - @ instruction: 0xf910f7e4 │ │ │ │ + @ instruction: 0xf914f7e4 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d8 │ │ │ │ @ instruction: 0xf09e17d3 │ │ │ │ - strtmi pc, [sl], -r1, ror #19 │ │ │ │ + strtmi pc, [sl], -fp, asr #19 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - strbmi pc, [r9], -r5, asr #19 @ │ │ │ │ + strbmi pc, [r9], -r9, asr #19 @ │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x29cb00 │ │ │ │ + blx 0x29ca6c │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - @ instruction: 0xf9d0f09e │ │ │ │ + @ instruction: 0xf9baf09e │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf9b4f7e4 │ │ │ │ + @ instruction: 0xf9b8f7e4 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe2460 │ │ │ │ + bl 0xfebe23cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - blx 0x3474cc │ │ │ │ + @ instruction: 0xf9f4f097 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - strtmi pc, [fp], -r7, lsl #20 │ │ │ │ + @ instruction: 0x462bf9f1 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf81cf09d │ │ │ │ + @ instruction: 0xf806f09d │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a040f8 │ │ │ │ - svclt 0x0000bd5d │ │ │ │ + svclt 0x0000bd47 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe249c │ │ │ │ + bl 0xfebe2408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - @ instruction: 0xf9ecf097 │ │ │ │ + @ instruction: 0xf9d6f097 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - strtmi pc, [fp], -r9, ror #19 │ │ │ │ + @ instruction: 0x462bf9d3 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xffdaf09c │ │ │ │ + @ instruction: 0xffc4f09c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a040f8 │ │ │ │ - svclt 0x0000bd3f │ │ │ │ + svclt 0x0000bd29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe24d8 │ │ │ │ + bl 0xfebe2444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf09e4608 │ │ │ │ - strtmi pc, [r1], -r9, lsr #16 │ │ │ │ + @ instruction: 0x4621f813 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a04038 │ │ │ │ - svclt 0x0000bc9d │ │ │ │ + svclt 0x0000bc87 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf0ac2003 │ │ │ │ - svclt 0x0000bc07 │ │ │ │ + svclt 0x0000bbf1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x4616b174 │ │ │ │ @@ -125963,97 +125926,97 @@ │ │ │ │ tstmi sl, #655360 @ 0xa0000 │ │ │ │ strle r0, [r1], #-1746 @ 0xfffff92e │ │ │ │ strle r0, [r7, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf908f00f │ │ │ │ + @ instruction: 0xf8fcf00f │ │ │ │ subsle r2, sl, r0, lsl #16 │ │ │ │ - blcs 0xa5708 │ │ │ │ + blcs 0xa5674 │ │ │ │ stmdbvs r8!, {r0, r5, r6, ip, lr, pc} │ │ │ │ svclt 0x00d82801 │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ teqlt r7, #195035136 @ 0xba00000 │ │ │ │ @ instruction: 0xf04f2208 │ │ │ │ strdmi r3, [r2], pc @ │ │ │ │ @ instruction: 0xf1c23001 │ │ │ │ @ instruction: 0xf1a20c40 │ │ │ │ - bne 0xff54d000 │ │ │ │ + bne 0xff54cf6c │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf707fa04 │ │ │ │ @ instruction: 0xf10cfa24 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ - blx 0x99c078 │ │ │ │ + blx 0x99bfe4 │ │ │ │ tstpmi r1, #12, 8 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x19b704 │ │ │ │ + blx 0x19b670 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf0aa430a │ │ │ │ - @ instruction: 0x4607fb15 │ │ │ │ + @ instruction: 0x4607faff │ │ │ │ @ instruction: 0xf097468a │ │ │ │ - strmi pc, [r1], r3, ror #18 │ │ │ │ - @ instruction: 0xf960f097 │ │ │ │ + strmi pc, [r1], sp, asr #18 │ │ │ │ + @ instruction: 0xf94af097 │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e44648 │ │ │ │ - andcs pc, r1, #2949120 @ 0x2d0000 │ │ │ │ + andcs pc, r1, #3211264 @ 0x310000 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44640 │ │ │ │ - @ instruction: 0xf097f827 │ │ │ │ - strbmi pc, [r9], -r5, lsl #19 @ │ │ │ │ + @ instruction: 0xf097f82b │ │ │ │ + strbmi pc, [r9], -pc, ror #18 @ │ │ │ │ ldrmi r4, [r0, r4, lsl #12]! │ │ │ │ - bllt 0x1525794 │ │ │ │ + bllt 0x1525700 │ │ │ │ stmdavs r9!, {r9, sp}^ │ │ │ │ strtmi r2, [r0], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf8e2f7e4 │ │ │ │ + @ instruction: 0xf8e6f7e4 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stmiavs sl!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmdavs r9!, {r1, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - ldrdcs pc, [r1], -r7 │ │ │ │ + ldrdcs pc, [r1], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461f87f0 │ │ │ │ bfi r4, sl, (invalid: 13:8) │ │ │ │ @ instruction: 0x462117d3 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - mvnsmi pc, #14352384 @ 0xdb0000 │ │ │ │ + mvnsmi pc, #12910592 @ 0xc50000 │ │ │ │ movweq lr, #43631 @ 0xaa6f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf892f09e │ │ │ │ + @ instruction: 0xf87cf09e │ │ │ │ @ instruction: 0x17d3e7df │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8cef09e │ │ │ │ - b 0x1c5c438 │ │ │ │ + @ instruction: 0xf8b8f09e │ │ │ │ + b 0x1c5c3a4 │ │ │ │ strtmi r0, [r1], -sl, lsl #6 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - strb pc, [r7, r5, lsl #17] @ │ │ │ │ + strb pc, [r7, pc, ror #16] @ │ │ │ │ vqshl.s8 d27, d0, d9 │ │ │ │ - vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x11406c │ │ │ │ + bl 0x113fd8 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmdbvs r2, {r2, r8, r9, fp, lr} │ │ │ │ svclt 0x0000e748 │ │ │ │ vqshl.s8 d27, d0, d9 │ │ │ │ - vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x11408c │ │ │ │ + bl 0x113ff8 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmibvs r2, {r2, r8, r9, fp, lr}^ │ │ │ │ svclt 0x0000e73a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe269c │ │ │ │ + bl 0xfebe2608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126061,23 +126024,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - @ instruction: 0xb006f8bd │ │ │ │ + andlt pc, r6, r7, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, lsr #21 │ │ │ │ + addeq r4, r8, r2, asr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe26fc │ │ │ │ + bl 0xfebe2668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126085,23 +126048,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q8, d24 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, sp, lsl #17 │ │ │ │ + andlt pc, r6, r7, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, asr #20 │ │ │ │ + addeq r4, r8, r2, ror #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe275c │ │ │ │ + bl 0xfebe26c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126109,23 +126072,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, sp, asr r8 @ │ │ │ │ + andlt pc, r6, r7, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, ror #19 │ │ │ │ + addeq r4, r8, r2, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe27bc │ │ │ │ + bl 0xfebe2728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126133,23 +126096,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, sp, lsr #16 │ │ │ │ + andlt pc, r6, r7, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, lsl #19 │ │ │ │ + addeq r4, r8, r2, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe281c │ │ │ │ + bl 0xfebe2788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126157,23 +126120,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0979404 │ │ │ │ - strdlt pc, [r6], -sp │ │ │ │ + andlt pc, r6, r7, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, lsr #18 │ │ │ │ + addeq r4, r8, r2, asr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe287c │ │ │ │ + bl 0xfebe27e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126181,23 +126144,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0979404 │ │ │ │ - andlt pc, r6, sp, asr #31 │ │ │ │ + @ instruction: 0xb006ffb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, asr #17 │ │ │ │ + addeq r4, r8, r2, ror #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe28dc │ │ │ │ + bl 0xfebe2848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126205,23 +126168,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q0, d20 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0979404 │ │ │ │ - mullt r6, sp, pc @ │ │ │ │ + andlt pc, r6, r7, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, ror #16 │ │ │ │ + addeq r4, r8, r2, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe293c │ │ │ │ + bl 0xfebe28a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126229,23 +126192,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0979404 │ │ │ │ - andlt pc, r6, sp, ror #30 │ │ │ │ + andlt pc, r6, r7, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, lsl #16 │ │ │ │ + addeq r4, r8, r2, lsr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe299c │ │ │ │ + bl 0xfebe2908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126253,21 +126216,21 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0979404 │ │ │ │ - andlt pc, r6, sp, lsr pc @ │ │ │ │ + andlt pc, r6, r7, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, lsr #15 │ │ │ │ + addeq r4, r8, r2, asr #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r6, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ teqmi fp, #12, 30 @ 0x30 │ │ │ │ @@ -126282,38 +126245,38 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - msrlt SPSR_, #2224 @ 0x8b0 │ │ │ │ + msrlt SPSR_, #2032 @ 0x7f0 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - strtmi pc, [r9], -r7, asr #27 │ │ │ │ + strtmi pc, [r9], -fp, asr #27 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2, #908] @ 0x38c │ │ │ │ + stc2l 7, cr15, [r6, #908] @ 0x38c │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - @ instruction: 0x4621fdbd │ │ │ │ + strtmi pc, [r1], -r1, asr #27 │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [r8, #908]! @ 0x38c │ │ │ │ + ldc2 7, cr15, [ip, #908]! @ 0x38c │ │ │ │ stcls 6, cr4, [lr], {34} @ 0x22 │ │ │ │ strls r4, [r4], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [sp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6468402 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0xf8cd2495 │ │ │ │ stmdavs r4!, {r2, pc} │ │ │ │ @ instruction: 0xf0a99400 │ │ │ │ - ldrdcs pc, [r1], -sp │ │ │ │ + andcs pc, r1, r7, asr #31 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -126333,45 +126296,45 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - teqplt r0, #592 @ p-variant is OBSOLETE @ 0x250 │ │ │ │ + teqplt r0, #400 @ p-variant is OBSOLETE @ 0x190 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - strtmi pc, [r9], -r1, ror #26 │ │ │ │ + strtmi pc, [r9], -r5, ror #26 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [ip, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r0, #-908]! @ 0xfffffc74 │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - @ instruction: 0x4621fd57 │ │ │ │ + @ instruction: 0x4621fd5b │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r2, #-908] @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r6, #-908] @ 0xfffffc74 │ │ │ │ stcls 6, cr4, [ip], {34} @ 0x22 │ │ │ │ strls r4, [r3], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [fp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd8401 │ │ │ │ @ instruction: 0xf0a98000 │ │ │ │ - andcs pc, r1, pc, ror lr @ │ │ │ │ + andcs pc, r1, r9, ror #28 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebe2b94 │ │ │ │ + bl 0xfebe2b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ stmdavs lr, {r2, r3, r9, sl, lr}^ │ │ │ │ ldcvs 6, cr4, [fp], {21} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs sl, {r0, r1, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x06d34332 │ │ │ │ @@ -126379,48 +126342,48 @@ │ │ │ │ stccs 6, cr0, [r0, #-4] │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ teqlt lr, r1, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2l 0, cr15, [r8, #56] @ 0x38 │ │ │ │ + ldc2 0, cr15, [ip, #56]! @ 0x38 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bvc 0xfe4c9314 │ │ │ │ - bcs 0xfe608500 │ │ │ │ - mrc2 0, 3, pc, cr4, cr6, {4} │ │ │ │ + bvc 0xfe4c9280 │ │ │ │ + bcs 0xfe60846c │ │ │ │ + mrc2 0, 2, pc, cr14, cr6, {4} │ │ │ │ @ instruction: 0xf0964607 │ │ │ │ - @ instruction: 0x4681fe71 │ │ │ │ - mcr2 0, 3, pc, cr14, cr6, {4} @ │ │ │ │ + pkhtbmi pc, r1, fp, asr #28 @ │ │ │ │ + mrc2 0, 2, pc, cr8, cr6, {4} │ │ │ │ strmi r2, [r0], r3, lsl #6 │ │ │ │ ldrtmi r6, [r2], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0xf8dafd55 │ │ │ │ + @ instruction: 0xf8dafd59 │ │ │ │ ldrtmi r1, [sl], -r0 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [sl, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [lr, #-908] @ 0xfffffc74 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4640463a │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x4640fdb9 │ │ │ │ + @ instruction: 0x4640fdbd │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - @ instruction: 0x2001fdb3 │ │ │ │ + @ instruction: 0x2001fdb7 │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @@ -126428,88 +126391,88 @@ │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ movwcs lr, #6613 @ 0x19d5 │ │ │ │ stmdavs sl!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0x06db4313 │ │ │ │ mcrcs 4, 0, sp, cr0, cr4, {2} │ │ │ │ stmiavs ip!, {r1, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ - blls 0x2bffd0 │ │ │ │ + blls 0x2bff3c │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [ip, fp, ror #16] │ │ │ │ @ instruction: 0xf00ed448 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf096d03a │ │ │ │ - pkhbtmi pc, r1, pc, lsl #28 @ │ │ │ │ - mrc2 0, 0, pc, cr12, cr6, {4} │ │ │ │ + strmi pc, [r1], r9, lsl #28 │ │ │ │ + mcr2 0, 0, pc, cr6, cr6, {4} @ │ │ │ │ @ instruction: 0xf0964680 │ │ │ │ - pkhbtmi pc, r2, r9, lsl #28 @ │ │ │ │ + strmi pc, [r2], r3, lsl #28 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ strbmi r9, [r8], -r8, lsl #22 │ │ │ │ - stc2 7, cr15, [r0, #-908] @ 0xfffffc74 │ │ │ │ + stc2 7, cr15, [r4, #-908] @ 0xfffffc74 │ │ │ │ mrrcne 11, 0, r9, r8, cr9 │ │ │ │ stmdavs r9!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r8], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [ip], #908 @ 0x38c │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ mrrcne 11, 0, r9, r9, cr8 @ │ │ │ │ stmdavs r9!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [ip], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [r0], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, sl, cr9 │ │ │ │ stmdavs r9!, {r1, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [r4], #908 @ 0x38c │ │ │ │ + stc2l 7, cr15, [r8], #908 @ 0x38c │ │ │ │ stmiavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - ldc2l 7, cr15, [r8, #-908] @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [ip, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #14505 @ 0x38a9 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [lr, #-908] @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r2, #-908] @ 0xfffffc74 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 0, cr15, [lr, #-56] @ 0xffffffc8 │ │ │ │ + stc2 0, cr15, [r2, #-56] @ 0xffffffc8 │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - stc2l 0, cr15, [lr, #600] @ 0x258 │ │ │ │ + ldc2 0, cr15, [r8, #600]! @ 0x258 │ │ │ │ @ instruction: 0xf0964681 │ │ │ │ - strmi pc, [r0], fp, asr #27 │ │ │ │ - stc2l 0, cr15, [r8, #600] @ 0x258 │ │ │ │ + @ instruction: 0x4680fdb5 │ │ │ │ + ldc2 0, cr15, [r2, #600]! @ 0x258 │ │ │ │ strmi r9, [r2], r8, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - stc2 0, cr15, [lr, #600] @ 0x258 │ │ │ │ + ldc2l 0, cr15, [r8, #-600]! @ 0xfffffda8 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r4], -r2, lsl #6 │ │ │ │ - mrrc2 7, 14, pc, ip, cr3 @ │ │ │ │ + stc2l 7, cr15, [r0], #-908 @ 0xfffffc74 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a547b8 │ │ │ │ - stc2 0, cr15, [r2, #600] @ 0x258 │ │ │ │ + stc2l 0, cr15, [ip, #-600]! @ 0xfffffda8 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - mrrc2 7, 14, pc, r0, cr3 @ │ │ │ │ + mrrc2 7, 14, pc, r4, cr3 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7b547b8 │ │ │ │ - ldc2l 0, cr15, [r6, #-600]! @ 0xfffffda8 │ │ │ │ + stc2l 0, cr15, [r0, #-600]! @ 0xfffffda8 │ │ │ │ strmi r6, [r4], -r9, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - mcrr2 7, 14, pc, r4, cr3 @ │ │ │ │ + mcrr2 7, 14, pc, r8, cr3 @ │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a147b8 │ │ │ │ - stc2l 0, cr15, [sl, #-600]! @ 0xfffffda8 │ │ │ │ + ldc2l 0, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - ldc2 7, cr15, [r8], #-908 @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [ip], #-908 @ 0xfffffc74 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe78947b8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @@ -126522,95 +126485,95 @@ │ │ │ │ tstlt sp, r4, lsl #8 │ │ │ │ @ instruction: 0xf01268a2 │ │ │ │ andle r0, r7, r1, lsl #14 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - stc2 0, cr15, [sl], #56 @ 0x38 │ │ │ │ + ldc2 0, cr15, [lr], {14} │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0968ff8 │ │ │ │ - strmi pc, [r3], r1, ror #26 │ │ │ │ - ldc2l 0, cr15, [lr, #-600] @ 0xfffffda8 │ │ │ │ + strmi pc, [r3], fp, asr #26 │ │ │ │ + stc2l 0, cr15, [r8, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf0964682 │ │ │ │ - strmi pc, [r0], r7, lsr #26 │ │ │ │ - stc2 0, cr15, [r4, #-600]! @ 0xfffffda8 │ │ │ │ + pkhbtmi pc, r0, r1, lsl #26 @ │ │ │ │ + stc2 0, cr15, [lr, #-600] @ 0xfffffda8 │ │ │ │ strmi r6, [r1], r1, ror #16 │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #11249 @ 0x2bf1 @ │ │ │ │ + movwcs pc, #11253 @ 0x2bf5 @ │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - strbmi pc, [sl], -fp, ror #23 @ │ │ │ │ + strbmi pc, [sl], -pc, ror #23 @ │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - stmdavs r1!, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - @ instruction: 0x464afbdb │ │ │ │ + @ instruction: 0x464afbdf │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - ldc2 0, cr15, [r4, #-600]! @ 0xfffffda8 │ │ │ │ + ldc2 0, cr15, [lr, #-600] @ 0xfffffda8 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #17 │ │ │ │ - ldc2 7, cr15, [ip], {227} @ 0xe3 │ │ │ │ + stc2 7, cr15, [r0], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - ldc2 7, cr15, [r2], {227} @ 0xe3 │ │ │ │ + ldc2 7, cr15, [r6], {227} @ 0xe3 │ │ │ │ @ instruction: 0x46294652 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ - stc2 7, cr15, [r2], {227} @ 0xe3 │ │ │ │ + stc2 7, cr15, [r6], {227} @ 0xe3 │ │ │ │ stmiavs r1!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - ldc2l 7, cr15, [ip], #-908 @ 0xfffffc74 │ │ │ │ + stc2 7, cr15, [r0], {227} @ 0xe3 │ │ │ │ str r2, [r5, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe2ed0 │ │ │ │ + bl 0xfebe2e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ mvnslt r2, r0, lsl #6 │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ ldcvs 6, cr4, [fp], {22} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [r2], #-1747 @ 0xfffff92d │ │ │ │ ldmib r4, {r1, r2, r3, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi sp, #0, 6 │ │ │ │ andsmi r6, sp, r3, lsr #17 │ │ │ │ @ instruction: 0xf00ed10b │ │ │ │ - ldmdblt r8!, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - stc2 0, cr15, [sl], #600 @ 0x258 │ │ │ │ + ldc2 0, cr15, [r4], {150} @ 0x96 │ │ │ │ and r4, ip, r7, lsl #12 │ │ │ │ @ instruction: 0xf7e36861 │ │ │ │ - @ instruction: 0x4639fb79 │ │ │ │ + @ instruction: 0x4639fb7d │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -126632,55 +126595,55 @@ │ │ │ │ tstmi sl, #0, 4 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0xf00e4660 │ │ │ │ - stmiblt r8, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - ldc2l 0, cr15, [lr], #-600 @ 0xfffffda8 │ │ │ │ + stc2l 0, cr15, [r8], #-600 @ 0xfffffda8 │ │ │ │ @ instruction: 0xf0964680 │ │ │ │ - sxtab16mi pc, r1, fp, ror #24 @ │ │ │ │ - mcrr2 0, 9, pc, r4, cr6 @ │ │ │ │ + strmi pc, [r1], r5, ror #24 │ │ │ │ + stc2 0, cr15, [lr], #-600 @ 0xfffffda8 │ │ │ │ @ instruction: 0xf0964683 │ │ │ │ - stmdavs r9!, {r0, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13954 @ 0x3682 │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0x17c9d9e │ │ │ │ + blx 0x18c9d0a │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x1649daa │ │ │ │ + blx 0x1749d16 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #15177 @ 0x3b49 @ │ │ │ │ + movwcs pc, #15181 @ 0x3b4d @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - strbmi pc, [sl], -r3, asr #22 @ │ │ │ │ + strbmi pc, [sl], -r7, asr #22 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x464147b8 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x1dc9dea │ │ │ │ + blx 0x1ec9d56 │ │ │ │ stmiavs r9!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x1c49df6 │ │ │ │ + blx 0x1d49d62 │ │ │ │ str r2, [lr, r1]! │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #39]! @ 0x27 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -126690,45 +126653,45 @@ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ stmdbvs r3!, {r1, sl, ip, lr, pc} │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0x1747eea │ │ │ │ + blx 0x1447e56 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r3, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - blx 0xfe349e6c │ │ │ │ + blx 0xfe449dd8 │ │ │ │ strmi r6, [r7], -r3, lsr #18 │ │ │ │ rsceq r6, sp, r1, lsr #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdbvs r3!, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr}^ │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdavs r3!, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6469302 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ vrshl.s8 d21, d0, d9 │ │ │ │ - vmov.i32 d20, #851968 @ 0x000d0000 │ │ │ │ + vaddhn.i16 d19, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - mrrc2 0, 10, pc, r8, cr9 @ │ │ │ │ + mcrr2 0, 10, pc, r2, cr9 @ │ │ │ │ strb r2, [r3, r1] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @@ -126740,83 +126703,83 @@ │ │ │ │ tstlt r5, r3, lsl #8 │ │ │ │ ldrbeq r6, [fp, r3, lsr #17] │ │ │ │ andcs sp, r0, r7, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e83f8 │ │ │ │ - stmdblt r8, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdls pc, [ip], -r4 │ │ │ │ - blx 0x1e481f2 │ │ │ │ - b 0x145d7b8 │ │ │ │ + blx 0x18c815e │ │ │ │ + b 0x145d724 │ │ │ │ @ instruction: 0xf1b91228 │ │ │ │ suble r0, r3, r1, lsl #30 │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - @ instruction: 0xf096fa3f │ │ │ │ - movwcs pc, #11113 @ 0x2b69 @ │ │ │ │ + @ instruction: 0xf096fa43 │ │ │ │ + movwcs pc, #11091 @ 0x2b53 @ │ │ │ │ stmdavs r1!, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - @ instruction: 0xf096fa37 │ │ │ │ - @ instruction: 0x463afb95 │ │ │ │ + @ instruction: 0xf096fa3b │ │ │ │ + @ instruction: 0x463afb7f │ │ │ │ strmi r4, [r1], r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - @ instruction: 0xf096fa2b │ │ │ │ - ldrtmi pc, [sl], -r9, lsl #23 @ │ │ │ │ + @ instruction: 0xf096fa2f │ │ │ │ + @ instruction: 0x463afb73 │ │ │ │ strmi r4, [r7], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - blx 0xfe148242 │ │ │ │ + blx 0x1bc81ae │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ - blx 0x1b49f80 │ │ │ │ + blx 0x1c49eec │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - blx 0x18c9f94 │ │ │ │ + blx 0x19c9f00 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0xff4c9fa8 │ │ │ │ + blx 0xff5c9f14 │ │ │ │ stmiavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0xff349fb4 │ │ │ │ + blx 0xff449f20 │ │ │ │ str r2, [r6, r1]! │ │ │ │ @ instruction: 0xf0082302 │ │ │ │ @ instruction: 0xf7e30107 │ │ │ │ - @ instruction: 0xf018f9fb │ │ │ │ + @ instruction: 0xf018f9ff │ │ │ │ andsle r0, r4, r8, lsl #30 │ │ │ │ - blx 0x94829a │ │ │ │ + blx 0x3c8206 │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x463872ff │ │ │ │ - stc2 0, cr15, [r0, #616]! @ 0x268 │ │ │ │ + stc2 0, cr15, [sl, #616] @ 0x268 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09a2210 │ │ │ │ - @ instruction: 0x4642ff7f │ │ │ │ + strbmi pc, [r2], -r9, ror #30 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 0, cr15, [lr, #616]! @ 0x268 │ │ │ │ + stc2l 0, cr15, [r8, #616]! @ 0x268 │ │ │ │ @ instruction: 0xf096e7a3 │ │ │ │ - ldrtmi pc, [r9], -sp, lsl #22 @ │ │ │ │ + @ instruction: 0x4639faf7 │ │ │ │ ldrtmi r4, [r8], -r0, lsl #13 │ │ │ │ - blx 0x4c82e4 │ │ │ │ + @ instruction: 0xf9faf09c │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09a2210 │ │ │ │ - strbmi pc, [r2], -pc, lsl #30 @ │ │ │ │ + @ instruction: 0x4642fef9 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 0, cr15, [ip, #616]! @ 0x268 │ │ │ │ + ldc2l 0, cr15, [r6, #616] @ 0x268 │ │ │ │ svclt 0x0000e791 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ ldrblt fp, [r0, #-851]! @ 0xfffffcad │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -126828,34 +126791,34 @@ │ │ │ │ strle r0, [r2], #-1739 @ 0xfffff935 │ │ │ │ andsmi r6, sl, #6488064 @ 0x630000 │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00ebd70 │ │ │ │ - stmiblt r0, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e30603 │ │ │ │ - stmdbvs r2!, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e368a0 │ │ │ │ - stmdavs r3!, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - blx 0xec83d2 │ │ │ │ + blx 0x94833e │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ addlt r3, r3, r8, asr #1 │ │ │ │ @@ -126868,69 +126831,69 @@ │ │ │ │ @ instruction: 0x06c94311 │ │ │ │ ldrbeq sp, [r3, r1, lsl #8] │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9f6f00e │ │ │ │ + @ instruction: 0xf9eaf00e │ │ │ │ rsble r2, r8, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0xdca84 │ │ │ │ + blcs 0xdc9f0 │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - @ instruction: 0xff34f096 │ │ │ │ + @ instruction: 0xff1ef096 │ │ │ │ @ instruction: 0xf0964681 │ │ │ │ - @ instruction: 0x4682fa77 │ │ │ │ - blx 0x1dc83f4 │ │ │ │ + strmi pc, [r2], r1, ror #20 │ │ │ │ + blx 0x1848360 │ │ │ │ @ instruction: 0xf0964683 │ │ │ │ - @ instruction: 0x4680fa71 │ │ │ │ - blx 0x1c48400 │ │ │ │ + pkhtbmi pc, r0, fp, asr #20 @ │ │ │ │ + blx 0x16c836c │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34658 │ │ │ │ - movwcs pc, #10549 @ 0x2935 @ │ │ │ │ + movwcs pc, #10553 @ 0x2939 @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #10543 @ 0x292f @ │ │ │ │ + movwcs pc, #10547 @ 0x2933 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ smladxls r1, r8, r6, r4 │ │ │ │ - @ instruction: 0xf928f7e3 │ │ │ │ - blx 0xfe248438 │ │ │ │ + @ instruction: 0xf92cf7e3 │ │ │ │ + blx 0x1cc83a4 │ │ │ │ strmi r4, [r7], -sl, asr #12 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ ldrbmi r4, [r1], -r8, lsr #15 │ │ │ │ - bvc 0xfe4c9b10 │ │ │ │ - bcs 0xfe608cfc │ │ │ │ + bvc 0xfe4c9a7c │ │ │ │ + bcs 0xfe608c68 │ │ │ │ @ instruction: 0x4638465a │ │ │ │ - stc2 0, cr15, [r4, #636]! @ 0x27c │ │ │ │ + stc2 0, cr15, [lr, #636] @ 0x27c │ │ │ │ @ instruction: 0xf8da463a │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ movwcs r4, #10160 @ 0x27b0 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0x464af9d1 │ │ │ │ + @ instruction: 0x464af9d5 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - stc2 0, cr15, [sl, #636] @ 0x27c │ │ │ │ + ldc2l 0, cr15, [r4, #-636]! @ 0xfffffd84 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4638463a │ │ │ │ stmdavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0x2001f9b7 │ │ │ │ + @ instruction: 0x2001f9bb │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -126947,127 +126910,127 @@ │ │ │ │ strle r0, [r2], #-1755 @ 0xfffff925 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e8ff8 │ │ │ │ - stmdblt r8, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ submi r6, r0, #232, 16 @ 0xe80000 │ │ │ │ @ instruction: 0xf09617c1 │ │ │ │ - strmi pc, [r3], sp, lsr #29 │ │ │ │ - blx 0x348530 │ │ │ │ + pkhbtmi pc, r3, r7, lsl #29 @ │ │ │ │ + @ instruction: 0xf9f4f096 │ │ │ │ @ instruction: 0xf0964682 │ │ │ │ - strmi pc, [r1], r7, lsl #20 │ │ │ │ - blx 0x1c853c │ │ │ │ + @ instruction: 0x4681f9f1 │ │ │ │ + @ instruction: 0xf9eef096 │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e34622 │ │ │ │ - movwcs pc, #14571 @ 0x38eb @ │ │ │ │ + movwcs pc, #14575 @ 0x38ef @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - ldrbmi pc, [r1], -r5, ror #17 @ │ │ │ │ + ldrbmi pc, [r1], -r9, ror #17 @ │ │ │ │ @ instruction: 0x465a4650 │ │ │ │ @ instruction: 0x465247b8 │ │ │ │ - bvc 0xfe4c9c24 │ │ │ │ - bcs 0xfe608e10 │ │ │ │ + bvc 0xfe4c9b90 │ │ │ │ + bcs 0xfe608d7c │ │ │ │ @ instruction: 0xf8da4640 │ │ │ │ ldrmi r1, [r0, r0]! │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf94cf7e3 │ │ │ │ + @ instruction: 0xf950f7e3 │ │ │ │ @ instruction: 0x4649465a │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - andcs pc, r1, sp, lsr r9 @ │ │ │ │ + andcs pc, r1, r1, asr #18 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xf990f096 │ │ │ │ + @ instruction: 0xf97af096 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 9, cr15, cr6, cr15, {6} │ │ │ │ + cdp2 7, 12, cr15, cr6, cr15, {6} │ │ │ │ andsle r2, r3, sp, lsl #30 │ │ │ │ - @ instruction: 0xf986f096 │ │ │ │ + @ instruction: 0xf970f096 │ │ │ │ @ instruction: 0x4680463a │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr12, cr15, {6} │ │ │ │ + cdp2 7, 11, cr15, cr12, cr15, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09a4620 │ │ │ │ - @ instruction: 0x4622fad5 │ │ │ │ + @ instruction: 0x4622fabf │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x0032f7cf │ │ │ │ + svclt 0x0062f7cf │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09a4620 │ │ │ │ - strtmi pc, [r2], -sp, ror #21 │ │ │ │ + @ instruction: 0x4622fad7 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x0026f7cf │ │ │ │ - ldrlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ + svclt 0x0056f7cf │ │ │ │ + strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc], #-1 @ 0x8c3c0 │ │ │ │ - @ instruction: 0x432308ca │ │ │ │ - strne pc, [r0], #961 @ 0x3c1 │ │ │ │ - movwmi lr, #2496 @ 0x9c0 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0024c03 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11187ec │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - blmi 0x1ca55c │ │ │ │ - movwcs lr, #10688 @ 0x29c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + addvs r6, r3, r2 │ │ │ │ + stmdaeq fp, {r1, r3, r7, sl, fp}^ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + subvs r4, r3, sl, lsl #6 │ │ │ │ + andcs r6, r0, r2, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + @ instruction: 0xf85d0c00 │ │ │ │ + svclt 0x0000fb04 │ │ │ │ vmul.i q8, , d2[2] │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ ldrlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ andvs r4, r2, sl, lsl r3 │ │ │ │ @ instruction: 0xf001084a │ │ │ │ stceq 4, cr0, [fp], {15} │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ - subvs r1, r2, r0, lsl #9 │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ + subvs r5, r2, r1, lsl #8 │ │ │ │ + addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ - movwmi r6, #45252 @ 0xb0c4 │ │ │ │ - blmi 0x1ca5a8 │ │ │ │ - addvs r6, r3, r2, lsl #2 │ │ │ │ + movwmi r6, #45316 @ 0xb104 │ │ │ │ + blmi 0x1ca514 │ │ │ │ + andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ @ instruction: 0xf0042200 │ │ │ │ sbcvs r0, r2, r0, lsl r4 │ │ │ │ tstmi ip, #35328 @ 0x8a00 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ tstmi sl, #4 │ │ │ │ @ instruction: 0xf00308cb │ │ │ │ addvs r0, r2, r0, lsl r3 │ │ │ │ andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1ca5e8 │ │ │ │ + blmi 0x1ca554 │ │ │ │ vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ subvs r5, r3, r1, lsl #2 │ │ │ │ andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ @@ -127076,53 +127039,53 @@ │ │ │ │ tstmi ip, #35328 @ 0x8a00 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ tstmi sl, #4 │ │ │ │ @ instruction: 0xf00308cb │ │ │ │ addvs r0, r2, r0, lsl r3 │ │ │ │ andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1ca62c │ │ │ │ + blmi 0x1ca598 │ │ │ │ vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ subvs r1, r3, r0, lsl #3 │ │ │ │ andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf003020f │ │ │ │ - ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - strcs r4, [r0], #-787 @ 0xfffffced │ │ │ │ - sbcvs r0, r4, sl, lsl #25 │ │ │ │ - strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - streq pc, [r2], #-452 @ 0xfffffe3c │ │ │ │ + stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf0042200 │ │ │ │ + sbcvs r0, r2, r0, lsl r4 │ │ │ │ + tstmi ip, #35328 @ 0x8a00 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vaddw.u8 q11, , d4 │ │ │ │ - vraddhn.i16 d19, , │ │ │ │ - @ instruction: 0x43224103 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + tstmi sl, #4 │ │ │ │ + @ instruction: 0xf00308cb │ │ │ │ + addvs r0, r2, r0, lsl r3 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + smlabtpl r0, r1, r3, pc @ │ │ │ │ + @ instruction: 0xf1c14313 │ │ │ │ + @ instruction: 0xf85d0102 │ │ │ │ + subvs r4, r3, r4, lsl #22 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf001084b │ │ │ │ stceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ vaddl.u8 q11, d17, d2 │ │ │ │ - b 0x1160d44 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - @ instruction: 0xf1c21180 │ │ │ │ - subvs r0, r3, r2, lsl #4 │ │ │ │ + b 0x1160cb0 │ │ │ │ + @ instruction: 0xf1c2030c │ │ │ │ + vsubl.u8 q8, d1, d2 │ │ │ │ + subvs r1, r3, r0, lsl #3 │ │ │ │ andne lr, r3, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf001084b │ │ │ │ stceq 12, cr0, [sl], {15} │ │ │ │ @@ -127132,51 +127095,50 @@ │ │ │ │ stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ subvs r6, r3, r2, lsl #1 │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - smlabtcs r3, r0, r9, lr │ │ │ │ + andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ + andne lr, r3, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-3211] @ 0xfffff375 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ - stmiaeq sl, {r0, r1, r3, r6, fp}^ │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + stceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - b 0x115d208 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf85d0c00 │ │ │ │ - svclt 0x0000fb04 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ @ instruction: 0xf0042200 │ │ │ │ tstvs r2, r0, lsl r4 │ │ │ │ tstmi ip, #35328 @ 0x8a00 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ tstmi sl, #4 │ │ │ │ @ instruction: 0xf00308cb │ │ │ │ addvs r0, r2, r0, lsl r3 │ │ │ │ andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1ca79c │ │ │ │ + blmi 0x1ca704 │ │ │ │ vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ subvs r5, r3, r1, lsl #2 │ │ │ │ andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf001084b │ │ │ │ stceq 12, cr0, [sl], {15} │ │ │ │ @@ -127186,64 +127148,63 @@ │ │ │ │ stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ subvs r6, r3, r2, lsl #1 │ │ │ │ - andvs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - andne lr, r3, #192, 18 @ 0x300000 │ │ │ │ + andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ + smlabtvs r0, r1, r3, pc @ │ │ │ │ + smlabtcs r3, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ strcs fp, [r1], #-1040 @ 0xfffffbf0 │ │ │ │ - orrmi pc, r1, #67108867 @ 0x4000003 │ │ │ │ - stmib r0, {r1, r3, r7, sl, fp}^ │ │ │ │ - blx 0x8dd2a0 │ │ │ │ - @ instruction: 0xf001f304 │ │ │ │ - @ instruction: 0xf0020c0f │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0033103 │ │ │ │ - movwmi r0, #41744 @ 0xa310 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - blmi 0x1ca828 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + vpmax.s8 d15, d4, d17 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstmi sl, #132 @ 0x84 │ │ │ │ + @ instruction: 0xf0030c8b │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x115cc18 │ │ │ │ + @ instruction: 0xf85d030c │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + sbcvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - strcs r4, [r0], #-897 @ 0xfffffc7f │ │ │ │ - stmib r0, {r1, r3, r7, sl, fp}^ │ │ │ │ - stmdaeq fp, {r1, r8, r9, lr}^ │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ + @ instruction: 0xf001084a │ │ │ │ + @ instruction: 0xf002030f │ │ │ │ + ldrlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ + stceq 3, cr4, [fp], {26} │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x115d314 │ │ │ │ - @ instruction: 0xf85d030c │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + b 0x115564c │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + addvs r4, r4, r1, lsl #3 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + blmi 0x1ca7d0 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001b410 │ │ │ │ - vsubl.u8 q8, d1, d15 │ │ │ │ - stceq 4, cr4, [fp], {129} @ 0x81 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - stmdaeq r9, {r7, sl, ip}^ │ │ │ │ + @ instruction: 0xf001084a │ │ │ │ + stceq 12, cr0, [fp], {15} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r4, r4, r1, lsl r3 │ │ │ │ - smlabtcc r0, r0, r9, lr │ │ │ │ - blmi 0x1ca8a8 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + b 0x1164790 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + andvs r4, r3, r1, lsl #5 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ + andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -127253,30 +127214,30 @@ │ │ │ │ andcs pc, r0, r0, asr #7 │ │ │ │ stcvs 1, cr11, [fp, #-672]! @ 0xfffffd60 │ │ │ │ stmibvs lr, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0106c18 │ │ │ │ tstle r1, lr │ │ │ │ strle r0, [ip], #-1777 @ 0xfffff90f │ │ │ │ @ instruction: 0xf10368a3 │ │ │ │ - blcs 0x14f380 │ │ │ │ + blcs 0x14f2e4 │ │ │ │ tstphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 7, cr5, [r2, #-284] @ 0xfffffee4 │ │ │ │ cmnlt r2, r2, lsr #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r2!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bvs 0x92cb44 │ │ │ │ + bvs 0x92caa8 │ │ │ │ movwvs pc, #15106 @ 0x3b02 @ │ │ │ │ fstmiaxle sp!, {d18-d32} @ Deprecated │ │ │ │ @ instruction: 0xf00d4628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ smlalne pc, r0, r5, r8 @ │ │ │ │ smullscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf8d569e0 │ │ │ │ subseq r7, fp, #132 @ 0x84 │ │ │ │ @ instruction: 0xb1214602 │ │ │ │ svceq 0x00e0f010 │ │ │ │ @@ -127287,1443 +127248,1443 @@ │ │ │ │ svceq 0x0002f1bb │ │ │ │ sbchi pc, r9, r0 │ │ │ │ svceq 0x0004f1bb │ │ │ │ @ instruction: 0xf1bbd026 │ │ │ │ svclt 0x00080f01 │ │ │ │ eorle r2, r7, r0, ror #1 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x1c8ccc0 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x1c8cc24 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ae22ee │ │ │ │ - bvs 0x94a878 │ │ │ │ + bvs 0x94a794 │ │ │ │ @ instruction: 0xd1b92a01 │ │ │ │ stmibvs r1!, {r0, r1, r2, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf001fa47 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ stmdbcs r2, {r1, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ svccc 0x0001d1be │ │ │ │ ldmle fp!, {r0, r8, r9, sl, fp, sp} │ │ │ │ stmibvs r2!, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1b62a02 │ │ │ │ ldreq r6, [r2, r2, lsr #18] │ │ │ │ @ instruction: 0xe7a5d5b3 │ │ │ │ svclt 0x000c2802 │ │ │ │ mulcc r2, r8, ip │ │ │ │ - blx 0xffcca796 │ │ │ │ + stc2 7, cr15, [r4], #-840 @ 0xfffffcb8 │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ @ instruction: 0xf0954307 │ │ │ │ - pkhbtmi pc, r2, r7, lsl #30 @ │ │ │ │ - @ instruction: 0xff14f095 │ │ │ │ + strmi pc, [r2], r5, lsl #30 │ │ │ │ + @ instruction: 0xff02f095 │ │ │ │ strmi r6, [r1], -r2, ror #16 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [r8], {207} @ 0xcf │ │ │ │ + mcrr2 7, 12, pc, ip, cr15 @ │ │ │ │ orrsvc pc, r0, r6, asr #12 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldrbmi r9, [r3], r4, lsl #2 │ │ │ │ smladxls r0, r0, r0, lr │ │ │ │ ldrbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d2030f │ │ │ │ - @ instruction: 0xf8d4fbf7 │ │ │ │ + @ instruction: 0xf8d4fc2b │ │ │ │ stmiavs r1!, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0x46524630 │ │ │ │ - ldc2 7, cr15, [sl, #904] @ 0x388 │ │ │ │ + stc2 7, cr15, [r2, #904]! @ 0x388 │ │ │ │ svceq 0x0001f1ba │ │ │ │ suble r4, r6, r2, lsl #12 │ │ │ │ svceq 0x0002f1ba │ │ │ │ @ instruction: 0xf1bad03d │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf09b6819 │ │ │ │ - stmibvs r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1094640 │ │ │ │ @ instruction: 0xf0270901 │ │ │ │ - blx 0x14e850 │ │ │ │ - bvs 0x9890dc │ │ │ │ + blx 0x14e7b4 │ │ │ │ + bvs 0x989040 │ │ │ │ @ instruction: 0xf09a441e │ │ │ │ - blls 0x18aa28 │ │ │ │ + blls 0x18a944 │ │ │ │ ldcle 5, cr4, [ip, #-300]! @ 0xfffffed4 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stmibvs r3!, {r0, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr}^ │ │ │ │ andeq pc, r7, #3 │ │ │ │ @ instruction: 0xf7e29305 │ │ │ │ - blls 0x20beb0 │ │ │ │ - blcs 0xde108 │ │ │ │ - blcs 0x140998 │ │ │ │ - blcs 0xc097c │ │ │ │ - blls 0x1c0e00 │ │ │ │ + blls 0x20be34 │ │ │ │ + blcs 0xde06c │ │ │ │ + blcs 0x1408fc │ │ │ │ + blcs 0xc08e0 │ │ │ │ + blls 0x1c0d64 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff1ef09b │ │ │ │ + @ instruction: 0xff0cf09b │ │ │ │ strbmi r9, [r2], -r0, lsl #14 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xff54a872 │ │ │ │ - blls 0x1c6850 │ │ │ │ + stc2 7, cr15, [r6], {210} @ 0xd2 │ │ │ │ + blls 0x1c67b4 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf80af09c │ │ │ │ - blls 0x1c6844 │ │ │ │ + @ instruction: 0xfff8f09b │ │ │ │ + blls 0x1c67a8 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xffe0f09b │ │ │ │ - blls 0x1c6838 │ │ │ │ + @ instruction: 0xffcef09b │ │ │ │ + blls 0x1c679c │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff92f09b │ │ │ │ - blls 0x1c68d8 │ │ │ │ + @ instruction: 0xff80f09b │ │ │ │ + blls 0x1c683c │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff44f09b │ │ │ │ + @ instruction: 0xff32f09b │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs pc, {r0, r1, r3, r4, r7, r9, sl, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - stc2l 7, cr15, [ip], #1020 @ 0x3fc │ │ │ │ + ldc2l 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ str r2, [ip, -r1] │ │ │ │ - bcs 0x166e00 │ │ │ │ + bcs 0x166d64 │ │ │ │ svcge 0x0015f47f │ │ │ │ andcc lr, r1, r6, lsl #14 │ │ │ │ - blx 0x15ca8ce │ │ │ │ + blx 0xfe2ca832 │ │ │ │ @ instruction: 0xf644e762 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x44ce48 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x44cdac │ │ │ │ @ instruction: 0x46502236 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff54f1ad │ │ │ │ + @ instruction: 0xff42f1ad │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x30ce60 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x30cdc4 │ │ │ │ andls r2, r0, pc, asr r2 │ │ │ │ - @ instruction: 0xff4af1ad │ │ │ │ + @ instruction: 0xff38f1ad │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x14ce74 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x14cdd8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ad22c2 │ │ │ │ - svclt 0x0000ff3f │ │ │ │ - eorseq r9, r3, r0, asr r1 │ │ │ │ - eorseq r9, r3, r8, ror r1 │ │ │ │ - eorseq r9, r3, r4, ror #2 │ │ │ │ + svclt 0x0000ff2d │ │ │ │ + mlaseq r3, r0, r0, r9 │ │ │ │ + ldrhteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r4, lsr #1 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebe3be8 │ │ │ │ + bl 0xfebe3b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ tstmi r9, #0, 6 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ strbeq sp, [fp], r1, lsl #2 │ │ │ │ stmiavs r3!, {r0, r3, sl, ip, lr, pc} │ │ │ │ - blx 0xfeddca70 │ │ │ │ + blx 0xfeddc9d4 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182900 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00d81f0 │ │ │ │ - stmiblt r0, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6464770 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ stmdavs r6!, {r0, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ - mrc2 0, 3, pc, cr10, cr5, {4} │ │ │ │ + mcr2 0, 3, pc, cr8, cr5, {4} @ │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - strbmi pc, [r1], -r3, asr #25 @ │ │ │ │ + strbmi pc, [r1], -fp, asr #25 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff84f099 │ │ │ │ + @ instruction: 0xff72f099 │ │ │ │ @ instruction: 0xf0956864 │ │ │ │ - ldmdavs pc!, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + ldmdavs pc!, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - @ instruction: 0x4639fcb5 │ │ │ │ + @ instruction: 0x4639fcbd │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff76f099 │ │ │ │ + @ instruction: 0xff64f099 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3ca8 │ │ │ │ + bl 0xfebe3c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 1, cr0, cr8, cr8, {7} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r7, r8, fp, ip, lr}^ │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - stc2 0, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ + ldc2l 0, cr15, [r2], #600 @ 0x258 │ │ │ │ @ instruction: 0xf6464a0f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf6436812 │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ ldmdavs r8, {r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - ldc2 0, cr15, [ip, #-600] @ 0xfffffda8 │ │ │ │ + stc2 0, cr15, [sl, #-600] @ 0xfffffda8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r8, r0, lsr #9 │ │ │ │ - addeq r3, r8, sl, ror r4 │ │ │ │ + addeq r3, r8, ip, lsr r5 │ │ │ │ + addeq r3, r8, r6, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3d20 │ │ │ │ + bl 0xfebe3c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550ae8 │ │ │ │ + blmi 0x550a4c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - stc2l 0, cr15, [ip], #600 @ 0x258 │ │ │ │ + ldc2l 0, cr15, [sl], {150} @ 0x96 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, sl, lsr #8 │ │ │ │ + addeq r3, r8, r6, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3d80 │ │ │ │ + bl 0xfebe3ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550b48 │ │ │ │ + blmi 0x550aac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpcs r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - ldc2 0, cr15, [ip], #600 @ 0x258 │ │ │ │ + stc2 0, cr15, [sl], #600 @ 0x258 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, sl, asr #7 │ │ │ │ + addeq r3, r8, r6, ror #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3de0 │ │ │ │ + bl 0xfebe3d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf09c4614 │ │ │ │ - blmi 0x50be14 │ │ │ │ + blmi 0x50bd30 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r0, r6, asr #12 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrmi r9, [sp], #-1025 @ 0xfffffbff │ │ │ │ stmdavs r9, {r1, r3, r4, r7, r8, fp, ip} │ │ │ │ strmi r9, [fp], #-1280 @ 0xfffffb00 │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0966808 │ │ │ │ - andlt pc, r2, r7, lsl #25 │ │ │ │ + andlt pc, r2, r5, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r3, r8, r4, asr r3 │ │ │ │ + strdeq r3, [r8], r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3e48 │ │ │ │ + bl 0xfebe3dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6d0bd0 │ │ │ │ + blmi 0x6d0b34 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ vmax.s8 d20, d3, d13 │ │ │ │ vmla.f d19, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - ldc2 0, cr15, [ip], {150} @ 0x96 │ │ │ │ + stc2 0, cr15, [sl], {150} @ 0x96 │ │ │ │ @ instruction: 0xf6464b10 │ │ │ │ vsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmibne sl, {r0, r2, r3, r4, sl, lr}^ │ │ │ │ strls r6, [r0, #-2057] @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf643440b │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - mcrr2 0, 9, pc, sl, cr6 @ │ │ │ │ + ldc2 0, cr15, [r8], #-600 @ 0xfffffda8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - strdeq r3, [r8], sl │ │ │ │ - ldrdeq r3, [r8], sl │ │ │ │ + umulleq r3, r8, r6, r3 │ │ │ │ + addeq r3, r8, r6, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3ec4 │ │ │ │ + bl 0xfebe3e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf0954604 │ │ │ │ - @ instruction: 0x4605fcd7 │ │ │ │ - ldc2l 0, cr15, [r4], {149} @ 0x95 │ │ │ │ + strmi pc, [r5], -r5, asr #25 │ │ │ │ + stc2l 0, cr15, [r2], {149} @ 0x95 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf09b4628 │ │ │ │ - ldrtmi pc, [r2], -r9, ror #21 @ │ │ │ │ + @ instruction: 0x4632fad7 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf82cf09f │ │ │ │ + @ instruction: 0xf81af09f │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vrshr.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [fp], #-661 @ 0xfffffd6b │ │ │ │ @ instruction: 0xf643681b │ │ │ │ vsra.s64 d17, d4, #64 │ │ │ │ stmiapl r3, {r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - stc2 0, cr15, [sl], {150} @ 0x96 │ │ │ │ + blx 0xffec8ede │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r3, r8, r6, asr r2 │ │ │ │ + strdeq r3, [r8], r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3f40 │ │ │ │ + bl 0xfebe3ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fd01 │ │ │ │ + @ instruction: 0xf646fcef │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c59c │ │ │ │ + blls 0x38c4b8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmvn.i32 d18, #851968 @ 0x000d0000 │ │ │ │ + vaddhn.i16 d17, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [r8, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [r6, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3fa4 │ │ │ │ + bl 0xfebe3f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fccf │ │ │ │ + @ instruction: 0xf646fcbd │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c538 │ │ │ │ + blls 0x38c454 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c02495 │ │ │ │ + vaddhn.i16 d18, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r6], #672 @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [r4], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4008 │ │ │ │ + bl 0xfebe3f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fc9d │ │ │ │ + @ instruction: 0xf646fc8b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c4d4 │ │ │ │ + blls 0x38c3f0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d18, d16, d1[7] │ │ │ │ + vmov.i32 q9, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [r4], {168} @ 0xa8 │ │ │ │ + ldc2 0, cr15, [r2], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe406c │ │ │ │ + bl 0xfebe3fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fc6b │ │ │ │ + @ instruction: 0xf646fc59 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c470 │ │ │ │ + blls 0x38c38c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d19, d0, d1[1] │ │ │ │ + @ instruction: 0xf2c024b1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [r2], {168} @ 0xa8 │ │ │ │ + stc2 0, cr15, [r0], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe40d0 │ │ │ │ + bl 0xfebe4034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fc39 │ │ │ │ + @ instruction: 0xf646fc27 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c40c │ │ │ │ + blls 0x38c328 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c0349d │ │ │ │ + vaddhn.i16 d19, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [r0], #-672 @ 0xfffffd60 │ │ │ │ + mcrr2 0, 10, pc, lr, cr8 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4134 │ │ │ │ + bl 0xfebe4098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fc07 │ │ │ │ + @ instruction: 0xf646fbf5 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c3a8 │ │ │ │ + blls 0x38c2c4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c034f5 │ │ │ │ + vmls.i d19, d0, d1[4] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [lr], #-672 @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [ip], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4198 │ │ │ │ + bl 0xfebe40fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fbd5 │ │ │ │ + @ instruction: 0xf646fbc3 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c344 │ │ │ │ + blls 0x38c260 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d20, d0, d1[3] │ │ │ │ + @ instruction: 0xf2c034b9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfffc9282 │ │ │ │ + blx 0xffb491e6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe41fc │ │ │ │ + bl 0xfebe4160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fba3 │ │ │ │ + @ instruction: 0xf646fb91 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c2e0 │ │ │ │ + blls 0x38c1fc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d20, q8, │ │ │ │ + vmov.i32 d20, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff3492e6 │ │ │ │ + blx 0xfeec924a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4260 │ │ │ │ + bl 0xfebe41c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fb71 │ │ │ │ + @ instruction: 0xf646fb5f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c27c │ │ │ │ + blls 0x38c198 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c044fd │ │ │ │ + vmls.i d20, d0, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe6c934a │ │ │ │ + blx 0xfe2492ae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe42c4 │ │ │ │ + bl 0xfebe4228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fb3f │ │ │ │ + @ instruction: 0xf646fb2d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c218 │ │ │ │ + blls 0x38c134 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmov.i32 , #327680 @ 0x00050000 │ │ │ │ + vmls.i d20, d16, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1a493ae │ │ │ │ + blx 0x15c9312 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4328 │ │ │ │ + bl 0xfebe428c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fb0d │ │ │ │ + @ instruction: 0xf646fafb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c1b4 │ │ │ │ + blls 0x38c0d0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d21, q8, │ │ │ │ + vmov.i32 d21, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xdc9412 │ │ │ │ + blx 0x949376 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe438c │ │ │ │ + bl 0xfebe42f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fadb │ │ │ │ + @ instruction: 0xf646fac9 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c150 │ │ │ │ + blls 0x38c06c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d22, q0, │ │ │ │ + vmvn.i32 , #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x149476 │ │ │ │ + blx 0xffcc93d8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe43f0 │ │ │ │ + bl 0xfebe4354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646faa9 │ │ │ │ + @ instruction: 0xf646fa97 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c0ec │ │ │ │ + blls 0x38c008 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmov.i32 q11, #851968 @ 0x000d0000 │ │ │ │ + vmls.i d21, d16, d1[2] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff4c94d8 │ │ │ │ + blx 0xff04943c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4454 │ │ │ │ + bl 0xfebe43b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fa77 │ │ │ │ + @ instruction: 0xf646fa65 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c088 │ │ │ │ + blls 0x38bfa4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c064b5 │ │ │ │ + vaddhn.i16 d22, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe84953c │ │ │ │ + blx 0xfe3c94a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe44b8 │ │ │ │ + bl 0xfebe441c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fa45 │ │ │ │ + @ instruction: 0xf646fa33 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c024 │ │ │ │ + blls 0x38bf40 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d23, q0, │ │ │ │ + vmvn.i32 q11, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1bc95a0 │ │ │ │ + blx 0x1749504 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe451c │ │ │ │ + bl 0xfebe4480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fa13 │ │ │ │ + @ instruction: 0xf646fa01 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bfc0 │ │ │ │ + blls 0x38bedc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d23, d0, d1[5] │ │ │ │ + @ instruction: 0xf2c064d1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xf49604 │ │ │ │ + blx 0xac9568 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4580 │ │ │ │ + bl 0xfebe44e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f9e1 │ │ │ │ + @ instruction: 0xf646f9cf │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bf5c │ │ │ │ + blls 0x38be78 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c074bd │ │ │ │ + vaddhn.i16 d23, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x2c9668 │ │ │ │ + @ instruction: 0xf9f6f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe45e4 │ │ │ │ + bl 0xfebe4548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f9af │ │ │ │ + @ instruction: 0xf646f99d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bef8 │ │ │ │ + blls 0x38be14 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 d16, #327680 @ 0x00050000 │ │ │ │ + vshl.s8 d25, d2, d8 │ │ │ │ + vaddhn.i16 d23, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9d6f0a8 │ │ │ │ + @ instruction: 0xf9c4f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4648 │ │ │ │ + bl 0xfebe45ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f97d │ │ │ │ + @ instruction: 0xf646f96b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38be94 │ │ │ │ + blls 0x38bdb0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf6489402 │ │ │ │ - vmls.i d16, d0, d1[7] │ │ │ │ + vshl.s8 d25, d2, d8 │ │ │ │ + @ instruction: 0xf2c074d9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9a4f0a8 │ │ │ │ + @ instruction: 0xf992f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe46ac │ │ │ │ + bl 0xfebe4610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f94b │ │ │ │ + @ instruction: 0xf646f939 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38be30 │ │ │ │ + blls 0x38bd4c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d16, d16, d1[1] │ │ │ │ + vmvn.i32 d16, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf972f0a8 │ │ │ │ + @ instruction: 0xf960f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4710 │ │ │ │ + bl 0xfebe4674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f919 │ │ │ │ + @ instruction: 0xf646f907 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bdcc │ │ │ │ + blls 0x38bce8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 d17, #851968 @ 0x000d0000 │ │ │ │ + vaddhn.i16 d16, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf940f0a8 │ │ │ │ + @ instruction: 0xf92ef0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4774 │ │ │ │ + bl 0xfebe46d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f8e7 │ │ │ │ + @ instruction: 0xf646f8d5 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bd68 │ │ │ │ + blls 0x38bc84 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 , #327680 @ 0x00050000 │ │ │ │ + vmls.i d16, d16, d1[4] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf90ef0a8 │ │ │ │ + @ instruction: 0xf8fcf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe47d8 │ │ │ │ + bl 0xfebe473c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f8b5 │ │ │ │ + @ instruction: 0xf646f8a3 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bd04 │ │ │ │ + blls 0x38bc20 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d17, d16, d1[3] │ │ │ │ + vmvn.i32 d17, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8dcf0a8 │ │ │ │ + @ instruction: 0xf8caf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe483c │ │ │ │ + bl 0xfebe47a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f883 │ │ │ │ + @ instruction: 0xf646f871 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bca0 │ │ │ │ + blls 0x38bbbc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d18, q0, │ │ │ │ + @ instruction: 0xf2c01491 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8aaf0a8 │ │ │ │ + @ instruction: 0xf898f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe48a0 │ │ │ │ + bl 0xfebe4804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f851 │ │ │ │ + @ instruction: 0xf646f83f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bc3c │ │ │ │ + blls 0x38bb58 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 q9, #851968 @ 0x000d0000 │ │ │ │ + vmls.i d17, d16, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf878f0a8 │ │ │ │ + @ instruction: 0xf866f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4904 │ │ │ │ + bl 0xfebe4868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f81f │ │ │ │ + @ instruction: 0xf646f80d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bbd8 │ │ │ │ + blls 0x38baf4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c024d5 │ │ │ │ + vmls.i d18, d0, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf846f0a8 │ │ │ │ + @ instruction: 0xf834f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4968 │ │ │ │ + bl 0xfebe48cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646ffed │ │ │ │ + @ instruction: 0xf646ffdb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bb74 │ │ │ │ + blls 0x38ba90 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d19, q0, │ │ │ │ + @ instruction: 0xf2c02499 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf814f0a8 │ │ │ │ + @ instruction: 0xf802f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe49cc │ │ │ │ + bl 0xfebe4930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646ffbb │ │ │ │ + @ instruction: 0xf646ffa9 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bb10 │ │ │ │ + blls 0x38ba2c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d19, q8, │ │ │ │ + @ instruction: 0xf2c024f1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xffe2f0a7 │ │ │ │ + @ instruction: 0xffd0f0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4a30 │ │ │ │ + bl 0xfebe4994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646ff89 │ │ │ │ + @ instruction: 0xf646ff77 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38baac │ │ │ │ + blls 0x38b9c8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c034dd │ │ │ │ + vmls.i d19, d0, d1[2] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xffb0f0a7 │ │ │ │ + @ instruction: 0xff9ef0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4a94 │ │ │ │ + bl 0xfebe49f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646ff57 │ │ │ │ + @ instruction: 0xf646ff45 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ba48 │ │ │ │ + blls 0x38b964 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 d20, #327680 @ 0x00050000 │ │ │ │ + vaddhn.i16 d19, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff7ef0a7 │ │ │ │ + @ instruction: 0xff6cf0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4af8 │ │ │ │ + bl 0xfebe4a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646ff25 │ │ │ │ + @ instruction: 0xf646ff13 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38b9e4 │ │ │ │ + blls 0x38b900 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d20, q8, │ │ │ │ + @ instruction: 0xf2c034f9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff4cf0a7 │ │ │ │ + @ instruction: 0xff3af0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4b5c │ │ │ │ + bl 0xfebe4ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fef3 │ │ │ │ + @ instruction: 0xf646fee1 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d980 │ │ │ │ + blls 0x38d89c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d20, d16, d1[5] │ │ │ │ + vmov.i32 q10, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff1af0a7 │ │ │ │ + @ instruction: 0xff08f0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4bc0 │ │ │ │ + bl 0xfebe4b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fec1 │ │ │ │ + @ instruction: 0xf646feaf │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d91c │ │ │ │ + blls 0x38d838 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 d21, #851968 @ 0x000d0000 │ │ │ │ + vaddhn.i16 d20, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 14, cr15, cr8, cr7, {5} │ │ │ │ + cdp2 0, 13, cr15, cr6, cr7, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4c24 │ │ │ │ + bl 0xfebe4b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fe8f │ │ │ │ + @ instruction: 0xf646fe7d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d8b8 │ │ │ │ + blls 0x38d7d4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c05495 │ │ │ │ + vaddhn.i16 d21, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 11, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 0, 10, cr15, cr4, cr7, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4c88 │ │ │ │ + bl 0xfebe4bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fe5d │ │ │ │ + @ instruction: 0xf646fe4b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d854 │ │ │ │ + blls 0x38d770 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d21, d16, d1[7] │ │ │ │ + vmov.i32 , #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 8, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr7, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4cec │ │ │ │ + bl 0xfebe4c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fe2b │ │ │ │ + @ instruction: 0xf646fe19 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d7f0 │ │ │ │ + blls 0x38d70c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d22, d0, d1[1] │ │ │ │ + @ instruction: 0xf2c054b1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 5, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 0, 4, cr15, cr0, cr7, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4d50 │ │ │ │ + bl 0xfebe4cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fdf9 │ │ │ │ + @ instruction: 0xf646fde7 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d78c │ │ │ │ + blls 0x38d6a8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c0649d │ │ │ │ + vaddhn.i16 d22, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 2, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 0, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4db4 │ │ │ │ + bl 0xfebe4d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fdc7 │ │ │ │ + @ instruction: 0xf646fdb5 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d728 │ │ │ │ + blls 0x38d644 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c064f5 │ │ │ │ + vmls.i d22, d0, d1[4] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [lr, #668]! @ 0x29c │ │ │ │ + ldc2l 0, cr15, [ip, #668] @ 0x29c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4e18 │ │ │ │ + bl 0xfebe4d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fd95 │ │ │ │ + @ instruction: 0xf646fd83 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d6c4 │ │ │ │ + blls 0x38d5e0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d23, d0, d1[3] │ │ │ │ + @ instruction: 0xf2c064b9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [ip, #668]! @ 0x29c │ │ │ │ + stc2 0, cr15, [sl, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4e7c │ │ │ │ + bl 0xfebe4de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fd63 │ │ │ │ + @ instruction: 0xf646fd51 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d660 │ │ │ │ + blls 0x38d57c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d23, q8, │ │ │ │ + vmov.i32 d23, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [sl, #668] @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r8, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4ee0 │ │ │ │ + bl 0xfebe4e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fd31 │ │ │ │ + @ instruction: 0xf646fd1f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d5fc │ │ │ │ + blls 0x38d518 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c074fd │ │ │ │ + vmls.i d23, d0, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r8, #-668] @ 0xfffffd64 │ │ │ │ + stc2l 0, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4f44 │ │ │ │ + bl 0xfebe4ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fcff │ │ │ │ + @ instruction: 0xf646fced │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d598 │ │ │ │ + blls 0x38d4b4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - vshl.s8 d25, d2, d9 │ │ │ │ - vmov.i32 q8, #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf6489402 │ │ │ │ + vmls.i d23, d16, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [r6, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4fa8 │ │ │ │ + bl 0xfebe4f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fccd │ │ │ │ + @ instruction: 0xf646fcbb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d534 │ │ │ │ + blls 0x38d450 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d16, q8, │ │ │ │ + vmov.i32 d16, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r4], #668 @ 0x29c │ │ │ │ + stc2l 0, cr15, [r2], #668 @ 0x29c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe500c │ │ │ │ + bl 0xfebe4f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fc9b │ │ │ │ + @ instruction: 0xf646fc89 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d4d0 │ │ │ │ + blls 0x38d3ec │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d17, q0, │ │ │ │ + vmvn.i32 q8, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ + ldc2 0, cr15, [r0], #668 @ 0x29c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -128731,29 +128692,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - stc2l 0, cr15, [r0], #-592 @ 0xfffffdb0 │ │ │ │ + mcrr2 0, 9, pc, lr, cr4 @ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 , , │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x310f7c │ │ │ │ + vmla.f32 , , │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x310ee0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-112 @ 0xffffff90 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2 0, cr15, [r4], {167} @ 0xa7 │ │ │ │ + ldc2l 0, cr15, [r2], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128762,29 +128723,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - stc2 0, cr15, [r2], #-592 @ 0xfffffdb0 │ │ │ │ + ldc2 0, cr15, [r0], {148} @ 0x94 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 d31, d9, d31 │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x310ff8 │ │ │ │ + vmla.f32 d31, d9, d13 │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x310f5c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-128 @ 0xffffff80 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - mcrr2 0, 10, pc, r6, cr7 @ │ │ │ │ + ldc2 0, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128793,29 +128754,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xff9ca1de │ │ │ │ + blx 0xff54a142 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vfma.f32 , , │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x311074 │ │ │ │ + vfma.f32 , , │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x310fd8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-144 @ 0xffffff70 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ + blx 0xffe4a1c6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128824,29 +128785,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xfea4a25a │ │ │ │ + blx 0xfe5ca1be │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vfma.f32 d31, d25, d19 │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x3110f0 │ │ │ │ + @ instruction: 0xf249fca1 │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x311054 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-160 @ 0xffffff60 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xff34a2de │ │ │ │ + blx 0xfeeca242 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128855,29 +128816,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x1aca2d6 │ │ │ │ + blx 0x164a23a │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vfma.f32 , , │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x31116c │ │ │ │ + sha1c.32 , , │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x3110d0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-176 @ 0xffffff50 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfe3ca35a │ │ │ │ + blx 0x1f4a2be │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128886,29 +128847,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xb4a352 │ │ │ │ + blx 0x6ca2b6 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vfma.f32 d31, d9, d23 │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x3111e8 │ │ │ │ + @ instruction: 0xf249fc25 │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x31114c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-192 @ 0xffffff40 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x144a3d6 │ │ │ │ + blx 0xfca33a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128917,29 +128878,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xffbca3cc │ │ │ │ + blx 0xff74a330 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpadd.i8 , , │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x311264 │ │ │ │ + vqdmulh.s , , │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x3111c8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-208 @ 0xffffff30 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x4ca452 │ │ │ │ + blx 0x4a3b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128948,29 +128909,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xfec4a448 │ │ │ │ + blx 0xfe7ca3ac │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpadd.i8 d31, d25, d27 │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x3112e0 │ │ │ │ + vqdmulh.s d31, d25, d25 │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x311244 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-224 @ 0xffffff20 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xff54a4cc │ │ │ │ + blx 0xff0ca430 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128979,29 +128940,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x1cca4c4 │ │ │ │ + blx 0x184a428 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpadd.i8 , , │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x31135c │ │ │ │ + vqdmulh.s , , │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x3112c0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-240 @ 0xffffff10 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfe5ca548 │ │ │ │ + blx 0xfe14a4ac │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129010,29 +128971,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xd4a540 │ │ │ │ + blx 0x8ca4a4 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpadd.i8 d31, d9, d31 │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x3113d8 │ │ │ │ + vqdmulh.s d31, d9, d29 │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x31133c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x164a5c4 │ │ │ │ + blx 0x11ca528 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129041,29 +129002,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf9f4f094 │ │ │ │ + @ instruction: 0xf9e2f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vqdmulh.s d31, d9, d1 │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x311454 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x3113b8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-272 @ 0xfffffef0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x6ca640 │ │ │ │ + blx 0x24a5a4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129072,29 +129033,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf9b6f094 │ │ │ │ + @ instruction: 0xf9a4f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x3114d0 │ │ │ │ + vpmin.s8 d31, d25, d17 │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x311434 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-288 @ 0xfffffee0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9daf0a7 │ │ │ │ + @ instruction: 0xf9c8f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129103,31 +129064,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf978f094 │ │ │ │ + @ instruction: 0xf966f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpmax.s8 d31, d25, d5 │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x31154c │ │ │ │ + vpmin.s8 , , │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x3114b0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-304 @ 0xfffffed0 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - @ instruction: 0xf998f0a7 │ │ │ │ + @ instruction: 0xf986f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129136,31 +129097,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf936f094 │ │ │ │ + @ instruction: 0xf924f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x3115d0 │ │ │ │ + vpmin.s8 d31, d9, d17 │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x311534 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-320 @ 0xfffffec0 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - @ instruction: 0xf956f0a7 │ │ │ │ + @ instruction: 0xf944f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129169,30 +129130,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8f4f094 │ │ │ │ + @ instruction: 0xf8e2f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpmax.s8 d31, d9, d1 │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x311654 │ │ │ │ + vmla.i8 , , │ │ │ │ + vmull.s8 , d16, d12 │ │ │ │ + blls 0x3115b8 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - @ instruction: 0xf916f0a7 │ │ │ │ + @ instruction: 0xf904f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129201,30 +129162,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8b4f094 │ │ │ │ + @ instruction: 0xf8a2f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.i8 , , │ │ │ │ - vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ - blls 0x3116d4 │ │ │ │ + vmla.i8 d31, d25, d31 │ │ │ │ + @ instruction: 0xf2c01c9c │ │ │ │ + blls 0x311638 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - @ instruction: 0xf8d6f0a7 │ │ │ │ + @ instruction: 0xf8c4f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129233,30 +129194,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf874f094 │ │ │ │ + @ instruction: 0xf862f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.i8 d31, d25, d1 │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x311754 │ │ │ │ + vmla.i8 , , │ │ │ │ + vmull.s8 , d16, d12 │ │ │ │ + blls 0x3116b8 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - @ instruction: 0xf896f0a7 │ │ │ │ + @ instruction: 0xf884f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129265,30 +129226,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf834f094 │ │ │ │ + @ instruction: 0xf822f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.i8 , , │ │ │ │ - vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ - blls 0x3117d4 │ │ │ │ + vmla.i8 d31, d9, d31 │ │ │ │ + @ instruction: 0xf2c01c9c │ │ │ │ + blls 0x311738 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - @ instruction: 0xf856f0a7 │ │ │ │ + @ instruction: 0xf844f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129297,30 +129258,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xfff4f093 │ │ │ │ + @ instruction: 0xffe2f093 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.i8 d31, d9, d1 │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x311854 │ │ │ │ + vadd.i8 , , │ │ │ │ + vmull.s8 , d16, d12 │ │ │ │ + blls 0x3117b8 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - @ instruction: 0xf816f0a7 │ │ │ │ + @ instruction: 0xf804f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129329,30 +129290,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xffb4f093 │ │ │ │ + @ instruction: 0xffa2f093 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.i8 , , │ │ │ │ - vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ - blls 0x3118d4 │ │ │ │ + vadd.i8 d31, d25, d31 │ │ │ │ + @ instruction: 0xf2c01c9c │ │ │ │ + blls 0x311838 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - @ instruction: 0xffd6f0a6 │ │ │ │ + @ instruction: 0xffc4f0a6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129361,31 +129322,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xff74f093 │ │ │ │ + @ instruction: 0xff62f093 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.i8 d31, d25, d1 │ │ │ │ - vmov.i32 d17, #3327 @ 0x00000cff │ │ │ │ - blls 0x311954 │ │ │ │ + vadd.i8 , , │ │ │ │ + vmov.i32 q8, #3327 @ 0x00000cff │ │ │ │ + blls 0x3118b8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-336 @ 0xfffffeb0 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - @ instruction: 0xff94f0a6 │ │ │ │ + @ instruction: 0xff82f0a6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129394,30 +129355,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xff32f093 │ │ │ │ + @ instruction: 0xff20f093 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vtst.8 d31, d9, d31 │ │ │ │ - vqdmulh.s d18, d0, d0[7] │ │ │ │ - blls 0x3119d8 │ │ │ │ + vadd.i8 d31, d9, d29 │ │ │ │ + vmull.s8 , d16, d28 │ │ │ │ + blls 0x31193c │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - @ instruction: 0xff54f0a6 │ │ │ │ + @ instruction: 0xff42f0a6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129426,30 +129387,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 7, pc, cr2, cr3, {4} │ │ │ │ + mcr2 0, 7, pc, cr0, cr3, {4} @ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vqdmulh.s d18, d0, d0[7] │ │ │ │ - blls 0x311a58 │ │ │ │ + vmax.f32 , , │ │ │ │ + vmull.s8 , d16, d28 │ │ │ │ + blls 0x3119bc │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2276 @ 0xfffff71c │ │ │ │ - @ instruction: 0xff14f0a6 │ │ │ │ + @ instruction: 0xff02f0a6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129458,30 +129419,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 5, pc, cr2, cr3, {4} │ │ │ │ + mcr2 0, 5, pc, cr0, cr3, {4} @ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - vrecps.f32 d31, d25, d31 │ │ │ │ - vqdmulh.s d18, d0, d0[7] │ │ │ │ - blls 0x311ad8 │ │ │ │ + vmax.f32 d31, d25, d29 │ │ │ │ + vmull.s8 , d16, d28 │ │ │ │ + blls 0x311a3c │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - cdp2 0, 13, cr15, cr4, cr6, {5} │ │ │ │ + cdp2 0, 12, cr15, cr2, cr6, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129490,30 +129451,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 3, pc, cr2, cr3, {4} │ │ │ │ + mcr2 0, 3, pc, cr0, cr3, {4} @ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vqdmulh.s d18, d0, d0[7] │ │ │ │ - blls 0x311b58 │ │ │ │ + vmax.f32 , , │ │ │ │ + vmull.s8 , d16, d28 │ │ │ │ + blls 0x311abc │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strvs pc, [ip], #1611 @ 0x64b │ │ │ │ + strbpl pc, [ip], #1611 @ 0x64b @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - cdp2 0, 9, cr15, cr4, cr6, {5} │ │ │ │ + cdp2 0, 8, cr15, cr2, cr6, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -129530,78 +129491,78 @@ │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r1], sl, lsl #6 │ │ │ │ @ instruction: 0xb1a7d415 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #21 │ │ │ │ @ instruction: 0xf00bd40d │ │ │ │ - ldmiblt r8, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmiavs r6!, {r0, r2, r5, fp, sp, lr}^ │ │ │ │ - stc2 0, cr15, [r2, #588]! @ 0x24c │ │ │ │ + ldc2 0, cr15, [r0, #588] @ 0x24c │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ eorsle r2, r4, r1, lsl #28 │ │ │ │ tstpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - @ instruction: 0xf093fc6d │ │ │ │ - @ instruction: 0xf646fd97 │ │ │ │ + @ instruction: 0xf093fc75 │ │ │ │ + @ instruction: 0xf646fd85 │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ pkhbtmi r2, r0, r5, lsl #21 │ │ │ │ @ instruction: 0xf0932500 │ │ │ │ - strmi pc, [r6], -pc, lsl #27 │ │ │ │ + @ instruction: 0x4606fd7d │ │ │ │ stmdavs r1!, {r1, r2, r4, sp, lr, pc}^ │ │ │ │ - mrrc2 7, 14, pc, lr, cr0 @ │ │ │ │ + stc2l 7, cr15, [r6], #-896 @ 0xfffffc80 │ │ │ │ stmiavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - mrrc2 7, 14, pc, r8, cr0 @ │ │ │ │ + stc2l 7, cr15, [r0], #-896 @ 0xfffffc80 │ │ │ │ strbmi r9, [fp], -r0, lsl #12 │ │ │ │ @ instruction: 0xf8da4642 │ │ │ │ ldrtmi r1, [r0], -r0 │ │ │ │ @ instruction: 0x462a47b8 │ │ │ │ stmiavs r1!, {r0, r8, sl, ip, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - ldc2l 7, cr15, [r6], {224} @ 0xe0 │ │ │ │ + ldc2l 7, cr15, [lr], {224} @ 0xe0 │ │ │ │ movwcs r6, #10529 @ 0x2921 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -sp @ │ │ │ │ movwcs lr, #10159 @ 0x27af │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [r8], #-896 @ 0xfffffc80 │ │ │ │ + mcrr2 7, 14, pc, r0, cr0 @ │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - stc2l 0, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2l 0, cr15, [lr, #-588] @ 0xfffffdb4 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - @ instruction: 0xffdef097 │ │ │ │ + @ instruction: 0xffccf097 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462af9bd │ │ │ │ + strtmi pc, [sl], -fp, lsr #19 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf83cf098 │ │ │ │ + @ instruction: 0xf82af098 │ │ │ │ @ instruction: 0xf093e7b3 │ │ │ │ - strbmi pc, [r9], -fp, asr #26 @ │ │ │ │ + @ instruction: 0x4649fd39 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - mcrr2 0, 9, pc, lr, cr9 @ │ │ │ │ + ldc2 0, cr15, [ip], #-612 @ 0xfffffd9c │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -sp, asr #18 │ │ │ │ + @ instruction: 0x462af93b │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf82af098 │ │ │ │ + @ instruction: 0xf818f098 │ │ │ │ svclt 0x0000e7a1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -129613,77 +129574,77 @@ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #2228224 @ 0x220000 │ │ │ │ ldrle r0, [r4], #-1753 @ 0xfffff927 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [ip], #-2010 @ 0xfffff826 │ │ │ │ - stc2 0, cr15, [r4], {11} │ │ │ │ + ldc2l 0, cr15, [ip], #-44 @ 0xffffffd4 │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldrdhi pc, [ip], -r4 │ │ │ │ - ldc2l 0, cr15, [ip], #588 @ 0x24c │ │ │ │ + stc2l 0, cr15, [sl], #588 @ 0x24c │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf005d031 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0xff24cc22 │ │ │ │ - ldc2l 0, cr15, [r0], #588 @ 0x24c │ │ │ │ + blx 0xff44cb86 │ │ │ │ + ldc2l 0, cr15, [lr], {147} @ 0x93 │ │ │ │ strmi r2, [r0], r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - @ instruction: 0x464afbbd │ │ │ │ + strbmi pc, [sl], -r5, asr #23 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldrhlt r4, [lr, #-120] @ 0xffffff88 │ │ │ │ - stc2l 0, cr15, [r2], #588 @ 0x24c │ │ │ │ + ldc2l 0, cr15, [r0], {147} @ 0x93 │ │ │ │ strmi r6, [r2], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - blx 0xfecccc4e │ │ │ │ + blx 0xfeeccbb2 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - stmdbvs r1!, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -r9 │ │ │ │ movwcs lr, #10162 @ 0x27b2 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe5ccc86 │ │ │ │ + blx 0xfe7ccbea │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - ldc2 0, cr15, [ip], #588 @ 0x24c │ │ │ │ + stc2 0, cr15, [sl], #588 @ 0x24c │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - @ instruction: 0xff3af097 │ │ │ │ + @ instruction: 0xff28f097 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462af919 │ │ │ │ + strtmi pc, [sl], -r7, lsl #18 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xff98f097 │ │ │ │ + @ instruction: 0xff86f097 │ │ │ │ @ instruction: 0xf093e7b6 │ │ │ │ - strbmi pc, [r9], -r7, lsr #25 @ │ │ │ │ + @ instruction: 0x4649fc95 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xfeb4afa6 │ │ │ │ + blx 0xfe6caf0a │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -r9, lsr #17 │ │ │ │ + @ instruction: 0x462af897 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xff86f097 │ │ │ │ + @ instruction: 0xff74f097 │ │ │ │ svclt 0x0000e7a4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @@ -129699,81 +129660,81 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b83f0 │ │ │ │ - @ instruction: 0xb3b8fbd9 │ │ │ │ + @ instruction: 0xb3b8fbd1 │ │ │ │ svclt 0x000c2e00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r8], {147} @ 0x93 │ │ │ │ + ldc2 0, cr15, [r6], #588 @ 0x24c │ │ │ │ andscs r9, r2, #16, 22 @ 0x4000 │ │ │ │ - blx 0x1207d2 │ │ │ │ + blx 0x120736 │ │ │ │ @ instruction: 0xf646f203 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6022395 │ │ │ │ ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ - ldc2l 0, cr15, [r0, #604] @ 0x25c │ │ │ │ + ldc2 0, cr15, [lr, #604]! @ 0x25c │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - blx 0x24cd6a │ │ │ │ + blx 0x44ccce │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - ldrtmi pc, [r9], -r1, lsl #22 @ │ │ │ │ + ldrtmi pc, [r9], -r9, lsl #22 @ │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - blx 0xfffccd7c │ │ │ │ + blx 0x1ccce2 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - @ instruction: 0x4622faf7 │ │ │ │ + @ instruction: 0x4622faff │ │ │ │ @ instruction: 0x46039c11 │ │ │ │ ldrtmi r9, [r1], -r4, lsl #8 │ │ │ │ strtmi r9, [r8], -pc, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strhi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - stc2 0, cr15, [r0, #-664]! @ 0xfffffd68 │ │ │ │ + stc2 0, cr15, [lr, #-664] @ 0xfffffd68 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ stcvs 6, cr4, [r1, #-40] @ 0xffffffd8 │ │ │ │ svceq 0x001b694b │ │ │ │ ldrlt sp, [r0, #-77]! @ 0xffffffb3 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ - b 0x11690ac │ │ │ │ + b 0x1169010 │ │ │ │ ldmibvs r3, {r2, r7, sl} │ │ │ │ @ instruction: 0xd1262b01 │ │ │ │ strmi r6, [r4], fp, lsl #23 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mcrrvs 0, 4, sp, fp, cr0 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ strls sp, [r1], #-44 @ 0xffffffd4 │ │ │ │ strcs r2, [r7], #-262 @ 0xfffffefa │ │ │ │ ldmdavs r3, {r5, r6, r9, sl, lr}^ │ │ │ │ strls r6, [r0, #-2261] @ 0xfffff72b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - bicsvs pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + teqpvs sp, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ andcc lr, r4, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xff5cf7ff │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strls fp, [r1], #-3376 @ 0xfffff2d0 │ │ │ │ vrhadd.s8 d18, d11, d6 │ │ │ │ - vbic.i32 q11, #256 @ 0x00000100 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ ldmdavs r4, {r3, r8, r9}^ │ │ │ │ movwls r9, #12546 @ 0x3102 │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ movwmi lr, #14802 @ 0x39d2 │ │ │ │ strls r6, [r0], #-2386 @ 0xfffff6ae │ │ │ │ @ instruction: 0xff42f7ff │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -129796,45 +129757,45 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r1, lsl #13 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x11cceb8 │ │ │ │ + blx 0x13cce1c │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0x10ccec0 │ │ │ │ + blx 0x12cce24 │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , q3 │ │ │ │ orrslt r2, r0, #0 │ │ │ │ @ instruction: 0xf8d96923 │ │ │ │ - blcs 0xd7094 │ │ │ │ + blcs 0xd6ff8 │ │ │ │ ldcvs 0, cr13, [r3], {68} @ 0x44 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ stmiavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xd12e421a │ │ │ │ @ instruction: 0xf00b4648 │ │ │ │ - strdlt pc, [r8, #169]! @ 0xa9 │ │ │ │ + strdlt pc, [r8, #161]! @ 0xa1 │ │ │ │ @ instruction: 0xf6406923 │ │ │ │ @ instruction: 0xf64072e6 │ │ │ │ - blcs 0xed6d0 │ │ │ │ + blcs 0xed634 │ │ │ │ ldrmi fp, [r1], r8, lsl #30 │ │ │ │ - blx 0xffa4b1d6 │ │ │ │ + blx 0xff5cb13a │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - @ instruction: 0x9702fcf3 │ │ │ │ + strls pc, [r2, -r1, ror #25] │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strtmi r6, [r8], -r3, ror #17 │ │ │ │ strbmi r9, [r3], -r1, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldc2 0, cr15, [r2], {166} @ 0xa6 │ │ │ │ + stc2 0, cr15, [r0], {166} @ 0xa6 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06d383f0 │ │ │ │ andcs sp, r0, sp, asr #11 │ │ │ │ @@ -129857,32 +129818,32 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r4, r1, lsl #13 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4615 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9caf7e0 │ │ │ │ + @ instruction: 0xf9d2f7e0 │ │ │ │ stmdavs r0!, {r1, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf9c6f7e0 │ │ │ │ + @ instruction: 0xf9cef7e0 │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ biclt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andne lr, r1, #212, 18 @ 0x350000 │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r2], sl, lsl #6 │ │ │ │ @ instruction: 0xb1add416 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #22 │ │ │ │ strbmi sp, [r8], -lr, lsl #8 │ │ │ │ - blx 0x1f4b09c │ │ │ │ + blx 0x1d4b000 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r4, r0 │ │ │ │ @@ -129890,38 +129851,38 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ movwcc r6, #10274 @ 0x2822 │ │ │ │ @ instruction: 0xf1c3d42f │ │ │ │ stmdbcs r1, {r5, r8} │ │ │ │ - blx 0x94655c │ │ │ │ + blx 0x9464c0 │ │ │ │ @ instruction: 0xf009f903 │ │ │ │ teqlt r3, #49152 @ 0xc000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - bvc 0xff5cc9c0 │ │ │ │ + bvc 0xff5cc924 │ │ │ │ andsmi r4, r0, r8, asr #1 │ │ │ │ @ instruction: 0xf7e06020 │ │ │ │ - stmiavs r2!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r1, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bcs 0xe08e4 │ │ │ │ + bcs 0xe0848 │ │ │ │ ldrmi fp, [sl], r8, lsl #30 │ │ │ │ - blx 0xfcb32a │ │ │ │ + blx 0xb4b28e │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ pkhtbmi r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - ldrtmi pc, [r0], -r9, asr #24 @ │ │ │ │ + @ instruction: 0x4630fc37 │ │ │ │ @ instruction: 0x46224653 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0a68800 │ │ │ │ - andcs pc, r1, fp, ror #22 │ │ │ │ + andcs pc, r1, r9, asr fp @ │ │ │ │ @ instruction: 0xf781e7b6 │ │ │ │ - svclt 0x0000f88b │ │ │ │ + svclt 0x0000f8d9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #26 │ │ │ │ @ instruction: 0xf414699c │ │ │ │ andsle r0, r1, r0, ror r4 │ │ │ │ @@ -129935,60 +129896,60 @@ │ │ │ │ stmiavs lr!, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, r8, r1, lsl #28 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b8ff0 │ │ │ │ - stmdacs r0, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf093d051 │ │ │ │ - @ instruction: 0xf646faf5 │ │ │ │ + @ instruction: 0xf646fae3 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ svclt 0x0070ee1d │ │ │ │ strvc pc, [r8, sl, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - @ instruction: 0xf093fbfb │ │ │ │ - strmi pc, [r0], pc, lsr #21 │ │ │ │ - blx 0x1ecb3e0 │ │ │ │ + @ instruction: 0xf093fbe9 │ │ │ │ + pkhbtmi pc, r0, sp, lsl #21 @ │ │ │ │ + blx 0x1a4b344 │ │ │ │ @ instruction: 0xf0934682 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r2], -r3, lsl #6 │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - @ instruction: 0xf990f7e0 │ │ │ │ + @ instruction: 0xf998f7e0 │ │ │ │ @ instruction: 0x46394b19 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldmdavs r8!, {r8, r9, ip, pc} │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0xf0944452 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - blmi 0x4cd7c0 │ │ │ │ + blmi 0x4cd744 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1171ec │ │ │ │ + bl 0x117150 │ │ │ │ movwls r0, #777 @ 0x309 │ │ │ │ - bl 0x1292c8 │ │ │ │ + bl 0x12922c │ │ │ │ strmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - stmdavs r9!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7e04632 │ │ │ │ - mulcs r1, sp, r9 │ │ │ │ + andcs pc, r1, r5, lsr #19 │ │ │ │ svclt 0x0000e79f │ │ │ │ - addeq r0, r8, ip, lsr #27 │ │ │ │ - addeq r0, r8, r2, lsl #27 │ │ │ │ + addeq r0, r8, r8, asr #28 │ │ │ │ + addeq r0, r8, lr, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130004,103 +129965,103 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf976f00b │ │ │ │ + @ instruction: 0xf96ef00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ @ instruction: 0xf646e7f2 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640fa65 │ │ │ │ + @ instruction: 0xf640fa53 │ │ │ │ ldrdls r7, [r2], -r4 │ │ │ │ @ instruction: 0xf0976839 │ │ │ │ - @ instruction: 0xf093fb75 │ │ │ │ - ldmdavs r9!, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093fb63 │ │ │ │ + ldmdavs r9!, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf0996270 │ │ │ │ - ldrtmi pc, [r3], -r5, ror #21 @ │ │ │ │ + @ instruction: 0x4633fad3 │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ vmax.s8 q10, q4, q0 │ │ │ │ vqdmlsl.s , d0, d0[4] │ │ │ │ @ instruction: 0xf0980794 │ │ │ │ - @ instruction: 0xf093fdb9 │ │ │ │ - strmi pc, [r2], r3, ror #19 │ │ │ │ - @ instruction: 0xf9e0f093 │ │ │ │ + @ instruction: 0xf093fda7 │ │ │ │ + pkhtbmi pc, r2, r1, asr #19 @ │ │ │ │ + @ instruction: 0xf9cef093 │ │ │ │ @ instruction: 0xf0934681 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04683 │ │ │ │ - ldrtmi pc, [r2], -fp, lsr #17 @ │ │ │ │ + @ instruction: 0x4632f8b3 │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e04648 │ │ │ │ - ldrbmi pc, [r9], -r5, lsr #17 @ │ │ │ │ + ldrbmi pc, [r9], -sp, lsr #17 @ │ │ │ │ @ instruction: 0xf0994650 │ │ │ │ - blmi 0xe8d640 │ │ │ │ + blmi 0xe8d55c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r9, ip, pc}^ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x461a6838 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04650 │ │ │ │ - @ instruction: 0x4659f913 │ │ │ │ + @ instruction: 0x4659f91b │ │ │ │ andscs r4, r0, #88, 12 @ 0x5800000 │ │ │ │ - mrc2 0, 0, pc, cr8, cr7, {4} │ │ │ │ - bls 0x161fcc │ │ │ │ + mcr2 0, 0, pc, cr6, cr7, {4} @ │ │ │ │ + bls 0x161f30 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x125680 │ │ │ │ + bl 0x1255e4 │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x136348 │ │ │ │ + bl 0x1362ac │ │ │ │ strtmi r0, [r2], #-779 @ 0xfffffcf5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8f4f094 │ │ │ │ + @ instruction: 0xf8e2f094 │ │ │ │ stmdavs r9!, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwcs r4, #9816 @ 0x2658 │ │ │ │ - @ instruction: 0xf8f6f7e0 │ │ │ │ + @ instruction: 0xf8fef7e0 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf89af099 │ │ │ │ + @ instruction: 0xf888f099 │ │ │ │ vmovls.32 d3[0], r4 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x125738 │ │ │ │ + bl 0x12569c │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x136380 │ │ │ │ + bl 0x1362e4 │ │ │ │ strtmi r0, [r2], #-778 @ 0xfffffcf6 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8d8f094 │ │ │ │ + @ instruction: 0xf8c6f094 │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ ldrbmi r6, [r0], -r9, lsr #16 │ │ │ │ - @ instruction: 0xf8daf7e0 │ │ │ │ + @ instruction: 0xf8e2f7e0 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0972210 │ │ │ │ - blmi 0x44eb18 │ │ │ │ + blmi 0x44ea34 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldmdbne sl, {r0, r9, ip, pc} │ │ │ │ andls r4, r0, #1258291200 @ 0x4b000000 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8bef094 │ │ │ │ + @ instruction: 0xf8acf094 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ strbmi r2, [r8], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf8c0f7e0 │ │ │ │ + @ instruction: 0xf8c8f7e0 │ │ │ │ svclt 0x0000e759 │ │ │ │ - addeq r0, r8, r8, ror #24 │ │ │ │ - addeq r0, r8, sl, lsr #24 │ │ │ │ - strdeq r0, [r8], r2 │ │ │ │ - @ instruction: 0x00880bba │ │ │ │ + addeq r0, r8, r4, lsl #26 │ │ │ │ + addeq r0, r8, r6, asr #25 │ │ │ │ + addeq r0, r8, lr, lsl #25 │ │ │ │ + addeq r0, r8, r6, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130116,106 +130077,106 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf896f00b │ │ │ │ + @ instruction: 0xf88ef00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ @ instruction: 0xf646e7f2 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640f985 │ │ │ │ + @ instruction: 0xf640f973 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ @ instruction: 0xf0976839 │ │ │ │ - @ instruction: 0xf093fa95 │ │ │ │ - ldmdavs r9!, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093fa83 │ │ │ │ + ldmdavs r9!, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf0996270 │ │ │ │ - ldrtmi pc, [r3], -r5, lsl #20 @ │ │ │ │ + @ instruction: 0x4633f9f3 │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ strbmi r4, [pc], -r0, asr #12 │ │ │ │ - ldc2l 0, cr15, [ip], {152} @ 0x98 │ │ │ │ - @ instruction: 0xf906f093 │ │ │ │ + stc2l 0, cr15, [sl], {152} @ 0x98 │ │ │ │ + @ instruction: 0xf8f4f093 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r3], r2, lsl #6 │ │ │ │ - @ instruction: 0xffd4f7df │ │ │ │ + @ instruction: 0xffdcf7df │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vshr.s64 q10, q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-148 @ 0xffffff6c │ │ │ │ andls r6, r2, #1769472 @ 0x1b0000 │ │ │ │ - bl 0x1257e4 │ │ │ │ - bl 0x1100cc │ │ │ │ + bl 0x125748 │ │ │ │ + bl 0x110030 │ │ │ │ strbmi r0, [sl], #-264 @ 0xfffffef8 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ stmdavs r0, {r0, r3, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf840f094 │ │ │ │ - @ instruction: 0xf8e6f093 │ │ │ │ + @ instruction: 0xf82ef094 │ │ │ │ + @ instruction: 0xf8d4f093 │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r2], r2, lsl #6 │ │ │ │ - @ instruction: 0xffb4f7df │ │ │ │ + @ instruction: 0xffbcf7df │ │ │ │ @ instruction: 0x46494b34 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ ldmpl r2, {}^ @ │ │ │ │ vmlaeq.f64 d14, d10, d2 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd4673 │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrbtmi r9, [r2], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf824f094 │ │ │ │ + @ instruction: 0xf812f094 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0972210 │ │ │ │ - @ instruction: 0x465afcd3 │ │ │ │ + ldrbmi pc, [sl], -r1, asr #25 @ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0xfeccb75e │ │ │ │ + blx 0xfe84b6c2 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4658461a │ │ │ │ - @ instruction: 0xff90f7df │ │ │ │ - bls 0x12219c │ │ │ │ + @ instruction: 0xff98f7df │ │ │ │ + bls 0x122100 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ @ instruction: 0xf8cd0000 │ │ │ │ ldmpl r2, {r2, r3, ip, pc}^ │ │ │ │ movweq lr, #47874 @ 0xbb02 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf093461a │ │ │ │ - @ instruction: 0xf093ffff │ │ │ │ - stmdavs r9!, {r0, r2, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf093ffed │ │ │ │ + stmdavs r9!, {r0, r1, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r3, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7df4681 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf7df2302 │ │ │ │ - blmi 0x58f538 │ │ │ │ + @ instruction: 0xf7e02302 │ │ │ │ + blmi 0x58d4bc │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ stmdbls r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x1658ac │ │ │ │ + bl 0x165810 │ │ │ │ andls r0, r1, #8, 4 @ 0x80000000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ ldrmi r4, [sl], -fp, asr #8 │ │ │ │ @ instruction: 0xf0936808 │ │ │ │ - strbmi pc, [r9], -r1, ror #31 @ │ │ │ │ + strbmi pc, [r9], -pc, asr #31 @ │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - ldc2 0, cr15, [r0], {151} @ 0x97 │ │ │ │ + ldc2l 0, cr15, [lr], #-604 @ 0xfffffda4 │ │ │ │ @ instruction: 0x4649465a │ │ │ │ @ instruction: 0xf0974648 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7df4648 │ │ │ │ - smmls r2, r9, pc, pc @ │ │ │ │ - addeq r0, r8, r6, asr #21 │ │ │ │ - addeq r0, r8, lr, lsl #21 │ │ │ │ - addeq r0, r8, r6, asr #20 │ │ │ │ - addeq r0, r8, r2, lsl #20 │ │ │ │ + ldrb pc, [r2, -r1, ror #31] @ │ │ │ │ + addeq r0, r8, r2, ror #22 │ │ │ │ + addeq r0, r8, sl, lsr #22 │ │ │ │ + addeq r0, r8, r2, ror #21 │ │ │ │ + umulleq r0, r8, lr, sl │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ tstcs r0, #180, 20 @ 0xb4000 │ │ │ │ orrvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ andmi fp, fp, sl, lsl #1 │ │ │ │ @@ -130243,21 +130204,21 @@ │ │ │ │ strhi pc, [lr, #-512]! @ 0xfffffe00 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ rscshi pc, sp, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ rschi pc, r5, #1 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ stmdage r4, {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xff98f7fc │ │ │ │ - blcs 0x176258 │ │ │ │ + @ instruction: 0xff9cf7fc │ │ │ │ + blcs 0x1761bc │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - subs pc, r5, r5, lsr sl @ │ │ │ │ + subs pc, r5, r9, lsr sl @ │ │ │ │ vrshr.s8 d18, d0, #1 │ │ │ │ addsmi r2, r3, #128, 4 │ │ │ │ @ instruction: 0xf011d14f │ │ │ │ @ instruction: 0xf0400280 │ │ │ │ addeq r8, lr, #-1073741819 @ 0xc0000005 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ addne pc, r0, #285212672 @ 0x11000000 │ │ │ │ @@ -130287,18 +130248,18 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ subcc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe5cd6c0 │ │ │ │ + blx 0xfe6cd624 │ │ │ │ svcge 0x0004e008 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff84f7fc │ │ │ │ + @ instruction: 0xff86f7fc │ │ │ │ @ instruction: 0xf14001e4 │ │ │ │ @ instruction: 0x200082be │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, r8, r4, asr #32 │ │ │ │ tstcs r0, sl │ │ │ │ @@ -130314,91 +130275,91 @@ │ │ │ │ vmax.f32 q3, q8, q12 │ │ │ │ @ instruction: 0xf5b38159 │ │ │ │ @ instruction: 0xf0017f50 │ │ │ │ vmax.s8 q4, q0, q4 │ │ │ │ @ instruction: 0xf5b38207 │ │ │ │ @ instruction: 0xf0027fa0 │ │ │ │ vqadd.s8 d8, d0, d1 │ │ │ │ - blcs 0x10b0ff8 │ │ │ │ + blcs 0x10b0f5c │ │ │ │ strhi pc, [r5], r1 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ ldrbhi pc, [r8], -r1 @ │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xff22f7fc │ │ │ │ + @ instruction: 0xff26f7fc │ │ │ │ @ instruction: 0xf8d59a07 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ ldrbhi pc, [r2, #258] @ 0x102 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x8f780 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x8f6e4 @ │ │ │ │ ldrbeq r2, [r8, #1034] @ 0x40a │ │ │ │ vqrshl.s8 d29, d23, d25 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ - bl 0x15045c │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x1503c0 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #5 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d24400 │ │ │ │ @ instruction: 0xf8d23200 │ │ │ │ @ instruction: 0xf7fc2210 │ │ │ │ - sbfx pc, fp, #18, #8 │ │ │ │ + sbfx pc, pc, #18, #8 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ vcgt.s8 d8, d0, d24 │ │ │ │ @ instruction: 0xf5b380e1 │ │ │ │ @ instruction: 0xf0016f00 │ │ │ │ vcge.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b38372 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ vcge.s8 d8, d0, d0 │ │ │ │ @ instruction: 0xf5b38518 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ vcge.s8 d8, d17, d14 │ │ │ │ - blcs 0xaf9b8 │ │ │ │ + blcs 0xaf91c │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf2dc │ │ │ │ + blls 0x2cf250 │ │ │ │ addle r2, r0, r3, lsl #22 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbceq pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf958f7f7 │ │ │ │ + @ instruction: 0xf95cf7f7 │ │ │ │ biceq lr, pc, r8, ror r7 @ │ │ │ │ andhi pc, r7, #64, 2 │ │ │ │ orrcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x171794 │ │ │ │ + blcs 0x1716f8 │ │ │ │ strhi pc, [lr, r0]! │ │ │ │ @ instruction: 0xf44f2b01 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ - b 0x150434 │ │ │ │ + b 0x150398 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b38778 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ vrhadd.s8 q4, q1, │ │ │ │ @ instruction: 0xf5b38183 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ vhsub.s8 d8, d18, d15 │ │ │ │ @ instruction: 0xf5b383f5 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ vqsub.s8 d8, d3, d16 │ │ │ │ - blcs 0xfe0b12f0 │ │ │ │ + blcs 0xfe0b1254 │ │ │ │ sbcshi pc, r1, #4 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ orrhi pc, r8, #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - vmax.f32 , q4, │ │ │ │ + vmax.f32 , q4, │ │ │ │ vmlal.s , d16, d1[0] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0050f43f │ │ │ │ ldr r2, [r7, -r1]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0022f01 │ │ │ │ @@ -130406,15 +130367,15 @@ │ │ │ │ @ instruction: 0xf5b381ff │ │ │ │ @ instruction: 0xf0027f40 │ │ │ │ vhadd.s8 d8, d0, d8 │ │ │ │ @ instruction: 0xf5b385de │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b387e1 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xb17b0 │ │ │ │ + blcs 0xb1714 │ │ │ │ svcge 0x0019f47f │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -130423,15 +130384,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s q9, d16, d1[4] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f79308 │ │ │ │ - ldrbt pc, [r9], r5, lsl #19 @ │ │ │ │ + ldrbt pc, [r9], r9, lsl #19 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vhadd.s8 d8, d16, d31 │ │ │ │ vst4.32 {d24-d27}, [pc :128], r4 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130444,25 +130405,25 @@ │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ cmnphi ip, r1 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr5, cr15, {3} │ │ │ │ vmlal.u8 q13, d4, d4 │ │ │ │ @ instruction: 0xf7fc5401 │ │ │ │ - stmdbge r4, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ ldrthi pc, [ip], -r2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 6, cr8, [r1], {49} @ 0x31 │ │ │ │ vrecps.f32 d27, d8, d5 │ │ │ │ - @ instruction: 0xf649226d │ │ │ │ - vmvn.i32 d16, #3328 @ 0x00000d00 │ │ │ │ + vhsub.s8 d17, d25, d29 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ @ instruction: 0xf7f70208 │ │ │ │ - ssat pc, #28, fp, lsl #17 @ │ │ │ │ + ssat pc, #28, pc, lsl #17 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vcge.s8 d8, d16, d7 │ │ │ │ vst4.32 {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130474,21 +130435,21 @@ │ │ │ │ vst1.8 {d24-d27}, [pc], r6 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ mvnhi pc, r1 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf0fc │ │ │ │ + blls 0x2cf070 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r4, r7, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vsubl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - str pc, [r7], r7, ror #16 │ │ │ │ + str pc, [r7], fp, ror #16 │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ strbhi pc, [ip, #1]! @ │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ rschi pc, r1, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b3 │ │ │ │ strbhi pc, [r2], #1 @ │ │ │ │ strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ @@ -130496,28 +130457,28 @@ │ │ │ │ ldrbhi pc, [r5], r1 @ │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ ldrthi pc, [r6], -r1 @ │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fdc5 │ │ │ │ + @ instruction: 0xf8d5fdc9 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb098c │ │ │ │ + blcs 0xb08f0 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + cmppcs ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrbmi pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ + ldrcc pc, [ip], #585 @ 0x249 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8b4f7fc │ │ │ │ + @ instruction: 0xf8b8f7fc │ │ │ │ vst1.16 {d30-d32}, [pc], ip │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ strbhi pc, [r9, r0]! @ │ │ │ │ sbchi pc, r9, #0, 4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @@ -130526,36 +130487,36 @@ │ │ │ │ vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ rsbshi pc, r6, r1 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r3, r5, r9, sl, fp, sp, pc} │ │ │ │ - stc2l 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ - blcs 0xb66c4 │ │ │ │ + stc2l 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ + blcs 0xb6628 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - sbcvc pc, r9, #73400320 @ 0x4600000 │ │ │ │ + eorsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xfffef7f6 │ │ │ │ + @ instruction: 0xf802f7f7 │ │ │ │ @ instruction: 0xf5b3e61e │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ vhadd.s8 d8, d0, d10 │ │ │ │ @ instruction: 0xf5b38307 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b38023 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xafb20 │ │ │ │ + blcs 0xafa84 │ │ │ │ mcrge 4, 0, pc, cr13, cr15, {3} @ │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - str pc, [r1], -r1, ror #31 │ │ │ │ + str pc, [r1], -r5, ror #31 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vqsub.s8 d8, d16, d2 │ │ │ │ vst2.16 {d24-d27}, [pc], r4 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130564,71 +130525,71 @@ │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64] │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cef94 │ │ │ │ + blls 0x2cef08 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - ldrb pc, [r3, #4019] @ 0xfb3 @ │ │ │ │ + ldrb pc, [r3, #4023] @ 0xfb7 @ │ │ │ │ svcvs 0x00a8f5b3 │ │ │ │ @ instruction: 0x83a5f001 │ │ │ │ ldrbhi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0088f5b3 │ │ │ │ ldrhi pc, [r9, #-1] │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ ldrbthi pc, [r3], #1 @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ stclge 4, cr15, [r1, #508] @ 0x1fc │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fd19 │ │ │ │ + @ instruction: 0xf8d5fd1d │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0ce4 │ │ │ │ + blcs 0xb0c48 │ │ │ │ ldcge 4, cr15, [r1, #252]! @ 0xfc │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrcc pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ + ldrbcs pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8d8f7fc │ │ │ │ + @ instruction: 0xf8dcf7fc │ │ │ │ @ instruction: 0xf5b3e59e │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ vrshl.s8 d8, d1, d16 │ │ │ │ @ instruction: 0xf5b38397 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ @ instruction: 0xf5b384ae │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ @ instruction: 0xf5b3848d │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ strtmi sl, [r1], -ip, lsl #27 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ + stc2l 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0427380 │ │ │ │ - bcs 0xb0ab8 │ │ │ │ + bcs 0xb0a1c │ │ │ │ ldclge 4, cr15, [fp, #-252]! @ 0xffffff04 │ │ │ │ - andsne pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subseq pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ movtcs pc, #2258 @ 0x8d2 @ │ │ │ │ - @ instruction: 0xffd6f7fb │ │ │ │ + @ instruction: 0xffdaf7fb │ │ │ │ stceq 5, cr14, [lr], {110} @ 0x6e │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf006084a │ │ │ │ tstmi lr, #16, 12 @ 0x1000000 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ movwls sl, #20228 @ 0x4f04 │ │ │ │ @@ -130636,33 +130597,33 @@ │ │ │ │ stmiaeq fp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r4, [r9], -sl, lsl #6 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ movwls r9, #30216 @ 0x7608 │ │ │ │ - mcr2 7, 2, pc, cr8, cr9, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr12, cr9, {7} @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ae13 │ │ │ │ @ instruction: 0xf5b36374 │ │ │ │ @ instruction: 0xf47f6fe8 │ │ │ │ strtmi sl, [r1], -r2, ror #26 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - @ instruction: 0xf8d5fcc3 │ │ │ │ + @ instruction: 0xf8d5fcc5 │ │ │ │ ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ ldcge 5, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf2499c07 │ │ │ │ - vqdmlal.s q10, d0, d0[3] │ │ │ │ + vsubw.s8 , q8, d12 │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - vsubl.s8 q10, d16, d12 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0x46390233 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8523024 │ │ │ │ @ instruction: 0xf7fc2024 │ │ │ │ - str pc, [fp, #-2375]! @ 0xfffff6b9 │ │ │ │ + str pc, [fp, #-2379]! @ 0xfffff6b5 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmax.s8 q4, q8, q5 │ │ │ │ vst3.32 {d24-d26}, [pc] │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130685,82 +130646,82 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmvn.i32 q10, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - strbt pc, [sp], #3961 @ 0xf79 @ │ │ │ │ + strbt pc, [sp], #3965 @ 0xf7d @ │ │ │ │ vmlsl.u8 q8, d4, d19 │ │ │ │ @ instruction: 0xf0031940 │ │ │ │ @ instruction: 0xf1b8080f │ │ │ │ svclt 0x008c0f0b │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0x90938 │ │ │ │ + blcs 0x9089c │ │ │ │ ldrhi pc, [ip, #64]! @ 0x40 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vfma.f32 q13, , q3 │ │ │ │ - vqshl.s64 q9, , #0 │ │ │ │ + vqdmlsl.s q9, d0, d1[5] │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ ldrbeq r3, [sl, #200] @ 0xc8 │ │ │ │ stclge 5, cr15, [sp], {127} @ 0x7f │ │ │ │ stceq 13, cr6, [r6], #172 @ 0xac │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldcvs 3, cr4, [fp], {22} │ │ │ │ svceq 0x000ef013 │ │ │ │ ldrbteq sp, [r3], r2, lsl #2 │ │ │ │ - ldcge 5, cr15, [pc], #252 @ 0x8fe74 │ │ │ │ - bne 0xfe0ccc8c │ │ │ │ - svceq 0x0006ea1a │ │ │ │ + ldcge 5, cr15, [pc], #252 @ 0x8fdd8 │ │ │ │ + bne 0xfe0ccbf0 │ │ │ │ + svceq 0x000aea16 │ │ │ │ ldcge 4, cr15, [r9], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - bleq 0x98e9ec │ │ │ │ + bleq 0x98e970 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ @ instruction: 0xf0040370 │ │ │ │ @ instruction: 0xf1ba000f │ │ │ │ - b 0x11539a8 │ │ │ │ - b 0x14509ac │ │ │ │ + b 0x115390c │ │ │ │ + b 0x1450910 │ │ │ │ @ instruction: 0xf0004054 │ │ │ │ strbmi r0, [sl], -r0, lsl #1 │ │ │ │ - b 0x10a16bc │ │ │ │ + b 0x10a1620 │ │ │ │ svclt 0x000c0003 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf898f7cc │ │ │ │ + @ instruction: 0xf8ccf7cc │ │ │ │ strmi r4, [r0], sl, lsr #12 │ │ │ │ andcs r4, r3, r9, lsl #13 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ ldrmi r8, [r8, r0, lsl #18]! │ │ │ │ stmdage r4, {r2, r4, r6, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xff14ddd2 │ │ │ │ + blx 0xff24dd36 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andscc pc, sp, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr2, cr6, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr6, cr6, {7} @ │ │ │ │ stmdage r4, {r1, r7, sl, sp, lr, pc} │ │ │ │ - blx 0x14ddea │ │ │ │ + blx 0x24dd4e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcsvc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr6, cr6, {7} │ │ │ │ + mrc2 7, 2, pc, cr10, cr6, {7} │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, sp, lr, pc} │ │ │ │ - blx 0xfeb4de02 │ │ │ │ - blcs 0x176a34 │ │ │ │ - stclge 4, cr15, [pc], #-252 @ 0x8fd1c │ │ │ │ + blx 0xfec4dd66 │ │ │ │ + blcs 0x176998 │ │ │ │ + stclge 4, cr15, [pc], #-252 @ 0x8fc80 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscvc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr6, cr6, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr10, cr6, {7} @ │ │ │ │ vst3.16 {d30-d32}, [pc :128], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ strhi pc, [r6], -r2 │ │ │ │ addshi pc, r4, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ @@ -130785,32 +130746,32 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsccs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 5, pc, cr0, cr6, {7} │ │ │ │ + mrc2 7, 5, pc, cr4, cr6, {7} │ │ │ │ @ instruction: 0xf5b3e424 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ vhadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b381bf │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ @ instruction: 0xf5b38737 │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ @ instruction: 0xf5b38721 │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ stmdage r4, {r1, r4, sl, fp, sp, pc} │ │ │ │ - blx 0x124deca │ │ │ │ - blcs 0x176afc │ │ │ │ + blx 0x134de2e │ │ │ │ + blcs 0x176a60 │ │ │ │ stcge 4, cr15, [fp], {63} @ 0x3f │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorsvc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stc2l 7, cr15, [r2, #984]! @ 0x3d8 │ │ │ │ + stc2l 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ vst3.8 {d30-d32}, [pc], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ adchi pc, r3, r3 │ │ │ │ sbcshi pc, sp, #0, 4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ @@ -130831,16 +130792,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ subcc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 2, pc, cr4, cr6, {7} │ │ │ │ - bllt 0xff2cdf64 │ │ │ │ + mrc2 7, 2, pc, cr8, cr6, {7} │ │ │ │ + bllt 0xff2cdec8 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428b │ │ │ │ vcge.s8 q4, q8, │ │ │ │ vst2.32 {d24-d27}, [pc], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130854,15 +130815,15 @@ │ │ │ │ ldrbthi pc, [r8], #-2 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.16 {d24-d26}, [pc :64], r0 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0xfe78d1bc │ │ │ │ + blge 0xfe78d120 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -130870,319 +130831,319 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmvn.i32 q10, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffe07 │ │ │ │ + @ instruction: 0xf7fffe0b │ │ │ │ @ instruction: 0xf44fbb7b │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrbthi pc, [r3], #0 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3. {d24-d26}, [pc], r1 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0x1a0d228 │ │ │ │ + blge 0x1a0d18c │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x1cce024 │ │ │ │ + blx 0x1dcdf88 │ │ │ │ @ instruction: 0xf53f02a4 │ │ │ │ - blls 0x2badb4 │ │ │ │ + blls 0x2bad18 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ stcvs 1, cr8, [fp, #-652]! @ 0xfffffd74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ mrrcvs 4, 5, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98c60 │ │ │ │ - blge 0x138d15c │ │ │ │ + blcs 0x98bc4 │ │ │ │ + blge 0x138d0c0 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsccs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + subcs pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ - bllt 0x114e070 │ │ │ │ + stc2 7, cr15, [r6, #-984]! @ 0xfffffc28 │ │ │ │ + bllt 0x114dfd4 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ strbthi pc, [lr], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ strbhi pc, [r6], #-0 @ │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - blge 0xe0d288 │ │ │ │ + blge 0xe0d1ec │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x10ce084 │ │ │ │ + blx 0x11cdfe8 │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ strbhi pc, [r1, -r1, lsl #2] @ │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 7, cr8, [fp, #-472]! @ 0xfffffe28 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ mrrcvs 1, 4, r8, fp, cr5 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98cc0 │ │ │ │ - blge 0x78d1bc │ │ │ │ + blcs 0x98c24 │ │ │ │ + blge 0x78d120 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorsvs pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + addspl pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r2], #984 @ 0x3d8 │ │ │ │ - bllt 0x54e0d0 │ │ │ │ + ldc2l 7, cr15, [r6], #984 @ 0x3d8 │ │ │ │ + bllt 0x54e034 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldrbhi pc, [pc] @ 0x900dc @ │ │ │ │ + ldrbhi pc, [pc] @ 0x90040 @ │ │ │ │ svcvs 0x00c0f5b3 │ │ │ │ strbhi pc, [sl] @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - blge 0x20d2e8 │ │ │ │ + blge 0x20d24c │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d16, d9, #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffcd9 │ │ │ │ + @ instruction: 0xf7fffcdd │ │ │ │ vst1.64 {d27-d28}, [pc :256], r9 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrbhi pc, [r0], #0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3.32 {d24-d26}, [pc :256], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff98d32c │ │ │ │ + bge 0xff98d290 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffcb7 │ │ │ │ + @ instruction: 0xf7fffcbb │ │ │ │ vst1.64 {d27-d28}, [pc :64], r7 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrbthi pc, [fp], -r0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.16 {d24-d26}, [pc :128], r3 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff10d370 │ │ │ │ + bge 0xff10d2d4 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s q8, d0, d1[3] │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffc95 │ │ │ │ + @ instruction: 0xf7fffc99 │ │ │ │ vst1.32 {d27-d28}, [pc :256], r5 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ strhi pc, [r1, -r0]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3.32 {d24,d26,d28}, [pc], r5 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfe88d3b4 │ │ │ │ + bge 0xfe88d318 │ │ │ │ addeq sl, lr, #4, 30 │ │ │ │ @ instruction: 0xf1014638 │ │ │ │ @ instruction: 0xf7fc863b │ │ │ │ - strbteq pc, [r1], -r3, lsl #19 @ │ │ │ │ - bge 0xfe60d6c8 │ │ │ │ - blcs 0xf6df0 │ │ │ │ + strbteq pc, [r1], -r7, lsl #19 @ │ │ │ │ + bge 0xfe60d62c │ │ │ │ + blcs 0xf6d54 │ │ │ │ movwhi pc, #16451 @ 0x4043 @ │ │ │ │ - blvs 0xfe72b684 │ │ │ │ + blvs 0xfe72b5e8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [sp], r3 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x90fa8 │ │ │ │ + blcc 0x90f0c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #21 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ + vmlal.s q8, d16, d1[5] │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fffc59 │ │ │ │ + @ instruction: 0xf7fffc5d │ │ │ │ @ instruction: 0xf5b3ba79 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ @ instruction: 0xf5b385b6 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf5b385a1 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdage r4, {r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8ecf7fc │ │ │ │ + @ instruction: 0xf8f0f7fc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andeq pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcrr2 7, 15, pc, r0, cr6 @ │ │ │ │ - blt 0x18ce234 │ │ │ │ + mcrr2 7, 15, pc, r4, cr6 @ │ │ │ │ + blt 0x18ce198 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ strbhi pc, [r9], -r0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ strthi pc, [r1], -r0 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - bge 0x158d44c │ │ │ │ + bge 0x158d3b0 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - @ instruction: 0xf95ef7fc │ │ │ │ + @ instruction: 0xf962f7fc │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ strhi pc, [fp], -r1, lsl #2 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 6, cr8, [fp, #-672]! @ 0xfffffd60 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ mrrcvs 0, 13, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98e84 │ │ │ │ - bge 0xf0d380 │ │ │ │ + blcs 0x98de8 │ │ │ │ + bge 0xf0d2e4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addspl pc, r9, #76, 12 @ 0x4c00000 │ │ │ │ + rscsmi pc, sp, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2 7, cr15, [r0], {246} @ 0xf6 │ │ │ │ - blt 0xcce294 │ │ │ │ + ldc2 7, cr15, [r4], {246} @ 0xf6 │ │ │ │ + blt 0xcce1f8 │ │ │ │ svcvs 0x0024f5b3 │ │ │ │ subhi pc, r8, #1 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ eorhi pc, r2, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - bge 0x98d4ac │ │ │ │ + bge 0x98d410 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5f97b │ │ │ │ + @ instruction: 0xf8d5f97f │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb2258 │ │ │ │ - bge 0x58d3cc │ │ │ │ - msrcc SPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ + blcs 0xb21bc │ │ │ │ + bge 0x58d330 │ │ │ │ + @ instruction: 0x23acf249 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrbmi pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ + ldrcc pc, [ip], #585 @ 0x249 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ - blt 0x14e2f0 │ │ │ │ + stc2l 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ + blt 0x14e254 │ │ │ │ svcvs 0x0064f5b3 │ │ │ │ rschi pc, r2, r1 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ sbchi pc, r6, r1 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ ldmibge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - mvneq pc, sp, asr #18 │ │ │ │ + mvneq pc, r1, asr r9 @ │ │ │ │ stmibge sp!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57f05dc │ │ │ │ @ instruction: 0x6d2aa9e8 │ │ │ │ stmdavc r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 12, 0, r6, cr6, cr3, {0} │ │ │ │ svceq 0x000ef013 │ │ │ │ - b 0x128474c │ │ │ │ + b 0x12846b0 │ │ │ │ teqmi r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf53f06d8 │ │ │ │ ubfxeq sl, sl, #19, #18 │ │ │ │ ldmibge r7, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xb6f68 │ │ │ │ + blcs 0xb6ecc │ │ │ │ eorshi pc, r7, r4 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ ldmdbvs r3, {r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ svceq 0x00e0f013 │ │ │ │ stmibge fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - strtpl pc, [r5], #1607 @ 0x647 │ │ │ │ + ldrpl pc, [r1], #-1607 @ 0xfffff9b9 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2cd470 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe2cd3d4 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - strmi pc, [r5], -r3, lsr #16 │ │ │ │ + strmi pc, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf7df4640 │ │ │ │ - @ instruction: 0x4606f81f │ │ │ │ + strmi pc, [r6], -r7, lsr #16 │ │ │ │ @ instruction: 0xf7df4638 │ │ │ │ - tstpcs r0, #1769472 @ p-variant is OBSOLETE @ 0x1b0000 │ │ │ │ + tstpcs r0, #2293760 @ p-variant is OBSOLETE @ 0x230000 │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ ldrtmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0a59300 │ │ │ │ - @ instruction: 0xf7fff923 │ │ │ │ + @ instruction: 0xf7fff911 │ │ │ │ @ instruction: 0xf5b3ba71 │ │ │ │ @ instruction: 0xf0007f10 │ │ │ │ @ instruction: 0xf5b387ca │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ @ instruction: 0xf5b3879d │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ svcge 0x0004a99e │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - bls 0x28e79c │ │ │ │ + bls 0x28e710 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ setend le │ │ │ │ - bcs 0x1321f8 │ │ │ │ + bcs 0x13215c │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strcs r3, [sl], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf57f05d9 │ │ │ │ vmla.i8 d26, d25, d10 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ - bl 0x1510b8 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x15101c │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ vshl.s8 d20, d0, d9 │ │ │ │ - vaddhn.i16 d19, q0, q14 │ │ │ │ + vmls.i d18, d0, d0[7] │ │ │ │ @ instruction: 0x46390433 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543250 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffb29 │ │ │ │ + @ instruction: 0xf7fffb2d │ │ │ │ @ instruction: 0xf5b3b975 │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ @ instruction: 0xf5b38112 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf5b380ef │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ strtmi sl, [r1], -r8, ror #18 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8c0f7fc │ │ │ │ + @ instruction: 0xf8c4f7fc │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x250bd4 │ │ │ │ + bls 0x250b38 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ strbhi pc, [r7, r1, lsl #2]! @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vmul.i8 q13, , q4 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vqdmlal.s q9, d16, d0[3] │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - vmls.i d19, d0, d0[7] │ │ │ │ + vaddhn.i16 d18, q8, q14 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffc81 │ │ │ │ + @ instruction: 0xf7fffc85 │ │ │ │ @ instruction: 0xf5b3b947 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf1b38287 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b38262 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdaeq sl, {r1, r3, r4, r5, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x11108cc │ │ │ │ + b 0x1110830 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ vcge.s8 d20, d8, d3 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffba7 │ │ │ │ + @ instruction: 0xf7fffbab │ │ │ │ vst2.8 {d27,d29}, [pc :64], fp │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrbhi pc, [lr, #2] @ │ │ │ │ strhi pc, [r1], -r0, lsl #4 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @@ -131206,15 +131167,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcmi pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x1a4e51a │ │ │ │ + blx 0x1b4e47e │ │ │ │ ldmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst1.8 {d24-d26}, [pc :256], r9 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -131241,15 +131202,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcmi pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x8ce5a6 │ │ │ │ + blx 0x9ce50a │ │ │ │ ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.16 {d24-d27}, [pc :64], r1 │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -131264,15 +131225,15 @@ │ │ │ │ eorscs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r3, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0xffd4e600 │ │ │ │ + blx 0xffe4e564 │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ orrshi pc, sl, r2 │ │ │ │ tstphi r9, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ msrhi SPSR_fsxc, r2 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ @@ -131288,15 +131249,15 @@ │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa5307 │ │ │ │ - @ instruction: 0xf7fffeeb │ │ │ │ + @ instruction: 0xf7fffeef │ │ │ │ vst2.8 {d27-d28}, [pc :256], r7 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ rsbshi pc, ip, #2 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d17, d3 │ │ │ │ @@ -131319,42 +131280,42 @@ │ │ │ │ vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ streq pc, [r0, -r7, asr #3]! │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ orrhi pc, r3, r3, asr #32 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vorr.i32 q11, #2304 @ 0x00000900 │ │ │ │ + vqdmlal.s , d16, d1[1] │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vmlal.s q10, d16, d1[4] │ │ │ │ strcs r0, [r3, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fb9707 │ │ │ │ - @ instruction: 0xf7fefda5 │ │ │ │ + @ instruction: 0xf7fefda9 │ │ │ │ @ instruction: 0xf5b3bfed │ │ │ │ @ instruction: 0xf0033f00 │ │ │ │ vrhadd.s8 q4, , │ │ │ │ @ instruction: 0xf5b381ca │ │ │ │ @ instruction: 0xf0037f60 │ │ │ │ vhsub.s8 d8, d17, d24 │ │ │ │ @ instruction: 0xf5b3844a │ │ │ │ @ instruction: 0xf0037fc0 │ │ │ │ vrshl.s8 d8, d9, d2 │ │ │ │ - blcs 0xfe0b25f8 │ │ │ │ + blcs 0xfe0b255c │ │ │ │ ldrhi pc, [r2, #-3]! │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ ldrhi pc, [r6], #3 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ - vrecps.f32 , q12, │ │ │ │ + vrecps.f32 , q12, │ │ │ │ vsubl.s8 , d16, d1 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00d8f43e │ │ │ │ stmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvc SPSR_, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf001400b │ │ │ │ @ instruction: 0xf5b382eb │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ @@ -131366,15 +131327,15 @@ │ │ │ │ @ instruction: 0xf0010c8b │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ ldmdbge r0, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00b1f7fe │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vmull.u8 q8, d17, d14 │ │ │ │ @@ -131384,534 +131345,534 @@ │ │ │ │ stmdaeq r3!, {r0, r1, r3, r4, r6, r7, r8, pc}^ │ │ │ │ andeq pc, pc, #4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ ldmeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ @ instruction: 0xf0086d03 │ │ │ │ vmov.i16 d16, #192 @ 0x00c0 │ │ │ │ - b 0x12a1014 │ │ │ │ + b 0x12a0f78 │ │ │ │ ldcvs 8, cr0, [fp], {2} │ │ │ │ svceq 0x000ef013 │ │ │ │ - b 0x1284c2c │ │ │ │ - b 0x1151430 │ │ │ │ + b 0x1284b90 │ │ │ │ + b 0x1151394 │ │ │ │ ldrbeq r0, [sl], r8, lsl #6 │ │ │ │ bichi pc, r0, r1, lsl #2 │ │ │ │ stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ - blcs 0x8a1938 │ │ │ │ + blcs 0x8a189c │ │ │ │ @ instruction: 0x81b8f301 │ │ │ │ @ instruction: 0xf0094628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ addeq lr, r8, r9, asr #20 │ │ │ │ - blx 0xff74ca8e │ │ │ │ + blx 0xff2cc9f2 │ │ │ │ @ instruction: 0xf0914605 │ │ │ │ - uqsaxeq pc, r3, r1 @ │ │ │ │ + uqasxeq pc, r3, pc @ │ │ │ │ @ instruction: 0xf1424680 │ │ │ │ movwcs r8, #14271 @ 0x37bf │ │ │ │ ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - mrc2 7, 1, pc, cr6, cr14, {6} │ │ │ │ - @ instruction: 0xff46f091 │ │ │ │ + mrc2 7, 1, pc, cr14, cr14, {6} │ │ │ │ + @ instruction: 0xff34f091 │ │ │ │ movwcs r4, #13881 @ 0x3639 │ │ │ │ strmi r2, [r4], -r0, lsl #4 │ │ │ │ - mcr2 7, 1, pc, cr14, cr14, {6} @ │ │ │ │ + mrc2 7, 1, pc, cr6, cr14, {6} │ │ │ │ vnmla.f64 d4, d29, d1 │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0xf6469302 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrmi r2, [r5], #-917 @ 0xfffffc6b │ │ │ │ ldmdavs fp, {r8, sl, ip, pc} │ │ │ │ strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - mrc2 0, 3, pc, cr8, cr2, {4} │ │ │ │ + mcr2 0, 3, pc, cr6, cr2, {4} @ │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - mcr2 7, 4, pc, cr8, cr14, {6} @ │ │ │ │ + mrc2 7, 4, pc, cr0, cr14, {6} │ │ │ │ svclt 0x00eaf7fe │ │ │ │ - ldrbvs pc, [r1, -r8, asr #4] @ │ │ │ │ + ldrpl pc, [r1, r8, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5] │ │ │ │ - bicsmi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + tstpmi r1, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1b9 │ │ │ │ sadd16mi fp, pc, r8 @ │ │ │ │ - blt 0x118e8c8 │ │ │ │ + blt 0x118e82c │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ svcge 0x0011f47e │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d01f0 │ │ │ │ + blls 0x2d0164 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 q10, d16, d29 │ │ │ │ + vmov.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef8e1 │ │ │ │ + @ instruction: 0xf7fef8e5 │ │ │ │ stmdage r4, {r0, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ + stc2 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscseq pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8d4f7f6 │ │ │ │ + @ instruction: 0xf8d8f7f6 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr4, cr14, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ + mcr2 7, 0, pc, cr2, cr11, {7} @ │ │ │ │ adceq r9, r2, #8, 22 @ 0x2000 │ │ │ │ rschi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 3, cr8, [fp, #-248]! @ 0xffffff08 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 5, 0, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99544 │ │ │ │ + blcs 0x994a8 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr9, cr14, {1} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subsne pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + adcseq pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf8b0f7f6 │ │ │ │ + @ instruction: 0xf8b4f7f6 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr0, cr14, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ adceq r9, r1, #8, 22 @ 0x2000 │ │ │ │ adchi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 3, cr8, [fp, #-752]! @ 0xfffffd10 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 4, 15, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9958c │ │ │ │ + blcs 0x994f0 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr5, cr14, {1} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcvc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + eorvc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf88cf7f6 │ │ │ │ + @ instruction: 0xf890f7f6 │ │ │ │ mcrlt 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ + ldc2 7, cr15, [sl, #1004]! @ 0x3ec │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ adceq r9, r1, #8, 20 @ 0x8000 │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorhi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - bcs 0xfc430 │ │ │ │ + bcs 0xfc394 │ │ │ │ strhi pc, [r2], #66 @ 0x42 │ │ │ │ - blvs 0xfe72be74 │ │ │ │ + blvs 0xfe72bdd8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbthi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91798 │ │ │ │ + blcc 0x916fc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ ldrtmi sl, [r9], -sl, lsl #29 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 d20, d13, #64 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef861 │ │ │ │ + @ instruction: 0xf7fef865 │ │ │ │ svcge 0x0004be81 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d002c │ │ │ │ + blls 0x2cffa0 │ │ │ │ setend be │ │ │ │ - blcs 0xf1110 │ │ │ │ + blcs 0xf1074 │ │ │ │ msrhi SPSR_xc, #65 @ 0x41 │ │ │ │ - blvs 0xfe72bebc │ │ │ │ + blvs 0xfe72be20 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r4], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x917e0 │ │ │ │ + blcc 0x91744 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ ldrtmi sl, [r9], -r6, ror #28 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef83d │ │ │ │ + @ instruction: 0xf7fef841 │ │ │ │ svcge 0x0004be5d │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - stcvs 13, cr15, [fp, #-572]! @ 0xfffffdc4 │ │ │ │ + stcvs 13, cr15, [fp, #-588]! @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf013695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc39c │ │ │ │ - blcs 0xdf65c │ │ │ │ + blls 0x2bc300 │ │ │ │ + blcs 0xdf5c0 │ │ │ │ mcrge 6, 2, pc, cr13, cr14, {1} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ rsceq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf824f7f6 │ │ │ │ + @ instruction: 0xf828f7f6 │ │ │ │ mcrlt 7, 2, pc, cr4, cr14, {7} @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0054 │ │ │ │ + blls 0x2cffc8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vmov.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef813 │ │ │ │ + @ instruction: 0xf7fef817 │ │ │ │ stmdage r4, {r0, r1, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2l 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ - blcs 0x1776bc │ │ │ │ + stc2l 7, cr15, [sl, #-1004]! @ 0xfffffc14 │ │ │ │ + blcs 0x177620 │ │ │ │ mcrge 4, 1, pc, cr11, cr14, {1} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andsvs pc, sp, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf802f7f6 │ │ │ │ + @ instruction: 0xf806f7f6 │ │ │ │ mcrlt 7, 1, pc, cr2, cr14, {7} @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0010 │ │ │ │ + blls 0x2cff84 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d8, d24 │ │ │ │ - vmlal.s q8, d0, d1[3] │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefff1 │ │ │ │ + @ instruction: 0xf7fefff5 │ │ │ │ svcge 0x0004be11 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cffec │ │ │ │ + blls 0x2cff60 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ ldrtmi sl, [r9], -r8, lsl #28 │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ + vrshr.s64 d20, d9, #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feffdf │ │ │ │ + @ instruction: 0xf7feffe3 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbpl pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffd2f7f5 │ │ │ │ + @ instruction: 0xffd6f7f5 │ │ │ │ ldcllt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ vmlal.u8 q13, d4, d4 │ │ │ │ @ instruction: 0xf7fb5401 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ strbhi pc, [r8, #-1]! @ │ │ │ │ @ instruction: 0xf0012c03 │ │ │ │ stccs 5, cr8, [r1], {93} @ 0x5d │ │ │ │ vrecps.f32 d27, d8, d5 │ │ │ │ - vhsub.s8 , q4, │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vhsub.s8 d16, d24, d29 │ │ │ │ + vmov.i32 d18, #1280 @ 0x00000500 │ │ │ │ vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feffb7 │ │ │ │ + @ instruction: 0xf7feffbb │ │ │ │ svcge 0x0004bdd7 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0x0664fc79 │ │ │ │ - stclge 5, cr15, [pc, #248] @ 0x90c50 │ │ │ │ - blcs 0x17777c │ │ │ │ + @ instruction: 0x0664fc7d │ │ │ │ + stclge 5, cr15, [pc, #248] @ 0x90bb4 │ │ │ │ + blcs 0x1776e0 │ │ │ │ stclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ subvs pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffa2f7f5 │ │ │ │ + @ instruction: 0xffa6f7f5 │ │ │ │ stcllt 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ - ldrdeq pc, [r7], lr │ │ │ │ + addeq pc, r7, sl, ror r7 @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcvs 12, cr15, [fp, #-972]! @ 0xfffffc34 │ │ │ │ + stcvs 12, cr15, [fp, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0xf013695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc264 │ │ │ │ - blcs 0xdf794 │ │ │ │ + blls 0x2bc1c8 │ │ │ │ + blcs 0xdf6f8 │ │ │ │ ldcge 6, cr15, [r1, #248]! @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbeq pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff88f7f5 │ │ │ │ + @ instruction: 0xff8cf7f5 │ │ │ │ stclt 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r6], -fp, asr #24 @ │ │ │ │ + strbteq pc, [r6], -pc, asr #24 @ │ │ │ │ stcge 5, cr15, [r1, #248]! @ 0xf8 │ │ │ │ - blcs 0x1777d8 │ │ │ │ + blcs 0x17773c │ │ │ │ ldcge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbsvc pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff74f7f5 │ │ │ │ + @ instruction: 0xff78f7f5 │ │ │ │ ldclt 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfef4 │ │ │ │ + blls 0x2cfe68 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff63 │ │ │ │ + @ instruction: 0xf7feff67 │ │ │ │ stmdage r4, {r0, r1, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ + stc2 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf53e0666 │ │ │ │ - blls 0x2bc1f0 │ │ │ │ + blls 0x2bc154 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff4f │ │ │ │ + @ instruction: 0xf7feff53 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r2], #1004 @ 0x3ec │ │ │ │ - blcs 0x177844 │ │ │ │ + stc2 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ + blcs 0x1777a8 │ │ │ │ stclge 4, cr15, [r7, #-248]! @ 0xffffff08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rscsvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ + eorsvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xff3ef7f5 │ │ │ │ + @ instruction: 0xff42f7f5 │ │ │ │ ldcllt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfe88 │ │ │ │ + blls 0x2cfdfc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[7] │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feff2d │ │ │ │ + @ instruction: 0xf7feff31 │ │ │ │ stmdage r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff20f7f5 │ │ │ │ + @ instruction: 0xff24f7f5 │ │ │ │ stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfe4c │ │ │ │ + blls 0x2cfdc0 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d8, d24 │ │ │ │ - vsubl.s8 q8, d0, d21 │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vmlal.s , d0, d1[5] │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feff0f │ │ │ │ + @ instruction: 0xf7feff13 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfec4ec8e │ │ │ │ + blx 0xfed4ebf2 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff02f7f5 │ │ │ │ + @ instruction: 0xff06f7f5 │ │ │ │ stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - stc2 7, cr15, [r8], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ - bls 0x291944 │ │ │ │ - blcs 0xa0d54 │ │ │ │ + bls 0x2918a8 │ │ │ │ + blcs 0xa0cb8 │ │ │ │ mvnhi pc, r1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ ldcge 4, cr15, [r1, #-504] @ 0xfffffe08 │ │ │ │ @ instruction: 0xf0422a01 │ │ │ │ stcvs 3, cr8, [fp, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 5, 11, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x998f8 │ │ │ │ - ldclge 4, cr15, [pc], #248 @ 0x90df0 │ │ │ │ + blcs 0x9985c │ │ │ │ + ldclge 4, cr15, [pc], #248 @ 0x90d54 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbpl pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + sbcmi pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mrc2 7, 6, pc, cr6, cr5, {7} │ │ │ │ + mrc2 7, 6, pc, cr10, cr5, {7} │ │ │ │ ldcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfdb8 │ │ │ │ - blcs 0xdf91c │ │ │ │ + blls 0x2cfd2c │ │ │ │ + blcs 0xdf880 │ │ │ │ stclge 6, cr15, [sp], #248 @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addvc pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 6, pc, cr4, cr5, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr8, cr5, {7} @ │ │ │ │ stcllt 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r4], -r7, lsl #23 @ │ │ │ │ + strbteq pc, [r4], -fp, lsl #23 @ │ │ │ │ ldclge 5, cr15, [sp], {62} @ 0x3e │ │ │ │ - blcs 0x177960 │ │ │ │ + blcs 0x1778c4 │ │ │ │ ldclge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addsvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 5, pc, cr0, cr5, {7} │ │ │ │ + mrc2 7, 5, pc, cr4, cr5, {7} │ │ │ │ ldcllt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfd6c │ │ │ │ + blls 0x2cfce0 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r3, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefe9f │ │ │ │ + @ instruction: 0xf7fefea3 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xffd4ed6e │ │ │ │ - blcs 0x1779a4 │ │ │ │ + blx 0xffe4ecd2 │ │ │ │ + blcs 0x177908 │ │ │ │ ldcge 4, cr15, [r7], #248 @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbseq pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + adcsvc pc, r5, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mcr2 7, 4, pc, cr14, cr5, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr2, cr5, {7} │ │ │ │ stclt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfd28 │ │ │ │ + blls 0x2cfc9c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r2, r5, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s q10, d16, d1[7] │ │ │ │ + vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefe7d │ │ │ │ + @ instruction: 0xf7fefe81 │ │ │ │ stmdage r4, {r0, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff4cedb2 │ │ │ │ - blcs 0x1779e8 │ │ │ │ + blx 0xff5ced16 │ │ │ │ + blcs 0x17794c │ │ │ │ ldcge 4, cr15, [r5], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbeq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr12, cr5, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr0, cr5, {7} │ │ │ │ stclt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfce4 │ │ │ │ - blcs 0xdf9f0 │ │ │ │ + blls 0x2cfc58 │ │ │ │ + blcs 0xdf954 │ │ │ │ stcge 6, cr15, [r3], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscsvc pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr10, cr5, {7} │ │ │ │ + mrc2 7, 2, pc, cr14, cr5, {7} │ │ │ │ ldcllt 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0x0667fb1d │ │ │ │ + strbteq pc, [r7], -r1, lsr #22 @ │ │ │ │ ldclge 5, cr15, [r3], #-248 @ 0xffffff08 │ │ │ │ - blcs 0x177a34 │ │ │ │ - stclge 4, cr15, [pc], #-248 @ 0x90d20 │ │ │ │ + blcs 0x177998 │ │ │ │ + stclge 4, cr15, [pc], #-248 @ 0x90c84 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorvc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr6, cr5, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr10, cr5, {7} @ │ │ │ │ stcllt 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfc98 │ │ │ │ + blls 0x2cfc0c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefe35 │ │ │ │ + @ instruction: 0xf7fefe39 │ │ │ │ stmdage r4, {r0, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe2cee42 │ │ │ │ - blcs 0x177a78 │ │ │ │ + blx 0xfe3ceda6 │ │ │ │ + blcs 0x1779dc │ │ │ │ mcrrge 4, 3, pc, sp, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addseq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + sbcsvc pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mcr2 7, 1, pc, cr4, cr5, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr5, {7} @ │ │ │ │ mcrrlt 7, 15, pc, r4, cr14 @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 d20, d25, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefe17 │ │ │ │ + @ instruction: 0xf7fefe1b │ │ │ │ svcge 0x0004bc37 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfb98 │ │ │ │ + blls 0x2cfb0c │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf2cec │ │ │ │ + blcs 0xf2c50 │ │ │ │ orrshi pc, r6, r1, asr #32 │ │ │ │ - blvs 0xfe72c350 │ │ │ │ + blvs 0xfe72c2b4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ movwhi pc, #40962 @ 0xa002 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91c74 │ │ │ │ + blcc 0x91bd8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4639ac1c │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdf3 │ │ │ │ + @ instruction: 0xf7fefdf7 │ │ │ │ svcge 0x0004bc13 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - adceq pc, r1, #29696 @ 0x7400 │ │ │ │ + adceq pc, r1, #33792 @ 0x8400 │ │ │ │ stcge 5, cr15, [fp], {62} @ 0x3e │ │ │ │ - blcs 0xf7b04 │ │ │ │ + blcs 0xf7a68 │ │ │ │ rschi pc, r2, #66 @ 0x42 │ │ │ │ - blvs 0xfe72c398 │ │ │ │ + blvs 0xfe72c2fc │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r6], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91cbc │ │ │ │ + blcc 0x91c20 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4639abf8 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vsubl.s8 q11, d16, d13 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdcf │ │ │ │ + @ instruction: 0xf7fefdd3 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 0x94ef0e │ │ │ │ - blcs 0x177b44 │ │ │ │ - blge 0xffa8e020 │ │ │ │ + blx 0xa4ee72 │ │ │ │ + blcs 0x177aa8 │ │ │ │ + blge 0xffa8df84 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andseq pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ - bllt 0xff84ef34 │ │ │ │ + stc2l 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ + bllt 0xff84ee98 │ │ │ │ vmull.u8 q8, d20, d11 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ @ instruction: 0xf0040310 │ │ │ │ - b 0x1150f88 │ │ │ │ + b 0x1150eec │ │ │ │ stmiaeq r2!, {r1, r8, r9, sl}^ │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0020330 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ vmul.i q8, q2, d1[2] │ │ │ │ @ instruction: 0xf0014403 │ │ │ │ tstmi r4, #16, 2 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0x10d17f0 │ │ │ │ + b 0x10d1754 │ │ │ │ addsmi r0, r3, #0, 12 │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ rsbshi pc, r5, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf0022b40 │ │ │ │ subcs r8, r0, #196, 2 @ 0x31 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ vstmdbvs fp!, {d10-} │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdbge r4, {r1, r2, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 d21, d13, #64 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - ldc2l 7, cr15, [lr, #-980]! @ 0xfffffc2c │ │ │ │ - bllt 0xfe84efb4 │ │ │ │ + stc2 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ + bllt 0xfe84ef18 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfb08 │ │ │ │ + blls 0x2cfa7c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r2, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefd6d │ │ │ │ + @ instruction: 0xf7fefd71 │ │ │ │ svcge 0x0004bb8d │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfa44 │ │ │ │ + blls 0x2cf9b8 │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf2ec0 │ │ │ │ + blcs 0xf2e24 │ │ │ │ subhi pc, r9, r1, asr #32 │ │ │ │ - blvs 0xfe72c4a4 │ │ │ │ + blvs 0xfe72c408 │ │ │ │ svcvs 0x0070f412 │ │ │ │ subhi pc, r2, #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91dc8 │ │ │ │ + blcc 0x91d2c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4639ab72 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ + vmvn.i32 q9, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefd49 │ │ │ │ + @ instruction: 0xf7fefd4d │ │ │ │ fstmiaxeq fp, {d11-d62} @ Deprecated │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, r4 │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ movtcs r0, #2274 @ 0x8e2 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @@ -131922,71 +131883,71 @@ │ │ │ │ subcs r4, r0, #20, 6 @ 0x50000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ streq lr, [r0], -r1, asr #20 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ subcs r8, r0, #220, 8 @ 0xdc000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0x10b236c │ │ │ │ - blge 0x110e26c │ │ │ │ + blcs 0x10b22d0 │ │ │ │ + blge 0x110e1d0 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ - blge 0xf8e178 │ │ │ │ + blge 0xf8e0dc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rscsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ + rsbvs pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fefd0b │ │ │ │ + @ instruction: 0xf7fefd0f │ │ │ │ stmdage r4, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf9aaf7fb │ │ │ │ + @ instruction: 0xf9aef7fb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcsvc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2l 7, cr15, [lr], #980 @ 0x3d4 │ │ │ │ - bllt 0x84f0b4 │ │ │ │ + stc2 7, cr15, [r2, #-980] @ 0xfffffc2c │ │ │ │ + bllt 0x84f018 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmlal.s q11, d16, d1[2] │ │ │ │ + vsubl.s8 q11, d0, d9 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefcf1 │ │ │ │ + @ instruction: 0xf7fefcf5 │ │ │ │ @ instruction: 0xf44fbb11 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrthi pc, [r5], -r1 @ │ │ │ │ addshi pc, r0, #268435456 @ 0x10000000 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.16 {d24-d26}, [pc :64], r3 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfff0e2fc │ │ │ │ + bge 0xfff0e260 │ │ │ │ @ instruction: 0xf001084e │ │ │ │ stceq 3, cr0, [sl], {15} │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ andseq pc, r0, #2 │ │ │ │ vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ vabdl.u8 q10, d1, d3 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ strbhi pc, [r1], #-66 @ 0xffffffbe @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 q10, , #64 │ │ │ │ + vqdmlal.s q10, d0, d1[2] │ │ │ │ @ instruction: 0xf6450308 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feffed │ │ │ │ + @ instruction: 0xf7fefff1 │ │ │ │ @ instruction: 0xf5b3bad3 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ vaba.s8 q4, , │ │ │ │ @ instruction: 0xf5b381c4 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ @ instruction: 0xf5b3804f │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ @@ -131998,408 +131959,408 @@ │ │ │ │ strmi pc, [r3, -r1, asr #7] │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf1c7431a │ │ │ │ @ instruction: 0xf0110710 │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ stmib sp, {r0, r6, r8, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - bicpl pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + msrpl CPSR_fsc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ sbcne pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xffb8f7fa │ │ │ │ - blt 0xfe84f1b4 │ │ │ │ + @ instruction: 0xffbcf7fa │ │ │ │ + blt 0xfe84f118 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ strhi pc, [r9, #1]! │ │ │ │ bicshi pc, fp, r1, lsl #4 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ subhi pc, r1, r2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - bge 0xfe48e3d0 │ │ │ │ + bge 0xfe48e334 │ │ │ │ @ instruction: 0xf0040866 │ │ │ │ stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ strmi pc, [r2, -r4, asr #7] │ │ │ │ andseq pc, r0, #2 │ │ │ │ vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ streq pc, [r8, -r7, asr #3] │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ strthi pc, [r0], #-66 @ 0xffffffbe │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vsubw.s8 q11, q0, d13 │ │ │ │ + vbic.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff83 │ │ │ │ + @ instruction: 0xf7feff87 │ │ │ │ vst1.16 {d27-d28}, [pc :128], r9 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrhi pc, [r6], -r1 │ │ │ │ teqphi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0x150e44c │ │ │ │ + bge 0x150e3b0 │ │ │ │ @ instruction: 0xf0040866 │ │ │ │ stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ strmi pc, [r2, -r4, asr #7] │ │ │ │ andseq pc, r0, #2 │ │ │ │ vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ streq pc, [r8, -r7, asr #3] │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ movwhi pc, #41026 @ 0xa042 @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vsubw.s8 , q0, d25 │ │ │ │ + vrsra.s64 d20, d5, #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff45 │ │ │ │ + @ instruction: 0xf7feff49 │ │ │ │ svcge 0x0004ba2b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9c8f7fb │ │ │ │ - bcs 0xf7acc │ │ │ │ + @ instruction: 0xf9caf7fb │ │ │ │ + bcs 0xf7a30 │ │ │ │ stcvs 1, cr13, [fp, #-56]! @ 0xffffffc8 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 7, 15, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99ed0 │ │ │ │ - bge 0x58e3c8 │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + blcs 0x99e34 │ │ │ │ + bge 0x58e32c │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ adccs pc, r0, #13828096 @ 0xd30000 │ │ │ │ mcr2 7, 4, pc, cr12, cr13, {7} @ │ │ │ │ - blt 0x24f2e4 │ │ │ │ + blt 0x24f248 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf95cf7fb │ │ │ │ + @ instruction: 0xf960f7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ strhi pc, [r5, r0, lsl #2] │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [r8, #266] @ 0x10a │ │ │ │ ldmibge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - msrcc SPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0x23acf249 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strtcc pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ + strbtcs pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefb91 │ │ │ │ + @ instruction: 0xf7fefb95 │ │ │ │ @ instruction: 0x4621b9dd │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0xf8d5f959 │ │ │ │ - bls 0x25d66c │ │ │ │ + @ instruction: 0xf8d5f95b │ │ │ │ + bls 0x25d5d0 │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb13f8 │ │ │ │ + blcs 0xb135c │ │ │ │ stmibge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - strtmi pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ + strbtcc pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ ldmiblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - bls 0x28f8ec │ │ │ │ + bls 0x28f858 │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6ec844 │ │ │ │ + blvs 0xfe6ec7a8 │ │ │ │ svcvs 0x0070f411 │ │ │ │ strhi pc, [r9], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92168 │ │ │ │ + blcc 0x920cc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ vmla.i8 d26, d25, d18 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ - bl 0x152088 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x151fec │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ @ instruction: 0xf7fefe1b │ │ │ │ @ instruction: 0x4621b995 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - mvneq pc, r1, lsl r9 @ │ │ │ │ + mvneq pc, r3, lsl r9 @ │ │ │ │ stmibge sp, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05dc │ │ │ │ @ instruction: 0x9c07a988 │ │ │ │ - movwmi pc, #49737 @ 0xc249 @ │ │ │ │ + movtcc pc, #49737 @ 0xc249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addmi pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf8ccf7fb │ │ │ │ + @ instruction: 0xf8d0f7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ ldrbhi pc, [r8, r0, lsl #2] @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [lr, #266] @ 0x10a │ │ │ │ stmdbge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + cmppcs ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strtcc pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ + strbtcs pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefb01 │ │ │ │ + @ instruction: 0xf7fefb05 │ │ │ │ strtmi fp, [r1], -sp, asr #18 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {235} @ 0xeb │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + stcls 8, cr15, [r7], {237} @ 0xed │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + eorscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ eorscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xff14f482 │ │ │ │ + blx 0xff14f3e6 │ │ │ │ ldmdblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d2f7fb │ │ │ │ + @ instruction: 0xf8d4f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05df │ │ │ │ - bls 0x27b94c │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x27b8b0 │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ movcs pc, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1cf4b2 │ │ │ │ + blx 0x1cf416 │ │ │ │ ldmdblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8baf7fb │ │ │ │ + @ instruction: 0xf8bcf7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05db │ │ │ │ - bls 0x27b91c │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x27b880 │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xffbcf4e0 │ │ │ │ + blx 0xffbcf444 │ │ │ │ stmdblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ - @ instruction: 0xf014f85b │ │ │ │ + @ instruction: 0xf014f85f │ │ │ │ @ instruction: 0xf47e7380 │ │ │ │ @ instruction: 0xf8d5a8fa │ │ │ │ ldrbeq r2, [r7, #200] @ 0xc8 │ │ │ │ ldmge r5!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf2499c07 │ │ │ │ - vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x122dbc │ │ │ │ + bl 0x122d20 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fa2370 │ │ │ │ - @ instruction: 0xf7fefb4f │ │ │ │ + @ instruction: 0xf7fefb53 │ │ │ │ strtmi fp, [r1], -r7, ror #17 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdals r7, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ - andsne pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd2360 │ │ │ │ @ instruction: 0xf7fefb61 │ │ │ │ @ instruction: 0x4621b8d3 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf82af7fb │ │ │ │ + @ instruction: 0xf82ef7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x251ce8 │ │ │ │ + bls 0x251c4c │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ strthi pc, [r7], r0, lsl #2 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ vadd.i8 q13, , q1 │ │ │ │ - vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 q9, #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - @ instruction: 0xf2c034dc │ │ │ │ + vmov.i32 d19, #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - @ instruction: 0xf7fefb19 │ │ │ │ + @ instruction: 0xf7fefb1d │ │ │ │ @ instruction: 0x4621b8b1 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {79} @ 0x4f │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + stcls 8, cr15, [r7], {81} @ 0x51 │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + eorscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xa4f5ba │ │ │ │ + blx 0xa4f51e │ │ │ │ ldmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf814f7fb │ │ │ │ + @ instruction: 0xf816f7fb │ │ │ │ orrvc pc, r0, #20 │ │ │ │ stmge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05d2 │ │ │ │ stcls 8, cr10, [r7], {138} @ 0x8a │ │ │ │ - addmi pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + ldc2 7, cr15, [lr], {250} @ 0xfa │ │ │ │ ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - @ instruction: 0xf8d5ffd5 │ │ │ │ + @ instruction: 0xf8d5ffd9 │ │ │ │ stmdbls r7, {r3, r6, r7, ip, sp} │ │ │ │ andcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ orrvc pc, r0, #20 │ │ │ │ strthi pc, [sl], -r0, asr #32 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ vadd.i8 q13, , q14 │ │ │ │ - vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ - bl 0x111ef4 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x111e58 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fa22c0 │ │ │ │ - @ instruction: 0xf7fefac7 │ │ │ │ + @ instruction: 0xf7fefacb │ │ │ │ @ instruction: 0x4621b85f │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - @ instruction: 0xf8d5ffdb │ │ │ │ - bls 0x25d968 │ │ │ │ + @ instruction: 0xf8d5ffdd │ │ │ │ + bls 0x25d8cc │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1002300 │ │ │ │ - blcs 0xb30a8 │ │ │ │ + blcs 0xb300c │ │ │ │ stmdage pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - strtmi pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ + strbtcc pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - mrrc2 7, 15, pc, r8, cr10 @ │ │ │ │ + mrrc2 7, 15, pc, ip, cr10 @ │ │ │ │ ldmdalt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - strexheq pc, r3, [r7] @ │ │ │ │ + strexheq pc, r7, [r7] @ │ │ │ │ ldmdage r3!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05de │ │ │ │ stcls 8, cr10, [r7], {46} @ 0x2e │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addmi pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bac0 │ │ │ │ + bl 0x17ba24 │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ rscscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfe14f6a8 │ │ │ │ + blx 0xfe24f60c │ │ │ │ ldmdalt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffb8f7fa │ │ │ │ + @ instruction: 0xffbaf7fa │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x13baec │ │ │ │ + bl 0x13ba50 │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orrcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe5cf6dc │ │ │ │ + blx 0xfe5cf640 │ │ │ │ stmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - mvneq pc, sp, asr pc @ │ │ │ │ + mvneq pc, r1, ror #30 │ │ │ │ svcge 0x00fdf53d │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57d05d9 │ │ │ │ stcls 15, cr10, [r7], {248} @ 0xf8 │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addmi pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bb2c │ │ │ │ + bl 0x17ba90 │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ teqpcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ - blx 0x13cf714 │ │ │ │ + blx 0x14cf678 │ │ │ │ svclt 0x00e4f7fd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff60f7fa │ │ │ │ + @ instruction: 0xff62f7fa │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0407380 │ │ │ │ - bcs 0xb2d48 │ │ │ │ + bcs 0xb2cac │ │ │ │ svcge 0x00d3f43d │ │ │ │ - andsne pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + subseq pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ tstpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0xff94f752 │ │ │ │ + blx 0xffa4f6b6 │ │ │ │ svclt 0x00c6f7fd │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - bls 0x291504 │ │ │ │ + bls 0x291470 │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6ecc2c │ │ │ │ + blvs 0xfe6ecb90 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldrhi pc, [r6, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92550 │ │ │ │ + blcc 0x924b4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ vmax.f32 d26, d25, d30 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ - bl 0x152470 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x1523d4 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ @ instruction: 0xf7fdfc27 │ │ │ │ strtmi fp, [r1], -r1, lsr #31 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsne pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + subseq pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd22e0 │ │ │ │ @ instruction: 0xf7fdfa1b │ │ │ │ @ instruction: 0xf5b3bf8d │ │ │ │ @@ -132407,27 +132368,27 @@ │ │ │ │ @ instruction: 0xf5b38783 │ │ │ │ @ instruction: 0xf0006f00 │ │ │ │ @ instruction: 0xf5b38758 │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ stmdaeq sl, {r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1111c40 │ │ │ │ + b 0x1111ba4 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ vcge.s8 d20, d8, d3 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #9220 @ 0x2404 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf9ed │ │ │ │ + @ instruction: 0xf7fdf9f1 │ │ │ │ stmdaeq sl, {r0, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132435,15 +132396,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcscc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9ccf7f5 │ │ │ │ + @ instruction: 0xf9d0f7f5 │ │ │ │ svclt 0x0040f7fd │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -132452,15 +132413,15 @@ │ │ │ │ subcc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf9ab │ │ │ │ + @ instruction: 0xf7fdf9af │ │ │ │ stmdaeq sl, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132468,15 +132429,15 @@ │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vsubl.s8 q10, d0, d21 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ strcs r0, [r3], -r0, asr #10 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - @ instruction: 0xf98af7f5 │ │ │ │ + @ instruction: 0xf98ef7f5 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -132485,15 +132446,15 @@ │ │ │ │ addcc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf969 │ │ │ │ + @ instruction: 0xf7fdf96d │ │ │ │ stmdaeq sl, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132501,15 +132462,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andcc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf948f7f5 │ │ │ │ + @ instruction: 0xf94cf7f5 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -132517,15 +132478,15 @@ │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf929 │ │ │ │ + @ instruction: 0xf7fdf92d │ │ │ │ stmdaeq sl, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132533,15 +132494,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscmi pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf908f7f5 │ │ │ │ + @ instruction: 0xf90cf7f5 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -132550,30 +132511,30 @@ │ │ │ │ sbcmi pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf8e7 │ │ │ │ + @ instruction: 0xf7fdf8eb │ │ │ │ stmdaeq sl, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ andsvs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-771] @ 0xfffffcfd │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf8c8f7f5 │ │ │ │ + @ instruction: 0xf8ccf7f5 │ │ │ │ mrclt 7, 1, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -132581,46 +132542,46 @@ │ │ │ │ vmlal.s q9, d0, d1[6] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf8a9 │ │ │ │ + @ instruction: 0xf7fdf8ad │ │ │ │ @ instruction: 0xf5b3be1d │ │ │ │ @ instruction: 0xf0023f40 │ │ │ │ vst2.32 {d24-d27}, [pc :256], fp │ │ │ │ vhsub.s8 d7, d0, d0 │ │ │ │ vorr.i32 d24, #1536 @ 0x00000600 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ sbchi pc, r2, #2 │ │ │ │ - ldrbhi pc, [pc, #-513]! @ 0x918db @ │ │ │ │ + ldrbhi pc, [pc, #-513]! @ 0x9183f @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr0, cr13, {3} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf8d5fdfb │ │ │ │ + @ instruction: 0xf8d5fdfd │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ mcrge 5, 0, pc, cr6, cr13, {3} @ │ │ │ │ - blcs 0xf8738 │ │ │ │ + blcs 0xf869c │ │ │ │ ldrbhi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ vmla.f32 q13, q15, │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr4, cr13, {3} @ │ │ │ │ ldcllt 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ svccc 0x0040f5b3 │ │ │ │ ldrhi pc, [sp], #-2 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwhi pc, #20992 @ 0x5200 @ │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @@ -132634,17 +132595,17 @@ │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ addcs r8, r0, #11 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r4, #244] @ 0xf4 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr13, {7} │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ stclge 4, cr15, [r1, #500] @ 0x1f4 │ │ │ │ stclt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -132664,15 +132625,15 @@ │ │ │ │ eorscs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf802f7f5 │ │ │ │ + @ instruction: 0xf806f7f5 │ │ │ │ ldcllt 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.64 {d24-d26}, [pc], r8 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -132682,15 +132643,15 @@ │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fd9308 │ │ │ │ @ instruction: 0xf7fdf953 │ │ │ │ @ instruction: 0xf5b3bd47 │ │ │ │ @@ -132708,211 +132669,211 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andcc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffaaf7f4 │ │ │ │ + @ instruction: 0xffaef7f4 │ │ │ │ ldclt 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ adchi pc, sp, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ ldcge 4, cr15, [r5, #-500] @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - rscsvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + eorsvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff82f7f4 │ │ │ │ + @ instruction: 0xff86f7f4 │ │ │ │ ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ msrhi CPSR_fsx, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ stclge 4, cr15, [sp], #500 @ 0x1f4 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - rscsvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + eorsvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff5af7f4 │ │ │ │ + @ instruction: 0xff5ef7f4 │ │ │ │ stcllt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ @ instruction: 0xf001084b │ │ │ │ @ instruction: 0xf003020f │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi r3, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf0020ca2 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ teqmi r2, #128, 2 │ │ │ │ setend be │ │ │ │ cmneq r7, #2080374785 @ 0x7c000001 │ │ │ │ ldrhi pc, [r6, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf7fe2602 │ │ │ │ - blcs 0x101200 │ │ │ │ + blcs 0x101164 │ │ │ │ movthi pc, #8257 @ 0x2041 @ │ │ │ │ - blvs 0xfe72d240 │ │ │ │ + blvs 0xfe72d1a4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [pc, #1]! @ 0x91d9d @ │ │ │ │ + ldrbhi pc, [pc, #1]! @ 0x91d01 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92b64 │ │ │ │ + blcc 0x92ac8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -r4, lsr #25 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmvn.i32 q10, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe7b │ │ │ │ - blcs 0x101030 │ │ │ │ + @ instruction: 0xf7fdfe7f │ │ │ │ + blcs 0x100f94 │ │ │ │ msrhi SPSR_f, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d278 │ │ │ │ + blvs 0xfe72d1dc │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92b9c │ │ │ │ + blcc 0x92b00 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -r8, lsl #25 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ + vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe5f │ │ │ │ - blcs 0xc0ff8 │ │ │ │ + @ instruction: 0xf7fdfe63 │ │ │ │ + blcs 0xc0f5c │ │ │ │ ldclge 4, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ stcvs 4, cr8, [fp, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 6, 4, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9aa24 │ │ │ │ + blcs 0x9a988 │ │ │ │ stclge 4, cr15, [r9], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andvs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + rsbpl pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr0, cr4, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr4, cr4, {7} @ │ │ │ │ stcllt 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ - blx 0x1bcfe26 │ │ │ │ - blcs 0xf8a60 │ │ │ │ + blx 0x1ccfd8a │ │ │ │ + blcs 0xf89c4 │ │ │ │ sbchi pc, sl, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d2f4 │ │ │ │ + blvs 0xfe72d258 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r0], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92c18 │ │ │ │ + blcc 0x92b7c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -sl, asr #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q9, d0, d1[2] │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe21 │ │ │ │ - blcs 0x100f7c │ │ │ │ + @ instruction: 0xf7fdfe25 │ │ │ │ + blcs 0x100ee0 │ │ │ │ rscshi pc, r0, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d32c │ │ │ │ + blvs 0xfe72d290 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [fp, #-1]! @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92c50 │ │ │ │ + blcc 0x92bb4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -lr, lsr #24 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmlal.s q11, d0, d1[4] │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe05 │ │ │ │ - blcs 0x100f44 │ │ │ │ + @ instruction: 0xf7fdfe09 │ │ │ │ + blcs 0x100ea8 │ │ │ │ rsbshi pc, lr, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d364 │ │ │ │ + blvs 0xfe72d2c8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r4], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92c88 │ │ │ │ + blcc 0x92bec │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639ac12 │ │ │ │ - @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ + vmax.s8 d20, d13, d24 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfde9 │ │ │ │ - blcs 0x100f0c │ │ │ │ + @ instruction: 0xf7fdfded │ │ │ │ + blcs 0x100e70 │ │ │ │ sbchi pc, r2, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d39c │ │ │ │ + blvs 0xfe72d300 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92cc0 │ │ │ │ + blcc 0x92c24 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639abf6 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdcd │ │ │ │ - blcs 0x100ed4 │ │ │ │ + @ instruction: 0xf7fdfdd1 │ │ │ │ + blcs 0x100e38 │ │ │ │ eorshi pc, ip, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d3d4 │ │ │ │ + blvs 0xfe72d338 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r8], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92cf8 │ │ │ │ + blcc 0x92c5c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639abda │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vmov.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdb1 │ │ │ │ - blcs 0x100e9c │ │ │ │ + @ instruction: 0xf7fdfdb5 │ │ │ │ + blcs 0x100e00 │ │ │ │ eorshi pc, r4, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d40c │ │ │ │ + blvs 0xfe72d370 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strhi pc, [sl], #1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92d30 │ │ │ │ + blcc 0x92c94 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639abbe │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd95 │ │ │ │ + @ instruction: 0xf7fdfd99 │ │ │ │ @ instruction: 0x4639bbb5 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ + vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd8b │ │ │ │ + @ instruction: 0xf7fdfd8f │ │ │ │ ldrtmi fp, [r9], -fp, lsr #23 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s q8, d16, d1[7] │ │ │ │ + vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd81 │ │ │ │ + @ instruction: 0xf7fdfd85 │ │ │ │ ldrtmi fp, [r9], -r1, lsr #23 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 d20, d9, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd77 │ │ │ │ + @ instruction: 0xf7fdfd7b │ │ │ │ @ instruction: 0xf44fbb97 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x81bcf002 │ │ │ │ cmnphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @@ -132920,97 +132881,97 @@ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b3866d │ │ │ │ @ instruction: 0xf47d3f80 │ │ │ │ svcge 0x0004ab93 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x204fff2 │ │ │ │ - blcs 0xf8c28 │ │ │ │ + blx 0xfe0cff56 │ │ │ │ + blcs 0xf8b8c │ │ │ │ bichi pc, r7, #2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ @ instruction: 0xf64dab87 │ │ │ │ - vmlal.s q11, d0, d1[5] │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ - bllt 0x1f50024 │ │ │ │ + bllt 0x1f4ff88 │ │ │ │ svccc 0x0081f5b3 │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ subhi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [fp, -r1]! @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - blge 0x18cf258 │ │ │ │ + blge 0x18cf1bc │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x13d0056 │ │ │ │ + blx 0x144ffba │ │ │ │ rscsne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #-976]! @ 0xfffffc30 │ │ │ │ + ldc2l 7, cr15, [r8, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fdab51 │ │ │ │ @ instruction: 0x4639bbff │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q9, d16, d29 │ │ │ │ + vmov.i32 d18, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd0f │ │ │ │ - bcs 0x100d58 │ │ │ │ + @ instruction: 0xf7fdfd13 │ │ │ │ + bcs 0x100cbc │ │ │ │ asrshi pc, r1, #32 @ │ │ │ │ - blvs 0xfe72d550 │ │ │ │ + blvs 0xfe72d4b4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbthi pc, [sp], #-1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e74 │ │ │ │ + blcc 0x92dd8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639ab1c │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q10, d16, d17 │ │ │ │ + vsubl.s8 q10, d0, d5 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfcf3 │ │ │ │ + @ instruction: 0xf7fdfcf7 │ │ │ │ @ instruction: 0x4639bb13 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + vsubl.s8 q9, d16, d25 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfce9 │ │ │ │ + @ instruction: 0xf7fdfced │ │ │ │ ldrtmi fp, [r9], -r9, lsl #22 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmlal.s q11, d16, d1[0] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfcdf │ │ │ │ + @ instruction: 0xf7fdfce3 │ │ │ │ @ instruction: 0xf2c0baff │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbhi pc, [r8, #-1]! @ │ │ │ │ addshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24-d27}, [pc :256], r2 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbthi pc, [ip], r1 @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xfff4f324 │ │ │ │ + bge 0xfff4f288 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xffa50120 │ │ │ │ - blcs 0x138d58 │ │ │ │ - bge 0xffd4f334 │ │ │ │ + blx 0xffad0084 │ │ │ │ + blcs 0x138cbc │ │ │ │ + bge 0xffd4f298 │ │ │ │ adcvs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [sl, #-976] @ 0xfffffc30 │ │ │ │ + stc2 7, cr15, [lr, #-976] @ 0xfffffc30 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ @ instruction: 0xf7fdab97 │ │ │ │ vmull.s , d16, d1[5] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrthi pc, [lr], r1 @ │ │ │ │ mvnhi pc, r1, lsl #4 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -133018,210 +132979,210 @@ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.32 {d24}, [pc :256], r6 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrhi pc, [r1, r1] │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xff34f384 │ │ │ │ + bge 0xff34f2e8 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf8d5fab5 │ │ │ │ + @ instruction: 0xf8d5fab7 │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - bge 0xff0cf798 │ │ │ │ - blcs 0xf8dc4 │ │ │ │ + bge 0xff0cf6fc │ │ │ │ + blcs 0xf8d28 │ │ │ │ bicshi pc, ip, r2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ vpmin.s8 d26, d30, d25 │ │ │ │ - vrshr.s64 d20, d25, #64 │ │ │ │ + vmov.i32 d20, #3328 @ 0x00000d00 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x184f3bc │ │ │ │ - blt 0xfebd01c0 │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x184f320 │ │ │ │ + blt 0xfebd0124 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addvc pc, sp, #76, 12 @ 0x4c00000 │ │ │ │ + rscsvs pc, r1, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2l 7, cr15, [ip], #-976 @ 0xfffffc30 │ │ │ │ - blt 0xfe3d01d4 │ │ │ │ + ldc2l 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ + blt 0xfe3d0138 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ vpmax.s8 d26, d25, d8 │ │ │ │ - vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 q9, #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - vmls.i d20, d0, d0[7] │ │ │ │ + vaddhn.i16 d19, q8, q14 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfcdf │ │ │ │ + @ instruction: 0xf7fdfce3 │ │ │ │ @ instruction: 0xf8d5ba77 │ │ │ │ - bcs 0x116530 │ │ │ │ + bcs 0x116494 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ movwcs r3, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf57d05c9 │ │ │ │ movwls sl, #6764 @ 0x1a6c │ │ │ │ - ldrtcc pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ + ldrbtcs pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - msrcc SPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0x23acf249 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ strls r2, [r0], #-1027 @ 0xfffffbfd │ │ │ │ - stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ - blt 0x16d023c │ │ │ │ + ldc2 7, cr15, [r0], {249} @ 0xf9 │ │ │ │ + blt 0x16d01a0 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vpmin.s8 q13, , q2 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ - bl 0x152f24 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x152e88 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ msrcs CPSR_, #13762560 @ 0xd20000 │ │ │ │ - mcr2 7, 3, pc, cr2, cr9, {7} @ │ │ │ │ - blt 0x1250260 │ │ │ │ + mcr2 7, 3, pc, cr6, cr9, {7} @ │ │ │ │ + blt 0x12501c4 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vpmax.s8 q13, , q1 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ - bl 0x152f48 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x152eac │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ sbcscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ - blt 0xdd0284 │ │ │ │ + stc2 7, cr15, [r0], #996 @ 0x3e4 │ │ │ │ + blt 0xdd01e8 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ vpmin.s8 d26, d9, d16 │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vsubw.s8 q9, q8, d28 │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - vmls.i d20, d0, d0[7] │ │ │ │ + vaddhn.i16 d19, q8, q14 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc87 │ │ │ │ - blcs 0xc0b38 │ │ │ │ - bge 0x78f3b4 │ │ │ │ - tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + @ instruction: 0xf7fdfc8b │ │ │ │ + blcs 0xc0a9c │ │ │ │ + bge 0x78f318 │ │ │ │ + cmppcs ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbtcc pc, [ip], #585 @ 0x249 @ │ │ │ │ + strtcc pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ - blt 0x3502d8 │ │ │ │ + ldc2l 7, cr15, [r6], #-996 @ 0xfffffc1c │ │ │ │ + blt 0x35023c │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x922ec @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x92250 @ │ │ │ │ ldrbeq r2, [fp, #1026] @ 0x402 │ │ │ │ - bge 0x10f8e8 │ │ │ │ + bge 0x10f84c │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - msrcc SPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0x23acf249 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtcc pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ + ldrbtcs pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - blx 0xfe9502fe │ │ │ │ + blx 0xfea50262 │ │ │ │ stmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x92324 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x92288 @ │ │ │ │ ldrbeq r2, [r9, #1026] @ 0x402 │ │ │ │ stmibge r5!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldrne pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ + ldrbeq pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + cmppcs ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - blx 0xfe1d033a │ │ │ │ + blx 0xfe2d029e │ │ │ │ ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vmla.i8 q13, , q6 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ - bl 0x153034 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x152f98 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ cmppcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - stc2 7, cr15, [r6], #-996 @ 0xfffffc1c │ │ │ │ + stc2 7, cr15, [sl], #-996 @ 0xfffffc1c │ │ │ │ ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ vmul.i8 d26, d25, d26 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vsubw.s8 , q0, d12 │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - vmvn.i32 d20, #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfdc5 │ │ │ │ - blcs 0xc0a4c │ │ │ │ + @ instruction: 0xf7fdfdc9 │ │ │ │ + blcs 0xc09b0 │ │ │ │ stmibge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - cmnpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + @ instruction: 0x23bcf249 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ + ldrbtcc pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ ldmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbeq r2, [ip, #770] @ 0x302 │ │ │ │ stmibge r9, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d9, d1 │ │ │ │ - vmvn.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 q9, #786432 @ 0x000c0000 │ │ │ │ vqshl.s8 d16, d19, d9 │ │ │ │ - vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 q9, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46390333 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fdfb29 │ │ │ │ - blcs 0xc09e4 │ │ │ │ + @ instruction: 0xf7fdfb2d │ │ │ │ + blcs 0xc0948 │ │ │ │ ldmdbge r1!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - orrscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + bicscs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbtcc pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ + strtcs pc, [ip], #585 @ 0x249 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + ldc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ stmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ vmul.i8 q13, , q6 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ - bl 0x153114 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + bl 0x153078 │ │ │ │ vcgt.s8 d16, d25, d2 │ │ │ │ - vmov.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vmov.i32 q9, #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543280 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc83 │ │ │ │ + @ instruction: 0xf7fdfc87 │ │ │ │ subcs fp, r0, #1196032 @ 0x124000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ @ instruction: 0x6d2ba942 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ stmdbge r4, {r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vrshr.s64 d22, d25, #64 │ │ │ │ + vsubl.s8 q11, d0, d21 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0x3d046e │ │ │ │ + blx 0x4d03d2 │ │ │ │ stmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ @ instruction: 0xf014a924 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ stmdaeq r2!, {r5, r8, fp, sp, pc}^ │ │ │ │ @@ -133231,15 +133192,15 @@ │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fdffcb │ │ │ │ + @ instruction: 0xf7fdffcf │ │ │ │ @ instruction: 0xf1b3b909 │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ stmdaeq sl, {r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -133249,35 +133210,35 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andcc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x1cd04fe │ │ │ │ + blx 0x1dd0462 │ │ │ │ stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ stmdaeq r2!, {r2, r3, r4, r6, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x1112d8c │ │ │ │ + b 0x1112cf0 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ vcge.s8 d20, d7, d3 │ │ │ │ vmov.i32 d22, #2304 @ 0x00000900 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfb49 │ │ │ │ + @ instruction: 0xf7fdfb4d │ │ │ │ @ instruction: 0xf1b3b8bd │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ stmdaeq r2!, {r3, r4, r5, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -133287,31 +133248,31 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andcc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x9d0596 │ │ │ │ + blx 0xad04fa │ │ │ │ ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - adceq pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andseq pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1cd05a4 │ │ │ │ + blx 0x1dd0508 │ │ │ │ ldmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbseq pc, r5, #76546048 @ 0x4900000 │ │ │ │ + rscvc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1ad05b4 │ │ │ │ + blx 0x1bd0518 │ │ │ │ stmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + rsbscs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x18d05c4 │ │ │ │ + blx 0x19d0528 │ │ │ │ stmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rscne pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + eorne pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x16d05d4 │ │ │ │ + blx 0x17d0538 │ │ │ │ ldmdalt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ @ instruction: 0xf011a870 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ stmdaeq r2!, {r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ @@ -133321,54 +133282,54 @@ │ │ │ │ stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ vaddw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ stmdbge r4, {r4, r8, r9} │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ movwpl lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xff16f7f8 │ │ │ │ + @ instruction: 0xff1af7f8 │ │ │ │ ldmdalt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ stmdaeq sl, {r2, r3, r6, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1112aa8 │ │ │ │ + b 0x1112a0c │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ vcge.s8 d20, d7, d3 │ │ │ │ vmov.i32 d22, #2304 @ 0x00000900 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfab9 │ │ │ │ + @ instruction: 0xf7fdfabd │ │ │ │ stmdaeq lr, {r0, r2, r3, r5, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ @ instruction: 0xf0060c8a │ │ │ │ @ instruction: 0xf0020610 │ │ │ │ tstmi lr, #16, 4 │ │ │ │ strmi pc, [r4, -r1, asr #7] │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf1c7431a │ │ │ │ @ instruction: 0xf0110720 │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ stmib sp, {r3, r4, r5, r8, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - orrvc pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + mvnsvs pc, #77594624 @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ rscmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r3, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - ldc2 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ stmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @@ -133376,47 +133337,47 @@ │ │ │ │ rscsne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0x1d506f8 │ │ │ │ + blx 0x1e5065c │ │ │ │ svclt 0x00e6f7fc │ │ │ │ @ instruction: 0xf0040863 │ │ │ │ stceq 1, cr0, [r5], #60 @ 0x3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ vrsubhn.i16 d20, q2, q2 │ │ │ │ @ instruction: 0xf0053103 │ │ │ │ movwmi r0, #54544 @ 0xd510 │ │ │ │ @ instruction: 0xf1c69304 │ │ │ │ vmax.s8 d16, d10, d16 │ │ │ │ - vrsra.s64 d20, d1, #64 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ stmdbge r4, {r3, r8, r9} │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ msrhi SPSR_xc, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ rsbcs pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd77 │ │ │ │ + @ instruction: 0xf7fcfd7b │ │ │ │ rsceq fp, r2, #764 @ 0x2fc │ │ │ │ svcge 0x00bbf57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmlal.s q8, d16, d1[7] │ │ │ │ + vmov.i32 q8, #2304 @ 0x00000900 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ @ instruction: 0xf7fcfba7 │ │ │ │ stmdaeq sl, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @@ -133430,35 +133391,35 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eormi pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x2507d0 │ │ │ │ + blx 0x350734 │ │ │ │ svclt 0x007af7fc │ │ │ │ stceq 8, cr0, [r5], #300 @ 0x12c │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ vrsubhn.i16 d20, q2, q2 │ │ │ │ @ instruction: 0xf0053103 │ │ │ │ movwmi r0, #54544 @ 0xd510 │ │ │ │ @ instruction: 0xf1c69304 │ │ │ │ vmax.s8 d16, d10, d16 │ │ │ │ - vbic.i32 , #1280 @ 0x00000500 │ │ │ │ + vqdmlal.s q10, d16, d1[4] │ │ │ │ stmdbge r4, {r3, r8, r9} │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ rsbshi pc, r2, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ rsbcs pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd0b │ │ │ │ + @ instruction: 0xf7fcfd0f │ │ │ │ stmdaeq r2!, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ @@ -133466,15 +133427,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscmi pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9bef7f4 │ │ │ │ + @ instruction: 0xf9c2f7f4 │ │ │ │ svclt 0x0032f7fc │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133483,27 +133444,27 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s q10, d16, d1[1] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf99d │ │ │ │ + @ instruction: 0xf7fcf9a1 │ │ │ │ rsceq fp, r1, #17, 30 @ 0x44 │ │ │ │ svcge 0x000df57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6472304 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ @ instruction: 0xf7fcfaf9 │ │ │ │ sbceq fp, r8, #3792 @ 0xed0 │ │ │ │ @@ -133513,32 +133474,32 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ strtmi r3, [r8], -r3, lsl #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ stmib sp, {r0, r1, r8, sl, lr}^ │ │ │ │ stmdbge r4, {r2, r8, r9, sp} │ │ │ │ - addsvc pc, sp, #74448896 @ 0x4700000 │ │ │ │ + andvc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xff5d0954 │ │ │ │ + blx 0xff5d08b8 │ │ │ │ mcrlt 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ - vcgt.s8 d18, d8, d4 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ + @ instruction: 0xf6472304 │ │ │ │ + vrshr.s64 d23, d17, #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ @ instruction: 0xf7fcfab3 │ │ │ │ stmdaeq r2!, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @@ -133546,44 +133507,44 @@ │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - addsne pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + andne pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe5509d8 │ │ │ │ + blx 0xfe55093c │ │ │ │ mcrlt 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr15, cr12, {1} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r1, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf84f │ │ │ │ + @ instruction: 0xf7fcf853 │ │ │ │ stcvs 14, cr11, [fp, #-444]! @ 0xfffffe44 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ stmdbge r4, {r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vsubl.s8 q11, d16, d29 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - @ instruction: 0xf838f7f4 │ │ │ │ + @ instruction: 0xf83cf7f4 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr8, cr12, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133592,31 +133553,31 @@ │ │ │ │ addcc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f49507 │ │ │ │ - @ instruction: 0xf7fcf8c3 │ │ │ │ + @ instruction: 0xf7fcf8c7 │ │ │ │ stmdaeq sl, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - addseq pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x950ab8 │ │ │ │ + blx 0x950a1c │ │ │ │ mrclt 7, 0, APSR_nzcv, cr6, cr12, {7} │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @@ -133624,15 +133585,15 @@ │ │ │ │ andsvs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf882f7f4 │ │ │ │ + @ instruction: 0xf886f7f4 │ │ │ │ ldcllt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133641,15 +133602,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf861 │ │ │ │ + @ instruction: 0xf7fcf865 │ │ │ │ stmdaeq sl, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ @@ -133657,27 +133618,27 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ subcc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf840f7f4 │ │ │ │ + @ instruction: 0xf844f7f4 │ │ │ │ ldclt 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02e3 │ │ │ │ stmdaeq r2!, {r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - subne pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + adceq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ @ instruction: 0xf99cf7fc │ │ │ │ ldclt 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ @@ -133691,30 +133652,30 @@ │ │ │ │ rsbcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xfffcf7f3 │ │ │ │ + @ instruction: 0xf800f7f4 │ │ │ │ ldcllt 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ cmppeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ stclge 4, cr15, [fp, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #4, 10 @ 0x1000000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcfc15 │ │ │ │ + @ instruction: 0xf7fcfc19 │ │ │ │ stmdaeq sl, {r0, r1, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @@ -133722,15 +133683,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsccs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffbef7f3 │ │ │ │ + @ instruction: 0xffc2f7f3 │ │ │ │ ldclt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133739,15 +133700,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcff9d │ │ │ │ + @ instruction: 0xf7fcffa1 │ │ │ │ stmdaeq r1!, {r0, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #4 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tstmi r1, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf0020ca2 │ │ │ │ tstls r4, r0, lsl r3 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ @@ -133755,48 +133716,48 @@ │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vmlal.s q9, d16, d1[4] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcff7d │ │ │ │ + @ instruction: 0xf7fcff81 │ │ │ │ @ instruction: 0xf014bcf1 │ │ │ │ @ instruction: 0xf47c0140 │ │ │ │ stmdaeq r2!, {r2, r3, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #-2147483647 @ 0x80000001 │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fcfb89 │ │ │ │ + @ instruction: 0xf7fcfb8d │ │ │ │ stmdaeq lr, {r0, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ @ instruction: 0xf0060c8a │ │ │ │ @ instruction: 0xf0020610 │ │ │ │ tstmi lr, #16, 4 │ │ │ │ strmi pc, [r3, -r1, asr #7] │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf1c7431a │ │ │ │ @ instruction: 0xf0110710 │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r4, r5, r9, sl, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - @ instruction: 0x63a5f24a │ │ │ │ + tstpvs r1, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ addscc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xf9c8f7f9 │ │ │ │ + @ instruction: 0xf9ccf7f9 │ │ │ │ stclt 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @@ -133804,15 +133765,15 @@ │ │ │ │ eorscs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff1af7f3 │ │ │ │ + @ instruction: 0xff1ef7f3 │ │ │ │ stclt 7, cr15, [lr], {252} @ 0xfc │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133821,15 +133782,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfef9 │ │ │ │ + @ instruction: 0xf7fcfefd │ │ │ │ stmdaeq r2!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ @@ -133837,51 +133798,51 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eormi pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 6, pc, cr8, cr3, {7} │ │ │ │ + mrc2 7, 6, pc, cr12, cr3, {7} │ │ │ │ mcrrlt 7, 15, pc, ip, cr12 @ │ │ │ │ @ instruction: 0xf0040866 │ │ │ │ stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ strmi pc, [r2, -r4, asr #7] │ │ │ │ andseq pc, r0, #2 │ │ │ │ vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ streq pc, [r8, -r7, asr #3] │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ ldrhi pc, [r8, #-64] @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ + vorr.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vrshr.s64 d20, d5, #64 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f99707 │ │ │ │ - @ instruction: 0xf7fcf93f │ │ │ │ + @ instruction: 0xf7fcf943 │ │ │ │ stmdaeq r2!, {r0, r2, r5, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x11136fc │ │ │ │ + b 0x1113660 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe91 │ │ │ │ + @ instruction: 0xf7fcfe95 │ │ │ │ stmdaeq r1!, {r0, r2, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stceq 3, cr4, [r3], #100 @ 0x64 │ │ │ │ @ instruction: 0xf0039104 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ @@ -133889,15 +133850,15 @@ │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcfe71 │ │ │ │ + @ instruction: 0xf7fcfe75 │ │ │ │ stmdaeq sl, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @@ -133905,16 +133866,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbsmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 2, pc, cr0, cr3, {7} │ │ │ │ - bllt 0xff1d0f60 │ │ │ │ + mrc2 7, 2, pc, cr4, cr3, {7} │ │ │ │ + bllt 0xff1d0ec4 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -133922,18 +133883,18 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vsubl.s8 q10, d0, d21 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe2f │ │ │ │ + @ instruction: 0xf7fcfe33 │ │ │ │ @ instruction: 0xf893bba3 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x113bf8 │ │ │ │ + blcs 0x113b5c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmdaeq r2!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -133943,16 +133904,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbsmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 0, pc, cr4, cr3, {7} @ │ │ │ │ - bllt 0x1ed0ff8 │ │ │ │ + mcr2 7, 0, pc, cr8, cr3, {7} @ │ │ │ │ + bllt 0x1ed0f5c │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -133960,15 +133921,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s q10, d16, d1[5] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfde3 │ │ │ │ + @ instruction: 0xf7fcfde7 │ │ │ │ stmdaeq sl, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @@ -133976,61 +133937,61 @@ │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ @ instruction: 0x26010510 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - stc2l 7, cr15, [r2, #972] @ 0x3cc │ │ │ │ - bllt 0xe5107c │ │ │ │ + stc2l 7, cr15, [r6, #972] @ 0x3cc │ │ │ │ + bllt 0xe50fe0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vmlal.s q9, d0, d1[6] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfda3 │ │ │ │ + @ instruction: 0xf7fcfda7 │ │ │ │ stmdaeq sl, {r0, r1, r2, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ rscsne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-769] @ 0xfffffcff │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [r4, #972] @ 0x3cc │ │ │ │ - blt 0xffed10f8 │ │ │ │ + stc2 7, cr15, [r8, #972] @ 0x3cc │ │ │ │ + blt 0xffed105c │ │ │ │ cmppeq r0, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - bge 0xffd90300 │ │ │ │ + bge 0xffd90264 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #12582912 @ 0xc00000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcf98f │ │ │ │ + @ instruction: 0xf7fcf993 │ │ │ │ stmdaeq r2!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ @@ -134038,222 +133999,222 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscmi pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - stc2l 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ - blt 0xfef51174 │ │ │ │ + stc2l 7, cr15, [sl, #-972] @ 0xfffffc34 │ │ │ │ + blt 0xfef510d8 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ rscsne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [r6, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfe7511b4 │ │ │ │ + stc2 7, cr15, [sl, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfe751118 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ rsbcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ - blt 0x1f511f4 │ │ │ │ + stc2 7, cr15, [sl, #-972] @ 0xfffffc34 │ │ │ │ + blt 0x1f51158 │ │ │ │ @ instruction: 0xf001084e │ │ │ │ stceq 3, cr0, [sl], {15} │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ andseq pc, r0, #2 │ │ │ │ vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ vabdl.u8 q10, d1, d3 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ ldrhi pc, [lr], #-64 @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vrsra.s64 d23, d1, #64 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vrshr.s64 d19, d13, #64 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f89707 │ │ │ │ - @ instruction: 0xf7fcff6d │ │ │ │ + @ instruction: 0xf7fcff71 │ │ │ │ stmdaeq r6!, {r0, r1, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf0060ca2 │ │ │ │ vmov.i32 d16, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0024702 │ │ │ │ tstmi lr, #16, 4 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf1c7431a │ │ │ │ @ instruction: 0xf0140708 │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - @ instruction: 0x73bdf64a │ │ │ │ + msrvc CPSR_fc, #77594624 @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - eorpl pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + addsmi pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r4], -r1, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xff46f7f8 │ │ │ │ - blt 0xbd1290 │ │ │ │ + @ instruction: 0xff4af7f8 │ │ │ │ + blt 0xbd11f4 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1a512c0 │ │ │ │ + blt 0x1a51224 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcsmi pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + eorsmi pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xffc512a6 │ │ │ │ - blt 0x4512cc │ │ │ │ + blx 0xffd5120a │ │ │ │ + blt 0x451230 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - bge 0x2903d8 │ │ │ │ + bge 0x29033c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbsvs pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rscpl pc, r1, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfbd7 │ │ │ │ + @ instruction: 0xf7fcfbdb │ │ │ │ @ instruction: 0x6d2bb9f7 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ stmdbge r4, {r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d16, d1[7] │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0xff0d1302 │ │ │ │ + blx 0xff1d1266 │ │ │ │ stmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr7, cr12, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xffc91354 │ │ │ │ + blt 0xffc912b8 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x16d1368 │ │ │ │ + bllt 0x16d12cc │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x9137c │ │ │ │ + blt 0x912e0 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbscs pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + rscne pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe451366 │ │ │ │ + blx 0xfe5512ca │ │ │ │ stmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addsvs pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + rscspl pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe1d137a │ │ │ │ + blx 0xfe2d12de │ │ │ │ stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eoreq pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + addvc pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1f5138e │ │ │ │ + blx 0x20512f2 │ │ │ │ ldmiblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbscc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + sbcscs pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1cd13a2 │ │ │ │ + blx 0x1dd1306 │ │ │ │ ldmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscne pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + subne pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1a513b6 │ │ │ │ + blx 0x1b5131a │ │ │ │ stmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andpl pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + rsbmi pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x17d13ca │ │ │ │ + blx 0x18d132e │ │ │ │ ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorsmi pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + adccc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x15513de │ │ │ │ + blx 0x1651342 │ │ │ │ ldmdblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andmi pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + rsbscc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x12d13f2 │ │ │ │ + blx 0x13d1356 │ │ │ │ stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x0021f7fc │ │ │ │ movwne lr, #22989 @ 0x59cd │ │ │ │ strcs sl, [r1], -r4, lsl #18 │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ strcs lr, [r7], -sp, asr #19 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x5d144c │ │ │ │ + blt 0x5d13b0 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscspl pc, sp, #76, 12 @ 0x4c00000 │ │ │ │ + rsbpl pc, r1, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x9d143a │ │ │ │ + blx 0xad139e │ │ │ │ stmdblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcsne pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + andsne pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x75144e │ │ │ │ + blx 0x8513b2 │ │ │ │ ldmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldclt 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subseq pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + adcsvc pc, r9, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x251476 │ │ │ │ + blx 0x3513da │ │ │ │ stmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcvs pc, r5, #76, 12 @ 0x4c00000 │ │ │ │ + eorvs pc, r9, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfffd1488 │ │ │ │ + blx 0xd13ee │ │ │ │ ldmdblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldcllt 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -134264,25 +134225,25 @@ │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrthi pc, [ip], r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ stmdage r4, {r0, r1, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f99608 │ │ │ │ - strbteq pc, [r7], -r1, asr #17 @ │ │ │ │ + strbteq pc, [r7], -r3, asr #17 @ │ │ │ │ stmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ stmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x13a138 │ │ │ │ + blcs 0x13a09c │ │ │ │ stmdbge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - rscscs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + rsbcs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x7514fe │ │ │ │ + blx 0x851462 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7fca9a7 │ │ │ │ vst2. {d27-d28}, [pc :256], r5 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strhi pc, [ip], #0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -134290,39 +134251,39 @@ │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3.16 {d24-d26}, [pc :128], r7 │ │ │ │ vsubl.s8 , d0, d16 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ stmiage r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ - @ instruction: 0xf8d5f8cb │ │ │ │ + @ instruction: 0xf8d5f8cd │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ ldmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xfa198 │ │ │ │ + blcs 0xfa0fc │ │ │ │ andhi pc, r3, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ vadd.i8 q13, q15, │ │ │ │ - vrshr.s64 d22, d29, #64 │ │ │ │ + vsubl.s8 q11, d0, d17 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmialt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ strhi pc, [r2, #-0]! │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - ldrbthi pc, [pc], #0 @ 0x935b0 @ │ │ │ │ + ldrbthi pc, [pc], #0 @ 0x93514 @ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8a2f7f9 │ │ │ │ + @ instruction: 0xf8a4f7f9 │ │ │ │ rscsmi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff35159c │ │ │ │ + blx 0xff451500 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fca8a7 │ │ │ │ vst2.16 {d27,d29}, [pc :64], r5 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -134330,1792 +134291,1789 @@ │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.8 {d24-d27}, [pc :64], r8 │ │ │ │ vsubl.s8 , d0, d16 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ ldmge r0, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ - @ instruction: 0xf8d5f87b │ │ │ │ + @ instruction: 0xf8d5f87d │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ stmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xfa238 │ │ │ │ + blcs 0xfa19c │ │ │ │ strbhi pc, [fp, -r0] @ │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ @ instruction: 0xf64ea87f │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ + vsubl.s8 , d0, d21 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmdalt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.16 {d24-d26}, [pc :128], r8 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strbhi pc, [r9], -r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ svcge 0x0004a85d │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf848f7f9 │ │ │ │ - blcs 0xfa294 │ │ │ │ + @ instruction: 0xf84af7f9 │ │ │ │ + blcs 0xfa1f8 │ │ │ │ subhi pc, pc, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ vtst.8 q13, q7, │ │ │ │ - vmlal.s q9, d16, d1[0] │ │ │ │ + vsubl.s8 q9, d0, d21 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdalt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ mvnshi pc, #0 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ movthi pc, #16384 @ 0x4000 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ ldmdage r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf824f7f9 │ │ │ │ + @ instruction: 0xf826f7f9 │ │ │ │ addsmi pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x13d1698 │ │ │ │ + blx 0x14d15fc │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fca829 │ │ │ │ vst2. {d27-d28}, [pc :64], r7 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [r5, #-0]! @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b38516 │ │ │ │ @ instruction: 0xf47c3f81 │ │ │ │ svcge 0x0004a815 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf800f7f9 │ │ │ │ - blcs 0xfa324 │ │ │ │ + @ instruction: 0xf802f7f9 │ │ │ │ + blcs 0xfa288 │ │ │ │ strhi pc, [r1, r0] │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - vadd.i8 d26, d14, d9 │ │ │ │ - vmov.i32 q8, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf64da809 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiage lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00fcf7fb │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3. {d24,d26,d28}, [pc], sl │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ ldrbhi pc, [ip, #-0] @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x293634 │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x2935a0 │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbteq sl, [r7], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strbthi pc, [lr], r0, lsl #2 @ │ │ │ │ ldrdcs pc, [r0, #131] @ 0x83 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00d0f43b │ │ │ │ ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addspl pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + andpl pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf98ef7f3 │ │ │ │ + @ instruction: 0xf992f7f3 │ │ │ │ svclt 0x00aef7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmdblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwne lr, #22989 @ 0x59cd │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ bicmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff7d08c4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff7d0828 │ │ │ │ ldmdalt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - @ instruction: 0xf968f095 │ │ │ │ + @ instruction: 0xf956f095 │ │ │ │ stmdalt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andsne pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + addeq pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf964f7f3 │ │ │ │ + @ instruction: 0xf968f7f3 │ │ │ │ svclt 0x0084f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vrsra.s64 d23, d29, #64 │ │ │ │ + vsubw.s8 , q0, d25 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vmlal.s q10, d16, d1[4] │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - stc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ + stc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ svclt 0x0070f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vqdmlal.s , d16, d1[0] │ │ │ │ + vsubw.s8 , q0, d29 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vsubl.s8 q11, d16, d21 │ │ │ │ + vmov.i32 d22, #256 @ 0x00000100 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - ldc2l 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [sl], #-992 @ 0xfffffc20 │ │ │ │ svclt 0x005cf7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1651848 │ │ │ │ + bllt 0x16517ac │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x121185c │ │ │ │ + blt 0x12117c0 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xad1874 │ │ │ │ + bllt 0xad17d8 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1d51888 │ │ │ │ + bllt 0x1d517ec │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vsubw.s8 , q0, d25 │ │ │ │ + vrsra.s64 d20, d5, #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [sl], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ svclt 0x0020f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ + vorr.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vmlal.s q10, d16, d1[4] │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - stc2 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [sl], #-992 @ 0xfffffc20 │ │ │ │ svclt 0x000cf7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x9d18ec │ │ │ │ + bllt 0x9d1850 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1bd1900 │ │ │ │ + blt 0x1bd1864 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfe89190c │ │ │ │ + bllt 0xfe891870 │ │ │ │ andpl lr, r5, #3358720 @ 0x334000 │ │ │ │ - eorsvc pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + adcvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r7], -r3, lsl #8 │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc99 │ │ │ │ + @ instruction: 0xf7fbfc9d │ │ │ │ stmib sp, {r0, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - orrvc pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + mvnsvs pc, #77594624 @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - rscsvs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + subsvs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc85 │ │ │ │ + @ instruction: 0xf7fbfc89 │ │ │ │ @ instruction: 0xf893becd │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1145a4 │ │ │ │ + blcs 0x114508 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893ba91 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1145b8 │ │ │ │ + blcs 0x11451c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893babf │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1145cc │ │ │ │ + blcs 0x114530 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893bb8f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1145e0 │ │ │ │ + blcs 0x114544 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - bicsmi pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ + movtmi pc, #37450 @ 0x924a @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - adcvs pc, r5, #77594624 @ 0x4a00000 │ │ │ │ + andsvs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfbab │ │ │ │ + @ instruction: 0xf7fbfbaf │ │ │ │ stmib sp, {r0, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - @ instruction: 0x63a5f24a │ │ │ │ + tstpvs r1, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - subsvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + sbcpl pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfb97 │ │ │ │ + @ instruction: 0xf7fbfb9b │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - cmppvs r9, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + bicpl pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - rscsvs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + subsvs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc21 │ │ │ │ + @ instruction: 0xf7fbfc25 │ │ │ │ stmib sp, {r0, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf64a5205 │ │ │ │ - vmvn.i32 d23, #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 q11, d16, d25 │ │ │ │ strcs r0, [r3], #-520 @ 0xfffffdf8 │ │ │ │ strls r9, [r8], #-1543 @ 0xfffff9f9 │ │ │ │ - ldc2 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ + ldc2 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr12, cr11, {7} │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vsubw.s8 q11, q0, d13 │ │ │ │ + vbic.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - blx 0x1951a46 │ │ │ │ + blx 0x1a519aa │ │ │ │ mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vrsra.s64 d23, d1, #64 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmov.i32 q11, #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x1451a6e │ │ │ │ + blx 0x15519d2 │ │ │ │ mrclt 7, 1, APSR_nzcv, cr4, cr11, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffaaf212 │ │ │ │ + @ instruction: 0xff98f212 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fe1f │ │ │ │ + @ instruction: 0xf8d5fe21 │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ mcrge 5, 1, pc, cr10, cr11, {3} @ │ │ │ │ - blcs 0xfa6f0 │ │ │ │ + blcs 0xfa654 │ │ │ │ ldrbhi pc, [lr], #0 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eae23 │ │ │ │ - vmvn.i32 d16, #3328 @ 0x00000d00 │ │ │ │ + vceq.f32 d26, d14, d19 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ mrclt 7, 0, APSR_nzcv, cr6, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - mcr2 7, 0, pc, cr2, cr8, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr4, cr8, {7} @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b05d8 │ │ │ │ stcvs 14, cr10, [fp, #-52]! @ 0xffffffcc │ │ │ │ stmdbhi r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ - b 0x1297750 │ │ │ │ + b 0x12976b4 │ │ │ │ tstle r2, r9, lsl #6 │ │ │ │ @ instruction: 0xf53b06d9 │ │ │ │ @ instruction: 0xf8ddae01 │ │ │ │ - bls 0x27bb88 │ │ │ │ + bls 0x27baec │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ ldclge 4, cr15, [r8, #492]! @ 0x1ec │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr2, cr11, {1} @ │ │ │ │ - ldc2l 0, cr15, [r4, #568] @ 0x238 │ │ │ │ + stc2l 0, cr15, [r2, #568] @ 0x238 │ │ │ │ @ instruction: 0xf08e4605 │ │ │ │ - @ instruction: 0xf1bafdd1 │ │ │ │ + @ instruction: 0xf1bafdbf │ │ │ │ strmi r0, [r4], -r0, lsl #30 │ │ │ │ @ instruction: 0x2602bf14 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #12 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - @ instruction: 0x463afcb3 │ │ │ │ + @ instruction: 0x463afcbb │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - ldrtmi pc, [sl], -sp, lsr #25 @ │ │ │ │ + @ instruction: 0x463afcb5 │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - ldrtmi pc, [sl], -r1, lsr #26 @ │ │ │ │ + ldrtmi pc, [sl], -r9, lsr #26 @ │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ strcc r4, [r1, -r0, lsr #12] │ │ │ │ - ldc2 7, cr15, [sl, #-876] @ 0xfffffc94 │ │ │ │ + stc2 7, cr15, [r2, #-876]! @ 0xfffffc94 │ │ │ │ strhle r4, [r4, #39]! @ 0x27 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr10, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + ldc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ - bl 0x1143c0 │ │ │ │ + bl 0x114324 │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [r0, r3] │ │ │ │ @ instruction: 0xff0ef7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbadb3 │ │ │ │ stmdage r4, {r0, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vmla.f32 d31, d25, d13 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vmla.f32 d31, d25, d15 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - bl 0x165480 │ │ │ │ + bl 0x1653e4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82160 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sl, #236] @ 0xec │ │ │ │ mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x29320c │ │ │ │ + blls 0x293178 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x1352b8 │ │ │ │ + blcs 0x13521c │ │ │ │ stcge 4, cr15, [ip, #492] @ 0x1ec │ │ │ │ - subcs pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + adcne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xffa4f7f2 │ │ │ │ + @ instruction: 0xffa8f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbae31 │ │ │ │ svcge 0x0004bd7f │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f210 │ │ │ │ + blls 0x27f174 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x1352bc │ │ │ │ + blcs 0x135220 │ │ │ │ stclge 4, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ - subcs pc, r1, #81788928 @ 0x4e00000 │ │ │ │ + adcne pc, r5, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff86f7f2 │ │ │ │ + @ instruction: 0xff8af7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbae13 │ │ │ │ stmdage r4, {r0, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - strbteq pc, [r7], -pc, lsr #26 @ │ │ │ │ + @ instruction: 0x0667fd31 │ │ │ │ ldclge 5, cr15, [sl, #-236] @ 0xffffff14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff4d1c64 │ │ │ │ + blx 0xff4d1bc8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbad53 │ │ │ │ stmdage r4, {r0, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x293180 │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x2930ec │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrsbcs pc, [r0, #131]! @ 0x83 @ │ │ │ │ - @ instruction: 0xf812f7f8 │ │ │ │ + @ instruction: 0xf816f7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbad3d │ │ │ │ stmdage r4, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vadd.f32 d31, d8, d23 │ │ │ │ + vadd.f32 d31, d8, d25 │ │ │ │ vmlal.s q10, d0, d1[2] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [ip, #-236]! @ 0xffffff14 │ │ │ │ ldcllt 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x293130 │ │ │ │ + blls 0x29309c │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134af4 │ │ │ │ + blcs 0x134a58 │ │ │ │ ldcge 4, cr15, [lr, #-492] @ 0xfffffe14 │ │ │ │ - subsvc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + sbcvs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff36f7f2 │ │ │ │ + @ instruction: 0xff3af7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbadc3 │ │ │ │ svcge 0x0004bd11 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - ldc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ - blcs 0xfa92c │ │ │ │ + ldc2l 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ + blcs 0xfa890 │ │ │ │ strthi pc, [r1], #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf64dad05 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ + vmlal.s q11, d0, d1[1] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sl, #492]! @ 0x1ec │ │ │ │ ldcllt 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1655ec │ │ │ │ + bl 0x165550 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f721e0 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r4], #236 @ 0xec │ │ │ │ ldclt 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + ldc2l 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ addscs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr6, cr2, {7} │ │ │ │ + mrc2 7, 7, pc, cr10, cr2, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbacd3 │ │ │ │ svcge 0x0004bd81 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27f0b4 │ │ │ │ + blls 0x27f018 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134df8 │ │ │ │ + blcs 0x134d5c │ │ │ │ stclge 4, cr15, [r0], {123} @ 0x7b │ │ │ │ - subne pc, r1, #81788928 @ 0x4e00000 │ │ │ │ + adceq pc, r5, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrc2 7, 6, pc, cr8, cr2, {7} │ │ │ │ + mrc2 7, 6, pc, cr12, cr2, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbad65 │ │ │ │ svcge 0x0004bcb3 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + stc2 7, cr15, [r0], #992 @ 0x3e0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f078 │ │ │ │ + blls 0x27efdc │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134d78 │ │ │ │ + blcs 0x134cdc │ │ │ │ stcge 4, cr15, [r2], #492 @ 0x1ec │ │ │ │ - sbceq pc, r1, #81788928 @ 0x4e00000 │ │ │ │ + eoreq pc, r5, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrc2 7, 5, pc, cr10, cr2, {7} │ │ │ │ + mrc2 7, 5, pc, cr14, cr2, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbad47 │ │ │ │ stmdage r4, {r0, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - blls 0x293008 │ │ │ │ + blls 0x292f74 │ │ │ │ @ instruction: 0xf63b2b01 │ │ │ │ @ instruction: 0xf248ac8d │ │ │ │ vmlal.s , d0, d1[3] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r2, #-492]! @ 0xfffffe14 │ │ │ │ stclt 7, cr15, [r0], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc6b │ │ │ │ + @ instruction: 0xf8d5fc6d │ │ │ │ cmpeq r9, r8, asr #1 │ │ │ │ ldclge 5, cr15, [r6], #-492 @ 0xfffffe14 │ │ │ │ - blcs 0xfaa58 │ │ │ │ + blcs 0xfa9bc │ │ │ │ bicshi pc, r6, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ sha1c.32 q13, q7, │ │ │ │ - vrshr.s64 d23, d29, #64 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r4, #-492] @ 0xfffffe14 │ │ │ │ stcllt 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc4d │ │ │ │ + @ instruction: 0xf8d5fc4f │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ mrrcge 5, 7, pc, r8, cr11 @ │ │ │ │ - blcs 0xfaa94 │ │ │ │ + blcs 0xfa9f8 │ │ │ │ mvnshi pc, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vfma.f32 q13, q7, │ │ │ │ - vmvn.i32 d23, #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 q11, d16, d17 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ mcrrlt 7, 15, pc, r4, cr11 @ │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ subpl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr8, cr2, {7} │ │ │ │ + mrc2 7, 2, pc, cr12, cr2, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbac35 │ │ │ │ stmdage r4, {r0, r1, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vfma.f32 d31, d7, d15 │ │ │ │ + @ instruction: 0xf247fc21 │ │ │ │ vmlal.s q9, d0, d1[0] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], #-236 @ 0xffffff14 │ │ │ │ ldcllt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc0d │ │ │ │ + @ instruction: 0xf8d5fc0f │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ ldcge 5, cr15, [r8], {123} @ 0x7b │ │ │ │ - blcs 0xfab14 │ │ │ │ + blcs 0xfaa78 │ │ │ │ addhi pc, r8, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vfma.f32 d26, d14, d1 │ │ │ │ - vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292ee4 │ │ │ │ + blls 0x292e50 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134974 │ │ │ │ - blge 0xffed1120 │ │ │ │ - sbcne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x1348d8 │ │ │ │ + blge 0xffed1084 │ │ │ │ + eorne pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrc2 7, 0, pc, cr0, cr2, {7} │ │ │ │ + mrc2 7, 0, pc, cr4, cr2, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbac9d │ │ │ │ stmdage r4, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vpadd.i8 , , │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff7d1058 │ │ │ │ + stmdacs r0, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff7d0fbc │ │ │ │ stclt 7, cr15, [sl], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff251f5a │ │ │ │ - blcs 0xbab98 │ │ │ │ - blge 0xff55116c │ │ │ │ + blx 0xff2d1ebe │ │ │ │ + blcs 0xbaafc │ │ │ │ + blge 0xff5510d0 │ │ │ │ rsccs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ + stc2l 7, cr15, [lr, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbac77 │ │ │ │ @ instruction: 0xf893bbc5 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114be0 │ │ │ │ + blcs 0x114b44 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - fstmdbxvs fp!, {d15-d66} @ Deprecated │ │ │ │ + fstmdbxvs fp!, {d15-d67} @ Deprecated │ │ │ │ strbteq r9, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf003695b │ │ │ │ @ instruction: 0xf10003f0 │ │ │ │ - blcs 0xb4a4c │ │ │ │ - blge 0xfebd10b8 │ │ │ │ + blcs 0xb49b0 │ │ │ │ + blge 0xfebd101c │ │ │ │ @ instruction: 0xf47b2a00 │ │ │ │ @ instruction: 0xf649aba9 │ │ │ │ - vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrrge 4, 7, pc, lr, cr11 @ │ │ │ │ - bllt 0xfe7d1fd8 │ │ │ │ + bllt 0xfe7d1f3c │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x1351fd6 │ │ │ │ - bls 0x26f4a4 │ │ │ │ + blx 0x13d1f3a │ │ │ │ + bls 0x26f408 │ │ │ │ ldmdbvs fp, {r5, r6, r9, sl}^ │ │ │ │ mvnseq pc, #3 │ │ │ │ tstphi r6, #0, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbee40 │ │ │ │ - blge 0xfe3511fc │ │ │ │ - andeq pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + bcs 0xbeda4 │ │ │ │ + blge 0xfe351160 │ │ │ │ + rsbsvc pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r2, #968]! @ 0x3c8 │ │ │ │ + stc2 7, cr15, [r6, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbac2f │ │ │ │ stmdage r4, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x292d60 │ │ │ │ - tstpne ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x292ccc │ │ │ │ + cmppeq ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x17e450 │ │ │ │ + bl 0x17e3b4 │ │ │ │ strbteq r0, [r2], -r2, lsl #7 │ │ │ │ msrhi CPSR_fc, #0, 2 │ │ │ │ ldrdcs pc, [r0, r3]! │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1a51144 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1a510a8 │ │ │ │ ldclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xd52046 │ │ │ │ + blx 0xdd1faa │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf1000662 │ │ │ │ @ instruction: 0xf7fb8235 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1651164 │ │ │ │ + blge 0x16510c8 │ │ │ │ stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x10d2066 │ │ │ │ - blcs 0xbaca4 │ │ │ │ - blge 0x13d1278 │ │ │ │ + blx 0x1151fca │ │ │ │ + blcs 0xbac08 │ │ │ │ + blge 0x13d11dc │ │ │ │ eorcs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [r8, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbabf1 │ │ │ │ svcge 0x0004bb3f │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xb52092 │ │ │ │ + blx 0xbd1ff6 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27ed90 │ │ │ │ + blls 0x27ecf4 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x13499c │ │ │ │ - blge 0xc512b4 │ │ │ │ - adcspl pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134900 │ │ │ │ + blge 0xc51218 │ │ │ │ + eorpl pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2l 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbabd3 │ │ │ │ svcge 0x0004bb21 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x3d20ce │ │ │ │ + blx 0x452032 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27ed54 │ │ │ │ + blls 0x27ecb8 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134760 │ │ │ │ - blge 0x4d12f0 │ │ │ │ - eorspl pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x1346c4 │ │ │ │ + blge 0x4d1254 │ │ │ │ + adcmi pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [r8, #-968]! @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbabb5 │ │ │ │ svcge 0x0004bb03 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xffc52108 │ │ │ │ - blcs 0xfad48 │ │ │ │ + blx 0xffcd206c │ │ │ │ + blcs 0xfacac │ │ │ │ movwhi pc, #24576 @ 0x6000 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vpmin.s8 q13, q12, │ │ │ │ vrshr.s64 , , #64 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe7d1338 │ │ │ │ - blt 0xffb5213c │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe7d129c │ │ │ │ + blt 0xffb520a0 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff652138 │ │ │ │ - blcs 0xbad78 │ │ │ │ - bge 0xff95134c │ │ │ │ - subcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ + blx 0xff6d209c │ │ │ │ + blcs 0xbacdc │ │ │ │ + bge 0xff9512b0 │ │ │ │ + addcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ + ldc2l 7, cr15, [lr], #968 @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbab87 │ │ │ │ svcge 0x0004bad5 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xff0d2164 │ │ │ │ - blcs 0xfada4 │ │ │ │ + blx 0xff1520c8 │ │ │ │ + blcs 0xfad08 │ │ │ │ @ instruction: 0x81adf000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vpmax.s8 q13, q15, │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vrshr.s64 d16, d17, #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1c51394 │ │ │ │ - blt 0xfefd2198 │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1c512f8 │ │ │ │ + blt 0xfefd20fc │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xfead2194 │ │ │ │ + blx 0xfeb520f8 │ │ │ │ sbcsne pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ + ldc2l 7, cr15, [r4], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaaad │ │ │ │ svcge 0x0004bb5b │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe6521b8 │ │ │ │ - blcs 0xfadf8 │ │ │ │ + blx 0xfe6d211c │ │ │ │ + blcs 0xfad5c │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vpmin.s8 d26, d24, d15 │ │ │ │ vrshr.s64 d21, d9, #64 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x11d13e8 │ │ │ │ - blt 0xfe5521ec │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x11d134c │ │ │ │ + blt 0xfe552150 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x10d21e8 │ │ │ │ - blls 0x26f6b4 │ │ │ │ + blx 0x115214c │ │ │ │ + blls 0x26f618 │ │ │ │ ldmdbvs r2, {r0, r5, r6, r9, sl}^ │ │ │ │ subshi pc, lr, #0, 2 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xfe1d1308 │ │ │ │ + bge 0xfe1d126c │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf649aa81 │ │ │ │ - vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 q9, d16, d25 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xa51424 │ │ │ │ - blt 0x1dd2228 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xa51388 │ │ │ │ + blt 0x1dd218c │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292bc4 │ │ │ │ + blls 0x292b30 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vpmax.s8 q13, q4, │ │ │ │ vmlal.s q11, d0, d1[1] │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x4d1450 │ │ │ │ - blt 0x1852254 │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x4d13b4 │ │ │ │ + blt 0x18521b8 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x1352250 │ │ │ │ - eorne pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + blx 0x13d21b4 │ │ │ │ + rsbeq pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2], #-968 @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [r6], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaa4f │ │ │ │ stmdage r4, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vpmin.s8 d31, d8, d25 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ + vpmin.s8 d31, d8, d27 │ │ │ │ + vsubl.s8 q8, d16, d9 │ │ │ │ stmdbge r4, {r0, r1, r4, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1051394 │ │ │ │ - blt 0xffbd2298 │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x10512f8 │ │ │ │ + blt 0xffbd21fc │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xad2294 │ │ │ │ + blx 0xb521f8 │ │ │ │ subsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, r0, cr2 @ │ │ │ │ + mrrc2 7, 15, pc, r4, cr2 @ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaa2d │ │ │ │ stmdage r4, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0660f9f9 │ │ │ │ - bge 0x9d17c8 │ │ │ │ + @ instruction: 0x0660f9fb │ │ │ │ + bge 0x9d172c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff44f7f6 │ │ │ │ + @ instruction: 0xff48f7f6 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaa1d │ │ │ │ svcge 0x0004bacb │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x2522d8 │ │ │ │ - blcs 0xfaf18 │ │ │ │ - blcs 0x148494 │ │ │ │ - bge 0x4d14f0 │ │ │ │ - adcscc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + blx 0x2d223c │ │ │ │ + blcs 0xfae7c │ │ │ │ + blcs 0x1483f8 │ │ │ │ + bge 0x4d1454 │ │ │ │ + andscc pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [r8], #-968 @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaab5 │ │ │ │ svcge 0x0004ba03 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9eef7f8 │ │ │ │ - blcs 0xfaf48 │ │ │ │ + @ instruction: 0xf9f0f7f8 │ │ │ │ + blcs 0xfaeac │ │ │ │ @ instruction: 0x81bff000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vmul.i8 q13, q15, │ │ │ │ - vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 q9, d16, d17 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe7d1538 │ │ │ │ + stmdacs r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe7d149c │ │ │ │ stmiblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292ab0 │ │ │ │ + blls 0x292a1c │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134a90 │ │ │ │ + blcs 0x1349f4 │ │ │ │ ldmibge lr, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - sbcsvc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + eorsvc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xffe52342 │ │ │ │ + blx 0xfff522a6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaa83 │ │ │ │ svcge 0x0004b9d1 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9bcf7f8 │ │ │ │ + @ instruction: 0xf9bef7f8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b015a │ │ │ │ - blls 0x27eab4 │ │ │ │ + blls 0x27ea18 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134be4 │ │ │ │ + blcs 0x134b48 │ │ │ │ stmibge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - eorsmi pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + addscc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xff6d237e │ │ │ │ + blx 0xff7d22e2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaa65 │ │ │ │ @ instruction: 0xf647b9b3 │ │ │ │ - @ instruction: 0xf2c054f9 │ │ │ │ + vmls.i d21, d0, d1[5] │ │ │ │ @ instruction: 0xf7fb0408 │ │ │ │ stcvs 15, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 6, r8, fp, cr8 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9cfe8 │ │ │ │ + blcs 0x9cf4c │ │ │ │ @ instruction: 0xf7fbd18e │ │ │ │ @ instruction: 0x6d2bb99d │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 0, r8, fp, cr10 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d008 │ │ │ │ + blcs 0x9cf6c │ │ │ │ ldclge 4, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72f8bc │ │ │ │ + blvs 0xfe72f820 │ │ │ │ svcvs 0x0070f412 │ │ │ │ rsbhi pc, sl, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x951e0 │ │ │ │ + blcc 0x95144 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad6c │ │ │ │ @ instruction: 0x6d2bb97b │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d04c │ │ │ │ + blcs 0x9cfb0 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ stmdblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72f900 │ │ │ │ + blvs 0xfe72f864 │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95224 │ │ │ │ + blcc 0x95188 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad63 │ │ │ │ @ instruction: 0x6d2bb959 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d090 │ │ │ │ + blcs 0x9cff4 │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {3} @ │ │ │ │ stmdblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72f944 │ │ │ │ + blvs 0xfe72f8a8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95268 │ │ │ │ + blcc 0x951cc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbab16 │ │ │ │ @ instruction: 0x6d2bb937 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 13, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d0d4 │ │ │ │ + blcs 0x9d038 │ │ │ │ stmiage r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdblt r6!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fba921 │ │ │ │ @ instruction: 0x6d2bb9cf │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 12, r8, fp, cr6 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d104 │ │ │ │ + blcs 0x9d068 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {3} @ │ │ │ │ stmdblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbe93c │ │ │ │ + bcs 0xbe8a0 │ │ │ │ stmdbge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - adcscs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + eorcs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x8d24ee │ │ │ │ + blx 0x9d2452 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fba9ad │ │ │ │ stcvs 8, cr11, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d14c │ │ │ │ + blcs 0x9d0b0 │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ stmialt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiage r2!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fa14 │ │ │ │ + blvs 0xfe72f978 │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95338 │ │ │ │ + blcc 0x9529c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7fbae18 │ │ │ │ stcvs 8, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 6, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d1a4 │ │ │ │ + blcs 0x9d108 │ │ │ │ svcge 0x00f1f47e │ │ │ │ ldmlt lr!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fa58 │ │ │ │ + blvs 0xfe72f9bc │ │ │ │ svcvs 0x0070f412 │ │ │ │ subshi pc, pc, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9537c │ │ │ │ + blcc 0x952e0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac0d │ │ │ │ stcvs 8, cr11, [fp, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d1e8 │ │ │ │ - blge 0xff8517e4 │ │ │ │ + blcs 0x9d14c │ │ │ │ + blge 0xff851748 │ │ │ │ ldmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fa9c │ │ │ │ + blvs 0xfe72fa00 │ │ │ │ svcvs 0x0070f412 │ │ │ │ eorhi pc, r3, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x953c0 │ │ │ │ + blcc 0x95324 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac1e │ │ │ │ stcvs 8, cr11, [fp, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 14, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d22c │ │ │ │ + blcs 0x9d190 │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbe814 │ │ │ │ + bcs 0xbe778 │ │ │ │ ldmdage r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - subeq pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + adcsvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe3d2614 │ │ │ │ + blx 0xfe4d2578 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fba919 │ │ │ │ stcvs 8, cr11, [fp, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d274 │ │ │ │ - blge 0x1591870 │ │ │ │ + blcs 0x9d1d8 │ │ │ │ + blge 0x15917d4 │ │ │ │ ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fb28 │ │ │ │ + blvs 0xfe72fa8c │ │ │ │ svcvs 0x0070f412 │ │ │ │ sbchi pc, r9, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9544c │ │ │ │ + blcc 0x953b0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbabf6 │ │ │ │ @ instruction: 0xf8d3b845 │ │ │ │ @ instruction: 0x462821b0 │ │ │ │ - @ instruction: 0xf96ef7f7 │ │ │ │ + @ instruction: 0xf972f7f7 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fba83d │ │ │ │ stcvs 8, cr11, [fp, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 4, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d2cc │ │ │ │ + blcs 0x9d230 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ stmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f412 │ │ │ │ stmdage r6!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf649a823 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmlal.s q9, d16, d1[6] │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiage r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fba8 │ │ │ │ + blvs 0xfe72fb0c │ │ │ │ svcvs 0x0070f412 │ │ │ │ msrhi CPSR_f, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x954cc │ │ │ │ + blcc 0x95430 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbae29 │ │ │ │ stcvs 8, cr11, [fp, #-20]! @ 0xffffffec │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 8, r8, fp, cr5 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d338 │ │ │ │ + blcs 0x9d29c │ │ │ │ svcge 0x00a5f47e │ │ │ │ svclt 0x00f4f7fa │ │ │ │ - blvs 0xfe72fbec │ │ │ │ + blvs 0xfe72fb50 │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95510 │ │ │ │ + blcc 0x95474 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacee │ │ │ │ stcvs 15, cr11, [fp, #-908]! @ 0xfffffc74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95530 │ │ │ │ + blcc 0x95494 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa49 │ │ │ │ stcvs 15, cr11, [fp, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ eorle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95550 │ │ │ │ + blcc 0x954b4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa57 │ │ │ │ stcvs 15, cr11, [fp, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 15, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d3bc │ │ │ │ + blcs 0x9d320 │ │ │ │ stcge 4, cr15, [sp], #-500 @ 0xfffffe0c │ │ │ │ svclt 0x00b2f7fa │ │ │ │ - blvs 0xfe72fc70 │ │ │ │ + blvs 0xfe72fbd4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95594 │ │ │ │ + blcc 0x954f8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faade3 │ │ │ │ @ instruction: 0xf893bfa1 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115428 │ │ │ │ + blcs 0x11538c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d3f8 │ │ │ │ - bge 0xad19f4 │ │ │ │ + blcs 0x9d35c │ │ │ │ + bge 0xad1958 │ │ │ │ svclt 0x0094f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9fd │ │ │ │ @ instruction: 0xf893bf87 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11545c │ │ │ │ + blcs 0x1153c0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d42c │ │ │ │ - blge 0xb91a28 │ │ │ │ + blcs 0x9d390 │ │ │ │ + blge 0xb9198c │ │ │ │ svclt 0x007af7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaf1e │ │ │ │ @ instruction: 0xf893bf6d │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115490 │ │ │ │ + blcs 0x1153f4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d460 │ │ │ │ + blcs 0x9d3c4 │ │ │ │ stclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ svclt 0x0060f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaed6 │ │ │ │ @ instruction: 0xf893bf53 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1154c4 │ │ │ │ + blcs 0x115428 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d494 │ │ │ │ - ldclge 4, cr15, [pc], #-508 @ 0x94698 │ │ │ │ + blcs 0x9d3f8 │ │ │ │ + ldclge 4, cr15, [pc], #-508 @ 0x945fc │ │ │ │ svclt 0x0046f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faac2b │ │ │ │ @ instruction: 0xf893bf39 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1154f8 │ │ │ │ + blcs 0x11545c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d4c8 │ │ │ │ + blcs 0x9d42c │ │ │ │ stmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x002cf7fa │ │ │ │ - blvs 0xfe72fd7c │ │ │ │ + blvs 0xfe72fce0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d4e8 │ │ │ │ + blcs 0x9d44c │ │ │ │ ldmdbge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ svclt 0x001cf7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab00 │ │ │ │ @ instruction: 0xf893bf0f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11554c │ │ │ │ + blcs 0x1154b0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d51c │ │ │ │ + blcs 0x9d480 │ │ │ │ stmdbge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0002f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9f2 │ │ │ │ @ instruction: 0xf893bef5 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115580 │ │ │ │ + blcs 0x1154e4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d550 │ │ │ │ + blcs 0x9d4b4 │ │ │ │ ldclge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ mcrlt 7, 7, pc, cr8, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacff │ │ │ │ @ instruction: 0xf893bedb │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1155b4 │ │ │ │ + blcs 0x115518 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d584 │ │ │ │ - bge 0xff6d1b80 │ │ │ │ + blcs 0x9d4e8 │ │ │ │ + bge 0xff6d1ae4 │ │ │ │ mcrlt 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7faac0a │ │ │ │ @ instruction: 0xf893bec1 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1155e8 │ │ │ │ + blcs 0x11554c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d5b8 │ │ │ │ - blge 0xc91bac │ │ │ │ + blcs 0x9d51c │ │ │ │ + blge 0xc91b10 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr4, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faace9 │ │ │ │ @ instruction: 0xf893bea7 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11561c │ │ │ │ + blcs 0x115580 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d5ec │ │ │ │ - blge 0x11be8 │ │ │ │ + blcs 0x9d550 │ │ │ │ + blge 0x11b4c │ │ │ │ mrclt 7, 4, APSR_nzcv, cr10, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faae86 │ │ │ │ @ instruction: 0xf893be8d │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115650 │ │ │ │ + blcs 0x1155b4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d620 │ │ │ │ + blcs 0x9d584 │ │ │ │ stmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ mcrlt 7, 4, pc, cr0, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9b5 │ │ │ │ @ instruction: 0xf893be73 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115684 │ │ │ │ + blcs 0x1155e8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d654 │ │ │ │ + blcs 0x9d5b8 │ │ │ │ ldmibge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ mcrlt 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faad8c │ │ │ │ @ instruction: 0xf893be59 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156b8 │ │ │ │ + blcs 0x11561c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d688 │ │ │ │ + blcs 0x9d5ec │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ mcrlt 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab13 │ │ │ │ @ instruction: 0xf893be3f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156ec │ │ │ │ + blcs 0x115650 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d6bc │ │ │ │ + blcs 0x9d620 │ │ │ │ stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ mrclt 7, 1, APSR_nzcv, cr2, cr10, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ - svceq 0x0068f8cc │ │ │ │ - blmi 0xff080d48 │ │ │ │ + svceq 0x0070f8cc │ │ │ │ + blmi 0xfedc0ca4 │ │ │ │ eorcs r4, r4, #12, 12 @ 0xc00000 │ │ │ │ - andls r2, r3, r0, lsl #2 │ │ │ │ - ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ - @ instruction: 0xf04f931b │ │ │ │ + andls r2, r2, r0, lsl #2 │ │ │ │ + ldmdavs fp, {r4, fp, sp, pc} │ │ │ │ + @ instruction: 0xf04f9319 │ │ │ │ vcgt.s8 d0, d0, d0 │ │ │ │ - movwcs lr, #3422 @ 0xd5e │ │ │ │ + movwcs lr, #3404 @ 0xd4c │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b34023 │ │ │ │ suble r4, r2, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r0, r1, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, fp, lsl fp │ │ │ │ + ldmdavs sl, {r3, r5, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, lr, #64 @ 0x40 │ │ │ │ - tstcs r0, sp, lsl r0 │ │ │ │ + addshi pc, r8, #64 @ 0x40 │ │ │ │ + tstcs r0, fp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmull.u8 q8, d20, d21 │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ @ instruction: 0xf0052381 │ │ │ │ tstmi r5, #16, 10 @ 0x4000000 │ │ │ │ - strcs pc, [r1], -r4, asr #7 │ │ │ │ + ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + strcs pc, [r1], -r4, asr #7 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x174fac │ │ │ │ - blcs 0x108d34 │ │ │ │ - ldrcs lr, [r3], -sp, asr #19 │ │ │ │ - subshi pc, ip, sp, asr #17 │ │ │ │ - msrhi CPSR_sxc, r0 │ │ │ │ - ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ - subne pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #4105 @ 0x1009 @ │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - ldrls r9, [r2], #-533 @ 0xfffffdeb │ │ │ │ - strcs r2, [r0], #-513 @ 0xfffffdff │ │ │ │ - tstls r6, #24, 10 @ 0x6000000 │ │ │ │ - andsmi lr, r9, #3358720 @ 0x334000 │ │ │ │ + blcs 0x174f04 │ │ │ │ + blcs 0x108c8c │ │ │ │ + @ instruction: 0xf8cd9211 │ │ │ │ + @ instruction: 0xf0008054 │ │ │ │ + stmdals r2, {r0, r3, r5, r8, pc} │ │ │ │ + @ instruction: 0xf009a910 │ │ │ │ + ldrls r0, [r2], -r1, lsl #6 │ │ │ │ + movwcs r9, #788 @ 0x314 │ │ │ │ + tstpl r6, #3358720 @ 0x334000 │ │ │ │ + tstls r8, #67108864 @ 0x4000000 │ │ │ │ + movtpl pc, #964 @ 0x3c4 @ │ │ │ │ + strbne pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ + ldrls r9, [r3], #-784 @ 0xfffffcf0 │ │ │ │ stc2l 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ @ instruction: 0xf3c4e7c0 │ │ │ │ - @ instruction: 0xf3c45340 │ │ │ │ - movwls r4, #16899 @ 0x4203 │ │ │ │ - stmib sp, {r0, r5, r7, sl, fp}^ │ │ │ │ - @ instruction: 0xf0013212 │ │ │ │ - blls 0x154fd4 │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - b 0x10f93d0 │ │ │ │ - beq 0x8d5fa0 │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ + movwls r5, #13120 @ 0x3340 │ │ │ │ + vorr.i32 d25, #49152 @ 0x0000c000 │ │ │ │ + blls 0x1252fc │ │ │ │ + andls r0, ip, #41216 @ 0xa100 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + vmov.i32 d25, #49408 @ 0x0000c100 │ │ │ │ + @ instruction: 0xf8d33503 │ │ │ │ + movwmi r2, #53448 @ 0xd0c8 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - strne pc, [r1, -r4, asr #7] │ │ │ │ - andeq pc, pc, r1 │ │ │ │ - @ instruction: 0x96174698 │ │ │ │ - ldrbeq r9, [r2, #789] @ 0x315 │ │ │ │ - ldrls r9, [r8, #-1287] @ 0xfffffaf9 │ │ │ │ - andsls r9, r4, r6, lsl r7 │ │ │ │ - bls 0x18a234 │ │ │ │ - ldcvs 13, cr6, [r2], {18} │ │ │ │ - svceq 0x000ef012 │ │ │ │ - stmdacs sl, {r1, r4, r5, ip, lr, pc} │ │ │ │ - @ instruction: 0xf001d893 │ │ │ │ - stmdbcs r4, {r2, r3, r8} │ │ │ │ - bicshi pc, sl, r0 │ │ │ │ - @ instruction: 0xf0002908 │ │ │ │ - @ instruction: 0x210c81b4 │ │ │ │ - andsne pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - movwls r2, #23299 @ 0x5b03 │ │ │ │ - andcs pc, r0, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8d09803 │ │ │ │ - @ instruction: 0xf8d25088 │ │ │ │ - @ instruction: 0x911013b0 │ │ │ │ - @ instruction: 0x13b4f8d2 │ │ │ │ - @ instruction: 0xb3b8f8d2 │ │ │ │ - @ instruction: 0xf040910f │ │ │ │ - b 0x10f4f98 │ │ │ │ - bcs 0xd5444 │ │ │ │ - svcge 0x0071f47f │ │ │ │ - stc2 0, cr15, [r2], #20 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - orrshi pc, r1, r0 │ │ │ │ - @ instruction: 0xf8d29a03 │ │ │ │ - blx 0xfeda4e40 │ │ │ │ - b 0x1493244 │ │ │ │ - sbcs r1, r9, r9, asr r9 │ │ │ │ - @ instruction: 0xf53f06ed │ │ │ │ - strb sl, [r8, r0, ror #30] │ │ │ │ - strne pc, [r1, r4, asr #7] │ │ │ │ - stmdbeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ - bne 0x10d1b5c │ │ │ │ - stmib sp, {r3, r4, r8, sl, ip, pc}^ │ │ │ │ - adceq r2, r3, #18874368 @ 0x1200000 │ │ │ │ - ldmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8cd9714 │ │ │ │ - smlsdls r5, r4, r0, sl │ │ │ │ - svcge 0x004df57f │ │ │ │ - @ instruction: 0xf8d19903 │ │ │ │ - ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ - svcge 0x0047f57f │ │ │ │ - ldcvs 13, cr6, [fp], {11} │ │ │ │ - svceq 0x000ef013 │ │ │ │ - strbteq sp, [fp], r2, lsl #2 │ │ │ │ - svcge 0x003ff53f │ │ │ │ - svccs 0x00033601 │ │ │ │ - bichi pc, r8, r0 │ │ │ │ - svceq 0x0000f1b9 │ │ │ │ + vmlsl.u8 q8, d4, d16 │ │ │ │ + @ instruction: 0xf0001701 │ │ │ │ + @ instruction: 0xf004010f │ │ │ │ + strtmi r0, [fp], pc, lsl #12 │ │ │ │ + @ instruction: 0x97144698 │ │ │ │ + ldrbeq r9, [r2, #787] @ 0x313 │ │ │ │ + tstls r2, r6, lsl r5 │ │ │ │ + ldrle r9, [ip, #1557] @ 0x615 │ │ │ │ + vldrvs s18, [r2, #-8] │ │ │ │ + @ instruction: 0xf0126c12 │ │ │ │ + eorsle r0, r0, lr, lsl #30 │ │ │ │ + ldmle r4, {r1, r3, r8, fp, sp} │ │ │ │ + andeq pc, ip, r0 │ │ │ │ + @ instruction: 0xf0002804 │ │ │ │ + stmdacs r8, {r0, r2, r4, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x81aff000 │ │ │ │ - @ instruction: 0xf43f2e03 │ │ │ │ - mcrcs 15, 0, sl, cr4, cr4, {1} │ │ │ │ - mvnshi pc, r0 │ │ │ │ - @ instruction: 0xf0002e02 │ │ │ │ - svccs 0x000081d7 │ │ │ │ - svcge 0x002bf43f │ │ │ │ - andls r9, r4, #196608 @ 0x30000 │ │ │ │ - mrrc2 0, 0, pc, sl, cr5 @ │ │ │ │ + vhadd.s8 d18, d9, d12 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + blcs 0x155420 │ │ │ │ + andcs pc, r1, #0, 22 │ │ │ │ + @ instruction: 0xf8d09802 │ │ │ │ + @ instruction: 0xf8d25088 │ │ │ │ + ldmib r2, {r4, r5, r7, r8, r9, ip}^ │ │ │ │ + smlattls lr, sp, r2, sl │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + rschi pc, r3, r0, asr #32 │ │ │ │ + andeq lr, r2, #303104 @ 0x4a000 │ │ │ │ + @ instruction: 0xf47f2a01 │ │ │ │ + @ instruction: 0xf005af74 │ │ │ │ + blls 0x213df4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x1b51e0 │ │ │ │ - beq 0x1110e4 │ │ │ │ - stmibeq r0!, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - streq pc, [r2], #-426 @ 0xfffffe56 │ │ │ │ - blx 0xfed9d8cc │ │ │ │ - b 0x1491edc │ │ │ │ - adcsmi r0, fp, sl, asr #3 │ │ │ │ - stmdbeq r4!, {r2, r8, ip, pc}^ │ │ │ │ - andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ - ldc2l 0, cr15, [r4], {141} @ 0x8d │ │ │ │ - @ instruction: 0xf08d9006 │ │ │ │ - bls 0x2d4028 │ │ │ │ - andls r4, r7, r1, lsl #12 │ │ │ │ - andls r9, r9, #196608 @ 0x30000 │ │ │ │ - @ instruction: 0xf9d6f7c7 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - ldrmi r9, [fp], sl, lsl #22 │ │ │ │ - @ instruction: 0xf7dae017 │ │ │ │ - blls 0x253a84 │ │ │ │ - strmi r9, [r1], -r0, lsl #6 │ │ │ │ - ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf0a2461a │ │ │ │ - stmdbls r7, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrbmi r4, [r5], #-1626 @ 0xfffff9a6 │ │ │ │ - stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0914608 │ │ │ │ - blls 0x2d45e4 │ │ │ │ - movwls r3, #33537 @ 0x8301 │ │ │ │ - vqsub.u8 d20, d16, d14 │ │ │ │ - stmdals r3, {r1, r2, r4, r6, r8, pc} │ │ │ │ - andls pc, r0, sp, asr #17 │ │ │ │ - andne lr, r6, #3620864 @ 0x374000 │ │ │ │ - ldrdcc pc, [r8], r0 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xed2c68 │ │ │ │ - eormi r4, r5, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf7dad0d9 │ │ │ │ - blls 0x253a38 │ │ │ │ - movwcs r9, #33536 @ 0x8300 │ │ │ │ - ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf0a24638 │ │ │ │ - stclne 12, cr15, [r8], #-884 @ 0xfffffc8c │ │ │ │ - blx 0xcd2cca │ │ │ │ - strtmi r9, [r8], -sl │ │ │ │ - blx 0xbd2cd2 │ │ │ │ - strmi r2, [r2], -r8, lsl #6 │ │ │ │ - andcs r9, r0, sl, lsl #18 │ │ │ │ - @ instruction: 0xf0a29300 │ │ │ │ - bfi pc, r7, (invalid: 25:10) @ │ │ │ │ - ldmdbge r2, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ - movweq pc, #12297 @ 0x3009 @ │ │ │ │ - tstls r6, #196608 @ 0x30000 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ - tstls sl, #19922944 @ 0x1300000 │ │ │ │ - movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - ldrhi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + bls 0x1351c0 │ │ │ │ + ldrdmi pc, [r4], r2 │ │ │ │ + @ instruction: 0xf984fab4 │ │ │ │ + ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + usateq lr, #13, fp, asr #1 │ │ │ │ + svcge 0x0063f53f │ │ │ │ + @ instruction: 0xf3c4e7ca │ │ │ │ + @ instruction: 0xf0091781 │ │ │ │ + @ instruction: 0xf3c40901 │ │ │ │ + andsls r1, r0, #64, 20 @ 0x40000 │ │ │ │ + ldmdals r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + ldrls r0, [r1], -r3, lsr #5 │ │ │ │ + @ instruction: 0x97129516 │ │ │ │ + subge pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf57f9704 │ │ │ │ + stmdbls r2, {r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + ldrdcc pc, [r8], #129 @ 0x81 │ │ │ │ + @ instruction: 0xf57f05d8 │ │ │ │ + stcvs 15, cr10, [fp, #-296] @ 0xfffffed8 │ │ │ │ + @ instruction: 0xf0136c1b │ │ │ │ + tstle r2, lr, lsl #30 │ │ │ │ + @ instruction: 0xf53f06eb │ │ │ │ + strcc sl, [r1], -r2, asr #30 │ │ │ │ + @ instruction: 0xf0002f03 │ │ │ │ + @ instruction: 0xf1b981c5 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + cdpcs 1, 0, cr8, cr3, cr12, {5} │ │ │ │ + svcge 0x0037f43f │ │ │ │ + @ instruction: 0xf0002e04 │ │ │ │ + cdpcs 1, 0, cr8, cr2, cr13, {7} │ │ │ │ + bicshi pc, r4, r0 │ │ │ │ + @ instruction: 0xf43f2f00 │ │ │ │ + stmdals r2, {r1, r2, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0059203 │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrshi pc, (UNDEF: 71) @ │ │ │ │ + @ instruction: 0xf10a9a03 │ │ │ │ + @ instruction: 0xf0470a01 │ │ │ │ + @ instruction: 0xf1aa09e0 │ │ │ │ + movwcs r0, #5122 @ 0x1402 │ │ │ │ + vst3.32 @ instruction: 0xf484fab4 │ │ │ │ + biceq lr, sl, pc, asr #20 │ │ │ │ + strhls r4, [r3, -fp] │ │ │ │ + movwls r0, #39268 @ 0x9964 │ │ │ │ + @ instruction: 0xf08d9207 │ │ │ │ + andls pc, r5, r5, asr #25 │ │ │ │ + stc2l 0, cr15, [r2], {141} @ 0x8d │ │ │ │ + strmi r9, [r1], -r7, lsl #20 │ │ │ │ + stmdals r2, {r1, r2, ip, pc} │ │ │ │ + @ instruction: 0xf7c79208 │ │ │ │ + movwcs pc, #2573 @ 0xa0d @ │ │ │ │ + blls 0x2f9870 │ │ │ │ + muls r7, fp, r6 │ │ │ │ + blx 0x1bd2bc6 │ │ │ │ + movwls r9, #2821 @ 0xb05 │ │ │ │ + blls 0x166468 │ │ │ │ + @ instruction: 0x461a4638 │ │ │ │ + ldc2l 0, cr15, [r4], #648 @ 0x288 │ │ │ │ + ldrbmi r9, [sl], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf0294455 │ │ │ │ + strmi r0, [r8], -r0, ror #19 │ │ │ │ + mcr2 0, 1, pc, cr2, cr1, {4} @ │ │ │ │ + movwcc r9, #6919 @ 0x1b07 │ │ │ │ + addsmi r9, lr, #469762048 @ 0x1c000000 │ │ │ │ + cmpphi r3, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9802 │ │ │ │ + ldmib sp, {ip, pc}^ │ │ │ │ + @ instruction: 0xf8d01205 │ │ │ │ + @ instruction: 0xf0033088 │ │ │ │ + @ instruction: 0xf7ca030f │ │ │ │ + strtmi pc, [r8], -pc, ror #20 │ │ │ │ + sbcsle r4, r9, r5, lsr #4 │ │ │ │ + blx 0x1252c12 │ │ │ │ + movwls r9, #2821 @ 0xb05 │ │ │ │ + strmi r2, [r1], -r8, lsl #6 │ │ │ │ + @ instruction: 0x4638461a │ │ │ │ + stc2l 0, cr15, [lr], {162} @ 0xa2 │ │ │ │ + @ instruction: 0xf7da1c68 │ │ │ │ + andls pc, r9, fp, lsr fp @ │ │ │ │ + @ instruction: 0xf7da4628 │ │ │ │ + movwcs pc, #35639 @ 0x8b37 @ │ │ │ │ + stmdbls r9, {r1, r9, sl, lr} │ │ │ │ + movwls r2, #0 │ │ │ │ + stc2 0, cr15, [r8], {162} @ 0xa2 │ │ │ │ + tstls r7, #52953088 @ 0x3280000 │ │ │ │ + @ instruction: 0xf009a910 │ │ │ │ + stmdals r2, {r0, r1, r8, r9} │ │ │ │ + vorr.i32 d25, #50176 @ 0x0000c400 │ │ │ │ + movwcc r1, #4992 @ 0x1380 │ │ │ │ + @ instruction: 0xf8cd9211 │ │ │ │ + vmov.i32 q12, #196 @ 0x000000c4 │ │ │ │ + ldrls r5, [r2], -r0, asr #4 │ │ │ │ strbne pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - ldrls r9, [r5], #-786 @ 0xfffffcee │ │ │ │ - ldc2l 7, cr15, [r0], {247} @ 0xf7 │ │ │ │ - stmib sp, {r2, r3, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - ldmdbge r2, {r3, r4, r8, r9, ip, lr} │ │ │ │ + tstls r8, #92274688 @ 0x5800000 │ │ │ │ + ldrls r9, [r3], #-528 @ 0xfffffdf0 │ │ │ │ + ldc2l 7, cr15, [r2], {247} @ 0xf7 │ │ │ │ + svclt 0x0000e6ae │ │ │ │ + addseq lr, r0, r0, lsr r5 │ │ │ │ + ldmdbge r0, {r0, r1, r2, r4, r8, r9, ip, pc} │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ - tstls r6, #196608 @ 0x30000 │ │ │ │ + tstls r4, #131072 @ 0x20000 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ - tstls sl, #67108864 @ 0x4000000 │ │ │ │ - movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - ldrls r9, [r5], #-786 @ 0xfffffcee │ │ │ │ - ldc2 7, cr15, [ip], #988 @ 0x3dc │ │ │ │ - svclt 0x0000e698 │ │ │ │ - addseq lr, r0, r0, lsr r5 │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - strmi pc, [r1], r5, asr #23 │ │ │ │ - @ instruction: 0xf0002800 │ │ │ │ - blls 0x1f50b4 │ │ │ │ - blcs 0xa6658 │ │ │ │ - svcge 0x001ef47f │ │ │ │ - bcs 0xfb62c │ │ │ │ - @ instruction: 0xf04fbf14 │ │ │ │ - @ instruction: 0xf0090900 │ │ │ │ - svccs 0x00000901 │ │ │ │ - sbchi pc, lr, r0, asr #32 │ │ │ │ - @ instruction: 0xf8929a03 │ │ │ │ - bcs 0x9d188 │ │ │ │ - sbcshi pc, r2, r0, asr #32 │ │ │ │ - svceq 0x0000f1b9 │ │ │ │ - movwcs fp, #16156 @ 0x3f1c │ │ │ │ - stmdaeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf08d9305 │ │ │ │ - strmi pc, [r1], r7, ror #24 │ │ │ │ - ldc2 0, cr15, [r0], #-564 @ 0xfffffdcc │ │ │ │ - strmi r9, [r1], -sp, lsl #20 │ │ │ │ - stmdals r3, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf936f7c7 │ │ │ │ - ldmdbls r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - andeq lr, r4, r3, asr #20 │ │ │ │ - @ instruction: 0xdd7a2900 │ │ │ │ - andeq pc, pc, #5 │ │ │ │ - beq 0x110f80 │ │ │ │ - andcs r9, r8, #1342177280 @ 0x50000000 │ │ │ │ - ldcvc 6, cr15, [r0], {70} @ 0x46 │ │ │ │ - ldccs 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d1 │ │ │ │ + ldrls r1, [r2], -r1, lsl #9 │ │ │ │ + tstls r8, #92274688 @ 0x5800000 │ │ │ │ + ldrls r9, [r3], #-528 @ 0xfffffdf0 │ │ │ │ + ldc2 7, cr15, [sl], #988 @ 0x3dc │ │ │ │ + stmdals r2, {r1, r2, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ + blx 0xff050d52 │ │ │ │ + stmdacs r0, {r0, r7, r9, sl, lr} │ │ │ │ + adchi pc, pc, r0 │ │ │ │ + ldrmi r9, [ip], -r5, lsl #22 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf1baaf1c │ │ │ │ + svclt 0x00140f01 │ │ │ │ + stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ + stmdbeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0402f00 │ │ │ │ + bls 0x135088 │ │ │ │ + smlalcs pc, r0, r2, r8 @ │ │ │ │ + @ instruction: 0xf0402a00 │ │ │ │ + @ instruction: 0xf1b980cd │ │ │ │ + svclt 0x001c0f00 │ │ │ │ + @ instruction: 0xf04f2303 │ │ │ │ + movwls r0, #22531 @ 0x5803 │ │ │ │ + mrrc2 0, 8, pc, r6, cr13 @ │ │ │ │ + @ instruction: 0xf08d4681 │ │ │ │ + bls 0x3d3e04 │ │ │ │ + strmi r4, [r7], -r1, lsl #12 │ │ │ │ + @ instruction: 0xf7c79802 │ │ │ │ + blls 0x213340 │ │ │ │ + b 0x117b1d0 │ │ │ │ + stmdbcs r0, {r2} │ │ │ │ + @ instruction: 0xf005dd76 │ │ │ │ + andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ + @ instruction: 0xf6462208 │ │ │ │ + @ instruction: 0xf2c07c90 │ │ │ │ + @ instruction: 0x46de2c95 │ │ │ │ vpmax.s8 , q4, q1 │ │ │ │ - blx 0x339688 │ │ │ │ - andls pc, r6, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8dd9a07 │ │ │ │ - @ instruction: 0xf8cda03c │ │ │ │ - ldrmi ip, [r6], r4, lsr #32 │ │ │ │ - stmne sp, {r2, r7, r9, sl, lr} │ │ │ │ - movwlt lr, #31181 @ 0x79cd │ │ │ │ - strls r9, [lr, #-1553] @ 0xfffff9ef │ │ │ │ - svceq 0x0000f1ba │ │ │ │ - movwcs fp, #4060 @ 0xfdc │ │ │ │ - vstrle s19, [pc, #-48] @ 0x94e50 │ │ │ │ - bleq 0xd0fc0 │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ - @ instruction: 0xf8cd2400 │ │ │ │ - eor ip, r6, r8, lsr #32 │ │ │ │ - ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ - strbmi r9, [r9], -r3, lsl #16 │ │ │ │ - @ instruction: 0xf7ca9500 │ │ │ │ - bls 0x2d3390 │ │ │ │ - @ instruction: 0x46304659 │ │ │ │ - blx 0xfe5d2e14 │ │ │ │ - strmi r9, [r2], -r9, lsl #22 │ │ │ │ - svceq 0x0002f1b8 │ │ │ │ - ldmdavs r9, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf1b8d05c │ │ │ │ - subsle r0, r6, r3, lsl #30 │ │ │ │ - svceq 0x0001f1b8 │ │ │ │ - @ instruction: 0xf093d050 │ │ │ │ - bls 0x254d70 │ │ │ │ - @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf0913401 │ │ │ │ - blls 0x29442c │ │ │ │ - strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ - ldrmi r4, [lr], #-1442 @ 0xfffffa5e │ │ │ │ - blls 0x1c9010 │ │ │ │ - bicsle r2, r5, r0, lsl #22 │ │ │ │ - ldrbmi r9, [r9], -r8, lsl #20 │ │ │ │ + andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ + eorgt pc, r0, sp, asr #17 │ │ │ │ + movwls r4, #30340 @ 0x7684 │ │ │ │ + vpmax.s8 d15, d8, d2 │ │ │ │ + ldrbmi r9, [sl], -r6, lsl #4 │ │ │ │ + stmne sp, {r0, r1, r2, r3, r9, sl, ip, pc} │ │ │ │ + @ instruction: 0xf1ba950d │ │ │ │ + svclt 0x00dc0f00 │ │ │ │ + bls 0x35d9d8 │ │ │ │ + @ instruction: 0xf04fdd4f │ │ │ │ + @ instruction: 0xf8cd0b00 │ │ │ │ + cdpls 0, 0, cr14, cr10, cr8, {1} │ │ │ │ + strcs r4, [r0], #-1637 @ 0xfffff99b │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + blls 0x20ce88 │ │ │ │ + stmdals r2, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ + strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ + @ instruction: 0xf974f7ca │ │ │ │ + ldrbmi r9, [r9], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - blls 0x3138b8 │ │ │ │ + blls 0x2d388c │ │ │ │ @ instruction: 0xf1b84602 │ │ │ │ strbmi r0, [r8], -r2, lsl #30 │ │ │ │ - eorsle r6, r0, r9, lsl r8 │ │ │ │ + subsle r6, fp, r9, lsl r8 │ │ │ │ svceq 0x0003f1b8 │ │ │ │ - @ instruction: 0xf1b8d02a │ │ │ │ - eorle r0, r4, r1, lsl #30 │ │ │ │ - mcr2 0, 0, pc, cr8, cr3, {4} @ │ │ │ │ - ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ - strbmi r9, [r9], -r3, lsl #16 │ │ │ │ - @ instruction: 0xf7ca9500 │ │ │ │ - ldrb pc, [r4, r3, lsr #18] @ │ │ │ │ - addsmi r3, r3, #67108864 @ 0x4000000 │ │ │ │ - blls 0x449718 │ │ │ │ - cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - @ instruction: 0xd1a14573 │ │ │ │ - mcrcs 14, 0, r9, cr15, cr1, {0} │ │ │ │ - ldmib sp, {r0, r3, ip, lr, pc}^ │ │ │ │ - ldrtmi r2, [r1], -pc, lsl #6 │ │ │ │ - blx 0x13af4e │ │ │ │ - bls 0x411b50 │ │ │ │ + @ instruction: 0xf1b8d055 │ │ │ │ + suble r0, pc, r1, lsl #30 │ │ │ │ + @ instruction: 0xff9cf093 │ │ │ │ + ldrtmi r9, [r9], -r6, lsl #20 │ │ │ │ + strcc r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ + stc2l 0, cr15, [r8, #-580] @ 0xfffffdbc │ │ │ │ + @ instruction: 0xf0259b04 │ │ │ │ + strmi r0, [r2, #1504]! @ 0x5e0 │ │ │ │ + suble r4, sl, lr, lsl r4 │ │ │ │ + blcs 0xbba4c │ │ │ │ + bls 0x289598 │ │ │ │ + @ instruction: 0x46304659 │ │ │ │ + blx 0x2052db4 │ │ │ │ + strmi r9, [r2], -r8, lsl #22 │ │ │ │ + svceq 0x0002f1b8 │ │ │ │ + ldmdavs r9, {r3, r6, r9, sl, lr} │ │ │ │ + @ instruction: 0xf1b8d02f │ │ │ │ + eorle r0, r9, r3, lsl #30 │ │ │ │ + svceq 0x0001f1b8 │ │ │ │ + @ instruction: 0xf093d023 │ │ │ │ + blls 0x214658 │ │ │ │ + stmdals r2, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ + strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ + @ instruction: 0xf95cf7ca │ │ │ │ + movwcc lr, #6100 @ 0x17d4 │ │ │ │ + @ instruction: 0xd1fc4293 │ │ │ │ + @ instruction: 0xf10e9b0d │ │ │ │ + ldrbmi r0, [r3, #-3585]! @ 0xfffff1ff │ │ │ │ + cdpls 1, 0, cr13, cr15, cr1, {5} │ │ │ │ + andle r2, r8, pc, lsl #28 │ │ │ │ + ldrtmi r9, [r1], -lr, lsl #22 │ │ │ │ + stmdals r2, {r2, r3, r9, fp, ip, pc} │ │ │ │ + vqrdmulh.s d15, d3, d10 │ │ │ │ @ instruction: 0xf7f700db │ │ │ │ - strdcs pc, [r1], -pc @ │ │ │ │ - svccs 0x0003e5d8 │ │ │ │ - mcrge 4, 2, pc, cr9, cr15, {3} @ │ │ │ │ - @ instruction: 0xf093e5d3 │ │ │ │ - @ instruction: 0xe7d9fe51 │ │ │ │ - @ instruction: 0xff2af093 │ │ │ │ - @ instruction: 0xf093e7d6 │ │ │ │ - @ instruction: 0xe7d3feb9 │ │ │ │ - @ instruction: 0xff7cf093 │ │ │ │ - @ instruction: 0xf093e7ad │ │ │ │ - str pc, [sl, r1, asr #31]! │ │ │ │ - @ instruction: 0xff9af093 │ │ │ │ - @ instruction: 0xf8dde7a7 │ │ │ │ - @ instruction: 0xf10bc028 │ │ │ │ - blls 0x397b88 │ │ │ │ + andcs pc, r1, r9, lsl #20 │ │ │ │ + svccs 0x0003e5de │ │ │ │ + mcrge 4, 2, pc, cr14, cr15, {3} @ │ │ │ │ + @ instruction: 0xf093e5d9 │ │ │ │ + ldrb pc, [sl, r5, asr #28] @ │ │ │ │ + @ instruction: 0xff1ef093 │ │ │ │ + @ instruction: 0xf093e7d7 │ │ │ │ + ldrb pc, [r4, sp, lsr #29] @ │ │ │ │ + @ instruction: 0xff70f093 │ │ │ │ + @ instruction: 0xf093e7ae │ │ │ │ + @ instruction: 0xe7abffb5 │ │ │ │ + @ instruction: 0xff8ef093 │ │ │ │ + @ instruction: 0xf8dde7a8 │ │ │ │ + @ instruction: 0xf10bc024 │ │ │ │ + blls 0x357ae0 │ │ │ │ stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf47f455b │ │ │ │ - @ instruction: 0xf8ddaf7d │ │ │ │ - strb lr, [r8, ip, lsr #32] │ │ │ │ + @ instruction: 0xf8ddaf7e │ │ │ │ + strb lr, [r9, r8, lsr #32] │ │ │ │ @ instruction: 0xf57f06a2 │ │ │ │ - ldr sl, [r0, #3622]! @ 0xe26 │ │ │ │ + ldr sl, [r6, #3627]! @ 0xe2b │ │ │ │ movwls r1, #23736 @ 0x5cb8 │ │ │ │ - @ instruction: 0xf844f7ca │ │ │ │ + @ instruction: 0xf87ef7ca │ │ │ │ @ instruction: 0xf1b99b05 │ │ │ │ tstle r7, r0, lsl #30 │ │ │ │ - ldr r4, [r3, -r4, lsl #6]! │ │ │ │ + ldr r4, [r8, -r4, lsl #6]! │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf044d108 │ │ │ │ - str r0, [sp, -r0, ror #9]! │ │ │ │ + ldr r0, [r2, -r0, ror #9]! │ │ │ │ andle r2, r3, r0, ror #17 │ │ │ │ movwmi r2, #17155 @ 0x4303 │ │ │ │ - @ instruction: 0xe7274698 │ │ │ │ + @ instruction: 0xe72c4698 │ │ │ │ @ instruction: 0xf7ca4618 │ │ │ │ - movwcs pc, #14383 @ 0x382f @ │ │ │ │ + movwcs pc, #14441 @ 0x3869 @ │ │ │ │ ldrmi r4, [r8], r4, lsl #6 │ │ │ │ - bls 0x30ec58 │ │ │ │ + bls 0x2cebc4 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ - blls 0x2092b4 │ │ │ │ - stmdals r3, {r0, r6, r9, sl, lr} │ │ │ │ + blls 0x1c920c │ │ │ │ + stmdals r2, {r0, r6, r9, sl, lr} │ │ │ │ vpmax.u8 d15, d3, d6 │ │ │ │ - @ instruction: 0xf9aef7f7 │ │ │ │ - stmdals r3, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0059204 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9b8f7f7 │ │ │ │ + stmdals r2, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0059203 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 0, 0, cr13, cr1, cr7, {5} │ │ │ │ - @ instruction: 0xf10a9a04 │ │ │ │ + @ instruction: 0xf10a9a03 │ │ │ │ svclt 0x00080a01 │ │ │ │ @ instruction: 0xf43f46b9 │ │ │ │ - movwcs sl, #7771 @ 0x1e5b │ │ │ │ + movwcs sl, #7774 @ 0x1e5e │ │ │ │ tstcs r8, ip, asr #12 │ │ │ │ ldrhtmi r4, [fp], r9 │ │ │ │ - ldrb r9, [sp], -r4, lsl #2 │ │ │ │ + strbt r9, [r0], -r3, lsl #2 │ │ │ │ streq pc, [r1], #-137 @ 0xffffff77 │ │ │ │ svclt 0x00182e04 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ - stmdals r3, {r1, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0059206 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0059205 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r8, #137 @ 0x89 │ │ │ │ - andls r2, r4, #524288 @ 0x80000 │ │ │ │ - beq 0x111468 │ │ │ │ - movwcs r9, #18950 @ 0x4a06 │ │ │ │ + andls r2, r3, #524288 @ 0x80000 │ │ │ │ + beq 0x1113c0 │ │ │ │ + movwcs r9, #18949 @ 0x4a05 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strb r9, [r3], -r5, lsl #14 │ │ │ │ - stc2l 2, cr15, [r0], #68 @ 0x44 │ │ │ │ - andls r1, r4, #120, 24 @ 0x7800 │ │ │ │ - @ instruction: 0xffeaf7c9 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0xfe151074 │ │ │ │ - stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ + strb r9, [r6], -r4, lsl #14 │ │ │ │ + ldc2l 2, cr15, [r4], {17} │ │ │ │ + andls r1, r3, #120, 24 @ 0x7800 │ │ │ │ + @ instruction: 0xf824f7ca │ │ │ │ + stmdals r2, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0xfe0d0fcc │ │ │ │ + stmdacs r0, {r0, r1, r9, fp, ip, pc} │ │ │ │ svcge 0x0071f43f │ │ │ │ tstcs r8, r1, lsl #6 │ │ │ │ - beq 0x111498 │ │ │ │ + beq 0x1113f0 │ │ │ │ stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-187 @ 0xffffff45 │ │ │ │ - strt r9, [fp], -r4, lsl #2 │ │ │ │ + strt r9, [lr], -r3, lsl #2 │ │ │ │ andsle r2, r5, r2, lsl #30 │ │ │ │ - andls r1, r6, #184, 24 @ 0xb800 │ │ │ │ - @ instruction: 0xffd2f7c9 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0x1b510a4 │ │ │ │ + andls r1, r5, #184, 24 @ 0xb800 │ │ │ │ + @ instruction: 0xf80cf7ca │ │ │ │ + stmdals r2, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0x1ad0ffc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #8026 @ 0x1f5a │ │ │ │ @ instruction: 0xf10a2208 │ │ │ │ - andls r0, r4, #4096 @ 0x1000 │ │ │ │ + andls r0, r3, #4096 @ 0x1000 │ │ │ │ stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ - adcsmi r9, fp, r6, lsl #20 │ │ │ │ - ldr r2, [r3], -r0, lsl #8 │ │ │ │ - andls r2, r4, #3 │ │ │ │ - @ instruction: 0xffbcf7c9 │ │ │ │ - stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0x15d10d0 │ │ │ │ - stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ + adcsmi r9, fp, r5, lsl #20 │ │ │ │ + ldr r2, [r6], -r0, lsl #8 │ │ │ │ + andls r2, r3, #3 │ │ │ │ + @ instruction: 0xfff6f7c9 │ │ │ │ + stmdals r2, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0x1551028 │ │ │ │ + stmdacs r0, {r0, r1, r9, fp, ip, pc} │ │ │ │ svcge 0x0043f43f │ │ │ │ @ instruction: 0xf10a2108 │ │ │ │ @ instruction: 0xf0490a01 │ │ │ │ ldrtmi r0, [r3], -r2, lsl #18 │ │ │ │ - strls r2, [r5, -r0, lsl #8] │ │ │ │ - ldrb r9, [sp, #260]! @ 0x104 │ │ │ │ - svcmi 0x00f0e92d │ │ │ │ + strls r2, [r4, -r0, lsl #8] │ │ │ │ + str r9, [r0], -r3, lsl #2 │ │ │ │ + ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ - svceq 0x00a8f8cc │ │ │ │ - addlt r4, sp, lr, lsl #21 │ │ │ │ + svceq 0x00b0f8cc │ │ │ │ + addlt r4, ip, lr, lsl #21 │ │ │ │ cmnpvs r1, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1743 @ 0x6cf @ │ │ │ │ andls r6, fp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ vst4.8 {d20-d23}, [pc], fp │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ strcs r4, [r0, #-512] @ 0xfffffe00 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - eorhi pc, r0, #0 │ │ │ │ + andshi pc, pc, #0 │ │ │ │ vst2.8 {d29-d30}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf6240 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ - mvnhi pc, r0 │ │ │ │ + bicshi pc, pc, r0 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4. {d24-d27}, [pc :256], r3 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ orrsvc pc, r8, #1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - addhi pc, r6, #0 │ │ │ │ + addhi pc, r4, #0 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ sbchi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf7f7a804 │ │ │ │ - eoreq pc, r2, #606208 @ 0x94000 │ │ │ │ + eoreq pc, r2, #770048 @ 0xbc000 │ │ │ │ sbchi pc, r8, r0, lsl #2 │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ tstls r1, r6, lsl #10 │ │ │ │ - blls 0x226a48 │ │ │ │ + blls 0x2269a0 │ │ │ │ vrhadd.s8 d18, d11, d7 │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ + vrshr.s64 d20, d29, #64 │ │ │ │ strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ andpl lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99a07 │ │ │ │ - ldrsbt pc, [r0], sp @ │ │ │ │ + adcs pc, r0, r3, ror #27 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vrhadd.s8 q4, q0, │ │ │ │ + vrhadd.s8 q4, q0, q14 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ vst4.16 {d29-d32}, [pc :128]! │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ addshi pc, sl, r0, asr #32 │ │ │ │ bicsvc pc, r0, #17 │ │ │ │ - addhi pc, pc, #0 │ │ │ │ + addhi pc, ip, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ tstmi sl, #16, 4 │ │ │ │ andls r0, r8, #-1342177268 @ 0xb000000c │ │ │ │ addhi pc, r8, r0, asr #2 │ │ │ │ @@ -136129,837 +136087,835 @@ │ │ │ │ vabal.u8 q8, d4, d2 │ │ │ │ vmla.f q8, q10, d0[0] │ │ │ │ movwmi r1, #54912 @ 0xd680 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ strls r2, [r0], #-262 @ 0xfffffefa │ │ │ │ strbeq lr, [r5, #-2630] @ 0xfffff5ba │ │ │ │ strls r9, [r1, #-258] @ 0xfffffefe │ │ │ │ - ldrtvc pc, [r1], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldrvs pc, [sp], #587 @ 0x24b │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - mls r4, r1, sp, pc @ │ │ │ │ + mls r4, r7, sp, pc @ │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd0534293 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd1574293 │ │ │ │ @ instruction: 0xf004a804 │ │ │ │ @ instruction: 0xf7f774d8 │ │ │ │ - @ instruction: 0xf5b4f8ad │ │ │ │ + @ instruction: 0xf5b4f8b7 │ │ │ │ ldmib sp, {r8, r9, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r8, r9, sl, ip}^ │ │ │ │ @ instruction: 0xf0003206 │ │ │ │ - @ instruction: 0xf5b48294 │ │ │ │ + @ instruction: 0xf5b4828f │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - stccs 1, cr8, [r0], {169} @ 0xa9 │ │ │ │ + stccs 1, cr8, [r0], {168} @ 0xa8 │ │ │ │ ldcvs 1, cr13, [r0, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0xf4106980 │ │ │ │ eorsle r0, pc, r0, ror pc @ │ │ │ │ - bl 0xff0fa288 │ │ │ │ + bl 0xff0fa1e0 │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmov.i32 d22, #65536 @ 0x00010000 │ │ │ │ + vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfec53270 │ │ │ │ + blx 0xfeed31c8 │ │ │ │ vmvn.i32 d30, #147 @ 0x00000093 │ │ │ │ - blcs 0xaa1a4 │ │ │ │ - andhi pc, r7, #0 │ │ │ │ + blcs 0xaa0fc │ │ │ │ + andhi pc, r4, #0 │ │ │ │ @ instruction: 0xd12b2b01 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ strls r0, [r6, #-784] @ 0xfffffcf0 │ │ │ │ - stmiaeq r2!, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0029309 │ │ │ │ + stceq 3, cr4, [r2], #76 @ 0x4c │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0029308 │ │ │ │ stmdaeq r3!, {r4, r9}^ │ │ │ │ stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ - @ instruction: 0xf0039208 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ andls r5, r4, #268435456 @ 0x10000000 │ │ │ │ addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x952e0 │ │ │ │ + streq pc, [pc], #-4 @ 0x95238 │ │ │ │ andls r4, r5, #-1946157056 @ 0x8c000000 │ │ │ │ @ instruction: 0xf7f99307 │ │ │ │ - and pc, sl, r9, lsr #27 │ │ │ │ + and pc, sl, pc, lsr #27 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - rsbshi pc, r1, #0 │ │ │ │ - blmi 0x29d304 │ │ │ │ - blls 0x36f370 │ │ │ │ + rsbhi pc, ip, #0 │ │ │ │ + blmi 0x29d25c │ │ │ │ + blls 0x36f2c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, sp, sl, ror #5 │ │ │ │ + andlt r8, ip, r6, ror #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - svclt 0x00008ff0 │ │ │ │ + svclt 0x000087f0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0025800 │ │ │ │ - stceq 2, cr0, [sp], {16} │ │ │ │ - @ instruction: 0xf00108cb │ │ │ │ - @ instruction: 0xf005010f │ │ │ │ - b 0x1116780 │ │ │ │ - vabdl.u8 q8, d4, d1 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - tstmi r5, #16, 6 @ 0x40000000 │ │ │ │ + @ instruction: 0xf0025700 │ │ │ │ + stmiaeq fp, {r4, r9}^ │ │ │ │ + ldmmi r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ + ldmdaeq r0, {r3, ip, sp, lr, pc} │ │ │ │ stmdbeq r2, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - bne 0xfe0d226c │ │ │ │ - stmdapl r8, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf10002a3 │ │ │ │ - eoreq r8, r0, #-1073741803 @ 0xc0000015 │ │ │ │ - ldcvs 5, cr13, [r2, #-808]! @ 0xfffffcd8 │ │ │ │ - svceq 0x001b6953 │ │ │ │ - @ instruction: 0xf1b8d0c6 │ │ │ │ - @ instruction: 0xf0000f01 │ │ │ │ - ldcvs 2, cr8, [r2], {156} @ 0x9c │ │ │ │ - movweq lr, #31301 @ 0x7a45 │ │ │ │ - movweq lr, #39491 @ 0x9a43 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + vabdl.u8 , d4, d1 │ │ │ │ + stmib sp, {r7, r9, fp, ip}^ │ │ │ │ + adceq r8, r3, #8, 14 @ 0x200000 │ │ │ │ + cmpphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + strble r0, [r9, #544] @ 0x220 │ │ │ │ + ldmdbvs r3, {r1, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ + sbcle r0, r5, fp, lsl pc │ │ │ │ + @ instruction: 0xf0002f01 │ │ │ │ + ldcvs 2, cr8, [r2], {152} @ 0x98 │ │ │ │ + movweq lr, #23113 @ 0x5a49 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ svceq 0x000ef012 │ │ │ │ ldrbeq sp, [r9], r1, lsl #2 │ │ │ │ - b 0x74a670 │ │ │ │ + b 0x74a5c8 │ │ │ │ @ instruction: 0xd1b50f03 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ - bicslt pc, r0, #15007744 @ 0xe50000 │ │ │ │ - @ instruction: 0xf9daf08d │ │ │ │ - @ instruction: 0xf1c82312 │ │ │ │ - @ instruction: 0xf10a0208 │ │ │ │ + bicslt pc, r0, #14876672 @ 0xe30000 │ │ │ │ + @ instruction: 0xf9cef08d │ │ │ │ + andeq pc, r8, #-1073741775 @ 0xc0000031 │ │ │ │ + @ instruction: 0xf10a2312 │ │ │ │ strmi r0, [r2], r1, lsl #12 │ │ │ │ strvs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ - blx 0x15578e │ │ │ │ + blx 0x1556e6 │ │ │ │ @ instruction: 0xf646f202 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6022395 │ │ │ │ ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ - blx 0xff7d160c │ │ │ │ - andcs r4, r1, r9, lsr #12 │ │ │ │ - rsbcc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + blx 0xff4d1564 │ │ │ │ + andcs r4, r1, r1, asr #12 │ │ │ │ + sbcscs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - biccc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + teqpcc r1, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - svclt 0x00144580 │ │ │ │ - @ instruction: 0x469b4693 │ │ │ │ - @ instruction: 0xf806f7da │ │ │ │ - strmi r4, [r5], -r9, asr #12 │ │ │ │ + svclt 0x00144287 │ │ │ │ + @ instruction: 0x46984690 │ │ │ │ + @ instruction: 0xf814f7da │ │ │ │ + strmi r4, [r7], -r9, asr #12 │ │ │ │ @ instruction: 0xf7da2001 │ │ │ │ - ldrtmi pc, [r9], -r1, lsl #16 @ │ │ │ │ - andcs r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xfffcf7d9 │ │ │ │ + strtmi pc, [r9], -pc, lsl #16 │ │ │ │ + andcs r4, r1, r5, lsl #12 │ │ │ │ + @ instruction: 0xf80af7da │ │ │ │ @ instruction: 0x46024653 │ │ │ │ - @ instruction: 0x46284639 │ │ │ │ - andlt pc, ip, sp, asr #17 │ │ │ │ + ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ + andhi pc, ip, sp, asr #17 │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0a06600 │ │ │ │ - andcs pc, r1, r3, ror #19 │ │ │ │ + ldrdcs pc, [r1], -r7 │ │ │ │ vst1.16 {d30}, [pc :256], r5 │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ svcge 0x006ef47f │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - @ instruction: 0xf0010210 │ │ │ │ - tstmi sl, #62914560 @ 0x3c00000 │ │ │ │ - @ instruction: 0xf00308cb │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - movwmi r4, #45315 @ 0xb103 │ │ │ │ - bicsvc pc, r8, r4 │ │ │ │ - strbne pc, [r0, -r4, asr #7] @ │ │ │ │ - svcne 0x0000f5b1 │ │ │ │ - ldrne lr, [r4], #2639 @ 0xa4f │ │ │ │ - @ instruction: 0xf0009208 │ │ │ │ - @ instruction: 0xf5b18177 │ │ │ │ - @ instruction: 0xf47f0f00 │ │ │ │ - stcvs 15, cr10, [r1, #-324] @ 0xfffffebc │ │ │ │ - @ instruction: 0xf0116989 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf004af4b │ │ │ │ - strls r0, [r1, -r1, lsl #8] │ │ │ │ - bl 0x1ba874 │ │ │ │ - rsbeq r0, r1, r4, asr #8 │ │ │ │ - strbtvc pc, [r5], #585 @ 0x249 @ │ │ │ │ + tstmi r3, #12582912 @ 0xc00000 │ │ │ │ + stmibeq pc, {r1, r3, r7, sl, fp} @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + bicsvc pc, r8, r1 │ │ │ │ + @ instruction: 0xf5b1432a │ │ │ │ + @ instruction: 0xf0041f00 │ │ │ │ + andls r0, r8, #62914560 @ 0x3c00000 │ │ │ │ + strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + cmnphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ + svceq 0x0000f5b1 │ │ │ │ + svcge 0x0052f47f │ │ │ │ + stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + svcge 0x004cf43f │ │ │ │ + tstpeq r1, r7 @ p-variant is OBSOLETE │ │ │ │ + strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ + ldrbvc pc, [r1], #-585 @ 0xfffffdb7 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f69402 │ │ │ │ - udiv ip, sp, sl │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - @ instruction: 0xf0010210 │ │ │ │ - tstmi sl, #62914560 @ 0x3c00000 │ │ │ │ - @ instruction: 0xf00308cb │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - movwmi r4, #45315 @ 0xb103 │ │ │ │ + cmpeq r1, r1, lsl #22 │ │ │ │ + subeq r9, r9, r2, lsl #8 │ │ │ │ + blx 0xad33b4 │ │ │ │ + stmiaeq fp, {r0, r2, r3, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #2310144 @ 0x234000 │ │ │ │ + @ instruction: 0xf0020c8a │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + movwmi r3, #41219 @ 0xa103 │ │ │ │ bicsvc pc, r8, r4 │ │ │ │ - strbne pc, [r0, -r4, asr #7] @ │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ svcne 0x0000f5b1 │ │ │ │ - ldrne lr, [r4], #2639 @ 0xa4f │ │ │ │ + strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0xf0009208 │ │ │ │ - @ instruction: 0xf5b1817f │ │ │ │ + @ instruction: 0xf5b1817c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - stmdbcs r0, {r2, r4, r7, pc} │ │ │ │ - svcge 0x001cf47f │ │ │ │ + stmdbcs r0, {r0, r2, r4, r7, pc} │ │ │ │ + svcge 0x001ef47f │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f411 │ │ │ │ - svcge 0x0016f43f │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - strls r9, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ - vhadd.s8 q8, , │ │ │ │ - @ instruction: 0xf2c07491 │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf982f7f6 │ │ │ │ - stmdaeq r9, {r0, r1, r2, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf00108e3 │ │ │ │ - @ instruction: 0xf0040110 │ │ │ │ - stceq 12, cr0, [r2], #60 @ 0x3c │ │ │ │ + svcge 0x0018f43f │ │ │ │ + streq pc, [r1, #-5] │ │ │ │ + strls r9, [r0, -r1, lsl #8] │ │ │ │ + ldrbtvs pc, [sp], #587 @ 0x24b @ │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ + rsbeq r9, r9, r2, lsl #8 │ │ │ │ + @ instruction: 0xf98ef7f6 │ │ │ │ + stmiaeq fp, {r0, r3, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0010849 │ │ │ │ + stceq 1, cr0, [r2], #64 @ 0x40 │ │ │ │ vqdmlsl.s q9, d0, d0[0] │ │ │ │ - b 0x10db3cc │ │ │ │ - vmull.u8 q8, d4, d12 │ │ │ │ - eormi r4, r7, r3, lsl #2 │ │ │ │ + b 0x115b320 │ │ │ │ + @ instruction: 0xf004030c │ │ │ │ + eormi r0, r7, pc, lsl #24 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vsubw.u8 q10, q2, d11 │ │ │ │ - cmpcs r0, r3, lsl #8 │ │ │ │ - smlawteq r0, r0, r2, pc @ │ │ │ │ - addmi r4, pc, #-2013265920 @ 0x88000000 │ │ │ │ - msrhi CPSR_c, r0 │ │ │ │ + @ instruction: 0x0c0cea41 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, pc, #160, 2 @ 0x28 │ │ │ │ - svccs 0x0040d034 │ │ │ │ - mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ - stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x0070f411 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ - strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - ldrtpl pc, [r1], #587 @ 0x24b @ │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0x43220120 │ │ │ │ + @ instruction: 0xf000428f │ │ │ │ + cmpcs r0, sp, lsl r1 │ │ │ │ + asreq pc, r0, #5 @ │ │ │ │ + eorsle r4, r4, pc, lsl #5 │ │ │ │ + @ instruction: 0xf47f2f40 │ │ │ │ + stcvs 14, cr10, [r1, #-908] @ 0xfffffc74 │ │ │ │ + @ instruction: 0xf4116989 │ │ │ │ + @ instruction: 0xf43f0f70 │ │ │ │ + ldrdcs sl, [r7, -sp] │ │ │ │ + @ instruction: 0xf8cd9501 │ │ │ │ + vhadd.s8 d28, d11, d0 │ │ │ │ + vmov.i32 d21, #851968 @ 0x000d0000 │ │ │ │ + strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf956f7f6 │ │ │ │ + stmdage r4, {r0, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ + ldrbvc pc, [r8], #4 @ │ │ │ │ + @ instruction: 0xff30f7f6 │ │ │ │ + svcne 0x0000f5b4 │ │ │ │ + mcrge 4, 6, pc, cr8, cr15, {3} @ │ │ │ │ + ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f013 │ │ │ │ + mcrge 4, 6, pc, cr2, cr15, {1} @ │ │ │ │ + strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ + blls 0x226d9c │ │ │ │ + addspl pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + stmib sp, {sl, ip, pc}^ │ │ │ │ + bl 0xff0e9cf0 │ │ │ │ + bls 0x255bf4 │ │ │ │ + @ instruction: 0xf99cf7f6 │ │ │ │ + stcvs 6, cr14, [r1, #-708] @ 0xfffffd3c │ │ │ │ + @ instruction: 0xf0116989 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + smlatbcs r7, fp, lr, sl │ │ │ │ + @ instruction: 0xf8cd9501 │ │ │ │ + vhadd.s8 d28, d9, d0 │ │ │ │ + vmvn.i32 d20, #589824 @ 0x00090000 │ │ │ │ + strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf98af7f6 │ │ │ │ + ldcvs 6, cr14, [r0, #-636]! @ 0xfffffd84 │ │ │ │ + @ instruction: 0xf0106980 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + bl 0xff100f8c │ │ │ │ + ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ + vrshl.s8 d25, d1, d9 │ │ │ │ + vmls.i d21, d0, d1[0] │ │ │ │ + strls r0, [r0, -r8, lsl #8] │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - ldrb pc, [r0], fp, asr #18 @ │ │ │ │ - @ instruction: 0xf004a804 │ │ │ │ - @ instruction: 0xf7f674d8 │ │ │ │ - @ instruction: 0xf5b4ff25 │ │ │ │ - @ instruction: 0xf47f1f00 │ │ │ │ - ldcvs 14, cr10, [r3, #-796]! @ 0xfffffce4 │ │ │ │ - @ instruction: 0xf013699b │ │ │ │ - @ instruction: 0xf43f0ff0 │ │ │ │ - ldmib sp, {r0, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ - ldrtmi r1, [r0], -r4, lsl #8 │ │ │ │ - vqdmulh.s d25, d9, d6 │ │ │ │ - vsubl.s8 q11, d0, d29 │ │ │ │ - strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - andpl lr, r1, #3358720 @ 0x334000 │ │ │ │ - biceq lr, r1, r1, asr #23 │ │ │ │ - @ instruction: 0xf7f69a07 │ │ │ │ - ssat pc, #17, r1, lsl #19 @ │ │ │ │ + @ instruction: 0xe68cf977 │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f011 │ │ │ │ - mcrge 4, 5, pc, cr10, cr15, {1} @ │ │ │ │ - strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - strbmi pc, [sp], #585 @ 0x249 @ │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f69402 │ │ │ │ - @ instruction: 0xe69ef97f │ │ │ │ - stmibvs r0, {r4, r5, r8, sl, fp, sp, lr} │ │ │ │ - svcvs 0x0070f010 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - biceq lr, r1, r1, asr #23 │ │ │ │ - strls r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - ldrbpl pc, [r5], #585 @ 0x249 @ │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - strls r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ - @ instruction: 0xf96cf7f6 │ │ │ │ - stcvs 6, cr14, [r1, #-556] @ 0xfffffdd4 │ │ │ │ - @ instruction: 0xf0116989 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf004ae85 │ │ │ │ - strls r0, [r1, -r1, lsl #8] │ │ │ │ - bl 0x1baa00 │ │ │ │ - rsbeq r0, r1, r4, asr #8 │ │ │ │ - ldrtvc pc, [r5], #-585 @ 0xfffffdb7 @ │ │ │ │ + mcrge 4, 4, pc, cr6, cr15, {1} @ │ │ │ │ + streq pc, [r1, #-5] │ │ │ │ + strls r9, [r0, -r1, lsl #8] │ │ │ │ + strtvs pc, [r1], #585 @ 0x249 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f69402 │ │ │ │ - @ instruction: 0xe676f957 │ │ │ │ - ldmdbvs r3, {r1, r8, sl, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf43f0f1b │ │ │ │ - vmov.i64 q13, #0xffff0000000000ff │ │ │ │ - @ instruction: 0xf1b854c1 │ │ │ │ - @ instruction: 0xf0400f01 │ │ │ │ - blvs 0xfe575ad8 │ │ │ │ + strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ + rsbeq r9, r9, r2, lsl #8 │ │ │ │ + @ instruction: 0xf962f7f6 │ │ │ │ + stcvs 6, cr14, [r2, #-476] @ 0xfffffe24 │ │ │ │ + svceq 0x001b6953 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr2, cr15, {1} │ │ │ │ + strbpl pc, [r1], #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf0402f01 │ │ │ │ + blvs 0xfe575a24 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - teqphi r6, r0 @ p-variant is OBSOLETE │ │ │ │ + teqphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4036c53 │ │ │ │ - blcc 0x963fc │ │ │ │ + blcc 0x96350 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - strls sl, [r1], #-3677 @ 0xfffff1a3 │ │ │ │ + strls sl, [r1], #-3679 @ 0xfffff1a1 │ │ │ │ strcs r4, [r7], #-1611 @ 0xfffff9b5 │ │ │ │ - strls r4, [r2], #-1578 @ 0xfffff9d6 │ │ │ │ + strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ biceq lr, sl, sl, asr #23 │ │ │ │ - smladxls r0, r0, r6, r4 │ │ │ │ - ldrbtmi pc, [r1], #587 @ 0x24b @ │ │ │ │ + strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ + ldrbmi pc, [sp], #-587 @ 0xfffffdb5 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - @ instruction: 0xe64cfb79 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ + strb pc, [lr], -r1, lsl #23 @ │ │ │ │ + vmull.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi r3, #192, 12 @ 0xc000000 │ │ │ │ - @ instruction: 0x0c0a09cd │ │ │ │ - smlaldeq pc, r0, r4, r0 @ │ │ │ │ - cmpne r1, pc, asr #20 │ │ │ │ - sbcshi pc, r0, r0, asr #32 │ │ │ │ - @ instruction: 0xf0010064 │ │ │ │ - movwls r0, #28929 @ 0x7101 │ │ │ │ - @ instruction: 0xf0040053 │ │ │ │ - @ instruction: 0xf005021e │ │ │ │ - movwmi r0, #42241 @ 0xa501 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x432ba904 │ │ │ │ - strls r9, [r4], -r8, lsl #14 │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - blx 0xff85368a │ │ │ │ - stceq 6, cr14, [sl], {39} @ 0x27 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstmi sl, #4, 18 @ 0x10000 │ │ │ │ - andls r0, r9, #14876672 @ 0xe30000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r4, r1, #1275068416 @ 0x4c000000 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - andls r1, sl, #128, 6 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movtne pc, #964 @ 0x3c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x956e8 │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfea536d6 │ │ │ │ - stceq 6, cr14, [sl], {7} │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strpl pc, [r0, -r1, asr #7] │ │ │ │ - vorr.i32 d20, #39424 @ 0x00009a00 │ │ │ │ - stceq 6, cr0, [fp], {192} @ 0xc0 │ │ │ │ - @ instruction: 0xf01409cd │ │ │ │ - b 0x1458810 │ │ │ │ - andls r1, r8, #1073741844 @ 0x40000014 │ │ │ │ - addshi pc, lr, r0, asr #32 │ │ │ │ - @ instruction: 0xf0010064 │ │ │ │ - subseq r0, fp, r1, lsl #2 │ │ │ │ + tstmi r3, #192, 10 @ 0x30000000 │ │ │ │ + stmibeq r6!, {r0, r3, sl, fp}^ │ │ │ │ + @ instruction: 0xf0140962 │ │ │ │ + @ instruction: 0xf0400740 │ │ │ │ + rsbeq r8, r4, lr, asr #1 │ │ │ │ + andeq pc, r1, #2 │ │ │ │ + @ instruction: 0xf0049307 │ │ │ │ + subeq r0, fp, lr, lsl r4 │ │ │ │ + @ instruction: 0xf0034314 │ │ │ │ + @ instruction: 0xf006031e │ │ │ │ + stmdbge r4, {r0, r9} │ │ │ │ + smladls r8, r3, r3, r4 │ │ │ │ + stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f64305 │ │ │ │ + strt pc, [sl], -fp, ror #23 │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0024303 │ │ │ │ + stmdbge r4, {r4, r9} │ │ │ │ + stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ + @ instruction: 0xf0039208 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #805306368 @ 0x30000000 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + vsubl.u8 , d4, d1 │ │ │ │ + stmib sp, {r7, r8, r9, ip}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + @ instruction: 0xf0041340 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf7f93406 │ │ │ │ + str pc, [sl], -pc, lsr #23 │ │ │ │ + vmull.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #0, 2 │ │ │ │ + strbeq pc, [r0, r4, asr #7] @ │ │ │ │ + stmibeq r6!, {r0, r2, r5, sl, fp}^ │ │ │ │ + @ instruction: 0xf0140962 │ │ │ │ + @ instruction: 0xf0400c40 │ │ │ │ + mlseq r4, lr, r0, r8 │ │ │ │ + andeq pc, r1, #2 │ │ │ │ + @ instruction: 0x3c08e9cd │ │ │ │ streq pc, [lr], #-4 │ │ │ │ - @ instruction: 0xf005430c │ │ │ │ - @ instruction: 0xf0030501 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ - @ instruction: 0xf8cd432b │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - stmib sp, {r2, r9, sl, ip, sp, lr}^ │ │ │ │ - @ instruction: 0xf7f44306 │ │ │ │ - ldrb pc, [lr, #3245] @ 0xcad @ │ │ │ │ - stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f011 │ │ │ │ - ldclge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - strls r9, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ - vhadd.s8 q8, , │ │ │ │ - vaddhn.i16 d23, q8, │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8aaf7f6 │ │ │ │ - stcvs 5, cr14, [r1, #-804] @ 0xfffffcdc │ │ │ │ + tstmi r4, #107 @ 0x6b │ │ │ │ + strne lr, [r4, -sp, asr #19] │ │ │ │ + andeq pc, r1, #6 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #4, 18 @ 0x10000 │ │ │ │ + movwmi lr, #27085 @ 0x69cd │ │ │ │ + ldc2 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ + stcvs 5, cr14, [r1, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0xf0116989 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - smlabtcs r7, r3, sp, sl │ │ │ │ - @ instruction: 0xf8cd9501 │ │ │ │ - vhadd.s8 d28, d9, d0 │ │ │ │ - vmvn.i32 q10, #327680 @ 0x00050000 │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf898f7f6 │ │ │ │ - ldcvs 5, cr14, [r0, #-732]! @ 0xfffffd24 │ │ │ │ - @ instruction: 0xf0106980 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - bl 0xff100e64 │ │ │ │ - ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ - vrshl.s8 d25, d1, d9 │ │ │ │ - vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ - strls r0, [r0, -r8, lsl #8] │ │ │ │ - @ instruction: 0xf7f69402 │ │ │ │ - str pc, [r4, #2181]! @ 0x885 │ │ │ │ + @ instruction: 0xf007addd │ │ │ │ + strls r0, [r1], #-257 @ 0xfffffeff │ │ │ │ + vrshl.s8 d25, d0, d9 │ │ │ │ + @ instruction: 0xf2c064f9 │ │ │ │ + bl 0xd66d0 │ │ │ │ + strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ + @ instruction: 0xf7f60049 │ │ │ │ + strb pc, [lr, #2233] @ 0x8b9 @ │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f011 │ │ │ │ - ldcge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - strls r9, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ - vhadd.s8 q8, , │ │ │ │ - @ instruction: 0xf2c064dd │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf870f7f6 │ │ │ │ - stcvs 5, cr14, [r3, #-572] @ 0xfffffdc4 │ │ │ │ - @ instruction: 0xf013699b │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - stmiaeq fp, {r0, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf0030c8a │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - movwmi r4, #45315 @ 0xb103 │ │ │ │ - @ instruction: 0xf0010861 │ │ │ │ - strls r0, [r1, #-272] @ 0xfffffef0 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x95810 │ │ │ │ - movwmi r4, #49962 @ 0xc32a │ │ │ │ - strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - strtpl pc, [r5], #-585 @ 0xfffffdb7 │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + stclge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ + strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strbtcc pc, [r1], #585 @ 0x249 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - strb pc, [ip, #-2125]! @ 0xfffff7b3 @ │ │ │ │ - tsteq fp, r7, lsl #6 │ │ │ │ - streq pc, [pc], #-4 @ 0x95830 │ │ │ │ - @ instruction: 0xf0030129 │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - @ instruction: 0x4323020f │ │ │ │ - ldreq pc, [r0], #-1 │ │ │ │ - @ instruction: 0x4322a904 │ │ │ │ - stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ - movwcs r3, #4613 @ 0x1205 │ │ │ │ - @ instruction: 0xf7f69308 │ │ │ │ - ldrb pc, [r6, #-2829] @ 0xfffff4f3 @ │ │ │ │ - @ instruction: 0x0129004a │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - andls r4, r5, #-939524096 @ 0xc8000000 │ │ │ │ - andseq pc, r0, #1 │ │ │ │ - tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - streq pc, [r7], #-4 │ │ │ │ - stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ + ldr pc, [ip, #2215]! @ 0x8a7 │ │ │ │ + stmibvs r0, {r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f010 │ │ │ │ + ldcge 4, cr15, [r6, #252]! @ 0xfc │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + strls r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ + strbtmi pc, [r9], #585 @ 0x249 @ │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + strls r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ + @ instruction: 0xf894f7f6 │ │ │ │ + stcvs 5, cr14, [r1, #-676] @ 0xfffffd5c │ │ │ │ + @ instruction: 0xf0116989 │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + @ instruction: 0xf005ada3 │ │ │ │ + strls r0, [r1], #-1281 @ 0xfffffaff │ │ │ │ + vabd.s8 d25, d9, d0 │ │ │ │ + vmls.i d22, d0, d1[2] │ │ │ │ + bl 0x1d6744 │ │ │ │ + strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ + @ instruction: 0xf7f60069 │ │ │ │ + ldr pc, [r4, #2175] @ 0x87f │ │ │ │ + ldmibvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + svcvs 0x0070f013 │ │ │ │ + stcge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ + stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + stmdaeq r1!, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0029501 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + @ instruction: 0x432a040f │ │ │ │ + tstcs r7, ip, lsl #6 │ │ │ │ + vshl.s8 d25, d0, d9 │ │ │ │ + @ instruction: 0xf2c04491 │ │ │ │ + strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf85cf7f6 │ │ │ │ + movwls lr, #30065 @ 0x7571 │ │ │ │ + @ instruction: 0xf0040113 │ │ │ │ + teqeq r2, pc, lsl #8 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf0014323 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, sl} │ │ │ │ + strls r4, [r4, #-802] @ 0xfffffcde │ │ │ │ + andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwls r2, #33537 @ 0x8301 │ │ │ │ + blx 0x7d377a │ │ │ │ + movwls lr, #34139 @ 0x855b │ │ │ │ + @ instruction: 0xf0030053 │ │ │ │ + teqeq r2, r2, lsl #6 │ │ │ │ + tstls r4, fp, lsr r3 │ │ │ │ + stmdbge r4, {r0, r2, r8, r9, ip, pc} │ │ │ │ + tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #5 │ │ │ │ + @ instruction: 0xf0044313 │ │ │ │ + stmib sp, {r0, r1, r2, sl}^ │ │ │ │ movwcs r4, #4870 @ 0x1306 │ │ │ │ @ instruction: 0xf7f49309 │ │ │ │ - strb pc, [r0, #-3087] @ 0xfffff3f1 @ │ │ │ │ + strb pc, [r4, #-3101] @ 0xfffff3e3 @ │ │ │ │ strbmi r9, [fp], -r1, lsl #8 │ │ │ │ - strtmi r2, [sl], -r6, lsl #8 │ │ │ │ - bl 0xff33a894 │ │ │ │ - strls r0, [r0, -sl, asr #3] │ │ │ │ - ldrmi pc, [r1], #587 @ 0x24b │ │ │ │ + strbmi r2, [r2], -r6, lsl #8 │ │ │ │ + bl 0xff33a7e4 │ │ │ │ + strls r0, [r0, #-458] @ 0xfffffe36 │ │ │ │ + ldrbtcc pc, [sp], #587 @ 0x24b @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - ldr pc, [r0, #-2653]! @ 0xfffff5a3 │ │ │ │ + ldr pc, [r4, #-2663]! @ 0xfffff599 │ │ │ │ umaalcc pc, r7, r2, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blvs 0xfe58f3cc │ │ │ │ + blvs 0xfe58f324 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrrcvs 0, 0, sp, r3, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9e4cc │ │ │ │ - ldclge 4, cr15, [r7, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf892e518 │ │ │ │ + blcs 0x9e41c │ │ │ │ + ldclge 4, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ + @ instruction: 0xf892e51c │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x116514 │ │ │ │ + blcs 0x116464 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9e4e4 │ │ │ │ - stclge 4, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - vrshl.s16 d14, d12, d1 │ │ │ │ - svclt 0x0000f893 │ │ │ │ + blcs 0x9e434 │ │ │ │ + stclge 4, cr15, [pc, #-508] @ 0x95638 │ │ │ │ + vqrshl.s16 d14, d0, d1 │ │ │ │ + svclt 0x0000f88b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecaf4 │ │ │ │ + bl 0xfebeca44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - ldc2l 7, cr15, [r4, #-868]! @ 0xfffffc9c │ │ │ │ + stc2 7, cr15, [r6, #868] @ 0x364 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0924038 │ │ │ │ - svclt 0x0000bfab │ │ │ │ + svclt 0x0000bfa3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecb24 │ │ │ │ + bl 0xfebeca74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - ldc2l 7, cr15, [ip, #-868] @ 0xfffffc9c │ │ │ │ + stc2l 7, cr15, [lr, #-868]! @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0924038 │ │ │ │ - svclt 0x0000bfff │ │ │ │ + svclt 0x0000bff7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecb54 │ │ │ │ + bl 0xfebecaa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + ldrdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r7], r6 │ │ │ │ + addeq sl, r7, r6, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecba4 │ │ │ │ + bl 0xfebecaf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0xb003fdb1 │ │ │ │ + andlt pc, r3, r9, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr #11 │ │ │ │ + addeq sl, r7, r6, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecbf4 │ │ │ │ + bl 0xfebecb44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r9, lsl #27 │ │ │ │ + andlt pc, r3, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr r5 │ │ │ │ + addeq sl, r7, r6, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecc44 │ │ │ │ + bl 0xfebecb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d21, d4, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, ror #26 │ │ │ │ + andlt pc, r3, r9, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsl #10 │ │ │ │ + @ instruction: 0x0087a5b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecc94 │ │ │ │ + bl 0xfebecbe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r9, lsr sp @ │ │ │ │ + andlt pc, r3, r1, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0087a4b6 │ │ │ │ + addeq sl, r7, r6, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecce4 │ │ │ │ + bl 0xfebecc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, lsl sp @ │ │ │ │ + andlt pc, r3, r9, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, ror #8 │ │ │ │ + addeq sl, r7, r6, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecd34 │ │ │ │ + bl 0xfebecc84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r9, ror #25 │ │ │ │ + andlt pc, r3, r1, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsl r4 │ │ │ │ + addeq sl, r7, r6, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecd84 │ │ │ │ + bl 0xfebeccd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, asr #25 │ │ │ │ + @ instruction: 0xb003fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr #7 │ │ │ │ + addeq sl, r7, r6, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecdd4 │ │ │ │ + bl 0xfebecd24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - mullt r3, r9, ip │ │ │ │ + mullt r3, r1, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, ror r3 │ │ │ │ + addeq sl, r7, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece24 │ │ │ │ + bl 0xfebecd74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, ror ip @ │ │ │ │ + andlt pc, r3, r9, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr #6 │ │ │ │ + ldrdeq sl, [r7], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece74 │ │ │ │ + bl 0xfebecdc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r9, asr #24 │ │ │ │ + andlt pc, r3, r1, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sl, [r7], r6 │ │ │ │ + addeq sl, r7, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecec4 │ │ │ │ + bl 0xfebece14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, lsr #24 │ │ │ │ + andlt pc, r3, r9, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsl #5 │ │ │ │ + addeq sl, r7, r6, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf14 │ │ │ │ + bl 0xfebece64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr r2 │ │ │ │ + addeq sl, r7, r6, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf64 │ │ │ │ + bl 0xfebeceb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[5] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r9, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, ror #3 │ │ │ │ + umulleq sl, r7, r6, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecfb4 │ │ │ │ + bl 0xfebecf04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vmla.f d16, d0, d0[7] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r9, lsr #23 │ │ │ │ + andlt pc, r3, r1, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r7, r6, r1 │ │ │ │ + addeq sl, r7, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed004 │ │ │ │ + bl 0xfebecf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, lsl #23 │ │ │ │ + andlt pc, r3, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr #2 │ │ │ │ + strdeq sl, [r7], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed054 │ │ │ │ + bl 0xfebecfa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d16, d0[6] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r9, asr fp @ │ │ │ │ + andlt pc, r3, r1, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r7], r6 │ │ │ │ + addeq sl, r7, r6, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed0a4 │ │ │ │ + bl 0xfebecff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, lsr fp @ │ │ │ │ + andlt pc, r3, r9, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr #1 │ │ │ │ + addeq sl, r7, r6, asr r1 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - svclt 0x0050f090 │ │ │ │ + svclt 0x0048f090 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - mcrlt 0, 2, pc, cr10, cr0, {4} @ │ │ │ │ + mcrlt 0, 2, pc, cr2, cr0, {4} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebed104 │ │ │ │ + bl 0xfebed054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ @ instruction: 0xf890bb4c │ │ │ │ ldmdblt sl, {r2, r5, r6, r7, sp}^ │ │ │ │ umlalcs pc, r4, r0, r8 @ │ │ │ │ eorsle r4, r2, r1, lsl r3 │ │ │ │ @@ -136970,765 +136926,766 @@ │ │ │ │ strtmi r6, [r1], -r3, asr #26 │ │ │ │ strcs r6, [r1], #-2178 @ 0xfffff77e │ │ │ │ strvs pc, [r0], #-711 @ 0xfffffd39 │ │ │ │ movwcs r1, #6866 @ 0x1ad2 │ │ │ │ movwmi pc, #711 @ 0x2c7 @ │ │ │ │ svclt 0x00182a02 │ │ │ │ andcs r4, r1, #36700160 @ 0x2300000 │ │ │ │ - stc2 7, cr15, [r4], #-820 @ 0xfffffccc │ │ │ │ + stc2l 7, cr15, [r2], #-820 @ 0xfffffccc │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ movwcs r1, #41160 @ 0xa0c8 │ │ │ │ mvnvc pc, #202375168 @ 0xc100000 │ │ │ │ @ instruction: 0xf0112201 │ │ │ │ strls r6, [r0], #-3968 @ 0xfffff080 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - blx 0x553eba │ │ │ │ + blx 0x14d3e0a │ │ │ │ @ instruction: 0xf8d0e7e4 │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf7d9d402 │ │ │ │ - @ instruction: 0xe7ddf9bf │ │ │ │ - cmpppl r0, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + @ instruction: 0xe7ddf9d1 │ │ │ │ + orrsmi pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsne pc, r0, r4, asr #12 │ │ │ │ + addseq pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1db22fa │ │ │ │ - svclt 0x0000fd71 │ │ │ │ + svclt 0x0000fd69 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0934300 │ │ │ │ - svclt 0x0000baff │ │ │ │ + svclt 0x0000baf7 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - blt 0xff3d2218 │ │ │ │ - ldrlt r0, [r0], #-75 @ 0xffffffb5 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - tstmi ip, #206848 @ 0x32800 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf0021cc0 │ │ │ │ + blt 0xff1d2168 │ │ │ │ + strlt r0, [r0, #-3018] @ 0xfffff436 │ │ │ │ + b 0x1458a50 │ │ │ │ + vqdmulh.s q8, , d1[0] │ │ │ │ + @ instruction: 0xf0021ec0 │ │ │ │ @ instruction: 0xf003021e │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x112a5f0 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - stmib r0, {r2, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2301 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + b 0x1116bac │ │ │ │ + @ instruction: 0xf00c020e │ │ │ │ + subvs r0, r2, lr, lsl ip │ │ │ │ + addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + b 0x10e6b94 │ │ │ │ + addvs r0, r3, ip, lsl #2 │ │ │ │ + andcs r6, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - stmiaeq sl, {r4, r8, r9}^ │ │ │ │ + @ instruction: 0xf85d0c00 │ │ │ │ + svclt 0x0000fb04 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + tstmi r3, #3840 @ 0xf00 │ │ │ │ + subvs r0, r3, sl, lsl #25 │ │ │ │ + @ instruction: 0xf002084b │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0033103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stceq 0, cr6, [fp], {3} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r1, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - @ instruction: 0xf0030c1e │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x112a660 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andvs r6, r3, r2, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - beq 0xff3181a8 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ andseq pc, lr, #2 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - b 0x1166cb8 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stceq 8, cr0, [sl], {75} @ 0x4b │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - b 0x1166ce4 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + stmdaeq r9, {r7, sl, fp, ip, lr}^ │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x1119158 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - sbcvs r5, r2, r0, lsl #25 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + stmdaeq r9, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andmi pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vaddl.u8 q11, d17, d3 │ │ │ │ - stmib r0, {r6, r7, r8, ip}^ │ │ │ │ - andcs r2, r0, r0, lsl #2 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0x1456238 │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x1183070 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + @ instruction: 0xf00214c0 │ │ │ │ + stmib r0, {r1, r2, r3, r4, r9}^ │ │ │ │ + vsubw.u8 q10, , d1 │ │ │ │ + @ instruction: 0xf85d1340 │ │ │ │ + tstmi r3, #4, 22 @ 0x1000 │ │ │ │ + smlabtmi r0, r1, r3, pc @ │ │ │ │ + andvs r6, r1, r3, asr #1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + b 0x1483464 │ │ │ │ + b 0x145996c │ │ │ │ @ instruction: 0xf3c13cd1 │ │ │ │ - @ instruction: 0xf0021340 │ │ │ │ - strlt r0, [r0, #-542] @ 0xfffffde2 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - beq 0xff31dc24 │ │ │ │ - stceq 0, cr15, [r2], {12} │ │ │ │ - stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - @ instruction: 0x0c0eea4c │ │ │ │ - movweq pc, #16387 @ 0x4003 @ │ │ │ │ + @ instruction: 0xf00e1340 │ │ │ │ + b 0x11598ec │ │ │ │ + @ instruction: 0xf00c030e │ │ │ │ + subvs r0, r3, r2, lsl #24 │ │ │ │ + bicne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + b 0x1398bac │ │ │ │ + stceq 12, cr0, [fp], {3} │ │ │ │ andseq pc, lr, #2 │ │ │ │ orrpl pc, r0, r1, asr #7 │ │ │ │ - b 0xfe166d68 │ │ │ │ + movweq pc, #16387 @ 0x4003 @ │ │ │ │ + b 0xfe166cc0 │ │ │ │ andvs r0, r2, ip, lsl #6 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x11191e0 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - addvs r5, r2, r0, lsl #25 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - movwne lr, #2496 @ 0x9c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x1119218 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - addvs r5, r2, r0, lsl #25 │ │ │ │ + b 0x146aab8 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ + ldceq 0, cr15, [lr], {12} │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stmib r0, {r0, sp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + vmull.u8 , d17, d0 │ │ │ │ + @ instruction: 0xf00314c0 │ │ │ │ + @ instruction: 0xf002031e │ │ │ │ + vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + b 0x115a600 │ │ │ │ + tstmi r1, #12, 6 @ 0x30000000 │ │ │ │ + subvs r6, r3, r4 │ │ │ │ + blmi 0x1d4280 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + vmull.u8 , d17, d0 │ │ │ │ + @ instruction: 0xf0034400 │ │ │ │ + @ instruction: 0xf002031e │ │ │ │ + andvs r0, r4, lr, lsl r2 │ │ │ │ + strbne pc, [r0], #961 @ 0x3c1 @ │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - movwne lr, #2496 @ 0x9c0 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + sbcvs r4, r1, r1, lsl #6 │ │ │ │ + blmi 0x1d42c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - ldrlt r0, [r0], #-3102 @ 0xfffff3e2 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vsubl.u8 , d17, d0 │ │ │ │ - tstmi r3, #0, 8 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - stmib r0, {r2, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d1301 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed410 │ │ │ │ + bl 0xfebed364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x95e78 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x95dcc │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - @ instruction: 0xf97af08d │ │ │ │ + @ instruction: 0xf970f08d │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0904030 │ │ │ │ - svclt 0x0000bda1 │ │ │ │ - addeq r9, r7, r8, lsr sp │ │ │ │ + svclt 0x0000bd97 │ │ │ │ + addeq r9, r7, r4, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed460 │ │ │ │ + bl 0xfebed3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x95ec8 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x95e1c │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - @ instruction: 0xf952f08d │ │ │ │ + @ instruction: 0xf948f08d │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0904030 │ │ │ │ - svclt 0x0000bd79 │ │ │ │ - addeq r9, r7, r8, ror #25 │ │ │ │ + svclt 0x0000bd6f │ │ │ │ + umulleq r9, r7, r4, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed4b0 │ │ │ │ + bl 0xfebed404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x95f18 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x95e6c │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - @ instruction: 0xf92af08d │ │ │ │ + @ instruction: 0xf920f08d │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ strtmi r4, [r1], -r0, lsl #6 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmdblt r4!, {r0, r1, r4, r7, ip, sp, lr, pc}^ │ │ │ │ - umulleq r9, r7, r8, ip │ │ │ │ + ldmdblt sl, {r0, r1, r4, r7, ip, sp, lr, pc}^ │ │ │ │ + addeq r9, r7, r4, asr #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7149f4 │ │ │ │ + blmi 0x714920 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x494728 │ │ │ │ + blmi 0x494654 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, ror #17 │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, lsr ip │ │ │ │ - addeq r9, r7, ip, lsl #24 │ │ │ │ + addeq r9, r7, r0, ror #25 │ │ │ │ + @ instruction: 0x00879cb8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x714968 │ │ │ │ + blmi 0x714894 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x49469c │ │ │ │ + blmi 0x4945c8 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, lsr #17 │ │ │ │ + mullt r3, r7, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r8, lsr #23 │ │ │ │ - addeq r9, r7, r0, lsl #23 │ │ │ │ + addeq r9, r7, r4, asr ip │ │ │ │ + addeq r9, r7, ip, lsr #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7149ac │ │ │ │ + blmi 0x7148d8 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x494610 │ │ │ │ + blmi 0x49453c │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, fp, asr r8 @ │ │ │ │ + andlt pc, r3, r1, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, lsl fp │ │ │ │ - strdeq r9, [r7], r4 │ │ │ │ + addeq r9, r7, r8, asr #23 │ │ │ │ + addeq r9, r7, r0, lsr #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d4850 │ │ │ │ + blmi 0x7d477c │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -r7, lsr #16 │ │ │ │ + @ instruction: 0x4621f81d │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495638 │ │ │ │ + blmi 0x495564 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, pc, lsl #16 │ │ │ │ + andlt pc, r3, r5, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - umulleq r9, r7, r0, sl │ │ │ │ - addeq r9, r7, ip, asr sl │ │ │ │ + addeq r9, r7, ip, lsr fp │ │ │ │ + addeq r9, r7, r8, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d47b8 │ │ │ │ + blmi 0x7d46e4 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0x4631ffdb │ │ │ │ + @ instruction: 0x4631ffd1 │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x4955a0 │ │ │ │ + blmi 0x4954cc │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andlt pc, r3, r3, asr #31 │ │ │ │ + @ instruction: 0xb003ffb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strdeq r9, [r7], r8 │ │ │ │ - addeq r9, r7, r4, asr #19 │ │ │ │ + addeq r9, r7, r4, lsr #21 │ │ │ │ + addeq r9, r7, r0, ror sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d4720 │ │ │ │ + blmi 0x7d464c │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - strtmi pc, [r1], -pc, lsl #31 │ │ │ │ + strtmi pc, [r1], -r5, lsl #31 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495508 │ │ │ │ + blmi 0x495434 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andlt pc, r3, r7, ror pc @ │ │ │ │ + andlt pc, r3, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, ror #18 │ │ │ │ - addeq r9, r7, ip, lsr #18 │ │ │ │ + addeq r9, r7, ip, lsl #20 │ │ │ │ + ldrdeq r9, [r7], r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ - @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d4688 │ │ │ │ + @ instruction: 0xf08b4615 │ │ │ │ + blmi 0x7d65b4 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - ldrtmi pc, [r1], -r3, asr #30 @ │ │ │ │ + shasxmi pc, r1, r9 @ │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495470 │ │ │ │ + blmi 0x49539c │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andlt pc, r3, fp, lsr #30 │ │ │ │ + andlt pc, r3, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r8, asr #17 │ │ │ │ - umulleq r9, r7, r4, r8 │ │ │ │ + addeq r9, r7, r4, ror r9 │ │ │ │ + addeq r9, r7, r0, asr #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08b4615 │ │ │ │ - blmi 0x8166c0 │ │ │ │ + blmi 0x8165ec │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0x4631fef7 │ │ │ │ + ldrtmi pc, [r1], -sp, ror #29 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff34f092 │ │ │ │ + @ instruction: 0xff2af092 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r4], #-3 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmibne r3, {sl, sp, lr}^ │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 13, cr15, cr14, cr12, {4} │ │ │ │ + cdp2 0, 13, cr15, cr4, cr12, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - addeq r9, r7, r0, lsr r8 │ │ │ │ - strdeq r9, [r7], sl │ │ │ │ + ldrdeq r9, [r7], ip │ │ │ │ + addeq r9, r7, r6, lsr #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08b4616 │ │ │ │ - blmi 0x816624 │ │ │ │ + blmi 0x816550 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - strtmi pc, [r1], -r9, lsr #29 │ │ │ │ + @ instruction: 0x4621fe9f │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - mcr2 0, 7, pc, cr6, cr2, {4} @ │ │ │ │ + mrc2 0, 6, pc, cr12, cr2, {4} │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r5], #-3 │ │ │ │ stmib sp, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, ip, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 9, cr15, cr0, cr12, {4} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr12, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - umulleq r9, r7, r4, r7 │ │ │ │ - addeq r9, r7, lr, asr r7 │ │ │ │ + addeq r9, r7, r0, asr #16 │ │ │ │ + addeq r9, r7, sl, lsl #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08b4617 │ │ │ │ - blmi 0x8964b8 │ │ │ │ + blmi 0x8963e4 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0x4631fe5b │ │ │ │ + @ instruction: 0x4631fe51 │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - strtmi pc, [r1], -r5, lsl #21 │ │ │ │ + @ instruction: 0x4621fa7b │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495294 │ │ │ │ + blmi 0x4951c0 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andlt pc, r3, sp, lsr lr @ │ │ │ │ + andlt pc, r3, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strdeq r9, [r7], r8 │ │ │ │ - @ instruction: 0x008796b8 │ │ │ │ + addeq r9, r7, r4, lsr #15 │ │ │ │ + addeq r9, r7, r4, ror #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08b4617 │ │ │ │ - blmi 0x896414 │ │ │ │ + blmi 0x896340 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - ldrtmi pc, [r1], -r9, lsl #28 @ │ │ │ │ + @ instruction: 0x4631fdff │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - @ instruction: 0x4621fa33 │ │ │ │ + strtmi pc, [r1], -r9, lsr #20 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x4951f0 │ │ │ │ + blmi 0x49511c │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andlt pc, r3, fp, ror #27 │ │ │ │ + andlt pc, r3, r1, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, asr r6 │ │ │ │ - addeq r9, r7, r4, lsl r6 │ │ │ │ + addeq r9, r7, r0, lsl #14 │ │ │ │ + addeq r9, r7, r0, asr #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08b4617 │ │ │ │ - blmi 0x8d6440 │ │ │ │ + blmi 0x8d636c │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0x4631fdb7 │ │ │ │ + ldrtmi pc, [r1], -sp, lsr #27 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - ldc2l 0, cr15, [r4, #584]! @ 0x248 │ │ │ │ + stc2l 0, cr15, [sl, #584]! @ 0x248 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0924300 │ │ │ │ - blmi 0x496198 │ │ │ │ + blmi 0x4960c4 │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - mullt r3, r7, sp │ │ │ │ + andlt pc, r3, sp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0x008795b0 │ │ │ │ - addeq r9, r7, ip, ror #10 │ │ │ │ + addeq r9, r7, ip, asr r6 │ │ │ │ + addeq r9, r7, r8, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebedc2c │ │ │ │ + bl 0xfebedb80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - cdp2 0, 8, cr15, cr12, cr11, {4} │ │ │ │ + cdp2 0, 8, cr15, cr2, cr11, {4} │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff98f08f │ │ │ │ + @ instruction: 0xff8ef08f │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08c442a │ │ │ │ - andlt pc, r2, r5, lsr sp @ │ │ │ │ + andlt pc, r2, fp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r9, [r7], sl │ │ │ │ + addeq r9, r7, r6, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebedc94 │ │ │ │ + bl 0xfebedbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - cdp2 0, 5, cr15, cr8, cr11, {4} │ │ │ │ + cdp2 0, 4, cr15, cr14, cr11, {4} │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff64f08f │ │ │ │ + @ instruction: 0xff5af08f │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q10, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08c442a │ │ │ │ - andlt pc, r2, r1, lsl #26 │ │ │ │ + strdlt pc, [r2], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r9, r7, r2, r4 │ │ │ │ + addeq r9, r7, lr, lsr r5 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebedd08 │ │ │ │ + bl 0xfebedc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ ldcvs 6, cr4, [r2], {4} │ │ │ │ mvnseq pc, r2, lsl r0 @ │ │ │ │ stmdavs r8!, {r0, r2, r3, ip, lr, pc}^ │ │ │ │ stmdacs r1, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @@ -137745,168 +137702,168 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ svclt 0x00080fe0 │ │ │ │ mvnle r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - teqplt r8, #3293184 @ p-variant is OBSOLETE @ 0x324000 │ │ │ │ + teqplt r8, #3260416 @ p-variant is OBSOLETE @ 0x31c000 │ │ │ │ @ instruction: 0x3600e9d5 │ │ │ │ cdpcs 3, 0, cr11, cr10, cr3, {2} │ │ │ │ ldm pc, {r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbvs r6, {r1, r2, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x06535353 │ │ │ │ - bleq 0x35839c │ │ │ │ + bleq 0x3582f0 │ │ │ │ @ instruction: 0xf8d4000b │ │ │ │ - blcs 0xe2e7c │ │ │ │ + blcs 0xe2dd0 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbcc pc, [r2], r6, lsl #4 @ │ │ │ │ - ldc2l 0, cr15, [r2, #-556]! @ 0xfffffdd4 │ │ │ │ + stc2l 0, cr15, [r8, #-556]! @ 0xfffffdd4 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ adcseq r4, r2, r7, lsl #12 │ │ │ │ - mcr2 0, 3, pc, cr2, cr1, {4} @ │ │ │ │ + mrc2 0, 2, pc, cr8, cr1, {4} │ │ │ │ stmdbcs pc, {r0, r3, r5, r7, fp, sp, lr} @ │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0x954ad2 │ │ │ │ + blx 0x1854a26 │ │ │ │ ldr r2, [r4, r1]! │ │ │ │ bfi r4, r9, #12, #4 │ │ │ │ ldmdale r6!, {r1, r3, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f026 │ │ │ │ - @ instruction: 0x00096bb9 │ │ │ │ - andeq r6, r9, pc, ror ip │ │ │ │ - andeq r6, r9, r3, lsr ip │ │ │ │ - andeq r6, r9, r3, lsr ip │ │ │ │ - andeq r6, r9, r3, lsr ip │ │ │ │ - @ instruction: 0x00096bb9 │ │ │ │ - @ instruction: 0x00096bb9 │ │ │ │ - @ instruction: 0x00096bb9 │ │ │ │ - andeq r6, r9, r5, asr #25 │ │ │ │ - strdeq r6, [r9], -r9 │ │ │ │ - strdeq r6, [r9], -r9 │ │ │ │ + andeq r6, r9, sp, lsl #22 │ │ │ │ + ldrdeq r6, [r9], -r3 │ │ │ │ + andeq r6, r9, r7, lsl #23 │ │ │ │ + andeq r6, r9, r7, lsl #23 │ │ │ │ + andeq r6, r9, r7, lsl #23 │ │ │ │ + andeq r6, r9, sp, lsl #22 │ │ │ │ + andeq r6, r9, sp, lsl #22 │ │ │ │ + andeq r6, r9, sp, lsl #22 │ │ │ │ + andeq r6, r9, r9, lsl ip │ │ │ │ + andeq r6, r9, sp, asr #22 │ │ │ │ + andeq r6, r9, sp, asr #22 │ │ │ │ @ instruction: 0xf08b68ae │ │ │ │ - ldrtmi pc, [r2], -r1, asr #26 @ │ │ │ │ + @ instruction: 0x4632fd37 │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r4, lsl #4 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - bfi pc, r7, (invalid: 20:13) @ │ │ │ │ + @ instruction: 0xe7cdfa53 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x16170e4 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x1617038 │ │ │ │ subsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a39000 │ │ │ │ - andcs pc, r0, r7, lsl #28 │ │ │ │ - teqpne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0], -sp │ │ │ │ + cmnpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r0, asr fp │ │ │ │ rsbscc pc, r3, #64, 4 │ │ │ │ - ldc2l 1, cr15, [ip, #652]! @ 0x28c │ │ │ │ - blcs 0x470efc │ │ │ │ + ldc2l 1, cr15, [r2, #652]! @ 0x28c │ │ │ │ + blcs 0x470e50 │ │ │ │ @ instruction: 0xf08bd05b │ │ │ │ - blmi 0x13d60b4 │ │ │ │ + blmi 0x13d5fe0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - ldc2 0, cr15, [r6], {140} @ 0x8c │ │ │ │ + stc2 0, cr15, [ip], {140} @ 0x8c │ │ │ │ stmiavs sp!, {r2, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [lr], #556 @ 0x22c │ │ │ │ + ldc2l 0, cr15, [r4], #556 @ 0x22c │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x1d4ba8 │ │ │ │ + blx 0x10d4afc │ │ │ │ @ instruction: 0xee1d4a3d │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ andcs r0, r0, #148, 2 @ 0x25 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - stc2 0, cr15, [lr], {140} @ 0x8c │ │ │ │ + stc2 0, cr15, [r4], {140} @ 0x8c │ │ │ │ @ instruction: 0xf7d84620 │ │ │ │ - @ instruction: 0xe779fb5f │ │ │ │ + ldrb pc, [r9, -pc, ror #22]! @ │ │ │ │ @ instruction: 0xf08b68ae │ │ │ │ - @ instruction: 0x4601fcdb │ │ │ │ + @ instruction: 0x4601fcd1 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #19 @ │ │ │ │ + @ instruction: 0x4631fa1d │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf08f4280 │ │ │ │ - stmdavs fp!, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - strtmi pc, [r0], -fp, lsr #19 │ │ │ │ - blx 0x11d4c5e │ │ │ │ + strtmi pc, [r0], -r7, ror #19 │ │ │ │ + blx 0x15d4bb2 │ │ │ │ @ instruction: 0xf04fe75e │ │ │ │ @ instruction: 0x46384170 │ │ │ │ - cdp2 7, 15, cr15, cr10, cr7, {6} │ │ │ │ + @ instruction: 0xff36f7c7 │ │ │ │ @ instruction: 0xf08be758 │ │ │ │ - @ instruction: 0xf646fcbb │ │ │ │ + @ instruction: 0xf646fcb1 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46072395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0916819 │ │ │ │ - @ instruction: 0xf04ffda7 │ │ │ │ + @ instruction: 0xf04ffd9d │ │ │ │ @ instruction: 0x46394270 │ │ │ │ @ instruction: 0xf08f4638 │ │ │ │ - @ instruction: 0xe73dff31 │ │ │ │ + ldr pc, [sp, -r7, lsr #30]! │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf7c82895 │ │ │ │ - tstpcs r0, r7, lsr r9 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r3, ror r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c84620 │ │ │ │ - stmiavs r8!, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf954f08c │ │ │ │ + @ instruction: 0xf94af08c │ │ │ │ stmdavs r8!, {r1, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf950f08c │ │ │ │ + @ instruction: 0xf946f08c │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ andls r4, r1, lr, lsl r4 │ │ │ │ @ instruction: 0x9600443b │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stmdavs lr!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs lr!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000e70a │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ - strdeq r9, [r7], r4 │ │ │ │ - @ instruction: 0x008792b6 │ │ │ │ - strdeq r9, [r7], r2 │ │ │ │ + eorseq r9, r3, r4, lsr #9 │ │ │ │ + addeq r9, r7, r0, lsr #7 │ │ │ │ + addeq r9, r7, r2, ror #6 │ │ │ │ + umulleq r9, r7, lr, r2 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x145aad0 │ │ │ │ + b 0x145aa24 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -137920,144 +137877,144 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebee028 │ │ │ │ + bl 0xfebedf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x1172f4 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x117248 │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - stc2 1, cr15, [r0, #-652] @ 0xfffffd74 │ │ │ │ - eorseq r9, r3, r4, ror r5 │ │ │ │ + ldc2l 1, cr15, [r6], #652 @ 0x28c │ │ │ │ + ldrhteq r9, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee050 │ │ │ │ + bl 0xfebedfa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ umulllt r5, r3, r0, r0 │ │ │ │ cmple r6, r0, lsl #26 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ andcs sp, r1, r5, rrx │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf042bdf0 │ │ │ │ - smlatblt r8, pc, r8, pc @ │ │ │ │ + smlatblt r8, r5, r8, pc @ │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ @ instruction: 0xf6467f70 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ ldrbtmi r2, [fp], #-1429 @ 0xfffffa6b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ ldmpl sl!, {r2, r4, r7, r8}^ │ │ │ │ stmdavs r8, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - blx 0x530e0 │ │ │ │ + blx 0xffdd3034 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ mcrcs 0, 0, r3, cr0, cr5, {5} │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ @ instruction: 0xf89420b4 │ │ │ │ - bcs 0xa3190 │ │ │ │ + bcs 0xa30e4 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r6, r2, r6, ror #1 │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ - blx 0xff653106 │ │ │ │ + blx 0xff3d305a │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #5 │ │ │ │ - stc2l 0, cr15, [r6], {145} @ 0x91 │ │ │ │ + ldc2 0, cr15, [ip], #580 @ 0x244 │ │ │ │ umlalscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf06f8094 │ │ │ │ strtmi r0, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf08f4628 │ │ │ │ - andcs pc, r4, #1200 @ 0x4b0 │ │ │ │ + andcs pc, r4, #1040 @ 0x410 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54188 │ │ │ │ - movwcs pc, #2211 @ 0x8a3 @ │ │ │ │ + movwcs pc, #2271 @ 0x8df @ │ │ │ │ adcscc pc, r3, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01d │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strls r2, [r0, #-256] @ 0xffffff00 │ │ │ │ - blx 0x1254e4e │ │ │ │ + blx 0xfe154da2 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r3, r2, r6, ror #1 │ │ │ │ @ instruction: 0xf890e799 │ │ │ │ @ instruction: 0xf64630b3 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ - blcs 0xa059c │ │ │ │ + blcs 0xa04f0 │ │ │ │ @ instruction: 0xf894d1c4 │ │ │ │ - blcs 0xa3220 │ │ │ │ + blcs 0xa3174 │ │ │ │ @ instruction: 0xf646d08d │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ mrc 5, 0, r2, cr13, cr5, {4} │ │ │ │ @ instruction: 0xf8947f70 │ │ │ │ @ instruction: 0xf08b60b1 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtcc pc, [r3], -r6, lsl #4 │ │ │ │ @ instruction: 0x463200b6 │ │ │ │ @ instruction: 0xf0914606 │ │ │ │ - blmi 0xbd616c │ │ │ │ + blmi 0xbd6098 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl fp!, {r1, r3, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - vstmdbvs r3!, {s30-s192} │ │ │ │ + vstmdbvs r3!, {s30-s182} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andsle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf08c2000 │ │ │ │ - andcs pc, r4, #2424832 @ 0x250000 │ │ │ │ + andcs pc, r4, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf84af7c5 │ │ │ │ - blvs 0xfe732448 │ │ │ │ + @ instruction: 0xf886f7c5 │ │ │ │ + blvs 0xfe73239c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 0, sp, fp, cr9 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ and r2, r3, r1, lsl #6 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movwcs lr, #1918 @ 0x77e │ │ │ │ umlalscs pc, r1, r4, r8 @ │ │ │ │ rsccc pc, r6, r4, lsl #17 │ │ │ │ svclt 0x00142a00 │ │ │ │ strcs r2, [r4], -ip, lsl #12 │ │ │ │ - blx 0x13d321a │ │ │ │ + blx 0x115316e │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #4 │ │ │ │ - ldc2 0, cr15, [ip], #-580 @ 0xfffffdbc │ │ │ │ + ldc2 0, cr15, [r2], #-580 @ 0xfffffdbc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf08f4628 │ │ │ │ - andcs pc, r4, #1328 @ 0x530 │ │ │ │ + andcs pc, r4, #1168 @ 0x490 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54108 │ │ │ │ - movwcs pc, #2079 @ 0x81f @ │ │ │ │ + movwcs pc, #2139 @ 0x85b @ │ │ │ │ adcscc pc, r4, r4, lsl #17 │ │ │ │ andcs lr, r4, #11272192 @ 0xac0000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - cdp2 0, 4, cr15, cr4, cr15, {4} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr15, {4} │ │ │ │ svclt 0x0000e76b │ │ │ │ - addeq r9, r7, r2, asr #1 │ │ │ │ - ldrdeq r8, [r7], r8 @ │ │ │ │ + addeq r9, r7, lr, ror #2 │ │ │ │ + addeq r9, r7, r4, lsl #1 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138068,46 +138025,46 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #3824 @ 0xef0 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0x2532a6 │ │ │ │ + blx 0xfffd31f8 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf9b8f7d8 │ │ │ │ + @ instruction: 0xf9c8f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfbf1 │ │ │ │ - ldmdavs r1!, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfbe7 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x5d6264 │ │ │ │ + blmi 0x5d6190 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x970b4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97008 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0x4532f0 │ │ │ │ + blx 0x1d3244 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - @ instruction: 0x4602f995 │ │ │ │ + strmi pc, [r2], -r5, lsr #19 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [sl], #-580 @ 0xfffffdbc │ │ │ │ + ldc2 0, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff08f7fe │ │ │ │ + @ instruction: 0xff06f7fe │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r8, r7, ip, lsr #29 │ │ │ │ + addeq r8, r7, r8, asr pc │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138118,213 +138075,213 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #2224 @ 0x8b0 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0xfe95336c │ │ │ │ + blx 0xfe6d32c0 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf954f7d8 │ │ │ │ + @ instruction: 0xf964f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfb8d │ │ │ │ - ldmdavs r1!, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfb83 │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x5d619c │ │ │ │ + blmi 0x5d60c8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscc pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9717c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x970d0 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xf9aaf08c │ │ │ │ + @ instruction: 0xf9a0f08c │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - @ instruction: 0x4602f931 │ │ │ │ + strmi pc, [r2], -r1, asr #18 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xff6533e2 │ │ │ │ + blx 0xff3d3336 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 7, 5, pc, cr4, cr14, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr2, cr14, {7} @ │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r8, r7, r4, ror #27 │ │ │ │ + umulleq r8, r7, r0, lr │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee3d0 │ │ │ │ + bl 0xfebee324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - blx 0xfd3438 │ │ │ │ + blx 0xd5338c │ │ │ │ @ instruction: 0xf08b4680 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - ldrtmi pc, [r1], -fp, ror #17 @ │ │ │ │ + @ instruction: 0x4631f8fb │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x9d346e │ │ │ │ - blx 0xfe5d3458 │ │ │ │ + blx 0x7533c2 │ │ │ │ + blx 0xfe3533ac │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - blx 0xfe9d3476 │ │ │ │ + blx 0xfe7533ca │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf940f08c │ │ │ │ + @ instruction: 0xf936f08c │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - strmi pc, [r2], -r7, asr #17 │ │ │ │ + @ instruction: 0x4602f8d7 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcr2 0, 2, pc, cr2, cr1, {4} @ │ │ │ │ + mrc2 0, 1, pc, cr8, cr1, {4} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7b9fe3b │ │ │ │ + @ instruction: 0xe7b9fe39 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, r2, lsl sp │ │ │ │ + @ instruction: 0x00878dbe │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee4b0 │ │ │ │ + bl 0xfebee404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ ldc2 7, cr15, [r6, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - @ instruction: 0xf9ccf08b │ │ │ │ + @ instruction: 0xf9c2f08b │ │ │ │ @ instruction: 0xf08b4607 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x4631f87b │ │ │ │ + ldrtmi pc, [r1], -fp, lsl #17 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6, #-580] @ 0xfffffdbc │ │ │ │ - blx 0x9d3538 │ │ │ │ + stc2l 0, cr15, [ip, #-580] @ 0xfffffdbc │ │ │ │ + blx 0x75348c │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - blx 0xdd3556 │ │ │ │ + blx 0xb534aa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 d16, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf8d0f08c │ │ │ │ + @ instruction: 0xf8c6f08c │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - @ instruction: 0x4602f857 │ │ │ │ + strmi pc, [r2], -r7, ror #16 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfffd3594 │ │ │ │ + blx 0xffd534e8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - ldr pc, [r9, fp, asr #27]! │ │ │ │ + ldr pc, [r9, r9, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, r2, lsr ip │ │ │ │ + ldrdeq r8, [r7], lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee584 │ │ │ │ + bl 0xfebee4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, fp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, sp, r0, ror r3 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #4800 @ 0x12c0 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf962f08b │ │ │ │ + @ instruction: 0xf958f08b │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf814f7d8 │ │ │ │ + @ instruction: 0xf824f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfa05 │ │ │ │ - ldmdavs r1!, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bf9fb │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x795f1c │ │ │ │ + blmi 0x795e48 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x973fc │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97350 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xf86af08c │ │ │ │ + @ instruction: 0xf860f08c │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ - @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4602fff1 │ │ │ │ + @ instruction: 0xf7d82000 │ │ │ │ + strmi pc, [r2], -r1, lsl #16 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe653660 │ │ │ │ + blx 0xfe3d35b4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r1!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldc2l 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7af │ │ │ │ - addeq r8, r7, r4, ror #22 │ │ │ │ + addeq r8, r7, r0, lsl ip │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -138336,58 +138293,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d04a │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640f957 │ │ │ │ + @ instruction: 0xf640f94d │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bfa67 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfa5d │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - andscs pc, sl, #3522560 @ 0x35c000 │ │ │ │ + andscs pc, sl, #3358720 @ 0x334000 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf08bfcaf │ │ │ │ - @ instruction: 0xf8d4f8d9 │ │ │ │ + @ instruction: 0xf08bfca5 │ │ │ │ + @ instruction: 0xf8d4f8cf │ │ │ │ stmiavs r1!, {sp, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xff88f7d7 │ │ │ │ + @ instruction: 0xff98f7d7 │ │ │ │ @ instruction: 0xf1ba4602 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf976f091 │ │ │ │ + @ instruction: 0xf96cf091 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andls r4, r0, #486539264 @ 0x1d000000 │ │ │ │ strls r4, [r1, #-1083] @ 0xfffffbc5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf80cf08c │ │ │ │ + @ instruction: 0xf802f08c │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -r7, ror #30 │ │ │ │ + @ instruction: 0x4602ff77 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x3d3774 │ │ │ │ + blx 0x1536c8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - sbfx pc, r9, #25, #5 │ │ │ │ + sbfx pc, r7, #25, #5 │ │ │ │ strb r3, [sp, r2, lsl #4] │ │ │ │ - addeq r8, r7, r6, asr sl │ │ │ │ + addeq r8, r7, r2, lsl #22 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -138399,70 +138356,70 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d047 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640f8d9 │ │ │ │ + @ instruction: 0xf640f8cf │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bf9e9 │ │ │ │ - ldmdavs r1!, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bf9df │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - movwcs pc, #6489 @ 0x1959 @ │ │ │ │ + movwcs pc, #6479 @ 0x194f @ │ │ │ │ @ instruction: 0x4629221a │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf08bfc31 │ │ │ │ - @ instruction: 0xf8d6f85b │ │ │ │ + @ instruction: 0xf08bfc27 │ │ │ │ + @ instruction: 0xf8d6f851 │ │ │ │ stmiavs r1!, {ip, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ - @ instruction: 0xff0cf7d7 │ │ │ │ + @ instruction: 0xff1cf7d7 │ │ │ │ strmi r4, [r2], -r9, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x6d5afc │ │ │ │ + blmi 0x6d5a28 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldrtmi r9, [fp], #-1281 @ 0xfffffaff │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d76835 │ │ │ │ - strmi pc, [r2], -sp, ror #29 │ │ │ │ + @ instruction: 0x4602fefd │ │ │ │ strtmi fp, [r9], -ip, lsl #19 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - andcs pc, r1, sp, ror #18 │ │ │ │ + andcs pc, r1, r3, ror #18 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrrc2 7, 15, pc, lr, cr14 @ │ │ │ │ + mrrc2 7, 15, pc, ip, cr14 @ │ │ │ │ andcc lr, r2, #43778048 @ 0x29c0000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r8, r7, r4, ror #18 │ │ │ │ + addeq r8, r7, r0, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ strmi r5, [r7], -r8, lsr #1 │ │ │ │ ldcvs 6, cr4, [r8], {20} │ │ │ │ @ instruction: 0xf0109101 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple fp, r0, lsl #26 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa8f20 │ │ │ │ + blcs 0xa8e74 │ │ │ │ @ instruction: 0xf8d7d156 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r8, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0, #-292] @ 0xfffffedc │ │ │ │ @@ -138472,67 +138429,67 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - @ instruction: 0xffdef08a │ │ │ │ + @ instruction: 0xffd4f08a │ │ │ │ @ instruction: 0xf08a4681 │ │ │ │ - @ instruction: 0x4631ffdb │ │ │ │ + @ instruction: 0x4631ffd1 │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ @ instruction: 0xf024e00a │ │ │ │ @ instruction: 0xf8d70207 │ │ │ │ stccc 0, cr11, [r1, #-0] │ │ │ │ vmin.u32 d20, d3, d17 │ │ │ │ @ instruction: 0xf1ba0402 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ - mcr2 7, 4, pc, cr0, cr7, {6} @ │ │ │ │ + mrc2 7, 4, pc, cr0, cr7, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x1159e4 │ │ │ │ + blls 0x115910 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4659fe71 │ │ │ │ + ldrbmi pc, [r9], -r1, lsl #29 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf916f091 │ │ │ │ - bl 0x33e320 │ │ │ │ + @ instruction: 0xf90cf091 │ │ │ │ + bl 0x33e274 │ │ │ │ andcs r0, r0, r6, lsl #4 │ │ │ │ vsub.i32 , q9, │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - sbfx pc, fp, #23, #7 │ │ │ │ + sbfx pc, r9, #23, #7 │ │ │ │ @ instruction: 0xf0249b00 │ │ │ │ stmiane r3!, {r0, r1, r2, r9}^ │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ - b 0x1171850 │ │ │ │ + b 0x11717a4 │ │ │ │ andcs r0, r0, r2, lsl #8 │ │ │ │ @ instruction: 0xf7d74621 │ │ │ │ - ldrtmi pc, [r1], -r9, asr #28 @ │ │ │ │ + @ instruction: 0x4631fe59 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8eef091 │ │ │ │ + @ instruction: 0xf8e4f091 │ │ │ │ rscle r3, fp, #1, 26 @ 0x40 │ │ │ │ ldrb r2, [sp, r1] │ │ │ │ @ instruction: 0x469a461d │ │ │ │ ldr r9, [pc, r0, lsl #6] │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0xe79b469a │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee998 │ │ │ │ + bl 0xfebee8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -138541,340 +138498,340 @@ │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdblt r0!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f2 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - strmi pc, [r5], -sp, asr #30 │ │ │ │ - @ instruction: 0xff7ef08a │ │ │ │ + strmi pc, [r5], -r3, asr #30 │ │ │ │ + @ instruction: 0xff74f08a │ │ │ │ ldmdavs r7!, {r0, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - ldc2l 7, cr15, [ip, #860]! @ 0x35c │ │ │ │ + mcr2 7, 0, pc, cr12, cr7, {6} @ │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08af835 │ │ │ │ - ldmdavs r1!, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08af82b │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x655aec │ │ │ │ + blmi 0x655a18 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2081 @ 0xfffff7df │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdbne r3, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf64ab9c1 │ │ │ │ vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - cdp2 0, 5, cr15, cr0, cr11, {4} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr11, {4} │ │ │ │ andcs r6, r1, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - @ instruction: 0x4602fdd7 │ │ │ │ + strmi pc, [r2], -r7, ror #27 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - blx 0x1553a96 │ │ │ │ + blx 0x12d39ea │ │ │ │ @ instruction: 0x4610e7b8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrsmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7e5fe37 │ │ │ │ - addeq r8, r7, sl, lsr r7 │ │ │ │ + strb pc, [r5, sp, lsr #28]! @ │ │ │ │ + addeq r8, r7, r6, ror #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebeea7c │ │ │ │ + bl 0xfebee9d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, pc, r0, ror r3 @ │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xb3a8facf │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - cdp2 0, 14, cr15, cr6, cr10, {4} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr10, {4} │ │ │ │ strmi r6, [r5], -r1, lsr #17 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - ldc2 7, cr15, [r8, #860] @ 0x35c │ │ │ │ + stc2 7, cr15, [r8, #860]! @ 0x35c │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904639 │ │ │ │ - @ instruction: 0xf08affd1 │ │ │ │ - @ instruction: 0xf640ff41 │ │ │ │ + @ instruction: 0xf08affc7 │ │ │ │ + @ instruction: 0xf640ff37 │ │ │ │ ldmdavs r1!, {r2, r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x8d5a24 │ │ │ │ + blmi 0x8d5950 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r2!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x193d4f4 │ │ │ │ + bllt 0x193d448 │ │ │ │ msrvc R12_usr, sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [ip, #556]! @ 0x22c │ │ │ │ + stc2l 0, cr15, [r2, #556]! @ 0x22c │ │ │ │ andcs r6, r0, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - @ instruction: 0x4602fd73 │ │ │ │ + strmi pc, [r2], -r3, lsl #27 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf818f091 │ │ │ │ + @ instruction: 0xf80ef091 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale pc!, {r1, r9, fp, sp} @ │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0xff6d5944 │ │ │ │ + blx 0xff655898 │ │ │ │ @ instruction: 0xf64ae7ad │ │ │ │ vsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7d1fdbf │ │ │ │ - addeq r8, r7, r4, ror r6 │ │ │ │ + @ instruction: 0xe7d1fdb5 │ │ │ │ + addeq r8, r7, r0, lsr #14 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebeeb88 │ │ │ │ + bl 0xfebeeadc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ - blx 0x15559a0 │ │ │ │ + blx 0x15558f4 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 6, cr15, cr8, cr10, {4} │ │ │ │ + cdp2 0, 5, cr15, cr14, cr10, {4} │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ @ instruction: 0xf8d82000 │ │ │ │ @ instruction: 0xf7d75000 │ │ │ │ - @ instruction: 0x4602fd19 │ │ │ │ + strmi pc, [r2], -r9, lsr #26 │ │ │ │ @ instruction: 0x46294638 │ │ │ │ svcge 0x0070ee1d │ │ │ │ - @ instruction: 0xff50f090 │ │ │ │ - cdp2 0, 12, cr15, cr0, cr10, {4} │ │ │ │ + @ instruction: 0xff46f090 │ │ │ │ + cdp2 0, 11, cr15, cr6, cr10, {4} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08e4681 │ │ │ │ - @ instruction: 0xf64bffcf │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + @ instruction: 0xf64bffc5 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ ldmvc r8, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - blx 0x1d3c1e │ │ │ │ + blx 0xfff53b70 │ │ │ │ @ instruction: 0xf08a4606 │ │ │ │ - blmi 0x9d7314 │ │ │ │ + blmi 0x9d7240 │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp} │ │ │ │ strbtpl pc, [r4], r8, asr #4 @ │ │ │ │ ldreq pc, [r4], r0, asr #5 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r0, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2l 0, cr15, [r6, #-556] @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf6474b1b │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ + stc2l 0, cr15, [r6, #-556] @ 0xfffffdd4 │ │ │ │ @ instruction: 0x46314b14 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2387 @ 0xfffff6ad │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - stmdavs r1!, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -r9, asr #25 │ │ │ │ + @ instruction: 0x4602fcd9 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff6ef090 │ │ │ │ + @ instruction: 0xff64f090 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - @ instruction: 0xe78dfa3b │ │ │ │ - addeq r8, r7, lr, asr r5 │ │ │ │ - addeq r8, r7, r2, lsr r5 │ │ │ │ - addeq r8, r7, r8, lsl r5 │ │ │ │ + @ instruction: 0xe78dfa39 │ │ │ │ + addeq r8, r7, sl, lsl #12 │ │ │ │ + ldrdeq r8, [r7], lr │ │ │ │ + addeq r8, r7, r4, asr #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe5692dc │ │ │ │ + blvs 0xfe569230 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr6 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d037 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - strmi pc, [r5], -pc, asr #27 │ │ │ │ - stc2l 0, cr15, [ip, #552] @ 0x228 │ │ │ │ + strmi pc, [r5], -r5, asr #27 │ │ │ │ + stc2l 0, cr15, [r2, #552] @ 0x228 │ │ │ │ @ instruction: 0xf8d668a1 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4641fc7d │ │ │ │ + strbmi pc, [r1], -sp, lsl #25 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcr2 0, 3, pc, cr14, cr0, {4} @ │ │ │ │ + mcr2 0, 3, pc, cr4, cr0, {4} @ │ │ │ │ stmdacs r0, {r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d6d13c │ │ │ │ stmiavs r1!, {pc}^ │ │ │ │ - ldc2l 7, cr15, [r0], #-860 @ 0xfffffca4 │ │ │ │ + stc2 7, cr15, [r0], {215} @ 0xd7 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - blmi 0x9174a4 │ │ │ │ + blmi 0x9173d0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ ldmdavs r0!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmdbne fp, {r0, r3, r6, r7, fp, ip, lr}^ │ │ │ │ strmi r4, [r8], #-1039 @ 0xfffffbf1 │ │ │ │ vcge.s8 , , q5 │ │ │ │ vmla.f d18, d16, d0[0] │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r7, r0, #0 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strdcs pc, [r1], -r5 │ │ │ │ + andcs pc, r1, fp, ror #25 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r6!, {r1, r9, fp, sp} │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7a8f9bd │ │ │ │ + @ instruction: 0xe7a8f9bb │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 0, 11, cr15, cr0, cr14, {4} │ │ │ │ + cdp2 0, 10, cr15, cr6, cr14, {4} │ │ │ │ vabd.s8 q15, , │ │ │ │ vmla.f d20, d0, d0[3] │ │ │ │ mulls r1, r4, r1 │ │ │ │ strls r6, [r0, -r8, lsl #16] │ │ │ │ - stc2l 0, cr15, [sl], {139} @ 0x8b │ │ │ │ + stc2l 0, cr15, [r0], {139} @ 0x8b │ │ │ │ ldrb r2, [r3, r1] │ │ │ │ - addeq r8, r7, r2, lsr r4 │ │ │ │ + ldrdeq r8, [r7], lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe5693f0 │ │ │ │ + blvs 0xfe569344 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 7, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d061 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf08a2895 │ │ │ │ - stmdavs r1!, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - blx 0xfff55b5e │ │ │ │ + stc2 7, cr15, [sl], {215} @ 0xd7 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr9, {1} │ │ │ │ @ instruction: 0xf090af70 │ │ │ │ - @ instruction: 0xf08afde9 │ │ │ │ - @ instruction: 0xf8d8fda1 │ │ │ │ + @ instruction: 0xf08afddf │ │ │ │ + @ instruction: 0xf8d8fd97 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ - cdp2 0, 11, cr15, cr0, cr14, {4} │ │ │ │ - orrvs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + cdp2 0, 10, cr15, cr6, cr14, {4} │ │ │ │ + bicpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08b78d8 │ │ │ │ - strmi pc, [r6], -r5, ror #19 │ │ │ │ - stc2 0, cr15, [r8, #-552]! @ 0xfffffdd8 │ │ │ │ + @ instruction: 0x4606f9db │ │ │ │ + ldc2 0, cr15, [lr, #-552] @ 0xfffffdd8 │ │ │ │ strmi r4, [r5], -fp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x11969c │ │ │ │ + bl 0x1195f0 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - blmi 0x996d60 │ │ │ │ + blmi 0x996c8c │ │ │ │ orrcs pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - blmi 0x7d6d40 │ │ │ │ + blmi 0x7d6c6c │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r4], #-556 @ 0xfffffdd4 │ │ │ │ + ldc2 0, cr15, [sl], {139} @ 0x8b │ │ │ │ @ instruction: 0xf8d86861 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - blx 0xfeb55bfe │ │ │ │ + blx 0xfef55b52 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - andcs pc, r1, pc, asr #28 │ │ │ │ + andcs pc, r1, r5, asr #28 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmle r0, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - ldrb pc, [lr, -sp, lsl #18]! @ │ │ │ │ - addeq r8, r7, r0, lsr #6 │ │ │ │ - strdeq r8, [r7], r4 │ │ │ │ - ldrdeq r8, [r7], sl │ │ │ │ + ldrb pc, [lr, -fp, lsl #18]! @ │ │ │ │ + addeq r8, r7, ip, asr #7 │ │ │ │ + addeq r8, r7, r0, lsr #7 │ │ │ │ + addeq r8, r7, r6, lsl #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ subsle r6, r0, r0, ror r3 │ │ │ │ @@ -138887,49 +138844,49 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r8, asr #32 │ │ │ │ @ instruction: 0xf88af7ff │ │ │ │ @ instruction: 0xf646b380 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0xf08a2495 │ │ │ │ - @ instruction: 0x4607fcd5 │ │ │ │ - ldc2 0, cr15, [lr], {138} @ 0x8a │ │ │ │ + strmi pc, [r7], -fp, asr #25 │ │ │ │ + ldc2 0, cr15, [r4], {138} @ 0x8a │ │ │ │ @ instruction: 0xf8d46829 │ │ │ │ strmi r8, [r6], -r0 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - strbmi pc, [r1], -pc, asr #22 @ │ │ │ │ + @ instruction: 0x4641fb5f │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf82af091 │ │ │ │ + @ instruction: 0xf820f091 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmibne r3, {ip, pc}^ │ │ │ │ stmdavs r8, {r1, r4, r5, sl, lr} │ │ │ │ - blx 0xfebd3fb2 │ │ │ │ + blx 0xfe953f06 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4621fb33 │ │ │ │ + strtmi pc, [r1], -r3, asr #22 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r8, #576] @ 0x240 │ │ │ │ + stc2l 0, cr15, [lr, #576] @ 0x240 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf89cf7fe │ │ │ │ + @ instruction: 0xf89af7fe │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - strdeq r8, [r7], r0 │ │ │ │ + umulleq r8, r7, ip, r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrdmi pc, [r8], r0 @ │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ @@ -138937,15 +138894,15 @@ │ │ │ │ @ instruction: 0xf0134615 │ │ │ │ tstle r2, lr │ │ │ │ @ instruction: 0x06d24332 │ │ │ │ @ instruction: 0xf013d464 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple pc, r0, lsl #24 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa968c │ │ │ │ + blcs 0xa95e0 │ │ │ │ @ instruction: 0xf8d7d15a │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, ip, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {77} @ 0x4d │ │ │ │ @@ -138955,60 +138912,60 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - mcrr2 0, 8, pc, ip, cr10 @ │ │ │ │ + mcrr2 0, 8, pc, r2, cr10 @ │ │ │ │ @ instruction: 0xf08a4681 │ │ │ │ - ldrtmi pc, [r1], -r9, asr #24 @ │ │ │ │ + @ instruction: 0x4631fc3f │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0xff255dc4 │ │ │ │ + blx 0xff655d18 │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - blls 0x117cf8 │ │ │ │ + blls 0x117c24 │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, sp, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ cmnlt sl, #3997696 @ 0x3d0000 │ │ │ │ - b 0x113e694 │ │ │ │ + b 0x113e5e8 │ │ │ │ @ instruction: 0xf7d70a03 │ │ │ │ - @ instruction: 0x4629fab1 │ │ │ │ + strtmi pc, [r9], -r1, asr #21 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff8cf090 │ │ │ │ + @ instruction: 0xff82f090 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldmdavs sp!, {r3, r4, r6, r7, r8, r9, sl, lr} │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ - blx 0xfe9d5e08 │ │ │ │ + blx 0xfedd5d5c │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - andcs pc, r1, pc, lsl r8 @ │ │ │ │ + andcs pc, r1, r5, lsl r8 @ │ │ │ │ movweq pc, #12326 @ 0x3026 @ │ │ │ │ stccs 6, cr4, [r0], {49} @ 0x31 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xe7a2f811 │ │ │ │ + str pc, [r2, pc, lsl #16]! │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [r1, r1, lsl #6]! │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x1e9840 │ │ │ │ + bl 0x1e9794 │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - blx 0x1fd5e58 │ │ │ │ + blx 0xfe3d5dac │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - stccc 15, cr15, [r1], {247} @ 0xf7 │ │ │ │ + stccc 15, cr15, [r1], {237} @ 0xed │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #2010 @ 0x7da │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e798 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ @@ -139024,67 +138981,67 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d038 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - @ instruction: 0xf640fbf7 │ │ │ │ + @ instruction: 0xf640fbed │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ @ instruction: 0xf08e6831 │ │ │ │ - @ instruction: 0xf08afd07 │ │ │ │ - @ instruction: 0xf8d6fb87 │ │ │ │ + @ instruction: 0xf08afcfd │ │ │ │ + @ instruction: 0xf8d6fb7d │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ andcs r6, r0, r1, ror #17 │ │ │ │ - blx 0xed5ee0 │ │ │ │ + blx 0x12d5e34 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - blmi 0x9d7154 │ │ │ │ + blmi 0x9d7080 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r6, [pc], #-2081 @ 0x97fa0 │ │ │ │ + ldrmi r6, [pc], #-2081 @ 0x97ef4 │ │ │ │ strls r4, [r0, -fp, lsr #8] │ │ │ │ movtlt fp, #43777 @ 0xab01 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe5541e4 │ │ │ │ + blx 0xfe2d4138 │ │ │ │ andcs r6, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - @ instruction: 0x4602fa19 │ │ │ │ + strmi pc, [r2], -r9, lsr #20 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - ldc2 0, cr15, [lr], #576 @ 0x240 │ │ │ │ + ldc2 0, cr15, [r4], #576 @ 0x240 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - ldr pc, [r6, fp, lsl #31]! │ │ │ │ + ldr pc, [r6, r9, lsl #31]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7ddfa71 │ │ │ │ + ldrb pc, [sp, r7, ror #20] @ │ │ │ │ orrcc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x1ad4238 │ │ │ │ + blx 0x185418c │ │ │ │ @ instruction: 0xf64ae7d4 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7cbfa5f │ │ │ │ - addeq r7, r7, r2, asr #31 │ │ │ │ + @ instruction: 0xe7cbfa55 │ │ │ │ + addeq r8, r7, lr, rrx │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r2, r5, r6, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfebef238 │ │ │ │ + bl 0xfebef18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -139093,65 +139050,65 @@ │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdblt r0!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ - stmdacs r0, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f2 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf08a2795 │ │ │ │ - @ instruction: 0xf640fb65 │ │ │ │ + @ instruction: 0xf640fb5b │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ @ instruction: 0xf08e6839 │ │ │ │ - @ instruction: 0xf08afc75 │ │ │ │ - strmi pc, [r5], -r9, lsr #22 │ │ │ │ - blx 0xffd542c8 │ │ │ │ + @ instruction: 0xf08afc6b │ │ │ │ + @ instruction: 0x4605fb1f │ │ │ │ + blx 0xffad421c │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - strbmi pc, [r9], -r3, lsr #19 @ │ │ │ │ + @ instruction: 0x4649f9b3 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrc2 0, 3, pc, cr14, cr0, {4} │ │ │ │ + mrc2 0, 3, pc, cr4, cr0, {4} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r4, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {ip}^ │ │ │ │ ldmdbne r3, {r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1536 @ 0xfffffa00 │ │ │ │ movwlt fp, #35273 @ 0x89c9 │ │ │ │ cmnpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf984f7d7 │ │ │ │ + @ instruction: 0xf994f7d7 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - ldr pc, [r5, r9, lsr #24]! │ │ │ │ + @ instruction: 0xe7b5fc1f │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cmnlt r8, r0, ror r7 │ │ │ │ msrvs (UNDEF: 96), sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strb pc, [r4, r3, ror #19]! @ │ │ │ │ + ubfx pc, r9, #19, #5 │ │ │ │ tstpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7dcf9db │ │ │ │ + @ instruction: 0xe7dcf9d1 │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7d4f9d3 │ │ │ │ - umulleq r7, r7, sl, lr @ │ │ │ │ + ldrb pc, [r4, r9, asr #19] @ │ │ │ │ + addeq r7, r7, r6, asr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef344 │ │ │ │ + bl 0xfebef298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139164,51 +139121,51 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ @ instruction: 0xf646b398 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - strmi pc, [r2], -r9, lsr #18 │ │ │ │ + @ instruction: 0x4602f939 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - mcr2 0, 0, pc, cr4, cr0, {4} @ │ │ │ │ - blx 0xff5543d8 │ │ │ │ + ldc2l 0, cr15, [sl, #576]! @ 0x240 │ │ │ │ + blx 0xff2d432c │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - blx 0xff9543f6 │ │ │ │ + blx 0xff6d434a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf906f7d7 │ │ │ │ + @ instruction: 0xf916f7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904620 │ │ │ │ - andcs pc, r1, r1, lsl #29 │ │ │ │ + andcs pc, r1, r7, ror lr @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - @ instruction: 0xe7b5fe71 │ │ │ │ - addeq r7, r7, lr, lsl #27 │ │ │ │ + ldr pc, [r5, pc, ror #28]! │ │ │ │ + addeq r7, r7, sl, lsr lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef428 │ │ │ │ + bl 0xfebef37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139221,127 +139178,127 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf646b398 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - @ instruction: 0x4602f8b7 │ │ │ │ + strmi pc, [r2], -r7, asr #17 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - ldc2 0, cr15, [r2, #576] @ 0x240 │ │ │ │ - blx 0x18d44bc │ │ │ │ + stc2 0, cr15, [r8, #576] @ 0x240 │ │ │ │ + blx 0x1654410 │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - blx 0x1cd44da │ │ │ │ + blx 0x1a5442e │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r2, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf894f7d7 │ │ │ │ + @ instruction: 0xf8a4f7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904620 │ │ │ │ - andcs pc, r1, pc, lsl #28 │ │ │ │ + andcs pc, r1, r5, lsl #28 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - @ instruction: 0xe7b5fdff │ │ │ │ - addeq r7, r7, sl, lsr #25 │ │ │ │ + @ instruction: 0xe7b5fdfd │ │ │ │ + addeq r7, r7, r6, asr sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe569b4c │ │ │ │ + blvs 0xfe569aa0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d054 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r7, r0 │ │ │ │ stc2 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0x1d4574 │ │ │ │ + @ instruction: 0xf9faf08a │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0x5d4592 │ │ │ │ - @ instruction: 0xf994f08a │ │ │ │ + blx 0x3544e6 │ │ │ │ + @ instruction: 0xf98af08a │ │ │ │ ldrdhi pc, [r0], -r6 │ │ │ │ stmiavs r1!, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strbmi pc, [r1], -r5, asr #16 @ │ │ │ │ + @ instruction: 0x4641f855 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xe545b4 │ │ │ │ + blx 0xbd4508 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r1!, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x1efdf8c │ │ │ │ + bllt 0x1efdee0 │ │ │ │ @ instruction: 0xf64ab3c2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs r4!, {sp} │ │ │ │ - @ instruction: 0xf826f7d7 │ │ │ │ + @ instruction: 0xf836f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - andcs pc, r1, fp, asr #21 │ │ │ │ + andcs pc, r1, r1, asr #21 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale sl!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - str pc, [r7, r9, lsl #27]! │ │ │ │ + str pc, [r7, r7, lsl #27]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strb pc, [lr, pc, ror #16] @ │ │ │ │ + strb pc, [lr, r5, ror #16] @ │ │ │ │ tstpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf866f08b │ │ │ │ + @ instruction: 0xf85cf08b │ │ │ │ @ instruction: 0xf64ae7c5 │ │ │ │ vsra.s64 q8, q10, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - sbfx pc, sp, #16, #29 │ │ │ │ - ldrdeq r7, [r7], ip │ │ │ │ + sbfx pc, r3, #16, #29 │ │ │ │ + addeq r7, r7, r8, lsl #25 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebef63c │ │ │ │ + bl 0xfebef590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs sl, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r0, r0, lsl #20 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @@ -139352,64 +139309,64 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d038 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf08a2795 │ │ │ │ - @ instruction: 0x4606f933 │ │ │ │ - @ instruction: 0xf930f08a │ │ │ │ + strmi pc, [r6], -r9, lsr #18 │ │ │ │ + @ instruction: 0xf926f08a │ │ │ │ @ instruction: 0xf8d768a1 │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - strbmi pc, [r1], -sp, lsr #31 @ │ │ │ │ + @ instruction: 0x4641ffbd │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r8], {144} @ 0x90 │ │ │ │ - blcs 0xb2534 │ │ │ │ + ldc2l 0, cr15, [lr], #-576 @ 0xfffffdc0 │ │ │ │ + blcs 0xb2488 │ │ │ │ @ instruction: 0xf8d7d13c │ │ │ │ andcs r8, r1, r0 │ │ │ │ @ instruction: 0xf7d668e1 │ │ │ │ - @ instruction: 0x4641ff9f │ │ │ │ + strbmi pc, [r1], -pc, lsr #31 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [sl], #-576 @ 0xfffffdc0 │ │ │ │ + ldc2l 0, cr15, [r0], #-576 @ 0xfffffdc0 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl r9, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ strmi r1, [sp], #-2443 @ 0xfffff675 │ │ │ │ cmplt sl, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0x11b8f24b │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf824f08b │ │ │ │ + @ instruction: 0xf81af08b │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0x2000e7b1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xe7c7fabd │ │ │ │ + @ instruction: 0xe7c7fab3 │ │ │ │ cmppcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ @ instruction: 0xf08a9500 │ │ │ │ - strdcs pc, [r1], -r9 │ │ │ │ + andcs pc, r1, pc, ror #31 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - umulleq r7, r7, r0, sl @ │ │ │ │ + addeq r7, r7, ip, lsr fp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139429,57 +139386,57 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 7, cr15, [r0], #1012 @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf8c4f08a │ │ │ │ + @ instruction: 0xf8baf08a │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9d4f08e │ │ │ │ - @ instruction: 0xf854f08a │ │ │ │ + @ instruction: 0xf9caf08e │ │ │ │ + @ instruction: 0xf84af08a │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf944f090 │ │ │ │ + @ instruction: 0xf93af090 │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [ip], {143} @ 0x8f │ │ │ │ - @ instruction: 0xf846f08a │ │ │ │ + ldc2 0, cr15, [r2], {143} @ 0x8f │ │ │ │ + @ instruction: 0xf83cf08a │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ strmi r6, [r1], r9, lsr #17 │ │ │ │ @ instruction: 0xf8d62000 │ │ │ │ @ instruction: 0xf7d68000 │ │ │ │ - @ instruction: 0x4602fef5 │ │ │ │ + strmi pc, [r2], -r5, lsl #30 │ │ │ │ svceq 0x0000f1ba │ │ │ │ andcc sp, r2, #0 │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8e2f090 │ │ │ │ - @ instruction: 0xf866f08a │ │ │ │ + @ instruction: 0xf8d8f090 │ │ │ │ + @ instruction: 0xf85cf08a │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ pkhbtmi r6, r0, fp, lsl #16 │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldmdavs r4!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r4!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - mrc2 7, 6, pc, cr0, cr6, {6} │ │ │ │ + mcr2 7, 7, pc, cr0, cr6, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - ldr pc, [r7, fp, asr #24] │ │ │ │ - addeq r7, r7, sl, lsr #18 │ │ │ │ + ldr pc, [r7, r1, asr #24] │ │ │ │ + ldrdeq r7, [r7], r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139499,56 +139456,56 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 7, cr15, [r4], {253} @ 0xfd │ │ │ │ + ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf838f08a │ │ │ │ + @ instruction: 0xf82ef08a │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf948f08e │ │ │ │ - @ instruction: 0xffc8f089 │ │ │ │ + @ instruction: 0xf93ef08e │ │ │ │ + @ instruction: 0xffbef089 │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8b8f090 │ │ │ │ + @ instruction: 0xf8aef090 │ │ │ │ andscs r2, sl, #67108864 @ 0x4000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfe4d494a │ │ │ │ - @ instruction: 0xffbaf089 │ │ │ │ + blx 0xfe25489e │ │ │ │ + @ instruction: 0xffb0f089 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0xf8d6ffeb │ │ │ │ + @ instruction: 0xf8d6ffe1 │ │ │ │ stmiavs r9!, {sp, pc} │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - mcr2 7, 3, pc, cr8, cr6, {6} @ │ │ │ │ + mrc2 7, 3, pc, cr8, cr6, {6} │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - blmi 0x51743c │ │ │ │ + blmi 0x517368 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicscc pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, sp, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - strmi pc, [r2], -r9, asr #28 │ │ │ │ + @ instruction: 0x4602fe59 │ │ │ │ andcc fp, r2, #1073741825 @ 0x40000001 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8c8f090 │ │ │ │ + @ instruction: 0xf8bef090 │ │ │ │ svclt 0x0000e79a │ │ │ │ - addeq r7, r7, ip, lsl r8 │ │ │ │ + addeq r7, r7, r8, asr #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4136c23 │ │ │ │ @ instruction: 0xf0006270 │ │ │ │ @@ -139565,75 +139522,75 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d061 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0892895 │ │ │ │ - stmdavs r9!, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - mcr2 7, 0, pc, cr6, cr6, {6} @ │ │ │ │ + mrc2 7, 0, pc, cr6, cr6, {6} │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr1, {1} │ │ │ │ @ instruction: 0xf090af70 │ │ │ │ - @ instruction: 0xf089fadf │ │ │ │ - @ instruction: 0xf8d8ffad │ │ │ │ + @ instruction: 0xf089fad5 │ │ │ │ + @ instruction: 0xf8d8ffa3 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ - @ instruction: 0xf8bcf08e │ │ │ │ - orrvs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + @ instruction: 0xf8b2f08e │ │ │ │ + bicpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08a78d8 │ │ │ │ - @ instruction: 0x4606fbf1 │ │ │ │ - @ instruction: 0xff34f089 │ │ │ │ + strmi pc, [r6], -r7, ror #23 │ │ │ │ + @ instruction: 0xff2af089 │ │ │ │ strmi r4, [r4], -r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x11a284 │ │ │ │ + bl 0x11a1d8 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08a6830 │ │ │ │ - blmi 0x8d8178 │ │ │ │ + blmi 0x8d80a4 │ │ │ │ orrne pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - blmi 0x718158 │ │ │ │ + blmi 0x718084 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp} │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 3, cr15, cr0, cr10, {4} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr10, {4} │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - ldc2 7, cr15, [r6, #856]! @ 0x358 │ │ │ │ + stc2l 7, cr15, [r6, #856] @ 0x358 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - andcs pc, r1, r1, lsr fp @ │ │ │ │ + andcs pc, r1, r7, lsr #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd87f0 │ │ │ │ - usad8 r4, pc, fp @ │ │ │ │ - addeq r7, r7, r8, lsr r7 │ │ │ │ - addeq r7, r7, ip, lsl #14 │ │ │ │ - strdeq r7, [r7], r2 │ │ │ │ + usad8 r4, sp, fp │ │ │ │ + addeq r7, r7, r4, ror #15 │ │ │ │ + @ instruction: 0x008777b8 │ │ │ │ + umulleq r7, r7, lr, r7 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ @@ -139642,101 +139599,101 @@ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adchi pc, sp, r0 │ │ │ │ ldrdvs pc, [r8], r7 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r0 @ │ │ │ │ cdpcs 1, 0, cr13, cr0, cr8, {0} │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xaa1d0 │ │ │ │ + blcs 0xaa124 │ │ │ │ addshi pc, pc, r0, asr #32 │ │ │ │ ldrdne pc, [r8], #135 @ 0x87 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r0, r0, r8 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0xd4a74 │ │ │ │ + beq 0xd49c8 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d78092 │ │ │ │ - bls 0x4a4bfc │ │ │ │ - beq 0x114d5c │ │ │ │ + bls 0x4a4b50 │ │ │ │ + beq 0x114cb0 │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - cdp2 0, 8, cr15, cr14, cr9, {4} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr9, {4} │ │ │ │ @ instruction: 0xf0894681 │ │ │ │ - andls pc, r1, fp, lsl #29 │ │ │ │ - cdp2 0, 8, cr15, cr8, cr9, {4} │ │ │ │ + andls pc, r1, r1, lsl #29 │ │ │ │ + cdp2 0, 7, cr15, cr14, cr9, {4} │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0xf640feed │ │ │ │ + @ instruction: 0xf640fee3 │ │ │ │ ldmdavs r9!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08d9005 │ │ │ │ - @ instruction: 0xf8d7fffd │ │ │ │ + @ instruction: 0xf8d7fff3 │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4659fd31 │ │ │ │ + ldrbmi pc, [r9], -r1, asr #26 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff6af08f │ │ │ │ + @ instruction: 0xff60f08f │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - stc2 7, cr15, [r6, #-856]! @ 0xfffffca8 │ │ │ │ + ldc2 7, cr15, [r6, #-856]! @ 0xfffffca8 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f9801 │ │ │ │ - @ instruction: 0x9600ff5f │ │ │ │ - blcs 0xbf5c4 │ │ │ │ - blls 0x20ceb4 │ │ │ │ - bls 0xea2e4 │ │ │ │ + @ instruction: 0x9600ff55 │ │ │ │ + blcs 0xbf518 │ │ │ │ + blls 0x20ce08 │ │ │ │ + bls 0xea238 │ │ │ │ cdpls 6, 0, cr4, cr2, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4659fd11 │ │ │ │ + ldrbmi pc, [r9], -r1, lsr #26 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffb6f08f │ │ │ │ - blcs 0xbf5e0 │ │ │ │ - blcc 0x10cabc │ │ │ │ - bl 0x33d5e8 │ │ │ │ + @ instruction: 0xffacf08f │ │ │ │ + blcs 0xbf534 │ │ │ │ + blcc 0x10ca10 │ │ │ │ + bl 0x33d53c │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d60402 │ │ │ │ - @ instruction: 0x4659fcf9 │ │ │ │ + ldrbmi pc, [r9], -r9, lsl #26 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff32f08f │ │ │ │ - blcs 0xbf620 │ │ │ │ - bls 0x4ccd54 │ │ │ │ + @ instruction: 0xff28f08f │ │ │ │ + blcs 0xbf574 │ │ │ │ + bls 0x4ccca8 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - stc2l 7, cr15, [r6], #856 @ 0x358 │ │ │ │ + ldc2l 7, cr15, [r6], #856 @ 0x358 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f9801 │ │ │ │ - blls 0x1986b0 │ │ │ │ + blls 0x1985dc │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r8], {214} @ 0xd6 │ │ │ │ + stc2l 7, cr15, [r8], #856 @ 0x358 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xe7b4ff11 │ │ │ │ + ldr pc, [r4, r7, lsl #30]! │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ shsub8mi r8, r8, r0 │ │ │ │ - blx 0x1356a5c │ │ │ │ + blx 0x12d69b0 │ │ │ │ @ instruction: 0x461ee75f │ │ │ │ movwls r4, #18074 @ 0x469a │ │ │ │ svclt 0x0000e774 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -139760,93 +139717,93 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r8, r0 │ │ │ │ - blx 0x356adc │ │ │ │ + blx 0x2d6a30 │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c34628 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xaa4fc │ │ │ │ + stmdbvs r3!, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xaa450 │ │ │ │ @ instruction: 0xf895d15a │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3f2d94 │ │ │ │ + blcs 0x3f2ce8 │ │ │ │ @ instruction: 0xf089d05b │ │ │ │ - mcrcs 13, 0, pc, cr0, cr11, {5} @ │ │ │ │ + mcrcs 13, 0, pc, cr0, cr1, {5} @ │ │ │ │ stclle 6, cr4, [r2, #-516] @ 0xfffffdfc │ │ │ │ - bvc 0xfe4d6430 │ │ │ │ - bcs 0xfe61561c │ │ │ │ + bvc 0xfe4d6384 │ │ │ │ + bcs 0xfe615570 │ │ │ │ @ instruction: 0xf04f2700 │ │ │ │ ands r0, lr, r2, ror #23 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfd6a52 │ │ │ │ + blx 0x1ed69a6 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r0, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - mrrc2 7, 13, pc, r6, cr6 @ │ │ │ │ + stc2l 7, cr15, [r6], #-856 @ 0xfffffca8 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - andcs pc, r4, #4016 @ 0xfb0 │ │ │ │ + andcs pc, r4, #3856 @ 0xf10 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08d3701 │ │ │ │ - adcsmi pc, lr, #17, 30 @ 0x44 │ │ │ │ + adcsmi pc, lr, #7, 30 │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r1, r6, r9, sl, lr} │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - ldc2 7, cr15, [lr], #-856 @ 0xfffffca8 │ │ │ │ + mcrr2 7, 13, pc, lr, cr6 @ │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0xf8cdfe77 │ │ │ │ + @ instruction: 0xf8cdfe6d │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - ldc2l 7, cr15, [r8, #-792] @ 0xfffffce8 │ │ │ │ + ldc2 7, cr15, [r4, #792] @ 0x318 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xb56aba │ │ │ │ - @ instruction: 0xf7c54628 │ │ │ │ - @ instruction: 0xe782ffd7 │ │ │ │ + blx 0x1a56a0e │ │ │ │ + @ instruction: 0xf7c64628 │ │ │ │ + usad8 r2, r3, r8 │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - cdp2 0, 14, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 0, 13, cr15, cr6, cr13, {4} │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe788fc73 │ │ │ │ + str pc, [r8, r9, ror #24] │ │ │ │ @ instruction: 0x464100b2 │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - cdp2 0, 11, cr15, cr14, cr13, {4} │ │ │ │ + cdp2 0, 11, cr15, cr4, cr13, {4} │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq r7, r7, r2, lsl #7 │ │ │ │ + addeq r7, r7, lr, lsr #8 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r4, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebefe20 │ │ │ │ + bl 0xfebefd74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r1], sl, lsl #16 │ │ │ │ @ instruction: 0xf8d0d44c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -139855,146 +139812,146 @@ │ │ │ │ orrlt pc, r8, #16384 @ 0x4000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r4, #-548] @ 0xfffffddc │ │ │ │ + ldc2 0, cr15, [sl, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0x46056837 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - blx 0xff156bca │ │ │ │ + blx 0xff556b1e │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf089f89d │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf089f893 │ │ │ │ + ldmdavs r1!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4607 │ │ │ │ - @ instruction: 0x4640fe7b │ │ │ │ - @ instruction: 0xf9b4f08a │ │ │ │ - blcs 0x272f20 │ │ │ │ + @ instruction: 0x4640fe71 │ │ │ │ + @ instruction: 0xf9aaf08a │ │ │ │ + blcs 0x272e74 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0x23b9a591 │ │ │ │ - @ instruction: 0xf92af7fd │ │ │ │ + @ instruction: 0xf928f7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blmi 0x17394a4 │ │ │ │ + blmi 0x17393f8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71acf649 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ andls r4, r0, pc, lsl r4 │ │ │ │ strls r4, [r1, -fp, lsr #8] │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r6], {138} @ 0x8a │ │ │ │ + stc2 0, cr15, [ip], {138} @ 0x8a │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - @ instruction: 0x4602fb71 │ │ │ │ + strmi pc, [r2], -r1, lsl #23 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf8ecf090 │ │ │ │ - blmi 0x13d2c38 │ │ │ │ + @ instruction: 0xf8e2f090 │ │ │ │ + blmi 0x13d2b8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98d34 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98c88 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xffed4f6e │ │ │ │ - blmi 0x1192cc8 │ │ │ │ + blx 0xffc54ec2 │ │ │ │ + blmi 0x1192c1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrne pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98d5c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98cb0 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff9d4f96 │ │ │ │ - blmi 0xf52ca0 │ │ │ │ + blx 0xff754eea │ │ │ │ + blmi 0xf52bf4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98d84 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98cd8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff4d4fbe │ │ │ │ - blmi 0xd12c78 │ │ │ │ + blx 0xff254f12 │ │ │ │ + blmi 0xd12bcc │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpeq r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98dac │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98d00 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfefd4fe6 │ │ │ │ - blmi 0xad2c50 │ │ │ │ + blx 0xfed54f3a │ │ │ │ + blmi 0xad2ba4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x11bcf24a │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98dd4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98d28 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfead500e │ │ │ │ - blmi 0x892c28 │ │ │ │ + blx 0xfe854f62 │ │ │ │ + blmi 0x892b7c │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98dfc │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98d50 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe5d5036 │ │ │ │ - blmi 0x652c00 │ │ │ │ + blx 0xfe354f8a │ │ │ │ + blmi 0x652b54 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98e24 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98d78 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe0d505e │ │ │ │ + blx 0x1e54fb2 │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - teqpne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [ip], #644 @ 0x284 │ │ │ │ - addeq r7, r7, r8, ror #4 │ │ │ │ - addeq r7, r7, ip, lsr #4 │ │ │ │ - addeq r7, r7, r4, lsl #4 │ │ │ │ - ldrdeq r7, [r7], ip │ │ │ │ - @ instruction: 0x008771b4 │ │ │ │ - addeq r7, r7, ip, lsl #3 │ │ │ │ - addeq r7, r7, r4, ror #2 │ │ │ │ - addeq r7, r7, ip, lsr r1 │ │ │ │ - eorseq r9, r3, r4, lsl #11 │ │ │ │ + ldc2l 1, cr15, [r2], #644 @ 0x284 │ │ │ │ + addeq r7, r7, r4, lsl r3 │ │ │ │ + ldrdeq r7, [r7], r8 │ │ │ │ + @ instruction: 0x008772b0 │ │ │ │ + addeq r7, r7, r8, lsl #5 │ │ │ │ + addeq r7, r7, r0, ror #4 │ │ │ │ + addeq r7, r7, r8, lsr r2 │ │ │ │ + addeq r7, r7, r0, lsl r2 │ │ │ │ + addeq r7, r7, r8, ror #3 │ │ │ │ + eorseq r9, r3, r4, asr #9 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -140009,149 +139966,149 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6463201 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ bfieq r2, r5, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf0890810 │ │ │ │ - stmdavs pc!, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdavs pc!, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r9], -pc, lsl #21 @ │ │ │ │ + @ instruction: 0x4639fa9f │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [r8], {143} @ 0x8f │ │ │ │ - ldc2 0, cr15, [r8], #-548 @ 0xfffffddc │ │ │ │ + ldc2 0, cr15, [lr], #572 @ 0x23c │ │ │ │ + stc2 0, cr15, [lr], #-548 @ 0xfffffddc │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - stc2l 0, cr15, [r8, #-564] @ 0xfffffdcc │ │ │ │ + ldc2 0, cr15, [lr, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0xf08a4640 │ │ │ │ - stmiavs r3!, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x98f40 │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x98e94 │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0x1456eb0 │ │ │ │ + blx 0x1856e04 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4621 │ │ │ │ - strdcs pc, [r1], -r3 │ │ │ │ + andcs pc, r1, r9, ror #25 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [r6, fp, asr #21] @ │ │ │ │ + ldrb pc, [r6, r1, asr #21] @ │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe7c2fab7 │ │ │ │ + strb pc, [r2, sp, lsr #21] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - str pc, [lr, r3, lsr #21]! │ │ │ │ + @ instruction: 0xe7aefa99 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldr pc, [sl, pc, lsl #21] │ │ │ │ + ldr pc, [sl, r5, lsl #21] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe786fa7b │ │ │ │ + @ instruction: 0xe786fa71 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [r2, -r7, ror #20]! @ │ │ │ │ + @ instruction: 0xe772fa5d │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe75efa53 │ │ │ │ + ldrb pc, [lr, -r9, asr #20] @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x359554 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0x3594a8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1a1427a │ │ │ │ - svclt 0x0000fbcf │ │ │ │ - addeq r7, r7, r2, lsr #32 │ │ │ │ - ldrdeq r6, [r7], r2 │ │ │ │ - addeq r6, r7, sl, lsr #31 │ │ │ │ - addeq r6, r7, r2, lsl #31 │ │ │ │ - addeq r6, r7, sl, asr pc │ │ │ │ - addeq r6, r7, r2, lsr pc │ │ │ │ - addeq r6, r7, sl, lsl #30 │ │ │ │ - addeq r6, r7, r2, ror #29 │ │ │ │ - mlaseq r3, r8, r5, r9 │ │ │ │ + svclt 0x0000fbc5 │ │ │ │ + addeq r7, r7, lr, asr #1 │ │ │ │ + addeq r7, r7, lr, ror r0 │ │ │ │ + addeq r7, r7, r6, asr r0 │ │ │ │ + addeq r7, r7, lr, lsr #32 │ │ │ │ + addeq r7, r7, r6 │ │ │ │ + ldrdeq r6, [r7], lr │ │ │ │ + @ instruction: 0x00876fb6 │ │ │ │ + addeq r6, r7, lr, lsl #31 │ │ │ │ + ldrsbteq r9, [r3], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe56a914 │ │ │ │ + blvs 0xfe56a868 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 3, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d03e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, asr #32 │ │ │ │ @@ -140159,318 +140116,318 @@ │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfecd5348 │ │ │ │ + blx 0xfea5529c │ │ │ │ strmi r6, [r6], -pc, lsr #16 │ │ │ │ andcs r6, r0, r1, lsr #16 │ │ │ │ - @ instruction: 0xf962f7d6 │ │ │ │ + @ instruction: 0xf972f7d6 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf08f4630 │ │ │ │ - @ instruction: 0xf089fb9b │ │ │ │ - stmdavs r9!, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf089fb91 │ │ │ │ + stmdavs r9!, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4607 │ │ │ │ - @ instruction: 0x4640fc1b │ │ │ │ - @ instruction: 0xff54f089 │ │ │ │ - blcs 0x2733e0 │ │ │ │ + @ instruction: 0x4640fc11 │ │ │ │ + @ instruction: 0xff4af089 │ │ │ │ + blcs 0x273334 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ adcscs sl, r9, #608174080 @ 0x24400000 │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r0, {r1, r9, fp, sp}^ │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc81f0 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001d1be │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5a │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x991b8 │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x9910c │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf912f7d6 │ │ │ │ + @ instruction: 0xf922f7d6 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4621 │ │ │ │ - @ instruction: 0x2001fbb7 │ │ │ │ - blmi 0x13d3138 │ │ │ │ + andcs pc, r1, sp, lsr #23 │ │ │ │ + blmi 0x13d308c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnsvc pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x991f4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99148 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf998f08a │ │ │ │ - blmi 0x1193184 │ │ │ │ + @ instruction: 0xf98ef08a │ │ │ │ + blmi 0x11930d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9921c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99170 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf984f08a │ │ │ │ - blmi 0xf5315c │ │ │ │ + @ instruction: 0xf97af08a │ │ │ │ + blmi 0xf530b0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpvc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99244 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99198 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf970f08a │ │ │ │ - blmi 0xd13134 │ │ │ │ + @ instruction: 0xf966f08a │ │ │ │ + blmi 0xd13088 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrvs (UNDEF: 104), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9926c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x991c0 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf95cf08a │ │ │ │ - blmi 0xad310c │ │ │ │ + @ instruction: 0xf952f08a │ │ │ │ + blmi 0xad3060 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, ip, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99294 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x991e8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf948f08a │ │ │ │ - blmi 0x8930e4 │ │ │ │ + @ instruction: 0xf93ef08a │ │ │ │ + blmi 0x893038 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x992bc │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99210 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf934f08a │ │ │ │ - blmi 0x6530bc │ │ │ │ + @ instruction: 0xf92af08a │ │ │ │ + blmi 0x653010 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x992e4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99238 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf920f08a │ │ │ │ + @ instruction: 0xf916f08a │ │ │ │ andcs lr, r0, r7, ror #14 │ │ │ │ - teqpne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ submi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe7d5990 │ │ │ │ - addeq r6, r7, sl, lsr #27 │ │ │ │ - addeq r6, r7, ip, ror #26 │ │ │ │ - addeq r6, r7, r4, asr #26 │ │ │ │ - addeq r6, r7, ip, lsl sp │ │ │ │ - strdeq r6, [r7], r4 │ │ │ │ - addeq r6, r7, ip, asr #25 │ │ │ │ - addeq r6, r7, r4, lsr #25 │ │ │ │ - addeq r6, r7, ip, ror ip │ │ │ │ - eorseq r9, r3, ip, lsr #11 │ │ │ │ + blx 0xfe5558e4 │ │ │ │ + addeq r6, r7, r6, asr lr │ │ │ │ + addeq r6, r7, r8, lsl lr │ │ │ │ + strdeq r6, [r7], r0 │ │ │ │ + addeq r6, r7, r8, asr #27 │ │ │ │ + addeq r6, r7, r0, lsr #27 │ │ │ │ + addeq r6, r7, r8, ror sp │ │ │ │ + addeq r6, r7, r0, asr sp │ │ │ │ + addeq r6, r7, r8, lsr #26 │ │ │ │ + eorseq r9, r3, ip, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ mcrls 12, 0, r6, cr14, cr3, {4} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ mcrcs 0, 0, r8, cr3, cr6, {5} │ │ │ │ addshi pc, sp, r0 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ vqadd.s8 d24, d25, d28 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ strmi r0, [fp], #-819 @ 0xfffffccd │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ @ instruction: 0x7070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, fp, r0, r8 │ │ │ │ stc2l 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ @ instruction: 0xf64680e0 │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640f9dd │ │ │ │ + @ instruction: 0xf640f9d3 │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - blx 0xffbd55dc │ │ │ │ + blx 0xff955530 │ │ │ │ vmax.f32 d2, d0, d5 │ │ │ │ @ instruction: 0xf64b80e7 │ │ │ │ - vsubw.s8 q11, q8, d12 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ mrc 3, 0, r0, cr13, cr3, {1} │ │ │ │ ldclpl 15, cr11, [r8, #448] @ 0x1c0 │ │ │ │ - cdp2 0, 1, cr15, cr12, cr9, {4} │ │ │ │ + cdp2 0, 1, cr15, cr2, cr9, {4} │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - blmi 0x1dd7944 │ │ │ │ + blmi 0x1dd7870 │ │ │ │ ldrbtmi r4, [fp], #-1543 @ 0xfffff9f9 │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1213e0 │ │ │ │ + bl 0x121334 │ │ │ │ vcgt.s8 d16, d8, d8 │ │ │ │ vmul.i d21, d16, d0[5] │ │ │ │ - bl 0x11b630 │ │ │ │ + bl 0x11b584 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ strbmi r4, [r1], -r2, lsl #8 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf876f08a │ │ │ │ + @ instruction: 0xf86cf08a │ │ │ │ rsbsle r2, sp, r3, lsl #28 │ │ │ │ - @ instruction: 0xf946f089 │ │ │ │ + @ instruction: 0xf93cf089 │ │ │ │ @ instruction: 0xf0899002 │ │ │ │ - @ instruction: 0xf8daf943 │ │ │ │ + @ instruction: 0xf8daf939 │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf7d59203 │ │ │ │ - @ instruction: 0x4602fff3 │ │ │ │ + @ instruction: 0xf7d69203 │ │ │ │ + strmi pc, [r2], -r3, lsl #16 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ - blx 0xbd5654 │ │ │ │ + blx 0x9555a8 │ │ │ │ vmlscs.f64 d4, d1, d16 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, fp, asr r8 @ │ │ │ │ - bl 0x100030 │ │ │ │ + bl 0xfff84 │ │ │ │ strmi r0, [fp], #-517 @ 0xfffffdfb │ │ │ │ tstls r0, r9, asr #8 │ │ │ │ @ instruction: 0xf647bf0b │ │ │ │ @ instruction: 0xf647218c │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ vsra.s64 d16, d4, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf84af08a │ │ │ │ + @ instruction: 0xf840f08a │ │ │ │ @ instruction: 0xf8da4621 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - @ instruction: 0xffd0f7d5 │ │ │ │ + @ instruction: 0xffe0f7d5 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4628 │ │ │ │ - blmi 0x14d7e34 │ │ │ │ + blmi 0x14d7d60 │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, fp, asr r8 @ │ │ │ │ strbmi r1, [ip], #-2531 @ 0xfffff61d │ │ │ │ strls r4, [r0], #-1562 @ 0xfffff9e6 │ │ │ │ - @ instruction: 0xf82ef08a │ │ │ │ + @ instruction: 0xf824f08a │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldcvs 15, cr8, [r2], {240} @ 0xf0 │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf012d008 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ - b 0x1205220 │ │ │ │ + b 0x1205174 │ │ │ │ ldrbeq r0, [r2], r4, lsl #4 │ │ │ │ svcge 0x0059f57f │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ - blvs 0xfe59322c │ │ │ │ + ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + blvs 0xfe593180 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr3 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x003bf47f │ │ │ │ @ instruction: 0xe7e04618 │ │ │ │ - @ instruction: 0xf8fcf089 │ │ │ │ + @ instruction: 0xf8f2f089 │ │ │ │ @ instruction: 0xf0894606 │ │ │ │ - @ instruction: 0xf8daf8f9 │ │ │ │ + @ instruction: 0xf8daf8ef │ │ │ │ strtmi r3, [r9], -r0 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59302 │ │ │ │ - stmdbls r2, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrrc2 0, 8, pc, r0, cr15 @ │ │ │ │ + mcrr2 0, 8, pc, r6, cr15 @ │ │ │ │ @ instruction: 0xf6474b23 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x121534 │ │ │ │ + bl 0x121488 │ │ │ │ andls r0, r0, r9 │ │ │ │ strtmi r1, [sl], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - @ instruction: 0x4621ffd3 │ │ │ │ + strtmi pc, [r1], -r9, asr #31 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4602ff59 │ │ │ │ + strmi pc, [r2], -r9, ror #30 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r4], {143} @ 0x8f │ │ │ │ + stc2l 0, cr15, [sl], {143} @ 0x8f │ │ │ │ @ instruction: 0xf646e787 │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640f8fd │ │ │ │ + @ instruction: 0xf640f8f3 │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - blx 0x3d579c │ │ │ │ + blx 0x1556f0 │ │ │ │ @ instruction: 0xf892e71e │ │ │ │ @ instruction: 0xf0022047 │ │ │ │ - bcs 0x119db0 │ │ │ │ + bcs 0x119d04 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr5, cr15, {1} │ │ │ │ @ instruction: 0xe79a4618 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsne pc, r4, r4, asr #12 │ │ │ │ + adcseq pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ @ instruction: 0xf1d81287 │ │ │ │ - svclt 0x0000fa7f │ │ │ │ - addeq r6, r7, lr, lsl #23 │ │ │ │ - addeq r6, r7, ip, lsr fp │ │ │ │ - addeq r6, r7, ip, ror #21 │ │ │ │ - addeq r6, r7, sl, lsr sl │ │ │ │ - eorseq r9, r3, r4, asr #11 │ │ │ │ + svclt 0x0000fa75 │ │ │ │ + addeq r6, r7, sl, lsr ip │ │ │ │ + addeq r6, r7, r8, ror #23 │ │ │ │ + umulleq r6, r7, r8, fp │ │ │ │ + addeq r6, r7, r6, ror #21 │ │ │ │ + eorseq r9, r3, r4, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ umaalcs pc, r4, sp, r8 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ andeq pc, lr, r3, lsl r0 @ │ │ │ │ - bls 0x4cd9f4 │ │ │ │ + bls 0x4cd948 │ │ │ │ @ instruction: 0x4322432a │ │ │ │ @ instruction: 0xf10006d2 │ │ │ │ @ instruction: 0xf8d780af │ │ │ │ @ instruction: 0xf01360a8 │ │ │ │ tstle r8, r0, ror r0 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d780a7 │ │ │ │ @@ -140486,108 +140443,108 @@ │ │ │ │ mcrcs 0, 0, r8, cr0, cr2, {4} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-64] @ 0xffffffc0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ addshi pc, r4, r0 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - b 0x147fe80 │ │ │ │ + b 0x147fdd4 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6469304 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0892795 │ │ │ │ - strmi pc, [r1], r7, asr #16 │ │ │ │ - @ instruction: 0xf844f089 │ │ │ │ + @ instruction: 0x4681f83d │ │ │ │ + @ instruction: 0xf83af089 │ │ │ │ @ instruction: 0xf0899001 │ │ │ │ - strmi pc, [r0], r1, asr #16 │ │ │ │ - @ instruction: 0xf872f089 │ │ │ │ + @ instruction: 0x4680f837 │ │ │ │ + @ instruction: 0xf868f089 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - @ instruction: 0xf982f08d │ │ │ │ + @ instruction: 0xf978f08d │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - mrc2 7, 5, pc, cr6, cr5, {6} │ │ │ │ + mcr2 7, 6, pc, cr6, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0xf8d7fb91 │ │ │ │ + @ instruction: 0xf8d7fb87 │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -fp, lsr #29 @ │ │ │ │ + @ instruction: 0x4659febb │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0xfe2558e6 │ │ │ │ - blls 0x17eeac │ │ │ │ + blx 0x1fd583a │ │ │ │ + blls 0x17ee00 │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r2, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - mrc2 7, 4, pc, cr6, cr5, {6} │ │ │ │ + mcr2 7, 5, pc, cr6, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - blls 0xd8718 │ │ │ │ + blls 0xd8644 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x31aaf0 │ │ │ │ + bl 0x31aa44 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - mrc2 7, 3, pc, cr14, cr5, {6} │ │ │ │ + mcr2 7, 4, pc, cr14, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - blls 0x1d8468 │ │ │ │ + blls 0x1d8394 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d54611 │ │ │ │ - ldrbmi pc, [r9], -fp, ror #28 @ │ │ │ │ + @ instruction: 0x4659fe7b │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0x1255966 │ │ │ │ - blcs 0xc0338 │ │ │ │ + blx 0xfd58ba │ │ │ │ + blcs 0xc028c │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4659fe5d │ │ │ │ + ldrbmi pc, [r9], -sp, ror #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xed5982 │ │ │ │ + blx 0xc558d6 │ │ │ │ @ instruction: 0x2001e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - ldrb pc, [sp, -pc, asr #23] @ │ │ │ │ + ldrb pc, [sp, -sp, asr #23] @ │ │ │ │ @ instruction: 0x469a461e │ │ │ │ ldrb r9, [r4, -r4, lsl #6]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ - blvs 0xfe32b1f0 │ │ │ │ + blvs 0xfe32b144 │ │ │ │ mlasge r4, sp, r8, pc @ │ │ │ │ rsbsvs pc, r0, #301989888 @ 0x12000000 │ │ │ │ mcrrvs 0, 1, sp, sl, cr13 │ │ │ │ rsbseq pc, r0, #301989888 @ 0x12000000 │ │ │ │ @ instruction: 0xf8d0d01f │ │ │ │ - bllt 0xb21a3c │ │ │ │ + bllt 0xb21990 │ │ │ │ ldrdvs pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf8d0b9ce │ │ │ │ vmla.i , , d0[2] │ │ │ │ teqlt r1, #64, 2 │ │ │ │ @ instruction: 0xf7fd4631 │ │ │ │ - bllt 0xcd84e0 │ │ │ │ + bllt 0xcd8434 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8918ff0 │ │ │ │ @ instruction: 0xf0011047 │ │ │ │ @@ -140598,139 +140555,139 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0d8 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf0882695 │ │ │ │ - @ instruction: 0x4680ff3b │ │ │ │ - @ instruction: 0xff38f088 │ │ │ │ + @ instruction: 0x4680ff31 │ │ │ │ + @ instruction: 0xff2ef088 │ │ │ │ @ instruction: 0xf0884681 │ │ │ │ - @ instruction: 0x4607ff35 │ │ │ │ - @ instruction: 0xff9af088 │ │ │ │ + strmi pc, [r7], -fp, lsr #30 │ │ │ │ + @ instruction: 0xff90f088 │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r1, r1, lsr r8 │ │ │ │ - @ instruction: 0xf8aaf08d │ │ │ │ + @ instruction: 0xf8a0f08d │ │ │ │ @ instruction: 0xf8d64659 │ │ │ │ andcs fp, r0, r0 │ │ │ │ - ldc2l 7, cr15, [lr, #852] @ 0x354 │ │ │ │ + stc2l 7, cr15, [lr, #852]! @ 0x354 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4640 │ │ │ │ - @ instruction: 0xf8d6ffcf │ │ │ │ + @ instruction: 0xf8d6ffc5 │ │ │ │ stmdbls ip, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4659fdd3 │ │ │ │ + ldrbmi pc, [r9], -r3, ror #27 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffc4f08e │ │ │ │ + @ instruction: 0xffbaf08e │ │ │ │ svceq 0x0000f1ba │ │ │ │ strbmi sp, [sl], -pc, lsl #2 │ │ │ │ strbmi r9, [r1], -r1, lsl #22 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strmi pc, [r2], -r1, asr #27 │ │ │ │ + @ instruction: 0x4602fdd1 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf866f08f │ │ │ │ + @ instruction: 0xf85cf08f │ │ │ │ @ instruction: 0xf8d6e79a │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4659fdb5 │ │ │ │ + ldrbmi pc, [r9], -r5, asr #27 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffa6f08e │ │ │ │ + @ instruction: 0xff9cf08e │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-80] @ 0xffffffb0 │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ ldcls 12, cr6, [r1, #-588] @ 0xfffffdb4 │ │ │ │ mvneq pc, #19 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ stccs 0, cr8, [r1, #-644] @ 0xfffffd7c │ │ │ │ sbchi pc, r1, r0 │ │ │ │ - cmpppl r0, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + orrsmi pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d0440b │ │ │ │ @ instruction: 0xf89310c8 │ │ │ │ vmvn.i32 q11, #144 @ 0x00000090 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ adchi pc, r6, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r1, #-508] @ 0xfffffe04 │ │ │ │ adcshi pc, r5, r0 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff2af088 │ │ │ │ + @ instruction: 0xff20f088 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf08d1000 │ │ │ │ - andcs pc, r0, r9, lsr r8 @ │ │ │ │ - blx 0x1d55b3a │ │ │ │ + andcs pc, r0, pc, lsr #16 │ │ │ │ + blx 0x1ad5a8e │ │ │ │ andls r2, r3, r5, lsl #28 │ │ │ │ rscshi pc, sp, r0, lsl #4 │ │ │ │ - orrvs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + bicpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svcls 0x0070ee1d │ │ │ │ @ instruction: 0xf0895d98 │ │ │ │ - strmi pc, [r6], -r5, ror #22 │ │ │ │ - cdp2 0, 10, cr15, cr8, cr8, {4} │ │ │ │ + @ instruction: 0x4606fb5b │ │ │ │ + cdp2 0, 9, cr15, cr14, cr8, {4} │ │ │ │ @ instruction: 0x46824b7e │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ ldmibne r1, {r2, r4, r7, r9, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r2, #548] @ 0x224 │ │ │ │ + ldc2 0, cr15, [r8, #548]! @ 0x224 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ @ instruction: 0xf088808e │ │ │ │ - mulls r4, r1, lr │ │ │ │ - cdp2 0, 8, cr15, cr14, cr8, {4} │ │ │ │ + andls pc, r4, r7, lsl #29 │ │ │ │ + cdp2 0, 8, cr15, cr4, cr8, {4} │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ pkhtbmi r4, r3, r9, asr #12 │ │ │ │ andls r2, r5, #0 │ │ │ │ - ldc2 7, cr15, [lr, #-852]! @ 0xfffffcac │ │ │ │ + stc2l 7, cr15, [lr, #-852] @ 0xfffffcac │ │ │ │ ldmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf08e0104 │ │ │ │ - blmi 0x1bd9760 │ │ │ │ + blmi 0x1bd968c │ │ │ │ stmdals r3, {r0, r8, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ andeq lr, fp, #1024 @ 0x400 │ │ │ │ ldrtmi r4, [r9], #-1035 @ 0xfffffbf5 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ stccs 0, cr13, [r0], {73} @ 0x49 │ │ │ │ addshi pc, pc, r0 │ │ │ │ tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - @ instruction: 0xf8d8fdbf │ │ │ │ + @ instruction: 0xf8d8fdb5 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d59910 │ │ │ │ - @ instruction: 0x4621fd19 │ │ │ │ + strtmi pc, [r1], -r9, lsr #26 │ │ │ │ ldrbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffbef08e │ │ │ │ + @ instruction: 0xffb4f08e │ │ │ │ ldmdavs r0!, {r1, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ @ instruction: 0x461a4417 │ │ │ │ @ instruction: 0xf0899700 │ │ │ │ - andcs pc, r1, r7, ror sp @ │ │ │ │ + andcs pc, r1, sp, ror #26 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf4126c12 │ │ │ │ tstle r8, r0, ror r3 │ │ │ │ @@ -140739,83 +140696,83 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf0128ff0 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ @ instruction: 0xf01baf51 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strb sl, [sp, sp, asr #30]! │ │ │ │ - blx 0x19d7a24 │ │ │ │ + blx 0x1957978 │ │ │ │ stccs 7, cr14, [r0], {89} @ 0x59 │ │ │ │ @ instruction: 0xf649d065 │ │ │ │ vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - ldc2l 0, cr15, [r6, #-548]! @ 0xfffffddc │ │ │ │ - blvs 0xfe593920 │ │ │ │ + stc2l 0, cr15, [ip, #-548]! @ 0xfffffddc │ │ │ │ + blvs 0xfe593874 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x0036f47f │ │ │ │ @ instruction: 0xf646e7d6 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0882895 │ │ │ │ - @ instruction: 0xf640fe75 │ │ │ │ + @ instruction: 0xf640fe6b │ │ │ │ strmi r7, [r7], -ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - @ instruction: 0xff84f08c │ │ │ │ + @ instruction: 0xff7af08c │ │ │ │ @ instruction: 0xf088e749 │ │ │ │ - andls pc, r4, r7, lsr lr @ │ │ │ │ - cdp2 0, 3, cr15, cr4, cr8, {4} │ │ │ │ + andls pc, r4, sp, lsr #28 │ │ │ │ + cdp2 0, 2, cr15, cr10, cr8, {4} │ │ │ │ @ instruction: 0xf0884605 │ │ │ │ - @ instruction: 0xf8d8fdfd │ │ │ │ + @ instruction: 0xf8d8fdf3 │ │ │ │ ldrbmi r2, [r9], -r0 │ │ │ │ andcs r4, r1, r3, lsl #13 │ │ │ │ @ instruction: 0xf7d59205 │ │ │ │ - strmi pc, [r2], -sp, lsr #25 │ │ │ │ + @ instruction: 0x4602fcbd │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ - @ instruction: 0xf988f08f │ │ │ │ + @ instruction: 0xf97ef08f │ │ │ │ stmdals r3, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ strmi r1, [fp], #-2378 @ 0xfffff6b6 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ bicslt r0, r4, r0, lsl #2 │ │ │ │ mvnsvc pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - @ instruction: 0x4629fd33 │ │ │ │ + strtmi pc, [r9], -r9, lsr #26 │ │ │ │ @ instruction: 0xf0924658 │ │ │ │ - @ instruction: 0xe76ef895 │ │ │ │ + strb pc, [lr, -fp, lsl #17]! @ │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3, {r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf649e6f0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - stc2 0, cr15, [r0, #-548]! @ 0xfffffddc │ │ │ │ + ldc2 0, cr15, [r6, #-548] @ 0xfffffddc │ │ │ │ vaba.s8 q15, , │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - ldc2 0, cr15, [r8, #-548] @ 0xfffffddc │ │ │ │ + stc2 0, cr15, [lr, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0xf649e7e3 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - ldc2 0, cr15, [r0, #-548] @ 0xfffffddc │ │ │ │ + stc2 0, cr15, [r6, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0xf64ce74f │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0x219be0 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ + blmi 0x219b34 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xffb2f1d7 │ │ │ │ - addeq r6, r7, r0, lsr #12 │ │ │ │ - ldrdeq r6, [r7], r0 │ │ │ │ - addeq r6, r7, r0, lsl #11 │ │ │ │ - @ instruction: 0x008764b0 │ │ │ │ - eorseq r9, r3, r4, asr #11 │ │ │ │ + @ instruction: 0xffa8f1d7 │ │ │ │ + addeq r6, r7, ip, asr #13 │ │ │ │ + addeq r6, r7, ip, ror r6 │ │ │ │ + addeq r6, r7, ip, lsr #12 │ │ │ │ + addeq r6, r7, ip, asr r5 │ │ │ │ + eorseq r9, r3, r4, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-556] @ 0xfffffdd4 │ │ │ │ stcvs 0, cr11, [sl], {135} @ 0x87 │ │ │ │ rscseq pc, r0, #18 │ │ │ │ @@ -140829,196 +140786,196 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlabbcs r0, r2, r0, r8 │ │ │ │ @ instruction: 0xf95ef7fd │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 0, cr2, [r3], {-0} │ │ │ │ addhi pc, r6, r0 │ │ │ │ - blx 0xc55dc0 │ │ │ │ + blx 0x9d5d14 │ │ │ │ @ instruction: 0xf0889003 │ │ │ │ - @ instruction: 0x4681fd71 │ │ │ │ - stc2l 0, cr15, [lr, #-544]! @ 0xfffffde0 │ │ │ │ + strmi pc, [r1], r7, ror #26 │ │ │ │ + stc2l 0, cr15, [r4, #-544]! @ 0xfffffde0 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - strtmi pc, [r9], -fp, ror #26 │ │ │ │ + strtmi pc, [r9], -r1, ror #26 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ movwls r6, #10283 @ 0x282b │ │ │ │ - ldc2 7, cr15, [r8], {213} @ 0xd5 │ │ │ │ + stc2 7, cr15, [r8], #-852 @ 0xfffffcac │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - @ instruction: 0x4639fe51 │ │ │ │ + ldrtmi pc, [r9], -r7, asr #28 @ │ │ │ │ andcs r6, r0, pc, lsr #16 │ │ │ │ - stc2 7, cr15, [lr], {213} @ 0xd5 │ │ │ │ + ldc2 7, cr15, [lr], {213} @ 0xd5 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4640 │ │ │ │ - @ instruction: 0xf8dbfe47 │ │ │ │ - blcs 0x165be8 │ │ │ │ + @ instruction: 0xf8dbfe3d │ │ │ │ + blcs 0x165b3c │ │ │ │ ldm pc, {r0, r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ rscseq pc, r4, r3, lsl r0 @ │ │ │ │ andseq r0, pc, r1, lsl #2 │ │ │ │ stcvs 0, cr0, [r9], {205} @ 0xcd │ │ │ │ rsbsvs pc, r0, #285212672 @ 0x11000000 │ │ │ │ ldrmi sp, [r0], -r8, lsl #2 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strvc lr, [r1, #-2523] @ 0xfffff625 │ │ │ │ andeq pc, lr, #17 │ │ │ │ ldrdge pc, [ip], -fp │ │ │ │ - b 0x128e2d0 │ │ │ │ - b 0x10da038 │ │ │ │ + b 0x128e224 │ │ │ │ + b 0x10d9f8c │ │ │ │ strbeq r0, [fp], sl, lsl #2 │ │ │ │ str sp, [r5, r9, ror #9]! │ │ │ │ - stc2 0, cr15, [sl, #-544]! @ 0xfffffde0 │ │ │ │ + stc2 0, cr15, [r0, #-544]! @ 0xfffffde0 │ │ │ │ msrpl CPSR_s, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ teqppl r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - blls 0x197e50 │ │ │ │ + blls 0x197d7c │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf08e9800 │ │ │ │ - @ instruction: 0x2c01fa65 │ │ │ │ + @ instruction: 0x2c01fa5b │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldrbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r1], -r5, asr #23 │ │ │ │ + @ instruction: 0x4621fbd5 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 6, cr15, cr10, cr14, {4} │ │ │ │ + cdp2 0, 6, cr15, cr0, cr14, {4} │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - @ instruction: 0xe77df937 │ │ │ │ + @ instruction: 0xe77df935 │ │ │ │ @ instruction: 0xf4126b8a │ │ │ │ rsble r6, pc, r0, ror r2 @ │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf47f0270 │ │ │ │ str sl, [ip, r7, ror #30]! │ │ │ │ @ instruction: 0xf0892100 │ │ │ │ - andls pc, r5, r1, asr #19 │ │ │ │ - ldc2 0, cr15, [lr, #-544] @ 0xfffffde0 │ │ │ │ + @ instruction: 0x9005f9b7 │ │ │ │ + ldc2 0, cr15, [r4, #-544] @ 0xfffffde0 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - @ instruction: 0x4606fd1b │ │ │ │ - ldc2 0, cr15, [r8, #-544] @ 0xfffffde0 │ │ │ │ + @ instruction: 0x4606fd11 │ │ │ │ + stc2 0, cr15, [lr, #-544] @ 0xfffffde0 │ │ │ │ @ instruction: 0xf0884604 │ │ │ │ - andls pc, r2, r5, lsl sp @ │ │ │ │ - ldc2 0, cr15, [r2, #-544] @ 0xfffffde0 │ │ │ │ + andls pc, r2, fp, lsl #26 │ │ │ │ + stc2 0, cr15, [r8, #-544] @ 0xfffffde0 │ │ │ │ @ instruction: 0xf0889003 │ │ │ │ - vadd.f32 d31, d4, d15 │ │ │ │ + vadd.f32 d31, d4, d5 │ │ │ │ vsubl.s8 , d0, d24 │ │ │ │ pkhbtmi r0, r1, r5, lsl #5 │ │ │ │ ldmdavs r1, {r1, fp, ip, pc} │ │ │ │ - @ instruction: 0xffc4f091 │ │ │ │ + @ instruction: 0xffbaf091 │ │ │ │ eorpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r0, r1, fp, ip, pc} │ │ │ │ - @ instruction: 0xfff4f091 │ │ │ │ + @ instruction: 0xffeaf091 │ │ │ │ eorspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xffecf091 │ │ │ │ + @ instruction: 0xffe2f091 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ mulcs r1, r5, r5 │ │ │ │ movwls r6, #18475 @ 0x482b │ │ │ │ - blx 0x1cd7c6a │ │ │ │ + blx 0xfe0d7bbe │ │ │ │ strmi r9, [r2], -r4, lsl #18 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - ldrtmi pc, [r9], -fp, asr #16 @ │ │ │ │ + ldrtmi pc, [r9], -r1, asr #16 @ │ │ │ │ andcs r6, r1, pc, lsr #16 │ │ │ │ - blx 0x1a57c7e │ │ │ │ + blx 0x1e57bd2 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4630 │ │ │ │ - @ instruction: 0xf8dbf841 │ │ │ │ - blcs 0x165d38 │ │ │ │ + @ instruction: 0xf8dbf837 │ │ │ │ + blcs 0x165c8c │ │ │ │ ldm pc, {r1, r4, fp, ip, lr, pc}^ @ │ │ │ │ ldmhi r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0886d02 │ │ │ │ - bls 0x199094 │ │ │ │ + bls 0x198fc0 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf9d6f08f │ │ │ │ + @ instruction: 0xf9ccf08f │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - stc2 0, cr15, [sl], #580 @ 0x244 │ │ │ │ + stc2 0, cr15, [r0], #580 @ 0x244 │ │ │ │ ldrbmi r6, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - strtmi pc, [r9], -r5, asr #22 │ │ │ │ + @ instruction: 0x4629fb55 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8c0f08f │ │ │ │ + @ instruction: 0xf8b6f08f │ │ │ │ ldrb r2, [lr, -r1]! │ │ │ │ umaalne pc, r7, r1, r8 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf67f2902 │ │ │ │ @ instruction: 0xe6f3af3c │ │ │ │ msrpl CPSR_f, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4631 │ │ │ │ andcs r9, r9, ip │ │ │ │ @ instruction: 0x464b681a │ │ │ │ - @ instruction: 0xf9c0f08e │ │ │ │ - stc2l 0, cr15, [lr], #-544 @ 0xfffffde0 │ │ │ │ + @ instruction: 0xf9b6f08e │ │ │ │ + stc2l 0, cr15, [r4], #-544 @ 0xfffffde0 │ │ │ │ msrpl CPSR_s, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ teqppl r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08c6819 │ │ │ │ - strbmi pc, [fp], -r5, asr #31 @ │ │ │ │ + @ instruction: 0x464bffbb │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - @ instruction: 0xf9a8f08e │ │ │ │ + @ instruction: 0xf99ef08e │ │ │ │ vabd.s8 q15, q2, │ │ │ │ vsubl.s8 , d0, d24 │ │ │ │ stmib sp, {r0, r2, r4, r7, r9}^ │ │ │ │ ldrtmi r9, [r1], -r0, lsl #16 │ │ │ │ andcs r9, r8, r3, lsl #22 │ │ │ │ @ instruction: 0xf08e6812 │ │ │ │ - @ instruction: 0xe734f99b │ │ │ │ + @ instruction: 0xe734f991 │ │ │ │ eorspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x16b6c4 │ │ │ │ + blls 0x16b618 │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - @ instruction: 0xf98ef08e │ │ │ │ + @ instruction: 0xf984f08e │ │ │ │ ldrtmi lr, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ @ instruction: 0xf08c72ff │ │ │ │ - @ instruction: 0xe723febd │ │ │ │ + @ instruction: 0xe723feb3 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd4621 │ │ │ │ andcs r8, r9, r4, lsl r0 │ │ │ │ strbmi r9, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf0919601 │ │ │ │ - @ instruction: 0xf088fc43 │ │ │ │ - bls 0x198fa8 │ │ │ │ + @ instruction: 0xf088fc39 │ │ │ │ + bls 0x198ed4 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf960f08f │ │ │ │ + @ instruction: 0xf956f08f │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - ldc2 0, cr15, [r4], #-580 @ 0xfffffdbc │ │ │ │ - blls 0x213c70 │ │ │ │ + stc2 0, cr15, [sl], #-580 @ 0xfffffdbc │ │ │ │ + blls 0x213bc4 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ stmib sp, {r1, sp}^ │ │ │ │ @ instruction: 0xf0918600 │ │ │ │ - ldrb pc, [pc, -fp, lsr #24]! @ │ │ │ │ + ldrb pc, [pc, -r1, lsr #24]! @ │ │ │ │ strtmi r9, [r1], -r5, lsl #22 │ │ │ │ andcs r9, r8, r2, lsl #20 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - stc2 0, cr15, [r2], #-580 @ 0xfffffdbc │ │ │ │ + ldc2 0, cr15, [r8], {145} @ 0x91 │ │ │ │ svclt 0x0000e776 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ mrrcvs 0, 8, fp, ip, cr5 │ │ │ │ @@ -141038,72 +140995,72 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d057 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0xf0882495 │ │ │ │ - pkhtbmi pc, r2, r3, asr #23 @ │ │ │ │ - blx 0xff4d6106 │ │ │ │ + strmi pc, [r2], r9, asr #23 │ │ │ │ + blx 0xff25605a │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - @ instruction: 0xf8d4fbcd │ │ │ │ + @ instruction: 0xf8d4fbc3 │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ - blx 0x2057e4c │ │ │ │ + blx 0xfe457da0 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4650 │ │ │ │ - @ instruction: 0xf8d4fcb7 │ │ │ │ + @ instruction: 0xf8d4fcad │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4659fa73 │ │ │ │ + ldrbmi pc, [r9], -r3, lsl #21 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [ip], #568 @ 0x238 │ │ │ │ + stc2 0, cr15, [r2], #568 @ 0x238 │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r6, r0, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - ldrtmi pc, [r9], -r7, ror #20 @ │ │ │ │ + @ instruction: 0x4639fa77 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r0], #568 @ 0x238 │ │ │ │ + ldc2 0, cr15, [r6], {142} @ 0x8e │ │ │ │ @ instruction: 0xf088bbae │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4606 │ │ │ │ - blmi 0x8593c0 │ │ │ │ + blmi 0x8592ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ biccs pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x1302a0 │ │ │ │ + bl 0x1301f4 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13eb60 │ │ │ │ + bl 0x13eab4 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - stmdavs r4!, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - blx 0x1057ecc │ │ │ │ + blx 0x1457e20 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r1, r3, ror #25 │ │ │ │ + ldrdcs pc, [r1], -r9 │ │ │ │ mulcs r0, r0, r7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffb0f7fb │ │ │ │ + @ instruction: 0xffaef7fb │ │ │ │ @ instruction: 0xf04fe797 │ │ │ │ strbmi r4, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c4648 │ │ │ │ - @ instruction: 0xe7c2fef5 │ │ │ │ + strb pc, [r2, fp, ror #29] @ │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr12, {4} │ │ │ │ + cdp2 0, 14, cr15, cr4, cr12, {4} │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq r6, r7, r8 │ │ │ │ - blvs 0xfe5753cc │ │ │ │ + strheq r6, [r7], r4 │ │ │ │ + blvs 0xfe575320 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -141111,821 +141068,815 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r2!, {r1, r9, fp, sp}^ │ │ │ │ ldrdcc pc, [r8], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrdcs pc, [ip], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf1204 │ │ │ │ + bl 0xfebf1158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r5, r3, r0, lsl #8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ orrslt pc, r8, #19, 30 @ 0x4c │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0xb56252 │ │ │ │ + blx 0x8d61a6 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf9dcf7d5 │ │ │ │ + @ instruction: 0xf9ecf7d5 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4639 │ │ │ │ - @ instruction: 0xf088fbcd │ │ │ │ - ldmdavs r1!, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf088fbc3 │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4607 │ │ │ │ - blmi 0x5d92ac │ │ │ │ + blmi 0x5d91d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, r8, fp, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9a06c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99fc0 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xd5629c │ │ │ │ + blx 0xad61f0 │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4602f9b9 │ │ │ │ + strmi pc, [r2], -r9, asr #19 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrrc2 0, 8, pc, lr, cr14 @ │ │ │ │ + mrrc2 0, 8, pc, r4, cr14 @ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff2cf7fb │ │ │ │ + @ instruction: 0xff2af7fb │ │ │ │ svclt 0x0000e7bd │ │ │ │ - strdeq r5, [r7], r4 │ │ │ │ + addeq r5, r7, r0, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ addlt r4, r5, r7, lsl r6 │ │ │ │ - b 0x1875230 │ │ │ │ + b 0x1875184 │ │ │ │ rsbsle r7, sp, r2, lsl ip │ │ │ │ @ instruction: 0xf4136c1b │ │ │ │ @ instruction: 0xf0006470 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d174 │ │ │ │ - bcs 0xa2394 │ │ │ │ + bcs 0xa22e8 │ │ │ │ @ instruction: 0x460dd170 │ │ │ │ streq pc, [lr], #-19 @ 0xffffffed │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #655360 @ 0xa0000 │ │ │ │ strbtle r0, [lr], #-1755 @ 0xfffff925 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d058 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0xf0882495 │ │ │ │ - strmi pc, [r2], r7, ror #21 │ │ │ │ - blx 0xff9d6344 │ │ │ │ + pkhtbmi pc, r2, sp, asr #21 @ │ │ │ │ + blx 0xff756298 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - @ instruction: 0xf8d4fae1 │ │ │ │ + @ instruction: 0xf8d4fad7 │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - @ instruction: 0xf95ef7d5 │ │ │ │ + @ instruction: 0xf96ef7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4650 │ │ │ │ - @ instruction: 0xf8d4fe39 │ │ │ │ + @ instruction: 0xf8d4fe2f │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4659f953 │ │ │ │ + ldrbmi pc, [r9], -r3, ror #18 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 2, cr15, cr14, cr14, {4} │ │ │ │ + cdp2 0, 2, cr15, cr4, cr14, {4} │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ andcs r6, r1, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - ldrtmi pc, [r9], -r7, asr #18 @ │ │ │ │ + @ instruction: 0x4639f957 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 0, 2, cr15, cr2, cr14, {4} │ │ │ │ + cdp2 0, 1, cr15, cr8, cr14, {4} │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ - blx 0xffc56398 │ │ │ │ + blx 0xff9d62ec │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - blx 0x563b6 │ │ │ │ + blx 0xffdd630a │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ movwls r4, #1046 @ 0x416 │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ strbmi r9, [sl], #-1538 @ 0xfffff9fe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf9f0f089 │ │ │ │ + @ instruction: 0xf9e6f089 │ │ │ │ stmiavs r9!, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4621f91d │ │ │ │ + strtmi pc, [r1], -sp, lsr #18 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 0, 9, cr15, cr8, cr14, {4} │ │ │ │ + cdp2 0, 8, cr15, cr14, cr14, {4} │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 7, 4, pc, cr6, cr11, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr4, cr11, {7} @ │ │ │ │ strbmi lr, [r9], -sp, lsl #15 │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf9def08f │ │ │ │ + @ instruction: 0xf9d4f08f │ │ │ │ @ instruction: 0x4651e7b8 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf9d6f08f │ │ │ │ + @ instruction: 0xf9ccf08f │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - addeq r5, r7, r6, asr #27 │ │ │ │ + addeq r5, r7, r2, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ - blvs 0xfe386448 │ │ │ │ + blvs 0xfe38639c │ │ │ │ @ instruction: 0xf4136c4a │ │ │ │ rsbsle r6, r6, r0, ror ip │ │ │ │ cmnpeq r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ svceq 0x0014d077 │ │ │ │ stcvs 0, cr13, [ip], {126} @ 0x7e │ │ │ │ ldrbteq pc, [r0], #20 @ │ │ │ │ @ instruction: 0xf8d0d07a │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d16d │ │ │ │ - blcs 0xa650c │ │ │ │ + blcs 0xa6460 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x4619d075 │ │ │ │ stc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ ldrvc pc, [r0], #1606 @ 0x646 │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - blx 0x1564a0 │ │ │ │ + @ instruction: 0xf9f8f088 │ │ │ │ @ instruction: 0xf0884682 │ │ │ │ - @ instruction: 0x4680f9ff │ │ │ │ - @ instruction: 0xf9fcf088 │ │ │ │ + @ instruction: 0x4680f9f5 │ │ │ │ + @ instruction: 0xf9f2f088 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strmi r6, [r1], r9, ror #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -sp, lsr #17 @ │ │ │ │ + @ instruction: 0x4659f8bd │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe8564dc │ │ │ │ + blx 0xfe5d6430 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ andcs r6, r0, r9, lsr #16 │ │ │ │ - @ instruction: 0xf8a2f7d5 │ │ │ │ + @ instruction: 0xf8b2f7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4640 │ │ │ │ - svccs 0x0000fa93 │ │ │ │ + svccs 0x0000fa89 │ │ │ │ stmdavs r7!, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - @ instruction: 0xf896f7d5 │ │ │ │ + @ instruction: 0xf8a6f7d5 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - vmlacs.f32 s30, s1, s14 │ │ │ │ + @ instruction: 0x2e00fa7d │ │ │ │ @ instruction: 0xf088d142 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4606 │ │ │ │ - blmi 0x9d901c │ │ │ │ + blmi 0x9d8f48 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x130644 │ │ │ │ + bl 0x130598 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13ef04 │ │ │ │ + bl 0x13ee58 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - @ instruction: 0xf86cf7d5 │ │ │ │ + @ instruction: 0xf87cf7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r1, r1, lsl fp @ │ │ │ │ + andcs pc, r1, r7, lsl #22 │ │ │ │ vaddl.u8 q15, d2, d4 │ │ │ │ - blcs 0x132f3c │ │ │ │ + blcs 0x132e90 │ │ │ │ andcs sp, r0, r7, lsl #17 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ - @ instruction: 0xe789fdd1 │ │ │ │ + str pc, [r9, pc, asr #27] │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - ldc2 0, cr15, [r6, #-560] @ 0xfffffdd0 │ │ │ │ + stc2 0, cr15, [ip, #-560] @ 0xfffffdd0 │ │ │ │ vst1.32 {d30}, [pc :256], r5 │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c4650 │ │ │ │ - str pc, [r2, pc, lsl #26]! │ │ │ │ - addeq r5, r7, r4, ror #24 │ │ │ │ + str pc, [r2, r5, lsl #26]! │ │ │ │ + addeq r5, r7, r0, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0116c19 │ │ │ │ strdle r0, [r7, -r0] │ │ │ │ @ instruction: 0xf4106b98 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ rsbsne r6, r6, r6, ror #17 │ │ │ │ stmdbvs r2!, {r3, ip, lr, pc} │ │ │ │ - bcs 0x8ab480 │ │ │ │ + bcs 0x8ab3d4 │ │ │ │ mrccs 15, 0, fp, cr0, cr8, {6} │ │ │ │ andcs fp, r1, ip, asr #31 │ │ │ │ stcle 0, cr2, [r8, #-0] │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ andsle r2, sp, pc, lsl #22 │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfece4c24 │ │ │ │ - b 0x14971ec │ │ │ │ + blx 0xfece4b78 │ │ │ │ + b 0x1497140 │ │ │ │ svclt 0x00d81353 │ │ │ │ - blcs 0xa2ff0 │ │ │ │ + blcs 0xa2f44 │ │ │ │ @ instruction: 0xf8d5d1e9 │ │ │ │ andcs r1, r1, #200 @ 0xc8 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0x4619b131 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [sl, r1] │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xe7f8fd73 │ │ │ │ - blcs 0xb44a8 │ │ │ │ + @ instruction: 0xe7f8fd71 │ │ │ │ + blcs 0xb43fc │ │ │ │ @ instruction: 0xe7d2d0de │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c14628 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xabe30 │ │ │ │ + stmdbvs r3!, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xabd84 │ │ │ │ @ instruction: 0xf895d17e │ │ │ │ - blcs 0xa6700 │ │ │ │ + blcs 0xa6654 │ │ │ │ @ instruction: 0xf088d15c │ │ │ │ - @ instruction: 0x2e00f957 │ │ │ │ + @ instruction: 0x2e00f94d │ │ │ │ svclt 0x00c14681 │ │ │ │ @ instruction: 0xf6462700 │ │ │ │ @ instruction: 0xf04f7a90 │ │ │ │ vqdmull.s q8, d0, d3[0] │ │ │ │ @ instruction: 0xdc202a95 │ │ │ │ @ instruction: 0xf8cde078 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x14d8380 │ │ │ │ + blx 0xfe3d82d4 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r1, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xffbcf7d4 │ │ │ │ + @ instruction: 0xffccf7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r8, #3520 @ 0xdc0 │ │ │ │ + andcs pc, r8, #2880 @ 0xb40 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08c3701 │ │ │ │ - adcsmi pc, lr, #487424 @ 0x77000 │ │ │ │ + adcsmi pc, lr, #446464 @ 0x6d000 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ andcs r6, r1, r1, lsr #18 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xffa4f7d4 │ │ │ │ + @ instruction: 0xffb4f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - @ instruction: 0xf8cdfc7f │ │ │ │ + @ instruction: 0xf8cdfc75 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x15d83e0 │ │ │ │ + blx 0xfe4d8334 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ smlalseq fp, r3, fp, r3 │ │ │ │ @ instruction: 0x4641425a │ │ │ │ @ instruction: 0xf08c4640 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - cdp2 7, 8, cr15, cr10, cr1, {6} │ │ │ │ + cdp2 7, 12, cr15, cr6, cr1, {6} │ │ │ │ @ instruction: 0xf7c44628 │ │ │ │ - @ instruction: 0xe78bfb37 │ │ │ │ - blcs 0x3f4784 │ │ │ │ + @ instruction: 0xe78bfb73 │ │ │ │ + blcs 0x3f46d8 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ addsle r2, ip, r0, lsl #22 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0886808 │ │ │ │ - @ instruction: 0xe784ffd7 │ │ │ │ + str pc, [r4, sp, asr #31] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - blx 0x95676c │ │ │ │ + blx 0x6d66c0 │ │ │ │ stmiavs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strble r0, [lr, #2011] @ 0x7db │ │ │ │ strb r2, [r8, r4, lsl #4] │ │ │ │ - blcs 0xb45d8 │ │ │ │ + blcs 0xb452c │ │ │ │ stmdbvs r3!, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbsmi r0, r2, #246 @ 0xf6 │ │ │ │ sbcle r2, r2, r0, lsl #28 │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r5, r7, sl, asr #20 │ │ │ │ + strdeq r5, [r7], r6 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ stcllt 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ - stcllt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + stcllt 7, cr15, [r0], {251} @ 0xfb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - bmi 0xff3867b4 │ │ │ │ + bmi 0xff286708 │ │ │ │ cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orrvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ strmi r4, [ip], fp │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ andcs r4, r0, #140509184 @ 0x8600000 │ │ │ │ stmib sp, {r0, r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r9, sp}^ │ │ │ │ andls r2, r8, #1610612736 @ 0x60000000 │ │ │ │ - orrhi pc, r0, r0 │ │ │ │ + cmnphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addhi pc, sp, r0, asr #4 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vand d8, d16, d14 │ │ │ │ - vst4. {d24-d27}, [pc :256], r9 │ │ │ │ + vand d8, d16, d6 │ │ │ │ + vst4. {d24-d27}, [pc :256], r1 │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ addsmi r6, r3, #128, 4 │ │ │ │ - sbcshi pc, r4, r0 │ │ │ │ + sbchi pc, ip, r0 │ │ │ │ eorvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - vmla.i q12, q14, d1[6] │ │ │ │ + vmla.i q12, q14, d1[4] │ │ │ │ stmdbcs r0, {r0, r8, ip, lr} │ │ │ │ - andhi pc, r8, #0 │ │ │ │ + mvnshi pc, r0 │ │ │ │ @ instruction: 0xf0402903 │ │ │ │ - vmla.i q12, q14, d1[4] │ │ │ │ - blcs 0x12b408 │ │ │ │ - addhi pc, r8, #0 │ │ │ │ + vshr.u64 q12, , #52 │ │ │ │ + blcs 0x12b35c │ │ │ │ + rsbshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xbafc4 │ │ │ │ - sbcshi pc, r6, r0, asr #32 │ │ │ │ + blcs 0xbaef0 │ │ │ │ + sbchi pc, lr, r0, asr #32 │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ strbne pc, [r0, #-972] @ 0xfffffc34 @ │ │ │ │ @ instruction: 0xf004431d │ │ │ │ vsri.8 d16, d14, #4 │ │ │ │ orrcs r5, r0, #128, 4 │ │ │ │ movweq pc, #12992 @ 0x32c0 @ │ │ │ │ - b 0x3ab288 │ │ │ │ + b 0x3ab1dc │ │ │ │ strls r0, [r4], #-771 @ 0xfffffcfd │ │ │ │ - blcs 0xbfa54 │ │ │ │ - addhi pc, r9, #0 │ │ │ │ + blcs 0xbf9a8 │ │ │ │ + rsbshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0402b80 │ │ │ │ - stcvs 0, cr8, [r3, #-748] @ 0xfffffd14 │ │ │ │ + stcvs 0, cr8, [r3, #-716] @ 0xfffffd34 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - mrrcvs 2, 11, r8, fp, cr7 │ │ │ │ + mrrcvs 2, 10, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa3268 │ │ │ │ - adchi pc, ip, r0 │ │ │ │ + blcs 0xa31bc │ │ │ │ + adchi pc, r4, r0 │ │ │ │ ldrdcc pc, [r8], lr @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - @ instruction: 0xf8de80a7 │ │ │ │ + @ instruction: 0xf8de809f │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - ldrbtmi r8, [r0], -r1, lsr #1 │ │ │ │ + @ instruction: 0x46708099 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ @ instruction: 0xf646b348 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0872795 │ │ │ │ - @ instruction: 0x4606fff9 │ │ │ │ - @ instruction: 0xfff6f087 │ │ │ │ + strmi pc, [r6], -pc, ror #31 │ │ │ │ + @ instruction: 0xffecf087 │ │ │ │ ldmdavs fp!, {r0, r3, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d49303 │ │ │ │ - stmdbls r3, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf898f08e │ │ │ │ + @ instruction: 0xf88ef08e │ │ │ │ @ instruction: 0x4621683f │ │ │ │ @ instruction: 0xf7d44640 │ │ │ │ - @ instruction: 0x4639fe9d │ │ │ │ + ldrtmi pc, [r9], -sp, lsr #29 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf88ef08e │ │ │ │ + @ instruction: 0xf884f08e │ │ │ │ @ instruction: 0x46292310 │ │ │ │ ldrtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf08d9300 │ │ │ │ - @ instruction: 0x4621fb37 │ │ │ │ + strtmi pc, [r1], -sp, lsr #22 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - andcs pc, r1, r1, lsr #18 │ │ │ │ - @ instruction: 0xf6cfe032 │ │ │ │ + andcs pc, r1, pc, lsl r9 @ │ │ │ │ + @ instruction: 0xf6cfe033 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - sbchi pc, r6, r0 │ │ │ │ + adcshi pc, lr, r0 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addshi pc, r5, r0, lsl #4 │ │ │ │ + addhi pc, sp, r0, lsl #4 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - mlasle r5, r3, r2, r4 │ │ │ │ + mlasle r6, r3, r2, r4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xd15d4293 │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - tstmi sl, #33554432 @ 0x2000000 │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf003a904 │ │ │ │ - b 0x145b39c │ │ │ │ - vmlal.u q8, d12, d0[3] │ │ │ │ - @ instruction: 0xf00214c0 │ │ │ │ - @ instruction: 0x4323021e │ │ │ │ - vsubw.u8 , q6, d6 │ │ │ │ - tstmi r3, #64, 6 │ │ │ │ - andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xd8740 │ │ │ │ - ldmdavs sl, {r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, r9, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - subhi pc, r1, #64 @ 0x40 │ │ │ │ - tstcs r0, sl │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - @ instruction: 0xf0022401 │ │ │ │ - tstmi sl, #-536870911 @ 0xe0000001 │ │ │ │ + @ instruction: 0xd1554293 │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf003a904 │ │ │ │ - blx 0x39b3fc │ │ │ │ - strb pc, [lr, r4, lsl #4] @ │ │ │ │ + strbne pc, [r0], #972 @ 0x3cc @ │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ + movwls r4, #25379 @ 0x6323 │ │ │ │ + bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + vmlseq.f32 s29, s24, s30 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + vsubl.u8 , d12, d8 │ │ │ │ + @ instruction: 0xf00e5280 │ │ │ │ + tstmi r3, #480 @ 0x1e0 │ │ │ │ + subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7ff4204 │ │ │ │ + blmi 0x16d8e98 │ │ │ │ + blls 0x2f4708 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0400300 │ │ │ │ + andlt r8, sl, r5, lsr r2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + pop {sl, fp} │ │ │ │ + b 0x147ae7c │ │ │ │ + vrsra.u64 , q6, #52 │ │ │ │ + @ instruction: 0xf00314c0 │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ + strb r2, [sp, r1, lsl #4] │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - bicne pc, r0, ip, asr #7 │ │ │ │ - b 0x146b404 │ │ │ │ - @ instruction: 0xf00333dc │ │ │ │ - b 0x145b41c │ │ │ │ - @ instruction: 0xf004044c │ │ │ │ - movwmi r0, #46110 @ 0xb41e │ │ │ │ smlalbtne pc, r0, ip, r3 @ │ │ │ │ - @ instruction: 0x43219206 │ │ │ │ - @ instruction: 0xf41c9305 │ │ │ │ - tstls r4, r0, asr #8 │ │ │ │ - mrshi pc, (UNDEF: 78) @ │ │ │ │ - ldr r2, [pc, r0]! │ │ │ │ + b 0x146b348 │ │ │ │ + @ instruction: 0xf003034c │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + tstmi r9, #192, 8 @ 0xc0000000 │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x43239206 │ │ │ │ + @ instruction: 0xf41c9104 │ │ │ │ + movwls r1, #21568 @ 0x5440 │ │ │ │ + mrshi pc, (UNDEF: 76) @ │ │ │ │ + strb r2, [r8, r0] │ │ │ │ eorsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd1f74293 │ │ │ │ strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ stccs 0, cr8, [r3], {195} @ 0xc3 │ │ │ │ vsra.u64 , q8, #52 │ │ │ │ stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ - msrhi SPSR_sxc, r0 │ │ │ │ + msrhi SPSR_sc, r0 │ │ │ │ mvnle r2, r3, lsl #18 │ │ │ │ cmpeq ip, #323584 @ 0x4f000 │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ andeq pc, pc, #12 │ │ │ │ @ instruction: 0xf0039101 │ │ │ │ vrsra.u8 d16, d0, #4 │ │ │ │ @ instruction: 0xf0045180 │ │ │ │ tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ vsubw.u8 q10, q6, d12 │ │ │ │ vmlal.u , d28, d0[0] │ │ │ │ strls r4, [r0], #-257 @ 0xfffffeff │ │ │ │ - @ instruction: 0xf840f7ff │ │ │ │ - @ instruction: 0xf6cfe794 │ │ │ │ + @ instruction: 0xf848f7ff │ │ │ │ + @ instruction: 0xf6cfe79d │ │ │ │ addsmi r6, r3, #128, 4 │ │ │ │ - b 0x148ef5c │ │ │ │ + b 0x148eea0 │ │ │ │ vrshr.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0025380 │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - tstmi sl, #192, 2 @ 0x30 │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstmi sl, #64, 2 │ │ │ │ + movteq lr, #51791 @ 0xca4f │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - vsubw.u8 q10, q6, d11 │ │ │ │ - andls r1, r6, #64, 2 │ │ │ │ - movwls r4, #21281 @ 0x5321 │ │ │ │ + strbne pc, [r0], #972 @ 0x3cc @ │ │ │ │ + b 0x146b3ec │ │ │ │ + @ instruction: 0xf00333dc │ │ │ │ + andls r0, r6, #2013265920 @ 0x78000000 │ │ │ │ + tstls r4, r3, lsr #6 │ │ │ │ strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xd1b39104 │ │ │ │ + @ instruction: 0xd1b39305 │ │ │ │ stcvs 13, cr6, [sp], #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ stmib sp, {r1, r2, r3, r5, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vaddw.s8 , q0, d9 │ │ │ │ + vorr.i32 q10, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - @ instruction: 0xe767ff7b │ │ │ │ - orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - andcc pc, r3, #204, 6 @ 0x30000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #50331648 @ 0x3000000 │ │ │ │ - sbcseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + ldrb pc, [r0, -r3, lsl #31]! @ │ │ │ │ + bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ strmi pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ - cmpeq ip, #323584 @ 0x4f000 │ │ │ │ - stmdbge r4, {r1, r5, r8, r9, lr} │ │ │ │ - @ instruction: 0xf0039206 │ │ │ │ - @ instruction: 0xf00c0310 │ │ │ │ - vsubl.u8 q8, d12, d15 │ │ │ │ - tstmi r3, #16777216 @ 0x1000000 │ │ │ │ - movwls r9, #21508 @ 0x5404 │ │ │ │ - @ instruction: 0xf948f7ff │ │ │ │ - svclt 0x0000e746 │ │ │ │ + @ instruction: 0xf0032203 │ │ │ │ + andls r0, r8, #16, 6 @ 0x40000000 │ │ │ │ + addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf0024323 │ │ │ │ + movwls r0, #25104 @ 0x6210 │ │ │ │ + movwcc pc, #13260 @ 0x33cc @ │ │ │ │ + b 0x146b444 │ │ │ │ + @ instruction: 0xf00c035c │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, sl} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x43239207 │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + @ instruction: 0xf950f7ff │ │ │ │ + svclt 0x0000e74f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ smlabtpl r1, ip, r3, pc @ │ │ │ │ rsbsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf47f2903 │ │ │ │ @ instruction: 0xf3ccaf7b │ │ │ │ - blcs 0x12b6d4 │ │ │ │ - sbcshi pc, r3, r0 │ │ │ │ + blcs 0x12b618 │ │ │ │ + sbcshi pc, r1, r0 │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ - b 0x14866a8 │ │ │ │ - b 0x145b610 │ │ │ │ + b 0x14865ec │ │ │ │ + b 0x145b554 │ │ │ │ vsri.64 q9, q6, #52 │ │ │ │ vmlal.u , d12, d0[0] │ │ │ │ @ instruction: 0xf0035180 │ │ │ │ @ instruction: 0xf004031e │ │ │ │ movwmi r0, #50206 @ 0xc41e │ │ │ │ strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ vraddhn.i16 d18, q6, │ │ │ │ strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ - @ instruction: 0xffc8f7fe │ │ │ │ - b 0x149457c │ │ │ │ + @ instruction: 0xffd0f7fe │ │ │ │ + b 0x14944e4 │ │ │ │ vrshr.u64 d20, d12, #52 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ - vrshr.u8 d16, d0, #4 │ │ │ │ - tstmi sl, #50331648 @ 0x3000000 │ │ │ │ + b 0x145b09c │ │ │ │ + tstmi sl, #92, 2 │ │ │ │ + streq pc, [pc], #-12 @ 0x9a864 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - @ instruction: 0xf0014323 │ │ │ │ - @ instruction: 0xf00c0110 │ │ │ │ - andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ - movwls r4, #21281 @ 0x5321 │ │ │ │ + @ instruction: 0xf0034321 │ │ │ │ + vrsra.u8 d16, d0, #4 │ │ │ │ + andls r4, r6, #50331648 @ 0x3000000 │ │ │ │ + tstls r4, r3, lsr #6 │ │ │ │ strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xf47f9104 │ │ │ │ + @ instruction: 0xf47f9305 │ │ │ │ stcvs 15, cr10, [r5, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf0156cad │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ stmib sp, {r0, r3, r4, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vmla.f d22, d0, d1[2] │ │ │ │ + vsra.s64 d21, d9, #64 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrbt pc, [r1], r7, lsr #28 @ │ │ │ │ - b 0x1475d70 │ │ │ │ + ldrbt pc, [sl], pc, lsr #28 @ │ │ │ │ + b 0x1475cb4 │ │ │ │ vrshr.u64 d20, d12, #52 │ │ │ │ - b 0x146a178 │ │ │ │ + b 0x146a0bc │ │ │ │ @ instruction: 0xf002015c │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ ldcvs 1, cr0, [sp], {16} │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr12, {6} │ │ │ │ - stceq 0, cr15, [pc], {12} │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr12, {0} │ │ │ │ + stcmi 3, cr15, [r3], {204} @ 0xcc │ │ │ │ + tsteq lr, r1, asr #20 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ svceq 0x00c0f015 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf43f1304 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vsra.s64 d22, d9, #64 │ │ │ │ - @ instruction: 0xf7fe0109 │ │ │ │ - @ instruction: 0xe6c7fdfd │ │ │ │ - b 0x1475dc4 │ │ │ │ - vrshr.u64 q9, q6, #52 │ │ │ │ - b 0x14723c0 │ │ │ │ - @ instruction: 0xf002044c │ │ │ │ - @ instruction: 0xf004021e │ │ │ │ - ldcvs 4, cr0, [sp], {30} │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ - mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ - svceq 0x00c0f015 │ │ │ │ - stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf43f4304 │ │ │ │ - stmib sp, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf6454100 │ │ │ │ - vorr.i32 , #9 @ 0x00000009 │ │ │ │ + vmla.f d21, d16, d1[6] │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - @ instruction: 0xe69dfeb1 │ │ │ │ - b 0x1475e18 │ │ │ │ + ldrb pc, [r0], r5, lsl #28 @ │ │ │ │ + b 0x1475d08 │ │ │ │ vrshr.u64 q9, q6, #52 │ │ │ │ - b 0x1472414 │ │ │ │ - @ instruction: 0xf002044c │ │ │ │ - @ instruction: 0xf004021e │ │ │ │ - ldcvs 4, cr0, [sp], {30} │ │ │ │ + b 0x146fb04 │ │ │ │ + @ instruction: 0xf0020e4c │ │ │ │ + @ instruction: 0xf00e021e │ │ │ │ + ldcvs 14, cr0, [sp], {30} │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + vmls.i , q6, d0[0] │ │ │ │ + b 0x11a1c24 │ │ │ │ + b 0x115b960 │ │ │ │ + @ instruction: 0xf015030c │ │ │ │ + andls r0, r6, #192, 30 @ 0x300 │ │ │ │ + movwmi lr, #18893 @ 0x49cd │ │ │ │ + mcrge 4, 7, pc, cr6, cr15, {1} @ │ │ │ │ + smlabtmi r0, sp, r9, lr │ │ │ │ + @ instruction: 0x41a9f645 │ │ │ │ + smlabteq r9, r0, r2, pc @ │ │ │ │ + mrc2 7, 5, pc, cr10, cr14, {7} │ │ │ │ + stcvs 6, cr14, [r3, #-668] @ 0xfffffd64 │ │ │ │ + sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + strpl pc, [r0], #972 @ 0x3cc │ │ │ │ + vmlseq.f32 s29, s24, s30 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ + b 0x1475bd8 │ │ │ │ + @ instruction: 0x432233dc │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ - mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ + strbne pc, [r0], #-972 @ 0xfffffc34 @ │ │ │ │ + stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ + streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ svceq 0x00c0f015 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf43f4304 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vmla.f d21, d0, d1[2] │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - uhasx pc, r3, r9 @ │ │ │ │ + ldrbt pc, [lr], -r3, asr #30 @ │ │ │ │ stcvs 13, cr6, [sp], #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0x51a9f645 │ │ │ │ + mvnsmi pc, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff2af7fd │ │ │ │ - b 0x149440c │ │ │ │ + @ instruction: 0xff34f7fd │ │ │ │ + b 0x1494378 │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ - @ instruction: 0xf0035280 │ │ │ │ - b 0x145b700 │ │ │ │ - tstmi r3, #76, 8 @ 0x4c000000 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ + b 0x146f3c4 │ │ │ │ + @ instruction: 0xf003044c │ │ │ │ + @ instruction: 0xf004031e │ │ │ │ + tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ @ instruction: 0xf01c4322 │ │ │ │ @ instruction: 0xf04f0f80 │ │ │ │ tstls r4, r1, lsl #8 │ │ │ │ andls r9, r5, #402653184 @ 0x18000000 │ │ │ │ @ instruction: 0xf47f9407 │ │ │ │ - strls sl, [r0], #-3721 @ 0xfffff177 │ │ │ │ - ldc2 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ - b 0x14943d0 │ │ │ │ + strls sl, [r0], #-3723 @ 0xfffff175 │ │ │ │ + mcrr2 7, 15, pc, r8, cr14 @ │ │ │ │ + b 0x149433c │ │ │ │ vrsra.u64 d20, d12, #52 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ @ instruction: 0xf00c0310 │ │ │ │ tstmi r3, #62914560 @ 0x3c00000 │ │ │ │ subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, r0, #2 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ @ instruction: 0xf01c432a │ │ │ │ - strls r0, [r7], #-3968 @ 0xfffff080 │ │ │ │ - tstls r4, r6, lsl #6 │ │ │ │ + smlabbls r4, r0, pc, r0 @ │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf47f9205 │ │ │ │ - strb sl, [r2, sp, ror #28]! │ │ │ │ + strb sl, [r2, pc, ror #28]! │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ tstmi r3, #12, 6 @ 0x30000000 │ │ │ │ vraddhn.i16 d25, q6, q0 │ │ │ │ strcs r1, [r2], #-704 @ 0xfffffd40 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ @ instruction: 0xf7fe9401 │ │ │ │ - ldr pc, [r5], -r1, asr #29 │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - b 0x113f744 │ │ │ │ - b 0x145b730 │ │ │ │ - vmlal.u q8, d12, d0[3] │ │ │ │ - @ instruction: 0xf0021040 │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - movwmi r4, #8449 @ 0x2101 │ │ │ │ - svceq 0x0080f01c │ │ │ │ - tstls r4, r6, lsl #6 │ │ │ │ - @ instruction: 0xf47f9205 │ │ │ │ - strcs sl, [r2], #-3643 @ 0xfffff1c5 │ │ │ │ - strls r4, [r0], #-1648 @ 0xfffff990 │ │ │ │ - blx 0xffc58b4e │ │ │ │ - stcvs 5, cr14, [r3, #-984] @ 0xfffffc28 │ │ │ │ - @ instruction: 0xf4126b9a │ │ │ │ - eorle r6, r8, r0, ror pc │ │ │ │ - @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9b928 │ │ │ │ - movwcs fp, #7960 @ 0x1f18 │ │ │ │ - @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf8deae27 │ │ │ │ - blcs 0xa6e18 │ │ │ │ - mcrge 4, 1, pc, cr2, cr15, {3} @ │ │ │ │ - ldrdcc pc, [ip], lr @ │ │ │ │ + strt pc, [r0], -fp, asr #29 │ │ │ │ + b 0x147f678 │ │ │ │ + vrsra.u64 q9, q6, #52 │ │ │ │ + b 0x146f464 │ │ │ │ + @ instruction: 0xf003004c │ │ │ │ + @ instruction: 0xf000031e │ │ │ │ + tstmi r3, #30 │ │ │ │ + subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + smlabtmi r1, ip, r3, pc @ │ │ │ │ + @ instruction: 0xf01c4302 │ │ │ │ + smlabbls r4, r0, pc, r0 @ │ │ │ │ + andls r9, r5, #402653184 @ 0x18000000 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr14, cr15, {3} │ │ │ │ + ldrbtmi r2, [r0], -r2, lsl #8 │ │ │ │ + @ instruction: 0xf7fe9400 │ │ │ │ + @ instruction: 0xe602fbf9 │ │ │ │ + blvs 0xfe735ea4 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + mrrcvs 0, 2, sp, fp, cr8 │ │ │ │ + cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + svclt 0x00183b00 │ │ │ │ + blcs 0xa36b0 │ │ │ │ + mcrge 4, 1, pc, cr10, cr15, {1} @ │ │ │ │ + ldrdcc pc, [r8], lr @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0x4670ae1d │ │ │ │ - stc2l 7, cr15, [ip], #1020 @ 0x3fc │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf087ada4 │ │ │ │ - @ instruction: 0x4629fd77 │ │ │ │ - @ instruction: 0xf7fa4605 │ │ │ │ - strtmi pc, [r9], -r7, lsr #29 │ │ │ │ - andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf9d8f08c │ │ │ │ - strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrc2 7, 5, pc, cr6, cr10, {7} │ │ │ │ - @ instruction: 0xf893e593 │ │ │ │ - @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11b7f8 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - ldrb r2, [r3, r1, lsl #6] │ │ │ │ + @ instruction: 0xf8deae25 │ │ │ │ + blcs 0xa6d70 │ │ │ │ + mcrge 4, 1, pc, cr0, cr15, {3} @ │ │ │ │ + @ instruction: 0xf7ff4670 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [pc, #252]! @ 0x9abcc │ │ │ │ + ldc2l 0, cr15, [r8, #-540]! @ 0xfffffde4 │ │ │ │ + strmi r4, [r5], -r9, lsr #12 │ │ │ │ + mrc2 7, 5, pc, cr0, cr10, {7} │ │ │ │ + strtmi r4, [r8], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf08c2210 │ │ │ │ + @ instruction: 0x4621f9d9 │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + ldr pc, [lr, #3775] @ 0xebf │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - vrshl.s8 q7, , │ │ │ │ - svclt 0x0000ff1b │ │ │ │ + @ instruction: 0xf893e7d3 │ │ │ │ + @ instruction: 0xf0033047 │ │ │ │ + blcs 0x11b748 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + ldrb r2, [r0, #-769] @ 0xfffffcff │ │ │ │ + @ instruction: 0xff1cf20b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf1de4 │ │ │ │ + bl 0xfebf1d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-960] @ 0xfffffc40 │ │ │ │ addlt r4, r2, r4, lsl #13 │ │ │ │ @ instruction: 0xf4106ba0 │ │ │ │ andsle r6, r5, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c60 │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldrsbteq pc, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - bl 0x12ae74 │ │ │ │ + bl 0x12adb0 │ │ │ │ stmdacs r5, {r0, r6, r7, r9} │ │ │ │ ldm pc, {r0, r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ tstpne r8, #0 @ p-variant is OBSOLETE │ │ │ │ movweq r1, #14862 @ 0x3a0e │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x28a074 │ │ │ │ + bcs 0x289fb0 │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r3, r1]! │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ andcs lr, r0, lr, ror #15 │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - teqpne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r2, #636]! @ 0x27c │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + ldc2l 1, cr15, [r4, #636]! @ 0x27c │ │ │ │ + eorseq r9, r3, r4, lsl r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf1e6c │ │ │ │ + bl 0xfebf1da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - blx 0x19d8c34 │ │ │ │ + blx 0x1dd8b70 │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -141935,57 +141886,57 @@ │ │ │ │ stmdavs r9!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ teqle ip, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7ff6869 │ │ │ │ bicslt pc, r0, r5, ror pc @ │ │ │ │ - blvs 0xfe736184 │ │ │ │ + blvs 0xfe7360c0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - blx 0x18d8ca4 │ │ │ │ + blx 0x1cd8be0 │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf8eaf7fb │ │ │ │ + @ instruction: 0xf8f4f7fb │ │ │ │ stmdavs lr!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [sl], #540 @ 0x21c │ │ │ │ + stc2 0, cr15, [ip], #540 @ 0x21c │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf9b0f7c1 │ │ │ │ + @ instruction: 0xf9f8f7c1 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - blx 0x58c9a │ │ │ │ + ldc2 7, cr15, [sl], {212} @ 0xd4 │ │ │ │ mrrcvs 7, 13, lr, r3, cr4 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe7a0d0be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf1f5c │ │ │ │ + bl 0xfebf1e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, lsr #17 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf9ecf7e6 │ │ │ │ + @ instruction: 0xf9fcf7e6 │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -141995,42 +141946,42 @@ │ │ │ │ stmiavs r9!, {r1, r8, ip, lr, pc} │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7ff68a9 │ │ │ │ ldrshlt pc, [r0, #237] @ 0xed @ │ │ │ │ - blvs 0xfe736274 │ │ │ │ + blvs 0xfe7361b0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - @ instruction: 0xf9e8f7e6 │ │ │ │ + @ instruction: 0xf9f8f7e6 │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf872f7fb │ │ │ │ + @ instruction: 0xf87cf7fb │ │ │ │ @ instruction: 0xf087e7db │ │ │ │ - stmdavs fp!, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d4692a │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - @ instruction: 0xf9e0f7c1 │ │ │ │ + blx 0xad8c80 │ │ │ │ mrrcvs 7, 13, lr, r3, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79cd0ba │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -142089,52 +142040,52 @@ │ │ │ │ andmi r0, fp, r0, lsr #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ ldrbhi pc, [lr], #-0 @ │ │ │ │ andhi pc, fp, #0, 4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ vqsub.s8 q4, q0, q4 │ │ │ │ - blcs 0xbbe98 │ │ │ │ + blcs 0xbbdd4 │ │ │ │ ldrbthi pc, [r0], #-0 @ │ │ │ │ vsubw.s8 q9, q0, d31 │ │ │ │ andmi r0, fp, r0, asr #6 │ │ │ │ bicle r2, r0, r0, lsl #22 │ │ │ │ - blvs 0xfe73636c │ │ │ │ + blvs 0xfe7362a8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [sp, r0]! @ │ │ │ │ @ instruction: 0xf4046c5c │ │ │ │ stccc 4, cr0, [r0], {112} @ 0x70 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082f0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1aa2c00 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 14) @ │ │ │ │ ldmcc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldmdaeq lr, {r3, ip, sp, lr, pc} │ │ │ │ - b 0x129bb44 │ │ │ │ + b 0x129ba80 │ │ │ │ @ instruction: 0xf1410803 │ │ │ │ @ instruction: 0xf0878187 │ │ │ │ - strmi pc, [r3], -fp, ror #22 │ │ │ │ + strmi pc, [r3], -sp, ror #22 │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x6d8f14 │ │ │ │ + blx 0xdd8e50 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4629 │ │ │ │ - strtmi pc, [r2], -r9, lsl #24 │ │ │ │ + strtmi pc, [r2], -fp, lsl #24 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf914f7c1 │ │ │ │ + @ instruction: 0xf95cf7c1 │ │ │ │ vmla.i q15, , d2[6] │ │ │ │ - bleq 0x46cfec │ │ │ │ + bleq 0x46cf28 │ │ │ │ @ instruction: 0xf1000208 │ │ │ │ bicscs r8, r0, #1610612747 @ 0x6000000b │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ andscs r4, r0, #11 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ ldcvs 15, cr10, [r3, #-456]! @ 0xfffffe38 │ │ │ │ @@ -142142,347 +142093,347 @@ │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 15, 6, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ svcge 0x0063f43f │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, r6, r0 │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031440 │ │ │ │ @ instruction: 0xf007031e │ │ │ │ tstmi ip, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf10402e9 │ │ │ │ @ instruction: 0xf1400901 │ │ │ │ @ instruction: 0xf0878340 │ │ │ │ - strtmi pc, [r1], -r1, lsr #22 │ │ │ │ + strtmi pc, [r1], -r3, lsr #22 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ - @ instruction: 0x4622fc51 │ │ │ │ + @ instruction: 0x4622fc5b │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf8d6f7c1 │ │ │ │ - blx 0x657276 │ │ │ │ + @ instruction: 0xf91ef7c1 │ │ │ │ + blx 0x6d71b2 │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ - mcrr2 7, 15, pc, r6, cr10 @ │ │ │ │ + mrrc2 7, 15, pc, r0, cr10 @ │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7c14630 │ │ │ │ - adc pc, r1, fp, asr #17 │ │ │ │ + adc pc, r1, r3, lsl r9 @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ svcne 0x0080f5b7 │ │ │ │ sbcshi pc, r6, #0 │ │ │ │ addhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ movwcs r8, #61842 @ 0xf192 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ - blcs 0xab0b8 │ │ │ │ - strhi pc, [pc], #0 @ 0x9b090 │ │ │ │ + blcs 0xaaff4 │ │ │ │ + strhi pc, [pc], #0 @ 0x9afcc │ │ │ │ svceq 0x0000f5b3 │ │ │ │ svcge 0x0023f47f │ │ │ │ vmul.i q8, , d0[3] │ │ │ │ @ instruction: 0xf0044303 │ │ │ │ @ instruction: 0x064a0410 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ @ instruction: 0xf8d0af18 │ │ │ │ ldrbeq r3, [fp, #200] @ 0xc8 │ │ │ │ svcge 0x0013f57f │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svceq 0x000ef013 │ │ │ │ strbteq sp, [r7], r2, lsl #2 │ │ │ │ svcge 0x000bf53f │ │ │ │ - movtne pc, #965 @ 0x3c5 @ │ │ │ │ strbpl pc, [r0, -r5, asr #7] @ │ │ │ │ + movtne pc, #965 @ 0x3c5 @ │ │ │ │ @ instruction: 0xf1410268 │ │ │ │ - blcs 0xbb2e4 │ │ │ │ + blcs 0xbb220 │ │ │ │ svcge 0x0001f47f │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ @ instruction: 0xf0148204 │ │ │ │ @ instruction: 0xf47f0701 │ │ │ │ @ instruction: 0xf04faefa │ │ │ │ @ instruction: 0x46300910 │ │ │ │ - blx 0xed90f0 │ │ │ │ + blx 0x11d902c │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - blx 0xff1d7318 │ │ │ │ + blx 0xff257254 │ │ │ │ vrsubhn.i16 d20, , q0 │ │ │ │ strbmi r3, [r1], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf7c04630 │ │ │ │ - strtmi pc, [r0], -r9, asr #31 │ │ │ │ - @ instruction: 0xf958f7d4 │ │ │ │ + @ instruction: 0xf7c14630 │ │ │ │ + @ instruction: 0x4620f811 │ │ │ │ + @ instruction: 0xf974f7d4 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ ldrtmi r4, [r8], -sl, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xfff57390 │ │ │ │ + blx 0xfffd72cc │ │ │ │ svclt 0x0000e046 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andpl pc, r0, #192, 12 @ 0xc000000 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff486c8c │ │ │ │ + beq 0xff486bc8 │ │ │ │ orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ stmdami r3, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ addeq r4, fp, #2080374784 @ 0x7c000000 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ strls r6, [r8, -r3, lsl #26] │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 12, sl, fp, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - ldrshlt pc, [r8, #155]! @ 0x9b @ │ │ │ │ + mvnslt pc, r7, lsl #20 │ │ │ │ eoreq r0, r8, #170 @ 0xaa │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584641 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - @ instruction: 0xffa0f7c0 │ │ │ │ + @ instruction: 0xffe8f7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ - rsceq pc, r9, #512000 @ 0x7d000 │ │ │ │ + rsceq pc, r9, #520192 @ 0x7f000 │ │ │ │ @ instruction: 0xf1404604 │ │ │ │ @ instruction: 0xf8d682f4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ strbmi r2, [r2], -r2, ror #3 │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf804f7c4 │ │ │ │ + @ instruction: 0xf84cf7c4 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfee5919a │ │ │ │ + blx 0xff0d90d6 │ │ │ │ ldr r2, [r5], r1 │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073303 │ │ │ │ vorr.i32 d16, #-1879048192 @ 0x90000000 │ │ │ │ tstmi pc, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf100028b │ │ │ │ stcvs 1, cr8, [r3, #-480] @ 0xfffffe20 │ │ │ │ ldcvs 7, cr9, [sl], {8} │ │ │ │ svceq 0x00f0f012 │ │ │ │ sbcshi pc, ip, r0 │ │ │ │ svceq 0x000ef012 │ │ │ │ ldrbteq sp, [r8], r2, lsl #2 │ │ │ │ mrcge 5, 3, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adceq sp, sl, r0, ror #1 │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ @ instruction: 0x4641727f │ │ │ │ subsmi fp, r2, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - strmi pc, [r0], r1, ror #30 │ │ │ │ - blx 0x1d57424 │ │ │ │ + strmi pc, [r0], r9, lsr #31 │ │ │ │ + blx 0x1dd7360 │ │ │ │ strmi r0, [r4], -fp, ror #5 │ │ │ │ sbchi pc, r4, #64, 2 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf0032143 │ │ │ │ tstls r0, pc, lsl #6 │ │ │ │ @ instruction: 0xf7c44621 │ │ │ │ - @ instruction: 0xf646fb73 │ │ │ │ + @ instruction: 0xf646fbbb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46392395 │ │ │ │ ldmdavs sp, {r0, sp} │ │ │ │ - @ instruction: 0xf8def7d4 │ │ │ │ + @ instruction: 0xf8faf7d4 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4629 │ │ │ │ - sbfx pc, r9, #28, #22 │ │ │ │ + sbfx pc, fp, #28, #22 │ │ │ │ vmull.u q8, d17, d0[3] │ │ │ │ @ instruction: 0xf0045380 │ │ │ │ addeq r0, r8, #503316480 @ 0x1e000000 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ ldcvs 14, cr10, [r3, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 3, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mlseq sl, r6, r0, sp │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ vrshr.u64 , , #59 │ │ │ │ svclt 0x00584103 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - @ instruction: 0xff16f7c0 │ │ │ │ + @ instruction: 0xff5ef7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ - rsceq pc, sl, #3981312 @ 0x3cc000 │ │ │ │ + rsceq pc, sl, #4014080 @ 0x3d4000 │ │ │ │ @ instruction: 0xf1404607 │ │ │ │ @ instruction: 0xf8d683c4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ mvncs r4, r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrtmi r9, [r9], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff7af7c3 │ │ │ │ + @ instruction: 0xffc2f7c3 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xbd92ae │ │ │ │ + blx 0xe591ea │ │ │ │ cmpcs r0, #116, 14 @ 0x1d00000 │ │ │ │ moveq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 q4, q8, │ │ │ │ - blcs 0x10bb618 │ │ │ │ + blcs 0x10bb554 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ cmnphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x232f82f9 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab320 │ │ │ │ + blcs 0xab25c │ │ │ │ ldclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74f728 │ │ │ │ + blvs 0xfe74f664 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r9, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -r4, ror #27 │ │ │ │ - @ instruction: 0xf924f7ff │ │ │ │ + @ instruction: 0xf930f7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bleq 0xffbc7040 │ │ │ │ + bleq 0xffbc6f7c │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ rsceq r4, fp, #28, 6 @ 0x70000000 │ │ │ │ strhi pc, [r4, r0, asr #2] │ │ │ │ - @ instruction: 0xf9a4f087 │ │ │ │ + @ instruction: 0xf9a6f087 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xff5d932c │ │ │ │ + blx 0xff859268 │ │ │ │ @ instruction: 0xf0012f0f │ │ │ │ strtmi r8, [r2], -lr, asr #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff56f7c0 │ │ │ │ + @ instruction: 0xff9ef7c0 │ │ │ │ @ instruction: 0xf5b3e72c │ │ │ │ rsble r0, r5, r0, lsr #30 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ eorshi pc, r2, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcr2 7, 1, pc, cr8, cr10, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr2, cr10, {7} │ │ │ │ @ instruction: 0xf57f02eb │ │ │ │ movwcs sl, #7598 @ 0x1dae │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - str pc, [r7, #3909]! @ 0xf45 │ │ │ │ + str pc, [r7, #3921]! @ 0xf51 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 13, 10, sl, fp, cr2 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ stmdage r4, {r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - cmppcs r0, pc, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, fp, lsr lr @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ eormi r0, r9, r0, lsr #32 │ │ │ │ addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ adcshi pc, lr, #0, 4 │ │ │ │ @ instruction: 0xf0002940 │ │ │ │ @ instruction: 0xf5b184ac │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ stmdbcs r0, {r2, r3, r4, r7, sl, pc} │ │ │ │ - ldclge 4, cr15, [pc, #-508]! @ 0x9b1e4 │ │ │ │ + ldclge 4, cr15, [pc, #-508]! @ 0x9b120 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - tstpmi sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 97), r6 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8dcf7fe │ │ │ │ + @ instruction: 0xf8e8f7fe │ │ │ │ stmdage r4, {r2, r4, r5, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r1], #-3559 @ 0xfffff219 │ │ │ │ + strcs pc, [r1], #-3569 @ 0xfffff20f │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21bfb0 │ │ │ │ + bls 0x21beec │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf6465131 │ │ │ │ - @ instruction: 0x46300131 │ │ │ │ + vrhadd.s8 d20, d22, d5 │ │ │ │ + ldrtmi r7, [r0], -r5, lsl #3 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrb pc, [fp, #-2465] @ 0xfffff65f @ │ │ │ │ + ldrb pc, [fp, #-2477] @ 0xfffff653 @ │ │ │ │ strne pc, [r0], #1041 @ 0x411 │ │ │ │ @ instruction: 0x83a7f040 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr10, cr14, {7} @ │ │ │ │ + mrc2 7, 7, pc, cr6, cr14, {7} │ │ │ │ stmdage r4, {r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - rsceq pc, sp, #12224 @ 0x2fc0 │ │ │ │ + rsceq pc, sp, #12864 @ 0x3240 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ vrecps.f32 , q3, │ │ │ │ - @ instruction: 0xf6466161 │ │ │ │ - vsra.s64 q8, , #64 │ │ │ │ + @ instruction: 0xf64651b5 │ │ │ │ + vaddw.s8 q8, q0, d25 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldr pc, [r3, #-2603]! @ 0xfffff5d5 │ │ │ │ + ldr pc, [r3, #-2615]! @ 0xfffff5c9 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ mvnshi pc, r0 │ │ │ │ subeq pc, r0, #79 @ 0x4f │ │ │ │ msrhi (UNDEF: 98), r0 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b381e7 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ sbceq sl, sl, #32, 26 @ 0x800 │ │ │ │ bichi pc, r5, #0, 2 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - ldc2l 7, cr15, [lr], {254} @ 0xfe │ │ │ │ + stc2l 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ movwcs lr, #5394 @ 0x1512 │ │ │ │ - strls r9, [sl], #-1800 @ 0xfffff8f8 │ │ │ │ + strls r9, [r8, -sl, lsl #8] │ │ │ │ movwls r0, #37390 @ 0x920e │ │ │ │ stcge 5, cr15, [fp, #-252] @ 0xffffff04 │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ strls r3, [r7, #-2053] @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff50f7fe │ │ │ │ + @ instruction: 0xff5cf7fe │ │ │ │ rsclt lr, fp, #0, 10 │ │ │ │ stceq 3, cr9, [fp], #28 │ │ │ │ @ instruction: 0xf003a904 │ │ │ │ - andcs r0, r1, #16, 6 @ 0x40000000 │ │ │ │ - strls r4, [r9], #-827 @ 0xfffffcc5 │ │ │ │ - vsubw.u8 , , d8 │ │ │ │ - @ instruction: 0xf8cd5340 │ │ │ │ - vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ - andls r5, sl, #0, 10 │ │ │ │ - strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff3af7fe │ │ │ │ + vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ + teqmi fp, #64, 4 │ │ │ │ + strpl pc, [r0, #-965] @ 0xfffffc3b │ │ │ │ + movwcs r9, #4872 @ 0x1308 │ │ │ │ + @ instruction: 0xf8cd9409 │ │ │ │ + stmib sp, {r3, r4, pc}^ │ │ │ │ + movwls r2, #42244 @ 0xa504 │ │ │ │ + @ instruction: 0xff46f7fe │ │ │ │ movwcs lr, #5354 @ 0x14ea │ │ │ │ - strls r9, [sl], #-1800 @ 0xfffff8f8 │ │ │ │ + strls r9, [r8, -sl, lsl #8] │ │ │ │ movwls r0, #37386 @ 0x920a │ │ │ │ stclge 5, cr15, [r3], #252 @ 0xfc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74f948 │ │ │ │ + blvs 0xfe74f884 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ stmdbge r4, {r2, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf8cdb2eb │ │ │ │ vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ movwls r5, #29952 @ 0x7500 │ │ │ │ strcs lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe559544 │ │ │ │ + blx 0xfe859480 │ │ │ │ ldcvs 4, cr14, [r2, #-792]! @ 0xfffffce8 │ │ │ │ vmvn.i32 q8, #159 @ 0x0000009f │ │ │ │ @ instruction: 0xf0075380 │ │ │ │ teqmi fp, #7864320 @ 0x780000 │ │ │ │ ldcvs 3, cr9, [r3], {8} │ │ │ │ strls r2, [r9], #-257 @ 0xfffffeff │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -142494,274 +142445,274 @@ │ │ │ │ stcge 4, cr15, [sp], #252 @ 0xfc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ @ instruction: 0xf1b7e7d6 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ movwcs sl, #64676 @ 0xfca4 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab5cc │ │ │ │ + blcs 0xab508 │ │ │ │ eorhi pc, r4, #0 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ ldcge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0021341 │ │ │ │ stmdbge r4, {r2, r9} │ │ │ │ stmiaeq fp!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ strls r4, [r7], #-515 @ 0xfffffdfd │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #25792 @ 0x64c0 │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strls r9, [r5, #-1028] @ 0xfffffbfc │ │ │ │ - blx 0xfefd95da │ │ │ │ + blx 0xfefd9516 │ │ │ │ @ instruction: 0xf5b3e480 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ subcs r8, r0, #1073741861 @ 0x40000025 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r0], #-3305 @ 0xfffff317 │ │ │ │ + strcs pc, [r0], #-3315 @ 0xfffff30d │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c1b8 │ │ │ │ + bls 0x21c0f4 │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf6452155 │ │ │ │ - ldrtmi r3, [r0], -r9, lsr #2 │ │ │ │ + @ instruction: 0xf64511a9 │ │ │ │ + @ instruction: 0x46302179 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldrb pc, [sp], #-2389 @ 0xfffff6ab @ │ │ │ │ + ldrb pc, [sp], #-2401 @ 0xfffff69f @ │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0xdc0ac │ │ │ │ + b 0xdbfe8 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vcgt.s8 d8, d16, d17 │ │ │ │ @ instruction: 0xf5b381a1 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ vshl.s8 q4, q6, q0 │ │ │ │ - blcs 0xbc380 │ │ │ │ + blcs 0xbc2bc │ │ │ │ ldrbhi pc, [r8], #-0 @ │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2l 7, cr15, [ip], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - cmnpne r9, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + biceq pc, sp, r6, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffa0f7fd │ │ │ │ + @ instruction: 0xffacf7fd │ │ │ │ stcvs 4, cr14, [r3, #-224] @ 0xffffff20 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 12, 2, sl, fp, cr14 │ │ │ │ svcvs 0x0070f413 │ │ │ │ stcge 4, cr15, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf005086c │ │ │ │ @ instruction: 0xf004030f │ │ │ │ @ instruction: 0xf0120410 │ │ │ │ - b 0x119f2d4 │ │ │ │ + b 0x119f210 │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ @ instruction: 0xf53f06e3 │ │ │ │ @ instruction: 0x4630ac1c │ │ │ │ - @ instruction: 0xff5cf7fe │ │ │ │ + @ instruction: 0xff68f7fe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ rsbeq sl, r4, pc, ror sp │ │ │ │ @ instruction: 0xf10402ed │ │ │ │ @ instruction: 0xf53f0901 │ │ │ │ @ instruction: 0xf086acc0 │ │ │ │ - ldrtmi pc, [sl], -r1, ror #31 @ │ │ │ │ + ldrtmi pc, [sl], -r3, ror #31 @ │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - strtmi pc, [r1], -r7, ror #25 │ │ │ │ + strtmi pc, [r1], -pc, lsr #26 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf086f923 │ │ │ │ - @ instruction: 0x4604ffd5 │ │ │ │ + @ instruction: 0xf086f92d │ │ │ │ + @ instruction: 0x4604ffd7 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7c04642 │ │ │ │ - @ instruction: 0x4649fcdb │ │ │ │ + strbmi pc, [r9], -r3, lsr #26 @ │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - ldrb pc, [pc, #-2327] @ 0x9add9 @ │ │ │ │ + ldrb pc, [pc, #-2337] @ 0x9ad0b @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - blge 0xffd988f4 │ │ │ │ + blge 0xffd98830 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf4151304 │ │ │ │ @ instruction: 0xf0401580 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r9, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #10 │ │ │ │ - cmppne r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r9, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf824f7fe │ │ │ │ - bllt 0xff859720 │ │ │ │ + @ instruction: 0xf830f7fe │ │ │ │ + bllt 0xff85965c │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - blge 0xff69892c │ │ │ │ + blge 0xff698868 │ │ │ │ usad8ne r0, r1, r4 │ │ │ │ orrhi pc, fp, r0, asr #32 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcrr2 7, 15, pc, r6, cr10 @ │ │ │ │ + mrrc2 7, 15, pc, r0, cr10 @ │ │ │ │ andcs r4, r1, #61865984 @ 0x3b00000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ - bllt 0xff2d974c │ │ │ │ + ldc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + bllt 0xff2d9688 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf411abc2 │ │ │ │ @ instruction: 0xf0401780 │ │ │ │ stmdage r4, {r1, r2, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0x463bfc31 │ │ │ │ + @ instruction: 0x463bfc3b │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb7f │ │ │ │ + @ instruction: 0xf7fffb8b │ │ │ │ @ instruction: 0x4639bbb3 │ │ │ │ @ instruction: 0xf7fa25e2 │ │ │ │ - @ instruction: 0xf8d6f8b5 │ │ │ │ + @ instruction: 0xf8d6f8bf │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39500 │ │ │ │ - str pc, [fp, #-3929] @ 0xfffff0a7 │ │ │ │ + str pc, [fp, #-4001] @ 0xfffff05f │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - strmi pc, [r2], -r5, lsr #28 │ │ │ │ + strmi pc, [r2], -r1, asr #28 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf08d2543 │ │ │ │ - @ instruction: 0xf8d6faff │ │ │ │ + @ instruction: 0xf8d6fb01 │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c49500 │ │ │ │ - ldrbt pc, [r1], #2261 @ 0x8d5 @ │ │ │ │ + ldrbt pc, [r1], #2333 @ 0x91d @ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfffd97be │ │ │ │ + stc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ bichi pc, r9, r0, asr #32 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - teqpcs r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r9, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffbaf7fd │ │ │ │ - bllt 0x1dd97f4 │ │ │ │ + @ instruction: 0xffc6f7fd │ │ │ │ + bllt 0x1dd9730 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xffa597ea │ │ │ │ + blx 0xffcd9726 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - @ instruction: 0xf6452105 │ │ │ │ - bls 0x21ffc0 │ │ │ │ + @ instruction: 0xf6451159 │ │ │ │ + bls 0x21fc3c │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff9ef7fd │ │ │ │ - bllt 0x16d982c │ │ │ │ + @ instruction: 0xffaaf7fd │ │ │ │ + bllt 0x16d9768 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff359822 │ │ │ │ + blx 0xff5d975e │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, ip, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - mvnscs pc, r6, asr #4 │ │ │ │ - orrsmi pc, r9, r6, asr #4 │ │ │ │ + cmppcs r9, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvncc pc, r6, asr #4 │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff84f7fd │ │ │ │ - bllt 0x1059860 │ │ │ │ + @ instruction: 0xff90f7fd │ │ │ │ + bllt 0x105979c │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfecd9856 │ │ │ │ + blx 0xfef59792 │ │ │ │ @ instruction: 0xf57f02e9 │ │ │ │ movwcs sl, #6966 @ 0x1b36 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffafb │ │ │ │ + @ instruction: 0xf7fffb07 │ │ │ │ @ instruction: 0x23afbb2f │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ stmdbge r4, {r1, r2, r5, r8, r9, fp, sp, pc} │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ movwls r9, #17415 @ 0x4407 │ │ │ │ movwmi pc, #13253 @ 0x33c5 @ │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf924f7fb │ │ │ │ - bllt 0x6d98ac │ │ │ │ + @ instruction: 0xf930f7fb │ │ │ │ + bllt 0x6d97e8 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe3598a2 │ │ │ │ + blx 0xfe5d97de │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ @ instruction: 0x81aff040 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - cmnpcc r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + biccs pc, r9, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xfffaf7fc │ │ │ │ - bllt 0x1598d8 │ │ │ │ + @ instruction: 0xf806f7fd │ │ │ │ + bllt 0x159814 │ │ │ │ movwls sl, #30724 @ 0x7804 │ │ │ │ - blx 0x1dd98ce │ │ │ │ + blx 0x205980a │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, r9, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - orrcc pc, r1, r6, asr #4 │ │ │ │ - bicpl pc, r9, r6, asr #4 │ │ │ │ + bicscs pc, r5, r6, asr #4 │ │ │ │ + tstppl sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffe0f7fc │ │ │ │ - blt 0xffad990c │ │ │ │ + @ instruction: 0xffecf7fc │ │ │ │ + blt 0xffad9848 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x1759902 │ │ │ │ + blx 0x19d983e │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - @ instruction: 0xf6452189 │ │ │ │ - bls 0x224098 │ │ │ │ + @ instruction: 0xf64511d9 │ │ │ │ + bls 0x223d14 │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffc4f7fc │ │ │ │ - blt 0xff3d9944 │ │ │ │ + @ instruction: 0xffd0f7fc │ │ │ │ + blt 0xff3d9880 │ │ │ │ svceq 0x0020f5b1 │ │ │ │ andhi pc, ip, #0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r1, #160 @ 0xa0 │ │ │ │ mvnshi pc, r0 │ │ │ │ svceq 0x0000f5b1 │ │ │ │ - bge 0xff018b60 │ │ │ │ + bge 0xff018a9c │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - msrmi (UNDEF: 105), r5 │ │ │ │ + @ instruction: 0x31b9f645 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - mrc2 7, 0, pc, cr10, cr13, {7} │ │ │ │ - blt 0xfed59978 │ │ │ │ + mcr2 7, 1, pc, cr6, cr13, {7} @ │ │ │ │ + blt 0xfed598b4 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ eorshi pc, r6, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #805306368 @ 0x30000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r2, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #6967 @ 0x1b37 @ │ │ │ │ + movwcs pc, #6979 @ 0x1b43 @ │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb81 │ │ │ │ + @ instruction: 0xf7fffb8d │ │ │ │ stmiaeq sl, {r0, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwmi r0, #44396 @ 0xad6c │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ @ instruction: 0xf1000269 │ │ │ │ ssateq r8, #9, r6, asr #5 │ │ │ │ @@ -142769,347 +142720,347 @@ │ │ │ │ @ instruction: 0xf53f0669 │ │ │ │ stmdbge r4, {r1, r2, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ movwcs r0, #9217 @ 0x2401 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf93ef7ff │ │ │ │ - blt 0x1f599e8 │ │ │ │ - stcleq 8, cr0, [sl, #-812] @ 0xfffffcd4 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - vsubw.u8 q10, , d11 │ │ │ │ - strteq r3, [r9], r3, lsl #8 │ │ │ │ + blt 0x1f59924 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #50331648 @ 0x3000000 │ │ │ │ + strteq r0, [r9], sl, asr #26 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ andeq pc, r1, #2 │ │ │ │ subcs r9, r0, #8, 4 @ 0x80000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ - bcs 0xababc │ │ │ │ - bge 0x1998c14 │ │ │ │ + bcs 0xab9f8 │ │ │ │ + bge 0x1998b50 │ │ │ │ strcs sl, [r0, #-2308] @ 0xfffff6fc │ │ │ │ strls r2, [r5], #-514 @ 0xfffffdfe │ │ │ │ stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff3206 │ │ │ │ @ instruction: 0xf7fff995 │ │ │ │ @ instruction: 0x4621ba59 │ │ │ │ @ instruction: 0xf7f924e1 │ │ │ │ - @ instruction: 0xf8d6ff5b │ │ │ │ + @ instruction: 0xf8d6ff65 │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034639 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39400 │ │ │ │ - @ instruction: 0xf7fffdff │ │ │ │ + @ instruction: 0xf7fffe47 │ │ │ │ @ instruction: 0xf401bbb1 │ │ │ │ @ instruction: 0xf5b32320 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d25 │ │ │ │ - blcs 0xbc450 │ │ │ │ + blcs 0xbc38c │ │ │ │ adcshi pc, r4, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ strbhi pc, [sl], #0 @ │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ ldrthi pc, [r2], #0 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - bge 0xc98c7c │ │ │ │ + bge 0xc98bb8 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe1d9a72 │ │ │ │ + blx 0xfe4d99ae │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ - bge 0xa18b90 │ │ │ │ + bge 0xa18acc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x5704e9dd │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf1400598 │ │ │ │ tstcs r0, r8, asr #12 │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1fd8bb4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1fd8af0 │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 4, cr15, cr8, cr6, {4} │ │ │ │ + cdp2 0, 4, cr15, cr10, cr6, {4} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ @ instruction: 0xf08a1000 │ │ │ │ - @ instruction: 0xf086ff57 │ │ │ │ - @ instruction: 0x4641fdd7 │ │ │ │ + @ instruction: 0xf086ff59 │ │ │ │ + @ instruction: 0x4641fdd9 │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - stc2 7, cr15, [r8], {211} @ 0xd3 │ │ │ │ + stc2 7, cr15, [r4], #844 @ 0x34c │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf08c4630 │ │ │ │ - blmi 0xff09b5f4 │ │ │ │ + blmi 0xff09b538 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msreq R12_fiq, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [r3], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - stc2l 0, cr15, [r6], #540 @ 0x21c │ │ │ │ + stc2l 0, cr15, [r8], #540 @ 0x21c │ │ │ │ ldrtmi r2, [r9], -r0 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ - stc2l 7, cr15, [ip], #-844 @ 0xfffffcb4 │ │ │ │ + stc2 7, cr15, [r8], {211} @ 0xd3 │ │ │ │ tstlt r5, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf08c4630 │ │ │ │ - @ instruction: 0xf7fffeeb │ │ │ │ + @ instruction: 0xf7fffeed │ │ │ │ @ instruction: 0xf401bb41 │ │ │ │ @ instruction: 0xf5b72720 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d20 │ │ │ │ svccs 0x00008229 │ │ │ │ rscshi pc, sl, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ ldrthi pc, [r9], #0 @ │ │ │ │ - strthi pc, [pc], #-512 @ 0x9bb54 │ │ │ │ + strthi pc, [pc], #-512 @ 0x9ba90 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmdage r4, {r1, r3, r5, r7, sl, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fffcf5 │ │ │ │ + @ instruction: 0xf7fffd01 │ │ │ │ movwcs fp, #6585 @ 0x19b9 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb4f │ │ │ │ + @ instruction: 0xf7fffb5b │ │ │ │ @ instruction: 0xf011b9b1 │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ @ instruction: 0x6d03a9ac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 3, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa47a4 │ │ │ │ + blcs 0xa46e0 │ │ │ │ ldmibge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8d6a998 │ │ │ │ - blcs 0xa7e64 │ │ │ │ + blcs 0xa7da0 │ │ │ │ ldmibge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffe58cc0 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffe58bfc │ │ │ │ @ instruction: 0xf0050b2a │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi r3, #240, 4 │ │ │ │ svceq 0x0040f012 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ sbcsne lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ orrseq r5, fp, r0, asr #32 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0874318 │ │ │ │ - beq 0xffb9a400 │ │ │ │ + beq 0xffb9a344 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ orrpl pc, r0, r5, asr #7 │ │ │ │ @ instruction: 0xf7f94319 │ │ │ │ - @ instruction: 0xf7fffe8d │ │ │ │ + @ instruction: 0xf7fffe97 │ │ │ │ strcs fp, [r0], #-2773 @ 0xfffff52b │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vsra.s64 d17, d9, #64 │ │ │ │ + vmla.f d16, d16, d1[6] │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffda7 │ │ │ │ + @ instruction: 0xf7fffdb3 │ │ │ │ movwcs fp, #6497 @ 0x1961 │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fff925 │ │ │ │ + @ instruction: 0xf7fff931 │ │ │ │ @ instruction: 0xf011b959 │ │ │ │ @ instruction: 0xf47f08a0 │ │ │ │ @ instruction: 0x6d03a954 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ @ instruction: 0xf43f0fe0 │ │ │ │ - beq 0xff48617c │ │ │ │ + beq 0xff4860b8 │ │ │ │ addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ ldrdls pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf0134317 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b9844c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d0a93e │ │ │ │ - blcs 0xa7f18 │ │ │ │ + blcs 0xa7e54 │ │ │ │ ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ + stc2 7, cr15, [r6], {254} @ 0xfe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04faa9d │ │ │ │ - bleq 0xb5e07c │ │ │ │ + bleq 0xb5dfb8 │ │ │ │ andeq pc, pc, r5 │ │ │ │ mvnseq pc, #3 │ │ │ │ ldrvc pc, [r0], #1606 @ 0x646 │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf0004318 │ │ │ │ @ instruction: 0xf013003f │ │ │ │ - b 0x145f998 │ │ │ │ - b 0x1460be8 │ │ │ │ - b 0x109bfa0 │ │ │ │ + b 0x145f8d4 │ │ │ │ + b 0x1460b24 │ │ │ │ + b 0x109bedc │ │ │ │ svclt 0x000c30c3 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ streq r4, [r0], #-792 @ 0xfffffce8 │ │ │ │ - @ instruction: 0xf9a2f087 │ │ │ │ + @ instruction: 0xf9a4f087 │ │ │ │ and r4, r5, r5, lsl #12 │ │ │ │ movweq lr, #31496 @ 0x7b08 │ │ │ │ ldmibcc pc!, {r0, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ streq pc, [r2, -r3, ror #6] │ │ │ │ ldrtmi r6, [r9], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4631fb93 │ │ │ │ + ldrtmi pc, [r1], -pc, lsr #23 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 0, 3, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr12, {4} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf7ffd1ec │ │ │ │ subcs fp, r0, #421888 @ 0x67000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa2400 │ │ │ │ - stmdbls r4, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6453205 │ │ │ │ - vsra.s64 d20, d25, #64 │ │ │ │ + vaddw.s8 q10, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc4f │ │ │ │ + @ instruction: 0xf7fffc5b │ │ │ │ smlattcs r0, r7, r8, fp │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vmla.f d19, d16, d1[2] │ │ │ │ + vorr.i32 d19, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc43 │ │ │ │ + @ instruction: 0xf7fffc4f │ │ │ │ ldrdcs fp, [r1, -fp] │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vrhadd.s8 d20, d6, d0 │ │ │ │ - vsra.s64 q11, , #64 │ │ │ │ + vmla.f d22, d0, d1[3] │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc37 │ │ │ │ + @ instruction: 0xf7fffc43 │ │ │ │ ldrtmi fp, [r0], -pc, asr #17 │ │ │ │ strmi lr, [r0, -sp, asr #19] │ │ │ │ - @ instruction: 0x21a5f246 │ │ │ │ + mvnsne pc, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ stmialt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9a4f7fe │ │ │ │ + @ instruction: 0xf9b0f7fe │ │ │ │ ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - @ instruction: 0xf99cf7fe │ │ │ │ + @ instruction: 0xf9a8f7fe │ │ │ │ ldmlt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf946f7fa │ │ │ │ + @ instruction: 0xf952f7fa │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf990f7fe │ │ │ │ + @ instruction: 0xf99cf7fe │ │ │ │ stmialt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrcs CPSR_, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b3 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ mvnshi pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vst1.16 {d8-d11}, [r1 :64], fp │ │ │ │ @ instruction: 0xf5b323a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 d8, d15, d16 │ │ │ │ - blcs 0xbd344 │ │ │ │ + blcs 0xbd280 │ │ │ │ strthi pc, [r8], #0 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r0, #19178 @ 0x4aea │ │ │ │ strls r0, [r7], #-2155 @ 0xfffff795 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf0025480 │ │ │ │ @ instruction: 0xf005021e │ │ │ │ @ instruction: 0xf003050f │ │ │ │ @ instruction: 0x43220310 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc2305 │ │ │ │ - @ instruction: 0xf7fffc3f │ │ │ │ + @ instruction: 0xf7fffc4b │ │ │ │ svclt 0x0000b87b │ │ │ │ - addeq r4, r7, ip, asr r4 │ │ │ │ + addeq r4, r7, r0, lsr #10 │ │ │ │ stmiaeq r0!, {r0, r4, ip, sp, lr, pc} │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073203 │ │ │ │ @ instruction: 0xf0130710 │ │ │ │ - b 0x125fa4c │ │ │ │ + b 0x125f988 │ │ │ │ tstle r2, r2, lsl #14 │ │ │ │ @ instruction: 0xf53f06fa │ │ │ │ @ instruction: 0xf8d6a860 │ │ │ │ @ instruction: 0xf01390a8 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b983ea │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d6a856 │ │ │ │ - blcs 0xa80e8 │ │ │ │ + blcs 0xa8024 │ │ │ │ ldmdage r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0050b2b │ │ │ │ @ instruction: 0xf003020f │ │ │ │ strdcs r0, [r0], -r0 @ │ │ │ │ svceq 0x0040f013 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20,d22,d24,d26}, [pc], r0 │ │ │ │ @ instruction: 0xf002517f │ │ │ │ - b 0x10dc770 │ │ │ │ + b 0x10dc6ac │ │ │ │ @ instruction: 0xf64631c3 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ tstmi r1, #-1795162112 @ 0x95000000 │ │ │ │ @ instruction: 0xf0870409 │ │ │ │ - @ instruction: 0x4605f8d3 │ │ │ │ - bl 0x2d3ea0 │ │ │ │ + @ instruction: 0x4605f8d5 │ │ │ │ + bl 0x2d3ddc │ │ │ │ @ instruction: 0xf1090307 │ │ │ │ vmul.p32 , , │ │ │ │ stmdavs r6!, {r0, r8, r9, sl} │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ - blx 0xfeb59dec │ │ │ │ + blx 0xff259d28 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf08d4628 │ │ │ │ - @ instruction: 0xf1b9f825 │ │ │ │ + @ instruction: 0xf1b9f827 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r0, #24658 @ 0x6052 │ │ │ │ andeq pc, r2, #2 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vsubw.u8 , , d7 │ │ │ │ strls r1, [r5], #-896 @ 0xfffffc80 │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #34240 @ 0x85c0 │ │ │ │ @ instruction: 0xf7fe9504 │ │ │ │ @ instruction: 0xf7ffff3f │ │ │ │ stmdage r4, {r0, r1, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf896f7fa │ │ │ │ + @ instruction: 0xf8a2f7fa │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ - tstpmi r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 105), r5 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x1759eee │ │ │ │ + blx 0x1a59e2a │ │ │ │ svclt 0x00f2f7fe │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf884f7fa │ │ │ │ + @ instruction: 0xf890f7fa │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - orrsvc pc, r5, r6, asr #4 │ │ │ │ + mvnvs pc, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x12d9f12 │ │ │ │ + blx 0x15d9e4e │ │ │ │ svclt 0x00e0f7fe │ │ │ │ vmla.i q8, , d3[4] │ │ │ │ @ instruction: 0xf0031580 │ │ │ │ stmdbge r4, {r1, r8, r9} │ │ │ │ @ instruction: 0x432b4630 │ │ │ │ andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ @@ -143120,155 +143071,155 @@ │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7ff2401 │ │ │ │ @ instruction: 0xf5b3b80f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ stmdage r4, {r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fef8af │ │ │ │ + @ instruction: 0xf7fef8bb │ │ │ │ stmib sp, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ adceq r7, r2, r4, lsl #4 │ │ │ │ strbne pc, [r1, #-965] @ 0xfffffc3b @ │ │ │ │ andeq pc, r4, #2 │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ svclt 0x00a8f7fe │ │ │ │ svccs 0x0020f5b7 │ │ │ │ svcge 0x00a3f47e │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf8b6f7fa │ │ │ │ + @ instruction: 0xf8c2f7fa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff64f7fc │ │ │ │ + @ instruction: 0xff70f7fc │ │ │ │ svclt 0x009af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - mvneq pc, #13565952 @ 0xcf0000 │ │ │ │ + mvneq pc, #14483456 @ 0xdd0000 │ │ │ │ svcge 0x008ff53e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, r6, cr11 @ │ │ │ │ + stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ svclt 0x008af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r4, r7, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf836f7fa │ │ │ │ + @ instruction: 0xf842f7fa │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ andsmi r0, sp, r1, lsl #6 │ │ │ │ strvc lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ adchi pc, sp, #0 │ │ │ │ @ instruction: 0xf000429d │ │ │ │ stccs 2, cr8, [r0, #464] @ 0x1d0 │ │ │ │ svcge 0x0071f47e │ │ │ │ - blvs 0xfe7374cc │ │ │ │ + blvs 0xfe737408 │ │ │ │ svcvs 0x0070f412 │ │ │ │ movthi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9cdd0 │ │ │ │ + blcc 0x9cd0c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6af62 │ │ │ │ - blcs 0xa82c0 │ │ │ │ + blcs 0xa81fc │ │ │ │ svcge 0x005df47e │ │ │ │ ldrdhi pc, [ip], r6 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0057f47e │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0x858262 │ │ │ │ + blx 0x8d819e │ │ │ │ @ instruction: 0x46054639 │ │ │ │ ldmdavs r7!, {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9d0f7d3 │ │ │ │ + @ instruction: 0xf9ecf7d3 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4639 │ │ │ │ - strtmi pc, [r9], -r1, asr #23 │ │ │ │ + strtmi pc, [r9], -r3, asr #23 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ @ instruction: 0xf08a72ff │ │ │ │ - @ instruction: 0x4621fd93 │ │ │ │ + @ instruction: 0x4621fd95 │ │ │ │ @ instruction: 0x46406834 │ │ │ │ - @ instruction: 0xf9c0f7d3 │ │ │ │ + @ instruction: 0xf9dcf7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08c4628 │ │ │ │ - @ instruction: 0xf7fffc65 │ │ │ │ + @ instruction: 0xf7fffc67 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf100034f │ │ │ │ strls r8, [r7], #-317 @ 0xfffffec3 │ │ │ │ - @ instruction: 0xf864f7fa │ │ │ │ + @ instruction: 0xf872f7fa │ │ │ │ orrcc pc, r0, r5, lsl r4 @ │ │ │ │ svcge 0x0023f47e │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ svcge 0x001df43e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x8704e9dd │ │ │ │ @ instruction: 0xf3c39d06 │ │ │ │ ldreq r2, [r8, #576] @ 0x240 │ │ │ │ addshi pc, lr, #64, 2 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrvc pc, [r0], #1606 @ 0x646 │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - blx 0xff7582e8 │ │ │ │ + blx 0xff7d8224 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf98cf7d3 │ │ │ │ + @ instruction: 0xf9a8f7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4629 │ │ │ │ - @ instruction: 0xf086fbc5 │ │ │ │ - @ instruction: 0xf640fb35 │ │ │ │ + @ instruction: 0xf086fbc7 │ │ │ │ + @ instruction: 0xf640fb37 │ │ │ │ stmdavs r1!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08a4605 │ │ │ │ - blmi 0xff0db20c │ │ │ │ + blmi 0xff0db150 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0x461a4433 │ │ │ │ @ instruction: 0xf1b89500 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64a83ca │ │ │ │ vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf9def087 │ │ │ │ + @ instruction: 0xf9e0f087 │ │ │ │ ldrtmi r6, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r1], -r5, ror #18 │ │ │ │ + strtmi pc, [r1], -r1, lsl #19 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [sl], {140} @ 0x8c │ │ │ │ + stc2 0, cr15, [ip], {140} @ 0x8c │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movteq sl, #47108 @ 0xb804 │ │ │ │ rschi pc, ip, r0, lsl #2 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff80f7f9 │ │ │ │ + @ instruction: 0xff8cf7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ andmi r0, sp, r1, lsl #2 │ │ │ │ - bls 0x202d64 │ │ │ │ + bls 0x202ca0 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ cmpphi r6, #0 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-676]! @ 0xfffffd5c │ │ │ │ @ instruction: 0xf0116c09 │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ stmibmi r2!, {r1, r2, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf0400100 │ │ │ │ @ instruction: 0xf64580c9 │ │ │ │ - vsra.s64 q11, , #64 │ │ │ │ + vmla.f d22, d0, d1[0] │ │ │ │ ldrtmi r0, [r0], -r9, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb43f0 │ │ │ │ - @ instruction: 0xf5b3ba5b │ │ │ │ + @ instruction: 0xf5b3ba67 │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ strls sl, [r7], #-3744 @ 0xfffff160 │ │ │ │ @ instruction: 0xf3c10bcc │ │ │ │ stceq 3, cr1, [sl], #-768 @ 0xfffffd00 │ │ │ │ streq pc, [r2], #-4 │ │ │ │ andeq pc, r4, #2 │ │ │ │ stceq 3, cr4, [fp], {28} │ │ │ │ @@ -143276,15 +143227,15 @@ │ │ │ │ @ instruction: 0xf0039206 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0xf0063203 │ │ │ │ tstmi r3, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ teqmi r2, #64, 4 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - ldc2 7, cr15, [sl, #-1008] @ 0xfffffc10 │ │ │ │ + stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x07e180fa │ │ │ │ mrcge 5, 3, APSR_nzcv, cr11, cr14, {1} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r2, -r3, asr #3] │ │ │ │ svclt 0x007df7fe │ │ │ │ @@ -143301,498 +143252,499 @@ │ │ │ │ rsbeq r0, ip, r0, lsl r3 │ │ │ │ vsubl.u8 , d5, d4 │ │ │ │ @ instruction: 0xf0043203 │ │ │ │ tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0x43221240 │ │ │ │ andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - blx 0xfe9da228 │ │ │ │ + blx 0xfecda164 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr0, cr14, {7} │ │ │ │ - blx 0x8d845c │ │ │ │ + blx 0x958398 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff26f7bf │ │ │ │ + @ instruction: 0xff6ef7bf │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x195a23e │ │ │ │ + blx 0x1bda17a │ │ │ │ svclt 0x00aaf7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r3, r4, r6, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff1cf7f9 │ │ │ │ + @ instruction: 0xff26f7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - blls 0x19c678 │ │ │ │ - bls 0x1ec2ac │ │ │ │ + blls 0x19c5b4 │ │ │ │ + bls 0x1ec1e8 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ rsbhi pc, r2, #0 │ │ │ │ addshi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-448]! @ 0xfffffe40 │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r9, {r2, r5, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ teqle r7, r0, lsl #2 │ │ │ │ - @ instruction: 0x71bdf645 │ │ │ │ + tstpvc sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ andlt r4, sp, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stclt 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ - @ instruction: 0xf9e4f086 │ │ │ │ + ldclt 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xf9e6f086 │ │ │ │ @ instruction: 0x4604463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - mcr2 7, 7, pc, cr10, cr15, {5} @ │ │ │ │ + @ instruction: 0xff32f7bf │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - mrrc2 0, 8, pc, lr, cr10 @ │ │ │ │ + stc2l 0, cr15, [r0], #-552 @ 0xfffffdd8 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x8da2c2 │ │ │ │ + blx 0xb5a1fe │ │ │ │ svclt 0x0068f7fe │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fef80b │ │ │ │ + @ instruction: 0xf7fef817 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff68f7f9 │ │ │ │ + @ instruction: 0xff74f7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff35a2ee │ │ │ │ + blx 0xff65a22a │ │ │ │ stcllt 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ - mcr2 7, 7, pc, cr4, cr9, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr14, cr9, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr4, cr11, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr0, cr11, {7} │ │ │ │ stcllt 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ - blx 0x1fd8b42 │ │ │ │ - @ instruction: 0xff56f7f9 │ │ │ │ + blx 0x2058a7e │ │ │ │ + @ instruction: 0xff62f7f9 │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ ldclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ ldmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8dd8405 │ │ │ │ - blcs 0xc03a4 │ │ │ │ + blcs 0xc02e0 │ │ │ │ orrhi pc, sp, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - stclge 4, cr15, [pc, #504] @ 0x9c538 │ │ │ │ + stclge 4, cr15, [pc, #504] @ 0x9c474 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0032f43e │ │ │ │ - @ instruction: 0xf99af086 │ │ │ │ + @ instruction: 0xf99cf086 │ │ │ │ @ instruction: 0xf0864606 │ │ │ │ - @ instruction: 0x4621f997 │ │ │ │ + @ instruction: 0x4621f999 │ │ │ │ ldrvc pc, [r0], #1606 @ 0x646 │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ - @ instruction: 0xf844f7d3 │ │ │ │ + @ instruction: 0xf860f7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4649 │ │ │ │ - @ instruction: 0x4639fa7d │ │ │ │ + @ instruction: 0x4639fa7f │ │ │ │ @ instruction: 0xf08a4628 │ │ │ │ - blmi 0x8dae5c │ │ │ │ + blmi 0x8dada0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2080 @ 0xfffff7e0 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r5], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 d24, d27, d14 │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r5, r0, #0 │ │ │ │ @ instruction: 0xf0876808 │ │ │ │ - @ instruction: 0xf7fef8c3 │ │ │ │ + @ instruction: 0xf7fef8c5 │ │ │ │ @ instruction: 0xf5b3beff │ │ │ │ @ instruction: 0xf47e2fa0 │ │ │ │ @ instruction: 0x060bad92 │ │ │ │ teqphi r4, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefe91 │ │ │ │ + @ instruction: 0xf7fefe9d │ │ │ │ @ instruction: 0xf04fbd85 │ │ │ │ str r0, [r7, -r8, lsl #18] │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - @ instruction: 0x062bfe31 │ │ │ │ + @ instruction: 0x062bfe3d │ │ │ │ ldclge 5, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffc4f7fa │ │ │ │ + @ instruction: 0xffd0f7fa │ │ │ │ ldcllt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq r3, r7, ip, asr lr │ │ │ │ + addeq r3, r7, r0, lsr #30 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrdeq r3, [r7], r2 │ │ │ │ + umulleq r3, r7, r6, ip │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - @ instruction: 0x0629fe1d │ │ │ │ + strteq pc, [r9], -r9, lsr #28 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ - blvs 0xfe7378e4 │ │ │ │ + blvs 0xfe737820 │ │ │ │ svcvs 0x0070f412 │ │ │ │ bicshi pc, ip, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9d1e8 │ │ │ │ + blcc 0x9d124 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6ad56 │ │ │ │ ldmib sp, {r3, r6, r7, ip, sp}^ │ │ │ │ vabal.u8 q10, d3, d4 │ │ │ │ ldreq r2, [sl, #320] @ 0x140 │ │ │ │ eorhi pc, sp, #64, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ + stc2 7, cr15, [sl, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf646aeaf │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0862795 │ │ │ │ - @ instruction: 0x4621f913 │ │ │ │ + @ instruction: 0x4621f915 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ @ instruction: 0xf7d2683c │ │ │ │ - strmi pc, [r2], -r5, asr #31 │ │ │ │ + strmi pc, [r2], -r1, ror #31 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - @ instruction: 0xf9b6f08c │ │ │ │ - @ instruction: 0xf96ef086 │ │ │ │ + @ instruction: 0xf9b8f08c │ │ │ │ + @ instruction: 0xf970f086 │ │ │ │ @ instruction: 0xf6406839 │ │ │ │ strmi r7, [r4], -ip, lsl #5 │ │ │ │ - blx 0x20586ac │ │ │ │ + blx 0xfe0d85e8 │ │ │ │ vnmla.f64 d4, d29, d7 │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r0], #-1052 @ 0xfffffbe4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf087461a │ │ │ │ - ldmdavs ip!, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs ip!, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ stmdage r4, {r0, r1, r3, r4, r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7feffcd │ │ │ │ + @ instruction: 0xf7feffd9 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100062a │ │ │ │ @ instruction: 0xf7fa80ed │ │ │ │ - @ instruction: 0xf7fefda9 │ │ │ │ + @ instruction: 0xf7fefdb5 │ │ │ │ stmdbge r4, {r0, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fefd6d │ │ │ │ + @ instruction: 0xf7fefd79 │ │ │ │ @ instruction: 0xf04fbcfb │ │ │ │ @ instruction: 0xf7fe0908 │ │ │ │ @ instruction: 0xf7febdfe │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr10, cr14, {1} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blge 0xfef9a300 │ │ │ │ + blge 0xfef9a23c │ │ │ │ svceq 0x0018f017 │ │ │ │ - blge 0xfee19608 │ │ │ │ + blge 0xfee19544 │ │ │ │ ldrdcc pc, [ip], r6 @ │ │ │ │ stmdaeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0xfed1a514 │ │ │ │ + bllt 0xfed1a450 │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0x43234200 │ │ │ │ stmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmdbge r4, {r2, r9, ip, pc} │ │ │ │ sbcne pc, r0, #335544323 @ 0x14000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc, #-5] @ 0x9c537 │ │ │ │ + streq pc, [pc, #-5] @ 0x9c473 │ │ │ │ andls r4, r5, #-1409286144 @ 0xac000000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - @ instruction: 0xf7feff71 │ │ │ │ + @ instruction: 0xf7feff7d │ │ │ │ ldcvs 12, cr11, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa5168 │ │ │ │ + blcs 0xa50a4 │ │ │ │ ldcge 4, cr15, [fp], #248 @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf8d6acb6 │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf47e0f00 │ │ │ │ @ instruction: 0x4630acb0 │ │ │ │ - @ instruction: 0xfff0f7fd │ │ │ │ + @ instruction: 0xfffcf7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf646ae13 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf0862695 │ │ │ │ - @ instruction: 0x4639f877 │ │ │ │ + @ instruction: 0x4639f879 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d26837 │ │ │ │ - strmi pc, [r2], -r9, lsr #30 │ │ │ │ + strmi pc, [r2], -r5, asr #30 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf91af08c │ │ │ │ + @ instruction: 0xf91cf08c │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xffc587e2 │ │ │ │ + blx 0xffcd871e │ │ │ │ addmi lr, sp, #364904448 @ 0x15c00000 │ │ │ │ stcge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ stmdavs r8, {r1, r2, r4, r5, r6, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - msrcs R9_usr, r6 │ │ │ │ + cmnpne r5, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf04fe5d1 │ │ │ │ @ instruction: 0x46204170 │ │ │ │ - blx 0xfe25a4f8 │ │ │ │ + blx 0xff45a434 │ │ │ │ ldcllt 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - stc2 7, cr15, [r0], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ @ instruction: 0x4630e55f │ │ │ │ - @ instruction: 0xffb0f7fd │ │ │ │ + @ instruction: 0xffbcf7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf1b9add3 │ │ │ │ @ instruction: 0xf77f0f00 │ │ │ │ @ instruction: 0xf017ac1d │ │ │ │ @ instruction: 0xf43f0f0c │ │ │ │ @ instruction: 0xf8d6ac17 │ │ │ │ - b 0x147c8d0 │ │ │ │ + b 0x147c80c │ │ │ │ @ instruction: 0xf1080868 │ │ │ │ ldr r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031240 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ stceq 3, cr4, [fp], #104 @ 0x68 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r2, sl, lr}^ │ │ │ │ @ instruction: 0xf7fa2304 │ │ │ │ - @ instruction: 0xf7fefdb7 │ │ │ │ + @ instruction: 0xf7fefdc3 │ │ │ │ ldrtmi fp, [r0], -r7, asr #24 │ │ │ │ - @ instruction: 0xff86f7fd │ │ │ │ + @ instruction: 0xff92f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf086ada9 │ │ │ │ - @ instruction: 0x4606f811 │ │ │ │ - @ instruction: 0xf80ef086 │ │ │ │ + @ instruction: 0x4606f813 │ │ │ │ + @ instruction: 0xf810f086 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0x46052495 │ │ │ │ stmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d29303 │ │ │ │ - stmdbls r3, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8f4f08c │ │ │ │ + @ instruction: 0xf8f6f08c │ │ │ │ stmdavs r7!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d24649 │ │ │ │ - @ instruction: 0x4602feb1 │ │ │ │ + strmi pc, [r2], -sp, asr #29 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xf8eaf08c │ │ │ │ + @ instruction: 0xf8ecf08c │ │ │ │ @ instruction: 0xf893e66f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d2e4 │ │ │ │ + blcs 0x11d220 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ ldrt r2, [r1], #769 @ 0x301 │ │ │ │ - @ instruction: 0xf958f7fb │ │ │ │ + @ instruction: 0xf964f7fb │ │ │ │ ldclt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ stcvs 13, cr6, [r8], {49} @ 0x31 │ │ │ │ svceq 0x00f0f010 │ │ │ │ - blvs 0xfe2d0ae8 │ │ │ │ + blvs 0xfe2d0a24 │ │ │ │ svcvs 0x0070f410 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4116c49 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r4!, {r2, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ - @ instruction: 0xf646ae17 │ │ │ │ - vsra.s64 d16, d21, #64 │ │ │ │ + @ instruction: 0xf246ae17 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ strb r0, [ip, #-274] @ 0xfffffeee │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x062c4630 │ │ │ │ rschi pc, r5, r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ - bllt 0xffb5a704 │ │ │ │ + stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ + bllt 0xffb5a640 │ │ │ │ vmull.u8 q8, d21, d27 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andls r0, r4, #108 @ 0x6c │ │ │ │ andcc pc, r3, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ stmdbge r4, {r0, r1, r4, r8, r9, lr} │ │ │ │ subne pc, r0, #335544323 @ 0x14000003 │ │ │ │ stmib sp, {r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb3205 │ │ │ │ - @ instruction: 0xf7feff0b │ │ │ │ + @ instruction: 0xf7feff17 │ │ │ │ @ instruction: 0x4630bbd3 │ │ │ │ - blx 0xff85a726 │ │ │ │ + blx 0xffada662 │ │ │ │ ldmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff299848 │ │ │ │ + blge 0xff299784 │ │ │ │ stmdavs r8, {r0, r2, r4, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - @ instruction: 0x71b1f645 │ │ │ │ + tstpvc r1, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [r1, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf4106c08 │ │ │ │ tstle r9, r0, ror pc │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mcrrvs 11, 11, sl, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xfeb99880 │ │ │ │ + blge 0xfeb997bc │ │ │ │ stmdavs r8, {r0, r1, r2, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - bicsne pc, r5, r8, asr #12 │ │ │ │ + tstpne r5, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e584 │ │ │ │ - addeq r3, r7, r6, asr #21 │ │ │ │ + addeq r3, r7, sl, lsl #23 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf47e428d │ │ │ │ vldmdbvs r1!, {d10-d20} │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdbmi sl, {r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf646ada3 │ │ │ │ - vaddw.s8 q9, q8, d9 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ strb r0, [r9, #-265]! @ 0xfffffef7 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdbge r4, {r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fef9db │ │ │ │ + @ instruction: 0xf7fef9e7 │ │ │ │ @ instruction: 0xf893bb75 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d43c │ │ │ │ + blcs 0x11d378 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ strt r2, [ip], r1, lsl #6 │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ - blge 0x1a1990c │ │ │ │ + blge 0x1a19848 │ │ │ │ stmdavs r8, {r2, r4, r5, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ - mvnvs pc, r5, asr #12 │ │ │ │ + teqpvs r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ stmdage r4, {r0, r2, r3, r5, r7, sl, sp, lr, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ + stc2 7, cr15, [sl], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf57e0628 │ │ │ │ stmdbge r4, {r4, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefa55 │ │ │ │ - beq 0xff38b578 │ │ │ │ + @ instruction: 0xf7fefa61 │ │ │ │ + beq 0xff38b4b4 │ │ │ │ strpl pc, [r0], #961 @ 0x3c1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r4, #25379 @ 0x6323 │ │ │ │ andls r0, r4, #7012352 @ 0x6b0000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf00312c0 │ │ │ │ @ instruction: 0xf0050310 │ │ │ │ @ instruction: 0x432b050f │ │ │ │ movwls r9, #29189 @ 0x7205 │ │ │ │ - blx 0xff65a866 │ │ │ │ - bllt 0xd5a874 │ │ │ │ + blx 0xff95a7a2 │ │ │ │ + bllt 0xd5a7b0 │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ - blge 0xc19a7c │ │ │ │ + blge 0xc199b8 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ streq r4, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f9d423 │ │ │ │ - stmdbge r4, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefcc3 │ │ │ │ + @ instruction: 0xf7fefccf │ │ │ │ ldrtmi fp, [r0], -r1, lsr #22 │ │ │ │ - blx 0xbda88a │ │ │ │ + blx 0xe5a7c6 │ │ │ │ @ instruction: 0xf64ae5d2 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - cdp2 0, 1, cr15, cr4, cr6, {4} │ │ │ │ + cdp2 0, 1, cr15, cr6, cr6, {4} │ │ │ │ vqshl.s8 d30, d20, d11 │ │ │ │ vmla.f d19, d16, d0[2] │ │ │ │ mulls r1, r4, r1 │ │ │ │ stmdavs r8, {r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0869500 │ │ │ │ - @ instruction: 0xf7fefe35 │ │ │ │ + @ instruction: 0xf7fefe37 │ │ │ │ @ instruction: 0xf7fbbc71 │ │ │ │ - @ instruction: 0xf7feff53 │ │ │ │ + @ instruction: 0xf7feff5f │ │ │ │ @ instruction: 0xf7f9bb05 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefcdd │ │ │ │ + @ instruction: 0xf7fefce9 │ │ │ │ svclt 0x0000bafd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ vmlal.u , d17, d2[2] │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ ldmdbcs r0, {r0, r4, r9, sl, lr} │ │ │ │ andscc sp, r0, r1, lsl r1 │ │ │ │ stmdble r7, {r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f2a18 │ │ │ │ svclt 0x00380100 │ │ │ │ - bcc 0x4a517c │ │ │ │ + bcc 0x4a50bc │ │ │ │ ldcllt 2, cr15, [r6], #244 @ 0xf4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - mvnpl pc, #-1879048188 @ 0x90000004 │ │ │ │ + msrpl CPSR_f, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x11a8f644 │ │ │ │ + mvneq pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcne pc, r8, r4, asr #12 │ │ │ │ + andne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1d5222c │ │ │ │ svclt 0x0000f89d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fa2c │ │ │ │ + b 0x146f96c │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c5ec │ │ │ │ + b 0x148c52c │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d8dd8 │ │ │ │ + beq 0x4d8d18 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x7409cc │ │ │ │ + bmi 0x74090c │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143811,42 +143763,42 @@ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xfff2f209 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fb04 │ │ │ │ + b 0x146fa44 │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c6c4 │ │ │ │ + b 0x148c604 │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d8eb0 │ │ │ │ + beq 0x4d8df0 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740aa4 │ │ │ │ + bmi 0x7409e4 │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143865,63 +143817,63 @@ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xff86f209 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x125328 │ │ │ │ + bcs 0x125268 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e344 │ │ │ │ + b 0x146e284 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ - blx 0xffe58e52 │ │ │ │ - blle 0xffe6e080 │ │ │ │ + blx 0xffe58d92 │ │ │ │ + blle 0xffe6dfc0 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd25f5c │ │ │ │ + bne 0xd25e9c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x125398 │ │ │ │ + bcs 0x1252d8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e3b4 │ │ │ │ + b 0x146e2f4 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ cdp2 0, 15, cr15, cr14, cr1, {6} │ │ │ │ - blle 0xffe6e0f0 │ │ │ │ + blle 0xffe6e030 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd25fcc │ │ │ │ + bne 0xd25f0c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -143941,44 +143893,44 @@ │ │ │ │ ldcllt 0, cr6, [r0], #268 @ 0x10c │ │ │ │ svclt 0x0000e664 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, ip, lsl #12 │ │ │ │ - blmi 0x92e4a0 │ │ │ │ + blmi 0x92e3e0 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib r2, {r0, r1, r2, r5, fp, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r1, r2, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs r5, {r2, r8, r9, sp}^ │ │ │ │ strvs lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @ instruction: 0xf85c6802 │ │ │ │ ldrmi r3, [r0], r4, lsl #22 │ │ │ │ - bl 0x16e440 │ │ │ │ - b 0xfe1b743c │ │ │ │ - b 0x11d490 │ │ │ │ - b 0x145d490 │ │ │ │ - b 0xfe11db54 │ │ │ │ + bl 0x16e380 │ │ │ │ + b 0xfe1b737c │ │ │ │ + b 0x11d3d0 │ │ │ │ + b 0x145d3d0 │ │ │ │ + b 0xfe11da94 │ │ │ │ strbmi r0, [r5], -r4, lsl #4 │ │ │ │ ldrtmi r4, [sl], #-1098 @ 0xfffffbb6 │ │ │ │ andle r4, r2, r7, lsr #12 │ │ │ │ @ instruction: 0x461e4634 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, ip, sp}^ │ │ │ │ ldmib sp, {fp, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x2258ac │ │ │ │ - blls 0x2f6d18 │ │ │ │ + blmi 0x2257ec │ │ │ │ + blls 0x2f6c58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xe61543f0 │ │ │ │ cdp2 2, 10, cr15, cr6, cr9, {0} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -143993,31 +143945,31 @@ │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf10d680f │ │ │ │ stmdavs r4, {r4, r9, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ stmdaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blls 0x1dae84 │ │ │ │ + blls 0x1dadc4 │ │ │ │ andeq lr, r4, #548864 @ 0x86000 │ │ │ │ - b 0x146cebc │ │ │ │ + b 0x146cdfc │ │ │ │ strbmi r0, [sl], #-436 @ 0xfffffe4c │ │ │ │ - bl 0x12e6ac │ │ │ │ + bl 0x12e5ec │ │ │ │ strbmi r6, [r6, #764] @ 0x2fc │ │ │ │ @ instruction: 0x0c07eb02 │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip}^ │ │ │ │ ldmib sp, {sl, lr, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e148 │ │ │ │ - bls 0x2f6d90 │ │ │ │ + bmi 0x26e088 │ │ │ │ + bls 0x2f6cd0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s8 q7, q3, │ │ │ │ svclt 0x0000fe57 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @@ -144035,79 +143987,79 @@ │ │ │ │ stmdavs r4, {r4, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf10d6802 │ │ │ │ @ instruction: 0xf85c0820 │ │ │ │ ldrmi r1, [r6], r4, lsl #22 │ │ │ │ stmdbeq r5, {r2, r9, fp, sp, lr, pc} │ │ │ │ - bl 0xee4c4 │ │ │ │ - b 0x11b5580 │ │ │ │ - b 0x11d5d0 │ │ │ │ - b 0x111d5d8 │ │ │ │ - b 0x145d5e8 │ │ │ │ + bl 0xee404 │ │ │ │ + b 0x11b54c0 │ │ │ │ + b 0x11d510 │ │ │ │ + b 0x111d518 │ │ │ │ + b 0x145d528 │ │ │ │ strmi r0, [sl], #-2484 @ 0xfffff64c │ │ │ │ ldrtmi r4, [sl], #-1652 @ 0xfffff98c │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strbmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ ldmib sp, {r9, sl, fp, sp}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e1f0 │ │ │ │ - bls 0x2f6e38 │ │ │ │ + bmi 0x26e130 │ │ │ │ + bls 0x2f6d78 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqrshl.s8 q7, q9, │ │ │ │ svclt 0x0000fe03 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf4018 │ │ │ │ + bl 0xfebf3f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ - blmi 0x525e24 │ │ │ │ + blmi 0x525d64 │ │ │ │ stmdavs ip, {r0, sl, ip, pc} │ │ │ │ - bmi 0x4ae670 │ │ │ │ + bmi 0x4ae5b0 │ │ │ │ ldrteq lr, [r4], #2639 @ 0xa4f │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldc 4, cr9, [sp] │ │ │ │ vstr d7, [r0] │ │ │ │ - vldr d7, [pc] @ 0x9ce44 │ │ │ │ + vldr d7, [pc] @ 0x9cd84 │ │ │ │ vstr d7, [r0, #32] │ │ │ │ ldmdavs sl, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vrshl.s8 q7, q3, │ │ │ │ svclt 0x0000fdd7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4078 │ │ │ │ + bl 0xfebf3fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ addlt r4, r7, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdavs r2, {r8, r9} │ │ │ │ ldmib r4, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ subsmi r5, r3, r2, lsl #8 │ │ │ │ - b 0x1476fa4 │ │ │ │ + b 0x1476ee4 │ │ │ │ movwls r7, #1011 @ 0x3f3 │ │ │ │ stmvs r2, {r0, r2, r4, r6, lr} │ │ │ │ stmiavs r2, {r2, r4, r6, lr}^ │ │ │ │ ldrbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ subsmi r9, r3, r1, lsl #10 │ │ │ │ ldrbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x1481ec0 │ │ │ │ + b 0x1481e00 │ │ │ │ movwls r7, #13299 @ 0x33f3 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -144127,28 +144079,28 @@ │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ @ instruction: 0xf10d0400 │ │ │ │ ldmib r2, {r3, r4, r9, sl, fp}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r3, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs ip, {r1, r2, r8, r9, sp} │ │ │ │ - bleq 0xad935c │ │ │ │ + bleq 0xad929c │ │ │ │ andvc lr, r1, #3424256 @ 0x344000 │ │ │ │ ldm r0, {r0, ip, pc} │ │ │ │ - b 0xfe1210bc │ │ │ │ - b 0x145db54 │ │ │ │ + b 0xfe120ffc │ │ │ │ + b 0x145da94 │ │ │ │ strdmi r2, [r3], -r4 @ │ │ │ │ adcsne lr, r4, r0, lsl #21 │ │ │ │ - b 0xfe0ad090 │ │ │ │ + b 0xfe0acfd0 │ │ │ │ ldrmi r6, [r8], #-116 @ 0xffffff8c │ │ │ │ - blcc 0x1db0c4 │ │ │ │ - b 0x146dfb0 │ │ │ │ + blcc 0x1db004 │ │ │ │ + b 0x146def0 │ │ │ │ strbmi r0, [r0], #-945 @ 0xfffffc4f │ │ │ │ - b 0x11ee998 │ │ │ │ - bl 0x9d760 │ │ │ │ + b 0x11ee8d8 │ │ │ │ + bl 0x9d6a0 │ │ │ │ eorsmi r0, r2, ip, lsl #20 │ │ │ │ @ instruction: 0x0c01ea05 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ cmncc r1, #536576 @ 0x83000 │ │ │ │ @ instruction: 0x53b1ea83 │ │ │ │ ldrmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ ldrbmi r4, [lr, #1716] @ 0x6b4 │ │ │ │ @@ -144158,29 +144110,29 @@ │ │ │ │ @ instruction: 0xe7d44654 │ │ │ │ stmib sp, {r0, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, ip, lr}^ │ │ │ │ ldmib sp, {r1, r8, ip, sp}^ │ │ │ │ stmib r0, {r2, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ - blmi 0x265ba4 │ │ │ │ - blls 0x377010 │ │ │ │ + blmi 0x265ae4 │ │ │ │ + blls 0x376f50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, sp, r9, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqshl.s8 d14, d8, d25 │ │ │ │ svclt 0x0000fd29 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, pc, ip, lsl #12 │ │ │ │ - blmi 0xaae840 │ │ │ │ + blmi 0xaae780 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi lr, [r0, #-2516] @ 0xfffff62c │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -144188,15 +144140,15 @@ │ │ │ │ strvs lr, [r6, -sp, asr #19] │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ ldmib r0, {r2, r4, r5, r6, r7, r9, sl, lr}^ │ │ │ │ stmvs r5, {r9, sl, lr} │ │ │ │ ldmib r2, {r0, r1, r2, r6, r7, fp, sp, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf85c2308 │ │ │ │ - b 0xfe20442c │ │ │ │ + b 0xfe20436c │ │ │ │ @ instruction: 0xf85e0206 │ │ │ │ eormi r3, r2, r4, lsl #22 │ │ │ │ strbmi r4, [r0, #106]! @ 0x6a │ │ │ │ ldrmi r4, [sl], #-1099 @ 0xfffffbb5 │ │ │ │ @ instruction: 0x13b4ea4f │ │ │ │ mvnscs lr, #536576 @ 0x83000 │ │ │ │ cmnvs r4, #536576 @ 0x83000 │ │ │ │ @@ -144215,37 +144167,37 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r3, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqshl.s8 d14, d26, d9 │ │ │ │ svclt 0x0000fccb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4288 │ │ │ │ + bl 0xfebf41c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs pc, {r4, r6, r7, r8, r9, sl, fp} @ │ │ │ │ stcmi 0, cr11, [r0], #-540 @ 0xfffffde4 │ │ │ │ ldrdvs lr, [r1, -r0] │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtne lr, [r7], #2639 @ 0xa4f │ │ │ │ - b 0xfe1b73bc │ │ │ │ - blmi 0x72e388 │ │ │ │ + b 0xfe1b72fc │ │ │ │ + blmi 0x72e2c8 │ │ │ │ ldrbeq lr, [r7], #2692 @ 0xa84 │ │ │ │ strtmi r6, [ip], #-2055 @ 0xfffff7f9 │ │ │ │ - b 0x14820c4 │ │ │ │ - b 0xfe1ae394 │ │ │ │ - b 0xfe1a2498 │ │ │ │ + b 0x1482004 │ │ │ │ + b 0xfe1ae2d4 │ │ │ │ + b 0xfe1a23d8 │ │ │ │ ldrtmi r0, [ip], #-1238 @ 0xfffffb2a │ │ │ │ - b 0x14820c8 │ │ │ │ - b 0xfe1ae390 │ │ │ │ - b 0xfe1a2494 │ │ │ │ + b 0x1482008 │ │ │ │ + b 0xfe1ae2d0 │ │ │ │ + b 0xfe1a23d4 │ │ │ │ ldrtmi r0, [r4], #-1233 @ 0xfffffb2f │ │ │ │ - b 0x14820dc │ │ │ │ - b 0xfe1ae3b0 │ │ │ │ - b 0xfe1a24b4 │ │ │ │ + b 0x148201c │ │ │ │ + b 0xfe1ae2f0 │ │ │ │ + b 0xfe1a23f4 │ │ │ │ strmi r0, [ip], #-1237 @ 0xfffffb2b │ │ │ │ ldmib sp, {r1, sl, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ ldmdavs r9, {r8, sl, lr} │ │ │ │ subsmi r9, r9, r5, lsl #22 │ │ │ │ @@ -144253,98 +144205,98 @@ │ │ │ │ ldrmi sp, [r1], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vqdmulh.s , , │ │ │ │ svclt 0x0000fc7f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4320 │ │ │ │ + bl 0xfebf4260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd0 │ │ │ │ addlt r4, r7, r5, lsr #18 │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x2c01e9d4 │ │ │ │ stmdavs r4, {r0, r2, r5, r6, r7, fp, sp, lr} │ │ │ │ stmdavs r4, {r1, r5, sl, lr}^ │ │ │ │ - b 0x146e3dc │ │ │ │ - b 0xfe1ae52c │ │ │ │ - b 0xfe1ae330 │ │ │ │ + b 0x146e31c │ │ │ │ + b 0xfe1ae46c │ │ │ │ + b 0xfe1ae270 │ │ │ │ ldrmi r2, [r4], #-1175 @ 0xfffffb69 │ │ │ │ rscsmi lr, r6, #323584 @ 0x4f000 │ │ │ │ rsbsmi lr, r6, #532480 @ 0x82000 │ │ │ │ - b 0xfe142164 │ │ │ │ + b 0xfe1420a4 │ │ │ │ stmvs r6, {r1, r2, r4, r7, r9, sp} │ │ │ │ - b 0x146e2f4 │ │ │ │ - b 0xfe3b0540 │ │ │ │ + b 0x146e234 │ │ │ │ + b 0xfe3b0480 │ │ │ │ ldrtmi r4, [r5], #-3188 @ 0xfffff38c │ │ │ │ ldrcs lr, [r4], #2700 @ 0xa8c │ │ │ │ strtmi r6, [ip], #-2246 @ 0xfffff73a │ │ │ │ - b 0x1482188 │ │ │ │ + b 0x14820c8 │ │ │ │ andls r4, r1, #1912602624 @ 0x72000000 │ │ │ │ ldrbtmi lr, [r2], #2692 @ 0xa84 │ │ │ │ - b 0xfe1ae258 │ │ │ │ + b 0xfe1ae198 │ │ │ │ ldrmi r2, [sl], #-658 @ 0xfffffd6e │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x265da4 │ │ │ │ - blls 0x1f7210 │ │ │ │ + blmi 0x265ce4 │ │ │ │ + blls 0x1f7150 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vpadd.i8 d11, d25, d9 │ │ │ │ svclt 0x0000fc29 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strvs lr, [r2], #-2514 @ 0xfffff62e │ │ │ │ - bvc 0x117944 │ │ │ │ + bvc 0x117884 │ │ │ │ vfnmacc.f32 s28, s12, s30 │ │ │ │ - b 0x11604a8 │ │ │ │ - b 0x1429ff0 │ │ │ │ + b 0x11603e8 │ │ │ │ + b 0x1429f30 │ │ │ │ @ instruction: 0xf8dc4e84 │ │ │ │ - b 0xfe43d1e8 │ │ │ │ + b 0xfe43d128 │ │ │ │ @ instruction: 0xf8dc0e03 │ │ │ │ - bleq 0xfe981220 │ │ │ │ + bleq 0xfe981160 │ │ │ │ vldmiami r4, {s28-s106} │ │ │ │ orrmi lr, r6, #274432 @ 0x43000 │ │ │ │ vstmiacc r6, {s28-s103} │ │ │ │ - bleq 0x3d7c0c │ │ │ │ + bleq 0x3d7b4c │ │ │ │ vstmiapl r6, {s29-s107} │ │ │ │ mrrccs 10, 4, lr, r4, cr12 │ │ │ │ - b 0xfe437418 │ │ │ │ - b 0x1460a40 │ │ │ │ - b 0x13b4524 │ │ │ │ - bl 0x828370 │ │ │ │ - b 0xfe360a28 │ │ │ │ - b 0xfe29de50 │ │ │ │ - b 0x3a024c │ │ │ │ - b 0xfe3a0240 │ │ │ │ - b 0xfe220254 │ │ │ │ + b 0xfe437358 │ │ │ │ + b 0x1460980 │ │ │ │ + b 0x13b4464 │ │ │ │ + bl 0x8282b0 │ │ │ │ + b 0xfe360968 │ │ │ │ + b 0xfe29dd90 │ │ │ │ + b 0x3a018c │ │ │ │ + b 0xfe3a0180 │ │ │ │ + b 0xfe220194 │ │ │ │ stmiavs r6, {r3, r9, fp}^ │ │ │ │ movweq lr, #27459 @ 0x6b43 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ vmlaeq.f32 s28, s19, s14 │ │ │ │ vmlaeq.f32 s28, s8, s28 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ vmlaeq.f32 s28, s19, s28 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ and lr, r0, #3440640 @ 0x348000 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bl 0x7b5564 │ │ │ │ - bl 0x1160294 │ │ │ │ - b 0x31de68 │ │ │ │ + bl 0x7b54a4 │ │ │ │ + bl 0x11601d4 │ │ │ │ + b 0x31dda8 │ │ │ │ andsmi r0, ip, ip, lsl #28 │ │ │ │ addscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x146d45c │ │ │ │ + b 0x146d39c │ │ │ │ stmdavs r7, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strcc lr, [r3], r6, asr #20 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ vmoveq.32 d7[0], lr │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ ldrmi lr, [r3, pc, asr #20] │ │ │ │ @@ -144354,67 +144306,67 @@ │ │ │ │ streq lr, [r7], -r6, lsl #21 │ │ │ │ strbpl lr, [ip, pc, asr #20] │ │ │ │ ldrbcs lr, [r3, -r7, asr #20] │ │ │ │ bicpl lr, r3, #323584 @ 0x4f000 │ │ │ │ cmpcs ip, #274432 @ 0x43000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ - bl 0x11b73cc │ │ │ │ - bl 0x51e2d0 │ │ │ │ - bl 0x119daf4 │ │ │ │ + bl 0x11b730c │ │ │ │ + bl 0x51e210 │ │ │ │ + bl 0x119da34 │ │ │ │ stmib r0, {r0, r1, sl}^ │ │ │ │ pop {sl, sp} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000bb11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strpl lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ ldmdavc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x115f190 │ │ │ │ - b 0x129e138 │ │ │ │ - b 0xfe2a32fc │ │ │ │ + b 0x115f0d0 │ │ │ │ + b 0x129e078 │ │ │ │ + b 0xfe2a323c │ │ │ │ streq r0, [r2, r3, lsl #16]! │ │ │ │ - b 0x1120f80 │ │ │ │ - b 0x115dd4c │ │ │ │ + b 0x1120ec0 │ │ │ │ + b 0x115dc8c │ │ │ │ subsmi r1, r3, r5, lsl #6 │ │ │ │ - b 0x111eca8 │ │ │ │ - b 0xfe2a1e54 │ │ │ │ + b 0x111ebe8 │ │ │ │ + b 0xfe2a1d94 │ │ │ │ stmvs r2, {r1, fp} │ │ │ │ @ instruction: 0x9c00e9dc │ │ │ │ stmdaeq r2, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r4, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r5, #270336 @ 0x42000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andeq lr, r7, #299008 @ 0x49000 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ stmdbeq r7, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r9, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1177638 │ │ │ │ - b 0x139df3c │ │ │ │ + bl 0x1177578 │ │ │ │ + b 0x139de7c │ │ │ │ eormi r0, r2, r6, lsl #4 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ stmdaeq r8, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea42 │ │ │ │ movweq lr, #52035 @ 0xcb43 │ │ │ │ @ instruction: 0x0c08ea05 │ │ │ │ - bvc 0x6d7c8c │ │ │ │ + bvc 0x6d7bcc │ │ │ │ addvc lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq lr, r3, #270336 @ 0x42000 │ │ │ │ - bne 0x197c84 │ │ │ │ - beq 0x157d88 │ │ │ │ + bne 0x197bc4 │ │ │ │ + beq 0x157cc8 │ │ │ │ ldmdbvc r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x12df1d0 │ │ │ │ - b 0x112378c │ │ │ │ + b 0x12df110 │ │ │ │ + b 0x11236cc │ │ │ │ smullvs r0, r3, r8, r2 │ │ │ │ stmdbeq r2, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r8, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r3, #270336 @ 0x42000 │ │ │ │ andhi pc, r8, r0, asr #17 │ │ │ │ - beq 0x157dac │ │ │ │ + beq 0x157cec │ │ │ │ andeq lr, r8, #282624 @ 0x45000 │ │ │ │ eorsmi r0, sl, sp, asr r6 │ │ │ │ ldrbne lr, [r8, #2629] @ 0xa45 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdbeq r5, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, #-2628] @ 0xfffff5bc │ │ │ │ eormi r4, r3, r5, lsr r0 │ │ │ │ @@ -144428,48 +144380,48 @@ │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000ba95 │ │ │ │ push {r0, r1, r3, r9, sl, lr} │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, lr} │ │ │ │ stmdavs r2, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x5700e9d3 │ │ │ │ vnmlaeq.f32 s29, s12, s30 │ │ │ │ - b 0x14776e8 │ │ │ │ - b 0x13a8438 │ │ │ │ - b 0x14383f0 │ │ │ │ - b 0xfe43cef4 │ │ │ │ - b 0x1460c1c │ │ │ │ - b 0x146743c │ │ │ │ - b 0x12a0540 │ │ │ │ - b 0x13b7410 │ │ │ │ - b 0xfe3bc714 │ │ │ │ - b 0x1460420 │ │ │ │ - b 0x12a375c │ │ │ │ - b 0xfe3b7514 │ │ │ │ - b 0xfe424758 │ │ │ │ - bl 0x820c30 │ │ │ │ + b 0x1477628 │ │ │ │ + b 0x13a8378 │ │ │ │ + b 0x1438330 │ │ │ │ + b 0xfe43ce34 │ │ │ │ + b 0x1460b5c │ │ │ │ + b 0x146737c │ │ │ │ + b 0x12a0480 │ │ │ │ + b 0x13b7350 │ │ │ │ + b 0xfe3bc654 │ │ │ │ + b 0x1460360 │ │ │ │ + b 0x12a369c │ │ │ │ + b 0xfe3b7454 │ │ │ │ + b 0xfe424698 │ │ │ │ + bl 0x820b70 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ - bl 0x1137520 │ │ │ │ - b 0x145dc4c │ │ │ │ + bl 0x1137460 │ │ │ │ + b 0x145db8c │ │ │ │ subvs r0, r2, r5, asr ip │ │ │ │ - b 0x111fccc │ │ │ │ - b 0x13b5c44 │ │ │ │ - b 0xfe13c748 │ │ │ │ - b 0x1460c60 │ │ │ │ + b 0x111fc0c │ │ │ │ + b 0x13b5b84 │ │ │ │ + b 0xfe13c688 │ │ │ │ + b 0x1460ba0 │ │ │ │ ldmdaeq sl!, {r0, r1, r2, r4, sl, fp, sp}^ │ │ │ │ @ instruction: 0x6c05ea4c │ │ │ │ sbcvc lr, r5, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ - b 0x111fbec │ │ │ │ - b 0xfe3b5d64 │ │ │ │ - b 0xfe4247a8 │ │ │ │ + b 0x111fb2c │ │ │ │ + b 0xfe3b5ca4 │ │ │ │ + b 0xfe4246e8 │ │ │ │ ldmibne r2, {r1, r9} │ │ │ │ - bl 0x117565c │ │ │ │ + bl 0x117559c │ │ │ │ sbcvs r0, r3, ip, lsl #6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x125b45c │ │ │ │ + blt 0x125b39c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs r6, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ str lr, [r0], #-2517 @ 0xfffff62b │ │ │ │ stmdaeq r6, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbmi lr, [lr, pc, asr #20] │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ @@ -144479,67 +144431,67 @@ │ │ │ │ strbeq lr, [r4], pc, asr #20 │ │ │ │ bicsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ ldrbvc lr, [lr], -r6, asr #20 │ │ │ │ movtcc lr, #59971 @ 0xea43 │ │ │ │ vfnmane.f32 s28, s28, s30 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ @ instruction: 0x6e84ea4e │ │ │ │ - b 0xfe1775c0 │ │ │ │ + b 0xfe177500 │ │ │ │ ldmdavs r4, {r2, r4, r7, r8, r9, ip}^ │ │ │ │ streq lr, [lr, -r7, lsl #21] │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ smladeq r8, r7, fp, lr │ │ │ │ movweq lr, #19267 @ 0x4b43 │ │ │ │ movwvc lr, #2496 @ 0x9c0 │ │ │ │ ldmib r5, {r0, r1, r7, fp, sp, lr}^ │ │ │ │ ldmvs r5, {r1, r9, sl, lr} │ │ │ │ ldmvs r3, {r0, r2, r3, r5, r6, r7, fp, ip}^ │ │ │ │ - bl 0x11777d8 │ │ │ │ + bl 0x1177718 │ │ │ │ rsceq r0, r2, r2, lsl #28 │ │ │ │ - b 0x1120864 │ │ │ │ - b 0x1179e34 │ │ │ │ - b 0xfe12a1f8 │ │ │ │ + b 0x11207a4 │ │ │ │ + b 0x1179d74 │ │ │ │ + b 0xfe12a138 │ │ │ │ rscseq r0, r3, r3, lsl #14 │ │ │ │ - b 0x11608b0 │ │ │ │ - b 0x113a23c │ │ │ │ + b 0x11607f0 │ │ │ │ + b 0x113a17c │ │ │ │ subsmi r3, r3, r4, asr #4 │ │ │ │ - b 0x111fb7c │ │ │ │ - b 0xfe175f10 │ │ │ │ + b 0x111fabc │ │ │ │ + b 0xfe175e50 │ │ │ │ @ instruction: 0x407a1396 │ │ │ │ addvs r1, r2, r2, asr r9 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ pop {r0, r1, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ svclt 0x0000b9ef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4718 │ │ │ │ + bl 0xfebf4658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ - blmi 0xa6ed88 │ │ │ │ + blmi 0xa6ecc8 │ │ │ │ ldmdavs r5, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavs r6!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ cmnmi r5, #536576 @ 0x83000 │ │ │ │ - b 0xfe177550 │ │ │ │ + b 0xfe177490 │ │ │ │ ldmib r4, {r0, r2, r9, sl, fp}^ │ │ │ │ ldmvs r4, {r0, r8, r9, ip, lr} │ │ │ │ - b 0xfe1f7890 │ │ │ │ - b 0x146eb1c │ │ │ │ - b 0xfe16e748 │ │ │ │ - b 0xfe1ae31c │ │ │ │ + b 0xfe1f77d0 │ │ │ │ + b 0x146ea5c │ │ │ │ + b 0xfe16e688 │ │ │ │ + b 0xfe1ae25c │ │ │ │ stmiavs r2, {r1, r2, r3, r4, r5, r6, sl, sp}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ rsbsmi r9, r2, r0, lsl #8 │ │ │ │ rsbsmi lr, r4, #532480 @ 0x82000 │ │ │ │ - b 0xfe1f7678 │ │ │ │ + b 0xfe1f75b8 │ │ │ │ stmvs r4, {r2, r9, sl, fp} │ │ │ │ - b 0x146d6fc │ │ │ │ - b 0xfe1ae76c │ │ │ │ - b 0xfe1a6770 │ │ │ │ + b 0x146d63c │ │ │ │ + b 0xfe1ae6ac │ │ │ │ + b 0xfe1a66b0 │ │ │ │ strls r0, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ ldrbtcs lr, [r3], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r3], #-2692 @ 0xfffff57c │ │ │ │ strls r4, [r2], #-92 @ 0xffffffa4 │ │ │ │ ldrbtcs lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r2], #-2692 @ 0xfffff57c │ │ │ │ andls r4, r3, #98 @ 0x62 │ │ │ │ @@ -144549,37 +144501,37 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xad9de4 │ │ │ │ + blx 0xad9d24 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf47cc │ │ │ │ + bl 0xfebf470c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0fd8 │ │ │ │ addlt r4, r6, sp, lsl r9 │ │ │ │ stmdavs r9, {r1, r2, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [r9], -r0, lsl #2 │ │ │ │ stmiavs ip!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ vaddvs.f32 s29, s13, s6 │ │ │ │ - b 0xfe1b793c │ │ │ │ + b 0xfe1b787c │ │ │ │ stmiavs r3, {r0, r1, r4, r5, r6, sl, sp, lr}^ │ │ │ │ - b 0xfe1ad768 │ │ │ │ - b 0xfe1ae7f4 │ │ │ │ - b 0xfe19e8f8 │ │ │ │ + b 0xfe1ad6a8 │ │ │ │ + b 0xfe1ae734 │ │ │ │ + b 0xfe19e838 │ │ │ │ strls r6, [r3], #-1214 @ 0xfffffb42 │ │ │ │ strcc lr, [r1], #-2517 @ 0xfffff62b │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, fp, sp, lr}^ │ │ │ │ ldrbtvs lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ cmnvs r2, #536576 @ 0x83000 │ │ │ │ - b 0xfe437620 │ │ │ │ + b 0xfe437560 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ rsbmi r6, r2, r2, lsl #17 │ │ │ │ stmdavs r2, {r1, r9, ip, pc}^ │ │ │ │ subvs r4, r2, sl, asr r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ @@ -144587,121 +144539,121 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9e2f209 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4858 │ │ │ │ + bl 0xfebf4798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], r0, asr #31 │ │ │ │ - bmi 0xa09890 │ │ │ │ + bmi 0xa097d0 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0x6700e9d0 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blvc 0x158cf0 │ │ │ │ + blvc 0x158c30 │ │ │ │ ldmib r0, {r1, r3, r6, r7, fp, sp, lr}^ │ │ │ │ stc 4, cr1, [sp, #8] │ │ │ │ vldr d7, [lr, #24] │ │ │ │ vstr d7, [sp] │ │ │ │ eorle r7, r8, #4, 22 @ 0x1000 │ │ │ │ strls r1, [r2], #-669 @ 0xfffffd63 │ │ │ │ eorspl lr, r4, #532480 @ 0x82000 │ │ │ │ - bl 0x3ed7c8 │ │ │ │ + bl 0x3ed708 │ │ │ │ rsbsmi r0, ip, r5, lsl #11 │ │ │ │ mvnspl lr, pc, asr #20 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ - bl 0x1f7b5c │ │ │ │ + bl 0x1f7a9c │ │ │ │ ldrbtmi r0, [r4], #-3590 @ 0xfffff1fa │ │ │ │ andls r4, r3, #570425344 @ 0x22000000 │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vmla.i8 d11, d9, d9 │ │ │ │ @ instruction: 0xf644f999 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ - blmi 0x15d7a8 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + blmi 0x15d6e8 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf9cef1d4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, lsl #12 │ │ │ │ + eorseq r9, r3, r8, asr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4908 │ │ │ │ + bl 0xfebf4848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x158d5c │ │ │ │ + blvc 0x158c9c │ │ │ │ @ instruction: 0xf5b34c25 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x258d5c │ │ │ │ - blvc 0xd8d74 │ │ │ │ + blvc 0x258c9c │ │ │ │ + blvc 0xd8cb4 │ │ │ │ ldrdvc lr, [r0, -r0] │ │ │ │ strpl lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d8d6c │ │ │ │ - b 0x1491fe8 │ │ │ │ + blvc 0x1d8cac │ │ │ │ + b 0x1491f28 │ │ │ │ strls r2, [r2], #-3747 @ 0xfffff15d │ │ │ │ - bl 0x401b44 │ │ │ │ - b 0xfe21e180 │ │ │ │ + bl 0x401a84 │ │ │ │ + b 0xfe21e0c0 │ │ │ │ ldmdbvs r2, {r2, r4, r5, r9, sl, fp, ip, lr} │ │ │ │ ldrmi r4, [r6], #1082 @ 0x43a │ │ │ │ andeq lr, r5, #68, 20 @ 0x44000 │ │ │ │ eormi r4, ip, sl │ │ │ │ - b 0x146e3e4 │ │ │ │ + b 0x146e324 │ │ │ │ ldrbtmi r5, [r2], #-1525 @ 0xfffffa0b │ │ │ │ strls r9, [r1, #-515] @ 0xfffffdfd │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i8 d11, d25, d31 │ │ │ │ @ instruction: 0xf644f93f │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ - blmi 0x15d85c │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + blmi 0x15d79c │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf974f1d4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, lsl #12 │ │ │ │ + eorseq r9, r3, r8, asr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf49bc │ │ │ │ + bl 0xfebf48fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x158e10 │ │ │ │ + blvc 0x158d50 │ │ │ │ @ instruction: 0xf5b34c26 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x258e10 │ │ │ │ - blvc 0xd8e28 │ │ │ │ + blvc 0x258d50 │ │ │ │ + blvc 0xd8d68 │ │ │ │ @ instruction: 0x5700e9d0 │ │ │ │ strne lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d8e20 │ │ │ │ - b 0x14920a4 │ │ │ │ - b 0xfe1a9280 │ │ │ │ + blvc 0x1d8d60 │ │ │ │ + b 0x1491fe4 │ │ │ │ + b 0xfe1a91c0 │ │ │ │ strls r0, [r2], #-513 @ 0xfffffdff │ │ │ │ - bl 0x3ed9e4 │ │ │ │ - b 0x1461238 │ │ │ │ + bl 0x3ed924 │ │ │ │ + b 0x1461178 │ │ │ │ tstls r1, r1, ror r1 │ │ │ │ @ instruction: 0xf8de9700 │ │ │ │ ldrtmi r4, [r4], #-16 │ │ │ │ strtmi r4, [r2], #-1068 @ 0xfffffbd4 │ │ │ │ mvnscc lr, pc, asr #20 │ │ │ │ mvnspl lr, r1, lsl #21 │ │ │ │ andls r4, r3, #74 @ 0x4a │ │ │ │ @@ -144713,121 +144665,121 @@ │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vtst.8 , , │ │ │ │ @ instruction: 0xf644f8e3 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ - blmi 0x15d914 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + blmi 0x15d854 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf918f1d4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, lsl #12 │ │ │ │ + eorseq r9, r3, r8, asr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4a74 │ │ │ │ + bl 0xfebf49b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x158ec8 │ │ │ │ + blvc 0x158e08 │ │ │ │ @ instruction: 0xf5b34c27 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x258ec8 │ │ │ │ - blvc 0xd8ee0 │ │ │ │ + blvc 0x258e08 │ │ │ │ + blvc 0xd8e20 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ strne lr, [r2, #-2512] @ 0xfffff630 │ │ │ │ - blvc 0x1d8ed8 │ │ │ │ - b 0x1492160 │ │ │ │ + blvc 0x1d8e18 │ │ │ │ + b 0x14920a0 │ │ │ │ strls r2, [r2, #-3747] @ 0xfffff15d │ │ │ │ - bl 0x4028b0 │ │ │ │ + bl 0x4027f0 │ │ │ │ ldmdbvs r2, {r1, r2, r3, r7, r9} │ │ │ │ vmlaeq.f64 d14, d7, d2 │ │ │ │ andeq lr, r4, #528384 @ 0x81000 │ │ │ │ ldrtmi r4, [r6], #42 @ 0x2a │ │ │ │ - b 0x146da4c │ │ │ │ + b 0x146d98c │ │ │ │ ldrbtmi r3, [r2], #-369 @ 0xfffffe8f │ │ │ │ - b 0x1481cd0 │ │ │ │ - b 0xfe0ea098 │ │ │ │ + b 0x1481c10 │ │ │ │ + b 0xfe0e9fd8 │ │ │ │ strdmi r5, [sl], #-18 @ 0xffffffee │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x42ece8 │ │ │ │ - bls 0x2f7930 │ │ │ │ + bmi 0x42ec28 │ │ │ │ + bls 0x2f7870 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00f6f7fe │ │ │ │ @ instruction: 0xf886f209 │ │ │ │ - @ instruction: 0x11a8f644 │ │ │ │ + mvneq pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsne pc, r8, r4, asr #12 │ │ │ │ + andsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf1d42229 │ │ │ │ svclt 0x0000f8bb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, lsl #12 │ │ │ │ + eorseq r9, r3, r8, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #48127 @ 0x0000bbff │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ sbcslt fp, fp, #143 @ 0x8f │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-259 @ 0xfffffefd │ │ │ │ - bvc 0xffedb294 │ │ │ │ - bvc 0x9b498 │ │ │ │ - b 0x146f16c │ │ │ │ + bvc 0xffedb1d4 │ │ │ │ + bvc 0x9b3d8 │ │ │ │ + b 0x146f0ac │ │ │ │ svclt 0x001504c4 │ │ │ │ strtmi r0, [r3], r8, ror #1 │ │ │ │ strtmi r4, [r0], -r3, lsl #13 │ │ │ │ - cdpmi 6, 5, cr15, cr12, cr11, {2} │ │ │ │ + cdpcc 6, 9, cr15, cr12, cr11, {2} │ │ │ │ cdpeq 2, 3, cr15, cr4, cr0, {6} │ │ │ │ andlt lr, r1, sp, asr #19 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ - beq 0x198828 │ │ │ │ + beq 0x198768 │ │ │ │ stmdbeq r8, {r0, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r1, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ strls r4, [r3], #-1691 @ 0xfffff965 │ │ │ │ - blvc 0x158ff0 │ │ │ │ + blvc 0x158f30 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blvc 0x258fd8 │ │ │ │ - blvc 0x158e0c │ │ │ │ - blvc 0x1d8fe0 │ │ │ │ - blvc 0x159008 │ │ │ │ - blvc 0x358fe8 │ │ │ │ - blvc 0x158e18 │ │ │ │ - blvc 0x2d8ff0 │ │ │ │ + blvc 0x258f18 │ │ │ │ + blvc 0x158d4c │ │ │ │ + blvc 0x1d8f20 │ │ │ │ + blvc 0x158f48 │ │ │ │ + blvc 0x358f28 │ │ │ │ + blvc 0x158d58 │ │ │ │ + blvc 0x2d8f30 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e7de0 │ │ │ │ - bl 0x3de3dc │ │ │ │ + bl 0x3e7d20 │ │ │ │ + bl 0x3de31c │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe177e48 │ │ │ │ + b 0xfe177d88 │ │ │ │ @ instruction: 0xf0010302 │ │ │ │ - bl 0x3de1f0 │ │ │ │ + bl 0x3de130 │ │ │ │ ldmdbvs r2, {r1, r7, r9} │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - blcc 0x1dbb60 │ │ │ │ + blcc 0x1dbaa0 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - b 0x1477a84 │ │ │ │ + b 0x14779c4 │ │ │ │ @ instruction: 0xf81e6012 │ │ │ │ sbcslt r8, r0, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r8, r0, asr #20 │ │ │ │ stmdacs r7, {r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andmi pc, r7, #134217731 @ 0x8000003 │ │ │ │ andhi pc, r8, lr, lsl r8 @ │ │ │ │ @@ -144835,24 +144787,24 @@ │ │ │ │ stmdacs r8, {r6, r9, fp, sp, lr, pc} │ │ │ │ andmi lr, r2, #72, 20 @ 0x48000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ @ instruction: 0x73b2ea83 │ │ │ │ @ instruction: 0x53b2ea83 │ │ │ │ @ instruction: 0x33b2ea83 │ │ │ │ teqcs r2, #536576 @ 0x83000 │ │ │ │ - blcc 0x1dbb48 │ │ │ │ + blcc 0x1dba88 │ │ │ │ ldc 1, cr13, [sp, #768] @ 0x300 │ │ │ │ strtmi r6, [fp], -r4, lsl #22 │ │ │ │ - blvc 0x2590b8 │ │ │ │ + blvc 0x258ff8 │ │ │ │ @ instruction: 0xf8dd3510 │ │ │ │ ldrcc r8, [r0, -r0] │ │ │ │ ldrcc r9, [r0], -r1, lsl #20 │ │ │ │ - blvs 0x258e68 │ │ │ │ + blvs 0x258da8 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blvc 0xd9068 │ │ │ │ + blvc 0xd8fa8 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldcle 2, cr4, [r3], {154} @ 0x9a │ │ │ │ streq lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi r4, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ stmdble r7, {r2, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -144874,90 +144826,90 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-876] @ 0xfffffc94 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ mrrcmi 0, 8, fp, r5, cr15 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ - bvc 0xffedb410 │ │ │ │ - bvc 0x9b614 │ │ │ │ + bvc 0xffedb350 │ │ │ │ + bvc 0x9b554 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbeq lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [fp], r3, lsr #13 │ │ │ │ @ instruction: 0xf64b4623 │ │ │ │ - vmov.i8 q10, #12 @ 0x0c │ │ │ │ + @ instruction: 0xf2c03e9c │ │ │ │ stmib sp, {r2, r4, r5, r9, sl, fp}^ │ │ │ │ strmi fp, [pc], -r1, lsl #6 │ │ │ │ - bl 0xfeb2f358 │ │ │ │ + bl 0xfeb2f298 │ │ │ │ @ instruction: 0xf1010a00 │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf1000808 │ │ │ │ strmi r0, [r3], r8, lsl #10 │ │ │ │ ldc 4, cr9, [r9, #-12] │ │ │ │ @ instruction: 0xf10d7b02 │ │ │ │ stcge 12, cr0, [r4], {32} │ │ │ │ strls r2, [r0, -r0, lsl #2] │ │ │ │ - blvc 0x1d9158 │ │ │ │ - blvc 0x159184 │ │ │ │ - blvc 0x259160 │ │ │ │ - blvc 0x159188 │ │ │ │ - blvc 0x359168 │ │ │ │ - blvc 0x158f98 │ │ │ │ - blvc 0x2d9170 │ │ │ │ + blvc 0x1d9098 │ │ │ │ + blvc 0x1590c4 │ │ │ │ + blvc 0x2590a0 │ │ │ │ + blvc 0x1590c8 │ │ │ │ + blvc 0x3590a8 │ │ │ │ + blvc 0x158ed8 │ │ │ │ + blvc 0x2d90b0 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e7f60 │ │ │ │ - bl 0x3de55c │ │ │ │ + bl 0x3e7ea0 │ │ │ │ + bl 0x3de49c │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe137fc8 │ │ │ │ + b 0xfe137f08 │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - bl 0x3de770 │ │ │ │ + bl 0x3de6b0 │ │ │ │ ldmdbvs fp, {r0, r1, r7, r8, r9} │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - blcs 0x1dbce0 │ │ │ │ + blcs 0x1dbc20 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - b 0x1477c00 │ │ │ │ + b 0x1477b40 │ │ │ │ @ instruction: 0xf81e6013 │ │ │ │ sbcslt r7, r8, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r7, r0, asr #20 │ │ │ │ strcs pc, [r7, -r3, asr #7] │ │ │ │ movwmi pc, #29635 @ 0x73c3 @ │ │ │ │ andvc pc, r7, lr, lsl r8 @ │ │ │ │ andcc pc, r3, lr, lsl r8 @ │ │ │ │ strcs lr, [r7, -r0, asr #20] │ │ │ │ movwmi lr, #14919 @ 0x3a47 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ rscsmi lr, r3, #532480 @ 0x82000 │ │ │ │ rsbscs lr, r3, #532480 @ 0x82000 │ │ │ │ - blcs 0x1dbcc0 │ │ │ │ + blcs 0x1dbc00 │ │ │ │ strtmi sp, [fp], -r4, asr #3 │ │ │ │ - blvc 0x25922c │ │ │ │ - blvs 0x1d9230 │ │ │ │ + blvc 0x25916c │ │ │ │ + blvs 0x1d9170 │ │ │ │ svcls 0x00003510 │ │ │ │ @ instruction: 0xf1093610 │ │ │ │ @ instruction: 0xf1080910 │ │ │ │ stc 8, cr0, [r5, #-64] @ 0xffffffc0 │ │ │ │ - bl 0x3387e8 │ │ │ │ + bl 0x338728 │ │ │ │ stc 2, cr0, [r3, #20] │ │ │ │ ldrcc r7, [r0, -r0, lsl #22] │ │ │ │ addsmi r9, r3, #1024 @ 0x400 │ │ │ │ ldmib sp, {r0, r3, r4, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrbmi r3, [r8], -r2, lsl #8 │ │ │ │ addsmi r4, ip, #24, 8 @ 0x18000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x7677f0 │ │ │ │ + bne 0x767730 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, r4, #12713984 @ 0xc20000 │ │ │ │ - blmi 0x313fe4 │ │ │ │ - blls 0x3f7c68 │ │ │ │ + blmi 0x313f24 │ │ │ │ + blls 0x3f7ba8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q4, q12, q8 │ │ │ │ @@ -144974,83 +144926,83 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ qadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [r5], -r7, lsr #12 │ │ │ │ ldmib ip, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf10c6a02 │ │ │ │ ldmib r1, {r3, sl, fp}^ │ │ │ │ tstcc r8, r0, lsl #16 │ │ │ │ - b 0x145de2c │ │ │ │ - b 0x111e990 │ │ │ │ - b 0x117a7d4 │ │ │ │ - b 0xfe13abc8 │ │ │ │ + b 0x145dd6c │ │ │ │ + b 0x111e8d0 │ │ │ │ + b 0x117a714 │ │ │ │ + b 0xfe13ab08 │ │ │ │ @ instruction: 0xf84e0209 │ │ │ │ - b 0xfe169898 │ │ │ │ + b 0xfe1697d8 │ │ │ │ adcsmi r0, r9, #8, 6 @ 0x20000000 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf4eb0 │ │ │ │ + bl 0xfebf4df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ svceq 0x00e443e4 │ │ │ │ @ instruction: 0x4605d01d │ │ │ │ @ instruction: 0xdd112901 │ │ │ │ orrpl pc, sp, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xaccf4 │ │ │ │ + blcs 0xacc34 │ │ │ │ @ instruction: 0xf505da03 │ │ │ │ stclvc 5, cr5, [fp], #516 @ 0x204 │ │ │ │ @ instruction: 0x462009dc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - stc2l 7, cr15, [r0, #692]! @ 0x2b4 │ │ │ │ + cdp2 7, 4, cr15, cr0, cr13, {5} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ orrpl pc, r1, #20971520 @ 0x1400000 │ │ │ │ - blcs 0xb7d68 │ │ │ │ + blcs 0xb7ca8 │ │ │ │ strcs sp, [r0], #-3044 @ 0xfffff41c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf4f18 │ │ │ │ + bl 0xfebf4e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ strcs pc, [r9], #-866 @ 0xfffffc9e │ │ │ │ strne pc, [r7], #-867 @ 0xfffffc9d │ │ │ │ - @ instruction: 0xff6ef7a7 │ │ │ │ - b 0x11c8944 │ │ │ │ + @ instruction: 0xffcef7a7 │ │ │ │ + b 0x11c8884 │ │ │ │ strls r0, [r4], #-1088 @ 0xfffffbc0 │ │ │ │ muleq r3, r3, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf4f5c │ │ │ │ + bl 0xfebf4e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d9, d0 │ │ │ │ - vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64c0333 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ stc2l 1, cr15, [r2, #-624]! @ 0xfffffd90 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -145065,37 +145017,37 @@ │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ stccs 1, cr8, [r2, #-420]! @ 0xfffffe5c │ │ │ │ andhi pc, lr, #0, 4 │ │ │ │ vadd.f32 d18, d0, d15 │ │ │ │ @ instruction: 0xf1a58212 │ │ │ │ movwcs r0, #4624 @ 0x1210 │ │ │ │ vorr.i32 d18, #5 @ 0x00000005 │ │ │ │ - blx 0x15e1ec │ │ │ │ + blx 0x15e12c │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ @ instruction: 0xf012b949 │ │ │ │ @ instruction: 0xf0400f6a │ │ │ │ @ instruction: 0xf412819b │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf0002303 │ │ │ │ cmncc fp, #-2147483585 @ 0x8000003f │ │ │ │ sbceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ eorsls pc, r3, r4, asr r8 @ │ │ │ │ ldrdge pc, [r4], -r2 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7ad5780 │ │ │ │ - @ instruction: 0x462afd53 │ │ │ │ + @ instruction: 0x462afdb3 │ │ │ │ strbmi r9, [r8], -r5, lsl #2 │ │ │ │ @ instruction: 0xf7b04651 │ │ │ │ - qasxmi pc, sl, r7 @ │ │ │ │ + qadd8mi pc, sl, r7 @ │ │ │ │ ldrbmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7b04648 │ │ │ │ - @ instruction: 0xf008ff4f │ │ │ │ - b 0xa9ea2c │ │ │ │ + @ instruction: 0xf008ffaf │ │ │ │ + b 0xa9e96c │ │ │ │ @ instruction: 0xf00b0b00 │ │ │ │ - b 0x1360a34 │ │ │ │ + b 0x1360974 │ │ │ │ @ instruction: 0xf8d73b03 │ │ │ │ @ instruction: 0x071b339c │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d42e00 │ │ │ │ @@ -145115,32 +145067,32 @@ │ │ │ │ vst4.8 {d29-d32}, [pc], r7 │ │ │ │ @ instruction: 0xf6cc5200 │ │ │ │ andsmi r0, r1, #0, 4 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [fp :256], r8 │ │ │ │ ldreq r7, [r8, -r0, lsl #23] │ │ │ │ cdpcs 0, 0, cr13, cr0, cr8, {0} │ │ │ │ andscs fp, r0, #20, 30 @ 0x50 │ │ │ │ - b 0x5266b8 │ │ │ │ + b 0x5265f8 │ │ │ │ svclt 0x00180f0e │ │ │ │ - blvc 0xdb0cc │ │ │ │ + blvc 0xdb00c │ │ │ │ @ instruction: 0x23bcf8d7 │ │ │ │ andle r0, r3, r7, lsl r7 │ │ │ │ svclt 0x00480648 │ │ │ │ - blmi 0xfe0da0dc │ │ │ │ + blmi 0xfe0da01c │ │ │ │ ldrdeq pc, [r8, #-132] @ 0xffffff7c │ │ │ │ strne pc, [r0, r0, lsl #8] │ │ │ │ - strle r0, [pc], #-514 @ 0x9debc │ │ │ │ + strle r0, [pc], #-514 @ 0x9ddfc │ │ │ │ andseq pc, r2, #1073741865 @ 0x40000029 │ │ │ │ stmdale fp, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ @ instruction: 0x23a8f8d4 │ │ │ │ strle r0, [r1, #-274] @ 0xfffffeee │ │ │ │ - blmi 0xfe0db108 │ │ │ │ + blmi 0xfe0db048 │ │ │ │ cmnle r0, r0, lsl #30 │ │ │ │ rsble r2, r4, r1, lsl #28 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrcs 0, 0, sp, cr2, cr3, {1} │ │ │ │ rscshi pc, sp, r0, asr #6 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ andmi r6, sl, r0, lsl #6 │ │ │ │ @@ -145153,28 +145105,28 @@ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf01e816a │ │ │ │ rsbsle r0, r8, r0, asr #31 │ │ │ │ orrscs pc, r0, #-1962934272 @ 0x8b000000 │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0x469bbf18 │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x12db15c │ │ │ │ + blcs 0x12db09c │ │ │ │ svcmi 0x0080f41b │ │ │ │ teqphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi lr, [fp, -fp, lsl #21] │ │ │ │ strmi pc, [r0, -r7] │ │ │ │ - bleq 0x398960 │ │ │ │ + bleq 0x3988a0 │ │ │ │ ldrbmi r4, [r1], -r8, asr #12 │ │ │ │ @ instruction: 0xf7b0462a │ │ │ │ - vacgt.f32 , q8, │ │ │ │ + vminnm.f32 d31, d0, d19 │ │ │ │ @ instruction: 0xf8d44b11 │ │ │ │ ldrbeq r3, [fp, -r0, lsl #30] │ │ │ │ @ instruction: 0xf41bd503 │ │ │ │ @ instruction: 0xf0400f80 │ │ │ │ - blls 0x17e2ec │ │ │ │ + blls 0x17e22c │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r6, lsl #22 │ │ │ │ stmdbgt r3, {r2, r9, fp, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r6, r8, r9, fp, lr} │ │ │ │ @@ -145182,18 +145134,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ andlt r9, fp, r2, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x181f64 │ │ │ │ + bls 0x181ea4 │ │ │ │ vst3. {d2[0],d3[0],d4[0]}, [r2], r1 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ - bls 0x212618 │ │ │ │ + bls 0x212558 │ │ │ │ addvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ vst4.32 {d8-d11}, [r3], ip │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xf504d0c7 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -145204,48 +145156,48 @@ │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0xf1b8d0aa │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1400180 │ │ │ │ @ instruction: 0xf50480e0 │ │ │ │ ldrbmi r5, [pc], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xad01c │ │ │ │ + blcs 0xacf5c │ │ │ │ addshi pc, sp, r0, asr #5 │ │ │ │ svcvs 0x0080f41e │ │ │ │ addshi pc, lr, r0 │ │ │ │ - blmi 0xda428 │ │ │ │ + blmi 0xda368 │ │ │ │ ldrbteq lr, [fp], #-1946 @ 0xfffff866 │ │ │ │ ssatmi fp, #28, r8, asr #30 │ │ │ │ @ instruction: 0xf504d590 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0xffbe8c24 │ │ │ │ + ble 0xffbe8b64 │ │ │ │ ldrtmi lr, [r1], -r9, lsl #1 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blls 0x1dd174 │ │ │ │ + blls 0x1dd234 │ │ │ │ cmnle sp, r0, lsl #22 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00080b1 │ │ │ │ - b 0xfe35e04c │ │ │ │ + b 0xfe35df8c │ │ │ │ @ instruction: 0xf8d70080 │ │ │ │ @ instruction: 0xf00033a0 │ │ │ │ - b 0xfe09e07c │ │ │ │ + b 0xfe09dfbc │ │ │ │ @ instruction: 0xf0130b0b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ @ instruction: 0x4631aef5 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - @ instruction: 0xf8d4fc3b │ │ │ │ + @ instruction: 0xf8d4fc9b │ │ │ │ vqsub.u32 d18, d0, d16 │ │ │ │ @ instruction: 0xf0025b15 │ │ │ │ stmdacs r0, {r0, r8, r9} │ │ │ │ - blcs 0xd2220 │ │ │ │ - b 0xfe392664 │ │ │ │ + blcs 0xd2160 │ │ │ │ + b 0xfe3925a4 │ │ │ │ @ instruction: 0xf8d75282 │ │ │ │ vst2.32 {d3-d6}, [r2 :128], r0 │ │ │ │ - b 0xfe11e880 │ │ │ │ + b 0xfe11e7c0 │ │ │ │ ldrb r0, [sp], fp, lsl #22 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ orreq pc, r0, #13697024 @ 0xd10000 │ │ │ │ ldmdbpl ip!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc}^ @ │ │ │ │ orrcs pc, r4, #13697024 @ 0xd10000 │ │ │ │ ldrsbcc lr, [lr, #145] @ 0x91 │ │ │ │ @@ -145258,24 +145210,24 @@ │ │ │ │ vst1.8 {d9-d10}, [r2], r5 │ │ │ │ @ instruction: 0xf5b26240 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ tstlt pc, fp, lsl #30 │ │ │ │ vst3.32 {d9[0],d10[0],d11[0]}, [r2], r3 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ @ instruction: 0xf47f2e01 │ │ │ │ - bls 0x209cf8 │ │ │ │ - blpl 0xda304 │ │ │ │ + bls 0x209c38 │ │ │ │ + blpl 0xda244 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ andpl pc, r0, #33554432 @ 0x2000000 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf43f431a │ │ │ │ @ instruction: 0xf504af34 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x1a8cf8 │ │ │ │ + ble 0x1a8c38 │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ @ instruction: 0xf57f015f │ │ │ │ cdpcs 15, 0, cr10, cr0, cr13, {3} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst2.8 {d22-d25}, [pc], r0 │ │ │ │ ldrbt r6, [r0], r0, lsl #7 │ │ │ │ @@ -145290,43 +145242,43 @@ │ │ │ │ stcle 0, cr2, [r2], {0} │ │ │ │ @ instruction: 0xf8d4e77f │ │ │ │ ldrheq r3, [sl, #-56] @ 0xffffffc8 │ │ │ │ svcge 0x005ef53f │ │ │ │ @ instruction: 0xe6fd46bb │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ - blx 0xff15c00a │ │ │ │ + stc2 7, cr15, [r2], #-692 @ 0xfffffd4c │ │ │ │ @ instruction: 0xf0009b03 │ │ │ │ vhadd.u32 d16, d0, d15 │ │ │ │ cmnlt fp, fp, lsl fp │ │ │ │ andne lr, r0, fp, lsl #21 │ │ │ │ rscseq pc, r0, r0 │ │ │ │ - bleq 0x398b6c │ │ │ │ + bleq 0x398aac │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ - bleq 0xfe0db3a8 │ │ │ │ - blvc 0x7daf00 │ │ │ │ + bleq 0xfe0db2e8 │ │ │ │ + blvc 0x7dae40 │ │ │ │ eorscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ addpl lr, r2, #569344 @ 0x8b000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - bleq 0x398b9c │ │ │ │ - blcs 0xd7ae8 │ │ │ │ + bleq 0x398adc │ │ │ │ + blcs 0xd7a28 │ │ │ │ ldrb sp, [sl], r7, lsr #3 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xff65c05a │ │ │ │ - blne 0x29af28 │ │ │ │ + ldc2 7, cr15, [r6], #-692 @ 0xfffffd4c │ │ │ │ + blne 0x29ae68 │ │ │ │ strb r9, [r8, -r4, lsl #16] │ │ │ │ @ instruction: 0xf01e469b │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ @ instruction: 0xf504af1c │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x6e8dc4 │ │ │ │ + ble 0x6e8d04 │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ svcvs 0x0080f41e │ │ │ │ @ instruction: 0x465fd116 │ │ │ │ @ instruction: 0xe6b546bb │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ svclt 0x00982b07 │ │ │ │ @@ -145338,36 +145290,36 @@ │ │ │ │ @ instruction: 0xe69fd4db │ │ │ │ svcvs 0x0080f41e │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ strcs pc, [r0, -fp, asr #8] │ │ │ │ vst4.16 {d14[0],d15[0],d16[0],d17[0]}, [fp], r0 │ │ │ │ @ instruction: 0xf41b2390 │ │ │ │ bicle r4, sp, r0, lsl #31 │ │ │ │ - blcs 0x12db440 │ │ │ │ + blcs 0x12db380 │ │ │ │ svcmi 0x0080f41b │ │ │ │ str sp, [sp], r9, asr #3 │ │ │ │ - blx 0xffedaa42 │ │ │ │ + blx 0xffeda982 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5428 │ │ │ │ + bl 0xfebf5368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, ror #31 │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8dc4922 │ │ │ │ stmdavs r9, {r3, r5, r7, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ cdpls 1, 0, cr0, cr8, cr0, {0} │ │ │ │ streq r9, [r4], -r9, lsl #18 │ │ │ │ @ instruction: 0xf8dcd42d │ │ │ │ streq r0, [r0, #344] @ 0x158 │ │ │ │ @ instruction: 0xf50cd42b │ │ │ │ stmvs r4, {r0, r2, r3, r7, ip, lr} │ │ │ │ svclt 0x00a82c00 │ │ │ │ - ble 0x127264 │ │ │ │ + ble 0x1271a4 │ │ │ │ strbvs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - b 0xfe10aef8 │ │ │ │ + b 0xfe10ae38 │ │ │ │ strls r2, [r8], -r4, lsl #9 │ │ │ │ strvs pc, [r0], #1028 @ 0x404 │ │ │ │ stmdbge r8, {r2, r3, r6, lr} │ │ │ │ stmdbgt r3, {r0, r3, sl, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r4, [r8], -r1, ror #12 │ │ │ │ stc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ @@ -145384,15 +145336,15 @@ │ │ │ │ ldrb r0, [r0, r8, lsl #12] │ │ │ │ @ instruction: 0x43b8f8dc │ │ │ │ streq pc, [r1], #-4 │ │ │ │ vaba.s8 q7, q12, │ │ │ │ svclt 0x0000fba9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf54cc │ │ │ │ + bl 0xfebf540c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0xf50c4605 │ │ │ │ stmdbmi r6!, {r0, r2, r3, r7, sl, ip, lr} │ │ │ │ ldrcc fp, [r0], #-135 @ 0xffffff79 │ │ │ │ mrrcvs 8, 13, pc, r8, cr12 @ │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -145401,30 +145353,30 @@ │ │ │ │ stc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ addeq lr, r6, ip, lsl #22 │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf8542101 │ │ │ │ @ instruction: 0xf01e4c04 │ │ │ │ @ instruction: 0xf8d06f80 │ │ │ │ vmull.u8 , d7, d12 │ │ │ │ - b 0x145e610 │ │ │ │ + b 0x145e550 │ │ │ │ andle r2, r4, r0, lsl #1 │ │ │ │ svceq 0x0002f013 │ │ │ │ @ instruction: 0xf081d124 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ andls r0, r2, r0, asr #29 │ │ │ │ svclt 0x000c2e00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr14, {0} │ │ │ │ orrne lr, lr, r1, lsl #21 │ │ │ │ stmdbge r2, {r0, r1, r8, ip, pc} │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strbtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x39e0fc │ │ │ │ - blls 0x1f83b4 │ │ │ │ + blmi 0x39e03c │ │ │ │ + blls 0x1f82f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrble r0, [sl], #1407 @ 0x57f │ │ │ │ @@ -145433,61 +145385,61 @@ │ │ │ │ svclt 0x0000fb4f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strpl pc, [sp], r1, lsl #10 │ │ │ │ - blmi 0x17afdf4 │ │ │ │ + blmi 0x17afd34 │ │ │ │ ldrcc fp, [r0], -r9, lsl #1 │ │ │ │ @ instruction: 0xf856460c │ │ │ │ strmi r5, [r7], -r8, lsl #24 │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf891d160 │ │ │ │ - blcs 0xaa8e4 │ │ │ │ + blcs 0xaa824 │ │ │ │ @ instruction: 0xf8d1d157 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f03c │ │ │ │ + blcc 0x49ef7c │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrshl.s8 d18, d1, d9 │ │ │ │ - vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ - bl 0x11ec9c │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + bl 0x11ebdc │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0xf856fc25 │ │ │ │ + @ instruction: 0xf856fc85 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ - b 0x18766e8 │ │ │ │ - blx 0x187df30 │ │ │ │ + b 0x1876628 │ │ │ │ + blx 0x187de70 │ │ │ │ svclt 0x0008fc80 │ │ │ │ bicne lr, ip, #323584 @ 0x4f000 │ │ │ │ strmi sp, [r3], -pc │ │ │ │ @ instruction: 0xf8d4b168 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bcs 0xb6e04 │ │ │ │ + bcs 0xb6d44 │ │ │ │ @ instruction: 0xf003d142 │ │ │ │ tstmi r6, #1048576 @ 0x100000 │ │ │ │ vmov.i32 , #159 @ 0x0000009f │ │ │ │ - blcs 0xbb214 │ │ │ │ + blcs 0xbb154 │ │ │ │ @ instruction: 0xf894d163 │ │ │ │ vorr.i32 q11, #234 @ 0x000000ea │ │ │ │ rscseq r1, r6, #0, 12 │ │ │ │ @ instruction: 0xf8d4b91d │ │ │ │ @ instruction: 0x07d22230 │ │ │ │ stmdbge r4, {r1, r4, r5, sl, ip, lr, pc} │ │ │ │ movwvs lr, #18893 @ 0x49cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ - blmi 0xc9e000 │ │ │ │ - blls 0x2784b0 │ │ │ │ + blmi 0xc9df40 │ │ │ │ + blls 0x2783f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r5, r0, lsl #6 │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -145510,80 +145462,80 @@ │ │ │ │ subeq sp, r9, r7, lsr #10 │ │ │ │ @ instruction: 0xf504d5bf │ │ │ │ @ instruction: 0xf8d25280 │ │ │ │ @ instruction: 0xf4122398 │ │ │ │ @ instruction: 0xd1b86f60 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ - blls 0x19d490 │ │ │ │ + blls 0x19d3d0 │ │ │ │ lslsle r2, r0, #16 │ │ │ │ movwvs pc, #1155 @ 0x483 @ │ │ │ │ vabdl.u8 q15, d19, d29 │ │ │ │ bicseq r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf1bce79f │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0xf504e7ec │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ bicseq r2, fp, r0, lsl #6 │ │ │ │ cmpeq r2, #37486592 @ 0x23c0000 │ │ │ │ bfi sp, r7, #11, #19 │ │ │ │ - blx 0xfe2dad20 │ │ │ │ + blx 0xfe2dac60 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ ldrdle r0, [sl], -r0 @ │ │ │ │ strle r0, [r7], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0x03b8f8d3 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5738 │ │ │ │ + bl 0xfebf5678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fd0 │ │ │ │ - blmi 0xef3f78 │ │ │ │ + blmi 0xef3eb8 │ │ │ │ ldrcc fp, [r0], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8564604 │ │ │ │ vmull.u8 , d5, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ - blcs 0xaaa94 │ │ │ │ + blcs 0xaa9d4 │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f1ec │ │ │ │ + blcc 0x49f12c │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrshl.s8 d18, d1, d9 │ │ │ │ - vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ - bl 0x11ee4c │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + bl 0x11ed8c │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r9], -fp, lsr #30 │ │ │ │ + strtmi pc, [r9], -fp, lsl #31 │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff5af7b0 │ │ │ │ + @ instruction: 0xffbaf7b0 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ @ instruction: 0xf856bbc3 │ │ │ │ cdpge 12, 0, cr3, cr3, cr8, {0} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ svcvc 0x0000f413 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ffd01d │ │ │ │ @ instruction: 0xf504fe87 │ │ │ │ - blmi 0x77b85c │ │ │ │ + blmi 0x77b79c │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x1f8630 │ │ │ │ + blls 0x1f8570 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -145597,80 +145549,80 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcpl 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r3, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfecdc61e │ │ │ │ + blx 0xfecdc55e │ │ │ │ vabd.s8 q7, q12, │ │ │ │ svclt 0x0000f9f5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5834 │ │ │ │ + bl 0xfebf5774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc225bc │ │ │ │ + blmi 0xc224fc │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6ab8c │ │ │ │ + bllt 0xfeb6aacc │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d2a8 │ │ │ │ + blcs 0x32d1e8 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - andsvs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + subspl pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 7, 5, pc, cr0, cr0, {5} │ │ │ │ + @ instruction: 0xff10f7b0 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0x4621fedf │ │ │ │ + qasxmi pc, r1, pc @ │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61deec │ │ │ │ + blmi 0x61de2c │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x178714 │ │ │ │ + blls 0x178654 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xad7d8 │ │ │ │ + blcs 0xad718 │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xad840 │ │ │ │ + bl 0xad780 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, q12, q3 │ │ │ │ svclt 0x0000f98f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5900 │ │ │ │ + bl 0xfebf5840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x662688 │ │ │ │ + blmi 0x6625c8 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - strtmi pc, [r9], -r5, ror #28 │ │ │ │ + strtmi pc, [r9], -r5, asr #29 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - mrc2 7, 4, pc, cr4, cr0, {5} │ │ │ │ + mrc2 7, 7, pc, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145681,75 +145633,75 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ svclt 0x0000f957 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5970 │ │ │ │ + bl 0xfebf58b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc226f8 │ │ │ │ + blmi 0xc22638 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6acc8 │ │ │ │ + bllt 0xfeb6ac08 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d3e4 │ │ │ │ + blcs 0x32d324 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - andsvs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + subspl pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 7, 0, pc, cr2, cr0, {5} │ │ │ │ + mrc2 7, 3, pc, cr2, cr0, {5} │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -r1, asr #28 │ │ │ │ + strtmi pc, [r1], -r1, lsr #29 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61df18 │ │ │ │ + blmi 0x61de58 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x178850 │ │ │ │ + blls 0x178790 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xad914 │ │ │ │ + blcs 0xad854 │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xad97c │ │ │ │ + bl 0xad8bc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, q12, q3 │ │ │ │ svclt 0x0000f8f1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5a3c │ │ │ │ + bl 0xfebf597c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6627c4 │ │ │ │ + blmi 0x662704 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - strtmi pc, [r9], -r7, asr #27 │ │ │ │ + strtmi pc, [r9], -r7, lsr #28 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6, #704]! @ 0x2c0 │ │ │ │ + mrc2 7, 2, pc, cr6, cr0, {5} │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145760,29 +145712,29 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ svclt 0x0000f8b9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5aac │ │ │ │ + bl 0xfebf59ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6a27f4 │ │ │ │ + blmi 0x6a2734 │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpge 3, 0, cr0, cr2, cr0, {0} │ │ │ │ - stc2 7, cr15, [lr, #704] @ 0x2c0 │ │ │ │ + stc2l 7, cr15, [lr, #704]! @ 0x2c0 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0x4621fdbd │ │ │ │ + @ instruction: 0x4621fe1d │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ - blx 0x145c8e0 │ │ │ │ + blx 0x145c820 │ │ │ │ ldm r6, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ stm r4, {r0, r1} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -145797,90 +145749,90 @@ │ │ │ │ andgt pc, r2, r0, lsl fp @ │ │ │ │ vpadd.i d15, d3, d1 │ │ │ │ tstpcs r3, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0x88bd40 │ │ │ │ + blx 0x88bc80 │ │ │ │ stceq 14, cr15, [r0], {128} @ 0x80 │ │ │ │ - blx 0xfe8cb392 │ │ │ │ - blx 0xffc2197e │ │ │ │ + blx 0xfe8cb2d2 │ │ │ │ + blx 0xffc218be │ │ │ │ stceq 12, cr0, [sl], {2} │ │ │ │ vnmlami.f32 s28, s6, s30 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - blx 0xfe94b3ca │ │ │ │ - blx 0xffba619a │ │ │ │ + blx 0xfe94b30a │ │ │ │ + blx 0xffba60da │ │ │ │ andcs r1, r0, #3, 28 @ 0x30 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r0, #212, 4 @ 0x4000000d │ │ │ │ @ instruction: 0x0c04ebb0 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strcs pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ @ instruction: 0xf1c0bf48 │ │ │ │ vmull.u8 q8, d14, d0 │ │ │ │ - blne 0x1e69ac │ │ │ │ + blne 0x1e68ec │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, lr, asr #7 │ │ │ │ - blne 0x1efc54 │ │ │ │ + blne 0x1efb94 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ vnmlavs.f32 s28, s28, s30 │ │ │ │ andsvs lr, r2, #323584 @ 0x4f000 │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ streq lr, [r2], #-3006 @ 0xfffff442 │ │ │ │ andeq lr, r5, ip, lsl #22 │ │ │ │ ldrmi fp, [r6], #3912 @ 0xf48 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ svclt 0x0048b2ca │ │ │ │ streq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ - bl 0xfed2fa50 │ │ │ │ + bl 0xfed2f990 │ │ │ │ svclt 0x0048040c │ │ │ │ vmls.i q10, , d2[4] │ │ │ │ svclt 0x00482c07 │ │ │ │ vmov.i32 q10, #37888 @ 0x00009400 │ │ │ │ strtmi r2, [r0], #-519 @ 0xfffffdf9 │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ strbtmi fp, [r2], #-3912 @ 0xfffff0b8 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ subsmi fp, r4, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ - bl 0xfed2fa7c │ │ │ │ - b 0x145fa30 │ │ │ │ + bl 0xfed2f9bc │ │ │ │ + b 0x145f970 │ │ │ │ svclt 0x00486111 │ │ │ │ - b 0x146fb90 │ │ │ │ + b 0x146fad0 │ │ │ │ svclt 0x00486313 │ │ │ │ - bne 0xff32f360 │ │ │ │ + bne 0xff32f2a0 │ │ │ │ svclt 0x00444420 │ │ │ │ submi r1, sl, #13172736 @ 0xc90000 │ │ │ │ bfine r4, r0, (invalid: 8:1) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ - blx 0x88be6c │ │ │ │ + blx 0x88bdac │ │ │ │ addslt pc, r4, #128, 28 @ 0x800 │ │ │ │ @ instruction: 0x0c04ebbe │ │ │ │ andsmi lr, r0, pc, asr #20 │ │ │ │ strtmi fp, [r6], #3912 @ 0xf48 │ │ │ │ andsmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf1cebf48 │ │ │ │ - bne 0xfe1a1a48 │ │ │ │ + bne 0xfe1a1988 │ │ │ │ stmne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0048b28a │ │ │ │ stceq 2, cr4, [r9], {68} @ 0x44 │ │ │ │ andeq lr, r4, ip, lsl #22 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ strbtmi fp, [r2], #-3908 @ 0xfffff0bc │ │ │ │ - bne 0xff32f3bc │ │ │ │ + bne 0xff32f2fc │ │ │ │ stmiane r9, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x00484420 │ │ │ │ ldrmi r4, [r0], #-586 @ 0xfffffdb6 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldc2 11, cr15, [r3], #-68 @ 0xffffffbc @ │ │ │ │ @@ -145901,80 +145853,80 @@ │ │ │ │ tstmi r1, ip, asr #20 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ andsmi lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - blx 0x88bee0 │ │ │ │ + blx 0x88be20 │ │ │ │ stceq 14, cr15, [r0], {130} @ 0x82 │ │ │ │ - blx 0xfeba1b32 │ │ │ │ - blx 0xfe8d2326 │ │ │ │ + blx 0xfeba1a72 │ │ │ │ + blx 0xfe8d2266 │ │ │ │ addlt r0, sl, #536870912 @ 0x20000000 │ │ │ │ - blx 0x861b18 │ │ │ │ - b 0x13ddd28 │ │ │ │ - blx 0x86eafc │ │ │ │ + blx 0x861a58 │ │ │ │ + b 0x13ddc68 │ │ │ │ + blx 0x86ea3c │ │ │ │ ldceq 12, cr15, [fp], {131} @ 0x83 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ - b 0x114b554 │ │ │ │ + b 0x114b494 │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - b 0x148bf24 │ │ │ │ + b 0x148be64 │ │ │ │ ldceq 14, cr4, [r0], {16} │ │ │ │ - blx 0xfec4b576 │ │ │ │ - blx 0xfebd6b32 │ │ │ │ + blx 0xfec4b4b6 │ │ │ │ + blx 0xfebd6a72 │ │ │ │ stceq 2, cr12, [sl], {2} │ │ │ │ vhsub.u32 d27, d31, d9 │ │ │ │ - b 0x1422378 │ │ │ │ - b 0x146ebb0 │ │ │ │ + b 0x14222b8 │ │ │ │ + b 0x146eaf0 │ │ │ │ addslt r4, fp, #4864 @ 0x1300 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dccd6 │ │ │ │ - blx 0x4f0596 │ │ │ │ - blx 0x4db036 │ │ │ │ - blx 0x4a3036 │ │ │ │ + blx 0x1dcc16 │ │ │ │ + blx 0x4f04d6 │ │ │ │ + blx 0x4daf76 │ │ │ │ + blx 0x4a2f76 │ │ │ │ tstcs r0, r2 │ │ │ │ andeq pc, r3, ip, lsl fp @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148bfc4 │ │ │ │ - blx 0x871bcc │ │ │ │ + b 0x148bf04 │ │ │ │ + blx 0x871b0c │ │ │ │ ldceq 14, cr15, [r9], {129} @ 0x81 │ │ │ │ stceq 2, cr11, [r0], {132} @ 0x84 │ │ │ │ - blx 0x10b602 │ │ │ │ + blx 0x10b542 │ │ │ │ addslt pc, r1, #12, 24 @ 0xc00 │ │ │ │ - blx 0xe1be6 │ │ │ │ + blx 0xe1b26 │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andgt pc, r0, r2, lsl #22 │ │ │ │ andeq pc, lr, r3, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - blls 0x135dbc │ │ │ │ - ldrbteq pc, [pc], #2 @ 0x9ebc0 @ │ │ │ │ + blls 0x135cfc │ │ │ │ + ldrbteq pc, [pc], #2 @ 0x9eb00 @ │ │ │ │ cdpmi 3, 0, cr15, cr7, cr2, {6} │ │ │ │ andseq r0, r8, #69632 @ 0x11000 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4320b280 │ │ │ │ - b 0x10a1444 │ │ │ │ + b 0x10a1384 │ │ │ │ andseq r6, r4, #4 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0x9ebdc @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0x9eb1c @ │ │ │ │ rsbsmi pc, pc, #3 │ │ │ │ - beq 0x7af864 │ │ │ │ + beq 0x7af7a4 │ │ │ │ cmnpmi pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x007ff410 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ tstne r0, #323584 @ 0x4f000 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tsteq r2, r1, asr #20 │ │ │ │ @@ -145998,121 +145950,121 @@ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ rscseq pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4102200 │ │ │ │ - b 0x1162a60 │ │ │ │ + b 0x11629a0 │ │ │ │ svclt 0x000c1382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1172a7c │ │ │ │ + b 0x11729bc │ │ │ │ @ instruction: 0xf0013382 │ │ │ │ - blx 0xfed1f884 │ │ │ │ - b 0x149b694 │ │ │ │ - b 0x11635d8 │ │ │ │ + blx 0xfed1f7c4 │ │ │ │ + b 0x149b5d4 │ │ │ │ + b 0x1163518 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x11674bc │ │ │ │ + b 0x11673fc │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5009b00 │ │ │ │ addslt r5, r0, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a1d3c │ │ │ │ + b 0x10a1c7c │ │ │ │ @ instruction: 0xf4104003 │ │ │ │ - b 0x1462adc │ │ │ │ - b 0x146f0e8 │ │ │ │ - b 0x10e3928 │ │ │ │ - b 0x146f134 │ │ │ │ + b 0x1462a1c │ │ │ │ + b 0x146f028 │ │ │ │ + b 0x10e3868 │ │ │ │ + b 0x146f074 │ │ │ │ @ instruction: 0xf0024210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x115f918 │ │ │ │ - b 0x145f904 │ │ │ │ + b 0x115f858 │ │ │ │ + b 0x145f844 │ │ │ │ vst1.8 {d1-d4}, [r2], r1 │ │ │ │ - b 0x1177504 │ │ │ │ - b 0x145f910 │ │ │ │ + b 0x1177444 │ │ │ │ + b 0x145f850 │ │ │ │ vst1.8 {d2-d5}, [r2 :64], r1 │ │ │ │ - b 0x116f510 │ │ │ │ + b 0x116f450 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed1f914 │ │ │ │ - b 0x149b724 │ │ │ │ - b 0x1163668 │ │ │ │ + blx 0xfed1f854 │ │ │ │ + b 0x149b664 │ │ │ │ + b 0x11635a8 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167548 │ │ │ │ + b 0x1167488 │ │ │ │ @ instruction: 0xf8cc3382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed4c15c │ │ │ │ + blx 0xfed4c09c │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x11705b0 │ │ │ │ - b 0x146bbac │ │ │ │ - blx 0xfecf25c0 │ │ │ │ + b 0x11704f0 │ │ │ │ + b 0x146baec │ │ │ │ + blx 0xfecf2500 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1172580 │ │ │ │ + b 0x11724c0 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dcf0e │ │ │ │ - b 0x148c19c │ │ │ │ + blx 0x1dce4e │ │ │ │ + b 0x148c0dc │ │ │ │ @ instruction: 0xf5002c02 │ │ │ │ @ instruction: 0xf0025e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca1fa8 │ │ │ │ - b 0x13dbbb0 │ │ │ │ - blx 0xfef9edb4 │ │ │ │ + blx 0xfeca1ee8 │ │ │ │ + b 0x13dbaf0 │ │ │ │ + blx 0xfef9ecf4 │ │ │ │ vmull.u8 , d18, d12 │ │ │ │ ldmdbeq fp, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x1461608 │ │ │ │ + b 0x1461548 │ │ │ │ @ instruction: 0xf4021c5c │ │ │ │ orrseq r0, fp, pc, ror r2 │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ - blx 0xfed2fa18 │ │ │ │ - b 0x149b7e0 │ │ │ │ + blx 0xfed2f958 │ │ │ │ + b 0x149b720 │ │ │ │ ldmdbeq r2, {r2, r3, r4, r6, sl, fp, ip}^ │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dcf6a │ │ │ │ + blx 0x1dceaa │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r1], {144} @ 0x90 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ ldmdbeq r2, {r0, r1, r3, r4, r6, r8, fp}^ │ │ │ │ - b 0x115fc78 │ │ │ │ + b 0x115fbb8 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r0], -r0, lsl #2 │ │ │ │ @@ -146121,58 +146073,58 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ vqsub.u8 , q1, q0 │ │ │ │ vcgt.u8 d18, d2, d7 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4698 │ │ │ │ + b 0x10a45d8 │ │ │ │ addlt r4, r9, #3 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ - beq 0x18c25c │ │ │ │ + beq 0x18c19c │ │ │ │ @ instruction: 0xf0030c02 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ - b 0x186f668 │ │ │ │ - b 0x11726b0 │ │ │ │ - b 0x145fa78 │ │ │ │ + b 0x186f5a8 │ │ │ │ + b 0x11725f0 │ │ │ │ + b 0x145f9b8 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x115f678 │ │ │ │ + b 0x115f5b8 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4b8c8 │ │ │ │ - b 0x149b8ac │ │ │ │ - b 0x11637f0 │ │ │ │ + blx 0xfed4b808 │ │ │ │ + b 0x149b7ec │ │ │ │ + b 0x1163730 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x116f6b0 │ │ │ │ + b 0x116f5f0 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1dd046 │ │ │ │ + blx 0x1dcf86 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrne fp, [r1], #-528 @ 0xfffffdf0 │ │ │ │ movwmi pc, #2 @ │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x11676fc │ │ │ │ + b 0x116763c │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00217d1 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r0], -r0, lsl #7 │ │ │ │ @@ -146180,163 +146132,163 @@ │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ addvc lr, r2, #76, 20 @ 0x4c000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - bls 0x17613c │ │ │ │ - ldrbteq pc, [pc], #3 @ 0x9ef40 @ │ │ │ │ + bls 0x17607c │ │ │ │ + ldrbteq pc, [pc], #3 @ 0x9ee80 @ │ │ │ │ vnmlavs.f32 s28, s6, s30 │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ addlt r0, r0, #16, 4 │ │ │ │ - beq 0x5afbd0 │ │ │ │ + beq 0x5afb10 │ │ │ │ andvs lr, r4, r0, asr #20 │ │ │ │ vst1.8 {d0-d3}, [r4 :64], ip │ │ │ │ @ instruction: 0xf002047f │ │ │ │ @ instruction: 0x4320437f │ │ │ │ vst1.8 {d0-d1}, [r4 :64], r4 │ │ │ │ @ instruction: 0xf410427f │ │ │ │ - b 0x1172d68 │ │ │ │ - b 0x145fb78 │ │ │ │ - b 0x11637b4 │ │ │ │ + b 0x1172ca8 │ │ │ │ + b 0x145fab8 │ │ │ │ + b 0x11636f4 │ │ │ │ @ instruction: 0xf002430e │ │ │ │ - b 0x10df79c │ │ │ │ - b 0x145f38c │ │ │ │ + b 0x10df6dc │ │ │ │ + b 0x145f2cc │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ - b 0x111fd88 │ │ │ │ - b 0x145f798 │ │ │ │ + b 0x111fcc8 │ │ │ │ + b 0x145f6d8 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x1137b94 │ │ │ │ - b 0x145f7a4 │ │ │ │ + b 0x1137ad4 │ │ │ │ + b 0x145f6e4 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x112fba0 │ │ │ │ - b 0x145f7b0 │ │ │ │ + b 0x112fae0 │ │ │ │ + b 0x145f6f0 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x1127bac │ │ │ │ - b 0x145f7bc │ │ │ │ + b 0x1127aec │ │ │ │ + b 0x145f6fc │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x111fbb8 │ │ │ │ - b 0x145f7c8 │ │ │ │ + b 0x111faf8 │ │ │ │ + b 0x145f708 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x1137bc4 │ │ │ │ + b 0x1137b04 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed5ffc8 │ │ │ │ - b 0x149bddc │ │ │ │ - b 0x1123d20 │ │ │ │ + blx 0xfed5ff08 │ │ │ │ + b 0x149bd1c │ │ │ │ + b 0x1123c60 │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x1132dec │ │ │ │ + b 0x1132d2c │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1122e18 │ │ │ │ + b 0x1122d58 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1122858 │ │ │ │ + b 0x1122798 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x112fc30 │ │ │ │ + b 0x112fb70 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf5009a01 │ │ │ │ addslt r5, r8, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a209c │ │ │ │ + b 0x10a1fdc │ │ │ │ @ instruction: 0xf4104002 │ │ │ │ - b 0x1462e5c │ │ │ │ - b 0x146f468 │ │ │ │ - b 0x10e38a8 │ │ │ │ - b 0x146f4b8 │ │ │ │ + b 0x1462d9c │ │ │ │ + b 0x146f3a8 │ │ │ │ + b 0x10e37e8 │ │ │ │ + b 0x146f3f8 │ │ │ │ @ instruction: 0xf0034310 │ │ │ │ @ instruction: 0xf0020380 │ │ │ │ - b 0x111f898 │ │ │ │ - b 0x145f888 │ │ │ │ + b 0x111f7d8 │ │ │ │ + b 0x145f7c8 │ │ │ │ vst2.8 {d1-d4}, [r3], r1 │ │ │ │ - b 0x1137c84 │ │ │ │ - b 0x145f894 │ │ │ │ + b 0x1137bc4 │ │ │ │ + b 0x145f7d4 │ │ │ │ vst2.8 {d2-d5}, [r3 :64], r1 │ │ │ │ - b 0x112fc90 │ │ │ │ + b 0x112fbd0 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed60094 │ │ │ │ - b 0x149bea8 │ │ │ │ - b 0x1123dec │ │ │ │ + blx 0xfed5ffd4 │ │ │ │ + b 0x149bde8 │ │ │ │ + b 0x1123d2c │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcs lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1127cc8 │ │ │ │ + b 0x1127c08 │ │ │ │ @ instruction: 0xf8cc3283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed8c4dc │ │ │ │ + blx 0xfed8c41c │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andmi pc, r0, #1 │ │ │ │ - b 0x1130950 │ │ │ │ - b 0x146bb2c │ │ │ │ + b 0x1130890 │ │ │ │ + b 0x146ba6c │ │ │ │ @ instruction: 0xf40e4e13 │ │ │ │ - b 0x11328fc │ │ │ │ - blx 0xfecdfd38 │ │ │ │ + b 0x113283c │ │ │ │ + blx 0xfecdfc78 │ │ │ │ ldmdbeq r2, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd28e │ │ │ │ - b 0x148c51c │ │ │ │ + blx 0x1dd1ce │ │ │ │ + b 0x148c45c │ │ │ │ @ instruction: 0xf5002c03 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca2328 │ │ │ │ - b 0x10dbb30 │ │ │ │ - blx 0xfef9f164 │ │ │ │ + blx 0xfeca2268 │ │ │ │ + b 0x10dba70 │ │ │ │ + blx 0xfef9f0a4 │ │ │ │ vmull.u8 , d19, d12 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x14629ac │ │ │ │ + b 0x14628ec │ │ │ │ orrseq r1, r2, ip, asr ip │ │ │ │ addcc lr, ip, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x11216c8 │ │ │ │ - b 0x1133b90 │ │ │ │ + b 0x1121608 │ │ │ │ + b 0x1133ad0 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r9], {152} @ 0x98 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldmdbeq fp, {r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x111ffd4 │ │ │ │ + b 0x111ff14 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -146345,18 +146297,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ vqsub.u8 , , q4 │ │ │ │ @ instruction: 0xf3432c07 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4a3c │ │ │ │ + b 0x10a497c │ │ │ │ addlt r4, r9, #12 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ - beq 0x18c5dc │ │ │ │ + beq 0x18c51c │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ orreq pc, r0, #3 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ @ instruction: 0x4e11ea5f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ stceq 4, cr15, [r0], {12} │ │ │ │ @@ -146374,15 +146326,15 @@ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x1162244 │ │ │ │ + b 0x1162184 │ │ │ │ @ instruction: 0xf8c2738c │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @@ -146391,15 +146343,15 @@ │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167a88 │ │ │ │ + b 0x11679c8 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00317d9 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r8], -r0, lsl #5 │ │ │ │ @@ -146422,35 +146374,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00084607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf08 │ │ │ │ - bl 0xfeddf500 │ │ │ │ + bl 0xfeddf440 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #30 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00084c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ - bl 0xfed9f938 │ │ │ │ - b 0x147af8c │ │ │ │ - b 0x1463f84 │ │ │ │ + bl 0xfed9f878 │ │ │ │ + b 0x147aecc │ │ │ │ + b 0x1463ec4 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x115ff70 │ │ │ │ - b 0x145ff64 │ │ │ │ + b 0x115feb0 │ │ │ │ + b 0x145fea4 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00086400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146459,73 +146411,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f398 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f2d8 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x11631ac │ │ │ │ + b 0x11630ec │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x11731c8 │ │ │ │ + b 0x1173108 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda07d0 │ │ │ │ - b 0x149c5e8 │ │ │ │ - b 0x116452c │ │ │ │ + blx 0xfeda0710 │ │ │ │ + b 0x149c528 │ │ │ │ + b 0x116446c │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168408 │ │ │ │ + b 0x1168348 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x874430 │ │ │ │ + blx 0x874370 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ andcs fp, r0, r3, lsl pc │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0008b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f070 │ │ │ │ + b 0x1c8efb0 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #30 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f080 │ │ │ │ - b 0x146f868 │ │ │ │ - b 0x14680a8 │ │ │ │ + b 0x1c8efc0 │ │ │ │ + b 0x146f7a8 │ │ │ │ + b 0x1467fe8 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00084200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x873e80 │ │ │ │ + blx 0x873dc0 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146536,28 +146488,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x11684cc │ │ │ │ + b 0x116840c │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x000c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x1474300 │ │ │ │ + b 0x1474240 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146577,35 +146529,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vqrshl.u8 d20, d22, d28 │ │ │ │ vcge.f32 d20, d5, d7 │ │ │ │ svclt 0x00c84607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r1, [r6, #1581]! @ 0x62d │ │ │ │ @ instruction: 0xf440bfc8 │ │ │ │ - bl 0xfeddf76c │ │ │ │ + bl 0xfeddf6ac │ │ │ │ subslt r6, sp, #44, 30 @ 0xb0 │ │ │ │ stc2 10, cr15, [r4], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf040bfb8 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, asr #31 │ │ │ │ strcs pc, [r7, #-835] @ 0xfffffcbd │ │ │ │ stccs 3, cr15, [r7], {68} @ 0x44 │ │ │ │ vrshl.u8 q10, , │ │ │ │ vrshl.u8 d20, d7, d4 │ │ │ │ svclt 0x00c84c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r1, [r5, #-1572]! @ 0xfffff9dc │ │ │ │ @ instruction: 0xf441bfc8 │ │ │ │ - bl 0xfed9fba4 │ │ │ │ - b 0x147b238 │ │ │ │ - b 0x14641f0 │ │ │ │ + bl 0xfed9fae4 │ │ │ │ + b 0x147b178 │ │ │ │ + b 0x1464130 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x11601dc │ │ │ │ - b 0x14601d0 │ │ │ │ + b 0x116011c │ │ │ │ + b 0x1460110 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00b86400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146614,73 +146566,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f604 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f544 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x1163418 │ │ │ │ + b 0x1163358 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173434 │ │ │ │ + b 0x1173374 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0a3c │ │ │ │ - b 0x149c854 │ │ │ │ - b 0x1164798 │ │ │ │ + blx 0xfeda097c │ │ │ │ + b 0x149c794 │ │ │ │ + b 0x11646d8 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168674 │ │ │ │ + b 0x11685b4 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r9, ip, sp, pc}^ │ │ │ │ - blx 0x47469c │ │ │ │ + blx 0x4745dc │ │ │ │ eorlt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r1, r8, #754974720 @ 0x2d000000 │ │ │ │ ldrdcs fp, [r0], -r3 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0022ebb5 │ │ │ │ svclt 0x00b8b225 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ strtmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f59c │ │ │ │ + b 0x1c8f4dc │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, asr #31 │ │ │ │ svcmi 0x0023ebb4 │ │ │ │ - b 0x1c8f5ac │ │ │ │ - b 0x146fad4 │ │ │ │ - b 0x1468314 │ │ │ │ + b 0x1c8f4ec │ │ │ │ + b 0x146fa14 │ │ │ │ + b 0x1468254 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00b84200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x8740ec │ │ │ │ + blx 0x87402c │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146691,28 +146643,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168738 │ │ │ │ + b 0x1168678 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbfcc │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x00cc428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x147456c │ │ │ │ + b 0x14744ac │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146732,35 +146684,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00884607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf88 │ │ │ │ - bl 0xfeddf9d8 │ │ │ │ + bl 0xfeddf918 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf38 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #31 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00884c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf88 │ │ │ │ - bl 0xfed9fe10 │ │ │ │ - b 0x147b464 │ │ │ │ - b 0x146445c │ │ │ │ + bl 0xfed9fd50 │ │ │ │ + b 0x147b3a4 │ │ │ │ + b 0x146439c │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160448 │ │ │ │ - b 0x146043c │ │ │ │ + b 0x1160388 │ │ │ │ + b 0x146037c │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00386400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146769,73 +146721,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f870 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f7b0 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x1163684 │ │ │ │ + b 0x11635c4 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x11736a0 │ │ │ │ + b 0x11735e0 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0ca8 │ │ │ │ - b 0x149cac0 │ │ │ │ - b 0x1164a04 │ │ │ │ + blx 0xfeda0be8 │ │ │ │ + b 0x149ca00 │ │ │ │ + b 0x1164944 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x11688e0 │ │ │ │ + b 0x1168820 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x874908 │ │ │ │ + blx 0x874848 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ mulcs r0, r3, pc @ │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0038b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f608 │ │ │ │ + b 0x1c8f548 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f618 │ │ │ │ - b 0x146fd40 │ │ │ │ - b 0x1468580 │ │ │ │ + b 0x1c8f558 │ │ │ │ + b 0x146fc80 │ │ │ │ + b 0x14684c0 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00384200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874358 │ │ │ │ + blx 0x874298 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146846,28 +146798,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x11689a4 │ │ │ │ + b 0x11688e4 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x008c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x14747d8 │ │ │ │ + b 0x1474718 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146878,58 +146830,58 @@ │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00b42507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9fa2c │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fa38 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9f96c │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9f978 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca52d4 │ │ │ │ + bl 0xfeca5214 │ │ │ │ svclt 0x00d46f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00ac2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00ac4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9fa88 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9fa8c @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9f9c8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9f9cc @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfac │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda52d8 │ │ │ │ + bl 0xfeda5218 │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00c80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfd8 │ │ │ │ - b 0x13b00c0 │ │ │ │ - bleq 0x162ad4 │ │ │ │ + b 0x13b0000 │ │ │ │ + bleq 0x162a14 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0714 │ │ │ │ + b 0x13b0654 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -146941,54 +146893,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a391c │ │ │ │ + b 0x13a385c │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133938 │ │ │ │ + b 0x1133878 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60b40 │ │ │ │ - b 0x149c954 │ │ │ │ - b 0x1124898 │ │ │ │ + blx 0xfed60a80 │ │ │ │ + b 0x149c894 │ │ │ │ + b 0x11247d8 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128778 │ │ │ │ + b 0x11286b8 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48cfcc │ │ │ │ + blx 0x48cf0c │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #180, 30 @ 0x2d0 │ │ │ │ - bl 0xfefcc5c4 │ │ │ │ + bl 0xfefcc504 │ │ │ │ svclt 0x00d84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vpmin.f32 , , q6 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14705e4 │ │ │ │ + b 0x1470524 │ │ │ │ svclt 0x00b44224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-864 @ 0xfffffca0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 , , q4 │ │ │ │ @@ -146997,105 +146949,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1130c00 │ │ │ │ - blx 0x860434 │ │ │ │ - blx 0xfefdee08 │ │ │ │ - b 0x149ee3c │ │ │ │ - b 0x1126d80 │ │ │ │ - b 0x1464644 │ │ │ │ - b 0x1472c58 │ │ │ │ - blx 0xfefb2c4c │ │ │ │ - b 0x149ee50 │ │ │ │ - b 0x1126d94 │ │ │ │ - blx 0x86c658 │ │ │ │ - blx 0xfefdee30 │ │ │ │ - b 0x149ee60 │ │ │ │ - b 0x1126da4 │ │ │ │ - b 0x1134668 │ │ │ │ + b 0x1130b40 │ │ │ │ + blx 0x860374 │ │ │ │ + blx 0xfefded48 │ │ │ │ + b 0x149ed7c │ │ │ │ + b 0x1126cc0 │ │ │ │ + b 0x1464584 │ │ │ │ + b 0x1472b98 │ │ │ │ + blx 0xfefb2b8c │ │ │ │ + b 0x149ed90 │ │ │ │ + b 0x1126cd4 │ │ │ │ + blx 0x86c598 │ │ │ │ + blx 0xfefded70 │ │ │ │ + b 0x149eda0 │ │ │ │ + b 0x1126ce4 │ │ │ │ + b 0x11345a8 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #31 │ │ │ │ - blx 0xfed306cc │ │ │ │ + blx 0xfed3060c │ │ │ │ svclt 0x00a8f482 │ │ │ │ - blx 0xfecf14d4 │ │ │ │ + blx 0xfecf1414 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0488 │ │ │ │ - b 0x13a2c94 │ │ │ │ + b 0x13b03c8 │ │ │ │ + b 0x13a2bd4 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x00342507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9fcc4 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fcd0 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fc04 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9fc10 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca356c │ │ │ │ + bl 0xfeca34ac │ │ │ │ svclt 0x00946f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x002c2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x002c4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9fd20 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9fd24 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9fc60 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9fc64 @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf2c │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3570 │ │ │ │ + bl 0xfeda34b0 │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00880c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf98 │ │ │ │ - b 0x13b0358 │ │ │ │ - bleq 0x162d6c │ │ │ │ + b 0x13b0298 │ │ │ │ + bleq 0x162cac │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b09ac │ │ │ │ + b 0x13b08ec │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147107,42 +147059,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3bb4 │ │ │ │ + b 0x13a3af4 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133bd0 │ │ │ │ + b 0x1133b10 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60dd8 │ │ │ │ - b 0x149cbec │ │ │ │ - b 0x1124b30 │ │ │ │ + blx 0xfed60d18 │ │ │ │ + b 0x149cb2c │ │ │ │ + b 0x1124a70 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128a10 │ │ │ │ + b 0x1128950 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d264 │ │ │ │ + blx 0x88d1a4 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ uqasxmi fp, r0, r8 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147154,115 +147106,115 @@ │ │ │ │ sasxmi fp, r1, r8 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-608 @ 0xfffffda0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 d27, d31, d8 │ │ │ │ - b 0x1460ab0 │ │ │ │ + b 0x14609f0 │ │ │ │ svclt 0x00984c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1130e9c │ │ │ │ - blx 0x8606d0 │ │ │ │ - blx 0xfefdf0a4 │ │ │ │ - b 0x149f0d8 │ │ │ │ - b 0x112701c │ │ │ │ - b 0x14648e0 │ │ │ │ - b 0x1472ef4 │ │ │ │ - blx 0xfefb2ee8 │ │ │ │ - b 0x149f0ec │ │ │ │ - b 0x1127030 │ │ │ │ - blx 0x86c8f4 │ │ │ │ - blx 0xfefdf0cc │ │ │ │ - b 0x149f0fc │ │ │ │ - b 0x1127040 │ │ │ │ - b 0x1134904 │ │ │ │ + b 0x1130ddc │ │ │ │ + blx 0x860610 │ │ │ │ + blx 0xfefdefe4 │ │ │ │ + b 0x149f018 │ │ │ │ + b 0x1126f5c │ │ │ │ + b 0x1464820 │ │ │ │ + b 0x1472e34 │ │ │ │ + blx 0xfefb2e28 │ │ │ │ + b 0x149f02c │ │ │ │ + b 0x1126f70 │ │ │ │ + blx 0x86c834 │ │ │ │ + blx 0xfefdf00c │ │ │ │ + b 0x149f03c │ │ │ │ + b 0x1126f80 │ │ │ │ + b 0x1134844 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ - blx 0xfed30968 │ │ │ │ + blx 0xfed308a8 │ │ │ │ svclt 0x0028f482 │ │ │ │ - blx 0xfecf1770 │ │ │ │ + blx 0xfecf16b0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0724 │ │ │ │ - b 0x13a2f30 │ │ │ │ + b 0x13b0664 │ │ │ │ + b 0x13a2e70 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00cc2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9ff60 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9ff6c │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fea0 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9feac │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca5808 │ │ │ │ + bl 0xfeca5748 │ │ │ │ svclt 0x00ac6f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00d42407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00d44c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9ffbc @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9ffc0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9fefc @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9ff00 @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfd4 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda580c │ │ │ │ + bl 0xfeda574c │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00b80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfa8 │ │ │ │ - b 0x13b05f4 │ │ │ │ - bleq 0x163008 │ │ │ │ + b 0x13b0534 │ │ │ │ + bleq 0x162f48 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0c48 │ │ │ │ + b 0x13b0b88 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147274,54 +147226,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3e50 │ │ │ │ + b 0x13a3d90 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133e6c │ │ │ │ + b 0x1133dac │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61074 │ │ │ │ - b 0x149ce88 │ │ │ │ - b 0x1124dcc │ │ │ │ + blx 0xfed60fb4 │ │ │ │ + b 0x149cdc8 │ │ │ │ + b 0x1124d0c │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128cac │ │ │ │ + b 0x1128bec │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d500 │ │ │ │ + blx 0x48d440 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #204, 30 @ 0x330 │ │ │ │ - bl 0xfefccaf8 │ │ │ │ + bl 0xfefcca38 │ │ │ │ svclt 0x00a84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vminnm.f32 d27, d31, d20 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x1470b18 │ │ │ │ + b 0x1470a58 │ │ │ │ svclt 0x00cc4224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-672 @ 0xfffffd60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d31, d24 │ │ │ │ @@ -147330,105 +147282,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1131134 │ │ │ │ - blx 0x860968 │ │ │ │ - blx 0xfefdf33c │ │ │ │ - b 0x149f370 │ │ │ │ - b 0x11272b4 │ │ │ │ - b 0x1464b78 │ │ │ │ - b 0x147318c │ │ │ │ - blx 0xfefb3180 │ │ │ │ - b 0x149f384 │ │ │ │ - b 0x11272c8 │ │ │ │ - blx 0x86cb8c │ │ │ │ - blx 0xfefdf364 │ │ │ │ - b 0x149f394 │ │ │ │ - b 0x11272d8 │ │ │ │ - b 0x1134b9c │ │ │ │ + b 0x1131074 │ │ │ │ + blx 0x8608a8 │ │ │ │ + blx 0xfefdf27c │ │ │ │ + b 0x149f2b0 │ │ │ │ + b 0x11271f4 │ │ │ │ + b 0x1464ab8 │ │ │ │ + b 0x14730cc │ │ │ │ + blx 0xfefb30c0 │ │ │ │ + b 0x149f2c4 │ │ │ │ + b 0x1127208 │ │ │ │ + blx 0x86cacc │ │ │ │ + blx 0xfefdf2a4 │ │ │ │ + b 0x149f2d4 │ │ │ │ + b 0x1127218 │ │ │ │ + b 0x1134adc │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x4622bfb8 │ │ │ │ - blx 0xfed30c00 │ │ │ │ + blx 0xfed30b40 │ │ │ │ svclt 0x00b8f482 │ │ │ │ - blx 0xfecf1a08 │ │ │ │ + blx 0xfecf1948 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b09bc │ │ │ │ - b 0x13a31c8 │ │ │ │ + b 0x13b08fc │ │ │ │ + b 0x13a3108 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x008c2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa01f8 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa0204 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa0138 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa0144 │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca3aa0 │ │ │ │ + bl 0xfeca39e0 │ │ │ │ svclt 0x002c6f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x00942407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x00944c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa0254 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa0258 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa0194 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa0198 @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf94 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3aa4 │ │ │ │ + bl 0xfeda39e4 │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00380c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf28 │ │ │ │ - b 0x13b088c │ │ │ │ - bleq 0x1632a0 │ │ │ │ + b 0x13b07cc │ │ │ │ + bleq 0x1631e0 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0ee0 │ │ │ │ + b 0x13b0e20 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147440,42 +147392,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a40e8 │ │ │ │ + b 0x13a4028 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134104 │ │ │ │ + b 0x1134044 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed6130c │ │ │ │ - b 0x149d120 │ │ │ │ - b 0x1125064 │ │ │ │ + blx 0xfed6124c │ │ │ │ + b 0x149d060 │ │ │ │ + b 0x1124fa4 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128f44 │ │ │ │ + b 0x1128e84 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d798 │ │ │ │ + blx 0x88d6d8 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ strbtmi fp, [r0], -r8, lsl #31 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147487,95 +147439,95 @@ │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-160 @ 0xffffff60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d15, d24 │ │ │ │ - b 0x1460fe4 │ │ │ │ + b 0x1460f24 │ │ │ │ svclt 0x00284c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x11313d0 │ │ │ │ - blx 0x860c04 │ │ │ │ - blx 0xfefdf5d8 │ │ │ │ - b 0x149f60c │ │ │ │ - b 0x1127550 │ │ │ │ - b 0x1464e14 │ │ │ │ - b 0x1473428 │ │ │ │ - blx 0xfefb341c │ │ │ │ - b 0x149f620 │ │ │ │ - b 0x1127564 │ │ │ │ - blx 0x86ce28 │ │ │ │ - blx 0xfefdf600 │ │ │ │ - b 0x149f630 │ │ │ │ - b 0x1127574 │ │ │ │ - b 0x1134e38 │ │ │ │ + b 0x1131310 │ │ │ │ + blx 0x860b44 │ │ │ │ + blx 0xfefdf518 │ │ │ │ + b 0x149f54c │ │ │ │ + b 0x1127490 │ │ │ │ + b 0x1464d54 │ │ │ │ + b 0x1473368 │ │ │ │ + blx 0xfefb335c │ │ │ │ + b 0x149f560 │ │ │ │ + b 0x11274a4 │ │ │ │ + blx 0x86cd68 │ │ │ │ + blx 0xfefdf540 │ │ │ │ + b 0x149f570 │ │ │ │ + b 0x11274b4 │ │ │ │ + b 0x1134d78 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ - blx 0xfed30e9c │ │ │ │ + blx 0xfed30ddc │ │ │ │ svclt 0x0038f482 │ │ │ │ - blx 0xfecf1ca4 │ │ │ │ + blx 0xfecf1be4 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0c58 │ │ │ │ - b 0x13a3464 │ │ │ │ + b 0x13b0b98 │ │ │ │ + b 0x13a33a4 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe84a0 │ │ │ │ + bne 0xbe83e0 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1463d24 │ │ │ │ + b 0x1463c64 │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1ccf50 │ │ │ │ + bl 0xff1cce90 │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b34d8 │ │ │ │ + bne 0xfe9b3418 │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f0ce0 │ │ │ │ - bl 0xfe939114 │ │ │ │ + bl 0xff0f0c20 │ │ │ │ + bl 0xfe939054 │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa04d8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0418 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471148 │ │ │ │ - beq 0x167528 │ │ │ │ + b 0x1471088 │ │ │ │ + beq 0x167468 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147593,91 +147545,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a434c │ │ │ │ + b 0x13a428c │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134368 │ │ │ │ + b 0x11342a8 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61570 │ │ │ │ - b 0x149d384 │ │ │ │ - b 0x11252c8 │ │ │ │ + blx 0xfed614b0 │ │ │ │ + b 0x149d2c4 │ │ │ │ + b 0x1125208 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11291a8 │ │ │ │ + b 0x11290e8 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a55cc │ │ │ │ - bl 0xff0e35ec │ │ │ │ + bne 0x14a550c │ │ │ │ + bl 0xff0e352c │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d000 │ │ │ │ - b 0x14709ec │ │ │ │ + b 0x110cf40 │ │ │ │ + b 0x147092c │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3618 │ │ │ │ - b 0x1463600 │ │ │ │ + b 0x13a3558 │ │ │ │ + b 0x1463540 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a11fc │ │ │ │ + b 0x13a113c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d050 │ │ │ │ - b 0x149d434 │ │ │ │ - b 0x1125378 │ │ │ │ + blx 0xfed8cf90 │ │ │ │ + b 0x149d374 │ │ │ │ + b 0x11252b8 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131234 │ │ │ │ + b 0x1131174 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x530a64 │ │ │ │ - blx 0xfed26fc4 │ │ │ │ - blx 0xfed1d86c │ │ │ │ + blne 0x5309a4 │ │ │ │ + blx 0xfed26f04 │ │ │ │ + blx 0xfed1d7ac │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0e7c │ │ │ │ - b 0x13a3688 │ │ │ │ + b 0x13b0dbc │ │ │ │ + b 0x13a35c8 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -147686,32 +147638,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0694 │ │ │ │ - b 0x10b1368 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa05d4 │ │ │ │ + b 0x10b12a8 │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a96ec │ │ │ │ + b 0x10a962c │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa06f8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0638 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471368 │ │ │ │ - beq 0x167748 │ │ │ │ + b 0x14712a8 │ │ │ │ + beq 0x167688 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147729,126 +147681,126 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a456c │ │ │ │ + b 0x13a44ac │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134588 │ │ │ │ + b 0x11344c8 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61790 │ │ │ │ - b 0x149d5a4 │ │ │ │ - b 0x11254e8 │ │ │ │ + blx 0xfed616d0 │ │ │ │ + b 0x149d4e4 │ │ │ │ + b 0x1125428 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11293c8 │ │ │ │ + b 0x1129308 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe380c │ │ │ │ + bl 0xe374c │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d220 │ │ │ │ - b 0x1470c0c │ │ │ │ + b 0x110d160 │ │ │ │ + b 0x1470b4c │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3838 │ │ │ │ - b 0x1463820 │ │ │ │ + b 0x13a3778 │ │ │ │ + b 0x1463760 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a141c │ │ │ │ + b 0x13a135c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d270 │ │ │ │ - b 0x149d654 │ │ │ │ - b 0x1125598 │ │ │ │ + blx 0xfed8d1b0 │ │ │ │ + b 0x149d594 │ │ │ │ + b 0x11254d8 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131454 │ │ │ │ + b 0x1131394 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed318e4 │ │ │ │ - blx 0xfed1da8c │ │ │ │ + blx 0xfed31824 │ │ │ │ + blx 0xfed1d9cc │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b109c │ │ │ │ - b 0x13a38a8 │ │ │ │ + b 0x13b0fdc │ │ │ │ + b 0x13a37e8 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe88e4 │ │ │ │ + bne 0xbe8824 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1464168 │ │ │ │ + b 0x14640a8 │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd394 │ │ │ │ + bl 0xff1cd2d4 │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b391c │ │ │ │ + bne 0xfe9b385c │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f1124 │ │ │ │ - bl 0xfe939558 │ │ │ │ + bl 0xff0f1064 │ │ │ │ + bl 0xfe939498 │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa091c @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa085c @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x147158c │ │ │ │ - beq 0x16796c │ │ │ │ + b 0x14714cc │ │ │ │ + beq 0x1678ac │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147866,91 +147818,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4790 │ │ │ │ + b 0x13a46d0 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11347ac │ │ │ │ + b 0x11346ec │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed619b4 │ │ │ │ - b 0x149d7c8 │ │ │ │ - b 0x112570c │ │ │ │ + blx 0xfed618f4 │ │ │ │ + b 0x149d708 │ │ │ │ + b 0x112564c │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11295ec │ │ │ │ + b 0x112952c │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a5a10 │ │ │ │ - bl 0xff0e3a30 │ │ │ │ + bne 0x14a5950 │ │ │ │ + bl 0xff0e3970 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d444 │ │ │ │ - b 0x1470e30 │ │ │ │ + b 0x110d384 │ │ │ │ + b 0x1470d70 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3a5c │ │ │ │ - b 0x1463a44 │ │ │ │ + b 0x13a399c │ │ │ │ + b 0x1463984 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1640 │ │ │ │ + b 0x13a1580 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d494 │ │ │ │ - b 0x149d878 │ │ │ │ - b 0x11257bc │ │ │ │ + blx 0xfed8d3d4 │ │ │ │ + b 0x149d7b8 │ │ │ │ + b 0x11256fc │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131678 │ │ │ │ + b 0x11315b8 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x530ea8 │ │ │ │ - blx 0xfed27408 │ │ │ │ - blx 0xfed1dcb0 │ │ │ │ + blne 0x530de8 │ │ │ │ + blx 0xfed27348 │ │ │ │ + blx 0xfed1dbf0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b12c0 │ │ │ │ - b 0x13a3acc │ │ │ │ + b 0x13b1200 │ │ │ │ + b 0x13a3a0c │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -147959,32 +147911,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0ad8 │ │ │ │ - b 0x10b17ac │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0a18 │ │ │ │ + b 0x10b16ec │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a9b30 │ │ │ │ + b 0x10a9a70 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0b3c @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0a7c @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x14717ac │ │ │ │ - beq 0x167b8c │ │ │ │ + b 0x14716ec │ │ │ │ + beq 0x167acc │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -148002,229 +147954,229 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a49b0 │ │ │ │ + b 0x13a48f0 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11349cc │ │ │ │ + b 0x113490c │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61bd4 │ │ │ │ - b 0x149d9e8 │ │ │ │ - b 0x112592c │ │ │ │ + blx 0xfed61b14 │ │ │ │ + b 0x149d928 │ │ │ │ + b 0x112586c │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x112980c │ │ │ │ + b 0x112974c │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe3c50 │ │ │ │ + bl 0xe3b90 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d664 │ │ │ │ - b 0x1471050 │ │ │ │ + b 0x110d5a4 │ │ │ │ + b 0x1470f90 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3c7c │ │ │ │ - b 0x1463c64 │ │ │ │ + b 0x13a3bbc │ │ │ │ + b 0x1463ba4 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1860 │ │ │ │ + b 0x13a17a0 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d6b4 │ │ │ │ - b 0x149da98 │ │ │ │ - b 0x11259dc │ │ │ │ + blx 0xfed8d5f4 │ │ │ │ + b 0x149d9d8 │ │ │ │ + b 0x112591c │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131898 │ │ │ │ + b 0x11317d8 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31d28 │ │ │ │ - blx 0xfed1ded0 │ │ │ │ + blx 0xfed31c68 │ │ │ │ + blx 0xfed1de10 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b14e0 │ │ │ │ - b 0x13a3cec │ │ │ │ + b 0x13b1420 │ │ │ │ + b 0x13a3c2c │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vrhadd.u8 d20, d2, d3 │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ - bne 0xbe8d28 │ │ │ │ + bne 0xbe8c68 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x14665ac │ │ │ │ + b 0x14664ec │ │ │ │ @ instruction: 0xf0004c0c │ │ │ │ adclt r0, sp, #255 @ 0xff │ │ │ │ eorvs lr, r2, #196, 22 @ 0x31000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0cfc │ │ │ │ - b 0x10b19d0 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0c3c │ │ │ │ + b 0x10b1910 │ │ │ │ vhadd.u8 d16, d3, d12 │ │ │ │ - b 0x10a9d54 │ │ │ │ + b 0x10a9c94 │ │ │ │ vhadd.u8 d22, d1, d2 │ │ │ │ - bne 0x17e955c │ │ │ │ + bne 0x17e949c │ │ │ │ stcmi 3, cr15, [r7], {65} @ 0x41 │ │ │ │ strne r1, [r9], -r4, lsr #21 │ │ │ │ andmi pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0x6323ebc1 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa0d5d @ │ │ │ │ - b 0x11e15ec │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa0c9d @ │ │ │ │ + b 0x11e152c │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4b7c │ │ │ │ - b 0x1463d90 │ │ │ │ + b 0x13b4abc │ │ │ │ + b 0x1463cd0 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b998c │ │ │ │ - b 0x1463d9c │ │ │ │ + b 0x13b98cc │ │ │ │ + b 0x1463cdc │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1998 │ │ │ │ - b 0x1463da8 │ │ │ │ + b 0x13b18d8 │ │ │ │ + b 0x1463ce8 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a99a4 │ │ │ │ - b 0x1463db4 │ │ │ │ + b 0x13a98e4 │ │ │ │ + b 0x1463cf4 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a19b0 │ │ │ │ - b 0x1463dc0 │ │ │ │ + b 0x13a18f0 │ │ │ │ + b 0x1463d00 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b99bc │ │ │ │ + b 0x13b98fc │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed61dc0 │ │ │ │ - b 0x149dbd4 │ │ │ │ - b 0x13a5b18 │ │ │ │ + blx 0xfed61d00 │ │ │ │ + b 0x149db14 │ │ │ │ + b 0x13a5a58 │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b4be4 │ │ │ │ + b 0x13b4b24 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1124c10 │ │ │ │ + b 0x1124b50 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124650 │ │ │ │ + b 0x1124590 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131a28 │ │ │ │ + b 0x1131968 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a5e58 │ │ │ │ - bl 0xff0e5e78 │ │ │ │ + bne 0x14a5d98 │ │ │ │ + bl 0xff0e5db8 │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2841 @ 0xfffff4e7 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323ebc4 │ │ │ │ - b 0x110d88c │ │ │ │ - b 0x1471278 │ │ │ │ + b 0x110d7cc │ │ │ │ + b 0x14711b8 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3ea4 │ │ │ │ - b 0x1463e8c │ │ │ │ + b 0x13a3de4 │ │ │ │ + b 0x1463dcc │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1a88 │ │ │ │ + b 0x13a19c8 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d8dc │ │ │ │ - b 0x149dcc0 │ │ │ │ - b 0x1125c04 │ │ │ │ + blx 0xfed8d81c │ │ │ │ + b 0x149dc00 │ │ │ │ + b 0x1125b44 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131ac0 │ │ │ │ + b 0x1131a00 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x5312f0 │ │ │ │ - blx 0xfed27850 │ │ │ │ - blx 0xfed1e0f8 │ │ │ │ + blne 0x531230 │ │ │ │ + blx 0xfed27790 │ │ │ │ + blx 0xfed1e038 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1708 │ │ │ │ - b 0x13a3f14 │ │ │ │ + b 0x13b1648 │ │ │ │ + b 0x13a3e54 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148232,206 +148184,206 @@ │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ stmiane r0!, {r2, r7, sl, lr} │ │ │ │ strtne r0, [r4], -sp, lsr #4 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ rscseq pc, pc, r0 │ │ │ │ - bl 0x1cda00 │ │ │ │ + bl 0x1cd940 │ │ │ │ vst1.8 {d6-d9}, [ip :128], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-835 @ 0xfffffcbd │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ vsub.i8 , , │ │ │ │ ldrmi r4, [r4], #-3079 @ 0xfffff3f9 │ │ │ │ vmax.u8 d17, d3, d9 │ │ │ │ - bl 0xf1790 │ │ │ │ + bl 0xf16d0 │ │ │ │ strbtmi r6, [r2], #-803 @ 0xfffffcdd │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa0f81 @ │ │ │ │ - b 0x11e1810 │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa0ec1 @ │ │ │ │ + b 0x11e1750 │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4da0 │ │ │ │ - b 0x1463fb4 │ │ │ │ + b 0x13b4ce0 │ │ │ │ + b 0x1463ef4 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9bb0 │ │ │ │ - b 0x1463fc0 │ │ │ │ + b 0x13b9af0 │ │ │ │ + b 0x1463f00 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1bbc │ │ │ │ - b 0x1463fcc │ │ │ │ + b 0x13b1afc │ │ │ │ + b 0x1463f0c │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9bc8 │ │ │ │ - b 0x1463fd8 │ │ │ │ + b 0x13a9b08 │ │ │ │ + b 0x1463f18 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1bd4 │ │ │ │ - b 0x1463fe4 │ │ │ │ + b 0x13a1b14 │ │ │ │ + b 0x1463f24 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9be0 │ │ │ │ + b 0x13b9b20 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed61fe4 │ │ │ │ - b 0x149ddf8 │ │ │ │ - b 0x13a5d3c │ │ │ │ + blx 0xfed61f24 │ │ │ │ + b 0x149dd38 │ │ │ │ + b 0x13a5c7c │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b4e08 │ │ │ │ + b 0x13b4d48 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1124e34 │ │ │ │ + b 0x1124d74 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124874 │ │ │ │ + b 0x11247b4 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131c4c │ │ │ │ + b 0x1131b8c │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ stmne r8, {r1, sl, ip} │ │ │ │ - bl 0xe609c │ │ │ │ + bl 0xe5fdc │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2273 @ 0xfffff71f │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323eb04 │ │ │ │ - b 0x110dab0 │ │ │ │ - b 0x147149c │ │ │ │ + b 0x110d9f0 │ │ │ │ + b 0x14713dc │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a40c8 │ │ │ │ - b 0x14640b0 │ │ │ │ + b 0x13a4008 │ │ │ │ + b 0x1463ff0 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1cac │ │ │ │ + b 0x13a1bec │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8db00 │ │ │ │ - b 0x149dee4 │ │ │ │ - b 0x1125e28 │ │ │ │ + blx 0xfed8da40 │ │ │ │ + b 0x149de24 │ │ │ │ + b 0x1125d68 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131ce4 │ │ │ │ + b 0x1131c24 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed32174 │ │ │ │ - blx 0xfed1e31c │ │ │ │ + blx 0xfed320b4 │ │ │ │ + blx 0xfed1e25c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b192c │ │ │ │ - b 0x13a4138 │ │ │ │ + b 0x13b186c │ │ │ │ + b 0x13a4078 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0x9608e9dd │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ - ldrbeq pc, [pc, #9]! @ 0xa1161 @ │ │ │ │ + ldrbeq pc, [pc, #9]! @ 0xa10a1 @ │ │ │ │ andmi pc, r7, r6, asr #7 │ │ │ │ stmdane r9, {r2, r4, r5, r9, sl, fp} │ │ │ │ stmdbne r0, {r3, r4, r9, sl, fp} │ │ │ │ - ldrbteq pc, [pc], #2 @ 0xa1168 @ │ │ │ │ + ldrbteq pc, [pc], #2 @ 0xa10a8 @ │ │ │ │ vmul.f , , d0[5] │ │ │ │ @ instruction: 0xf04f2707 │ │ │ │ - b 0x1462574 │ │ │ │ - bl 0x11e12b8 │ │ │ │ - bl 0x7a3990 │ │ │ │ - bl 0x11e419c │ │ │ │ + b 0x14624b4 │ │ │ │ + bl 0x11e11f8 │ │ │ │ + bl 0x7a38d0 │ │ │ │ + bl 0x11e40dc │ │ │ │ stmdaeq r4!, {r0, r2, fp}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ strbvc lr, [sl], #2628 @ 0xa44 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ - beq 0x175bad0 │ │ │ │ + beq 0x175ba10 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bvs 0xdbac4 │ │ │ │ + bvs 0xdba04 │ │ │ │ strmi pc, [r7, -r2, asr #7] │ │ │ │ @ instruction: 0xf3c90e10 │ │ │ │ - b 0x14719c4 │ │ │ │ + b 0x1471904 │ │ │ │ ldmne pc!, {r3, fp, sp} @ │ │ │ │ ldmdavs ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x0c05eb45 │ │ │ │ - b 0x14633b8 │ │ │ │ - b 0x127b624 │ │ │ │ - b 0x147f0f4 │ │ │ │ - bl 0x4a4338 │ │ │ │ - b 0x13211f0 │ │ │ │ - b 0x14619f0 │ │ │ │ - b 0x11b4204 │ │ │ │ - b 0x13b21f4 │ │ │ │ - bl 0x11f4238 │ │ │ │ + b 0x14632f8 │ │ │ │ + b 0x127b564 │ │ │ │ + b 0x147f034 │ │ │ │ + bl 0x4a4278 │ │ │ │ + b 0x1321130 │ │ │ │ + b 0x1461930 │ │ │ │ + b 0x11b4144 │ │ │ │ + b 0x13b2134 │ │ │ │ + bl 0x11f4178 │ │ │ │ stmdaeq r0, {r0, r2, r8, r9, sl}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ sbcvc lr, r7, r0, asr #20 │ │ │ │ @ instruction: 0xf006087f │ │ │ │ @ instruction: 0xf3c60cff │ │ │ │ ldrteq r2, [pc], -r7, lsl #12 │ │ │ │ - b 0x126331c │ │ │ │ - b 0x11aae3c │ │ │ │ + b 0x126325c │ │ │ │ + b 0x11aad7c │ │ │ │ teqmi sl, #0 │ │ │ │ ldrbeq pc, [pc, r3]! @ │ │ │ │ smladeq ip, r7, fp, lr │ │ │ │ movwcs pc, #29635 @ 0x73c3 @ │ │ │ │ stmdaeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c06eb13 │ │ │ │ - b 0x1263414 │ │ │ │ - b 0x147f13c │ │ │ │ + b 0x1263354 │ │ │ │ + b 0x147f07c │ │ │ │ teqmi sl, #92, 24 @ 0x5c00 │ │ │ │ movwcs lr, #51778 @ 0xca42 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ rsbsmi pc, pc, #4, 8 @ 0x4000000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0xa1238 @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0xa1178 @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ - b 0x116378c │ │ │ │ - b 0x147164c │ │ │ │ + b 0x11636cc │ │ │ │ + b 0x147158c │ │ │ │ stmdbeq r4!, {r2, r3, r7, sl, fp}^ │ │ │ │ vstmiane r2, {s28-s103} │ │ │ │ rsbsmi pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ vst1.64 {d11-d14}, [r3 :64], ip │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r4, r5, r6, r8, r9, lr}^ │ │ │ │ @@ -148444,15 +148396,15 @@ │ │ │ │ orrmi lr, r4, #76, 20 @ 0x4c000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169a9c │ │ │ │ + b 0x11699dc │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @@ -148471,133 +148423,133 @@ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ strcs pc, [r7, #-968] @ 0xfffffc38 │ │ │ │ strcc r0, [r1, #-2166] @ 0xfffff78a │ │ │ │ strbvc lr, [ip], r6, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x6c00ea4c │ │ │ │ andcs pc, r7, r2, asr #7 │ │ │ │ - b 0x14673bc │ │ │ │ + b 0x14672fc │ │ │ │ @ instruction: 0xf04f6018 │ │ │ │ @ instruction: 0xf1070800 │ │ │ │ @ instruction: 0xf1480701 │ │ │ │ stmdaeq sp!, {fp}^ │ │ │ │ stmdaeq r9, {r0, ip, sp}^ │ │ │ │ strbvc lr, [r8, #2629] @ 0xa45 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [r5], -r6, asr #20 │ │ │ │ ldmdavs r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strmi pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ @ instruction: 0xf04f197f │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ - b 0x13a2740 │ │ │ │ + b 0x13a2680 │ │ │ │ ldmdaeq pc!, {r3, sl, fp}^ @ │ │ │ │ - b 0x1264b90 │ │ │ │ + b 0x1264ad0 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - b 0x1467550 │ │ │ │ - b 0x1232768 │ │ │ │ - b 0x11f1b74 │ │ │ │ - b 0x14727b8 │ │ │ │ - b 0x13a14a0 │ │ │ │ + b 0x1467490 │ │ │ │ + b 0x12326a8 │ │ │ │ + b 0x11f1ab4 │ │ │ │ + b 0x14726f8 │ │ │ │ + b 0x13a13e0 │ │ │ │ @ instruction: 0xf04f0c05 │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ @ instruction: 0xf0030500 │ │ │ │ vqshlu.s64 q8, , #3 │ │ │ │ - b 0x10a9f90 │ │ │ │ + b 0x10a9ed0 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, ip, sp, lr}^ │ │ │ │ - b 0x11e2c30 │ │ │ │ - b 0x112a7c0 │ │ │ │ - b 0x13b9384 │ │ │ │ + b 0x11e2b70 │ │ │ │ + b 0x112a700 │ │ │ │ + b 0x13b92c4 │ │ │ │ @ instruction: 0xf0040c05 │ │ │ │ strcc r0, [r1, #-1535] @ 0xfffffa01 │ │ │ │ strcs pc, [r7], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10419ad │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0xf1460600 │ │ │ │ stmiane r4!, {r9, sl}^ │ │ │ │ @ instruction: 0xf412086d │ │ │ │ - b 0x14751a4 │ │ │ │ - b 0x11e24fc │ │ │ │ - b 0x13beac8 │ │ │ │ - b 0x13a43c8 │ │ │ │ - blx 0x1869fc8 │ │ │ │ - blx 0xfefe05c4 │ │ │ │ + b 0x14750e4 │ │ │ │ + b 0x11e243c │ │ │ │ + b 0x13bea08 │ │ │ │ + b 0x13a4308 │ │ │ │ + blx 0x1869f08 │ │ │ │ + blx 0xfefe0504 │ │ │ │ svclt 0x000cfc8c │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff412 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0xfed4df38 │ │ │ │ - b 0x119dddc │ │ │ │ - b 0x14717dc │ │ │ │ - b 0x13a460c │ │ │ │ + blx 0xfed4de78 │ │ │ │ + b 0x119dd1c │ │ │ │ + b 0x147171c │ │ │ │ + b 0x13a454c │ │ │ │ svclt 0x000c1c84 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4132400 │ │ │ │ - b 0x13b51f8 │ │ │ │ - b 0x116e210 │ │ │ │ + b 0x13b5138 │ │ │ │ + b 0x116e150 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169c24 │ │ │ │ + b 0x1169b64 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ addslt fp, r9, #240, 10 @ 0x3c000000 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ strpl lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ adclt r0, r0, #6912 @ 0x1b00 │ │ │ │ @ instruction: 0x4c14ea4f │ │ │ │ @ instruction: 0xf04f1809 │ │ │ │ adclt r0, lr, #0, 8 │ │ │ │ - bl 0x11cde98 │ │ │ │ - bl 0x56306c │ │ │ │ + bl 0x11cddd8 │ │ │ │ + bl 0x562fac │ │ │ │ stmibne r0, {r2, r3, r8, r9} │ │ │ │ ldrmi lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0x0c04eb44 │ │ │ │ ldmdbne r2, {r1, r4, sl, fp}^ │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x4c03ea4c │ │ │ │ cmpeq r2, #323584 @ 0x4f000 │ │ │ │ andeq lr, r4, #68, 22 @ 0x11000 │ │ │ │ bicvc lr, r7, r1, asr #20 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ - b 0x10a35e0 │ │ │ │ + b 0x10a3520 │ │ │ │ ldreq r4, [r2], #-3 │ │ │ │ andsmi lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addlt r0, r3, #512 @ 0x200 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ - blx 0xfed624f8 │ │ │ │ - blx 0xfed5e2c0 │ │ │ │ - b 0x15ddec0 │ │ │ │ - b 0x1472500 │ │ │ │ - b 0x146620c │ │ │ │ - b 0x1465e0c │ │ │ │ - b 0x11662d4 │ │ │ │ + blx 0xfed62438 │ │ │ │ + blx 0xfed5e200 │ │ │ │ + b 0x15dde00 │ │ │ │ + b 0x1472440 │ │ │ │ + b 0x146614c │ │ │ │ + b 0x1465d4c │ │ │ │ + b 0x1166214 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169ce0 │ │ │ │ + b 0x1169c20 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ addslt r5, r8, #128, 28 @ 0x800 │ │ │ │ strmi lr, [r3, #-2525] @ 0xfffff623 │ │ │ │ @@ -148610,104 +148562,104 @@ │ │ │ │ andcc r0, r1, r0, lsl #10 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ stceq 2, cr11, [r4], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf04f18c0 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ ldceq 3, cr0, [r2], {-0} │ │ │ │ stmdaeq r0, {r0, sl, ip, sp}^ │ │ │ │ - b 0x10a77c4 │ │ │ │ - b 0x147d844 │ │ │ │ + b 0x10a7704 │ │ │ │ + b 0x147d784 │ │ │ │ @ instruction: 0xf04f0253 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ stmdaeq r4!, {r8, r9}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x11a3670 │ │ │ │ + b 0x11a35b0 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, sl, ip, sp, lr}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ bicvc lr, r5, r1, asr #20 │ │ │ │ - b 0x10a25c8 │ │ │ │ - b 0x1171570 │ │ │ │ + b 0x10a2508 │ │ │ │ + b 0x11714b0 │ │ │ │ tstmi sl, #20, 6 @ 0x50000000 │ │ │ │ tstmi r1, #805306376 @ 0x30000008 │ │ │ │ - blx 0xfed64574 │ │ │ │ + blx 0xfed644b4 │ │ │ │ ldreq pc, [r2], #-899 @ 0xfffffc7d │ │ │ │ - blx 0xfed245a4 │ │ │ │ - b 0x149df80 │ │ │ │ - b 0x14662c8 │ │ │ │ - b 0x1465ec8 │ │ │ │ - b 0x1166390 │ │ │ │ + blx 0xfed244e4 │ │ │ │ + b 0x149dec0 │ │ │ │ + b 0x1466208 │ │ │ │ + b 0x1465e08 │ │ │ │ + b 0x11662d0 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169d9c │ │ │ │ + b 0x1169cdc │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stcls 5, cr11, [r2], {16} │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ cdpeq 1, 4, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf00cfa20 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ @ instruction: 0xf1cc4320 │ │ │ │ - blx 0x16264c │ │ │ │ - blx 0x15e208 │ │ │ │ + blx 0x16258c │ │ │ │ + blx 0x15e148 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r1 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ stceq 1, cr15, [r0], #-688 @ 0xfffffd50 │ │ │ │ - blx 0x93226c │ │ │ │ - b 0x1460620 │ │ │ │ - b 0x11615f4 │ │ │ │ + blx 0x9321ac │ │ │ │ + b 0x1460560 │ │ │ │ + b 0x1161534 │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andsmi fp, sl, r0, lsl r5 │ │ │ │ @ instruction: 0xf1a49c02 │ │ │ │ @ instruction: 0xf1c40c20 │ │ │ │ - blx 0x164e94 │ │ │ │ - blx 0x9a0648 │ │ │ │ - b 0x13e0e54 │ │ │ │ + blx 0x164dd4 │ │ │ │ + blx 0x9a0588 │ │ │ │ + b 0x13e0d94 │ │ │ │ adcmi r0, r3, lr, lsl #24 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, r3, r0, lsr #20 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ - blx 0x9322bc │ │ │ │ - b 0x11a0670 │ │ │ │ + blx 0x9321fc │ │ │ │ + b 0x11a05b0 │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf0014308 │ │ │ │ svclt 0x000c4100 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addvc lr, r0, r1, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ tstpcc r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x10e17a │ │ │ │ - blx 0xfe99d67e │ │ │ │ + blx 0x10e0ba │ │ │ │ + blx 0xfe99d5be │ │ │ │ strmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ streq fp, [r0], #-642 @ 0xfffffd7e │ │ │ │ @ instruction: 0xf04f1883 │ │ │ │ @ instruction: 0xf1410100 │ │ │ │ ldreq r0, [r8], #-256 @ 0xffffff00 │ │ │ │ stmne r0, {r0, r3, sl} │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10e26bc │ │ │ │ + b 0x10e25fc │ │ │ │ streq r4, [r0], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrbmi r4, [r0, -r1, lsl #12]! │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ mvnseq pc, #0 │ │ │ │ @@ -148723,190 +148675,190 @@ │ │ │ │ movweq pc, #322 @ 0x142 @ │ │ │ │ rscseq pc, pc, #1 │ │ │ │ andeq lr, ip, r0, lsl fp │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf1431880 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ - bl 0x4b1f14 │ │ │ │ + bl 0x4b1e54 │ │ │ │ @ instruction: 0xf143000c │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1df886 │ │ │ │ + blx 0x1df7c6 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ - bl 0x58e124 │ │ │ │ + bl 0x58e064 │ │ │ │ @ instruction: 0xf04f030c │ │ │ │ - b 0x1461f20 │ │ │ │ - bl 0x1131764 │ │ │ │ + b 0x1461e60 │ │ │ │ + bl 0x11316a4 │ │ │ │ addlt r0, sl, #512 @ 0x200 │ │ │ │ @ instruction: 0xf14c1818 │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf04f1840 │ │ │ │ mrsmi r0, (UNDEF: 89) │ │ │ │ svclt 0x00004770 │ │ │ │ vldmiacc r0, {s28-s106} │ │ │ │ bicne pc, r0, #192, 6 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x1164c64 │ │ │ │ + b 0x1164ba4 │ │ │ │ @ instruction: 0xf002030c │ │ │ │ svceq 0x00000204 │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ stmiaeq sl, {r3}^ │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ - beq 0xfe2a1fb4 │ │ │ │ + beq 0xfe2a1ef4 │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ mcrreq 0, 2, r0, sl, cr0 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ cdpeq 2, 0, cr0, cr8, cr0, {2} │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ tstmi r8, #128 @ 0x80 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf3c00f82 │ │ │ │ @ instruction: 0xf00233c0 │ │ │ │ - bleq 0x13217ac │ │ │ │ + bleq 0x13216ec │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ stceq 2, cr0, [r9, #-16] │ │ │ │ @ instruction: 0xf0014313 │ │ │ │ tstmi r8, #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf0010f89 │ │ │ │ - b 0x10e1bcc │ │ │ │ + b 0x10e1b0c │ │ │ │ ldrdcs r7, [r0, -r0] │ │ │ │ svclt 0x00004770 │ │ │ │ ldceq 4, cr11, [r1], {16} │ │ │ │ streq r9, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf500b292 │ │ │ │ rscmi r5, r1, r0, lsl #25 │ │ │ │ vhadd.u32 q10, , q9 │ │ │ │ - b 0x10e1c20 │ │ │ │ + b 0x10e1b60 │ │ │ │ ldceq 0, cr0, [r9], {2} │ │ │ │ streq fp, [r9], #-667 @ 0xfffffd65 │ │ │ │ rscmi r0, r3, r2, lsl #24 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vhadd.u32 q10, , │ │ │ │ - beq 0x161c38 │ │ │ │ + beq 0x161b78 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andeq r4, sl, #1275068416 @ 0x4c000000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - b 0x116483c │ │ │ │ + b 0x116477c │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e25c │ │ │ │ - b 0x149e240 │ │ │ │ - b 0x1166184 │ │ │ │ + blx 0xfed4e19c │ │ │ │ + b 0x149e180 │ │ │ │ + b 0x11660c4 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172044 │ │ │ │ + b 0x1171f84 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1df9cc │ │ │ │ + blmi 0x1df90c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x938a6c │ │ │ │ - blx 0x99d874 │ │ │ │ - blx 0xfecddc78 │ │ │ │ + blx 0x9389ac │ │ │ │ + blx 0x99d7b4 │ │ │ │ + blx 0xfecddbb8 │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x1123dfc │ │ │ │ + b 0x1123d3c │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ eoreq pc, r0, r1, lsr #3 │ │ │ │ - blx 0x171bdc │ │ │ │ - blx 0x9a10f0 │ │ │ │ - b 0x115d8bc │ │ │ │ + blx 0x171b1c │ │ │ │ + blx 0x9a1030 │ │ │ │ + b 0x115d7fc │ │ │ │ movwmi r0, #8718 @ 0x220e │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfa5e │ │ │ │ + blx 0x1df99e │ │ │ │ addslt fp, r9, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf36f9c01 │ │ │ │ @ instruction: 0xf500030f │ │ │ │ adcmi r5, r1, r0, lsl #25 │ │ │ │ addlt r4, r9, #163 @ 0xa3 │ │ │ │ stceq 3, cr4, [fp], {25} │ │ │ │ vqsub.u32 d27, d31, d3 │ │ │ │ - blx 0x162144 │ │ │ │ - blx 0x15e51c │ │ │ │ + blx 0x162084 │ │ │ │ + blx 0x15e45c │ │ │ │ vhadd.u32 d31, d3, d4 │ │ │ │ - b 0x1461950 │ │ │ │ - b 0x146a558 │ │ │ │ + b 0x1461890 │ │ │ │ + b 0x146a498 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x1162724 │ │ │ │ - b 0x1462530 │ │ │ │ + b 0x1162664 │ │ │ │ + b 0x1462470 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162130 │ │ │ │ + b 0x1162070 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e380 │ │ │ │ - b 0x149e364 │ │ │ │ - b 0x11662a8 │ │ │ │ + blx 0xfed4e2c0 │ │ │ │ + b 0x149e2a4 │ │ │ │ + b 0x11661e8 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172168 │ │ │ │ + b 0x11720a8 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfaf0 │ │ │ │ + blmi 0x1dfa30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x138b90 │ │ │ │ - blx 0x19d998 │ │ │ │ - blx 0xfecddd9c │ │ │ │ + blx 0x138ad0 │ │ │ │ + blx 0x19d8d8 │ │ │ │ + blx 0xfecddcdc │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x1123f20 │ │ │ │ + b 0x1123e60 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcls 4, cr11, [r1], {16} │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf104fa03 │ │ │ │ @@ -148916,94 +148868,94 @@ │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf004fa02 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andeq lr, r1, #80, 20 @ 0x50000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x112a9fc │ │ │ │ + b 0x112a93c │ │ │ │ @ instruction: 0xf8c37284 │ │ │ │ @ instruction: 0xf85d20ec │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b410 │ │ │ │ stcls 12, cr5, [r1], {128} @ 0x80 │ │ │ │ andslt fp, r0, #-1879048191 @ 0x90000001 │ │ │ │ ldrne r1, [r2], #-1051 @ 0xfffffbe5 │ │ │ │ rscmi r4, r0, r1, ror #1 │ │ │ │ addlt r4, r9, #227 @ 0xe3 │ │ │ │ addlt r4, r0, #226 @ 0xe2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ - b 0x1464a64 │ │ │ │ - b 0x147227c │ │ │ │ + b 0x14649a4 │ │ │ │ + b 0x14721bc │ │ │ │ vst2.8 {d2-d5}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x1162848 │ │ │ │ - b 0x1462654 │ │ │ │ + b 0x1162788 │ │ │ │ + b 0x1462594 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162254 │ │ │ │ + b 0x1162194 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e4a4 │ │ │ │ - b 0x149e488 │ │ │ │ - b 0x11663cc │ │ │ │ + blx 0xfed4e3e4 │ │ │ │ + b 0x149e3c8 │ │ │ │ + b 0x116630c │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x117228c │ │ │ │ + b 0x11721cc │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfc14 │ │ │ │ + blmi 0x1dfb54 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148eef0 │ │ │ │ + b 0x148ee30 │ │ │ │ stcls 14, cr7, [r2], {226} @ 0xe2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0xf1c417d8 │ │ │ │ rscmi r0, r2, r0, lsr #2 │ │ │ │ @ instruction: 0xf101fa0e │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0xc21f4c │ │ │ │ + blx 0xc21e8c │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ @ instruction: 0xf104fa23 │ │ │ │ msreq CPSR_, #196, 2 @ 0x31 │ │ │ │ - b 0x1470b5c │ │ │ │ - blx 0xb5328 │ │ │ │ + b 0x1470a9c │ │ │ │ + blx 0xb5268 │ │ │ │ vst2.8 {d15-d18}, [lr], r3 │ │ │ │ - blx 0x8b52e8 │ │ │ │ + blx 0x8b5228 │ │ │ │ tstpmi r9, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf082fab2 │ │ │ │ - blx 0xfecf2778 │ │ │ │ + blx 0xfecf26b8 │ │ │ │ @ instruction: 0xf001f481 │ │ │ │ stmdbeq r0, {r8, r9, lr}^ │ │ │ │ - b 0x1164090 │ │ │ │ + b 0x1163fd0 │ │ │ │ ldrmi r3, [r0], -r0, lsl #7 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf1c19900 │ │ │ │ sbcmi r0, sl, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x1191898 │ │ │ │ + blx 0x11917d8 │ │ │ │ @ instruction: 0xf003fc0c │ │ │ │ svclt 0x00584300 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -149012,81 +148964,81 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vmls.i32 d25, d15, d3 │ │ │ │ @ instruction: 0xf500020f │ │ │ │ @ instruction: 0xf1c15c80 │ │ │ │ - blx 0x862fbc │ │ │ │ - blx 0x9e158c │ │ │ │ + blx 0x862efc │ │ │ │ + blx 0x9e14cc │ │ │ │ vhadd.u32 d31, d15, d1 │ │ │ │ adcmi r0, ip, pc, lsl #6 │ │ │ │ - blx 0x93279c │ │ │ │ + blx 0x9326dc │ │ │ │ adcmi pc, sl, r1 │ │ │ │ - blx 0xc327d4 │ │ │ │ - blx 0x45e39c │ │ │ │ - blx 0x9a13b0 │ │ │ │ - b 0x115dfa4 │ │ │ │ + blx 0xc32714 │ │ │ │ + blx 0x45e2dc │ │ │ │ + blx 0x9a12f0 │ │ │ │ + b 0x115dee4 │ │ │ │ adcmi r0, fp, lr, lsl #4 │ │ │ │ andeq pc, pc, r4, ror #6 │ │ │ │ - beq 0x172810 │ │ │ │ + beq 0x172750 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {0} @ │ │ │ │ tstpeq pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, #3 │ │ │ │ mcr2 10, 4, pc, cr14, cr14, {5} @ │ │ │ │ - b 0x1464be8 │ │ │ │ + b 0x1464b28 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x14723c8 │ │ │ │ - b 0x116abd0 │ │ │ │ - b 0x14627d8 │ │ │ │ - b 0x1472414 │ │ │ │ + b 0x1472308 │ │ │ │ + b 0x116ab10 │ │ │ │ + b 0x1462718 │ │ │ │ + b 0x1472354 │ │ │ │ @ instruction: 0xf4041e5e │ │ │ │ - b 0x1462bdc │ │ │ │ - b 0x11723e8 │ │ │ │ - blx 0xfed227f4 │ │ │ │ - b 0x119e5f0 │ │ │ │ - b 0x1466a24 │ │ │ │ - b 0x1166538 │ │ │ │ + b 0x1462b1c │ │ │ │ + b 0x1172328 │ │ │ │ + blx 0xfed22734 │ │ │ │ + b 0x119e530 │ │ │ │ + b 0x1466964 │ │ │ │ + b 0x1166478 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x116a410 │ │ │ │ + b 0x116a350 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ - blx 0x972878 │ │ │ │ - blx 0x19e040 │ │ │ │ - blx 0xfecde878 │ │ │ │ + blx 0x9727b8 │ │ │ │ + blx 0x19df80 │ │ │ │ + blx 0xfecde7b8 │ │ │ │ tstpmi r9, #128, 28 @ p-variant is OBSOLETE @ 0x800 │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrcc lr, lr, #274432 @ 0x43000 │ │ │ │ vnmlami.f32 s28, s0, s30 │ │ │ │ vst2.16 {d0,d2}, [lr :64], r2 │ │ │ │ - b 0x1175460 │ │ │ │ - b 0x116289c │ │ │ │ + b 0x11753a0 │ │ │ │ + b 0x11627dc │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stmdbls r5, {r7, sl, ip, lr} │ │ │ │ - ldceq 0, cr15, [pc], #-4 @ 0xa1c80 │ │ │ │ + ldceq 0, cr15, [pc], #-4 @ 0xa1bc0 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ cdpeq 1, 0, cr15, cr0, cr12, {6} │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ streq pc, [r0, -lr, lsr #3]! │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -149099,338 +149051,338 @@ │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0012200 │ │ │ │ - b 0x13b28d8 │ │ │ │ - b 0x1164cf4 │ │ │ │ + b 0x13b2818 │ │ │ │ + b 0x1164c34 │ │ │ │ @ instruction: 0xf8c47382 │ │ │ │ - b 0x13ae094 │ │ │ │ - b 0x13a4cfc │ │ │ │ + b 0x13adfd4 │ │ │ │ + b 0x13a4c3c │ │ │ │ andcs r0, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stcls 12, cr5, [r5], {128} @ 0x80 │ │ │ │ teqpeq r0, r4 @ p-variant is OBSOLETE │ │ │ │ - b 0x1462184 │ │ │ │ + b 0x14620c4 │ │ │ │ @ instruction: 0xf0000e84 │ │ │ │ @ instruction: 0xf00e0030 │ │ │ │ @ instruction: 0xf1c00e30 │ │ │ │ @ instruction: 0xf1a00720 │ │ │ │ - blx 0x923198 │ │ │ │ + blx 0x9230d8 │ │ │ │ @ instruction: 0xf1cef000 │ │ │ │ - blx 0x1635a0 │ │ │ │ + blx 0x1634e0 │ │ │ │ stmiaeq r4!, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ @ instruction: 0x43284338 │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ @ instruction: 0xf606fa03 │ │ │ │ ldrteq pc, [r0], #-4 @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ - blx 0x98e740 │ │ │ │ - b 0x145f158 │ │ │ │ - b 0x1425560 │ │ │ │ + blx 0x98e680 │ │ │ │ + b 0x145f098 │ │ │ │ + b 0x14254a0 │ │ │ │ @ instruction: 0xf1a10e05 │ │ │ │ - b 0x10a31d0 │ │ │ │ + b 0x10a3110 │ │ │ │ @ instruction: 0xf1c1400e │ │ │ │ - blx 0x9255d8 │ │ │ │ - blx 0x19e160 │ │ │ │ - blx 0x9a1598 │ │ │ │ - b 0x111f178 │ │ │ │ + blx 0x925518 │ │ │ │ + blx 0x19e0a0 │ │ │ │ + blx 0x9a14d8 │ │ │ │ + b 0x111f0b8 │ │ │ │ @ instruction: 0x4329010e │ │ │ │ streq pc, [r0, #-452]! @ 0xfffffe3c │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ - blx 0x1720fc │ │ │ │ + blx 0x17203c │ │ │ │ addlt pc, r9, #20971520 @ 0x1400000 │ │ │ │ vseleq.f32 s30, s28, s7 │ │ │ │ - b 0x1132a28 │ │ │ │ - beq 0x1625bc │ │ │ │ + b 0x1132968 │ │ │ │ + beq 0x1624fc │ │ │ │ orreq pc, r0, #3 │ │ │ │ - b 0x110e79c │ │ │ │ - blx 0xfedb2198 │ │ │ │ + b 0x110e6dc │ │ │ │ + blx 0xfedb20d8 │ │ │ │ stceq 4, cr15, [sl], {132} @ 0x84 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vmlscs.f32 s28, s2, s30 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ cdpeq 4, 0, cr15, cr0, cr14, {0} │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ orrne lr, r4, #274432 @ 0x43000 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e7f4 │ │ │ │ - b 0x149e7d8 │ │ │ │ - b 0x116671c │ │ │ │ + blx 0xfed4e734 │ │ │ │ + b 0x149e718 │ │ │ │ + b 0x116665c │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x11725dc │ │ │ │ + b 0x117251c │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - b 0x148f23c │ │ │ │ + b 0x148f17c │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x1462e7c │ │ │ │ + b 0x1462dbc │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a46bc │ │ │ │ + b 0x10a45fc │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f3030 │ │ │ │ + b 0x10f2f70 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f5c38 │ │ │ │ - b 0x1462250 │ │ │ │ - b 0x10e6a84 │ │ │ │ - b 0x1462250 │ │ │ │ + b 0x10f5b78 │ │ │ │ + b 0x1462190 │ │ │ │ + b 0x10e69c4 │ │ │ │ + b 0x1462190 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162a74 │ │ │ │ - b 0x1462a60 │ │ │ │ + b 0x11629b4 │ │ │ │ + b 0x14629a0 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117a660 │ │ │ │ - b 0x1462a6c │ │ │ │ + b 0x117a5a0 │ │ │ │ + b 0x14629ac │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x117266c │ │ │ │ - b 0x1462a78 │ │ │ │ + b 0x11725ac │ │ │ │ + b 0x14629b8 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116a678 │ │ │ │ - b 0x1462a84 │ │ │ │ + b 0x116a5b8 │ │ │ │ + b 0x14629c4 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162684 │ │ │ │ - b 0x1462a90 │ │ │ │ + b 0x11625c4 │ │ │ │ + b 0x14629d0 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117a690 │ │ │ │ + b 0x117a5d0 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22a94 │ │ │ │ - b 0x149e8a4 │ │ │ │ - b 0x11667e8 │ │ │ │ + blx 0xfed229d4 │ │ │ │ + b 0x149e7e4 │ │ │ │ + b 0x1166728 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1175cb8 │ │ │ │ + b 0x1175bf8 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1165ce4 │ │ │ │ + b 0x1165c24 │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x1165724 │ │ │ │ + b 0x1165664 │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x11726fc │ │ │ │ + b 0x117263c │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148b34 │ │ │ │ + beq 0x148a74 │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862b44 │ │ │ │ - b 0x113578c │ │ │ │ + b 0x1862a84 │ │ │ │ + b 0x11356cc │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4e998 │ │ │ │ - b 0x149e97c │ │ │ │ - b 0x11668c0 │ │ │ │ + blx 0xfed4e8d8 │ │ │ │ + b 0x149e8bc │ │ │ │ + b 0x1166800 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172780 │ │ │ │ + b 0x11726c0 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e0116 │ │ │ │ - blx 0xfed4f3a4 │ │ │ │ + blx 0x1e0056 │ │ │ │ + blx 0xfed4f2e4 │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x11737f8 │ │ │ │ - b 0x146edf4 │ │ │ │ - blx 0xfecf5808 │ │ │ │ + b 0x1173738 │ │ │ │ + b 0x146ed34 │ │ │ │ + blx 0xfecf5748 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x11757c8 │ │ │ │ + b 0x1175708 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e0156 │ │ │ │ - b 0x148f424 │ │ │ │ + blx 0x1e0096 │ │ │ │ + b 0x148f364 │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x1463064 │ │ │ │ + b 0x1462fa4 │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a48a4 │ │ │ │ + b 0x10a47e4 │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f3218 │ │ │ │ + b 0x10f3158 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f5e20 │ │ │ │ - b 0x1462438 │ │ │ │ - b 0x10e6c6c │ │ │ │ - b 0x1462438 │ │ │ │ + b 0x10f5d60 │ │ │ │ + b 0x1462378 │ │ │ │ + b 0x10e6bac │ │ │ │ + b 0x1462378 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162c5c │ │ │ │ - b 0x1462c48 │ │ │ │ + b 0x1162b9c │ │ │ │ + b 0x1462b88 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117a848 │ │ │ │ - b 0x1462c54 │ │ │ │ + b 0x117a788 │ │ │ │ + b 0x1462b94 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1172854 │ │ │ │ - b 0x1462c60 │ │ │ │ + b 0x1172794 │ │ │ │ + b 0x1462ba0 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116a860 │ │ │ │ - b 0x1462c6c │ │ │ │ + b 0x116a7a0 │ │ │ │ + b 0x1462bac │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x116286c │ │ │ │ - b 0x1462c78 │ │ │ │ + b 0x11627ac │ │ │ │ + b 0x1462bb8 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117a878 │ │ │ │ + b 0x117a7b8 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22c7c │ │ │ │ - b 0x149ea8c │ │ │ │ - b 0x11669d0 │ │ │ │ + blx 0xfed22bbc │ │ │ │ + b 0x149e9cc │ │ │ │ + b 0x1166910 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1175ea0 │ │ │ │ + b 0x1175de0 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1165ecc │ │ │ │ + b 0x1165e0c │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x116590c │ │ │ │ + b 0x116584c │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x11728e4 │ │ │ │ + b 0x1172824 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148d1c │ │ │ │ + beq 0x148c5c │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862d2c │ │ │ │ - b 0x1135974 │ │ │ │ + b 0x1862c6c │ │ │ │ + b 0x11358b4 │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4eb80 │ │ │ │ - b 0x149eb64 │ │ │ │ - b 0x1166aa8 │ │ │ │ + blx 0xfed4eac0 │ │ │ │ + b 0x149eaa4 │ │ │ │ + b 0x11669e8 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172968 │ │ │ │ + b 0x11728a8 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e02fe │ │ │ │ - blx 0xfed4f58c │ │ │ │ + blx 0x1e023e │ │ │ │ + blx 0xfed4f4cc │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x11739e0 │ │ │ │ - b 0x146efdc │ │ │ │ - blx 0xfecf59f0 │ │ │ │ + b 0x1173920 │ │ │ │ + b 0x146ef1c │ │ │ │ + blx 0xfecf5930 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x11759b0 │ │ │ │ + b 0x11758f0 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e033e │ │ │ │ + blx 0x1e027e │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ - bl 0x10e8210 │ │ │ │ + bl 0x10e8150 │ │ │ │ andcs r7, r0, #-2147483592 @ 0x80000038 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0xff3a5252 │ │ │ │ + blx 0xff3a5192 │ │ │ │ andcs r0, r0, #-1073741792 @ 0xc0000020 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addeq lr, r1, #0, 22 │ │ │ │ @@ -149491,93 +149443,93 @@ │ │ │ │ svceq 0x0001f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04278 │ │ │ │ @ instruction: 0xf8d04208 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf0031220 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x119a82c │ │ │ │ + b 0x119a76c │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x1172b60 │ │ │ │ + b 0x1172aa0 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x1172b78 │ │ │ │ + b 0x1172ab8 │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234c40 │ │ │ │ andmi pc, ip, #208, 16 @ 0xd00000 │ │ │ │ andseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ andvs lr, lr, r3, asr #20 │ │ │ │ vmlsvs.f32 s29, s2, s30 │ │ │ │ @ instruction: 0xf00e020b │ │ │ │ vst4. {d6,d8,d10,d12}, [r3], r0 │ │ │ │ movwmi r4, #33660 @ 0x837c │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x10b2fa4 │ │ │ │ + b 0x10b2ee4 │ │ │ │ andsmi r7, r0, ip, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf956c │ │ │ │ + bl 0xfebf94ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d9, d0 │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ rsbcs r0, sp, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000fa5b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9598 │ │ │ │ + bl 0xfebf94d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ - blmi 0x122864 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ + blmi 0x1227a4 │ │ │ │ andls r2, r0, r3, ror r2 │ │ │ │ - blx 0x12dea14 │ │ │ │ - eorseq r9, r3, r0, ror #12 │ │ │ │ + blx 0x12de954 │ │ │ │ + eorseq r9, r3, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf95c0 │ │ │ │ + bl 0xfebf9500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ - blmi 0x12288c │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ + blmi 0x1227cc │ │ │ │ andls r2, r0, r9, ror r2 │ │ │ │ - blx 0xddea3c │ │ │ │ - eorseq r9, r3, r4, ror r6 │ │ │ │ + blx 0xdde97c │ │ │ │ + ldrhteq r9, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf95e8 │ │ │ │ + bl 0xfebf9528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ - blmi 0x1228b4 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ + blmi 0x1227f4 │ │ │ │ andls r2, r0, pc, ror r2 │ │ │ │ - blx 0x8dea64 │ │ │ │ - mlaseq r3, r4, r6, r9 │ │ │ │ + blx 0x8de9a4 │ │ │ │ + ldrsbteq r9, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9610 │ │ │ │ + bl 0xfebf9550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ - blmi 0x1228dc │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ + blmi 0x12281c │ │ │ │ andls r2, r0, r5, lsl #5 │ │ │ │ - blx 0x3dea8c │ │ │ │ - eorseq r9, r3, r8, lsr #13 │ │ │ │ + blx 0x3de9cc │ │ │ │ + eorseq r9, r3, r8, ror #11 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, asr #32]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #88, 24 @ 0x5800 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ eorsvs pc, pc, r0, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -149587,23 +149539,23 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf6003034 │ │ │ │ smlattcs r0, r8, r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xb4238 │ │ │ │ + bl 0xb4178 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ vmull.u8 , d3, d4 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ tstle r7, r3, lsl #14 │ │ │ │ stmdacs r5, {r8, fp} │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x19e494 │ │ │ │ - bleq 0x36b0e4 │ │ │ │ + blne 0x19e3d4 │ │ │ │ + bleq 0x36b024 │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -149613,43 +149565,43 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf96e0 │ │ │ │ + bl 0xfebf9620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d9, d0 │ │ │ │ - vrsra.s64 d22, d28, #64 │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000f9a1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf970c │ │ │ │ + bl 0xfebf964c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r5, [r4], -r0, lsr #4 │ │ │ │ stcvs 8, cr15, [r4], #832 @ 0x340 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x072bffb1 │ │ │ │ @ instruction: 0xf1a5d107 │ │ │ │ - blx 0xfede3a6c │ │ │ │ + blx 0xfede39ac │ │ │ │ stmdbeq sp!, {r0, r2, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c4012d │ │ │ │ @ instruction: 0xf4165220 │ │ │ │ andsle r0, pc, pc, ror pc @ │ │ │ │ smlabtmi r3, r6, r3, pc @ │ │ │ │ andpl pc, r3, #402653187 @ 0x18000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #0, 8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x2b3d5c │ │ │ │ + bcs 0x2b3c9c │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ svceq 0x00f0f010 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ strbeq sp, [r9], #-6 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ vst4.16 {d4-d7}, [r1 :64], r9 │ │ │ │ submi r2, fp, r0, ror r1 │ │ │ │ @@ -149659,40 +149611,40 @@ │ │ │ │ stccc 8, cr15, [r4], #784 @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9798 │ │ │ │ + bl 0xfebf96d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r2, [r3], -r4, lsr #25 │ │ │ │ @ instruction: 0xf412b083 │ │ │ │ addslt r2, r0, #112, 30 @ 0x1c0 │ │ │ │ stcne 8, cr15, [r0], #844 @ 0x34c │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ @ instruction: 0xf41200ff │ │ │ │ svclt 0x00080f70 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldmdale lr, {r0, r1, r8, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr1, {6} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x3bd438 │ │ │ │ + blx 0x3bd378 │ │ │ │ strbmi pc, [r2, #-3086]! @ 0xfffff3f2 @ │ │ │ │ addmi sp, sl, r5, lsl r8 │ │ │ │ stmdale sp, {r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04fb38a │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ @ instruction: 0xf1a20140 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xba2e70 │ │ │ │ - blx 0x3de9f8 │ │ │ │ - b 0x1121e30 │ │ │ │ - blx 0xba2a34 │ │ │ │ + blx 0xba2db0 │ │ │ │ + blx 0x3de938 │ │ │ │ + b 0x1121d70 │ │ │ │ + blx 0xba2974 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf8d34008 │ │ │ │ ldreq r3, [sl, -r0, lsr #4] │ │ │ │ ldmdbeq fp, {r0, r3, r8, ip, lr, pc} │ │ │ │ stmdale r6!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strcs r1, [r3, #-2309] @ 0xfffff6fb │ │ │ │ @@ -149710,27 +149662,27 @@ │ │ │ │ @ instruction: 0xf020e7dd │ │ │ │ streq r0, [r0], #-15 │ │ │ │ andlt r0, r3, r0, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ - @ instruction: 0x63bcf249 │ │ │ │ + mvnspl pc, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r2, r0, r8, lsr r2 │ │ │ │ @ instruction: 0xf8e6f198 │ │ │ │ - tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscs pc, ip, r4, asr #12 │ │ │ │ + subsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - blx 0x15edcc │ │ │ │ - eorseq r9, r3, ip, asr #13 │ │ │ │ + blx 0x15ed0c │ │ │ │ + eorseq r9, r3, ip, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ @@ -149739,43 +149691,43 @@ │ │ │ │ andmi r1, r2, r1, lsl r2 │ │ │ │ movweq pc, #16810 @ 0x41aa @ │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbeq r1, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ strvc lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf6491f29 │ │ │ │ - vmull.s q10, d16, d0[4] │ │ │ │ + vmlsl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1a80a33 │ │ │ │ srsia sp, #4 │ │ │ │ @ instruction: 0xf04f9004 │ │ │ │ ldrmi r0, [r3], r0, lsl #16 │ │ │ │ @ instruction: 0xf8594699 │ │ │ │ - b 0xfe272300 │ │ │ │ + b 0xfe272240 │ │ │ │ @ instruction: 0xf8550c03 │ │ │ │ - bl 0x7b2308 │ │ │ │ + bl 0x7b2248 │ │ │ │ sbclt r0, r3, #768 @ 0x300 │ │ │ │ vmlseq.f64 d14, d8, d8 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svceq 0x0001f010 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ uhadd16mi fp, r4, r8 │ │ │ │ svccc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe173dcc │ │ │ │ - b 0x3a5754 │ │ │ │ - b 0xfe3a5730 │ │ │ │ + b 0xfe173d0c │ │ │ │ + b 0x3a5694 │ │ │ │ + b 0xfe3a5670 │ │ │ │ andvs r0, fp, r3, lsl #6 │ │ │ │ @ instruction: 0xf8ddd1dd │ │ │ │ @ instruction: 0xf1b99004 │ │ │ │ andle r0, sl, r0, lsl #30 │ │ │ │ mrccc 8, 7, APSR_nzcv, cr8, cr6, {6} │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf0231efc │ │ │ │ - b 0x1173508 │ │ │ │ + b 0x1173448 │ │ │ │ @ instruction: 0xf8c67344 │ │ │ │ @ instruction: 0x46303ef8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe6d54ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -149792,48 +149744,48 @@ │ │ │ │ @ instruction: 0x46051fdd │ │ │ │ ldmibvc r4, {r0, r1, r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmeq r0, {r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0880076 │ │ │ │ tstls r1, r1, lsl #16 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0xf88b3018 │ │ │ │ @ instruction: 0x072a3fdd │ │ │ │ strbeq sp, [fp, r6, lsr #32]! │ │ │ │ strbmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90c08 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x122824 │ │ │ │ + bge 0x122764 │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf78d9900 │ │ │ │ - blx 0x1222600 │ │ │ │ + blx 0x12226c0 │ │ │ │ sbcslt pc, fp, #402653184 @ 0x18000000 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ eorcc pc, r4, r7, lsr r8 @ │ │ │ │ - b 0x97284c │ │ │ │ + b 0x97278c │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ eorcc pc, r4, r7, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r0, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdd │ │ │ │ - blmi 0x3621e0 │ │ │ │ - blls 0x27c898 │ │ │ │ + blmi 0x362120 │ │ │ │ + blls 0x27c7d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -149854,48 +149806,48 @@ │ │ │ │ stmdbeq r4, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fb224 │ │ │ │ @ instruction: 0xf89b0a01 │ │ │ │ @ instruction: 0x46051fdf │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ @ instruction: 0xf0860064 │ │ │ │ @ instruction: 0xf60b0601 │ │ │ │ - blx 0x3407f4 │ │ │ │ + blx 0x340734 │ │ │ │ tstpls r1, r4, lsl #20 @ p-variant is OBSOLETE │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ @ instruction: 0xf6492300 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0x461c0633 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ svccc 0x00dff88b │ │ │ │ andsle r0, pc, fp, lsr #14 │ │ │ │ svceq 0x000aea15 │ │ │ │ shadd16mi fp, sl, r8 │ │ │ │ @ instruction: 0xf10dd10b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x122924 │ │ │ │ + bge 0x122864 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - cdp2 7, 3, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 7, 9, cr15, cr8, cr13, {4} │ │ │ │ @ instruction: 0xf856b2eb │ │ │ │ @ instruction: 0xf8582033 │ │ │ │ subsmi r3, r8, r4, lsr #32 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdf │ │ │ │ - blmi 0x3620e8 │ │ │ │ - blls 0x27c990 │ │ │ │ + blmi 0x362028 │ │ │ │ + blls 0x27c8d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -149911,20 +149863,20 @@ │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsl #16 │ │ │ │ ldccs 4, cr3, [r0], {1} │ │ │ │ - blx 0x12169c8 │ │ │ │ - blx 0x125f19c │ │ │ │ + blx 0x1216908 │ │ │ │ + blx 0x125f0dc │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b42c4 │ │ │ │ + bl 0x2b4204 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ stc2l 0, cr15, [r6], #228 @ 0xe4 │ │ │ │ strb fp, [r9, r3, asr #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ str r4, [r9, #2032]! @ 0x7f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -149935,20 +149887,20 @@ │ │ │ │ stc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsr #16 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x1216a28 │ │ │ │ - blx 0x125f1fc │ │ │ │ + blx 0x1216968 │ │ │ │ + blx 0x125f13c │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b4324 │ │ │ │ + bl 0x2b4264 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ stc2 0, cr15, [r2, #-228]! @ 0xffffff1c │ │ │ │ strb fp, [r9, r3, lsl #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r9, #-2032]! @ 0xfffff810 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -149956,24 +149908,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r6, lsl #12 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d64682 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #-1020]! @ 0xfffffc04 │ │ │ │ - blx 0x11f4250 │ │ │ │ - blx 0x135f250 │ │ │ │ + blx 0x11f4190 │ │ │ │ + blx 0x135f190 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r7, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r3, #-2032] @ 0xfffff810 │ │ │ │ - bl 0x2b4388 │ │ │ │ + bl 0x2b42c8 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #2 │ │ │ │ ldc2 0, cr15, [lr, #-228] @ 0xffffff1c │ │ │ │ strb r4, [pc, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -150022,15 +149974,15 @@ │ │ │ │ @ instruction: 0xf7ff4617 │ │ │ │ @ instruction: 0x4605fd33 │ │ │ │ stc2 10, cr15, [r4], {69} @ 0x45 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ strcc sp, [r4], #-262 @ 0xfffffefa │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ - ldrb r4, [pc], #1016 @ 0xa2b44 │ │ │ │ + ldrb r4, [pc], #1016 @ 0xa2a84 │ │ │ │ andcs pc, r4, r8, asr r8 @ │ │ │ │ ldmdbne r9!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ ubfx pc, r5, #26, #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150041,16 +149993,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216bcc │ │ │ │ - blx 0x125f3a4 │ │ │ │ + blx 0x1216b0c │ │ │ │ + blx 0x125f2e4 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ andlt pc, r3, #254976 @ 0x3e400 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150062,21 +150014,21 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ mrrc2 7, 15, pc, r2, cr15 @ │ │ │ │ - blx 0x11f43f8 │ │ │ │ - blx 0x131f7f8 │ │ │ │ + blx 0x11f4338 │ │ │ │ + blx 0x131f738 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle r9, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x11f024 │ │ │ │ + beq 0x11ef64 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrbt r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ strb pc, [pc, r5, asr #23]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -150089,16 +150041,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216c8c │ │ │ │ - blx 0x125f464 │ │ │ │ + blx 0x1216bcc │ │ │ │ + blx 0x125f3a4 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ addlt pc, r3, #134144 @ 0x20c00 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150109,22 +150061,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xffd60c9e │ │ │ │ - blx 0x11f44b8 │ │ │ │ - blx 0x131f4b8 │ │ │ │ + blx 0xffd60bde │ │ │ │ + blx 0x11f43f8 │ │ │ │ + blx 0x131f3f8 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r9, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x11f0e4 │ │ │ │ + beq 0x11f024 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldr r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ strmi pc, [r3], -pc, asr #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ @@ -150133,64 +150085,64 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ mcrr2 7, 15, pc, lr, cr15 @ │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xff160cfe │ │ │ │ - blx 0x11f4518 │ │ │ │ - blx 0x131f918 │ │ │ │ + blx 0xff160c3e │ │ │ │ + blx 0x11f4458 │ │ │ │ + blx 0x131f858 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle sl, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x15f144 │ │ │ │ + beq 0x15f084 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ strbmi fp, [r2], -sp, ror #23 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0xfe8dee1a │ │ │ │ + blx 0xfe8ded5a │ │ │ │ svclt 0x0000e7ee │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xfe560d5e │ │ │ │ - blx 0x11f4578 │ │ │ │ - blx 0x131f578 │ │ │ │ + blx 0xfe560c9e │ │ │ │ + blx 0x11f44b8 │ │ │ │ + blx 0x131f4b8 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle sl, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x15f1a4 │ │ │ │ + beq 0x15f0e4 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0x4642bbbd │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0x175ee7a │ │ │ │ + blx 0x175edba │ │ │ │ strb r4, [sp, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r6], -sp, ror #23 │ │ │ │ strcc lr, [r2], #-3 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ - blx 0x1256dfc │ │ │ │ + blx 0x1256d3c │ │ │ │ ldrbeq pc, [r3, r4, lsl #4] @ │ │ │ │ @ instruction: 0xf938d5f7 │ │ │ │ strtmi r2, [r9], -r4 │ │ │ │ ldrtmi r4, [r8], -fp, asr #12 │ │ │ │ @ instruction: 0xf0393402 │ │ │ │ strcc pc, [r1, #-2933] @ 0xfffff48b │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ @@ -150210,15 +150162,15 @@ │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb6f │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x12def1a │ │ │ │ + blx 0x12dee5a │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @@ -150229,143 +150181,143 @@ │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb49 │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfe95ef66 │ │ │ │ + blx 0xfe95eea6 │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ @ instruction: 0x4605fb77 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xffbe0ea8 │ │ │ │ + blx 0xffbe0de8 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa3281 │ │ │ │ + streq pc, [pc, #965] @ 0xa31c1 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x18defc0 │ │ │ │ + blx 0x18def00 │ │ │ │ stc2 10, cr15, [r0], {15} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0x3e0ee8 │ │ │ │ + bllt 0x3e0e28 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ strmi pc, [r5], -r3, asr #22 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfeee0f10 │ │ │ │ + blx 0xfeee0e50 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2b67 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2aa7 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abae3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xadf030 │ │ │ │ + blx 0xadef70 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fb11 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfe260f74 │ │ │ │ + blx 0xfe260eb4 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2bcb │ │ │ │ + strne pc, [pc, #-965] @ 0xa2b0b │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abab1 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x195f094 │ │ │ │ + blx 0x195efd4 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [ip], -r0, lsl #13 │ │ │ │ @ instruction: 0x461746f2 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fadf │ │ │ │ eoreq pc, r0, #216, 16 @ 0xd80000 │ │ │ │ - blx 0x15e0fd8 │ │ │ │ - bleq 0x4df3f0 │ │ │ │ + blx 0x15e0f18 │ │ │ │ + bleq 0x4df330 │ │ │ │ ldrbeq r4, [r3, r6, lsl #12]! │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle sp, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xa2c2f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xa2b6f @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ ldrbmi r3, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4640d1f1 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x2061004 │ │ │ │ + blt 0x2060f44 │ │ │ │ @ instruction: 0x46527839 │ │ │ │ strbmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf9aef039 │ │ │ │ strb fp, [r9, r0, asr #5]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -sp, lsr #21 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x96103c │ │ │ │ + blx 0x960f7c │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa3415 │ │ │ │ + streq pc, [pc, #965] @ 0xa3355 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf980f039 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x116107c │ │ │ │ + blt 0x1160fbc │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @@ -150373,15 +150325,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2cfb │ │ │ │ + strne pc, [pc, #-965] @ 0xa2c3b │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85aba19 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150396,15 +150348,15 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r7, asr #20 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9bcf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa34e1 │ │ │ │ + streq pc, [pc, #965] @ 0xa3421 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150424,15 +150376,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf988f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2dc7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2d07 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab9b3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150449,15 +150401,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf956f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2e2b │ │ │ │ + strne pc, [pc, #-965] @ 0xa2d6b │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab981 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150474,24 +150426,24 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf924f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2e8f │ │ │ │ + strne pc, [pc, #-965] @ 0xa2dcf │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b94f │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e3e7c │ │ │ │ + bl 0x2e3dbc │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf912f039 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150502,22 +150454,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8ecf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2eff │ │ │ │ + strne pc, [pc, #-965] @ 0xa2e3f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab917 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4bc0 │ │ │ │ + bl 0x2f4b00 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ strb pc, [r8, r7, asr #17]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ @@ -150525,24 +150477,24 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r5, asr #18 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa36e5 │ │ │ │ + streq pc, [pc, #965] @ 0xa3625 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, pc, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ - bl 0x2b4c1c │ │ │ │ + bl 0x2b4b5c │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ - blx 0x8a1550 │ │ │ │ + blx 0x8a1490 │ │ │ │ strb pc, [r6, r0, lsl #25]! @ │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b8d9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150554,22 +150506,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf884f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2fcf │ │ │ │ + strne pc, [pc, #-965] @ 0xa2f0f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab8af │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4c90 │ │ │ │ + bl 0x2f4bd0 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ strb pc, [r8, r9, asr #16]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150579,22 +150531,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3033 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2f73 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab87d │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4cf4 │ │ │ │ + bl 0x2f4c34 │ │ │ │ @ instruction: 0xf0390181 │ │ │ │ strb pc, [r8, r5, asr #16]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150604,25 +150556,25 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3097 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2fd7 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b84b │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e4084 │ │ │ │ - bl 0x164290 │ │ │ │ + bl 0x2e3fc4 │ │ │ │ + bl 0x1641d0 │ │ │ │ @ instruction: 0xf03901c1 │ │ │ │ strb pc, [r2, sp, lsl #16]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ @@ -150655,25 +150607,25 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r6], -r1, asr #16 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xffb6f7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa38ed │ │ │ │ + streq pc, [pc, #965] @ 0xa382d │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xffbef038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3915 │ │ │ │ + streq pc, [pc, #965] @ 0xa3855 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150707,25 +150659,25 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ @ instruction: 0x4606ffd9 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xff4ef7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa39bd │ │ │ │ + streq pc, [pc, #965] @ 0xa38fd │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xffd6f038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa39e5 │ │ │ │ + streq pc, [pc, #965] @ 0xa3925 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bf6b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150793,15 +150745,15 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mcrlt 7, 7, pc, cr4, cr14, {7} @ │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a4354 │ │ │ │ + bl 0x2a4294 │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf038465b │ │ │ │ ubfx pc, r1, #30, #4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150810,23 +150762,23 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ strmi pc, [r6], -fp, lsl #30 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ mcr2 7, 4, pc, cr0, cr14, {7} @ │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3b59 │ │ │ │ + streq pc, [pc, #965] @ 0xa3a99 │ │ │ │ andsle r2, r4, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ - bl 0x2a51f0 │ │ │ │ + bl 0x2a5130 │ │ │ │ vmla.f q8, , d1[0] │ │ │ │ @ instruction: 0xf038058f │ │ │ │ stccs 15, cr15, [r8], {3} │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -150898,16 +150850,16 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr2, cr14, {7} │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a44f8 │ │ │ │ - bl 0x164704 │ │ │ │ + bl 0x2a4438 │ │ │ │ + bl 0x164644 │ │ │ │ ldrbmi r0, [fp], -r1, asr #3 │ │ │ │ mrc2 0, 3, pc, cr14, cr8, {1} │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -150947,40 +150899,40 @@ │ │ │ │ @ instruction: 0xf7fe0220 │ │ │ │ strcs pc, [r0], #-3443 @ 0xfffff28d │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0xf02446ca │ │ │ │ @ instruction: 0xf0040901 │ │ │ │ ldrbeq r0, [r2, r1, lsl #16]! │ │ │ │ @ instruction: 0xf85ad518 │ │ │ │ - bl 0x16ba5c │ │ │ │ + bl 0x16b99c │ │ │ │ @ instruction: 0xf0150788 │ │ │ │ ldrmi r0, [r7], #-1 │ │ │ │ svccc 0x0004d125 │ │ │ │ eoreq pc, r4, fp, asr #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3613 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3553 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r6], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [r8, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, sl, asr #16 │ │ │ │ stmdals r1, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - bls 0x152ffc │ │ │ │ + bls 0x152f3c │ │ │ │ stmdals r1, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0389303 │ │ │ │ - blls 0x1a2f30 │ │ │ │ + blls 0x1a2e70 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r0, lsl #13 │ │ │ │ @ instruction: 0x469946f3 │ │ │ │ @@ -150990,25 +150942,25 @@ │ │ │ │ @ instruction: 0xf1040220 │ │ │ │ @ instruction: 0xf7fe0a10 │ │ │ │ @ instruction: 0xf8cdfd1b │ │ │ │ strmi fp, [r5], -r4 │ │ │ │ ldrtmi r4, [r1], fp, asr #13 │ │ │ │ strle r0, [r4, #-2026] @ 0xfffff816 │ │ │ │ ldrbeq r6, [fp, r6, lsr #16]! │ │ │ │ - strle r4, [pc], #-1118 @ 0xa3a64 │ │ │ │ + strle r4, [pc], #-1118 @ 0xa39a4 │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xa36ab │ │ │ │ + strne pc, [pc, #-965] @ 0xa35eb │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andlt r4, r3, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blls 0xf5350 │ │ │ │ + blls 0xf5290 │ │ │ │ @ instruction: 0xf0384640 │ │ │ │ @ instruction: 0xe7e7fdb5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r2, lsl #13 │ │ │ │ @@ -151026,15 +150978,15 @@ │ │ │ │ eorcc pc, r9, fp, asr r8 @ │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ @ instruction: 0x07eb441f │ │ │ │ svccc 0x0004d422 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa372f │ │ │ │ + strne pc, [pc, #-965] @ 0xa366f │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r9], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [fp, pc, lsl #12] │ │ │ │ @@ -151042,313 +150994,313 @@ │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, fp, asr #16 │ │ │ │ strdlt sp, [r5], -r5 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8539003 │ │ │ │ - blls 0x12bbc4 │ │ │ │ + blls 0x12bb04 │ │ │ │ stc2l 0, cr15, [r2, #-224]! @ 0xffffff20 │ │ │ │ ldrb r9, [r2, r3, lsl #16] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dfca0 │ │ │ │ + bleq 0x1dfbe0 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39e780 │ │ │ │ + beq 0x39e6c0 │ │ │ │ stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa37bb │ │ │ │ + strne pc, [pc, #-965] @ 0xa36fb │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5480 │ │ │ │ - blx 0x24a3aa │ │ │ │ + blls 0xb53c0 │ │ │ │ + blx 0x24a2ea │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322da0 │ │ │ │ + bl 0x322ce0 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq r9, r3, r0, ror #13 │ │ │ │ + eorseq r9, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dfd28 │ │ │ │ + bleq 0x1dfc68 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39e808 │ │ │ │ + beq 0x39e748 │ │ │ │ mcrr2 7, 15, pc, r4, cr14 @ │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3843 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3783 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5508 │ │ │ │ - blx 0x24a432 │ │ │ │ + blls 0xb5448 │ │ │ │ + blx 0x24a372 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322d18 │ │ │ │ + bl 0x322c58 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq r9, r3, r4, ror #13 │ │ │ │ + eorseq r9, r3, r4, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dfdb0 │ │ │ │ + bleq 0x1dfcf0 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39e890 │ │ │ │ + beq 0x39e7d0 │ │ │ │ stc2 7, cr15, [r0], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa38cb │ │ │ │ + strne pc, [pc, #-965] @ 0xa380b │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5590 │ │ │ │ - blx 0x24a4ba │ │ │ │ + blls 0xb54d0 │ │ │ │ + blx 0x24a3fa │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322c90 │ │ │ │ + bl 0x322bd0 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq r9, r3, r8, ror #13 │ │ │ │ + eorseq r9, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dfe38 │ │ │ │ + bleq 0x1dfd78 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39e918 │ │ │ │ - blx 0xfefe1d06 │ │ │ │ + beq 0x39e858 │ │ │ │ + blx 0xfefe1c46 │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3953 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3893 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5618 │ │ │ │ - blx 0x24a542 │ │ │ │ + blls 0xb5558 │ │ │ │ + blx 0x24a482 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322c08 │ │ │ │ + bl 0x322b48 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq r9, r3, ip, ror #13 │ │ │ │ + eorseq r9, r3, ip, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfe0e1d7e │ │ │ │ - bleq 0x2dfec4 │ │ │ │ + blx 0xfe0e1cbe │ │ │ │ + bleq 0x2dfe04 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50a9a2 │ │ │ │ - blmi 0x4f01a0 │ │ │ │ + blx 0x50a8e2 │ │ │ │ + blmi 0x4f00e0 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0x1f5fe92 │ │ │ │ + blx 0x1f5fdd2 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrshteq r9, [r3], -r0 │ │ │ │ + eorseq r9, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xf61e0a │ │ │ │ - bleq 0x2dff50 │ │ │ │ + blx 0xf61d4a │ │ │ │ + bleq 0x2dfe90 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50aa2e │ │ │ │ - blmi 0x4f022c │ │ │ │ + blx 0x50a96e │ │ │ │ + blmi 0x4f016c │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xddff1e │ │ │ │ + blx 0xddfe5e │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrshteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xffde1e94 │ │ │ │ - bleq 0x2dffdc │ │ │ │ + blx 0xffde1dd4 │ │ │ │ + bleq 0x2dff1c │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50aaba │ │ │ │ - blmi 0x4f02b8 │ │ │ │ + blx 0x50a9fa │ │ │ │ + blmi 0x4f01f8 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xffc5ffa8 │ │ │ │ + blx 0xffc5fee8 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrshteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfec61f20 │ │ │ │ - bleq 0x2e0068 │ │ │ │ + blx 0xfec61e60 │ │ │ │ + bleq 0x2dffa8 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ab46 │ │ │ │ - blmi 0x4f0344 │ │ │ │ + blx 0x50aa86 │ │ │ │ + blmi 0x4f0284 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfeae0034 │ │ │ │ + blx 0xfeadff74 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrshteq r9, [r3], -ip │ │ │ │ + eorseq r9, r3, ip, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e00e4 │ │ │ │ + bleq 0x1e0024 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - strbtvs pc, [r0], #585 @ 0x249 @ │ │ │ │ + strtvs pc, [r0], #-585 @ 0xfffffdb7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ - blx 0x1961fb8 │ │ │ │ - beq 0x39ebd4 │ │ │ │ + blx 0x1961ef8 │ │ │ │ + beq 0x39eb14 │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28abda │ │ │ │ + blx 0x28ab1a │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ - blx 0x19e00bc │ │ │ │ + blx 0x19dfffc │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -151358,56 +151310,56 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - strbvs pc, [r4, r9, asr #4]! @ │ │ │ │ + strvs pc, [r4, -r9, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ - blx 0xb62028 │ │ │ │ - bleq 0x1e0170 │ │ │ │ + blx 0xb61f68 │ │ │ │ + bleq 0x1e00b0 │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24ac4a │ │ │ │ + blx 0x24ab8a │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004fa2b │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230b90 │ │ │ │ + bl 0x230ad0 │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3c9f │ │ │ │ + strne pc, [pc, #-965] @ 0xa3bdf │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e01d8 │ │ │ │ + bleq 0x1e0118 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - strbtvs pc, [r8], #585 @ 0x249 @ │ │ │ │ + strtvs pc, [r8], #-585 @ 0xfffffdb7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf9e8f7fe │ │ │ │ - beq 0x39ecc8 │ │ │ │ + beq 0x39ec08 │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28acce │ │ │ │ + blx 0x28ac0e │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ @ instruction: 0xf9eaf038 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -151419,31 +151371,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - strbvs pc, [ip, r9, asr #4]! @ │ │ │ │ + strvs pc, [ip, -r9, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf9b0f7fe │ │ │ │ - bleq 0x1e0264 │ │ │ │ + bleq 0x1e01a4 │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24ad3e │ │ │ │ + blx 0x24ac7e │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004f9b1 │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230c84 │ │ │ │ + bl 0x230bc4 │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3d93 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3cd3 │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -151455,150 +151407,150 @@ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f973 │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa41a8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa40e8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5a90 │ │ │ │ + bls 0xf59d0 │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf966f038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a49e4 │ │ │ │ + bl 0x2a4924 │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e5fc │ │ │ │ + bl 0x22e53c │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x14641fc │ │ │ │ + b 0x146413c │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - eorseq r9, r3, r0, lsl #14 │ │ │ │ + eorseq r9, r3, r0, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldcmi 0, cr11, [sp], {131} @ 0x83 │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f92d │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4234 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4174 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5b1c │ │ │ │ + bls 0xf5a5c │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf920f038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4a70 │ │ │ │ + bl 0x2a49b0 │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e688 │ │ │ │ + bl 0x22e5c8 │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x1464288 │ │ │ │ + b 0x14641c8 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - eorseq r9, r3, r4, lsl #14 │ │ │ │ + eorseq r9, r3, r4, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8e4f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e0404 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa42cc │ │ │ │ + bleq 0x1e0344 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa420c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5bd4 │ │ │ │ - blx 0x34aafe │ │ │ │ + blls 0xb5b14 │ │ │ │ + blx 0x34aa3e │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f8d3 │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - eorseq r9, r3, r8, lsl #14 │ │ │ │ + eorseq r9, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8a2f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e0488 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4350 │ │ │ │ + bleq 0x1e03c8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4290 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5c58 │ │ │ │ - blx 0x34ab82 │ │ │ │ + blls 0xb5b98 │ │ │ │ + blx 0x34aac2 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f891 │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - eorseq r9, r3, ip, lsl #14 │ │ │ │ + eorseq r9, r3, ip, asr #12 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -r5, ror #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3bd1 │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3b11 │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf86af038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151607,27 +151559,27 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq r9, r3, r0, lsl r7 │ │ │ │ + eorseq r9, r3, r0, asr r6 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -fp, lsr #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3c45 │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3b85 │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf830f038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151636,190 +151588,190 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq r9, r3, r4, lsl r7 │ │ │ │ + eorseq r9, r3, r4, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x14670a8 │ │ │ │ + b 0x1466fe8 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, , q0 │ │ │ │ - vmls.i d22, d16, d0[4] │ │ │ │ + vaddhn.i16 d22, q0, q8 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e4454 │ │ │ │ + bl 0x1e4394 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa44c0 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4400 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242568 │ │ │ │ + bl 0x2424a8 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5518 │ │ │ │ - blx 0x4e7cf6 │ │ │ │ + bl 0x2b5458 │ │ │ │ + blx 0x4e7c36 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7938 │ │ │ │ - b 0x10b5b74 │ │ │ │ + blcc 0x4a7878 │ │ │ │ + b 0x10b5ab4 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf87af038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467138 │ │ │ │ + b 0x1467078 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, , q0 │ │ │ │ - vmls.i d22, d16, d0[5] │ │ │ │ + vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e43c4 │ │ │ │ + bl 0x1e4304 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4550 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4490 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x2425f8 │ │ │ │ + bl 0x242538 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b55a8 │ │ │ │ - blx 0x4e7d86 │ │ │ │ + bl 0x2b54e8 │ │ │ │ + blx 0x4e7cc6 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a79c8 │ │ │ │ - b 0x10b5c04 │ │ │ │ + blcc 0x4a7908 │ │ │ │ + b 0x10b5b44 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf832f038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x14671c8 │ │ │ │ + b 0x1467108 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, , q0 │ │ │ │ - vmls.i d22, d16, d0[6] │ │ │ │ + vaddhn.i16 d22, q0, q12 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e4334 │ │ │ │ + bl 0x1e4274 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa45e0 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4520 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242688 │ │ │ │ + bl 0x2425c8 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5638 │ │ │ │ - blx 0x4e7e16 │ │ │ │ + bl 0x2b5578 │ │ │ │ + blx 0x4e7d56 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7a58 │ │ │ │ - b 0x10b5c94 │ │ │ │ + blcc 0x4a7998 │ │ │ │ + b 0x10b5bd4 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xffeaf037 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467258 │ │ │ │ + b 0x1467198 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ vadd.i8 q8, , q0 │ │ │ │ - vmls.i d22, d16, d0[7] │ │ │ │ + vaddhn.i16 d22, q0, q14 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e42a4 │ │ │ │ + bl 0x1e41e4 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4670 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa45b0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242718 │ │ │ │ + bl 0x242658 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b56c8 │ │ │ │ - blx 0x4e7ea6 │ │ │ │ + bl 0x2b5608 │ │ │ │ + blx 0x4e7de6 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7ae8 │ │ │ │ - b 0x10b5d24 │ │ │ │ + blcc 0x4a7a28 │ │ │ │ + b 0x10b5c64 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xffa2f037 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibvs r0!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbvs r0!, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mcr2 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ - bleq 0x1e082c │ │ │ │ + bleq 0x1e076c │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x226f18 │ │ │ │ + bl 0x226e58 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x135ffa │ │ │ │ - bl 0x268b44 │ │ │ │ - bl 0x125028 │ │ │ │ - bpl 0xff567730 │ │ │ │ + blx 0x135f3a │ │ │ │ + bl 0x268a84 │ │ │ │ + bl 0x124f68 │ │ │ │ + bpl 0xff567670 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3941 @ 0xfffff09b │ │ │ │ - strne pc, [pc, #-965] @ 0xa4373 │ │ │ │ + strne pc, [pc, #-965] @ 0xa42b3 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151827,38 +151779,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibvs r4!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbvs r4!, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 3, pc, cr14, cr13, {7} │ │ │ │ - bleq 0x1e08c8 │ │ │ │ + bleq 0x1e0808 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x226fb4 │ │ │ │ + bl 0x226ef4 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x136096 │ │ │ │ - bl 0x268be0 │ │ │ │ - bl 0x1250c4 │ │ │ │ - bpl 0xff5677cc │ │ │ │ + blx 0x135fd6 │ │ │ │ + bl 0x268b20 │ │ │ │ + bl 0x125004 │ │ │ │ + bpl 0xff56770c │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3863 @ 0xfffff0e9 │ │ │ │ - strne pc, [pc, #-965] @ 0xa440f │ │ │ │ + strne pc, [pc, #-965] @ 0xa434f │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151866,38 +151818,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibvs r8!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbvs r8!, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr0, cr13, {7} │ │ │ │ - bleq 0x1e0964 │ │ │ │ + bleq 0x1e08a4 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x227050 │ │ │ │ + bl 0x226f90 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x136132 │ │ │ │ - bl 0x268c7c │ │ │ │ - bl 0x125160 │ │ │ │ - bpl 0xff567868 │ │ │ │ + blx 0x136072 │ │ │ │ + bl 0x268bbc │ │ │ │ + bl 0x1250a0 │ │ │ │ + bpl 0xff5677a8 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3785 @ 0xfffff137 │ │ │ │ - strne pc, [pc, #-965] @ 0xa44ab │ │ │ │ + strne pc, [pc, #-965] @ 0xa43eb │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151905,38 +151857,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibvs ip!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbvs ip!, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ stc2l 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ - bleq 0x1e0a00 │ │ │ │ + bleq 0x1e0940 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2270ec │ │ │ │ + bl 0x22702c │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x1361ce │ │ │ │ - bl 0x268d18 │ │ │ │ - bl 0x1251fc │ │ │ │ - bpl 0xff567904 │ │ │ │ + blx 0x13610e │ │ │ │ + bl 0x268c58 │ │ │ │ + bl 0x12513c │ │ │ │ + bpl 0xff567844 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3707 @ 0xfffff185 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4547 │ │ │ │ + strne pc, [pc, #-965] @ 0xa4487 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151945,19 +151897,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ vqdmulh.s d16, d9, d4 │ │ │ │ - vmls.i d22, d16, d0[4] │ │ │ │ + vaddhn.i16 d22, q0, q8 │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x27639c │ │ │ │ + bl 0x2762dc │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e3fac │ │ │ │ + bl 0x1e3eec │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ mcr2 0, 2, pc, cr0, cr7, {1} @ │ │ │ │ @@ -151972,26 +151924,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - strbtvs pc, [r4], r9, asr #4 @ │ │ │ │ + strtvs pc, [r4], -r9, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0b08 │ │ │ │ + bleq 0x1e0a48 │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a7dd4 │ │ │ │ - blx 0xe91f2 │ │ │ │ + bl 0x3a7d14 │ │ │ │ + blx 0xe9132 │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ mcr2 0, 0, pc, cr6, cr7, {1} @ │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -152002,19 +151954,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ vqdmulh.s d16, d9, d4 │ │ │ │ - vmls.i d22, d16, d0[6] │ │ │ │ + vaddhn.i16 d22, q0, q12 │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x276480 │ │ │ │ + bl 0x2763c0 │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e3ec8 │ │ │ │ + bl 0x1e3e08 │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ stc2l 0, cr15, [lr, #220] @ 0xdc │ │ │ │ @@ -152029,51 +151981,51 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - strbtvs pc, [ip], r9, asr #4 @ │ │ │ │ + strtvs pc, [ip], -r9, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0bec │ │ │ │ + bleq 0x1e0b2c │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a7eb8 │ │ │ │ - blx 0xe92d6 │ │ │ │ + bl 0x3a7df8 │ │ │ │ + blx 0xe9216 │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ ldc2 0, cr15, [r4, #220] @ 0xdc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - strvc pc, [r0], #-585 @ 0xfffffdb7 │ │ │ │ + strbvs pc, [r0], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160c58 │ │ │ │ + bleq 0x160b98 │ │ │ │ ldc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa476b │ │ │ │ + strne pc, [pc, #-965] @ 0xa46ab │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152089,25 +152041,25 @@ │ │ │ │ @ instruction: 0x4653d2f0 │ │ │ │ @ instruction: 0xf0374630 │ │ │ │ ldrb pc, [r6, r1, asr #26] @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - strvc pc, [r4], #-585 @ 0xfffffdb7 │ │ │ │ + strbvs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160ce0 │ │ │ │ + bleq 0x160c20 │ │ │ │ stc2l 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa47f3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa4733 │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152125,15 +152077,15 @@ │ │ │ │ @ instruction: 0xe7d6fcfd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - strvc pc, [r8], #-585 @ 0xfffffdb7 │ │ │ │ + strbvs pc, [r8], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ stc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @@ -152158,21 +152110,21 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - strvc pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ + strbvs pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ - blx 0xff9e2cb2 │ │ │ │ + blx 0xff9e2bf2 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ldrbmi r0, [r6], #-2820 @ 0xfffff4fc │ │ │ │ ldrtmi r9, [fp], -r1, lsl #12 │ │ │ │ strle r0, [sp, #-2026] @ 0xfffff816 │ │ │ │ ldrbmi r7, [r0], -r1, lsr #16 │ │ │ │ vmlals.f32 s18, s0, s2 │ │ │ │ @@ -152192,26 +152144,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - ldmdbvc r0, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbvs r0, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfeae2d2a │ │ │ │ + blx 0xfeae2c6a │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12cd60 │ │ │ │ + bl 0x12cca0 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x124fa0 │ │ │ │ + bl 0x124ee0 │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ mcrr2 0, 3, pc, lr, cr7 @ │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -152221,116 +152173,116 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - ldmdbvc r4, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbvs r4, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c62d9e │ │ │ │ + blx 0x1c62cde │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12cdd4 │ │ │ │ + bl 0x12cd14 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x125014 │ │ │ │ + bl 0x124f54 │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ ldc2 0, cr15, [r4], {55} @ 0x37 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfbffc │ │ │ │ + bl 0xfebfbf3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0xff062e0a │ │ │ │ + blx 0xff062d4a │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movweq lr, #23174 @ 0x5a86 │ │ │ │ @ instruction: 0xf8574561 │ │ │ │ - b 0x16cf2c │ │ │ │ - b 0xfe165a40 │ │ │ │ + b 0x16ce6c │ │ │ │ + b 0xfe165980 │ │ │ │ @ instruction: 0xf8cc0305 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bb5d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc054 │ │ │ │ + bl 0xfebfbf94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe662e5a │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa4e80 │ │ │ │ + blx 0xfe662d9a │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa4dc0 │ │ │ │ @ instruction: 0xf1064629 │ │ │ │ @ instruction: 0xf10c020f │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf99cd507 │ │ │ │ - b 0xfe170e7c │ │ │ │ - blx 0xfed81e0c │ │ │ │ - blcc 0x721c90 │ │ │ │ + b 0xfe170dbc │ │ │ │ + blx 0xfed81d4c │ │ │ │ + blcc 0x721bd0 │ │ │ │ vaddl.u8 , d0, d11 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb35 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc0a4 │ │ │ │ + bl 0xfebfbfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1c62eaa │ │ │ │ + blx 0x1c62dea │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0xfe1764ac │ │ │ │ + b 0xfe1763ec │ │ │ │ @ instruction: 0xf85673e3 │ │ │ │ - blx 0xfed68fa4 │ │ │ │ + blx 0xfed68ee4 │ │ │ │ @ instruction: 0xf1a3f383 │ │ │ │ - b 0x925b2c │ │ │ │ - b 0xe56f0 │ │ │ │ - b 0x11252fc │ │ │ │ + b 0x925a6c │ │ │ │ + b 0xe5630 │ │ │ │ + b 0x112523c │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc10c │ │ │ │ + bl 0xfebfc04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - blx 0xf62f12 │ │ │ │ + blx 0xf62e52 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf6491f31 │ │ │ │ - vmls.f d20, d16, d0[4] │ │ │ │ + vabal.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf85e0533 │ │ │ │ - blx 0x1874b44 │ │ │ │ + blx 0x1874a84 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -152338,176 +152290,176 @@ │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bacd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc174 │ │ │ │ + bl 0xfebfc0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0x262f7a │ │ │ │ + blx 0x262eba │ │ │ │ cdpne 6, 7, cr4, cr2, cr1, {1} │ │ │ │ andcc r3, r1, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ - blx 0xfed82fe8 │ │ │ │ - blcc 0x6e1dac │ │ │ │ + blx 0xfed82f28 │ │ │ │ + blcc 0x6e1cec │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000baa9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc1bc │ │ │ │ + bl 0xfebfc0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff962fc0 │ │ │ │ + blx 0xff962f00 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccs 0x0002f83e │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ @ instruction: 0xf8564575 │ │ │ │ @ instruction: 0xf1a21031 │ │ │ │ - b 0x96583c │ │ │ │ - b 0xe5c04 │ │ │ │ - b 0x116540c │ │ │ │ + b 0x96577c │ │ │ │ + b 0xe5b44 │ │ │ │ + b 0x116534c │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba77 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc220 │ │ │ │ + bl 0xfebfc160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfece3024 │ │ │ │ + blx 0xfece2f64 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865874 │ │ │ │ + blx 0x18657b4 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blx 0xfed69090 │ │ │ │ + blx 0xfed68fd0 │ │ │ │ ldrbmi pc, [r2, #-899]! @ 0xfffffc7d @ │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000ba47 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc280 │ │ │ │ + bl 0xfebfc1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfe0e3084 │ │ │ │ + blx 0xfe0e2fc4 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf83e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r5, #-2651]! @ 0xfffff5a5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ - b 0x951b28 │ │ │ │ - b 0x1658c4 │ │ │ │ - b 0x1165cc8 │ │ │ │ + b 0x951a68 │ │ │ │ + b 0x165804 │ │ │ │ + b 0x1165c08 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc2e0 │ │ │ │ + bl 0xfebfc220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x14e30e4 │ │ │ │ + blx 0x14e3024 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865934 │ │ │ │ + blx 0x1865874 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blt 0x769150 │ │ │ │ + blt 0x769090 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe18120c │ │ │ │ - b 0x165d34 │ │ │ │ - b 0xfe165d40 │ │ │ │ + b 0xfe18114c │ │ │ │ + b 0x165c74 │ │ │ │ + b 0xfe165c80 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc33c │ │ │ │ + bl 0xfebfc27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x863148 │ │ │ │ + blx 0x863088 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ @ instruction: 0xf1051f31 │ │ │ │ - blx 0x1865990 │ │ │ │ + blx 0x18658d0 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ ldrbmi r6, [r2, #-60]! @ 0xffffffc4 │ │ │ │ teqmi r3, #544768 @ 0x85000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b9bb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc398 │ │ │ │ + bl 0xfebfc2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9f4f7fd │ │ │ │ @ instruction: 0xf6494601 │ │ │ │ - vqdmulh.s d20, d16, d0[4] │ │ │ │ + vmull.s8 q10, d0, d16 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbclt r4, lr, #48, 12 @ 0x3000000 │ │ │ │ stmdavs fp!, {r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ strbeq lr, [r6, ip, lsl #22] │ │ │ │ smlabtcs pc, r1, r3, pc @ │ │ │ │ eors pc, r6, ip, asr r8 @ │ │ │ │ stmdavs r6!, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ rsbsmi r6, r3, pc, ror r8 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ stmdavs r6!, {r0, r1, r4, r5, r6, lr}^ │ │ │ │ - b 0xfe23d268 │ │ │ │ + b 0xfe23d1a8 │ │ │ │ eorsmi r0, fp, r2, lsl #6 │ │ │ │ eorsvc pc, r1, ip, asr r8 @ │ │ │ │ rsbvs r4, r3, r3, ror r0 │ │ │ │ biceq lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldmdavs lr, {r0, r5, r7, fp, sp, lr}^ │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ - blt 0x793a40 │ │ │ │ + blt 0x793980 │ │ │ │ eorsmi r4, sl, sl, asr #32 │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b979 │ │ │ │ @@ -152515,114 +152467,114 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r2], r6, lsl #12 │ │ │ │ @ instruction: 0xf9b0f7fd │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ - strbtmi pc, [r0], #1609 @ 0x649 @ │ │ │ │ + strtmi pc, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf6cf2500 │ │ │ │ @ instruction: 0xf1aa75ff │ │ │ │ strtmi r0, [r4], r8, lsl #28 │ │ │ │ ldrbtmi r9, [r0], r1, lsl #12 │ │ │ │ svcmi 0x0008f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0008f851 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ - bl 0x3b6968 │ │ │ │ - b 0x1465d88 │ │ │ │ + bl 0x3b68a8 │ │ │ │ + b 0x1465cc8 │ │ │ │ @ instruction: 0xf8de4304 │ │ │ │ @ instruction: 0xf85c6004 │ │ │ │ @ instruction: 0xf8d29039 │ │ │ │ - b 0x1191284 │ │ │ │ - b 0x1f5ed0 │ │ │ │ - b 0x176a94 │ │ │ │ - b 0x1125a94 │ │ │ │ + b 0x11911c4 │ │ │ │ + b 0x1f5e10 │ │ │ │ + b 0x1769d4 │ │ │ │ + b 0x11259d4 │ │ │ │ addslt r4, fp, #20, 4 @ 0x40000001 │ │ │ │ - b 0x117f3b8 │ │ │ │ - b 0xfe165ea4 │ │ │ │ - b 0xfe125eac │ │ │ │ - b 0x165aa4 │ │ │ │ - b 0x125ebc │ │ │ │ - b 0xfe165ac8 │ │ │ │ - b 0xfe125ebc │ │ │ │ + b 0x117f2f8 │ │ │ │ + b 0xfe165de4 │ │ │ │ + b 0xfe125dec │ │ │ │ + b 0x1659e4 │ │ │ │ + b 0x125dfc │ │ │ │ + b 0xfe165a08 │ │ │ │ + b 0xfe125dfc │ │ │ │ andvs r0, fp, r4, lsl #4 │ │ │ │ bicsle r6, r0, sl, asr #32 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ svclt 0x0000b927 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc4c0 │ │ │ │ + bl 0xfebfc400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf960f7fd │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ - vmlal.s q10, d16, d0[4] │ │ │ │ + vsubl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x46280233 │ │ │ │ stmdavs r7!, {r0, r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i16 d22, #177 @ 0x00b1 │ │ │ │ - bl 0x12df24 │ │ │ │ + bl 0x12de64 │ │ │ │ @ instruction: 0xf8520cc5 │ │ │ │ ldmdavs r5!, {r0, r2, r4, r5, sp, lr, pc}^ │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ - b 0x1f54ec │ │ │ │ + b 0x1f542c │ │ │ │ rsbsmi r0, sp, lr, lsl #10 │ │ │ │ stmdavs r5!, {r0, r2, r5, sp, lr}^ │ │ │ │ eorsvc pc, r3, r2, asr r8 @ │ │ │ │ - b 0xf54ac │ │ │ │ + b 0xf53ec │ │ │ │ rsbmi r0, r9, ip, lsl #2 │ │ │ │ - bl 0x13d494 │ │ │ │ + bl 0x13d3d4 │ │ │ │ ldmib r6, {r0, r1, r6, r7, r8}^ │ │ │ │ @ instruction: 0xf8d12302 │ │ │ │ ldmib r4, {r2, lr, pc}^ │ │ │ │ rsbmi r1, sl, r2, lsl #10 │ │ │ │ eorsmi r4, fp, fp, asr #32 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ submi r4, fp, sl, rrx │ │ │ │ adcvs r6, r3, r2, ror #1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc540 │ │ │ │ + bl 0xfebfc480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf920f7fd │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ - vqdmulh.s d20, d16, d0[4] │ │ │ │ + vmull.s8 q10, d0, d16 │ │ │ │ stmdavs r7!, {r0, r1, r4, r5, sl, fp} │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1342177280 @ 0xb0000000 │ │ │ │ - bl 0x3adfa4 │ │ │ │ + bl 0x3adee4 │ │ │ │ rsbsmi r0, sl, r1, asr #13 │ │ │ │ eorsne pc, r1, ip, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ rsbsmi r6, r9, r2, ror r8 │ │ │ │ stmdavs r7!, {r1, r2, r3, r5, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe27d404 │ │ │ │ - b 0x92579c │ │ │ │ - bl 0x3a5b8c │ │ │ │ + b 0xfe27d344 │ │ │ │ + b 0x9256dc │ │ │ │ + bl 0x3a5acc │ │ │ │ rsbsmi r0, sl, r3, asr #3 │ │ │ │ @ instruction: 0xf85c6062 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sp}^ │ │ │ │ stmdavs fp, {r1, r8, r9, sl, lr, pc}^ │ │ │ │ ldrdvs lr, [r2, -r5] │ │ │ │ streq lr, [r6, #-2700] @ 0xfffff574 │ │ │ │ - b 0x935588 │ │ │ │ - b 0x965bbc │ │ │ │ + b 0x9354c8 │ │ │ │ + b 0x965afc │ │ │ │ rsbsmi r0, fp, r1, lsl #6 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ movwcs lr, #10692 @ 0x29c4 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc5c4 │ │ │ │ + bl 0xfebfc504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf8def7fd │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ strle r0, [r5, #-1986] @ 0xfffff83e │ │ │ │ @@ -152631,23 +152583,23 @@ │ │ │ │ andvc r4, sl, r2, asr r2 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc608 │ │ │ │ + bl 0xfebfc548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf8bcf7fd │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f93e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8562b00 │ │ │ │ svclt 0x00b81031 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ @@ -152655,49 +152607,49 @@ │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc668 │ │ │ │ + bl 0xfebfc5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf88cf7fd │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ @ instruction: 0xf85e020c │ │ │ │ - blx 0x18750a0 │ │ │ │ + blx 0x1874fe0 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blcs 0xa94d8 │ │ │ │ + blcs 0xa9418 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ ldrbmi r4, [r2, #-107]! @ 0xffffff95 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b823 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc6c8 │ │ │ │ + bl 0xfebfc608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf85cf7fd │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - vqdmulh.s d20, d16, d0[4] │ │ │ │ + vmull.s8 q10, d0, d16 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3adaf0 │ │ │ │ + bl 0x3ada30 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ orrcs pc, r0, #35 @ 0x23 │ │ │ │ @@ -152713,25 +152665,25 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bfdf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc750 │ │ │ │ + bl 0xfebfc690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf818f7fd │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - vqdmulh.s d20, d16, d0[4] │ │ │ │ + vmull.s8 q10, d0, d16 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3b5978 │ │ │ │ + bl 0x3b58b8 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ @@ -152747,15 +152699,15 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc7d8 │ │ │ │ + bl 0xfebfc718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xffd4f7fc │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ @@ -152764,188 +152716,188 @@ │ │ │ │ subsmi r7, r2, #1703936 @ 0x1a0000 │ │ │ │ stccs 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc81c │ │ │ │ + bl 0xfebfc75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xffb2f7fc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f83e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x004af7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc878 │ │ │ │ + bl 0xfebfc7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xff84f7fc │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865ecc │ │ │ │ + blx 0x1865e0c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ subsmi r1, fp, #15 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe1817a4 │ │ │ │ - b 0x1662cc │ │ │ │ - b 0xfe1662d8 │ │ │ │ + b 0xfe1816e4 │ │ │ │ + b 0x16620c │ │ │ │ + b 0xfe166218 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x001cf7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc8d4 │ │ │ │ + bl 0xfebfc814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff56f7fc │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - vqdmulh.s d20, d16, d0[4] │ │ │ │ + vmull.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26df38 │ │ │ │ - bl 0x3a5b0c │ │ │ │ + b 0xfe26de78 │ │ │ │ + bl 0x3a5a4c │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf0816036 │ │ │ │ eorsmi r2, r1, r0, lsl #3 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bd8b0 │ │ │ │ + bl 0x3bd7f0 │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ - b 0x135830 │ │ │ │ + b 0x135770 │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bed7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc960 │ │ │ │ + bl 0xfebfc8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff10f7fc │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - vqdmulh.s d20, d16, d0[4] │ │ │ │ + vmull.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26dfc4 │ │ │ │ - bl 0x3a5b98 │ │ │ │ + b 0xfe26df04 │ │ │ │ + bl 0x3a5ad8 │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf1016036 │ │ │ │ eorsmi r4, r1, r0, lsl #2 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bd93c │ │ │ │ + bl 0x3bd87c │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ - b 0x1358bc │ │ │ │ + b 0x1357fc │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000be91 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ - vmlal.s q10, d16, d0[4] │ │ │ │ + vsubl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145c18 │ │ │ │ + bl 0x145b58 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14d8fc │ │ │ │ + bl 0x14d83c │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xfe2498f4 │ │ │ │ + b 0xfe249834 │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e038 │ │ │ │ + b 0x19df78 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ - b 0xfe1fd8d0 │ │ │ │ + b 0xfe1fd810 │ │ │ │ subsmi r0, r5, r1, lsl #6 │ │ │ │ streq lr, [r9], -r6, lsl #20 │ │ │ │ - b 0x175944 │ │ │ │ - b 0xfe226484 │ │ │ │ + b 0x175884 │ │ │ │ + b 0xfe2263c4 │ │ │ │ subsmi r0, r5, lr, lsl #12 │ │ │ │ adcvs r4, r6, fp, asr #32 │ │ │ │ rscvs r6, r5, r3, rrx │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 2, pc, cr14, cr12, {7} @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ - vmlal.s q10, d16, d0[4] │ │ │ │ + vsubl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145c9c │ │ │ │ + bl 0x145bdc │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14d980 │ │ │ │ + bl 0x14d8c0 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xac9978 │ │ │ │ + b 0xac98b8 │ │ │ │ ldmib r4, {r1, r2, r8, r9}^ │ │ │ │ - b 0x19e0bc │ │ │ │ + b 0x19dffc │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [r6], -lr, lsr #20 │ │ │ │ - b 0x8fd954 │ │ │ │ - b 0x9264e0 │ │ │ │ - b 0x226ce4 │ │ │ │ + b 0x8fd894 │ │ │ │ + b 0x926420 │ │ │ │ + b 0x226c24 │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -152954,32 +152906,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 2, pc, cr2, cr12, {7} @ │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ - vmlal.s q10, d16, d0[4] │ │ │ │ + vsubl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145d24 │ │ │ │ + bl 0x145c64 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14da08 │ │ │ │ + bl 0x14d948 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xa49a00 │ │ │ │ + b 0xa49940 │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e144 │ │ │ │ + b 0x19e084 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsr #20 │ │ │ │ - b 0x9fd9dc │ │ │ │ - b 0x9e6558 │ │ │ │ - b 0x226d60 │ │ │ │ + b 0x9fd91c │ │ │ │ + b 0x9e6498 │ │ │ │ + b 0x226ca0 │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -152987,189 +152939,189 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ - rscmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + eormi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e432a │ │ │ │ + blx 0xfe0e426a │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1515dc │ │ │ │ + bl 0x15151c │ │ │ │ eormi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x1c99f8 │ │ │ │ - b 0xfe1a6a14 │ │ │ │ + b 0x1c9938 │ │ │ │ + b 0xfe1a6954 │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bd7f │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ - rscmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + eormi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e43ba │ │ │ │ + blx 0xfe0e42fa │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x9eda8c │ │ │ │ - bl 0x126e64 │ │ │ │ + b 0x9ed9cc │ │ │ │ + bl 0x126da4 │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211b48 │ │ │ │ + b 0xfe211a88 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x9bdab0 │ │ │ │ - b 0xfe1a6aa8 │ │ │ │ - b 0x1a6aa4 │ │ │ │ - b 0xfe1a6aac │ │ │ │ + b 0x9bd9f0 │ │ │ │ + b 0xfe1a69e8 │ │ │ │ + b 0x1a69e4 │ │ │ │ + b 0xfe1a69ec │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2l 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - rscmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + eormi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e444a │ │ │ │ + blx 0xfe0e438a │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1516fc │ │ │ │ + bl 0x15163c │ │ │ │ @ instruction: 0x432509cb │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x11c9b18 │ │ │ │ - b 0xfe1a6b34 │ │ │ │ + b 0x11c9a58 │ │ │ │ + b 0xfe1a6a74 │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bcef │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ - rscmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + eormi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e44da │ │ │ │ + blx 0xfe0e441a │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x19edbac │ │ │ │ - bl 0x126f84 │ │ │ │ + b 0x19edaec │ │ │ │ + bl 0x126ec4 │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211c68 │ │ │ │ + b 0xfe211ba8 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x19bdbd0 │ │ │ │ - b 0xfe1a6bc8 │ │ │ │ - b 0x1a6bc4 │ │ │ │ - b 0xfe1a6bcc │ │ │ │ + b 0x19bdb10 │ │ │ │ + b 0xfe1a6b08 │ │ │ │ + b 0x1a6b04 │ │ │ │ + b 0xfe1a6b0c │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - rscmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + eormi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e456a │ │ │ │ + blx 0xfe0e44aa │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x15181c │ │ │ │ + bl 0x15175c │ │ │ │ rsbmi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0xfe1c9c38 │ │ │ │ - b 0xfe1a6c54 │ │ │ │ + b 0xfe1c9b78 │ │ │ │ + b 0xfe1a6b94 │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bc5f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfce50 │ │ │ │ + bl 0xfebfcd90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr7, {4} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153189,39 +153141,39 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fc6f │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - b 0x176dec │ │ │ │ - b 0x9268e8 │ │ │ │ - b 0x11664ec │ │ │ │ + b 0x176d2c │ │ │ │ + b 0x926828 │ │ │ │ + b 0x116642c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bc05 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -153232,15 +153184,15 @@ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bbd1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcf6c │ │ │ │ + bl 0xfebfceac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr9, {0} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153249,69 +153201,69 @@ │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ @ instruction: 0xf8011be4 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfeb63da0 │ │ │ │ + bllt 0xfeb63ce0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fbe1 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1e63e08 │ │ │ │ + bllt 0x1e63d48 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xfec63e26 │ │ │ │ + blx 0xfec63d66 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - bl 0xfe9d5f54 │ │ │ │ - b 0xfe1a6e88 │ │ │ │ - b 0x1a6e88 │ │ │ │ - b 0xfe1a6ea0 │ │ │ │ + bl 0xfe9d5e94 │ │ │ │ + b 0xfe1a6dc8 │ │ │ │ + b 0x1a6dc8 │ │ │ │ + b 0xfe1a6de0 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1163e70 │ │ │ │ + bllt 0x1163db0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd088 │ │ │ │ + bl 0xfebfcfc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ vmovne.8 d11[7], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153332,64 +153284,64 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fb51 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c1 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ vqrdmlah.s d15, d8, d3 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xffa63f28 │ │ │ │ + blt 0xffa63e68 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x863f46 │ │ │ │ + blx 0x863e86 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0x2d6076 │ │ │ │ - b 0xfe1e2f98 │ │ │ │ - b 0x1a6fa8 │ │ │ │ - b 0xfe1a6fc0 │ │ │ │ + blx 0x2d5fb6 │ │ │ │ + b 0xfe1e2ed8 │ │ │ │ + b 0x1a6ee8 │ │ │ │ + b 0xfe1a6f00 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfed63f90 │ │ │ │ + blt 0xfed63ed0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0xffb63fac │ │ │ │ - rscmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + blx 0xffb63eec │ │ │ │ + eormi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf9170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r9 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153406,76 +153358,76 @@ │ │ │ │ svclt 0x0000ba7f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0xfee64014 │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ + blx 0xfee63f54 │ │ │ │ + msrmi CPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x18760e8 │ │ │ │ + blx 0x1876028 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5a9c66 │ │ │ │ - b 0xfe1e3078 │ │ │ │ - b 0x1a7064 │ │ │ │ - b 0xfe1a7098 │ │ │ │ + blx 0x5a9ba6 │ │ │ │ + b 0xfe1e2fb8 │ │ │ │ + b 0x1a6fa4 │ │ │ │ + b 0xfe1a6fd8 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1364060 │ │ │ │ + blt 0x1363fa0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - blx 0xfe16407c │ │ │ │ + blx 0xfe163fbc │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x44012c │ │ │ │ + bl 0x44006c │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f10ea │ │ │ │ + blx 0xfe0f102a │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e250 │ │ │ │ + bl 0x43e190 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e1ce │ │ │ │ + blx 0xfe13e10e │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x2640e8 │ │ │ │ + blt 0x264028 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0x1064104 │ │ │ │ - rscmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + blx 0x1064044 │ │ │ │ + eormi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf8170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153492,61 +153444,61 @@ │ │ │ │ svclt 0x0000b9d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0x36416c │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ + blx 0x3640ac │ │ │ │ + msrmi CPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x1876240 │ │ │ │ + blx 0x1876180 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2a9dbe │ │ │ │ - b 0xfe1e31c0 │ │ │ │ - b 0x1a71bc │ │ │ │ - b 0xfe1a71f0 │ │ │ │ + blx 0x2a9cfe │ │ │ │ + b 0xfe1e3100 │ │ │ │ + b 0x1a70fc │ │ │ │ + b 0xfe1a7130 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9d6f7fc │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x440284 │ │ │ │ + bl 0x4401c4 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f1242 │ │ │ │ + blx 0xfe8f1182 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e3a8 │ │ │ │ + bl 0x43e2e8 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e326 │ │ │ │ + blx 0xfe93e266 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -153556,85 +153508,85 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2449] @ 0xfffff66f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf6492200 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf9160733 │ │ │ │ - blx 0x18722cc │ │ │ │ + blx 0x187220c │ │ │ │ @ instruction: 0xf915fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570abe │ │ │ │ - b 0x922ec0 │ │ │ │ - b 0x1666d4 │ │ │ │ - b 0x1166ed8 │ │ │ │ + blx 0x5709fe │ │ │ │ + b 0x922e00 │ │ │ │ + b 0x166614 │ │ │ │ + b 0x1166e18 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b925 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf95cf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x18763a0 │ │ │ │ + blx 0x18762e0 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5a9f1e │ │ │ │ - b 0xfe1e3330 │ │ │ │ - b 0x1a7330 │ │ │ │ - b 0xfe1a7350 │ │ │ │ + blx 0x5a9e5e │ │ │ │ + b 0xfe1e3270 │ │ │ │ + b 0x1a7270 │ │ │ │ + b 0xfe1a7290 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf926f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x4403e4 │ │ │ │ + bl 0x440324 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f13a2 │ │ │ │ + blx 0xfe0f12e2 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e508 │ │ │ │ + bl 0x43e448 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e486 │ │ │ │ + blx 0xfe13e3c6 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -153644,99 +153596,99 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2273] @ 0xfffff71f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf6492200 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf8160733 │ │ │ │ - blx 0x187242c │ │ │ │ + blx 0x187236c │ │ │ │ @ instruction: 0xf815fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570c1e │ │ │ │ - b 0x923020 │ │ │ │ - b 0x166834 │ │ │ │ - b 0x1167038 │ │ │ │ + blx 0x570b5e │ │ │ │ + b 0x922f60 │ │ │ │ + b 0x166774 │ │ │ │ + b 0x1166f78 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b875 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf8acf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x1876500 │ │ │ │ + blx 0x1876440 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2aa07e │ │ │ │ - b 0xfe1e3480 │ │ │ │ - b 0x1a7490 │ │ │ │ - b 0xfe1a74b0 │ │ │ │ + blx 0x2a9fbe │ │ │ │ + b 0xfe1e33c0 │ │ │ │ + b 0x1a73d0 │ │ │ │ + b 0xfe1a73f0 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf876f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x440544 │ │ │ │ + bl 0x440484 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f1502 │ │ │ │ + blx 0xfe8f1442 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e668 │ │ │ │ + bl 0x43e5a8 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e5e6 │ │ │ │ + blx 0xfe93e526 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00faf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf82ef7fc │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153747,27 +153699,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe5f8 │ │ │ │ - b 0xfe0e6984 │ │ │ │ + b 0xfe538 │ │ │ │ + b 0xfe0e68c4 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00bcf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff0f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153778,27 +153730,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe674 │ │ │ │ - b 0xfe0e6a00 │ │ │ │ + b 0xfe5b4 │ │ │ │ + b 0xfe0e6940 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x007ef7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb2f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153809,27 +153761,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe6f0 │ │ │ │ - b 0xfe0e6a7c │ │ │ │ + b 0xfe630 │ │ │ │ + b 0xfe0e69bc │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0040f7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff74f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153840,22 +153792,22 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe76c │ │ │ │ - b 0xfe0e6af8 │ │ │ │ + b 0xfe6ac │ │ │ │ + b 0xfe0e6a38 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0002f7fb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd908 │ │ │ │ + bl 0xfebfd848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ qasxmi pc, r1, fp @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -153876,15 +153828,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7ff11 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -153900,34 +153852,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 6, pc, cr14, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfe2d68f6 │ │ │ │ - b 0xfe1c7818 │ │ │ │ - b 0x1a7828 │ │ │ │ - b 0xfe1a7840 │ │ │ │ + blx 0xfe2d6836 │ │ │ │ + b 0xfe1c7758 │ │ │ │ + b 0x1a7768 │ │ │ │ + b 0xfe1a7780 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr11, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfda28 │ │ │ │ + bl 0xfebfd968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -fp, lsr #29 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -153947,15 +153899,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fe83 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -153971,34 +153923,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 2, pc, cr0, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svchi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfead6a12 │ │ │ │ - b 0xfe1c7934 │ │ │ │ - b 0x1a7944 │ │ │ │ - b 0xfe1a795c │ │ │ │ + blx 0xfead6952 │ │ │ │ + b 0xfe1c7874 │ │ │ │ + b 0x1a7884 │ │ │ │ + b 0xfe1a789c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdb44 │ │ │ │ + bl 0xfebfda84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621fe1d │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154021,15 +153973,15 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf44ffdf1 │ │ │ │ @ instruction: 0xf1a74800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154045,36 +153997,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xff2f800e │ │ │ │ - blx 0x188fa78 │ │ │ │ + blx 0xff2f7f4e │ │ │ │ + blx 0x188f9b8 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aaa8c │ │ │ │ + b 0xfe2aa9cc │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6b48 │ │ │ │ - b 0xfe1a7a8c │ │ │ │ + b 0x1d6a88 │ │ │ │ + b 0xfe1a79cc │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdc74 │ │ │ │ + bl 0xfebfdbb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -r5, lsl #27 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154095,15 +154047,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fd5b │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r1, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154120,36 +154072,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xffaf813a │ │ │ │ - blx 0x188fba4 │ │ │ │ + blx 0xffaf807a │ │ │ │ + blx 0x188fae4 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aabb8 │ │ │ │ + b 0xfe2aaaf8 │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6c74 │ │ │ │ - b 0xfe1a7bb8 │ │ │ │ + b 0x1d6bb4 │ │ │ │ + b 0xfe1a7af8 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdda0 │ │ │ │ + bl 0xfebfdce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr15, {7} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154169,60 +154121,60 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r6], {251} @ 0xfb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216ae4 │ │ │ │ - b 0x1e785c │ │ │ │ - b 0x92785c │ │ │ │ + b 0x216a24 │ │ │ │ + b 0x1e779c │ │ │ │ + b 0x92779c │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrrclt 7, 15, pc, sl, cr11 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256b4c │ │ │ │ - b 0xfe227cc4 │ │ │ │ + b 0xfe256a8c │ │ │ │ + b 0xfe227c04 │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdec4 │ │ │ │ + bl 0xfebfde04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr13, {2} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154231,70 +154183,70 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x003842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x64cf4 │ │ │ │ + bllt 0x64c34 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ ldc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216a04 │ │ │ │ - b 0x1e797c │ │ │ │ - b 0x92797c │ │ │ │ + b 0x216944 │ │ │ │ + b 0x1e78bc │ │ │ │ + b 0x9278bc │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff364d5c │ │ │ │ + bllt 0xff364c9c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256a6c │ │ │ │ - b 0xfe227de4 │ │ │ │ + b 0xfe2569ac │ │ │ │ + b 0xfe227d24 │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb95 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdfe4 │ │ │ │ + bl 0xfebfdf24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vnmulne.f64 d31, d27, d13 │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154304,70 +154256,70 @@ │ │ │ │ mulvc r0, r3, r9 │ │ │ │ svclt 0x00a842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1be4e18 │ │ │ │ + bllt 0x1be4d58 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe9e4e36 │ │ │ │ + blx 0xfe9e4d76 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216dc8 │ │ │ │ - b 0x1e7aa0 │ │ │ │ - b 0x927aa0 │ │ │ │ + b 0x216d08 │ │ │ │ + b 0x1e79e0 │ │ │ │ + b 0x9279e0 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xee4e80 │ │ │ │ + bllt 0xee4dc0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0x1ce4e9e │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + blx 0x1ce4dde │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256e30 │ │ │ │ - b 0xfe227f08 │ │ │ │ + b 0xfe256d70 │ │ │ │ + b 0xfe227e48 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe108 │ │ │ │ + bl 0xfebfe048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vmovne.8 d11[5], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154376,109 +154328,109 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x002842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff7e4f38 │ │ │ │ + blt 0xff7e4e78 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0x5e4f56 │ │ │ │ + blx 0x5e4e96 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216de8 │ │ │ │ - b 0x1e7bc0 │ │ │ │ - b 0x927bc0 │ │ │ │ + b 0x216d28 │ │ │ │ + b 0x1e7b00 │ │ │ │ + b 0x927b00 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfeae4fa0 │ │ │ │ + blt 0xfeae4ee0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xff8e4fbc │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + blx 0xff8e4efc │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256e50 │ │ │ │ - b 0xfe228028 │ │ │ │ + b 0xfe256d90 │ │ │ │ + b 0xfe227f68 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000ba73 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe228 │ │ │ │ + bl 0xfebfe168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107faab │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa705c │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa6f9c │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ @ instruction: 0xf91e3101 │ │ │ │ - bne 0xfe7b2c58 │ │ │ │ + bne 0xfe7b2b98 │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rsbslt fp, r4, #172, 30 @ 0x2b0 │ │ │ │ strbeq fp, [r3, r4, ror #4] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x1265064 │ │ │ │ + blt 0x1264fa4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x2065080 │ │ │ │ + blx 0x2064fc0 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f93c │ │ │ │ svccs 0x0002f93e │ │ │ │ addsmi r1, sl, #880640 @ 0xd7000 │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00cc3f02 │ │ │ │ - blx 0x4939c0 │ │ │ │ + blx 0x493900 │ │ │ │ vabdl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf856008f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154487,49 +154439,49 @@ │ │ │ │ svclt 0x0000ba0d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x11e50f4 │ │ │ │ + blx 0x11e5034 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec57090 │ │ │ │ - blx 0x186a144 │ │ │ │ - b 0xfe3e6b38 │ │ │ │ + bl 0xfec56fd0 │ │ │ │ + blx 0x186a084 │ │ │ │ + b 0xfe3e6a78 │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b9d5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe364 │ │ │ │ + bl 0xfebfe2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107fa0d │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa7198 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa70d8 │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf81e3101 │ │ │ │ - bne 0xfe7b2d94 │ │ │ │ + bne 0xfe7b2cd4 │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rscslt fp, r4, #44, 30 @ 0xb0 │ │ │ │ strbeq fp, [r3, r4, ror #5] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ @@ -154541,23 +154493,23 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7f9df │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ svcne 0x0002f835 │ │ │ │ addsmi r1, r9, #827392 @ 0xca000 │ │ │ │ stmdaeq r1, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ svclt 0x008c3f02 │ │ │ │ - blx 0x893c48 │ │ │ │ + blx 0x893b88 │ │ │ │ vsubl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ ldrbmi r1, [r6, #-49]! @ 0xffffffcf │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @@ -154568,115 +154520,115 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf9a6f7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec570cc │ │ │ │ - blx 0x186a280 │ │ │ │ - b 0xfe3e6c74 │ │ │ │ + bl 0xfec5700c │ │ │ │ + blx 0x186a1c0 │ │ │ │ + b 0xfe3e6bb4 │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b937 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe4a0 │ │ │ │ + bl 0xfebfe3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -pc, ror #18 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa7305 │ │ │ │ + strhle r4, [pc, #41] @ 0xa7245 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb40f8 │ │ │ │ svclt 0x0000b90f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf946f7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svchi 0x0002f831 │ │ │ │ - b 0x146d61c │ │ │ │ - bl 0x1143ebc │ │ │ │ + b 0x146d55c │ │ │ │ + bl 0x1143dfc │ │ │ │ @ instruction: 0xf85672e7 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x11788d4 │ │ │ │ - b 0xac424c │ │ │ │ - b 0x167b64 │ │ │ │ - b 0x1167f68 │ │ │ │ + b 0x1178814 │ │ │ │ + b 0xac418c │ │ │ │ + b 0x167aa4 │ │ │ │ + b 0x1167ea8 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf90cf7fb │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13b8980 │ │ │ │ - b 0xfe2866cc │ │ │ │ - b 0x1a83f0 │ │ │ │ - b 0xfe1a83e4 │ │ │ │ + b 0x13b88c0 │ │ │ │ + b 0xfe28660c │ │ │ │ + b 0x1a8330 │ │ │ │ + b 0xfe1a8324 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r0, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe5dc │ │ │ │ + bl 0xfebfe51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f8d1 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154696,24 +154648,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8aaf7fb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x1877060 │ │ │ │ + blx 0x1876fa0 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x573070 │ │ │ │ + bl 0x572fb0 │ │ │ │ @ instruction: 0xf8570309 │ │ │ │ - bl 0x1207550 │ │ │ │ + bl 0x1207490 │ │ │ │ strbmi r0, [r6, #-2309]! @ 0xfffff6fb │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154724,66 +154676,66 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf86ef7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187b0e0 │ │ │ │ + blx 0x187b020 │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cb0f0 │ │ │ │ + bl 0x5cb030 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124b5cc │ │ │ │ + bl 0x124b50c │ │ │ │ ldrbmi r0, [r2, #-1030]! @ 0xfffffbfa │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bffb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe718 │ │ │ │ + bl 0xfebfe658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f833 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, r9, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa757d │ │ │ │ + strhle r4, [pc, #41] @ 0xa74bd │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf80af7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93c │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @@ -154804,38 +154756,38 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xffcef7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svcls 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c09ebb4 │ │ │ │ stmiavc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x1ad4130 │ │ │ │ - b 0x14859c8 │ │ │ │ + bl 0x1ad4070 │ │ │ │ + b 0x1485908 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13ab668 │ │ │ │ + b 0x13ab5a8 │ │ │ │ ldrbmi r7, [r2, #-3272]! @ 0xfffff338 │ │ │ │ eorshi pc, r4, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2695 @ 0xfffff579 │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bf5b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe858 │ │ │ │ + bl 0xfebfe798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ qadd8mi pc, r1, r3 @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154854,24 +154806,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xff6cf7fa │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf83eb2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xfed732e8 │ │ │ │ + bl 0xfed73228 │ │ │ │ @ instruction: 0xf8560308 │ │ │ │ - bl 0x1ac37c4 │ │ │ │ + bl 0x1ac3704 │ │ │ │ strbmi r0, [r5, #-2056]! @ 0xfffff7f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ bicvc lr, r8, #274432 @ 0x43000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154882,44 +154834,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xff32f7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1478d2c │ │ │ │ - b 0x13aa8d8 │ │ │ │ - b 0xfe286a90 │ │ │ │ - b 0x1a87a0 │ │ │ │ - b 0xfe1a8794 │ │ │ │ + b 0x1478c6c │ │ │ │ + b 0x13aa818 │ │ │ │ + b 0xfe2869d0 │ │ │ │ + b 0x1a86e0 │ │ │ │ + b 0xfe1a86d4 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe98c │ │ │ │ + bl 0xfebfe8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fef9 │ │ │ │ @ instruction: 0x46393eff │ │ │ │ - ldclcc 1, cr15, [pc], #20 @ 0xa77bc │ │ │ │ + ldclcc 1, cr15, [pc], #20 @ 0xa76fc │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ svccc 0x0001f91e │ │ │ │ svccs 0x0001f91c │ │ │ │ svclt 0x00bc1dd5 │ │ │ │ sbcslt r1, sp, #57409536 @ 0x36c0000 │ │ │ │ subsmi sp, r5, #11264 @ 0x2c00 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ @@ -154932,38 +154884,38 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r0, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe9fc │ │ │ │ + bl 0xfebfe93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r2, lr, lsl #12 │ │ │ │ addslt r1, sl, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf93e1f02 │ │ │ │ @ instruction: 0xf1113f02 │ │ │ │ - blle 0xff9eb494 │ │ │ │ + blle 0xff9eb3d4 │ │ │ │ stmdbcs r0, {r1, r3, r6, r9, lr} │ │ │ │ addmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f290f │ │ │ │ svclt 0x00d80200 │ │ │ │ bfi fp, sl, #5, #25 │ │ │ │ addslt r4, sl, #-1073741820 @ 0xc0000004 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ @@ -154973,53 +154925,53 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ @ instruction: 0xf8564f04 │ │ │ │ @ instruction: 0xf114ef04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc lr!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x14577a8 │ │ │ │ - blle 0x2268fc │ │ │ │ + blx 0x14576e8 │ │ │ │ + blle 0x22683c │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b83b0 │ │ │ │ + b 0xfe3b82f0 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d79e8 │ │ │ │ - b 0xfe1a8924 │ │ │ │ + b 0x1d7928 │ │ │ │ + b 0xfe1a8864 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeb0c │ │ │ │ + bl 0xfebfea4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4639fe39 │ │ │ │ @ instruction: 0xf1061e62 │ │ │ │ @ instruction: 0xf1073cff │ │ │ │ @ instruction: 0xf91c0e10 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svclt 0x00b81ddc │ │ │ │ - blle 0x3b1138 │ │ │ │ + blle 0x3b1078 │ │ │ │ subsmi r7, lr, #20, 16 @ 0x140000 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ rsclt r4, r6, #244 @ 0xf4 │ │ │ │ addsmi sp, ip, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80600 │ │ │ │ strbeq fp, [r3, r6, ror #5] │ │ │ │ @@ -155027,85 +154979,85 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q11, d0, d1 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -r1, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeb78 │ │ │ │ + bl 0xfebfeab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 0, pc, cr2, cr10, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477c08 │ │ │ │ + blcs 0x477b48 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d010 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9f01e0 │ │ │ │ + blle 0xff9f0120 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8350 │ │ │ │ + blcs 0xb8290 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ ldrb fp, [sp, sl, lsl #5] │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd85 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x42aa3c │ │ │ │ + blle 0x42a97c │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ stceq 1, cr15, [r0], {196} @ 0xc4 │ │ │ │ svclt 0x00b82c00 │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ @ instruction: 0x2c1fdb05 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x4579b8 │ │ │ │ - blx 0x18a6a6c │ │ │ │ + blx 0x4578f8 │ │ │ │ + blx 0x18a69ac │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bd3f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfec90 │ │ │ │ + bl 0xfebfebd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fd77 │ │ │ │ @ instruction: 0x46393cff │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @@ -155117,37 +155069,37 @@ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q9, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ @ instruction: 0xf10c3f01 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ - blle 0xffc2f254 │ │ │ │ + blle 0xffc2f194 │ │ │ │ mulpl r0, ip, r9 │ │ │ │ - blcs 0xb8a50 │ │ │ │ + blcs 0xb8990 │ │ │ │ tstmi r5, r3, ror #21 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ ubfx fp, r2, #5, #3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfed0c │ │ │ │ + bl 0xfebfec4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ ldc2 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477d9c │ │ │ │ + blcs 0x477cdc │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ @@ -155156,120 +155108,120 @@ │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ andcs r0, r0, #512 @ 0x200 │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9bcdbe6 │ │ │ │ bicsmi r1, sl, #0 │ │ │ │ - ble 0xff77277c │ │ │ │ + ble 0xff7726bc │ │ │ │ @ instruction: 0xf0014111 │ │ │ │ - bl 0x128388 │ │ │ │ + bl 0x1282c8 │ │ │ │ addslt r0, r2, #268435462 @ 0x10000006 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf8d6db0b │ │ │ │ - b 0x1c9fbd8 │ │ │ │ + b 0x1c9fb18 │ │ │ │ stccs 12, cr0, [r0], {4} │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457b48 │ │ │ │ - blx 0x18a6bfc │ │ │ │ + blx 0x457a88 │ │ │ │ + blx 0x18a6b3c │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ - blx 0x1456df4 │ │ │ │ + blx 0x1456d34 │ │ │ │ @ instruction: 0xf00efe0c │ │ │ │ - bl 0x3aac24 │ │ │ │ + bl 0x3aab64 │ │ │ │ strb r0, [r2, lr, ror #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfee2c │ │ │ │ + bl 0xfebfed6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r1, #-16] │ │ │ │ stc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ - blx 0x45fc90 │ │ │ │ - blcs 0x2a745c │ │ │ │ + blx 0x45fbd0 │ │ │ │ + blcs 0x2a739c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1897bb8 │ │ │ │ + blx 0x1897af8 │ │ │ │ strbeq pc, [r3, lr, lsl #25] @ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf915d017 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffbaac80 │ │ │ │ + blle 0xffbaabc0 │ │ │ │ mul r0, r2, r8 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - ble 0xff83288c │ │ │ │ + ble 0xff8327cc │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4620e7dd │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeeb0 │ │ │ │ + bl 0xfebfedf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477f40 │ │ │ │ + blcs 0x477e80 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d014 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xff9f0518 │ │ │ │ + blle 0xff9f0458 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8c88 │ │ │ │ + blcs 0xb8bc8 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ andeq pc, r1, #1 │ │ │ │ subseq lr, r1, #2048 @ 0x800 │ │ │ │ bfi fp, r2, #5, #21 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bbe5 │ │ │ │ @@ -155277,45 +155229,45 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x0020f114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x36ad7c │ │ │ │ + blle 0x36acbc │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ - blle 0x772d88 │ │ │ │ + blle 0x772cc8 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b886c │ │ │ │ + b 0xfe3b87ac │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d7ea4 │ │ │ │ - b 0xfe1a8de0 │ │ │ │ + b 0x1d7de4 │ │ │ │ + b 0xfe1a8d20 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe965da8 │ │ │ │ + bllt 0xfe965ce8 │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfefd8 │ │ │ │ + bl 0xfebfef18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4621fbd3 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155325,80 +155277,80 @@ │ │ │ │ mulvs r0, r2, r9 │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1d65e08 │ │ │ │ + bllt 0x1d65d48 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfeb65e26 │ │ │ │ + blx 0xfeb65d66 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ movweq lr, #11033 @ 0x2b19 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r9, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf1423301 │ │ │ │ @ instruction: 0xf8560200 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x1179414 │ │ │ │ - b 0xa84d8c │ │ │ │ - b 0x169aa8 │ │ │ │ - b 0x1168aac │ │ │ │ + b 0x1179354 │ │ │ │ + b 0xa84ccc │ │ │ │ + b 0x1699e8 │ │ │ │ + b 0x11689ec │ │ │ │ andhi r0, fp, r7, lsl #6 │ │ │ │ @ instruction: 0x4620d1de │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xde5e84 │ │ │ │ + bllt 0xde5dc4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x1be5ea2 │ │ │ │ + blx 0x1be5de2 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x14794c4 │ │ │ │ - b 0x13ab070 │ │ │ │ - b 0xfe287214 │ │ │ │ - b 0x1a8f38 │ │ │ │ - b 0xfe1a8f2c │ │ │ │ + b 0x1479404 │ │ │ │ + b 0x13aafb0 │ │ │ │ + b 0xfe287154 │ │ │ │ + b 0x1a8e78 │ │ │ │ + b 0xfe1a8e6c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ @ instruction: 0x4628d1dc │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffde5f04 │ │ │ │ + blt 0xffde5e44 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff124 │ │ │ │ + bl 0xfebff064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ strtmi pc, [r1], -sp, lsr #22 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155407,37 +155359,37 @@ │ │ │ │ ldmdavc r6, {r0, r1, r5, fp, ip, sp, lr} │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff465f50 │ │ │ │ + blt 0xff465e90 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x265f6e │ │ │ │ + blx 0x265eae │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf83c2200 │ │ │ │ - blx 0x1877ba8 │ │ │ │ + blx 0x1877ae8 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x587bb8 │ │ │ │ + bl 0x587af8 │ │ │ │ @ instruction: 0xf8560309 │ │ │ │ @ instruction: 0xf1038038 │ │ │ │ - bl 0x1128bc0 │ │ │ │ - b 0xa6a3c8 │ │ │ │ + bl 0x1128b00 │ │ │ │ + b 0xa6a308 │ │ │ │ strbmi r0, [r5, #-1800]! @ 0xfffff8f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #31299 @ 0x7a43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -155445,97 +155397,97 @@ │ │ │ │ svclt 0x0000ba91 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xff2e5fe8 │ │ │ │ + blx 0xff2e5f28 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187bc2c │ │ │ │ + blx 0x187bb6c │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cbc3c │ │ │ │ + bl 0x5cbb7c │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124c118 │ │ │ │ + bl 0x124c058 │ │ │ │ @ instruction: 0xf11c0406 │ │ │ │ @ instruction: 0xf1440c01 │ │ │ │ ldrbmi r0, [r2, #-1024]! @ 0xfffffc00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000ba51 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff26c │ │ │ │ + bl 0xfebff1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strcs r9, [r0], #-1025 @ 0xfffffbff │ │ │ │ strls r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x266072 │ │ │ │ + blx 0x265fb2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff2a4 │ │ │ │ + bl 0xfebff1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0xf04f9401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xffae60ac │ │ │ │ + blx 0xffae5fec │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff2e0 │ │ │ │ + bl 0xfebff220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ strls r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0x4c01e9cd │ │ │ │ - blx 0xff4660e0 │ │ │ │ + blx 0xff466020 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff314 │ │ │ │ + bl 0xfebff254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf04f4401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ - blx 0xfede6114 │ │ │ │ + blx 0xfede6054 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff348 │ │ │ │ + bl 0xfebff288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155544,15 +155496,15 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x126204 │ │ │ │ + blvc 0x126144 │ │ │ │ @ instruction: 0xf8061bdb │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ @@ -155573,15 +155525,15 @@ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa40f0 │ │ │ │ @ instruction: 0xf1feb98b │ │ │ │ svclt 0x0000fc0f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff400 │ │ │ │ + bl 0xfebff340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, ip, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155590,45 +155542,45 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x166334 │ │ │ │ + blvc 0x166274 │ │ │ │ @ instruction: 0xf8261bd2 │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ ldrtmi r0, [sl], #-3074 @ 0xfffff3fe │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf1a5d1e4 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29ca50 │ │ │ │ - blls 0x20230c │ │ │ │ + blmi 0x29c990 │ │ │ │ + blls 0x20224c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r6!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xfeb64ab6 │ │ │ │ + blx 0xfeb649f6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155642,28 +155594,28 @@ │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ - bne 0x1bec3c4 │ │ │ │ - blpl 0x1e6424 │ │ │ │ + bne 0x1bec304 │ │ │ │ + blpl 0x1e6364 │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ andsvs r4, r9, r9, lsr #8 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x0032e7e2 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1875b78 │ │ │ │ + blx 0x1875ab8 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ eorsne pc, ip, r7, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ @@ -155675,15 +155627,15 @@ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ @ instruction: 0xf1feb8bf │ │ │ │ svclt 0x0000fb43 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff598 │ │ │ │ + bl 0xfebff4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155692,44 +155644,44 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x126454 │ │ │ │ + blvc 0x126394 │ │ │ │ @ instruction: 0xf806443b │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ - bl 0xfe96bc00 │ │ │ │ + bl 0xfe96bb40 │ │ │ │ @ instruction: 0xf8060307 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ @ instruction: 0xf10c0313 │ │ │ │ strbeq r0, [r2, r1, lsl #24] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf44 │ │ │ │ @ instruction: 0xf8012000 │ │ │ │ ldrmi r2, [ip, #3073] @ 0xc01 │ │ │ │ - blmi 0x29cbec │ │ │ │ - blls 0x202494 │ │ │ │ + blmi 0x29cb2c │ │ │ │ + blls 0x2023d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r2!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xffa64c3c │ │ │ │ + blx 0xffa64b7c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff650 │ │ │ │ + bl 0xfebff590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, sp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155738,36 +155690,36 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x166584 │ │ │ │ + blvc 0x1664c4 │ │ │ │ @ instruction: 0xf826443a │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ - bl 0xfe92b4bc │ │ │ │ + bl 0xfe92b3fc │ │ │ │ @ instruction: 0xf8260207 │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x9705a8 │ │ │ │ - b 0x1290ec │ │ │ │ - b 0x1168cec │ │ │ │ + b 0x9704e8 │ │ │ │ + b 0x12902c │ │ │ │ + b 0x1168c2c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @@ -155792,47 +155744,47 @@ │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ strtmi r1, [r9], #-44 @ 0xffffffd4 │ │ │ │ - blne 0x1e6678 │ │ │ │ + blne 0x1e65b8 │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ streq lr, [r1, #-2981] @ 0xfffff45b │ │ │ │ andle r6, r1, sp, lsl r0 │ │ │ │ strb r3, [r1, r4, lsl #6]! │ │ │ │ @ instruction: 0xf6491f32 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcpl 0x0004f852 │ │ │ │ - blcc 0x1e6720 │ │ │ │ + blcc 0x1e6660 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574296 │ │ │ │ - b 0xfe16c6a4 │ │ │ │ - b 0x1691cc │ │ │ │ - b 0xfe1691c0 │ │ │ │ + b 0xfe16c5e4 │ │ │ │ + b 0x16910c │ │ │ │ + b 0xfe169100 │ │ │ │ andsvs r0, r3, r5, lsl #6 │ │ │ │ - blmi 0x29cd74 │ │ │ │ - blls 0x202630 │ │ │ │ + blmi 0x29ccb4 │ │ │ │ + blls 0x202570 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0094f7f9 │ │ │ │ - blx 0x6e4dd8 │ │ │ │ + blx 0x6e4d18 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff7ec │ │ │ │ + bl 0xfebff72c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -155842,24 +155794,24 @@ │ │ │ │ @ instruction: 0x4677469c │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ andeq pc, r1, #12 │ │ │ │ svccc 0x0001f916 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ - bne 0xfe773238 │ │ │ │ + bne 0xfe773178 │ │ │ │ andeq pc, r1, #12 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf807085b │ │ │ │ @ instruction: 0xf9163f01 │ │ │ │ - bcs 0xb824c │ │ │ │ + bcs 0xb818c │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc18d2 │ │ │ │ - b 0x146c298 │ │ │ │ + b 0x146c1d8 │ │ │ │ @ instruction: 0xf8070252 │ │ │ │ bicsle r2, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -155872,15 +155824,15 @@ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febf35 │ │ │ │ svclt 0x0000f9b9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff8ac │ │ │ │ + bl 0xfebff7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, pc, lsr #22 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -155890,53 +155842,53 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10e │ │ │ │ - bl 0xfed9b2fc │ │ │ │ + bl 0xfed9b23c │ │ │ │ @ instruction: 0xf002030c │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ @ instruction: 0xf827085b │ │ │ │ @ instruction: 0xf9363f02 │ │ │ │ @ instruction: 0xf1bc3f02 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xcc04f931 │ │ │ │ - bl 0x7b4b1c │ │ │ │ - bcs 0x2ab724 │ │ │ │ + bl 0x7b4a5c │ │ │ │ + bcs 0x2ab664 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f827 │ │ │ │ @ instruction: 0xf1a5d1dd │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29cf08 │ │ │ │ - blls 0x2027c4 │ │ │ │ + blmi 0x29ce48 │ │ │ │ + blls 0x202704 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 6, pc, cr10, cr9, {7} @ │ │ │ │ @ instruction: 0xf94ef1fe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa1ec │ │ │ │ + blmi 0xdfa12c │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr8, cr9, {7} │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -155944,55 +155896,55 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x148c864 │ │ │ │ - bl 0xfedc8360 │ │ │ │ - bl 0x1c297f8 │ │ │ │ + b 0x148c7a4 │ │ │ │ + bl 0xfedc82a0 │ │ │ │ + bl 0x1c29738 │ │ │ │ stmdaeq r4!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e68ec │ │ │ │ + blmi 0x1e682c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eor pc, r6, r1, asr r8 @ │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r4], #-2846 @ 0xfffff4e2 │ │ │ │ vfmsvc.f64 d30, d14, d9 │ │ │ │ - b 0x1474014 │ │ │ │ - b 0x11a9958 │ │ │ │ + b 0x1473f54 │ │ │ │ + b 0x11a9898 │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6998 │ │ │ │ + blcc 0x1e68d8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16c904 │ │ │ │ - b 0x169450 │ │ │ │ - b 0xfe169440 │ │ │ │ + b 0xfe16c844 │ │ │ │ + b 0x169390 │ │ │ │ + b 0xfe169380 │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29cff8 │ │ │ │ - blls 0x2028b0 │ │ │ │ + blmi 0x29cf38 │ │ │ │ + blls 0x2027f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr4, cr9, {7} │ │ │ │ @ instruction: 0xf8d8f1fe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffa6c │ │ │ │ + bl 0xfebff9ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156007,19 +155959,19 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ ldmne r2, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf8070852 │ │ │ │ @ instruction: 0xf00c2f01 │ │ │ │ @ instruction: 0xf10c0201 │ │ │ │ @ instruction: 0xf9160c01 │ │ │ │ - bcs 0xb84cc │ │ │ │ + bcs 0xb840c │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc1a9b │ │ │ │ - b 0x146c518 │ │ │ │ + b 0x146c458 │ │ │ │ @ instruction: 0xf8070353 │ │ │ │ bicsle r3, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -156032,15 +155984,15 @@ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febdf5 │ │ │ │ svclt 0x0000f879 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffb2c │ │ │ │ + bl 0xfebffa6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156050,38 +156002,38 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10f │ │ │ │ - bl 0x7db57c │ │ │ │ - b 0x146b984 │ │ │ │ + bl 0x7db4bc │ │ │ │ + b 0x146b8c4 │ │ │ │ @ instruction: 0xf8270c5c │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ svccc 0x0002f936 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d0ef │ │ │ │ tstcc r2, r4, lsl #24 │ │ │ │ movweq lr, #52147 @ 0xcbb3 │ │ │ │ - b 0x14731bc │ │ │ │ + b 0x14730fc │ │ │ │ @ instruction: 0xf8270353 │ │ │ │ bicsle r3, ip, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x970a90 │ │ │ │ - b 0x1295d4 │ │ │ │ - b 0x11691d4 │ │ │ │ + b 0x9709d0 │ │ │ │ + b 0x129514 │ │ │ │ + b 0x1169114 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @@ -156089,15 +156041,15 @@ │ │ │ │ @ instruction: 0xf1febd89 │ │ │ │ svclt 0x0000f80d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa470 │ │ │ │ + blmi 0xdfa3b0 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ ldc2 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156105,46 +156057,46 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x14a0ae8 │ │ │ │ - bl 0x8471e4 │ │ │ │ - bl 0x12e9a68 │ │ │ │ + b 0x14a0a28 │ │ │ │ + bl 0x847124 │ │ │ │ + bl 0x12e99a8 │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6b70 │ │ │ │ + blmi 0x1e6ab0 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eorls pc, r6, r1, asr r8 @ │ │ │ │ vfmsvc.f32 s29, s8, s30 │ │ │ │ streq lr, [r9], #-2996 @ 0xfffff44c │ │ │ │ vfmsvc.f64 d30, d9, d30 │ │ │ │ - b 0x1474298 │ │ │ │ - b 0x11a9bdc │ │ │ │ + b 0x14741d8 │ │ │ │ + b 0x11a9b1c │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6c1c │ │ │ │ + blcc 0x1e6b5c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16cb88 │ │ │ │ - b 0x1696d4 │ │ │ │ - b 0xfe1696c4 │ │ │ │ + b 0xfe16cac8 │ │ │ │ + b 0x169614 │ │ │ │ + b 0xfe169604 │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d27c │ │ │ │ - blls 0x202b34 │ │ │ │ + blmi 0x29d1bc │ │ │ │ + blls 0x202a74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [r2, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xff96f1fd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @@ -156158,23 +156110,23 @@ │ │ │ │ stc2l 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ - blx 0xfe16bb26 │ │ │ │ + blx 0xfe16ba66 │ │ │ │ ldmibeq fp, {r1, r9, ip, sp}^ │ │ │ │ movtvs lr, #10819 @ 0x2a43 │ │ │ │ stmibeq r0, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibne r2!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0004b2db │ │ │ │ cmncs pc, #164, 12 @ 0xa400000 │ │ │ │ andvc fp, fp, r4, lsl #2 │ │ │ │ - b 0x1274f48 │ │ │ │ + b 0x1274e88 │ │ │ │ vabdl.u8 q8, d0, d12 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r1, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ @@ -156183,22 +156135,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf93c2200 │ │ │ │ @ instruction: 0xf04f7f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - blx 0xfe1787aa │ │ │ │ - bleq 0xff7767c0 │ │ │ │ + blx 0xfe1786ea │ │ │ │ + bleq 0xff776700 │ │ │ │ movtmi lr, #31299 @ 0x7a43 │ │ │ │ stmdbmi r0, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ stmibcc r7!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf000bf0c │ │ │ │ addslt r0, pc, #65536 @ 0x10000 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @@ -156220,181 +156172,181 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ ldc2 7, cr15, [lr], #996 @ 0x3e4 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a41f33 │ │ │ │ @ instruction: 0xf1040e04 │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ strtmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8532600 │ │ │ │ - blx 0xfe1bc84e │ │ │ │ - b 0x1499c70 │ │ │ │ - b 0x13c7fb4 │ │ │ │ + blx 0xfe1bc78e │ │ │ │ + b 0x1499bb0 │ │ │ │ + b 0x13c7ef4 │ │ │ │ strbne r0, [r4, r4, asr #24]! │ │ │ │ svclt 0x0008454c │ │ │ │ sbclt r4, r4, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r5, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorsmi pc, r4, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x3ba238 │ │ │ │ - b 0xfe1a9c84 │ │ │ │ + b 0x3ba178 │ │ │ │ + b 0xfe1a9bc4 │ │ │ │ andvs r0, ip, r6, lsl #8 │ │ │ │ @ instruction: 0xb115d1da │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - bleq 0x4e50c0 │ │ │ │ + bleq 0x4e5000 │ │ │ │ andls r3, r3, r1, lsl #26 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #14 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9152640 │ │ │ │ ldrtmi sl, [r2], -r1, lsl #30 │ │ │ │ svcls 0x0001f91e │ │ │ │ @ instruction: 0xf000463b │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - blx 0xff32bcd6 │ │ │ │ + blx 0xff32bc16 │ │ │ │ ldrmi r2, [r1], r9, lsl #7 │ │ │ │ stmib sp, {r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldmibeq r2, {r9, fp, ip, pc}^ │ │ │ │ - b 0x114f8e8 │ │ │ │ + b 0x114f828 │ │ │ │ @ instruction: 0xf1a26243 │ │ │ │ - b 0x16eb2ec │ │ │ │ + b 0x16eb22c │ │ │ │ sbcslt r1, r2, #3719168 @ 0x38c000 │ │ │ │ strtmi fp, [r4], r4, lsl #30 │ │ │ │ tstlt r4, pc, ror r2 │ │ │ │ tstcc r1, sl │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, sl, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - bls 0x19cd1c │ │ │ │ + bls 0x19cc5c │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bbf1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blmi 0xff8e6664 │ │ │ │ - bleq 0xda5844 │ │ │ │ + blmi 0x8e65a4 │ │ │ │ + bleq 0xda5784 │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff2f2572 │ │ │ │ + blx 0xff2f24b2 │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff54b17c │ │ │ │ - b 0x114f984 │ │ │ │ - blx 0x879690 │ │ │ │ + bleq 0xff54b0bc │ │ │ │ + b 0x114f8c4 │ │ │ │ + blx 0x8795d0 │ │ │ │ @ instruction: 0xf5a2f882 │ │ │ │ - b 0x153958c │ │ │ │ + b 0x15394cc │ │ │ │ sbclt r3, r2, #805306382 @ 0x3000000e │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470601 │ │ │ │ teqmi r7, #16711680 @ 0xff0000 │ │ │ │ eorscs pc, r2, fp, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x97a4fc │ │ │ │ - b 0x2a99b8 │ │ │ │ - b 0x116adbc │ │ │ │ + b 0x97a43c │ │ │ │ + b 0x2a98f8 │ │ │ │ + b 0x116acfc │ │ │ │ @ instruction: 0xf8a10808 │ │ │ │ bicsle r8, r1, r0 │ │ │ │ - bls 0x19523c │ │ │ │ + bls 0x19517c │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bb99 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ - bmi 0xff8e6714 │ │ │ │ - beq 0xda58f4 │ │ │ │ + bmi 0x8e6654 │ │ │ │ + beq 0xda5834 │ │ │ │ strcs r9, [r0, -r1] │ │ │ │ - blx 0xff366de2 │ │ │ │ + blx 0xff366d22 │ │ │ │ stmibmi r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x00331f21 │ │ │ │ @ instruction: 0xf1051f2c │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ @ instruction: 0xf8544b00 │ │ │ │ @ instruction: 0xf04f5f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbmi r6, [r6], r4, lsl #30 │ │ │ │ - blx 0xff23a952 │ │ │ │ + blx 0xff23a892 │ │ │ │ sbclt ip, r6, #5, 28 @ 0x50 │ │ │ │ ldrbvc lr, [ip, #2639] @ 0xa4f │ │ │ │ eorsgt pc, r6, sl, asr r8 @ │ │ │ │ strbeq lr, [lr, #-2629] @ 0xfffff5bb │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845c6 │ │ │ │ @ instruction: 0xf851455d │ │ │ │ svclt 0x00046f04 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x1279020 │ │ │ │ - b 0x1eaa70 │ │ │ │ + b 0x1278f60 │ │ │ │ + b 0x1ea9b0 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ rsbsmi r1, r5, pc │ │ │ │ mulvs sp, r4, r2 │ │ │ │ @ instruction: 0xb11fd1d7 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x12e6e58 │ │ │ │ + bllt 0x12e6d98 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0xfe0e6e76 │ │ │ │ + blx 0xfe0e6db6 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ @ instruction: 0xf1043d01 │ │ │ │ @ instruction: 0xf1013eff │ │ │ │ ssatmi r0, #25, r0, lsl #18 │ │ │ │ svccs 0x0001f81e │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svccc 0x0001f815 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x12af120 │ │ │ │ + bl 0x12af060 │ │ │ │ @ instruction: 0xf5b30208 │ │ │ │ @ instruction: 0xf1727f80 │ │ │ │ sbcslt r0, fp, #0, 4 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ strdlt r2, [r4, -pc] │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ @@ -156407,36 +156359,36 @@ │ │ │ │ svclt 0x0000bb0d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0x11e6eee │ │ │ │ + blx 0x11e6e2e │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf1a72500 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ stccc 8, cr0, [r2], {51} @ 0x33 │ │ │ │ strtmi r3, [sl], -lr, lsl #14 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f834 │ │ │ │ - beq 0xe506c │ │ │ │ + beq 0xe4fac │ │ │ │ @ instruction: 0xf858185b │ │ │ │ - bl 0x114d01c │ │ │ │ + bl 0x114cf5c │ │ │ │ @ instruction: 0xf5b30102 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf83c0100 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b29b │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x905f50 │ │ │ │ - b 0x16937c │ │ │ │ - b 0x11e9b80 │ │ │ │ + b 0x905e90 │ │ │ │ + b 0x1692bc │ │ │ │ + b 0x11e9ac0 │ │ │ │ movwmi r0, #46346 @ 0xb50a │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4577 │ │ │ │ bicsle r3, r9, r0 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -156444,34 +156396,34 @@ │ │ │ │ svclt 0x0000bac3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ - blx 0xfff66f80 │ │ │ │ + blx 0xfff66ec0 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ @ instruction: 0xf1a41f3b │ │ │ │ @ instruction: 0xf6490c04 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ strtmi r0, [lr], ip, lsl #4 │ │ │ │ svchi 0x0004f85c │ │ │ │ - beq 0xe50f8 │ │ │ │ + beq 0xe5038 │ │ │ │ svcmi 0x0004f853 │ │ │ │ streq lr, [r8], #-2836 @ 0xfffff4ec │ │ │ │ stmdaeq lr, {r1, r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x18763d4 │ │ │ │ + blx 0x1876314 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x1210bf0 │ │ │ │ + b 0x1210b30 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ - b 0xfe2ed024 │ │ │ │ + b 0xfe2ecf64 │ │ │ │ strbmi r0, [r2, #-1028]! @ 0xfffffbfc │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, fp, ip │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -156481,26 +156433,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfece7014 │ │ │ │ + blx 0xfece6f54 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9160401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x72c04c │ │ │ │ - b 0x146985c │ │ │ │ - bl 0x1185fe0 │ │ │ │ - bcs 0xfe0c6000 │ │ │ │ - beq 0xe5628 │ │ │ │ + bl 0x72bf8c │ │ │ │ + b 0x146979c │ │ │ │ + bl 0x1185f20 │ │ │ │ + bcs 0xfe0c5f40 │ │ │ │ + beq 0xe5568 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156517,60 +156469,60 @@ │ │ │ │ svclt 0x0000ba31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x1ae70a4 │ │ │ │ + blx 0x1ae6fe4 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9891e8 │ │ │ │ - b 0x129d28 │ │ │ │ - b 0x112992c │ │ │ │ + b 0x989128 │ │ │ │ + b 0x129c68 │ │ │ │ + b 0x112986c │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0x710d28 │ │ │ │ - b 0x1469930 │ │ │ │ - bl 0x11860b4 │ │ │ │ + bl 0x710c68 │ │ │ │ + b 0x1469870 │ │ │ │ + bl 0x1185ff4 │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4eb534 │ │ │ │ + blle 0xff4eb474 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x567150 │ │ │ │ + blx 0x567090 │ │ │ │ @ instruction: 0xf6491f31 │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156580,17 +156532,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x1250dcc │ │ │ │ + b 0x1250d0c │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad200 │ │ │ │ + b 0xfe1ad140 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -156609,15 +156561,15 @@ │ │ │ │ @ instruction: 0xf9bef7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf81e2700 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ @ instruction: 0xf8160c00 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ - bne 0xfe76a234 │ │ │ │ + bne 0xfe76a174 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ sbcslt r4, fp, #411041792 @ 0x18800000 │ │ │ │ @ instruction: 0x4663bfbc │ │ │ │ smlatblt r4, r4, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -156633,29 +156585,29 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x1878ea4 │ │ │ │ + blx 0x1878de4 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf04f2f02 │ │ │ │ - bne 0xfe76b6a8 │ │ │ │ + bne 0xfe76b5e8 │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ svclt 0x00a8454a │ │ │ │ @ instruction: 0xf831b29a │ │ │ │ svclt 0x00bc3f02 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0x96b6c8 │ │ │ │ - b 0x129ee8 │ │ │ │ + b 0x96b608 │ │ │ │ + b 0x129e28 │ │ │ │ tstmi r3, #8, 4 @ 0x80000000 │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ @ instruction: 0xb115d1dd │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ @@ -156665,33 +156617,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf944f7f9 │ │ │ │ @ instruction: 0xf6491f31 │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff9ccf40 │ │ │ │ + blne 0xff9cce80 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ strcs fp, [r0], #-4028 @ 0xfffff044 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x1ba8dc │ │ │ │ - b 0xfe1aa374 │ │ │ │ + b 0x1ba81c │ │ │ │ + b 0xfe1aa2b4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1df │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -156704,19 +156656,19 @@ │ │ │ │ @ instruction: 0xf900f7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfed6c3ac │ │ │ │ - b 0x1469bd8 │ │ │ │ - bl 0x1986340 │ │ │ │ - bcs 0xfe0c6360 │ │ │ │ - beq 0xe5988 │ │ │ │ + bl 0xfed6c2ec │ │ │ │ + b 0x1469b18 │ │ │ │ + bl 0x1986280 │ │ │ │ + bcs 0xfe0c62a0 │ │ │ │ + beq 0xe58c8 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156737,40 +156689,40 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8b8f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x989548 │ │ │ │ - b 0x12a088 │ │ │ │ - b 0x1129c8c │ │ │ │ + b 0x989488 │ │ │ │ + b 0x129fc8 │ │ │ │ + b 0x1129bcc │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0xfed91088 │ │ │ │ - b 0x1469ca8 │ │ │ │ - bl 0x1986414 │ │ │ │ + bl 0xfed90fc8 │ │ │ │ + b 0x1469be8 │ │ │ │ + bl 0x1986354 │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4eb894 │ │ │ │ + blle 0xff4eb7d4 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -156778,15 +156730,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf862f7f9 │ │ │ │ @ instruction: 0xf6491f31 │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156796,68 +156748,68 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x125112c │ │ │ │ + b 0x125106c │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad560 │ │ │ │ + b 0xfe1ad4a0 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf000bfdd │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [pc, r0, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0075c │ │ │ │ + bl 0xfec0069c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf106f811 │ │ │ │ @ instruction: 0xf1053eff │ │ │ │ @ instruction: 0x46393cff │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf91c2500 │ │ │ │ @ instruction: 0xf91e3f01 │ │ │ │ - ldclne 15, cr2, [pc, #4] @ 0xa958c │ │ │ │ + ldclne 15, cr2, [pc, #4] @ 0xa94cc │ │ │ │ bfine sp, r7, (invalid: 20:19) │ │ │ │ streq pc, [r1, -r0] │ │ │ │ sbcslt r2, fp, #0, 4 │ │ │ │ andvc fp, fp, r7, lsl #2 │ │ │ │ tstcc r1, sl, lsr #6 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #5 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f840f8 │ │ │ │ - blcs 0xd9450 │ │ │ │ - blcs 0x2a0210 │ │ │ │ - blx 0x16062c │ │ │ │ + blcs 0xd9390 │ │ │ │ + blcs 0x2a0150 │ │ │ │ + blx 0x16056c │ │ │ │ subslt pc, pc, #201326592 @ 0xc000000 │ │ │ │ svclt 0x000242bb │ │ │ │ andcs fp, r0, #-1342177267 @ 0xb000000d │ │ │ │ streq pc, [r1, -r0] │ │ │ │ bicsmi sp, r3, #222 @ 0xde │ │ │ │ andeq pc, r1, #0 │ │ │ │ svceq 0x00db4617 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ @ instruction: 0xe7d5b2db │ │ │ │ @ instruction: 0xf000425b │ │ │ │ - blx 0x112b1f4 │ │ │ │ + blx 0x112b134 │ │ │ │ andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xe7cdb2db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf0004613 │ │ │ │ strb r0, [r7, r1, lsl #14] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -156866,35 +156818,35 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04fffb7 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14920 @ 0x3a48 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf85745b6 │ │ │ │ - b 0x94d740 │ │ │ │ - b 0xea284 │ │ │ │ - b 0x1169a88 │ │ │ │ + b 0x94d680 │ │ │ │ + b 0xea1c4 │ │ │ │ + b 0x11699c8 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r4, r0 │ │ │ │ svccs 0x0002f915 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff112 │ │ │ │ - bcs 0xe05f8 │ │ │ │ - bcs 0x4a02c4 │ │ │ │ - blx 0x1a06d8 │ │ │ │ + bcs 0xe0538 │ │ │ │ + bcs 0x4a0204 │ │ │ │ + blx 0x1a0618 │ │ │ │ andslt pc, r1, #536870912 @ 0x20000000 │ │ │ │ svclt 0x0004428a │ │ │ │ movwcs fp, #657 @ 0x291 │ │ │ │ bicsmi sp, fp, #214 @ 0xd6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -156913,42 +156865,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xff54f7f8 │ │ │ │ @ instruction: 0xf6491f3b │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ svcne 0x00290e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf9135f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ strcs r1, [r0, #-2028] @ 0xfffff814 │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xbed318 │ │ │ │ + blle 0xbed258 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x2207e0 │ │ │ │ - blx 0x11e6744 │ │ │ │ + blx 0x220720 │ │ │ │ + blx 0x11e6684 │ │ │ │ strbmi pc, [r5, #-2056] @ 0xfffff7f8 @ │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ mvnmi sp, #5 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x186ab40 │ │ │ │ + blx 0x186aa80 │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi sp, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorspl pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1bace0 │ │ │ │ - b 0xfe1aa770 │ │ │ │ + b 0x1bac20 │ │ │ │ + b 0xfe1aa6b0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ tstlt r7, sp, asr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr8, cr8, {7} @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -156960,23 +156912,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f83d01 │ │ │ │ @ instruction: 0x4639fef5 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa97c4 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa9704 │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svccc 0x0001f915 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0x9b0f24 │ │ │ │ + blle 0x9b0e64 │ │ │ │ mulcs r0, ip, r8 │ │ │ │ - blle 0xa343c4 │ │ │ │ + blle 0xa34304 │ │ │ │ @ instruction: 0xdc2d2b07 │ │ │ │ - bcs 0x79a34 │ │ │ │ + bcs 0x79974 │ │ │ │ sbcslt fp, r3, #632 @ 0x278 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xf000d903 │ │ │ │ mvnscs r0, #16777216 @ 0x1000000 │ │ │ │ smlatblt r4, r6, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ @@ -157004,43 +156956,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf6491ea9 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ eor r2, r3, r0, lsl #4 │ │ │ │ - blcs 0xcb8a8 │ │ │ │ - blcs 0x4a0514 │ │ │ │ + blcs 0xcb7e8 │ │ │ │ + blcs 0x4a0454 │ │ │ │ addsmi sp, pc, lr, lsr #24 │ │ │ │ svccc 0x0080f5b7 │ │ │ │ - blx 0x89956c │ │ │ │ + blx 0x8994ac │ │ │ │ strcs pc, [r0, -r7, lsl #19] │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0701 │ │ │ │ - blx 0x1888088 │ │ │ │ + blx 0x1887fc8 │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ teqmi sl, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642a9 │ │ │ │ - b 0x985980 │ │ │ │ - b 0x2ea4c0 │ │ │ │ - b 0x116b4c4 │ │ │ │ + b 0x9858c0 │ │ │ │ + b 0x2ea400 │ │ │ │ + b 0x116b404 │ │ │ │ @ instruction: 0xf8ac0307 │ │ │ │ andsle r3, r3, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5ed4f8 │ │ │ │ + ble 0xff5ed438 │ │ │ │ ldrtmi r2, [r9], r0, lsl #14 │ │ │ │ subsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ - blx 0x8734cc │ │ │ │ + blx 0x87340c │ │ │ │ ldrb pc, [ip, r3, lsl #19] @ │ │ │ │ svccs 0x000046b9 │ │ │ │ @ instruction: 0xe7d8d1d5 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -157049,39 +157001,39 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mcr2 7, 2, pc, cr4, cr8, {7} @ │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbed5a8 │ │ │ │ + blle 0xbed4e8 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r0], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorle r4, lr, r4, ror #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9950 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9890 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1d9a58 │ │ │ │ - b 0x1aa98c │ │ │ │ - b 0xfe1aa9a0 │ │ │ │ + b 0xfe1d9998 │ │ │ │ + b 0x1aa8cc │ │ │ │ + b 0xfe1aa8e0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157097,23 +157049,23 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa99e8 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa9928 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svccs 0x0001f91e │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0xb31134 │ │ │ │ + blle 0xb31074 │ │ │ │ mulcc r0, ip, r9 │ │ │ │ - blle 0xb741f0 │ │ │ │ + blle 0xb74130 │ │ │ │ @ instruction: 0xdc352a07 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ adcsmi fp, sl, #1879048197 @ 0x70000005 │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ @@ -157129,15 +157081,15 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ andcs fp, r0, #6336 @ 0x18c0 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf00043d2 │ │ │ │ - blx 0x116aa54 │ │ │ │ + blx 0x116a994 │ │ │ │ movwcs pc, #514 @ 0x202 @ │ │ │ │ streq pc, [r1, -r2] │ │ │ │ rsbeq lr, r2, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xe7dbb2d2 │ │ │ │ bicsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ ldrb r0, [r5, r1, lsl #8] │ │ │ │ @@ -157148,44 +157100,44 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04ffd83 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - blcs 0x4a1b3c │ │ │ │ - blx 0x120b98 │ │ │ │ + blcs 0x4a1a7c │ │ │ │ + blx 0x120ad8 │ │ │ │ andslt pc, sl, #201326592 @ 0xc000000 │ │ │ │ svclt 0x00044293 │ │ │ │ @ instruction: 0x2100b29b │ │ │ │ bicmi sp, fp, #6 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, fp, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ tsteq r1, r8, asr #20 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdaeq r1, {r0, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x92dbc4 │ │ │ │ - b 0x16a2e8 │ │ │ │ - b 0x116a6ec │ │ │ │ + b 0x92db04 │ │ │ │ + b 0x16a228 │ │ │ │ + b 0x116a62c │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, fp, r0 │ │ │ │ svccc 0x0002f915 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ svceq 0x000ff113 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ - blle 0xff87b368 │ │ │ │ + blle 0xff87b2a8 │ │ │ │ @ instruction: 0x1000f9bc │ │ │ │ - ble 0xff33470c │ │ │ │ - blx 0x10faa7c │ │ │ │ + ble 0xff33464c │ │ │ │ + blx 0x10fa9bc │ │ │ │ tstpcs r0, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ bfi fp, fp, #5, #13 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ strb sp, [sp, r7, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -157198,24 +157150,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [sl, #-992] @ 0xfffffc20 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10e8f04 │ │ │ │ @ instruction: 0xf1180e04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x67b518 │ │ │ │ + blle 0x67b458 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8db2f │ │ │ │ ldcle 15, cr0, [r6], #-124 @ 0xffffff84 │ │ │ │ stc2 10, cr15, [r8], {4} @ │ │ │ │ @ instruction: 0xf808fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ @@ -157224,49 +157176,49 @@ │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2ab3d0 │ │ │ │ + b 0xfe2ab310 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, r8, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ - b 0x1c98e18 │ │ │ │ - blx 0x11abc18 │ │ │ │ + b 0x1c98d58 │ │ │ │ + blx 0x11abb58 │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xa9c44 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xa9b84 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ ldmdavc r4, {r0, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blle 0x97484c │ │ │ │ + blle 0x97478c │ │ │ │ @ instruction: 0xdc2c2b07 │ │ │ │ - ldclcs 0, cr4, [pc], #624 @ 0xa9ec4 │ │ │ │ + ldclcs 0, cr4, [pc], #624 @ 0xa9e04 │ │ │ │ rsclt fp, r3, #632 @ 0x278 │ │ │ │ @ instruction: 0xf0002700 │ │ │ │ stmdble r3, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0x462f23ff │ │ │ │ andvc fp, fp, r5, lsl #2 │ │ │ │ teqmi lr, #1073741824 @ 0x40000000 │ │ │ │ @@ -157278,15 +157230,15 @@ │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ smladxcs r0, sp, ip, fp │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xe7e9463b │ │ │ │ @ instruction: 0x270043db │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xf00440dc │ │ │ │ - bl 0x16a8a8 │ │ │ │ + bl 0x16a7e8 │ │ │ │ sbcslt r0, fp, #84, 6 @ 0x50000001 │ │ │ │ stccs 7, cr14, [r0], {222} @ 0xde │ │ │ │ @ instruction: 0x4627d1d8 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ ldrb r4, [r7, r3, lsr #12] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157294,90 +157246,90 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mrrc2 7, 15, pc, lr, cr8 @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf6491eb1 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ eor r2, r3, r0, lsl #10 │ │ │ │ - blcs 0xcbd18 │ │ │ │ - blcs 0x4a0998 │ │ │ │ + blcs 0xcbc58 │ │ │ │ + blcs 0x4a08d8 │ │ │ │ addsmi sp, sl, r1, lsr ip │ │ │ │ svccc 0x0080f5b2 │ │ │ │ - blx 0x8999f0 │ │ │ │ + blx 0x899930 │ │ │ │ andcs pc, r0, #2129920 @ 0x208000 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x188850c │ │ │ │ + blx 0x188844c │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ tstmi r5, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x971e04 │ │ │ │ - b 0x2ea930 │ │ │ │ - b 0x116a534 │ │ │ │ + b 0x971d44 │ │ │ │ + b 0x2ea870 │ │ │ │ + b 0x116a474 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r6, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5ed980 │ │ │ │ + ble 0xff5ed8c0 │ │ │ │ ldrmi r2, [r1], r0, lsl #4 │ │ │ │ bicsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ @ instruction: 0xf00240da │ │ │ │ - bl 0x2ec154 │ │ │ │ + bl 0x2ec094 │ │ │ │ andcs r0, r0, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ @ instruction: 0x4691e7d9 │ │ │ │ bicsle r2, r2, r0, lsl #20 │ │ │ │ @ instruction: 0xb115e7d5 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff2e7d54 │ │ │ │ + bllt 0xff2e7c94 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbeda34 │ │ │ │ + blle 0xbed974 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r4], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorsle r4, r2, r4, ror #10 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9dd8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9d18 @ │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1d9ee0 │ │ │ │ - b 0x1aae14 │ │ │ │ - b 0xfe1aae28 │ │ │ │ + b 0xfe1d9e20 │ │ │ │ + b 0x1aad54 │ │ │ │ + b 0xfe1aad68 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1f67df0 │ │ │ │ + bllt 0x1f67d30 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrb r4, [pc, r4, asr #12] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [ip], {36} @ 0x24 @ │ │ │ │ streq pc, [r1], #-12 │ │ │ │ ldrbeq lr, [ip], #-2820 @ 0xfffff4fc │ │ │ │ @@ -157387,48 +157339,48 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7cc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [fp], r5, lsl #1 │ │ │ │ - blcc 0xa6284 │ │ │ │ + blcc 0xa61c4 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7f8461e │ │ │ │ @ instruction: 0xf8cdfb95 │ │ │ │ strbmi r9, [r4], ip │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00c4500 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf997d139 │ │ │ │ @ instruction: 0xf0002001 │ │ │ │ @ instruction: 0xf9960e01 │ │ │ │ @ instruction: 0xf9973001 │ │ │ │ @ instruction: 0xf996b000 │ │ │ │ - blx 0xfe151e96 │ │ │ │ + blx 0xfe151dd6 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff372aa2 │ │ │ │ + blx 0xff3729e2 │ │ │ │ ldmne r4, {r1, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf5b4415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ @ instruction: 0xf3c40b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ - ble 0x2ec8b8 │ │ │ │ + ble 0x2ec7f8 │ │ │ │ svcmi 0x0000f514 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r1], -r0, lsl #21 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf809d001 │ │ │ │ - b 0x12d1f0c │ │ │ │ + b 0x12d1e4c │ │ │ │ vmlal.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf00c004f │ │ │ │ strcc r0, [r1, -r1, lsl #2] │ │ │ │ @ instruction: 0xf10c3601 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ vmla.i , q8, d1[1] │ │ │ │ strcc r0, [r1, -pc, asr #32] │ │ │ │ @@ -157436,62 +157388,62 @@ │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffde7efc │ │ │ │ + blt 0xffde7e3c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ strbmi pc, [r1], -fp, lsr #22 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stmibmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r1, r2, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xad75c │ │ │ │ + blcs 0xad69c │ │ │ │ @ instruction: 0xf9b6d13f │ │ │ │ ldrmi sl, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b1 │ │ │ │ - blx 0xfe34c03a │ │ │ │ + blx 0xfe34bf7a │ │ │ │ @ instruction: 0xf8b13202 │ │ │ │ stmib sp, {sp, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b2b7a │ │ │ │ - bl 0x532da4 │ │ │ │ + blx 0xff1b2aba │ │ │ │ + bl 0x532ce4 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x2c6b94 │ │ │ │ + ble 0x2c6ad4 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x12ba7ac │ │ │ │ - blx 0x186bfe0 │ │ │ │ + b 0x12ba6ec │ │ │ │ + blx 0x186bf20 │ │ │ │ ldmdahi fp!, {r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xad7dc │ │ │ │ + blcs 0xad71c │ │ │ │ vshr.u64 d29, d31, #64 │ │ │ │ strcc r0, [r2, -pc, lsl #1] │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ svceq 0x0008f1be │ │ │ │ @ instruction: 0xf1b8d1b1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -157501,16 +157453,16 @@ │ │ │ │ svclt 0x0000ba81 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blmi 0xff8e7944 │ │ │ │ - bleq 0xda6b24 │ │ │ │ + blmi 0x8e7884 │ │ │ │ + bleq 0xda6a64 │ │ │ │ @ instruction: 0xf7f89001 │ │ │ │ @ instruction: 0x4632fab3 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ @@ -157519,46 +157471,46 @@ │ │ │ │ ldmdavs pc, {r0, r2, r4, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0xac07fb85 │ │ │ │ stmdbeq sl, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb58 │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bl 0x71e518 │ │ │ │ - bl 0x17ac490 │ │ │ │ + bl 0x71e458 │ │ │ │ + bl 0x17ac3d0 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, lr, fp, asr r8 @ │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ - blgt 0x1e81ac │ │ │ │ + blgt 0x1e80ec │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ sbcle r0, r7, r0, lsl #30 │ │ │ │ andle r2, ip, r4, lsl #24 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ ldr r3, [r9, r4, lsl #6]! │ │ │ │ stmiavc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 1, cr15, [r0], {8} │ │ │ │ @ instruction: 0xb11ee7d6 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x4e80c4 │ │ │ │ + blt 0x4e8004 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ umulllt r4, r5, r9, r6 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ @@ -157570,36 +157522,36 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe6270 │ │ │ │ + beq 0xe61b0 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe15614a │ │ │ │ - blls 0xfb558 │ │ │ │ + blx 0xfe15608a │ │ │ │ + blls 0xfb498 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464319ff │ │ │ │ @ instruction: 0xf5b7415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ vsubl.u8 q8, d7, d0 │ │ │ │ svclt 0x00a42b07 │ │ │ │ @ instruction: 0xf04f468a │ │ │ │ - ble 0x2ecf6c │ │ │ │ + ble 0x2eceac │ │ │ │ svcmi 0x0000f517 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], r0, lsl #23 │ │ │ │ - blls 0x1565cc │ │ │ │ + blls 0x15650c │ │ │ │ andlt pc, ip, r3, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1bc0e01 │ │ │ │ @ instruction: 0xd1b60f10 │ │ │ │ @@ -157617,54 +157569,54 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f84680 │ │ │ │ @ instruction: 0xf1a7f9d9 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ @ instruction: 0xf64946bc │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ smladxls r1, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0xe6354 │ │ │ │ + bleq 0xe6294 │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa000f8be │ │ │ │ - blx 0xfe14c362 │ │ │ │ + blx 0xfe14c2a2 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27bada │ │ │ │ - bl 0x533058 │ │ │ │ + blx 0xff27ba1a │ │ │ │ + bl 0x532f98 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ - ble 0x2c6e48 │ │ │ │ + ble 0x2c6d88 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0b01 │ │ │ │ - blx 0x187aa60 │ │ │ │ - blls 0x128c64 │ │ │ │ + blx 0x187a9a0 │ │ │ │ + blls 0x128ba4 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x1176674 │ │ │ │ + b 0x11765b4 │ │ │ │ movwls r0, #4875 @ 0x130b │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e8833 │ │ │ │ - b 0x12da88 │ │ │ │ + b 0x12d9c8 │ │ │ │ @ instruction: 0xf1bc020a │ │ │ │ - b 0x96dea8 │ │ │ │ - b 0x116aeb4 │ │ │ │ + b 0x96dde8 │ │ │ │ + b 0x116adf4 │ │ │ │ @ instruction: 0xf8260302 │ │ │ │ @ instruction: 0xd1af3b02 │ │ │ │ tstlt r7, r1, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f84ff0 │ │ │ │ @@ -157673,29 +157625,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [sp], -r3, lsl #13 │ │ │ │ @ instruction: 0xf964f7f8 │ │ │ │ smladxcs r0, sl, pc, r1 @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi r1, [lr], r3, lsr #30 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs ip, {r0, r4, r6, fp, sp, lr} │ │ │ │ - blx 0xfe104472 │ │ │ │ + blx 0xfe1043b2 │ │ │ │ ldmdavs r1, {r2, r8, fp, lr} │ │ │ │ @ instruction: 0xac06fb81 │ │ │ │ - bl 0x5b2704 │ │ │ │ - bl 0x16eb330 │ │ │ │ + bl 0x5b2644 │ │ │ │ + bl 0x16eb270 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #2 │ │ │ │ stmdbne r4!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ streq lr, [ip], #-2908 @ 0xfffff4a4 │ │ │ │ tstcs r1, r8, ror #30 │ │ │ │ ldmiblt r9!, {r0, r5, r7, r9, sl, lr} │ │ │ │ sbclt r4, r1, #1006632960 @ 0x3c000000 │ │ │ │ @@ -157733,32 +157685,32 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ mulcs r1, r7, r9 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ mulcc r1, r6, r9 │ │ │ │ mulmi r0, r7, r9 │ │ │ │ @ instruction: 0xf9969403 │ │ │ │ - blx 0xfe1563c2 │ │ │ │ + blx 0xfe156302 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ - blls 0x176bc8 │ │ │ │ + blls 0x176b08 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi pc, [fp, #3011] @ 0xbc3 │ │ │ │ - bl 0x11f085c │ │ │ │ + bl 0x11f079c │ │ │ │ addcc r0, r0, #335544320 @ 0x14000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ - blcs 0x2a72f0 │ │ │ │ + blcs 0x2a7230 │ │ │ │ strbtmi fp, [r1], -r4, lsr #31 │ │ │ │ - bleq 0x20a652c │ │ │ │ + bleq 0x20a646c │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - bleq 0xfe0e6540 │ │ │ │ + bleq 0xfe0e6480 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, lr, sl, lsl #16 │ │ │ │ stmdbeq r1, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ strcc r3, [r1], -r1, lsl #14 │ │ │ │ @@ -157778,34 +157730,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ strmi r0, [r8], r0, lsl #18 │ │ │ │ ldrmi r4, [r7], -r3, lsl #13 │ │ │ │ @ instruction: 0xf649461e │ │ │ │ - vmull.s q10, d16, d0[4] │ │ │ │ + vmlsl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf7f80a33 │ │ │ │ strbmi pc, [r9], -fp, lsl #17 @ │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xb688c │ │ │ │ + blcs 0xb67cc │ │ │ │ @ instruction: 0xf9b7d142 │ │ │ │ ldrmi lr, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ - blx 0xfe44c58a │ │ │ │ + blx 0xfe44c4ca │ │ │ │ @ instruction: 0xf8b63202 │ │ │ │ stmib sp, {sp, lr, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b30aa │ │ │ │ + blx 0xff1b2fea │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146b4c0 │ │ │ │ + b 0x146b400 │ │ │ │ svclt 0x00a4421e │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @@ -157837,15 +157789,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf81ef7f8 │ │ │ │ strcs r4, [r0, #-1579] @ 0xfffff9d5 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf00e46ae │ │ │ │ @ instruction: 0xf10e0701 │ │ │ │ svccs 0x00000e01 │ │ │ │ ldmdavs ip, {r1, r6, r8, ip, lr, pc} │ │ │ │ ldmdavs r7, {r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ stmdals r4, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -157872,23 +157824,23 @@ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ ldrdgt pc, [r0], -r1 │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ - blvc 0x1e86f0 │ │ │ │ + blvc 0x1e8630 │ │ │ │ streq pc, [r1, -lr] │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ adcsle r2, ip, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ - b 0x14a44c0 │ │ │ │ + b 0x14a4400 │ │ │ │ @ instruction: 0xf00078e8 │ │ │ │ @ instruction: 0xf1080c01 │ │ │ │ ldrb r4, [r5, r0, lsl #14] │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f74ff8 │ │ │ │ @@ -157908,40 +157860,40 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe67b8 │ │ │ │ + beq 0xe66f8 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe156692 │ │ │ │ - blls 0xfbaa0 │ │ │ │ + blx 0xfe1565d2 │ │ │ │ + blls 0xfb9e0 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12b0e88 │ │ │ │ + bl 0x12b0dc8 │ │ │ │ addcc r0, r0, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ - blcs 0x2a75bc │ │ │ │ + blcs 0x2a74fc │ │ │ │ strmi fp, [sl], r4, lsr #31 │ │ │ │ - bleq 0x20a67f8 │ │ │ │ + bleq 0x20a6738 │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - bleq 0xfe0e680c │ │ │ │ + bleq 0xfe0e674c │ │ │ │ tstlt r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8039b02 │ │ │ │ @ instruction: 0xf10cb00c │ │ │ │ - b 0x12ed6e4 │ │ │ │ + b 0x12ed624 │ │ │ │ @ instruction: 0xf3c0090a │ │ │ │ strcc r0, [r1], -pc, asr #32 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf8ddd1b3 │ │ │ │ @ instruction: 0xf1b9800c │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @@ -157957,59 +157909,59 @@ │ │ │ │ addlt r4, r5, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7ff31 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ @ instruction: 0xf64946bc │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ smladxls r3, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - beq 0xe68a4 │ │ │ │ + beq 0xe67e4 │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xb000f8be │ │ │ │ - blx 0xfe14c8b2 │ │ │ │ + blx 0xfe14c7f2 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27c02a │ │ │ │ + blx 0xff27bf6a │ │ │ │ stmib sp, {r0, r1, r3, r7, r8, r9, sp}^ │ │ │ │ - blls 0xb3384 │ │ │ │ - blls 0xf0af0 │ │ │ │ + blls 0xb32c4 │ │ │ │ + blls 0xf0a30 │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146c39c │ │ │ │ + b 0x146c2dc │ │ │ │ svclt 0x00a4421b │ │ │ │ - beq 0x1267a4 │ │ │ │ + beq 0x1266e4 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - beq 0x1267b8 │ │ │ │ + beq 0x1266f8 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10c9b03 │ │ │ │ tstcc r2, r1, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - blx 0xfe0e914c │ │ │ │ + blx 0xfe0e908c │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ ldmdahi r3!, {r0, r1, r2, r3, r7} │ │ │ │ svceq 0x0008f1bc │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ movweq lr, #43555 @ 0xaa23 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - blcc 0x168888 │ │ │ │ + blcc 0x1687c8 │ │ │ │ svcls 0x0003d1a8 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr7, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -158017,35 +157969,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ mrc2 7, 5, pc, cr6, cr7, {7} │ │ │ │ @ instruction: 0x26001f33 │ │ │ │ @ instruction: 0x46b61f3a │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs sp, {r0, r4, r6, fp, sp, lr} │ │ │ │ @ instruction: 0x9c05fb81 │ │ │ │ ldmdavs sp, {r0, r4, fp, sp, lr}^ │ │ │ │ stmdage r5, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x6f2c60 │ │ │ │ - bl 0x17acc8c │ │ │ │ + bl 0x6f2ba0 │ │ │ │ + bl 0x17acbcc │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ @ instruction: 0xf119bb71 │ │ │ │ @ instruction: 0xf15c4980 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - bl 0x719544 │ │ │ │ + bl 0x719484 │ │ │ │ strmi r0, [sl], r9, lsl #18 │ │ │ │ tsteq ip, ip, asr fp │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strmi r0, [r8], r1, lsl #20 │ │ │ │ @ instruction: 0xf1ba46d4 │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ @@ -158076,31 +158028,31 @@ │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ ldrtmi pc, [r2], -r1, asr #28 @ │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xfef6e120 │ │ │ │ + bllt 0xfef6e060 │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x36975c │ │ │ │ + bls 0x36969c │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b0a68 │ │ │ │ + bl 0x13b09a8 │ │ │ │ @ instruction: 0xf5b10c0c │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f4633 │ │ │ │ - ble 0x2ecf58 │ │ │ │ + ble 0x2ece98 │ │ │ │ svcmi 0x0000f511 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ ldrtmi r0, [r3], -r0, lsl #19 │ │ │ │ @ instruction: 0xf808b10e │ │ │ │ tstmi pc, #14 │ │ │ │ @@ -158121,51 +158073,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x36981c │ │ │ │ + bls 0x36975c │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe7008 │ │ │ │ + beq 0xe6f48 │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c921c │ │ │ │ + ble 0x2c915c │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187ce34 │ │ │ │ + blx 0x187cd74 │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x168af0 │ │ │ │ + blcc 0x168a30 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb7264 │ │ │ │ + blcs 0xb71a4 │ │ │ │ vshr.u64 d29, d30, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158173,31 +158125,31 @@ │ │ │ │ svclt 0x0000bd41 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blmi 0xff8e83c4 │ │ │ │ - bleq 0xda75a4 │ │ │ │ + blmi 0x8e8304 │ │ │ │ + bleq 0xda74e4 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fd73 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe204b46 │ │ │ │ + blx 0xfe204a86 │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe204c4e │ │ │ │ - bl 0xfeed12f0 │ │ │ │ - bl 0x1bacafc │ │ │ │ - bl 0x6adb04 │ │ │ │ - bl 0x17acb00 │ │ │ │ + blx 0xfe204b8e │ │ │ │ + bl 0xfeed1230 │ │ │ │ + bl 0x1baca3c │ │ │ │ + bl 0x6ada44 │ │ │ │ + bl 0x17aca40 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158208,15 +158160,15 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e8c30 │ │ │ │ + blhi 0x1e8b70 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {199} @ 0xc7 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b8 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ @@ -158243,20 +158195,20 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x3699dc │ │ │ │ + bls 0x36991c │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - beq 0xe7194 │ │ │ │ + beq 0xe70d4 │ │ │ │ stmdbcs r7, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strmi fp, [pc], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ svclt 0x00be32ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @@ -158280,151 +158232,151 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ stc2 7, cr15, [r8], #988 @ 0x3dc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf6492600 │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369aac │ │ │ │ + bls 0x3699ec │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe7264 │ │ │ │ + beq 0xe71a4 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c94a8 │ │ │ │ + ble 0x2c93e8 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96e8fc │ │ │ │ - b 0x2eb8e8 │ │ │ │ - b 0x116d0ec │ │ │ │ + b 0x96e83c │ │ │ │ + b 0x2eb828 │ │ │ │ + b 0x116d02c │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1b23b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blmi 0xff8e8640 │ │ │ │ - bleq 0xda7820 │ │ │ │ + blmi 0x8e8580 │ │ │ │ + bleq 0xda7760 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ tstpcs r0, r5, lsr ip @ p-variant is OBSOLETE │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2a9b70 │ │ │ │ + bls 0x2a9ab0 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149ed8c │ │ │ │ + b 0x149eccc │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187cd84 │ │ │ │ - b 0x1129f88 │ │ │ │ + blx 0x187ccc4 │ │ │ │ + b 0x1129ec8 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2dae8c │ │ │ │ + b 0xfe2dadcc │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7bd │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe868da4 │ │ │ │ + bllt 0xfe868ce4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ @ instruction: 0x4632fbd3 │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xff56e5fc │ │ │ │ + bllt 0xff56e53c │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x369c38 │ │ │ │ + bls 0x369b78 │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b0f44 │ │ │ │ + bl 0x13b0e84 │ │ │ │ orrcc r0, r0, ip, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ svcmi 0x0000f5b1 │ │ │ │ - beq 0xe7420 │ │ │ │ + beq 0xe7360 │ │ │ │ stmdbcs r7, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r3], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf511da09 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00be0c00 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstlt lr, r3, lsr r6 │ │ │ │ andls pc, lr, r8, lsl #16 │ │ │ │ vorr.i32 d20, #36608 @ 0x00008f00 │ │ │ │ @ instruction: 0xf00e004f │ │ │ │ strcc r0, [r1], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf10e3201 │ │ │ │ - blcs 0xae670 │ │ │ │ + blcs 0xae5b0 │ │ │ │ vmla.i , q8, d0[1] │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1be3201 │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158432,55 +158384,55 @@ │ │ │ │ svclt 0x0000bb3b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x1d68e8a │ │ │ │ + blx 0x1d68dca │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x369d00 │ │ │ │ + bls 0x369c40 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe74f4 │ │ │ │ + beq 0xe7434 │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c9708 │ │ │ │ + ble 0x2c9648 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187d320 │ │ │ │ + blx 0x187d260 │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x168fdc │ │ │ │ + blcc 0x168f1c │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb7750 │ │ │ │ + blcs 0xb7690 │ │ │ │ vshr.u64 d29, d26, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1ae2a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158488,33 +158440,33 @@ │ │ │ │ svclt 0x0000bacb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blmi 0xff8e88b0 │ │ │ │ - bleq 0xda7a90 │ │ │ │ + blmi 0x8e87f0 │ │ │ │ + bleq 0xda79d0 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fafd │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe205032 │ │ │ │ + blx 0xfe204f72 │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20513a │ │ │ │ - bl 0xfeed17dc │ │ │ │ - bl 0x1bacfe8 │ │ │ │ + blx 0xfe20507a │ │ │ │ + bl 0xfeed171c │ │ │ │ + bl 0x1bacf28 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6adfd0 │ │ │ │ - bl 0x17acff4 │ │ │ │ + bl 0x6adf10 │ │ │ │ + bl 0x17acf34 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158525,26 +158477,26 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e9124 │ │ │ │ + blhi 0x1e9064 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {195} @ 0xc3 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b4 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x17e9028 │ │ │ │ + blt 0x17e8f68 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @@ -158560,33 +158512,33 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369ed0 │ │ │ │ + bls 0x369e10 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ @ instruction: 0xf1423380 │ │ │ │ @ instruction: 0xf5b30200 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ vmlsl.u8 q8, d3, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ble 0x2ed6d0 │ │ │ │ + ble 0x2ed610 │ │ │ │ svcmi 0x0000f513 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [pc], -r0, lsl #19 │ │ │ │ @ instruction: 0xf805b109 │ │ │ │ @ instruction: 0xf10c900c │ │ │ │ - b 0x12ae0f8 │ │ │ │ + b 0x12ae038 │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf1b8d1b6 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -158595,119 +158547,119 @@ │ │ │ │ ldmiblt r4!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xbe9114 │ │ │ │ + blx 0xbe9054 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf6492600 │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369fa4 │ │ │ │ + bls 0x369ee4 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ movwmi pc, #1299 @ 0x513 @ │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe7764 │ │ │ │ + beq 0xe76a4 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c99a8 │ │ │ │ + ble 0x2c98e8 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96edfc │ │ │ │ - b 0x2ebde8 │ │ │ │ - b 0x116d5ec │ │ │ │ + b 0x96ed3c │ │ │ │ + b 0x2ebd28 │ │ │ │ + b 0x116d52c │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1ae3b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blmi 0xff8e8b40 │ │ │ │ - bleq 0xda7d20 │ │ │ │ + blmi 0x8e8a80 │ │ │ │ + bleq 0xda7c60 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x2100f9b5 │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2aa070 │ │ │ │ + bls 0x2a9fb0 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149f294 │ │ │ │ + b 0x149f1d4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187d28c │ │ │ │ - b 0x112a490 │ │ │ │ + blx 0x187d1cc │ │ │ │ + b 0x112a3d0 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db394 │ │ │ │ + b 0xfe2db2d4 │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7b9 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdblt sl, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec024d8 │ │ │ │ + bl 0xfec02418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ @ instruction: 0x1e6af953 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @@ -158717,193 +158669,193 @@ │ │ │ │ stmibne r4!, {r2, r4, fp, ip, sp, lr}^ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8f7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02520 │ │ │ │ + bl 0xfec02460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f92f │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878b7c │ │ │ │ + blx 0x1878abc │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strtmi r0, [sl], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b44c │ │ │ │ - b 0x8ebb90 │ │ │ │ - b 0x112b794 │ │ │ │ + b 0x15b38c │ │ │ │ + b 0x8ebad0 │ │ │ │ + b 0x112b6d4 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8c7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02580 │ │ │ │ + bl 0xfec024c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ @ instruction: 0xf649f8ff │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bbd4 │ │ │ │ + blx 0x186bb14 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ ldrtmi r1, [r4], #-15 │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db4ac │ │ │ │ - b 0x1ac3dc │ │ │ │ - b 0xfe1ac3f4 │ │ │ │ + b 0xfe1db3ec │ │ │ │ + b 0x1ac31c │ │ │ │ + b 0xfe1ac334 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec025dc │ │ │ │ + bl 0xfec0251c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ mcrne 8, 3, pc, cr10, cr1, {6} @ │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blne 0xff9c9458 │ │ │ │ + blne 0xff9c9398 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b875 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02624 │ │ │ │ + bl 0xfec02564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f8ad │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878c80 │ │ │ │ + blx 0x1878bc0 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ - blne 0x152b694 │ │ │ │ + blne 0x152b5d4 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b550 │ │ │ │ - b 0x8ebc94 │ │ │ │ - b 0x112b898 │ │ │ │ + b 0x15b490 │ │ │ │ + b 0x8ebbd4 │ │ │ │ + b 0x112b7d8 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b845 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02684 │ │ │ │ + bl 0xfec025c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ @ instruction: 0xf649f87d │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bcd8 │ │ │ │ + blx 0x186bc18 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - blne 0xfe9af4f4 │ │ │ │ + blne 0xfe9af434 │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db5b0 │ │ │ │ - b 0x1ac4e0 │ │ │ │ - b 0xfe1ac4f8 │ │ │ │ + b 0xfe1db4f0 │ │ │ │ + b 0x1ac420 │ │ │ │ + b 0xfe1ac438 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmdalt r6, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec026e0 │ │ │ │ + bl 0xfec02620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ cdpne 8, 6, cr15, cr10, cr15, {2} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blx 0x5c955e │ │ │ │ + blx 0x5c949e │ │ │ │ @ instruction: 0xf801f407 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00f2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02728 │ │ │ │ + bl 0xfec02668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f82b │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf833360e │ │ │ │ - blx 0x1877158 │ │ │ │ + blx 0x1877098 │ │ │ │ @ instruction: 0xf83efc80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ vpadd.i8 d15, d5, d2 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02788 │ │ │ │ + bl 0xfec026c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0xf649fffb │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf853020c │ │ │ │ - blx 0x187f1c0 │ │ │ │ + blx 0x187f100 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ addsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, lr, asr r8 @ │ │ │ │ @ instruction: 0xf404fb06 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f640f8 │ │ │ │ svclt 0x0000bf93 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec027e8 │ │ │ │ + bl 0xfec02728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -fp, asr #31 │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -158922,63 +158874,63 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6ffa5 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - bl 0x1271b9c │ │ │ │ + bl 0x1271adc │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, pc}^ │ │ │ │ - b 0x117ccd4 │ │ │ │ - b 0xac8584 │ │ │ │ - b 0x16baa8 │ │ │ │ - b 0x116c2ac │ │ │ │ + b 0x117cc14 │ │ │ │ + b 0xac84c4 │ │ │ │ + b 0x16b9e8 │ │ │ │ + b 0x116c1ec │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000bf35 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xff6cf7f6 │ │ │ │ @ instruction: 0xf6491f39 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ strbtvc lr, [r4], #2887 @ 0xb47 │ │ │ │ - b 0x147ccb0 │ │ │ │ - b 0x13ae85c │ │ │ │ - b 0xfe2caa00 │ │ │ │ + b 0x147cbf0 │ │ │ │ + b 0x13ae79c │ │ │ │ + b 0xfe2ca940 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1db7dc │ │ │ │ - b 0xfe1ac72c │ │ │ │ + b 0x1db71c │ │ │ │ + b 0xfe1ac66c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr12, cr6, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02914 │ │ │ │ + bl 0xfec02854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ qasxmi pc, r1, r5 @ │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -158997,73 +158949,73 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b2ad │ │ │ │ strcs pc, [r0, -pc, lsl #30] │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcne 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf147195b │ │ │ │ @ instruction: 0xf8560900 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x117cd70 │ │ │ │ - b 0x9086d0 │ │ │ │ - b 0x16bbd0 │ │ │ │ - b 0x116c3d4 │ │ │ │ + b 0x117ccb0 │ │ │ │ + b 0x908610 │ │ │ │ + b 0x16bb10 │ │ │ │ + b 0x116c314 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be9f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ mrc2 7, 6, pc, cr6, cr6, {7} │ │ │ │ @ instruction: 0xf6491f39 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ smladxcs r0, r3, r3, r0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ streq pc, [r0], #-327 @ 0xfffffeb9 │ │ │ │ eorsls pc, r9, r3, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bcde4 │ │ │ │ - b 0xfe2cab30 │ │ │ │ - b 0x1ac854 │ │ │ │ - b 0xfe1ac84c │ │ │ │ + b 0x13bcd24 │ │ │ │ + b 0xfe2caa70 │ │ │ │ + b 0x1ac794 │ │ │ │ + b 0xfe1ac78c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 3, pc, cr6, cr6, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02a40 │ │ │ │ + bl 0xfec02980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0x4621fe9f │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d504 │ │ │ │ - blne 0x777868 │ │ │ │ + blne 0x7777a8 │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f2 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 2, pc, cr2, cr6, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -159072,65 +159024,65 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6fe79 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x14725f4 │ │ │ │ + b 0x1472534 │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ - bl 0x190f9b4 │ │ │ │ + bl 0x190f8f4 │ │ │ │ ldmdaeq fp, {r0, r1, r2, r8}^ │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ - b 0x117cf34 │ │ │ │ - b 0x1887e4 │ │ │ │ - b 0x116c508 │ │ │ │ + b 0x117ce74 │ │ │ │ + b 0x188724 │ │ │ │ + b 0x116c448 │ │ │ │ @ instruction: 0xf8ac0308 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be07 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 1, pc, cr14, cr6, {7} │ │ │ │ @ instruction: 0xf6491f39 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f851 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r7], #-2921 @ 0xfffff497 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ - b 0xfe2bcf18 │ │ │ │ + b 0xfe2bce58 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1dba3c │ │ │ │ - b 0xfe1ac98c │ │ │ │ + b 0x1db97c │ │ │ │ + b 0xfe1ac8cc │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [ip, #984] @ 0x3d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02b74 │ │ │ │ + bl 0xfec02ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -r5, lsl #28 │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159148,55 +159100,55 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ stc2l 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ - blx 0x86d2ac │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ + blx 0x86d1ec │ │ │ │ strcc pc, [lr, #-3719] @ 0xfffff179 │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ - bl 0xfed6bc30 │ │ │ │ - bl 0x1aac630 │ │ │ │ + bl 0xfed6bb70 │ │ │ │ + bl 0x1aac570 │ │ │ │ @ instruction: 0xf8560808 │ │ │ │ ldmdaeq fp, {r0, r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x117cf98 │ │ │ │ - b 0x948928 │ │ │ │ - b 0x16c228 │ │ │ │ - b 0x116c62c │ │ │ │ + b 0x117ced8 │ │ │ │ + b 0x948868 │ │ │ │ + b 0x16c168 │ │ │ │ + b 0x116c56c │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00231f39 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcvc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bc4d8 │ │ │ │ - b 0xfe28ad98 │ │ │ │ - b 0x1acaa8 │ │ │ │ - b 0xfe1aca9c │ │ │ │ + b 0x13bc418 │ │ │ │ + b 0xfe28acd8 │ │ │ │ + b 0x1ac9e8 │ │ │ │ + b 0xfe1ac9dc │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -159213,15 +159165,15 @@ │ │ │ │ ldmdbne r2, {r9, sl, fp}^ │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stceq 1, cr15, [r0], {124} @ 0x7c │ │ │ │ svclt 0x00a4b2d2 │ │ │ │ rscscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1277ee4 │ │ │ │ + b 0x1277e24 │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r5, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ @@ -159231,30 +159183,30 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ ldc2 7, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strbmi r3, [r3], -lr, lsl #12 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ - beq 0xe7c78 │ │ │ │ + beq 0xe7bb8 │ │ │ │ @ instruction: 0xf1481912 │ │ │ │ @ instruction: 0xf5b20100 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf8570100 │ │ │ │ @ instruction: 0xf83c9039 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b292 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x90875c │ │ │ │ - b 0x12bf88 │ │ │ │ + b 0x90869c │ │ │ │ + b 0x12bec8 │ │ │ │ movwmi r0, #41481 @ 0xa209 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4576 │ │ │ │ bicsle r2, fp, r0 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -159265,30 +159217,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ smladxcs r0, r9, pc, r1 @ │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c463b │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ stmdbne r4!, {r9, fp}^ │ │ │ │ stmdaeq r0, {r0, r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x1878fd8 │ │ │ │ + blx 0x1878f18 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x11937f4 │ │ │ │ + b 0x1193734 │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ - b 0xfe2efc28 │ │ │ │ + b 0xfe2efb68 │ │ │ │ ldrmi r0, [r4, #1028] @ 0x404 │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -159305,21 +159257,21 @@ │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0x56ec50 │ │ │ │ - bl 0x12ec48c │ │ │ │ - bcs 0xfe0c8be4 │ │ │ │ - bleq 0xe8228 │ │ │ │ - blx 0xfe16a5dc │ │ │ │ + bl 0x56eb90 │ │ │ │ + bl 0x12ec3cc │ │ │ │ + bcs 0xfe0c8b24 │ │ │ │ + bleq 0xe8168 │ │ │ │ + blx 0xfe16a51c │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a7da4 │ │ │ │ + beq 0x20a7ce4 │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159337,167 +159289,167 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f6b224 │ │ │ │ @ instruction: 0xf1a7fc67 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ - b 0x146d9a0 │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ + b 0x146d8e0 │ │ │ │ strcc r7, [lr], -r4, ror #17 │ │ │ │ ands r2, sp, r0, lsl #4 │ │ │ │ svcmi 0x0000f511 │ │ │ │ @ instruction: 0xf173b289 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe0ea670 │ │ │ │ + blx 0xfe0ea5b0 │ │ │ │ svccc 0x0002f83c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x98fdf0 │ │ │ │ - b 0xec930 │ │ │ │ - b 0x10ec134 │ │ │ │ + b 0x98fd30 │ │ │ │ + b 0xec870 │ │ │ │ + b 0x10ec074 │ │ │ │ @ instruction: 0xf8ac0103 │ │ │ │ andsle r1, r0, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x12b2188 │ │ │ │ + bl 0x12b20c8 │ │ │ │ @ instruction: 0xf5b173e3 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff5ee530 │ │ │ │ + blle 0xff5ee470 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xb112e7da │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff7e9d24 │ │ │ │ + bllt 0xff7e9c64 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c05eb14 │ │ │ │ strbtvc lr, [r4], #2888 @ 0xb48 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe8368 │ │ │ │ + beq 0xe82a8 │ │ │ │ @ instruction: 0xf1bcda24 │ │ │ │ @ instruction: 0xf1744f00 │ │ │ │ svclt 0x00bc34ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0xfe0ea72e │ │ │ │ + blx 0xfe0ea66e │ │ │ │ svcge 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [sl], #-2700 @ 0xfffff574 │ │ │ │ @ instruction: 0xf8574596 │ │ │ │ - b 0x1dbeb4 │ │ │ │ - b 0xfe1acdfc │ │ │ │ + b 0x1dbdf4 │ │ │ │ + b 0xfe1acd3c │ │ │ │ andvs r0, ip, sl, lsl #8 │ │ │ │ @ instruction: 0xb113d1d6 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xfe4e9dbc │ │ │ │ + bllt 0xfe4e9cfc │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {111} @ 0x6f │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff0e9dea │ │ │ │ + blx 0xff0e9d2a │ │ │ │ cdpcc 1, 15, cr15, cr15, cr6, {0} │ │ │ │ @ instruction: 0x26004639 │ │ │ │ svccs 0x0001f81e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x1a72a70 │ │ │ │ + bl 0x1a729b0 │ │ │ │ strbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ svclt 0x00bcb2d2 │ │ │ │ ldrmi r4, [ip], r2, ror #12 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1238240 │ │ │ │ + b 0x1238180 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r6, r8, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1669e30 │ │ │ │ + bllt 0x1669d70 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ - blx 0xfe469e4e │ │ │ │ + blx 0xfe469d8e │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ movwcs r3, #1550 @ 0x60e │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x18f2ae0 │ │ │ │ + bl 0x18f2a20 │ │ │ │ @ instruction: 0xf8570101 │ │ │ │ strbmi r8, [r9, #-56] @ 0xffffffc8 │ │ │ │ addslt fp, r1, #168, 30 @ 0x2a0 │ │ │ │ svccs 0x0002f83c │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ - b 0x117cae4 │ │ │ │ + b 0x117ca24 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xb113d1de │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x5e9eb4 │ │ │ │ + bllt 0x5e9df4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ - blx 0x13e9ed2 │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + blx 0x13e9e12 │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1a72cac │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xab819 │ │ │ │ + bl 0x1a72bec │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xab759 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002400 │ │ │ │ - b 0xfe1ae330 │ │ │ │ - b 0x116cf50 │ │ │ │ + b 0xfe1ae270 │ │ │ │ + b 0x116ce90 │ │ │ │ @ instruction: 0xf85e0309 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -159507,30 +159459,30 @@ │ │ │ │ svclt 0x0000bad5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - blx 0x3e9f52 │ │ │ │ + blx 0x3e9e92 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0xfed6ef98 │ │ │ │ - b 0x146c7d4 │ │ │ │ - bl 0x1988f2c │ │ │ │ - bcs 0xfe0acbc8 │ │ │ │ - bleq 0xe8574 │ │ │ │ - blx 0xfe16a928 │ │ │ │ + bl 0xfed6eed8 │ │ │ │ + b 0x146c714 │ │ │ │ + bl 0x1988e6c │ │ │ │ + bcs 0xfe0acb08 │ │ │ │ + bleq 0xe84b4 │ │ │ │ + blx 0xfe16a868 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a80f0 │ │ │ │ + beq 0x20a8030 │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159544,83 +159496,83 @@ │ │ │ │ svclt 0x0000ba8b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0xff169fe4 │ │ │ │ + blx 0xff169f24 │ │ │ │ vmaxnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ - b 0x146dcec │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ + b 0x146dc2c │ │ │ │ strcc r7, [lr], -lr, ror #17 │ │ │ │ ands r2, sp, r0, lsl #8 │ │ │ │ svcmi 0x0000f519 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187e440 │ │ │ │ + blx 0x187e380 │ │ │ │ @ instruction: 0xf831fa80 │ │ │ │ tstmi r4, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x97413c │ │ │ │ - b 0x2ecc60 │ │ │ │ - b 0x116e464 │ │ │ │ + b 0x97407c │ │ │ │ + b 0x2ecba0 │ │ │ │ + b 0x116e3a4 │ │ │ │ @ instruction: 0xf8a10909 │ │ │ │ andsle r9, r2, r0 │ │ │ │ svccc 0x0002f93c │ │ │ │ - bl 0xfed7486c │ │ │ │ - b 0x146e4a8 │ │ │ │ - bl 0x1989000 │ │ │ │ + bl 0xfed747ac │ │ │ │ + b 0x146e3e8 │ │ │ │ + bl 0x1988f40 │ │ │ │ @ instruction: 0xf5b90308 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff56e880 │ │ │ │ + blle 0xff56e7c0 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb114e7d9 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xdea074 │ │ │ │ + blt 0xde9fb4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0x1bea090 │ │ │ │ + blx 0x1be9fd0 │ │ │ │ @ instruction: 0xf6491f39 │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ @ instruction: 0x17ef0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2300 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ - b 0x146e4d8 │ │ │ │ - blne 0x19ca46c │ │ │ │ + b 0x146e418 │ │ │ │ + blne 0x19ca3ac │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b4 │ │ │ │ - beq 0xe86c8 │ │ │ │ + beq 0xe8608 │ │ │ │ @ instruction: 0xf1b4da24 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe0eaa7c │ │ │ │ + blx 0xfe0ea9bc │ │ │ │ svchi 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf85e4594 │ │ │ │ - b 0x1d0200 │ │ │ │ - b 0xfe1ad140 │ │ │ │ + b 0x1d0140 │ │ │ │ + b 0xfe1ad080 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb113d1d5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ @@ -159629,28 +159581,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ subslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x6ea138 │ │ │ │ + blx 0x6ea078 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xfe12f976 │ │ │ │ + blx 0xfe12f8b6 │ │ │ │ ldmibeq r2, {r2, r8, fp, sp}^ │ │ │ │ subvs lr, r9, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], {162} @ 0xa2 │ │ │ │ vstmiane r9!, {s29-s120} │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1278598 │ │ │ │ + b 0x12784d8 │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r7, r3, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -159659,66 +159611,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605b21c │ │ │ │ @ instruction: 0xf9e2f7f6 │ │ │ │ @ instruction: 0xf1a71eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf1070633 │ │ │ │ movwcs r0, #3598 @ 0xe0e │ │ │ │ svccs 0x0002f93c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdacs r4, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x112f138 │ │ │ │ + b 0x112f078 │ │ │ │ @ instruction: 0xf5a24248 │ │ │ │ - b 0x167ddf8 │ │ │ │ - blx 0x187a19c │ │ │ │ + b 0x167dd38 │ │ │ │ + blx 0x187a0dc │ │ │ │ svclt 0x0018f880 │ │ │ │ @ instruction: 0xf831b297 │ │ │ │ svclt 0x00042f02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x93d9b8 │ │ │ │ - b 0x26ca44 │ │ │ │ - b 0x112de48 │ │ │ │ + b 0x93d8f8 │ │ │ │ + b 0x26c984 │ │ │ │ + b 0x112dd88 │ │ │ │ andhi r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0xb113d1d8 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r2!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0xf99af7f6 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - bmi 0xe83b0 │ │ │ │ + bmi 0xe82f0 │ │ │ │ @ instruction: 0xf85e46a9 │ │ │ │ movwcs r4, #3844 @ 0xf04 │ │ │ │ strgt pc, [r4], #-2950 @ 0xfffff47a │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ mcrreq 10, 4, lr, r4, cr12 │ │ │ │ strbmi r1, [ip, #-2020] @ 0xfffff81c │ │ │ │ ldrbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0301 │ │ │ │ tstmi sp, #0, 24 │ │ │ │ - b 0xfe1d8db0 │ │ │ │ + b 0xfe1d8cf0 │ │ │ │ vmull.u8 q8, d0, d12 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ movweq lr, #19075 @ 0x4a83 │ │ │ │ bicsle r6, ip, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ @@ -159729,72 +159681,72 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0xf883fa4f │ │ │ │ - bleq 0x4e8704 │ │ │ │ + bleq 0x4e8644 │ │ │ │ @ instruction: 0xf94ef7f6 │ │ │ │ - beq 0xe8434 │ │ │ │ + beq 0xe8374 │ │ │ │ @ instruction: 0xf1044629 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ ldrtmi r2, [r4], -r1, lsl #30 │ │ │ │ @ instruction: 0xf000463d │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xff12f316 │ │ │ │ + blx 0xff12f256 │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c0109e2 │ │ │ │ subvs lr, r4, #270336 @ 0x42000 │ │ │ │ streq pc, [r0], #418 @ 0x1a2 │ │ │ │ strbtne lr, [r5], #2644 @ 0xa54 │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #156, 12 @ 0x9c00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1338740 │ │ │ │ + b 0x1338680 │ │ │ │ vmlsl.u8 q8, d0, d12 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64ff0 │ │ │ │ svclt 0x0000b8d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460c4692 │ │ │ │ - blx 0x498584 │ │ │ │ + blx 0x4984c4 │ │ │ │ strmi pc, [r1], r3, lsl #17 │ │ │ │ - blmi 0xff8e9ca4 │ │ │ │ - bleq 0xda8e84 │ │ │ │ + blmi 0x8e9be4 │ │ │ │ + bleq 0xda8dc4 │ │ │ │ @ instruction: 0xf904f7f6 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stceq 1, cr15, [r2], {170} @ 0xaa │ │ │ │ @ instruction: 0xf10a1ea1 │ │ │ │ movwcs r0, #2574 @ 0xa0e │ │ │ │ @ instruction: 0xf83c2700 │ │ │ │ ldrtmi r2, [r4], -r2, lsl #30 │ │ │ │ @ instruction: 0xf04f463d │ │ │ │ - blx 0xff12fbaa │ │ │ │ + blx 0xff12faea │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c010be2 │ │ │ │ submi lr, r4, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf5a2b294 │ │ │ │ - b 0x153cbc0 │ │ │ │ + b 0x153cb00 │ │ │ │ sbclt r3, r5, #1342177294 @ 0x5000000e │ │ │ │ svccs 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470e01 │ │ │ │ - b 0x11897d0 │ │ │ │ + b 0x1189710 │ │ │ │ @ instruction: 0xf85b030e │ │ │ │ vmvn.i32 d21, #133 @ 0x00000085 │ │ │ │ ldrbmi r0, [r4, #143] @ 0x8f │ │ │ │ andeq lr, r5, #139264 @ 0x22000 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ bicsle r8, r4, ip │ │ │ │ @@ -159808,31 +159760,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b6f7f6 │ │ │ │ @ instruction: 0xf6491f29 │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ strcs r0, [r0, #-3635] @ 0xfffff1cd │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0004f85c │ │ │ │ ldrmi r4, [ip], -sl, asr #13 │ │ │ │ - bmi 0x26b378 │ │ │ │ - b 0x11b03e0 │ │ │ │ - b 0x146d57c │ │ │ │ + bmi 0x26b2b8 │ │ │ │ + b 0x11b0320 │ │ │ │ + b 0x146d4bc │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11fd468 │ │ │ │ - blx 0x186d890 │ │ │ │ + b 0x11fd3a8 │ │ │ │ + blx 0x186d7d0 │ │ │ │ strbmi pc, [r2, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ streq lr, [r4], #-2697 @ 0xfffff577 │ │ │ │ streq lr, [sl], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -159843,82 +159795,82 @@ │ │ │ │ @ instruction: 0xf7f64ff8 │ │ │ │ svclt 0x0000b833 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e4693 │ │ │ │ - ldrbtcc pc, [pc], #267 @ 0xac4b8 @ │ │ │ │ + ldrbtcc pc, [pc], #267 @ 0xac3f8 @ │ │ │ │ @ instruction: 0xf10b3e01 │ │ │ │ @ instruction: 0xf04f0b0f │ │ │ │ strmi r0, [r0], r0, lsl #20 │ │ │ │ @ instruction: 0xf7f6b25f │ │ │ │ @ instruction: 0xf914f863 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9160301 │ │ │ │ @ instruction: 0xf04fef01 │ │ │ │ - blx 0xfe12e8de │ │ │ │ - b 0x14748fc │ │ │ │ - b 0x148b89c │ │ │ │ + blx 0xfe12e81e │ │ │ │ + b 0x147483c │ │ │ │ + b 0x148b7dc │ │ │ │ ldmne r2, {r1, r2, r3, r8, sl, sp} │ │ │ │ @ instruction: 0x2c0cea4f │ │ │ │ @ instruction: 0x6c1eea4c │ │ │ │ ldmdbne r2, {r0, r3, r6, r8, lr}^ │ │ │ │ tsteq ip, r1, asr #22 │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ stceq 1, cr15, [r0], {113} @ 0x71 │ │ │ │ strcs pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ ldrmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2b5b08 │ │ │ │ + ble 0x2b5a48 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, r1, ror r1 @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, #769] @ 0x301 │ │ │ │ @ instruction: 0xb1034699 │ │ │ │ - b 0x13485f8 │ │ │ │ + b 0x1348538 │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00e0f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - stmibmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf814f7f6 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b1e01b │ │ │ │ - b 0x148017c │ │ │ │ + b 0x14800bc │ │ │ │ @ instruction: 0xf15c4111 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ - bleq 0x128588 │ │ │ │ + bleq 0x1284c8 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85945a0 │ │ │ │ - b 0x95c690 │ │ │ │ - b 0xecdd4 │ │ │ │ - b 0x112c9d8 │ │ │ │ + b 0x95c5d0 │ │ │ │ + b 0xecd14 │ │ │ │ + b 0x112c918 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ @ instruction: 0xf934d020 │ │ │ │ @ instruction: 0xf04f1f02 │ │ │ │ @ instruction: 0xf9330b00 │ │ │ │ - blx 0xfe0f81c6 │ │ │ │ - b 0x14735d4 │ │ │ │ - b 0x148c14c │ │ │ │ + blx 0xfe0f8106 │ │ │ │ + b 0x1473514 │ │ │ │ + b 0x148c08c │ │ │ │ stmdane r9, {r1, r9, fp, lr}^ │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0ceb4c │ │ │ │ tsteq sl, r1, lsl fp │ │ │ │ @ instruction: 0x0c0eeb4c │ │ │ │ svcmi 0x0000f1b1 │ │ │ │ @@ -159933,42 +159885,42 @@ │ │ │ │ svclt 0x0000bf81 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb4f7f5 │ │ │ │ @ instruction: 0xf1041f29 │ │ │ │ svcne 0x0025020c │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf8554f04 │ │ │ │ @ instruction: 0xf0049f04 │ │ │ │ - b 0x13bf640 │ │ │ │ - b 0x146f794 │ │ │ │ - blx 0xff30c15a │ │ │ │ + b 0x13bf580 │ │ │ │ + b 0x146f6d4 │ │ │ │ + blx 0xff30c09a │ │ │ │ @ instruction: 0xf04fec06 │ │ │ │ - bl 0x82ea50 │ │ │ │ - bl 0x17afe8c │ │ │ │ + bl 0x82e990 │ │ │ │ + bl 0x17afdcc │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b946e6 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s9, s28 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842aa │ │ │ │ - b 0x45c778 │ │ │ │ - b 0xfe42febc │ │ │ │ + b 0x45c6b8 │ │ │ │ + b 0xfe42fdfc │ │ │ │ andvs r0, ip, r4, lsl #8 │ │ │ │ tstlt r3, pc, asr #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0030f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -159982,22 +159934,22 @@ │ │ │ │ @ instruction: 0xf1090800 │ │ │ │ @ instruction: 0xf1093eff │ │ │ │ @ instruction: 0xf91e090f │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9140301 │ │ │ │ strcs fp, [r0, -r1, lsl #30] │ │ │ │ @ instruction: 0x2c05fb82 │ │ │ │ - bvc 0xffba7020 │ │ │ │ + bvc 0xffba6f60 │ │ │ │ tstcs fp, pc, asr #20 │ │ │ │ - b 0x1472934 │ │ │ │ - bl 0x13b6f18 │ │ │ │ - b 0x132f724 │ │ │ │ + b 0x1472874 │ │ │ │ + bl 0x13b6e58 │ │ │ │ + b 0x132f664 │ │ │ │ orrcc r6, r0, fp, lsl sl │ │ │ │ - beq 0xe8c24 │ │ │ │ - bl 0x13b2844 │ │ │ │ + beq 0xe8b64 │ │ │ │ + bl 0x13b2784 │ │ │ │ @ instruction: 0xf5b10c0a │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42207 │ │ │ │ rsbscs r4, pc, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf511da08 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ @@ -160016,43 +159968,43 @@ │ │ │ │ svclt 0x0000bedb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - stmibmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0ef7f5 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2e01a │ │ │ │ - b 0x1480388 │ │ │ │ + b 0x14802c8 │ │ │ │ @ instruction: 0xf15e4112 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - bleq 0x128794 │ │ │ │ + bleq 0x1286d4 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x12992a4 │ │ │ │ + b 0x12991e4 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r0, #143]! @ 0x8f │ │ │ │ eors pc, r2, r9, asr r8 @ │ │ │ │ andeq lr, lr, #44, 20 @ 0x2c000 │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ eorle r8, r3, sl, lsl r0 │ │ │ │ svcne 0x0002f934 │ │ │ │ - bleq 0xe88fc │ │ │ │ + bleq 0xe883c │ │ │ │ svcgt 0x0002f933 │ │ │ │ vmlane.f64 d15, d21, d1 │ │ │ │ - bvc 0xffbe7108 │ │ │ │ + bvc 0xffbe7048 │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x14728f8 │ │ │ │ - bl 0x143f000 │ │ │ │ - b 0x1330014 │ │ │ │ + b 0x1472838 │ │ │ │ + bl 0x143ef40 │ │ │ │ + b 0x132ff54 │ │ │ │ @ instruction: 0xf5124a1c │ │ │ │ @ instruction: 0xf14a4200 │ │ │ │ stmne sl, {r9, fp} │ │ │ │ vmlseq.f64 d14, d10, d14 │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ tstpeq r0, lr, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000dbc5 │ │ │ │ @@ -160068,15 +160020,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ mrc2 7, 5, pc, cr0, cr5, {7} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f851 │ │ │ │ svcls 0x0004f85e │ │ │ │ stcmi 0, cr15, [r0], {4} │ │ │ │ mrrceq 10, 4, lr, r4, cr12 │ │ │ │ stmiavc r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @@ -160085,20 +160037,20 @@ │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14a0894 │ │ │ │ + b 0x14a07d4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x187e88c │ │ │ │ - b 0xfe2eba90 │ │ │ │ - b 0x116e8a4 │ │ │ │ + blx 0x187e7cc │ │ │ │ + b 0xfe2eb9d0 │ │ │ │ + b 0x116e7e4 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ bicle r6, fp, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -160111,35 +160063,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4698 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ mrc2 7, 2, pc, cr10, cr5, {7} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [r8] │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xac904 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xac844 │ │ │ │ stmiane r0, {r3, r6, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eoreq r3, r4, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0101 │ │ │ │ andcs r9, r0, #1, 30 │ │ │ │ stmdbcc r9, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12f2c74 │ │ │ │ + bl 0x12f2bb4 │ │ │ │ ldmdbne fp, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - bleq 0xe8efc │ │ │ │ - bcs 0x2a9828 │ │ │ │ + bleq 0xe8e3c │ │ │ │ + bcs 0x2a9768 │ │ │ │ strmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0x20a8a60 │ │ │ │ + beq 0x20a89a0 │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1594f00 │ │ │ │ svclt 0x00be0900 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - beq 0xfe0e8a74 │ │ │ │ + beq 0xfe0e89b4 │ │ │ │ tstlt r9, sl, lsl #12 │ │ │ │ andge pc, r0, lr, lsl #17 │ │ │ │ vorr.i32 d20, #34304 @ 0x00008600 │ │ │ │ strbmi r0, [r7, #-79]! @ 0xffffffb1 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @@ -160149,82 +160101,82 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461c │ │ │ │ @ instruction: 0x46064617 │ │ │ │ @ instruction: 0xf7f5b224 │ │ │ │ @ instruction: 0xf649fe0b │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1a50833 │ │ │ │ - b 0x146f990 │ │ │ │ + b 0x146f8d0 │ │ │ │ @ instruction: 0xf1a74924 │ │ │ │ strteq r0, [r4], #-3586 @ 0xfffff1fe │ │ │ │ strcs r3, [r0, #-1806] @ 0xfffff8f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x148059c │ │ │ │ + b 0x14804dc │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb32c │ │ │ │ + blx 0xfe0eb26c │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r7, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, sl, r8, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12b7e8 │ │ │ │ - bl 0x1332d4c │ │ │ │ + bcc 0x12b728 │ │ │ │ + bl 0x1332c8c │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x36770c │ │ │ │ + beq 0x36764c │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe8fd8 │ │ │ │ + bleq 0xe8f18 │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bd7b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ - stmibmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ - beq 0x1a27374 │ │ │ │ + beq 0x1a272b4 │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ strcs r0, [r0, -ip, lsl #4] │ │ │ │ svcpl 0x0004f851 │ │ │ │ @ instruction: 0xf856469e │ │ │ │ ldrbmi fp, [r4], r4, lsl #30 │ │ │ │ - blx 0xff1f5a56 │ │ │ │ - bl 0x867a84 │ │ │ │ - bl 0x17b0294 │ │ │ │ + blx 0xff1f5996 │ │ │ │ + bl 0x8679c4 │ │ │ │ + bl 0x17b01d4 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r6], r1, lsl #8 │ │ │ │ - b 0x1498f18 │ │ │ │ + b 0x1498e58 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0401 │ │ │ │ - blx 0x1880274 │ │ │ │ + blx 0x18801b4 │ │ │ │ msrmi CPSR_sxc, #128, 24 @ 0x8000 │ │ │ │ vmlaeq.f32 s28, s11, s28 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85942b2 │ │ │ │ - b 0x43cb78 │ │ │ │ - b 0xfe1ada9c │ │ │ │ + b 0x43cab8 │ │ │ │ + b 0xfe1ad9dc │ │ │ │ andvs r0, ip, r5, lsl #8 │ │ │ │ @ instruction: 0xb117d1d8 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160240,24 +160192,24 @@ │ │ │ │ @ instruction: 0x26003cff │ │ │ │ @ instruction: 0xf1080224 │ │ │ │ strcc r0, [r0], #2063 @ 0x80f │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svcls 0x0001f91e │ │ │ │ - blx 0xfe1752ee │ │ │ │ + blx 0xfe17522e │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1272f64 │ │ │ │ + bl 0x1272ea4 │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ @ instruction: 0xf3c30b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ - ble 0x2ef50c │ │ │ │ + ble 0x2ef44c │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf88eb109 │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -160276,41 +160228,41 @@ │ │ │ │ @ instruction: 0x46064690 │ │ │ │ ldc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ vqshl.u8 d16, d28, d7 │ │ │ │ @ instruction: 0xf51437c0 │ │ │ │ @ instruction: 0xf1a84400 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ @ instruction: 0xf1470933 │ │ │ │ @ instruction: 0xf1080700 │ │ │ │ strcs r0, [r0, #-2062] @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x1480790 │ │ │ │ + b 0x14806d0 │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb520 │ │ │ │ + blx 0xfe0eb460 │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r0, #143]! @ 0x8f │ │ │ │ eorscs pc, sl, r9, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12b9dc │ │ │ │ - bl 0x1332f40 │ │ │ │ + bcc 0x12b91c │ │ │ │ + bl 0x1332e80 │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3678f8 │ │ │ │ + beq 0x367838 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe91cc │ │ │ │ + bleq 0xe910c │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ @@ -160319,172 +160271,172 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stmdbeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r6], #980 @ 0x3d4 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strcs r1, [r0], -r5, lsr #30 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf855469c │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bgt 0x3abb5c │ │ │ │ + bgt 0x3aba9c │ │ │ │ stcmi 1, cr15, [r0], {28} │ │ │ │ - beq 0xe917c │ │ │ │ + beq 0xe90bc │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - beq 0x3679c4 │ │ │ │ + beq 0x367904 │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ ldrbmi r0, [r4], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x14a0c80 │ │ │ │ + b 0x14a0bc0 │ │ │ │ @ instruction: 0xf0007aea │ │ │ │ @ instruction: 0xf10a0e01 │ │ │ │ - blx 0x187fc78 │ │ │ │ - b 0x126b67c │ │ │ │ - b 0xfe3ae4b8 │ │ │ │ + blx 0x187fbb8 │ │ │ │ + b 0x126b5bc │ │ │ │ + b 0xfe3ae3f8 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ adcmi r1, sl, #15 │ │ │ │ eors pc, sl, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r4], #-2700 @ 0xfffff574 │ │ │ │ bicle r6, pc, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bc2d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec03eb4 │ │ │ │ + bl 0xfec03df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f5b2df │ │ │ │ @ instruction: 0xf104fc65 │ │ │ │ mrcne 12, 3, r3, cr1, cr15, {7} │ │ │ │ - streq pc, [pc], #-262 @ 0xaccd0 │ │ │ │ + streq pc, [pc], #-262 @ 0xacc10 │ │ │ │ @ instruction: 0xf10c3101 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ stmdavc fp, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r0, ip, r8 │ │ │ │ andcs pc, r7, #3072 @ 0xc00 │ │ │ │ andcs pc, r0, ip, lsl #17 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bc05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec03f04 │ │ │ │ + bl 0xfec03e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f54604 │ │ │ │ @ instruction: 0xf1a7fc3d │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83e360e │ │ │ │ - blx 0x1874934 │ │ │ │ + blx 0x1874874 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ addsmi ip, lr, #60 @ 0x3c │ │ │ │ andne pc, r5, #18432 @ 0x4800 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff5ead30 │ │ │ │ + bllt 0xff5eac70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec03f64 │ │ │ │ + bl 0xfec03ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf649fc0d │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x188499c │ │ │ │ + blx 0x18848dc │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strpl pc, [r7], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bba5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec03fc4 │ │ │ │ + bl 0xfec03f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f54605 │ │ │ │ vmovne.8 d17[6], pc │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf1061e73 │ │ │ │ movwcc r0, #5135 @ 0x140f │ │ │ │ strbeq r3, [r2, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc lr, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x24ae1e │ │ │ │ + blx 0x24ad5e │ │ │ │ andvc ip, sl, r2, lsl #4 │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04010 │ │ │ │ + bl 0xfec03f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ eorslt r4, r6, #4, 12 @ 0x400000 │ │ │ │ - blx 0xfee6adfa │ │ │ │ + blx 0xfee6ad3a │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83c350e │ │ │ │ sbclt r2, r1, #2, 30 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - blx 0x57e422 │ │ │ │ - b 0x945a58 │ │ │ │ - b 0x16d658 │ │ │ │ - b 0x116da5c │ │ │ │ + blx 0x57e362 │ │ │ │ + b 0x945998 │ │ │ │ + b 0x16d598 │ │ │ │ + b 0x116d99c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb4d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04074 │ │ │ │ + bl 0xfec03fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf649fb85 │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884aac │ │ │ │ + blx 0x18849ec │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strvc pc, [r5], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ @@ -160498,83 +160450,83 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ @ instruction: 0xf7f5b21e │ │ │ │ svcne 0x0021fb53 │ │ │ │ @ instruction: 0xf6492200 │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ @ instruction: 0x46140933 │ │ │ │ - blmi 0xe9038 │ │ │ │ + blmi 0xe8f78 │ │ │ │ ssatmi r4, #23, r2, lsl #13 │ │ │ │ strls r4, [r1, #-1676] @ 0xfffff974 │ │ │ │ eorcc pc, r4, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf859b2c1 │ │ │ │ - blx 0xfe184fd6 │ │ │ │ + blx 0xfe184f16 │ │ │ │ @ instruction: 0xf85c370e │ │ │ │ ldmne fp, {r2, r8, r9, sl, fp, ip}^ │ │ │ │ streq lr, [r3, #-2689] @ 0xfffff57f │ │ │ │ eorsmi r4, r5, pc, ror r1 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0xfe1fe494 │ │ │ │ + b 0xfe1fe3d4 │ │ │ │ tstle r7, r1, lsl #10 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ tstmi sl, #77 @ 0x4d │ │ │ │ submi r4, sp, r5, lsr r0 │ │ │ │ vraddhn.i16 d19, q0, │ │ │ │ stccs 0, cr1, [r4], {15} │ │ │ │ andpl pc, r0, ip, asr #17 │ │ │ │ stcls 1, cr13, [r1, #-880] @ 0xfffffc90 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff56af34 │ │ │ │ + blt 0xff56ae74 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ @ instruction: 0xf6494691 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ movwcs pc, #2821 @ 0xb05 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x469c469a │ │ │ │ strls r4, [r1, #-1726] @ 0xfffff942 │ │ │ │ eorscs pc, ip, r9, asr r8 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ - bl 0x444bc0 │ │ │ │ + bl 0x444b00 │ │ │ │ @ instruction: 0xf85e07c4 │ │ │ │ - blx 0xfe2c507a │ │ │ │ + blx 0xfe2c4fba │ │ │ │ ldmdavs pc!, {r1, sl, sp}^ @ │ │ │ │ ldrdlt pc, [r4], -r1 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ ldrbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ ldmne r2, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ rsbmi r4, sl, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r2, lsr r0 │ │ │ │ - b 0xfe1bd174 │ │ │ │ + b 0xfe1bd0b4 │ │ │ │ andvs r0, sl, fp, lsl #8 │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ subvs r2, ip, r2, lsl #20 │ │ │ │ stcls 1, cr13, [r1, #-864] @ 0xfffffca0 │ │ │ │ @ instruction: 0xf8c5b10b │ │ │ │ strtmi ip, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ @ instruction: 0xf06fba87 │ │ │ │ - b 0xa3dffc │ │ │ │ - b 0xfe36e814 │ │ │ │ - b 0xfe22e014 │ │ │ │ + b 0xa3df3c │ │ │ │ + b 0xfe36e754 │ │ │ │ + b 0xfe22df54 │ │ │ │ eorsmi r0, ip, r5, lsl #4 │ │ │ │ ldreq pc, [r1, #-0] │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ svclt 0x00182d00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160583,25 +160535,25 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xf04fb21e │ │ │ │ @ instruction: 0xf7f50800 │ │ │ │ strtmi pc, [r2], -r9, lsr #21 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - stmibmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f1f3c │ │ │ │ strbmi r4, [r2], r0, lsl #22 │ │ │ │ pkhbtmi r4, lr, r4, lsl #13 │ │ │ │ @ instruction: 0xf9bc9501 │ │ │ │ sbclt r3, r2, #2 │ │ │ │ eorsne pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [r6, -r3, lsl #23] │ │ │ │ svccs 0x0004f854 │ │ │ │ - b 0xfe1333dc │ │ │ │ + b 0xfe13331c │ │ │ │ cmnmi pc, r3, lsl #10 │ │ │ │ ldrbmi r4, [r7, #-13] │ │ │ │ ldrbmi fp, [fp, #-3848] @ 0xfffff0f8 │ │ │ │ streq lr, [r2, #-2693] @ 0xfffff57b │ │ │ │ @ instruction: 0xf06fd108 │ │ │ │ vabal.u8 q10, d0, d0 │ │ │ │ subsmi r0, r5, r0, lsl #7 │ │ │ │ @@ -160612,55 +160564,55 @@ │ │ │ │ eorvs r4, r5, r6, lsr #11 │ │ │ │ stcls 1, cr13, [r1, #-876] @ 0xfffffc94 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x9eb090 │ │ │ │ + blt 0x9eafd0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0xf6494614 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x46060733 │ │ │ │ @ instruction: 0xf1a94698 │ │ │ │ @ instruction: 0xf7f50508 │ │ │ │ movwcs pc, #2645 @ 0xa55 @ │ │ │ │ ldrtmi r4, [lr], r4, lsr #13 │ │ │ │ sbclt r9, r2, #1048576 @ 0x100000 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ @ instruction: 0xf85546aa │ │ │ │ - bl 0x448d1c │ │ │ │ + bl 0x448c5c │ │ │ │ @ instruction: 0xf85e04c2 │ │ │ │ stmdavs r7!, {r1, r4, r5, sp}^ │ │ │ │ strne pc, [r1], #-2952 @ 0xfffff478 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ stmdbcs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmdane r9, {r2, r3, r4, ip, lr, pc}^ │ │ │ │ rsbsmi r4, r1, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r1, lsl r0 │ │ │ │ - b 0xfe1bd260 │ │ │ │ + b 0xfe1bd1a0 │ │ │ │ vraddhn.i16 d16, q0, │ │ │ │ @ instruction: 0xf10c200f │ │ │ │ ldrbmi r0, [r1, #3080] @ 0xc08 │ │ │ │ strvs lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ mcrls 1, 0, sp, cr1, cr9, {6} │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt sl, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq lr, r6, #139264 @ 0x22000 │ │ │ │ @ instruction: 0xf06f4056 │ │ │ │ - b 0xfe37d95c │ │ │ │ + b 0xfe37d89c │ │ │ │ eorsmi r0, sl, r2, lsl #4 │ │ │ │ streq lr, [fp], #-2690 @ 0xfffff57e │ │ │ │ andseq pc, r1, #0 │ │ │ │ svclt 0x00182a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7db │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160668,15 +160620,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0x46994692 │ │ │ │ @ instruction: 0xf9fef7f5 │ │ │ │ @ instruction: 0xf6491f21 │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf06f463b │ │ │ │ ldrtmi r4, [lr], r0, lsl #22 │ │ │ │ strls r4, [r1], -ip, lsl #13 │ │ │ │ eormi pc, r5, r9, lsr r9 @ │ │ │ │ @ instruction: 0xf93ab2c1 │ │ │ │ @@ -160706,22 +160658,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #2899968 @ 0x2c4000 │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ + msrmi CPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x46914615 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ eorsmi pc, r5, r7, asr r8 @ │ │ │ │ - blx 0xfe3ebbcc │ │ │ │ + blx 0xfe3ebb0c │ │ │ │ eorsvs pc, r5, r8, asr r8 @ │ │ │ │ svceq 0x0008f851 │ │ │ │ biceq lr, sl, #14336 @ 0x3800 │ │ │ │ eorsge pc, sl, lr, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdlt pc, [r4], -r3 │ │ │ │ @ instruction: 0xf1b6684b │ │ │ │ @@ -160737,16 +160689,16 @@ │ │ │ │ andvs r2, ip, r2, lsl #16 │ │ │ │ bicsle r6, r7, fp, asr #32 │ │ │ │ ldrdge pc, [r4], -sp │ │ │ │ @ instruction: 0xf8cab10a │ │ │ │ ldrbmi r5, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b75c │ │ │ │ - b 0xfe32fab4 │ │ │ │ + b 0xb5b69c │ │ │ │ + b 0xfe32f9f4 │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [fp, r1, lsl #4] │ │ │ │ @@ -160756,17 +160708,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0x1cabf951 │ │ │ │ stcne 15, cr1, [r2], #228 @ 0xe4 │ │ │ │ @ instruction: 0xf6492700 │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ - bmi 0xe9440 │ │ │ │ + bmi 0xe9380 │ │ │ │ @ instruction: 0xf06f46b9 │ │ │ │ ldrmi r4, [r4], r0, lsl #22 │ │ │ │ @ instruction: 0x9601469e │ │ │ │ eormi pc, r5, lr, lsr r9 @ │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ @@ -160793,47 +160745,47 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #49152 @ 0xc000 │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ + msrmi CPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ ldrmi r2, [r1], r4, lsl #12 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ - blx 0x1883a98 │ │ │ │ + blx 0x18839d8 │ │ │ │ @ instruction: 0xf858fa8c │ │ │ │ @ instruction: 0xf8515006 │ │ │ │ - bl 0x430fd4 │ │ │ │ + bl 0x430f14 │ │ │ │ @ instruction: 0xf85e03ca │ │ │ │ - blx 0xfe1d54a6 │ │ │ │ + blx 0xfe1d53e6 │ │ │ │ @ instruction: 0xf8d34505 │ │ │ │ stmdavs fp, {r2, ip, sp, pc}^ │ │ │ │ svcmi 0x0080f1b5 │ │ │ │ strbmi fp, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ stmdbne r4!, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ submi r4, r4, sp, ror #2 │ │ │ │ - b 0x1bd54c │ │ │ │ - b 0x1ee404 │ │ │ │ + b 0x1bd48c │ │ │ │ + b 0x1ee344 │ │ │ │ submi r0, r4, fp, lsl #10 │ │ │ │ cdpcs 0, 0, cr4, cr12, cr11, {3} │ │ │ │ stccs 3, cr15, [pc], {204} @ 0xcc │ │ │ │ streq pc, [ip], -pc, asr #32 │ │ │ │ movwmi lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0xf8ddd1d8 │ │ │ │ tstlt r2, r4 │ │ │ │ @ instruction: 0xf8ca2301 │ │ │ │ ldrbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b600 │ │ │ │ - b 0xfe32fc10 │ │ │ │ + b 0xb5b540 │ │ │ │ + b 0xfe32fb50 │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [sl, r1, lsl #4] │ │ │ │ @@ -160849,26 +160801,26 @@ │ │ │ │ @ instruction: 0xf10706f8 │ │ │ │ @ instruction: 0xf1c50c10 │ │ │ │ andcc r0, r1, #8, 28 @ 0x80 │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ tsteq pc, r3, lsl r8 @ │ │ │ │ ldrne lr, [r3, -r7, asr #20] │ │ │ │ @ instruction: 0xf887fa4f │ │ │ │ - b 0x149a06c │ │ │ │ - b 0x146e194 │ │ │ │ + b 0x1499fac │ │ │ │ + b 0x146e0d4 │ │ │ │ @ instruction: 0xf02808c8 │ │ │ │ - b 0x146f658 │ │ │ │ + b 0x146f598 │ │ │ │ @ instruction: 0xf00309e7 │ │ │ │ rsbsne r0, pc, r4, asr #6 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ ldmdaeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ streq pc, [r2, -r7]! │ │ │ │ sbcslt r4, fp, #-335544320 @ 0xec000000 │ │ │ │ - blx 0x99b8f4 │ │ │ │ + blx 0x99b834 │ │ │ │ sbcslt pc, fp, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0xf10107c7 │ │ │ │ svclt 0x00480101 │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r2, ip, lsl #11 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -160877,15 +160829,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf6494680 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ vtst.8 , , │ │ │ │ @ instruction: 0xf6cf0af0 │ │ │ │ @ instruction: 0xf1a57aff │ │ │ │ @ instruction: 0xf1a40e02 │ │ │ │ rscslt r0, r5, #512 @ 0x200 │ │ │ │ stmibeq r8, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -160894,28 +160846,28 @@ │ │ │ │ @ instruction: 0xf1c5340e │ │ │ │ @ instruction: 0xf6400310 │ │ │ │ movwls r7, #2831 @ 0xb0f │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ @ instruction: 0x3000f8bc │ │ │ │ - b 0x35be90 │ │ │ │ - b 0x371d34 │ │ │ │ + b 0x35bdd0 │ │ │ │ + b 0x371c74 │ │ │ │ tstmi sl, #1275068416 @ 0x4c000000 │ │ │ │ tstpne r1, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ - b 0x199d78 │ │ │ │ + b 0x199cb8 │ │ │ │ vtst.8 q8, q9, q1 │ │ │ │ - b 0x1761c4 │ │ │ │ + b 0x176104 │ │ │ │ vqsub.s8 q8, q2, q1 │ │ │ │ - b 0x17e254 │ │ │ │ - b 0x2ee24c │ │ │ │ + b 0x17e194 │ │ │ │ + b 0x2ee18c │ │ │ │ movwmi r0, #45505 @ 0xb1c1 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ addslt r4, fp, #1275068416 @ 0x4c000000 │ │ │ │ - bls 0xdb9b0 │ │ │ │ + bls 0xdb8f0 │ │ │ │ addslt r4, fp, #211 @ 0xd3 │ │ │ │ strbmi fp, [r4, #-706]! @ 0xfffffd3e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r2, r7, asr r8 @ │ │ │ │ svccs 0x0002f83e │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ @@ -160932,45 +160884,45 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xfff2f7f4 │ │ │ │ rscslt r1, lr, #49, 30 @ 0xc4 │ │ │ │ mvneq pc, #7 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stmdaeq r0!, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ tstlt lr, #180, 12 @ 0xb400000 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - b 0x149be68 │ │ │ │ + b 0x149bda8 │ │ │ │ @ instruction: 0x01241914 │ │ │ │ stmdbcc pc, {r0, r3, ip, sp, lr, pc} @ │ │ │ │ ldclcc 0, cr15, [r0], #16 │ │ │ │ streq lr, [ip], #-2633 @ 0xfffff5b7 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r2!, {r0, r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ - b 0x13ad998 │ │ │ │ + b 0x13ad8d8 │ │ │ │ @ instruction: 0xf0040c09 │ │ │ │ - b 0x13ba830 │ │ │ │ + b 0x13ba770 │ │ │ │ stmdblt fp, {r2, sl, fp} │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ - blx 0xfe0ebf98 │ │ │ │ + blx 0xfe0ebed8 │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bebf0 │ │ │ │ + b 0xfe3beb30 │ │ │ │ @ instruction: 0xf8570409 │ │ │ │ - b 0x1dd718 │ │ │ │ - b 0xfe1ae664 │ │ │ │ + b 0x1dd658 │ │ │ │ + b 0xfe1ae5a4 │ │ │ │ andvs r0, ip, r9, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0060f7f4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -160980,16 +160932,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3991 @ 0xf97 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d39e │ │ │ │ - blcs 0x2becb0 │ │ │ │ + blx 0xff45d2de │ │ │ │ + blcs 0x2bebf0 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ @ instruction: 0xff3ef7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161003,28 +160955,28 @@ │ │ │ │ ldcne 15, cr15, [r1], #428 @ 0x1ac │ │ │ │ andeq pc, r2, #168, 2 @ 0x2a │ │ │ │ ldclne 6, cr2, [r3], #-0 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf932d007 │ │ │ │ @ instruction: 0x07f6c013 │ │ │ │ @ instruction: 0xf831d517 │ │ │ │ - blx 0xff2486ea │ │ │ │ + blx 0xff24862a │ │ │ │ vabal.u8 q10, d16, d12 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ec461e │ │ │ │ @ instruction: 0xf7f44638 │ │ │ │ strtmi pc, [r0], -fp, lsl #30 │ │ │ │ andcs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf83181f0 │ │ │ │ @ instruction: 0xf3c06b02 │ │ │ │ - blx 0xff22d94a │ │ │ │ + blx 0xff22d88a │ │ │ │ ldrmi r4, [lr], -ip, lsl #11 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ @@ -161032,16 +160984,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3887 @ 0xf2f @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff15d46e │ │ │ │ - blcs 0x1beb54 │ │ │ │ + blx 0xff15d3ae │ │ │ │ + blcs 0x1bea94 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mrc2 7, 6, pc, cr6, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161056,44 +161008,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1985] @ 0xfffff83f │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ smlatbeq r8, r8, r1, pc @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xff0f183a │ │ │ │ + blx 0xff0f177a │ │ │ │ vabdl.u8 q10, d0, d5 │ │ │ │ - blcs 0x1b17f0 │ │ │ │ + blcs 0x1b1730 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r0], -sl, ror #15 │ │ │ │ mcr2 7, 5, pc, cr2, cr4, {7} @ │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff0ff252 │ │ │ │ + blx 0xff0ff192 │ │ │ │ ldrb r4, [r5, r5, lsl #14] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ strmi r9, [r8], r7, lsl #26 │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3783 @ 0xec7 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d53e │ │ │ │ - blcs 0x2bec50 │ │ │ │ + blx 0xff45d47e │ │ │ │ + blcs 0x2beb90 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161106,16 +161058,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3739 @ 0xe9b @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff95d596 │ │ │ │ - blcs 0x1bec7c │ │ │ │ + blx 0xff95d4d6 │ │ │ │ + blcs 0x1bebbc │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 2, pc, cr2, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161128,29 +161080,29 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf937d50c │ │ │ │ bfieq ip, r3, #0, #26 │ │ │ │ andscs pc, r3, r6, lsr r9 @ │ │ │ │ andgt pc, r2, #140, 22 @ 0x23000 │ │ │ │ - bl 0xfeee2d24 │ │ │ │ + bl 0xfeee2c64 │ │ │ │ strbtmi r0, [r0], ip, lsl #24 │ │ │ │ streq lr, [r2, #-2917] @ 0xfffff49b │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x2adb18 │ │ │ │ + blcs 0x2ada58 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 0, pc, cr0, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x0c0ceb18 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - bl 0x113f484 │ │ │ │ + bl 0x113f3c4 │ │ │ │ vabal.u8 q8, d0, d5 │ │ │ │ ldrb r0, [r4, pc, lsl #1] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, r7, lsl #12 │ │ │ │ @@ -161159,50 +161111,50 @@ │ │ │ │ @ instruction: 0xf108fe33 │ │ │ │ @ instruction: 0xf1a70102 │ │ │ │ andcs r0, r0, #2, 28 │ │ │ │ @ instruction: 0x07c71c53 │ │ │ │ @ instruction: 0xf93ed50c │ │ │ │ bfieq ip, r3, #0, #19 │ │ │ │ @ instruction: 0xf931d51c │ │ │ │ - blx 0xfe13895a │ │ │ │ - bne 0xfe93897c │ │ │ │ + blx 0xfe13889a │ │ │ │ + bne 0xfe9388bc │ │ │ │ @ instruction: 0x0c0ceb65 │ │ │ │ @ instruction: 0x46654614 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blcs 0x2b9d64 │ │ │ │ + blcs 0x2b9ca4 │ │ │ │ ldrmi sp, [sl], -r1 │ │ │ │ ldrtmi lr, [r0], -r8, ror #15 │ │ │ │ stc2l 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x16ba44 │ │ │ │ + blcs 0x16b984 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [ip, #3010] @ 0xbc2 │ │ │ │ bfi r4, sl, #12, #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #976]! @ 0x3d0 │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf857d50c │ │ │ │ @ instruction: 0xf8561023 │ │ │ │ - blx 0xfe0f5a4a │ │ │ │ + blx 0xfe0f598a │ │ │ │ ldrbeq ip, [r9, r2, lsl #4] │ │ │ │ - bl 0xfeee2e1c │ │ │ │ - bl 0x19f09f8 │ │ │ │ + bl 0xfeee2d5c │ │ │ │ + bl 0x19f0938 │ │ │ │ strbtmi r0, [r0], r2, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1b1a10 │ │ │ │ + blcs 0x1b1950 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldc2 7, cr15, [r4, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161224,15 +161176,15 @@ │ │ │ │ ldrbeq r0, [r9, r1, lsl #24] │ │ │ │ @ instruction: 0xf852d50f │ │ │ │ @ instruction: 0xf1a8402c │ │ │ │ @ instruction: 0xf01e0108 │ │ │ │ andsle r0, ip, r1, lsl #30 │ │ │ │ eorne pc, ip, r1, asr r8 @ │ │ │ │ smlabbmi r1, r4, fp, pc @ │ │ │ │ - bl 0x1a746fc │ │ │ │ + bl 0x1a7463c │ │ │ │ strtmi r0, [r5], -r1, lsl #2 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @ instruction: 0xf1bc130f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r4, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, asr #26 │ │ │ │ @@ -161242,38 +161194,38 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85881f0 │ │ │ │ vaddl.u8 , d3, d28 │ │ │ │ strbtmi r1, [r6], pc, lsl #6 │ │ │ │ strpl pc, [r4, -r1, asr #23] │ │ │ │ svclt 0x0000e7cf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04c94 │ │ │ │ + bl 0xfec04bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4621fd75 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf42 │ │ │ │ @ instruction: 0xf9125c01 │ │ │ │ - blx 0x600ace │ │ │ │ + blx 0x600a0e │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r8, #-976] @ 0xfffffc30 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04cf0 │ │ │ │ + bl 0xfec04c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd47 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161287,15 +161239,15 @@ │ │ │ │ stc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04d48 │ │ │ │ + bl 0xfec04c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd1b │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161309,38 +161261,38 @@ │ │ │ │ stc2l 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04da0 │ │ │ │ + bl 0xfec04ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ strtmi pc, [r1], -pc, ror #25 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf42 │ │ │ │ @ instruction: 0xf8125c01 │ │ │ │ - blx 0x600bda │ │ │ │ + blx 0x600b1a │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04dfc │ │ │ │ + bl 0xfec04d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffcc1 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161354,15 +161306,15 @@ │ │ │ │ stc2l 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04e54 │ │ │ │ + bl 0xfec04d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc95 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161376,25 +161328,25 @@ │ │ │ │ ldc2 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04eac │ │ │ │ + bl 0xfec04dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc69 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf917d512 │ │ │ │ @ instruction: 0xf01ce00c │ │ │ │ @ instruction: 0xf9160f01 │ │ │ │ - blx 0x839d06 │ │ │ │ + blx 0x839c46 │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-79 @ 0xffffffb1 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @@ -161404,53 +161356,53 @@ │ │ │ │ stc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f1c │ │ │ │ + bl 0xfec04e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc31 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf837d512 │ │ │ │ @ instruction: 0xf01ce01c │ │ │ │ @ instruction: 0xf8360f01 │ │ │ │ - blx 0x839db6 │ │ │ │ + blx 0x839cf6 │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-143 @ 0xffffff71 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ strtmi sp, [r8], -r3, ror #3 │ │ │ │ - blx 0xff36bd42 │ │ │ │ + blx 0xff36bc82 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f8c │ │ │ │ + bl 0xfec04ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffbf9 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf857d511 │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8560f01 │ │ │ │ - blx 0x135e66 │ │ │ │ + blx 0x135da6 │ │ │ │ svclt 0x0018f303 │ │ │ │ smlattle r6, r4, sl, r1 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c441c │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ed │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @@ -161459,43 +161411,43 @@ │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0x4620fb93 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04ff8 │ │ │ │ + bl 0xfec04f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fbc3 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xade2c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xadd6c │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba234 │ │ │ │ + bcs 0x4ba174 │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0x19ebe0e │ │ │ │ + blx 0x19ebd4e │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5adf96 │ │ │ │ + blx 0x5aded6 │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05068 │ │ │ │ + bl 0xfec04fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ fstmiaxne r1!, {d15-d83} @ Deprecated │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161510,77 +161462,77 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -fp, lsr #22 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16bf88 │ │ │ │ + blmi 0x16bec8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec050d8 │ │ │ │ + bl 0xfec05018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afb53 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf1fbe │ │ │ │ + blx 0xf1efe │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffada │ │ │ │ + blx 0xffa1a │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0514c │ │ │ │ + bl 0xfec0508c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fb19 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xadf80 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xadec0 │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ ldrvs pc, [r3], -r4, lsl #22 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba388 │ │ │ │ + bcs 0x4ba2c8 │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0xfef6bf60 │ │ │ │ + blx 0xfef6bea0 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae0ea │ │ │ │ + blx 0x5ae02a │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec051bc │ │ │ │ + bl 0xfec050fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ vstmiane r1!, {s30-s254} │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161595,71 +161547,71 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #21 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c0dc │ │ │ │ + blmi 0x16c01c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0522c │ │ │ │ + bl 0xfec0516c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afaa9 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf2112 │ │ │ │ + blx 0xf2052 │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r7, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffc2e │ │ │ │ + blx 0xffb6e │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-88] @ 0xffffffa8 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - blx 0x1bec088 │ │ │ │ + blx 0x1bebfc8 │ │ │ │ strbeq r2, [r3, r0, lsl #4] │ │ │ │ @ instruction: 0xf856d514 │ │ │ │ @ instruction: 0xf8571022 │ │ │ │ - blx 0xfe17a152 │ │ │ │ - beq 0x6fd0d0 │ │ │ │ + blx 0xfe17a092 │ │ │ │ + beq 0x6fd010 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ tstvs ip, r1, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c185b │ │ │ │ - bl 0x5710e0 │ │ │ │ - bl 0x11eed04 │ │ │ │ + bl 0x571020 │ │ │ │ + bl 0x11eec44 │ │ │ │ ldrmi r0, [r8], ip, lsl #10 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x1b212c │ │ │ │ + bcs 0x1b206c │ │ │ │ strtmi sp, [r0], -r3, ror #3 │ │ │ │ - blx 0x26c0c8 │ │ │ │ + blx 0x26c008 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161672,16 +161624,16 @@ │ │ │ │ strmi r0, [r4], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf852d017 │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #28] │ │ │ │ @ instruction: 0xf85ed524 │ │ │ │ - blx 0xfe16e1d2 │ │ │ │ - beq 0x6bd950 │ │ │ │ + blx 0xfe16e112 │ │ │ │ + beq 0x6bd890 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18c0 │ │ │ │ stmdbne r0, {r9, sl, fp}^ │ │ │ │ streq lr, [lr], -r6, asr #22 │ │ │ │ vrsubhn.i16 d20, q6, │ │ │ │ @@ -161696,15 +161648,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eoreq pc, r1, r7, asr r8 @ │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andcc pc, r0, r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s0, s28 │ │ │ │ - bl 0x5729ac │ │ │ │ + bl 0x5728ec │ │ │ │ @ instruction: 0xf140030e │ │ │ │ ldmdbne fp, {}^ @ │ │ │ │ streq lr, [r0], -r6, asr #22 │ │ │ │ @ instruction: 0x4608461d │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161745,20 +161697,20 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ @ instruction: 0x2100f99d │ │ │ │ ldrle r0, [sp, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, r1, r8, asr r8 @ │ │ │ │ svceq 0x0001f011 │ │ │ │ eorcs pc, r1, r7, asr r8 @ │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - b 0x14a2708 │ │ │ │ + b 0x14a2648 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b3178 │ │ │ │ + b 0x13b30b8 │ │ │ │ vmull.u8 q11, d0, d2 │ │ │ │ - bl 0x5722bc │ │ │ │ - b 0x146eeb4 │ │ │ │ + bl 0x5721fc │ │ │ │ + b 0x146edf4 │ │ │ │ @ instruction: 0xf1422222 │ │ │ │ ldmdbne fp, {r9} │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ tstcc r1, ip, lsl r6 │ │ │ │ strbtle r0, [r1], #1987 @ 0x7c3 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ stmdbcs r4, {r0, r1, r2, r3, ip} │ │ │ │ @@ -161767,18 +161719,18 @@ │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf101425b │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ - bl 0x1932304 │ │ │ │ - b 0x146ebd4 │ │ │ │ + bl 0x1932244 │ │ │ │ + b 0x146eb14 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b31d4 │ │ │ │ + b 0x13b3114 │ │ │ │ andsne r6, r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ stmdbcs r4, {r2, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xe7d8d1b4 │ │ │ │ @@ -161793,48 +161745,48 @@ │ │ │ │ strmi r0, [r6], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf852d01c │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #24] │ │ │ │ @ instruction: 0xf85cd529 │ │ │ │ - blx 0xfe16e3b6 │ │ │ │ + blx 0xfe16e2f6 │ │ │ │ @ instruction: 0xf1dcc000 │ │ │ │ - bl 0x18b1338 │ │ │ │ - b 0x146e43c │ │ │ │ + bl 0x18b1278 │ │ │ │ + b 0x146e37c │ │ │ │ vrsra.u8 d18, d12, #4 │ │ │ │ - b 0x1175644 │ │ │ │ + b 0x1175584 │ │ │ │ andne r6, r0, #0, 6 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x12348c0 │ │ │ │ + bl 0x1234800 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ cdpne 3, 0, cr15, cr15, cr14, {6} │ │ │ │ andle r2, r1, r4, lsl #18 │ │ │ │ ldrb r4, [r8, r8, lsl #12] │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ strtmi pc, [r8], -sp, asr #17 │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85781f0 │ │ │ │ vaddl.u8 q8, d14, d17 │ │ │ │ - blx 0xfe175bc6 │ │ │ │ - b 0x147a38c │ │ │ │ + blx 0xfe175b06 │ │ │ │ + b 0x147a2cc │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b3294 │ │ │ │ + b 0x13b31d4 │ │ │ │ andne r6, r0, #0, 24 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234910 │ │ │ │ + bl 0x1234850 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ ldr r4, [r4, r8, lsl #12]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec055b4 │ │ │ │ + bl 0xfec054f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161845,15 +161797,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, lsl #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05600 │ │ │ │ + bl 0xfec05540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8c0f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161864,15 +161816,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r9, ror #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0564c │ │ │ │ + bl 0xfec0558c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf89af7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161883,15 +161835,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r3, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05698 │ │ │ │ + bl 0xfec055d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf874f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161902,15 +161854,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4628f81d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec056e4 │ │ │ │ + bl 0xfec05624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf84ef7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161921,15 +161873,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub8mi pc, r8, r7 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05730 │ │ │ │ + bl 0xfec05670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf828f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161940,21 +161892,21 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628ffd1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0577c │ │ │ │ + bl 0xfec056bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf802f7f4 │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x147fe64 │ │ │ │ + b 0x147fda4 │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -161964,21 +161916,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -r1, lsr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec057dc │ │ │ │ + bl 0xfec0571c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffd2f7f3 │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x147fea4 │ │ │ │ + b 0x147fde4 │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -161988,20 +161940,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub16mi pc, r0, r1 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0583c │ │ │ │ + bl 0xfec0577c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffa2f7f3 │ │ │ │ - b 0x147fed4 │ │ │ │ + b 0x147fe14 │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ addsmi r6, ip, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d5[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162011,15 +161963,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05898 │ │ │ │ + bl 0xfec057d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xff74f7f3 │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @@ -162033,15 +161985,15 @@ │ │ │ │ @ instruction: 0xff18f7f3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec058f0 │ │ │ │ + bl 0xfec05830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xff48f7f3 │ │ │ │ adclt r4, ip, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162055,15 +162007,15 @@ │ │ │ │ mcr2 7, 7, pc, cr12, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05948 │ │ │ │ + bl 0xfec05888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff1cf7f3 │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strbeq r2, [r2, r0, lsl #10] │ │ │ │ @@ -162077,21 +162029,21 @@ │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec059a0 │ │ │ │ + bl 0xfec058e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr3, {7} │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x1480088 │ │ │ │ + b 0x147ffc8 │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162101,21 +162053,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a00 │ │ │ │ + bl 0xfec05940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x14800c8 │ │ │ │ + b 0x1480008 │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162125,20 +162077,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe5f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a60 │ │ │ │ + bl 0xfec059a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr0, cr3, {7} │ │ │ │ - b 0x14800f8 │ │ │ │ + b 0x1480038 │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ adcmi r6, r3, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162148,15 +162100,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05abc │ │ │ │ + bl 0xfec059fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, ror #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162168,15 +162120,15 @@ │ │ │ │ mcr2 7, 0, pc, cr10, cr3, {7} @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b0c │ │ │ │ + bl 0xfec05a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 1, pc, cr10, cr3, {7} │ │ │ │ strtmi fp, [r1], -sp, lsr #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162188,15 +162140,15 @@ │ │ │ │ stc2l 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b5c │ │ │ │ + bl 0xfec05a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ mrc2 7, 0, pc, cr2, cr3, {7} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r0, r1, r8, sl, ip, lr, pc} │ │ │ │ @@ -162207,63 +162159,63 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628fdbb │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ba8 │ │ │ │ + bl 0xfec05ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0xba9cc │ │ │ │ + blcs 0xba90c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r1, r0, lsl #12 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -fp, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c08 │ │ │ │ + bl 0xfec05b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ adcslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf9b1d50b │ │ │ │ - blcs 0xbaa2c │ │ │ │ + blcs 0xba96c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177271 @ 0xb0000009 │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r2, r0, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4620fd5b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c68 │ │ │ │ + bl 0xfec05ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162278,15 +162230,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -sp, lsr #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05cc4 │ │ │ │ + bl 0xfec05c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2f6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162300,15 +162252,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #26 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d1c │ │ │ │ + bl 0xfec05c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2b6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162322,15 +162274,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4630fcd5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d74 │ │ │ │ + bl 0xfec05cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r1, r2, r8, sl, ip, lr, pc} │ │ │ │ @@ -162343,27 +162295,27 @@ │ │ │ │ stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05dc8 │ │ │ │ + bl 0xfec05d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4621fcdb │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ @ instruction: 0xf991d50a │ │ │ │ @ instruction: 0xf9925000 │ │ │ │ adcmi r4, r5, #0 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1ea98 │ │ │ │ + bl 0xfea1e9d8 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ec4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4638fc7b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162377,15 +162329,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ stc2 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r9 @ │ │ │ │ ands pc, ip, r7, lsr r9 @ │ │ │ │ - bl 0xfec40220 │ │ │ │ + bl 0xfec40160 │ │ │ │ svclt 0x00a80304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162402,40 +162354,40 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ ldc2l 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97f728 │ │ │ │ + bl 0xfe97f668 │ │ │ │ svclt 0x00a80205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05eec │ │ │ │ + bl 0xfec05e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ strtmi pc, [r1], -r9, asr #24 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ stmdavc sp, {r3, r8, sl, ip, lr, pc} │ │ │ │ adcmi r7, r5, #20, 16 @ 0x140000 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1e9b8 │ │ │ │ + bl 0xfea1e8f8 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ee4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ ldrtmi pc, [r8], -fp, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162449,15 +162401,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r8 @ │ │ │ │ ands pc, ip, r7, lsr r8 @ │ │ │ │ - bl 0xfec40340 │ │ │ │ + bl 0xfec40280 │ │ │ │ svclt 0x00280304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162469,188 +162421,188 @@ │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ - blx 0xffaecd8e │ │ │ │ + blx 0xffaeccce │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97f848 │ │ │ │ + bl 0xfe97f788 │ │ │ │ svclt 0x00280205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ - blx 0xfe36cdbe │ │ │ │ + blx 0xfe36ccfe │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0600c │ │ │ │ + bl 0xfec05f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ @ instruction: 0xf7f34615 │ │ │ │ @ instruction: 0x46a4fbb9 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x1275384 │ │ │ │ + bl 0x12752c4 │ │ │ │ @ instruction: 0xf10c77e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0x18ece12 │ │ │ │ + blx 0x18ecd52 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06060 │ │ │ │ + bl 0xfec05fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f3461f │ │ │ │ strtmi pc, [r4], pc, lsl #23 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r4, #-1987] @ 0xfffff83d │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ @ instruction: 0xf147195d │ │ │ │ @ instruction: 0xf10c0700 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0xe6ce66 │ │ │ │ + blx 0xe6cda6 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec060b4 │ │ │ │ + bl 0xfec05ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ rsbslt pc, sl, #103424 @ 0x19400 │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ stceq 1, cr15, [r0], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf1031dd5 │ │ │ │ svclt 0x00b80301 │ │ │ │ - blle 0x3b82e0 │ │ │ │ - bcs 0xccf54 │ │ │ │ - blx 0x9dedd8 │ │ │ │ + blle 0x3b8220 │ │ │ │ + bcs 0xcce94 │ │ │ │ + blx 0x9ded18 │ │ │ │ rsclt pc, r5, #12, 8 @ 0xc000000 │ │ │ │ addsmi sp, r4, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2a07 │ │ │ │ svclt 0x00d80500 │ │ │ │ strbeq fp, [r4, r5, ror #5] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -r2, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xffe6cee4 │ │ │ │ + blt 0xffe6ce24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fb2d │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x973030 │ │ │ │ - b 0x12fb74 │ │ │ │ - b 0x116f778 │ │ │ │ + b 0x972f70 │ │ │ │ + b 0x12fab4 │ │ │ │ + b 0x116f6b8 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andle r3, lr, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a5b08 │ │ │ │ + blx 0x9a5a48 │ │ │ │ addslt pc, sl, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0x4620e7df │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfececf70 │ │ │ │ + blt 0xfececeb0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0xffaecf8c │ │ │ │ + blx 0xffaececc │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf1c3020c │ │ │ │ @ instruction: 0xf1130800 │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r0, r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ stc2 10, cr15, [r8], {36} @ 0x24 @ │ │ │ │ - blcs 0x8a5c08 │ │ │ │ + blcs 0x8a5b48 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1def5c │ │ │ │ - blx 0x18ae00c │ │ │ │ + blx 0x1dee9c │ │ │ │ + blx 0x18adf4c │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ svclt 0x0000ba6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06234 │ │ │ │ + bl 0xfec06174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34605 │ │ │ │ - blx 0x14adadc │ │ │ │ + blx 0x14ada1c │ │ │ │ cdpne 12, 7, cr15, cr2, cr7, {4} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0xf1cc0610 │ │ │ │ @ instruction: 0xf9120e00 │ │ │ │ @ instruction: 0xf11c3f01 │ │ │ │ svclt 0x00bc0f07 │ │ │ │ sbcslt r1, ip, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf1bcdb0e │ │ │ │ svclt 0x00bc0f00 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - blle 0x29bbe4 │ │ │ │ + blle 0x29bb24 │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svceq 0x0007f1bc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ svclt 0x00480101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ @@ -162666,24 +162618,24 @@ │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fa67 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r2, #0, #28 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x9731b4 │ │ │ │ - b 0x12fcf8 │ │ │ │ - b 0x116f8fc │ │ │ │ + b 0x9730f4 │ │ │ │ + b 0x12fc38 │ │ │ │ + b 0x116f83c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff115 │ │ │ │ vstrcs d13, [r0, #-924] @ 0xfffffc64 │ │ │ │ adcmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ @@ -162696,37 +162648,37 @@ │ │ │ │ svclt 0x0000b9eb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x96d118 │ │ │ │ + blx 0x96d058 │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf1134f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r4!, {s29-s107} │ │ │ │ @ instruction: 0xf1c3db0c │ │ │ │ - blcs 0xb2174 │ │ │ │ - blx 0x11df058 │ │ │ │ - blle 0x22e1ac │ │ │ │ + blcs 0xb20b4 │ │ │ │ + blx 0x11def98 │ │ │ │ + blle 0x22e0ec │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bfc60 │ │ │ │ + b 0xfe3bfba0 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1df298 │ │ │ │ - b 0xfe1b01d4 │ │ │ │ + b 0x1df1d8 │ │ │ │ + b 0xfe1b0114 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -162761,44 +162713,44 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f341f0 │ │ │ │ movwcs fp, #2405 @ 0x965 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e8469e │ │ │ │ vseleq.f32 s30, s16, s7 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - blx 0x1877e50 │ │ │ │ + blx 0x1877d90 │ │ │ │ strb pc, [r0, lr, lsl #29]! @ │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ bfi r4, lr, #13, #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf98af7f3 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf6491eb1 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf1be880a │ │ │ │ - blle 0xaf2ea0 │ │ │ │ + blle 0xaf2de0 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x166358 │ │ │ │ + blx 0x166298 │ │ │ │ @ instruction: 0xf5b2f20e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ movwle r2, #12800 @ 0x3200 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe0edc40 │ │ │ │ + blx 0xfe0edb80 │ │ │ │ svccc 0x0002f83c │ │ │ │ vorr.i32 d20, #33792 @ 0x00008400 │ │ │ │ adcsmi r0, r1, #143 @ 0x8f │ │ │ │ eorscs pc, sl, r7, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdbeq r2, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @@ -162806,49 +162758,49 @@ │ │ │ │ tstcc r2, r0, lsl r0 │ │ │ │ svceq 0x000ff11e │ │ │ │ andcs sp, r0, #212, 20 @ 0xd4000 │ │ │ │ @ instruction: 0xe7e54691 │ │ │ │ vpmax.s8 d15, d8, d18 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ ldrb r2, [pc, r0, lsl #4] │ │ │ │ - bcs 0xc0d48 │ │ │ │ + bcs 0xc0c88 │ │ │ │ @ instruction: 0xe7dbd1d8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f347f0 │ │ │ │ svclt 0x0000b8f5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf92cf7f3 │ │ │ │ svcne 0x0029b27b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1c32500 │ │ │ │ @ instruction: 0xf10e0800 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xcb2fd8 │ │ │ │ + blle 0xcb2f18 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svclt 0x00bc2b00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ - blcs 0x8a5f9c │ │ │ │ - blx 0x1e6418 │ │ │ │ - blx 0xbee384 │ │ │ │ + blcs 0x8a5edc │ │ │ │ + blx 0x1e6358 │ │ │ │ + blx 0xbee2c4 │ │ │ │ strbmi pc, [ip, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d027 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x11fc784 │ │ │ │ - blx 0x18707bc │ │ │ │ + b 0x11fc6c4 │ │ │ │ + blx 0x18706fc │ │ │ │ ldrbmi pc, [r2, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @@ -162887,27 +162839,27 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, sp, lsl #5 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ @ instruction: 0xf1bcb861 │ │ │ │ - blle 0x633048 │ │ │ │ + blle 0x632f88 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a64b8 │ │ │ │ - blx 0x14abc84 │ │ │ │ + blx 0x1a63f8 │ │ │ │ + blx 0x14abbc4 │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, fp, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ sbcslt r0, r2, #128, 4 │ │ │ │ - blx 0x11a93c0 │ │ │ │ + blx 0x11a9300 │ │ │ │ @ instruction: 0xf000f206 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xe7cbb2d2 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ strb r0, [r5, r1, lsl #8] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -162917,46 +162869,46 @@ │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f3b264 │ │ │ │ @ instruction: 0xf04ff871 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ - blx 0xfe0ede50 │ │ │ │ + blx 0xfe0edd90 │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x9575d4 │ │ │ │ - b 0xf0118 │ │ │ │ - b 0x116f91c │ │ │ │ + b 0x957514 │ │ │ │ + b 0xf0058 │ │ │ │ + b 0x116f85c │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff114 │ │ │ │ @ instruction: 0x2c00dbe1 │ │ │ │ @ instruction: 0x2c0fdb11 │ │ │ │ - blx 0x1a6560 │ │ │ │ + blx 0x1a64a0 │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #216 @ 0xd8 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0x11a9470 │ │ │ │ + blx 0x11a93b0 │ │ │ │ addslt pc, r9, #8, 6 @ 0x20000000 │ │ │ │ strb r2, [fp, r0, lsl #6] │ │ │ │ - blcs 0xc0da0 │ │ │ │ + blcs 0xc0ce0 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bfd7 │ │ │ │ @@ -162964,88 +162916,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf80ef7f3 │ │ │ │ @ instruction: 0xf6491f31 │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ rsbslt r0, fp, #816 @ 0x330 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fc │ │ │ │ - blcs 0xe61e0 │ │ │ │ - blcs 0x8a6250 │ │ │ │ - blx 0x2a6660 │ │ │ │ - blx 0x11ec5b4 │ │ │ │ + blcs 0xe6120 │ │ │ │ + blcs 0x8a6190 │ │ │ │ + blx 0x2a65a0 │ │ │ │ + blx 0x11ec4f4 │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x18711c4 │ │ │ │ + blx 0x1871104 │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi r7, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1], -r7 │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorsvc pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1c0b64 │ │ │ │ - b 0xfe1b05fc │ │ │ │ + b 0x1c0aa4 │ │ │ │ + b 0xfe1b053c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d1 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f7f2 │ │ │ │ - blx 0x127ff6c │ │ │ │ + blx 0x127feac │ │ │ │ strcs pc, [r0, -r4, lsl #8] │ │ │ │ @ instruction: 0x463ce7dd │ │ │ │ bicsle r2, r4, r0, lsl #30 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f2b27f │ │ │ │ @ instruction: 0xf1c7ffb3 │ │ │ │ ldrtmi r0, [r1], -r0, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xaf644 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xaf584 │ │ │ │ strcs r3, [r0], #-1552 @ 0xfffff9f0 │ │ │ │ svccc 0x0001f91c │ │ │ │ - ble 0x5fa240 │ │ │ │ + ble 0x5fa180 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrmi r2, [r6], r0, lsl #6 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x11bba54 │ │ │ │ + b 0x11bb994 │ │ │ │ vraddhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ tstlt r4, lr, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x004cf7f2 │ │ │ │ - blle 0x4f6e58 │ │ │ │ - blle 0x5bb274 │ │ │ │ + blle 0x4f6d98 │ │ │ │ + blle 0x5bb1b4 │ │ │ │ ldcle 15, cr2, [sl], {7} │ │ │ │ - blcs 0x7f968 │ │ │ │ + blcs 0x7f8a8 │ │ │ │ @ instruction: 0xf000bf83 │ │ │ │ mvnscs r0, #268435456 @ 0x10000000 │ │ │ │ sbcslt r4, fp, #157286400 @ 0x9600000 │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ ldrb r0, [r9, r1, lsl #4] │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ - blx 0x9a95f0 │ │ │ │ + blx 0x9a9530 │ │ │ │ @ instruction: 0xf04ff308 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ sbcslt r0, fp, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf000e7cc │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ sbcle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x469623ff │ │ │ │ @@ -163056,101 +163008,101 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xff5af7f2 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r0, r0, lsl #16 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1bedb2b │ │ │ │ ldcle 15, cr0, [r6], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf000d335 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x188c714 │ │ │ │ + blx 0x188c654 │ │ │ │ tstpmi r4, #128, 18 @ p-variant is OBSOLETE @ 0x200000 │ │ │ │ svccs 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x953810 │ │ │ │ - b 0x16ff54 │ │ │ │ - b 0x1170358 │ │ │ │ + b 0x953750 │ │ │ │ + b 0x16fe94 │ │ │ │ + b 0x1170298 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf93cd012 │ │ │ │ - blcs 0xbf348 │ │ │ │ + blcs 0xbf288 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ @ instruction: 0xf11edbe5 │ │ │ │ - ble 0xff57338c │ │ │ │ + ble 0xff5732cc │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ - blx 0x9a96d4 │ │ │ │ + blx 0x9a9614 │ │ │ │ andcs pc, r0, #8, 6 @ 0x20000000 │ │ │ │ bfi fp, fp, #5, #22 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - blcs 0xdf298 │ │ │ │ + blcs 0xdf1d8 │ │ │ │ ldrmi sp, [sl], -fp, asr #3 │ │ │ │ addslt lr, fp, #53739520 @ 0x3340000 │ │ │ │ strb r2, [sl, r0, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr10, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ stccs 15, cr4, [r0], {4} │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ strcs r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf113db0c │ │ │ │ - blle 0x9f3444 │ │ │ │ - blle 0xa3a3cc │ │ │ │ + blle 0x9f3384 │ │ │ │ + blle 0xa3a30c │ │ │ │ fstmdbxle fp!, {d2-d16} @ Deprecated │ │ │ │ tstlt ip, r4, lsr #13 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaf7dc @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xaf71c @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe2df8e4 │ │ │ │ - b 0x1b0808 │ │ │ │ - b 0xfe1b082c │ │ │ │ + b 0xfe2df824 │ │ │ │ + b 0x1b0748 │ │ │ │ + b 0xfe1b076c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d7 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr8, cr2, {7} │ │ │ │ strtmi r2, [r4], r0, lsl #8 │ │ │ │ @ instruction: 0xf1c3e7e0 │ │ │ │ - blx 0x9b2820 │ │ │ │ + blx 0x9b2760 │ │ │ │ @ instruction: 0xf04ff40c │ │ │ │ ldrb r0, [r9, r0, lsl #24] │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa2c │ │ │ │ bicle r4, pc, r4, asr #10 │ │ │ │ @ instruction: 0xf04f4664 │ │ │ │ strb r0, [pc, r0, lsl #24] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06a44 │ │ │ │ + bl 0xfec06984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ rsbslt pc, sl, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf1064631 │ │ │ │ mcrne 14, 3, r0, cr3, cr0, {0} │ │ │ │ @@ -163164,81 +163116,81 @@ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0008f112 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf893dbee │ │ │ │ - bcs 0xdf89c │ │ │ │ - blx 0xbe6428 │ │ │ │ + bcs 0xdf7dc │ │ │ │ + blx 0xbe6368 │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1b08ac │ │ │ │ + bl 0x1b07ec │ │ │ │ rsclt r0, r4, #92, 8 @ 0x5c000000 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 1, pc, cr6, cr2, {7} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf24c │ │ │ │ + b 0x1caf18c │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9739d0 │ │ │ │ - b 0x130514 │ │ │ │ - b 0x1170118 │ │ │ │ + b 0x973910 │ │ │ │ + b 0x130454 │ │ │ │ + b 0x1170058 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x0010f115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a64a8 │ │ │ │ + blx 0x9a63e8 │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x130140 │ │ │ │ + bl 0x130080 │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 0, pc, cr4, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf11343df │ │ │ │ @ instruction: 0xf10e0f20 │ │ │ │ svclt 0x00b80e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8dedb09 │ │ │ │ - blcs 0xbf994 │ │ │ │ - blcs 0x8a6604 │ │ │ │ + blcs 0xbf8d4 │ │ │ │ + blcs 0x8a6544 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1df900 │ │ │ │ - blx 0x18ae9b0 │ │ │ │ + blx 0x1df840 │ │ │ │ + blx 0x18ae8f0 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, r8, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -163246,23 +163198,23 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ smlalsmi fp, ip, fp, sp │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ mrrceq 11, 0, lr, r4, cr12 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06be4 │ │ │ │ + bl 0xfec06b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ - blx 0x14af12c │ │ │ │ + blx 0x14af06c │ │ │ │ ldrtmi pc, [r1], -r7, lsl #25 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr6, {0} │ │ │ │ - b 0x1c77390 │ │ │ │ + b 0x1c772d0 │ │ │ │ ands r0, r1, ip, lsl #12 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsclt fp, r2, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ @@ -163270,86 +163222,86 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0007f11c │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf993dbee │ │ │ │ @ instruction: 0xf1bc4000 │ │ │ │ - ble 0xff8f3644 │ │ │ │ + ble 0xff8f3584 │ │ │ │ @ instruction: 0xf0044134 │ │ │ │ - bl 0x130250 │ │ │ │ + bl 0x130190 │ │ │ │ sbcslt r0, r2, #100, 4 @ 0x40000006 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf0a8 │ │ │ │ + b 0x1caefe8 │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85745b4 │ │ │ │ - b 0x973b74 │ │ │ │ - b 0x1306b8 │ │ │ │ - b 0x11702bc │ │ │ │ + b 0x973ab4 │ │ │ │ + b 0x1305f8 │ │ │ │ + b 0x11701fc │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf9bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x11a664c │ │ │ │ + blx 0x11a658c │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x1302e4 │ │ │ │ + bl 0x130224 │ │ │ │ addslt r0, r2, #805306374 @ 0x30000006 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf113020c │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - blle 0x77a738 │ │ │ │ + blle 0x77a678 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3c061c │ │ │ │ + b 0xfe3c055c │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1dfc54 │ │ │ │ - b 0xfe1b0b90 │ │ │ │ + b 0x1dfb94 │ │ │ │ + b 0xfe1b0ad0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ vst1.16 {d15-d16}, [ip], r4 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ @ instruction: 0x0c64eb0c │ │ │ │ @@ -163362,21 +163314,21 @@ │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ ldc2l 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq lr, [ip, -pc, ror #20] │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xa737d4 │ │ │ │ + blle 0xa73714 │ │ │ │ @ instruction: 0xf1bc7813 │ │ │ │ - blle 0xab37bc │ │ │ │ + blle 0xab36fc │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a6c88 │ │ │ │ - blcs 0xac7f8 │ │ │ │ - blx 0x189fa44 │ │ │ │ + blx 0x1a6bc8 │ │ │ │ + blcs 0xac738 │ │ │ │ + blx 0x189f984 │ │ │ │ @ instruction: 0xf000fe83 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0x46230eff │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc lr, (UNDEF: 1) │ │ │ │ @@ -163385,68 +163337,68 @@ │ │ │ │ @ instruction: 0xb115d1dc │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ - blx 0x9a9bb0 │ │ │ │ + blx 0x9a9af0 │ │ │ │ @ instruction: 0xf000f907 │ │ │ │ @ instruction: 0xf0090401 │ │ │ │ movwcs r0, #3585 @ 0xe01 │ │ │ │ vnmlseq.f64 d30, d9, d14 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ - blcs 0xe9b98 │ │ │ │ + blcs 0xe9ad8 │ │ │ │ @ instruction: 0xf000d1d5 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf6491eb1 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - b 0x1c78c68 │ │ │ │ + b 0x1c78ba8 │ │ │ │ eor r0, r7, lr, lsl #16 │ │ │ │ @ instruction: 0xf1be880b │ │ │ │ - blle 0xb73874 │ │ │ │ + blle 0xb737b4 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1a6d48 │ │ │ │ + blx 0x1a6c88 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf983fa1f │ │ │ │ - beq 0xebdc8 │ │ │ │ + beq 0xebd08 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svccc 0x0002f83c │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x977d74 │ │ │ │ - b 0x2f08b8 │ │ │ │ - b 0x11704bc │ │ │ │ + b 0x977cb4 │ │ │ │ + b 0x2f07f8 │ │ │ │ + b 0x11703fc │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r7, r0 │ │ │ │ @ instruction: 0xf11e3102 │ │ │ │ - ble 0xff573904 │ │ │ │ - beq 0xebe04 │ │ │ │ + ble 0xff573844 │ │ │ │ + beq 0xebd44 │ │ │ │ ubfx r4, r1, #13, #5 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ - beq 0xebe10 │ │ │ │ + beq 0xebd50 │ │ │ │ andeq pc, r1, #3 │ │ │ │ subseq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ - blcs 0xe9c48 │ │ │ │ + blcs 0xe9b88 │ │ │ │ @ instruction: 0x469ad1d3 │ │ │ │ bfi r4, r9, #13, #8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ @@ -163454,44 +163406,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ svcne 0x0029b27b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - b 0x1c79134 │ │ │ │ + b 0x1c79074 │ │ │ │ @ instruction: 0xf10e0803 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xb739c0 │ │ │ │ + blle 0xb73900 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xb7a948 │ │ │ │ + blle 0xb7a888 │ │ │ │ @ instruction: 0xdc322b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorsle r4, r0, ip, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xafd60 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xafca0 @ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8519680 @ 0x00820000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1e3988 │ │ │ │ - b 0x1b0dac │ │ │ │ - b 0xfe1b0da4 │ │ │ │ + b 0xfe1e38c8 │ │ │ │ + b 0x1b0cec │ │ │ │ + b 0xfe1b0ce4 │ │ │ │ andvs r0, ip, ip, lsl #8 │ │ │ │ @ instruction: 0xb115d1d7 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfee6dd60 │ │ │ │ + bllt 0xfee6dca0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrb r4, [pc, r4, ror #12] │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ ldrbeq lr, [r4], #-2825 @ 0xfffff4f7 │ │ │ │ ssatmi lr, #5, r6, asr #15 │ │ │ │ @@ -163501,28 +163453,28 @@ │ │ │ │ svclt 0x0000e7ce │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xff6eddaa │ │ │ │ + blx 0xff6edcea │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x27003cff │ │ │ │ ldreq pc, [r0, #-262] @ 0xfffffefa │ │ │ │ streq lr, [lr], -pc, ror #20 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf99cdb2d │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xbf3a08 │ │ │ │ + blle 0xbf3948 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1a6ee4 │ │ │ │ - blx 0x14ac64c │ │ │ │ + blx 0x1a6e24 │ │ │ │ + blx 0x14ac58c │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ @@ -163538,217 +163490,217 @@ │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ andcs fp, r0, #87040 @ 0x15400 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf806fa43 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ andeq pc, r1, #8 │ │ │ │ - bl 0x138a74 │ │ │ │ + bl 0x1389b4 │ │ │ │ sbcslt r0, r2, #104, 4 @ 0x80000006 │ │ │ │ - blcs 0xe9dec │ │ │ │ + blcs 0xe9d2c │ │ │ │ @ instruction: 0x461ad1d2 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f2b264 │ │ │ │ @ instruction: 0xf04ffb75 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stccs 0, cr14, [pc], {38} @ 0x26 │ │ │ │ - blx 0x1a6fac │ │ │ │ + blx 0x1a6eec │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0xfe0ee864 │ │ │ │ + blx 0xfe0ee7a4 │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x93bfe8 │ │ │ │ - b 0xf0710 │ │ │ │ - b 0x1130314 │ │ │ │ + b 0x93bf28 │ │ │ │ + b 0xf0650 │ │ │ │ + b 0x1130254 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ andsle r2, r8, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ - blle 0xff90174c │ │ │ │ + blle 0xff90168c │ │ │ │ @ instruction: 0x3000f9bc │ │ │ │ - ble 0xff3baf28 │ │ │ │ + ble 0xff3bae68 │ │ │ │ vpmax.s8 , q4, │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ - bl 0xf0338 │ │ │ │ + bl 0xf0278 │ │ │ │ addlt r0, r9, #-2147483624 @ 0x80000018 │ │ │ │ @ instruction: 0x4619e7d4 │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ @ instruction: 0xf1b9e7d0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff66df20 │ │ │ │ + blt 0xff66de60 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x46df3e │ │ │ │ + blx 0x46de7e │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1132600 │ │ │ │ @ instruction: 0xf10e0f1f │ │ │ │ svclt 0x00bc0e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x60192c │ │ │ │ + blle 0x60186c │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xc3aba4 │ │ │ │ + blle 0xc3aae4 │ │ │ │ @ instruction: 0xdc362b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ andle r2, r7, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2b17e0 │ │ │ │ + b 0xfe2b1720 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, ip, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - b 0x1c9ea08 │ │ │ │ - blx 0x11b2014 │ │ │ │ + b 0x1c9e948 │ │ │ │ + blx 0x11b1f54 │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c184c │ │ │ │ + blcs 0x2c178c │ │ │ │ @ instruction: 0x461cd074 │ │ │ │ ldmdale r6!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0xfea6e00c │ │ │ │ + blx 0xfea6df4c │ │ │ │ eorseq pc, r8, #4, 2 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xb0188 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xb00c8 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ tstpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ - bcc 0x12c194 │ │ │ │ + bcc 0x12c0d4 │ │ │ │ @ instruction: 0xf101fa0c │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf802fa2c │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ stmdaeq r1, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ - blx 0x340cea │ │ │ │ - blx 0x36c8c2 │ │ │ │ + blx 0x340c2a │ │ │ │ + blx 0x36c802 │ │ │ │ rscmi r2, r1, ip, lsl #24 │ │ │ │ - blhi 0x36ef48 │ │ │ │ + blhi 0x36ee88 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ stmiaeq r9, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ - b 0xfe181428 │ │ │ │ + b 0xfe181368 │ │ │ │ andsmi r0, r3, r9, lsl #6 │ │ │ │ ldrdhi pc, [r4], -r8 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ stmdavs fp!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - b 0x100238 │ │ │ │ - b 0xf0508 │ │ │ │ + b 0x100178 │ │ │ │ + b 0xf0448 │ │ │ │ @ instruction: 0xf1a40108 │ │ │ │ subsmi r0, r9, r0, lsr #16 │ │ │ │ ldmib r7, {r0, r3, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf85e3102 │ │ │ │ - blx 0x10c1ac │ │ │ │ + blx 0x10c0ec │ │ │ │ rscmi pc, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf808fa21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - bl 0x440480 │ │ │ │ - b 0x1171400 │ │ │ │ + bl 0x4403c0 │ │ │ │ + b 0x1171340 │ │ │ │ stmdavs r0!, {r3, r8, r9}^ │ │ │ │ rsbmi r6, r3, ip, lsr #17 │ │ │ │ stmiavs sl!, {r0, r1, r4, lr}^ │ │ │ │ rsbmi r4, r3, fp, lsr r0 │ │ │ │ - b 0xfe1083c0 │ │ │ │ - b 0x170d20 │ │ │ │ + b 0xfe108300 │ │ │ │ + b 0x170c60 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f24ff8 │ │ │ │ @ instruction: 0xf644b9ed │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q9, d0, d28 │ │ │ │ - blmi 0x1301f4 │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ + blmi 0x130134 │ │ │ │ eorseq pc, r6, #64, 12 @ 0x4000000 │ │ │ │ stc2 1, cr15, [r8], #772 @ 0x304 │ │ │ │ - eorseq r9, r3, r8, lsl r7 │ │ │ │ + eorseq r9, r3, r8, asr r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1974 │ │ │ │ + blcs 0x4c18b4 │ │ │ │ addhi pc, fp, r0 │ │ │ │ - blcs 0x4819d4 │ │ │ │ + blcs 0x481914 │ │ │ │ addhi pc, ip, r0, lsl #4 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0x4ee138 │ │ │ │ + blx 0x4ee078 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 2, cr15, cr0, cr12, {6} │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10cfa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x940e00 │ │ │ │ + blx 0x940d40 │ │ │ │ ldmdavs fp!, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ vmlsmi.f32 s28, s4, s30 │ │ │ │ @ instruction: 0x4c01ea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ vnmlami.f32 s28, s2, s28 │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ @@ -163758,250 +163710,250 @@ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ smlawteq r0, r4, r1, pc @ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ - blx 0x18a2cc │ │ │ │ + blx 0x18a20c │ │ │ │ rscmi pc, r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0x970670 │ │ │ │ + blx 0x9705b0 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ - mvnmi pc, r9, asr #12 │ │ │ │ + msrmi R8_usr, r9 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - bl 0x10058c │ │ │ │ + bl 0x1004cc │ │ │ │ @ instruction: 0xf85109c8 │ │ │ │ @ instruction: 0xf8d9a038 │ │ │ │ @ instruction: 0xf8d58004 │ │ │ │ - b 0xfe154210 │ │ │ │ - b 0x130a38 │ │ │ │ - b 0x130a48 │ │ │ │ - b 0xfe130a44 │ │ │ │ + b 0xfe154150 │ │ │ │ + b 0x130978 │ │ │ │ + b 0x130988 │ │ │ │ + b 0xfe130984 │ │ │ │ eorvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1c4686a │ │ │ │ subsmi r0, r3, r0, lsr #18 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ strbeq lr, [r0, r1, lsl #22] │ │ │ │ @ instruction: 0xf909fa03 │ │ │ │ - blx 0x9805d0 │ │ │ │ - b 0x116e26c │ │ │ │ + blx 0x980510 │ │ │ │ + b 0x116e1ac │ │ │ │ rscmi r0, r3, r9, lsl #4 │ │ │ │ eorsmi pc, r0, r1, asr r8 @ │ │ │ │ - b 0x114a4f8 │ │ │ │ + b 0x114a438 │ │ │ │ ldmdavs r9!, {r3, r9}^ │ │ │ │ - b 0x140368 │ │ │ │ + b 0x1402a8 │ │ │ │ eormi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, asr #32 │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ subsmi r4, r3, fp │ │ │ │ ldrtmi r6, [r0], -fp, ror #1 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt r2, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorscs pc, ip, r4, asr #12 │ │ │ │ + rsbsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c10237 │ │ │ │ svclt 0x0000fbfd │ │ │ │ - eorseq r9, r3, ip, lsr #14 │ │ │ │ + eorseq r9, r3, ip, ror #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c1acc │ │ │ │ + blcs 0x8c1a0c │ │ │ │ ldrmi sp, [ip], -ip, rrx │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf966f7f2 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stceq 1, cr15, [r0], #-16 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ - beq 0xec9e8 │ │ │ │ + beq 0xec928 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vseleq.f32 s30, s24, s17 │ │ │ │ - blx 0x36eb04 │ │ │ │ + blx 0x36ea44 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vmlseq.f32 s28, s20, s28 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xf6494313 │ │ │ │ - vmlal.s q10, d16, d0[4] │ │ │ │ - blx 0xab0bd8 │ │ │ │ - b 0x146e320 │ │ │ │ - bl 0x133b34 │ │ │ │ + vsubl.s8 q10, d0, d16 │ │ │ │ + blx 0xab0b18 │ │ │ │ + b 0x146e260 │ │ │ │ + bl 0x133a74 │ │ │ │ rscmi r0, r1, r9, asr #17 │ │ │ │ @ instruction: 0xf85244f4 │ │ │ │ @ instruction: 0xf8d5a039 │ │ │ │ @ instruction: 0xf8d89000 │ │ │ │ - b 0xfe190338 │ │ │ │ - b 0x170f50 │ │ │ │ - b 0x170f68 │ │ │ │ - b 0xfe170f5c │ │ │ │ + b 0xfe190278 │ │ │ │ + b 0x170e90 │ │ │ │ + b 0x170ea8 │ │ │ │ + b 0xfe170e9c │ │ │ │ eorvs r0, fp, r9, lsl #6 │ │ │ │ @ instruction: 0xf1c4686b │ │ │ │ subsmi r0, r9, r0, lsr #18 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, r9, r9, asr r0 │ │ │ │ ldrdcc lr, [r2, -r7] │ │ │ │ strbeq lr, [r0, r2, lsl #22] │ │ │ │ @ instruction: 0xf909fa01 │ │ │ │ - blx 0x9006ec │ │ │ │ - b 0x11ae384 │ │ │ │ + blx 0x90062c │ │ │ │ + b 0x11ae2c4 │ │ │ │ rscmi r0, r1, r9, lsl #6 │ │ │ │ eorsmi pc, r0, r2, asr r8 @ │ │ │ │ - b 0x118a618 │ │ │ │ + b 0x118a558 │ │ │ │ ldmdavs r8!, {r3, r8, r9}^ │ │ │ │ - b 0x1804c4 │ │ │ │ + b 0x180404 │ │ │ │ eormi r0, r3, lr, lsl #6 │ │ │ │ stmiavs sl!, {r0, r1, r4, r6, lr}^ │ │ │ │ - b 0xfe108630 │ │ │ │ - b 0x170f90 │ │ │ │ + b 0xfe108570 │ │ │ │ + b 0x170ed0 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ @ instruction: 0xf644b8b5 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ - blmi 0x130464 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ + blmi 0x1303a4 │ │ │ │ eorseq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1cecaba │ │ │ │ - eorseq r9, r3, r0, asr #14 │ │ │ │ + blx 0x1cec9fa │ │ │ │ + eorseq r9, r3, r0, lsl #13 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1be8 │ │ │ │ + blcs 0x2c1b28 │ │ │ │ @ instruction: 0x461cd071 │ │ │ │ ldmdale r3!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf8daf7f2 │ │ │ │ teqpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ @ instruction: 0xf1044313 │ │ │ │ vmov.i32 d16, #34816 @ 0x00008800 │ │ │ │ - blx 0x8f8448 │ │ │ │ + blx 0x8f8388 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ @ instruction: 0xf00340a3 │ │ │ │ ldmib r8, {r0, r1, r2, r3, r4, r5, r6, r7, r9}^ │ │ │ │ - blx 0x205024 │ │ │ │ + blx 0x204f64 │ │ │ │ adcmi pc, r3, ip, lsl #24 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - blx 0x1eec4a │ │ │ │ + blx 0x1eeb8a │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ strbeq lr, [r9, #2830] @ 0xb0e │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 11, cr15, [r2], {1} @ │ │ │ │ smlatbcs r1, r2, fp, pc @ │ │ │ │ andeq lr, r9, #569344 @ 0x8b000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ - b 0x14a60c │ │ │ │ + b 0x14a54c │ │ │ │ strbtmi r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ ldmdavs r2!, {r1, r4, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ @ instruction: 0xf1c46073 │ │ │ │ ldmib r8, {r5, r9}^ │ │ │ │ - blx 0x205084 │ │ │ │ + blx 0x204fc4 │ │ │ │ adcmi pc, r3, r9, lsl #18 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blx 0x2010d8 │ │ │ │ - bl 0x46cca0 │ │ │ │ + blx 0x201018 │ │ │ │ + bl 0x46cbe0 │ │ │ │ @ instruction: 0xf85e04c0 │ │ │ │ stmdavs r0!, {r4, r5, ip, lr}^ │ │ │ │ strhtmi r6, [r2], #-132 @ 0xffffff7c │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ rsbmi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stmdalt r4!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorcs pc, ip, r4, asr #12 │ │ │ │ + rsbne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c10239 │ │ │ │ svclt 0x0000fadf │ │ │ │ - eorseq r9, r3, r4, asr r7 │ │ │ │ + mlaseq r3, r4, r6, r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1d0c │ │ │ │ + blcs 0x4c1c4c │ │ │ │ addhi pc, sl, r0 │ │ │ │ - blcs 0x481d68 │ │ │ │ + blcs 0x481ca8 │ │ │ │ addhi pc, fp, r0, lsl #4 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf846f7f2 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - blx 0x1878914 │ │ │ │ - blx 0x16e718 │ │ │ │ + blx 0x1878854 │ │ │ │ + blx 0x16e658 │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ - blx 0x93855c │ │ │ │ - b 0x13ef554 │ │ │ │ + blx 0x93849c │ │ │ │ + b 0x13ef494 │ │ │ │ @ instruction: 0xf1040c03 │ │ │ │ - blx 0x93116c │ │ │ │ - b 0x13ed13c │ │ │ │ + blx 0x9310ac │ │ │ │ + b 0x13ed07c │ │ │ │ ldmib r6, {r0, r1, sl, fp}^ │ │ │ │ - blx 0x3b9138 │ │ │ │ - blx 0x8af54c │ │ │ │ - b 0x14aff70 │ │ │ │ - bl 0x7c3574 │ │ │ │ - blx 0x173580 │ │ │ │ + blx 0x3b9078 │ │ │ │ + blx 0x8af48c │ │ │ │ + b 0x14afeb0 │ │ │ │ + bl 0x7c34b4 │ │ │ │ + blx 0x1734c0 │ │ │ │ @ instruction: 0xf141f304 │ │ │ │ streq r0, [r9], #-256 @ 0xffffff00 │ │ │ │ tstmi ip, r1, asr #20 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10f1588 │ │ │ │ - b 0x14809d8 │ │ │ │ - bl 0x7c359c │ │ │ │ + b 0x10f14c8 │ │ │ │ + b 0x1480918 │ │ │ │ + bl 0x7c34dc │ │ │ │ @ instruction: 0xf1a40c0e │ │ │ │ @ instruction: 0xf1410e20 │ │ │ │ - blx 0x130978 │ │ │ │ - b 0x11afdb4 │ │ │ │ + blx 0x1308b8 │ │ │ │ + b 0x11afcf4 │ │ │ │ @ instruction: 0xf1c4030e │ │ │ │ - blx 0x933e04 │ │ │ │ - b 0x11afdc0 │ │ │ │ + blx 0x933d44 │ │ │ │ + b 0x11afd00 │ │ │ │ @ instruction: 0xf649030e │ │ │ │ - vqrdmlah.s d20, d16, d0[4] │ │ │ │ + vmull.p8 q10, d0, d16 │ │ │ │ adcmi r0, r2, r3, lsr lr │ │ │ │ stmibeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsge pc, r8, lr, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r9 │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -164012,111 +163964,111 @@ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ eorsvs pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf909fa02 │ │ │ │ - blx 0x940868 │ │ │ │ - b 0x11ae600 │ │ │ │ + blx 0x9407a8 │ │ │ │ + b 0x11ae540 │ │ │ │ adcmi r0, r2, r9, lsl #6 │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stmiavs ip!, {r5, r6, fp, sp, lr} │ │ │ │ - b 0x14077c │ │ │ │ + b 0x1406bc │ │ │ │ eorsmi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ andmi r4, r3, fp │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @ instruction: 0xf644bf79 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ - blmi 0x1306dc │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + blmi 0x13061c │ │ │ │ eorseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xdecd30 │ │ │ │ - eorseq r9, r3, r8, ror #14 │ │ │ │ + blx 0xdecc70 │ │ │ │ + eorseq r9, r3, r8, lsr #13 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c1e60 │ │ │ │ + blcs 0x8c1da0 │ │ │ │ ldrmi sp, [ip], -r1, rrx │ │ │ │ stmdale r3!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xff9ef7f1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a44262 │ │ │ │ - blx 0x1871ae4 │ │ │ │ - blx 0x1b0068 │ │ │ │ + blx 0x1871a24 │ │ │ │ + blx 0x1affa8 │ │ │ │ @ instruction: 0xf649f202 │ │ │ │ - vqdmulh.s d20, d16, d0[4] │ │ │ │ - blx 0x973740 │ │ │ │ + vmull.s8 q10, d0, d16 │ │ │ │ + blx 0x973680 │ │ │ │ tstpmi r1, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ tstmi r9, #227 @ 0xe3 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ movwcs lr, #2520 @ 0x9d8 │ │ │ │ vaddl.u8 q10, d16, d17 │ │ │ │ - blx 0x1386c8 │ │ │ │ + blx 0x138608 │ │ │ │ adcmi pc, r3, r5, lsl #10 │ │ │ │ @ instruction: 0xf1c4432b │ │ │ │ - blx 0x931b18 │ │ │ │ + blx 0x931a58 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ strbeq lr, [lr, #2828] @ 0xb0c │ │ │ │ @ instruction: 0xf85c40a2 │ │ │ │ - b 0xfe1a87a0 │ │ │ │ + b 0xfe1a86e0 │ │ │ │ @ instruction: 0xf8d50309 │ │ │ │ andmi sl, fp, r4 │ │ │ │ - b 0x18a788 │ │ │ │ + b 0x18a6c8 │ │ │ │ rsbmi r0, sl, sl, lsl #6 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ rsbsvs r4, r3, sl │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ eorsvs r4, r2, sl, rrx │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ movwpl lr, #10712 @ 0x29d8 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ - blx 0xa00968 │ │ │ │ - b 0x11acee8 │ │ │ │ + blx 0xa008a8 │ │ │ │ + b 0x11ace28 │ │ │ │ tstmi r3, #939524096 @ 0x38000000 │ │ │ │ vpmax.s8 d15, d4, d5 │ │ │ │ eorspl pc, r0, ip, asr r8 @ │ │ │ │ strbeq lr, [r0], #2828 @ 0xb0c │ │ │ │ strhmi r6, [r2], #-128 @ 0xffffff80 │ │ │ │ andmi r6, sl, r4, ror #16 │ │ │ │ submi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3, lsr #32 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr8, cr1, {7} │ │ │ │ - tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, ip, r4, asr #12 │ │ │ │ + addne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1023b │ │ │ │ svclt 0x0000f9b3 │ │ │ │ - eorseq r9, r3, ip, ror r7 │ │ │ │ + ldrhteq r9, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0793c │ │ │ │ + bl 0xfec0787c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ cdpcs 15, 1, cr15, cr0, cr1, {1} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - rscmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + eormi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r9 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164125,31 +164077,31 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf644beb5 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ - blmi 0x130864 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ + blmi 0x1307a4 │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf970f1c1 │ │ │ │ - mlaseq r3, r0, r7, r9 │ │ │ │ + ldrsbteq r9, [r3], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec079c0 │ │ │ │ + bl 0xfec07900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr15, {6} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - rscmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ + eormi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r8 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164158,164 +164110,164 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf644be73 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ - blmi 0x1308e8 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ + blmi 0x130828 │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf92ef1c1 │ │ │ │ - eorseq r9, r3, r4, lsr #15 │ │ │ │ + eorseq r9, r3, r4, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07a44 │ │ │ │ + bl 0xfec07984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr13, {4} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ + msrmi CPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf937d81c │ │ │ │ - blx 0x1880920 │ │ │ │ + blx 0x1880860 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8980 │ │ │ │ - b 0xfe1ed8a4 │ │ │ │ - b 0x1b1898 │ │ │ │ - b 0xfe1b18cc │ │ │ │ + blx 0x1e88c0 │ │ │ │ + b 0xfe1ed7e4 │ │ │ │ + b 0x1b17d8 │ │ │ │ + b 0xfe1b180c │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mrclt 7, 1, APSR_nzcv, cr0, cr1, {7} │ │ │ │ - tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ svclt 0x0000f8eb │ │ │ │ - ldrhteq r9, [r3], -r8 │ │ │ │ + ldrshteq r9, [r3], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07acc │ │ │ │ + bl 0xfec07a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr9, {2} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ + msrmi CPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf837d81c │ │ │ │ - blx 0x18809a8 │ │ │ │ + blx 0x18808e8 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8a08 │ │ │ │ - b 0xfe1ed92c │ │ │ │ - b 0x1b1920 │ │ │ │ - b 0xfe1b1954 │ │ │ │ + blx 0x1e8948 │ │ │ │ + b 0xfe1ed86c │ │ │ │ + b 0x1b1860 │ │ │ │ + b 0xfe1b1894 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ svclt 0x0000f8a7 │ │ │ │ - eorseq r9, r3, ip, asr #15 │ │ │ │ + eorseq r9, r3, ip, lsl #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ mrc2 7, 0, pc, cr4, cr1, {7} │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #1638400 @ 0x190000 │ │ │ │ mulne r1, r5, r9 │ │ │ │ svc 0x0002f83c │ │ │ │ vabal.u8 , d0, d2 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ adcsmi r2, r1, r2, lsr r0 │ │ │ │ - b 0x101f24 │ │ │ │ - b 0xc30da4 │ │ │ │ - b 0x10f41a8 │ │ │ │ + b 0x101e64 │ │ │ │ + b 0xc30ce4 │ │ │ │ + b 0x10f40e8 │ │ │ │ @ instruction: 0xf8ac010e │ │ │ │ mvnle r1, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf644bda9 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ - blmi 0x130a7c │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ + blmi 0x1309bc │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf864f1c1 │ │ │ │ - eorseq r9, r3, r0, ror #15 │ │ │ │ + eorseq r9, r3, r0, lsr #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #964] @ 0x3c4 │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #24, 16 @ 0x180000 │ │ │ │ @ instruction: 0xf83c7869 │ │ │ │ strcc lr, [r2, #-3842] @ 0xfffff0fe │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r7, asr r8 @ │ │ │ │ strbmi r4, [r3, #-177]! @ 0xffffff4f │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ - tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025b │ │ │ │ svclt 0x0000f823 │ │ │ │ - ldrshteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, lsr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07c5c │ │ │ │ + bl 0xfec07b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 13, 0, APSR_nzcv, cr0, cr1, {4} │ │ │ │ @ instruction: 0xf649d822 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4002f9b2 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvc 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @@ -164324,56 +164276,56 @@ │ │ │ │ strbmi r4, [r1, #-124]! @ 0xffffff84 │ │ │ │ streq lr, [lr], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ strtmi sp, [r8], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [r6, #-964]! @ 0xfffffc3c │ │ │ │ - tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c0025b │ │ │ │ svclt 0x0000ffe1 │ │ │ │ - eorseq r9, r3, r8, lsl #16 │ │ │ │ + eorseq r9, r3, r8, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07ce0 │ │ │ │ + bl 0xfec07c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ cdpcs 13, 1, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649d821 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1892c5c │ │ │ │ + blx 0x1892b9c │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r7, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r3, asr r8 @ │ │ │ │ ldrhtmi r4, [ip], #-4 │ │ │ │ - b 0x1c20a8 │ │ │ │ - b 0xfe1b1b60 │ │ │ │ + b 0x1c1fe8 │ │ │ │ + b 0xfe1b1aa0 │ │ │ │ @ instruction: 0xf8cc0407 │ │ │ │ mvnle r4, r0 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf644bce5 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ - blmi 0x130c04 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ + blmi 0x130b44 │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xffa0f1c0 │ │ │ │ - eorseq r9, r3, ip, lsl r8 │ │ │ │ + eorseq r9, r3, ip, asr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07d60 │ │ │ │ + bl 0xfec07ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ cdpne 13, 10, cr15, cr2, cr15, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbeq r3, [r3, r2, lsl #4] │ │ │ │ @@ -164389,35 +164341,35 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46984614 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ + msrmi CPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ - blx 0x18743cc │ │ │ │ + blx 0x187430c │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf8374f04 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - blx 0x9b4cd0 │ │ │ │ - b 0x3efc04 │ │ │ │ - b 0x9f3bec │ │ │ │ - b 0x13b1bf0 │ │ │ │ + blx 0x9b4c10 │ │ │ │ + b 0x3efb44 │ │ │ │ + b 0x9f3b2c │ │ │ │ + b 0x13b1b30 │ │ │ │ @ instruction: 0xf8270c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07e10 │ │ │ │ + bl 0xfec07d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f1461f │ │ │ │ @ instruction: 0x4621fcb7 │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @@ -164438,33 +164390,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf649008f │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ svcne 0x00230733 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf857429a │ │ │ │ - blx 0x9d0d94 │ │ │ │ - b 0x3efcc0 │ │ │ │ - b 0xc33ccc │ │ │ │ - b 0x13b1cd0 │ │ │ │ + blx 0x9d0cd4 │ │ │ │ + b 0x3efc00 │ │ │ │ + b 0xc33c0c │ │ │ │ + b 0x13b1c10 │ │ │ │ @ instruction: 0xf8210c04 │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07ecc │ │ │ │ + bl 0xfec07e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr11, cr9, {2} │ │ │ │ cdpne 2, 6, cr2, cr9, cr0, {0} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -164473,54 +164425,54 @@ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ vseleq.f32 s30, s10, s29 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ svclt 0x004807c7 │ │ │ │ andsgt pc, r2, r6, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2b0f4c │ │ │ │ + bcs 0x2b0e8c │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xffdeece0 │ │ │ │ + bllt 0xffdeec20 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ stc2 7, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ + msrmi CPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f3a │ │ │ │ cdpne 14, 6, cr0, cr9, cr0, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ stmdale r2!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r1], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c1120 │ │ │ │ - blx 0x873d84 │ │ │ │ - blx 0x18aff9c │ │ │ │ + bl 0x7c1060 │ │ │ │ + blx 0x873cc4 │ │ │ │ + blx 0x18afedc │ │ │ │ @ instruction: 0xf836f880 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - b 0xa90e5c │ │ │ │ - b 0x3b29a0 │ │ │ │ - b 0x1273da4 │ │ │ │ + b 0xa90d9c │ │ │ │ + b 0x3b28e0 │ │ │ │ + b 0x1273ce4 │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicsle r0, sp, r4, lsl #30 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbbb3 │ │ │ │ strb r0, [r2, r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07fac │ │ │ │ + bl 0xfec07eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ @ instruction: 0xf106fbe9 │ │ │ │ vsubl.u8 q8, d0, d14 │ │ │ │ ldrtmi r0, [fp], -pc, asr #2 │ │ │ │ @@ -164534,120 +164486,120 @@ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10307cf │ │ │ │ svclt 0x00480302 │ │ │ │ stcgt 8, cr15, [r1], {3} │ │ │ │ addmi r0, r2, #8978432 @ 0x890000 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfe0eedc8 │ │ │ │ + bllt 0xfe0eed08 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ - blx 0xfedeedee │ │ │ │ + blx 0xfedeed2e │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ + msrmi CPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ cdpne 0, 6, cr0, cr14, cr15, {4} │ │ │ │ svcvc 0x0004f85e │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r6], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c1210 │ │ │ │ - blx 0x873e74 │ │ │ │ - blx 0x18b008c │ │ │ │ + bl 0x7c1150 │ │ │ │ + blx 0x873db4 │ │ │ │ + blx 0x18affcc │ │ │ │ stmdahi pc, {r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8534572 │ │ │ │ - b 0xa90f4c │ │ │ │ - b 0x3b2a90 │ │ │ │ - b 0x1273e94 │ │ │ │ + b 0xa90e8c │ │ │ │ + b 0x3b29d0 │ │ │ │ + b 0x1273dd4 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbb3f │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - blx 0x1deee6e │ │ │ │ + blx 0x1deedae │ │ │ │ cdpne 3, 10, cr2, cr1, cr0, {0} │ │ │ │ stmdbeq r0!, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b52f02 │ │ │ │ - b 0x147473c │ │ │ │ - blx 0x950248 │ │ │ │ - blx 0x3ed6d8 │ │ │ │ - b 0x116deec │ │ │ │ - blx 0x13b16dc │ │ │ │ + b 0x147467c │ │ │ │ + blx 0x950188 │ │ │ │ + blx 0x3ed618 │ │ │ │ + b 0x116de2c │ │ │ │ + blx 0x13b161c │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r5], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0000400 │ │ │ │ svclt 0x00a40401 │ │ │ │ - beq 0x20ad024 │ │ │ │ - ble 0x342984 │ │ │ │ - blx 0xfe16f86c │ │ │ │ + beq 0x20acf64 │ │ │ │ + ble 0x3428c4 │ │ │ │ + blx 0xfe16f7ac │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed03c │ │ │ │ + beq 0xfe0ecf7c │ │ │ │ smlatblt ip, r6, r6, r4 │ │ │ │ andsge pc, r3, r6, lsl #16 │ │ │ │ - b 0x12bdb10 │ │ │ │ + b 0x12bda50 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b1150 │ │ │ │ + blcs 0x2b1090 │ │ │ │ @ instruction: 0xf1b8d1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xffbeeef0 │ │ │ │ + blt 0xffbeee30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4690 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ - blx 0x96ef12 │ │ │ │ + blx 0x96ee52 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9352000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x14747e4 │ │ │ │ - blx 0x9502f0 │ │ │ │ - blx 0x3ed77c │ │ │ │ - b 0x116d394 │ │ │ │ - blx 0x13b1778 │ │ │ │ + b 0x1474724 │ │ │ │ + blx 0x950230 │ │ │ │ + blx 0x3ed6bc │ │ │ │ + b 0x116d2d4 │ │ │ │ + blx 0x13b16b8 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0030100 │ │ │ │ svclt 0x00a40101 │ │ │ │ - beq 0x20ad0cc │ │ │ │ - ble 0x3429cc │ │ │ │ - blx 0xfe16f914 │ │ │ │ + beq 0x20ad00c │ │ │ │ + ble 0x34290c │ │ │ │ + blx 0xfe16f854 │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed0e4 │ │ │ │ + beq 0xfe0ed024 │ │ │ │ smlabblt r9, lr, r6, r4 │ │ │ │ andge pc, r1, r6, lsl #17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ @ instruction: 0x3602089b │ │ │ │ bicle r4, lr, r5, asr #10 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ @@ -164656,45 +164608,45 @@ │ │ │ │ svclt 0x0000ba9b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ - blx 0xff56efb0 │ │ │ │ + blx 0xff56eef0 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x1480c14 │ │ │ │ - blx 0x990b94 │ │ │ │ - blx 0x470020 │ │ │ │ - b 0x13ef834 │ │ │ │ + b 0x1480b54 │ │ │ │ + blx 0x990ad4 │ │ │ │ + blx 0x46ff60 │ │ │ │ + b 0x13ef774 │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ - blx 0x1433898 │ │ │ │ + blx 0x14337d8 │ │ │ │ svclt 0x005cf305 │ │ │ │ - blx 0x36f958 │ │ │ │ + blx 0x36f898 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf51cda29 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1730a00 │ │ │ │ svclt 0x00ae33ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d044 │ │ │ │ + beq 0x12cf84 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x11210e0 │ │ │ │ + b 0x1121020 │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd128 │ │ │ │ - b 0x43406c │ │ │ │ - b 0x13b4870 │ │ │ │ + b 0xbbd068 │ │ │ │ + b 0x433fac │ │ │ │ + b 0x13b47b0 │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r6, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @@ -164708,34 +164660,34 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4fa73 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ @ instruction: 0xf6491f2e │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x1488cd8 │ │ │ │ - blx 0xa10c60 │ │ │ │ - blx 0x4700e0 │ │ │ │ - b 0x13ef8f8 │ │ │ │ + b 0x1488c18 │ │ │ │ + blx 0xa10ba0 │ │ │ │ + blx 0x470020 │ │ │ │ + b 0x13ef838 │ │ │ │ @ instruction: 0xf1b40c0a │ │ │ │ - blx 0x143395c │ │ │ │ + blx 0x143389c │ │ │ │ svclt 0x005cf504 │ │ │ │ - blx 0x36fa1c │ │ │ │ + blx 0x36f95c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr5, {3} @ │ │ │ │ @ instruction: 0xf51cda28 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1750a00 │ │ │ │ svclt 0x00ae35ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d114 │ │ │ │ + beq 0x12d054 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -164743,19 +164695,19 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r7, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0x12d154 │ │ │ │ + beq 0x12d094 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08358 │ │ │ │ + bl 0xfec08298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ @ instruction: 0xf7f1461d │ │ │ │ @ instruction: 0xf04ffa13 │ │ │ │ stccc 14, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ @@ -164773,15 +164725,15 @@ │ │ │ │ svceq 0x0008f1be │ │ │ │ tstlt r1, r5, ror #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r6!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec083c0 │ │ │ │ + bl 0xfec08300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ @ instruction: 0x4621f9df │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ @ instruction: 0x20001ebc │ │ │ │ @@ -164806,34 +164758,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf9aaf7f1 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - mvnmi pc, r9, asr #12 │ │ │ │ + msrmi R8_usr, r9 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r1, [r3], -r2, lsr #30 │ │ │ │ svcmi 0x0004f852 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r1, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a0f48 │ │ │ │ + blx 0x8a0e88 │ │ │ │ @ instruction: 0xf835f48c │ │ │ │ svclt 0x0028c02e │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb1274 @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb11b4 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ @ instruction: 0xf000bf28 │ │ │ │ - b 0x13b3688 │ │ │ │ + b 0x13b35c8 │ │ │ │ @ instruction: 0xf8250c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ - b 0x1174a94 │ │ │ │ + b 0x11749d4 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, r7, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @@ -164843,29 +164795,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf962f7f1 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x00250e8f │ │ │ │ - rscmi pc, r0, r9, asr #12 │ │ │ │ + eormi pc, r0, r9, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf8552300 │ │ │ │ - blx 0x1884ef8 │ │ │ │ + blx 0x1884e38 │ │ │ │ smlabbcc r4, lr, r8, pc @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r0, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a0fe0 │ │ │ │ + blx 0x8a0f20 │ │ │ │ @ instruction: 0xf831f48c │ │ │ │ svclt 0x0024cc02 │ │ │ │ stmdbeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb1310 @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb1250 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8214295 │ │ │ │ bicsle ip, sl, r2, lsl #24 │ │ │ │ @@ -164881,35 +164833,35 @@ │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf91af7f1 │ │ │ │ cdpne 3, 10, cr2, cr9, cr0, {0} │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474bf0 │ │ │ │ - blx 0x9506fc │ │ │ │ - blx 0x3edb88 │ │ │ │ - b 0x116e7a0 │ │ │ │ - blx 0x13b1b94 │ │ │ │ + b 0x1474b30 │ │ │ │ + blx 0x95063c │ │ │ │ + blx 0x3edac8 │ │ │ │ + b 0x116e6e0 │ │ │ │ + blx 0x13b1ad4 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ streq pc, [r0, #-380] @ 0xfffffe84 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x242e58 │ │ │ │ + ble 0x242d98 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ smlatblt sp, lr, r6, r4 │ │ │ │ andscs pc, r3, r6, lsl #16 │ │ │ │ - b 0x12bdfbc │ │ │ │ + b 0x12bdefc │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b15fc │ │ │ │ + blcs 0x2b153c │ │ │ │ @ instruction: 0xf1b8d1d1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r6, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -164921,32 +164873,32 @@ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8ccf7f1 │ │ │ │ smlatbeq r2, r8, r1, pc @ │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9312000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474c90 │ │ │ │ - blx 0x95079c │ │ │ │ - blx 0x3edc28 │ │ │ │ - b 0x116ec40 │ │ │ │ - blx 0x13b1c38 │ │ │ │ + b 0x1474bd0 │ │ │ │ + blx 0x9506dc │ │ │ │ + blx 0x3edb68 │ │ │ │ + b 0x116eb80 │ │ │ │ + blx 0x13b1b78 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ @ instruction: 0x0600f17c │ │ │ │ streq pc, [r1], -r3 │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x242f18 │ │ │ │ + ble 0x242e58 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ @ instruction: 0xb10646b6 │ │ │ │ - b 0x10cd5fc │ │ │ │ + b 0x10cd53c │ │ │ │ ldmeq fp, {r1, r2, r3} │ │ │ │ strbmi r3, [r1, #-1282] @ 0xfffffafe │ │ │ │ @ instruction: 0xb110d1d3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -164954,42 +164906,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ @ instruction: 0xf882f7f1 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x14810b4 │ │ │ │ - blx 0x991034 │ │ │ │ - blx 0x4704c0 │ │ │ │ - b 0x13ee0d4 │ │ │ │ + b 0x1480ff4 │ │ │ │ + blx 0x990f74 │ │ │ │ + blx 0x470400 │ │ │ │ + b 0x13ee014 │ │ │ │ @ instruction: 0xf1b50c03 │ │ │ │ - blx 0x1432138 │ │ │ │ + blx 0x1432078 │ │ │ │ svclt 0x005cfa05 │ │ │ │ vpmax.u8 , , q7 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ @ instruction: 0xf1bada27 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed614 │ │ │ │ + beq 0xed554 │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d4e0 │ │ │ │ + beq 0x12d420 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x112157c │ │ │ │ + b 0x11214bc │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd5c4 │ │ │ │ - b 0x434508 │ │ │ │ - b 0x13b4d0c │ │ │ │ + b 0xbbd504 │ │ │ │ + b 0x434448 │ │ │ │ + b 0x13b4c4c │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r8, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -165003,33 +164955,33 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4f825 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ @ instruction: 0xf6491f2e │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x1489174 │ │ │ │ - blx 0xa110fc │ │ │ │ - blx 0x47057c │ │ │ │ - b 0x13ee994 │ │ │ │ + b 0x14890b4 │ │ │ │ + blx 0xa1103c │ │ │ │ + blx 0x4704bc │ │ │ │ + b 0x13ee8d4 │ │ │ │ @ instruction: 0xf1b40c05 │ │ │ │ - blx 0x14329f8 │ │ │ │ + blx 0x1432938 │ │ │ │ svclt 0x005cfa04 │ │ │ │ @ instruction: 0xf505fa4e │ │ │ │ @ instruction: 0x0c05ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ streq pc, [r0, #-378] @ 0xfffffe86 │ │ │ │ @ instruction: 0xf1bada26 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed6d4 │ │ │ │ + beq 0xed614 │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d5ac │ │ │ │ + beq 0x12d4ec │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -165037,56 +164989,56 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r9, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0094f7f0 │ │ │ │ - beq 0x12d5ec │ │ │ │ + beq 0x12d52c │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xffc6f7f0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr8, [pc], #-8 @ 0xb160c │ │ │ │ + ldccs 15, cr8, [pc], #-8 @ 0xb154c │ │ │ │ vstmiavc r8!, {s29-s107} │ │ │ │ @ instruction: 0xf1ced853 │ │ │ │ - blx 0xab3aa0 │ │ │ │ + blx 0xab39e0 │ │ │ │ @ instruction: 0xf1bef20e │ │ │ │ - blx 0xab3ea8 │ │ │ │ - blx 0x3ef63c │ │ │ │ - b 0x116fa54 │ │ │ │ + blx 0xab3de8 │ │ │ │ + blx 0x3ef57c │ │ │ │ + b 0x116f994 │ │ │ │ @ instruction: 0xf1c40209 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x36ff6c │ │ │ │ + blx 0x36feac │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ - b 0x11613a4 │ │ │ │ - b 0x12b1e70 │ │ │ │ + b 0x11612e4 │ │ │ │ + b 0x12b1db0 │ │ │ │ @ instruction: 0xf1b40809 │ │ │ │ @ instruction: 0xf0020920 │ │ │ │ svclt 0x005c0201 │ │ │ │ @ instruction: 0xf909fa4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ andeq lr, r8, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e0227f │ │ │ │ @ instruction: 0xf112da08 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ - ble 0x6b4684 │ │ │ │ + ble 0x6b45c4 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ strbtmi r2, [r0], r0, lsl #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf805d001 │ │ │ │ movwcc r2, #4115 @ 0x1013 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -165107,48 +165059,48 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xff56f7f0 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svchi 0x0002f931 │ │ │ │ - b 0x147c7f4 │ │ │ │ + b 0x147c734 │ │ │ │ ldmdale r2, {r3, r5, r6, r7, sl, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ vpmax.s8 d15, d3, d24 │ │ │ │ - beq 0x8eddd4 │ │ │ │ + beq 0x8edd14 │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13e147c │ │ │ │ - blx 0x3eff48 │ │ │ │ + blx 0x13e13bc │ │ │ │ + blx 0x3efe88 │ │ │ │ svclt 0x0058f909 │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andeq pc, r1, #2 │ │ │ │ - blx 0x13e14a8 │ │ │ │ - b 0x12efb60 │ │ │ │ - blx 0x13b3764 │ │ │ │ - bl 0x570754 │ │ │ │ + blx 0x13e13e8 │ │ │ │ + b 0x12efaa0 │ │ │ │ + blx 0x13b36a4 │ │ │ │ + bl 0x570694 │ │ │ │ @ instruction: 0xf14c0208 │ │ │ │ - bcs 0xfe0b474c │ │ │ │ + bcs 0xfe0b468c │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00ebfa2 │ │ │ │ rsbscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x2c32dc │ │ │ │ + ble 0x2c321c │ │ │ │ svceq 0x0080f112 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf00eda17 │ │ │ │ addcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x10cd940 │ │ │ │ - b 0x147179c │ │ │ │ + b 0x10cd880 │ │ │ │ + b 0x14716dc │ │ │ │ @ instruction: 0x36020e9e │ │ │ │ @ instruction: 0xd1b542b9 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ sbcslt fp, r2, #2928 @ 0xb70 │ │ │ │ @@ -165160,99 +165112,99 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ mcr2 7, 7, pc, cr6, cr0, {7} @ │ │ │ │ svcne 0x002a2300 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcrne 6, 3, r4, cr5, cr9, {0} │ │ │ │ svcls 0x0004f852 │ │ │ │ - b 0x147c8d8 │ │ │ │ + b 0x147c818 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8edef8 │ │ │ │ + beq 0x8ede38 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x370028 │ │ │ │ + blx 0x36ff68 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8edecc │ │ │ │ - blx 0x146156c │ │ │ │ - b 0x13f0028 │ │ │ │ + beq 0x8ede0c │ │ │ │ + blx 0x14614ac │ │ │ │ + b 0x13eff68 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434810 │ │ │ │ - b 0x1330038 │ │ │ │ + blx 0x434750 │ │ │ │ + b 0x132ff78 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370154 │ │ │ │ + blx 0x370094 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ - b 0x11280cc │ │ │ │ - blx 0x1871c8c │ │ │ │ + b 0x112800c │ │ │ │ + blx 0x1871bcc │ │ │ │ vmull.p8 , d16, d0 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ @ instruction: 0xf836903e │ │ │ │ - b 0x3e98f0 │ │ │ │ - b 0xc3488c │ │ │ │ - b 0x1435090 │ │ │ │ + b 0x3e9830 │ │ │ │ + b 0xc347cc │ │ │ │ + b 0x1434fd0 │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ @ instruction: 0xd1ad2b04 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbe3d │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb19b8 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb18f8 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr6, cr0, {7} @ │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ svcne 0x002e038f │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ cdpne 0, 6, cr2, cr5, cr0, {0} │ │ │ │ svcls 0x0004f856 │ │ │ │ - b 0x147c9d8 │ │ │ │ + b 0x147c918 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8edff8 │ │ │ │ + beq 0x8edf38 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x370128 │ │ │ │ + blx 0x370068 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8edfcc │ │ │ │ - blx 0x146166c │ │ │ │ - b 0x13f0128 │ │ │ │ + beq 0x8edf0c │ │ │ │ + blx 0x14615ac │ │ │ │ + b 0x13f0068 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434910 │ │ │ │ - b 0x1330138 │ │ │ │ + blx 0x434850 │ │ │ │ + b 0x1330078 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370254 │ │ │ │ + blx 0x370194 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @@ -165260,61 +165212,61 @@ │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ - b 0x1482424 │ │ │ │ + b 0x1482364 │ │ │ │ @ instruction: 0xf8581313 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x3ec970 │ │ │ │ - b 0xc34990 │ │ │ │ - b 0x1435194 │ │ │ │ + b 0x3ec8b0 │ │ │ │ + b 0xc348d0 │ │ │ │ + b 0x14350d4 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1adcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbdbd │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1ab8 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb19f8 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2l 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1053c02 │ │ │ │ @ instruction: 0x467338ff │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ - ldccs 15, cr12, [pc, #-8]! @ 0xb19c8 │ │ │ │ - blx 0xbe7a90 │ │ │ │ + ldccs 15, cr12, [pc, #-8]! @ 0xb1908 │ │ │ │ + blx 0xbe79d0 │ │ │ │ @ instruction: 0xf002f208 │ │ │ │ - blx 0xbb21e0 │ │ │ │ - bl 0x5709f4 │ │ │ │ - bl 0x10f2214 │ │ │ │ + blx 0xbb2120 │ │ │ │ + bl 0x570934 │ │ │ │ + bl 0x10f2154 │ │ │ │ @ instruction: 0xf5b20c01 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00230c00 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e122ff │ │ │ │ andle fp, r3, #536870925 @ 0x2000000d │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf806d001 │ │ │ │ @ instruction: 0xf10e201e │ │ │ │ - b 0x1175218 │ │ │ │ + b 0x1175158 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be008f │ │ │ │ bicsle r0, r4, r8, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ @@ -165343,16 +165295,16 @@ │ │ │ │ @ instruction: 0xf00ebf23 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ sbcslt r4, r2, #235929600 @ 0xe100000 │ │ │ │ @ instruction: 0xf00ed203 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf1bc0900 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x118dc30 │ │ │ │ - b 0x14726d0 │ │ │ │ + b 0x118db70 │ │ │ │ + b 0x1472610 │ │ │ │ strcc r0, [r2], #-3742 @ 0xfffff162 │ │ │ │ ldrhle r4, [r7, #41] @ 0x29 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ andcs fp, r0, #1984 @ 0x7c0 │ │ │ │ @@ -165362,39 +165314,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ ldc2l 7, cr15, [r4, #-960] @ 0xfffffc40 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ uhasxmi r1, r3, sl │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1044671 │ │ │ │ @ instruction: 0xf85238ff │ │ │ │ - ldccs 15, cr9, [pc], #-16 @ 0xb1af4 │ │ │ │ - blx 0xb27be4 │ │ │ │ + ldccs 15, cr9, [pc], #-16 @ 0xb1a34 │ │ │ │ + blx 0xb27b24 │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4b14 │ │ │ │ - bl 0x7eff24 │ │ │ │ - bl 0x10f4b3c │ │ │ │ + blx 0xaf4a54 │ │ │ │ + bl 0x7efe64 │ │ │ │ + bl 0x10f4a7c │ │ │ │ @ instruction: 0xf5bc0a01 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x874324 │ │ │ │ + blx 0x874264 │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874b38 │ │ │ │ - b 0x11b053c │ │ │ │ + blx 0x1874a78 │ │ │ │ + b 0x11b047c │ │ │ │ @ instruction: 0xf835030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbd9c34 │ │ │ │ - b 0x2f4b78 │ │ │ │ - b 0x13b3f7c │ │ │ │ + b 0xbd9b74 │ │ │ │ + b 0x2f4ab8 │ │ │ │ + b 0x13b3ebc │ │ │ │ @ instruction: 0xf8250c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -165408,40 +165360,40 @@ │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [ip], #960 @ 0x3c0 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ cdpeq 3, 8, cr15, cr15, cr0, {6} │ │ │ │ streq pc, [r4], #-424 @ 0xfffffe58 │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1054618 │ │ │ │ @ instruction: 0xf85438ff │ │ │ │ - ldccs 15, cr9, [pc, #-16]! @ 0xb1bac │ │ │ │ - blx 0xb27c94 │ │ │ │ + ldccs 15, cr9, [pc, #-16]! @ 0xb1aec │ │ │ │ + blx 0xb27bd4 │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4bcc │ │ │ │ - bl 0x7effe0 │ │ │ │ - bl 0x10b4bf4 │ │ │ │ + blx 0xaf4b0c │ │ │ │ + bl 0x7eff20 │ │ │ │ + bl 0x10b4b34 │ │ │ │ @ instruction: 0xf5bc0a00 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x8743dc │ │ │ │ + blx 0x87431c │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874bf0 │ │ │ │ - b 0x11b062c │ │ │ │ + blx 0x1874b30 │ │ │ │ + b 0x11b056c │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf85742a2 │ │ │ │ - b 0xbd9cf0 │ │ │ │ - b 0x2f4c34 │ │ │ │ - b 0x13b4038 │ │ │ │ + b 0xbd9c30 │ │ │ │ + b 0x2f4b74 │ │ │ │ + b 0x13b3f78 │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ bicle ip, lr, r2, lsl #24 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbc6d │ │ │ │ @@ -165452,50 +165404,50 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ stc2 7, cr15, [r2], #960 @ 0x3c0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr9, [pc], #-8 @ 0xb1c54 │ │ │ │ + ldccs 15, cr9, [pc], #-8 @ 0xb1b94 │ │ │ │ stmiavc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ @ instruction: 0xf1be0c20 │ │ │ │ - blx 0xaf44ec │ │ │ │ - blx 0x2ee4a8 │ │ │ │ + blx 0xaf442c │ │ │ │ + blx 0x2ee3e8 │ │ │ │ svclt 0x0058fc0c │ │ │ │ - blx 0x370598 │ │ │ │ + blx 0x3704d8 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x11619e0 │ │ │ │ + b 0x1161920 │ │ │ │ @ instruction: 0xf1c4020a │ │ │ │ - blx 0xaf4508 │ │ │ │ + blx 0xaf4448 │ │ │ │ @ instruction: 0xf1b4fc04 │ │ │ │ - blx 0x2b4110 │ │ │ │ + blx 0x2b4050 │ │ │ │ @ instruction: 0xf002fa0a │ │ │ │ - b 0x13b249c │ │ │ │ + b 0x13b23dc │ │ │ │ svclt 0x005c0c0a │ │ │ │ @ instruction: 0xf909fa48 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf804fa48 │ │ │ │ andeq lr, ip, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa2 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x243844 │ │ │ │ + ble 0x243784 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000da18 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andscs pc, r3, r5, lsl #16 │ │ │ │ - b 0x127e8e4 │ │ │ │ + b 0x127e824 │ │ │ │ vabdl.u8 q8, d0, d8 │ │ │ │ - blcs 0x2b1f24 │ │ │ │ + blcs 0x2b1e64 │ │ │ │ @ instruction: 0xb117d1b5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ @@ -165508,246 +165460,246 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svcls 0x0002f931 │ │ │ │ - b 0x147ce38 │ │ │ │ + b 0x147cd78 │ │ │ │ ldmdale r1, {r0, r3, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-780 @ 0xfffffcf4 │ │ │ │ - beq 0x8ee414 │ │ │ │ + beq 0x8ee354 │ │ │ │ vpmax.s8 d15, d3, d25 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ - blx 0x12e1ab4 │ │ │ │ - b 0x1170580 │ │ │ │ + blx 0x12e19f4 │ │ │ │ + b 0x11704c0 │ │ │ │ svclt 0x0058020c │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ - beq 0x8ee474 │ │ │ │ + beq 0x8ee3b4 │ │ │ │ stc2 10, cr15, [r4], {41} @ 0x29 @ │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x370590 │ │ │ │ + blx 0x3704d0 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - blx 0x12e1aec │ │ │ │ - b 0x13f01a4 │ │ │ │ - blx 0x12b4da8 │ │ │ │ - bl 0x56fd98 │ │ │ │ + blx 0x12e1a2c │ │ │ │ + b 0x13f00e4 │ │ │ │ + blx 0x12b4ce8 │ │ │ │ + bl 0x56fcd8 │ │ │ │ @ instruction: 0xf148020c │ │ │ │ @ instruction: 0xf5b20c00 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ @ instruction: 0x46e022ff │ │ │ │ @ instruction: 0xf1bcda06 │ │ │ │ - ble 0x6759a8 │ │ │ │ + ble 0x6758e8 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ strbtmi r2, [r0], r0, lsl #4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ rsbsvc sp, r2, r0 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vfnmaeq.f32 s28, s28, s30 │ │ │ │ adcsmi r3, r9, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xb110d1b6 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe66fd98 │ │ │ │ + bllt 0xfe66fcd8 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf00e0800 │ │ │ │ strb r0, [r5, r1, lsl #24]! │ │ │ │ ldrb r2, [r8, r0, lsl #4]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xff26fdc6 │ │ │ │ + blx 0xff26fd06 │ │ │ │ svcne 0x003a2300 │ │ │ │ @ instruction: 0xf6494619 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ @ instruction: 0xf8523eff │ │ │ │ - ldccs 15, cr8, [pc], #-16 @ 0xb1e0c │ │ │ │ + ldccs 15, cr8, [pc], #-16 @ 0xb1d4c │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ - blx 0xab46a8 │ │ │ │ - blx 0xaf0e64 │ │ │ │ - blx 0x32fe40 │ │ │ │ - b 0x13f065c │ │ │ │ + blx 0xab45e8 │ │ │ │ + blx 0xaf0da4 │ │ │ │ + blx 0x32fd80 │ │ │ │ + b 0x13f059c │ │ │ │ @ instruction: 0xf1be0c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370764 │ │ │ │ + blx 0x3706a4 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee558 │ │ │ │ + beq 0x8ee498 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x370674 │ │ │ │ + blx 0x3705b4 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x8ee528 │ │ │ │ - blx 0x1321bcc │ │ │ │ - b 0x12f0688 │ │ │ │ - blx 0x12f3e8c │ │ │ │ - bl 0x7f0278 │ │ │ │ + beq 0x8ee468 │ │ │ │ + blx 0x1321b0c │ │ │ │ + b 0x12f05c8 │ │ │ │ + blx 0x12f3dcc │ │ │ │ + bl 0x7f01b8 │ │ │ │ @ instruction: 0xf1490c08 │ │ │ │ @ instruction: 0xf5bc0900 │ │ │ │ @ instruction: 0xf1793f80 │ │ │ │ - ble 0xbb3e78 │ │ │ │ + ble 0xbb3db8 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000bfba │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x874e88 │ │ │ │ - ble 0x8b10bc │ │ │ │ + blx 0x874dc8 │ │ │ │ + ble 0x8b0ffc │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r8, r7, asr r8 @ │ │ │ │ eorhi pc, r3, r5, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea48 │ │ │ │ eorgt pc, r3, r5, lsr #16 │ │ │ │ - blcs 0x1beab8 │ │ │ │ + blcs 0x1be9f8 │ │ │ │ tstlt r1, pc, lsr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x86fe88 │ │ │ │ + bllt 0x86fdc8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000e7dc │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ @ instruction: 0xe7d77cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x12efec2 │ │ │ │ + blx 0x12efe02 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1a8038f │ │ │ │ @ instruction: 0xf1080504 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ svchi 0x0004f855 │ │ │ │ - b 0x147d018 │ │ │ │ + b 0x147cf58 │ │ │ │ ldmdale r2, {r3, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee65c │ │ │ │ + beq 0x8ee59c │ │ │ │ stc2 10, cr15, [lr], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ - blx 0x370754 │ │ │ │ + blx 0x370694 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee630 │ │ │ │ - blx 0x1321cac │ │ │ │ - b 0x13f0768 │ │ │ │ + beq 0x8ee570 │ │ │ │ + blx 0x1321bec │ │ │ │ + b 0x13f06a8 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x2f4f50 │ │ │ │ - b 0x12f0778 │ │ │ │ + blx 0x2f4e90 │ │ │ │ + b 0x12f06b8 │ │ │ │ @ instruction: 0xf1b4080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370880 │ │ │ │ + blx 0x3707c0 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf904fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2c │ │ │ │ svclt 0x00ba0f00 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ - b 0x1482a40 │ │ │ │ + b 0x1482980 │ │ │ │ @ instruction: 0xf8571313 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x3d4fac │ │ │ │ - b 0xab4fcc │ │ │ │ - b 0x12b3fd0 │ │ │ │ + b 0x3d4eec │ │ │ │ + b 0xab4f0c │ │ │ │ + b 0x12b3f10 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fba9f │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xb2114 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xb2054 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec091e4 │ │ │ │ + bl 0xfec09124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xff46ffb4 │ │ │ │ + blx 0xff46fef4 │ │ │ │ movwcs r1, #3746 @ 0xea2 │ │ │ │ strbeq r3, [r1, r2, lsl #4] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldmdahi r4, {r2, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andsmi pc, r3, r6, lsl #16 │ │ │ │ - blcs 0x2bec10 │ │ │ │ + blcs 0x2beb50 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1e6ffd8 │ │ │ │ + blt 0x1e6ff18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09220 │ │ │ │ + bl 0xfec09160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xfecefff0 │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + blx 0xfeceff30 │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ sbclt r0, r4, #0, 24 │ │ │ │ eorcc pc, ip, r6, lsr r8 @ │ │ │ │ svcne 0x0004f852 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsmi pc, r4, lr, asr r8 @ │ │ │ │ movweq lr, #18979 @ 0x4a23 │ │ │ │ @ instruction: 0x4323400c │ │ │ │ eorcc pc, ip, r6, lsr #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1370030 │ │ │ │ + blt 0x136ff70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09278 │ │ │ │ + bl 0xfec091b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfe1f0048 │ │ │ │ + blx 0xfe1eff88 │ │ │ │ @ instruction: 0x46211eb3 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ andeq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ svceq 0x0001f01c │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r8, {r2, r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stceq 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f14293 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000ba25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec092c4 │ │ │ │ + bl 0xfec09204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0x1870094 │ │ │ │ - cdpmi 6, 14, cr15, cr0, cr9, {2} │ │ │ │ + blx 0x186ffd4 │ │ │ │ + cdpmi 6, 2, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ cps #15 │ │ │ │ sbclt r0, r4, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf85c884b │ │ │ │ tstcc r4, r4, lsl #30 │ │ │ │ @@ -165765,21 +165717,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf7f0460d │ │ │ │ @ instruction: 0xf04ffa2f │ │ │ │ stccc 12, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf9344667 │ │ │ │ - blcs 0xfe0c1d48 │ │ │ │ + blcs 0xfe0c1c88 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4611087f │ │ │ │ - blx 0x18a8980 │ │ │ │ + blx 0x18a88c0 │ │ │ │ orrcc pc, r0, #8585216 @ 0x830000 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], -r0, lsl #17 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c801c │ │ │ │ @@ -165798,20 +165750,20 @@ │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ @ instruction: 0xf1a84607 │ │ │ │ @ instruction: 0xf7f00402 │ │ │ │ @ instruction: 0xf108f9ef │ │ │ │ strtmi r0, [r9], -lr, lsl #16 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf9342600 │ │ │ │ - blcs 0xfe0c1dcc │ │ │ │ + blcs 0xfe0c1d0c │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #12 │ │ │ │ rsbscs fp, pc, r4, lsr #31 │ │ │ │ - ble 0x2c3a2c │ │ │ │ + ble 0x2c396c │ │ │ │ orrcc fp, r0, #216, 4 @ 0x8000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2080bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e7048 │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ @@ -165825,24 +165777,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff9b5 │ │ │ │ @ instruction: 0xf6490e00 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x1485e40 │ │ │ │ + b 0x1485d80 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0xb75248 │ │ │ │ + ble 0xb75188 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ - ldrbtcc pc, [pc], #372 @ 0xb2254 @ │ │ │ │ + ldrbtcc pc, [pc], #372 @ 0xb2194 @ │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ vst2.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r4, #0, 24 │ │ │ │ eorcc pc, lr, r5, lsr r8 @ │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -165855,58 +165807,58 @@ │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r2!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb23c4 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb2304 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf964f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf6490e8f │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf513da29 │ │ │ │ - blx 0x885ef4 │ │ │ │ + blx 0x885e34 │ │ │ │ @ instruction: 0xf174fc83 │ │ │ │ svclt 0x00ae34ff │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ tstcc r4, fp, asr #16 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0x9823f0 │ │ │ │ - b 0x3b2f34 │ │ │ │ - b 0x1175338 │ │ │ │ + b 0x982330 │ │ │ │ + b 0x3b2e74 │ │ │ │ + b 0x1175278 │ │ │ │ @ instruction: 0xf821030c │ │ │ │ bicsle r3, r5, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf00eb8e1 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ @ instruction: 0xe7dd7cff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09554 │ │ │ │ + bl 0xfec09494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf916f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ @ instruction: 0xf83e4664 │ │ │ │ @@ -165922,15 +165874,15 @@ │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000b8ad │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec095b4 │ │ │ │ + bl 0xfec094f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f0 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ strcc r4, [lr], -r1, lsr #12 │ │ │ │ @@ -165952,30 +165904,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff8b7 │ │ │ │ @ instruction: 0xf6490e00 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ svcne 0x00220733 │ │ │ │ sbclt r4, r4, #118489088 @ 0x7100000 │ │ │ │ svccc 0x0004f852 │ │ │ │ eorgt pc, lr, r5, lsr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ eorsmi pc, r4, r7, asr r8 @ │ │ │ │ addslt fp, fp, #50, 30 @ 0xc8 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c04ea2c │ │ │ │ - b 0x13c24e8 │ │ │ │ + b 0x13c2428 │ │ │ │ @ instruction: 0xf8250303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ - b 0x10f5c6c │ │ │ │ + b 0x10f5bac │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, lr, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @@ -165985,79 +165937,79 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf876f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf6490e8f │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ svccc 0x0004f855 │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ @ instruction: 0xf5b33104 │ │ │ │ @ instruction: 0xf04f3f80 │ │ │ │ @ instruction: 0xf8570800 │ │ │ │ svclt 0x00324034 │ │ │ │ @ instruction: 0xf00eb29b │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0xbcf4dc │ │ │ │ + b 0xbcf41c │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf82142aa │ │ │ │ bicsle r3, pc, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000bffd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec09714 │ │ │ │ + bl 0xfec09654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf836f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r3, [r7], -r2, lsl #24 │ │ │ │ svccc 0x0002f934 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x203d8c │ │ │ │ + ble 0x203ccc │ │ │ │ sbcslt r2, fp, #0, 2 │ │ │ │ svclt 0x00bc458e │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c301c │ │ │ │ movwmi r0, #64513 @ 0xfc01 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ tstlt r7, r0, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c4f7ef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec09784 │ │ │ │ + bl 0xfec096c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7fffd │ │ │ │ strtmi r0, [r1], -r2, lsl #28 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf93e370e │ │ │ │ @ instruction: 0xf00c3f02 │ │ │ │ @ instruction: 0xf5b30401 │ │ │ │ - b 0x14923b0 │ │ │ │ + b 0x14922f0 │ │ │ │ @ instruction: 0xf17272e3 │ │ │ │ svclt 0x00a40000 │ │ │ │ @ instruction: 0x462023ff │ │ │ │ andcs sp, r0, r5, lsl #20 │ │ │ │ addmi fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x4603bfbc │ │ │ │ tstlt r4, r0, lsr #12 │ │ │ │ @@ -166073,30 +166025,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0xf04fffc5 │ │ │ │ @ instruction: 0xf6490e00 │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x1482420 │ │ │ │ + b 0x1482360 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0x9f5628 │ │ │ │ + ble 0x9f5568 │ │ │ │ svclt 0x00a72c00 │ │ │ │ @ instruction: 0xf04fb29b │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf835b2c4 │ │ │ │ - b 0x11226f8 │ │ │ │ + b 0x1122638 │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbc271c │ │ │ │ + b 0xbc265c │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r5, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d9 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -166111,34 +166063,34 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xff7af7ef │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf6490e8f │ │ │ │ - vqdmlsl.s q10, d16, d0[4] │ │ │ │ + vabdl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0x2c00da25 │ │ │ │ addslt fp, fp, #668 @ 0x29c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - blx 0x187b2d4 │ │ │ │ + blx 0x187b214 │ │ │ │ @ instruction: 0xf8b1f48e │ │ │ │ tstcc r4, r2 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0xbc27bc │ │ │ │ - b 0x175700 │ │ │ │ - b 0x13b3304 │ │ │ │ + b 0xbc26fc │ │ │ │ + b 0x175640 │ │ │ │ + b 0x13b3244 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, r9, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @ instruction: 0xf00ebefb │ │ │ │ @@ -166149,181 +166101,181 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldrmi r4, [r7], -r8, lsl #13 │ │ │ │ @ instruction: 0xff2ef7ef │ │ │ │ @ instruction: 0xf1a8bb66 │ │ │ │ @ instruction: 0xf6490204 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf1080333 │ │ │ │ - blx 0x1874778 │ │ │ │ + blx 0x18746b8 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf0101f04 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - b 0xfe0f6794 │ │ │ │ + b 0xfe0f66d4 │ │ │ │ svclt 0x00080607 │ │ │ │ @ instruction: 0xf853463d │ │ │ │ svclt 0x0018c03c │ │ │ │ strtmi r4, [pc], -sp, lsl #12 │ │ │ │ - b 0x243c74 │ │ │ │ - b 0xfe233fa0 │ │ │ │ + b 0x243bb4 │ │ │ │ + b 0xfe233ee0 │ │ │ │ andsvs r0, r6, r1, lsl #12 │ │ │ │ strtmi sp, [r0], -r7, ror #3 │ │ │ │ cdp2 7, 12, cr15, cr4, cr15, {7} │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ - blx 0x944094 │ │ │ │ + blx 0x943fd4 │ │ │ │ @ instruction: 0xf1a8fe0e │ │ │ │ - blx 0x1357b8 │ │ │ │ + blx 0x1356f8 │ │ │ │ @ instruction: 0xf108f303 │ │ │ │ - b 0x1432be0 │ │ │ │ + b 0x1432b20 │ │ │ │ @ instruction: 0xf1c60e03 │ │ │ │ @ instruction: 0xf1c60320 │ │ │ │ - blx 0x93443c │ │ │ │ - b 0x146f3cc │ │ │ │ + blx 0x93437c │ │ │ │ + b 0x146f30c │ │ │ │ @ instruction: 0xf6490e03 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf85c0333 │ │ │ │ - blx 0x18963e0 │ │ │ │ - b 0x470dd4 │ │ │ │ + blx 0x1896320 │ │ │ │ + b 0x470d14 │ │ │ │ @ instruction: 0xf0100205 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - blx 0x2b681c │ │ │ │ + blx 0x2b675c │ │ │ │ @ instruction: 0xf853fa06 │ │ │ │ - b 0x11568cc │ │ │ │ + b 0x115680c │ │ │ │ svclt 0x0018020a │ │ │ │ @ instruction: 0xf507fa28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ - b 0x143e28 │ │ │ │ - b 0xfe133020 │ │ │ │ + b 0x143d68 │ │ │ │ + b 0xfe132f60 │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ @ instruction: 0x4628fe7d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x644038 │ │ │ │ - blle 0x73c838 │ │ │ │ + blle 0x643f78 │ │ │ │ + blle 0x73c778 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x1758cc │ │ │ │ - blx 0x16ec50 │ │ │ │ - blx 0x97208c │ │ │ │ - b 0x1131888 │ │ │ │ - blx 0x132c94 │ │ │ │ - b 0x112e860 │ │ │ │ + blx 0x17580c │ │ │ │ + blx 0x16eb90 │ │ │ │ + blx 0x971fcc │ │ │ │ + b 0x11317c8 │ │ │ │ + blx 0x132bd4 │ │ │ │ + b 0x112e7a0 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ @ instruction: 0xf1c1fb04 │ │ │ │ - blx 0x9358f4 │ │ │ │ + blx 0x935834 │ │ │ │ @ instruction: 0xf1b1f001 │ │ │ │ - blx 0x11730fc │ │ │ │ - blx 0x1aec84 │ │ │ │ - b 0x10f18b4 │ │ │ │ + blx 0x117303c │ │ │ │ + blx 0x1aebc4 │ │ │ │ + b 0x10f17f4 │ │ │ │ svclt 0x005c000c │ │ │ │ vpmax.s8 , q1, │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x14765a4 │ │ │ │ + b 0x14764e4 │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x1f58b0 │ │ │ │ - blle 0x37ccb4 │ │ │ │ + blle 0x1f57f0 │ │ │ │ + blle 0x37cbf4 │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - blle 0x7f2cbc │ │ │ │ + blle 0x7f2bfc │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0a42 │ │ │ │ + blx 0x1f0982 │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ eoreq pc, r0, #172, 2 @ 0x2b │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x983504 │ │ │ │ - blx 0x9af0f0 │ │ │ │ + blx 0x983444 │ │ │ │ + blx 0x9af030 │ │ │ │ tstpmi r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0a6e │ │ │ │ + blx 0x1f09ae │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0a9a │ │ │ │ + blx 0x1f09da │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x147662c │ │ │ │ + b 0x147656c │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x5f6544 │ │ │ │ + blle 0x5f6484 │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa36150 │ │ │ │ + blle 0xa36090 │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #24, 4 @ 0x80000001 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11a26fc │ │ │ │ + blx 0x11a263c │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x172e28 │ │ │ │ + blx 0x172d68 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x133e30 │ │ │ │ - blx 0x96e9b4 │ │ │ │ - b 0x146edbc │ │ │ │ - b 0x14361bc │ │ │ │ - blx 0x1361c4 │ │ │ │ - blx 0x46edf4 │ │ │ │ - blx 0x92fddc │ │ │ │ + blx 0x133d70 │ │ │ │ + blx 0x96e8f4 │ │ │ │ + b 0x146ecfc │ │ │ │ + b 0x14360fc │ │ │ │ + blx 0x136104 │ │ │ │ + blx 0x46ed34 │ │ │ │ + blx 0x92fd1c │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x1462748 │ │ │ │ + blx 0x1462688 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -166336,31 +166288,31 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbf2e2c │ │ │ │ + blle 0xbf2d6c │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x935ad8 │ │ │ │ + blx 0x935a18 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x1732e0 │ │ │ │ - b 0x10f1a94 │ │ │ │ - blx 0x972a98 │ │ │ │ - blx 0x9af274 │ │ │ │ + blx 0x173220 │ │ │ │ + b 0x10f19d4 │ │ │ │ + blx 0x9729d8 │ │ │ │ + blx 0x9af1b4 │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -166382,15 +166334,15 @@ │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x6367e0 │ │ │ │ + blle 0x636720 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1a │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3456 @ 0xd80 │ │ │ │ strcs sp, [r1, #-13] │ │ │ │ andspl pc, r8, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ @@ -166403,20 +166355,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvnscc pc, ip, lsl #2 │ │ │ │ stceq 1, cr15, [r1], #-816 @ 0xfffffcd0 │ │ │ │ strhteq pc, [r0], -r1 @ │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ vpmax.s8 d15, d1, d18 │ │ │ │ - blx 0x11a2898 │ │ │ │ - b 0x116eb3c │ │ │ │ + blx 0x11a27d8 │ │ │ │ + b 0x116ea7c │ │ │ │ svclt 0x0058020c │ │ │ │ tstmi fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf0020850 │ │ │ │ - b 0x10b3350 │ │ │ │ + b 0x10b3290 │ │ │ │ subsne r7, r9, r3, asr #1 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -166425,15 +166377,15 @@ │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4905 @ 0x1329 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf00efa2c │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf1be4328 │ │ │ │ - blx 0x10f4010 │ │ │ │ + blx 0x10f3f50 │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ ldrbmi r4, [r3, #-808]! @ 0xfffffcd8 │ │ │ │ addmi fp, r2, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ andcs sp, r0, #-1073741783 @ 0xc0000029 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -166442,85 +166394,85 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe32fd4 │ │ │ │ + blle 0xe32f14 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca21b8 │ │ │ │ + b 0x1ca20f8 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x932c84 │ │ │ │ - blx 0x1af438 │ │ │ │ - blx 0x9af010 │ │ │ │ + blx 0x932bc4 │ │ │ │ + blx 0x1af378 │ │ │ │ + blx 0x9aef50 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x98381c │ │ │ │ + blx 0x98375c │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x172ccc │ │ │ │ + blx 0x172c0c │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x1344d4 │ │ │ │ + blx 0x134414 │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x9340dc │ │ │ │ + blx 0x93401c │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x143868 │ │ │ │ - blx 0x12ec98 │ │ │ │ - blx 0x8f0484 │ │ │ │ - blx 0x92fca0 │ │ │ │ + blx 0x1437a8 │ │ │ │ + blx 0x12ebd8 │ │ │ │ + blx 0x8f03c4 │ │ │ │ + blx 0x92fbe0 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903928 │ │ │ │ + blx 0x903868 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf1c11010 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x11b6958 │ │ │ │ + blle 0x11b6898 │ │ │ │ @ instruction: 0xf1be4604 │ │ │ │ ldrmi r0, [r8], -r0, lsl #30 │ │ │ │ @ instruction: 0xf1bedb46 │ │ │ │ ldcle 15, cr0, [sl], #-188 @ 0xffffff44 │ │ │ │ strteq pc, [r0], -lr, lsr #3 │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf10efa03 │ │ │ │ @ instruction: 0xf606fa02 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0x43294331 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ - b 0x10f3cf4 │ │ │ │ - blx 0x883144 │ │ │ │ - b 0x13f1f08 │ │ │ │ + b 0x10f3c34 │ │ │ │ + blx 0x883084 │ │ │ │ + b 0x13f1e48 │ │ │ │ strne r4, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf50efa2c │ │ │ │ @ instruction: 0xf606fa01 │ │ │ │ @ instruction: 0xf1be4335 │ │ │ │ - blx 0x10f456c │ │ │ │ + blx 0x10f44ac │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf606fa41 │ │ │ │ ldrbmi r4, [r3, #-821]! @ 0xfffffccb │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ bicmi sp, r3, #10 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @@ -166535,18 +166487,18 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c11e48 │ │ │ │ sbcmi r0, r2, r1, lsr #2 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1b0430a │ │ │ │ - blx 0x11731c8 │ │ │ │ + blx 0x1173108 │ │ │ │ svclt 0x005cf000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - b 0x148397c │ │ │ │ + b 0x14838bc │ │ │ │ ldmdaeq r3, {r5, r6, sl, fp}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ bicvc lr, r0, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf14c189a │ │ │ │ addslt r0, r3, #0, 24 │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ @@ -166559,90 +166511,90 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16b31a8 │ │ │ │ + ble 0x16b30e8 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x8df7f4 │ │ │ │ - blx 0x12fe04 │ │ │ │ - blx 0x9305f0 │ │ │ │ + blx 0x8df734 │ │ │ │ + blx 0x12fd44 │ │ │ │ + blx 0x930530 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903a90 │ │ │ │ + blx 0x9039d0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca23c4 │ │ │ │ + b 0x1ca2304 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x93328c │ │ │ │ - blx 0x1af640 │ │ │ │ + blx 0x9331cc │ │ │ │ + blx 0x1af580 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x1483a4c │ │ │ │ + b 0x148398c │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3218 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x156241c │ │ │ │ + b 0x156235c │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xe9ac4 │ │ │ │ - bcs 0x8a9aa4 │ │ │ │ + bcs 0xe9a04 │ │ │ │ + bcs 0x8a99e4 │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104c68 │ │ │ │ - blx 0x8eeeb4 │ │ │ │ + blx 0x104ba8 │ │ │ │ + blx 0x8eedf4 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1b6b40 │ │ │ │ + ble 0x1b6a80 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xc4c90 │ │ │ │ - bcs 0x8a9b08 │ │ │ │ + bcs 0xc4bd0 │ │ │ │ + bcs 0x8a9a48 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -166655,101 +166607,101 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xe9b84 │ │ │ │ - bcs 0x8a9b58 │ │ │ │ + bcs 0xe9ac4 │ │ │ │ + bcs 0x8a9a98 │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xb2f50 │ │ │ │ + bl 0xb2e90 │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @ instruction: 0xd1e14291 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0xe9bbc │ │ │ │ - blcs 0x8a9bcc │ │ │ │ + blcs 0xe9afc │ │ │ │ + blcs 0x8a9b0c │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c00fc8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x11017b0 │ │ │ │ + blx 0x11016f0 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x173bb8 │ │ │ │ + bl 0x173af8 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104d80 │ │ │ │ - blx 0x116f7d0 │ │ │ │ + blx 0x104cc0 │ │ │ │ + blx 0x116f710 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0a1dc │ │ │ │ + bl 0xfec0a11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0x4621fad1 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x07c2463c │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q10, d0, d1 │ │ │ │ strtmi r0, [ip], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xd1f44299 │ │ │ │ - bl 0x2848d0 │ │ │ │ + bl 0x284810 │ │ │ │ @ instruction: 0xf7ef1705 │ │ │ │ @ instruction: 0x4638fa77 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe971008 │ │ │ │ + blx 0xfe970f48 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ andeq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ - blx 0x188494c │ │ │ │ + blx 0x188488c │ │ │ │ @ instruction: 0xf83cfe80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ eorscc pc, lr, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s6 │ │ │ │ tsteq r3, r1, lsr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf8ac4435 │ │ │ │ mvnle r1, r0 │ │ │ │ - bl 0x284900 │ │ │ │ + bl 0x284840 │ │ │ │ @ instruction: 0xf7ef07c6 │ │ │ │ @ instruction: 0x4638fa3f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -166757,43 +166709,43 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4646 │ │ │ │ @ instruction: 0xf649fa6b │ │ │ │ - vmlal.s q10, d16, d0[4] │ │ │ │ + vsubl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf1a40233 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ - blx 0x18734fc │ │ │ │ + blx 0x187343c │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe177114 │ │ │ │ + b 0xfe177054 │ │ │ │ strbmi r0, [r1, #-1030]! @ 0xfffffbfa │ │ │ │ eors pc, lr, r2, asr r8 @ │ │ │ │ - b 0x1c41dc │ │ │ │ - b 0xfe1b4120 │ │ │ │ + b 0x1c411c │ │ │ │ + b 0xfe1b4060 │ │ │ │ @ instruction: 0xf8cc0403 │ │ │ │ mvnle r4, r0 │ │ │ │ - bl 0x2c4994 │ │ │ │ + bl 0x2c48d4 │ │ │ │ @ instruction: 0xf7ef0887 │ │ │ │ strbmi pc, [r0], -r5, lsl #20 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8dd460d │ │ │ │ @ instruction: 0x461f8018 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ - blx 0xcf10ec │ │ │ │ + blx 0xcf102c │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ strbmi r4, [r4], #-3073 @ 0xfffff3ff │ │ │ │ svclt 0x000842a7 │ │ │ │ vraddhn.i16 d18, q0, q0 │ │ │ │ @@ -166808,15 +166760,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf649461e │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9ff │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -166836,22 +166788,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf649461e │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9c7 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x187363c │ │ │ │ + blx 0x187357c │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b7254 │ │ │ │ + b 0xfe1b7194 │ │ │ │ ldrtmi r0, [ip], #-515 @ 0xfffffdfd │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ svclt 0x000842a6 │ │ │ │ strbmi r2, [r1, #-1024]! @ 0xfffffc00 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -166889,15 +166841,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf649461e │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f95d │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -166917,22 +166869,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf649461e │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f925 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x1873780 │ │ │ │ + blx 0x18736c0 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b7398 │ │ │ │ + b 0xfe1b72d8 │ │ │ │ stccs 2, cr0, [r0], {3} │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ strbmi r1, [r1, #-3044]! @ 0xfffff41c │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -166948,28 +166900,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4614 │ │ │ │ @ instruction: 0x4607f8f1 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf866f7ef │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb33cc │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb330c │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x1103e1c │ │ │ │ + b 0x1103d5c │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a7bac │ │ │ │ + b 0x2a7aec │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x984c90 │ │ │ │ + b 0x984bd0 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b881 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -166990,17 +166942,17 @@ │ │ │ │ svclt 0x0018428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x984d04 │ │ │ │ - blx 0x874088 │ │ │ │ - b 0x11b2ea4 │ │ │ │ + b 0x984c44 │ │ │ │ + blx 0x873fc8 │ │ │ │ + b 0x11b2de4 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b845 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167020,43 +166972,43 @@ │ │ │ │ svclt 0x00184286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x984d7c │ │ │ │ - blx 0x874100 │ │ │ │ - b 0x11b2714 │ │ │ │ + b 0x984cbc │ │ │ │ + blx 0x874040 │ │ │ │ + b 0x11b2654 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b809 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ef460d │ │ │ │ strmi pc, [r0], r1, asr #16 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr5, {5} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb2e9f │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb2ddf │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x000c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876538 │ │ │ │ - b 0x1130374 │ │ │ │ + blx 0x876478 │ │ │ │ + b 0x11302b4 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e7d04 │ │ │ │ + b 0x2e7c44 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1027dc │ │ │ │ + b 0x10271c │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00d0f7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167077,17 +167029,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x984e80 │ │ │ │ - blx 0x8741e8 │ │ │ │ - b 0x11b3000 │ │ │ │ + b 0x984dc0 │ │ │ │ + blx 0x874128 │ │ │ │ + b 0x11b2f40 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bf97 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167103,17 +167055,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x000c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x327df0 │ │ │ │ + b 0x327d30 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17a8c0 │ │ │ │ + b 0x17a800 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x005ef7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167121,28 +167073,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607ff97 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xff0cf7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3680 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb35c0 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x11040d0 │ │ │ │ + b 0x1104010 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a7e60 │ │ │ │ + b 0x2a7da0 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x984f44 │ │ │ │ + b 0x984e84 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bf27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167163,17 +167115,17 @@ │ │ │ │ svclt 0x0008428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x984fb8 │ │ │ │ - blx 0x87433c │ │ │ │ - b 0x11b3158 │ │ │ │ + b 0x984ef8 │ │ │ │ + blx 0x87427c │ │ │ │ + b 0x11b3098 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beeb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167193,43 +167145,43 @@ │ │ │ │ svclt 0x00084286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985030 │ │ │ │ - blx 0x8743b4 │ │ │ │ - b 0x11b29c8 │ │ │ │ + b 0x984f70 │ │ │ │ + blx 0x8742f4 │ │ │ │ + b 0x11b2908 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beaf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r7, ror #29 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr11, {2} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3153 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3093 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x001442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8767ec │ │ │ │ - b 0x1130628 │ │ │ │ + blx 0x87672c │ │ │ │ + b 0x1130568 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e7fb8 │ │ │ │ + b 0x2e7ef8 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102a90 │ │ │ │ + b 0x1029d0 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 7, cr15, cr6, cr14, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167250,17 +167202,17 @@ │ │ │ │ sadd16mi fp, sl, r4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985134 │ │ │ │ - blx 0x87449c │ │ │ │ - b 0x11b32b4 │ │ │ │ + b 0x985074 │ │ │ │ + blx 0x8743dc │ │ │ │ + b 0x11b31f4 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000be3d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167276,17 +167228,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00144547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3280a4 │ │ │ │ + b 0x327fe4 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17ab74 │ │ │ │ + b 0x17aab4 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 0, cr15, cr4, cr14, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167294,28 +167246,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fe3d │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3934 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3874 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x1104384 │ │ │ │ + b 0x11042c4 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8114 │ │ │ │ + b 0x2a8054 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x9851f8 │ │ │ │ + b 0x985138 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bdcd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167336,17 +167288,17 @@ │ │ │ │ svclt 0x0038428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x98526c │ │ │ │ - blx 0x8745f0 │ │ │ │ - b 0x11b340c │ │ │ │ + b 0x9851ac │ │ │ │ + blx 0x874530 │ │ │ │ + b 0x11b334c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd91 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167366,43 +167318,43 @@ │ │ │ │ svclt 0x00384286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x9852e4 │ │ │ │ - blx 0x874668 │ │ │ │ - b 0x11b2c7c │ │ │ │ + b 0x985224 │ │ │ │ + blx 0x8745a8 │ │ │ │ + b 0x11b2bbc │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], sp, lsl #27 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ cdpne 13, 6, cr15, cr10, cr1, {0} │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3407 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3347 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x002c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876aa0 │ │ │ │ - b 0x11308dc │ │ │ │ + blx 0x8769e0 │ │ │ │ + b 0x113081c │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e826c │ │ │ │ + b 0x2e81ac │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102d44 │ │ │ │ + b 0x102c84 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-952] @ 0xfffffc48 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167423,17 +167375,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9853e8 │ │ │ │ - blx 0x874750 │ │ │ │ - b 0x11b3568 │ │ │ │ + b 0x985328 │ │ │ │ + blx 0x874690 │ │ │ │ + b 0x11b34a8 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bce3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167449,17 +167401,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x002c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328358 │ │ │ │ + b 0x328298 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17ae28 │ │ │ │ + b 0x17ad68 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [sl], #952 @ 0x3b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167467,28 +167419,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r3, ror #25 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ mrrc2 7, 14, pc, r8, cr14 @ │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3be8 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3b28 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x1104638 │ │ │ │ + b 0x1104578 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a83c8 │ │ │ │ + b 0x2a8308 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x9854ac │ │ │ │ + b 0x9853ec │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc73 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167509,79 +167461,79 @@ │ │ │ │ svclt 0x0098428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985520 │ │ │ │ - blx 0x8748a4 │ │ │ │ - b 0x11b36c0 │ │ │ │ + b 0x985460 │ │ │ │ + blx 0x8747e4 │ │ │ │ + b 0x11b3600 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc37 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, ror #24 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff9f1c76 │ │ │ │ + blx 0xff9f1bb6 │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00984286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985598 │ │ │ │ - blx 0x87491c │ │ │ │ - b 0x11b2f30 │ │ │ │ + b 0x9854d8 │ │ │ │ + blx 0x87485c │ │ │ │ + b 0x11b2e70 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bbfb │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fc33 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vmulne.f64 d31, d26, d23 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb36bb │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb35fb │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x008c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876d54 │ │ │ │ - b 0x1130b90 │ │ │ │ + blx 0x876c94 │ │ │ │ + b 0x1130ad0 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8520 │ │ │ │ + b 0x2e8460 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102ff8 │ │ │ │ + b 0x102f38 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff171d38 │ │ │ │ + bllt 0xff171c78 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fbfb │ │ │ │ @@ -167596,165 +167548,165 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x98569c │ │ │ │ - blx 0x874a04 │ │ │ │ - b 0x11b381c │ │ │ │ + b 0x9855dc │ │ │ │ + blx 0x874944 │ │ │ │ + b 0x11b375c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bb89 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee4690 │ │ │ │ strmi pc, [r1], r1, asr #23 │ │ │ │ eoreq pc, r0, #14024704 @ 0xd60000 │ │ │ │ - blx 0xe71dd2 │ │ │ │ + blx 0xe71d12 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ @ instruction: 0xf1044602 │ │ │ │ @ instruction: 0xf04f010c │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x008c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x32860c │ │ │ │ + b 0x32854c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b0dc │ │ │ │ + b 0x17b01c │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x14f1e1c │ │ │ │ + bllt 0x14f1d5c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r9, lsl #23 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0x71e40 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3e9c │ │ │ │ + blx 0x71d80 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3ddc │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x11048ec │ │ │ │ + b 0x110482c │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a867c │ │ │ │ + b 0x2a85bc │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985760 │ │ │ │ + b 0x9856a0 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bb19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb51 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff271eb0 │ │ │ │ + blx 0xff271df0 │ │ │ │ strmi r1, [r0], r2, lsr #29 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ andeq pc, lr, r6, lsl #2 │ │ │ │ @ instruction: 0xf04f2303 │ │ │ │ @ instruction: 0xf93c0e00 │ │ │ │ addseq r6, ip, r2, lsl #30 │ │ │ │ svcne 0x0002f932 │ │ │ │ svclt 0x00b8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9857d4 │ │ │ │ - blx 0x874b58 │ │ │ │ - b 0x11b3974 │ │ │ │ + b 0x985714 │ │ │ │ + blx 0x874a98 │ │ │ │ + b 0x11b38b4 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000badd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb15 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xfe371f28 │ │ │ │ + blx 0xfe371e68 │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00b84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x98584c │ │ │ │ - blx 0x874bd0 │ │ │ │ - b 0x11b31e4 │ │ │ │ + b 0x98578c │ │ │ │ + blx 0x874b10 │ │ │ │ + b 0x11b3124 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000baa1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ pkhtbmi pc, r0, r9, asr #21 @ │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vnmulne.f32 s31, s20, s26 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb396f │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb38af │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00ac42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877008 │ │ │ │ - b 0x1130e44 │ │ │ │ + blx 0x876f48 │ │ │ │ + b 0x1130d84 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e87d4 │ │ │ │ + b 0x2e8714 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1032ac │ │ │ │ + b 0x1031ec │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1af1fec │ │ │ │ + blt 0x1af1f2c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r1, lsr #21 │ │ │ │ @@ -167769,17 +167721,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985950 │ │ │ │ - blx 0x874cb8 │ │ │ │ - b 0x11b3ad0 │ │ │ │ + b 0x985890 │ │ │ │ + blx 0x874bf8 │ │ │ │ + b 0x11b3a10 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000ba2f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167795,17 +167747,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00ac4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3288c0 │ │ │ │ + b 0x328800 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b390 │ │ │ │ + b 0x17b2d0 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r6!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167813,28 +167765,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, lsr #20 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf9a4f7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4150 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4090 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x1104ba0 │ │ │ │ + b 0x1104ae0 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8930 │ │ │ │ + b 0x2a8870 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985a14 │ │ │ │ + b 0x985954 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b9bf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167855,17 +167807,17 @@ │ │ │ │ svclt 0x00a8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985a88 │ │ │ │ - blx 0x874e0c │ │ │ │ - b 0x11b3c28 │ │ │ │ + b 0x9859c8 │ │ │ │ + blx 0x874d4c │ │ │ │ + b 0x11b3b68 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167885,43 +167837,43 @@ │ │ │ │ svclt 0x00a84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985b00 │ │ │ │ - blx 0x874e84 │ │ │ │ - b 0x11b3498 │ │ │ │ + b 0x985a40 │ │ │ │ + blx 0x874dc4 │ │ │ │ + b 0x11b33d8 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b947 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680f97f │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 8, 3, pc, cr10, cr3, {7} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3c23 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3b63 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00b442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8772bc │ │ │ │ - b 0x11310f8 │ │ │ │ + blx 0x8771fc │ │ │ │ + b 0x1131038 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8a88 │ │ │ │ + b 0x2e89c8 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103560 │ │ │ │ + b 0x1034a0 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt lr, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167942,17 +167894,17 @@ │ │ │ │ @ instruction: 0x461abfb4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985c04 │ │ │ │ - blx 0x874f6c │ │ │ │ - b 0x11b3d84 │ │ │ │ + b 0x985b44 │ │ │ │ + blx 0x874eac │ │ │ │ + b 0x11b3cc4 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000b8d5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167968,17 +167920,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00b44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328b74 │ │ │ │ + b 0x328ab4 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b644 │ │ │ │ + b 0x17b584 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt ip, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167986,28 +167938,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607f8d5 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf84af7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4404 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4344 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x1104e54 │ │ │ │ + b 0x1104d94 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8be4 │ │ │ │ + b 0x2a8b24 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985cc8 │ │ │ │ + b 0x985c08 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b865 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168028,17 +167980,17 @@ │ │ │ │ svclt 0x00d8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985d3c │ │ │ │ - blx 0x8750c0 │ │ │ │ - b 0x11b3edc │ │ │ │ + b 0x985c7c │ │ │ │ + blx 0x875000 │ │ │ │ + b 0x11b3e1c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b829 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168058,43 +168010,43 @@ │ │ │ │ svclt 0x00d84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985db4 │ │ │ │ - blx 0x875138 │ │ │ │ - b 0x11b374c │ │ │ │ + b 0x985cf4 │ │ │ │ + blx 0x875078 │ │ │ │ + b 0x11b368c │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r5, lsr #16 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr9, {4} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3ed7 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3e17 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00cc42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877570 │ │ │ │ - b 0x11313ac │ │ │ │ + blx 0x8774b0 │ │ │ │ + b 0x11312ec │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8d3c │ │ │ │ + b 0x2e8c7c │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103814 │ │ │ │ + b 0x103754 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00b4f7ed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168115,17 +168067,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, asr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985eb8 │ │ │ │ - blx 0x875220 │ │ │ │ - b 0x11b4038 │ │ │ │ + b 0x985df8 │ │ │ │ + blx 0x875160 │ │ │ │ + b 0x11b3f78 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000bf7b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168141,17 +168093,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00cc4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328e28 │ │ │ │ + b 0x328d68 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b8f8 │ │ │ │ + b 0x17b838 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0042f7ed │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168159,28 +168111,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ed4614 │ │ │ │ @ instruction: 0x4607ff7b │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ cdp2 7, 15, cr15, cr0, cr13, {7} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb46b8 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb45f8 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x1105108 │ │ │ │ + b 0x1105048 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8e98 │ │ │ │ + b 0x2a8dd8 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985f7c │ │ │ │ + b 0x985ebc │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf0b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168201,17 +168153,17 @@ │ │ │ │ svclt 0x00c8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985ff0 │ │ │ │ - blx 0x875374 │ │ │ │ - b 0x11b4190 │ │ │ │ + b 0x985f30 │ │ │ │ + blx 0x8752b4 │ │ │ │ + b 0x11b40d0 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000becf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168231,43 +168183,43 @@ │ │ │ │ svclt 0x00c84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x986068 │ │ │ │ - blx 0x8753ec │ │ │ │ - b 0x11b3a00 │ │ │ │ + b 0x985fa8 │ │ │ │ + blx 0x87532c │ │ │ │ + b 0x11b3940 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be93 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ed460d │ │ │ │ strmi pc, [r0], fp, asr #29 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr15, {1} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb418b │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb40cb │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00d442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877824 │ │ │ │ - b 0x1131660 │ │ │ │ + blx 0x877764 │ │ │ │ + b 0x11315a0 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8ff0 │ │ │ │ + b 0x2e8f30 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103ac8 │ │ │ │ + b 0x103a08 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 5, cr15, cr10, cr13, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168288,17 +168240,17 @@ │ │ │ │ @ instruction: 0x461abfd4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x98616c │ │ │ │ - blx 0x8754d4 │ │ │ │ - b 0x11b42ec │ │ │ │ + b 0x9860ac │ │ │ │ + blx 0x875414 │ │ │ │ + b 0x11b422c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000be21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168314,17 +168266,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00d44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3290dc │ │ │ │ + b 0x32901c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17bbac │ │ │ │ + b 0x17baec │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r8, #948]! @ 0x3b4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -168335,51 +168287,51 @@ │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf7ed4616 │ │ │ │ @ instruction: 0xf8b5fe1f │ │ │ │ @ instruction: 0xf1a63ca4 │ │ │ │ @ instruction: 0xf1a40208 │ │ │ │ @ instruction: 0xf1a70108 │ │ │ │ @ instruction: 0xf6490608 │ │ │ │ - vmls.i d20, d16, d0[4] │ │ │ │ + vaddhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0x46b90433 │ │ │ │ - blx 0x1899d74 │ │ │ │ + blx 0x1899cb4 │ │ │ │ @ instruction: 0xf852fb83 │ │ │ │ ldrtmi r7, [r0], r8, lsl #30 │ │ │ │ svcpl 0x0008f856 │ │ │ │ - beq 0xff3af590 │ │ │ │ + beq 0xff3af4d0 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ eorslt pc, fp, r4, asr r8 @ │ │ │ │ svcvc 0x0008f851 │ │ │ │ - b 0x3b7200 │ │ │ │ + b 0x3b7140 │ │ │ │ @ instruction: 0xf8da0c0b │ │ │ │ rsbsmi fp, sp, r4 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ @ instruction: 0x0c05ea8c │ │ │ │ vmov.i16 q11, #133 @ 0x0085 │ │ │ │ strbmi r2, [r1, #15] │ │ │ │ streq lr, [r5, #-2698] @ 0xfffff576 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ - bleq 0xff46f5c8 │ │ │ │ + bleq 0xff46f508 │ │ │ │ eors pc, lr, r4, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r7, -ip, lsl #21] │ │ │ │ stmdavs pc, {r0, r1, r2, r3, sp, lr}^ @ │ │ │ │ ldrdgt pc, [r4], -fp │ │ │ │ - beq 0x2af3f8 │ │ │ │ + beq 0x2af338 │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ streq lr, [ip, #-2565] @ 0xfffff5fb │ │ │ │ streq lr, [r7, #-2693] @ 0xfffff57b │ │ │ │ bicle r6, r6, sp, asr #32 │ │ │ │ strtmi r9, [r8], -r1, lsl #26 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bd8b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0bbf8 │ │ │ │ + bl 0xfec0bb38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2l 7, cr15, [r6, #948] @ 0x3b4 │ │ │ │ @ instruction: 0xf8d54604 │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ @ instruction: 0xf8d5fd3b │ │ │ │ andmi r2, r4, r4, lsr #25 │ │ │ │ @@ -168387,60 +168339,60 @@ │ │ │ │ movweq lr, #2594 @ 0xa22 │ │ │ │ adclt r4, r4, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf8c5431c │ │ │ │ pop {r2, r5, r7, sl, fp, lr} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000bd6b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0bc38 │ │ │ │ + bl 0xfec0bb78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7ed460c │ │ │ │ strmi pc, [r6], -r5, lsr #27 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [sl, #-948] @ 0xfffffc4c │ │ │ │ stmdale r0!, {r4, sl, fp, sp} │ │ │ │ orrslt r4, r4, r2, lsl #12 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movteq pc, #452 @ 0x1c4 @ │ │ │ │ @ instruction: 0xf1a44006 │ │ │ │ @ instruction: 0xf1c40020 │ │ │ │ - blx 0x8f5aec │ │ │ │ - blx 0x13167c │ │ │ │ - blx 0x930a74 │ │ │ │ + blx 0x8f5a2c │ │ │ │ + blx 0x1315bc │ │ │ │ + blx 0x9309b4 │ │ │ │ movwmi pc, #13316 @ 0x3404 @ │ │ │ │ eorsmi r4, r3, r3, lsr #6 │ │ │ │ @ instruction: 0xf8d5b29c │ │ │ │ strtmi r3, [r8], -r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c54323 │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed4070 │ │ │ │ @ instruction: 0xf644bd37 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ - blmi 0x134b60 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ + blmi 0x134aa0 │ │ │ │ adccs pc, r7, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xfff2f1bc │ │ │ │ - eorseq r9, r3, r0, lsr r8 │ │ │ │ + eorseq r9, r3, r0, ror r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0bcbc │ │ │ │ + bl 0xfec0bbfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2l 7, cr15, [r2, #-948]! @ 0xfffffc4c │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4ae8 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4a28 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blcs 0xbdae4 │ │ │ │ + blcs 0xbda24 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe0e1658 │ │ │ │ + blcs 0xfe0e1598 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ tstlt r2, r4, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vsubw.u8 q10, q0, d22 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ tstlt r6, sl, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ @@ -168452,15 +168404,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fd31 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf93c2500 │ │ │ │ sbclt r3, r7, #2, 30 │ │ │ │ svccs 0x0002f831 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @@ -168484,21 +168436,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fcf1 │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ - blx 0x18847d8 │ │ │ │ + blx 0x1884718 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf04f7f04 │ │ │ │ - blcs 0xb6bd4 │ │ │ │ + blcs 0xb6b14 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0xf06fbf04 │ │ │ │ @ instruction: 0xf0004300 │ │ │ │ rsbsmi r0, fp, r1, lsl #16 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @@ -168508,20 +168460,20 @@ │ │ │ │ mvnle r6, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0be1c │ │ │ │ + bl 0xfec0bd5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ ldc2 7, cr15, [r2], #948 @ 0x3b4 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4c48 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4b88 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf1132400 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4614237f │ │ │ │ @@ -168540,20 +168492,20 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc81 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ addslt r4, fp, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ - b 0x12008b8 │ │ │ │ + b 0x12007f8 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ strbmi r0, [r6, #143]! @ 0x8f │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -168573,67 +168525,67 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc3f │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf1b30800 │ │ │ │ andsle r4, fp, r0, lsl #30 │ │ │ │ - blx 0x18856a4 │ │ │ │ + blx 0x18855e4 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ - b 0x1214950 │ │ │ │ + b 0x1214890 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0x1a4e40 │ │ │ │ - b 0xfe175984 │ │ │ │ + b 0x1a4d80 │ │ │ │ + b 0xfe1758c4 │ │ │ │ andvs r0, fp, r7, lsl #6 │ │ │ │ tstlt r5, r5, ror #3 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff3f2d20 │ │ │ │ + bllt 0xff3f2c60 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x0000e7df │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0bf80 │ │ │ │ + bl 0xfec0bec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd2dd8 │ │ │ │ + bcs 0xd2d18 │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfe872d7c │ │ │ │ + bllt 0xfe872cbc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0bfd0 │ │ │ │ + bl 0xfec0bf10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff6f2d96 │ │ │ │ + blx 0xff6f2cd6 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168644,69 +168596,69 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bb69 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c03c │ │ │ │ + bl 0xfec0bf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fba1 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x002c4564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185950 │ │ │ │ - b 0xfe175ac4 │ │ │ │ + b 0x185890 │ │ │ │ + b 0xfe175a04 │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xdf2e50 │ │ │ │ + bllt 0xdf2d90 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c0a4 │ │ │ │ + bl 0xfec0bfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x1c72e6a │ │ │ │ + blx 0x1c72daa │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd2efc │ │ │ │ + bcs 0xd2e3c │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x3f2ea0 │ │ │ │ + bllt 0x3f2de0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c0f4 │ │ │ │ + bl 0xfec0c034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1272eba │ │ │ │ + blx 0x1272dfa │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d20, q0, q8 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168717,51 +168669,51 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bad7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c160 │ │ │ │ + bl 0xfec0c0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fb0f │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - strbmi pc, [r0, r9, asr #12]! @ │ │ │ │ + strmi pc, [r0, -r9, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x00944564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185a74 │ │ │ │ - b 0xfe175be8 │ │ │ │ + b 0x1859b4 │ │ │ │ + b 0xfe175b28 │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xfe972f74 │ │ │ │ + blt 0xfe972eb4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff4f2fa4 │ │ │ │ + blx 0xff4f2ee4 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168770,25 +168722,25 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #48384 @ 0xbd00 │ │ │ │ + rsclt pc, sl, #1856 @ 0x740 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d104 │ │ │ │ + b 0x97d044 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3739b4 │ │ │ │ - blls 0x20f0c4 │ │ │ │ + blmi 0x3738f4 │ │ │ │ + blls 0x20f004 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -168800,17 +168752,17 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c73068 │ │ │ │ + blx 0x1c72fa8 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168819,25 +168771,25 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #25344 @ 0x6300 │ │ │ │ + rsclt pc, sl, #49920 @ 0xc300 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb4d4b │ │ │ │ + strne pc, [pc, #-965] @ 0xb4c8b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3738f0 │ │ │ │ - blls 0x20f188 │ │ │ │ + blmi 0x373830 │ │ │ │ + blls 0x20f0c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -168849,17 +168801,17 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x3f312c │ │ │ │ + blx 0x3f306c │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168868,25 +168820,25 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #259072 @ 0x3f400 │ │ │ │ + rsclt pc, sl, #23808 @ 0x5d00 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d28c │ │ │ │ + b 0x97d1cc │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x37382c │ │ │ │ - blls 0x20f24c │ │ │ │ + blmi 0x37376c │ │ │ │ + blls 0x20f18c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -168898,15 +168850,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9aaf7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -168917,25 +168869,25 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #8448 @ 0x2100 │ │ │ │ + rsclt pc, sl, #33024 @ 0x8100 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb4ed3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb4e13 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373768 │ │ │ │ - blls 0x20f310 │ │ │ │ + blmi 0x3736a8 │ │ │ │ + blls 0x20f250 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -168947,15 +168899,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf948f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -168966,25 +168918,25 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #324 @ 0x144 │ │ │ │ + rsclt pc, sl, #708 @ 0x2c4 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d414 │ │ │ │ + b 0x97d354 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3736a4 │ │ │ │ - blls 0x20f3d4 │ │ │ │ + blmi 0x3735e4 │ │ │ │ + blls 0x20f314 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -168996,15 +168948,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8e6f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169015,25 +168967,25 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76f0024 │ │ │ │ - rsclt pc, sl, #929792 @ 0xe3000 │ │ │ │ + rsclt pc, sl, #68608 @ 0x10c00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb505b │ │ │ │ + strne pc, [pc, #-965] @ 0xb4f9b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3735e0 │ │ │ │ - blls 0x20f498 │ │ │ │ + blmi 0x373520 │ │ │ │ + blls 0x20f3d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169045,15 +168997,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf884f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169064,26 +169016,26 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #479232 @ 0x75000 │ │ │ │ + rsclt pc, sl, #872448 @ 0xd5000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ andsmi r2, r0, r2, lsr r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r7, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373518 │ │ │ │ - blls 0x20f560 │ │ │ │ + blmi 0x373458 │ │ │ │ + blls 0x20f4a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169095,15 +169047,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf820f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169114,26 +169066,26 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, r9, #618496 @ 0x97000 │ │ │ │ + rsclt pc, r9, #1011712 @ 0xf7000 │ │ │ │ eorcs pc, r4, r7, asr r8 @ │ │ │ │ movwmi pc, #32 @ │ │ │ │ eorsne pc, r1, r8, asr r8 @ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ @ instruction: 0xf8474053 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb51eb │ │ │ │ + strne pc, [pc, #-965] @ 0xb512b │ │ │ │ bicsle r2, r7, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375450 │ │ │ │ - blls 0x20f628 │ │ │ │ + blmi 0x375390 │ │ │ │ + blls 0x20f568 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169145,15 +169097,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffbcf7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169164,25 +169116,25 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #25856 @ 0x6500 │ │ │ │ + rsclt pc, sl, #50432 @ 0xc500 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d72c │ │ │ │ + b 0x97d66c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x37538c │ │ │ │ - blls 0x20f6ec │ │ │ │ + blmi 0x3752cc │ │ │ │ + blls 0x20f62c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169194,15 +169146,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff5af7ec │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169213,25 +169165,25 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #17152 @ 0x4300 │ │ │ │ + rsclt pc, sl, #41728 @ 0xa300 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5373 │ │ │ │ + strne pc, [pc, #-965] @ 0xb52b3 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3752c8 │ │ │ │ - blls 0x20f7b0 │ │ │ │ + blmi 0x375208 │ │ │ │ + blls 0x20f6f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169243,15 +169195,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 15, cr15, cr8, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169262,25 +169214,25 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #181248 @ 0x2c400 │ │ │ │ + rsclt pc, sl, #4352 @ 0x1100 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d8b4 │ │ │ │ + b 0x97d7f4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375204 │ │ │ │ - blls 0x20f874 │ │ │ │ + blmi 0x375144 │ │ │ │ + blls 0x20f7b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169292,15 +169244,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 9, cr15, cr6, cr12, {7} │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169311,25 +169263,25 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #146432 @ 0x23c00 │ │ │ │ + rsclt pc, sl, #244736 @ 0x3bc00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb54fb │ │ │ │ + strne pc, [pc, #-965] @ 0xb543b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375140 │ │ │ │ - blls 0x20f938 │ │ │ │ + blmi 0x375080 │ │ │ │ + blls 0x20f878 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169341,15 +169293,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 3, cr15, cr4, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169362,25 +169314,25 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #888832 @ 0xd9000 │ │ │ │ + rsclt pc, sl, #58368 @ 0xe400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97da44 │ │ │ │ + b 0x97d984 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375074 │ │ │ │ - blls 0x20fa04 │ │ │ │ + blmi 0x374fb4 │ │ │ │ + blls 0x20f944 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169392,15 +169344,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #944] @ 0x3b0 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169413,25 +169365,25 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #733184 @ 0xb3000 │ │ │ │ + rsclt pc, sl, #19456 @ 0x4c00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5693 │ │ │ │ + strne pc, [pc, #-965] @ 0xb55d3 │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374fa8 │ │ │ │ - blls 0x20fad0 │ │ │ │ + blmi 0x374ee8 │ │ │ │ + blls 0x20fa10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169443,15 +169395,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169464,25 +169416,25 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #118784 @ 0x1d000 │ │ │ │ + rsclt pc, sl, #512000 @ 0x7d000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97dbdc │ │ │ │ + b 0x97db1c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374edc │ │ │ │ - blls 0x20fb9c │ │ │ │ + blmi 0x374e1c │ │ │ │ + blls 0x20fadc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169494,15 +169446,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169515,25 +169467,25 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #4046848 @ 0x3dc000 │ │ │ │ + rsclt pc, sl, #356352 @ 0x57000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb582b │ │ │ │ + strne pc, [pc, #-965] @ 0xb576b │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374e10 │ │ │ │ - blls 0x20fc68 │ │ │ │ + blmi 0x374d50 │ │ │ │ + blls 0x20fba8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169559,17 +169511,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - cdp2 7, 9, cr15, cr6, cr13, {3} │ │ │ │ + cdp2 7, 15, cr15, cr6, cr13, {3} │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb5c90 │ │ │ │ + streq pc, [pc], #964 @ 0xb5bd0 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169581,32 +169533,32 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - ldrb pc, [r3, r7, ror #28] @ │ │ │ │ + ldrb pc, [r3, r7, asr #29] @ │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374cec │ │ │ │ - blls 0x40fd8c │ │ │ │ + blmi 0x374c2c │ │ │ │ + blls 0x40fccc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169626,15 +169578,15 @@ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {236} @ 0xec │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f35b8 │ │ │ │ + blvc 0xff5f34f8 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169644,50 +169596,50 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f3f30 │ │ │ │ - strne pc, [pc], #-964 @ 0xb5de0 │ │ │ │ - bleq 0x1f3f3c │ │ │ │ - cdp2 7, 6, cr15, cr12, cr13, {3} │ │ │ │ + blne 0x1f3e70 │ │ │ │ + strne pc, [pc], #-964 @ 0xb5d20 │ │ │ │ + bleq 0x1f3e7c │ │ │ │ + cdp2 7, 12, cr15, cr12, cr13, {3} │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - ldc2l 7, cr15, [r0, #436] @ 0x1b4 │ │ │ │ + cdp2 7, 3, cr15, cr0, cr13, {3} │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - strbmi pc, [r0, #1609]! @ 0x649 @ │ │ │ │ + strmi pc, [r0, #-1609]! @ 0xfffff9b7 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883a68 │ │ │ │ + blx 0x18839a8 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374ba8 │ │ │ │ - blls 0x38fed0 │ │ │ │ + blmi 0x374ae8 │ │ │ │ + blls 0x38fe10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169713,17 +169665,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - ldc2l 7, cr15, [lr, #-436] @ 0xfffffe4c │ │ │ │ + ldc2 7, cr15, [lr, #436]! @ 0x1b4 │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb5ef8 │ │ │ │ + streq pc, [pc], #964 @ 0xb5e38 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169735,32 +169687,32 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - @ instruction: 0xe7d3fd37 │ │ │ │ + bfi pc, r7, (invalid: 27:19) @ │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - strbtmi pc, [r0], r9, asr #12 @ │ │ │ │ + strtmi pc, [r0], -r9, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374a84 │ │ │ │ - blls 0x40fff4 │ │ │ │ + blmi 0x3749c4 │ │ │ │ + blls 0x40ff34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169775,20 +169727,20 @@ │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff5f3f98 │ │ │ │ + blx 0xff5f3ed8 │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f3820 │ │ │ │ + blvc 0xff5f3760 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169798,50 +169750,50 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f4198 │ │ │ │ - strne pc, [pc], #-964 @ 0xb6048 │ │ │ │ - bleq 0x1f41a4 │ │ │ │ - ldc2 7, cr15, [r6], #436 @ 0x1b4 │ │ │ │ + blne 0x1f40d8 │ │ │ │ + strne pc, [pc], #-964 @ 0xb5f88 │ │ │ │ + bleq 0x1f40e4 │ │ │ │ + ldc2 7, cr15, [r6, #-436] @ 0xfffffe4c │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - ldc2 7, cr15, [lr, #-436] @ 0xfffffe4c │ │ │ │ + ldc2l 7, cr15, [lr, #-436]! @ 0xfffffe4c │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - strbmi pc, [r0, #1609]! @ 0x649 @ │ │ │ │ + strmi pc, [r0, #-1609]! @ 0xfffff9b7 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883cd0 │ │ │ │ + blx 0x1883c10 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374940 │ │ │ │ - blls 0x390138 │ │ │ │ + blmi 0x374880 │ │ │ │ + blls 0x390078 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169853,46 +169805,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xdf40d8 │ │ │ │ + blx 0xdf4018 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x142160 │ │ │ │ + blge 0x1420a0 │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #315392 @ 0x4d000 │ │ │ │ + rsclt pc, sl, #708608 @ 0xad000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e244 │ │ │ │ + b 0x97e184 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374874 │ │ │ │ - blls 0x290204 │ │ │ │ + blmi 0x3747b4 │ │ │ │ + blls 0x290144 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169904,15 +169856,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9cef7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -169920,20 +169872,20 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x14222c │ │ │ │ + blge 0x14216c │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #41984 @ 0xa400 │ │ │ │ + rscslt pc, r2, #140288 @ 0x22400 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d6 │ │ │ │ @@ -169943,26 +169895,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff1f2a4a │ │ │ │ + blx 0xff1f298a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], sp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf96af7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -169970,31 +169922,31 @@ │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1422f4 │ │ │ │ + blge 0x142234 │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst4.8 {d9[0],d10[0],d11[0],d12[0]}, [r0], r0 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #2113536 @ 0x204000 │ │ │ │ + rsclt pc, sl, #3686400 @ 0x384000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e3dc │ │ │ │ + b 0x97e31c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3746dc │ │ │ │ - blls 0x29039c │ │ │ │ + blmi 0x37461c │ │ │ │ + blls 0x2902dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170006,15 +169958,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf902f7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170022,21 +169974,21 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1423c4 │ │ │ │ + blge 0x142304 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0xf1009300 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #372736 @ 0x5b000 │ │ │ │ + rscslt pc, r2, #765952 @ 0xbb000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d4 │ │ │ │ @@ -170046,24 +169998,24 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffe72be4 │ │ │ │ + blx 0xffe72b24 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r6, asr #22 │ │ │ │ @ instruction: 0xf649460f │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ @ instruction: 0x4605f899 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170074,34 +170026,34 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd764d0 │ │ │ │ + bhi 0xd76410 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f28dc │ │ │ │ + beq 0x4f281c │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x1424b8 │ │ │ │ + blls 0x1423f8 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ @ instruction: 0xf831b014 │ │ │ │ @ instruction: 0x46583014 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf76d9301 │ │ │ │ - ldrbmi pc, [r2], -r9, lsl #29 @ │ │ │ │ + ldrbmi pc, [r2], -r9, ror #29 @ │ │ │ │ stmdbls r1, {r2, r7, r9, sl, lr} │ │ │ │ usatmi r4, #2, r8, asr #12 │ │ │ │ - cdp2 7, 8, cr15, cr2, cr13, {3} │ │ │ │ + cdp2 7, 14, cr15, cr2, cr13, {3} │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170113,16 +170065,16 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a52c08 │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x3764dc │ │ │ │ - blls 0x31059c │ │ │ │ + blmi 0x37641c │ │ │ │ + blls 0x3104dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170137,15 +170089,15 @@ │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ stmib sp, {r0, r2, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - beq 0xb25d0 │ │ │ │ + beq 0xb2510 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d057 │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e1 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170169,41 +170121,41 @@ │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1089b01 │ │ │ │ ldrbtmi r0, [r2], -r4, lsl #2 │ │ │ │ eorlt pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ @ instruction: 0xf8584658 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ - @ instruction: 0xf9def76e │ │ │ │ + blx 0x1074308 │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #18 │ │ │ │ @ instruction: 0xf76e46e1 │ │ │ │ - @ instruction: 0xf3c5f9d7 │ │ │ │ + vmvn.i16 d31, #55040 @ 0xd700 │ │ │ │ @ instruction: 0xf6491107 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ ldmdavs r3!, {r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr r8 │ │ │ │ - b 0xfe30e800 │ │ │ │ + b 0xfe30e740 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c5b984 │ │ │ │ cmnlt sp, pc, lsl #10 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10607ea │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ - blx 0x1877668 │ │ │ │ + blx 0x18775a8 │ │ │ │ strbtmi pc, [r1], r5, lsl #21 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xe79dd4b0 │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x376398 │ │ │ │ - blls 0x2906e0 │ │ │ │ + blmi 0x3762d8 │ │ │ │ + blls 0x290620 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170213,15 +170165,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r7, asr #22 │ │ │ │ @ instruction: 0xf649460f │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605ff5d │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170232,51 +170184,51 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76748 │ │ │ │ + bhi 0xd76688 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2b54 │ │ │ │ + beq 0x4f2a94 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142730 │ │ │ │ + blls 0x142670 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #9842 @ 0x2672 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andslt pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ andscc pc, r4, r9, lsr r8 @ │ │ │ │ movwls r4, #5720 @ 0x1658 │ │ │ │ - stc2l 7, cr15, [sl, #-436] @ 0xfffffe4c │ │ │ │ + stc2 7, cr15, [sl, #436]! @ 0x1b4 │ │ │ │ pkhtbmi r4, r4, r2, asr #12 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #18 │ │ │ │ @ instruction: 0xf76d46e2 │ │ │ │ - rsclt pc, fp, #4288 @ 0x10c0 │ │ │ │ + rsclt pc, fp, #10432 @ 0x28c0 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d10, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x99087c │ │ │ │ + b 0x9907bc │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-59 @ 0xffffffc5 │ │ │ │ - strne pc, [pc, #-965] @ 0xb63d7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb6317 │ │ │ │ stccs 7, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd1a2 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ cdp2 7, 10, cr15, cr12, cr11, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -170291,15 +170243,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r1], r5, asr #22 │ │ │ │ @ instruction: 0xf6494688 │ │ │ │ - vmull.s q10, d16, d0[4] │ │ │ │ + vmlsl.s8 q10, d0, d16 │ │ │ │ andls r0, r4, #208896 @ 0x33000 │ │ │ │ @ instruction: 0xf6092704 │ │ │ │ ldmdavs fp, {r2, r4, r6, r7, r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r1, asr #29 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ @@ -170319,36 +170271,36 @@ │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ strbteq r3, [fp], r0 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r8, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd768a4 │ │ │ │ + bhi 0xd767e4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbtmi r9, [r2], -r4, lsl #22 │ │ │ │ andne pc, r7, fp, asr r8 @ │ │ │ │ @ instruction: 0xf10159db │ │ │ │ movwls r4, #12544 @ 0x3100 │ │ │ │ @ instruction: 0xf85b4618 │ │ │ │ movwls r3, #8196 @ 0x2004 │ │ │ │ - @ instruction: 0xf8a2f76e │ │ │ │ + @ instruction: 0xf902f76e │ │ │ │ movwne lr, #10717 @ 0x29dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - @ instruction: 0xf89af76e │ │ │ │ - bl 0x2dd4a0 │ │ │ │ + @ instruction: 0xf8faf76e │ │ │ │ + bl 0x2dd3e0 │ │ │ │ @ instruction: 0xf85a0204 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf85a1307 │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ andne pc, r4, r8, asr r8 @ │ │ │ │ - b 0xfe306a18 │ │ │ │ - b 0x1774c0 │ │ │ │ + b 0xfe306958 │ │ │ │ + b 0x177400 │ │ │ │ submi r0, fp, ip, lsl #6 │ │ │ │ andcc pc, r4, r8, asr #16 │ │ │ │ vmov.i32 q11, #208 @ 0x000000d0 │ │ │ │ strcc r2, [r8, -pc, lsl #10] │ │ │ │ @ instruction: 0xf8ddb1b4 │ │ │ │ @ instruction: 0x46489014 │ │ │ │ cdp2 7, 1, cr15, cr6, cr11, {7} │ │ │ │ @@ -170367,15 +170319,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ @ instruction: 0xf649460f │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, lsr #28 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170386,36 +170338,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd769b0 │ │ │ │ + bhi 0xd768f0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f2dbc │ │ │ │ + bleq 0x4f2cfc │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf10a3000 │ │ │ │ stmdals r2, {r1, r8, r9} │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ vst1.8 @ instruction: 0xf4818014 │ │ │ │ vst2.8 {d4[0],d5[0]}, [r8], r0 │ │ │ │ @ instruction: 0xf8304300 │ │ │ │ movwls r8, #4116 @ 0x1014 │ │ │ │ @ instruction: 0xf76d4640 │ │ │ │ - stmdbls r1, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [sl], -r4, lsl #13 │ │ │ │ strbtmi r4, [r0], r0, asr #12 │ │ │ │ - stc2 7, cr15, [lr], {109} @ 0x6d │ │ │ │ + stc2l 7, cr15, [lr], #-436 @ 0xfffffe4c │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170427,16 +170379,16 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x375ff4 │ │ │ │ - blls 0x310a84 │ │ │ │ + blmi 0x375f34 │ │ │ │ + blls 0x3109c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170451,15 +170403,15 @@ │ │ │ │ strcs r4, [r0], #-2892 @ 0xfffff4b4 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - bleq 0xb2ab8 │ │ │ │ + bleq 0xb29f8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05c │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170471,50 +170423,50 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1771 @ 0xfffff915 │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x2f2efc │ │ │ │ + beq 0x2f2e3c │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf1014672 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf1033024 │ │ │ │ - blls 0x108ef4 │ │ │ │ + blls 0x108e34 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ ldrmi r9, [r8], -r0, lsl #6 │ │ │ │ - @ instruction: 0xff66f76d │ │ │ │ + @ instruction: 0xffc6f76d │ │ │ │ strmi r9, [r4], r0, lsl #22 │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ usatmi r4, #1, r8, lsl #12 │ │ │ │ - @ instruction: 0xff5ef76d │ │ │ │ + @ instruction: 0xffbef76d │ │ │ │ smlabtne r7, r5, r3, pc @ │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ + msrmi CPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror r8 │ │ │ │ ldmdavs r1!, {r3, lr} │ │ │ │ rsbsvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r4, {r0, r1, r4, r5, sp, lr} │ │ │ │ - strcs pc, [pc, #-965] @ 0xb677b │ │ │ │ + strcs pc, [pc, #-965] @ 0xb66bb │ │ │ │ @ instruction: 0xf607b16d │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ streq pc, [r2], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe2354d2 │ │ │ │ + blx 0xfe235412 │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [fp], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e798 │ │ │ │ ldc2l 7, cr15, [r0], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -170529,15 +170481,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ @ instruction: 0xf649460f │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r5, ror #25 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170548,36 +170500,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76c38 │ │ │ │ + bhi 0xd76b78 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f3044 │ │ │ │ + bleq 0x4f2f84 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142c20 │ │ │ │ + blls 0x142b60 │ │ │ │ tstpeq r2, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf83a4672 │ │ │ │ movwcc r8, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #6 │ │ │ │ - blx 0xff5749f4 │ │ │ │ + blx 0xd74936 │ │ │ │ strmi r9, [r4], r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, asr #12 │ │ │ │ usatmi r4, #0, r8, lsl #12 │ │ │ │ - blx 0xff374a04 │ │ │ │ + blx 0xb74946 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170589,16 +170541,16 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x375d6c │ │ │ │ - blls 0x310d0c │ │ │ │ + blmi 0x375cac │ │ │ │ + blls 0x310c4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170607,15 +170559,15 @@ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r1], sp, lsl #1 │ │ │ │ @ instruction: 0xf6494688 │ │ │ │ - vqdmull.s q10, d16, d0[4] │ │ │ │ + vqdmlsl.s q10, d0, d16 │ │ │ │ smladxcs r4, r3, fp, r0 │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ ldrbvc pc, [r4], r9, lsl #12 @ │ │ │ │ strcs r4, [r0], #-2879 @ 0xfffff4c1 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrr2 7, 14, pc, r6, cr11 @ │ │ │ │ @@ -170628,51 +170580,51 @@ │ │ │ │ ldrtmi r0, [r1], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76d78 │ │ │ │ + bhi 0xd76cb8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1771 @ 0xfffff915 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ stmdals r4, {ip, sp} │ │ │ │ - blls 0x18872c │ │ │ │ + blls 0x18866c │ │ │ │ ldmibpl fp, {r0, r8, fp, ip, lr}^ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmibpl r1, {r0, r8, ip, pc}^ │ │ │ │ movwls r4, #9752 @ 0x2618 │ │ │ │ - cdp2 7, 2, cr15, cr10, cr13, {3} │ │ │ │ + cdp2 7, 8, cr15, cr10, cr13, {3} │ │ │ │ movwne lr, #6621 @ 0x19dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - cdp2 7, 2, cr15, cr2, cr13, {3} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr13, {3} │ │ │ │ andeq lr, r4, #8, 22 @ 0x2000 │ │ │ │ movwne pc, #29637 @ 0x73c5 @ │ │ │ │ eorsgt pc, sl, fp, asr r8 @ │ │ │ │ eorsne pc, r3, fp, asr r8 @ │ │ │ │ subsmi r6, r8, r3, asr r8 │ │ │ │ @ instruction: 0xf8584008 │ │ │ │ subsmi r1, r8, r4 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ @ instruction: 0xf848404b │ │ │ │ subsvs r3, r0, r4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xb69f3 │ │ │ │ + strcs pc, [pc, #-965] @ 0xb6933 │ │ │ │ @ instruction: 0xb1b43708 │ │ │ │ @ instruction: 0x9014f8dd │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b5c44 │ │ │ │ - blls 0x390e34 │ │ │ │ + blmi 0x3b5b84 │ │ │ │ + blls 0x390d74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170683,15 +170635,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], r9, asr #22 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605fbb1 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -170702,37 +170654,37 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf76ea0 │ │ │ │ + bhi 0xf76de0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f32ac │ │ │ │ + beq 0x6f31ec │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - bls 0x1c2e88 │ │ │ │ + bls 0x1c2dc8 │ │ │ │ movweq pc, #8459 @ 0x210b @ │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ andsls pc, r4, r2, lsr r8 @ │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13896 @ 0x3648 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - blx 0xfed74c6e │ │ │ │ + ldc2 7, cr15, [r2], {113} @ 0x71 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r3, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0x46488872 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - blx 0xfeaf4c82 │ │ │ │ + stc2 7, cr15, [r8], {113} @ 0x71 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170744,16 +170696,16 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, pc, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x375b00 │ │ │ │ - blls 0x390f78 │ │ │ │ + blmi 0x375a40 │ │ │ │ + blls 0x390eb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170768,15 +170720,15 @@ │ │ │ │ strcs r4, [r0, #-2893] @ 0xfffff4b3 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb2fac │ │ │ │ + bleq 0xb2eec │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05d │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -170788,56 +170740,56 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f33f0 │ │ │ │ + beq 0x4f3330 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @ instruction: 0xf8521025 │ │ │ │ @ instruction: 0xf8539025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7736822 │ │ │ │ - @ instruction: 0xf8cdfc4f │ │ │ │ + @ instruction: 0xf8cdfcaf │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - vqdmulh.s , q3, d1[1] │ │ │ │ + vmull.u8 , d22, d21 │ │ │ │ @ instruction: 0xf6491107 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f1a8 │ │ │ │ + b 0xfe30f0e8 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878450 │ │ │ │ + blx 0x1878390 │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r7, sl, lsr #9] │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x3759b0 │ │ │ │ - blls 0x3110c8 │ │ │ │ + blmi 0x3758f0 │ │ │ │ + blls 0x311008 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170847,15 +170799,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, ror #20 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -170866,54 +170818,54 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77130 │ │ │ │ + bhi 0xf77070 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f353c │ │ │ │ + beq 0x6f347c │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blls 0x1c3118 │ │ │ │ + blls 0x1c3058 │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf10b9014 │ │ │ │ strbmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, fp, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - @ instruction: 0xf8cdfa67 │ │ │ │ + @ instruction: 0xf8cdfac7 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ ldmdahi r2!, {r0, r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #380928 @ 0x5d000 │ │ │ │ + rsclt pc, fp, #774144 @ 0xbd000 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d9, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x991250 │ │ │ │ + b 0x991190 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb6dcb │ │ │ │ + strne pc, [pc, #-965] @ 0xb6d0b │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf9b2f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -170933,15 +170885,15 @@ │ │ │ │ strcs r4, [r0, #-2894] @ 0xfffff4b2 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb3240 │ │ │ │ + bleq 0xb3180 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d060 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -170953,75 +170905,75 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f3684 │ │ │ │ + beq 0x4f35c4 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movwcc r9, #19203 @ 0x4b03 │ │ │ │ eorls pc, r5, r3, asr r8 @ │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ @ instruction: 0xf8534648 │ │ │ │ @ instruction: 0xf8581025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ @ instruction: 0xf101e000 │ │ │ │ movwls r4, #8448 @ 0x2100 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - blx 0x17505a │ │ │ │ + blx 0x1974f9a │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r2, {r0, r1, r9, sl, lr} │ │ │ │ strbmi r6, [r8], -r2, ror #16 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - blx 0xffef506c │ │ │ │ + blx 0x16f4fae │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ + msrmi CPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror #16 │ │ │ │ stmdavs r1!, {r3, lr} │ │ │ │ rsbvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r5, {r0, r1, r5, sp, lr} │ │ │ │ strcs pc, [pc], -r6, asr #7 │ │ │ │ @ instruction: 0xf607b16e │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ - blx 0xfe275c62 │ │ │ │ + blx 0xfe275ba2 │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [r7], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e794 │ │ │ │ @ instruction: 0xf908f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1f73ada │ │ │ │ + blx 0x1f73a1a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605f91d │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171032,82 +170984,82 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf773c8 │ │ │ │ + bhi 0xf77308 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x2433ac │ │ │ │ + blge 0x2432ec │ │ │ │ @ instruction: 0xf10b9303 │ │ │ │ @ instruction: 0xf83b0302 │ │ │ │ vst1.8 @ instruction: 0xf4811014 │ │ │ │ @ instruction: 0xf8334100 │ │ │ │ - blls 0x1d7410 │ │ │ │ + blls 0x1d7350 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldrbmi lr, [r0], -r0 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - bls 0x1b5844 │ │ │ │ + bls 0x1b5904 │ │ │ │ strmi r9, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x46988872 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #278528 @ 0x44000 │ │ │ │ + rsclt pc, fp, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf8592100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8590387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d8, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9914e8 │ │ │ │ + b 0x991428 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb7063 │ │ │ │ + strne pc, [pc, #-965] @ 0xb6fa3 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf866f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff6f3c1c │ │ │ │ + blx 0xff6f3b5c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb34d8 │ │ │ │ + bleq 0xb3418 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d061 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171119,15 +171071,15 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f391c │ │ │ │ + beq 0x4f385c │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @@ -171135,42 +171087,42 @@ │ │ │ │ @ instruction: 0xf1019025 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs r2!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf8cdf9b5 │ │ │ │ + @ instruction: 0xf8cdfa15 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf3c6f9ab │ │ │ │ + vmlsl.u8 , d6, d11 │ │ │ │ @ instruction: 0xf6491107 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f6dc │ │ │ │ + b 0xfe30f61c │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878984 │ │ │ │ + blx 0x18788c4 │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r3, r6, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x37747c │ │ │ │ - blls 0x3115fc │ │ │ │ + blmi 0x3773bc │ │ │ │ + blls 0x31153c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -171180,15 +171132,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ strmi pc, [r5], -pc, asr #31 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171199,38 +171151,38 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77664 │ │ │ │ + bhi 0xf775a4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x243648 │ │ │ │ - blls 0x1dc258 │ │ │ │ + blge 0x243588 │ │ │ │ + blls 0x1dc198 │ │ │ │ andshi pc, r4, fp, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r8], r2 │ │ │ │ @ instruction: 0xf8334800 │ │ │ │ @ instruction: 0xf10ba014 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {sp, lr, pc} │ │ │ │ - @ instruction: 0xffcef770 │ │ │ │ + @ instruction: 0xf82ef771 │ │ │ │ andls r9, r0, #12288 @ 0x3000 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldmdahi r2!, {r4, r6, r9, sl, lr}^ │ │ │ │ movwcs r4, #1688 @ 0x698 │ │ │ │ - @ instruction: 0xffc4f770 │ │ │ │ + @ instruction: 0xf824f771 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -171242,16 +171194,16 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, sp, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x377338 │ │ │ │ - blls 0x391740 │ │ │ │ + blmi 0x377278 │ │ │ │ + blls 0x391680 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -171292,97 +171244,97 @@ │ │ │ │ @ instruction: 0xf8d7300c │ │ │ │ @ instruction: 0xf10d0fd4 │ │ │ │ @ instruction: 0xf8dc0b10 │ │ │ │ @ instruction: 0xf8dc1004 │ │ │ │ stmia r9!, {r3, sp} │ │ │ │ @ instruction: 0xf8bc000f │ │ │ │ @ instruction: 0xf8a93010 │ │ │ │ - blls 0x18379c │ │ │ │ + blls 0x1836dc │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf108a025 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ eorcc pc, r5, r8, asr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbmi r0, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf868f773 │ │ │ │ + @ instruction: 0xf8c8f773 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ ldrmi r6, [r9], r2, ror #16 │ │ │ │ movwcs r4, #1616 @ 0x650 │ │ │ │ - @ instruction: 0xf85ef773 │ │ │ │ + @ instruction: 0xf8bef773 │ │ │ │ vmlsl.u8 , d6, d2 │ │ │ │ @ instruction: 0xf6491107 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r1, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f978 │ │ │ │ + b 0xfe30f8b8 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0x07f2b2f3 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ svclt 0x004846e3 │ │ │ │ movwls r4, #9958 @ 0x26e6 │ │ │ │ ldr sp, [r4, r7, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x3771e0 │ │ │ │ - blls 0x311898 │ │ │ │ + blmi 0x377120 │ │ │ │ + blls 0x3117d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ svclt 0x0000f8df │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3a88 │ │ │ │ - blmi 0xb7627c │ │ │ │ + blx 0x8a39c8 │ │ │ │ + blmi 0xb761bc │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fe83 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89268 │ │ │ │ + bhi 0xf891a8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xf870f76c │ │ │ │ + @ instruction: 0xf8d0f76c │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb7ca9 │ │ │ │ + streq pc, [pc, #965] @ 0xb7be9 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ cdp2 7, 0, cr15, cr10, cr10, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171398,18 +171350,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 2, cr15, cr2, cr10, {7} │ │ │ │ - bleq 0x4f3d60 │ │ │ │ + bleq 0x4f3ca0 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171417,20 +171369,20 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - rsclt pc, sl, #1507328 @ 0x170000 │ │ │ │ + rsclt pc, sl, #7798784 @ 0x770000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb75df │ │ │ │ + strne pc, [pc, #-965] @ 0xb751f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [sl, #936]! @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171441,45 +171393,45 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf81cf1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3c0c │ │ │ │ - blmi 0xb76400 │ │ │ │ + blx 0x8a3b4c │ │ │ │ + blmi 0xb76340 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fdc1 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf893ec │ │ │ │ + bhi 0xf8932c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xffb2f76b │ │ │ │ + @ instruction: 0xf812f76c │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb7e2d │ │ │ │ + streq pc, [pc, #965] @ 0xb7d6d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2l 7, cr15, [r8, #-936] @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171495,39 +171447,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #-936]! @ 0xfffffc58 │ │ │ │ - bleq 0x4f3ee4 │ │ │ │ + bleq 0x4f3e24 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [sl], #-1594 @ 0xfffff9c6 │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ - @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #860 @ 0x35c │ │ │ │ + @ instruction: 0xf76c4649 │ │ │ │ + rsclt pc, sl, #3604480 @ 0x370000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7763 │ │ │ │ + strne pc, [pc, #-965] @ 0xb76a3 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2l 7, cr15, [r8], #936 @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171538,45 +171490,45 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xff5af1ee │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3d90 │ │ │ │ - blmi 0xb76584 │ │ │ │ + blx 0x8a3cd0 │ │ │ │ + blmi 0xb764c4 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fcff │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89570 │ │ │ │ + bhi 0xf894b0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0x2f5986 │ │ │ │ + blx 0x1af58c6 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb7fb1 │ │ │ │ + streq pc, [pc, #965] @ 0xb7ef1 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2 7, cr15, [r6], {234} @ 0xea │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171592,18 +171544,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], {234} @ 0xea │ │ │ │ - bleq 0x4f4068 │ │ │ │ + bleq 0x4f3fa8 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171611,20 +171563,20 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - rsclt pc, sl, #2480 @ 0x9b0 │ │ │ │ + rsclt pc, sl, #4016 @ 0xfb0 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb78e7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7827 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [r6], #-936 @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171635,21 +171587,21 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cdp2 1, 9, cr15, cr8, cr14, {7} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a3f1c │ │ │ │ - blmi 0xbf6708 │ │ │ │ + blx 0x8a3e5c │ │ │ │ + blmi 0xbf6648 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fc3d │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -171661,24 +171613,24 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdahi r0!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - mrrc2 7, 7, pc, r6, cr0 @ │ │ │ │ + ldc2 7, cr15, [r6], #448 @ 0x1c0 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb813d │ │ │ │ + streq pc, [pc, #965] @ 0xb807d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xff0f5d2e │ │ │ │ + blx 0xff0f5c6e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -171691,44 +171643,44 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff6f5d8a │ │ │ │ - bleq 0x4f41f4 │ │ │ │ + blx 0xff6f5cca │ │ │ │ + bleq 0x4f4134 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa2220 │ │ │ │ + bhi 0xfa2160 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ strbmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #3264 @ 0xcc0 │ │ │ │ + rsclt pc, sl, #9408 @ 0x24c0 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7a7b │ │ │ │ + strne pc, [pc, #-965] @ 0xb79bb │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0x17f5df6 │ │ │ │ + blx 0x17f5d36 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -171736,50 +171688,50 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stc2l 1, cr15, [lr, #952] @ 0x3b8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a40b0 │ │ │ │ - blmi 0xbf689c │ │ │ │ + blx 0x8a3ff0 │ │ │ │ + blmi 0xbf67dc │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fb73 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0x07aa3018 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x137f1c │ │ │ │ + bge 0x137e5c │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r1!, {ip, sp} │ │ │ │ ldmdahi r0!, {r8, r9, sp} │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - blx 0xfe3f5cb6 │ │ │ │ + blx 0xffbf5bf6 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb82d1 │ │ │ │ + streq pc, [pc, #965] @ 0xb8211 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xffe75ec0 │ │ │ │ + blx 0xffe75e00 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -171792,44 +171744,44 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x475f1e │ │ │ │ - bleq 0x4f4388 │ │ │ │ + blx 0x475e5e │ │ │ │ + bleq 0x4f42c8 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa27b4 │ │ │ │ + bhi 0xfa26f4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ stmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #26880 @ 0x6900 │ │ │ │ + rsclt pc, sl, #51456 @ 0xc900 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7c0f │ │ │ │ + strne pc, [pc, #-965] @ 0xb7b4f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0xfe575f88 │ │ │ │ + blx 0xfe575ec8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -171848,38 +171800,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfe375df8 │ │ │ │ + blx 0xffb75d38 │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - @ instruction: 0xff60f77f │ │ │ │ - streq pc, [pc, #965] @ 0xb842d │ │ │ │ + @ instruction: 0xffc0f77f │ │ │ │ + streq pc, [pc, #965] @ 0xb836d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ - blx 0x12f601c │ │ │ │ + blx 0x12f5f5c │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - cdp2 7, 15, cr15, cr12, cr2, {4} │ │ │ │ + @ instruction: 0xff5cf782 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - cdp2 7, 15, cr15, cr0, cr2, {4} │ │ │ │ + @ instruction: 0xff50f782 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -171889,40 +171841,40 @@ │ │ │ │ @ instruction: 0xf7ea79d4 │ │ │ │ @ instruction: 0xf104fa5d │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrle r0, [r1], #-2027 @ 0xfffff815 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ ldrbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ @ instruction: 0x4640d1f8 │ │ │ │ - blx 0x376098 │ │ │ │ + blx 0x375fd8 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xfe7f5ec4 │ │ │ │ + blx 0xffff5e04 │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - @ instruction: 0xff40f77f │ │ │ │ + @ instruction: 0xffa0f77f │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - cdp2 7, 13, cr15, cr6, cr2, {4} │ │ │ │ + @ instruction: 0xff36f782 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fec5 │ │ │ │ + @ instruction: 0xf8b8ff25 │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -171934,38 +171886,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9def76b │ │ │ │ + blx 0x1075e90 │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - mcr2 7, 6, pc, cr4, cr15, {3} @ │ │ │ │ - streq pc, [pc, #965] @ 0xb8585 │ │ │ │ + @ instruction: 0xff24f77f │ │ │ │ + streq pc, [pc, #965] @ 0xb84c5 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ @ instruction: 0xf99cf7ea │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr2, {4} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - cdp2 7, 4, cr15, cr4, cr2, {4} │ │ │ │ + cdp2 7, 10, cr15, cr4, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -171983,32 +171935,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9f0f76b │ │ │ │ + blx 0x14f5f5c │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - mcr2 7, 5, pc, cr4, cr15, {3} @ │ │ │ │ + @ instruction: 0xff04f77f │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - cdp2 7, 2, cr15, cr10, cr2, {4} │ │ │ │ + cdp2 7, 8, cr15, cr10, cr2, {4} │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fe19 │ │ │ │ + @ instruction: 0xf8b8fe79 │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172020,39 +171972,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf932f76b │ │ │ │ + @ instruction: 0xf992f76b │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - stmiblt r0, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - vmull.p8 , d5, d7 │ │ │ │ + vqrdmlah.s , , d3[5] │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -pc, ror #17 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafda3 │ │ │ │ + @ instruction: 0xf8bafe03 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafd97 │ │ │ │ + @ instruction: 0xf8bafdf7 │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172070,32 +172022,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf942f76b │ │ │ │ + @ instruction: 0xf9a2f76b │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - strmi pc, [r6], -r5, ror #27 │ │ │ │ + strmi pc, [r6], -r5, asr #28 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fd7b │ │ │ │ + @ instruction: 0xf8b8fddb │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xf92af76b │ │ │ │ + @ instruction: 0xf98af76b │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - stc2l 7, cr15, [sl, #-520]! @ 0xfffffdf8 │ │ │ │ + stc2l 7, cr15, [sl, #520] @ 0x208 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172107,39 +172059,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf884f76b │ │ │ │ + @ instruction: 0xf8e4f76b │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - vqrdmulh.s , , d1[6] │ │ │ │ + vqrdmulh.s , , d1[2] │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -r1, asr #16 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafcf5 │ │ │ │ + @ instruction: 0xf8bafd55 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafce9 │ │ │ │ + @ instruction: 0xf8bafd49 │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172157,32 +172109,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - stmdblt r0!, {r0, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf894f76b │ │ │ │ + @ instruction: 0xf8f4f76b │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - strmi pc, [r6], -r7, asr #26 │ │ │ │ + strmi pc, [r6], -r7, lsr #27 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fccd │ │ │ │ + @ instruction: 0xf8b8fd2d │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xf87cf76b │ │ │ │ + @ instruction: 0xf8dcf76b │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - ldc2 7, cr15, [ip], #520 @ 0x208 │ │ │ │ + ldc2 7, cr15, [ip, #-520] @ 0xfffffdf8 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172205,25 +172157,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa2de8 │ │ │ │ + bhi 0xfa2d28 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf966f780 │ │ │ │ + @ instruction: 0xf9c6f780 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12cd70 │ │ │ │ + bls 0x12ccb0 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xff70f7e9 │ │ │ │ @@ -172261,33 +172213,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa2ec8 │ │ │ │ + bhi 0xfa2e08 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7804649 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsl #30 │ │ │ │ - b 0x12c12d8 │ │ │ │ + b 0x12c1218 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988748 │ │ │ │ - b 0x2b92fc │ │ │ │ - b 0x117a710 │ │ │ │ + b 0x988688 │ │ │ │ + b 0x2b923c │ │ │ │ + b 0x117a650 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378308 │ │ │ │ - blls 0x292770 │ │ │ │ + blmi 0x378248 │ │ │ │ + blls 0x2926b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172323,20 +172275,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf7800004 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12cf24 │ │ │ │ + bls 0x12ce64 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ cdp2 7, 9, cr15, cr0, cr9, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172378,28 +172330,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - @ instruction: 0xf81cf780 │ │ │ │ + @ instruction: 0xf87cf780 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x98890c │ │ │ │ + b 0x98884c │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378148 │ │ │ │ - blls 0x292930 │ │ │ │ + blmi 0x378088 │ │ │ │ + blls 0x292870 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172428,25 +172380,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3164 │ │ │ │ + bhi 0xfa30a4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xffa8f77f │ │ │ │ + @ instruction: 0xf808f780 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d0ec │ │ │ │ + bls 0x12d02c │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ ldc2 7, cr15, [r2, #932]! @ 0x3a4 │ │ │ │ @@ -172484,33 +172436,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3244 │ │ │ │ + bhi 0xfa3184 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4649 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, r3, r4 │ │ │ │ - b 0x12c1654 │ │ │ │ + b 0x12c1594 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988ac4 │ │ │ │ - b 0x2b9678 │ │ │ │ - b 0x117aa8c │ │ │ │ + b 0x988a04 │ │ │ │ + b 0x2b95b8 │ │ │ │ + b 0x117a9cc │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377f8c │ │ │ │ - blls 0x292aec │ │ │ │ + blmi 0x377ecc │ │ │ │ + blls 0x292a2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172546,20 +172498,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d2a0 │ │ │ │ + bls 0x12d1e0 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [r2], {233} @ 0xe9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172601,28 +172553,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - mrc2 7, 2, pc, cr14, cr15, {3} │ │ │ │ + mrc2 7, 5, pc, cr14, cr15, {3} │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988c88 │ │ │ │ + b 0x988bc8 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377dcc │ │ │ │ - blls 0x292cac │ │ │ │ + blmi 0x377d0c │ │ │ │ + blls 0x292bec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172651,32 +172603,32 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa34e0 │ │ │ │ + bhi 0xfa3420 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - stc2l 7, cr15, [sl, #508]! @ 0x1fc │ │ │ │ + mcr2 7, 2, pc, cr10, cr15, {3} @ │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d468 │ │ │ │ + bls 0x12d3a8 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xffdf6cc2 │ │ │ │ + blx 0xffdf6c02 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -172707,33 +172659,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa35c0 │ │ │ │ + bhi 0xfa3500 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfd4 │ │ │ │ - b 0x12c19d0 │ │ │ │ + b 0x12c1910 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988e40 │ │ │ │ - b 0x2b99f4 │ │ │ │ - b 0x117ae08 │ │ │ │ + b 0x988d80 │ │ │ │ + b 0x2b9934 │ │ │ │ + b 0x117ad48 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377c10 │ │ │ │ - blls 0x292e68 │ │ │ │ + blmi 0x377b50 │ │ │ │ + blls 0x292da8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172769,26 +172721,26 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d61c │ │ │ │ + bls 0x12d55c │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ - blx 0x5f6e82 │ │ │ │ + blx 0x5f6dc2 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -172824,28 +172776,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - stc2 7, cr15, [r0], #508 @ 0x1fc │ │ │ │ + stc2 7, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989004 │ │ │ │ + b 0x988f44 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377a50 │ │ │ │ - blls 0x293028 │ │ │ │ + blmi 0x377990 │ │ │ │ + blls 0x292f68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172874,32 +172826,32 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa385c │ │ │ │ + bhi 0xfa379c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - stc2 7, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ + stc2 7, cr15, [ip], {127} @ 0x7f │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d7e4 │ │ │ │ + bls 0x12d724 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xe7703c │ │ │ │ + blx 0xe76f7c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -172913,15 +172865,15 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ strmi r2, [sl], r0, lsl #10 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ - blx 0x14f7094 │ │ │ │ + blx 0x14f6fd4 │ │ │ │ strmi r2, [r6], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8db46a8 │ │ │ │ @ instruction: 0xf60b0220 │ │ │ │ @ instruction: 0xf7e977e6 │ │ │ │ stmib sp, {r0, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -172930,33 +172882,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa393c │ │ │ │ + bhi 0xfa387c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, asr #31 │ │ │ │ - b 0x12c1d4c │ │ │ │ + b 0x12c1c8c │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x9891bc │ │ │ │ - b 0x2b9d70 │ │ │ │ - b 0x117b184 │ │ │ │ + b 0x9890fc │ │ │ │ + b 0x2b9cb0 │ │ │ │ + b 0x117b0c4 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377894 │ │ │ │ - blls 0x2931e4 │ │ │ │ + blmi 0x3777d4 │ │ │ │ + blls 0x293124 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172992,20 +172944,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d998 │ │ │ │ + bls 0x12d8d8 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xf956f7e9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173013,15 +172965,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff2f5a36 │ │ │ │ + blx 0xff2f5976 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173047,28 +172999,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - blx 0xff977104 │ │ │ │ + blx 0x1177046 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989380 │ │ │ │ + b 0x9892c0 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3776d4 │ │ │ │ - blls 0x2933a4 │ │ │ │ + blmi 0x377614 │ │ │ │ + blls 0x2932e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173097,25 +173049,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3bd8 │ │ │ │ + bhi 0xfa3b18 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - blx 0x1c771dc │ │ │ │ + blx 0xff47711c │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12db60 │ │ │ │ + bls 0x12daa0 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xf878f7e9 │ │ │ │ @@ -173124,15 +173076,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffb75bf0 │ │ │ │ + blx 0xffb75b30 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173153,33 +173105,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3cb8 │ │ │ │ + bhi 0xfa3bf8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfb4 │ │ │ │ - b 0x12c20c8 │ │ │ │ + b 0x12c2008 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989538 │ │ │ │ - b 0x2ba0ec │ │ │ │ - b 0x117b500 │ │ │ │ + b 0x989478 │ │ │ │ + b 0x2ba02c │ │ │ │ + b 0x117b440 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377518 │ │ │ │ - blls 0x293560 │ │ │ │ + blmi 0x377458 │ │ │ │ + blls 0x2934a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173215,20 +173167,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dd14 │ │ │ │ + bls 0x12dc54 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xff98f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173236,15 +173188,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x375db0 │ │ │ │ + blx 0x375cf0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173270,28 +173222,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xf924f77f │ │ │ │ + @ instruction: 0xf984f77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x9896fc │ │ │ │ + b 0x98963c │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x379358 │ │ │ │ - blls 0x293720 │ │ │ │ + blmi 0x379298 │ │ │ │ + blls 0x293660 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173320,25 +173272,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3f54 │ │ │ │ + bhi 0xfa3e94 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xf8b0f77f │ │ │ │ + @ instruction: 0xf910f77f │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dedc │ │ │ │ + bls 0x12de1c │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ cdp2 7, 11, cr15, cr10, cr8, {7} │ │ │ │ @@ -173376,33 +173328,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa4034 │ │ │ │ + bhi 0xfa3f74 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsr #31 │ │ │ │ - b 0x12c2444 │ │ │ │ + b 0x12c2384 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x9898b4 │ │ │ │ - b 0x2ba468 │ │ │ │ - b 0x117b87c │ │ │ │ + b 0x9897f4 │ │ │ │ + b 0x2ba3a8 │ │ │ │ + b 0x117b7bc │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x37919c │ │ │ │ - blls 0x2938dc │ │ │ │ + blmi 0x3790dc │ │ │ │ + blls 0x29381c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173437,21 +173389,21 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ - @ instruction: 0xf77e0004 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf77f0004 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e090 │ │ │ │ + bls 0x12dfd0 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [sl, #928] @ 0x3a0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173493,28 +173445,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xff66f77e │ │ │ │ + @ instruction: 0xffc6f77e │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989a78 │ │ │ │ + b 0x9899b8 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x378fdc │ │ │ │ - blls 0x293a9c │ │ │ │ + blmi 0x378f1c │ │ │ │ + blls 0x2939dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173526,15 +173478,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173551,15 +173503,15 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ ldc2l 0, cr15, [r6, #-96]! @ 0xffffffa0 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb9ead │ │ │ │ + streq pc, [pc, #965] @ 0xb9ded │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ stc2 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -173575,15 +173527,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r0, #-928]! @ 0xfffffc60 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173596,23 +173548,23 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #11, 28 @ 0xb0 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x981c64 │ │ │ │ + b 0x981ba4 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x378e54 │ │ │ │ - blls 0x213c24 │ │ │ │ + blmi 0x378d94 │ │ │ │ + blls 0x213b64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173624,15 +173576,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #928 @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173649,15 +173601,15 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ ldc2l 0, cr15, [lr], {24} │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba035 │ │ │ │ + streq pc, [pc, #965] @ 0xb9f75 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ mcrr2 7, 14, pc, r4, cr8 @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -173673,15 +173625,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 14, pc, ip, cr8 @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173694,23 +173646,23 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #7360 @ 0x1cc0 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x981dec │ │ │ │ + b 0x981d2c │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x378ccc │ │ │ │ - blls 0x213dac │ │ │ │ + blmi 0x378c0c │ │ │ │ + blls 0x213cec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173722,18 +173674,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfff77d3e │ │ │ │ - bleq 0x4f61b0 │ │ │ │ + blx 0xfff77c7e │ │ │ │ + bleq 0x4f60f0 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173746,18 +173698,18 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #815104 @ 0xc7000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9a2f │ │ │ │ + strne pc, [pc, #-965] @ 0xb996f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xfe177da2 │ │ │ │ + blx 0xfe177ce2 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -173770,18 +173722,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe777dfe │ │ │ │ - bleq 0x4f6270 │ │ │ │ + blx 0xfe777d3e │ │ │ │ + bleq 0x4f61b0 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173794,18 +173746,18 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #46080 @ 0xb400 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9aef │ │ │ │ + strne pc, [pc, #-965] @ 0xb9a2f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x977e62 │ │ │ │ + blx 0x977da2 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -173818,18 +173770,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xf77ebe │ │ │ │ - bleq 0x4f6330 │ │ │ │ + blx 0xf77dfe │ │ │ │ + bleq 0x4f6270 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173842,18 +173794,18 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #143360 @ 0x23000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9baf │ │ │ │ + strne pc, [pc, #-965] @ 0xb9aef │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xff177f20 │ │ │ │ + blx 0xff177e60 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -173866,18 +173818,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff777f7c │ │ │ │ - bleq 0x4f63f0 │ │ │ │ + blx 0xff777ebc │ │ │ │ + bleq 0x4f6330 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173890,18 +173842,18 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #561152 @ 0x89000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9c6f │ │ │ │ + strne pc, [pc, #-965] @ 0xb9baf │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x1977fe0 │ │ │ │ + blx 0x1977f20 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -173910,52 +173862,52 @@ │ │ │ │ ldc2l 1, cr15, [r4], {236} @ 0xec │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4b8dc │ │ │ │ + bmi 0xc4b81c │ │ │ │ @ instruction: 0xf649460c │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x1e78044 │ │ │ │ + blx 0x1e77f84 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a118 │ │ │ │ + bge 0x13a058 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #765952 @ 0xbb000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9821bc │ │ │ │ + b 0x9820fc │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x3788f8 │ │ │ │ - blls 0x294180 │ │ │ │ + blmi 0x378838 │ │ │ │ + blls 0x2940c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173963,52 +173915,52 @@ │ │ │ │ svclt 0x0000fc6b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4b9b0 │ │ │ │ + bmi 0xc4b8f0 │ │ │ │ @ instruction: 0xf649460c │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x3f8118 │ │ │ │ + blx 0x3f8058 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a1ec │ │ │ │ + bge 0x13a12c │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #72704 @ 0x11c00 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x982290 │ │ │ │ + b 0x9821d0 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x378824 │ │ │ │ - blls 0x294254 │ │ │ │ + blmi 0x378764 │ │ │ │ + blls 0x294194 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -174016,20 +173968,20 @@ │ │ │ │ svclt 0x0000fc01 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0ba7c │ │ │ │ + bmi 0xc0b9bc │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6650 │ │ │ │ + beq 0x4f6590 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf9a2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174038,50 +173990,50 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a2c0 │ │ │ │ + bge 0x13a200 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #10420224 @ 0x9f0000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9ee3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9e23 │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf926f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe6f6a92 │ │ │ │ + blx 0xfe6f69d2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bb4c │ │ │ │ + bmi 0xc0ba8c │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6720 │ │ │ │ + beq 0x4f6660 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf93af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174090,47 +174042,47 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a390 │ │ │ │ + bge 0x13a2d0 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #16580608 @ 0xfd0000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9fb3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9ef3 │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf8bef7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xcf6b62 │ │ │ │ + blx 0xcf6aa2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc0bc24 │ │ │ │ + bmi 0xc0bb64 │ │ │ │ @ instruction: 0xf649460c │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8d2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @@ -174151,41 +174103,41 @@ │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ mrc2 0, 4, pc, cr0, cr8, {0} │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba80d │ │ │ │ + streq pc, [pc, #965] @ 0xba74d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1db │ │ │ │ svclt 0x00e8f88a │ │ │ │ @ instruction: 0xf856f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff2f6c30 │ │ │ │ + blx 0xff2f6b70 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bcec │ │ │ │ + bmi 0xc0bc2c │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f68c0 │ │ │ │ + beq 0x4f6800 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf86af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174207,16 +174159,16 @@ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf8884640 │ │ │ │ @ instruction: 0xf7e7bfd6 │ │ │ │ - blmi 0x37a4e4 │ │ │ │ - blls 0x294594 │ │ │ │ + blmi 0x37a424 │ │ │ │ + blls 0x2944d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -174236,43 +174188,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf6494616 │ │ │ │ - vmul.f d20, d16, d0[4] │ │ │ │ + vqdmlal.s q10, d0, d16 │ │ │ │ @ instruction: 0xf7e70933 │ │ │ │ @ instruction: 0xf104fff7 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8bf7c │ │ │ │ + bhi 0xf8bebc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - @ instruction: 0xf7768830 │ │ │ │ - rsclt pc, sl, #988 @ 0x3dc │ │ │ │ + @ instruction: 0xf7778830 │ │ │ │ + rsclt pc, sl, #5701632 @ 0x570000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9826b4 │ │ │ │ + b 0x9825f4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, ip, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x37a404 │ │ │ │ - blls 0x214674 │ │ │ │ + blmi 0x37a344 │ │ │ │ + blls 0x2145b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -174284,43 +174236,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - vmul.i d20, d16, d0[4] │ │ │ │ + vmlal.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf7e70833 │ │ │ │ @ instruction: 0xf104ff97 │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrbvc pc, [r4, r9, lsl #12] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x072a3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c03c │ │ │ │ + bhi 0xf8bf7c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7776820 │ │ │ │ - rsclt pc, sl, #589824 @ 0x90000 │ │ │ │ + rsclt pc, sl, #6881280 @ 0x690000 │ │ │ │ @ instruction: 0xf8586831 │ │ │ │ - b 0xfe0c2774 │ │ │ │ + b 0xfe0c26b4 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ - blmi 0x37a344 │ │ │ │ - blls 0x214734 │ │ │ │ + blmi 0x37a284 │ │ │ │ + blls 0x214674 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -174453,81 +174405,81 @@ │ │ │ │ @ instruction: 0xf8ad2004 │ │ │ │ stmdals r1, {r1, r2, ip, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1be53c │ │ │ │ - blcs 0xe730c │ │ │ │ - blcs 0x4b1570 │ │ │ │ + blle 0x1be47c │ │ │ │ + blcs 0xe724c │ │ │ │ + blcs 0x4b14b0 │ │ │ │ movwcs sp, #3357 @ 0xd1d │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be550 │ │ │ │ + blle 0x1be490 │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ andcs sp, r0, r7, lsl sp │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #4 │ │ │ │ ldrb fp, [r1, r0, lsl #5]! │ │ │ │ - blx 0x94b2ac │ │ │ │ + blx 0x94b1ec │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x1748d0 │ │ │ │ + blx 0x174810 │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ ldrdmi lr, [r8], lr @ │ │ │ │ strb fp, [r5, r0, lsl #5]! │ │ │ │ sublt r1, r9, #184549376 @ 0xb000000 │ │ │ │ addlt r1, r2, r2, lsl #8 │ │ │ │ @ instruction: 0xf111b200 │ │ │ │ - ble 0x4fe5a0 │ │ │ │ + ble 0x4fe4e0 │ │ │ │ andlt r1, r0, #192, 14 @ 0x3000000 │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0x6fe5ac │ │ │ │ + ble 0x6fe4ec │ │ │ │ andslt r1, fp, #55312384 @ 0x34c0000 │ │ │ │ andeq pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x00bc2900 │ │ │ │ tstmi r8, r9, asr #4 │ │ │ │ stmdbcs pc, {r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} @ │ │ │ │ svclt 0x00d6b25b │ │ │ │ andcs r4, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xf113b200 │ │ │ │ - blle 0xff9fe5e0 │ │ │ │ + blle 0xff9fe520 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ - blx 0x114b318 │ │ │ │ - blle 0xff9375bc │ │ │ │ + blx 0x114b258 │ │ │ │ + blle 0xff9374fc │ │ │ │ svclt 0x00d62b0f │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andslt r2, fp, #0, 6 │ │ │ │ svclt 0x0000e7da │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3847] @ 0xfffff0f9 │ │ │ │ - blx 0x14b15ec │ │ │ │ + blx 0x14b152c │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r3, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ tstcs r0, r2, asr sp │ │ │ │ svceq 0x0007f112 │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - bcs 0xc620c │ │ │ │ - bcs 0x2b1690 │ │ │ │ + bcs 0xc614c │ │ │ │ + bcs 0x2b15d0 │ │ │ │ @ instruction: 0xf04fdd4d │ │ │ │ ldclne 14, cr0, [sl] │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - blcs 0xcb220 │ │ │ │ - blcs 0x2b16e8 │ │ │ │ + blcs 0xcb160 │ │ │ │ + blcs 0x2b1628 │ │ │ │ movwcs sp, #3400 @ 0xd48 │ │ │ │ svceq 0x0007f11c │ │ │ │ strne sp, [r0], -r6, lsl #22 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb25 │ │ │ │ stclle 15, cr0, [r0, #-28] @ 0xffffffe4 │ │ │ │ andcs r2, r0, r0, lsl #4 │ │ │ │ @@ -174543,77 +174495,77 @@ │ │ │ │ andeq pc, r1, #14 │ │ │ │ vmuleq.f64 d30, d14, d2 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ bicmi lr, r9, #54788096 @ 0x3440000 │ │ │ │ @ instruction: 0xfe01fa4e │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ cmneq lr, r1, lsl #22 │ │ │ │ - b 0x1cb4960 │ │ │ │ - blx 0x10bda9c │ │ │ │ + b 0x1cb48a0 │ │ │ │ + blx 0x10bd9dc │ │ │ │ @ instruction: 0xf000f00c │ │ │ │ - bl 0x13b278 │ │ │ │ + bl 0x13b1b8 │ │ │ │ ldrb r0, [r4, r0, ror #4] │ │ │ │ @ instruction: 0x411a43db │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7c1b25b │ │ │ │ vseleq.f32 s30, s2, s28 │ │ │ │ @ instruction: 0xf18efa4f │ │ │ │ - blx 0x474934 │ │ │ │ - blx 0x14ba2a0 │ │ │ │ + blx 0x474874 │ │ │ │ + blx 0x14ba1e0 │ │ │ │ str pc, [lr, lr, lsl #29]! │ │ │ │ subslt r4, r3, #154 @ 0x9a │ │ │ │ - blx 0xf4974 │ │ │ │ + blx 0xf48b4 │ │ │ │ sublt pc, r2, #12 │ │ │ │ svclt 0x0000e7bb │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1883ab8 │ │ │ │ + blx 0x18839f8 │ │ │ │ stccs 14, cr15, [r2], {131} @ 0x83 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ mvnscc pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ mcrne 6, 2, r4, cr5, cr4, {3} │ │ │ │ and r1, sl, pc, lsl r9 │ │ │ │ stmdbcs r7, {r1, r2, r3, r7, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14aaa44 │ │ │ │ + blx 0x14aa984 │ │ │ │ adcsmi pc, fp, #34304 @ 0x8600 │ │ │ │ svcgt 0x0001f805 │ │ │ │ @ instruction: 0xf912d016 │ │ │ │ movwcc r1, #7937 @ 0x1f01 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0xffdc2234 │ │ │ │ + blle 0xffdc2174 │ │ │ │ mulvs r0, r3, r9 │ │ │ │ @ instruction: 0x0c01ea6f │ │ │ │ - ble 0xffa84f08 │ │ │ │ + ble 0xffa84e48 │ │ │ │ @ instruction: 0xf60cfa46 │ │ │ │ @ instruction: 0xf00642bb │ │ │ │ - bl 0x3bdb18 │ │ │ │ + bl 0x3bda58 │ │ │ │ @ instruction: 0xf8050c66 │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1056]! @ 0xfffffbe0 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c4728 │ │ │ │ + bne 0x9c4668 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2307] @ 0x903 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1131409 │ │ │ │ - blle 0x1be788 │ │ │ │ - blcs 0xe7358 │ │ │ │ - blcs 0x4b17c8 │ │ │ │ + blle 0x1be6c8 │ │ │ │ + blcs 0xe7298 │ │ │ │ + blcs 0x4b1708 │ │ │ │ andcs sp, r0, #2240 @ 0x8c0 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be79c │ │ │ │ + blle 0x1be6dc │ │ │ │ stmdbcs r0, {sl, ip} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3356 @ 0xd1c │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -174626,15 +174578,15 @@ │ │ │ │ andeq pc, r1, #3 │ │ │ │ rsbeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0x409ae7dc │ │ │ │ bfi fp, r2, #4, #22 │ │ │ │ andlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x18843b8 │ │ │ │ + blx 0x18842f8 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r2], #-416 @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @@ -174646,15 +174598,15 @@ │ │ │ │ svccs 0x0002f824 │ │ │ │ @ instruction: 0xf91cd015 │ │ │ │ strmi r3, [sp], -r2, lsl #30 │ │ │ │ mrscc r2, R10_usr │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9b5dbf3 │ │ │ │ bicsmi r5, sl, #0 │ │ │ │ - ble 0xffac5804 │ │ │ │ + ble 0xffac5744 │ │ │ │ adcsmi r4, r9, #1073741829 @ 0x40000005 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ svccs 0x0002f824 │ │ │ │ ldrtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -174662,42 +174614,42 @@ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ mvnsle r4, #482344960 @ 0x1cc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1884048 │ │ │ │ + blx 0x1883f88 │ │ │ │ stccs 14, cr15, [r2, #-524] @ 0xfffffdf4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4], #-416 @ 0xfffffe60 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r6, r9, sl, lr}^ @ │ │ │ │ - blcs 0x8b2c8c │ │ │ │ + blcs 0x8b2bcc │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x26abd0 │ │ │ │ + blx 0x26ab10 │ │ │ │ adcsmi pc, r9, #805306368 @ 0x30000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ @ instruction: 0xf91cd014 │ │ │ │ strmi r3, [lr], -r4, lsl #30 │ │ │ │ mrscc r2, R12_usr │ │ │ │ svceq 0x001ff113 │ │ │ │ ldmdavs r6!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - blcs 0xcbbf8 │ │ │ │ + blcs 0xcbb38 │ │ │ │ tstmi r6, r9, ror #21 │ │ │ │ @ instruction: 0xf00642b9 │ │ │ │ - bl 0x13b4a0 │ │ │ │ + bl 0x13b3e0 │ │ │ │ @ instruction: 0xf8440266 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1064]! @ 0xfffffbd8 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0xb448b0 │ │ │ │ + bne 0xb447f0 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -174705,84 +174657,84 @@ │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r8, #-418] @ 0xfffffe5e │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x10c5cc │ │ │ │ + bl 0x10c50c │ │ │ │ ands r0, fp, r7, lsl #20 │ │ │ │ - bleq 0x8f7380 │ │ │ │ - bcs 0x10c38fc │ │ │ │ - blx 0x30c570 │ │ │ │ + bleq 0x8f72c0 │ │ │ │ + bcs 0x10c383c │ │ │ │ + blx 0x30c4b0 │ │ │ │ @ instruction: 0xf17efb0b │ │ │ │ - ble 0x37e508 │ │ │ │ + ble 0x37e448 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ vst1.8 {d15-d16}, [r2], r8 │ │ │ │ streq lr, [fp], #-2628 @ 0xfffff5bc │ │ │ │ vpmax.u8 d15, d2, d9 │ │ │ │ vseleq.f32 s30, s28, s19 │ │ │ │ streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ svccc 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4551 │ │ │ │ eorsle r4, r6, r4 │ │ │ │ svccs 0x0008f915 │ │ │ │ strmi r2, [r8], r0, lsl #6 │ │ │ │ @ instruction: 0xf112461c │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - b 0x147b160 │ │ │ │ + b 0x147b0a0 │ │ │ │ @ instruction: 0xf15e7ee2 │ │ │ │ - blle 0xffb7d148 │ │ │ │ + blle 0xffb7d088 │ │ │ │ @ instruction: 0xf8d843d3 │ │ │ │ @ instruction: 0xf1c39000 │ │ │ │ @ instruction: 0xf8d80420 │ │ │ │ @ instruction: 0xf1be8004 │ │ │ │ - ble 0xff37e95c │ │ │ │ + ble 0xff37e89c │ │ │ │ vpmax.s8 , , q4 │ │ │ │ vseleq.f32 s30, s6, s19 │ │ │ │ - blx 0x2c99e8 │ │ │ │ - b 0x1477d7c │ │ │ │ + blx 0x2c9928 │ │ │ │ + b 0x1477cbc │ │ │ │ svclt 0x005c0e04 │ │ │ │ vpmax.u8 , , q4 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ cmpeq lr, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84c191b │ │ │ │ - b 0x148a9ac │ │ │ │ + b 0x148a8ec │ │ │ │ @ instruction: 0xf1440462 │ │ │ │ ldrbmi r0, [r1, #-1024] @ 0xfffffc00 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], #-456 @ 0xfffffe38 │ │ │ │ andle r4, r7, #1879048203 @ 0x7000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23ea44 │ │ │ │ - blle 0x2851cc │ │ │ │ + blle 0x23e984 │ │ │ │ + blle 0x28510c │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ smlabtmi r8, r9, r3, r4 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ rsbeq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x003ff112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf1a74 │ │ │ │ - blle 0x928204 │ │ │ │ + blcs 0xf19b4 │ │ │ │ + blle 0x928144 │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da34 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -174794,150 +174746,150 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1c243d2 │ │ │ │ @ instruction: 0xf1b20320 │ │ │ │ - blx 0xbbe6d4 │ │ │ │ - blx 0x136e60 │ │ │ │ - b 0x10f7a68 │ │ │ │ + blx 0xbbe614 │ │ │ │ + blx 0x136da0 │ │ │ │ + b 0x10f79a8 │ │ │ │ svclt 0x005c0003 │ │ │ │ @ instruction: 0xfe0efa41 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stmdaeq r2, {r0, r4, r8, lr}^ │ │ │ │ andeq pc, r1, r0 │ │ │ │ sbcvc lr, r1, #270336 @ 0x42000 │ │ │ │ ldmdane r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f8ffe │ │ │ │ + blx 0x1f8f3e │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ movwvs pc, #29633 @ 0x73c1 @ │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0x18b1ac8 │ │ │ │ + blx 0x18b1a08 │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x46ae1c │ │ │ │ - blx 0x18ba6b4 │ │ │ │ + blx 0x46ad5c │ │ │ │ + blx 0x18ba5f4 │ │ │ │ stcle 14, cr15, [r1, #-568] @ 0xfffffdc8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ svceq 0x0008f111 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ stmdbcs r0, {r0, r1, r2, sl, fp, sp} │ │ │ │ stmdbcs r7, {r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x3eae40 │ │ │ │ - blx 0x18b9ed8 │ │ │ │ + blx 0x3ead80 │ │ │ │ + blx 0x18b9e18 │ │ │ │ stcle 1, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, r2, #0, 2 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ - bcs 0xcdf04 │ │ │ │ - bcs 0x2b1be8 │ │ │ │ - blx 0x3eae60 │ │ │ │ - blx 0x18b9efc │ │ │ │ + bcs 0xcde44 │ │ │ │ + bcs 0x2b1b28 │ │ │ │ + blx 0x3eada0 │ │ │ │ + blx 0x18b9e3c │ │ │ │ stcle 2, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, fp, #0, 4 │ │ │ │ svceq 0x0008f113 │ │ │ │ vmlaeq.f64 d13, d0, d7 │ │ │ │ - blle 0xac5b08 │ │ │ │ + blle 0xac5a48 │ │ │ │ svclt 0x00dc2b07 │ │ │ │ sbclt r4, r3, #152 @ 0x98 │ │ │ │ movwcs sp, #3328 @ 0xd00 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d1, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f90aa │ │ │ │ - blx 0xbcbe5c │ │ │ │ + blx 0x1f8fea │ │ │ │ + blx 0xbcbd9c │ │ │ │ @ instruction: 0xf00cfc01 │ │ │ │ - bl 0xfb344 │ │ │ │ + bl 0xfb284 │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ bicmi lr, r9, #52690944 @ 0x3240000 │ │ │ │ vseleq.f32 s30, s2, s29 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ vnmlseq.f64 d30, d14, d1 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ bicsmi lr, fp, #45613056 @ 0x2b80000 │ │ │ │ @ instruction: 0xf00040d8 │ │ │ │ - bl 0x17bb68 │ │ │ │ + bl 0x17baa8 │ │ │ │ sbcslt r0, fp, #80, 6 @ 0x40000001 │ │ │ │ bicsmi lr, r2, #212, 14 @ 0x3500000 │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ andeq pc, r1, #12 │ │ │ │ subseq lr, ip, #2048 @ 0x800 │ │ │ │ sbfx fp, r2, #5, #31 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1013501 │ │ │ │ - b 0x1487f90 │ │ │ │ + b 0x1487ed0 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ ldmdbne pc, {r1, r2, r6, r9, sl, fp, ip}^ @ │ │ │ │ - blx 0x3f2fd4 │ │ │ │ - bcs 0x2b9fb4 │ │ │ │ + blx 0x3f2f14 │ │ │ │ + bcs 0x2b9ef4 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x18aaf14 │ │ │ │ + blx 0x18aae54 │ │ │ │ adcsmi pc, fp, #140, 2 @ 0x23 │ │ │ │ svcne 0x0001f806 │ │ │ │ @ instruction: 0xf91ed017 │ │ │ │ movwcc r2, #7937 @ 0x1f01 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ @ instruction: 0xf893dbf3 │ │ │ │ bicsmi ip, r1, #0 │ │ │ │ - ble 0xffa457d8 │ │ │ │ + ble 0xffa45718 │ │ │ │ stc2 10, cr15, [r1], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42bb │ │ │ │ - bl 0xfb3e8 │ │ │ │ + bl 0xfb328 │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ svcne 0x0001f806 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ mvnsle r4, #805306378 @ 0x3000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1bec60 │ │ │ │ - blcs 0xe7a2c │ │ │ │ - blcs 0x4b1ca0 │ │ │ │ + blle 0x1beba0 │ │ │ │ + blcs 0xe796c │ │ │ │ + blcs 0x4b1be0 │ │ │ │ andcs sp, r0, #2368 @ 0x940 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1bec74 │ │ │ │ + blle 0x1bebb4 │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3358 @ 0xd1e │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cmpeq r0, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7edb29b │ │ │ │ - blx 0x94bfd4 │ │ │ │ + blx 0x94bf14 │ │ │ │ @ instruction: 0xf003f303 │ │ │ │ - bl 0x13b874 │ │ │ │ + bl 0x13b7b4 │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x409ae7da │ │ │ │ bfi fp, r2, #5, #19 │ │ │ │ addlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @@ -174945,31 +174897,31 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr2, {5} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2], -r0, lsr #3 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r5, r9, sl, lr}^ @ │ │ │ │ - blx 0x3f30dc │ │ │ │ - blcs 0x4ba0c0 │ │ │ │ + blx 0x3f301c │ │ │ │ + blcs 0x4ba000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x8ab01c │ │ │ │ + blx 0x8aaf5c │ │ │ │ adcsmi pc, r9, #140, 4 @ 0xc0000008 │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi r3, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd438d8 │ │ │ │ + blle 0xffd43818 │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xff9c5ce4 │ │ │ │ + ble 0xff9c5c24 │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42b9 │ │ │ │ - bl 0x13b8f4 │ │ │ │ + bl 0x13b834 │ │ │ │ addslt r0, r2, #92, 4 @ 0xc0000005 │ │ │ │ svccs 0x0002f826 │ │ │ │ strtmi sp, [r8], #-485 @ 0xfffffe1b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ @@ -174980,15 +174932,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23601 │ │ │ │ - b 0x147e14c │ │ │ │ + b 0x147e08c │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140404 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ and r1, r9, pc, lsl #19 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80200 │ │ │ │ vpmax.s8 d15, d3, d5 │ │ │ │ @@ -174996,110 +174948,110 @@ │ │ │ │ andsle r2, r7, r4, lsl #30 │ │ │ │ svccc 0x0004f91c │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x0020f113 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r5, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xffa85d7c │ │ │ │ + ble 0xffa85cbc │ │ │ │ @ instruction: 0xf508fa25 │ │ │ │ @ instruction: 0xf00542b9 │ │ │ │ - bl 0x13b98c │ │ │ │ + bl 0x13b8cc │ │ │ │ @ instruction: 0xf8440255 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd4459c │ │ │ │ + bne 0xd444dc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14a73dc │ │ │ │ + b 0x14a731c │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140408 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf1a04607 │ │ │ │ - bl 0xfe204 │ │ │ │ + bl 0xfe144 │ │ │ │ strtmi r0, [r6], r6, lsl #22 │ │ │ │ strls r4, [r1], -sl, lsr #13 │ │ │ │ stmdavs ip!, {r0, r2, r5, sp, lr, pc} │ │ │ │ stmdavs sp!, {r0, r1, r4, r6, r7, r8, r9, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r0!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x9c5200 │ │ │ │ - blle 0x11b8a10 │ │ │ │ + blx 0x9c5140 │ │ │ │ + blle 0x11b8950 │ │ │ │ stmdaeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bcs 0x10c4a0c │ │ │ │ - blx 0x1ccadc │ │ │ │ + bcs 0x10c494c │ │ │ │ + blx 0x1cca1c │ │ │ │ @ instruction: 0xf170f808 │ │ │ │ - ble 0x33b218 │ │ │ │ + ble 0x33b158 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ @ instruction: 0xf602fa04 │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf84c4313 │ │ │ │ ldrbmi r6, [r9, #-3848] @ 0xfffff0f8 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [sp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x147ef48 │ │ │ │ + b 0x147ee88 │ │ │ │ @ instruction: 0xf17070e2 │ │ │ │ - ble 0xff44824c │ │ │ │ + ble 0xff44818c │ │ │ │ @ instruction: 0xf84c2600 │ │ │ │ ldrtmi r6, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4559 │ │ │ │ mvnle r3, r4 │ │ │ │ ldrbmi r9, [r5], -r1, lsl #28 │ │ │ │ ldrmi r4, [r2, #1079]! @ 0x437 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe43670 │ │ │ │ + blne 0xffe435b0 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, sp, #3063808 @ 0x2ec000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf909fa05 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ andeq pc, r1, #6 │ │ │ │ - b 0x10bd468 │ │ │ │ + b 0x10bd3a8 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1431886 │ │ │ │ ldr r0, [ip, r0, lsl #6]! │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23ef3c │ │ │ │ - blle 0x2856c0 │ │ │ │ + blle 0x23ee7c │ │ │ │ + blle 0x285600 │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ subseq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x0040f112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf1fe4 │ │ │ │ - blle 0x7686f8 │ │ │ │ + blcs 0xf1f24 │ │ │ │ + blle 0x768638 │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da2c │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -175112,134 +175064,134 @@ │ │ │ │ bicsmi pc, r2, #4, 22 @ 0x1000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf002fa2c │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ - blx 0x90bfac │ │ │ │ + blx 0x90beec │ │ │ │ @ instruction: 0xf000f202 │ │ │ │ stmdaeq r0, {r0, r8, r9}^ │ │ │ │ - b 0x10bd49c │ │ │ │ + b 0x10bd3dc │ │ │ │ stmiane r0, {r1, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f94e2 │ │ │ │ + blx 0x1f9422 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vqrdmulh.s , q9, d1[5] │ │ │ │ vmull.u8 q9, d2, d7 │ │ │ │ svclt 0x00b84307 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andvs pc, r7, #134217731 @ 0x8000003 │ │ │ │ sbclt sp, sp, #11264 @ 0x2c00 │ │ │ │ - blle 0x160639c │ │ │ │ + blle 0x16062dc │ │ │ │ stclle 12, cr2, [r2, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12546ae │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x148ef30 │ │ │ │ + blx 0x148ee70 │ │ │ │ @ instruction: 0xf11cfc8c │ │ │ │ svclt 0x00b80f07 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c1db0e │ │ │ │ @ instruction: 0xf1bc2407 │ │ │ │ - blle 0xebefc8 │ │ │ │ + blle 0xebef08 │ │ │ │ svceq 0x0007f1bc │ │ │ │ ssatmi sp, #5, r4, asr #26 │ │ │ │ @ instruction: 0xf04fb124 │ │ │ │ strcs r0, [r1], #-3327 @ 0xfffff301 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldclne 2, cr11, [sp, #364] @ 0x16c │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xcc408 │ │ │ │ - blcs 0x2b20c8 │ │ │ │ + blcs 0xcc348 │ │ │ │ + blcs 0x2b2008 │ │ │ │ strtmi sp, [r3], -fp, asr #26 │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svclt 0x00b81dd4 │ │ │ │ - blle 0x303808 │ │ │ │ - bcs 0xbec30 │ │ │ │ - bcs 0x2b2098 │ │ │ │ + blle 0x303748 │ │ │ │ + bcs 0xbeb70 │ │ │ │ + bcs 0x2b1fd8 │ │ │ │ tstlt r9, r2, asr #26 │ │ │ │ andcs r2, r1, #-1073741761 @ 0xc000003f │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd30 │ │ │ │ - blx 0x9be440 │ │ │ │ - blx 0x18ba474 │ │ │ │ + blx 0x9be380 │ │ │ │ + blx 0x18ba3b4 │ │ │ │ strb pc, [r9, ip, lsl #25] @ │ │ │ │ - blx 0xa0bddc │ │ │ │ - blx 0x18bac60 │ │ │ │ + blx 0xa0bd1c │ │ │ │ + blx 0x18baba0 │ │ │ │ str pc, [ip, lr, lsl #29]! │ │ │ │ sbcsmi r4, r1, r2, asr r2 │ │ │ │ ldrb fp, [pc, r9, asr #5] │ │ │ │ - blx 0x9cbdcc │ │ │ │ + blx 0x9cbd0c │ │ │ │ sbcslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x235394 │ │ │ │ + blx 0x2352d4 │ │ │ │ @ instruction: 0xf1befe04 │ │ │ │ svclt 0x00980fff │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ @ instruction: 0xe79ad896 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x18ab2e4 │ │ │ │ + blx 0x18ab224 │ │ │ │ stmiale r4!, {r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f532c │ │ │ │ - blcs 0xb809c │ │ │ │ + blx 0x1f526c │ │ │ │ + blcs 0xb7fdc │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ ldr sp, [r2, pc, lsr #17]! │ │ │ │ ldmibcs pc!, {r0, r4, r7, lr}^ @ │ │ │ │ sbclt fp, r9, #152, 30 @ 0x260 │ │ │ │ @ instruction: 0xe7bbd8b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14884cc │ │ │ │ + b 0x148840c │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1725ac │ │ │ │ - bcs 0xb7d10 │ │ │ │ + blx 0x1724ec │ │ │ │ + bcs 0xb7c50 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r4, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xffd83d04 │ │ │ │ + blle 0xffd83c44 │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff97f10c │ │ │ │ + ble 0xff97f04c │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94bf50 │ │ │ │ + blx 0x94be90 │ │ │ │ sbcslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-490 @ 0xfffffe16 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x336ba4 │ │ │ │ + blvc 0x336ae4 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175249,45 +175201,45 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ @ instruction: 0xf1010e01 │ │ │ │ - b 0x1487d70 │ │ │ │ + b 0x1487cb0 │ │ │ │ sha256h.32 q8, , q6 │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {7} │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r1, r0, lsl #8 │ │ │ │ - ble 0x682d0c │ │ │ │ + ble 0x682c4c │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnsle r4, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #1136]! @ 0x470 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec5a210 │ │ │ │ + bl 0xfec5a150 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f780c │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ subsmi r0, pc, #16711680 @ 0xff0000 │ │ │ │ - blcs 0x2b3600 │ │ │ │ + blcs 0x2b3540 │ │ │ │ addsmi sp, ip, r2, lsl ip │ │ │ │ ldmdble r1, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, sp} │ │ │ │ cdpls 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf805428e │ │ │ │ sbcsle r8, r9, r1, lsl #30 │ │ │ │ svcmi 0x0001f811 │ │ │ │ - ble 0xffcc61ec │ │ │ │ + ble 0xffcc612c │ │ │ │ addmi r4, lr, #252 @ 0xfc │ │ │ │ svcmi 0x0001f805 │ │ │ │ @ instruction: 0xe7cfd1f6 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnle r4, r1, lsl #30 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ @@ -175303,33 +175255,33 @@ │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0x343a50 │ │ │ │ - bcs 0xbe678 │ │ │ │ - bcs 0x4b22ac │ │ │ │ + blle 0x343990 │ │ │ │ + bcs 0xbe5b8 │ │ │ │ + bcs 0x4b21ec │ │ │ │ @ instruction: 0xb121dd25 │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ addlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7ed │ │ │ │ - blx 0x97e690 │ │ │ │ + blx 0x97e5d0 │ │ │ │ addslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blx 0x1b55f0 │ │ │ │ + blx 0x1b5530 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, lr, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ @ instruction: 0xe7d8d2d4 │ │ │ │ @@ -175353,24 +175305,24 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed015 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xffd43f18 │ │ │ │ + blle 0xffd43e58 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8bf320 │ │ │ │ + ble 0xff8bf260 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c164 │ │ │ │ + blx 0x94c0a4 │ │ │ │ addslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x376db8 │ │ │ │ + blvc 0x376cf8 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175381,46 +175333,46 @@ │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ svceq 0x0002f1bc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf3430c01 │ │ │ │ - b 0x14845a8 │ │ │ │ + b 0x14844e8 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140502 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - bl 0x10d36c │ │ │ │ + bl 0x10d2ac │ │ │ │ strcs r0, [r0, -ip, lsl #12] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f0f │ │ │ │ - ble 0x67bbb4 │ │ │ │ + ble 0x67baf4 │ │ │ │ @ instruction: 0xf82542b1 │ │ │ │ mvnsle r7, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebda428 │ │ │ │ + bl 0xfebda368 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f8824 │ │ │ │ subsmi r0, pc, #16384 @ 0x4000 │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blcs 0x4b3820 │ │ │ │ + blcs 0x4b3760 │ │ │ │ addsmi sp, ip, r3, lsl ip │ │ │ │ svccc 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c2d311 │ │ │ │ addmi r9, lr, #224, 28 @ 0xe00 │ │ │ │ svchi 0x0002f825 │ │ │ │ @ instruction: 0xf831d0d8 │ │ │ │ - blcs 0xce410 │ │ │ │ + blcs 0xce350 │ │ │ │ rscsmi sp, ip, pc, ror #21 │ │ │ │ @ instruction: 0xf825428e │ │ │ │ mvnsle r4, r2, lsl #30 │ │ │ │ stccs 7, cr14, [r0], {206} @ 0xce │ │ │ │ addmi sp, lr, #1073741883 @ 0x4000003b │ │ │ │ svcmi 0x0002f825 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ @@ -175429,39 +175381,39 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09d07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rsclt r0, lr, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1488c54 │ │ │ │ + b 0x1488b94 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ and r1, sp, pc, asr #18 │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r1, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbb86c @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbb7ac @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x001ff112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ - bcs 0xf2854 │ │ │ │ + bcs 0xf2794 │ │ │ │ svclt 0x00bc6824 │ │ │ │ sbcsmi r4, r4, r2, asr r2 │ │ │ │ - bcs 0x8b2848 │ │ │ │ + bcs 0x8b2788 │ │ │ │ stccs 13, cr13, [r0], {224} @ 0xe0 │ │ │ │ addmi sp, pc, #228, 2 @ 0x39 │ │ │ │ svcmi 0x0004f84e │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #1342177291 @ 0x5000000b │ │ │ │ - blvc 0x336f2c │ │ │ │ + blvc 0x336e6c │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -175470,47 +175422,47 @@ │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ vmax.u8 d19, d3, d1 │ │ │ │ - b 0x1484714 │ │ │ │ + b 0x1484654 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ strcs r1, [r0, -sp, lsl #19] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f1f │ │ │ │ - ble 0x63bd24 │ │ │ │ + ble 0x63bc64 │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnsle r7, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd5a5a0 │ │ │ │ - blvc 0x176bac │ │ │ │ + bne 0xd5a4e0 │ │ │ │ + blvc 0x176aec │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r4!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - beq 0x137a84 │ │ │ │ + beq 0x1379c4 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x8b3990 │ │ │ │ - blx 0x1f29b0 │ │ │ │ - blx 0xab9568 │ │ │ │ + blcs 0x8b38d0 │ │ │ │ + blx 0x1f28f0 │ │ │ │ + blx 0xab94a8 │ │ │ │ strmi pc, [r3, #2819]! @ 0xb03 │ │ │ │ @ instruction: 0xf8c2d017 │ │ │ │ addmi sl, sp, #224, 28 @ 0xe00 │ │ │ │ svcls 0x0004f84c │ │ │ │ @ instruction: 0xf851d0d6 │ │ │ │ - blcs 0xce584 │ │ │ │ - blx 0x9f252c │ │ │ │ + blcs 0xce4c4 │ │ │ │ + blx 0x9f246c │ │ │ │ addmi pc, sp, #8, 8 @ 0x8000000 │ │ │ │ svcmi 0x0004f84c │ │ │ │ @ instruction: 0xe7cbd1f5 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ addmi lr, sp, #196, 14 @ 0x3100000 │ │ │ │ @@ -175521,196 +175473,196 @@ │ │ │ │ @ instruction: 0xf1a24605 │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14891cc │ │ │ │ + b 0x148910c │ │ │ │ svclt 0x000c04c4 │ │ │ │ rscseq r4, r0, r0, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ ldrmi r0, [ip], -r0, lsl #8 │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ cdpcs 0, 0, cr2, cr0, cr0, {0} │ │ │ │ - blcs 0x10f2754 │ │ │ │ + blcs 0x10f2694 │ │ │ │ @ instruction: 0x0600f176 │ │ │ │ @ instruction: 0xf1a3da65 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbda74 │ │ │ │ + blx 0xbd9b4 │ │ │ │ @ instruction: 0xf1c3f603 │ │ │ │ - blx 0x13e27c │ │ │ │ - blx 0x979e24 │ │ │ │ - b 0x1279a24 │ │ │ │ - b 0x123d22c │ │ │ │ - blx 0x13d22c │ │ │ │ + blx 0x13e1bc │ │ │ │ + blx 0x979d64 │ │ │ │ + b 0x1279964 │ │ │ │ + b 0x123d16c │ │ │ │ + blx 0x13d16c │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0xb7de94 │ │ │ │ - blx 0x279a24 │ │ │ │ - blx 0xa7a244 │ │ │ │ - b 0x12f9e44 │ │ │ │ - b 0x12bda4c │ │ │ │ - blx 0xa3da4c │ │ │ │ + blx 0xb7ddd4 │ │ │ │ + blx 0x279964 │ │ │ │ + blx 0xa7a184 │ │ │ │ + b 0x12f9d84 │ │ │ │ + b 0x12bd98c │ │ │ │ + blx 0xa3d98c │ │ │ │ addsmi pc, r8, #201326592 @ 0xc000000 │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf04fd045 │ │ │ │ movwcs r3, #4863 @ 0x12ff │ │ │ │ @ instruction: 0xf8c44610 │ │ │ │ @ instruction: 0xf84c3ee0 │ │ │ │ addmi r2, pc, #8, 30 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x147f754 │ │ │ │ + b 0x147f694 │ │ │ │ @ instruction: 0xf17676e3 │ │ │ │ - ble 0xfefc865c │ │ │ │ + ble 0xfefc859c │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ mvnle r0, r4 │ │ │ │ streq lr, [r0], #-2525 @ 0xfffff623 │ │ │ │ adcmi r4, r0, #83886080 @ 0x5000000 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - blne 0x10c5680 │ │ │ │ + blne 0x10c55c0 │ │ │ │ strvs lr, [r2, -r5, ror #17] │ │ │ │ addsmi r1, ip, #2818048 @ 0x2b0000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x3320425e │ │ │ │ - blx 0xcbe6c │ │ │ │ + blx 0xcbdac │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ rscsmi r4, r0, sl, lsl r3 │ │ │ │ - b 0x15759c4 │ │ │ │ + b 0x1575904 │ │ │ │ @ instruction: 0xd1ba0300 │ │ │ │ @ instruction: 0x465ae7bf │ │ │ │ @ instruction: 0xe7bc4630 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dc │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14a7cec │ │ │ │ + b 0x14a7c2c │ │ │ │ vshl.u8 q8, q2, │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ strmi r4, [r5], -r6, lsr #13 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r0, #-536870907 @ 0xe0000005 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmib r0, {r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ - blcs 0xc3b08 │ │ │ │ - blcs 0x10b286c │ │ │ │ + blcs 0xc3a48 │ │ │ │ + blcs 0x10b27ac │ │ │ │ @ instruction: 0xf1a3dc63 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbf398 │ │ │ │ + blx 0xbf2d8 │ │ │ │ @ instruction: 0xf1c3f703 │ │ │ │ - blx 0x13e3a0 │ │ │ │ - blx 0x979f48 │ │ │ │ - b 0x12bb360 │ │ │ │ - b 0x127d750 │ │ │ │ - blx 0x13d768 │ │ │ │ + blx 0x13e2e0 │ │ │ │ + blx 0x979e88 │ │ │ │ + b 0x12bb2a0 │ │ │ │ + b 0x127d690 │ │ │ │ + blx 0x13d6a8 │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0x27dfb8 │ │ │ │ - blx 0xbba364 │ │ │ │ - blx 0xabb34c │ │ │ │ - b 0x1479f68 │ │ │ │ - b 0x143f370 │ │ │ │ - blx 0xa7f370 │ │ │ │ + blx 0x27def8 │ │ │ │ + blx 0xbba2a4 │ │ │ │ + blx 0xabb28c │ │ │ │ + b 0x1479ea8 │ │ │ │ + b 0x143f2b0 │ │ │ │ + blx 0xa7f2b0 │ │ │ │ strbmi pc, [r8, #-2307] @ 0xfffff6fd @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ - bls 0xefc64 │ │ │ │ + bls 0xefba4 │ │ │ │ @ instruction: 0xf8c22001 │ │ │ │ @ instruction: 0xf04f0ee0 │ │ │ │ @ instruction: 0x461032ff │ │ │ │ svccs 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ andle r0, sp, r4 │ │ │ │ @ instruction: 0xf1134608 │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - ble 0xff13bf9c │ │ │ │ + ble 0xff13bedc │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnsle r0, r4 │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ ldrbmi r4, [r4, #-1141]! @ 0xfffffb8b │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec43f9c │ │ │ │ + bl 0xfec43edc │ │ │ │ stmia r5!, {r0, r2, r9, sl, fp}^ │ │ │ │ - bl 0x1fbfac │ │ │ │ + bl 0x1fbeec │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ - blx 0xcbf8c │ │ │ │ + blx 0xcbecc │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ @ instruction: 0xf707fa20 │ │ │ │ rscsmi r4, r0, sl, lsr r3 │ │ │ │ - b 0x1575af0 │ │ │ │ + b 0x1575a30 │ │ │ │ @ instruction: 0xd1bc0700 │ │ │ │ ldrbmi lr, [sl], -r2, asr #15 │ │ │ │ @ instruction: 0xe7bf4638 │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf2840 │ │ │ │ - bcs 0x8b2820 │ │ │ │ + bcs 0xf2780 │ │ │ │ + bcs 0x8b2760 │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x10d9e4 │ │ │ │ - blx 0x8f7c30 │ │ │ │ + blx 0x10d924 │ │ │ │ + blx 0x8f7b70 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbfc05c │ │ │ │ + blle 0xbfbf9c │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x93ed08 │ │ │ │ + blx 0x93ec48 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x17c510 │ │ │ │ - b 0x10facc4 │ │ │ │ - blx 0x97bcc8 │ │ │ │ - blx 0x9b84a4 │ │ │ │ + blx 0x17c450 │ │ │ │ + b 0x10fac04 │ │ │ │ + blx 0x97bc08 │ │ │ │ + blx 0x9b83e4 │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -175729,30 +175681,30 @@ │ │ │ │ @ instruction: 0x432c4334 │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ svclt 0x00084563 │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - blx 0x14a94c8 │ │ │ │ + blx 0x14a9408 │ │ │ │ vcge.f32 d31, d17, d2 │ │ │ │ vcgt.u8 d18, d1, d7 │ │ │ │ strne r4, [ip], -r7, lsl #10 │ │ │ │ stccs 3, cr15, [r7], {66} @ 0x42 │ │ │ │ strmi pc, [r7], -r2, asr #6 │ │ │ │ ldrne fp, [r2], -r9, asr #4 │ │ │ │ svceq 0x0007f11e │ │ │ │ bfcne sp, (invalid: 20:9) │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0x17dbda35 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ - ble 0x1243518 │ │ │ │ + ble 0x1243458 │ │ │ │ subslt r1, fp, #61603840 @ 0x3ac0000 │ │ │ │ - ble 0x15c3488 │ │ │ │ + ble 0x15c33c8 │ │ │ │ sublt r1, r9, #58982400 @ 0x3840000 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -175768,15 +175720,15 @@ │ │ │ │ svceq 0x0007f11c │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcdbc9 │ │ │ │ - blle 0xebf9a4 │ │ │ │ + blle 0xebf8e4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0x469cdd54 │ │ │ │ sbcle r2, r3, r0, lsl #22 │ │ │ │ ldclne 3, cr4, [r7, #876]! @ 0x36c │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ @@ -175784,82 +175736,82 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vmovcs.16 d16[0], sp │ │ │ │ vmlacs.f64 d13, d7, d26 │ │ │ │ @ instruction: 0x462bdd3a │ │ │ │ adcsle r2, r3, r0, lsl #26 │ │ │ │ smlattcs r1, fp, r3, r4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x1483528 │ │ │ │ + b 0x1483468 │ │ │ │ @ instruction: 0xf1c373d3 │ │ │ │ subslt r0, fp, #128, 6 │ │ │ │ - bcs 0xf2c98 │ │ │ │ + bcs 0xf2bd8 │ │ │ │ subsmi fp, r1, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf101fa44 │ │ │ │ - bcs 0x2b2c94 │ │ │ │ + bcs 0x2b2bd4 │ │ │ │ @ instruction: 0x4621dd1e │ │ │ │ adcle r2, r1, r0, lsl #24 │ │ │ │ andcs r4, r1, #-2080374781 @ 0x84000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ sublt r0, r9, #128, 2 │ │ │ │ @ instruction: 0xf1cce798 │ │ │ │ - blx 0x117ee1c │ │ │ │ - blx 0x14bae50 │ │ │ │ + blx 0x117ed5c │ │ │ │ + blx 0x14bad90 │ │ │ │ str pc, [r9, ip, lsl #25] │ │ │ │ - blx 0x120c7f4 │ │ │ │ + blx 0x120c734 │ │ │ │ subslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x135c50 │ │ │ │ - blx 0x14b9a6c │ │ │ │ + blx 0x135b90 │ │ │ │ + blx 0x14b99ac │ │ │ │ ldrbmi pc, [r7, #-3719]! @ 0xfffff179 @ │ │ │ │ ldrb sp, [r7, -r3, lsr #3]! │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ addmi fp, sl, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xe77fd1de │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ addsmi fp, lr, #805306375 @ 0x30000007 │ │ │ │ ldrb sp, [r5, -r2, asr #3]! │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ stc2 10, cr15, [r1], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xd1a74561 │ │ │ │ svclt 0x0000e76a │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbbe70 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbbdb0 │ │ │ │ @ instruction: 0xf1029c07 │ │ │ │ mcrne 14, 2, r3, cr5, cr15, {7} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x3cd764 │ │ │ │ + bl 0x3cd6a4 │ │ │ │ and r0, r5, r4, lsl #14 │ │ │ │ sublt r1, sl, #52690944 @ 0x3240000 │ │ │ │ @ instruction: 0xf8054567 │ │ │ │ eorle r2, r0, r1, lsl #30 │ │ │ │ svccs 0x0001f91e │ │ │ │ svcne 0x0001f91c │ │ │ │ svceq 0x0007f112 │ │ │ │ - bcs 0xf2e7c │ │ │ │ + bcs 0xf2dbc │ │ │ │ subsmi fp, r2, #188, 30 @ 0x2f0 │ │ │ │ vpmax.s8 , q1, │ │ │ │ - bcs 0x2b2e78 │ │ │ │ - blx 0x132f54 │ │ │ │ - blx 0x14ba2d0 │ │ │ │ + bcs 0x2b2db8 │ │ │ │ + blx 0x132e94 │ │ │ │ + blx 0x14ba210 │ │ │ │ ldrmi pc, [r1, #649] @ 0x289 │ │ │ │ bicmi sp, r9, #230 @ 0xe6 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ - b 0x148d474 │ │ │ │ + b 0x148d3b4 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ sublt r0, sl, #128, 2 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-478 @ 0xfffffe22 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x33756c │ │ │ │ + blvc 0x3374ac │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -175869,50 +175821,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485158 │ │ │ │ + b 0x1485098 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ stmdbcc r1, {r1, r2, r4, r5, r7, r9, sl, lr} │ │ │ │ - bl 0x1036e8 │ │ │ │ + bl 0x103628 │ │ │ │ @ instruction: 0xf100050e │ │ │ │ @ instruction: 0xf99c33ff │ │ │ │ svclt 0x00a41000 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0c8fc │ │ │ │ + ble 0xd0c83c │ │ │ │ @ instruction: 0xf91ce001 │ │ │ │ strbne r1, [r9, r1, lsl #30] │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnsle r1, r1, lsl #30 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec4537c │ │ │ │ + bl 0xfec452bc │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd38c │ │ │ │ + bl 0xcd2cc │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [r7], {240} @ 0xf0 │ │ │ │ - blx 0x133008 │ │ │ │ - blx 0x14ba3b4 │ │ │ │ + blx 0x132f48 │ │ │ │ + blx 0x14ba2f4 │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d548 │ │ │ │ + b 0x148d488 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8030180 │ │ │ │ sbcsle r1, r7, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ - ble 0xffac6fc8 │ │ │ │ + ble 0xffac6f08 │ │ │ │ strbmi r4, [r5, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0001f803 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ strbmi lr, [r5, #-1990]! @ 0xfffff83a │ │ │ │ @@ -175921,89 +175873,89 @@ │ │ │ │ ldrne fp, [r3], #-1040 @ 0xfffffbf0 │ │ │ │ strne fp, [ip], #-594 @ 0xfffffdae │ │ │ │ andlt fp, r9, #131 @ 0x83 │ │ │ │ svceq 0x000ff112 │ │ │ │ bfine sp, r6, (invalid: 20:9) │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0xabfc48 │ │ │ │ + ble 0xabfb88 │ │ │ │ andslt r1, fp, #59506688 @ 0x38c0000 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fa194 │ │ │ │ + blmi 0x1fa0d4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x110c97c │ │ │ │ - blle 0xffa3b040 │ │ │ │ + blx 0x110c8bc │ │ │ │ + blle 0xffa3af80 │ │ │ │ vstmdble r4!, {s4-s18} │ │ │ │ stmdbcs r0, {r2, r3, r7, r9, sl, lr} │ │ │ │ bicmi sp, r9, #224 @ 0xe0 │ │ │ │ andcs fp, r1, #-1342177275 @ 0xb0000005 │ │ │ │ svceq 0x000ff113 │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ smlabtmi r0, r1, r5, pc @ │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - blcs 0xf2fb8 │ │ │ │ + blcs 0xf2ef8 │ │ │ │ subsmi fp, fp, #188, 30 @ 0x2f0 │ │ │ │ vpmax.u8 , , q2 │ │ │ │ - blcs 0x4b2fb4 │ │ │ │ + blcs 0x4b2ef4 │ │ │ │ @ instruction: 0x4623dd12 │ │ │ │ sbcle r2, sp, r0, lsl #24 │ │ │ │ andcs r4, r1, #-1946157053 @ 0x8c000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ andslt r4, fp, #0, 6 │ │ │ │ - blx 0x135f98 │ │ │ │ - blx 0x4b8894 │ │ │ │ + blx 0x135ed8 │ │ │ │ + blx 0x4b87d4 │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ sbfx sp, r7, #3, #24 │ │ │ │ vpmax.s8 d15, d3, d4 │ │ │ │ addsmi fp, sl, #805306369 @ 0x30000001 │ │ │ │ ldr sp, [r7, sl, ror #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14abd18 │ │ │ │ + b 0x14abc58 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ strbne lr, [r4, r5]! │ │ │ │ addmi fp, pc, #536870914 @ 0x20000002 │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91cd020 │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf1124b02 │ │ │ │ - blle 0xffd3fd28 │ │ │ │ + blle 0xffd3fc68 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x11cca3c │ │ │ │ - blle 0xffc78900 │ │ │ │ + blx 0x11cc97c │ │ │ │ + blle 0xffc78840 │ │ │ │ @ instruction: 0xdc262a0f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ smlalle r4, r6, r1, r5 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ addmi r8, pc, #224, 28 @ 0xe00 │ │ │ │ ldrbvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strmi pc, [r0], #-1476 @ 0xfffffa3c │ │ │ │ @ instruction: 0xf825b222 │ │ │ │ bicsle r2, lr, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec4552c │ │ │ │ + bl 0xfec4546c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd53c │ │ │ │ + bl 0xcd47c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462283f0 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ @@ -176011,50 +175963,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485390 │ │ │ │ + b 0x14852d0 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11446ae │ │ │ │ - bl 0xffdc0 │ │ │ │ + bl 0xffd00 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf93c0302 │ │ │ │ svclt 0x00a41b02 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0cb34 │ │ │ │ + ble 0xd0ca74 │ │ │ │ @ instruction: 0xf93ce001 │ │ │ │ strbne r1, [r9, r2, lsl #22] │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnsle r1, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec45db4 │ │ │ │ + bl 0xfec45cf4 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xd5dc4 │ │ │ │ + bl 0xd5d04 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [pc], {240} @ 0xf0 │ │ │ │ - blx 0x133240 │ │ │ │ - blx 0x4ba5ec │ │ │ │ + blx 0x133180 │ │ │ │ + blx 0x4ba52c │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d784 │ │ │ │ + b 0x148d6c4 │ │ │ │ @ instruction: 0xf5c171d1 │ │ │ │ @ instruction: 0xf8234100 │ │ │ │ sbcsle r1, r7, r2, lsl #30 │ │ │ │ - blne 0x17a6ec │ │ │ │ - ble 0xffac7200 │ │ │ │ + blne 0x17a62c │ │ │ │ + ble 0xffac7140 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0002f823 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ strbmi lr, [r6, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176067,38 +176019,38 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r4, r5, r9, sl, lr} @ │ │ │ │ - blx 0x174290 │ │ │ │ - blx 0x133a688 │ │ │ │ + blx 0x1741d0 │ │ │ │ + blx 0x133a5c8 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ bicsmi sp, r2, #54 @ 0x36 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ addmi r4, pc, #0, 4 │ │ │ │ svccs 0x0004f845 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ @ instruction: 0xf851cf04 │ │ │ │ @ instruction: 0xf11c2b04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0xffd421cc │ │ │ │ + blle 0xffd4210c │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1ccbfbc │ │ │ │ - blx 0x113f290 │ │ │ │ - blle 0xffb78ac4 │ │ │ │ + blx 0x113f1d0 │ │ │ │ + blle 0xffb78a04 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - bcs 0xf3a08 │ │ │ │ + bcs 0xf3948 │ │ │ │ addmi sp, pc, #-1073741769 @ 0xc0000037 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x33792c │ │ │ │ + blvc 0x33786c │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -176108,50 +176060,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485118 │ │ │ │ + b 0x1485058 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11346ae │ │ │ │ - bl 0xfff88 │ │ │ │ + bl 0xffec8 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf85c0404 │ │ │ │ svclt 0x00a41b04 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0x60cc9c │ │ │ │ - blcs 0x8b43ec │ │ │ │ - blx 0x133400 │ │ │ │ - blx 0x133a738 │ │ │ │ + ble 0x60cbdc │ │ │ │ + blcs 0x8b432c │ │ │ │ + blx 0x133340 │ │ │ │ + blx 0x133a678 │ │ │ │ strmi pc, [sl, #2563] @ 0xa03 │ │ │ │ bicmi sp, r9, #55 @ 0x37 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d8d4 │ │ │ │ + b 0x148d814 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8444100 │ │ │ │ andle r1, r8, r4, lsl #30 │ │ │ │ - blne 0x1fa4bc │ │ │ │ - ble 0xffac6f50 │ │ │ │ + blne 0x1fa3fc │ │ │ │ + ble 0xffac6e90 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blne 0x1fa4f8 │ │ │ │ + blne 0x1fa438 │ │ │ │ strbmi r1, [r6, #-1993]! @ 0xfffff837 │ │ │ │ svcne 0x0004f844 │ │ │ │ @ instruction: 0xe7e2d1f8 │ │ │ │ bicle r2, ip, r0, lsl #18 │ │ │ │ @ instruction: 0xf8444566 │ │ │ │ bicsle r1, r3, r4, lsl #30 │ │ │ │ strbmi lr, [r6, #-2011]! @ 0xfffff825 │ │ │ │ @@ -176161,36 +176113,36 @@ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr2, {5} │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ rsclt r9, lr, #67108864 @ 0x4000000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14897d4 │ │ │ │ + b 0x1489714 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x10f44c0 │ │ │ │ + blcs 0x10f4400 │ │ │ │ smusdxeq r0, r7, r1 │ │ │ │ @ instruction: 0xf1a3da6f │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x1be870 │ │ │ │ - blx 0x17a000 │ │ │ │ - blx 0x97ac20 │ │ │ │ - b 0x12ba820 │ │ │ │ - b 0x127e028 │ │ │ │ - blx 0x13e028 │ │ │ │ + blx 0x1be7b0 │ │ │ │ + blx 0x179f40 │ │ │ │ + blx 0x97ab60 │ │ │ │ + b 0x12ba760 │ │ │ │ + b 0x127df68 │ │ │ │ + blx 0x13df68 │ │ │ │ @ instruction: 0xf1c3fb03 │ │ │ │ - blx 0xb7ec8c │ │ │ │ - blx 0x2ba81c │ │ │ │ - b 0x133ac3c │ │ │ │ + blx 0xb7ebcc │ │ │ │ + blx 0x2ba75c │ │ │ │ + b 0x133ab7c │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x127ec9c │ │ │ │ + blx 0x127ebdc │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37ad40 │ │ │ │ + blx 0x37ac80 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429c │ │ │ │ suble r4, lr, sl, asr #10 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17e2 │ │ │ │ bicsmi r4, r2, #0, 6 │ │ │ │ @@ -176201,21 +176153,21 @@ │ │ │ │ svccc 0x0008f91e │ │ │ │ strcs lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ svceq 0x003ff113 │ │ │ │ strbvc lr, [r3, pc, asr #20]! │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x17e2bfbc │ │ │ │ - blle 0xffb0dcc0 │ │ │ │ - ble 0xfedc8074 │ │ │ │ + blle 0xffb0dc00 │ │ │ │ + ble 0xfedc7fb4 │ │ │ │ @ instruction: 0x3320425f │ │ │ │ - blx 0x1cc864 │ │ │ │ + blx 0x1cc7a4 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-1073741779 @ 0xc000002d │ │ │ │ - blx 0x11ec1f8 │ │ │ │ + blx 0x11ec138 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ svccs 0x0008f84c │ │ │ │ strbmi r4, [r1, #-316] @ 0xfffffec4 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r8], #-474 @ 0xfffffe26 │ │ │ │ andle r4, r9, #1342177291 @ 0x5000000b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -176223,95 +176175,95 @@ │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x1560488 │ │ │ │ + b 0x15603c8 │ │ │ │ @ instruction: 0xd1b10304 │ │ │ │ @ instruction: 0x465ae7ba │ │ │ │ @ instruction: 0xe7b7463c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a86f8 │ │ │ │ + b 0x14a8638 │ │ │ │ vrshl.u8 q8, , │ │ │ │ svclt 0x00142c87 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r0], -ip, asr #3 │ │ │ │ eors r9, r7, r1, lsl #4 │ │ │ │ svceq 0x003ff1bc │ │ │ │ @ instruction: 0xf1acdc68 │ │ │ │ @ instruction: 0xf1cc0a20 │ │ │ │ - blx 0x13e998 │ │ │ │ - blx 0x1ba14c │ │ │ │ - blx 0x9bad48 │ │ │ │ - b 0x12ba948 │ │ │ │ - b 0x127e150 │ │ │ │ - blx 0x17e150 │ │ │ │ + blx 0x13e8d8 │ │ │ │ + blx 0x1ba08c │ │ │ │ + blx 0x9bac88 │ │ │ │ + b 0x12ba888 │ │ │ │ + b 0x127e090 │ │ │ │ + blx 0x17e090 │ │ │ │ @ instruction: 0xf1ccfb0c │ │ │ │ - blx 0xb7edb4 │ │ │ │ - blx 0x2ba968 │ │ │ │ - b 0x133ad64 │ │ │ │ + blx 0xb7ecf4 │ │ │ │ + blx 0x2ba8a8 │ │ │ │ + b 0x133aca4 │ │ │ │ @ instruction: 0xf1bc090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37ae64 │ │ │ │ + blx 0x37ada4 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x3fae6c │ │ │ │ + blx 0x3fadac │ │ │ │ svclt 0x00084552 │ │ │ │ suble r4, r7, fp, asr #10 │ │ │ │ strcs r9, [r1, -r1, lsl #22] │ │ │ │ cdpvc 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17d3 │ │ │ │ bicsmi r4, fp, #0, 14 │ │ │ │ rscvc lr, r2, #552960 @ 0x87000 │ │ │ │ svccc 0x0008f84e │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ andsle r2, pc, r4 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ svceq 0x003ff11c │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x17d3bfbc │ │ │ │ - blle 0xffc8ddf4 │ │ │ │ + blle 0xffc8dd34 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1c6daba │ │ │ │ rscsmi r0, r3, r0, lsr #14 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ @ instruction: 0xf1b6433b │ │ │ │ svclt 0x005c0720 │ │ │ │ @ instruction: 0xf707fa42 │ │ │ │ @ instruction: 0xf84e433b │ │ │ │ teqmi r2, r8, lsl #30 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ bicsle r2, pc, r4 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9c61c4 │ │ │ │ + bne 0x9c6104 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ @ instruction: 0xe7c1d1b8 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ svclt 0x0000e7be │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1c0274 │ │ │ │ + ble 0x1c01b4 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xce3c4 │ │ │ │ - bcs 0x8b323c │ │ │ │ + bcs 0xce304 │ │ │ │ + bcs 0x8b317c │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -176324,57 +176276,57 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x1480358 │ │ │ │ + b 0x1480298 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x600270 │ │ │ │ + blle 0x6001b0 │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa3fe7c │ │ │ │ + blle 0xa3fdbc │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11ac428 │ │ │ │ + blx 0x11ac368 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x17cb54 │ │ │ │ + blx 0x17ca94 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x13db5c │ │ │ │ - blx 0x9786e0 │ │ │ │ - b 0x1478ae8 │ │ │ │ - b 0x143fee8 │ │ │ │ - blx 0x13fef0 │ │ │ │ - blx 0x478b20 │ │ │ │ - blx 0x939b08 │ │ │ │ + blx 0x13da9c │ │ │ │ + blx 0x978620 │ │ │ │ + b 0x1478a28 │ │ │ │ + b 0x143fe28 │ │ │ │ + blx 0x13fe30 │ │ │ │ + blx 0x478a60 │ │ │ │ + blx 0x939a48 │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x146c474 │ │ │ │ + blx 0x146c3b4 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176382,146 +176334,146 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ sublt fp, ip, #48, 8 @ 0x30000000 │ │ │ │ strcs pc, [r7, #-833] @ 0xfffffcbf │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ - b 0x1487744 │ │ │ │ - ble 0xa14bcc │ │ │ │ + b 0x1487684 │ │ │ │ + ble 0xa14b0c │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ strcs r4, [r0], #-3808 @ 0xfffff120 │ │ │ │ - ble 0xf47b54 │ │ │ │ + ble 0xf47a94 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ strcs r5, [r0, #-3808] @ 0xfffff120 │ │ │ │ - ble 0x14c7360 │ │ │ │ + ble 0x14c72a0 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ movwcs r3, #3808 @ 0xee0 │ │ │ │ - ble 0x1a46b6c │ │ │ │ + ble 0x1a46aac │ │ │ │ andcs r2, r1, #0, 2 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d4, d0 │ │ │ │ vhadd.u32 d16, d5, d7 │ │ │ │ ldclt 0, cr2, [r0], #-60 @ 0xffffffc4 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ andsvs pc, pc, r1, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stc2 10, cr15, [r2], {79} @ 0x4f @ │ │ │ │ svceq 0x0007f11c │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf1bcdbd6 │ │ │ │ - blle 0x1ec03a8 │ │ │ │ + blle 0x1ec02e8 │ │ │ │ svceq 0x0007f1bc │ │ │ │ addhi pc, r1, r0, lsl #6 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svclt 0x00982cff │ │ │ │ stmible r9, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ stccs 4, cr2, [r0, #-4] │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbc7c8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbc708 @ │ │ │ │ vqrdmulh.s , q9, q2 │ │ │ │ @ instruction: 0xf11c2c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xff105bd8 │ │ │ │ + blle 0xff105b18 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb48 │ │ │ │ stclle 15, cr0, [r9], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac650 │ │ │ │ + blx 0x14ac590 │ │ │ │ ldmible r3!, {r2, r3, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xc5bfc │ │ │ │ + blcs 0xc5b3c │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xbc84f @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xbc78f @ │ │ │ │ vqrdmulh.s d29, d18, d30 │ │ │ │ @ instruction: 0xf11c4c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xfeb85410 │ │ │ │ + blle 0xfeb85350 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb33 │ │ │ │ mcrrle 15, 0, r0, r4, cr7 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac688 │ │ │ │ + blx 0x14ac5c8 │ │ │ │ ldmible sp, {r2, r3, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r8, r9, sp} │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf1b2db98 │ │ │ │ - b 0x1490624 │ │ │ │ + b 0x1490564 │ │ │ │ svclt 0x00b86c22 │ │ │ │ - blle 0xfe604c48 │ │ │ │ + blle 0xfe604b88 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb1e │ │ │ │ stcle 15, cr0, [fp], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {1} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac6c0 │ │ │ │ + blx 0x14ac600 │ │ │ │ stmible r7, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c031ff │ │ │ │ str r2, [r1, r0, ror #29] │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ @ instruction: 0xf58cfa4f │ │ │ │ @ instruction: 0xf1cce76e │ │ │ │ - blx 0x97f884 │ │ │ │ - blx 0x14bb8b8 │ │ │ │ + blx 0x97f7c4 │ │ │ │ + blx 0x14bb7f8 │ │ │ │ strb pc, [sp, -ip, lsl #7]! @ │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ @ instruction: 0xf1cce76c │ │ │ │ - blx 0x9bf8a0 │ │ │ │ + blx 0x9bf7e0 │ │ │ │ rsblt pc, r4, #12, 8 @ 0xc000000 │ │ │ │ - blcs 0xf65f8 │ │ │ │ + blcs 0xf6538 │ │ │ │ ldrb sp, [sp, -r0, asr #3] │ │ │ │ bicsle r2, r9, r0, lsl #18 │ │ │ │ stccs 7, cr14, [r0], {96} @ 0x60 │ │ │ │ strb sp, [fp, -r2, lsl #3] │ │ │ │ orrsle r2, fp, r0, lsl #26 │ │ │ │ svclt 0x0000e74e │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ orrcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbc8e4 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbc824 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1004625 │ │ │ │ - bl 0x3cc4e8 │ │ │ │ + bl 0x3cc428 │ │ │ │ strcs r0, [r1, -r5, lsl #12] │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x2b4930 │ │ │ │ + blcs 0x2b4870 │ │ │ │ addsmi sp, r9, r5, lsr ip │ │ │ │ svclt 0x009829ff │ │ │ │ stmdble r3, {r0, r3, r6, r9, ip, sp, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf80e4566 │ │ │ │ andsle r1, r5, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ svclt 0x00bc2900 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd84d24 │ │ │ │ + blle 0xffd84c64 │ │ │ │ svceq 0x0007f113 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - blcs 0xf38e8 │ │ │ │ - blx 0x9334b8 │ │ │ │ + blcs 0xf3828 │ │ │ │ + blx 0x9333f8 │ │ │ │ strbmi pc, [r6, #-264]! @ 0xfffffef8 @ │ │ │ │ @ instruction: 0xf80eb249 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb5b570 │ │ │ │ - blvc 0x177bd0 │ │ │ │ + bne 0xb5b4b0 │ │ │ │ + blvc 0x177b10 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, pc} │ │ │ │ strb sp, [pc, ip, asr #3] │ │ │ │ @@ -176537,45 +176489,45 @@ │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x148e774 │ │ │ │ + blx 0x148e6b4 │ │ │ │ @ instruction: 0xf11cfc82 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9c55c0 │ │ │ │ + blle 0xff9c5500 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ andslt fp, fp, #56, 30 @ 0xe0 │ │ │ │ strcs sp, [r1], #-983 @ 0xfffffc29 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02900 │ │ │ │ - blle 0xff550568 │ │ │ │ + blle 0xff5504a8 │ │ │ │ andmi pc, r7, #134217729 @ 0x8000001 │ │ │ │ svceq 0x000ff112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - bcs 0xf3934 │ │ │ │ - bcs 0x4b3630 │ │ │ │ + bcs 0xf3874 │ │ │ │ + bcs 0x4b3570 │ │ │ │ addsmi sp, r1, r8, lsl ip │ │ │ │ svccc 0x0080f5b1 │ │ │ │ andlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ andcs sp, r1, #335544323 @ 0x14000003 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subsmi lr, r2, #50069504 @ 0x2fc0000 │ │ │ │ andlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7bb │ │ │ │ - blx 0x97fa24 │ │ │ │ + blx 0x97f964 │ │ │ │ andslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blcs 0xf68e8 │ │ │ │ + blcs 0xf6828 │ │ │ │ sbfx sp, r5, #3, #13 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @@ -176584,36 +176536,36 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne lr, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1ce2701 │ │ │ │ ands r0, r1, r0, lsl #16 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1b3b50 │ │ │ │ + blx 0x1b3a90 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x00383f80 │ │ │ │ movwle fp, #12827 @ 0x321b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf82c428e │ │ │ │ andsle r3, r6, r2, lsl #30 │ │ │ │ - blcc 0x17af54 │ │ │ │ + blcc 0x17ae94 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd8569c │ │ │ │ + blle 0xffd855dc │ │ │ │ svceq 0x000ff11e │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf1bedbee │ │ │ │ - ble 0xff8006ac │ │ │ │ + ble 0xff8005ec │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ andslt r4, fp, #-536870904 @ 0xe0000008 │ │ │ │ svccc 0x0002f82c │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x378140 │ │ │ │ + blvc 0x378080 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -176624,63 +176576,63 @@ │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ andcs sp, r1, #28672 @ 0x7000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subslt r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf3780 │ │ │ │ - bcs 0x8b3758 │ │ │ │ - blx 0x133b70 │ │ │ │ - blx 0x8f8b28 │ │ │ │ + bcs 0xf36c0 │ │ │ │ + bcs 0x8b3698 │ │ │ │ + blx 0x133ab0 │ │ │ │ + blx 0x8f8a68 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ andcs sp, r1, #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x90d484 │ │ │ │ + blx 0x90d3c4 │ │ │ │ tstpcs r0, r2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blcs 0xea120 │ │ │ │ + blcs 0xea060 │ │ │ │ strmi r9, [r4], -r4, lsl #18 │ │ │ │ andcs sp, r0, r9, lsl #20 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14ac13c │ │ │ │ + blx 0x14ac07c │ │ │ │ @ instruction: 0xf11cfc81 │ │ │ │ - b 0x1480880 │ │ │ │ + b 0x14807c0 │ │ │ │ @ instruction: 0xf17171ec │ │ │ │ - blle 0x1308f88 │ │ │ │ - blle 0xd06f90 │ │ │ │ + blle 0x1308ec8 │ │ │ │ + blle 0xd06ed0 │ │ │ │ svceq 0x0040f1bc │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1acda49 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17cc24 │ │ │ │ + blx 0x17cb64 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13e42c │ │ │ │ - blx 0x979fc4 │ │ │ │ + blx 0x13e36c │ │ │ │ + blx 0x979f04 │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14d7bc │ │ │ │ + blx 0x14d6fc │ │ │ │ @ instruction: 0xf1acf00c │ │ │ │ - blx 0x8be040 │ │ │ │ - blx 0x13c3f4 │ │ │ │ - blx 0x93a3e0 │ │ │ │ - b 0x1479fe0 │ │ │ │ - b 0x14403e8 │ │ │ │ - blx 0x9003e8 │ │ │ │ + blx 0x8bdf80 │ │ │ │ + blx 0x13c334 │ │ │ │ + blx 0x93a320 │ │ │ │ + b 0x1479f20 │ │ │ │ + b 0x1440328 │ │ │ │ + blx 0x900328 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ movwcs sp, #4296 @ 0x10c8 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -176695,177 +176647,177 @@ │ │ │ │ @ instruction: 0xf10efa23 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x156c1f0 │ │ │ │ + b 0x156c130 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ andcs sp, r0, #1073741876 @ 0x40000034 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcs pc, [r7], #835 @ 0x343 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ - b 0x14ac8bc │ │ │ │ + b 0x14ac7fc │ │ │ │ strtmi r0, [lr], lr, asr #29 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ @ instruction: 0xf1c42701 │ │ │ │ @ instruction: 0xf8510800 │ │ │ │ - blcs 0xcb890 │ │ │ │ + blcs 0xcb7d0 │ │ │ │ @ instruction: 0xf8c2bfbc │ │ │ │ movwcs r7, #3808 @ 0xee0 │ │ │ │ @ instruction: 0xf114db17 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x545894 │ │ │ │ + blle 0x5457d4 │ │ │ │ svclt 0x00b82c00 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ @ instruction: 0x2c1fdb0d │ │ │ │ - blx 0x1b3d30 │ │ │ │ - blx 0xb3b0b8 │ │ │ │ + blx 0x1b3c70 │ │ │ │ + blx 0xb3aff8 │ │ │ │ ldrbmi pc, [r3, #-2564] @ 0xfffff5fc @ │ │ │ │ strbmi fp, [fp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ @ instruction: 0xf8c233ff │ │ │ │ adcsmi r7, r1, #224, 28 @ 0xe00 │ │ │ │ svccc 0x0004f84c │ │ │ │ ldrbtmi sp, [r0], #-475 @ 0xfffffe25 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x378348 │ │ │ │ + blvc 0x378288 │ │ │ │ andeq lr, r0, #178176 @ 0x2b800 │ │ │ │ - blvc 0x177f54 │ │ │ │ + blvc 0x177e94 │ │ │ │ addsmi r1, sp, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xdecac │ │ │ │ + blcs 0xdebec │ │ │ │ strb sp, [r4, r1, ror #3]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ svclt 0x0018b085 │ │ │ │ - b 0x1489d18 │ │ │ │ + b 0x1489c58 │ │ │ │ @ instruction: 0xf1a005c5 │ │ │ │ svclt 0x00140c08 │ │ │ │ stmiaeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vmax.u8 d20, d19, d24 │ │ │ │ - bl 0x105f44 │ │ │ │ + bl 0x105e84 │ │ │ │ rsbmi r0, r7, #8, 12 @ 0x800000 │ │ │ │ - bleq 0x138e6c │ │ │ │ + bleq 0x138dac │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ andls r8, r3, r1, lsl #10 │ │ │ │ movwcs lr, #9 │ │ │ │ cdplt 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib r1, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ - blle 0xffcc7558 │ │ │ │ + blle 0xffcc7498 │ │ │ │ svceq 0x003ff114 │ │ │ │ @ instruction: 0x2c00db50 │ │ │ │ @ instruction: 0x2c3fdb51 │ │ │ │ @ instruction: 0xf1a4dc4a │ │ │ │ @ instruction: 0xf1c40920 │ │ │ │ - blx 0x13edf0 │ │ │ │ + blx 0x13ed30 │ │ │ │ @ instruction: 0xf1c4f504 │ │ │ │ - blx 0x17f5f8 │ │ │ │ - blx 0x9bb1a0 │ │ │ │ - b 0x123ada0 │ │ │ │ - b 0x11fe1a8 │ │ │ │ - blx 0x17e1a8 │ │ │ │ + blx 0x17f538 │ │ │ │ + blx 0x9bb0e0 │ │ │ │ + b 0x123ace0 │ │ │ │ + b 0x11fe0e8 │ │ │ │ + blx 0x17e0e8 │ │ │ │ @ instruction: 0xf1a4f004 │ │ │ │ - blx 0x1ff210 │ │ │ │ - blx 0x8fb5bc │ │ │ │ - blx 0xa3ada8 │ │ │ │ - b 0x12fb1c0 │ │ │ │ - b 0x12bedc8 │ │ │ │ - blx 0x9fedc8 │ │ │ │ + blx 0x1ff150 │ │ │ │ + blx 0x8fb4fc │ │ │ │ + blx 0xa3ace8 │ │ │ │ + b 0x12fb100 │ │ │ │ + b 0x12bed08 │ │ │ │ + blx 0x9fed08 │ │ │ │ strbmi pc, [sl, #-2308] @ 0xfffff6fc @ │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0c7 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r8, sl, pc} │ │ │ │ strbmi r4, [r0], #-1349 @ 0xfffffabb │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfeac69dc │ │ │ │ + bl 0xfeac691c │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xd69ec │ │ │ │ + bl 0xd692c │ │ │ │ addsmi r0, sp, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ bicsle r4, r8, sl, lsl r3 │ │ │ │ ldrmi r2, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1c7e79d │ │ │ │ rscsmi r0, fp, r0, lsr #10 │ │ │ │ @ instruction: 0xf505fa02 │ │ │ │ @ instruction: 0xf1a7432b │ │ │ │ - blx 0x93e298 │ │ │ │ + blx 0x93e1d8 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf507fa22 │ │ │ │ svclt 0x0000e78f │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ svceq 0x0008f114 │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ movwmi pc, #29634 @ 0x73c2 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ vmull.p8 q8, d2, d0 │ │ │ │ - blle 0x39565c │ │ │ │ + blle 0x39559c │ │ │ │ stccs 2, cr11, [r0], {205} @ 0xcd │ │ │ │ @ instruction: 0x2c07db5b │ │ │ │ @ instruction: 0x46aedd74 │ │ │ │ @ instruction: 0xf04fb125 │ │ │ │ strcs r0, [r1], #-3839 @ 0xfffff101 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0008f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x43fe68 │ │ │ │ + blle 0x43fda8 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb3a │ │ │ │ stclle 15, cr0, [r6, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12446a4 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xbcfbc │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xbcefc │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ subslt r4, fp, #224, 28 @ 0xe00 │ │ │ │ svceq 0x0008f113 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xcdeb4 │ │ │ │ - blcs 0x2b3ba8 │ │ │ │ + blcs 0xcddf4 │ │ │ │ + blcs 0x2b3ae8 │ │ │ │ @ instruction: 0x4623dd5c │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ vmlaeq.f64 d13, d9, d9 │ │ │ │ - blle 0xb476bc │ │ │ │ + blle 0xb475fc │ │ │ │ vldrle s5, [r2, #-28] @ 0xffffffe4 │ │ │ │ mvnscs fp, r9, lsl r1 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ andcs r2, r0, r0, ror #29 │ │ │ │ andeq pc, r7, lr, ror #6 │ │ │ │ andcs pc, pc, ip, ror #6 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ @@ -176881,26 +176833,26 @@ │ │ │ │ mvnmi lr, #51118080 @ 0x30c0000 │ │ │ │ vseleq.f32 s30, s8, s11 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ ldrbeq lr, [lr], #-2820 @ 0xfffff4fc │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ bicsmi lr, r2, #42467328 @ 0x2880000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13d720 │ │ │ │ + bl 0x13d660 │ │ │ │ sbcslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ bicsmi lr, fp, #55312384 @ 0x34c0000 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ streq pc, [r1], #-3 │ │ │ │ cmpeq r3, #4, 22 @ 0x1000 │ │ │ │ sbfx fp, fp, #5, #27 │ │ │ │ vseleq.f32 s30, s8, s10 │ │ │ │ svceq 0x00fff1be │ │ │ │ - blx 0x18acda0 │ │ │ │ + blx 0x18acce0 │ │ │ │ stmle r4, {r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f6d68 │ │ │ │ + blx 0x1f6ca8 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x00980fff │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xe796d892 │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ svclt 0x00982bff │ │ │ │ ldmle lr, {r0, r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ @@ -176912,41 +176864,41 @@ │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1489f9c │ │ │ │ + b 0x1489edc │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x17408c │ │ │ │ - bcs 0xb97e0 │ │ │ │ + blx 0x173fcc │ │ │ │ + bcs 0xb9720 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r8, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f08 │ │ │ │ - blle 0xffd857d4 │ │ │ │ + blle 0xffd85714 │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff980bdc │ │ │ │ + ble 0xff980b1c │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94da20 │ │ │ │ + blx 0x94d960 │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3bfff0 │ │ │ │ + bl 0x3bff30 │ │ │ │ sbcslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x33867c │ │ │ │ + blvc 0x3385bc │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -176963,37 +176915,37 @@ │ │ │ │ @ instruction: 0xf1bcdb2f │ │ │ │ ldcle 15, cr0, [r6, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0x345468 │ │ │ │ - bcs 0xc0090 │ │ │ │ - bcs 0x4b3cc4 │ │ │ │ + blle 0x3453a8 │ │ │ │ + bcs 0xbffd0 │ │ │ │ + bcs 0x4b3c04 │ │ │ │ @ instruction: 0xb121dd2d │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13d8a8 │ │ │ │ + bl 0x13d7e8 │ │ │ │ addslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ - b 0x1cb7050 │ │ │ │ - blx 0x9800e0 │ │ │ │ + b 0x1cb6f90 │ │ │ │ + blx 0x980020 │ │ │ │ @ instruction: 0xf003f30c │ │ │ │ - bl 0x3c00bc │ │ │ │ + bl 0x3bfffc │ │ │ │ addslt r0, fp, #1275068417 @ 0x4c000001 │ │ │ │ - blx 0x1b6ff8 │ │ │ │ + blx 0x1b6f38 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, r6, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ ldrb sp, [r0, ip, asr #5] │ │ │ │ @@ -177017,26 +176969,26 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd45940 │ │ │ │ + blle 0xffd45880 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8c0d48 │ │ │ │ + ble 0xff8c0c88 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94db8c │ │ │ │ + blx 0x94dacc │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c015c │ │ │ │ + bl 0x3c009c │ │ │ │ addslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x3787e8 │ │ │ │ + blvc 0x378728 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177048,40 +177000,40 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09e07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148a9c4 │ │ │ │ + b 0x148a904 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ and r1, pc, pc, lsl #19 │ │ │ │ @ instruction: 0xdc372a1f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r4, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbd1e0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbd120 @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x0020f112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ stmdavs r4!, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - ble 0xff987a04 │ │ │ │ + ble 0xff987944 │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.8 {d15-d16}, [r2 :128], r4 │ │ │ │ andeq pc, r1, #4 │ │ │ │ ldrbeq lr, [r4], #-2818 @ 0xfffff4fe │ │ │ │ svcmi 0x0004f84e │ │ │ │ ldrtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #-536870902 @ 0xe000000a │ │ │ │ - blvc 0x3788a0 │ │ │ │ + blvc 0x3787e0 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177096,32 +177048,32 @@ │ │ │ │ movwls r9, #3084 @ 0xc0c │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x10eb34 │ │ │ │ + bl 0x10ea74 │ │ │ │ strls r0, [r1], #-2052 @ 0xfffff7fc │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ - bcs 0x10f4000 │ │ │ │ + bcs 0x10f3f40 │ │ │ │ streq pc, [r0], #-372 @ 0xfffffe8c │ │ │ │ @ instruction: 0xf1a2da6f │ │ │ │ @ instruction: 0xf1c20920 │ │ │ │ - blx 0xbef24 │ │ │ │ + blx 0xbee64 │ │ │ │ @ instruction: 0xf1c2f402 │ │ │ │ - blx 0x17fb2c │ │ │ │ - blx 0x9bb6d4 │ │ │ │ - b 0x11faed0 │ │ │ │ + blx 0x17fa6c │ │ │ │ + blx 0x9bb614 │ │ │ │ + b 0x11fae10 │ │ │ │ teqmi ip, #150994944 @ 0x9000000 │ │ │ │ - blx 0x17baca │ │ │ │ + blx 0x17ba0a │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf702fa2b │ │ │ │ - blx 0x37bad8 │ │ │ │ + blx 0x37ba18 │ │ │ │ @ instruction: 0xf909fa24 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ svclt 0x00084290 │ │ │ │ ldrhle r4, [r0], #-43 @ 0xffffffd5 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ @@ -177129,17 +177081,17 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf84c4618 │ │ │ │ strmi r3, [r8, #3848] @ 0xf08 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x1481008 │ │ │ │ + b 0x1480f48 │ │ │ │ @ instruction: 0xf17474e2 │ │ │ │ - ble 0xfefca30c │ │ │ │ + ble 0xfefca24c │ │ │ │ @ instruction: 0xf84c2300 │ │ │ │ ldrmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnle r0, r4 │ │ │ │ strtmi r9, [r6], #-3073 @ 0xfffff3ff │ │ │ │ andle r4, r7, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -177148,40 +177100,40 @@ │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ bicsmi r8, r2, #240, 30 @ 0x3c0 │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ - blx 0xcd6a0 │ │ │ │ + blx 0xcd5e0 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r0 │ │ │ │ ldmdaeq r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ - b 0x117f4dc │ │ │ │ + b 0x117f41c │ │ │ │ ldmdbne fp, {r1, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - b 0x15b7260 │ │ │ │ + b 0x15b71a0 │ │ │ │ @ instruction: 0xd1af0200 │ │ │ │ @ instruction: 0x465be7b5 │ │ │ │ ldr r4, [r2, r0, lsr #12]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xf3ff0 │ │ │ │ - bcs 0x8b3fc4 │ │ │ │ + bcs 0xf3f30 │ │ │ │ + bcs 0x8b3f04 │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xbd3bc │ │ │ │ + bl 0xbd2fc │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @@ -177192,104 +177144,104 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3d804 │ │ │ │ + blle 0xe3d744 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cac9e8 │ │ │ │ + b 0x1cac928 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x93d4b4 │ │ │ │ - blx 0x1b9c68 │ │ │ │ - blx 0x9b9840 │ │ │ │ + blx 0x93d3f4 │ │ │ │ + blx 0x1b9ba8 │ │ │ │ + blx 0x9b9780 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x98e04c │ │ │ │ + blx 0x98df8c │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x17d4fc │ │ │ │ + blx 0x17d43c │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13ed04 │ │ │ │ + blx 0x13ec44 │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x93e90c │ │ │ │ + blx 0x93e84c │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x14e098 │ │ │ │ - blx 0x1394c8 │ │ │ │ - blx 0x8facb4 │ │ │ │ - blx 0x93a4d0 │ │ │ │ + blx 0x14dfd8 │ │ │ │ + blx 0x139408 │ │ │ │ + blx 0x8fabf4 │ │ │ │ + blx 0x93a410 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x90e158 │ │ │ │ + blx 0x90e098 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x14aa980 │ │ │ │ + blx 0x14aa8c0 │ │ │ │ @ instruction: 0xf11efe82 │ │ │ │ vpmax.f32 d16, d2, d7 │ │ │ │ @ instruction: 0xf3422c07 │ │ │ │ svclt 0x00b84307 │ │ │ │ - b 0x14864d4 │ │ │ │ - blle 0x4d5d60 │ │ │ │ + b 0x1486414 │ │ │ │ + blle 0x4d5ca0 │ │ │ │ @ instruction: 0xf1beb24d │ │ │ │ - blle 0x1ac10e0 │ │ │ │ + blle 0x1ac1020 │ │ │ │ svceq 0x0007f1be │ │ │ │ @ instruction: 0x462cdd7e │ │ │ │ mvnmi fp, #1073741839 @ 0x4000000f │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ rsblt r0, ip, #128, 10 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ @ instruction: 0xf11c5ee0 │ │ │ │ svclt 0x00b80f07 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vqrdmlah.s d29, d1, d2 │ │ │ │ @ instruction: 0xf1bc2507 │ │ │ │ - blle 0x1201110 │ │ │ │ + blle 0x1201050 │ │ │ │ svceq 0x0007f1bc │ │ │ │ strtmi sp, [lr], lr, ror #26 │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ - blx 0x147eb24 │ │ │ │ + blx 0x147ea64 │ │ │ │ strcs pc, [r1, #-3717] @ 0xfffff17b │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x00b81ddd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqrdmlah.s d29, d1, d0 │ │ │ │ - blcs 0xce958 │ │ │ │ - blcs 0x2b4264 │ │ │ │ + blcs 0xce898 │ │ │ │ + blcs 0x2b41a4 │ │ │ │ ssatmi sp, #13, pc, asr #26 @ │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00ed3ee0 │ │ │ │ streq pc, [r0, #453] @ 0x1c5 │ │ │ │ stc2 10, cr15, [r5], {79} @ 0x4f @ │ │ │ │ svclt 0x00b81dd3 │ │ │ │ - blle 0x446160 │ │ │ │ - bcs 0xc2d88 │ │ │ │ - bcs 0x2b4220 │ │ │ │ + blle 0x4460a0 │ │ │ │ + bcs 0xc2cc8 │ │ │ │ + bcs 0x2b4160 │ │ │ │ @ instruction: 0x460bdd52 │ │ │ │ bicmi fp, r9, #1073741838 @ 0x4000000e │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ svceq 0x00c92ee0 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ andcs fp, r0, fp, asr #4 │ │ │ │ andeq pc, r7, r4, ror #6 │ │ │ │ @@ -177300,70 +177252,70 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ @ instruction: 0xf50cfa45 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ vmuleq.f64 d30, d5, d14 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ - b 0x1cb74a4 │ │ │ │ - blx 0x1200df0 │ │ │ │ + b 0x1cb73e4 │ │ │ │ + blx 0x1200d30 │ │ │ │ @ instruction: 0xf005f50e │ │ │ │ - bl 0x1be5c4 │ │ │ │ + bl 0x1be504 │ │ │ │ ldr r0, [sl, r5, ror #8] │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #55836672 @ 0x3540000 │ │ │ │ @ instruction: 0xf005411d │ │ │ │ - bl 0x3c05e0 │ │ │ │ - blx 0x1480774 │ │ │ │ + bl 0x3c0520 │ │ │ │ + blx 0x14806b4 │ │ │ │ ldr pc, [r9, ip, lsl #25]! │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [lr] │ │ │ │ @ instruction: 0xf47f45a6 │ │ │ │ @ instruction: 0xe782af7c │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ strdle r4, [ip, r4] │ │ │ │ - blx 0x237454 │ │ │ │ - blx 0x14ba214 │ │ │ │ + blx 0x237394 │ │ │ │ + blx 0x14ba154 │ │ │ │ strbmi pc, [r3, #-3203]! @ 0xfffff37d @ │ │ │ │ @ instruction: 0xe7a3d19b │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ addsmi fp, sl, #805306373 @ 0x30000005 │ │ │ │ ldr sp, [r0, r9, lsr #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073901 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xbd630 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xbd570 │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a644 │ │ │ │ + b 0x148a584 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x10f124 │ │ │ │ + bl 0x10f064 │ │ │ │ ands r0, r3, lr, lsl #14 │ │ │ │ @ instruction: 0xdc3d2a07 │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ @ instruction: 0xf982fa4f │ │ │ │ andle r4, r7, sl, asr #10 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ svceq 0x00e48ee0 │ │ │ │ streq pc, [r0], #452 @ 0x1c4 │ │ │ │ @ instruction: 0xf984fa4f │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r9, r6, r1, lsl #30 │ │ │ │ svccs 0x0001f91c │ │ │ │ ldclne 1, cr3, [r4, #4] │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffd7fa88 │ │ │ │ + blle 0xffd7f9c8 │ │ │ │ mulmi r0, r1, r9 │ │ │ │ - ble 0xff887e90 │ │ │ │ + ble 0xff887dd0 │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.16 {d15-d16}, [r2], r4 │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ stmdbeq r4!, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ svcls 0x0001f805 │ │ │ │ ldrbtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ stmdble r9, {r1, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @@ -177376,97 +177328,97 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 6, cr4, [r0], {161} @ 0xa1 │ │ │ │ strb sp, [fp, r4, asr #3] │ │ │ │ ldrlt fp, [r0], #-595 @ 0xfffffdad │ │ │ │ svceq 0x000ff113 │ │ │ │ - b 0x14a98f0 │ │ │ │ + b 0x14a9830 │ │ │ │ svclt 0x00b84222 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andlt sp, ip, #15360 @ 0x3c00 │ │ │ │ - blle 0xe482f4 │ │ │ │ + blle 0xe48234 │ │ │ │ fldmdbxle fp!, {d2-d8} @ Deprecated │ │ │ │ smlaltblt r4, r4, r4, r6 @ │ │ │ │ movwcs r4, #5092 @ 0x13e4 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e70c │ │ │ │ + blx 0x48e64c │ │ │ │ subslt pc, r2, #132, 24 @ 0x8400 │ │ │ │ svceq 0x000ff112 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ strne sp, [r9], #-2830 @ 0xfffff4f2 │ │ │ │ - blle 0x707f20 │ │ │ │ + blle 0x707e60 │ │ │ │ vstmdble ip!, {s4-s18} │ │ │ │ teqlt r9, fp, lsl #12 │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c10fc9 │ │ │ │ andlt r4, fp, #0, 2 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fb8bc │ │ │ │ + blmi 0x1fb7fc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #61341696 @ 0x3a80000 │ │ │ │ @ instruction: 0xf004411c │ │ │ │ - bl 0x3c0770 │ │ │ │ + bl 0x3c06b0 │ │ │ │ strb r0, [lr, r4, ror #24] │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ @ instruction: 0xd1bf4563 │ │ │ │ - blx 0x13769c │ │ │ │ + blx 0x1375dc │ │ │ │ andslt pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xd1cf429a │ │ │ │ svclt 0x0000e7d6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14ad404 │ │ │ │ + b 0x14ad344 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - bcs 0x4b580c │ │ │ │ - blx 0x1f48c0 │ │ │ │ - blx 0x4b9fd0 │ │ │ │ + bcs 0x4b574c │ │ │ │ + blx 0x1f4800 │ │ │ │ + blx 0x4b9f10 │ │ │ │ strbmi pc, [sl, #-2434] @ 0xfffff67e @ │ │ │ │ mvnmi sp, #7 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e7dc │ │ │ │ + blx 0x48e71c │ │ │ │ addmi pc, pc, #132, 18 @ 0x210000 │ │ │ │ svcls 0x0002f825 │ │ │ │ @ instruction: 0xf91cd018 │ │ │ │ strmi r2, [ip], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1123102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9b4dbf1 │ │ │ │ - bcs 0xcd800 │ │ │ │ + bcs 0xcd740 │ │ │ │ bicsmi sp, r2, #905216 @ 0xdd000 │ │ │ │ - blx 0x11ce244 │ │ │ │ + blx 0x11ce184 │ │ │ │ @ instruction: 0xf004f402 │ │ │ │ - bl 0x2ffc14 │ │ │ │ + bl 0x2ffb54 │ │ │ │ @ instruction: 0xf8250964 │ │ │ │ mvnle r9, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec46c24 │ │ │ │ + bl 0xfec46b64 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcec34 │ │ │ │ + bl 0xceb74 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46a183f0 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ @@ -177494,23 +177446,23 @@ │ │ │ │ andsle r2, r8, r4, lsl #30 │ │ │ │ svcgt 0x0004f91e │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x001ff11c │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r2, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1cb4438 │ │ │ │ + b 0x1cb4378 │ │ │ │ addmi r0, pc, #12, 24 @ 0xc00 │ │ │ │ vpmax.s8 , q6, q1 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ rsbeq lr, r2, #12, 22 @ 0x3000 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x378f58 │ │ │ │ + blvc 0x378e98 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177526,87 +177478,87 @@ │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r3, r5, r9, sl, lr} @ │ │ │ │ - blcs 0x10f5a1c │ │ │ │ + blcs 0x10f595c │ │ │ │ stmdaeq r0, {r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a3da7e │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x23fdd0 │ │ │ │ - blx 0x17b960 │ │ │ │ - blx 0x97c180 │ │ │ │ - b 0x12fbd80 │ │ │ │ - b 0x12bf988 │ │ │ │ - blx 0x13f988 │ │ │ │ + blx 0x23fd10 │ │ │ │ + blx 0x17b8a0 │ │ │ │ + blx 0x97c0c0 │ │ │ │ + b 0x12fbcc0 │ │ │ │ + b 0x12bf8c8 │ │ │ │ + blx 0x13f8c8 │ │ │ │ @ instruction: 0xf1c3f003 │ │ │ │ - blx 0x8c01ec │ │ │ │ - blx 0x2fbd7c │ │ │ │ - b 0x133c19c │ │ │ │ + blx 0x8c012c │ │ │ │ + blx 0x2fbcbc │ │ │ │ + b 0x133c0dc │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x12c01fc │ │ │ │ + blx 0x12c013c │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37c2a4 │ │ │ │ + blx 0x37c1e4 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429e │ │ │ │ subsle r4, sp, sl, asr #10 │ │ │ │ ldrbne r2, [r2, r1, lsl #6]! │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - b 0xfe18e8e8 │ │ │ │ + b 0xfe18e828 │ │ │ │ @ instruction: 0xf84c76e6 │ │ │ │ adcsmi r2, r9, #8, 30 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed035 │ │ │ │ strmi r3, [lr], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x14816b8 │ │ │ │ + b 0x14815f8 │ │ │ │ @ instruction: 0xf17878e3 │ │ │ │ svclt 0x00bc32ff │ │ │ │ ldrmi r2, [r6], -r0, lsl #4 │ │ │ │ ldmib r6, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1b82600 │ │ │ │ - ble 0xfedc15d4 │ │ │ │ - blx 0x94e944 │ │ │ │ + ble 0xfedc1514 │ │ │ │ + blx 0x94e884 │ │ │ │ @ instruction: 0xf1c3f803 │ │ │ │ - blx 0x23e260 │ │ │ │ - b 0x12fa1ec │ │ │ │ + blx 0x23e1a0 │ │ │ │ + b 0x12fa12c │ │ │ │ @ instruction: 0xf1b30802 │ │ │ │ - blx 0x123e26c │ │ │ │ + blx 0x123e1ac │ │ │ │ svclt 0x005cf303 │ │ │ │ vpmax.s8 , q1, q3 │ │ │ │ stmdaeq r2, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subseq lr, r8, #323584 @ 0x4f000 │ │ │ │ stmdaeq r1, {r3, ip, sp, lr, pc} │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ - bl 0x541b74 │ │ │ │ + bl 0x541ab4 │ │ │ │ @ instruction: 0xf84c0208 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ adcsmi r0, r9, #0, 12 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ stmdals r1, {r0, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r4, [r0], #-684 @ 0xfffffd54 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c7628 │ │ │ │ + bne 0x9c7568 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movweq lr, #27218 @ 0x6a52 │ │ │ │ str sp, [sl, r2, lsr #3]! │ │ │ │ strbmi r4, [r6], -r2, lsl #12 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - blle 0x4816d8 │ │ │ │ - blle 0x548260 │ │ │ │ + blle 0x481618 │ │ │ │ + blle 0x5481a0 │ │ │ │ vldrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ bicmi fp, r9, #1073741844 @ 0x40000014 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00c83ee0 │ │ │ │ andmi pc, r0, r0, asr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -177628,56 +177580,56 @@ │ │ │ │ mulgt ip, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb1b │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3ded8 │ │ │ │ + blle 0xe3de18 │ │ │ │ andle r4, sp, sl, lsl r3 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ ldrbne r5, [sl, r0, ror #29] │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ - b 0xfe10ea2c │ │ │ │ + b 0xfe10e96c │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cacfc8 │ │ │ │ + b 0x1cacf08 │ │ │ │ @ instruction: 0xf1c1010c │ │ │ │ @ instruction: 0xf1b10020 │ │ │ │ - blx 0x93eb94 │ │ │ │ - blx 0x1ba31c │ │ │ │ + blx 0x93ead4 │ │ │ │ + blx 0x1ba25c │ │ │ │ svclt 0x0058f000 │ │ │ │ vst1.16 {d15-d16}, [r4], r3 │ │ │ │ andeq lr, r0, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4322bf58 │ │ │ │ ldmdaeq r0, {r0, r1, r3, r8, lr}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r3, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r4, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17dbd0 │ │ │ │ - blx 0x179f84 │ │ │ │ - blx 0x97af6c │ │ │ │ + blx 0x17db10 │ │ │ │ + blx 0x179ec4 │ │ │ │ + blx 0x97aeac │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14e764 │ │ │ │ + blx 0x14e6a4 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0xc3efe8 │ │ │ │ - blx 0x139b9c │ │ │ │ + blx 0xc3ef28 │ │ │ │ + blx 0x139adc │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ - blx 0x112d8ec │ │ │ │ + blx 0x112d82c │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a74670 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -177695,79 +177647,79 @@ │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ cmnpcc pc, r1 @ p-variant is OBSOLETE │ │ │ │ addcc pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - bne 0x10ca9e4 │ │ │ │ + bne 0x10ca924 │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bne 0x11a9df8 │ │ │ │ + bne 0x11a9d38 │ │ │ │ smlabtmi pc, r1, r3, pc @ │ │ │ │ andsmi lr, r0, r1, asr #23 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strlt r2, [r0, #-519] @ 0xfffffdf9 │ │ │ │ vaddl.u8 q9, d3, d0 │ │ │ │ - blx 0x50943a │ │ │ │ - blx 0x57cc2e │ │ │ │ + blx 0x50937a │ │ │ │ + blx 0x57cb6e │ │ │ │ vhsub.u32 d31, d12, d14 │ │ │ │ vaddl.u8 q8, d3, d7 │ │ │ │ vmull.u8 q10, d3, d7 │ │ │ │ vcgt.u32 d22, d2, d7 │ │ │ │ vaddl.u8 q9, d1, d15 │ │ │ │ vsubl.u8 q10, d1, d7 │ │ │ │ - blx 0x55605a │ │ │ │ - blx 0x53a472 │ │ │ │ + blx 0x555f9a │ │ │ │ + blx 0x53a3b2 │ │ │ │ vrhadd.u32 d31, d2, d3 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fbdce │ │ │ │ - blx 0x529e66 │ │ │ │ - blx 0x53a862 │ │ │ │ + blx 0x1fbd0e │ │ │ │ + blx 0x529da6 │ │ │ │ + blx 0x53a7a2 │ │ │ │ @ instruction: 0xf8adf130 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ tstcs r0, r2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x0c00ea01 │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf4120c01 │ │ │ │ svclt 0x0018427f │ │ │ │ vhsub.u32 d18, d12, d1 │ │ │ │ vcgt.u32 d16, d2, d7 │ │ │ │ - b 0x1068d8 │ │ │ │ + b 0x106818 │ │ │ │ @ instruction: 0xf4120200 │ │ │ │ vmvn.i32 q8, #36608 @ 0x00008f00 │ │ │ │ svclt 0x00186007 │ │ │ │ - b 0xc64b0 │ │ │ │ + b 0xc63f0 │ │ │ │ stmdacc r0, {r0, r4, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstpmi r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ tstpvs pc, #96, 6 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0xf00343d8 │ │ │ │ @ instruction: 0xf1c3337f │ │ │ │ @ instruction: 0xf0003380 │ │ │ │ subsmi r3, r8, r0, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movweq lr, #2561 @ 0xa01 │ │ │ │ andmi pc, pc, r0, asr #7 │ │ │ │ - b 0xe9eec │ │ │ │ + b 0xe9e2c │ │ │ │ addslt r4, fp, #17 │ │ │ │ svclt 0x00183b00 │ │ │ │ stmdacc r0, {r0, r8, r9, sp} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ submi r4, r0, #-1342177275 @ 0xb0000005 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ @@ -177778,140 +177730,140 @@ │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ svclt 0x00004770 │ │ │ │ smlabtmi r7, r0, r3, pc @ │ │ │ │ ldrlt r0, [r0], #-3586 @ 0xfffff1fe │ │ │ │ strcs pc, [r7], #-960 @ 0xfffffc40 │ │ │ │ rscseq pc, pc, r0, lsl r0 @ │ │ │ │ - blx 0xfeced98c │ │ │ │ + blx 0xfeced8cc │ │ │ │ movwcs pc, #32896 @ 0x8080 @ │ │ │ │ tstpeq r8, #160, 2 @ p-variant is OBSOLETE @ 0x28 │ │ │ │ ldrdlt fp, [r4, #43]! @ 0x2b │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ rsclt r3, r4, #24, 24 @ 0x1800 │ │ │ │ - blx 0xfed2a48c │ │ │ │ + blx 0xfed2a3cc │ │ │ │ ldmdbcc r8, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ biclt fp, r2, r9, asr #5 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vhadd.u32 d18, d3, d0 │ │ │ │ vhadd.u32 d16, d4, d7 │ │ │ │ @ instruction: 0xf85d200f │ │ │ │ vqrdmulh.s32 d20, d1, d4 │ │ │ │ vqadd.u32 d20, d2, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strcs r4, [r8], #-1904 @ 0xfffff890 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ - bcs 0xc61a0 │ │ │ │ + bcs 0xc60e0 │ │ │ │ andcs sp, r8, #-2147483591 @ 0x80000039 │ │ │ │ svclt 0x0000e7e8 │ │ │ │ stceq 0, cr11, [r2], {130} @ 0x82 │ │ │ │ orrlt fp, fp, r3, lsl #5 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ addslt r3, fp, #16, 22 @ 0x4000 │ │ │ │ - blx 0xfed6a384 │ │ │ │ - bcc 0x4fa7a8 │ │ │ │ + blx 0xfed6a2c4 │ │ │ │ + bcc 0x4fa6e8 │ │ │ │ @ instruction: 0xf8adb292 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, sp} │ │ │ │ andcs fp, r0, #2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bcs 0xc69f8 │ │ │ │ + bcs 0xc6938 │ │ │ │ andscs sp, r0, #-1073741765 @ 0xc000003b │ │ │ │ svclt 0x0000e7f1 │ │ │ │ stc2 10, cr15, [r0], {79} @ 0x4f @ │ │ │ │ tstpcs r7, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r7, #64, 6 │ │ │ │ - b 0xfe3c35dc │ │ │ │ - b 0xfe11a184 │ │ │ │ + b 0xfe3c351c │ │ │ │ + b 0xfe11a0c4 │ │ │ │ @ instruction: 0xf01011e1 │ │ │ │ - b 0xfe13e1d8 │ │ │ │ + b 0xfe13e118 │ │ │ │ svclt 0x001612e2 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ ldceq 1, cr15, [r9], {160} @ 0xa0 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - blx 0x14ada58 │ │ │ │ + blx 0x14ad998 │ │ │ │ @ instruction: 0xf011fc8c │ │ │ │ svclt 0x001601ff │ │ │ │ @ instruction: 0xf181fab1 │ │ │ │ ldmdbcc r9, {r0, r1, r2, r8, sp} │ │ │ │ andeq pc, r7, ip, ror #6 │ │ │ │ sublt fp, r9, #24, 30 @ 0x60 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ - blx 0xfed6da70 │ │ │ │ + blx 0xfed6d9b0 │ │ │ │ andcs pc, r7, #536870920 @ 0x20000008 │ │ │ │ vpmin.u32 d19, d1, d9 │ │ │ │ svclt 0x0018200f │ │ │ │ @ instruction: 0xf013b252 │ │ │ │ svclt 0x001603ff │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - blcc 0x706a50 │ │ │ │ + blcc 0x706990 │ │ │ │ andsmi pc, r7, r2, ror #6 │ │ │ │ subslt fp, fp, #24, 30 @ 0x60 │ │ │ │ andsvs pc, pc, r3, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt fp, r2, r3, lsl #4 │ │ │ │ - b 0xfe182e54 │ │ │ │ + b 0xfe182d94 │ │ │ │ addslt r7, fp, #-1946157053 @ 0x8c000003 │ │ │ │ - blx 0xfedaa4c8 │ │ │ │ - b 0xfe0fac6c │ │ │ │ - blcc 0x51a1e4 │ │ │ │ + blx 0xfedaa408 │ │ │ │ + b 0xfe0fabac │ │ │ │ + blcc 0x51a124 │ │ │ │ andslt fp, fp, #128, 4 │ │ │ │ - blx 0xfecea48c │ │ │ │ + blx 0xfecea3cc │ │ │ │ ldmdacc r1, {r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8adb200 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2} │ │ │ │ movwcs fp, #2 │ │ │ │ - b 0xfe0cfc44 │ │ │ │ + b 0xfe0cfb84 │ │ │ │ movwcs r7, #61664 @ 0xf0e0 │ │ │ │ stmdacs r0, {r7, r9, ip, sp, pc} │ │ │ │ andcs sp, pc, sp, ror #3 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - b 0xfe0c3da0 │ │ │ │ + b 0xfe0c3ce0 │ │ │ │ addsmi r0, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0xfedadb08 │ │ │ │ + blx 0xfedada48 │ │ │ │ @ instruction: 0xf100f083 │ │ │ │ ldrshcs r3, [pc], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ addlt r1, r2, r2, lsl r4 │ │ │ │ - blx 0x3bdfee │ │ │ │ - b 0xfe5ba6cc │ │ │ │ + blx 0x3bdf2e │ │ │ │ + b 0xfe5ba60c │ │ │ │ svclt 0x00510f01 │ │ │ │ movwcs r1, #5145 @ 0x1419 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xf8ad0053 │ │ │ │ - b 0xfe581eec │ │ │ │ + b 0xfe581e2c │ │ │ │ svclt 0x00520f02 │ │ │ │ andcs r1, r1, #452984832 @ 0x1b000000 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ @ instruction: 0xf8c0bf48 │ │ │ │ stmdals r1, {r5, r6, r7, r9, sl, fp, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ ldrne fp, [r2], #-130 @ 0xffffff7e │ │ │ │ - b 0xfe57e040 │ │ │ │ + b 0xfe57df80 │ │ │ │ strtle r0, [r4], #-3841 @ 0xfffff0ff │ │ │ │ tstpmi r0, r3, lsl #10 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00a84299 │ │ │ │ - blle 0x842f48 │ │ │ │ + blle 0x842e88 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ mcrreq 10, 4, lr, r2, cr15 │ │ │ │ svceq 0x0002ea9c │ │ │ │ @ instruction: 0xf50cd411 │ │ │ │ strbmi r4, [r3, #-768]! @ 0xfffffd00 │ │ │ │ ldrne fp, [fp], #-4008 @ 0xfffff058 │ │ │ │ @ instruction: 0xf8addb0b │ │ │ │ @@ -177942,41 +177894,41 @@ │ │ │ │ stmdane r8, {r2, r7, r9, sl, lr}^ │ │ │ │ movweq lr, #11074 @ 0x2b42 │ │ │ │ svceq 0x0002ea93 │ │ │ │ strlt sp, [r0, #-1047] @ 0xfffffbe9 │ │ │ │ mcrmi 1, 0, pc, cr0, cr0, {0} @ │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ cmpmi r2, r9, asr #16 │ │ │ │ - bl 0x1d8f5d8 │ │ │ │ + bl 0x1d8f518 │ │ │ │ svclt 0x00bb0202 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrmi r3, [r8], -r0, ror #29 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ movwcs pc, #6916 @ 0x1b04 @ │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf000460a │ │ │ │ - beq 0x1813f8 │ │ │ │ + beq 0x181338 │ │ │ │ ldreq r2, [r0], #-256 @ 0xffffff00 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ andseq r4, r0, #201326592 @ 0xc000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ rsbsmi pc, pc, r0 │ │ │ │ andcs r4, r0, #24, 6 @ 0x60000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt r4, r0, #11534336 @ 0xb00000 │ │ │ │ - b 0x10c6428 │ │ │ │ + b 0x10c6368 │ │ │ │ movwcs r4, #3 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0010c03 │ │ │ │ vst1.16 {d4-d7}, [r3 :256] │ │ │ │ vbic.i32 q10, #36608 @ 0x00008f00 │ │ │ │ andeq r2, r9, #7 │ │ │ │ vst2.8 {d4-d7}, [r1 :64], r8 │ │ │ │ @@ -178011,19 +177963,19 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ strble r0, [fp], #-1040 @ 0xfffffbf0 │ │ │ │ ldmcs pc!, {r4, r7, r9, ip, sp, pc}^ @ │ │ │ │ rscscs fp, pc, r9, lsl #31 │ │ │ │ strcs fp, [r1], #-720 @ 0xfffffd30 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - b 0x114111c │ │ │ │ + b 0x114105c │ │ │ │ ldreq r4, [r4], #-515 @ 0xfffffdfd │ │ │ │ andcs fp, r1, #68, 30 @ 0x110 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - blx 0x8b3118 │ │ │ │ + blx 0x8b3058 │ │ │ │ @ instruction: 0xf1bcfc82 │ │ │ │ svclt 0x00910fff │ │ │ │ vst1.64 {d27-d30}, [pc :64], r2 │ │ │ │ strcs r4, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ andseq fp, r2, #152, 30 @ 0x260 │ │ │ │ ldreq r4, [sl], #-784 @ 0xfffffcf0 │ │ │ │ @@ -178031,35 +177983,35 @@ │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ addslt sp, sl, #184549376 @ 0xb000000 │ │ │ │ svclt 0x00912aff │ │ │ │ vst1.64 {d27-d30}, [pc :64], sl │ │ │ │ strcs r0, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ ldreq fp, [r2], #-3992 @ 0xfffff068 │ │ │ │ - blcs 0xced64 │ │ │ │ + blcs 0xceca4 │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #8124 @ 0x1fbc │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - bcs 0xb4d5c │ │ │ │ + bcs 0xb4c9c │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @ instruction: 0x0612427f │ │ │ │ andeq lr, r2, r0, asr #20 │ │ │ │ movwcs fp, #8068 @ 0x1f84 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs r2, r0, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ svclt 0x0000e7b6 │ │ │ │ ldrlt fp, [r0], #-657 @ 0xfffffd6f │ │ │ │ svclt 0x009829ff │ │ │ │ - b 0x14aacb4 │ │ │ │ - b 0x114e9bc │ │ │ │ + b 0x14aabf4 │ │ │ │ + b 0x114e8fc │ │ │ │ svclt 0x00824203 │ │ │ │ mvnscs r2, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ sbcslt fp, r2, #580 @ 0x244 │ │ │ │ @@ -178069,85 +178021,85 @@ │ │ │ │ movwmi r0, #41490 @ 0xa212 │ │ │ │ ldmibcs pc!, {r0, r5, r6, r9, sl, lr}^ @ │ │ │ │ sbcslt fp, r9, #580 @ 0x244 │ │ │ │ cmnpeq pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ svclt 0x00984ee0 │ │ │ │ @ instruction: 0xf1b30409 │ │ │ │ - b 0x115dfbc │ │ │ │ - b 0x147e9c4 │ │ │ │ + b 0x115defc │ │ │ │ + b 0x147e904 │ │ │ │ svclt 0x00254113 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ streq r1, [fp], -r0, ror #29 │ │ │ │ cmnpmi pc, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ andeq lr, r3, r2, asr #20 │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x14aaa2c │ │ │ │ + blx 0x14aa96c │ │ │ │ strmi pc, [ip, #3202] @ 0xc82 │ │ │ │ svclt 0x0008b510 │ │ │ │ - b 0x14aad38 │ │ │ │ + b 0x14aac78 │ │ │ │ svclt 0x00184212 │ │ │ │ - b 0x1143120 │ │ │ │ + b 0x1143060 │ │ │ │ svclt 0x001e4203 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x491d8c │ │ │ │ - blx 0x14bd418 │ │ │ │ + blx 0x491ccc │ │ │ │ + blx 0x14bd358 │ │ │ │ svclt 0x0018fe82 │ │ │ │ strbmi fp, [r6, #713]! @ 0x2c9 │ │ │ │ - b 0x14ade7c │ │ │ │ - blx 0x48add0 │ │ │ │ + b 0x14addbc │ │ │ │ + blx 0x48ad10 │ │ │ │ svclt 0x001efc83 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ sbcslt r4, r2, #224, 28 @ 0xe00 │ │ │ │ andcs lr, r2, #266240 @ 0x41000 │ │ │ │ strbmi fp, [r1, #-601]! @ 0xfffffda7 │ │ │ │ - b 0x14ade98 │ │ │ │ - blx 0x188d5f0 │ │ │ │ + b 0x14addd8 │ │ │ │ + blx 0x188d530 │ │ │ │ @ instruction: 0xf08cfc83 │ │ │ │ tstcs r1, pc, ror ip │ │ │ │ @ instruction: 0xf8c0bf18 │ │ │ │ - b 0x1485dd0 │ │ │ │ + b 0x1485d10 │ │ │ │ svclt 0x00184123 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4c13ea4f │ │ │ │ movwmi pc, #29507 @ 0x7343 @ │ │ │ │ svclt 0x001f428b │ │ │ │ movwcs r1, #5065 @ 0x13c9 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - blx 0x18adea8 │ │ │ │ + blx 0x18adde8 │ │ │ │ sbclt pc, r8, #140 @ 0x8c │ │ │ │ - b 0x1146680 │ │ │ │ + b 0x11465c0 │ │ │ │ andcs r6, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blle 0x848a90 │ │ │ │ + blle 0x8489d0 │ │ │ │ svccc 0x0080f5b2 │ │ │ │ tstcs r1, r2, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x748ea4 │ │ │ │ + blle 0x748de4 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf082bf29 │ │ │ │ - b 0xfe14f0ac │ │ │ │ + b 0xfe14efec │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r3], r3 │ │ │ │ tstcs r1, pc, ror r3 │ │ │ │ @ instruction: 0xf8c0bf28 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs r1, r0, ror r7 │ │ │ │ - blcs 0xc6ad4 │ │ │ │ + blcs 0xc6a14 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldrmi sp, [r3], -r4, ror #21 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -178158,35 +178110,35 @@ │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ movwcs fp, #3882 @ 0xf2a │ │ │ │ @ instruction: 0xf6cf041b │ │ │ │ addslt r7, r2, #-67108861 @ 0xfc000003 │ │ │ │ tstcs r1, r4, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x1146720 │ │ │ │ + b 0x1146660 │ │ │ │ andcs r0, r0, #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addsmi fp, r1, #268435457 @ 0x10000001 │ │ │ │ tstcs r1, lr, lsl pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xbe454 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xbe394 │ │ │ │ svclt 0x0018b219 │ │ │ │ rscvc lr, r2, #140, 20 @ 0x8c000 │ │ │ │ svclt 0x001e4299 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ addslt r7, r2, #65280 @ 0xff00 │ │ │ │ - b 0xfe3edfb4 │ │ │ │ + b 0xfe3edef4 │ │ │ │ smlattcs r0, r3, r3, r7 │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ cdpne 6, 1, cr4, cr9, cr4, {4} │ │ │ │ - blle 0x2cfbb0 │ │ │ │ + blle 0x2cfaf0 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdblt r1!, {r8, r9, sp}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @@ -178243,23 +178195,23 @@ │ │ │ │ andlt r4, r0, #1048576 @ 0x100000 │ │ │ │ ldrbmi r1, [r0, -r9, lsl #8]! │ │ │ │ rscsne pc, pc, #0 │ │ │ │ @ instruction: 0xf0010a03 │ │ │ │ @ instruction: 0xf0821cff │ │ │ │ @ instruction: 0xf0033080 │ │ │ │ @ instruction: 0xf1b013ff │ │ │ │ - b 0x1482674 │ │ │ │ + b 0x14825b4 │ │ │ │ @ instruction: 0xf08c2211 │ │ │ │ @ instruction: 0xf0833c80 │ │ │ │ @ instruction: 0xf16c3380 │ │ │ │ @ instruction: 0xf0021c80 │ │ │ │ @ instruction: 0xf1b312ff │ │ │ │ @ instruction: 0xf0201380 │ │ │ │ @ instruction: 0xf0822180 │ │ │ │ - b 0xfe0cae94 │ │ │ │ + b 0xfe0cadd4 │ │ │ │ @ instruction: 0xf0230003 │ │ │ │ @ instruction: 0xf1622380 │ │ │ │ @ instruction: 0xf0001280 │ │ │ │ stmiane r9, {r7, sp}^ │ │ │ │ andeq lr, r1, r0, lsl #21 │ │ │ │ orrcs pc, r0, ip, lsr #32 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ @@ -178273,205 +178225,205 @@ │ │ │ │ strne fp, [fp], #-514 @ 0xfffffdfe │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf181fa03 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ pkhbtmi fp, r4, r0, lsl #8 │ │ │ │ strne lr, [r1], #-2525 @ 0xfffff623 │ │ │ │ - b 0xfe54462c │ │ │ │ + b 0xfe54456c │ │ │ │ strle r0, [r9, #-3840] @ 0xfffff100 │ │ │ │ svceq 0x0001ea92 │ │ │ │ tstcs r1, pc, asr pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr12, {6} │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rscvc lr, r2, r1, lsl #21 │ │ │ │ - b 0xfe58496c │ │ │ │ + b 0xfe5848ac │ │ │ │ strle r0, [r9, #-3841] @ 0xfffff0ff │ │ │ │ svceq 0x0004ea93 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1fc698 │ │ │ │ + blmi 0x1fc5d8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ ldmdane r2, {r0, sl, ip}^ │ │ │ │ tsteq r4, r3, asr #22 │ │ │ │ svceq 0x0001ea93 │ │ │ │ ldrmi sp, [r0], -r5, lsl #8 │ │ │ │ - blmi 0x1fc6bc │ │ │ │ + blmi 0x1fc5fc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - b 0xfe590310 │ │ │ │ + b 0xfe590250 │ │ │ │ ldrbtle r0, [r6], #3844 @ 0xf04 │ │ │ │ strcs r1, [r1], #-2011 @ 0xfffff825 │ │ │ │ smlabbmi r0, r3, r0, pc @ │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ bicmi r4, r9, #1744830467 @ 0x68000003 │ │ │ │ @ instruction: 0xf85d4610 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi fp, [r3], -r2, asr #5 │ │ │ │ strlt fp, [r0, #-712] @ 0xfffffd38 │ │ │ │ vsubl.u8 q10, d19, d2 │ │ │ │ svclt 0x008c2c07 │ │ │ │ - bne 0xfe0c4dc4 │ │ │ │ + bne 0xfe0c4d04 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ - b 0x1481e08 │ │ │ │ - b 0x10d1de8 │ │ │ │ + b 0x1481d48 │ │ │ │ + b 0x10d1d28 │ │ │ │ vaddl.u8 q10, d1, d2 │ │ │ │ cdpeq 2, 0, cr4, cr9, cr7, {0} │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - b 0x114efe4 │ │ │ │ + b 0x114ef24 │ │ │ │ svclt 0x008c020e │ │ │ │ - bne 0xff304f24 │ │ │ │ + bne 0xff304e64 │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fc746 │ │ │ │ + blx 0x1fc686 │ │ │ │ strmi fp, [r3], -r2, asr #4 │ │ │ │ vhsub.u8 , , q4 │ │ │ │ addmi r2, r2, #1792 @ 0x700 │ │ │ │ svclt 0x00ccb500 │ │ │ │ - bne 0xfe0c4e24 │ │ │ │ + bne 0xfe0c4d64 │ │ │ │ andcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ svclt 0x00cc4562 │ │ │ │ @ instruction: 0x0c0ceba2 │ │ │ │ @ instruction: 0x0c02ebac │ │ │ │ vfmsvc.f32 s29, s0, s30 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ andmi lr, ip, r0, asr #20 │ │ │ │ - b 0x113f64c │ │ │ │ + b 0x113f58c │ │ │ │ vqsub.u8 d20, d1, d12 │ │ │ │ - b 0x1151628 │ │ │ │ + b 0x1151568 │ │ │ │ vhsub.u8 d16, d3, d14 │ │ │ │ strbmi r4, [r6, #3591]! @ 0xe07 │ │ │ │ @ instruction: 0x6323ea4f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ - bl 0xfec6e550 │ │ │ │ - bl 0xfebc1654 │ │ │ │ + bl 0xfec6e490 │ │ │ │ + bl 0xfebc1594 │ │ │ │ addmi r0, fp, #3584 @ 0xe00 │ │ │ │ - bne 0x172e55c │ │ │ │ - b 0x13c5154 │ │ │ │ - b 0x13c163c │ │ │ │ + bne 0x172e49c │ │ │ │ + b 0x13c5094 │ │ │ │ + b 0x13c157c │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addlt r4, r2, #3145728 @ 0x300000 │ │ │ │ stceq 2, cr11, [r9], {136} @ 0x88 │ │ │ │ - b 0x148f058 │ │ │ │ + b 0x148ef98 │ │ │ │ svclt 0x008c4313 │ │ │ │ - bne 0xfe0c4e98 │ │ │ │ + bne 0xfe0c4dd8 │ │ │ │ svclt 0x008c428b │ │ │ │ - bne 0xff304fc4 │ │ │ │ + bne 0xff304f04 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ strmi fp, [r3], -r2, lsl #4 │ │ │ │ addmi fp, r2, #8, 4 @ 0x80000000 │ │ │ │ - bne 0x4ee5a4 │ │ │ │ + bne 0x4ee4e4 │ │ │ │ ldrne r1, [sl], #-2688 @ 0xfffff580 │ │ │ │ addsmi r1, sl, #184549376 @ 0xb000000 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ - bne 0xff5ae5b4 │ │ │ │ + bne 0xff5ae4f4 │ │ │ │ tstmi r9, #634880 @ 0x9b000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andle r4, r3, #268435464 @ 0x10000008 │ │ │ │ - bl 0x1904f98 │ │ │ │ + bl 0x1904ed8 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ - bl 0x1904ec0 │ │ │ │ + bl 0x1904e00 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ strbne r1, [fp, r2, asr #15] │ │ │ │ - bl 0x1d8f0b0 │ │ │ │ - ble 0x2816b8 │ │ │ │ - bl 0x1944fb4 │ │ │ │ + bl 0x1d8eff0 │ │ │ │ + ble 0x2815f8 │ │ │ │ + bl 0x1944ef4 │ │ │ │ andcs r0, r0, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bl 0x1984ee4 │ │ │ │ + bl 0x1984e24 │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x6c10ea4f │ │ │ │ sbclt r0, r3, #10, 28 @ 0xa0 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ - blx 0x3c9efe │ │ │ │ - blx 0x18baeec │ │ │ │ - blx 0x1bd8ee │ │ │ │ + blx 0x3c9e3e │ │ │ │ + blx 0x18bae2c │ │ │ │ + blx 0x1bd82e │ │ │ │ vmull.u8 , d0, d12 │ │ │ │ vsubw.u8 q10, , d7 │ │ │ │ vaddl.u8 q9, d1, d7 │ │ │ │ - blx 0x44eb16 │ │ │ │ - blx 0x1ba6fe │ │ │ │ - b 0x13fab04 │ │ │ │ - b 0x110e704 │ │ │ │ + blx 0x44ea56 │ │ │ │ + blx 0x1ba63e │ │ │ │ + b 0x13faa44 │ │ │ │ + b 0x110e644 │ │ │ │ andcs r4, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ sublt fp, r2, #-1342177276 @ 0xb0000004 │ │ │ │ stcmi 3, cr15, [r7], {64} @ 0x40 │ │ │ │ vrshl.u8 d27, d0, d0 │ │ │ │ - blx 0x549f42 │ │ │ │ + blx 0x549e82 │ │ │ │ strne pc, [r3], -r3, lsl #4 │ │ │ │ andmi pc, r7, r1, asr #6 │ │ │ │ - blx 0x7eb17a │ │ │ │ + blx 0x7eb0ba │ │ │ │ @ instruction: 0xf341fc00 │ │ │ │ - blx 0x846756 │ │ │ │ - blx 0x8ba73c │ │ │ │ - b 0x117d970 │ │ │ │ + blx 0x846696 │ │ │ │ + blx 0x8ba67c │ │ │ │ + b 0x117d8b0 │ │ │ │ strne r4, [sl], -r0 │ │ │ │ vqrdmlah.s d15, d2, d3 │ │ │ │ tstmi r3, ip, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fc8ce │ │ │ │ + blx 0x1fc80e │ │ │ │ stceq 6, cr4, [r2], {11} │ │ │ │ addlt r0, r0, #2304 @ 0x900 │ │ │ │ - blx 0x16b1d2 │ │ │ │ - blx 0x1bab6e │ │ │ │ + blx 0x16b112 │ │ │ │ + blx 0x1baaae │ │ │ │ andcs pc, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x4cff82 │ │ │ │ - blx 0x5ba77e │ │ │ │ + blx 0x4cfec2 │ │ │ │ + blx 0x5ba6be │ │ │ │ movwcs pc, #305 @ 0x131 @ │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, sl, #805306372 @ 0x30000004 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ addslt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x14abbac │ │ │ │ + blx 0x14abaec │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ @ instruction: 0xf3412c07 │ │ │ │ - b 0x148efd8 │ │ │ │ + b 0x148ef18 │ │ │ │ svclt 0x00026321 │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ andle r1, r5, r0, ror #29 │ │ │ │ svceq 0x0000f1be │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0080f11c │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xbe6a8 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xbe5e8 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcd006 │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0080f112 │ │ │ │ andcs fp, r1, #2, 30 │ │ │ │ @@ -178488,19 +178440,19 @@ │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fc9be │ │ │ │ - blx 0x14abc8c │ │ │ │ + blx 0x1fc8fe │ │ │ │ + blx 0x14abbcc │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ - b 0x148f074 │ │ │ │ + b 0x148efb4 │ │ │ │ vcgt.u8 d22, d1, d17 │ │ │ │ svclt 0x00132c07 │ │ │ │ tstcs r1, r9, asr #4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x0008b249 │ │ │ │ @ instruction: 0xf11c217f │ │ │ │ svclt 0x00110f80 │ │ │ │ @@ -178530,15 +178482,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ addlt fp, r2, sl, lsl #4 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0x4321ea4f │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - bcs 0xf28fc │ │ │ │ + bcs 0xf283c │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf513b20a │ │ │ │ svclt 0x00024f00 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ strdle r7, [r3], -pc @ │ │ │ │ svclt 0x00bc2b00 │ │ │ │ @@ -178566,15 +178518,15 @@ │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x000b4f00 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ rscvc lr, r1, r1, lsl #21 │ │ │ │ - bl 0xfe8c7184 │ │ │ │ + bl 0xfe8c70c4 │ │ │ │ svclt 0x000870e1 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x00054f00 │ │ │ │ @ instruction: 0xf06f2201 │ │ │ │ @@ -178598,183 +178550,183 @@ │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1b34684 │ │ │ │ svclt 0x00084f00 │ │ │ │ andle r2, r7, r0, lsl #20 │ │ │ │ - bl 0x198f340 │ │ │ │ + bl 0x198f280 │ │ │ │ andcs r0, r0, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15c2c │ │ │ │ + bl 0xfec15b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7790ff8 │ │ │ │ - blx 0xfecfe80c │ │ │ │ + blx 0xfecfe8cc │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15c58 │ │ │ │ + bl 0xfec15b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - @ instruction: 0xff32f779 │ │ │ │ + @ instruction: 0xff92f779 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15c8c │ │ │ │ + bl 0xfec15bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - @ instruction: 0xff18f779 │ │ │ │ + @ instruction: 0xff78f779 │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15cb8 │ │ │ │ + bl 0xfec15bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff00f779 │ │ │ │ + @ instruction: 0xff60f779 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15cf0 │ │ │ │ + bl 0xfec15c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 7, pc, cr4, cr9, {3} @ │ │ │ │ + @ instruction: 0xff44f779 │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15d20 │ │ │ │ + bl 0xfec15c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - @ instruction: 0xff1af779 │ │ │ │ + @ instruction: 0xff7af779 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15d60 │ │ │ │ + bl 0xfec15ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - mrc2 7, 7, pc, cr10, cr9, {3} │ │ │ │ + @ instruction: 0xff5af779 │ │ │ │ strmi r1, [r1], -r0, asr #15 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r6, r5, sp, lsl #16 │ │ │ │ strvc lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ stmiavs sp, {r0, r8, sl, ip, pc}^ │ │ │ │ ldmdami pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ movwgt lr, #10704 @ 0x29d0 │ │ │ │ stmdbcs r7, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strls r0, [r3, #-3117] @ 0xfffff3d3 │ │ │ │ - b 0x1325fb8 │ │ │ │ - b 0x1480fd8 │ │ │ │ + b 0x1325ef8 │ │ │ │ + b 0x1480f18 │ │ │ │ @ instruction: 0xf0034817 │ │ │ │ @ instruction: 0xf4084b7f │ │ │ │ - b 0x1490dc0 │ │ │ │ - b 0x1489424 │ │ │ │ - b 0x130a420 │ │ │ │ + b 0x1490d00 │ │ │ │ + b 0x1489364 │ │ │ │ + b 0x130a360 │ │ │ │ strls r0, [r2, #-1288] @ 0xfffffaf8 │ │ │ │ stmdbcs r7, {r2, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x14a5fdc │ │ │ │ - b 0x1390c4c │ │ │ │ + b 0x14a5f1c │ │ │ │ + b 0x1390b8c │ │ │ │ vst2.8 {d0,d2}, [r8], r9 │ │ │ │ - b 0x1310de0 │ │ │ │ + b 0x1310d20 │ │ │ │ @ instruction: 0xf40a0b08 │ │ │ │ vmvn.i16 q10, #57088 @ 0xdf00 │ │ │ │ stmiavs sp, {r0, r1, r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0x2601e9d1 │ │ │ │ ldrbeq pc, [pc, r7]! @ │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ - bmi 0x20bac14 │ │ │ │ + bmi 0x20bab54 │ │ │ │ @ instruction: 0xf0029d01 │ │ │ │ - b 0x1310e04 │ │ │ │ + b 0x1310d44 │ │ │ │ vst2.8 {d0,d2}, [lr], r8 │ │ │ │ - b 0x149260c │ │ │ │ + b 0x149254c │ │ │ │ @ instruction: 0xf0054815 │ │ │ │ vst3. {d0,d2,d4}, [r8 :256] │ │ │ │ - b 0x1210e18 │ │ │ │ - b 0x1300058 │ │ │ │ - b 0x1480c44 │ │ │ │ + b 0x1210d58 │ │ │ │ + b 0x12fff98 │ │ │ │ + b 0x1480b84 │ │ │ │ vmov.i8 d20, #230 @ 0xe6 │ │ │ │ strls r2, [r1, #-2311] @ 0xfffff6f9 │ │ │ │ stmdbeq r9, {r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf40e0c1d │ │ │ │ - b 0x1312634 │ │ │ │ + b 0x1312574 │ │ │ │ @ instruction: 0xf00c0e0e │ │ │ │ - b 0x148143c │ │ │ │ - b 0x1309cb4 │ │ │ │ + b 0x148137c │ │ │ │ + b 0x1309bf4 │ │ │ │ vst2.8 {d6,d8}, [ip], r5 │ │ │ │ stcls 12, cr4, [r3, #-508] @ 0xfffffe04 │ │ │ │ stmdbeq ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4c04ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbec28 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbeb68 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ - ldcleq 0, cr15, [pc], #24 @ 0xbec78 │ │ │ │ - b 0x13c153c │ │ │ │ + ldcleq 0, cr15, [pc], #24 @ 0xbebb8 │ │ │ │ + b 0x13c147c │ │ │ │ @ instruction: 0xf4066c05 │ │ │ │ stcls 6, cr4, [r1, #-508] @ 0xfffffe04 │ │ │ │ streq lr, [r6], -ip, asr #20 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbec48 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbeb88 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0x2c04ea4f │ │ │ │ @ instruction: 0xf40c0c24 │ │ │ │ - b 0x1281e84 │ │ │ │ + b 0x1281dc4 │ │ │ │ svcls 0x00026404 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ andseq r6, pc, #15 │ │ │ │ vst3.8 {d0-d2}, [r7 :64], fp │ │ │ │ vst1.16 {d0}, [r3 :256] │ │ │ │ - b 0x137fa9c │ │ │ │ + b 0x137f9dc │ │ │ │ subvs r0, pc, r7, lsl #14 │ │ │ │ ldceq 2, cr0, [r2], {23} │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ strvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ rsbseq pc, pc, #117440512 @ 0x7000000 │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ @@ -178792,31 +178744,31 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib r0, {r0, r2, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d08401 │ │ │ │ stmdavs sl, {r2, r3, sp, lr, pc} │ │ │ │ ldrmi lr, [r8, -pc, asr #20] │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - ldrteq r6, [pc], #-2254 @ 0xbed08 │ │ │ │ - b 0x1298f38 │ │ │ │ + ldrteq r6, [pc], #-2254 @ 0xbec48 │ │ │ │ + b 0x1298e78 │ │ │ │ andvs r4, pc, r5, lsl r7 @ │ │ │ │ ldrmi lr, [lr, -pc, asr #20] │ │ │ │ - b 0x122b7cc │ │ │ │ - ldrteq r4, [pc], #-1288 @ 0xbed1c │ │ │ │ + b 0x122b70c │ │ │ │ + ldrteq r4, [pc], #-1288 @ 0xbec5c │ │ │ │ ldrmi lr, [r4, -r7, asr #20] │ │ │ │ - b 0x1496e60 │ │ │ │ + b 0x1496da0 │ │ │ │ adclt r4, r4, #28, 14 @ 0x700000 │ │ │ │ strmi lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ - b 0x127fe2c │ │ │ │ + b 0x127fd6c │ │ │ │ addvs r4, pc, r2, lsl r7 @ │ │ │ │ addslt r0, r2, #14080 @ 0x3700 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x127fe3c │ │ │ │ + b 0x127fd7c │ │ │ │ addslt r4, fp, #4980736 @ 0x4c0000 │ │ │ │ - b 0x1197084 │ │ │ │ + b 0x1196fc4 │ │ │ │ andvs r4, r5, r6, lsl #6 │ │ │ │ andmi lr, r1, #192, 18 @ 0x300000 │ │ │ │ andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -178831,142 +178783,142 @@ │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r8, sl, lr}^ │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ - beq 0xa421a0 │ │ │ │ + beq 0xa420e0 │ │ │ │ cdpmi 0, 7, cr15, cr15, cr5, {0} │ │ │ │ ldrbtmi pc, [pc], -r6, lsl #8 @ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ strcs pc, [r7], -r4, asr #7 │ │ │ │ - b 0x1241e48 │ │ │ │ + b 0x1241d88 │ │ │ │ vst1.8 {d0-d2}, [r4], lr │ │ │ │ vmvn.i32 q10, #11468800 @ 0x00af0000 │ │ │ │ teqmi r4, #7, 28 @ 0x70 │ │ │ │ ldrbtmi pc, [pc], -r3 @ │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vnmlami.f32 s28, s4, s30 │ │ │ │ @ instruction: 0xf40e0c1f │ │ │ │ - b 0x12527d4 │ │ │ │ + b 0x1252714 │ │ │ │ @ instruction: 0xf002060e │ │ │ │ - beq 0x5429dc │ │ │ │ + beq 0x54291c │ │ │ │ vmlsvs.f32 s28, s14, s28 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ vmlsmi.f32 s28, s10, s30 │ │ │ │ cdpeq 4, 7, cr15, cr15, cr14, {0} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vmlscs.f32 s28, s6, s30 │ │ │ │ vst3.8 {d0-d2}, [lr :64], fp │ │ │ │ @ instruction: 0xf4030e7f │ │ │ │ - b 0x123fc04 │ │ │ │ + b 0x123fb44 │ │ │ │ tstmi sl, #14680064 @ 0xe00000 │ │ │ │ vmlscs.f32 s28, s10, s30 │ │ │ │ @ instruction: 0xf40e0c2b │ │ │ │ @ instruction: 0x432c057f │ │ │ │ - b 0x13d6f54 │ │ │ │ + b 0x13d6e94 │ │ │ │ andvs r6, ip, r3, lsl #6 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stmdavs r6, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ stmdavs r2, {r0, r2, r3, r6, fp, sp, lr} │ │ │ │ stmdavs fp, {r2, r4, r5, sl, fp} │ │ │ │ - b 0x11bfed4 │ │ │ │ + b 0x11bfe14 │ │ │ │ andvs r4, ip, r2, lsl r4 │ │ │ │ addslt r0, r2, #44, 24 @ 0x2c00 │ │ │ │ andmi lr, r6, #270336 @ 0x42000 │ │ │ │ - b 0x11bfee4 │ │ │ │ + b 0x11bfe24 │ │ │ │ addslt r4, fp, #318767104 @ 0x13000000 │ │ │ │ - b 0x1196f8c │ │ │ │ + b 0x1196ecc │ │ │ │ andvs r4, r2, r5, lsl #6 │ │ │ │ subvs fp, r3, r0, ror ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmdavs fp, {r1, fp, sp, lr} │ │ │ │ stmvs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - b 0x149919c │ │ │ │ + b 0x14990dc │ │ │ │ andls r2, r0, #3, 28 @ 0x30 │ │ │ │ andgt lr, r2, #3424256 @ 0x344000 │ │ │ │ vst3.32 @ instruction: 0xf48efa1f │ │ │ │ - b 0x14a3e98 │ │ │ │ + b 0x14a3dd8 │ │ │ │ stmdavs ip, {r0, r1, r4, r8, fp, sp}^ │ │ │ │ - blcs 0x3f97d4 │ │ │ │ + blcs 0x3f9714 │ │ │ │ stmdacs r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bcs 0x7f97dc │ │ │ │ - b 0x1498fbc │ │ │ │ - blx 0x88a6b8 │ │ │ │ + bcs 0x7f971c │ │ │ │ + b 0x1498efc │ │ │ │ + blx 0x88a5f8 │ │ │ │ @ instruction: 0xf40afb8b │ │ │ │ - blx 0x8918ac │ │ │ │ - blx 0x8bd0d4 │ │ │ │ + blx 0x8917ec │ │ │ │ + blx 0x8bd014 │ │ │ │ strls pc, [r4], #-1166 @ 0xfffffb72 │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbeebc @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbedfc @ │ │ │ │ stmdavs ip, {r0, r1, sl, ip, pc}^ │ │ │ │ vnmlacs.f32 s28, s4, s30 │ │ │ │ cdpmi 4, 7, cr15, cr15, cr14, {0} │ │ │ │ ldmdbcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbeed0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbee10 @ │ │ │ │ ldmibeq pc!, {r0, r2, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blmi 0x20baf0c │ │ │ │ + blmi 0x20bae4c │ │ │ │ @ instruction: 0x2c1cea4f │ │ │ │ - b 0x13a3ef8 │ │ │ │ + b 0x13a3e38 │ │ │ │ strls r0, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ stmdbvs ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldcleq 0, cr15, [pc], #28 @ 0xbef0c │ │ │ │ - b 0x12e5ef4 │ │ │ │ + ldcleq 0, cr15, [pc], #28 @ 0xbee4c │ │ │ │ + b 0x12e5e34 │ │ │ │ @ instruction: 0xf002080c │ │ │ │ - beq 0x5520f8 │ │ │ │ + beq 0x552038 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vnmlavs.f32 s28, s14, s30 │ │ │ │ andvs lr, r2, #72, 20 @ 0x48000 │ │ │ │ ldmeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - b 0x13e5f18 │ │ │ │ + b 0x13e5e58 │ │ │ │ @ instruction: 0xf0034c0e │ │ │ │ @ instruction: 0xf0064e7f │ │ │ │ - b 0x11c1b18 │ │ │ │ + b 0x11c1a58 │ │ │ │ stcls 8, cr0, [r3], {8} │ │ │ │ - b 0x1441790 │ │ │ │ + b 0x14416d0 │ │ │ │ stcls 14, cr0, [r4], {4} │ │ │ │ movwvs lr, #14920 @ 0x3a48 │ │ │ │ - beq 0x379840 │ │ │ │ + beq 0x379780 │ │ │ │ @ instruction: 0xf004684c │ │ │ │ stcls 8, cr4, [r5], {127} @ 0x7f │ │ │ │ stmdaeq r4, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1499070 │ │ │ │ + b 0x1498fb0 │ │ │ │ @ instruction: 0x9c012b14 │ │ │ │ - bvs 0x3b9870 │ │ │ │ - blvs 0x679888 │ │ │ │ + bvs 0x3b97b0 │ │ │ │ + blvs 0x6797c8 │ │ │ │ stmdami fp, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x239890 │ │ │ │ - bleq 0x20bbf84 │ │ │ │ + blcs 0x2397d0 │ │ │ │ + bleq 0x20bbec4 │ │ │ │ stmdbeq fp, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ andls pc, r0, r1, asr #17 │ │ │ │ stmdbmi r7, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x11c181c │ │ │ │ + b 0x11c175c │ │ │ │ vst2.8 {d0,d2}, [r5], r9 │ │ │ │ - b 0x130056c │ │ │ │ + b 0x13004ac │ │ │ │ subvs r0, sp, r5, lsl #10 │ │ │ │ vmvn.i32 d16, #64768 @ 0x0000fd00 │ │ │ │ vst1.8 {d4}, [r5], r7 │ │ │ │ - b 0x13c057c │ │ │ │ + b 0x13c04bc │ │ │ │ @ instruction: 0x432a0707 │ │ │ │ addvs r6, sl, pc, asr #1 │ │ │ │ andeq r9, sl, #0, 18 │ │ │ │ vst1.8 {d0-d1}, [r2], ip │ │ │ │ vst1.16 {d0-d3}, [r4 :256] │ │ │ │ tstmi r3, #2130706432 @ 0x7f000000 │ │ │ │ vaddl.u8 q11, d1, d3 │ │ │ │ - b 0x144fbbc │ │ │ │ + b 0x144fafc │ │ │ │ eorseq r0, r3, #3, 28 @ 0x30 │ │ │ │ cmnpeq pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ strmi pc, [r7], -r6, asr #7 │ │ │ │ streq lr, [r4], #-2638 @ 0xfffff5b2 │ │ │ │ streq lr, [r6], -r8, asr #20 │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ @@ -178978,19 +178930,19 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x8c02e9d0 │ │ │ │ strpl lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x7600e9d0 │ │ │ │ mcr2 10, 4, pc, cr8, cr15, {0} @ │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ vmlsmi.f32 s28, s10, s28 │ │ │ │ - streq pc, [pc, #-879] @ 0xbec81 │ │ │ │ + streq pc, [pc, #-879] @ 0xbebc1 │ │ │ │ and pc, r0, r1, asr #17 │ │ │ │ ldrmi lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ - blx 0x897130 │ │ │ │ - b 0x123c630 │ │ │ │ + blx 0x897070 │ │ │ │ + b 0x123c570 │ │ │ │ vrshl.u32 d20, d4, d15 │ │ │ │ addvs r0, sp, pc, lsl #8 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ adcslt r6, r9, #204 @ 0xcc │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ adcslt r6, r1, #1 │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ @@ -179016,213 +178968,213 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0x3700e9d0 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ @ instruction: 0x2c15ea4f │ │ │ │ - b 0x147f940 │ │ │ │ + b 0x147f880 │ │ │ │ @ instruction: 0xf0052a14 │ │ │ │ - b 0x1492a8c │ │ │ │ + b 0x14929cc │ │ │ │ strbtmi r2, [r0], r4, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-1034 @ 0xbf098 @ │ │ │ │ - ldclmi 4, cr15, [pc], #-48 @ 0xbf06c │ │ │ │ + ldrbtmi pc, [pc], #-1034 @ 0xbefd8 @ │ │ │ │ + ldclmi 4, cr15, [pc], #-48 @ 0xbefac │ │ │ │ streq lr, [ip, #-2638] @ 0xfffff5b2 │ │ │ │ - b 0x116bb7c │ │ │ │ + b 0x116babc │ │ │ │ @ instruction: 0xf0070c04 │ │ │ │ tstmi r6, #-268435441 @ 0xf000000f │ │ │ │ - blx 0x882998 │ │ │ │ - b 0x14bd6d8 │ │ │ │ - b 0x120a8d4 │ │ │ │ + blx 0x8828d8 │ │ │ │ + b 0x14bd618 │ │ │ │ + b 0x120a814 │ │ │ │ @ instruction: 0xf0034502 │ │ │ │ - b 0x12ffcbc │ │ │ │ - b 0x12400cc │ │ │ │ + b 0x12ffbfc │ │ │ │ + b 0x124000c │ │ │ │ vrsubhn.i16 d22, , q4 │ │ │ │ vst1.8 {d4-d7}, [lr], r7 │ │ │ │ tstmi r5, #2032 @ 0x7f0 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vmla.i q11, , d1[3] │ │ │ │ andvs r4, lr, r7, lsl #4 │ │ │ │ mrceq 2, 0, r0, cr11, cr9, {0} │ │ │ │ strvs lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #76, 20 @ 0x4c000 │ │ │ │ - b 0x114fd74 │ │ │ │ + b 0x114fcb4 │ │ │ │ andvs r4, r1, r3, lsl #6 │ │ │ │ andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldmib r0, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r9, sl, lr}^ │ │ │ │ adcslt r5, r2, #0, 6 │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ tstmi r6, #274432 @ 0x43000 │ │ │ │ stceq 0, cr6, [fp], #-300 @ 0xfffffed4 │ │ │ │ adclt r6, r2, #10 │ │ │ │ - b 0x1140198 │ │ │ │ - b 0x118f944 │ │ │ │ + b 0x11400d8 │ │ │ │ + b 0x118f884 │ │ │ │ stmib r0, {r2, r4, r8, r9, lr}^ │ │ │ │ ldcllt 3, cr2, [r0], #-0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5a04603 │ │ │ │ @ instruction: 0xf1a33080 │ │ │ │ - bcs 0xff970 │ │ │ │ + bcs 0xff8b0 │ │ │ │ stmdacs r3, {r3, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r1, r4, pc @ │ │ │ │ - blcs 0x4c715c │ │ │ │ + blcs 0x4c709c │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34ddc8 │ │ │ │ - @ instruction: 0xf649d815 │ │ │ │ - vmlal.s q8, d0, d0[0] │ │ │ │ + blcs 0x34dd08 │ │ │ │ + vtst.8 d29, d9, d5 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ teqlt r3, r0, asr #24 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ - bl 0x14e324 │ │ │ │ + bl 0x14e264 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ bicmi r0, r0, #4, 24 @ 0x400 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec163e0 │ │ │ │ + bl 0xfec16320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x17f6a8 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x17f5e8 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf17b9000 │ │ │ │ svclt 0x0000fb23 │ │ │ │ - eorseq r9, r3, ip, ror #16 │ │ │ │ + eorseq r9, r3, ip, lsr #15 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9b0 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34de64 │ │ │ │ - @ instruction: 0xf649d80b │ │ │ │ - vmlal.s q8, d0, d0[0] │ │ │ │ + blcs 0x34dda4 │ │ │ │ + vadd.i8 d29, d9, d11 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ stmdacs r1, {r0, r1, r5} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ vmla.f q8, q0, d0[2] │ │ │ │ stmdacs r1, {r0, r7} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16464 │ │ │ │ + bl 0xfec163a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [r4], -r8, lsl #16 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf1a84617 │ │ │ │ - blcs 0x1012bc │ │ │ │ + blcs 0x1011fc │ │ │ │ ldrtmi sp, [r0], -lr │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ @ instruction: 0xf5a4b9a8 │ │ │ │ strbmi r5, [r0], -r8, lsl #6 │ │ │ │ sbcvs pc, r4, #12779520 @ 0xc30000 │ │ │ │ stcvc 8, cr15, [r8], #784 @ 0x310 │ │ │ │ ldcpl 8, cr15, [r8], #784 @ 0x310 │ │ │ │ - stc2 7, cr15, [r6, #-496] @ 0xfffffe10 │ │ │ │ - blx 0x1fd0d2 │ │ │ │ + stc2l 7, cr15, [r6, #-496]! @ 0xfffffe10 │ │ │ │ + blx 0x19fd012 │ │ │ │ strble r0, [ip, #259]! @ 0x103 │ │ │ │ strcs r0, [r2, #-3771] @ 0xfffff145 │ │ │ │ svclt 0x00082b07 │ │ │ │ strvc pc, [r0, -pc, asr #32] │ │ │ │ @ instruction: 0xf644e7e5 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ - blmi 0x13f37c │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ + blmi 0x13f2bc │ │ │ │ @ instruction: 0xf1b22241 │ │ │ │ svclt 0x0000fbe5 │ │ │ │ - eorseq r9, r3, r8, ror r8 │ │ │ │ + ldrhteq r9, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec164d8 │ │ │ │ + bl 0xfec16418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, asr r1 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #32 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x42e748 │ │ │ │ + bcs 0x42e688 │ │ │ │ stmdale pc!, {r0, r2, r3, r5, ip, lr, pc} @ │ │ │ │ - bcs 0x1cdb30 │ │ │ │ - blcs 0x5356d8 │ │ │ │ + bcs 0x1cda70 │ │ │ │ + blcs 0x535618 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xff96f7ff │ │ │ │ andle r2, lr, sp, lsl #20 │ │ │ │ - bcs 0x10db78 │ │ │ │ - blcc 0x6753c0 │ │ │ │ + bcs 0x10dab8 │ │ │ │ + blcc 0x675300 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ andlt sp, r2, r9, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x66e794 │ │ │ │ + blcs 0x66e6d4 │ │ │ │ ldrdlt sp, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x8ae7a8 │ │ │ │ + blcs 0x8ae6e8 │ │ │ │ ldrb sp, [r4, r5, asr #3] │ │ │ │ bicle r2, r2, lr, lsl #20 │ │ │ │ andmi pc, r4, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [ip, #2011]! @ 0x7db │ │ │ │ andcs lr, r0, fp, asr #15 │ │ │ │ - msrcs (UNDEF: 104), r4 │ │ │ │ + @ instruction: 0x11a8f644 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addcs pc, r9, #64, 4 │ │ │ │ - blx 0x16fb980 │ │ │ │ - eorseq r9, r3, r8, lsl #17 │ │ │ │ + blx 0x16fb8c0 │ │ │ │ + eorseq r9, r3, r8, asr #15 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec165a0 │ │ │ │ + bl 0xfec164e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r9, [pc], -r2, lsl #18 │ │ │ │ @ instruction: 0xf0193810 │ │ │ │ ldrtmi pc, [fp], -r3, asr #17 @ │ │ │ │ @@ -179233,63 +179185,63 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ addlt r4, r5, r0, lsl #13 │ │ │ │ @ instruction: 0x27ff4670 │ │ │ │ @ instruction: 0xf0019200 │ │ │ │ andcc r0, r1, #805306368 @ 0x30000000 │ │ │ │ stcls 8, cr0, [lr], {137} @ 0x89 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bls 0x4a37f8 │ │ │ │ + bls 0x4a3738 │ │ │ │ strls r4, [r1], #-1649 @ 0xfffff98f │ │ │ │ stcls 2, cr9, [r1], {2} │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ stceq 1, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ vpmax.s8 d15, d14, d7 │ │ │ │ - blx 0xa8f48c │ │ │ │ - blx 0x2bc820 │ │ │ │ + blx 0xa8f3cc │ │ │ │ + blx 0x2bc760 │ │ │ │ msrmi CPSR_sc, #12, 8 @ 0xc000000 │ │ │ │ - blx 0x1a6418 │ │ │ │ + blx 0x1a6358 │ │ │ │ eormi pc, r5, r6, lsl #22 │ │ │ │ - blx 0x9a6418 │ │ │ │ - blx 0x9fdc4c │ │ │ │ - b 0x11fc458 │ │ │ │ - b 0x11c0450 │ │ │ │ + blx 0x9a6358 │ │ │ │ + blx 0x9fdb8c │ │ │ │ + b 0x11fc398 │ │ │ │ + b 0x11c0390 │ │ │ │ rsclt r0, r4, #167772160 @ 0xa000000 │ │ │ │ stmdble r2!, {r0, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x165c3c │ │ │ │ + bl 0x165b7c │ │ │ │ ldrdeq r0, [r4], #36 @ 0x24 @ │ │ │ │ sbcvc pc, lr, #8388608 @ 0x800000 │ │ │ │ ldrteq pc, [r8], #-4 @ │ │ │ │ - beq 0x8fbb50 │ │ │ │ + beq 0x8fba90 │ │ │ │ streq pc, [r0, #-420]! @ 0xfffffe5c │ │ │ │ - bleq 0xff17a068 │ │ │ │ + bleq 0xff179fa8 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf8db40e2 │ │ │ │ - blx 0x1cf464 │ │ │ │ - blx 0x9fdc80 │ │ │ │ - b 0x117c870 │ │ │ │ + blx 0x1cf3a4 │ │ │ │ + blx 0x9fdbc0 │ │ │ │ + b 0x117c7b0 │ │ │ │ @ instruction: 0x432a020a │ │ │ │ rscseq pc, pc, #2 │ │ │ │ @ instruction: 0xf50cfa02 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ - blx 0x150144 │ │ │ │ + blx 0x150084 │ │ │ │ @ instruction: 0xf10ef20e │ │ │ │ tstmi r0, #8, 28 @ 0x80 │ │ │ │ @ instruction: 0xf1be4329 │ │ │ │ @ instruction: 0xd1b80f40 │ │ │ │ andcs fp, r0, #5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16698 │ │ │ │ + bl 0xfec165d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r0, asr #24 │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ - bl 0xedaf4 │ │ │ │ + bl 0xeda34 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3188] @ 0xfffff38c │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179304,60 +179256,60 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16708 │ │ │ │ + bl 0xfec16648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [fp], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1b34611 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ ldrmi sp, [r8], -r4, lsr #32 │ │ │ │ @ instruction: 0xff2ef1a7 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd6b2 │ │ │ │ + blx 0x1fd5f2 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc824c │ │ │ │ + blcs 0xc818c │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce6b4 │ │ │ │ + bl 0xce5f4 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1677c │ │ │ │ + bl 0xfec166bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0x460bb172 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ ldc2 1, cr15, [lr, #668]! @ 0x29c │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd71a │ │ │ │ + blx 0x1fd65a │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc82b4 │ │ │ │ + blcs 0xc81f4 │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce71c │ │ │ │ + bl 0xce65c │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 7, pc, cr2, cr15, {7} @ │ │ │ │ stmdbeq r3, {r9, fp, ip, sp, pc} │ │ │ │ @@ -179372,32 +179324,32 @@ │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x0c02eb01 │ │ │ │ svceq 0x000cea91 │ │ │ │ - b 0xfe534a2c │ │ │ │ + b 0xfe53496c │ │ │ │ svclt 0x005c0f02 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ @ instruction: 0x46602218 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0xfe505860 │ │ │ │ + b 0xfe5057a0 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe506088 │ │ │ │ + b 0xfe505fc8 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -179406,38 +179358,38 @@ │ │ │ │ stmne r9, {r0, r1, r9, sl, lr} │ │ │ │ svclt 0x00224608 │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - bne 0xfe310eac │ │ │ │ + bne 0xfe310dec │ │ │ │ svclt 0x003e4608 │ │ │ │ andcs r2, r0, r1, lsl #4 │ │ │ │ andscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrlt r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ - blx 0x11086c0 │ │ │ │ + blx 0x1108600 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ - blx 0x1c32c4 │ │ │ │ + blx 0x1c3204 │ │ │ │ svclt 0x00c4f202 │ │ │ │ rscscc pc, pc, r2, lsl #2 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf1bcdc06 │ │ │ │ svclt 0x00ba3fff │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0x46084250 │ │ │ │ - blmi 0x1fd858 │ │ │ │ + blmi 0x1fd798 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ - blx 0x11886fc │ │ │ │ - blx 0x1fef04 │ │ │ │ + blx 0x118863c │ │ │ │ + blx 0x1fee44 │ │ │ │ @ instruction: 0xf1bef502 │ │ │ │ @ instruction: 0xf1050f00 │ │ │ │ svclt 0x00c43cff │ │ │ │ andsmi pc, r8, #192, 16 @ 0xc00000 │ │ │ │ stcle 6, cr4, [r5], {99} @ 0x63 │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf8c0bfbc │ │ │ │ @@ -179453,47 +179405,47 @@ │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ ldrlt sp, [r0], #-2831 @ 0xfffff4f1 │ │ │ │ - blx 0x1c8760 │ │ │ │ + blx 0x1c86a0 │ │ │ │ cdpne 2, 5, cr15, cr0, cr2, {0} │ │ │ │ svclt 0x008c4281 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf85d4608 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ andlt r2, fp, #16777216 @ 0x1000000 │ │ │ │ - blx 0x1ca394 │ │ │ │ + blx 0x1ca2d4 │ │ │ │ @ instruction: 0xf102f202 │ │ │ │ svclt 0x00bc32ff │ │ │ │ @ instruction: 0xf8cc2000 │ │ │ │ - blle 0x210004 │ │ │ │ + blle 0x20ff44 │ │ │ │ @ instruction: 0x4618429a │ │ │ │ sasxmi fp, r0, ip │ │ │ │ andsmi pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ strle r1, [lr], #-1035 @ 0xfffffbf5 │ │ │ │ stmdale sl, {r0, r1, r4, r7, r9, lr} │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ - blmi 0x1fd934 │ │ │ │ + blmi 0x1fd874 │ │ │ │ tstcs r0, r8, lsl #6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x10d1590 │ │ │ │ + b 0x10d14d0 │ │ │ │ movwcs r4, #4098 @ 0x1002 │ │ │ │ andscc pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ - blmi 0x1fd950 │ │ │ │ + blmi 0x1fd890 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andvc pc, r0, #-2113929216 @ 0x82000000 │ │ │ │ cmppcs r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {6} │ │ │ │ @@ -179511,99 +179463,99 @@ │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf8cd210c │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ svclt 0x0000fdb3 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16a44 │ │ │ │ + bl 0xfec16984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andseq pc, r0, r3, lsr #3 │ │ │ │ sbcscs pc, r4, #192, 16 @ 0xc00000 │ │ │ │ - blx 0x9fd650 │ │ │ │ + blx 0xfe1fd590 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16a68 │ │ │ │ + bl 0xfec169a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16a7c │ │ │ │ + bl 0xfec169bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ strpl pc, [r8, #-1440] @ 0xfffffa60 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ teqplt r8, fp, asr ip @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #34212 @ 0x85a4 @ │ │ │ │ @ instruction: 0x46283d10 │ │ │ │ sbcne pc, r4, #12779520 @ 0xc30000 │ │ │ │ - blx 0x1fd690 │ │ │ │ - msrcs (UNDEF: 104), r4 │ │ │ │ + blx 0x19fd5d0 │ │ │ │ + @ instruction: 0x11a8f644 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addscs pc, ip, r4, asr #12 │ │ │ │ + sbcsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1b212f9 │ │ │ │ svclt 0x0000f8ed │ │ │ │ - eorseq r9, r3, r4, lsr #17 │ │ │ │ + eorseq r9, r3, r4, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16ac8 │ │ │ │ + bl 0xfec16a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000fcc5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16adc │ │ │ │ + bl 0xfec16a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r3, lsl #12 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fcb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16b04 │ │ │ │ + bl 0xfec16a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf78e0ff8 │ │ │ │ - @ instruction: 0x4603ff5b │ │ │ │ + @ instruction: 0x4603ffbb │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16b30 │ │ │ │ + bl 0xfec16a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ @ instruction: 0xf78e4604 │ │ │ │ - qsub16mi pc, r0, pc @ │ │ │ │ + @ instruction: 0x4620ffdf │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 7, cr15, [r4, #888]! @ 0x378 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - rsbcs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strpl pc, [r8, #-1446] @ 0xfffffa5a │ │ │ │ - blx 0x97bbf6 │ │ │ │ + blx 0x97bb36 │ │ │ │ cmppvs pc, #25165824 @ p-variant is OBSOLETE @ 0x1800000 │ │ │ │ @ instruction: 0xf5a63d10 │ │ │ │ @ instruction: 0xf8d35700 │ │ │ │ teqlt ip, ip, lsl #14 │ │ │ │ stmiavs r4!, {r0, r1, r5, r9, sl, lr} │ │ │ │ ldmib r3, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrmi r2, [r0, r0, lsl #2] │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x57bc1a │ │ │ │ + blx 0x57bb5a │ │ │ │ orrpl pc, sp, #25165824 @ 0x1800000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldrbeq r3, [ip], #-3080 @ 0xfffff3f8 │ │ │ │ vrecps.f32 , q0, q2 │ │ │ │ vqsub.s8 , q8, │ │ │ │ vrshr.s64 , , #49 │ │ │ │ ldreq r0, [r8], #-528 @ 0xfffffdf0 │ │ │ │ @@ -179627,26 +179579,26 @@ │ │ │ │ addeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svcvs 0x0070f011 │ │ │ │ svclt 0x00184641 │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ movwcs r0, #4608 @ 0x1200 │ │ │ │ - @ instruction: 0xff14f78e │ │ │ │ + @ instruction: 0xff74f78e │ │ │ │ @ instruction: 0x214df896 │ │ │ │ @ instruction: 0x46306bf3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ mvnsvs r4, #19 │ │ │ │ stc2 7, cr15, [r0, #888] @ 0x378 │ │ │ │ msrcs (UNDEF: 47), r0 │ │ │ │ - rsbcs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfef7bcc4 │ │ │ │ + blx 0xfef7bc04 │ │ │ │ teqppl r7, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ @ instruction: 0x4740f8d3 │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ stccs 7, cr4, [r0], {144} @ 0x90 │ │ │ │ pop {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @@ -179687,15 +179639,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r0, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16d04 │ │ │ │ + bl 0xfec16c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179714,19 +179666,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xdfdb6e │ │ │ │ + blx 0xdfdaae │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16d80 │ │ │ │ + bl 0xfec16cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x46043158 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r0, pc, lsl fp │ │ │ │ svclt 0x0008428b │ │ │ │ tstle r5, r0, asr #22 │ │ │ │ @@ -179756,42 +179708,42 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ tstcs r1, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec16e18 │ │ │ │ + bl 0xfec16d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ - blx 0x14fdc2e │ │ │ │ + blx 0x14fdb6e │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ stmdale sp!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ mcrrvs 9, 0, r1, r9, cr5 @ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {94} @ 0x5e │ │ │ │ - bl 0x26f860 │ │ │ │ + bl 0x26f7a0 │ │ │ │ @ instruction: 0xf8c60685 │ │ │ │ @ instruction: 0xf04071d4 │ │ │ │ andlt r8, r3, r7, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccc 13, cr11, [r0], {240} @ 0xf0 │ │ │ │ stmdale sp, {r0, r1, r2, r3, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ cmnvc r9, r9, asr r7 │ │ │ │ cmnvc pc, #76, 24 @ 0x4c00 │ │ │ │ - blvs 0x1c12db4 │ │ │ │ + blvs 0x1c12cf4 │ │ │ │ stmdbpl ip, {r2, r3, r6, sl, fp, lr}^ │ │ │ │ ldrsbcc pc, [r8, #-134] @ 0xffffff7a @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ cmppvc ip, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @@ -179819,18 +179771,18 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf8463570 │ │ │ │ str r7, [r4, r5, lsr #32]! │ │ │ │ - blx 0x197dd10 │ │ │ │ + blx 0x197dc50 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ - blmi 0xac01d8 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ + blmi 0xac0118 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17a22d3 │ │ │ │ movwcs pc, #3469 @ 0xd8d @ │ │ │ │ @ instruction: 0xf8463368 │ │ │ │ andlt r7, r3, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -179858,32 +179810,32 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ - blmi 0x18026c │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ + blmi 0x1801ac │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17a22cf │ │ │ │ svclt 0x0000fd43 │ │ │ │ - eorseq r9, r3, r0, asr #17 │ │ │ │ + eorseq r9, r3, r0, lsl #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec16fcc │ │ │ │ + bl 0xfec16f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @ instruction: 0xf1a5fa79 │ │ │ │ - blcs 0x300a04 │ │ │ │ + blcs 0x300944 │ │ │ │ ldm pc, {r0, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5, #-3] │ │ │ │ stmdane r5, {r0, r2, r8, sl} │ │ │ │ - blcc 0xa19f0c │ │ │ │ + blcc 0xa19e4c │ │ │ │ subsle r2, sl, r0, lsl ip │ │ │ │ svclt 0x00042c11 │ │ │ │ streq lr, [r5], r6, lsl #22 │ │ │ │ ldrsbeq pc, [r4, #134] @ 0x86 @ │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -179902,15 +179854,15 @@ │ │ │ │ ldrsbeq pc, [ip, #-134] @ 0xffffff7a @ │ │ │ │ ldccc 0, cr13, [r0], {224} @ 0xe0 │ │ │ │ ldmdale r4!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ @ instruction: 0x766e6c5b │ │ │ │ ldmdavc r4!, {r0, r1, r4, r5, r8, r9, ip, sp}^ │ │ │ │ rsbsvc r3, r2, r3, lsr r3 │ │ │ │ - blpl 0xd8cb2c │ │ │ │ + blpl 0xd8ca6c │ │ │ │ subeq pc, r8, #14024704 @ 0xd60000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {112} @ 0x70 │ │ │ │ ldccc 0, cr13, [r0], {12} │ │ │ │ @@ -179926,15 +179878,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbcc fp, [r0, #-3440]! @ 0xfffff290 │ │ │ │ eoreq pc, r5, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7ffe7a8 │ │ │ │ andcs pc, r0, pc, lsl #19 │ │ │ │ - msrcs (UNDEF: 104), r4 │ │ │ │ + @ instruction: 0x11a8f644 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsr #22 │ │ │ │ rscscs pc, r3, #64, 4 │ │ │ │ ldc2 1, cr15, [sl], #488 @ 0x1e8 │ │ │ │ cmncc r8, #0, 6 │ │ │ │ eoreq pc, r3, r6, asr r8 @ │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -179961,37 +179913,37 @@ │ │ │ │ strb r2, [fp, r4, lsl #6]! │ │ │ │ strb r2, [r9, r3, lsl #6]! │ │ │ │ strb r2, [r7, r6, lsl #6]! │ │ │ │ strb r2, [r5, r7, lsl #6]! │ │ │ │ strb r2, [r3, r1, lsl #6]! │ │ │ │ strb r2, [r1, r2, lsl #6]! │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ - blmi 0x180408 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ + blmi 0x180348 │ │ │ │ eorsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf17a9000 │ │ │ │ svclt 0x0000fc75 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, lsl r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5004605 │ │ │ │ addlt r6, r3, pc, asr r0 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - ldc2 7, cr15, [lr], {142} @ 0x8e │ │ │ │ + ldc2l 7, cr15, [lr], #-568 @ 0xfffffdc8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf50580e9 │ │ │ │ strmi r5, [r4], -sp, lsl #17 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strle r0, [r2, #-1930] @ 0xfffff876 │ │ │ │ - blcs 0x41e3ac │ │ │ │ - blvs 0xffab64bc │ │ │ │ + blcs 0x41e2ec │ │ │ │ + blvs 0xffab63fc │ │ │ │ @ instruction: 0xf1b9b3cf │ │ │ │ strtmi r0, [r1], -r0, lsl #18 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strtmi r0, [r8], -r1, lsl #18 │ │ │ │ ldrmi r4, [r8, sl, asr #12]! │ │ │ │ @ instruction: 0x0787b378 │ │ │ │ @ instruction: 0xf858d46d │ │ │ │ @@ -180001,23 +179953,23 @@ │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ ldrble r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d5809f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c0c68 │ │ │ │ + blcc 0x4c0ba8 │ │ │ │ stmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - subeq pc, r0, #76546048 @ 0x4900000 │ │ │ │ + addvc pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ vstrle d18, [r6, #-4] │ │ │ │ - msrcs (UNDEF: 104), r4 │ │ │ │ + @ instruction: 0x11a8f644 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccs pc, r0, r4, asr #12 │ │ │ │ + andcs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 q10, q0, │ │ │ │ @ instruction: 0xf1b13283 │ │ │ │ @ instruction: 0x4620fd3d │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -180036,148 +179988,148 @@ │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ strvc pc, [r0], -pc, asr #32 │ │ │ │ ldrle r0, [r4], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrsbcc pc, [r8, #-133] @ 0xffffff7b @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34ecb8 │ │ │ │ - @ instruction: 0xf649d809 │ │ │ │ - vmlal.s q8, d0, d0[0] │ │ │ │ + blcs 0x34ebf8 │ │ │ │ + vadd.i8 d29, d9, d9 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x10c114 │ │ │ │ + blcs 0x10c054 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ ldrtmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r7, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf858d145 │ │ │ │ @ instruction: 0xf0133c08 │ │ │ │ svclt 0x00146f00 │ │ │ │ tstcs sp, r1, lsl #2 │ │ │ │ svclt 0x00b82b00 │ │ │ │ - blle 0xffc48cc0 │ │ │ │ - msrcs (UNDEF: 104), r4 │ │ │ │ + blle 0xffc48c00 │ │ │ │ + @ instruction: 0x11a8f644 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcc pc, ip, r4, asr #12 │ │ │ │ + subcs pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d16 │ │ │ │ @ instruction: 0xf1b1328a │ │ │ │ stmdacs r8, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strhcs sp, [r0], -r8 │ │ │ │ - msrcs (UNDEF: 104), r4 │ │ │ │ + @ instruction: 0x11a8f644 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsr #22 │ │ │ │ rsbscc pc, sl, #64, 4 │ │ │ │ - blx 0xfec7c6d2 │ │ │ │ + blx 0xfec7c612 │ │ │ │ stmibvc r3!, {r1, r5, r6, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00082a01 │ │ │ │ @ instruction: 0xd1b32b03 │ │ │ │ - blcs 0x19e984 │ │ │ │ - blcs 0x12fd5c │ │ │ │ + blcs 0x19e8c4 │ │ │ │ + blcs 0x12fc9c │ │ │ │ stmdbvc r2!, {r1, r2, r3, r5, r7, fp, ip, lr, pc}^ │ │ │ │ - blcs 0x29e790 │ │ │ │ - bcs 0xeff68 │ │ │ │ + blcs 0x29e6d0 │ │ │ │ + bcs 0xefea8 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ str r7, [r7, r0, lsl #12]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ svclt 0x00b82b01 │ │ │ │ ldr r2, [r7, r1, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ ldmle r2, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0x107e3c │ │ │ │ + blcs 0x107d7c │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r6, r7, fp, ip, lr, pc} │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf6444628 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf7ff012e │ │ │ │ stmdacs r3, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf644d015 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ - blmi 0x40020c │ │ │ │ + vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ + blmi 0x40014c │ │ │ │ addcc pc, r7, #64, 4 │ │ │ │ ldc2 1, cr15, [ip], {177} @ 0xb1 │ │ │ │ - msrcs (UNDEF: 104), r4 │ │ │ │ + @ instruction: 0x11a8f644 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, r4, asr #12 │ │ │ │ + rscsne pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ @ instruction: 0xf1b17240 │ │ │ │ @ instruction: 0xf644fc8f │ │ │ │ - vshr.s64 q9, q4, #64 │ │ │ │ - blmi 0x140238 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ + blmi 0x140178 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ stc2 1, cr15, [r6], {177} @ 0xb1 │ │ │ │ - eorseq r9, r3, r8, ror #17 │ │ │ │ - eorseq r9, r3, r4, lsl #18 │ │ │ │ + eorseq r9, r3, r8, lsr #16 │ │ │ │ + eorseq r9, r3, r4, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec17398 │ │ │ │ + bl 0xfec172d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0605f │ │ │ │ @ instruction: 0xf78e0420 │ │ │ │ - teqplt r8, fp, lsl #22 @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, fp, ror #22 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - msrcs (UNDEF: 104), r4 │ │ │ │ + @ instruction: 0x11a8f644 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, r4, asr #12 │ │ │ │ + rscsne pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1b17266 │ │ │ │ svclt 0x0000fc5f │ │ │ │ - eorseq r9, r3, r0, lsr #18 │ │ │ │ + eorseq r9, r3, r0, ror #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec173e4 │ │ │ │ + bl 0xfec17324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf78b460e │ │ │ │ - sbceq pc, r3, #91136 @ 0x16400 │ │ │ │ + sbceq pc, r3, #189440 @ 0x2e400 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #11632 @ 0x2d70 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17424 │ │ │ │ + bl 0xfec17364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ @ instruction: 0x46044676 │ │ │ │ - @ instruction: 0xf90af78f │ │ │ │ + @ instruction: 0xf96af78f │ │ │ │ andsle r2, fp, r1, lsl r8 │ │ │ │ tstle sp, r8, lsl r8 │ │ │ │ adcscc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x104ae48 │ │ │ │ + blle 0x104ad88 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adccc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd0ae64 │ │ │ │ + ble 0xffd0ada4 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #6298 @ 0x189a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ and fp, sl, r1, asr #5 │ │ │ │ adcscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffa0ae7c │ │ │ │ + ble 0xffa0adbc │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #10394 @ 0x289a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ - bcs 0xecd90 │ │ │ │ + bcs 0xeccd0 │ │ │ │ stmdacs r0, {r0, r5, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d0da │ │ │ │ vst2.32 {d1-d4}, [r1 :256], r8 │ │ │ │ ldmdblt r0!, {r7, sp, lr}^ │ │ │ │ stceq 0, cr15, [r1], {1} │ │ │ │ @ instruction: 0x0e00ea5c │ │ │ │ subseq sp, r2, r1, lsr #32 │ │ │ │ @@ -180194,50 +180146,50 @@ │ │ │ │ stmdbcs r0, {r6, r7, r8, sp, lr} │ │ │ │ strdlt sp, [r2], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf401bd70 │ │ │ │ - b 0x15088f0 │ │ │ │ + b 0x1508830 │ │ │ │ adcle r0, r9, ip, lsl #2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ movwvc pc, #1043 @ 0x413 @ │ │ │ │ mcrrvs 1, 0, sp, ip, cr4 │ │ │ │ pop {r2, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x476041f0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ biccc pc, lr, r0, asr #4 │ │ │ │ - rsbcs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr2, cr0, {5} │ │ │ │ ldrtmi r6, [r2], -r7, ror #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrmi r2, [r8, r0, lsl #6]! │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 3, cr15, cr10, cr0, {5} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec1754c │ │ │ │ + bl 0xfec1748c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf6447177 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0a0002e │ │ │ │ stcvs 14, cr15, [r3], #-100 @ 0xffffff9c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ cdp2 0, 1, cr15, cr4, cr0, {5} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -180250,51 +180202,51 @@ │ │ │ │ strmi r6, [ip], -sp, lsl #18 │ │ │ │ strle r0, [r4], #-1453 @ 0xfffffa53 │ │ │ │ strtmi r6, [r4], ip, asr #24 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strmi r4, [r7], -r0, ror #14 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - rsbcs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #640]! @ 0x280 │ │ │ │ ldrdhi pc, [r4], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a047f0 │ │ │ │ svclt 0x0000bde5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec175f8 │ │ │ │ + bl 0xfec17538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ pop {r0, r1, sl, ip, lr, pc} │ │ │ │ stcvs 0, cr4, [fp], {112} @ 0x70 │ │ │ │ @ instruction: 0x46054718 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ - rsbcs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #640] @ 0x280 │ │ │ │ strtmi r6, [r1], -r3, lsr #24 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stc2l 0, cr15, [r4, #640] @ 0x280 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec17648 │ │ │ │ + bl 0xfec17588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ strmi r5, [r4], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ subseq r3, r9, r8, lsl #24 │ │ │ │ - blcs 0xf58a0 │ │ │ │ + blcs 0xf57e0 │ │ │ │ @ instruction: 0xf8d0da0a │ │ │ │ ldrbeq r3, [sl, #952] @ 0x3b8 │ │ │ │ andcs sp, r0, sl, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x33a8f8d0 │ │ │ │ @@ -180316,76 +180268,76 @@ │ │ │ │ streq pc, [r0, r2] │ │ │ │ @ instruction: 0xf8554604 │ │ │ │ svceq 0x00da3c08 │ │ │ │ ldrtle r0, [r3], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c1154 │ │ │ │ + blcc 0x4c1094 │ │ │ │ stmdale ip!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - cmppeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r0, r9, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, r3, r1, asr r8 @ │ │ │ │ @ instruction: 0xf1b8b1b2 │ │ │ │ eorle r0, r3, r1, lsl #30 │ │ │ │ cmple r3, r0, lsl #30 │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ - ble 0x108b0fc │ │ │ │ + ble 0x108b03c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ stmeq r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - strbeq pc, [fp, #-2501] @ 0xfffff63b @ │ │ │ │ + strbeq pc, [fp, #-2597] @ 0xfffff5db @ │ │ │ │ @ instruction: 0xf504d4e3 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10d98c │ │ │ │ + blcs 0x10d8cc │ │ │ │ ldrd sp, [r5], -sp @ │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xb1b2b15b │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - movweq pc, #6581 @ 0x19b5 @ │ │ │ │ + movweq pc, #6677 @ 0x1a15 @ │ │ │ │ movwcs sp, #9686 @ 0x25d6 │ │ │ │ tstcs ip, r2, lsr r6 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf8d0fe87 │ │ │ │ - bl 0xcf6b4 │ │ │ │ + bl 0xcf5f4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ bicslt sp, r2, fp, ror #11 │ │ │ │ sbcle r2, fp, r0, lsl #30 │ │ │ │ strtmi lr, [r0], -sl │ │ │ │ - @ instruction: 0xf99ef78b │ │ │ │ + @ instruction: 0xf9fef78b │ │ │ │ strbtle r0, [r3], #1354 @ 0x54a │ │ │ │ cmppvs pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ ldrcc pc, [r8, #-2259] @ 0xfffff72d │ │ │ │ sbcsle r2, sp, r1, lsl #22 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ ldc2l 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf78bfe63 │ │ │ │ - strbeq pc, [r8, #-2439] @ 0xfffff679 @ │ │ │ │ + strbeq pc, [r8, #-2535] @ 0xfffff619 @ │ │ │ │ @ instruction: 0xf504d4a8 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10da08 │ │ │ │ + blcs 0x10d948 │ │ │ │ strb sp, [r7, r2, lsr #1]! │ │ │ │ @ instruction: 0xf0124684 │ │ │ │ sbcslt r0, r0, #224, 30 @ 0x380 │ │ │ │ ldmdblt r0!, {r1, r2, r4, r8, ip, lr, pc} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c04770 │ │ │ │ - blx 0x100e4c │ │ │ │ + blx 0x100d8c │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2820 │ │ │ │ @@ -180419,15 +180371,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0124603 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ @ instruction: 0xf102bf1b │ │ │ │ - blx 0x110fa70 │ │ │ │ + blx 0x110f9b0 │ │ │ │ strmi pc, [r8], -r2 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ @ instruction: 0xf001bf1c │ │ │ │ @ instruction: 0xf8c30101 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -180441,15 +180393,15 @@ │ │ │ │ tstle fp, pc, lsl r3 │ │ │ │ @ instruction: 0xb112b2d2 │ │ │ │ @ instruction: 0xf8c00fcb │ │ │ │ strmi r3, [r8], -r8, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1908034 │ │ │ │ + blx 0x1907f74 │ │ │ │ sbcsmi pc, r1, r3 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -180482,41 +180434,41 @@ │ │ │ │ andlt pc, r2, r5, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec17970 │ │ │ │ + bl 0xfec178b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xf896f78b │ │ │ │ + @ instruction: 0xf8f6f78b │ │ │ │ andvs pc, r0, #0 │ │ │ │ vst2.8 {d11,d13}, [r0 :128], sl │ │ │ │ @ instruction: 0xf5a37390 │ │ │ │ tstmi sl, #144, 6 @ 0x40000002 │ │ │ │ andcs sp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ eorcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ rscsle r4, r0, sl, lsl r3 │ │ │ │ addpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ ldrdne lr, [r2], -r2 │ │ │ │ - b 0x148abb8 │ │ │ │ - b 0x1159300 │ │ │ │ - ble 0xe050c0 │ │ │ │ + b 0x148aaf8 │ │ │ │ + b 0x1159240 │ │ │ │ + ble 0xe05000 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d053 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ movwmi r6, #12416 @ 0x3080 │ │ │ │ @ instruction: 0xf002d12f │ │ │ │ - b 0x15813dc │ │ │ │ + b 0x158131c │ │ │ │ suble r0, r4, r0, lsl #10 │ │ │ │ subeq r0, sp, sl, lsl #31 │ │ │ │ @ instruction: 0xf504d507 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ movwmi r6, #13152 @ 0x3360 │ │ │ │ orrcs sp, r0, #31 │ │ │ │ @@ -180525,78 +180477,78 @@ │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ strle r0, [r6, #-2002] @ 0xfffff82e │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ orrscs pc, r8, #13762560 @ 0xd20000 │ │ │ │ svcvs 0x0060f412 │ │ │ │ orreq sp, r9, r2, lsr r0 │ │ │ │ vrecps.f32 , q0, q4 │ │ │ │ - strle r4, [pc, #-518]! @ 0xc0616 │ │ │ │ + strle r4, [pc, #-518]! @ 0xc0556 │ │ │ │ vqdmulh.s d18, d0, d0 │ │ │ │ vqsub.s8 d18, d0, d1 │ │ │ │ svclt 0x00a84306 │ │ │ │ eor r4, r7, sl, lsl r6 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d02a │ │ │ │ @ instruction: 0xf0233b98 │ │ │ │ @ instruction: 0xf043437e │ │ │ │ @ instruction: 0xf8c44300 │ │ │ │ @ instruction: 0xf8d43b90 │ │ │ │ strcs r3, [r0, #-936] @ 0xfffffc58 │ │ │ │ - blpl 0xfe5feb5c │ │ │ │ + blpl 0xfe5fea9c │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ orrvc pc, r0, #587202560 @ 0x23000000 │ │ │ │ @ instruction: 0x33a8f8c4 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ pop {r4, fp, ip, sp} │ │ │ │ @ instruction: 0xf7514038 │ │ │ │ - @ instruction: 0xf402bc91 │ │ │ │ + @ instruction: 0xf402bcf1 │ │ │ │ tstmi sl, #128, 4 │ │ │ │ orrcs sp, r0, #1073741880 @ 0x40000038 │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ smlabble pc, fp, r3, r4 @ │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ - blcc 0xfe6febd0 │ │ │ │ + blcc 0xfe6feb10 │ │ │ │ cmppmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ bfi r4, r3, #6, #19 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf8d44200 │ │ │ │ orrmi r3, sl, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xe7efd1bd │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17aa8 │ │ │ │ + bl 0xfec179e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64c0333 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ @ instruction: 0xffbcf179 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17ad4 │ │ │ │ + bl 0xfec17a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r2, sp, lsl #25 │ │ │ │ ldrdmi pc, [r8], -ip │ │ │ │ ldrtle r0, [r3], #-1445 @ 0xfffffa5b │ │ │ │ suble r2, pc, r2, lsl #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xc08f8 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xc0838 │ │ │ │ svceq 0x0002f1bc │ │ │ │ orrshi pc, r0, r0, lsl #4 │ │ │ │ strbvs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ rsble r2, r3, r3, lsl #20 │ │ │ │ - ble 0x110b904 │ │ │ │ + ble 0x110b844 │ │ │ │ @ instruction: 0xf8d0b1e5 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ ldrbeq r6, [r6, #-1408] @ 0xfffffa80 │ │ │ │ @ instruction: 0xf002d43c │ │ │ │ - b 0x17c391c │ │ │ │ + b 0x17c385c │ │ │ │ cmnle fp, r5, lsl #12 │ │ │ │ strcs pc, [r0, #1026] @ 0x402 │ │ │ │ streq lr, [ip, #-2645] @ 0xfffff5ab │ │ │ │ @ instruction: 0xf012d132 │ │ │ │ @ instruction: 0xf0000501 │ │ │ │ rsbeq r8, r5, pc, asr #2 │ │ │ │ @ instruction: 0xf500d506 │ │ │ │ @@ -180634,20 +180586,20 @@ │ │ │ │ andvc pc, r0, r0, asr #8 │ │ │ │ eorseq pc, pc, #0 │ │ │ │ andlt r6, r2, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ bicsle r2, pc, r0, lsl #26 │ │ │ │ - ble 0xfee8b9d0 │ │ │ │ + ble 0xfee8b910 │ │ │ │ adcsle r2, r5, r0, lsl #26 │ │ │ │ @ instruction: 0x23b8f8d0 │ │ │ │ ldrble r0, [r7], #1366 @ 0x556 │ │ │ │ andcs lr, r0, r3, lsr #15 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsr #23 │ │ │ │ addscc pc, r6, #64, 4 │ │ │ │ @ instruction: 0xff28f179 │ │ │ │ ldrle r0, [r6, #102] @ 0x66 │ │ │ │ strpl pc, [r0], r0, lsl #10 │ │ │ │ orrsvs pc, r8, #14024704 @ 0xd60000 │ │ │ │ @@ -180655,71 +180607,71 @@ │ │ │ │ @ instruction: 0x0c05ea5c │ │ │ │ str sp, [ip, r0, asr #1] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ mcrrne 0, 15, r8, r6, cr4 │ │ │ │ eorcs fp, r9, r8, lsl #30 │ │ │ │ stmdbvs r8, {r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7b2c │ │ │ │ + bcs 0x1c7a6c │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0001c45 │ │ │ │ @ instruction: 0xf04080d7 │ │ │ │ ldr r0, [sp, r4]! │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ mcrrne 0, 13, r8, r1, cr3 │ │ │ │ sbchi pc, lr, r0 │ │ │ │ andseq pc, ip, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7b58 │ │ │ │ + bcs 0x1c7a98 │ │ │ │ rschi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ @ instruction: 0xf04080bf │ │ │ │ str r0, [r7, r4, lsr #32]! │ │ │ │ @ instruction: 0xe7a52031 │ │ │ │ @ instruction: 0xe7a32030 │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r0, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf64cd998 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmla.i d19, d0, d0[6] │ │ │ │ - blmi 0x2000b48 │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ + blmi 0x2000a88 │ │ │ │ subcc pc, sp, #64, 4 │ │ │ │ @ instruction: 0xfffef1b0 │ │ │ │ str r2, [r9, r8, lsr #32] │ │ │ │ @ instruction: 0xe7872034 │ │ │ │ str r2, [r5, r2, lsr #32] │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r1, r0, asr #32 │ │ │ │ eorscs lr, r5, r0, lsl #15 │ │ │ │ stmdbvs r8, {r1, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7bc0 │ │ │ │ + bcs 0x1c7b00 │ │ │ │ sbcshi pc, r5, r0, lsl #4 │ │ │ │ mcrrne 15, 12, r7, r4, cr10 │ │ │ │ @ instruction: 0xf040bf14 │ │ │ │ andscs r0, r3, r4, lsl r0 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmdbvs r8, {r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ svcge 0x006af67f │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbcc pc, r8, r4, asr #12 │ │ │ │ + adccs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ @ instruction: 0xf1b03249 │ │ │ │ andscs pc, r9, pc, asr #31 │ │ │ │ eorcs lr, r1, sl, asr r7 │ │ │ │ @ instruction: 0xf8d0e758 │ │ │ │ - bcs 0xc9884 │ │ │ │ + bcs 0xc97c4 │ │ │ │ svcge 0x0024f6bf │ │ │ │ andcs lr, r4, r0, asr #14 │ │ │ │ eorscs r6, pc, #2244608 @ 0x224000 │ │ │ │ andne lr, r1, r0, asr #20 │ │ │ │ andcs lr, lr, r0, asr r7 │ │ │ │ stmdbvs sl, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00142a01 │ │ │ │ @@ -180729,123 +180681,123 @@ │ │ │ │ andcs r2, pc, sp │ │ │ │ andcs lr, r2, ip, ror #15 │ │ │ │ vst1.64 {d30}, [pc :128], sl │ │ │ │ strb r6, [r7, r0, lsl #1]! │ │ │ │ andmi pc, r4, r0, asr #4 │ │ │ │ vabd.s8 q15, q8, q10 │ │ │ │ strb r4, [r1, r5]! │ │ │ │ - bcs 0x11b074 │ │ │ │ + bcs 0x11afb4 │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ ldrb r2, [fp, r5] │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdacs r1, {r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr} │ │ │ │ andcs fp, lr, r4, lsl pc │ │ │ │ - b 0x10c8b9c │ │ │ │ + b 0x10c8adc │ │ │ │ strb r3, [sp, r2] │ │ │ │ vmla.i8 q11, q0, q6 │ │ │ │ vhadd.s8 d20, d0, d14 │ │ │ │ stccs 2, cr4, [r1], {12} │ │ │ │ ldrmi fp, [r0], -r8, lsl #30 │ │ │ │ vst1.64 {d30}, [pc], r4 │ │ │ │ strb r6, [r1, r1, lsl #1] │ │ │ │ - bcs 0x11b0b4 │ │ │ │ + bcs 0x11aff4 │ │ │ │ andcs fp, r6, r4, lsl pc │ │ │ │ ldr r2, [fp, r3]! │ │ │ │ ldr r2, [r9, r0]! │ │ │ │ vmax.f32 , q8, q5 │ │ │ │ - b 0x10d0bb8 │ │ │ │ + b 0x10d0af8 │ │ │ │ ldr r3, [r3, r2]! │ │ │ │ andmi pc, r9, r0, asr #4 │ │ │ │ eorscs lr, pc, #176, 14 @ 0x2c00000 │ │ │ │ andcs lr, r1, r4, lsl #14 │ │ │ │ andcs lr, pc, ip, lsr #15 │ │ │ │ andcs lr, r0, sl, lsr #15 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, lsr fp │ │ │ │ eorcc pc, sp, #64, 4 │ │ │ │ mrc2 1, 1, pc, cr12, cr9, {3} │ │ │ │ addcs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf43f432a │ │ │ │ @ instruction: 0xe6d9aeb5 │ │ │ │ strbt r2, [r9], r3, lsr #32 │ │ │ │ strbt r2, [r7], fp, lsr #32 │ │ │ │ usat r2, #5, fp │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcc pc, r4, r4, asr #12 │ │ │ │ + addcs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b23 │ │ │ │ @ instruction: 0xf1b0725a │ │ │ │ @ instruction: 0xf64cff4b │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ - blmi 0x800cc8 │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ + blmi 0x800c08 │ │ │ │ subcc pc, r1, #64, 4 │ │ │ │ @ instruction: 0xff3ef1b0 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, r4, asr #12 │ │ │ │ + rsbscs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d8 │ │ │ │ @ instruction: 0xf1b012a7 │ │ │ │ @ instruction: 0xf64cff31 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ - blmi 0x4c0cfc │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ + blmi 0x4c0c3c │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xff24f1b0 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcc pc, r4, r4, asr #12 │ │ │ │ + addcs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ @ instruction: 0xf1b03251 │ │ │ │ @ instruction: 0xf64cff17 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ - blmi 0x180d30 │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ + blmi 0x180c70 │ │ │ │ subsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xff0af1b0 │ │ │ │ - eorseq r9, r3, r4, ror #18 │ │ │ │ - eorseq r9, r3, r4, asr r9 │ │ │ │ - eorseq r9, r3, r4, ror r9 │ │ │ │ - eorseq r9, r3, r4, asr #18 │ │ │ │ + eorseq r9, r3, r4, lsr #17 │ │ │ │ + mlaseq r3, r4, r8, r9 │ │ │ │ + ldrhteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, lsl #17 │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ - blpl 0x14be0bc │ │ │ │ + blpl 0x14bdffc │ │ │ │ @ instruction: 0x461d3710 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0x46924bbd │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe87ecc0 │ │ │ │ + blx 0xfe87ec00 │ │ │ │ stcvs 8, cr15, [r8], {91} @ 0x5b │ │ │ │ vrsubhn.i16 d20, q3, q1 │ │ │ │ - blcs 0xc99d4 │ │ │ │ + blcs 0xc9914 │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d88081 │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ - blcc 0x4c1968 │ │ │ │ + blcc 0x4c18a8 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6492301 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ - bl 0x1011c8 │ │ │ │ + vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + bl 0x101108 │ │ │ │ svclt 0x00980183 │ │ │ │ strcs r6, [r0], -fp, asr #25 │ │ │ │ svceq 0x0002f1ba │ │ │ │ rsbsle r9, r0, r6, lsl #12 │ │ │ │ mrcvs 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ @ instruction: 0x5600f416 │ │ │ │ @ instruction: 0xf8d5d06b │ │ │ │ @@ -180866,90 +180818,90 @@ │ │ │ │ cdpcs 0, 0, cr13, cr1, cr15, {3} │ │ │ │ cmpphi r4, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ cmnle pc, r0, lsl #16 │ │ │ │ @ instruction: 0xdc0d2a01 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ ldrtmi sp, [r8], -sl, lsl #2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - ldc2 7, cr15, [ip, #552] @ 0x228 │ │ │ │ + ldc2l 7, cr15, [ip, #552]! @ 0x228 │ │ │ │ svccc 0x0080f411 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ andcs fp, r2, #24, 30 @ 0x60 │ │ │ │ cmplt r1, r9, lsr #30 │ │ │ │ @ instruction: 0xf50468aa │ │ │ │ andcs r5, r0, r9, lsl r1 │ │ │ │ subvs r0, r8, r2, lsl fp │ │ │ │ andvs r0, sl, r2, lsl r1 │ │ │ │ - bne 0xff64959c │ │ │ │ - blx 0xfee5263c │ │ │ │ - blge 0x27e7b4 │ │ │ │ + bne 0xff6494dc │ │ │ │ + blx 0xfee5257c │ │ │ │ + blge 0x27e6f4 │ │ │ │ andls r4, r4, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ff0976 │ │ │ │ stmdbls r6, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x1d27bc │ │ │ │ + bls 0x1d26fc │ │ │ │ svceq 0x0002f1ba │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ - b 0x1120d64 │ │ │ │ + b 0x1120ca4 │ │ │ │ smlabbcs r3, r6, r0, r6 │ │ │ │ subcs lr, r3, r0, asr #20 │ │ │ │ - b 0x10e0b70 │ │ │ │ + b 0x10e0ab0 │ │ │ │ @ instruction: 0xf04010c3 │ │ │ │ @ instruction: 0xf5044002 │ │ │ │ - blls 0x195ebc │ │ │ │ + blls 0x195dfc │ │ │ │ eorvs r2, r3, r0, lsl #10 │ │ │ │ rsbvs r4, r5, r3, lsl r6 │ │ │ │ @ instruction: 0xf8c84602 │ │ │ │ @ instruction: 0x4638cebc │ │ │ │ - blx 0xffeddc │ │ │ │ + blx 0xffed1c │ │ │ │ cmppvs r8, #216, 16 @ p-variant is OBSOLETE @ 0xd80000 │ │ │ │ orreq pc, r1, #402653187 @ 0x18000003 │ │ │ │ @ instruction: 0xf8d5e789 │ │ │ │ strls r9, [r4], -r4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ @ instruction: 0xf1b9d995 │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf50480bf │ │ │ │ - blvc 0xfe2d5264 │ │ │ │ + blvc 0xfe2d51a4 │ │ │ │ svclt 0x000c2b03 │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ str r0, [ip, r1] │ │ │ │ mrcne 8, 2, APSR_nzcv, cr0, cr8, {6} │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf8d8af72 │ │ │ │ - bl 0x2d07c4 │ │ │ │ + bl 0x2d0704 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnsmi r6, #20, 28 @ 0x140 │ │ │ │ movweq pc, #4102 @ 0x1006 @ │ │ │ │ cdpcs 7, 0, cr14, cr0, cr7, {3} │ │ │ │ sbchi pc, ip, r0, asr #32 │ │ │ │ addsle r2, pc, r0, lsl #16 │ │ │ │ - blge 0x24964c │ │ │ │ + blge 0x24958c │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ strmi r7, [r4], sl, lsr #30 │ │ │ │ - blls 0x22d318 │ │ │ │ - bleq 0x67d4e0 │ │ │ │ + blls 0x22d258 │ │ │ │ + bleq 0x67d420 │ │ │ │ andeq pc, r0, #-1073741770 @ 0xc0000036 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - teqpne r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + cmnpeq r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10a444b │ │ │ │ @ instruction: 0xf8933eff │ │ │ │ - blls 0x245110 │ │ │ │ + blls 0x245050 │ │ │ │ @ instruction: 0xf1aa4331 │ │ │ │ - b 0x1182680 │ │ │ │ + b 0x11825c0 │ │ │ │ svcvc 0x006b5042 │ │ │ │ subsvs pc, pc, #8, 10 @ 0x2000000 │ │ │ │ sbcne lr, r3, r0, asr #20 │ │ │ │ cmnmi r3, r3, ror r2 │ │ │ │ andpl lr, r3, r0, asr #20 │ │ │ │ movweq pc, #478 @ 0x1de @ │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ - b 0x10e7aac │ │ │ │ + b 0x10e79ec │ │ │ │ stmiavs r9!, {r0, r7, ip, sp}^ │ │ │ │ stcne 8, cr15, [r8], {66} @ 0x42 │ │ │ │ subcc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf8422300 │ │ │ │ @ instruction: 0xf0403c04 │ │ │ │ stmdbvs fp!, {r2, r4, r5, r6, r7, lr} │ │ │ │ vqdmulh.s d2, d0, d3 │ │ │ │ @@ -180962,34 +180914,34 @@ │ │ │ │ ldrb r2, [sl, -r3, lsl #4]! │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mrceq 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ movweq pc, #473 @ 0x1d9 @ │ │ │ │ muls ip, r5, r8 │ │ │ │ movweq lr, #39747 @ 0x9b43 │ │ │ │ svcpl 0x0000f410 │ │ │ │ - b 0x14b5378 │ │ │ │ + b 0x14b52b8 │ │ │ │ svcvc 0x006b1983 │ │ │ │ - b 0x1120eac │ │ │ │ + b 0x1120dec │ │ │ │ vmla.f q9, q0, d1[1] │ │ │ │ @ instruction: 0xf0856500 │ │ │ │ - b 0x1102308 │ │ │ │ + b 0x1102248 │ │ │ │ tstmi sp, #-2147483615 @ 0x80000021 │ │ │ │ svclt 0x00182a02 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ streq pc, [r1, #-133] @ 0xffffff7b │ │ │ │ tstlt r5, sp, ror #5 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x11353c8 │ │ │ │ - b 0x10c5230 │ │ │ │ + b 0x1135308 │ │ │ │ + b 0x10c5170 │ │ │ │ @ instruction: 0xf0400009 │ │ │ │ @ instruction: 0xf1ba4012 │ │ │ │ andsle r0, r9, r1, lsl #30 │ │ │ │ strb r2, [sl, -r4, lsl #2] │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x1135494 │ │ │ │ + b 0x11353d4 │ │ │ │ @ instruction: 0xf0401083 │ │ │ │ vst4.8 {d20-d23}, [r0 :64], r6 │ │ │ │ ldrb r5, [r0, r0]! │ │ │ │ addmi pc, r0, #79 @ 0x4f │ │ │ │ stclne 8, cr15, [r8, #800]! @ 0x320 │ │ │ │ stclcs 8, cr15, [ip, #800]! @ 0x320 │ │ │ │ @ instruction: 0xf04fe7bb │ │ │ │ @@ -181000,76 +180952,76 @@ │ │ │ │ strble r0, [r1, #1819]! @ 0x71b │ │ │ │ stcvs 4, cr15, [r0], {76} @ 0x4c │ │ │ │ str r2, [sl, -r4, lsl #2]! │ │ │ │ movweq lr, #6729 @ 0x1a49 │ │ │ │ tstpmi r1, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ bfi r4, r8, #6, #15 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ - blmi 0x301444 │ │ │ │ + vmla.f d18, d16, d0[3] │ │ │ │ + blmi 0x301384 │ │ │ │ andls r2, r0, lr, lsl #5 │ │ │ │ mrrc2 1, 7, pc, r8, cr9 @ │ │ │ │ - orrcc pc, ip, r4, asr #12 │ │ │ │ + biccs pc, ip, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccc pc, r8, r4, asr #12 │ │ │ │ + rsccs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r1, #3072 @ 0xc00 │ │ │ │ ldc2l 1, cr15, [r4, #-704]! @ 0xfffffd40 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq r9, [r3], -r0 │ │ │ │ - eorseq r9, r3, r8, asr #19 │ │ │ │ - orrcc pc, ip, r4, asr #12 │ │ │ │ + ldrshteq r9, [r3], -r0 │ │ │ │ + eorseq r9, r3, r8, lsl #18 │ │ │ │ + biccs pc, ip, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r8, r4, asr #12 │ │ │ │ + andcc pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r2, #24, 22 @ 0x6000 │ │ │ │ stc2l 1, cr15, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - orrcc pc, ip, r4, asr #12 │ │ │ │ + biccs pc, ip, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsmi pc, r0, r4, asr #12 │ │ │ │ + subscc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r5, #18432 @ 0x4800 │ │ │ │ ldc2l 1, cr15, [r6, #-704] @ 0xfffffd40 │ │ │ │ - orrcc pc, ip, r4, asr #12 │ │ │ │ + biccs pc, ip, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - submi pc, r4, r4, asr #12 │ │ │ │ + addcc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ eorscs r4, fp, #13312 @ 0x3400 │ │ │ │ stc2l 1, cr15, [sl, #-704] @ 0xfffffd40 │ │ │ │ - orrcc pc, ip, r4, asr #12 │ │ │ │ + biccs pc, ip, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eormi pc, r0, r4, asr #12 │ │ │ │ + rsbcc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r7, #6144 @ 0x1800 │ │ │ │ ldc2 1, cr15, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ - blmi 0x1c14dc │ │ │ │ + vmla.f d18, d16, d0[3] │ │ │ │ + blmi 0x1c141c │ │ │ │ ldrdls r2, [r0], -ip │ │ │ │ stc2 1, cr15, [ip], {121} @ 0x79 │ │ │ │ - eorseq r9, r3, r8, asr #19 │ │ │ │ - ldrshteq r9, [r3], -ip │ │ │ │ - eorseq r9, r3, r8, ror #19 │ │ │ │ + eorseq r9, r3, r8, lsl #18 │ │ │ │ + eorseq r9, r3, ip, lsr r9 │ │ │ │ + eorseq r9, r3, r8, lsr #18 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmib r3, {r1, r9, sl, lr}^ │ │ │ │ stmdbcs r0, {r1, ip} │ │ │ │ bicsvs lr, r1, #323584 @ 0x4f000 │ │ │ │ movtne lr, #2627 @ 0xa43 │ │ │ │ bfceq sp, #20, #5 │ │ │ │ @ instruction: 0xf8d2d520 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bllt 0xfe4d925c │ │ │ │ + bllt 0xfe4d919c │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ - b 0x17ee464 │ │ │ │ + b 0x17ee3a4 │ │ │ │ subsle r0, r1, r0, lsl #28 │ │ │ │ ldrtle r0, [sp], #-75 @ 0xffffffb5 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrmi r4, fp, #0, 6 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - bllt 0x12d917c │ │ │ │ + bllt 0x12d90bc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf013fb04 │ │ │ │ tstle r0, r1 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @@ -181088,56 +181040,56 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ msreq SPSR_xc, #9568256 @ 0x920000 │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff25e │ │ │ │ + blx 0x1ff19e │ │ │ │ orrpl pc, r0, #8388608 @ 0x800000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xd1b94303 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff282 │ │ │ │ + blx 0x1ff1c2 │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51795 @ 0xca53 │ │ │ │ strb sp, [pc, sl, lsr #1]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18320 │ │ │ │ + bl 0xfec18260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ @ instruction: 0x46164b14 │ │ │ │ @ instruction: 0x46074a14 │ │ │ │ movwls r4, #1549 @ 0x60d │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ vhsub.s8 d16, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf04c022d │ │ │ │ stmdbls lr, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #41736 @ 0xa308 │ │ │ │ @ instruction: 0xf9eaf017 │ │ │ │ - blge 0x1929f0 │ │ │ │ + blge 0x192930 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r3], #-1026 @ 0xfffffbfe │ │ │ │ stc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ - eorseq r9, r3, r4, lsl sl │ │ │ │ + eorseq r9, r3, r4, asr r9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1838c │ │ │ │ + bl 0xfec182cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [sl], r0 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0x460f4a12 │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @@ -181146,109 +181098,109 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7fe9301 │ │ │ │ strbtmi pc, [fp], -r5, lsr #16 @ │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ strtmi sl, [r8], -r1, lsl #18 │ │ │ │ ldcvc 8, cr15, [r0], #788 @ 0x314 │ │ │ │ ldcmi 8, cr15, [r4], #788 @ 0x314 │ │ │ │ - blx 0x207f1ce │ │ │ │ + blx 0x207f10e │ │ │ │ @ instruction: 0xf8c54633 │ │ │ │ @ instruction: 0xf04f0cac │ │ │ │ tstcs r3, sl, lsl #4 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ svclt 0x0000f83d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec183f0 │ │ │ │ + bl 0xfec18330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ - blcs 0xd4258 │ │ │ │ - bmi 0x692a58 │ │ │ │ + blcs 0xd4198 │ │ │ │ + bmi 0x692998 │ │ │ │ tstpeq fp, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ svclt 0x000c9400 │ │ │ │ strcs r2, [r6], #-1029 @ 0xfffffbfb │ │ │ │ strmi r9, [r7], -r3, lsl #8 │ │ │ │ ldmdavs r2, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ vhsub.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ strcs r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8], #-1027 @ 0xfffffbfd │ │ │ │ cdp2 0, 3, cr15, cr10, cr12, {2} │ │ │ │ @ instruction: 0x46049912 │ │ │ │ @ instruction: 0xf0174638 │ │ │ │ - blge 0x1bf838 │ │ │ │ + blge 0x1bf778 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fd1d │ │ │ │ - eorseq r9, r3, r4, lsl sl │ │ │ │ + eorseq r9, r3, r4, asr r9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18468 │ │ │ │ + bl 0xfec183a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ svclt 0x0000ff4f │ │ │ │ - bcc 0x108bac │ │ │ │ + bcc 0x108aec │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851cf6 │ │ │ │ + blx 0x851c36 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108bd4 │ │ │ │ + bcc 0x108b14 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x851d1e │ │ │ │ + blx 0x851c5e │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108bfc │ │ │ │ + bcc 0x108b3c │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851d46 │ │ │ │ + blx 0x851c86 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf64fb087 │ │ │ │ @ instruction: 0xf6cf79f8 │ │ │ │ @ instruction: 0x461d79ff │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ - bl 0xfeb28b5c │ │ │ │ + bl 0xfeb28a9c │ │ │ │ @ instruction: 0xf8dd0902 │ │ │ │ andls r8, r5, r4, asr #32 │ │ │ │ mcr2 10, 4, pc, cr6, cr15, {2} @ │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ - b 0x14a534c │ │ │ │ + b 0x14a528c │ │ │ │ svclt 0x000c0ece │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ - bleq 0xff27bc84 │ │ │ │ + bleq 0xff27bbc4 │ │ │ │ svclt 0x000c4606 │ │ │ │ @ instruction: 0xf8cd46f3 │ │ │ │ stmib sp, {r3, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1a7be03 │ │ │ │ @ instruction: 0xf1a40b08 │ │ │ │ ldrbmi r0, [r2], -r8, lsl #20 │ │ │ │ stmdavs r8!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ @@ -181258,42 +181210,42 @@ │ │ │ │ strbmi r0, [r0, ip, lsl #24] │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf8554683 │ │ │ │ strbmi r0, [r0, r8, lsl #24] │ │ │ │ strmi r4, [r2], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554639 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x113290 │ │ │ │ + blls 0x1131d0 │ │ │ │ ldrcc r9, [r0, -r2, lsl #20] │ │ │ │ @ instruction: 0xf8c64423 │ │ │ │ @ instruction: 0xf8c69000 │ │ │ │ addsmi fp, sl, #4 │ │ │ │ andge lr, r2, r6, asr #19 │ │ │ │ ldreq pc, [r0], -r6, lsl #2 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8ddbe03 │ │ │ │ ldrbmi sl, [lr, #20] │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8a7c0 │ │ │ │ + bl 0xfeb8a700 │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xd27d0 │ │ │ │ + bl 0xd2710 │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ - b 0x148bc68 │ │ │ │ + b 0x148bba8 │ │ │ │ svclt 0x00043cd0 │ │ │ │ @ instruction: 0xf043035b │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - blcs 0xef984 │ │ │ │ + blcs 0xef8c4 │ │ │ │ @ instruction: 0xf041bf08 │ │ │ │ orrslt r0, r9, r1, lsl #2 │ │ │ │ sbcvc lr, ip, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -181314,88 +181266,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs fp, [r2], #-137 @ 0xffffff77 │ │ │ │ svcls 0x0002f893 │ │ │ │ ldmdals r3, {r0, r2, ip, pc} │ │ │ │ stmibeq r0, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1e88ba │ │ │ │ - blx 0x188d474 │ │ │ │ + blx 0x1e87fa │ │ │ │ + blx 0x188d3b4 │ │ │ │ @ instruction: 0xf10efe85 │ │ │ │ stcls 14, cr0, [r5], {1} │ │ │ │ msrvc SPSR_f, #0, 12 │ │ │ │ vsubw.u8 , , d3 │ │ │ │ - b 0x148a08c │ │ │ │ - blcs 0x144fc4 │ │ │ │ + b 0x1489fcc │ │ │ │ + blcs 0x144f04 │ │ │ │ strbcs pc, [r0, #965] @ 0x3c5 @ │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r9, sl, lr}^ │ │ │ │ svclt 0x001c6014 │ │ │ │ @ instruction: 0x461f00db │ │ │ │ @ instruction: 0xf1a79006 │ │ │ │ strtmi r0, [r7], #-16 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ svclt 0x00089704 │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r9, sl, lr}^ │ │ │ │ streq lr, [r0, -r5, lsl #20] │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ - bl 0x101a78 │ │ │ │ + bl 0x1019b8 │ │ │ │ @ instruction: 0xf851000c │ │ │ │ ldrmi r1, [r4], #55 @ 0x37 │ │ │ │ eorsvc pc, r7, r2, asr r8 @ │ │ │ │ - blx 0x91b5d4 │ │ │ │ + blx 0x91b514 │ │ │ │ @ instruction: 0xf1c5fa05 │ │ │ │ @ instruction: 0xf8dc0120 │ │ │ │ - blx 0xa894f0 │ │ │ │ - blx 0x1000f8 │ │ │ │ - b 0x137d8ec │ │ │ │ + blx 0xa89430 │ │ │ │ + blx 0x100038 │ │ │ │ + b 0x137d82c │ │ │ │ @ instruction: 0xf1a50a01 │ │ │ │ - blx 0x8c1970 │ │ │ │ - blx 0x8ff508 │ │ │ │ - b 0x137d8fc │ │ │ │ + blx 0x8c18b0 │ │ │ │ + blx 0x8ff448 │ │ │ │ + b 0x137d83c │ │ │ │ stmdbls r6, {r0, r9, fp} │ │ │ │ - beq 0x27bf28 │ │ │ │ - b 0xfe2d2d9c │ │ │ │ + beq 0x27be68 │ │ │ │ + b 0xfe2d2cdc │ │ │ │ @ instruction: 0xf1c50801 │ │ │ │ strcs r0, [r0], #-288 @ 0xfffffee0 │ │ │ │ @ instruction: 0x3e06e9cd │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - bleq 0x13be44 │ │ │ │ + bleq 0x13bd84 │ │ │ │ msreq CPSR_, r5, lsr #3 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ - bleq 0x13be54 │ │ │ │ + bleq 0x13bd94 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa2a │ │ │ │ - blx 0x2d2e5c │ │ │ │ - blx 0xafdd44 │ │ │ │ + blx 0x2d2d9c │ │ │ │ + blx 0xafdc84 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff4d │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r7], -r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xb92e7c │ │ │ │ + blx 0xb92dbc │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff3cf7ff │ │ │ │ movwls r9, #2819 @ 0xb03 │ │ │ │ - blls 0x652d74 │ │ │ │ + blls 0x652cb4 │ │ │ │ ldmdavs r2!, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf98cf769 │ │ │ │ + @ instruction: 0xf9ecf769 │ │ │ │ @ instruction: 0xf8469b04 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x210da0 │ │ │ │ + bls 0x210ce0 │ │ │ │ ldrmi r4, [sl], #-1438 @ 0xfffffa62 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xfe78a994 │ │ │ │ + bne 0xfe78a8d4 │ │ │ │ strmi lr, [r2, #-2274] @ 0xfffff71e │ │ │ │ strmi r1, [lr, #2257] @ 0x8d1 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -181420,46 +181372,46 @@ │ │ │ │ sbcseq fp, fp, sl, lsl pc │ │ │ │ @ instruction: 0x4692469a │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ andseq pc, r4, r0, lsr r8 @ │ │ │ │ @ instruction: 0xf787fab7 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0x5c12e9dd │ │ │ │ - b 0x243c14 │ │ │ │ - b 0xa42638 │ │ │ │ + b 0x243b54 │ │ │ │ + b 0xa42578 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl}^ │ │ │ │ - bl 0x10de34 │ │ │ │ + bl 0x10dd74 │ │ │ │ cmneq r6, r4, asr #29 │ │ │ │ eorsvc pc, r4, r1, asr r8 @ │ │ │ │ smlawteq r0, r6, r1, pc @ │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ - blx 0x1d1a14 │ │ │ │ + blx 0x1d1954 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, r6, lsr #3 │ │ │ │ @ instruction: 0xf606fa24 │ │ │ │ @ instruction: 0xf101fa24 │ │ │ │ streq lr, [ip], -r6, lsl #21 │ │ │ │ strbmi r4, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7ff406f │ │ │ │ stcls 14, cr15, [r3, #-788] @ 0xfffffcec │ │ │ │ @ instruction: 0x4683463b │ │ │ │ strtmi r4, [sl], #1607 @ 0x647 │ │ │ │ ldrmi r2, [r8], r0, lsl #8 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa28 │ │ │ │ - blx 0x252f98 │ │ │ │ + blx 0x252ed8 │ │ │ │ ldrcc pc, [r0], #-514 @ 0xfffffdfe │ │ │ │ vpmax.u8 d15, d3, d22 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ - blls 0x5e7288 │ │ │ │ + blls 0x5e71c8 │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf900f769 │ │ │ │ - bleq 0x1ff7a8 │ │ │ │ + @ instruction: 0xf960f769 │ │ │ │ + bleq 0x1ff6e8 │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ addsmi r9, sl, #49152 @ 0xc000 │ │ │ │ stmdble r7, {r0, r3, r4, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r1!, {r0, r1, r3, r4, r6, r9, fp, ip}^ │ │ │ │ stmiane r8, {r1, r8, sl, lr}^ │ │ │ │ @@ -181516,15 +181468,15 @@ │ │ │ │ strcc fp, [r1, #-740] @ 0xfffffd1c │ │ │ │ rsceq r3, sp, r1, lsl #8 │ │ │ │ rsceq fp, r5, r8, lsl #30 │ │ │ │ @ instruction: 0xf91c440d │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf91e2f01 │ │ │ │ bicseq r4, fp, r1, lsl #30 │ │ │ │ - blx 0x1ce49a │ │ │ │ + blx 0x1ce3da │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r1, fp, r7, asr #5 │ │ │ │ svclt 0x001c429a │ │ │ │ @ instruction: 0xf08317db │ │ │ │ addmi r0, sp, #-268435449 @ 0xf0000007 │ │ │ │ svccs 0x0001f800 │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ @@ -181533,46 +181485,46 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vabal.u8 , d3, d0 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b143c │ │ │ │ + b 0x14b137c │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ svcgt 0x0001f911 │ │ │ │ svccc 0x0001f912 │ │ │ │ vqrdmlah.s d15, d12, d3 │ │ │ │ stclne 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi r1, [ip, #475] @ 0x1db │ │ │ │ bfine fp, ip, (invalid: 30:27) │ │ │ │ - ldcleq 0, cr15, [pc], #-524 @ 0xc15fc │ │ │ │ + ldcleq 0, cr15, [pc], #-524 @ 0xc153c │ │ │ │ @ instruction: 0xf800458e │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1ff996 │ │ │ │ + blx 0x1ff8d6 │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b149c │ │ │ │ + b 0x14b13dc │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ @ instruction: 0xf9112440 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x59145e │ │ │ │ + blx 0x59139e │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r1, fp, r7, asr #25 │ │ │ │ svclt 0x001c459c │ │ │ │ @ instruction: 0xf08317db │ │ │ │ strmi r0, [lr, #3199] @ 0xc7f │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ @@ -181584,16 +181536,16 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ addcc lr, ip, pc, asr #20 │ │ │ │ sbccc lr, r2, r0, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe0ca0ac │ │ │ │ - blls 0x11dc38 │ │ │ │ + b 0xfe0c9fec │ │ │ │ + blls 0x11db78 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ ldrmi fp, [lr], r0, lsl #10 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ @@ -181601,24 +181553,24 @@ │ │ │ │ vnmulmi.f32 s28, s28, s30 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ @ instruction: 0xcc02fb11 │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ mvncc lr, #323584 @ 0x4f000 │ │ │ │ stclcc 3, cr15, [pc], {76} @ 0x4c │ │ │ │ svclt 0x001f4563 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xc1a08 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xc1948 │ │ │ │ vstmiavc r3!, {s29-s168} │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ - blx 0x51147a │ │ │ │ + blx 0x5113ba │ │ │ │ bicsne lr, sl, #-939524096 @ 0xc8000000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89e90c │ │ │ │ + blx 0x89e84c │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -181631,59 +181583,59 @@ │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r9, sl, lr}^ @ │ │ │ │ svcgt 0x0002f93e │ │ │ │ - blcs 0x17fe28 │ │ │ │ + blcs 0x17fd68 │ │ │ │ svcge 0x0002f834 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ andgt pc, sl, #18432 @ 0x4800 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5984 │ │ │ │ + b 0xfe2e58c4 │ │ │ │ addmi r7, pc, #57856 @ 0xe200 │ │ │ │ andgt pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r8], #-486 @ 0xfffffe1a │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x52ee02 │ │ │ │ - b 0x14c11cc │ │ │ │ + blx 0x52ed42 │ │ │ │ + b 0x14c110c │ │ │ │ ldrne r3, [fp], #-3276 @ 0xfffff334 │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xf132fb11 │ │ │ │ @ instruction: 0x0c0eebac │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - b 0x14927dc │ │ │ │ + b 0x149271c │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ strcs fp, [r1], #-3868 @ 0xfffff0e4 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rsccc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf647bf18 │ │ │ │ vqrdmlsh.s , , │ │ │ │ svclt 0x001833cf │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89ea10 │ │ │ │ + blx 0x89e950 │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -181691,27 +181643,27 @@ │ │ │ │ @ instruction: 0xf1a29c08 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ rsclt r7, r5, #66846720 @ 0x3fc0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ea58 │ │ │ │ + b 0x148e998 │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf93c190e │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf93e9b02 │ │ │ │ bicseq sl, r2, #2, 30 │ │ │ │ addmi pc, r0, #8388608 @ 0x800000 │ │ │ │ andscs pc, r9, #10240 @ 0x2800 │ │ │ │ stmibcc pc, {r1, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ strbmi r1, [sl, #-978] @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2a1a84 │ │ │ │ + b 0xfe2a19c4 │ │ │ │ addmi r7, lr, #3702784 @ 0x388000 │ │ │ │ andls pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -181728,22 +181680,22 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc1ae8 │ │ │ │ - blgt 0x17ffb0 │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc1a28 │ │ │ │ + blgt 0x17fef0 │ │ │ │ svccs 0x0002f83e │ │ │ │ vpadd.i8 d15, d12, d2 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5b04 │ │ │ │ + b 0xfe2e5a44 │ │ │ │ adcsmi r7, r9, #57856 @ 0xe200 │ │ │ │ svcgt 0x0002f825 │ │ │ │ strtmi sp, [r0], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ @@ -181758,34 +181710,34 @@ │ │ │ │ @ instruction: 0xf44f9c08 │ │ │ │ @ instruction: 0xf04f4780 │ │ │ │ @ instruction: 0xf6470901 │ │ │ │ rsclt r7, r5, #16711680 @ 0xff0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148eb64 │ │ │ │ + b 0x148eaa4 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf9311e84 │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ - blx 0x56d786 │ │ │ │ + blx 0x56d6c6 │ │ │ │ vhsub.u8 d23, d2, d10 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ andls pc, r0, r3, asr #17 │ │ │ │ - bvc 0xff97c5b0 │ │ │ │ + bvc 0xff97c4f0 │ │ │ │ @ instruction: 0xf824428e │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4b7a4 │ │ │ │ + bl 0xfec4b6e4 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdb7b4 │ │ │ │ + bl 0xdb6f4 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181798,44 +181750,44 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x1535cc │ │ │ │ - b 0x1484918 │ │ │ │ + bl 0x15350c │ │ │ │ + b 0x1484858 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9c20 │ │ │ │ + b 0x14a9b60 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ ands pc, r7, fp, lsr r9 @ │ │ │ │ andeq lr, r9, r1, lsr #23 │ │ │ │ @ instruction: 0xf93046c4 │ │ │ │ - blx 0x14c83a │ │ │ │ + blx 0x14c77a │ │ │ │ vhsub.u8 d31, d2, d14 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ - b 0xfe219cd8 │ │ │ │ + b 0xfe219c18 │ │ │ │ addmi r7, r8, #925696 @ 0xe2000 │ │ │ │ svcge 0x0002f82c │ │ │ │ - bls 0x136408 │ │ │ │ + bls 0x136348 │ │ │ │ @ instruction: 0xf1003708 │ │ │ │ cps #16 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ stmdals r2, {r1, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ - blls 0x1936d8 │ │ │ │ + blls 0x193618 │ │ │ │ addmi r4, r3, #-2046820352 @ 0x86000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb06c │ │ │ │ + bl 0xfe8cafac │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x45307c │ │ │ │ + bl 0x452fbc │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181844,50 +181796,50 @@ │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1, -r0, lsl #16] │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r3, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148dcbc │ │ │ │ - b 0x148af4c │ │ │ │ + b 0x148dbfc │ │ │ │ + b 0x148ae8c │ │ │ │ stmib sp, {r0, r1, r6, r7, r8, r9}^ │ │ │ │ svclt 0x00163e02 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ - bl 0x1536d4 │ │ │ │ + bl 0x153614 │ │ │ │ svclt 0x00080244 │ │ │ │ - b 0x1493534 │ │ │ │ + b 0x1493474 │ │ │ │ stmib sp, {r1, r3, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r4], -r0 │ │ │ │ svclt 0x00a82c08 │ │ │ │ - b 0x148ad04 │ │ │ │ + b 0x148ac44 │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ ldrbmi r4, [r9], #-1152 @ 0xfffffb80 │ │ │ │ andsge pc, r8, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c0beba1 │ │ │ │ @ instruction: 0xf93c46ce │ │ │ │ - blx 0x190906 │ │ │ │ + blx 0x190846 │ │ │ │ vcgt.u8 d20, d3, d10 │ │ │ │ bicsne r3, fp, #207 @ 0xcf │ │ │ │ svclt 0x001c4283 │ │ │ │ - b 0xfe259dc8 │ │ │ │ + b 0xfe259d08 │ │ │ │ strmi r7, [ip, #227] @ 0xe3 │ │ │ │ svceq 0x0002f82e │ │ │ │ - blls 0xf64d4 │ │ │ │ + blls 0xf6414 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r1], #268 @ 0x10c │ │ │ │ movweq lr, #6621 @ 0x19dd │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ strmi r4, [r6], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb13c │ │ │ │ + bl 0xfe8cb07c │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x45314c │ │ │ │ + bl 0x45308c │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181900,34 +181852,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x153764 │ │ │ │ - b 0x14826b0 │ │ │ │ + bl 0x1536a4 │ │ │ │ + b 0x14825f0 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9db8 │ │ │ │ + b 0x14a9cf8 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andeq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bead8 │ │ │ │ + bcc 0xff4bea18 │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fc7f8 │ │ │ │ + bvc 0xff8fc738 │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -181953,34 +181905,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x153838 │ │ │ │ - b 0x1482784 │ │ │ │ + bl 0x153778 │ │ │ │ + b 0x14826c4 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9e8c │ │ │ │ + b 0x14a9dcc │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andseq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bebac │ │ │ │ + bcc 0xff4beaec │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fc8cc │ │ │ │ + bvc 0xff8fc80c │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182003,18 +181955,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccs 0x0002f93c │ │ │ │ - blmi 0x1803f8 │ │ │ │ + blmi 0x180338 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf50203d2 │ │ │ │ - blx 0x592942 │ │ │ │ + blx 0x592882 │ │ │ │ vcgt.u8 d18, d3, d4 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182028,18 +181980,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccc 0x0002f93c │ │ │ │ - blcs 0x18045c │ │ │ │ + blcs 0x18039c │ │ │ │ svcmi 0x0002f93e │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - blx 0x1d2da6 │ │ │ │ + blx 0x1d2ce6 │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182048,22 +182000,22 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1c48 │ │ │ │ + b 0x14b1b88 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ - ldrbtvc pc, [pc], #1607 @ 0xc1ff8 @ │ │ │ │ + ldrbtvc pc, [pc], #1607 @ 0xc1f38 @ │ │ │ │ @ instruction: 0xf931448e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591c0e │ │ │ │ + blx 0x591b4e │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s160} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182072,23 +182024,23 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vbic.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1ca8 │ │ │ │ + b 0x14b1be8 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ @ instruction: 0xf647448e │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591c72 │ │ │ │ + blx 0x591bb2 │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182104,15 +182056,15 @@ │ │ │ │ rscseq r1, pc, r6, lsl #29 │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472500 │ │ │ │ ldrshtne r7, [pc], #-79 │ │ │ │ ands pc, r5, r8, lsr r9 @ │ │ │ │ tstpeq r0, ip, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314630 │ │ │ │ - blx 0x591cd2 │ │ │ │ + blx 0x591c12 │ │ │ │ vcgt.u8 d31, d3, d14 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x00184293 │ │ │ │ rscvc lr, r3, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf8204561 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ @ instruction: 0xf1013508 │ │ │ │ @@ -182129,24 +182081,24 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 12, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vst1.8 {d18-d20}, [pc], r0 │ │ │ │ - b 0x149332c │ │ │ │ + b 0x149326c │ │ │ │ @ instruction: 0xf6470868 │ │ │ │ @ instruction: 0xf93975ff │ │ │ │ @ instruction: 0xf1ace016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ movwmi pc, #60179 @ 0xeb13 @ │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ addsmi r1, r3, #1811939331 @ 0x6c000003 │ │ │ │ - b 0xfe231db0 │ │ │ │ + b 0xfe231cf0 │ │ │ │ strbmi r7, [r1, #-739]! @ 0xfffffd1d │ │ │ │ svccs 0x0002f820 │ │ │ │ @ instruction: 0x3608d1f0 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ ldrmi r3, [r0, #1808]! @ 0x710 │ │ │ │ andcs sp, r0, r5, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182156,75 +182108,75 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x5440e0 │ │ │ │ - bl 0x11829cc │ │ │ │ + bl 0x544020 │ │ │ │ + bl 0x118290c │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x10c60a8 │ │ │ │ + b 0x10c5fe8 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfed880bc │ │ │ │ + bl 0xfed87ffc │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, r2, lsl #1 │ │ │ │ bicmi r9, r0, #4096 @ 0x1000 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff1051e2 │ │ │ │ + blx 0xff105122 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed08150 │ │ │ │ + bl 0xfed08090 │ │ │ │ andsle r7, r0, ip, ror #31 │ │ │ │ strlt r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ - b 0x148adfc │ │ │ │ + b 0x148ad3c │ │ │ │ @ instruction: 0xf8c27eec │ │ │ │ @ instruction: 0xf08e3ee0 │ │ │ │ bicmi r4, r0, #0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ ldrmi pc, [r8], -r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r3], ip, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ - beq 0x13e370 │ │ │ │ + beq 0x13e2b0 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, pc, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x148f650 │ │ │ │ + b 0x148f590 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85e9501 │ │ │ │ @ instruction: 0xf85c0f04 │ │ │ │ @ instruction: 0xf0005b04 │ │ │ │ @ instruction: 0xf8564100 │ │ │ │ strbeq r4, [r2, r4, lsl #30] │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlabtcs r4, r5, fp, pc @ │ │ │ │ @ instruction: 0x17c80fd2 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfedc81d8 │ │ │ │ + bl 0xfedc8118 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andge pc, r0, r3, asr #17 │ │ │ │ andeq lr, r9, #128, 20 @ 0x80000 │ │ │ │ @ instruction: 0xf8ce45e0 │ │ │ │ bicsle r2, lr, r0 │ │ │ │ strtmi r9, [fp], #3329 @ 0xd01 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ @@ -182242,15 +182194,15 @@ │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ strlt r4, [r0, #-896] @ 0xfffffc80 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ pkhtbmi r1, r6, fp, asr #20 │ │ │ │ andeq lr, r2, #108, 22 @ 0x1b000 │ │ │ │ - b 0x10c6250 │ │ │ │ + b 0x10c6190 │ │ │ │ strbne r0, [r3, r2, asr #32] │ │ │ │ svcvc 0x00e2ebb3 │ │ │ │ ldrbne sp, [r1, r6] │ │ │ │ @ instruction: 0xf0812301 │ │ │ │ @ instruction: 0xf8ce4000 │ │ │ │ bicmi r3, r0, #224, 28 @ 0xe00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182259,75 +182211,75 @@ │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [ip], -r4, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ @ instruction: 0xf04f1f05 │ │ │ │ @ instruction: 0xf06f0b01 │ │ │ │ ldrmi r4, [lr], r0, lsl #20 │ │ │ │ - blx 0x18a9f64 │ │ │ │ + blx 0x18a9ea4 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x113c6c │ │ │ │ + bl 0x113bac │ │ │ │ strls r0, [r1, -r7, lsl #18] │ │ │ │ - blvc 0x2004a8 │ │ │ │ + blvc 0x2003e8 │ │ │ │ svceq 0x0004f856 │ │ │ │ svccc 0x0004f855 │ │ │ │ tstpmi r0, r3 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r0, -r7, lsl #23] │ │ │ │ @ instruction: 0xf11207da │ │ │ │ - b 0x1112d70 │ │ │ │ + b 0x1112cb0 │ │ │ │ @ instruction: 0xf1410153 │ │ │ │ - bne 0x542778 │ │ │ │ + bne 0x5426b8 │ │ │ │ tsteq r7, r1, ror #22 │ │ │ │ - b 0x11462c8 │ │ │ │ + b 0x1146208 │ │ │ │ strbne r0, [r8, r1, asr #4] │ │ │ │ - bl 0xfed882d4 │ │ │ │ + bl 0xfed88214 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andlt pc, r0, lr, asr #17 │ │ │ │ andeq lr, sl, #128, 20 @ 0x80000 │ │ │ │ eorvs r4, sl, r1, lsr #11 │ │ │ │ svcls 0x0001d1dc │ │ │ │ ldrmi r4, [r8, #1212]! @ 0x4bc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8a7a8 │ │ │ │ + bl 0xfea8a6e8 │ │ │ │ stmia ip!, {r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3c27b8 │ │ │ │ + bl 0x3c26f8 │ │ │ │ ldrmi r0, [r8, #775] @ 0x307 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf04f9c09 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ rsclt r4, r5, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148f3f0 │ │ │ │ + b 0x148f330 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf8511f04 │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ - blx 0xfe16a01a │ │ │ │ + blx 0xfe169f5a │ │ │ │ svceq 0x00d22909 │ │ │ │ - bvc 0xffb3cd4c │ │ │ │ + bvc 0xffb3cc8c │ │ │ │ subeq lr, r9, #270336 @ 0x42000 │ │ │ │ - blvc 0xff97cd54 │ │ │ │ + blvc 0xff97cc94 │ │ │ │ svcvc 0x00e9ebbb │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe362424 │ │ │ │ + b 0xfe362364 │ │ │ │ adcsmi r0, r1, #1879048192 @ 0x70000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -182347,23 +182299,23 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc2494 │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc23d4 │ │ │ │ @ instruction: 0xf8519401 │ │ │ │ ldrbtmi fp, [r2], -r4, lsl #22 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0xff38b4a6 │ │ │ │ + blx 0xff38b3e6 │ │ │ │ svceq 0x00d22403 │ │ │ │ - blvc 0xff9fcde8 │ │ │ │ + blvc 0xff9fcd28 │ │ │ │ subeq lr, r4, #270336 @ 0x42000 │ │ │ │ - bl 0xfed88400 │ │ │ │ + bl 0xfed88340 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andls pc, r0, sl, asr #17 │ │ │ │ andeq lr, r8, #569344 @ 0x8b000 │ │ │ │ @ instruction: 0xf845428f │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ strtmi r9, [r0], #-3073 @ 0xfffff3ff │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ @@ -182386,98 +182338,98 @@ │ │ │ │ strcs pc, [r1], #-965 @ 0xfffffc3b │ │ │ │ stccs 2, cr11, [r2], {235} @ 0xeb │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - b 0x14b2188 │ │ │ │ + b 0x14b20c8 │ │ │ │ ldrmi r0, [ip], -r4, asr #25 │ │ │ │ - bl 0xd3ec8 │ │ │ │ + bl 0xd3e08 │ │ │ │ svclt 0x00080b85 │ │ │ │ @ instruction: 0x4615469c │ │ │ │ stmibeq r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x9c02e9cd │ │ │ │ stmdacs r4, {r3, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - beq 0xfe0fce90 │ │ │ │ - bl 0x10a558 │ │ │ │ + beq 0xfe0fcdd0 │ │ │ │ + bl 0x10a498 │ │ │ │ strmi r0, [r2], -sl, lsl #8 │ │ │ │ eoreq pc, r2, fp, asr r8 @ │ │ │ │ smlatbeq sl, r4, fp, lr │ │ │ │ andls r4, r1, #172, 12 @ 0xac00000 │ │ │ │ - blcc 0x2006b0 │ │ │ │ + blcc 0x2005f0 │ │ │ │ andcc pc, r0, #134144 @ 0x20c00 │ │ │ │ - b 0x14864e0 │ │ │ │ - b 0x11a0d00 │ │ │ │ - b 0x1483284 │ │ │ │ - bl 0xff06210c │ │ │ │ + b 0x1486420 │ │ │ │ + b 0x11a0c40 │ │ │ │ + b 0x14831c4 │ │ │ │ + bl 0xff06204c │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ movweq lr, #31369 @ 0x7a89 │ │ │ │ @ instruction: 0xf84c428c │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrcc r9, [r0], #-2561 @ 0xfffff5ff │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ addsmi r3, r3, #4, 4 @ 0x40000000 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ - bls 0x2331b4 │ │ │ │ + bls 0x2330f4 │ │ │ │ strbtmi r4, [r2], #-1379 @ 0xfffffa9d │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebcb9b4 │ │ │ │ + bl 0xfebcb8f4 │ │ │ │ stmia r2!, {r1, sl, fp}^ │ │ │ │ - bl 0x1539c4 │ │ │ │ + bl 0x153904 │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ strmi fp, [r1], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4610 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ cdpls 8, 1, cr4, cr0, cr0, {0} │ │ │ │ movwcc fp, #4851 @ 0x12f3 │ │ │ │ vshr.u64 q8, q6, #58 │ │ │ │ - blcs 0x14b1fc │ │ │ │ + blcs 0x14b13c │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ movwcc fp, #7954 @ 0x1f12 │ │ │ │ strtmi r4, [r4], r3, lsr #12 │ │ │ │ - bleq 0xfe27d208 │ │ │ │ - b 0x14b226c │ │ │ │ + bleq 0xfe27d148 │ │ │ │ + b 0x14b21ac │ │ │ │ @ instruction: 0xf04f0cc3 │ │ │ │ svclt 0x00180000 │ │ │ │ strmi r4, [lr], -r3, ror #12 │ │ │ │ smlabtmi r4, sp, r9, lr │ │ │ │ addsne r4, sl, r1, lsl #12 │ │ │ │ @ instruction: 0x2c02e9cd │ │ │ │ ldrmi r2, [r3], -r4, lsl #20 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ - beq 0xfe1bcf6c │ │ │ │ + beq 0xfe1bceac │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf85b4455 │ │ │ │ ldrtmi r0, [r4], r1, lsr #32 │ │ │ │ strne lr, [r0], -sp, asr #19 │ │ │ │ streq lr, [sl], #-2981 @ 0xfffff45b │ │ │ │ @ instruction: 0xf8544606 │ │ │ │ ldrmi r0, [sl], -r4, lsl #22 │ │ │ │ - blx 0xff0caa52 │ │ │ │ + blx 0xff0ca992 │ │ │ │ svceq 0x00d22106 │ │ │ │ vfmsvc.f32 s29, s2, s30 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfecc85a0 │ │ │ │ + bl 0xfecc84e0 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andls pc, r0, r7, asr #17 │ │ │ │ andeq lr, r8, #581632 @ 0x8e000 │ │ │ │ @ instruction: 0xf84c42a5 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0x1600e9dd │ │ │ │ - bls 0x14fabc │ │ │ │ + bls 0x14f9fc │ │ │ │ ldrcc r3, [r0], -r4, lsl #2 │ │ │ │ ldclle 2, cr4, [r8], {138} @ 0x8a │ │ │ │ strgt lr, [r3], #-2525 @ 0xfffff623 │ │ │ │ strbmi r9, [r4, #-2309]! @ 0xfffff6fb │ │ │ │ stmdble r9, {r0, r5, r6, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @ instruction: 0x0c01ebac │ │ │ │ @@ -182494,122 +182446,122 @@ │ │ │ │ ldrbmi fp, [lr], -r7, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdami r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmov.i32 d25, #13697023 @ 0x00d0ffff │ │ │ │ rsclt r2, fp, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148e6e4 │ │ │ │ - b 0x148bd78 │ │ │ │ + b 0x148e624 │ │ │ │ + b 0x148bcb8 │ │ │ │ svclt 0x001503c3 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ @ instruction: 0x46704618 │ │ │ │ - bl 0x15416c │ │ │ │ + bl 0x1540ac │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ - b 0x14bb30c │ │ │ │ + b 0x14bb24c │ │ │ │ strcs r0, [r0, #-2720] @ 0xfffff560 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ stmdacs r4, {r3, sp, pc} │ │ │ │ svclt 0x00a8465b │ │ │ │ andls r2, r3, #4 │ │ │ │ stmdane ip, {r7} │ │ │ │ - bls 0x194120 │ │ │ │ + bls 0x194060 │ │ │ │ @ instruction: 0x0c0aeba4 │ │ │ │ strls r4, [r1, #-1585] @ 0xfffff9cf │ │ │ │ eoreq pc, r5, r2, asr r8 @ │ │ │ │ - blcs 0x20086c │ │ │ │ - blpl 0x20089c │ │ │ │ + blcs 0x2007ac │ │ │ │ + blpl 0x2007dc │ │ │ │ cdpmi 0, 0, cr15, cr0, cr2, {0} │ │ │ │ vnmlaeq.f32 s29, s4, s28 │ │ │ │ - blx 0xff204682 │ │ │ │ + blx 0xff2045c2 │ │ │ │ @ instruction: 0xf1122e00 │ │ │ │ @ instruction: 0xf14e4280 │ │ │ │ svceq 0x00d20500 │ │ │ │ subeq lr, r5, #270336 @ 0x42000 │ │ │ │ - blvc 0xffa3d088 │ │ │ │ + blvc 0xffa3cfc8 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ svcvc 0x00e5ebbe │ │ │ │ @ instruction: 0xf8c7bf1c │ │ │ │ - b 0xfe3a675c │ │ │ │ + b 0xfe3a669c │ │ │ │ strbmi r0, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ stcls 1, cr13, [r1, #-888] @ 0xfffffc88 │ │ │ │ - bls 0x14f7ac │ │ │ │ + bls 0x14f6ec │ │ │ │ strcc r3, [r4, #-1552] @ 0xfffff9f0 │ │ │ │ ldclle 2, cr4, [r0], {170} @ 0xaa │ │ │ │ @ instruction: 0xe010f8dd │ │ │ │ - blls 0x2141e8 │ │ │ │ + blls 0x214128 │ │ │ │ ldrbmi r4, [r3, #-1267]! @ 0xfffffb0d │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec4ab88 │ │ │ │ + bl 0xfec4aac8 │ │ │ │ stmia fp!, {r0, r1, r3, r9, sl, fp}^ │ │ │ │ - bl 0x382b98 │ │ │ │ + bl 0x382ad8 │ │ │ │ addsmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r3, lr, lsl #12 │ │ │ │ ldrbmi fp, [sp], -r7, lsl #1 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ vmov.i32 d25, #49407 @ 0x0000c0ff │ │ │ │ - blx 0x188b3c8 │ │ │ │ - blcs 0x1821d8 │ │ │ │ + blx 0x188b308 │ │ │ │ + blcs 0x182118 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14b2430 │ │ │ │ + b 0x14b2370 │ │ │ │ ldrbtmi r0, [r3], -r3, asr #19 │ │ │ │ ldrbtmi r4, [r1], fp, asr #12 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0x9e04e9cd │ │ │ │ andls r1, r3, #152 @ 0x98 │ │ │ │ strmi r2, [r3], -r4, lsl #16 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #8 │ │ │ │ - b 0x14a6808 │ │ │ │ - bl 0x105210 │ │ │ │ + b 0x14a6748 │ │ │ │ + bl 0x105150 │ │ │ │ ldrmi r0, [lr], sl, lsl #6 │ │ │ │ - bl 0xfec69418 │ │ │ │ + bl 0xfec69358 │ │ │ │ strtmi r0, [r8], -sl, lsl #24 │ │ │ │ @ instruction: 0xf8539401 │ │ │ │ @ instruction: 0xf85c3024 │ │ │ │ @ instruction: 0xf850bb04 │ │ │ │ @ instruction: 0xf0099b04 │ │ │ │ - b 0x1493824 │ │ │ │ - b 0x11def4c │ │ │ │ - blx 0xfe383992 │ │ │ │ + b 0x1493764 │ │ │ │ + b 0x11dee8c │ │ │ │ + blx 0xfe3838d2 │ │ │ │ @ instruction: 0xf111b903 │ │ │ │ @ instruction: 0xf1444180 │ │ │ │ - bl 0xfed03838 │ │ │ │ - bl 0x19c2c68 │ │ │ │ + bl 0xfed03778 │ │ │ │ + bl 0x19c2ba8 │ │ │ │ svceq 0x00c90409 │ │ │ │ cmpeq r4, r1, asr #20 │ │ │ │ - blvc 0xff9fd184 │ │ │ │ + blvc 0xff9fd0c4 │ │ │ │ stmibvc r1!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e4ebb9 │ │ │ │ @ instruction: 0xf8c6bf1c │ │ │ │ - b 0xfe3a2858 │ │ │ │ + b 0xfe3a2798 │ │ │ │ strbmi r0, [r6, #263]! @ 0x107 │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stcls 1, cr13, [r1], {217} @ 0xd9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ adcmi r3, r3, #4, 8 @ 0x4000000 │ │ │ │ ldmib sp, {r1, r3, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r9, [r3], r4, lsl #28 │ │ │ │ strbmi r4, [lr, #1227] @ 0x4cb │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb0ac84 │ │ │ │ + bl 0xfeb0abc4 │ │ │ │ stmia fp!, {r0, r1, r3, r8, fp}^ │ │ │ │ - bl 0x382c94 │ │ │ │ + bl 0x382bd4 │ │ │ │ ldrmi r0, [lr, #777] @ 0x309 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -182622,24 +182574,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf85c440c │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0086b04 │ │ │ │ @ instruction: 0xf85e4200 │ │ │ │ - b 0x14a24f0 │ │ │ │ - b 0x115f804 │ │ │ │ + b 0x14a2430 │ │ │ │ + b 0x115f744 │ │ │ │ @ instruction: 0xf1130258 │ │ │ │ @ instruction: 0xf1424380 │ │ │ │ - blx 0xff2830f2 │ │ │ │ + blx 0xff283032 │ │ │ │ svceq 0x00db3206 │ │ │ │ - b 0x1188854 │ │ │ │ + b 0x1188794 │ │ │ │ ldrbne r0, [lr, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb6 │ │ │ │ - b 0xfe2b2564 │ │ │ │ + b 0xfe2b24a4 │ │ │ │ addmi r0, ip, #335544320 @ 0x14000000 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -182653,24 +182605,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e6b04 │ │ │ │ @ instruction: 0xf85c7f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe25315e │ │ │ │ - b 0x149c57c │ │ │ │ + blx 0xfe25309e │ │ │ │ + b 0x149c4bc │ │ │ │ @ instruction: 0xf11373c8 │ │ │ │ - b 0x1153768 │ │ │ │ + b 0x11536a8 │ │ │ │ @ instruction: 0xf1420258 │ │ │ │ - blne 0xfe783170 │ │ │ │ + blne 0xfe7830b0 │ │ │ │ andeq lr, r7, #100352 @ 0x18800 │ │ │ │ - b 0x11868e4 │ │ │ │ + b 0x1186824 │ │ │ │ ldrbne r0, [r7, r2, asr #6] │ │ │ │ - bl 0xfee488f8 │ │ │ │ + bl 0xfee48838 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #23175 @ 0x5a87 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ bicsle r3, ip, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182682,19 +182634,19 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blx 0xfe18e5e2 │ │ │ │ + blx 0xfe18e522 │ │ │ │ svceq 0x00db3202 │ │ │ │ - b 0x118892c │ │ │ │ - b 0x14836e4 │ │ │ │ - bl 0xff06256c │ │ │ │ + b 0x118886c │ │ │ │ + b 0x1483624 │ │ │ │ + bl 0xff0624ac │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #27269 @ 0x6a85 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182708,20 +182660,20 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, #79] @ 0x4f │ │ │ │ @ instruction: 0xf06f440e │ │ │ │ @ instruction: 0xf8514700 │ │ │ │ strtmi r0, [fp], -r4, lsl #22 │ │ │ │ svcmi 0x0004f85e │ │ │ │ - blx 0xff1cb23a │ │ │ │ + blx 0xff1cb17a │ │ │ │ svceq 0x00db3200 │ │ │ │ - b 0x1188990 │ │ │ │ + b 0x11888d0 │ │ │ │ ldrbne r0, [r8, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb0 │ │ │ │ - b 0xfe1f26ac │ │ │ │ + b 0xfe1f25ec │ │ │ │ addmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ svccc 0x0004f84c │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -182733,23 +182685,23 @@ │ │ │ │ rscseq r4, pc, r5, lsl #12 │ │ │ │ stmeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2400 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf85146ac │ │ │ │ - blx 0xfe0d16ae │ │ │ │ + blx 0xfe0d15ee │ │ │ │ svceq 0x00db3203 │ │ │ │ - bvc 0xff97d3e0 │ │ │ │ + bvc 0xff97d320 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e2ebb9 │ │ │ │ - b 0xfe372714 │ │ │ │ + b 0xfe372654 │ │ │ │ ldrbmi r0, [r1, #-774]! @ 0xfffffcfa │ │ │ │ - blcc 0x200bec │ │ │ │ + blcc 0x200b2c │ │ │ │ strcc sp, [r4], #-491 @ 0xfffffe15 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r0, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -182761,42 +182713,42 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ - b 0x149650c │ │ │ │ + b 0x149644c │ │ │ │ @ instruction: 0xf06f08a8 │ │ │ │ @ instruction: 0xf8594700 │ │ │ │ @ instruction: 0xf1a40025 │ │ │ │ ssatmi r0, #21, r0, lsl #2 │ │ │ │ - blge 0x200c64 │ │ │ │ + blge 0x200ba4 │ │ │ │ andcs r4, r0, #120586240 @ 0x7300000 │ │ │ │ andcc pc, r0, #206848 @ 0x32800 │ │ │ │ - b 0x1486a98 │ │ │ │ - b 0x11a16b8 │ │ │ │ - b 0x148383c │ │ │ │ - bl 0xfefa1ac4 │ │ │ │ + b 0x14869d8 │ │ │ │ + b 0x11a15f8 │ │ │ │ + b 0x148377c │ │ │ │ + bl 0xfefa1a04 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #31370 @ 0x7a8a │ │ │ │ @ instruction: 0xf84c42a1 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf1013504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec19d6c │ │ │ │ + bl 0xfec19cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0xfbe1f4 │ │ │ │ + blvc 0xfbe134 │ │ │ │ @ instruction: 0xf89d4d3c │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -182814,17 +182766,17 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01b │ │ │ │ - b 0x14863e0 │ │ │ │ - bl 0x861ef4 │ │ │ │ - b 0x1482be8 │ │ │ │ + b 0x1486320 │ │ │ │ + bl 0x861e34 │ │ │ │ + b 0x1482b28 │ │ │ │ @ instruction: 0x46600454 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ svclt 0x00284150 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf00518e4 │ │ │ │ strmi r4, [r2], -r0, lsl #6 │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ @@ -182833,95 +182785,95 @@ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlalbblt r4, lr, ip, r6 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andcs fp, r1, ip, lsr #30 │ │ │ │ stmiane r0, {sp}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [ip], r3, lsl #12 │ │ │ │ - b 0x1488f98 │ │ │ │ + b 0x1488ed8 │ │ │ │ smlalttmi r7, r9, ip, r4 │ │ │ │ sbcsvc lr, r2, r3, asr #20 │ │ │ │ - bl 0xfed88b64 │ │ │ │ - blmi 0x3e2bec │ │ │ │ + bl 0xfed88aa4 │ │ │ │ + blmi 0x3e2b2c │ │ │ │ @ instruction: 0xf084bf1e │ │ │ │ mvnmi r4, #0, 2 │ │ │ │ ldmdavs sl, {r0, r3, r6, r7, r8, r9, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1e3bdf0 │ │ │ │ svclt 0x0000fed7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e130 │ │ │ │ + blhi 0x17e070 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r5, #-548] @ 0xfffffddc │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a09c14 │ │ │ │ - ldc 5, cr0, [pc, #32] @ 0xc2cc4 │ │ │ │ + ldc 5, cr0, [pc, #32] @ 0xc2c04 │ │ │ │ vbic.i16 d24, #52224 @ 0xcc00 │ │ │ │ @ instruction: 0xf1b82801 │ │ │ │ svclt 0x000b0f02 │ │ │ │ @ instruction: 0xf108b2e4 │ │ │ │ strcc r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b28e0 │ │ │ │ + b 0x14b2820 │ │ │ │ strmi r0, [ip], -r4, asr #17 │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcs lr, #10484 @ 0x28f4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf08d8b04 │ │ │ │ ldmib sp, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x177b8f8 │ │ │ │ + b 0x177b838 │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x177d640 │ │ │ │ + beq 0x177d580 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff3bd634 │ │ │ │ + bvc 0xff3bd574 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0xfd980 │ │ │ │ + beq 0xfd8c0 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x10d46ac │ │ │ │ - bl 0x1142e90 │ │ │ │ - bl 0x743528 │ │ │ │ + b 0x10d45ec │ │ │ │ + bl 0x1142dd0 │ │ │ │ + bl 0x743468 │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfecc8c70 │ │ │ │ + bl 0xfecc8bb0 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf08cbf1c │ │ │ │ bicmi r4, r9, #0, 2 │ │ │ │ rsbvs r4, r9, r0, lsr #11 │ │ │ │ - blmi 0x3f7420 │ │ │ │ - blls 0x29cdd8 │ │ │ │ + blmi 0x3f7360 │ │ │ │ + blls 0x29cd18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -182938,19 +182890,19 @@ │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ @ instruction: 0xf04f0508 │ │ │ │ stcls 8, cr0, [ip], {1} │ │ │ │ stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x148fddc │ │ │ │ + b 0x148fd1c │ │ │ │ svclt 0x000809c9 │ │ │ │ stmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r9], #1548 @ 0x60c │ │ │ │ - blvc 0x17e440 │ │ │ │ + blvc 0x17e380 │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ strbmi pc, [ip, #-3763] @ 0xfffff14d @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ @@ -182982,20 +182934,20 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x10c91f4 │ │ │ │ - b 0x148368c │ │ │ │ - b 0x11a2210 │ │ │ │ + bl 0x10c9134 │ │ │ │ + b 0x14835cc │ │ │ │ + b 0x11a2150 │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cb2afc │ │ │ │ + b 0x1cb2a3c │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcmi r4, r7, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r8, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ @@ -183034,20 +182986,20 @@ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x11092c4 │ │ │ │ - b 0x1183760 │ │ │ │ - b 0x149fea0 │ │ │ │ + bl 0x1109204 │ │ │ │ + b 0x11836a0 │ │ │ │ + b 0x149fde0 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cb2bcc │ │ │ │ + b 0x1cb2b0c │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcsmi r4, ip, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r0, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ @@ -183058,131 +183010,131 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldc2 1, cr15, [r4, #-908]! @ 0xfffffc74 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e46c │ │ │ │ + blhi 0x17e3ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b37 │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xd3e654 │ │ │ │ - blx 0x18b2c04 │ │ │ │ + blhi 0xd3e594 │ │ │ │ + blx 0x18b2b44 │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a7000 │ │ │ │ - bl 0x145318 │ │ │ │ - b 0x1485710 │ │ │ │ - blls 0x1853a0 │ │ │ │ + b 0x14a6f40 │ │ │ │ + bl 0x145258 │ │ │ │ + b 0x1485650 │ │ │ │ + blls 0x1852e0 │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe654 │ │ │ │ - blhi 0x27e658 │ │ │ │ + blhi 0x1fe594 │ │ │ │ + blhi 0x27e598 │ │ │ │ @ instruction: 0xf92ef08d │ │ │ │ - blls 0x269840 │ │ │ │ + blls 0x269780 │ │ │ │ ldmne fp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc8f80 │ │ │ │ + bl 0xfecc8ec0 │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicsle r0, r7, r8, lsl #12 │ │ │ │ - bleq 0x17f48c │ │ │ │ + bleq 0x17f3cc │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff484 │ │ │ │ - blle 0xff2d4778 │ │ │ │ + beq 0x4ff3c4 │ │ │ │ + blle 0xff2d46b8 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e374 │ │ │ │ + blhi 0x17e2b4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldc2 1, cr15, [ip], #908 @ 0x38c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e568 │ │ │ │ + blhi 0x17e4a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b3a │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xdfe750 │ │ │ │ - blx 0x18b2d00 │ │ │ │ + blhi 0xdfe690 │ │ │ │ + blx 0x18b2c40 │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a70fc │ │ │ │ - bl 0x145414 │ │ │ │ - b 0x148580c │ │ │ │ - blls 0x18549c │ │ │ │ + b 0x14a703c │ │ │ │ + bl 0x145354 │ │ │ │ + b 0x148574c │ │ │ │ + blls 0x1853dc │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe750 │ │ │ │ - blhi 0x27e754 │ │ │ │ + blhi 0x1fe690 │ │ │ │ + blhi 0x27e694 │ │ │ │ @ instruction: 0xf8b0f08d │ │ │ │ ldmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1b30106 │ │ │ │ svclt 0x002c4240 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf141181b │ │ │ │ ldmne fp, {r8}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc908c │ │ │ │ + bl 0xfecc8fcc │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicle r0, pc, r8, lsl #12 │ │ │ │ - bleq 0x17f598 │ │ │ │ + bleq 0x17f4d8 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff590 │ │ │ │ - blle 0xff0d4884 │ │ │ │ + beq 0x4ff4d0 │ │ │ │ + blle 0xff0d47c4 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e480 │ │ │ │ + blhi 0x17e3c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldc2 1, cr15, [r6], #-908 @ 0xfffffc74 │ │ │ │ ... │ │ │ │ @@ -183191,162 +183143,162 @@ │ │ │ │ svcne 0x001c4686 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14b2e24 │ │ │ │ + b 0x14b2d64 │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x10adf0 │ │ │ │ + bl 0x10ad30 │ │ │ │ stmib sp, {r3, r9, fp}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9920002 │ │ │ │ @ instruction: 0xf991c002 │ │ │ │ @ instruction: 0xf9926003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf9127b04 │ │ │ │ strmi fp, [sl, #2820] @ 0xb04 │ │ │ │ @ instruction: 0xf70bfb17 │ │ │ │ movwvc pc, #39699 @ 0x9b13 @ │ │ │ │ svcvc 0x0004f854 │ │ │ │ - blx 0x654302 │ │ │ │ - blx 0x4d0a3a │ │ │ │ + blx 0x654242 │ │ │ │ + blx 0x4d097a │ │ │ │ @ instruction: 0xf845600c │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ strbmi r4, [r7, #-1222] @ 0xfffffb3a │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacb630 │ │ │ │ + bl 0xfeacb570 │ │ │ │ stmia lr!, {r1, r2, r3, fp}^ │ │ │ │ - bl 0x443640 │ │ │ │ + bl 0x443580 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490670 │ │ │ │ + b 0x14905b0 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36aea6 │ │ │ │ + blx 0x36ade6 │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x2ee2a2 │ │ │ │ + blx 0x2ee1e2 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x3543da │ │ │ │ + blx 0x35431a │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x2e62be │ │ │ │ + blx 0x2e61fe │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4cec8 │ │ │ │ + bl 0xfec4ce08 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdced8 │ │ │ │ + bl 0xdce18 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490708 │ │ │ │ + b 0x1490648 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36af3e │ │ │ │ + blx 0x36ae7e │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x2ee33a │ │ │ │ + blx 0x2ee27a │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x354472 │ │ │ │ + blx 0x3543b2 │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x2e6356 │ │ │ │ + blx 0x2e6296 │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4cf60 │ │ │ │ + bl 0xfec4cea0 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdcf70 │ │ │ │ + bl 0xdceb0 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r7], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - blx 0x18aa3d0 │ │ │ │ + blx 0x18aa310 │ │ │ │ vmull.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - bl 0x114d48 │ │ │ │ + bl 0x114c88 │ │ │ │ strls r0, [r3], -r6, lsl #28 │ │ │ │ @ instruction: 0x5000f9b1 │ │ │ │ @ instruction: 0xf9b23108 │ │ │ │ andcc r4, r8, #0 │ │ │ │ stcgt 8, cr15, [r6], {49} @ 0x31 │ │ │ │ stcvs 8, cr15, [r6], {50} @ 0x32 │ │ │ │ stcvc 8, cr15, [r2], {50} @ 0x32 │ │ │ │ - blge 0x2021e4 │ │ │ │ + blge 0x202124 │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ strmi pc, [r6, #3020] @ 0xbcc │ │ │ │ svcvs 0x0008f853 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stcls 12, cr9, [r1, #-0] │ │ │ │ stmdaeq r6, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831685c │ │ │ │ - bl 0x11f63f8 │ │ │ │ + bl 0x11f6338 │ │ │ │ strbmi r0, [r4], -r5, lsl #18 │ │ │ │ @ instruction: 0xf831464d │ │ │ │ ldrbmi r6, [r1, #-3076]! @ 0xfffff3fc │ │ │ │ strmi pc, [r7, #3020] @ 0xbcc │ │ │ │ stcgt 8, cr15, [r4], {50} @ 0x32 │ │ │ │ strmi pc, [ip, #3014] @ 0xbc6 │ │ │ │ strmi lr, [r2, #-2528] @ 0xfffff620 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcls 0x00056c03 │ │ │ │ ldrtmi r4, [r7], #-1460 @ 0xfffffa4c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe4b820 │ │ │ │ + blne 0xffe4b760 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ ldrmi r1, [ip, #2491] @ 0x9bb │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183354,31 +183306,31 @@ │ │ │ │ @ instruction: 0xf1a34606 │ │ │ │ addlt r0, r3, r8, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ rsclt r9, r5, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1490464 │ │ │ │ + b 0x14903a4 │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [r8], -r0, ror #1 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xa002f8b2 │ │ │ │ ldmhi r4, {r0, r2, r3, r7, fp, pc} │ │ │ │ @ instruction: 0x8006f8b1 │ │ │ │ @ instruction: 0xf8b188d7 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8310b08 │ │ │ │ - blx 0xfe9920ae │ │ │ │ - blx 0xffb84092 │ │ │ │ + blx 0xfe991fee │ │ │ │ + blx 0xffb83fd2 │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - bl 0x4ef0b8 │ │ │ │ + bl 0x4eeff8 │ │ │ │ @ instruction: 0xf8dc0a0a │ │ │ │ - bl 0x11834b0 │ │ │ │ + bl 0x11833f0 │ │ │ │ strbmi r0, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwge pc, #31720 @ 0x7be8 @ │ │ │ │ movwge pc, #19429 @ 0x4be5 @ │ │ │ │ svcge 0x0008f84e │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strmi r0, [r6], #-1280 @ 0xfffffb00 │ │ │ │ @@ -183396,22 +183348,22 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c10c │ │ │ │ + blcs 0x14c04c │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x154d24 │ │ │ │ + bl 0x154c64 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0538 │ │ │ │ + blcs 0x1d0478 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183420,30 +183372,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x2019b0 │ │ │ │ + blne 0x2018f0 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x2016cc │ │ │ │ - blx 0x7546de │ │ │ │ - blx 0x4c9d9a │ │ │ │ + bllt 0x20160c │ │ │ │ + blx 0x75461e │ │ │ │ + blx 0x4c9cda │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x13dcfc │ │ │ │ + blt 0x13dc3c │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe946594 │ │ │ │ + bl 0xfe9464d4 │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x23f9c4 │ │ │ │ - bl 0x1547f0 │ │ │ │ - bls 0x2049cc │ │ │ │ + beq 0x23f904 │ │ │ │ + bl 0x154730 │ │ │ │ + bls 0x20490c │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrdmi lr, [r6], -sp │ │ │ │ strtmi r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ stmdble r7, {r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r1!, {r2, r5, r6, r9, fp, ip}^ │ │ │ │ stmdbne fp, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -183456,139 +183408,139 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r3, lsl #13 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148f9fc │ │ │ │ - b 0x148cc90 │ │ │ │ + b 0x148f93c │ │ │ │ + b 0x148cbd0 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x154e78 │ │ │ │ + bl 0x154db8 │ │ │ │ smlabbcs r0, r5, r9, r0 │ │ │ │ - beq 0xfe5fdf4c │ │ │ │ + beq 0xfe5fde8c │ │ │ │ strge lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ svceq 0x0004f1ba │ │ │ │ svclt 0x002846d6 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ @ instruction: 0xf8190088 │ │ │ │ - bl 0x3336ac │ │ │ │ + bl 0x3335ec │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ ldmvc lr, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr} │ │ │ │ - blls 0x1619a8 │ │ │ │ - blls 0x1096a8 │ │ │ │ + blls 0x1618e8 │ │ │ │ + blls 0x1095e8 │ │ │ │ ldrbmi r1, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ mulge r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf102458e │ │ │ │ - blx 0x3c3e5e │ │ │ │ - blx 0x2c1e7a │ │ │ │ + blx 0x3c3d9e │ │ │ │ + blx 0x2c1dba │ │ │ │ @ instruction: 0xf854aa03 │ │ │ │ ldrbmi r3, [r3], #-2820 @ 0xfffff4fc │ │ │ │ stcge 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #43781 @ 0xab05 @ │ │ │ │ stcge 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #43782 @ 0xab06 @ │ │ │ │ - blcc 0x20176c │ │ │ │ + blcc 0x2016ac │ │ │ │ @ instruction: 0xf10edce6 │ │ │ │ @ instruction: 0xf10833ff │ │ │ │ - bl 0xfe983a7c │ │ │ │ + bl 0xfe9839bc │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ strmi r0, [lr, #2053] @ 0x805 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1946ec │ │ │ │ - blls 0x186eac │ │ │ │ + bl 0x19462c │ │ │ │ + blls 0x186dec │ │ │ │ stclle 2, cr4, [r7], {139} @ 0x8b │ │ │ │ movwmi lr, #18909 @ 0x49dd │ │ │ │ adcmi r4, r3, #-1560281088 @ 0xa3000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe9cbaa0 │ │ │ │ + bl 0xfe9cb9e0 │ │ │ │ stmia fp!, {r0, r1, r3, sl}^ │ │ │ │ - bl 0x383ab0 │ │ │ │ + bl 0x3839f0 │ │ │ │ addsmi r0, r3, #4, 4 @ 0x40000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c2e4 │ │ │ │ + blcs 0x14c224 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x154efc │ │ │ │ + bl 0x154e3c │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0710 │ │ │ │ + blcs 0x1d0650 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x1e1a7c │ │ │ │ - bls 0x189b7c │ │ │ │ + bls 0x1e19bc │ │ │ │ + bls 0x189abc │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x50a352 │ │ │ │ - blx 0x6ffb6a │ │ │ │ + blx 0x50a292 │ │ │ │ + blx 0x6ffaaa │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3823ac │ │ │ │ + bne 0x3822ec │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x201868 │ │ │ │ + bleq 0x2017a8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd390 │ │ │ │ + bne 0x19cd2d0 │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c3d0 │ │ │ │ + blcs 0x14c310 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x154fe8 │ │ │ │ + bl 0x154f28 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d07fc │ │ │ │ + blcs 0x1d073c │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183597,35 +183549,35 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x50a43e │ │ │ │ - blx 0x7bfc56 │ │ │ │ + blx 0x50a37e │ │ │ │ + blx 0x7bfb96 │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x2c24a4 │ │ │ │ + bne 0x2c23e4 │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x201954 │ │ │ │ + bleq 0x201894 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd47c │ │ │ │ + bne 0x19cd3bc │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183637,25 +183589,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x155130 │ │ │ │ + bl 0x155070 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x148850c │ │ │ │ + b 0x148844c │ │ │ │ @ instruction: 0xf8cd09d1 │ │ │ │ @ instruction: 0x464a9030 │ │ │ │ - bcs 0x1553e4 │ │ │ │ + bcs 0x155324 │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x328500 │ │ │ │ - blls 0x403d04 │ │ │ │ + bl 0x328440 │ │ │ │ + blls 0x403c44 │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -183667,43 +183619,43 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff3e6956 │ │ │ │ - bl 0x65d74c │ │ │ │ + blx 0xff3e6896 │ │ │ │ + bl 0x65d68c │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff369d7a │ │ │ │ + blx 0xff369cba │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe984d84 │ │ │ │ + bl 0xfe984cc4 │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x194a04 │ │ │ │ - blls 0x3c71c4 │ │ │ │ + bl 0x194944 │ │ │ │ + blls 0x3c7104 │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ strmi r4, [sl], #651 @ 0x28b │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe90cdac │ │ │ │ + bl 0xfe90ccec │ │ │ │ stmia sl!, {r1, r3, r8}^ │ │ │ │ - bl 0x354dbc │ │ │ │ + bl 0x354cfc │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -183714,58 +183666,58 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x155264 │ │ │ │ + bl 0x1551a4 │ │ │ │ stmib sp, {r2, r6, r7, r8, sl}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1554bc │ │ │ │ + bcs 0x1553fc │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscseq r9, r8, r7, lsl #4 │ │ │ │ eorsge pc, r7, ip, lsr r8 @ │ │ │ │ movweq lr, #2828 @ 0xb0c │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8b3885a │ │ │ │ ldmhi fp, {r2, ip, pc}^ │ │ │ │ - blls 0x32863c │ │ │ │ + blls 0x32857c │ │ │ │ ldmdane ip, {r1, r9, ip, pc} │ │ │ │ ldmdane r9, {r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [r8], #-2822 @ 0xfffff4fa │ │ │ │ andcc r8, r8, sp, lsl #17 │ │ │ │ strcc r8, [r1, -lr, asr #17] │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - blcc 0x301b10 │ │ │ │ + blcc 0x301a50 │ │ │ │ stcls 5, cr9, [r2, #-4] │ │ │ │ andgt lr, r0, #212, 18 @ 0x350000 │ │ │ │ - blcc 0x3828e4 │ │ │ │ - blx 0xffc50a7e │ │ │ │ + blcc 0x382824 │ │ │ │ + blx 0xffc509be │ │ │ │ vstrls d3, [r3, #-20] @ 0xffffffec │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - blx 0xffa5514e │ │ │ │ + blx 0xffa5508e │ │ │ │ stcls 2, cr3, [r1, #-20] @ 0xffffffec │ │ │ │ andcc pc, r9, #234496 @ 0x39400 │ │ │ │ andcc lr, r2, #64, 18 @ 0x100000 │ │ │ │ ldmib sp, {r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf108c604 │ │ │ │ ldclne 3, cr3, [r7], #-1020 @ 0xfffffc04 │ │ │ │ ldrmi r1, [r8, #2971]! @ 0xb9b │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - ldrmi r3, [pc], #-1539 @ 0xc3a90 │ │ │ │ + ldrmi r3, [pc], #-1539 @ 0xc39d0 │ │ │ │ stmdaeq r6, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ adcsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, sl, fp, ip, lr, pc}^ │ │ │ │ cdpls 3, 0, cr1, cr6, cr10, {0} │ │ │ │ strmi r4, [lr], #-651 @ 0xfffffd75 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xfe30ceac │ │ │ │ + blne 0xfe30cdec │ │ │ │ strmi lr, [r2, #-2278] @ 0xfffff71a │ │ │ │ addsmi r1, r3, #7471104 @ 0x720000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183774,53 +183726,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 12, cr1, [ip], {149} @ 0x95 │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188c6f4 │ │ │ │ - blcs 0x182d0c │ │ │ │ + blx 0x188c634 │ │ │ │ + blcs 0x182c4c │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100a18 │ │ │ │ + blcs 0xff100958 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r2], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x11549c │ │ │ │ + bl 0x1153dc │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r2, lsl #20 │ │ │ │ andmi pc, r0, #687865856 @ 0x29000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdbmi r0, {r0, r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1594 @ 0xfffff9c6 │ │ │ │ - @ instruction: 0xff3af75f │ │ │ │ + @ instruction: 0xff9af75f │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8264649 │ │ │ │ strbmi ip, [r0], -r2, lsl #24 │ │ │ │ - @ instruction: 0xff32f75f │ │ │ │ + @ instruction: 0xff92f75f │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x201be8 │ │ │ │ - blls 0xf7ba4 │ │ │ │ + bleq 0x201b28 │ │ │ │ + blls 0xf7ae4 │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ @ instruction: 0xf8349c02 │ │ │ │ @ instruction: 0xf8b40c02 │ │ │ │ - blcs 0xe3b64 │ │ │ │ + blcs 0xe3aa4 │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], sl │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcdc │ │ │ │ ldrb r4, [r9, r0, lsl #2] │ │ │ │ @ instruction: 0x3c01e9dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x3151f8 │ │ │ │ + bl 0x315138 │ │ │ │ stmdble r9, {r0, r1, r9, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ smlatteq r2, lr, r8, lr │ │ │ │ andeq lr, r3, #14336 @ 0x3800 │ │ │ │ ldmle r9!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ @@ -183833,56 +183785,56 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 13, cr1, [ip, #-84] @ 0xffffffac │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188c7e0 │ │ │ │ - blcs 0x182df8 │ │ │ │ + blx 0x188c720 │ │ │ │ + blcs 0x182d38 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100b04 │ │ │ │ + blcs 0xff100a44 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r4], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x115588 │ │ │ │ + bl 0x1154c8 │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r4, lsl #20 │ │ │ │ andmi pc, r0, #41 @ 0x29 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdbmi r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ - mcr2 7, 6, pc, cr12, cr15, {2} @ │ │ │ │ + @ instruction: 0xff2cf75f │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8464649 │ │ │ │ strbmi ip, [r0], -r4, lsl #24 │ │ │ │ - mcr2 7, 6, pc, cr4, cr15, {2} @ │ │ │ │ + @ instruction: 0xff24f75f │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x301d54 │ │ │ │ - blls 0xf7c84 │ │ │ │ + bleq 0x301c94 │ │ │ │ + blls 0xf7bc4 │ │ │ │ tstls r1, r5, asr r9 │ │ │ │ stmdaeq r1, {r2, r4, r6, r8, fp, sp, lr, pc} │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd3c01 │ │ │ │ ldrmi r9, [ip, #12] │ │ │ │ vmlaeq.f64 d14, d3, d9 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe98c078 │ │ │ │ + bl 0xfe98bfb8 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9}^ │ │ │ │ - bl 0x444088 │ │ │ │ + bl 0x443fc8 │ │ │ │ ldrmi r0, [r4, #515] @ 0x203 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -183893,133 +183845,133 @@ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf04f3110 │ │ │ │ @ instruction: 0xf6c70e00 │ │ │ │ svcls 0x00167ef0 │ │ │ │ andls r4, fp, r6, lsl #12 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ - blx 0xfe2c264a │ │ │ │ + blx 0xfe2c258a │ │ │ │ @ instruction: 0xf10b2b02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14908dc │ │ │ │ + b 0x149081c │ │ │ │ svclt 0x000c0bcb │ │ │ │ sbcseq r4, fp, fp, asr r6 │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ - blcc 0x33e41c │ │ │ │ + blcc 0x33e35c │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, , q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r7, lsl #8 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ teqlt r9, r1, lsr #32 │ │ │ │ @ instruction: 0xf0272100 │ │ │ │ strbmi r4, [r1, #-3072] @ 0xfffff400 │ │ │ │ - bl 0x1d2a12c │ │ │ │ + bl 0x1d2a06c │ │ │ │ movwle r0, #7180 @ 0x1c0c │ │ │ │ strmi pc, [r0, -r7, lsl #2] │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff52f75f │ │ │ │ + @ instruction: 0xffb2f75f │ │ │ │ stmib r6, {r4, r8, sl, ip, sp}^ │ │ │ │ strbmi r0, [r2], -r0, lsl #2 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ ldrcc sl, [r0], #-0 │ │ │ │ - @ instruction: 0xff46f75f │ │ │ │ + @ instruction: 0xffa6f75f │ │ │ │ stmdb r6, {r4, r9, sl, ip, sp}^ │ │ │ │ ldrbmi r0, [sp, #-258] @ 0xfffffefe │ │ │ │ ldmib r5, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmib sp, {r8}^ │ │ │ │ ldmib r5, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ ldmib r4, {r2, r8}^ │ │ │ │ stmdavs r7!, {r1, r8, r9, sp}^ │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1b99907 │ │ │ │ bicle r0, ip, r0, lsl #30 │ │ │ │ stmdbls r8, {r0, r4, r5, r8, ip, sp, pc} │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ - bl 0x1d153b4 │ │ │ │ + bl 0x1d152f4 │ │ │ │ bicle r0, pc, #12, 24 @ 0xc00 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ ldmib sp, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdals fp, {r0, r3, r8, r9, fp, ip, sp} │ │ │ │ ldrmi r4, [r8], #-1435 @ 0xfffffa65 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x78d18c │ │ │ │ + bne 0x78d0cc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r3, #2242] @ 0x8c2 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x6957d0 │ │ │ │ + blls 0x695710 │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ strcc pc, [r0, #-963] @ 0xfffffc3d │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ sbcslt r0, lr, #152, 20 @ 0x98000 │ │ │ │ - bmi 0x20c0fec │ │ │ │ + bmi 0x20c0f2c │ │ │ │ svccs 0x00020adb │ │ │ │ streq lr, [r0], #-2691 @ 0xfffff57d │ │ │ │ - beq 0xc000c │ │ │ │ + beq 0xbff4c │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0c03ea0a │ │ │ │ streq pc, [r1], #-4 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r1, r0 │ │ │ │ - beq 0x1fe630 │ │ │ │ + beq 0x1fe570 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ subseq r4, fp, r7, lsr r6 │ │ │ │ @ instruction: 0xf0809309 │ │ │ │ - b 0x1484a20 │ │ │ │ + b 0x1484960 │ │ │ │ rsbeq r3, r4, ip, asr #11 │ │ │ │ strls r0, [r4, #-64] @ 0xffffffc0 │ │ │ │ - b 0x14a8e34 │ │ │ │ + b 0x14a8d74 │ │ │ │ strcs r3, [r2, #-2762] @ 0xfffff536 │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ ldmdane r1, {r3, r8, ip, pc} │ │ │ │ ldmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ @ instruction: 0xf8389b08 │ │ │ │ @ instruction: 0xf8332014 │ │ │ │ - blls 0x29fea0 │ │ │ │ + blls 0x29fde0 │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ - blls 0x247ea8 │ │ │ │ + blls 0x247de8 │ │ │ │ smlabbeq r1, sl, sl, lr │ │ │ │ andsvs pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi r9, lr, r0 │ │ │ │ @ instruction: 0xf7649b03 │ │ │ │ - @ instruction: 0xf82bfbcf │ │ │ │ - blls 0x303ec4 │ │ │ │ + @ instruction: 0xf82bfc2f │ │ │ │ + blls 0x303e04 │ │ │ │ @ instruction: 0xf8384631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7643402 │ │ │ │ - blls 0x242d94 │ │ │ │ + blls 0x242e54 │ │ │ │ andeq pc, r5, fp, lsr #16 │ │ │ │ addsmi r3, ip, #4, 10 @ 0x1000000 │ │ │ │ ldmib sp, {r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a16c0 │ │ │ │ + bl 0x3a1600 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d2a4 │ │ │ │ + bne 0x108d1e4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184032,152 +183984,152 @@ │ │ │ │ andls r9, r8, sp, lsl fp │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, fp} │ │ │ │ vfnmacs.f32 s28, s6, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf105b2dd │ │ │ │ - b 0xfe1c52fc │ │ │ │ + b 0xfe1c523c │ │ │ │ svclt 0x0018070e │ │ │ │ vmla.i q8, , d2[1] │ │ │ │ vaddl.u8 , d19, d0 │ │ │ │ @ instruction: 0xf00e3301 │ │ │ │ - b 0x1487710 │ │ │ │ + b 0x1487650 │ │ │ │ ldrls r0, [r1, #-1477] @ 0xfffffa3b │ │ │ │ vstmiaeq r3, {d14} │ │ │ │ rsbsmi pc, pc, #128, 8 @ 0x80000000 │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ rscseq pc, pc, #130 @ 0x82 │ │ │ │ streq pc, [r1], #-7 │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ - bleq 0x147eb30 │ │ │ │ + bleq 0x147ea70 │ │ │ │ tsteq r0, r7, lsl #20 │ │ │ │ andsmi r4, r3, r8, lsl r0 │ │ │ │ stmib sp, {r1, r5, lr}^ │ │ │ │ bicseq lr, fp, #15728640 @ 0xf00000 │ │ │ │ bicseq r9, r3, #603979776 @ 0x24000000 │ │ │ │ - bcs 0x2c610c │ │ │ │ + bcs 0x2c604c │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ streq pc, [r2, -pc, asr #32] │ │ │ │ - b 0x14a8360 │ │ │ │ + b 0x14a82a0 │ │ │ │ tstls r5, r0, asr #2 │ │ │ │ svclt 0x00284611 │ │ │ │ stmib sp, {r3, r8, sp}^ │ │ │ │ ldrtmi r2, [r9], sp, lsl #2 │ │ │ │ strcs r9, [r0], #-2575 @ 0xfffff5f1 │ │ │ │ movwls r4, #46663 @ 0xb647 │ │ │ │ movwls r0, #41035 @ 0xa04b │ │ │ │ andshi pc, r4, ip, lsr r8 @ │ │ │ │ andcc pc, r9, ip, lsr r8 @ │ │ │ │ eorsle r2, sl, r0, lsl #20 │ │ │ │ subsmi r9, r3, fp, lsl #20 │ │ │ │ - blls 0x328b8c │ │ │ │ + blls 0x328acc │ │ │ │ stmdbgt r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdaeq r3, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1aabc4 │ │ │ │ - blls 0x3c67a0 │ │ │ │ + bl 0x1aab04 │ │ │ │ + blls 0x3c66e0 │ │ │ │ @ instruction: 0xf888fa1f │ │ │ │ streq lr, [r9], -r3, lsl #22 │ │ │ │ - bl 0x1aabbc │ │ │ │ + bl 0x1aaafc │ │ │ │ @ instruction: 0xf83b0509 │ │ │ │ strcc r9, [r2], #-20 @ 0xffffffec │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ movwne lr, #14813 @ 0x39dd │ │ │ │ strls r4, [r0, -r8, asr #12] │ │ │ │ - blx 0xc01d46 │ │ │ │ + blx 0xfe401c86 │ │ │ │ stceq 8, cr15, [r2], {37} @ 0x25 │ │ │ │ strbmi r9, [r8], -r5, lsl #22 │ │ │ │ - blcs 0x202098 │ │ │ │ + blcs 0x201fd8 │ │ │ │ strls r4, [r0, -r1, asr #12] │ │ │ │ - blx 0x981d5a │ │ │ │ + blx 0xfe181c9a │ │ │ │ @ instruction: 0xf8254554 │ │ │ │ - blle 0xffa46be0 │ │ │ │ + blle 0xffa46b20 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrmi r9, [r9], #2826 @ 0xb0a │ │ │ │ ldrbmi r9, [r3, #-2829] @ 0xfffff4f3 │ │ │ │ - bls 0x4bb414 │ │ │ │ + bls 0x4bb354 │ │ │ │ @ instruction: 0xf83c4654 │ │ │ │ @ instruction: 0xf83c3009 │ │ │ │ - bcs 0xe403c │ │ │ │ - bls 0x3b8700 │ │ │ │ + bcs 0xe3f7c │ │ │ │ + bls 0x3b8640 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ ldmib sp, {r0, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd440 │ │ │ │ + blls 0x2dd380 │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c40c │ │ │ │ + bne 0xffe4c34c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x695a50 │ │ │ │ + blls 0x695990 │ │ │ │ ldrsbge pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ ldmibcs r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c30ad8 │ │ │ │ - b 0xfe0cdc58 │ │ │ │ + b 0xfe0cdb98 │ │ │ │ sbcslt r0, lr, #150994944 @ 0x9000000 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcc pc, #963 @ 0x3c3 @ │ │ │ │ - b 0x8cfc6c │ │ │ │ - b 0xc5474 │ │ │ │ + b 0x8cfbac │ │ │ │ + b 0xc53b4 │ │ │ │ @ instruction: 0xf0040003 │ │ │ │ @ instruction: 0xf1060401 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf0093701 │ │ │ │ - b 0x1486480 │ │ │ │ + b 0x14863c0 │ │ │ │ andls r0, r9, r0, asr #32 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x07c34637 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0899303 │ │ │ │ - b 0x1484ca4 │ │ │ │ + b 0x1484be4 │ │ │ │ strbeq r0, [sp, r9, lsl #19]! │ │ │ │ strls r4, [r5, #-1097] @ 0xfffffbb7 │ │ │ │ strcs r4, [r4, #-1169] @ 0xfffffb6f │ │ │ │ - bl 0x14d0b0 │ │ │ │ + bl 0x14cff0 │ │ │ │ smlabbls r8, r3, r3, r0 │ │ │ │ ldmeq fp!, {r0, r1, r2, r8, r9, ip, pc} │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ - blls 0x2e8cd8 │ │ │ │ + blls 0x2e8c18 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ eorcs pc, r4, r8, asr r8 @ │ │ │ │ eorvc pc, r4, r3, asr r8 @ │ │ │ │ ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ - blls 0x294238 │ │ │ │ + blls 0x294178 │ │ │ │ eorvs pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8cd9b05 │ │ │ │ subsmi sl, lr, r0 │ │ │ │ @ instruction: 0xf7669b03 │ │ │ │ - @ instruction: 0xf84bfbd5 │ │ │ │ - blls 0x30417c │ │ │ │ + @ instruction: 0xf84bfc35 │ │ │ │ + blls 0x3040bc │ │ │ │ @ instruction: 0xf8584631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7663402 │ │ │ │ - blls 0x283024 │ │ │ │ + blls 0x2830e4 │ │ │ │ andeq pc, r5, fp, asr #16 │ │ │ │ addsmi r3, ip, #8, 10 @ 0x2000000 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a1938 │ │ │ │ + bl 0x3a1878 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d51c │ │ │ │ + bne 0x108d45c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184186,85 +184138,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcls 0x001db093 │ │ │ │ andls r9, r8, ip, lsl #6 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ vldmiacs r7, {s28-s106} │ │ │ │ - b 0x148ed68 │ │ │ │ + b 0x148eca8 │ │ │ │ svclt 0x001824d7 │ │ │ │ - b 0xfe1d0d6c │ │ │ │ + b 0xfe1d0cac │ │ │ │ rscslt r0, sp, #12 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ sbcseq fp, lr, r8, lsl pc │ │ │ │ orrcc pc, r0, #469762051 @ 0x1c000003 │ │ │ │ strcc pc, [r1, -r7, asr #7] │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - bleq 0xfe3fed8c │ │ │ │ + bleq 0xfe3feccc │ │ │ │ biceq lr, r7, r2, lsl #22 │ │ │ │ streq lr, [r3, -r0, lsr #20] │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbvc lr, [r7, pc, asr #20] │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ stmib sp, {r6}^ │ │ │ │ andls ip, r4, pc, lsl #12 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ strhtmi r0, [r3], -r2 │ │ │ │ andls r0, sl, r0, asr #15 │ │ │ │ - bcs 0x1ea1f8 │ │ │ │ + bcs 0x1ea138 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9709 │ │ │ │ ldrmi r0, [r6], r4, lsl #14 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ subseq r0, fp, r4, lsl #28 │ │ │ │ @ instruction: 0x2e0de9cd │ │ │ │ - b 0x14a8dec │ │ │ │ + b 0x14a8d2c │ │ │ │ @ instruction: 0xf8dd038e │ │ │ │ movwls r8, #45168 @ 0xb070 │ │ │ │ @ instruction: 0xf85159ca │ │ │ │ ldrls r3, [r1, #-36] @ 0xffffffdc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea214 │ │ │ │ - bls 0x3469fc │ │ │ │ + b 0xfe0ea154 │ │ │ │ + bls 0x34693c │ │ │ │ strne lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ - bl 0x1aae38 │ │ │ │ - blls 0x3c6614 │ │ │ │ - blls 0x2ca980 │ │ │ │ + bl 0x1aad78 │ │ │ │ + blls 0x3c6554 │ │ │ │ + blls 0x2ca8c0 │ │ │ │ @ instruction: 0xf85b19dd │ │ │ │ ldrbmi r7, [r1], -r4, lsr #32 │ │ │ │ stccs 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blls 0x1d1220 │ │ │ │ + blls 0x1d1160 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ @ instruction: 0xf7668000 │ │ │ │ - @ instruction: 0xf845fb37 │ │ │ │ - blls 0x207238 │ │ │ │ + @ instruction: 0xf845fb97 │ │ │ │ + blls 0x207178 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ stmdbls r3, {r3, r8, r9, fp, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xc01fd2 │ │ │ │ + blx 0xfe401f12 │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xff9c6e60 │ │ │ │ + blle 0xff9c6da0 │ │ │ │ @ instruction: 0x1706e9dd │ │ │ │ - ldrmi r9, [pc], #-2827 @ 0xc4248 │ │ │ │ + ldrmi r9, [pc], #-2827 @ 0xc4188 │ │ │ │ strbmi r9, [fp, #-2829] @ 0xfffff4f3 │ │ │ │ stmdals pc, {r0, r1, r3, r8, sl, fp, ip, lr, pc} @ │ │ │ │ stmibpl sl, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea284 │ │ │ │ + b 0xfe0ea1c4 │ │ │ │ ldrmi r0, [r3], -r3, lsl #20 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd6ac │ │ │ │ + blls 0x2dd5ec │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c678 │ │ │ │ + bne 0xffe4c5b8 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184272,73 +184224,73 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r7], -pc, lsl #1 │ │ │ │ mrcls 6, 0, r4, cr9, cr12, {0} │ │ │ │ vabdl.u8 , d6, d13 │ │ │ │ - beq 0xfed8c2bc │ │ │ │ + beq 0xfed8c1fc │ │ │ │ @ instruction: 0xf0032802 │ │ │ │ svclt 0x00180a01 │ │ │ │ @ instruction: 0xf08a3001 │ │ │ │ - blx 0x18872cc │ │ │ │ - b 0x14c24e4 │ │ │ │ + blx 0x188720c │ │ │ │ + b 0x14c2424 │ │ │ │ svclt 0x00180aca │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ strcc pc, [r0], -r6, asr #7 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [ip, #-2818] @ 0xfffff4fe │ │ │ │ andeq lr, r6, #143360 @ 0x23000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ andeq pc, r1, r0 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movteq lr, #14927 @ 0x3a4f │ │ │ │ - b 0x8e8f1c │ │ │ │ - b 0xc4f24 │ │ │ │ + b 0x8e8e5c │ │ │ │ + b 0xc4e64 │ │ │ │ svclt 0x00080006 │ │ │ │ ldrbeq r4, [r2, r1, asr #13] │ │ │ │ movwls r0, #38875 @ 0x97db │ │ │ │ movwls r0, #28739 @ 0x7043 │ │ │ │ movweq pc, #33193 @ 0x81a9 @ │ │ │ │ @ instruction: 0xf0239208 │ │ │ │ @ instruction: 0xf104030f │ │ │ │ - bl 0x104b6c │ │ │ │ + bl 0x104aac │ │ │ │ ldrtmi r0, [lr], -sl, lsl #22 │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ movwls r9, #26635 @ 0x680b │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldrcc r9, [r0], #-2826 @ 0xfffff4f6 │ │ │ │ ldrcc r6, [r0], -sl, ror #16 │ │ │ │ - bne 0xffbaa76c │ │ │ │ + bne 0xffbaa6ac │ │ │ │ ldrcc r9, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - bl 0x194478 │ │ │ │ + bl 0x1943b8 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf855404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r4, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r2, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7664649 │ │ │ │ - ldrtmi pc, [sl], -r7, asr #22 @ │ │ │ │ + ldrtmi pc, [sl], -r7, lsr #23 @ │ │ │ │ stmdb r6, {r3, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #14 │ │ │ │ strls r9, [r2, -r7, lsl #30] │ │ │ │ ldmdb r4, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf7668900 │ │ │ │ - blls 0x28307c │ │ │ │ + blls 0x28313c │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ bicle r4, r9, r3, lsr #5 │ │ │ │ stmdals fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3853] @ 0xf0d │ │ │ │ stmdble r9, {r0, r1, r2, r3, r6, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq r7, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -184355,21 +184307,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495c14 │ │ │ │ + b 0x1495b54 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf01c │ │ │ │ - bleq 0x1824f0 │ │ │ │ + beq 0x2bef5c │ │ │ │ + bleq 0x182430 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fb81 │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184384,21 +184336,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495c88 │ │ │ │ + b 0x1495bc8 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf090 │ │ │ │ - bleq 0x2025e4 │ │ │ │ + beq 0x2befd0 │ │ │ │ + bleq 0x202524 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fbef │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184413,21 +184365,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495cfc │ │ │ │ + b 0x1495c3c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf104 │ │ │ │ - bleq 0x202658 │ │ │ │ + beq 0x2bf044 │ │ │ │ + bleq 0x202598 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fbb9 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184442,20 +184394,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495d70 │ │ │ │ + b 0x1495cb0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf178 │ │ │ │ + beq 0x2bf0b8 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184471,21 +184423,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495de4 │ │ │ │ + b 0x1495d24 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf1ec │ │ │ │ - bleq 0x1826c0 │ │ │ │ + beq 0x2bf12c │ │ │ │ + bleq 0x182600 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fc11 │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184500,21 +184452,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495e58 │ │ │ │ + b 0x1495d98 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf260 │ │ │ │ - bleq 0x2027b4 │ │ │ │ + beq 0x2bf1a0 │ │ │ │ + bleq 0x2026f4 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc4b │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184529,21 +184481,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495ecc │ │ │ │ + b 0x1495e0c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf2d4 │ │ │ │ - bleq 0x202828 │ │ │ │ + beq 0x2bf214 │ │ │ │ + bleq 0x202768 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc15 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184558,20 +184510,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f40 │ │ │ │ + b 0x1495e80 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf348 │ │ │ │ + beq 0x2bf288 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184587,23 +184539,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495fb4 │ │ │ │ + b 0x1495ef4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf3bc │ │ │ │ - bleq 0x182890 │ │ │ │ + beq 0x2bf2fc │ │ │ │ + bleq 0x1827d0 │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf828ff07 │ │ │ │ + @ instruction: 0xf828ff67 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184616,23 +184568,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496028 │ │ │ │ + b 0x1495f68 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf430 │ │ │ │ - bleq 0x202984 │ │ │ │ + beq 0x2bf370 │ │ │ │ + bleq 0x2028c4 │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf848ff3f │ │ │ │ + @ instruction: 0xf848ff9f │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184645,21 +184597,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149609c │ │ │ │ + b 0x1495fdc │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf4a4 │ │ │ │ - bleq 0x2029f8 │ │ │ │ + beq 0x2bf3e4 │ │ │ │ + bleq 0x202938 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f989 │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184674,21 +184626,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496110 │ │ │ │ + b 0x1496050 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf518 │ │ │ │ - bleq 0x202a6c │ │ │ │ + beq 0x2bf458 │ │ │ │ + bleq 0x2029ac │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9e7 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184703,21 +184655,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496184 │ │ │ │ + b 0x14960c4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf58c │ │ │ │ - bleq 0x202ae0 │ │ │ │ + beq 0x2bf4cc │ │ │ │ + bleq 0x202a20 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f929 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184732,21 +184684,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14961f8 │ │ │ │ + b 0x1496138 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf600 │ │ │ │ - bleq 0x202b54 │ │ │ │ + beq 0x2bf540 │ │ │ │ + bleq 0x202a94 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f987 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184761,23 +184713,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149626c │ │ │ │ + b 0x14961ac │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf674 │ │ │ │ - bleq 0x182f48 │ │ │ │ + beq 0x2bf5b4 │ │ │ │ + bleq 0x182e88 │ │ │ │ @ instruction: 0xf7714649 │ │ │ │ - @ instruction: 0xf828f803 │ │ │ │ + @ instruction: 0xf828f863 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184790,23 +184742,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14962e0 │ │ │ │ + b 0x1496220 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf6e8 │ │ │ │ - bleq 0x182bbc │ │ │ │ + beq 0x2bf628 │ │ │ │ + bleq 0x182afc │ │ │ │ @ instruction: 0xf7724649 │ │ │ │ - @ instruction: 0xf828fa51 │ │ │ │ + @ instruction: 0xf828fab1 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184819,32 +184771,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x1496354 │ │ │ │ + b 0x1496294 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27f75c │ │ │ │ + beq 0x27f69c │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d011 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf76edceb │ │ │ │ - strmi pc, [sl, #2281]! @ 0x8e9 │ │ │ │ + strmi pc, [sl, #2377]! @ 0x949 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ svcgt 0x0002f829 │ │ │ │ stmibne r0!, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andle r4, r7, #-536870901 @ 0xe000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r2, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr} │ │ │ │ @@ -184857,37 +184809,37 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14963ec │ │ │ │ + b 0x149632c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27f7f4 │ │ │ │ + beq 0x27f734 │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf76fdceb │ │ │ │ - strmi pc, [sl, #3943]! @ 0xf67 │ │ │ │ + strmi pc, [sl, #4039]! @ 0xfc7 │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #160, 18 @ 0x280000 │ │ │ │ strcs sp, [r0], #-519 @ 0xfffffdf9 │ │ │ │ - bne 0xe4e034 │ │ │ │ + bne 0xe4df74 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -184895,29 +184847,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496484 │ │ │ │ + b 0x14963c4 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181304 │ │ │ │ + beq 0x181244 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x182d60 │ │ │ │ + blne 0x182ca0 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - mrc2 7, 0, pc, cr4, cr3, {3} │ │ │ │ - b 0x149633c │ │ │ │ + mrc2 7, 3, pc, cr4, cr3, {3} │ │ │ │ + b 0x149627c │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e0ac │ │ │ │ + bne 0x108dfec │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -184926,29 +184878,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496500 │ │ │ │ + b 0x1496440 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201380 │ │ │ │ + beq 0x2012c0 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x202e5c │ │ │ │ + blne 0x202d9c │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - ldc2l 7, cr15, [lr, #460] @ 0x1cc │ │ │ │ - b 0x14963b8 │ │ │ │ + mrc2 7, 1, pc, cr14, cr3, {3} │ │ │ │ + b 0x14962f8 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e128 │ │ │ │ + bne 0x108e068 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -184958,33 +184910,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b0f78 │ │ │ │ + b 0x14b0eb8 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b49c8 │ │ │ │ + b 0x14b4908 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ff98c │ │ │ │ + beq 0x2ff8cc │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [lr, #460]! @ 0x1cc │ │ │ │ + mcr2 7, 2, pc, cr14, cr3, {3} @ │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd1b0 │ │ │ │ + bl 0xfeacd0f0 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c51c0 │ │ │ │ + bl 0x1c5100 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -184992,23 +184944,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496608 │ │ │ │ + b 0x1496548 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181488 │ │ │ │ + beq 0x1813c8 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x182ee4 │ │ │ │ + blne 0x182e24 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - ldc2l 7, cr15, [r2, #-460] @ 0xfffffe34 │ │ │ │ + ldc2 7, cr15, [r2, #460]! @ 0x1cc │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185024,23 +184976,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496688 │ │ │ │ + b 0x14965c8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201508 │ │ │ │ + beq 0x201448 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x202fe4 │ │ │ │ + blne 0x202f24 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - ldc2 7, cr15, [sl, #-460] @ 0xfffffe34 │ │ │ │ + ldc2l 7, cr15, [sl, #-460]! @ 0xfffffe34 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185057,35 +185009,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1104 │ │ │ │ + b 0x14b1044 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4b54 │ │ │ │ + b 0x14b4a94 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffb18 │ │ │ │ + beq 0x2ffa58 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r8, #-460]! @ 0xfffffe34 │ │ │ │ + stc2 7, cr15, [r8, #460] @ 0x1cc │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd344 │ │ │ │ + bl 0xfeacd284 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5354 │ │ │ │ + bl 0x1c5294 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185093,31 +185045,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149679c │ │ │ │ + b 0x14966dc │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x18161c │ │ │ │ + beq 0x18155c │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183078 │ │ │ │ + bleq 0x182fb8 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - stc2 7, cr15, [ip], {115} @ 0x73 │ │ │ │ + stc2l 7, cr15, [ip], #460 @ 0x1cc │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496658 │ │ │ │ + b 0x1496598 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d3cc │ │ │ │ + blne 0x108d30c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185126,31 +185078,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496820 │ │ │ │ + b 0x1496760 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x2016a0 │ │ │ │ + beq 0x2015e0 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x20317c │ │ │ │ + bleq 0x2030bc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - ldc2l 7, cr15, [r8], #-460 @ 0xfffffe34 │ │ │ │ + ldc2l 7, cr15, [r8], {115} @ 0x73 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14966dc │ │ │ │ + b 0x149661c │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d450 │ │ │ │ + blne 0x108d390 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185160,27 +185112,27 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b12a0 │ │ │ │ + b 0x14b11e0 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4cf0 │ │ │ │ + b 0x14b4c30 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffcb4 │ │ │ │ + beq 0x2ffbf4 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r6], #460 @ 0x1cc │ │ │ │ + stc2 7, cr15, [r6, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496770 │ │ │ │ + b 0x14966b0 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -185197,29 +185149,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149693c │ │ │ │ + b 0x149687c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x1817bc │ │ │ │ + beq 0x1816fc │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183218 │ │ │ │ + bleq 0x183158 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xfef02f1a │ │ │ │ - b 0x14967f4 │ │ │ │ + ldc2 7, cr15, [r8], {115} @ 0x73 │ │ │ │ + b 0x1496734 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e564 │ │ │ │ + bne 0x108e4a4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185228,29 +185180,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14969b8 │ │ │ │ + b 0x14968f8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201838 │ │ │ │ + beq 0x201778 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x203314 │ │ │ │ + bleq 0x203254 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xfe182f96 │ │ │ │ - b 0x1496870 │ │ │ │ + blx 0xff982ed6 │ │ │ │ + b 0x14967b0 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e5e0 │ │ │ │ + bne 0x108e520 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185260,33 +185212,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1430 │ │ │ │ + b 0x14b1370 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4e80 │ │ │ │ + b 0x14b4dc0 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffe44 │ │ │ │ + beq 0x2ffd84 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe58301e │ │ │ │ + blx 0xffd82f5e │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd668 │ │ │ │ + bl 0xfeacd5a8 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5678 │ │ │ │ + bl 0x1c55b8 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185294,23 +185246,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496ac0 │ │ │ │ + b 0x1496a00 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181940 │ │ │ │ + beq 0x181880 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x18339c │ │ │ │ + bleq 0x1832dc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xffe8309c │ │ │ │ + blx 0x1682fde │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185326,23 +185278,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496b40 │ │ │ │ + b 0x1496a80 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x2019c0 │ │ │ │ + beq 0x201900 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x20349c │ │ │ │ + bleq 0x2033dc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xff08311c │ │ │ │ + blx 0x88305e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185359,66 +185311,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b15bc │ │ │ │ + b 0x14b14fc │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b500c │ │ │ │ + b 0x14b4f4c │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2fffd0 │ │ │ │ + beq 0x2fff10 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xff4031a8 │ │ │ │ + blx 0xc030ea │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd7fc │ │ │ │ + bl 0xfeacd73c │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c580c │ │ │ │ + bl 0x1c574c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887848 │ │ │ │ + blx 0x1887788 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x116d78 │ │ │ │ + bl 0x116cb8 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0xfe9031e4 │ │ │ │ + blx 0x103126 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e880 │ │ │ │ + bne 0x108e7c0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185426,31 +185378,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18878d0 │ │ │ │ + blx 0x1887810 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x116df8 │ │ │ │ + bl 0x116d38 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0x1b03264 │ │ │ │ + blx 0xff3031a4 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e900 │ │ │ │ + bne 0x108e840 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185459,27 +185411,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad174 │ │ │ │ + blx 0x18ad0b4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x116e9c │ │ │ │ + bl 0x116ddc │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2857] @ 0xfffff4d7 @ │ │ │ │ + ldrbmi pc, [sp, #-2953] @ 0xfffff477 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185492,31 +185444,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18879d0 │ │ │ │ + blx 0x1887910 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x116f00 │ │ │ │ + bl 0x116e40 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf9e0f75e │ │ │ │ + blx 0x11032ac │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ea08 │ │ │ │ + bne 0x108e948 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185524,31 +185476,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887a58 │ │ │ │ + blx 0x1887998 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x116f80 │ │ │ │ + bl 0x116ec0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0xa833ec │ │ │ │ + blx 0xfe28332c │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ea88 │ │ │ │ + bne 0x108e9c8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185557,27 +185509,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad2fc │ │ │ │ + blx 0x18ad23c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117024 │ │ │ │ + bl 0x116f64 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2841] @ 0xfffff4e7 @ │ │ │ │ + ldrbmi pc, [sp, #-2937] @ 0xfffff487 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185590,31 +185542,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887b58 │ │ │ │ + blx 0x1887a98 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117088 │ │ │ │ + bl 0x116fc8 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - ldc2 7, cr15, [r4, #-376]! @ 0xfffffe88 │ │ │ │ + ldc2 7, cr15, [r4, #376] @ 0x178 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108eb90 │ │ │ │ + bne 0x108ead0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185622,31 +185574,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887be0 │ │ │ │ + blx 0x1887b20 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117108 │ │ │ │ + bl 0x117048 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf8e8f75f │ │ │ │ + @ instruction: 0xf948f75f │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ec10 │ │ │ │ + bne 0x108eb50 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185655,27 +185607,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad484 │ │ │ │ + blx 0x18ad3c4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1171ac │ │ │ │ + bl 0x1170ec │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - ldrbmi pc, [sp, #-2339] @ 0xfffff6dd @ │ │ │ │ + ldrbmi pc, [sp, #-2435] @ 0xfffff67d @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185688,38 +185640,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac4dc │ │ │ │ + blx 0x18ac41c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117234 │ │ │ │ + bl 0x117174 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - vqdmulh.s , q0, d1[7] │ │ │ │ + vqdmulh.s , q8, d1[3] │ │ │ │ vld1.8 {d0-d3}, [r0], lr │ │ │ │ - b 0x1155d14 │ │ │ │ + b 0x1155c54 │ │ │ │ @ instruction: 0xf5b132c4 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ ldrbmi fp, [sp, #-656] @ 0xfffffd70 │ │ │ │ svceq 0x0002f828 │ │ │ │ stcls 1, cr13, [r1], {233} @ 0xe9 │ │ │ │ ldrtmi r4, [ip], #-1465 @ 0xfffffa47 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108dd34 │ │ │ │ + blne 0x108dc74 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2531] @ 0x9e3 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -185727,28 +185679,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac578 │ │ │ │ + blx 0x18ac4b8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r4], #-419 @ 0xfffffe5d │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1172b0 │ │ │ │ + bl 0x1171f0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r1, [r2], -r4, lsl #22 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf75f4608 │ │ │ │ - @ instruction: 0xf020f813 │ │ │ │ + @ instruction: 0xf020f873 │ │ │ │ @ instruction: 0xf1b24200 │ │ │ │ svclt 0x00984fff │ │ │ │ sbcvc lr, r9, r2, asr #20 │ │ │ │ @ instruction: 0xf844455d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #3073]! @ 0xc01 │ │ │ │ stmdble r7, {r2, r3, r4, r5, sl, lr} │ │ │ │ @@ -185769,73 +185721,73 @@ │ │ │ │ @ instruction: 0xf04fb087 │ │ │ │ @ instruction: 0xf6c70800 │ │ │ │ @ instruction: 0x460c78f0 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf04f9f10 │ │ │ │ andls r0, r5, r0, lsl #18 │ │ │ │ - blx 0xfe2c439a │ │ │ │ + blx 0xfe2c42da │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf10b2f02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1493630 │ │ │ │ + b 0x1493570 │ │ │ │ svclt 0x000c0bcb │ │ │ │ rscseq r4, pc, pc, asr r6 @ │ │ │ │ - beq 0x2c063c │ │ │ │ - blvc 0x1c0170 │ │ │ │ + beq 0x2c057c │ │ │ │ + blvc 0x1c00b0 │ │ │ │ ldm r4!, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf75f4619 │ │ │ │ - @ instruction: 0xf021f83b │ │ │ │ + @ instruction: 0xf021f89b │ │ │ │ strmi r4, [r1, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #120, 22 @ 0x1e000 │ │ │ │ - b 0x11b5704 │ │ │ │ + b 0x11b5644 │ │ │ │ ldrbmi r7, [r4, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blvc 0x1c01e4 │ │ │ │ + blvc 0x1c0124 │ │ │ │ ldrmi r9, [fp, #2053]! @ 0x805 │ │ │ │ vmlaeq.f64 d14, d7, d0 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8de80 │ │ │ │ + bl 0xfea8ddc0 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x445e90 │ │ │ │ + bl 0x445dd0 │ │ │ │ ldrmi r0, [fp, #775] @ 0x307 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18886c8 │ │ │ │ + blx 0x1888608 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1173f8 │ │ │ │ + bl 0x117338 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xff64f75d │ │ │ │ + @ instruction: 0xffc4f75d │ │ │ │ vorr.i32 q10, #8716288 @ 0x00850000 │ │ │ │ @ instruction: 0xf82b000e │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108df04 │ │ │ │ + blne 0x108de44 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185843,32 +185795,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888754 │ │ │ │ + blx 0x1888694 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11747c │ │ │ │ + bl 0x1173bc │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xffa8f75d │ │ │ │ + @ instruction: 0xf808f75e │ │ │ │ @ instruction: 0xf0204555 │ │ │ │ @ instruction: 0xf84b4000 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108df88 │ │ │ │ + blne 0x108dec8 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185876,28 +185828,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad3f8 │ │ │ │ + blx 0x18ad338 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5830 │ │ │ │ + b 0x14b5770 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x3007f0 │ │ │ │ + bleq 0x300730 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf898f75e │ │ │ │ + @ instruction: 0xf8f8f75e │ │ │ │ svceq 0x0008f846 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ rsbsvs r4, r1, sp, asr r5 │ │ │ │ strbmi sp, [r4], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -185913,26 +185865,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888864 │ │ │ │ + blx 0x18887a4 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117594 │ │ │ │ + bl 0x1174d4 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - mrc2 7, 4, pc, cr6, cr13, {2} │ │ │ │ + mrc2 7, 7, pc, cr6, cr13, {2} │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf3c0bfd8 │ │ │ │ ldrbmi r0, [r5, #-14] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-493 @ 0xfffffe13 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -185948,113 +185900,113 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18888f8 │ │ │ │ + blx 0x1888838 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117620 │ │ │ │ + bl 0x117560 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - mrc2 7, 6, pc, cr6, cr13, {2} │ │ │ │ + @ instruction: 0xff36f75d │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r2], -r8, lsl #31 │ │ │ │ @ instruction: 0xf84b4555 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e134 │ │ │ │ + blne 0x108e074 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ - beq 0x101ea8 │ │ │ │ - bvc 0xffd0388c │ │ │ │ + beq 0x101de8 │ │ │ │ + bvc 0xffd037cc │ │ │ │ @ instruction: 0xf1a2460c │ │ │ │ stcls 6, cr0, [lr, #-32] @ 0xffffffe0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b59e4 │ │ │ │ + b 0x14b5924 │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ stmdbeq fp, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ movwlt lr, #10701 @ 0x29cd │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ ldmib r6!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ ldm r4!, {r1, r8, r9, sp}^ │ │ │ │ strls r0, [r0, -r2, lsl #2] │ │ │ │ - @ instruction: 0xffbcf75d │ │ │ │ + @ instruction: 0xf81cf75e │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8454580 │ │ │ │ - bl 0x1f499e0 │ │ │ │ + bl 0x1f49920 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [ip, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, fp, rrx │ │ │ │ - blls 0x197730 │ │ │ │ + blls 0x197670 │ │ │ │ ldrdlt pc, [r8], -sp │ │ │ │ ldrbmi r4, [fp, #-1112] @ 0xfffffba8 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8f1e0 │ │ │ │ + bl 0xfeb8f120 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd71f0 │ │ │ │ + bl 0xd7130 │ │ │ │ addsmi r0, r3, #-1342177280 @ 0xb0000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888a2c │ │ │ │ + blx 0x188896c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11775c │ │ │ │ + bl 0x11769c │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - ldc2 7, cr15, [sl, #-456]! @ 0xfffffe38 │ │ │ │ + ldc2 7, cr15, [sl, #456] @ 0x1c8 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14973ac │ │ │ │ + b 0x14972ec │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82b0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e270 │ │ │ │ + blne 0x108e1b0 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186062,34 +186014,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888ac0 │ │ │ │ + blx 0x1888a00 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1177e8 │ │ │ │ + bl 0x117728 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - stc2 7, cr15, [r2, #-456]! @ 0xfffffe38 │ │ │ │ + stc2 7, cr15, [r2, #456] @ 0x1c8 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1497438 │ │ │ │ + b 0x1497378 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84b0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e2fc │ │ │ │ + blne 0x108e23c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186097,30 +186049,30 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad76c │ │ │ │ + blx 0x18ad6ac │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5ba4 │ │ │ │ + b 0x14b5ae4 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300b64 │ │ │ │ + bleq 0x300aa4 │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [lr, #-456] @ 0xfffffe38 │ │ │ │ + stc2 7, cr15, [lr, #456]! @ 0x1c8 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14974ec │ │ │ │ + b 0x149742c │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186136,26 +186088,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888be0 │ │ │ │ + blx 0x1888b20 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117910 │ │ │ │ + bl 0x117850 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - mrrc2 7, 7, pc, ip, cr2 @ │ │ │ │ + ldc2 7, cr15, [ip], #456 @ 0x1c8 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186170,26 +186122,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888c70 │ │ │ │ + blx 0x1888bb0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117998 │ │ │ │ + bl 0x1178d8 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - stc2 7, cr15, [r0], #-456 @ 0xfffffe38 │ │ │ │ + stc2 7, cr15, [r0], {114} @ 0x72 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186204,70 +186156,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad918 │ │ │ │ + blx 0x18ad858 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5d50 │ │ │ │ + b 0x14b5c90 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300d10 │ │ │ │ + bleq 0x300c50 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [ip], #-456 @ 0xfffffe38 │ │ │ │ + stc2 7, cr15, [ip], {114} @ 0x72 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ ldrbmi r0, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace53c │ │ │ │ + bl 0xfeace47c │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c654c │ │ │ │ + bl 0x1c648c │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888d88 │ │ │ │ + blx 0x1888cc8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ab8 │ │ │ │ + bl 0x1179f8 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0xfe303f76 │ │ │ │ - b 0x1497704 │ │ │ │ + blx 0xffb03eb6 │ │ │ │ + b 0x1497644 │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e5c4 │ │ │ │ + blne 0x108e504 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186275,32 +186227,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888e14 │ │ │ │ + blx 0x1888d54 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117b3c │ │ │ │ + bl 0x117a7c │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0x1483ffa │ │ │ │ - b 0x1497788 │ │ │ │ + blx 0xfec83f3a │ │ │ │ + b 0x14976c8 │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e648 │ │ │ │ + blne 0x108e588 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186308,64 +186260,64 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18adab8 │ │ │ │ + blx 0x18ad9f8 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5ef0 │ │ │ │ + b 0x14b5e30 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300eb0 │ │ │ │ + bleq 0x300df0 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x1804086 │ │ │ │ + blx 0xff003fc6 │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ ldrbmi r3, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace6d4 │ │ │ │ + bl 0xfeace614 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c66e4 │ │ │ │ + bl 0x1c6624 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888f20 │ │ │ │ + blx 0x1888e60 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117c50 │ │ │ │ + bl 0x117b90 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - blx 0xfef04114 │ │ │ │ + blx 0x704056 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186380,28 +186332,28 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888fb8 │ │ │ │ + blx 0x1888ef8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ce0 │ │ │ │ + bl 0x117c20 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - blx 0x1f041a4 │ │ │ │ + blx 0xff7040e4 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186416,75 +186368,75 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae068 │ │ │ │ + blx 0x18adfa8 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b60a0 │ │ │ │ + b 0x14b5fe0 │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x301060 │ │ │ │ + bleq 0x300fa0 │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x2084240 │ │ │ │ + blx 0xff884180 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8472000 │ │ │ │ ldrbmi r0, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r8, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeace898 │ │ │ │ + bl 0xfeace7d8 │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x2068a8 │ │ │ │ + bl 0x2067e8 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18890e4 │ │ │ │ + blx 0x1889024 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117e14 │ │ │ │ + bl 0x117d54 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf9d6f772 │ │ │ │ - b 0x1497a68 │ │ │ │ + blx 0xe84218 │ │ │ │ + b 0x14979a8 │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108e928 │ │ │ │ + blne 0x108e868 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186492,34 +186444,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889178 │ │ │ │ + blx 0x18890b8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ea0 │ │ │ │ + bl 0x117de0 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf998f772 │ │ │ │ - b 0x1497af4 │ │ │ │ + @ instruction: 0xf9f8f772 │ │ │ │ + b 0x1497a34 │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108e9b4 │ │ │ │ + blne 0x108e8f4 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186527,70 +186479,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae224 │ │ │ │ + blx 0x18ae164 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b625c │ │ │ │ + b 0x14b619c │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x30121c │ │ │ │ + bleq 0x30115c │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9a0f772 │ │ │ │ + blx 0x10433c │ │ │ │ @ instruction: 0xf84717c3 │ │ │ │ ldrbmi r3, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, fp, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeacea4c │ │ │ │ + bl 0xfeace98c │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206a5c │ │ │ │ + bl 0x20699c │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888a98 │ │ │ │ + blx 0x18889d8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117fc8 │ │ │ │ + bl 0x117f08 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - ldc2 7, cr15, [r0], #-452 @ 0xfffffe3c │ │ │ │ + ldc2 7, cr15, [r0], {113} @ 0x71 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fad0 │ │ │ │ + bne 0x108fa10 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186598,31 +186550,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888b20 │ │ │ │ + blx 0x1888a60 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118048 │ │ │ │ + bl 0x117f88 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - ldc2 7, cr15, [r0], #-452 @ 0xfffffe3c │ │ │ │ + ldc2 7, cr15, [r0], {113} @ 0x71 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fb50 │ │ │ │ + bne 0x108fa90 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186631,27 +186583,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae3c4 │ │ │ │ + blx 0x18ae304 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1180ec │ │ │ │ + bl 0x11802c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-3085] @ 0xfffff3f3 @ │ │ │ │ + ldrbmi pc, [sp, #-3181] @ 0xfffff393 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186664,31 +186616,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888c20 │ │ │ │ + blx 0x1888b60 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118150 │ │ │ │ + bl 0x118090 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0x200460a │ │ │ │ + blx 0xff80454a │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fc58 │ │ │ │ + bne 0x108fb98 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186696,31 +186648,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888ca8 │ │ │ │ + blx 0x1888be8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1181d0 │ │ │ │ + bl 0x118110 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0x200468a │ │ │ │ + blx 0xff8045ca │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fcd8 │ │ │ │ + bne 0x108fc18 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186729,27 +186681,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae54c │ │ │ │ + blx 0x18ae48c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118274 │ │ │ │ + bl 0x1181b4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2977] @ 0xfffff45f @ │ │ │ │ + ldrbmi pc, [sp, #-3073] @ 0xfffff3ff @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186762,31 +186714,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888da8 │ │ │ │ + blx 0x1888ce8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1182d8 │ │ │ │ + bl 0x118218 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0xfec04790 │ │ │ │ + blx 0x4046d2 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fde0 │ │ │ │ + bne 0x108fd20 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186794,31 +186746,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888e30 │ │ │ │ + blx 0x1888d70 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118358 │ │ │ │ + bl 0x118298 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0xfec04810 │ │ │ │ + blx 0x404752 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fe60 │ │ │ │ + bne 0x108fda0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186827,27 +186779,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae6d4 │ │ │ │ + blx 0x18ae614 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1183fc │ │ │ │ + bl 0x11833c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2715] @ 0xfffff565 @ │ │ │ │ + ldrbmi pc, [sp, #-2811] @ 0xfffff505 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186860,31 +186812,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888f30 │ │ │ │ + blx 0x1888e70 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118460 │ │ │ │ + bl 0x1183a0 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf9f8f771 │ │ │ │ + blx 0x1704858 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ff68 │ │ │ │ + bne 0x108fea8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186892,31 +186844,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888fb8 │ │ │ │ + blx 0x1888ef8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1184e0 │ │ │ │ + bl 0x118420 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf9f8f771 │ │ │ │ + blx 0x17048d8 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ffe8 │ │ │ │ + bne 0x108ff28 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186925,27 +186877,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae85c │ │ │ │ + blx 0x18ae79c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118584 │ │ │ │ + bl 0x1184c4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2607] @ 0xfffff5d1 @ │ │ │ │ + ldrbmi pc, [sp, #-2703] @ 0xfffff571 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186958,52 +186910,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ad8b4 │ │ │ │ + blx 0x18ad7f4 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1430e4 │ │ │ │ + beq 0x143024 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff381604 │ │ │ │ + beq 0xff381544 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11862c │ │ │ │ + bl 0x11856c │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r4], -r8 @ │ │ │ │ - blx 0xfe104a58 │ │ │ │ + blx 0xff904998 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - mcr2 7, 3, pc, cr2, cr12, {2} @ │ │ │ │ + mcr2 7, 6, pc, cr2, cr12, {2} @ │ │ │ │ @ instruction: 0xf828455d │ │ │ │ andsle r0, lr, r2, lsl #30 │ │ │ │ svcls 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf7740b02 │ │ │ │ - strmi pc, [r3], -r7, lsr #19 │ │ │ │ + strmi pc, [r3], -r7, lsl #20 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - strmi pc, [r1], -r1, lsr #19 │ │ │ │ + strmi pc, [r1], -r1, lsl #20 │ │ │ │ vmlsl.u q10, d9, d0[2] │ │ │ │ strtmi r0, [r2], -lr, lsl #18 │ │ │ │ movweq pc, #58305 @ 0xe3c1 @ │ │ │ │ svcmi 0x00f8f5b9 │ │ │ │ - blcs 0xfb480 │ │ │ │ + blcs 0xfb3c0 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :64], sl │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0002f828 │ │ │ │ - blls 0x13b4b8 │ │ │ │ + blls 0x13b3f8 │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f144 │ │ │ │ + bne 0x8f084 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187011,52 +186963,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ad988 │ │ │ │ + blx 0x18ad8c8 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1431b8 │ │ │ │ + beq 0x1430f8 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff3816d8 │ │ │ │ + beq 0xff381618 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118700 │ │ │ │ + bl 0x118640 │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r4], -pc @ │ │ │ │ - mcr2 7, 0, pc, cr10, cr13, {2} @ │ │ │ │ + mcr2 7, 3, pc, cr10, cr13, {2} @ │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - mrc2 7, 3, pc, cr14, cr12, {2} │ │ │ │ + mrc2 7, 6, pc, cr14, cr12, {2} │ │ │ │ @ instruction: 0xf848455d │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7740b04 │ │ │ │ - @ instruction: 0x4603f957 │ │ │ │ + @ instruction: 0x4603f9b7 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - @ instruction: 0x4601f951 │ │ │ │ + @ instruction: 0x4601f9b1 │ │ │ │ @ instruction: 0xf0294648 │ │ │ │ strtmi r4, [r2], -r0, lsl #18 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ - blcs 0xfb554 │ │ │ │ + blcs 0xfb494 │ │ │ │ @ instruction: 0xf04fd1da │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0004f848 │ │ │ │ - blls 0x13b58c │ │ │ │ + blls 0x13b4cc │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f218 │ │ │ │ + bne 0x8f158 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187064,42 +187016,42 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ada5c │ │ │ │ + blx 0x18ad99c │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x14328c │ │ │ │ + beq 0x1431cc │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff3817ac │ │ │ │ + beq 0xff3816ec │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1187d4 │ │ │ │ + bl 0x118714 │ │ │ │ ands r0, r6, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r9], -r8 @ │ │ │ │ - @ instruction: 0xf9acf75d │ │ │ │ + blx 0x404b40 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - stc2 7, cr15, [lr, #368] @ 0x170 │ │ │ │ + stc2l 7, cr15, [lr, #368]! @ 0x170 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7664180 │ │ │ │ - ldrbmi pc, [sp, #-3841] @ 0xfffff0ff @ │ │ │ │ + ldrbmi pc, [sp, #-3937] @ 0xfffff09f @ │ │ │ │ svceq 0x0002f828 │ │ │ │ @ instruction: 0xf836d01e │ │ │ │ strtmi r9, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x184f88 │ │ │ │ - @ instruction: 0xf8cef774 │ │ │ │ + bleq 0x184ec8 │ │ │ │ + @ instruction: 0xf92ef774 │ │ │ │ strtmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ - @ instruction: 0xf8c8f774 │ │ │ │ + @ instruction: 0xf928f774 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ stmdbeq lr, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, , q9 │ │ │ │ @ instruction: 0xf5b9030e │ │ │ │ ldrshle r4, [r1, #248] @ 0xf8 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ @@ -187118,52 +187070,52 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ - bleq 0x10306c │ │ │ │ - bleq 0x1103a44 │ │ │ │ + bleq 0x102fac │ │ │ │ + bleq 0x1103984 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494b54 │ │ │ │ + b 0x1494a94 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ svcne 0x001f9b00 │ │ │ │ - bl 0x12db68 │ │ │ │ + bl 0x12daa8 │ │ │ │ ands r0, r5, r3, lsl #20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r8], -pc @ │ │ │ │ - stc2 7, cr15, [sl, #-372]! @ 0xfffffe8c │ │ │ │ + stc2 7, cr15, [sl, #372] @ 0x174 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf75c4658 │ │ │ │ - @ instruction: 0x4622fd9f │ │ │ │ + @ instruction: 0x4622fdff │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - cdp2 7, 15, cr15, cr2, cr6, {3} │ │ │ │ + @ instruction: 0xff52f766 │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svchi 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7740b04 │ │ │ │ - @ instruction: 0x4603f873 │ │ │ │ + @ instruction: 0x4603f8d3 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744698 │ │ │ │ - strmi pc, [r1], -sp, ror #16 │ │ │ │ + strmi pc, [r1], -sp, asr #17 │ │ │ │ @ instruction: 0xf0284640 │ │ │ │ strtmi r4, [r2], -r0, lsl #16 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b8 │ │ │ │ - blcs 0xfb70c │ │ │ │ + blcs 0xfb64c │ │ │ │ @ instruction: 0xf04fd1d6 │ │ │ │ ldrbmi r5, [r5, #-127] @ 0xffffff81 │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r3], #-512 @ 0xfffffe00 │ │ │ │ stmdble r7, {r0, r4, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -187179,31 +187131,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adc28 │ │ │ │ + blx 0x18adb68 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14988a8 │ │ │ │ + b 0x14987e8 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1c50 │ │ │ │ + bleq 0x2c1b90 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75d0f02 │ │ │ │ - strbmi pc, [r2], -r7, asr #17 @ │ │ │ │ + strbmi pc, [r2], -r7, lsr #18 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2 7, cr15, [r6], #368 @ 0x170 │ │ │ │ - bleq 0x1850f4 │ │ │ │ + stc2 7, cr15, [r6, #-368] @ 0xfffffe90 │ │ │ │ + bleq 0x185034 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187216,31 +187168,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adcbc │ │ │ │ + blx 0x18adbfc │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149893c │ │ │ │ + b 0x149887c │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1ce4 │ │ │ │ + bleq 0x2c1c24 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - @ instruction: 0x4642fc71 │ │ │ │ + @ instruction: 0x4642fcd1 │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2l 7, cr15, [r4], #-368 @ 0xfffffe90 │ │ │ │ - bleq 0x205208 │ │ │ │ + stc2l 7, cr15, [r4], {92} @ 0x5c │ │ │ │ + bleq 0x205148 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187253,31 +187205,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18add50 │ │ │ │ + blx 0x18adc90 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14989d0 │ │ │ │ + b 0x1498910 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1d78 │ │ │ │ + bleq 0x2c1cb8 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75d0f02 │ │ │ │ - @ instruction: 0x4642f833 │ │ │ │ + @ instruction: 0x4642f893 │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [r6], {92} @ 0x5c │ │ │ │ - bleq 0x18521c │ │ │ │ + ldc2l 7, cr15, [r6], #-368 @ 0xfffffe90 │ │ │ │ + bleq 0x18515c │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187290,31 +187242,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adde4 │ │ │ │ + blx 0x18add24 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498a64 │ │ │ │ + b 0x14989a4 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1e0c │ │ │ │ + bleq 0x2c1d4c │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - @ instruction: 0x4642fbdd │ │ │ │ + @ instruction: 0x4642fc3d │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - mrrc2 7, 5, pc, r2, cr12 @ │ │ │ │ - bleq 0x205330 │ │ │ │ + ldc2 7, cr15, [r2], #368 @ 0x170 │ │ │ │ + bleq 0x205270 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187331,25 +187283,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494688 │ │ │ │ + b 0x14945c8 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x301e94 │ │ │ │ + bleq 0x301dd4 │ │ │ │ movwcs r8, #2090 @ 0x82a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9b2f761 │ │ │ │ - bleq 0x185340 │ │ │ │ + blx 0x584f6c │ │ │ │ + bleq 0x185280 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187367,25 +187319,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494718 │ │ │ │ + b 0x1494658 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x301f24 │ │ │ │ + bleq 0x301e64 │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xfec050c4 │ │ │ │ - bleq 0x205450 │ │ │ │ + blx 0x405006 │ │ │ │ + bleq 0x205390 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187400,41 +187352,41 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r0, lsl #18 │ │ │ │ - blx 0x18ae7d8 │ │ │ │ + blx 0x18ae718 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b7000 │ │ │ │ + b 0x14b6f40 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c1fb8 │ │ │ │ + beq 0x3c1ef8 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d8efc │ │ │ │ + bl 0x1d8e3c │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb907f8 │ │ │ │ + bl 0xfeb90738 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8808 │ │ │ │ + bl 0xd8748 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -187445,26 +187397,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494850 │ │ │ │ + b 0x1494790 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30205c │ │ │ │ + bleq 0x301f9c │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi sl!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8ccf761 │ │ │ │ - bleq 0x18550c │ │ │ │ + @ instruction: 0xf92cf761 │ │ │ │ + bleq 0x18544c │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187482,26 +187434,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14948e4 │ │ │ │ + b 0x1494824 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3020f0 │ │ │ │ + bleq 0x302030 │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9c4f763 │ │ │ │ - bleq 0x205620 │ │ │ │ + blx 0xa051d4 │ │ │ │ + bleq 0x205560 │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187522,35 +187474,35 @@ │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9d100900 │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b71d0 │ │ │ │ + b 0x14b7110 │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ - beq 0x3c2188 │ │ │ │ + beq 0x3c20c8 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ @ instruction: 0xf8564698 │ │ │ │ ldmib r5, {r3, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmdavs r1!, {r1, sl, ip, pc}^ │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xc8533c │ │ │ │ + blx 0xfe48527c │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf8dd465c │ │ │ │ @ instruction: 0x4643b014 │ │ │ │ andeq lr, fp, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r4, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x10247c │ │ │ │ + bleq 0x1023bc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ ldmle r9!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -187563,25 +187515,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494a28 │ │ │ │ + b 0x1494968 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x302234 │ │ │ │ + bleq 0x302174 │ │ │ │ movwcs r8, #10282 @ 0x282a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffe2f760 │ │ │ │ - bleq 0x1856e0 │ │ │ │ + @ instruction: 0xf842f761 │ │ │ │ + bleq 0x185620 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187599,25 +187551,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494ab8 │ │ │ │ + b 0x14949f8 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3022c4 │ │ │ │ + bleq 0x302204 │ │ │ │ movwcs r6, #10282 @ 0x282a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8dcf763 │ │ │ │ - bleq 0x2057f0 │ │ │ │ + @ instruction: 0xf93cf763 │ │ │ │ + bleq 0x205730 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187632,111 +187584,111 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r2, lsl #18 │ │ │ │ - blx 0x18aeb78 │ │ │ │ + blx 0x18aeab8 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b73a0 │ │ │ │ + b 0x14b72e0 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c2358 │ │ │ │ + beq 0x3c2298 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d929c │ │ │ │ + bl 0x1d91dc │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90b98 │ │ │ │ + bl 0xfeb90ad8 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8ba8 │ │ │ │ + bl 0xd8ae8 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x14937dc │ │ │ │ - b 0x1490a6c │ │ │ │ + b 0x149371c │ │ │ │ + b 0x14909ac │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmdaeq r4, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ - b 0x149902c │ │ │ │ + b 0x1498f6c │ │ │ │ @ instruction: 0x461e0950 │ │ │ │ vnmlaeq.f32 s29, s14, s30 │ │ │ │ andls r2, r1, r0, lsl #8 │ │ │ │ andslt pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0x462846b2 │ │ │ │ @ instruction: 0xf8302100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - blx 0x558e52 │ │ │ │ + blx 0x558d92 │ │ │ │ @ instruction: 0xf82af20b │ │ │ │ vldmiale r6!, {d18} │ │ │ │ ldrtmi r4, [sp], #-1140 @ 0xfffffb8c │ │ │ │ strbmi r4, [ip, #-1086] @ 0xfffffbc2 │ │ │ │ stmdals r1, {r2, r3, r5, r6, r7, r8, r9, ip, lr, pc} │ │ │ │ strmi r4, [r4, #1027] @ 0x403 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xff0d0c38 │ │ │ │ + bne 0xff0d0b78 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r4, #2074] @ 0x81a │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x1493874 │ │ │ │ - b 0x1490b04 │ │ │ │ + b 0x14937b4 │ │ │ │ + b 0x1490a44 │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ strmi r2, [sp], -r0, lsl #8 │ │ │ │ ldmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vfnmaeq.f32 s28, s14, s30 │ │ │ │ ssatmi r4, #4, lr, lsl #12 │ │ │ │ @ instruction: 0xf8589001 │ │ │ │ ldrtmi r4, [r2], fp, lsr #32 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ - blcs 0x2059ec │ │ │ │ + blcs 0x20592c │ │ │ │ strmi r3, [lr, #257] @ 0x101 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ - blcs 0x2059e0 │ │ │ │ + blcs 0x205920 │ │ │ │ ldrbtmi sp, [r3], #3318 @ 0xcf6 │ │ │ │ ldrtmi r4, [lr], #-1085 @ 0xfffffbc3 │ │ │ │ mvnle r4, #851443712 @ 0x32c00000 │ │ │ │ strmi r9, [r3], #-2049 @ 0xfffff7ff │ │ │ │ stmdble r7, {r2, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r6, r7, r9, fp, ip}^ │ │ │ │ @@ -187750,93 +187702,93 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ sbcslt r4, sl, #144, 12 @ 0x9000000 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ svclt 0x0018b087 │ │ │ │ - b 0x1487c10 │ │ │ │ - b 0x14907a0 │ │ │ │ + b 0x1487b50 │ │ │ │ + b 0x14906e0 │ │ │ │ svclt 0x001202c2 │ │ │ │ ldrmi r4, [r6], -r6, lsl #12 │ │ │ │ mrccs 6, 0, r4, cr0, cr0, {0} │ │ │ │ svclt 0x00a8468a │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ andeq lr, r4, #3358720 @ 0x334000 │ │ │ │ ldmeq r5!, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ sbcseq r4, ip, sl, lsl #12 │ │ │ │ stmib sp, {r0, r1, r6, r7, fp}^ │ │ │ │ movwls r4, #5634 @ 0x1602 │ │ │ │ - bl 0x36e548 │ │ │ │ - bl 0x30894c │ │ │ │ + bl 0x36e488 │ │ │ │ + bl 0x30888c │ │ │ │ @ instruction: 0xf04f0002 │ │ │ │ ldrmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ - bl 0x2ed550 │ │ │ │ + bl 0x2ed490 │ │ │ │ @ instruction: 0xf8580103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ - blvc 0x1020ac │ │ │ │ + blvc 0x101fec │ │ │ │ @ instruction: 0xf10c3008 │ │ │ │ strcc r0, [r8], #-3585 @ 0xfffff1ff │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x298f42 │ │ │ │ - blx 0x284576 │ │ │ │ - blx 0xfea945a2 │ │ │ │ + blx 0x298e82 │ │ │ │ + blx 0x2844b6 │ │ │ │ + blx 0xfea944e2 │ │ │ │ @ instruction: 0xf8407b06 │ │ │ │ ldrbmi r7, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blls 0x1bed2c │ │ │ │ + blls 0x1bec6c │ │ │ │ ldrmi r9, [sl], #-3840 @ 0xfffff100 │ │ │ │ - strtmi r9, [pc], #-2817 @ 0xc798c │ │ │ │ + strtmi r9, [pc], #-2817 @ 0xc78cc │ │ │ │ bicsle r4, r5, #-268435447 @ 0xf0000009 │ │ │ │ andeq lr, r4, #3620864 @ 0x374000 │ │ │ │ addmi r4, r2, #-2130706432 @ 0x81000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d0da0 │ │ │ │ + bl 0xfe8d0ce0 │ │ │ │ stmia r9!, {r0, r3}^ │ │ │ │ - bl 0x318db0 │ │ │ │ + bl 0x318cf0 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14945e8 │ │ │ │ - b 0x1490c78 │ │ │ │ + b 0x1494528 │ │ │ │ + b 0x1490bb8 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x151e38 │ │ │ │ + bl 0x151d78 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf83b9201 │ │ │ │ - bl 0x37fa28 │ │ │ │ - bl 0x308e2c │ │ │ │ + bl 0x37f968 │ │ │ │ + bl 0x308d6c │ │ │ │ ldmibne r9!, {r1, r2} │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf8358000 │ │ │ │ andcc r8, r1, #2048 @ 0x800 │ │ │ │ - blgt 0x185ae8 │ │ │ │ - blx 0x7d847e │ │ │ │ + blgt 0x185a28 │ │ │ │ + blx 0x7d83be │ │ │ │ @ instruction: 0xf8218c0e │ │ │ │ vldmiale r4!, {d28} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x118ab4 │ │ │ │ + bls 0x1189f4 │ │ │ │ strbmi r4, [r2, #-1184] @ 0xfffffb60 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7a48 │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7988 │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -187847,191 +187799,191 @@ │ │ │ │ pkhbtmi r4, r8, r9, lsl #13 │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ strmi r2, [r6], r0 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494698 │ │ │ │ - b 0x1490d28 │ │ │ │ + b 0x14945d8 │ │ │ │ + b 0x1490c68 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462900db │ │ │ │ @ instruction: 0x462b4619 │ │ │ │ - bl 0x151ee8 │ │ │ │ + bl 0x151e28 │ │ │ │ svclt 0x00a80a84 │ │ │ │ ldmeq sl, {r4, r8, sp} │ │ │ │ andls r4, r1, #145752064 @ 0x8b00000 │ │ │ │ stmib sp, {r2, r3, r7, fp}^ │ │ │ │ @ instruction: 0xf85a3502 │ │ │ │ - bl 0x323ac0 │ │ │ │ + bl 0x323a00 │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ - bl 0x2ffac8 │ │ │ │ + bl 0x2ffa08 │ │ │ │ ldmdane r1!, {r8, sl} │ │ │ │ ldrtmi r2, [lr], r0, lsl #4 │ │ │ │ - blcc 0x205c44 │ │ │ │ + blcc 0x205b84 │ │ │ │ @ instruction: 0xf8553201 │ │ │ │ addsmi r7, r4, #4, 22 @ 0x1000 │ │ │ │ movwcc pc, #31502 @ 0x7b0e @ │ │ │ │ - blcc 0x205be8 │ │ │ │ + blcc 0x205b28 │ │ │ │ @ instruction: 0xf8dddcf4 │ │ │ │ ldrbmi lr, [r8], #-0 │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ mvnle r4, #662700032 @ 0x27800000 │ │ │ │ strcc lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ addsmi r4, sp, #503316480 @ 0x1e000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xfe78ff04 │ │ │ │ + blne 0xfe78fe44 │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ addsmi r1, r5, #15859712 @ 0xf20000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ strtmi r2, [lr], -r0, lsl #10 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ andcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - bcs 0x1746cc │ │ │ │ + bcs 0x17460c │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbcseq fp, r0, r5, lsl pc │ │ │ │ @ instruction: 0x4602461a │ │ │ │ - bcs 0x4d93bc │ │ │ │ + bcs 0x4d92fc │ │ │ │ biceq lr, r4, pc, asr #20 │ │ │ │ andscs fp, r0, #168, 30 @ 0x2a0 │ │ │ │ andls r9, r6, #1073741825 @ 0x40000001 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r7, fp}^ │ │ │ │ ldrtmi r0, [lr], r8, lsl #6 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ - blls 0x22c388 │ │ │ │ + blls 0x22c2c8 │ │ │ │ streq lr, [r7], #-2827 @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x28e2e8 │ │ │ │ + blls 0x28e228 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x18e2ec │ │ │ │ + blls 0x18e22c │ │ │ │ andpl pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x1022dc │ │ │ │ + bcc 0x10221c │ │ │ │ ldmib r4, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x213bce │ │ │ │ + blx 0x213b0e │ │ │ │ strcc r2, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - bcc 0x246a40 │ │ │ │ + bcc 0x246980 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2822 @ 0xfffff4fa │ │ │ │ - blls 0x1d8c54 │ │ │ │ + blls 0x1d8b94 │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movweq lr, #35293 @ 0x89dd │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ strmi r4, [r2], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d0ff0 │ │ │ │ + bl 0xfe8d0f30 │ │ │ │ stmia sl!, {r1, r3}^ │ │ │ │ - bl 0x359000 │ │ │ │ + bl 0x358f40 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x1494838 │ │ │ │ - b 0x1490ec8 │ │ │ │ + b 0x1494778 │ │ │ │ + b 0x1490e08 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x152088 │ │ │ │ + bl 0x151fc8 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ andls r4, r1, #95420416 @ 0x5b00000 │ │ │ │ andlt pc, r6, r3, lsr r8 @ │ │ │ │ vmlaeq.f64 d14, d6, d10 │ │ │ │ streq lr, [r6, #-2825] @ 0xfffff4f7 │ │ │ │ @ instruction: 0x210019b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blhi 0x185d48 │ │ │ │ + blhi 0x185c88 │ │ │ │ @ instruction: 0xf83e3101 │ │ │ │ addmi r2, ip, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf80bfb18 │ │ │ │ andeq lr, r8, #165888 @ 0x28800 │ │ │ │ - blcs 0x185d08 │ │ │ │ + blcs 0x185c48 │ │ │ │ @ instruction: 0xf8dddcf2 │ │ │ │ strbtmi r8, [r6], #-0 │ │ │ │ strtmi r9, [r0], #2561 @ 0xa01 │ │ │ │ stmiale r1!, {r1, r6, r8, sl, lr}^ │ │ │ │ ldrdcc lr, [r2], -sp │ │ │ │ addsmi r4, r8, #520093696 @ 0x1f000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xff7910a8 │ │ │ │ + blne 0xff790fe8 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ addsmi r1, r0, #16384000 @ 0xfa0000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ stcls 6, cr4, [lr], {182} @ 0xb6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174860 │ │ │ │ + blcs 0x1747a0 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ ldmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bleq 0xfe202908 │ │ │ │ + bleq 0xfe202848 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ stmib sp, {r1, r3, r4, r7, fp}^ │ │ │ │ strmi r3, [fp], -r2 │ │ │ │ andls r0, r1, #140, 16 @ 0x8c0000 │ │ │ │ @ instruction: 0xf85b46a4 │ │ │ │ - bl 0x35fd50 │ │ │ │ + bl 0x35fc90 │ │ │ │ srsia sp, #14 │ │ │ │ - bl 0x327d20 │ │ │ │ - bl 0x287d5c │ │ │ │ + bl 0x327c60 │ │ │ │ + bl 0x287c9c │ │ │ │ andcs r0, r0, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf85546b0 │ │ │ │ andcc r4, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x205e74 │ │ │ │ - blx 0x2d938a │ │ │ │ + blvs 0x205db4 │ │ │ │ + blx 0x2d92ca │ │ │ │ @ instruction: 0xf8414416 │ │ │ │ vldmiale r4!, {d20-d21} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x118fc0 │ │ │ │ + bls 0x118f00 │ │ │ │ ldrmi r4, [r0, #1248] @ 0x4e0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7d54 │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7c94 │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -188041,61 +187993,61 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x461a4692 │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, , #60 │ │ │ │ - blcs 0x1509a0 │ │ │ │ + blcs 0x1508e0 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7955 @ 0x1f13 │ │ │ │ strmi r4, [r8], -sp, lsl #12 │ │ │ │ - b 0x148810c │ │ │ │ + b 0x148804c │ │ │ │ svclt 0x001803c4 │ │ │ │ movwls r4, #22021 @ 0x5605 │ │ │ │ @ instruction: 0xf04f2d10 │ │ │ │ svclt 0x00a80300 │ │ │ │ stmib sp, {r4, r8, sl, sp}^ │ │ │ │ ldrmi r0, [r9], r8, lsl #2 │ │ │ │ stmiaeq pc!, {r0, r4, r9, sl, lr}^ @ │ │ │ │ ssatmi r4, #31, sl, lsl #12 │ │ │ │ strls r0, [r6, #-2244] @ 0xfffff73c │ │ │ │ - blls 0x22cde4 │ │ │ │ + blls 0x22cd24 │ │ │ │ stmib sp, {r1, r2, r3, r7, fp, ip}^ │ │ │ │ ldmne ip, {r0, r9, ip, pc} │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ andvc pc, r4, sl, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r3 │ │ │ │ ldrtmi r9, [ip], r7, lsl #22 │ │ │ │ - blls 0x18e064 │ │ │ │ + blls 0x18dfa4 │ │ │ │ movwcs r1, #2204 @ 0x89c │ │ │ │ stmdbeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r3, sl, ip, sp}^ │ │ │ │ strcc r3, [r8, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x0700e9d6 │ │ │ │ - blx 0x19562a │ │ │ │ - blx 0x40462e │ │ │ │ - blx 0xfe99063e │ │ │ │ - bne 0xff0d6a44 │ │ │ │ - bl 0x1a98f80 │ │ │ │ + blx 0x19556a │ │ │ │ + blx 0x40456e │ │ │ │ + blx 0xfe99057e │ │ │ │ + bne 0xff0d6984 │ │ │ │ + bl 0x1a98ec0 │ │ │ │ movwcs r0, #5890 @ 0x1702 │ │ │ │ @ instruction: 0xf84445ce │ │ │ │ @ instruction: 0xf8440c08 │ │ │ │ stclle 12, cr7, [r5], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrbtmi r9, [r1], #2822 @ 0xb06 │ │ │ │ - blls 0x1d8e9c │ │ │ │ + blls 0x1d8ddc │ │ │ │ bicle r4, ip, #641728512 @ 0x26400000 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ strmi r4, [r3], #641 @ 0x281 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d124c │ │ │ │ + bl 0xfe8d118c │ │ │ │ stmia fp!, {r0, r1, r3}^ │ │ │ │ - bl 0x39925c │ │ │ │ + bl 0x39919c │ │ │ │ addsmi r0, r9, #0, 6 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -188105,33 +188057,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494aa0 │ │ │ │ - b 0x1491130 │ │ │ │ + b 0x14949e0 │ │ │ │ + b 0x1491070 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x1536f0 │ │ │ │ + bl 0x153630 │ │ │ │ svclt 0x00a80344 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmdaeq r6!, {r0, r1, r3, r4, r5, r6, fp}^ │ │ │ │ - blls 0x12cacc │ │ │ │ + blls 0x12ca0c │ │ │ │ strbeq lr, [sl, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - blls 0x1a3f38 │ │ │ │ - bleq 0x242ae0 │ │ │ │ + blls 0x1a3e78 │ │ │ │ + bleq 0x242a20 │ │ │ │ @ instruction: 0xf83b444d │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - @ instruction: 0xf980f75c │ │ │ │ + @ instruction: 0xf9e0f75c │ │ │ │ @ instruction: 0xf82542a6 │ │ │ │ vldmiale r4!, {d16} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188153,33 +188105,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494b60 │ │ │ │ - b 0x14911f0 │ │ │ │ + b 0x1494aa0 │ │ │ │ + b 0x1491130 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x1537b0 │ │ │ │ + bl 0x1536f0 │ │ │ │ svclt 0x00a80384 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmeq r6!, {r0, r1, r3, r4, r5, r7, fp} │ │ │ │ - blls 0x12cb8c │ │ │ │ + blls 0x12cacc │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ - blls 0x1a4038 │ │ │ │ - bleq 0x242ba0 │ │ │ │ + blls 0x1a3f78 │ │ │ │ + bleq 0x242ae0 │ │ │ │ @ instruction: 0xf85b444d │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - ldc2 7, cr15, [r4, #-368] @ 0xfffffe90 │ │ │ │ + ldc2l 7, cr15, [r4, #-368]! @ 0xfffffe90 │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ vldmiale r4!, {d16-d17} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188195,154 +188147,154 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x104140 │ │ │ │ + bleq 0x104080 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ andls r1, r3, r6, lsl #4 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174bac │ │ │ │ + blcs 0x174aec │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x148bc74 │ │ │ │ + b 0x148bbb4 │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x1ecc60 │ │ │ │ + blls 0x1ecba0 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ strcs r9, [r0, #-2567] @ 0xfffff5f9 │ │ │ │ ldrmi r1, [r3], #-2275 @ 0xfffff71d │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ - bl 0x1aec78 │ │ │ │ - blls 0x18a074 │ │ │ │ + bl 0x1aebb8 │ │ │ │ + blls 0x189fb4 │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf75ca000 │ │ │ │ - stclne 13, cr15, [fp], #-164 @ 0xffffff5c │ │ │ │ + stclne 13, cr15, [fp], #-548 @ 0xfffffddc │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ adcsmi r9, lr, #196608 @ 0x30000 │ │ │ │ - bleq 0x2c2c98 │ │ │ │ + bleq 0x2c2bd8 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea904a0 │ │ │ │ + bl 0xfea903e0 │ │ │ │ stmia fp!, {r0, r1, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3884b0 │ │ │ │ + bl 0x3883f0 │ │ │ │ addsmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x104218 │ │ │ │ + bleq 0x104158 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494cf8 │ │ │ │ - b 0x1491388 │ │ │ │ + b 0x1494c38 │ │ │ │ + b 0x14912c8 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14acd20 │ │ │ │ + b 0x14acc60 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12cd2c │ │ │ │ + bls 0x12cc6c │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac190 │ │ │ │ - bleq 0x1c2d40 │ │ │ │ + bls 0x1ac0d0 │ │ │ │ + bleq 0x1c2c80 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x186224 │ │ │ │ - @ instruction: 0xf84cf75c │ │ │ │ + bleq 0x186164 │ │ │ │ + @ instruction: 0xf8acf75c │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - stc2 7, cr15, [sl], #-364 @ 0xfffffe94 │ │ │ │ + stc2 7, cr15, [sl], {91} @ 0x5b │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x16fd64 │ │ │ │ + blls 0x16fca4 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea1057c │ │ │ │ + bl 0xfea104bc │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c858c │ │ │ │ + bl 0x3c84cc │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1042f4 │ │ │ │ + bleq 0x104234 │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494dd4 │ │ │ │ - b 0x1491464 │ │ │ │ + b 0x1494d14 │ │ │ │ + b 0x14913a4 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14acdfc │ │ │ │ + b 0x14acd3c │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12ce08 │ │ │ │ + bls 0x12cd48 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16ea1c │ │ │ │ + bl 0x16e95c │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206388 │ │ │ │ - blx 0xff605f96 │ │ │ │ + bleq 0x2062c8 │ │ │ │ + ldc2 7, cr15, [r4], #-368 @ 0xfffffe90 │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0xff285f9e │ │ │ │ + stc2 7, cr15, [r6], #-364 @ 0xfffffe94 │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188359,100 +188311,100 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1043d0 │ │ │ │ + bleq 0x104310 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494eb0 │ │ │ │ - b 0x1491540 │ │ │ │ + b 0x1494df0 │ │ │ │ + b 0x1491480 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14aced8 │ │ │ │ + b 0x14ace18 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12cee4 │ │ │ │ + bls 0x12ce24 │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac348 │ │ │ │ - bleq 0x1c2ef8 │ │ │ │ + bls 0x1ac288 │ │ │ │ + bleq 0x1c2e38 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x1863dc │ │ │ │ - @ instruction: 0xff70f75b │ │ │ │ + bleq 0x18631c │ │ │ │ + @ instruction: 0xffd0f75b │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0x158607e │ │ │ │ + blx 0xfed85fbe │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x16ff1c │ │ │ │ + blls 0x16fe5c │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea10734 │ │ │ │ + bl 0xfea10674 │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c8744 │ │ │ │ + bl 0x3c8684 │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1044ac │ │ │ │ + bleq 0x1043ec │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494f8c │ │ │ │ - b 0x149161c │ │ │ │ + b 0x1494ecc │ │ │ │ + b 0x149155c │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14acfb4 │ │ │ │ + b 0x14acef4 │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12cfc0 │ │ │ │ + bls 0x12cf00 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16ebd4 │ │ │ │ + bl 0x16eb14 │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206540 │ │ │ │ - blx 0xfff0614c │ │ │ │ + bleq 0x206480 │ │ │ │ + blx 0x170608e │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0x1c06156 │ │ │ │ + blx 0xff406096 │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188470,46 +188422,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d068 │ │ │ │ + blls 0x60cfa8 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149486c │ │ │ │ - b 0x14912f8 │ │ │ │ + b 0x14947ac │ │ │ │ + b 0x1491238 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148a65c │ │ │ │ + b 0x148a59c │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af0a8 │ │ │ │ + b 0x14aefe8 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x18658c │ │ │ │ + bleq 0x1864cc │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf760a000 │ │ │ │ - strmi pc, [r0, #2213]! @ 0x8a5 │ │ │ │ - bleq 0x18655c │ │ │ │ - blls 0x23f88c │ │ │ │ + strmi pc, [r0, #2309]! @ 0x905 │ │ │ │ + bleq 0x18649c │ │ │ │ + blls 0x23f7cc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188524,46 +188476,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d140 │ │ │ │ + blls 0x60d080 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494944 │ │ │ │ - b 0x14913d0 │ │ │ │ + b 0x1494884 │ │ │ │ + b 0x1491310 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148a834 │ │ │ │ + b 0x148a774 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af180 │ │ │ │ + b 0x14af0c0 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x2066e4 │ │ │ │ + bleq 0x206624 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf762a000 │ │ │ │ - strmi pc, [r0, #2427]! @ 0x97b │ │ │ │ - bleq 0x2066b4 │ │ │ │ - blls 0x23f964 │ │ │ │ + strmi pc, [r0, #2523]! @ 0x9db │ │ │ │ + bleq 0x2065f4 │ │ │ │ + blls 0x23f8a4 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188583,104 +188535,104 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1494e18 │ │ │ │ - b 0x14914a4 │ │ │ │ + b 0x1494d58 │ │ │ │ + b 0x14913e4 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b8274 │ │ │ │ + b 0x14b81b4 │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ - b 0x149123c │ │ │ │ + b 0x149117c │ │ │ │ @ instruction: 0xf8cd02d9 │ │ │ │ - b 0x14ac704 │ │ │ │ + b 0x14ac644 │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ eorshi pc, r4, sp, asr #17 │ │ │ │ - b 0x14af270 │ │ │ │ + b 0x14af1b0 │ │ │ │ @ instruction: 0xf04f04c9 │ │ │ │ stmiane r2!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne pc, {r0, r3, r8, r9, fp, ip, pc} @ │ │ │ │ ldmdbne sp, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf9c0f762 │ │ │ │ + blx 0x906354 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [fp], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ ldmle r5, {r0, r1, r3, r6, r8, sl, lr}^ │ │ │ │ stmdals ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3846] @ 0xf06 │ │ │ │ @ instruction: 0x0c09eb07 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb10ab8 │ │ │ │ + bl 0xfeb109f8 │ │ │ │ stmia ip!, {r2, r3, r8, fp}^ │ │ │ │ - bl 0x3c8ac8 │ │ │ │ + bl 0x3c8a08 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d310 │ │ │ │ + blls 0x60d250 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494b14 │ │ │ │ - b 0x14915a0 │ │ │ │ + b 0x1494a54 │ │ │ │ + b 0x14914e0 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148a904 │ │ │ │ + b 0x148a844 │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af350 │ │ │ │ + b 0x14af290 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186834 │ │ │ │ + bleq 0x186774 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3919]! @ 0xf4f │ │ │ │ - bleq 0x186808 │ │ │ │ - blls 0x23fb30 │ │ │ │ + strmi pc, [r0, #4015]! @ 0xfaf │ │ │ │ + bleq 0x186748 │ │ │ │ + blls 0x23fa70 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188695,47 +188647,47 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d3ec │ │ │ │ + blls 0x60d32c │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494bf0 │ │ │ │ - b 0x149167c │ │ │ │ + b 0x1494b30 │ │ │ │ + b 0x14915bc │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148aae0 │ │ │ │ + b 0x148aa20 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af42c │ │ │ │ + b 0x14af36c │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206990 │ │ │ │ + bleq 0x2068d0 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf762a000 │ │ │ │ - strmi pc, [r0, #2083]! @ 0x823 │ │ │ │ - bleq 0x206964 │ │ │ │ - blls 0x23fc0c │ │ │ │ + strmi pc, [r0, #2179]! @ 0x883 │ │ │ │ + bleq 0x2068a4 │ │ │ │ + blls 0x23fb4c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188755,29 +188707,29 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14950c8 │ │ │ │ - b 0x1491754 │ │ │ │ + b 0x1495008 │ │ │ │ + b 0x1491694 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ @ instruction: 0xf1ba4644 │ │ │ │ - b 0x148c51c │ │ │ │ + b 0x148c45c │ │ │ │ svclt 0x00a803c3 │ │ │ │ - beq 0x504a20 │ │ │ │ + beq 0x504960 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - b 0x148ac74 │ │ │ │ + b 0x148abb4 │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ stmdami ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x14af518 │ │ │ │ + b 0x14af458 │ │ │ │ @ instruction: 0xf04f05c9 │ │ │ │ stmiane sl!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne ip, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdbne pc, {r0, r1, r3, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldrmi r9, [sp], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ @@ -188785,23 +188737,23 @@ │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ ldm r7!, {r3, sl, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ stmib sp, {r8, lr}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7622304 │ │ │ │ - @ instruction: 0xf108f869 │ │ │ │ + @ instruction: 0xf108f8c9 │ │ │ │ stmia r5!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x2ffcec │ │ │ │ + blls 0x2ffc2c │ │ │ │ ldrmi r4, [r9, #1233] @ 0x4d1 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ svcls 0x0006480c │ │ │ │ - bl 0x299fdc │ │ │ │ + bl 0x299f1c │ │ │ │ stmdble r9, {r2, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], #-2980 @ 0xfffff45c │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #19212 @ 0x4b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -188812,46 +188764,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d5c0 │ │ │ │ + blls 0x60d500 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494dc4 │ │ │ │ - b 0x1491850 │ │ │ │ + b 0x1494d04 │ │ │ │ + b 0x1491790 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148abb4 │ │ │ │ + b 0x148aaf4 │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af600 │ │ │ │ + b 0x14af540 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186ae4 │ │ │ │ + bleq 0x186a24 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3577]! @ 0xdf9 │ │ │ │ - bleq 0x186ab4 │ │ │ │ - blls 0x23fde4 │ │ │ │ + strmi pc, [r0, #3673]! @ 0xe59 │ │ │ │ + bleq 0x1869f4 │ │ │ │ + blls 0x23fd24 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188866,46 +188818,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d698 │ │ │ │ + blls 0x60d5d8 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494e9c │ │ │ │ - b 0x1491928 │ │ │ │ + b 0x1494ddc │ │ │ │ + b 0x1491868 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ad8c │ │ │ │ + b 0x148accc │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af6d8 │ │ │ │ + b 0x14af618 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206c3c │ │ │ │ + bleq 0x206b7c │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3791]! @ 0xecf │ │ │ │ - bleq 0x206c0c │ │ │ │ - blls 0x23febc │ │ │ │ + strmi pc, [r0, #3887]! @ 0xf2f │ │ │ │ + bleq 0x206b4c │ │ │ │ + blls 0x23fdfc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188926,53 +188878,53 @@ │ │ │ │ movwls r0, #47874 @ 0xbb02 │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495374 │ │ │ │ - b 0x1491a00 │ │ │ │ + b 0x14952b4 │ │ │ │ + b 0x1491940 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b87d0 │ │ │ │ + b 0x14b8710 │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ bicseq lr, r9, #323584 @ 0x4f000 │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ - beq 0xff7834e0 │ │ │ │ + beq 0xff783420 │ │ │ │ @ instruction: 0xf8cd4699 │ │ │ │ - blls 0x2a8c7c │ │ │ │ + blls 0x2a8bbc │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x34ef40 │ │ │ │ - blls 0x319c24 │ │ │ │ - blls 0x38f03c │ │ │ │ - blls 0x24f038 │ │ │ │ + blls 0x34ee80 │ │ │ │ + blls 0x319b64 │ │ │ │ + blls 0x38ef7c │ │ │ │ + blls 0x24ef78 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108ff13 │ │ │ │ + @ instruction: 0xf108ff73 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x2fffa4 │ │ │ │ + blls 0x2ffee4 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ svcls 0x0006980c │ │ │ │ - bl 0x29a328 │ │ │ │ + bl 0x29a268 │ │ │ │ stmdble r9, {r0, r3, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq ip, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #39692 @ 0x9b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -188986,15 +188938,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b88b0 │ │ │ │ + b 0x14b87f0 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f812 │ │ │ │ @ instruction: 0xf81324ff │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 @ instruction: 0xf48cfa5f │ │ │ │ @@ -189017,54 +188969,54 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1495ce0 │ │ │ │ + b 0x1495c20 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15a7c0 │ │ │ │ + bl 0x15a700 │ │ │ │ @ instruction: 0xf832080e │ │ │ │ @ instruction: 0xf64f7b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8b8bd0 │ │ │ │ + blx 0x8b8b10 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec52124 │ │ │ │ + bl 0xfec52064 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xda134 │ │ │ │ + bl 0xda074 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 5, cr2, [r7], {-0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ strtmi r1, [lr], -r7, lsl #30 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495d6c │ │ │ │ + b 0x1495cac │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ stmdbeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x206ec0 │ │ │ │ + blgt 0x206e00 │ │ │ │ svccc 0x0004f85e │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0x0c06eb46 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbf1c │ │ │ │ strcs r3, [r1, #-1023] @ 0xfffffc01 │ │ │ │ svccc 0x0004f847 │ │ │ │ @@ -189086,33 +189038,33 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15a6c0 │ │ │ │ + bl 0x15a600 │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ ldrtmi r7, [ip], #3841 @ 0xf01 │ │ │ │ - blle 0x25a5d4 │ │ │ │ + blle 0x25a514 │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x00d845f4 │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ @ instruction: 0xf04fdd01 │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf1b9d1e9 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x9e7a58 │ │ │ │ - blvc 0x1840b8 │ │ │ │ + bne 0x9e7998 │ │ │ │ + blvc 0x183ff8 │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -189122,19 +189074,19 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496a88 │ │ │ │ + b 0x14969c8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x18735c │ │ │ │ + blgt 0x18729c │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ strtmi r5, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0xf5bcdb07 │ │ │ │ @ instruction: 0xf6474f00 │ │ │ │ svclt 0x00b87eff │ │ │ │ vmaxnm.f32 s30, s24, s30 │ │ │ │ @@ -189142,15 +189094,15 @@ │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ svc 0x0002f824 │ │ │ │ @ instruction: 0xf1bad1e8 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcsmi r4, lr, #56, 8 @ 0x38000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xf522d4 │ │ │ │ + bne 0xf52214 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -189160,28 +189112,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15a810 │ │ │ │ + bl 0x15a750 │ │ │ │ @ instruction: 0xf85e0805 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524400 │ │ │ │ - bl 0x773b3c │ │ │ │ - b 0x148bf3c │ │ │ │ - bl 0x11a5ec0 │ │ │ │ + bl 0x773a7c │ │ │ │ + b 0x148be7c │ │ │ │ + bl 0x11a5e00 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x105488 │ │ │ │ + beq 0x1053c8 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xda8e0 │ │ │ │ + blle 0xda820 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189199,61 +189151,61 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15a88c │ │ │ │ + bl 0x15a7cc │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ strcs ip, [r0], #-3841 @ 0xfffff0ff │ │ │ │ svc 0x0001f813 │ │ │ │ @ instruction: 0x0c0eebbc │ │ │ │ @ instruction: 0xf04fbf4c │ │ │ │ - blx 0x188b3d4 │ │ │ │ + blx 0x188b314 │ │ │ │ strbmi pc, [r2, #-1164] @ 0xfffffb74 @ │ │ │ │ svcmi 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1ef │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc27c10 │ │ │ │ - blvc 0x184274 │ │ │ │ + bne 0xc27b50 │ │ │ │ + blvc 0x1841b4 │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls d3, [r7, #-8] │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496438 │ │ │ │ + b 0x1496378 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x18710c │ │ │ │ + blgt 0x18704c │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - bl 0xff004c54 │ │ │ │ + bl 0xff004b94 │ │ │ │ svclt 0x004c0c0e │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vst3.32 @ instruction: 0xf48cfa1f │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r4, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3046f0 │ │ │ │ + blvc 0x304630 │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189262,21 +189214,21 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x00069c06 │ │ │ │ rsclt r2, r7, #0, 10 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14960c0 │ │ │ │ + b 0x1496000 │ │ │ │ svclt 0x001407c7 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15abc0 │ │ │ │ + bl 0x15ab00 │ │ │ │ @ instruction: 0xf852080e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blne 0x79cce4 │ │ │ │ + blne 0x79cc24 │ │ │ │ streq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ svclt 0x00bc2c00 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ svccc 0x0004f846 │ │ │ │ mvnsle r4, r2, asr #10 │ │ │ │ movwcs fp, #4365 @ 0x110d │ │ │ │ ldrbtmi r6, [r0], #-11 │ │ │ │ @@ -189296,32 +189248,32 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15aa14 │ │ │ │ + bl 0x15a954 │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ - bl 0xfebe8d58 │ │ │ │ + bl 0xfebe8c98 │ │ │ │ ldrbmi r0, [r4, #3079]! @ 0xc07 │ │ │ │ @ instruction: 0xf04fdb06 │ │ │ │ ldrbmi r0, [r4, #3711]! @ 0xe7f │ │ │ │ - blx 0x14b90c4 │ │ │ │ + blx 0x14b9004 │ │ │ │ stcle 14, cr15, [r1, #-560] @ 0xfffffdd0 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8054542 │ │ │ │ mvnle lr, r1, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r0], #-11 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4804 │ │ │ │ + blvc 0x2c4744 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189331,28 +189283,28 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496dd8 │ │ │ │ + b 0x1496d18 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x1876ac │ │ │ │ + blgt 0x1875ec │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ - bl 0xfebe0df4 │ │ │ │ + bl 0xfebe0d34 │ │ │ │ @ instruction: 0xf51c0c05 │ │ │ │ - blle 0x29cdf4 │ │ │ │ + blle 0x29cd34 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ - blx 0x4b90e0 │ │ │ │ - blle 0x148c34 │ │ │ │ - beq 0x145344 │ │ │ │ + blx 0x4b9020 │ │ │ │ + blle 0x148b74 │ │ │ │ + beq 0x145284 │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ ldrtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -189369,28 +189321,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ab60 │ │ │ │ + bl 0x15aaa0 │ │ │ │ @ instruction: 0xf8520805 │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf85e4400 │ │ │ │ - bl 0xfedb4e8c │ │ │ │ - b 0x148c2a8 │ │ │ │ - bl 0x19a6210 │ │ │ │ + bl 0xfedb4dcc │ │ │ │ + b 0x148c1e8 │ │ │ │ + bl 0x19a6150 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x1057d8 │ │ │ │ + beq 0x105718 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdac30 │ │ │ │ + blle 0xdab70 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189408,15 +189360,15 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15abdc │ │ │ │ + bl 0x15ab1c │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ movwcs ip, #3841 @ 0xf01 │ │ │ │ svc 0x0001f914 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ mvnscs sp, #83886080 @ 0x5000000 │ │ │ │ svclt 0x00d8459c │ │ │ │ @ instruction: 0xf38cfa5f │ │ │ │ @@ -189424,50 +189376,50 @@ │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svccc 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1eb │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc27f68 │ │ │ │ - blvc 0x1845cc │ │ │ │ + bne 0xc27ea8 │ │ │ │ + blvc 0x18450c │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 14, cr1, [r7, #-624] @ 0xfffffd90 │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496790 │ │ │ │ + b 0x14966d0 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x187464 │ │ │ │ + bl 0x1873a4 │ │ │ │ @ instruction: 0xf9342300 │ │ │ │ - bl 0x7fcfac │ │ │ │ + bl 0x7fceec │ │ │ │ strle r0, [r7], #-3086 @ 0xfffff3f2 │ │ │ │ svccc 0x0080f5bc │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0x8b9294 │ │ │ │ - blle 0x1461e8 │ │ │ │ + blx 0x8b91d4 │ │ │ │ + blle 0x146128 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4a54 │ │ │ │ + blvc 0x2c4994 │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189477,37 +189429,37 @@ │ │ │ │ @ instruction: 0xf1a32100 │ │ │ │ svcne 0x00060e04 │ │ │ │ rsclt r4, pc, #144703488 @ 0x8a00000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ @ instruction: 0xf04f3501 │ │ │ │ - b 0x1497c20 │ │ │ │ + b 0x1497b60 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0004f85e │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bl 0x5bc04c │ │ │ │ - b 0x148c470 │ │ │ │ + bl 0x5bbf8c │ │ │ │ + b 0x148c3b0 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xc9450 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xc9390 @ │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r4], -r8, lsr #31 │ │ │ │ tstcs r1, r0, lsl #20 │ │ │ │ @ instruction: 0xf8464542 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ adcmi r4, pc, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0b87c │ │ │ │ + bne 0xc0b7bc │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -189516,15 +189468,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b9110 │ │ │ │ + b 0x14b9050 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f912 │ │ │ │ @ instruction: 0xf813247f │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [ip] │ │ │ │ @@ -189547,35 +189499,35 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496540 │ │ │ │ + b 0x1496480 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15b020 │ │ │ │ + bl 0x15af60 │ │ │ │ @ instruction: 0xf932080e │ │ │ │ @ instruction: 0xf6477b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ - blx 0x4b9430 │ │ │ │ + blx 0x4b9370 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec52984 │ │ │ │ + bl 0xfec528c4 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xda994 │ │ │ │ + bl 0xda8d4 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -189584,33 +189536,33 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15aec0 │ │ │ │ + bl 0x15ae00 │ │ │ │ @ instruction: 0xf8520804 │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf85e4500 │ │ │ │ - bl 0x7fd1f0 │ │ │ │ - b 0x148c5f0 │ │ │ │ + bl 0x7fd130 │ │ │ │ + b 0x148c530 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ tstcs r1, r5, ror #12 │ │ │ │ svcpl 0x0004f846 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ adcmi r4, r7, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cba18 │ │ │ │ + bne 0x9cb958 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -189619,15 +189571,15 @@ │ │ │ │ @ instruction: 0xf1a3468a │ │ │ │ @ instruction: 0xf1a00408 │ │ │ │ strcs r0, [r0, -r8, lsl #10] │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1496e60 │ │ │ │ + b 0x1496da0 │ │ │ │ svclt 0x001508c8 │ │ │ │ @ instruction: 0x46c100f6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ @ instruction: 0xf8544491 │ │ │ │ @ instruction: 0xf04f3f08 │ │ │ │ ldmib ip, {r9, sl, fp}^ │ │ │ │ @ instruction: 0xf10cb200 │ │ │ │ @@ -189651,15 +189603,15 @@ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - blcc 0x2f58e8 │ │ │ │ + blcc 0x2f5828 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ strtmi r0, [sl], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {187} @ 0xbb │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @@ -189672,15 +189624,15 @@ │ │ │ │ ldmdavs r6, {r8, sp} │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ andcc ip, r8, #4 │ │ │ │ ldmdavs pc, {r1, r2, r5, r7, r9, lr}^ @ │ │ │ │ stmdaeq r7, {r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1bd03f4 │ │ │ │ + bl 0x1bd0334 │ │ │ │ @ instruction: 0xf8400507 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ mvnle r6, r5, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1b94655 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -189695,36 +189647,36 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf1a3468c │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x1058c8 │ │ │ │ - blmi 0x10594c │ │ │ │ + beq 0x105808 │ │ │ │ + blmi 0x10588c │ │ │ │ rscslt r9, r7, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1072e02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1496fa8 │ │ │ │ + b 0x1496ee8 │ │ │ │ svclt 0x001507c7 │ │ │ │ @ instruction: 0x46b900f6 │ │ │ │ @ instruction: 0x463e46b1 │ │ │ │ @ instruction: 0x96014491 │ │ │ │ svcne 0x0008f85e │ │ │ │ movwmi lr, #2514 @ 0x9d2 │ │ │ │ stmdbne r9, {r3, r9, ip, sp} │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r3], -r4, asr #22 │ │ │ │ rsbsmi r4, r3, ip, asr r0 │ │ │ │ svclt 0x004843a3 │ │ │ │ tsteq r8, pc, ror #20 │ │ │ │ svcne 0x0008f845 │ │ │ │ - b 0xfe2f94f0 │ │ │ │ + b 0xfe2f9430 │ │ │ │ @ instruction: 0xf04f060b │ │ │ │ rsbvs r0, lr, r1, lsl #20 │ │ │ │ mvnle r4, sl, asr #10 │ │ │ │ @ instruction: 0xf1ba9e01 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrtmi r3, [r0], #-0 │ │ │ │ @@ -189739,46 +189691,46 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ addlt r4, r3, pc, lsl #12 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr3, {5} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bmi 0x1059f8 │ │ │ │ + bmi 0x105938 │ │ │ │ stcls 6, cr4, [ip], {172} @ 0xac │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a046b0 │ │ │ │ ldrmi r4, [r0], #1588 @ 0x634 │ │ │ │ @ instruction: 0xf85e9401 │ │ │ │ ldmib r2, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ andcc r1, r8, #0, 6 │ │ │ │ @ instruction: 0xf8de1b09 │ │ │ │ - b 0x1499884 │ │ │ │ - bl 0x19a8804 │ │ │ │ + b 0x14997c4 │ │ │ │ + bl 0x19a8744 │ │ │ │ subsmi r0, ip, r4, lsl #10 │ │ │ │ eormi r4, r3, #107 @ 0x6b │ │ │ │ - b 0x1cb95a4 │ │ │ │ + b 0x1cb94e4 │ │ │ │ @ instruction: 0xf84c010b │ │ │ │ svclt 0x00441f08 │ │ │ │ streq lr, [sl, #-2699] @ 0xfffff575 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ @ instruction: 0xf1b99c01 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbcb8 │ │ │ │ + bne 0x9cbbf8 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -189788,15 +189740,15 @@ │ │ │ │ @ instruction: 0xf1a64608 │ │ │ │ @ instruction: 0xf04f0e08 │ │ │ │ @ instruction: 0x9c0e0a00 │ │ │ │ rsclt r9, r5, #3145728 @ 0x300000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1496904 │ │ │ │ + b 0x1496844 │ │ │ │ svclt 0x001505c5 │ │ │ │ strtmi r0, [r9], r4, ror #1 │ │ │ │ strtmi r4, [ip], -r1, lsr #13 │ │ │ │ stmib sp, {r0, r4, r7, sl, lr}^ │ │ │ │ and r4, sp, r1, lsl #10 │ │ │ │ stmdaeq r8, {r0, r1, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @@ -189806,19 +189758,19 @@ │ │ │ │ @ instruction: 0xf8ce454a │ │ │ │ eorle r5, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ andcc r4, r8, #204472320 @ 0xc300000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x168fe0c │ │ │ │ + bl 0x168fd4c │ │ │ │ svclt 0x00280503 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff894554 │ │ │ │ - bl 0x199a2e8 │ │ │ │ + ble 0xff894494 │ │ │ │ + bl 0x199a228 │ │ │ │ adcmi r0, r6, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ smlattcs r0, r0, r2, sp │ │ │ │ svcne 0x0008f84e │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ andpl pc, r4, lr, asr #17 │ │ │ │ @@ -189835,15 +189787,15 @@ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ - blcc 0x2f5bd0 │ │ │ │ + blcc 0x2f5b10 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -189854,21 +189806,21 @@ │ │ │ │ ldrmi r4, [r1], #1548 @ 0x60c │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0x4c00e9d2 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1cc1a18 │ │ │ │ - bl 0xfeb4ba1c │ │ │ │ + b 0x1cc1958 │ │ │ │ + bl 0xfeb4b95c │ │ │ │ strmi r0, [r8, #1292] @ 0x50c │ │ │ │ streq lr, [lr, #-2933] @ 0xfffff48b │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x144fe5c │ │ │ │ + bl 0x144fd9c │ │ │ │ @ instruction: 0xf840060c │ │ │ │ strbmi r7, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r6, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0x6702e9dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ @@ -189885,65 +189837,65 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1498e80 │ │ │ │ - b 0x148ad98 │ │ │ │ + b 0x1498dc0 │ │ │ │ + b 0x148acd8 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d7e98 │ │ │ │ + bl 0x3d7dd8 │ │ │ │ @ instruction: 0xf9110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305130 │ │ │ │ + blvc 0x305070 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1496ef4 │ │ │ │ - b 0x149257c │ │ │ │ + b 0x1496e34 │ │ │ │ + b 0x14924bc │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r0, r1, r9, sl, lr}^ │ │ │ │ svc 0x0002f931 │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ @ instruction: 0xfe02fa4e │ │ │ │ @ instruction: 0xf82344f4 │ │ │ │ addsmi ip, lr, #2048 @ 0x800 │ │ │ │ strtmi sp, [r8], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3051a0 │ │ │ │ + blvc 0x3050e0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892b58 │ │ │ │ + blx 0x1892a98 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -189951,15 +189903,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ tstmi r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x305210 │ │ │ │ + blvc 0x305150 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -189979,88 +189931,88 @@ │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0008f85e │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ strge lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ - blx 0x30840e │ │ │ │ + blx 0x30834e │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0x432bbf58 │ │ │ │ @ instruction: 0xf10cfa41 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r1, r4, asr #22 │ │ │ │ @ instruction: 0xf842454a │ │ │ │ bicsle r1, pc, r4, lsl #24 │ │ │ │ adcsmi r4, r7, #48, 8 @ 0x30000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe53038 │ │ │ │ + bne 0xe52f78 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1499068 │ │ │ │ - b 0x148af80 │ │ │ │ + b 0x1498fa8 │ │ │ │ + b 0x148aec0 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d8080 │ │ │ │ + bl 0x3d7fc0 │ │ │ │ @ instruction: 0xf8110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305318 │ │ │ │ + blvc 0x305258 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14970dc │ │ │ │ - b 0x1492764 │ │ │ │ + b 0x149701c │ │ │ │ + b 0x14926a4 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r2, r7, r9, sl, lr}^ │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x187dac │ │ │ │ + blcc 0x187cec │ │ │ │ mvnsle r4, r6, ror #10 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb68928 │ │ │ │ - blvc 0x184f90 │ │ │ │ + bne 0xb68868 │ │ │ │ + blvc 0x184ed0 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892d38 │ │ │ │ + blx 0x1892c78 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190068,15 +190020,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ sbcsmi r6, r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x3053f0 │ │ │ │ + blvc 0x305330 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190088,28 +190040,28 @@ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144683 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stceq 1, cr15, [r8], {161} @ 0xa1 │ │ │ │ - bl 0xdb5d0 │ │ │ │ + bl 0xdb510 │ │ │ │ @ instruction: 0xf1ce0905 │ │ │ │ @ instruction: 0xf1ae0820 │ │ │ │ @ instruction: 0xf85c0720 │ │ │ │ ldmdavs r0, {r3, r8, r9, sl, fp, ip, sp} │ │ │ │ - blx 0x9a3f2c │ │ │ │ + blx 0x9a3e6c │ │ │ │ @ instruction: 0xf8dcf30e │ │ │ │ - blx 0x10ddf4 │ │ │ │ - b 0x11c8608 │ │ │ │ - blx 0x90aa14 │ │ │ │ - b 0x11c860c │ │ │ │ - blx 0x90aa1c │ │ │ │ + blx 0x10dd34 │ │ │ │ + b 0x11c8548 │ │ │ │ + blx 0x90a954 │ │ │ │ + b 0x11c854c │ │ │ │ + blx 0x90a95c │ │ │ │ ldmdane fp, {r1, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blcc 0x307f04 │ │ │ │ + blcc 0x307e44 │ │ │ │ streq lr, [r1], #-2884 @ 0xfffff4bc │ │ │ │ @ instruction: 0xf842454a │ │ │ │ mvnle r4, r4, lsl #24 │ │ │ │ andeq lr, r5, fp, lsl #22 │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190121,94 +190073,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148ce50 │ │ │ │ - b 0x14928d8 │ │ │ │ + b 0x148cd90 │ │ │ │ + b 0x1492818 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr4, cr12, {5} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr0, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ - blx 0x119a8a8 │ │ │ │ + blx 0x119a7e8 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ - bl 0x14a67c │ │ │ │ + bl 0x14a5bc │ │ │ │ @ instruction: 0xf80e0363 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r5, #-1120]! @ 0xfffffba0 │ │ │ │ @ instruction: 0xed9fd909 │ │ │ │ - bl 0xfebe8ab0 │ │ │ │ + bl 0xfebe89f0 │ │ │ │ stc 12, cr0, [r0] │ │ │ │ - bl 0xe8a9c │ │ │ │ + bl 0xe89dc │ │ │ │ addsmi r0, sp, #12, 6 @ 0x30000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148ced0 │ │ │ │ - b 0x1492958 │ │ │ │ + b 0x148ce10 │ │ │ │ + b 0x1492898 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d6ec │ │ │ │ + bl 0x10d62c │ │ │ │ @ instruction: 0xf931060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0002f82e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345584 │ │ │ │ + blvc 0x3454c4 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185190 │ │ │ │ + blvc 0x1850d0 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148cf50 │ │ │ │ - b 0x14929d8 │ │ │ │ + b 0x148ce90 │ │ │ │ + b 0x1492918 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d774 │ │ │ │ + bl 0x10d6b4 │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345604 │ │ │ │ + blvc 0x345544 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185210 │ │ │ │ + blvc 0x185150 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190216,29 +190168,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-962] @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2, #-856] @ 0xfffffca8 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xc9fdc │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xc9f1c │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, r9, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x9066dc │ │ │ │ + beq 0x90661c │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x388900 │ │ │ │ + blx 0x388840 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11b9d6c │ │ │ │ + b 0x11b9cac │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84e189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ @@ -190254,94 +190206,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d070 │ │ │ │ - b 0x1492af8 │ │ │ │ + b 0x148cfb0 │ │ │ │ + b 0x1492a38 │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf10246a4 │ │ │ │ - bl 0x119c80 │ │ │ │ + bl 0x119bc0 │ │ │ │ cdpne 6, 4, cr0, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x119aac8 │ │ │ │ + blx 0x119aa08 │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x305728 │ │ │ │ + blvc 0x305668 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185334 │ │ │ │ + blvc 0x185274 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d0f0 │ │ │ │ - b 0x1492b78 │ │ │ │ + b 0x148d030 │ │ │ │ + b 0x1492ab8 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1881cc │ │ │ │ - blx 0x119ab44 │ │ │ │ + blcc 0x18810c │ │ │ │ + blx 0x119aa84 │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-846 @ 0xfffffcb2 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x3457a4 │ │ │ │ + blvc 0x3456e4 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x1853b0 │ │ │ │ + blvc 0x1852f0 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d170 │ │ │ │ - b 0x1492bf8 │ │ │ │ + b 0x148d0b0 │ │ │ │ + b 0x1492b38 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d994 │ │ │ │ + bl 0x10d8d4 │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 d15, d4, d19 │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmpeq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345824 │ │ │ │ + blvc 0x345764 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185430 │ │ │ │ + blvc 0x185370 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190349,31 +190301,31 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca2f6 @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca236 @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d220 │ │ │ │ + bl 0x10d160 │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ @ instruction: 0xf907fa02 │ │ │ │ - b 0x119a5c4 │ │ │ │ - blx 0x94ae40 │ │ │ │ - b 0x11c8658 │ │ │ │ + b 0x119a504 │ │ │ │ + blx 0x94ad80 │ │ │ │ + b 0x11c8598 │ │ │ │ rscmi r0, sl, r9, lsl #6 │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ stmibvc r2, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c37c │ │ │ │ + bl 0x70c2bc │ │ │ │ @ instruction: 0xf84c0303 │ │ │ │ @ instruction: 0xf1423f08 │ │ │ │ strmi r0, [r8, #512] @ 0x200 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-481 @ 0xfffffe1f │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190386,27 +190338,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148da8c │ │ │ │ - b 0x1492d14 │ │ │ │ + b 0x148d9cc │ │ │ │ + b 0x1492c54 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca2a0 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca1e0 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccs 0x0001f911 │ │ │ │ svcvs 0x0001f81c │ │ │ │ - blx 0x115acec │ │ │ │ + blx 0x115ac2c │ │ │ │ @ instruction: 0xf002f204 │ │ │ │ - bl 0x18aebc │ │ │ │ + bl 0x18adfc │ │ │ │ ldrtmi r0, [r3], #-866 @ 0xfffffc9e │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -190417,60 +190369,60 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148db08 │ │ │ │ - b 0x1492d90 │ │ │ │ + b 0x148da48 │ │ │ │ + b 0x1492cd0 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d324 │ │ │ │ + bl 0x10d264 │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.s8 , q2, q1 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8ac4433 │ │ │ │ mvnsle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec53f48 │ │ │ │ + bl 0xfec53e88 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe3f58 │ │ │ │ + bl 0xe3e98 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149737c │ │ │ │ - b 0x1492e04 │ │ │ │ + b 0x14972bc │ │ │ │ + b 0x1492d44 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmneq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d3fb8 │ │ │ │ + bne 0x9d3ef8 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -190482,23 +190434,23 @@ │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x906b00 │ │ │ │ + beq 0x906a40 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf804fa02 │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x388d24 │ │ │ │ - b 0x11ba180 │ │ │ │ + blx 0x388c64 │ │ │ │ + b 0x11ba0c0 │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - blx 0x116e048 │ │ │ │ + blx 0x116df88 │ │ │ │ @ instruction: 0xf003f90e │ │ │ │ ldmdaeq fp, {r0, r9, fp}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ rsbeq lr, r9, #323584 @ 0x4f000 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @@ -190506,65 +190458,65 @@ │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ bicsle r2, r3, r4 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0c868 │ │ │ │ + bne 0xc0c7a8 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dca0 │ │ │ │ - b 0x1492f28 │ │ │ │ + b 0x148dbe0 │ │ │ │ + b 0x1492e68 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca4b4 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca3f4 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ - blx 0x119af00 │ │ │ │ + blx 0x119ae40 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ ldrtmi r0, [r2], #-1537 @ 0xfffff9ff │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec540e4 │ │ │ │ + bl 0xfec54024 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe40f4 │ │ │ │ + bl 0xe4034 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dd1c │ │ │ │ - b 0x1492fa4 │ │ │ │ + b 0x148dc5c │ │ │ │ + b 0x1492ee4 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d538 │ │ │ │ + bl 0x10d478 │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf83c3b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ vmvn.i32 d20, #11665408 @ 0x00b20000 │ │ │ │ ldrmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -190580,278 +190532,278 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1497594 │ │ │ │ - b 0x149301c │ │ │ │ + b 0x14974d4 │ │ │ │ + b 0x1492f5c │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 d15, d6, d19 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmpeq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d41d0 │ │ │ │ + bne 0x9d4110 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca70a @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca64a @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d634 │ │ │ │ + bl 0x10d574 │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r2, (UNDEF: 56) │ │ │ │ @ instruction: 0xf907fa03 │ │ │ │ - b 0x115a9d4 │ │ │ │ - blx 0x98ae54 │ │ │ │ - b 0x1188a6c │ │ │ │ + b 0x115a914 │ │ │ │ + blx 0x98ad94 │ │ │ │ + b 0x11889ac │ │ │ │ rscmi r0, fp, r9, lsl #4 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stmibvc r3, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c7b4 │ │ │ │ + bl 0x70c6f4 │ │ │ │ @ instruction: 0xf85c0902 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ - bl 0x54b254 │ │ │ │ + bl 0x54b194 │ │ │ │ @ instruction: 0xf8cc0209 │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ - bl 0x1192670 │ │ │ │ + bl 0x11925b0 │ │ │ │ strmi r0, [r8, #770] @ 0x302 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-473 @ 0xfffffe27 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2189c │ │ │ │ + bl 0xfec217dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdavc fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ mulgt r0, r0, r8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r7, #-2147483597 @ 0x80000033 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - blx 0x119bf7c │ │ │ │ - bcs 0x10c7308 │ │ │ │ + blx 0x119bebc │ │ │ │ + bcs 0x10c7248 │ │ │ │ @ instruction: 0xf10ed839 │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c637ff │ │ │ │ - b 0xfe3caf60 │ │ │ │ - blx 0xa8b2f0 │ │ │ │ - blx 0x2c7f00 │ │ │ │ + b 0xfe3caea0 │ │ │ │ + blx 0xa8b230 │ │ │ │ + blx 0x2c7e40 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r8, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r6, #3260416 @ 0x31c000 │ │ │ │ eorsmi r4, r3, r7, lsr #8 │ │ │ │ - b 0xfe19bf08 │ │ │ │ + b 0xfe19be48 │ │ │ │ andvc r0, r3, ip, lsl #6 │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - b 0xfe19b170 │ │ │ │ - b 0x18b348 │ │ │ │ - b 0xfe18b334 │ │ │ │ + b 0xfe19b0b0 │ │ │ │ + b 0x18b288 │ │ │ │ + b 0xfe18b274 │ │ │ │ andsvc r0, r3, ip, lsl #6 │ │ │ │ strtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf745bdf8 │ │ │ │ - svclt 0x0000fd81 │ │ │ │ + svclt 0x0000fde1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14ac79c │ │ │ │ - b 0x148be88 │ │ │ │ + b 0x14ac6dc │ │ │ │ + b 0x148bdc8 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andeq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ @ instruction: 0x8000f8b0 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - bcs 0x108c928 │ │ │ │ + bcs 0x108c868 │ │ │ │ @ instruction: 0xf10ed83b │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - b 0xfe2cb01c │ │ │ │ - blx 0xbcb3ac │ │ │ │ - bl 0x107fbc │ │ │ │ - blx 0x3cc4c4 │ │ │ │ + b 0xfe2caf5c │ │ │ │ + blx 0xbcb2ec │ │ │ │ + bl 0x107efc │ │ │ │ + blx 0x3cc404 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ - b 0xfe19a888 │ │ │ │ + b 0xfe19a7c8 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x11ba7cc │ │ │ │ - b 0xfe1c7408 │ │ │ │ + blx 0x11ba70c │ │ │ │ + b 0xfe1c7348 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188864 │ │ │ │ + blcc 0x1887a4 │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d43ec │ │ │ │ + bne 0x9d432c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fd21 │ │ │ │ + svclt 0x0000fd81 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a485c │ │ │ │ - b 0x148bf48 │ │ │ │ + b 0x14a479c │ │ │ │ + b 0x148be88 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andseq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ - blx 0x99c278 │ │ │ │ + blx 0x99c1b8 │ │ │ │ stmiaeq r7!, {r1, r2, r3, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdale r6!, {r0, r1, r2, r3, r4, r5, r9, fp, sp} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ movweq lr, #14984 @ 0x3a88 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - blx 0x95b4a8 │ │ │ │ + blx 0x95b3e8 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ eorsmi r4, r3, r2, lsl #12 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x208988 │ │ │ │ + blcc 0x2088c8 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0x9a48cc │ │ │ │ + blx 0x9a480c │ │ │ │ submi pc, fp, lr, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x20899c │ │ │ │ + blcc 0x2088dc │ │ │ │ ldrhle r4, [r3, #42]! @ 0x2a │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d44a4 │ │ │ │ + bne 0x9d43e4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ adcmi r1, fp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fcc5 │ │ │ │ + svclt 0x0000fd25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ sbcslt r2, r5, #2048 @ 0x800 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - beq 0x90701c │ │ │ │ + beq 0x906f5c │ │ │ │ svclt 0x00184686 │ │ │ │ - b 0x148ac64 │ │ │ │ + b 0x148aba4 │ │ │ │ ldmib r1, {r0, r2, r6, r7, r8, sl}^ │ │ │ │ @ instruction: 0xf1ac3200 │ │ │ │ svclt 0x00080920 │ │ │ │ stmdavs r6, {r2, r3, r5, r9, sl, lr} │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ - blx 0x176b18 │ │ │ │ - b 0x14c6938 │ │ │ │ - blx 0x98cc64 │ │ │ │ + blx 0x176a58 │ │ │ │ + b 0x14c6878 │ │ │ │ + blx 0x98cba4 │ │ │ │ @ instruction: 0xf1bcf30c │ │ │ │ - b 0x118e618 │ │ │ │ - blx 0x94b520 │ │ │ │ - b 0x11c6948 │ │ │ │ - blx 0x94b528 │ │ │ │ + b 0x118e558 │ │ │ │ + blx 0x94b460 │ │ │ │ + b 0x11c6888 │ │ │ │ + blx 0x94b468 │ │ │ │ ldmdale ip, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ rsbsmi r4, r3, r0, lsr r6 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ smlsdxls r0, sl, r0, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - blx 0x38915a │ │ │ │ + blx 0x38909a │ │ │ │ @ instruction: 0xf70cfa26 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ - blx 0x3491e6 │ │ │ │ + blx 0x349126 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ @ instruction: 0xf60cfa26 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcc pc, r0, lr, asr #17 │ │ │ │ - b 0xfe171568 │ │ │ │ + b 0xfe1714a8 │ │ │ │ @ instruction: 0xf8ce0203 │ │ │ │ eorle r2, r4, r4 │ │ │ │ stmiaeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r8, lr, lsl #2 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ svccc 0x0008f851 │ │ │ │ stmdavs r4, {r0, r2, fp, sp, lr}^ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ - blx 0x164ab4 │ │ │ │ - b 0x11c95b8 │ │ │ │ - blx 0x94b5c0 │ │ │ │ - b 0x11c95bc │ │ │ │ - blx 0x94b5c8 │ │ │ │ + blx 0x1649f4 │ │ │ │ + b 0x11c94f8 │ │ │ │ + blx 0x94b500 │ │ │ │ + b 0x11c94fc │ │ │ │ + blx 0x94b508 │ │ │ │ rsbmi pc, fp, ip, lsl #4 │ │ │ │ eorsmi r4, fp, r2, rrx │ │ │ │ rsbmi r4, fp, r2, lsr r0 │ │ │ │ - blcc 0x308aac │ │ │ │ + blcc 0x3089ec │ │ │ │ strmi r4, [r0, #98] @ 0x62 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldmib sp, {r1, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strtmi r4, [r6], #1280 @ 0x500 │ │ │ │ andle r4, r9, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, lr, #164, 22 @ 0x29000 │ │ │ │ @@ -190859,64 +190811,64 @@ │ │ │ │ movweq lr, #11022 @ 0x2b0e │ │ │ │ mvnsle r4, #-1342177270 @ 0xb000000a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7458ff0 │ │ │ │ - svclt 0x0000fc31 │ │ │ │ + svclt 0x0000fc91 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21bf4 │ │ │ │ + bl 0xfec21b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ - b 0x148be0c │ │ │ │ + b 0x148bd4c │ │ │ │ svclt 0x00182ea2 │ │ │ │ - b 0x1497a14 │ │ │ │ + b 0x1497954 │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140608 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf1be7802 │ │ │ │ svclt 0x00a80f00 │ │ │ │ stmdavc fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1cedd40 │ │ │ │ adcsmi r0, lr, #64, 14 @ 0x1000000 │ │ │ │ @ instruction: 0xf10edc3c │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18c6c0 │ │ │ │ - blx 0xc0767c │ │ │ │ + blx 0x18c600 │ │ │ │ + blx 0xc075bc │ │ │ │ subsmi pc, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf707fa0c │ │ │ │ @ instruction: 0xf10e433e │ │ │ │ - blx 0xbcc6b4 │ │ │ │ + blx 0xbcc5f4 │ │ │ │ teqpmi lr, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq lr, [ip, -r0, lsl #22] │ │ │ │ - blx 0x25bafc │ │ │ │ + blx 0x25ba3c │ │ │ │ eorsmi pc, r3, lr, lsl #12 │ │ │ │ @ instruction: 0x46024053 │ │ │ │ @ instruction: 0xf8117003 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ - blx 0x1be678 │ │ │ │ + blx 0x1be5b8 │ │ │ │ addsmi pc, r7, #939524096 @ 0x38000000 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4694 │ │ │ │ + bne 0x9d45d4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xff4887c6 │ │ │ │ + stc2 7, cr15, [lr], #-276 @ 0xfffffeec │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @@ -190931,127 +190883,127 @@ │ │ │ │ stmdahi fp, {r9, fp, sp} │ │ │ │ ldrbeq lr, [r4, -pc, asr #20] │ │ │ │ @ instruction: 0xf1cedd43 │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf10edc3f │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18b38c │ │ │ │ - blx 0xc07748 │ │ │ │ - b 0xfe1c832c │ │ │ │ - blx 0x3cb738 │ │ │ │ - bl 0x107324 │ │ │ │ + blx 0x18b2cc │ │ │ │ + blx 0xc07688 │ │ │ │ + b 0xfe1c826c │ │ │ │ + blx 0x3cb678 │ │ │ │ + bl 0x107264 │ │ │ │ tstmi r6, #18612224 @ 0x11c0000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe19ac00 │ │ │ │ + b 0xfe19ab40 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x1bab44 │ │ │ │ - b 0xfe1c7780 │ │ │ │ + blx 0x1baa84 │ │ │ │ + b 0xfe1c76c0 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188bdc │ │ │ │ + blcc 0x188b1c │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4764 │ │ │ │ + bne 0x9d46a4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fb65 │ │ │ │ + svclt 0x0000fbc5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x149c5e0 │ │ │ │ - b 0x148c2c0 │ │ │ │ + b 0x149c520 │ │ │ │ + b 0x148c200 │ │ │ │ svclt 0x00142ca2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ eoreq pc, r0, #204, 2 @ 0x33 │ │ │ │ @ instruction: 0xf8de6801 │ │ │ │ stmiaeq r7!, {ip, sp} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - bcs 0xfaa68 │ │ │ │ + bcs 0xfa9a8 │ │ │ │ @ instruction: 0xf1ccdd3d │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf04fdc39 │ │ │ │ @ instruction: 0xf10c32ff │ │ │ │ @ instruction: 0xf1cc0620 │ │ │ │ - blx 0x18cbe0 │ │ │ │ - blx 0x987814 │ │ │ │ + blx 0x18cb20 │ │ │ │ + blx 0x987754 │ │ │ │ submi pc, fp, r6, lsl #12 │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60cfa06 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208d10 │ │ │ │ + blcc 0x208c50 │ │ │ │ svccc 0x0004f85e │ │ │ │ - blx 0x1a4c54 │ │ │ │ + blx 0x1a4b94 │ │ │ │ submi pc, fp, ip, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208d24 │ │ │ │ + blcc 0x208c64 │ │ │ │ @ instruction: 0xd1f34297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d482c │ │ │ │ + bne 0x9d476c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fb01 │ │ │ │ + svclt 0x0000fb61 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ - blcs 0x176e70 │ │ │ │ + blcs 0x176db0 │ │ │ │ svclt 0x0018b2d7 │ │ │ │ @ instruction: 0xf1073301 │ │ │ │ - b 0x148c874 │ │ │ │ + b 0x148c7b4 │ │ │ │ stmdavs r4, {r1, r5, r7, r9, sl, fp, sp} │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ movwls fp, #3864 @ 0xf18 │ │ │ │ strbeq pc, [r0, #-462] @ 0xfffffe32 @ │ │ │ │ strls fp, [r0, -r8, lsl #30] │ │ │ │ ldmib r1, {r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1be2300 │ │ │ │ svclt 0x00a80f00 │ │ │ │ cdpls 13, 0, cr2, cr0, cr0, {0} │ │ │ │ - b 0x14a4d9c │ │ │ │ + b 0x14a4cdc │ │ │ │ @ instruction: 0xdd7d09d6 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xcacf3 @ │ │ │ │ - beq 0x9073e0 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xcac33 @ │ │ │ │ + beq 0x907320 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x9073e8 │ │ │ │ - blx 0x3894c8 │ │ │ │ + bleq 0x907328 │ │ │ │ + blx 0x389408 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf60efa25 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ - beq 0x907384 │ │ │ │ + beq 0x9072c4 │ │ │ │ @ instruction: 0xf50efa25 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ @ instruction: 0xf50efa05 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf80bfa26 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @@ -191065,80 +191017,80 @@ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ - bl 0x3fedb8 │ │ │ │ + bl 0x3fecf8 │ │ │ │ @ instruction: 0xf10c09c9 │ │ │ │ strls r0, [r1, -r8] │ │ │ │ svcmi 0x0008f851 │ │ │ │ stmdavs r7, {r0, r1, fp, sp, lr}^ │ │ │ │ vpmax.s8 d15, d14, d4 │ │ │ │ - blx 0x1daea4 │ │ │ │ + blx 0x1dade4 │ │ │ │ eorsmi pc, r2, sl, lsl #16 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x308e4c │ │ │ │ + blcs 0x308d8c │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ - b 0x119c358 │ │ │ │ - b 0x118b978 │ │ │ │ - b 0xfe18b96c │ │ │ │ - b 0x18b97c │ │ │ │ - b 0xfe18b978 │ │ │ │ + b 0x119c298 │ │ │ │ + b 0x118b8b8 │ │ │ │ + b 0xfe18b8ac │ │ │ │ + b 0x18b8bc │ │ │ │ + b 0xfe18b8b8 │ │ │ │ @ instruction: 0xf8400307 │ │ │ │ bicsle r3, pc, r4, lsl #24 │ │ │ │ - blls 0xf2974 │ │ │ │ + blls 0xf28b4 │ │ │ │ addsmi r4, pc, #156, 8 @ 0x9c000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe99317c │ │ │ │ + bl 0xfe9930bc │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x3cb18c │ │ │ │ + bl 0x3cb0cc │ │ │ │ adcsmi r0, fp, #134217728 @ 0x8000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1688ab4 │ │ │ │ + blx 0xfee889f4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec21fa8 │ │ │ │ + bl 0xfec21ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcae18 │ │ │ │ - vldr d7, [pc, #36] @ 0xcadf0 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcad58 │ │ │ │ + vldr d7, [pc, #36] @ 0xcad30 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec22004 │ │ │ │ + bl 0xfec21f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c6494 │ │ │ │ + blvc 0x4c63d4 │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcae20 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcad60 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcae34 │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcad74 │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r7, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191157,86 +191109,86 @@ │ │ │ │ @ instruction: 0xf8d72501 │ │ │ │ stccs 15, cr6, [r2, #-0] │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ stcvs 4, cr15, [r0], {20} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ stmiami r0, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14baecc │ │ │ │ + b 0x14bae0c │ │ │ │ @ instruction: 0xf6070bc5 │ │ │ │ strls r7, [r4, #-1402] @ 0xfffffa86 │ │ │ │ strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf006d00b │ │ │ │ @ instruction: 0xf1b90902 │ │ │ │ svclt 0x000b0f00 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strcs r4, [r2], #-1612 @ 0xfffff9b4 │ │ │ │ @ instruction: 0xf8cd9403 │ │ │ │ svcne 0x001fb014 │ │ │ │ - bl 0x112ae8 │ │ │ │ - bl 0x14d6e8 │ │ │ │ + bl 0x112a28 │ │ │ │ + bl 0x14d628 │ │ │ │ strcs r0, [r0], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf83a46e3 │ │ │ │ strbmi r0, [r1], -r4 │ │ │ │ andpl pc, r4, r9, lsr r8 @ │ │ │ │ - b 0xfe397ef8 │ │ │ │ + b 0xfe397e38 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ @ instruction: 0x4641fa79 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7f6461d │ │ │ │ - bls 0x2098c8 │ │ │ │ + bls 0x209808 │ │ │ │ andls r4, r0, #1048576 @ 0x100000 │ │ │ │ - blls 0x19c7a4 │ │ │ │ + blls 0x19c6e4 │ │ │ │ svccs 0x0004f857 │ │ │ │ - stc2l 7, cr15, [r2], {95} @ 0x5f │ │ │ │ + stc2 7, cr15, [r2, #-380]! @ 0xfffffe84 │ │ │ │ @ instruction: 0xf8469b05 │ │ │ │ addsmi r0, ip, #4, 30 │ │ │ │ andlt sp, r7, r1, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22134 │ │ │ │ + bl 0xfec22074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcafa4 │ │ │ │ - vldr d7, [pc, #40] @ 0xcaf80 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcaee4 │ │ │ │ + vldr d7, [pc, #40] @ 0xcaec0 │ │ │ │ vstr d7, [sp, #44] @ 0x2c │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec22194 │ │ │ │ + bl 0xfec220d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c6624 │ │ │ │ + blvc 0x4c6564 │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcafb0 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcaef0 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcafc4 │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcaf04 │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ strdlt pc, [r7], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191247,88 +191199,88 @@ │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stmib sp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ - blls 0x58bc24 │ │ │ │ + blls 0x58bb64 │ │ │ │ vmov.i32 d25, #45823 @ 0x0000b2ff │ │ │ │ @ instruction: 0xf6042001 │ │ │ │ stmdacs r2, {r1, r3, r4, r5, r6, sl, ip, sp, lr} │ │ │ │ strbcs pc, [r0, #963] @ 0x3c3 @ │ │ │ │ sbcslt fp, r8, #8, 30 │ │ │ │ mcrvs 4, 4, pc, cr0, cr3, {0} @ │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ ldrbtmi fp, [r3], r8, lsl #30 │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14b7058 │ │ │ │ + b 0x14b6f98 │ │ │ │ andls r0, r4, r0, asr #1 │ │ │ │ ldcleq 8, cr15, [sl], #-336 @ 0xfffffeb0 │ │ │ │ vraddhn.i16 d25, , │ │ │ │ vraddhn.i16 d19, q0, q1 │ │ │ │ - b 0x149d74c │ │ │ │ + b 0x149d68c │ │ │ │ andle r0, sl, r4, asr #8 │ │ │ │ andeq pc, r2, r0 │ │ │ │ svclt 0x000b2800 │ │ │ │ - blmi 0x108198 │ │ │ │ - bleq 0x10719c │ │ │ │ + blmi 0x1080d8 │ │ │ │ + bleq 0x1070dc │ │ │ │ movwcs r4, #9731 @ 0x2603 │ │ │ │ - bl 0x12fc70 │ │ │ │ + bl 0x12fbb0 │ │ │ │ @ instruction: 0xf04f0805 │ │ │ │ ldmdbne r3, {r9, fp} │ │ │ │ - blls 0x22fc88 │ │ │ │ + blls 0x22fbc8 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, sl, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf9b0f7f6 │ │ │ │ strmi r9, [r7], -r7, lsl #22 │ │ │ │ streq lr, [sl], -r3, lsl #22 │ │ │ │ - bl 0x1b1ca4 │ │ │ │ + bl 0x1b1be4 │ │ │ │ @ instruction: 0xf838050a │ │ │ │ strbmi r0, [r9], -r4 │ │ │ │ - b 0xfe3980a8 │ │ │ │ + b 0xfe397fe8 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ - blls 0x1c9724 │ │ │ │ - blcs 0x2091fc │ │ │ │ + blls 0x1c9664 │ │ │ │ + blcs 0x20913c │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf75f9b02 │ │ │ │ - @ instruction: 0x2c10fbf1 │ │ │ │ - bleq 0x2091c8 │ │ │ │ - blls 0x1ff864 │ │ │ │ - beq 0x5074e4 │ │ │ │ + ldccs 12, cr15, [r0], {81} @ 0x51 │ │ │ │ + bleq 0x209108 │ │ │ │ + blls 0x1ff7a4 │ │ │ │ + beq 0x507424 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blle 0xff65c72c │ │ │ │ + blle 0xff65c66c │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x14978f8 │ │ │ │ + b 0x1497838 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ and r1, fp, r6, asr #28 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [lr], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf8064297 │ │ │ │ andsle ip, r2, r1, lsl #30 │ │ │ │ svccc 0x0001f912 │ │ │ │ svc 0x0001f911 │ │ │ │ - ble 0xffc15d30 │ │ │ │ + ble 0xffc15c70 │ │ │ │ svceq 0x0007f113 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ addsmi r0, r7, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0001f806 │ │ │ │ strtmi sp, [r8], #-492 @ 0xfffffe14 │ │ │ │ @@ -191344,28 +191296,28 @@ │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1a10401 │ │ │ │ svclt 0x00180102 │ │ │ │ @ instruction: 0xf1a000ed │ │ │ │ - b 0x148c998 │ │ │ │ + b 0x148c8d8 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ - blx 0x4831cc │ │ │ │ - blcs 0x4ca9b0 │ │ │ │ + blx 0x48310c │ │ │ │ + blcs 0x4ca8f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x4bb10c │ │ │ │ + blx 0x4bb04c │ │ │ │ adcsmi pc, sl, #36352 @ 0x8e00 │ │ │ │ svcgt 0x0002f826 │ │ │ │ @ instruction: 0xf932d013 │ │ │ │ @ instruction: 0xf9313b02 │ │ │ │ subslt lr, fp, #2, 30 │ │ │ │ - ble 0xffbd5dc4 │ │ │ │ + ble 0xffbd5d04 │ │ │ │ svceq 0x000ff113 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ adcsmi r0, sl, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0002f826 │ │ │ │ strtmi sp, [r8], #-491 @ 0xfffffe15 │ │ │ │ @@ -191381,70 +191333,70 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ sbcslt r2, ip, #2, 28 │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ mvnscc pc, #-2147483648 @ 0x80000000 │ │ │ │ rscseq fp, r6, r8, lsl pc │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xcb228 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xcb168 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ shadd16mi fp, r7, r2 │ │ │ │ strtmi r4, [r6], -r7, lsr #12 │ │ │ │ mcrne 4, 2, r4, cr5, cr15, {0} │ │ │ │ - bcs 0x2c3268 │ │ │ │ + bcs 0x2c31a8 │ │ │ │ @ instruction: 0xf10efa01 │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ stcle 14, cr0, [r1], {-0} │ │ │ │ mcr2 10, 4, pc, cr1, cr15, {2} @ │ │ │ │ @ instruction: 0xf80542bb │ │ │ │ andsle lr, r0, r1, lsl #30 │ │ │ │ svc 0x0001f813 │ │ │ │ svcne 0x0001f81c │ │ │ │ vmull.s , d14, d3[3] │ │ │ │ - ble 0xffb55a60 │ │ │ │ + ble 0xffb559a0 │ │ │ │ stmdaeq r0, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xffc17a88 │ │ │ │ + blle 0xffc179c8 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2024 @ 0xfffff818 │ │ │ │ andle r4, r7, #1610612746 @ 0x6000000a │ │ │ │ - blvc 0x3068f8 │ │ │ │ + blvc 0x306838 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ - blx 0x1896ab8 │ │ │ │ + blx 0x18969f8 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1a10e01 │ │ │ │ svclt 0x00180c02 │ │ │ │ @ instruction: 0xf1a000f6 │ │ │ │ - b 0x148c6d0 │ │ │ │ + b 0x148c610 │ │ │ │ svclt 0x00120ece │ │ │ │ @ instruction: 0x46774637 │ │ │ │ ldrmi r4, [r7], #-1654 @ 0xfffff98a │ │ │ │ - blcs 0x4c3300 │ │ │ │ + blcs 0x4c3240 │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ strcs fp, [r0], #-4040 @ 0xfffff038 │ │ │ │ addlt sp, ip, #0, 24 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andle r4, lr, r2, lsl #30 │ │ │ │ - blcc 0x1893b8 │ │ │ │ + blcc 0x1892f8 │ │ │ │ svcne 0x0002f83c │ │ │ │ - blcs 0xf7c64 │ │ │ │ + blcs 0xf7ba4 │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ - blle 0xffc97f40 │ │ │ │ + blle 0xffc97e80 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2027 @ 0xfffff815 │ │ │ │ andle r4, r7, #494927872 @ 0x1d800000 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -191457,32 +191409,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x149cb68 │ │ │ │ + b 0x149caa8 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ - b 0x14bafb4 │ │ │ │ + b 0x14baef4 │ │ │ │ ldrtmi r0, [sl], r8, asr #17 │ │ │ │ ldrtmi r4, [r8], r2, asr #13 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1a0448a │ │ │ │ ldm r5!, {r3, r8, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf0952302 │ │ │ │ ldrbmi pc, [r5, #-2075] @ 0xfffff7e5 @ │ │ │ │ smlatteq r2, r9, r9, lr │ │ │ │ - bl 0x1ffb5c │ │ │ │ + bl 0x1ffa9c │ │ │ │ strbmi r0, [r7, #-8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead4794 │ │ │ │ + bl 0xfead46d4 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdc7a4 │ │ │ │ + bl 0xdc6e4 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -191491,64 +191443,64 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ - b 0x148d3e4 │ │ │ │ - b 0x1494270 │ │ │ │ + b 0x148d324 │ │ │ │ + b 0x14941b0 │ │ │ │ @ instruction: 0x4c2a09c9 │ │ │ │ - b 0x14bb044 │ │ │ │ + b 0x14baf84 │ │ │ │ strbmi r0, [sl], r8, asr #17 │ │ │ │ - b 0x149cefc │ │ │ │ + b 0x149ce3c │ │ │ │ @ instruction: 0xf1aa03c3 │ │ │ │ addlt r0, r8, r8, lsl #20 │ │ │ │ - beq 0x4c74a8 │ │ │ │ + beq 0x4c73e8 │ │ │ │ streq lr, [r3, -r1, lsl #22] │ │ │ │ streq lr, [r3], -r2, lsl #22 │ │ │ │ tstpeq r0, #0, 2 @ p-variant is OBSOLETE │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ svclt 0x00084605 │ │ │ │ ldrmi r4, [sl], #1736 @ 0x6c8 │ │ │ │ ldrtmi r4, [r1], -r4, lsl #12 │ │ │ │ ldm r7!, {r1, fp, sp, pc}^ │ │ │ │ ldrcc r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ - blvc 0x106a70 │ │ │ │ + blvc 0x1069b0 │ │ │ │ stc 6, cr3, [sp, #64] @ 0x40 │ │ │ │ @ instruction: 0xf0957b00 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmdb r4, {r1, r8}^ │ │ │ │ ldmib sp, {r2, r8}^ │ │ │ │ stmdb r4, {r2, r8, r9, sp}^ │ │ │ │ ldrbmi r2, [r4, #-770] @ 0xfffffcfe │ │ │ │ - bl 0x23fbf0 │ │ │ │ + bl 0x23fb30 │ │ │ │ strbmi r0, [r1, #8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead4858 │ │ │ │ + bl 0xfead4798 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdc868 │ │ │ │ + bl 0xdc7a8 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ - blmi 0x38184c │ │ │ │ - blls 0x2a54d4 │ │ │ │ + blmi 0x38178c │ │ │ │ + blls 0x2a5414 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1db87f0 │ │ │ │ svclt 0x0000fac1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2269c │ │ │ │ + bl 0xfec225dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - b 0x148f444 │ │ │ │ + b 0x148f384 │ │ │ │ ldrmi r2, [ip], -r3, lsr #29 │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ stmiane lr, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8524413 │ │ │ │ strcc r1, [r1], #-62 @ 0xffffffc2 │ │ │ │ eorseq pc, lr, ip, asr r8 @ │ │ │ │ @@ -191556,288 +191508,288 @@ │ │ │ │ @ instruction: 0xf80ef095 │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf808f095 │ │ │ │ stmib r5, {r1, sl, fp, sp}^ │ │ │ │ stmdble ip, {r1, r8} │ │ │ │ @ instruction: 0xf10500e2 │ │ │ │ - bcs 0x6cb524 │ │ │ │ + bcs 0x6cb464 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ andscs fp, r8, #56, 30 @ 0xe0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ vpmin.s8 d3, d14, d0 │ │ │ │ andcs fp, r0, fp, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x18b8948 │ │ │ │ + blx 0x18b8888 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153d14 │ │ │ │ + bcs 0x153c54 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb178 │ │ │ │ + b 0x14bb0b8 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149bfc0 │ │ │ │ + b 0x149bf00 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8020300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea178 │ │ │ │ + bl 0xfebea0b8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b89c0 │ │ │ │ + blx 0x18b8900 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153d8c │ │ │ │ + bcs 0x153ccc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb59c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb4dc │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ ldrmi r4, [r6, #1040] @ 0x410 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x5aa1e0 │ │ │ │ - blvc 0x186848 │ │ │ │ + bne 0x5aa120 │ │ │ │ + blvc 0x186788 │ │ │ │ ldrmi r1, [r6, #2242] @ 0x8c2 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8a28 │ │ │ │ + blx 0x18b8968 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153df4 │ │ │ │ + bcs 0x153d34 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb604 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb544 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6cac │ │ │ │ + blvc 0x2c6bec │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8a98 │ │ │ │ + blx 0x18b89d8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153e64 │ │ │ │ + bcs 0x153da4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb674 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb5b4 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6d1c │ │ │ │ + blvc 0x2c6c5c │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8b08 │ │ │ │ + blx 0x18b8a48 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153ed4 │ │ │ │ + bcs 0x153e14 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb338 │ │ │ │ + b 0x14bb278 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ bicne pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x306d88 │ │ │ │ + blvc 0x306cc8 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186994 │ │ │ │ + blvc 0x1868d4 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8b78 │ │ │ │ + blx 0x18b8ab8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153f44 │ │ │ │ + bcs 0x153e84 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb3a4 │ │ │ │ + b 0x14bb2e4 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c1f0 │ │ │ │ + b 0x149c130 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8220300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea3a8 │ │ │ │ + bl 0xfebea2e8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8bf0 │ │ │ │ + blx 0x18b8b30 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153fbc │ │ │ │ + bcs 0x153efc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb41c │ │ │ │ + b 0x14bb35c │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf82233c0 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea418 │ │ │ │ + bl 0xfebea358 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8c60 │ │ │ │ + blx 0x18b8ba0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15402c │ │ │ │ + bcs 0x153f6c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb48c │ │ │ │ + b 0x14bb3cc │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6ee4 │ │ │ │ + blvc 0x2c6e24 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186af0 │ │ │ │ + blvc 0x186a30 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8cd0 │ │ │ │ + blx 0x18b8c10 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15409c │ │ │ │ + bcs 0x153fdc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb4fc │ │ │ │ + b 0x14bb43c │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6f54 │ │ │ │ + blvc 0x2c6e94 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186b60 │ │ │ │ + blvc 0x186aa0 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8d40 │ │ │ │ + blx 0x18b8c80 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15410c │ │ │ │ + bcs 0x15404c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb56c │ │ │ │ + b 0x14bb4ac │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x306fc0 │ │ │ │ + blvc 0x306f00 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186bcc │ │ │ │ + blvc 0x186b0c │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -191853,20 +191805,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f911 │ │ │ │ svcgt 0x0001f912 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x00cc459c │ │ │ │ - blx 0x14b839c │ │ │ │ + blx 0x14b82dc │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307040 │ │ │ │ + blvc 0x306f80 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -191877,49 +191829,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d2ac │ │ │ │ + bl 0x11d1ec │ │ │ │ @ instruction: 0xf9310806 │ │ │ │ @ instruction: 0xf9323b02 │ │ │ │ - bl 0xfe9bf628 │ │ │ │ - bl 0xfebcf254 │ │ │ │ + bl 0xfe9bf568 │ │ │ │ + bl 0xfebcf194 │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ eorslt fp, fp, #204, 30 @ 0x330 │ │ │ │ vmlsl.u8 , d14, d15 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6a668 │ │ │ │ - blvc 0x186cc8 │ │ │ │ + bne 0xd6a5a8 │ │ │ │ + blvc 0x186c08 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895278 │ │ │ │ + blx 0x18951b8 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x209bdc │ │ │ │ + blcc 0x209b1c │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c508 │ │ │ │ + bl 0xfe99c448 │ │ │ │ svclt 0x00c80402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -191934,33 +191886,33 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d3b4 │ │ │ │ + bl 0x11d2f4 │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9b728 │ │ │ │ + bl 0x1a9b668 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c5b0 │ │ │ │ - blle 0xffb8df44 │ │ │ │ + bl 0x1d5c4f0 │ │ │ │ + blle 0xffb8de84 │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195b750 │ │ │ │ + bl 0x195b690 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3071c0 │ │ │ │ + blvc 0x307100 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -191978,20 +191930,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x008c459c │ │ │ │ - blx 0x18b879c │ │ │ │ + blx 0x18b86dc │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307240 │ │ │ │ + blvc 0x307180 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192002,49 +191954,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d4ac │ │ │ │ + bl 0x11d3ec │ │ │ │ @ instruction: 0xf8310806 │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ - bl 0xfe9bf828 │ │ │ │ - bl 0xfebcf454 │ │ │ │ + bl 0xfe9bf768 │ │ │ │ + bl 0xfebcf394 │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ adcslt fp, fp, #140, 30 @ 0x230 │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6a868 │ │ │ │ - blvc 0x186ec8 │ │ │ │ + bne 0xd6a7a8 │ │ │ │ + blvc 0x186e08 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895478 │ │ │ │ + blx 0x18953b8 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x209ddc │ │ │ │ + blcc 0x209d1c │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c708 │ │ │ │ + bl 0xfe99c648 │ │ │ │ svclt 0x00880402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192059,52 +192011,52 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d5b4 │ │ │ │ + bl 0x11d4f4 │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9b928 │ │ │ │ + bl 0x1a9b868 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c7b0 │ │ │ │ + bl 0x1d5c6f0 │ │ │ │ mvnle r0, #114688 @ 0x1c000 │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195b950 │ │ │ │ + bl 0x195b890 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3073c0 │ │ │ │ + blvc 0x307300 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - ldrbtcc pc, [pc], #257 @ 0xcbd84 @ │ │ │ │ + ldrbtcc pc, [pc], #257 @ 0xcbcc4 @ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r0, lsl #2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bcc 0x11d64c │ │ │ │ + bcc 0x11d58c │ │ │ │ stmdbeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0001f914 │ │ │ │ svcgt 0x0001f912 │ │ │ │ svcvc 0x0001f911 │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ @@ -192131,26 +192083,26 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r1], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0002f934 │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blvc 0x18a2e4 │ │ │ │ + blvc 0x18a224 │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ vmlsl.u8 , d8, d15 │ │ │ │ ldrtmi fp, [fp], #-539 @ 0xfffffde5 │ │ │ │ @ instruction: 0xf8214549 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e24c │ │ │ │ + bne 0xe4e18c │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192163,57 +192115,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a010 │ │ │ │ - bl 0xfe95c8cc │ │ │ │ + blvc 0x209f50 │ │ │ │ + bl 0xfe95c80c │ │ │ │ svclt 0x00b80301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6aae0 │ │ │ │ - blvc 0x187144 │ │ │ │ + bne 0xe6aa20 │ │ │ │ + blvc 0x187084 │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148ef20 │ │ │ │ + b 0x148ee60 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c3f44 │ │ │ │ + bne 0xff9c3e84 │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x386d0c │ │ │ │ - blne 0x7c2ed8 │ │ │ │ + bleq 0x386c4c │ │ │ │ + blne 0x7c2e18 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192241,15 +192193,15 @@ │ │ │ │ stc2 10, cr15, [r8], {95} @ 0x5f @ │ │ │ │ stc2 10, cr15, [r2], {95} @ 0x5f @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ mvnle r7, r9, lsl r0 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e3dc │ │ │ │ + bne 0xe4e31c │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192262,15 +192214,15 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ streq pc, [r2], #-418 @ 0xfffffe5e │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r3], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0002f837 │ │ │ │ svc 0x0002f834 │ │ │ │ - blne 0x18a4fc │ │ │ │ + blne 0x18a43c │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ stmdaeq ip, {r1, r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x008c45e6 │ │ │ │ stc2 10, cr15, [r8], {31} @ │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ @@ -192294,57 +192246,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a220 │ │ │ │ - bl 0xfe95cadc │ │ │ │ + blvc 0x20a160 │ │ │ │ + bl 0xfe95ca1c │ │ │ │ svclt 0x00380301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6acf0 │ │ │ │ - blvc 0x187354 │ │ │ │ + bne 0xe6ac30 │ │ │ │ + blvc 0x187294 │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f130 │ │ │ │ + b 0x148f070 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c4154 │ │ │ │ + bne 0xff9c4094 │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x386f1c │ │ │ │ - blne 0x7c10e8 │ │ │ │ + bleq 0x386e5c │ │ │ │ + blne 0x7c1028 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192365,38 +192317,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1498dd0 │ │ │ │ + b 0x1498d10 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b2de0 │ │ │ │ + b 0x14b2d20 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x1002f8 │ │ │ │ + blls 0x100238 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188618 │ │ │ │ + bleq 0x188558 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #3027]! @ 0xbd3 │ │ │ │ + strmi pc, [r1, #3123]! @ 0xc33 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x18862c │ │ │ │ - beq 0x1346e28 │ │ │ │ + bleq 0x18856c │ │ │ │ + beq 0x1346d68 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xff109f8a │ │ │ │ + stc2 7, cr15, [r0], #-348 @ 0xfffffea4 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192408,17 +192360,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14aba8 │ │ │ │ + bls 0x14aae8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0xff2889ee │ │ │ │ + blx 0xff28892e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192429,38 +192381,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1498ed0 │ │ │ │ + b 0x1498e10 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b2ee0 │ │ │ │ + b 0x14b2e20 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x1003f8 │ │ │ │ + blls 0x100338 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208718 │ │ │ │ + bleq 0x208658 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2907]! @ 0xb5b │ │ │ │ + strmi pc, [r1, #3003]! @ 0xbbb │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x20872c │ │ │ │ - beq 0xfe346f28 │ │ │ │ + bleq 0x20866c │ │ │ │ + beq 0xfe346e68 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0x130a08a │ │ │ │ + blx 0xfeb09fca │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192472,17 +192424,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14aaa8 │ │ │ │ + bls 0x14a9e8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0x1288aee │ │ │ │ + blx 0x1288a2e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192492,59 +192444,59 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1498fcc │ │ │ │ + b 0x1498f0c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x159fdc │ │ │ │ + blls 0x159f1c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x586d1c │ │ │ │ + blne 0x586c5c │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308a80 │ │ │ │ + beq 0x3089c0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7570104 │ │ │ │ - ldrtmi pc, [fp], -r1, ror #23 @ │ │ │ │ + ldrtmi pc, [fp], -r1, asr #24 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c702c │ │ │ │ + bleq 0xff3c6f6c │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf7579600 │ │ │ │ - adcsmi pc, ip, #207872 @ 0x32c00 │ │ │ │ + adcsmi pc, ip, #11008 @ 0x2b00 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c12c │ │ │ │ + blne 0x57c06c │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3084 │ │ │ │ + b 0x14b2fc4 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf93cf1da │ │ │ │ @@ -192565,38 +192517,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14990f0 │ │ │ │ + b 0x1499030 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3100 │ │ │ │ + b 0x14b3040 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100618 │ │ │ │ + blls 0x100558 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188938 │ │ │ │ + bleq 0x188878 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #3323]! @ 0xcfb │ │ │ │ + strmi pc, [r1, #3419]! @ 0xd5b │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x18894c │ │ │ │ - beq 0x1347148 │ │ │ │ + bleq 0x18888c │ │ │ │ + beq 0x1347088 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - stc2l 7, cr15, [r8], #428 @ 0x1ac │ │ │ │ + stc2l 7, cr15, [r8, #-428] @ 0xfffffe54 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192608,17 +192560,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14a888 │ │ │ │ + bls 0x14a7c8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0xe88d0c │ │ │ │ + blx 0xe88c4c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192629,38 +192581,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14991f0 │ │ │ │ + b 0x1499130 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3200 │ │ │ │ + b 0x14b3140 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100718 │ │ │ │ + blls 0x100658 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208a38 │ │ │ │ + bleq 0x208978 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #3259]! @ 0xcbb │ │ │ │ + strmi pc, [r1, #3355]! @ 0xd1b │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208a4c │ │ │ │ - beq 0xfe347248 │ │ │ │ + bleq 0x20898c │ │ │ │ + beq 0xfe347188 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - stc2 7, cr15, [r8], #428 @ 0x1ac │ │ │ │ + stc2 7, cr15, [r8, #-428] @ 0xfffffe54 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192672,15 +192624,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14a788 │ │ │ │ + bls 0x14a6c8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ @ instruction: 0xf9b6f1da │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @@ -192692,59 +192644,59 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x14992ec │ │ │ │ + b 0x149922c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a2fc │ │ │ │ + blls 0x15a23c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x58703c │ │ │ │ + blne 0x586f7c │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308da0 │ │ │ │ + beq 0x308ce0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - @ instruction: 0x463bfc5d │ │ │ │ + @ instruction: 0x463bfcbd │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c734c │ │ │ │ + bleq 0xff3c728c │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #18176 @ 0x4700 │ │ │ │ + adcsmi pc, ip, #42752 @ 0xa700 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c44c │ │ │ │ + blne 0x57c38c │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b33a4 │ │ │ │ + b 0x14b32e4 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xffacf1d9 │ │ │ │ @@ -192765,38 +192717,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499410 │ │ │ │ + b 0x1499350 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3420 │ │ │ │ + b 0x14b3360 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100938 │ │ │ │ + blls 0x100878 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188c58 │ │ │ │ + bleq 0x188b98 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2939]! @ 0xb7b │ │ │ │ + strmi pc, [r1, #3035]! @ 0xbdb │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188c6c │ │ │ │ - beq 0x1347468 │ │ │ │ + bleq 0x188bac │ │ │ │ + beq 0x13473a8 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0x1b0a61a │ │ │ │ + blx 0xff30a55a │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192808,15 +192760,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14c568 │ │ │ │ + bls 0x14c4a8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ @ instruction: 0xf8a6f1da │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -192829,38 +192781,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499510 │ │ │ │ + b 0x1499450 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3520 │ │ │ │ + b 0x14b3460 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100a38 │ │ │ │ + blls 0x100978 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208d58 │ │ │ │ + bleq 0x208c98 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2875]! @ 0xb3b │ │ │ │ + strmi pc, [r1, #2971]! @ 0xb9b │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208d6c │ │ │ │ - beq 0xfe347568 │ │ │ │ + bleq 0x208cac │ │ │ │ + beq 0xfe3474a8 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0xb0a71a │ │ │ │ + blx 0xfe30a65a │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192872,15 +192824,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14c468 │ │ │ │ + bls 0x14c3a8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ @ instruction: 0xf826f1da │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @@ -192892,59 +192844,59 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x149960c │ │ │ │ + b 0x149954c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a61c │ │ │ │ + blls 0x15a55c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x58735c │ │ │ │ + blne 0x58729c │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3090c0 │ │ │ │ + beq 0x309000 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -r5, lsr #22 @ │ │ │ │ + ldrtmi pc, [fp], -r5, lsl #23 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c766c │ │ │ │ + bleq 0xff3c75ac │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #15360 @ 0x3c00 │ │ │ │ + adcsmi pc, ip, #113664 @ 0x1bc00 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c76c │ │ │ │ + blne 0x57c6ac │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b36c4 │ │ │ │ + b 0x14b3604 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ mrc2 1, 0, pc, cr12, cr9, {6} │ │ │ │ @@ -192965,38 +192917,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499730 │ │ │ │ + b 0x1499670 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3740 │ │ │ │ + b 0x14b3680 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100c58 │ │ │ │ + blls 0x100b98 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188f78 │ │ │ │ + bleq 0x188eb8 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2527]! @ 0x9df │ │ │ │ + strmi pc, [r1, #2623]! @ 0xa3f │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188f8c │ │ │ │ - beq 0x1347788 │ │ │ │ + bleq 0x188ecc │ │ │ │ + beq 0x13476c8 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xf9ccf76b │ │ │ │ + blx 0xc0a878 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193008,15 +192960,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14c248 │ │ │ │ + bls 0x14c188 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ @ instruction: 0xff16f1d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -193029,38 +192981,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499830 │ │ │ │ + b 0x1499770 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3840 │ │ │ │ + b 0x14b3780 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100d58 │ │ │ │ + blls 0x100c98 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x209078 │ │ │ │ + bleq 0x208fb8 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2463]! @ 0x99f │ │ │ │ + strmi pc, [r1, #2559]! @ 0x9ff │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x20908c │ │ │ │ - beq 0xfe347888 │ │ │ │ + bleq 0x208fcc │ │ │ │ + beq 0xfe3477c8 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xf98cf76b │ │ │ │ + @ instruction: 0xf9ecf76b │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193072,15 +193024,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14c148 │ │ │ │ + bls 0x14c088 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ mrc2 1, 4, pc, cr6, cr9, {6} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @@ -193092,59 +193044,59 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x149992c │ │ │ │ + b 0x149986c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a93c │ │ │ │ + blls 0x15a87c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x58767c │ │ │ │ + blne 0x5875bc │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3093e0 │ │ │ │ + beq 0x309320 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - @ instruction: 0x463bf953 │ │ │ │ + @ instruction: 0x463bf9b3 │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c798c │ │ │ │ + bleq 0xff3c78cc │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #999424 @ 0xf4000 │ │ │ │ + adcsmi pc, ip, #2572288 @ 0x274000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57ca8c │ │ │ │ + blne 0x57c9cc │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b39e4 │ │ │ │ + b 0x14b3924 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ stc2 1, cr15, [ip], {217} @ 0xd9 │ │ │ │ @@ -193165,38 +193117,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499a50 │ │ │ │ + b 0x1499990 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3a60 │ │ │ │ + b 0x14b39a0 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100f78 │ │ │ │ + blls 0x100eb8 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x189298 │ │ │ │ + bleq 0x1891d8 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2143]! @ 0x85f │ │ │ │ + strmi pc, [r1, #2239]! @ 0x8bf │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x1892ac │ │ │ │ - beq 0x1347aa8 │ │ │ │ + bleq 0x1891ec │ │ │ │ + beq 0x13479e8 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xf84cf76b │ │ │ │ + @ instruction: 0xf8acf76b │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193208,15 +193160,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14bf28 │ │ │ │ + bls 0x14be68 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ stc2 1, cr15, [r6, #868] @ 0x364 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -193229,38 +193181,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499b50 │ │ │ │ + b 0x1499a90 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3b60 │ │ │ │ + b 0x14b3aa0 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x101078 │ │ │ │ + blls 0x100fb8 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x209398 │ │ │ │ + bleq 0x2092d8 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2079]! @ 0x81f │ │ │ │ + strmi pc, [r1, #2175]! @ 0x87f │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x2093ac │ │ │ │ - beq 0xfe347ba8 │ │ │ │ + bleq 0x2092ec │ │ │ │ + beq 0xfe347ae8 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xf80cf76b │ │ │ │ + @ instruction: 0xf86cf76b │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193272,15 +193224,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14be28 │ │ │ │ + bls 0x14bd68 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ stc2 1, cr15, [r6, #-868] @ 0xfffffc9c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @@ -193292,66 +193244,66 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499c4c │ │ │ │ + b 0x1499b8c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15ac5c │ │ │ │ + blls 0x15ab9c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x58799c │ │ │ │ + blne 0x5878dc │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x309700 │ │ │ │ + beq 0x309640 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - @ instruction: 0x463bf81b │ │ │ │ + @ instruction: 0x463bf87b │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7cac │ │ │ │ + bleq 0xff3c7bec │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #327680 @ 0x50000 │ │ │ │ + adcsmi pc, ip, #6619136 @ 0x650000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57cdac │ │ │ │ + blne 0x57ccec │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3d04 │ │ │ │ + b 0x14b3c44 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - blx 0x987c │ │ │ │ + blx 0x97bc │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1d9e7a1 │ │ │ │ svclt 0x0000fc77 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -193359,15 +193311,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48, 22 @ 0xc000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490194 │ │ │ │ + b 0x14900d4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193376,29 +193328,29 @@ │ │ │ │ movwcs r1, #3681 @ 0xe61 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8014484 │ │ │ │ ldclle 15, cr12, [r5], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd1b8 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd0f8 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf80c4401 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe555c4 │ │ │ │ + bne 0xffe55504 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4435b8 │ │ │ │ - blls 0x2a723c │ │ │ │ + blmi 0x4434f8 │ │ │ │ + blls 0x2a717c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ @@ -193415,15 +193367,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490274 │ │ │ │ + b 0x14901b4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193438,15 +193390,15 @@ │ │ │ │ ldclle 15, cr12, [r5], #8 │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x18b344 │ │ │ │ + blne 0x18b284 │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193455,30 +193407,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0x809a3c │ │ │ │ + blx 0x80997c │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - blx 0xfe709a46 │ │ │ │ + blx 0xfe709986 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490350 │ │ │ │ + b 0x1490290 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193493,15 +193445,15 @@ │ │ │ │ ldclle 15, cr0, [r5], #16 │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x20b4a0 │ │ │ │ + blne 0x20b3e0 │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193512,15 +193464,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ @ instruction: 0xf9aef1d9 │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - blx 0xb89b22 │ │ │ │ + blx 0xb89a62 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r8, lsl #1 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ @@ -193532,34 +193484,34 @@ │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ rsceq r4, sp, r1, lsl r6 │ │ │ │ stmib ip, {r1, r9, sl, fp, sp}^ │ │ │ │ stmib ip, {r8, r9, ip, sp}^ │ │ │ │ suble r3, fp, r2, lsl #6 │ │ │ │ addsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ - beq 0xff287d48 │ │ │ │ + beq 0xff287c88 │ │ │ │ ldrne lr, [sl, -pc, asr #20] │ │ │ │ teqlt r7, #78 @ 0x4e │ │ │ │ - b 0x149ed24 │ │ │ │ + b 0x149ec64 │ │ │ │ @ instruction: 0xf1a41e07 │ │ │ │ - bl 0x18f440 │ │ │ │ + bl 0x18f380 │ │ │ │ ldmib r3, {r1, r2, r3, r8, fp}^ │ │ │ │ ldmib r3, {sl, fp, sp}^ │ │ │ │ tstcc r0, #2 │ │ │ │ @ instruction: 0xf8481992 │ │ │ │ - bl 0x13d9054 │ │ │ │ + bl 0x13d8f94 │ │ │ │ ldrmi r0, [r9, #512] @ 0x200 │ │ │ │ andcs pc, r4, r8, asr #17 │ │ │ │ - bl 0x201c04 │ │ │ │ + bl 0x201b44 │ │ │ │ strmi r0, [lr], #1991 @ 0x7c7 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r3, r8, r9, sl, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf847199b │ │ │ │ - bl 0x115c478 │ │ │ │ + bl 0x115c3b8 │ │ │ │ strmi r0, [lr, #512] @ 0x200 │ │ │ │ stccs 8, cr15, [r4], {71} @ 0x47 │ │ │ │ strmi sp, [sl, #496]! @ 0x1f0 │ │ │ │ svclt 0x003e4454 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [r4], -sl, lsr #23 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ @@ -193569,15 +193521,15 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x149dee0 │ │ │ │ + b 0x149de20 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b2 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94652 │ │ │ │ strmi pc, [r1], -fp, lsr #18 │ │ │ │ @@ -193591,15 +193543,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490534 │ │ │ │ + b 0x1490474 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193609,30 +193561,30 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd55c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd49c │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe5596c │ │ │ │ + bne 0xffe558ac │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443960 │ │ │ │ - blls 0x2a75e4 │ │ │ │ + blmi 0x4438a0 │ │ │ │ + blls 0x2a7524 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ @@ -193649,15 +193601,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149061c │ │ │ │ + b 0x149055c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193674,15 +193626,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18b6f4 │ │ │ │ + blne 0x18b634 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193706,15 +193658,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490700 │ │ │ │ + b 0x1490640 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193731,15 +193683,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20b858 │ │ │ │ + blne 0x20b798 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193763,15 +193715,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14907e4 │ │ │ │ + b 0x1490724 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193781,30 +193733,30 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd80c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd74c │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55c1c │ │ │ │ + bne 0xffe55b5c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443c10 │ │ │ │ - blls 0x2a7894 │ │ │ │ + blmi 0x443b50 │ │ │ │ + blls 0x2a77d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ @@ -193821,15 +193773,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14908cc │ │ │ │ + b 0x149080c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193846,15 +193798,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18b9a4 │ │ │ │ + blne 0x18b8e4 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193878,15 +193830,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14909b0 │ │ │ │ + b 0x14908f0 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193903,15 +193855,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00384281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bb08 │ │ │ │ + blne 0x20ba48 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193935,15 +193887,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490a94 │ │ │ │ + b 0x14909d4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193953,30 +193905,30 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdabc │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd9fc │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55ecc │ │ │ │ + bne 0xffe55e0c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443ec0 │ │ │ │ - blls 0x2a7b44 │ │ │ │ + blmi 0x443e00 │ │ │ │ + blls 0x2a7a84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ @@ -193993,15 +193945,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490b7c │ │ │ │ + b 0x1490abc │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194018,15 +193970,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18bc54 │ │ │ │ + blne 0x18bb94 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194050,15 +194002,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490c60 │ │ │ │ + b 0x1490ba0 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194075,15 +194027,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bdb8 │ │ │ │ + blne 0x20bcf8 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194107,15 +194059,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490d44 │ │ │ │ + b 0x1490c84 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194125,30 +194077,30 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdd6c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdcac │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe5617c │ │ │ │ + bne 0xffe560bc │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x444170 │ │ │ │ - blls 0x2a7df4 │ │ │ │ + blmi 0x4440b0 │ │ │ │ + blls 0x2a7d34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ @@ -194165,15 +194117,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490e2c │ │ │ │ + b 0x1490d6c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194190,15 +194142,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18bf04 │ │ │ │ + blne 0x18be44 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194222,15 +194174,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490f10 │ │ │ │ + b 0x1490e50 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194247,15 +194199,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00284281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20c068 │ │ │ │ + blne 0x20bfa8 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194264,15 +194216,15 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xff38a6de │ │ │ │ + blx 0xff38a61e │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ stc2l 1, cr15, [r6, #-864] @ 0xfffffca0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -194280,17 +194232,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149f7f0 │ │ │ │ + b 0x149f730 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fbe4 │ │ │ │ + bl 0x10fb24 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2067] @ 0xfffff7ed @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194311,17 +194263,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149f86c │ │ │ │ + b 0x149f7ac │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fc60 │ │ │ │ + bl 0x10fba0 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2299] @ 0xfffff705 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194342,25 +194294,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149f8e8 │ │ │ │ + b 0x149f828 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288cc0 │ │ │ │ - bleq 0x20c214 │ │ │ │ + bleq 0x288c00 │ │ │ │ + bleq 0x20c154 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf952f004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe574dc │ │ │ │ + bne 0xe5741c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194373,25 +194325,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149f964 │ │ │ │ + b 0x149f8a4 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288d3c │ │ │ │ - bleq 0x20c290 │ │ │ │ + bleq 0x288c7c │ │ │ │ + bleq 0x20c1d0 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf9daf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57558 │ │ │ │ + bne 0xe57498 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194404,25 +194356,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149f9e0 │ │ │ │ + b 0x149f920 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x288db8 │ │ │ │ - bleq 0x18c28c │ │ │ │ + bleq 0x288cf8 │ │ │ │ + bleq 0x18c1cc │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf9fef004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe575d4 │ │ │ │ + bne 0xe57514 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194435,25 +194387,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fa5c │ │ │ │ + b 0x149f99c │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x288e34 │ │ │ │ - bleq 0x18c308 │ │ │ │ + bleq 0x288d74 │ │ │ │ + bleq 0x18c248 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0xfee8a24c │ │ │ │ + blx 0xfee8a18c │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57650 │ │ │ │ + bne 0xe57590 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194466,17 +194418,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fad8 │ │ │ │ + b 0x149fa18 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fecc │ │ │ │ + bl 0x10fe0c │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2925] @ 0xfffff493 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194497,17 +194449,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fb54 │ │ │ │ + b 0x149fa94 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10ff48 │ │ │ │ + bl 0x10fe88 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2907] @ 0xfffff4a5 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194528,25 +194480,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fbd0 │ │ │ │ + b 0x149fb10 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288fa8 │ │ │ │ - bleq 0x20c4fc │ │ │ │ + bleq 0x288ee8 │ │ │ │ + bleq 0x20c43c │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xfffaf003 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe577c4 │ │ │ │ + bne 0xe57704 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194559,25 +194511,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fc4c │ │ │ │ + b 0x149fb8c │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x289024 │ │ │ │ - bleq 0x20c578 │ │ │ │ + bleq 0x288f64 │ │ │ │ + bleq 0x20c4b8 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf882f004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57840 │ │ │ │ + bne 0xe57780 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194590,25 +194542,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fcc8 │ │ │ │ + b 0x149fc08 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x2890a0 │ │ │ │ - bleq 0x18c574 │ │ │ │ + bleq 0x288fe0 │ │ │ │ + bleq 0x18c4b4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf8b6f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe578bc │ │ │ │ + bne 0xe577fc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194621,25 +194573,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fd44 │ │ │ │ + b 0x149fc84 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x28911c │ │ │ │ - bleq 0x18c5f0 │ │ │ │ + bleq 0x28905c │ │ │ │ + bleq 0x18c530 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf96ef004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57938 │ │ │ │ + bne 0xe57878 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194653,15 +194605,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x1101b0 │ │ │ │ + bl 0x1100f0 │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3373] @ 0xfffff2d3 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194686,15 +194638,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x110234 │ │ │ │ + bl 0x110174 │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3601] @ 0xfffff1ef @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194719,26 +194671,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x28929c │ │ │ │ + beq 0x2891dc │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20c7f8 │ │ │ │ + bleq 0x20c738 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ cdp2 0, 9, cr15, cr2, cr3, {0} │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57ac4 │ │ │ │ + bne 0xe57a04 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194752,26 +194704,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x289320 │ │ │ │ + beq 0x289260 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20c87c │ │ │ │ + bleq 0x20c7bc │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xff16f003 │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57b48 │ │ │ │ + bne 0xe57a88 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194785,26 +194737,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2893a4 │ │ │ │ + beq 0x2892e4 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18c880 │ │ │ │ + bleq 0x18c7c0 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xff56f003 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57bcc │ │ │ │ + bne 0xe57b0c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194818,26 +194770,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x289428 │ │ │ │ + beq 0x289368 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18c904 │ │ │ │ + bleq 0x18c844 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xf80af004 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57c50 │ │ │ │ + bne 0xe57b90 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194851,18 +194803,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2894ac │ │ │ │ + beq 0x2893ec │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18c988 │ │ │ │ + bleq 0x18c8c8 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf827fc4b │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -194883,18 +194835,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x28952c │ │ │ │ + beq 0x28946c │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20ca88 │ │ │ │ + bleq 0x20c9c8 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf847fc25 │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -194922,15 +194874,15 @@ │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a040 │ │ │ │ + blvc 0x309f80 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -194951,15 +194903,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a0b8 │ │ │ │ + blvc 0x309ff8 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -194979,15 +194931,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ adcsmi r2, r1, #4, 30 │ │ │ │ movwcs pc, #15234 @ 0x3b82 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca12c │ │ │ │ + blvc 0x2ca06c │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -194998,30 +194950,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14bad18 │ │ │ │ + b 0x14bac58 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a18c │ │ │ │ + blvc 0x18a0cc │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a170 │ │ │ │ + blvc 0x10a0b0 │ │ │ │ @ instruction: 0xf0813708 │ │ │ │ strcc pc, [r8], -r1, lsr #23 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195055,15 +195007,15 @@ │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a260 │ │ │ │ + blvc 0x30a1a0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195084,15 +195036,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a2d8 │ │ │ │ + blvc 0x30a218 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195112,15 +195064,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ adcsmi r3, r1, #4, 30 │ │ │ │ movwcs pc, #15266 @ 0x3ba2 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca34c │ │ │ │ + blvc 0x2ca28c │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195131,30 +195083,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14baf38 │ │ │ │ + b 0x14bae78 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a3ac │ │ │ │ + blvc 0x18a2ec │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a390 │ │ │ │ + blvc 0x10a2d0 │ │ │ │ @ instruction: 0xf0813708 │ │ │ │ strcc pc, [r8], -r5, ror #20 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195174,15 +195126,15 @@ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ sbcslt r4, pc, #132, 12 @ 0x8400000 │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ svclt 0x0018b085 │ │ │ │ vaddl.u8 , d3, d1 │ │ │ │ - b 0x14983e0 │ │ │ │ + b 0x1498320 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140408 │ │ │ │ ldrtmi r0, [r8], -r0, asr #1 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr5, {6} │ │ │ │ eoreq pc, r0, #1073741865 @ 0x40000029 │ │ │ │ streq pc, [r8], -ip, lsr #3 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -195192,30 +195144,30 @@ │ │ │ │ stmib sp, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8547001 │ │ │ │ @ instruction: 0xf1ae0f08 │ │ │ │ ldmib r1, {r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf1ce2300 │ │ │ │ tstcc r8, r0, lsr #20 │ │ │ │ stmdavs r0!, {r1, r6, lr}^ │ │ │ │ - b 0xfe1a0338 │ │ │ │ - blx 0x94fa18 │ │ │ │ - blx 0x18ae30 │ │ │ │ - blx 0x1cca3c │ │ │ │ - b 0x110da44 │ │ │ │ - blx 0x98ee54 │ │ │ │ - blx 0x98da5c │ │ │ │ - b 0x110d658 │ │ │ │ - blx 0x14ee60 │ │ │ │ - b 0x110b670 │ │ │ │ - blx 0x18ee44 │ │ │ │ - b 0x118b678 │ │ │ │ + b 0xfe1a0278 │ │ │ │ + blx 0x94f958 │ │ │ │ + blx 0x18ad70 │ │ │ │ + blx 0x1cc97c │ │ │ │ + b 0x110d984 │ │ │ │ + blx 0x98ed94 │ │ │ │ + blx 0x98d99c │ │ │ │ + b 0x110d598 │ │ │ │ + blx 0x14eda0 │ │ │ │ + b 0x110b5b0 │ │ │ │ + blx 0x18ed84 │ │ │ │ + b 0x118b5b8 │ │ │ │ @ instruction: 0xf8460207 │ │ │ │ - b 0x1152a68 │ │ │ │ - blx 0x98f674 │ │ │ │ - b 0x11cba64 │ │ │ │ + b 0x11529a8 │ │ │ │ + blx 0x98f5b4 │ │ │ │ + b 0x11cb9a4 │ │ │ │ rsbsvs r0, r3, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7301 │ │ │ │ addsmi ip, pc, #12 │ │ │ │ stmdble r9, {r2, r3, r4, r7, sl, lr} │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -195224,47 +195176,47 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26094 │ │ │ │ + bl 0xfec25fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - ldrbtcs pc, [r9], #-577 @ 0xfffffdbf @ │ │ │ │ + ldrtne pc, [r9], #577 @ 0x241 @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec260cc │ │ │ │ + bl 0xfec2600c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strtcs pc, [r1], #577 @ 0x241 │ │ │ │ + strbtne pc, [r1], #577 @ 0x241 @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26104 │ │ │ │ + bl 0xfec26044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strbcs pc, [r9], #577 @ 0x241 @ │ │ │ │ + strcs pc, [r9], #-577 @ 0xfffffdbf │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -195319,105 +195271,105 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r7, lsl #12 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf755461c │ │ │ │ - pkhtbmi pc, r0, pc, asr #25 @ │ │ │ │ + @ instruction: 0x4680fd3f │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7554028 │ │ │ │ - @ instruction: 0x4622fcd5 │ │ │ │ + @ instruction: 0x4622fd35 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8], {84} @ 0x54 │ │ │ │ + stc2 7, cr15, [r8, #-336]! @ 0xfffffeb0 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf75441f0 │ │ │ │ - svclt 0x0000bcc1 │ │ │ │ + svclt 0x0000bd21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ @ instruction: 0x4615461c │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0xf6cf0b00 │ │ │ │ strdls r7, [r5], -pc @ │ │ │ │ svcls 0x00100430 │ │ │ │ - blx 0xfed8cdee │ │ │ │ + ldc2 7, cr15, [r2], {97} @ 0x61 │ │ │ │ strmi r4, [r9], r2, lsl #13 │ │ │ │ andeq lr, fp, r6, lsl #20 │ │ │ │ @ instruction: 0xf7614621 │ │ │ │ - strmi pc, [r0], fp, lsr #23 │ │ │ │ + strmi pc, [r0], fp, lsl #24 │ │ │ │ strteq r4, [r8], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0xf7614621 │ │ │ │ - strmi pc, [r2], -r5, lsr #23 │ │ │ │ + strmi pc, [r2], -r5, lsl #24 │ │ │ │ andeq lr, fp, r5, lsl #20 │ │ │ │ strtmi r4, [r1], -fp, lsl #13 │ │ │ │ @ instruction: 0xf7614615 │ │ │ │ - pkhbtmi pc, r6, sp, lsl #23 @ │ │ │ │ + @ instruction: 0x4686fbfd │ │ │ │ strtmi r4, [sl], -ip, lsl #13 │ │ │ │ @ instruction: 0x4665465b │ │ │ │ @ instruction: 0x46494650 │ │ │ │ ldrbtmi r9, [r1], r0, lsl #14 │ │ │ │ - ldc2 7, cr15, [r0, #-340] @ 0xfffffeac │ │ │ │ + ldc2l 7, cr15, [r0, #-340]! @ 0xfffffeac │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ strbmi r0, [sl], -r0, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r0, asr #12 │ │ │ │ strls r2, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf75b9502 │ │ │ │ - strtmi pc, [r2], -fp, lsr #27 │ │ │ │ - ldc2 7, cr15, [r0], {97} @ 0x61 │ │ │ │ + strtmi pc, [r2], -fp, lsl #28 │ │ │ │ + ldc2l 7, cr15, [r0], #-388 @ 0xfffffe7c │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r9, r7, r5, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldcllt 7, cr15, [r4], #-336 @ 0xfffffeb0 │ │ │ │ + ldcllt 7, cr15, [r4], {84} @ 0x54 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db093 │ │ │ │ @ instruction: 0xf10d4b5d │ │ │ │ @ instruction: 0x26000930 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ - blls 0x80fcfc │ │ │ │ + blls 0x80fc3c │ │ │ │ ldrsbtgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strls r4, [ip], -sl, lsl #13 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ - blcs 0x157d10 │ │ │ │ + blcs 0x157c50 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - b 0x14b3120 │ │ │ │ + b 0x14b3060 │ │ │ │ stmib r9, {r0, r1, r2, r6, r7, r8, r9, sl}^ │ │ │ │ svclt 0x00166601 │ │ │ │ @ instruction: 0x463b00db │ │ │ │ - b 0x14b3d34 │ │ │ │ + b 0x14b3c74 │ │ │ │ @ instruction: 0xf89c0ba3 │ │ │ │ svclt 0x0008314c │ │ │ │ @ instruction: 0xf8c99703 │ │ │ │ @ instruction: 0xf8a9600c │ │ │ │ - blcs 0xe717c │ │ │ │ + blcs 0xe70bc │ │ │ │ @ instruction: 0xf10dd05f │ │ │ │ @ instruction: 0xf8dc081c │ │ │ │ strbmi r2, [r6], r2, lsl #31 │ │ │ │ svccc 0x0086f8dc │ │ │ │ svceq 0x007af8dc │ │ │ │ svcne 0x007ef8dc │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ svccc 0x0000f8dc │ │ │ │ svccs 0x008af8bc │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ eorcs pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46c6d556 │ │ │ │ strbmi r9, [ip], r2, lsl #22 │ │ │ │ - blcc 0x1f4d8c │ │ │ │ + blcc 0x1f4ccc │ │ │ │ ldm lr!, {r2, r8, r9, ip, pc} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ svcls 0x0004000f │ │ │ │ @ instruction: 0xf1aa3d04 │ │ │ │ @ instruction: 0x3c040a04 │ │ │ │ andeq pc, r5, #79 @ 0x4f │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ @@ -195426,24 +195378,24 @@ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strcc r4, [r1], -r3, asr #12 │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85a │ │ │ │ svceq 0x0004f855 │ │ │ │ @ instruction: 0xff44f7ff │ │ │ │ @ instruction: 0xf847455e │ │ │ │ - blle 0xffc92dcc │ │ │ │ + blle 0xffc92d0c │ │ │ │ ldmib sp, {r0, r2, r8, r9, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], #-514 @ 0xfffffdfe │ │ │ │ andle r4, r8, #-1610612725 @ 0xa000000b │ │ │ │ strcs r9, [r0], #-2563 @ 0xfffff5fd │ │ │ │ - bne 0xff5185d0 │ │ │ │ + bne 0xff518510 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r7, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0x9455c4 │ │ │ │ - blls 0x529248 │ │ │ │ + blmi 0x945504 │ │ │ │ + blls 0x529188 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r8, r0, lsl #6 │ │ │ │ andcs fp, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -195455,25 +195407,25 @@ │ │ │ │ @ instruction: 0xf88dc60f │ │ │ │ @ instruction: 0xf8dce028 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @ instruction: 0xf88d3025 │ │ │ │ movwcs r3, #24615 @ 0x6027 │ │ │ │ andscc pc, lr, sp, lsl #17 │ │ │ │ - blls 0x15e640 │ │ │ │ - beq 0x20b8dc │ │ │ │ + blls 0x15e580 │ │ │ │ + beq 0x20b81c │ │ │ │ strcs r3, [r0], -r4, lsl #24 │ │ │ │ stmdbeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf85a4643 │ │ │ │ strcc r1, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0004f855 │ │ │ │ mcr2 7, 6, pc, cr14, cr15, {7} @ │ │ │ │ @ instruction: 0xf849455e │ │ │ │ - blle 0xffd12e68 │ │ │ │ + blle 0xffd12da8 │ │ │ │ @ instruction: 0xf1d7e7b1 │ │ │ │ svclt 0x0000fbd9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -195484,108 +195436,108 @@ │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ stmib sp, {r9}^ │ │ │ │ stcls 3, cr1, [r2, #-24]! @ 0xffffffe8 │ │ │ │ @ instruction: 0x9612b2fb │ │ │ │ andls r3, r4, r1, lsl #6 │ │ │ │ strvs lr, [r1], -r9, asr #19 │ │ │ │ vshr.u64 q8, q6, #57 │ │ │ │ - blcs 0x157ea8 │ │ │ │ + blcs 0x157de8 │ │ │ │ strls fp, [sl], #-3850 @ 0xfffff0f6 │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ strcs lr, [r7, pc, asr #20]! │ │ │ │ andvs pc, ip, r9, asr #17 │ │ │ │ sbcseq fp, fp, ip, lsl pc │ │ │ │ @ instruction: 0xf8a9930a │ │ │ │ addsne r6, sl, r0, lsl r0 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ andls r2, r5, #4, 20 @ 0x4000 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ - blcs 0xf3adc │ │ │ │ + blcs 0xf3a1c │ │ │ │ @ instruction: 0xf10dd06b │ │ │ │ @ instruction: 0xf8d50834 │ │ │ │ strbmi r2, [r4], r2, lsl #31 │ │ │ │ svccc 0x0086f8d5 │ │ │ │ svceq 0x007af8d5 │ │ │ │ svcne 0x007ef8d5 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ svccc 0x0000f8d5 │ │ │ │ svccs 0x008af8b5 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ subcs pc, r0, sp, lsl #17 │ │ │ │ ldrtmi sp, [r6], r0, ror #10 │ │ │ │ - bl 0x360c20 │ │ │ │ + bl 0x360b60 │ │ │ │ movwls r0, #37767 @ 0x9387 │ │ │ │ ldrbtmi r4, [r3], sp, asr #12 │ │ │ │ strcs ip, [r5, -pc, lsl #28] │ │ │ │ strls ip, [fp], #-1295 @ 0xfffffaf1 │ │ │ │ eorhi r6, fp, r3, lsr r8 │ │ │ │ @ instruction: 0xf88d4673 │ │ │ │ - bls 0x32b44c │ │ │ │ + bls 0x32b38c │ │ │ │ addseq r4, sp, ip, asr r6 │ │ │ │ @ instruction: 0xf8529308 │ │ │ │ - bls 0x1b73dc │ │ │ │ - bls 0x2a0580 │ │ │ │ - bls 0x255894 │ │ │ │ - bls 0x1d5894 │ │ │ │ + bls 0x1b731c │ │ │ │ + bls 0x2a04c0 │ │ │ │ + bls 0x2557d4 │ │ │ │ + bls 0x1d57d4 │ │ │ │ @ instruction: 0xf8574415 │ │ │ │ strbmi r0, [r3], -r4, lsl #22 │ │ │ │ - blne 0x20d4a0 │ │ │ │ + blne 0x20d3e0 │ │ │ │ strcc r4, [r1], #-1618 @ 0xfffff9ae │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 3, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffcd1f6c │ │ │ │ - blls 0x2f5b6c │ │ │ │ - bls 0x2203b0 │ │ │ │ + blle 0xffcd1eac │ │ │ │ + blls 0x2f5aac │ │ │ │ + bls 0x2202f0 │ │ │ │ ldclle 5, cr4, [ip], {90} @ 0x5a │ │ │ │ - bls 0x376398 │ │ │ │ + bls 0x3762d8 │ │ │ │ addsmi r9, r4, #4, 22 @ 0x1000 │ │ │ │ stmdble r8, {r0, r1, r4, sl, lr} │ │ │ │ strcs r9, [r0], -sl, lsl #20 │ │ │ │ - bne 0xff518f7c │ │ │ │ + bne 0xff518ebc │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0xb45770 │ │ │ │ - blls 0x6a93f4 │ │ │ │ + blmi 0xb456b0 │ │ │ │ + blls 0x6a9334 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 120) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf6058ff0 │ │ │ │ @ instruction: 0xf10d7568 │ │ │ │ @ instruction: 0x46460834 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strgt ip, [pc], -pc, lsl #26 │ │ │ │ subgt pc, r0, sp, lsl #17 │ │ │ │ eorshi r6, r3, fp, lsr #16 │ │ │ │ - bl 0x357bc8 │ │ │ │ + bl 0x357b08 │ │ │ │ ldrmi r0, [r2], r7, lsl #23 │ │ │ │ strlt lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwcs r4, #5779 @ 0x1693 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ eorscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d2306 │ │ │ │ - blls 0x2db4bc │ │ │ │ - b 0x14a0d58 │ │ │ │ + blls 0x2db3fc │ │ │ │ + b 0x14a0c98 │ │ │ │ @ instruction: 0xf853058a │ │ │ │ - blls 0x1b349c │ │ │ │ - blls 0x2a0660 │ │ │ │ - blls 0x255974 │ │ │ │ - blls 0x1d5974 │ │ │ │ + blls 0x1b33dc │ │ │ │ + blls 0x2a05a0 │ │ │ │ + blls 0x2558b4 │ │ │ │ + blls 0x1d58b4 │ │ │ │ @ instruction: 0xf856441d │ │ │ │ strbmi r1, [r3], -r4, lsl #22 │ │ │ │ - bleq 0x20d564 │ │ │ │ + bleq 0x20d4a4 │ │ │ │ strcc r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ stc2l 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffd52028 │ │ │ │ + blle 0xffd51f68 │ │ │ │ ldrmi r9, [sl], #2819 @ 0xb03 │ │ │ │ ldrbmi r9, [fp, #-2821] @ 0xfffff4fb │ │ │ │ stcls 12, cr13, [r9], {223} @ 0xdf │ │ │ │ @ instruction: 0xf1d7e7a1 │ │ │ │ svclt 0x0000faf3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -195593,24 +195545,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ ldrmi r4, [r5], -r2, lsr #23 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ ldmdavs fp, {r8, r9, fp} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ - blls 0x890058 │ │ │ │ + blls 0x88ff98 │ │ │ │ ldrsbthi pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd460c │ │ │ │ sbcslt fp, sl, #56 @ 0x38 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1022b02 │ │ │ │ svclt 0x00180201 │ │ │ │ andls r3, r5, r1, lsl #6 │ │ │ │ vstmiaeq r2, {s29-s107} │ │ │ │ - bllt 0x149b98 │ │ │ │ + bllt 0x149ad8 │ │ │ │ sbcseq fp, fp, r6, lsl pc │ │ │ │ movwls r4, #26211 @ 0x6663 │ │ │ │ @ instruction: 0x03a3ea4f │ │ │ │ @ instruction: 0xf8989302 │ │ │ │ svclt 0x0008314c │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt pc, ip, r7, asr #17 │ │ │ │ @@ -195635,15 +195587,15 @@ │ │ │ │ @ instruction: 0x000fe8b9 │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ movweq pc, #20559 @ 0x504f @ │ │ │ │ eorscc pc, sl, sp, lsl #17 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ - bleq 0x20b92c │ │ │ │ + bleq 0x20b86c │ │ │ │ stmdavs sl!, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ ldrcc r1, [r0, #-3088] @ 0xfffff3f0 │ │ │ │ ldceq 8, cr15, [r0], {86} @ 0x56 │ │ │ │ ldc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ @@ -195673,47 +195625,47 @@ │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ @ instruction: 0xf8561c08 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ smusdls r0, fp, sp │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1ceae4 │ │ │ │ + blls 0x1cea24 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ stmib r8, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1083901 │ │ │ │ - blls 0x1515e8 │ │ │ │ + blls 0x151528 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ - blle 0xfe9a0c1c │ │ │ │ + blle 0xfe9a0b5c │ │ │ │ @ instruction: 0xc01cf8dd │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrmi r4, [r4, #1043] @ 0x413 │ │ │ │ - bls 0x2859e0 │ │ │ │ + bls 0x285920 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r0, r4, r6, r7, r9, fp, ip}^ │ │ │ │ ldmdane sl, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmdavc r8!, {r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0xa0ba30 │ │ │ │ + beq 0xa0b970 │ │ │ │ @ instruction: 0xf04f4657 │ │ │ │ ldm r8!, {r0, r9, sl, fp} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ eors pc, r0, sp, lsl #17 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ svcls 0x0005803b │ │ │ │ - bleq 0x10b754 │ │ │ │ + bleq 0x10b694 │ │ │ │ @ instruction: 0xf8cd2301 │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf88d302d │ │ │ │ movwcs r3, #24623 @ 0x602f │ │ │ │ eorcc pc, r6, sp, lsl #17 │ │ │ │ ldrbmi r6, [r3], -sl, lsr #16 │ │ │ │ @ instruction: 0xf10b6821 │ │ │ │ @@ -195744,138 +195696,138 @@ │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #13 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ stc2 7, cr15, [r4], #1020 @ 0x3fc │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1ce928 │ │ │ │ + blls 0x1ce868 │ │ │ │ stmdbcc r0, {r0, r1, r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r7, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrcc r8, [r0, -r2] │ │ │ │ - blle 0xfeda0d30 │ │ │ │ + blle 0xfeda0c70 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ @ instruction: 0xf1d7e774 │ │ │ │ svclt 0x0000f9a1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ svcne 0x001e1f2f │ │ │ │ stmdals pc, {sl, sp} @ │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ eorslt pc, r8, sp, asr #17 │ │ │ │ vrsubhn.i16 d20, q8, │ │ │ │ - blx 0x189a704 │ │ │ │ + blx 0x189a644 │ │ │ │ @ instruction: 0xf1bcfe80 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ svclt 0x00169d0e │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0x46e246f2 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r0, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - beq 0xfeb8a070 │ │ │ │ + beq 0xfeb89fb0 │ │ │ │ ldrbtmi fp, [r4], r8, lsl #30 │ │ │ │ @ instruction: 0xce02e9cd │ │ │ │ eorne pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf8392300 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ streq r9, [r9], #-1280 @ 0xfffffb00 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf75b0400 │ │ │ │ - ldrbmi pc, [r4, #-2205] @ 0xfffff763 @ │ │ │ │ + ldrbmi pc, [r4, #-2301] @ 0xfffff703 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bl 0x3c2f6c │ │ │ │ + bl 0x3c2eac │ │ │ │ strbmi r0, [r6, #12]! │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebd8b70 │ │ │ │ + bl 0xfebd8ab0 │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xe0b80 │ │ │ │ + bl 0xe0ac0 │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ - beq 0x10b8e4 │ │ │ │ + beq 0x10b824 │ │ │ │ movwls r4, #26323 @ 0x66d3 │ │ │ │ @ instruction: 0xf8dd9b15 │ │ │ │ @ instruction: 0xf8cd9050 │ │ │ │ vmov.i32 d28, #176 @ 0x000000b0 │ │ │ │ sbcslt r2, ip, #1 │ │ │ │ @ instruction: 0xf1042802 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x149b7cc │ │ │ │ + b 0x149b70c │ │ │ │ strls r0, [r9], #-1220 @ 0xfffffb3c │ │ │ │ sbceq fp, r6, r6, lsl pc │ │ │ │ ldrtmi r4, [r6], r6, lsr #13 │ │ │ │ sbccs pc, r2, r3, asr #7 │ │ │ │ orrcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ strtmi fp, [r6], -r8, lsl #30 │ │ │ │ vfmseq.f32 s28, s28, s30 │ │ │ │ subeq lr, r0, #2048 @ 0x800 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcs r4, {r0, r4, r5, r6, r9, sl, lr} │ │ │ │ svclt 0x00a89205 │ │ │ │ ldrbmi r2, [r2], -r4, lsl #2 │ │ │ │ stmib sp, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ - blls 0x24901c │ │ │ │ + blls 0x248f5c │ │ │ │ @ instruction: 0x465c0095 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ eorvc pc, fp, r3, lsr r8 @ │ │ │ │ - blls 0x260b5c │ │ │ │ + blls 0x260a9c │ │ │ │ ldmdbne lr, {r1, r4, r7, r9, sl, lr}^ │ │ │ │ - ldrteq r9, [pc], #-2820 @ 0xcf818 │ │ │ │ + ldrteq r9, [pc], #-2820 @ 0xcf758 │ │ │ │ @ instruction: 0xf838441d │ │ │ │ movwcs r0, #36 @ 0x24 │ │ │ │ - blcs 0x20d97c │ │ │ │ + blcs 0x20d8bc │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf75b0400 │ │ │ │ - ldrbmi pc, [ip, #-2095] @ 0xfffff7d1 @ │ │ │ │ - bleq 0x20d94c │ │ │ │ + ldrbmi pc, [ip, #-2191] @ 0xfffff771 @ │ │ │ │ + bleq 0x20d88c │ │ │ │ ldrbmi sp, [r2], -pc, ror #23 │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ ldrbmi sl, [fp, #-12] │ │ │ │ ldclle 4, cr4, [sl], {82} @ 0x52 │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrtmi r4, [r4], #692 @ 0x2b4 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea57c5c │ │ │ │ + bl 0xfea57b9c │ │ │ │ stmia ip!, {r2, r3, r9, sl}^ │ │ │ │ - bl 0x3cfc6c │ │ │ │ + bl 0x3cfbac │ │ │ │ addsmi r0, ip, #402653184 @ 0x18000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcf894 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcf7d4 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149c8a4 │ │ │ │ + b 0x149c7e4 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf91c1e44 │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ @@ -195897,49 +195849,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149c91c │ │ │ │ + b 0x149c85c │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x160b90 │ │ │ │ + blcc 0x160ad0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svcvc 0x0002f931 │ │ │ │ svcvs 0x0002f932 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec5955c │ │ │ │ + bl 0xfec5949c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe956c │ │ │ │ + bl 0xe94ac │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149cda4 │ │ │ │ + b 0x149cce4 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -195975,21 +195927,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe920518 │ │ │ │ + bl 0xfe920458 │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1da9be4 │ │ │ │ + bl 0x1da9b24 │ │ │ │ svclt 0x00bc0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce04c0 │ │ │ │ + bl 0x1ce0400 │ │ │ │ svclt 0x00bc0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -195999,21 +195951,21 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfabc │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcf9fc │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cacc │ │ │ │ + b 0x149ca0c │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf81c1e44 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ @@ -196035,49 +195987,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cb44 │ │ │ │ + b 0x149ca84 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x160db8 │ │ │ │ + blcc 0x160cf8 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f831 │ │ │ │ svcvs 0x0002f832 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59784 │ │ │ │ + bl 0xfec596c4 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9794 │ │ │ │ + bl 0xe96d4 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149cfcc │ │ │ │ + b 0x149cf0c │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196113,21 +196065,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe920740 │ │ │ │ + bl 0xfe920680 │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1da9e0c │ │ │ │ + bl 0x1da9d4c │ │ │ │ svclt 0x003c0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce06e8 │ │ │ │ + bl 0x1ce0628 │ │ │ │ svclt 0x003c0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196145,15 +196097,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf882fa5f │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ @ instruction: 0xf1013201 │ │ │ │ - b 0x149d4f4 │ │ │ │ + b 0x149d434 │ │ │ │ strmi r0, [r4], -r8, asr #17 │ │ │ │ sbcseq fp, r6, r5, lsl pc │ │ │ │ ldrtmi r4, [r1], r1, asr #13 │ │ │ │ strtmi r4, [r9], #1606 @ 0x646 │ │ │ │ @ instruction: 0xf8151e47 │ │ │ │ @ instruction: 0xf1970f01 │ │ │ │ @ instruction: 0xf807ffd1 │ │ │ │ @@ -196167,40 +196119,40 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vrshr.u64 , q2, #62 │ │ │ │ - bcs 0x158554 │ │ │ │ + bcs 0x158494 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14bf9b8 │ │ │ │ + b 0x14bf8f8 │ │ │ │ strtmi r0, [r5], -r2, asr #29 │ │ │ │ @ instruction: 0x46a64675 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5a0a60 │ │ │ │ + bl 0x5a09a0 │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x129deb8 │ │ │ │ - b 0x14919d0 │ │ │ │ - bl 0x11518f8 │ │ │ │ - b 0x12921bc │ │ │ │ + b 0x129ddf8 │ │ │ │ + b 0x1491910 │ │ │ │ + bl 0x1151838 │ │ │ │ + b 0x12920fc │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -196209,17 +196161,17 @@ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8cc428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec599f8 │ │ │ │ + bl 0xfec59938 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9a08 │ │ │ │ + bl 0xe9948 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -196232,21 +196184,21 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20dfa8 │ │ │ │ + bleq 0x20dee8 │ │ │ │ @ instruction: 0xf8e0f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe5926c │ │ │ │ + bne 0xe591ac │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -196261,154 +196213,154 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e01c │ │ │ │ + bleq 0x20df5c │ │ │ │ @ instruction: 0xf8c8f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe592e0 │ │ │ │ + bne 0xe59220 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ svclt 0x00004770 │ │ │ │ - stmiblt lr, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0xc8dc34 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec27110 │ │ │ │ + bl 0xfec27050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1434 @ 0xfffffa66 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d0bb0 │ │ │ │ + blcc 0x4d0af0 │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - rscmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + eormi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb18b │ │ │ │ - @ instruction: 0xf000fc9f │ │ │ │ + @ instruction: 0xf000fcff │ │ │ │ vst4.8 {d7-d10}, [r1], r0 │ │ │ │ movwmi r0, #33152 @ 0x8180 │ │ │ │ andcs fp, r6, r8, lsl pc │ │ │ │ smlattcs r0, r6, r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf0f0 │ │ │ │ + bl 0xdf030 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ ldrb sp, [r5, r5, ror #11] │ │ │ │ - stmiblt r2, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r2!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec271ac │ │ │ │ + bl 0xfec270ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - ldc2l 7, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ + ldc2l 7, cr15, [r8], {123} @ 0x7b │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - orrmi pc, r4, r4, asr #12 │ │ │ │ + biccc pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcmi pc, r0, r4, asr #12 │ │ │ │ + rsccc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ ldc2l 1, cr15, [r4, #-644] @ 0xfffffd7c │ │ │ │ - eorseq sl, r3, ip, lsl #10 │ │ │ │ + eorseq sl, r3, ip, asr #8 │ │ │ │ tstpeq r1, #1073741864 @ p-variant is OBSOLETE @ 0x40000028 │ │ │ │ - blcs 0x261820 │ │ │ │ + blcs 0x261760 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ - bleq 0x20c00c │ │ │ │ + bleq 0x20bf4c │ │ │ │ streq r0, [r4], #-2820 @ 0xfffff4fc │ │ │ │ movwcs r0, #8210 @ 0x2012 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr4, cr14, {3} │ │ │ │ - bl 0xd8c1c │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr4, cr14, {3} │ │ │ │ + bl 0xd8b5c │ │ │ │ ldmib r0, {r0, r1, r6, r7}^ │ │ │ │ @ instruction: 0xf77e01d6 │ │ │ │ - movwcs fp, #15917 @ 0x3e2d │ │ │ │ + movwcs fp, #16013 @ 0x3e8d │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - mcrlt 7, 1, pc, cr6, cr14, {3} @ │ │ │ │ + mcrlt 7, 4, pc, cr6, cr14, {3} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27238 │ │ │ │ + bl 0xfec27178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x4616461d │ │ │ │ - ldc2 7, cr15, [r0], #-492 @ 0xfffffe14 │ │ │ │ + ldc2 7, cr15, [r0], {123} @ 0x7b │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ tsteq fp, r8, lsl #24 │ │ │ │ @ instruction: 0xf001d50f │ │ │ │ @ instruction: 0xf0000104 │ │ │ │ stmdbcs r0, {sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ svclt 0x00144620 │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf644e7bc │ │ │ │ - vaddw.s8 q10, q8, d4 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ - blmi 0x150140 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ + blmi 0x150080 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ stc2 1, cr15, [r2, #-644] @ 0xfffffd7c │ │ │ │ - eorseq sl, r3, ip, lsl r5 │ │ │ │ + eorseq sl, r3, ip, asr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2729c │ │ │ │ + bl 0xfec271dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xff7cf7ff │ │ │ │ streq r0, [sl, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r5], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561978 │ │ │ │ - b 0x1154948 │ │ │ │ + beq 0x5618b8 │ │ │ │ + b 0x1154888 │ │ │ │ pop {r2, r9, sp, lr} │ │ │ │ @ instruction: 0xe7b54070 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec272cc │ │ │ │ + bl 0xfec2720c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ - blx 0xffa8deca │ │ │ │ + mcrr2 7, 7, pc, r6, cr11 @ │ │ │ │ ldreq r0, [r4, #-1313]! @ 0xfffffadf │ │ │ │ tstcc r6, r1, asr #20 │ │ │ │ - beq 0x9e1988 │ │ │ │ - b 0x11d4924 │ │ │ │ + beq 0x9e18c8 │ │ │ │ + b 0x11d4864 │ │ │ │ @ instruction: 0xf77b6401 │ │ │ │ - @ instruction: 0x4622fbdb │ │ │ │ + @ instruction: 0x4622fc3b │ │ │ │ strtmi r0, [r8], -fp, asr #14 │ │ │ │ svclt 0x00484633 │ │ │ │ pop {r0, r1, r4, r8, sp} │ │ │ │ svclt 0x00584070 │ │ │ │ @ instruction: 0xe7732116 │ │ │ │ svclt 0x0000e7dc │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -196421,31 +196373,31 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ - stmialt lr!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmialt ip!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt lr, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt ip, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbeq lr, [ip, #144] @ 0x90 │ │ │ │ @ instruction: 0xf77e2217 │ │ │ │ - svclt 0x0000bd93 │ │ │ │ + svclt 0x0000bdf3 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x35edb8 │ │ │ │ + blcs 0x35ecf8 │ │ │ │ vadd.i8 d29, d10, d21 │ │ │ │ - vmlal.s q10, d16, d0[4] │ │ │ │ + vsubl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x11c214 │ │ │ │ + blcs 0x11c154 │ │ │ │ andcs sp, r0, sp, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf8d0e7f1 │ │ │ │ @@ -196454,346 +196406,346 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strle r0, [r6, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf77b4770 │ │ │ │ - svclt 0x0000bb6f │ │ │ │ + svclt 0x0000bbcf │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec273d8 │ │ │ │ + bl 0xfec27318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ ldreq r0, [r2, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561a94 │ │ │ │ - b 0x1154a84 │ │ │ │ + beq 0x5619d4 │ │ │ │ + b 0x11549c4 │ │ │ │ @ instruction: 0xf7ff6204 │ │ │ │ qadd16mi pc, r8, r9 @ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e7a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27410 │ │ │ │ + bl 0xfec27350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mcr2 7, 6, pc, cr4, cr15, {7} @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7994010 │ │ │ │ svclt 0x0000e798 │ │ │ │ svclt 0x0000e796 │ │ │ │ svclt 0x0000e794 │ │ │ │ svclt 0x0000e792 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2743c │ │ │ │ + bl 0xfec2737c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d0edc │ │ │ │ + blcc 0x4d0e1c │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - rscmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + eormi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb16b │ │ │ │ - orreq pc, r3, r9, lsl #22 │ │ │ │ + orreq pc, r3, r9, ror #22 │ │ │ │ andcs fp, r6, r8, asr #30 │ │ │ │ smlattcs r0, sl, r5, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf414 │ │ │ │ + bl 0xdf354 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [sl, r4, lsl #24] │ │ │ │ ldrb sp, [r9, r9, ror #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec274c8 │ │ │ │ + bl 0xfec27408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xffb8e0c0 │ │ │ │ + blx 0x138e002 │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - orrmi pc, r4, r4, asr #12 │ │ │ │ + biccc pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcmi pc, r0, r4, asr #12 │ │ │ │ + rsccc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ - blx 0xff28c98e │ │ │ │ - eorseq sl, r3, ip, lsl #10 │ │ │ │ + blx 0xff28c8ce │ │ │ │ + eorseq sl, r3, ip, asr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27514 │ │ │ │ + bl 0xfec27454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -pc, asr #10 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ subne pc, r0, #134217731 @ 0x8000003 │ │ │ │ stmdbmi r1!, {r1, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf77b2304 │ │ │ │ - @ instruction: 0xf855fd91 │ │ │ │ + @ instruction: 0xf855fdf1 │ │ │ │ ldrbeq r3, [r8], #3080 @ 0xc08 │ │ │ │ vabal.u8 , d3, d2 │ │ │ │ cmnlt r2, #192, 4 │ │ │ │ strtle r0, [r3], #-345 @ 0xfffffea7 │ │ │ │ ldrle r0, [r8], #-90 @ 0xffffffa6 │ │ │ │ - blle 0x45af4c │ │ │ │ + blle 0x45ae8c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdbmi r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ - ldc2l 7, cr15, [r6, #-492]! @ 0xfffffe14 │ │ │ │ + ldc2l 7, cr15, [r6, #492] @ 0x1ec │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ pop {r1, r4, r8, fp, lr} │ │ │ │ movwcs r4, #24688 @ 0x6070 │ │ │ │ @ instruction: 0xf77b2200 │ │ │ │ - movwcs fp, #52589 @ 0xcd6d │ │ │ │ + movwcs fp, #52685 @ 0xcdcd │ │ │ │ andcs r4, r0, #245760 @ 0x3c000 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - @ instruction: 0xf855fd67 │ │ │ │ + @ instruction: 0xf855fdc7 │ │ │ │ ldrb r3, [sp, r8, lsl #24] │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r8, r9, sp} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - ldc2l 7, cr15, [lr, #-492] @ 0xfffffe14 │ │ │ │ + ldc2 7, cr15, [lr, #492]! @ 0x1ec │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ movwcs lr, #18386 @ 0x47d2 │ │ │ │ strtmi r4, [r0], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6, #-492] @ 0xfffffe14 │ │ │ │ + ldc2 7, cr15, [r6, #492]! @ 0x1ec │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - eorseq sl, r3, r0, lsr r5 │ │ │ │ - ldrhteq sl, [r3], -r0 │ │ │ │ - ldrhteq fp, [r3], -r0 │ │ │ │ - eorseq fp, r3, r0, lsr r7 │ │ │ │ + eorseq sl, r3, r0, ror r4 │ │ │ │ ldrshteq sl, [r3], -r0 │ │ │ │ - eorseq sl, r3, r0, ror sl │ │ │ │ - blx 0x8bcdd8 │ │ │ │ - bl 0x1cf5d4 │ │ │ │ + ldrshteq fp, [r3], -r0 │ │ │ │ + eorseq fp, r3, r0, ror r6 │ │ │ │ + eorseq sl, r3, r0, lsr fp │ │ │ │ + ldrhteq sl, [r3], -r0 │ │ │ │ + blx 0x8bcd18 │ │ │ │ + bl 0x1cf514 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bce20 │ │ │ │ + b 0xfe1bcd60 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3d3424 │ │ │ │ + bl 0x3d3364 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404434 │ │ │ │ + b 0xfe404374 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117ce90 │ │ │ │ + b 0x117cdd0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e5aa │ │ │ │ - blx 0x18bcf40 │ │ │ │ - bl 0x18f640 │ │ │ │ + blx 0x20e4ea │ │ │ │ + blx 0x18bce80 │ │ │ │ + bl 0x18f580 │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17cfb0 │ │ │ │ + b 0xfe17cef0 │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185870 │ │ │ │ + b 0xfe1857b0 │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x00020f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0x3dbc84 │ │ │ │ + bl 0x3dbbc4 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vpmax.f32 d27, d12, d2 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893684 │ │ │ │ + blx 0x18935c4 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a3cac │ │ │ │ + b 0x11a3bec │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0x4610b4 │ │ │ │ - blx 0x18934a8 │ │ │ │ - b 0xfe48f6d0 │ │ │ │ + bl 0x460ff4 │ │ │ │ + blx 0x18933e8 │ │ │ │ + b 0xfe48f610 │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe4858cc │ │ │ │ + b 0xfe48580c │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vmaxnm.f32 , q7, q7 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x1893eb4 │ │ │ │ + blx 0x1893df4 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ ldmdane r8, {r0, r3, r9, sl, fp}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bcfc8 │ │ │ │ + b 0xfe1bcf08 │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vmaxnm.f32 , , q7 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x8bcf00 │ │ │ │ - bl 0xfe9cf6fc │ │ │ │ + blx 0x8bce40 │ │ │ │ + bl 0xfe9cf63c │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bcf48 │ │ │ │ + b 0xfe1bce88 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebd354c │ │ │ │ + bl 0xfebd348c │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe40455c │ │ │ │ + b 0xfe40449c │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117cfb8 │ │ │ │ + b 0x117cef8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e6d2 │ │ │ │ - blx 0x18bd068 │ │ │ │ - bl 0xfe98f768 │ │ │ │ + blx 0x20e612 │ │ │ │ + blx 0x18bcfa8 │ │ │ │ + bl 0xfe98f6a8 │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d0d8 │ │ │ │ + b 0xfe17d018 │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185998 │ │ │ │ + b 0xfe1858d8 │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x001e0f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0xfebdbdac │ │ │ │ + bl 0xfebdbcec │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vmaxnm.f32 d27, d12, d14 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x18937ac │ │ │ │ + blx 0x18936ec │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a3dd4 │ │ │ │ + b 0x11a3d14 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0xfec611dc │ │ │ │ - blx 0x18935d0 │ │ │ │ - b 0xfe48f7f8 │ │ │ │ + bl 0xfec6111c │ │ │ │ + blx 0x1893510 │ │ │ │ + b 0xfe48f738 │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe4859f4 │ │ │ │ + b 0xfe485934 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vpmax.f32 , q7, q1 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x1893fdc │ │ │ │ + blx 0x1893f1c │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ - bne 0x16d3e0c │ │ │ │ + bne 0x16d3d4c │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd0f0 │ │ │ │ + b 0xfe1bd030 │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vpmax.f32 , , q1 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x14bd028 │ │ │ │ - bl 0x1a3664 │ │ │ │ + b 0x14bcf68 │ │ │ │ + bl 0x1a35a4 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd070 │ │ │ │ + b 0xfe1bcfb0 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebfd074 │ │ │ │ + bl 0xfebfcfb4 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404684 │ │ │ │ + b 0xfe4045c4 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d0e0 │ │ │ │ + b 0x117d020 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e7fa │ │ │ │ - b 0x14bd094 │ │ │ │ - bl 0xfe9a36d0 │ │ │ │ + blx 0x20e73a │ │ │ │ + b 0x14bcfd4 │ │ │ │ + bl 0xfe9a3610 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd0dc │ │ │ │ + b 0xfe1bd01c │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3fd0e0 │ │ │ │ + bl 0x3fd020 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe4046f0 │ │ │ │ + b 0xfe404630 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d14c │ │ │ │ + b 0x117d08c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e866 │ │ │ │ + blx 0x20e7a6 │ │ │ │ stceq 2, cr11, [r0], {130} @ 0x82 │ │ │ │ - bl 0xd6844 │ │ │ │ + bl 0xd6784 │ │ │ │ @ instruction: 0xf64f4111 │ │ │ │ addlt r7, r9, #65280 @ 0xff00 │ │ │ │ addsmi fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ strbtmi fp, [r3], -r8, lsl #31 │ │ │ │ svclt 0x008a4288 │ │ │ │ streq r2, [r8], #-0 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @@ -196806,72 +196758,72 @@ │ │ │ │ addsmi fp, sl, #-1342177267 @ 0xb000000d │ │ │ │ mvnscs fp, #136, 30 @ 0x220 │ │ │ │ andscs lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldrmi fp, [r4, #722] @ 0x2d2 │ │ │ │ stcmi 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ andseq fp, r2, #148, 30 @ 0x250 │ │ │ │ rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - bl 0x3e1398 │ │ │ │ + bl 0x3e12d8 │ │ │ │ sbcslt r4, r2, #268435457 @ 0x10000001 │ │ │ │ svclt 0x00984594 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ andsvs lr, r0, #323584 @ 0x4f000 │ │ │ │ tstvs r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf44fbf88 │ │ │ │ - b 0x1193964 │ │ │ │ + b 0x11938a4 │ │ │ │ sbclt r0, r9, #12 │ │ │ │ svclt 0x0094428a │ │ │ │ @ instruction: 0xf04f0609 │ │ │ │ movwmi r4, #33151 @ 0x817f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strmi fp, [r3], -sl, lsl #5 │ │ │ │ stceq 2, cr11, [r9], {128} @ 0x80 │ │ │ │ - b 0x14a11d0 │ │ │ │ + b 0x14a1110 │ │ │ │ svclt 0x008a4313 │ │ │ │ andcs r1, r0, r0, lsl #21 │ │ │ │ addmi fp, fp, #128, 4 │ │ │ │ - bne 0x17c05b0 │ │ │ │ + bne 0x17c04f0 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbclt r4, sl, #3145728 @ 0x300000 │ │ │ │ vmlal.u , d17, d0[0] │ │ │ │ addsmi r2, r0, #1792 @ 0x700 │ │ │ │ - bne 0xfe1005dc │ │ │ │ + bne 0xfe10051c │ │ │ │ andcs pc, r7, #201326595 @ 0xc000003 │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ strbmi fp, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0xfe9805ec │ │ │ │ + bl 0xfe98052c │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x14a37f0 │ │ │ │ + b 0x14a3730 │ │ │ │ svclt 0x00846111 │ │ │ │ - b 0x10fd324 │ │ │ │ + b 0x10fd264 │ │ │ │ vaddl.u8 q9, d3, d2 │ │ │ │ strbmi r4, [r2, #-519]! @ 0xfffffdf9 │ │ │ │ tstvs r3, #323584 @ 0x4f000 │ │ │ │ - bl 0xfe9805f4 │ │ │ │ + bl 0xfe980534 │ │ │ │ sbcslt r0, r2, #12, 4 @ 0xc0000000 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ svclt 0x0084428b │ │ │ │ - b 0x10d7168 │ │ │ │ + b 0x10d70a8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x8bdc10 │ │ │ │ - bl 0x490214 │ │ │ │ + blx 0x8bdb50 │ │ │ │ + bl 0x490154 │ │ │ │ stceq 12, cr4, [r3], {17} │ │ │ │ - blx 0x8bd240 │ │ │ │ + blx 0x8bd180 │ │ │ │ @ instruction: 0xf64ffc8c │ │ │ │ strbmi r7, [r6, #767]! @ 0x2ff │ │ │ │ uqadd8mi fp, r0, r4 │ │ │ │ addmi r4, fp, #16, 12 @ 0x1000000 │ │ │ │ - bne 0x17c0640 │ │ │ │ + bne 0x17c0580 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stceq 2, cr11, [sl], {131} @ 0x83 │ │ │ │ addsmi r0, r3, #0, 24 │ │ │ │ @@ -196887,49 +196839,49 @@ │ │ │ │ strne fp, [r9], #-523 @ 0xfffffdf5 │ │ │ │ vmlsl.u8 , d0, d3 │ │ │ │ @ instruction: 0x4120eb01 │ │ │ │ addslt r2, r8, #0, 22 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d14c0 │ │ │ │ + b 0x10d1400 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ strtmi r2, [r4], #3079 @ 0xc07 │ │ │ │ vmull.u , d0, d3[0] │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ - b 0x14bd41c │ │ │ │ - b 0x1c99cf0 │ │ │ │ + b 0x14bd35c │ │ │ │ + b 0x1c99c30 │ │ │ │ vcgt.u8 d16, d14, d3 │ │ │ │ - b 0x14a38e4 │ │ │ │ + b 0x14a3824 │ │ │ │ strtmi r6, [r4], #289 @ 0x121 │ │ │ │ @ instruction: 0x612eeb01 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ adclt r0, sp, #134217728 @ 0x8000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ vst2.8 {d0-d3}, [r4], r4 │ │ │ │ @ instruction: 0x4328047f │ │ │ │ - b 0x10dacf8 │ │ │ │ + b 0x10dac38 │ │ │ │ svclt 0x00a80004 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ tstcs r0, r3, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - bl 0xfe9bd124 │ │ │ │ + bl 0xfe9bd064 │ │ │ │ strne r0, [r9], #-780 @ 0xfffffcf4 │ │ │ │ smlawtmi r0, r1, fp, lr │ │ │ │ addslt r2, fp, #0, 22 │ │ │ │ andmi lr, r1, r3, asr #20 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ @@ -196940,15 +196892,15 @@ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ sublt r2, r8, #1792 @ 0x700 │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ @ instruction: 0xf1bc1a1b │ │ │ │ vpmax.f32 d16, d1, d0 │ │ │ │ - b 0x14a1980 │ │ │ │ + b 0x14a18c0 │ │ │ │ sbcslt r2, r8, #12, 10 @ 0x3000000 │ │ │ │ stcmi 3, cr15, [r7], {78} @ 0x4e │ │ │ │ movweq lr, #14959 @ 0x3a6f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ smlawtvs lr, r1, fp, lr │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -196962,37 +196914,37 @@ │ │ │ │ @ instruction: 0x4328047f │ │ │ │ svclt 0x00a82900 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ andsvs r4, r3, r0, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd1c8 │ │ │ │ + bl 0x1bd108 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0xff11b5c4 │ │ │ │ + bl 0xff11b504 │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d1608 │ │ │ │ + b 0x10d1548 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd1f4 │ │ │ │ + bl 0xfe9bd134 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0x11b5f0 │ │ │ │ + bl 0x11b530 │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d1634 │ │ │ │ + b 0x10d1574 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x5bd420 │ │ │ │ + blx 0x5bd360 │ │ │ │ stceq 3, cr15, [r9], {129} @ 0x81 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16152 @ 0x3f18 │ │ │ │ svclt 0x00082901 │ │ │ │ @@ -197002,93 +196954,93 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ stccs 3, cr15, [r7], {206} @ 0xce │ │ │ │ strmi pc, [r7, #-961] @ 0xfffffc3f │ │ │ │ sbclt r4, r3, #164, 8 @ 0xa4000000 │ │ │ │ vmov.i16 , #37632 @ 0x9300 │ │ │ │ - b 0x1494280 │ │ │ │ - b 0x1499a90 │ │ │ │ + b 0x14941c0 │ │ │ │ + b 0x14999d0 │ │ │ │ @ instruction: 0xf1bc2c1c │ │ │ │ @ instruction: 0xf3ce0f01 │ │ │ │ strtmi r4, [ip], #3079 @ 0xc07 │ │ │ │ tstvs lr, r1, lsl #22 │ │ │ │ - b 0x14bd5d4 │ │ │ │ - b 0x14996c4 │ │ │ │ - b 0x14a1eac │ │ │ │ + b 0x14bd514 │ │ │ │ + b 0x1499604 │ │ │ │ + b 0x14a1dec │ │ │ │ svclt 0x00082c1c │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf1bcb2a4 │ │ │ │ - b 0x10d4690 │ │ │ │ - b 0x14a8a94 │ │ │ │ + b 0x10d45d0 │ │ │ │ + b 0x14a89d4 │ │ │ │ svclt 0x00082111 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - ldrbeq pc, [pc, #-1029]! @ 0xd0697 @ │ │ │ │ + ldrbeq pc, [pc, #-1029]! @ 0xd05d7 @ │ │ │ │ stmdbcs r1, {r5, r8, r9, lr} │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - bl 0xfe9bd4cc │ │ │ │ + bl 0xfe9bd40c │ │ │ │ stceq 3, cr0, [r9], {12} │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ - b 0x10d96d4 │ │ │ │ + b 0x10d9614 │ │ │ │ stceq 0, cr4, [r9], {1} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r8, #805306380 @ 0x3000000c │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ vshll.u8 , d11, #6 │ │ │ │ - bl 0xfebdbb1c │ │ │ │ + bl 0xfebdba5c │ │ │ │ vmull.u8 q8, d1, d4 │ │ │ │ sbcslt r4, r8, #29360128 @ 0x1c00000 │ │ │ │ - b 0x1493378 │ │ │ │ - blx 0xfed99b40 │ │ │ │ - b 0x18cd920 │ │ │ │ - b 0x149bb88 │ │ │ │ + b 0x14932b8 │ │ │ │ + blx 0xfed99a80 │ │ │ │ + b 0x18cd860 │ │ │ │ + b 0x149bac8 │ │ │ │ vsra.u8 d22, d1, #2 │ │ │ │ - bl 0xff123b3c │ │ │ │ - bl 0xfebe8f9c │ │ │ │ - b 0x1493b3c │ │ │ │ + bl 0xff123a7c │ │ │ │ + bl 0xfebe8edc │ │ │ │ + b 0x1493a7c │ │ │ │ svclt 0x00081353 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ strmi lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ - b 0x18bd5cc │ │ │ │ + b 0x18bd50c │ │ │ │ @ instruction: 0xf4052c1c │ │ │ │ svclt 0x0008057f │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - beq 0x3217cc │ │ │ │ + beq 0x32170c │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd574 │ │ │ │ + bl 0x1bd4b4 │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ - b 0x10db77c │ │ │ │ + b 0x10db6bc │ │ │ │ svclt 0x00084001 │ │ │ │ stceq 3, cr2, [r9], {3} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd5a0 │ │ │ │ + bl 0xfe9bd4e0 │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ stmdbcs r1, {r8, r9, sp} │ │ │ │ @@ -197096,76 +197048,76 @@ │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andlt r1, r9, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0x4320eb03 │ │ │ │ @ instruction: 0xf080fa01 │ │ │ │ vmov.i32 , #139 @ 0x0000008b │ │ │ │ - b 0x10d0d10 │ │ │ │ + b 0x10d0c50 │ │ │ │ tstcs r0, r3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ - bl 0x3fd510 │ │ │ │ - blx 0x11abc68 │ │ │ │ + bl 0x3fd450 │ │ │ │ + blx 0x11abba8 │ │ │ │ vcgt.u8 d31, d16, d0 │ │ │ │ vhsub.u8 d18, d0, d7 │ │ │ │ - b 0x14a0c10 │ │ │ │ + b 0x14a0b50 │ │ │ │ vqdmulh.s q8, , d0[7] │ │ │ │ - b 0x1191918 │ │ │ │ + b 0x1191858 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ strbtmi r2, [r2], #-3079 @ 0xfffff3f9 │ │ │ │ tstpmi r7, r1, asr #6 @ p-variant is OBSOLETE │ │ │ │ bicseq r4, r2, r8, lsl #8 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r3, #192, 6 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt r1, r3, #167772160 @ 0xa000000 │ │ │ │ - bl 0xff17d454 │ │ │ │ - bne 0x17a0cb4 │ │ │ │ + bl 0xff17d394 │ │ │ │ + bne 0x17a0bf4 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191978 │ │ │ │ + b 0x11918b8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ sublt fp, r3, #-1610612732 @ 0xa0000004 │ │ │ │ @ instruction: 0x6c20ebcc │ │ │ │ vpmin.u8 d17, d16, d11 │ │ │ │ - b 0x1499478 │ │ │ │ + b 0x14993b8 │ │ │ │ sha256h.32 q8, q0, q14 │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191984 │ │ │ │ + b 0x11918c4 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ - bl 0xfe95bc8c │ │ │ │ + bl 0xfe95bbcc │ │ │ │ vhsub.u8 d16, d1, d12 │ │ │ │ - bne 0x10e1094 │ │ │ │ + bne 0x10e0fd4 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, asr #23 │ │ │ │ @ instruction: 0x4321eb03 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x11919e4 │ │ │ │ + b 0x1191924 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0x4321eba3 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191a04 │ │ │ │ + b 0x1191944 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r0, r2, #2816 @ 0xb00 │ │ │ │ andsmi lr, r0, r3, lsl #22 │ │ │ │ @ instruction: 0xf181fa12 │ │ │ │ stmdaeq r9, {r6, fp}^ │ │ │ │ @@ -197180,40 +197132,40 @@ │ │ │ │ movwmi pc, #29632 @ 0x73c0 @ │ │ │ │ vmov.i16 q8, #144 @ 0x0090 │ │ │ │ strbtmi r2, [r2], #-519 @ 0xfffffdf9 │ │ │ │ smlabtmi r7, r1, r3, pc @ │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ ldmdaeq r2, {r0, r1, r3, sl, lr}^ │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ - b 0x10d2e90 │ │ │ │ - b 0x10d8d30 │ │ │ │ + b 0x10d2dd0 │ │ │ │ + b 0x10d8c70 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20eeae │ │ │ │ + blx 0x20edee │ │ │ │ addlt r0, r3, #2560 @ 0xa00 │ │ │ │ - bl 0xff17d764 │ │ │ │ - bne 0x17a0d84 │ │ │ │ + bl 0xff17d6a4 │ │ │ │ + bne 0x17a0cc4 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191a88 │ │ │ │ + b 0x11919c8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ sbclt fp, r3, #-1610612724 @ 0xa000000c │ │ │ │ @ instruction: 0x6c10ebcc │ │ │ │ @ instruction: 0xf3c01a9b │ │ │ │ - b 0x1499588 │ │ │ │ + b 0x14994c8 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191a94 │ │ │ │ + b 0x11919d4 │ │ │ │ vsubw.u8 q11, , d12 │ │ │ │ - bl 0xfe95bd9c │ │ │ │ + bl 0xfe95bcdc │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - bne 0x10e11a4 │ │ │ │ + bne 0x10e10e4 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -197224,41 +197176,41 @@ │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addlt fp, r3, #-1610612728 @ 0xa0000008 │ │ │ │ andsmi lr, r0, r2, lsl #22 │ │ │ │ tstmi r1, #166912 @ 0x28c00 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191b10 │ │ │ │ + b 0x1191a50 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ sbclt fp, fp, #536870924 @ 0x2000000c │ │ │ │ vrshr.u64 d20, d10, #64 │ │ │ │ svclt 0x00942c07 │ │ │ │ - bne 0xff55785c │ │ │ │ + bne 0xff55779c │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ svclt 0x00984e07 │ │ │ │ vrshr.u64 , q5, #63 │ │ │ │ svclt 0x00882307 │ │ │ │ ldrmi fp, [ip, #722] @ 0x2d2 │ │ │ │ - bl 0xfec00c38 │ │ │ │ - bl 0xfe993e18 │ │ │ │ + bl 0xfec00b78 │ │ │ │ + bl 0xfe993d58 │ │ │ │ vmull.u8 q8, d1, d12 │ │ │ │ cdpeq 3, 0, cr4, cr9, cr7, {0} │ │ │ │ - blx 0x18a2490 │ │ │ │ + blx 0x18a23d0 │ │ │ │ svclt 0x0094fc8c │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vmlaeq.f64 d14, d19, d30 │ │ │ │ svclt 0x00984494 │ │ │ │ - b 0x14bd994 │ │ │ │ + b 0x14bd8d4 │ │ │ │ svclt 0x00886310 │ │ │ │ @ instruction: 0xf28efa5f │ │ │ │ svclt 0x0094428b │ │ │ │ - bne 0x1797960 │ │ │ │ + bne 0x17978a0 │ │ │ │ andeq lr, ip, r2, lsl #22 │ │ │ │ sbcslt fp, r9, #140, 30 @ 0x230 │ │ │ │ strmi fp, [r8], #-713 @ 0xfffffd37 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -197268,90 +197220,90 @@ │ │ │ │ svceq 0x0002f010 │ │ │ │ @ instruction: 0xf443bf18 │ │ │ │ @ instruction: 0xf010437f │ │ │ │ svclt 0x00180f04 │ │ │ │ cmnpeq pc, #1124073472 @ p-variant is OBSOLETE @ 0x43000000 │ │ │ │ svclt 0x00480700 │ │ │ │ cmnpmi pc, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - b 0xfe120ee8 │ │ │ │ + b 0xfe120e28 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28098 │ │ │ │ + bl 0xfec27fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #11534336 @ 0xb00000 │ │ │ │ movwls r4, #1641 @ 0x669 │ │ │ │ ldmdavs fp, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf0ab0300 │ │ │ │ - blmi 0x3908dc │ │ │ │ - blls 0x12af24 │ │ │ │ + blmi 0x39081c │ │ │ │ + blls 0x12ae64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1d5fb04 │ │ │ │ svclt 0x0000fd99 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec280ec │ │ │ │ + bl 0xfec2802c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strbtmi r4, [r9], -fp, lsl #12 │ │ │ │ - blmi 0x435afc │ │ │ │ + blmi 0x435a3c │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xff52f084 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x20f0a2 │ │ │ │ + blx 0x20efe2 │ │ │ │ ldc2l 1, cr15, [r0, #-852]! @ 0xfffffcac │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2813c │ │ │ │ + bl 0xfec2807c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmcs pc!, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ @ instruction: 0xf040bfce │ │ │ │ andlt r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ svclt 0x00ca7000 │ │ │ │ - bl 0x1bd7a0 │ │ │ │ + bl 0x1bd6e0 │ │ │ │ subseq r0, r2, r2, asr #4 │ │ │ │ - blx 0xdcf66 │ │ │ │ - blx 0x18db66 │ │ │ │ + blx 0xdcea6 │ │ │ │ + blx 0x18daa6 │ │ │ │ @ instruction: 0xf1b3f303 │ │ │ │ - blle 0xffea8d6c │ │ │ │ + blle 0xffea8cac │ │ │ │ sbcsvc lr, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf5a01040 │ │ │ │ - blcs 0xadd78 │ │ │ │ + blcs 0xadcb8 │ │ │ │ tstcs r0, r5, lsl #16 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - vrhadd.s8 d16, d5, d30 │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf644012e │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1a03252 │ │ │ │ svclt 0x0000fd77 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec281b0 │ │ │ │ + bl 0xfec280f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ ldmdblt sp!, {r4, sp, lr} │ │ │ │ strble r0, [r9], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0xf04f1892 │ │ │ │ ldrshmi r3, [fp, #-95] @ 0xffffffa1 │ │ │ │ @@ -197361,15 +197313,15 @@ │ │ │ │ addvs pc, r0, pc, asr #32 │ │ │ │ vst4.16 {d16-d19}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0415180 │ │ │ │ @ instruction: 0xf1960101 │ │ │ │ mcrrne 9, 12, pc, r3, cr13 @ │ │ │ │ cmnpmi pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ - b 0x118ff8 │ │ │ │ + b 0x118f38 │ │ │ │ stmiblt sp!, {r0, r1, r6, r7, r8, ip}^ │ │ │ │ stmdaeq fp, {r0, r2, r5, sp, lr}^ │ │ │ │ vst4.16 {d0[3],d1[3],d2[3],d3[3]}, [r3], r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -197397,50 +197349,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ mlaeq r0, sp, r8, pc @ │ │ │ │ ldmiblt lr!, {r1, r2, r5, fp, sp, lr} │ │ │ │ svclt 0x0058031f │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ - bl 0x586260 │ │ │ │ + bl 0x5861a0 │ │ │ │ ldrmi r0, [r4], r2, lsl #28 │ │ │ │ @ instruction: 0x463e415b │ │ │ │ svccc 0x00014672 │ │ │ │ ldrble r0, [r6, #793]! @ 0x319 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - bl 0x7e2904 │ │ │ │ + bl 0x7e2844 │ │ │ │ eorvs r0, r6, ip, lsl #24 │ │ │ │ tsteq r1, r3, asr #22 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ andeq pc, r1, #6 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ rsble r2, r2, r0, lsl #20 │ │ │ │ orrcs pc, r9, r3, asr #7 │ │ │ │ vst4.16 {d16-d19}, [r1], r9 │ │ │ │ @ instruction: 0xf0416100 │ │ │ │ - b 0x14914cc │ │ │ │ + b 0x149140c │ │ │ │ vst2. {d23-d24}, [pc :128], r1 │ │ │ │ @ instruction: 0xf04f5300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf04f37ff │ │ │ │ movwcc r0, #7807 @ 0x1e7f │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbeq r3, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d12, d3 │ │ │ │ stmdbeq r2, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vqdmulh.s d15, d8, d0 │ │ │ │ andcs pc, r9, #1024 @ 0x400 │ │ │ │ stmdbeq r1, {r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addmi r4, r7, #1241513984 @ 0x4a000000 │ │ │ │ andeq lr, r2, #129024 @ 0x1f800 │ │ │ │ - b 0x14c5cb0 │ │ │ │ + b 0x14c5bf0 │ │ │ │ stmiane r9, {r2, r3, r4, r6, r7, r8, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x1113234 │ │ │ │ - b 0x14ad844 │ │ │ │ + b 0x1113174 │ │ │ │ + b 0x14ad784 │ │ │ │ @ instruction: 0xf5b10c6c │ │ │ │ @ instruction: 0xf14c5380 │ │ │ │ @ instruction: 0xf5b33cff │ │ │ │ @ instruction: 0xf17c5f80 │ │ │ │ eorsle r0, r8, #0, 24 │ │ │ │ @ instruction: 0xf3c11bad │ │ │ │ andcs r0, r0, fp, lsl #2 │ │ │ │ @@ -197450,15 +197402,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ tstlt sl, #248, 6 @ 0xe0000003 │ │ │ │ movtcc pc, #25539 @ 0x63c3 @ │ │ │ │ addeq pc, r0, r3, lsl #1 │ │ │ │ @ instruction: 0xf7ff1bad │ │ │ │ sbclt pc, r1, #3824 @ 0xef0 │ │ │ │ - bl 0x21915c │ │ │ │ + bl 0x21909c │ │ │ │ movweq r7, #38357 @ 0x95d5 │ │ │ │ eorvs r1, r5, sp, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -197467,90 +197419,90 @@ │ │ │ │ vst2.8 {d2[2],d3[2]}, [r1], sl │ │ │ │ @ instruction: 0xf0216100 │ │ │ │ tstcc r1, r1, lsl #2 │ │ │ │ ldr r0, [sl, r9, asr #32] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ addvc pc, r0, r3, lsl #9 │ │ │ │ @ instruction: 0xf644e7da │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - vrhadd.s8 d16, d5, d30 │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ - blmi 0x151264 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf644012e │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x1511a4 │ │ │ │ rsbcc pc, lr, #64, 4 │ │ │ │ ldc2l 1, cr15, [r0], #-640 @ 0xfffffd80 │ │ │ │ - eorseq fp, r3, r8, lsl #28 │ │ │ │ + eorseq fp, r3, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec283c0 │ │ │ │ + bl 0xfec28300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x460e4b36 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7690300 │ │ │ │ - vmov.f32 , #-2.875 @ 0xc0380000 │ │ │ │ + @ instruction: 0xf3c0ffb7 │ │ │ │ movwls r5, #9159 @ 0x23c7 │ │ │ │ movwmi pc, #32 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ stmdale pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} @ │ │ │ │ svceq 0x00c0b32b │ │ │ │ @ instruction: 0xf1b3d139 │ │ │ │ @ instruction: 0xd0104fff │ │ │ │ @ instruction: 0xf3c40762 │ │ │ │ vst2. {d16-d19}, [pc :64], r3 │ │ │ │ stmdage r2, {r1, r2, r3, r4, r5, r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ stmdals r2, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00005c0 │ │ │ │ @ instruction: 0xb32540ff │ │ │ │ - b 0x10d3a3c │ │ │ │ - blmi 0x959520 │ │ │ │ - blls 0x1ab288 │ │ │ │ + b 0x10d397c │ │ │ │ + blmi 0x959460 │ │ │ │ + blls 0x1ab1c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andmi pc, r0, r0 │ │ │ │ rscsmi pc, pc, r0, asr #32 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e68033 │ │ │ │ @ instruction: 0xf7524631 │ │ │ │ - stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - blvc 0xda2ad8 │ │ │ │ + stmiblt r8, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blvc 0xda2a18 │ │ │ │ sbcsle r2, lr, r0, lsl #22 │ │ │ │ - bleq 0x34927c │ │ │ │ + bleq 0x3491bc │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ ldmdahi r3!, {r0, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - blmi 0x43133c │ │ │ │ - blls 0x1ab2dc │ │ │ │ + blmi 0x43127c │ │ │ │ + blls 0x1ab21c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stcllt 7, cr15, [r4, #-420] @ 0xfffffe5c │ │ │ │ + stclt 7, cr15, [r4, #420]! @ 0x1a4 │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - bcs 0xf1360 │ │ │ │ + bcs 0xf12a0 │ │ │ │ ldrtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7694620 │ │ │ │ - bfc pc, (invalid: 28:26) @ │ │ │ │ - blx 0xfee8d9fa │ │ │ │ + @ instruction: 0xe7dafe7f │ │ │ │ + blx 0xfee8d93a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r0, asr fp │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 7, 13, cr15, cr14, cr9, {3} │ │ │ │ + @ instruction: 0xff3ef769 │ │ │ │ movwmi pc, #32 @ │ │ │ │ strbpl pc, [r7, #960] @ 0x3c0 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ strls r4, [r2, #-4095] @ 0xfffff001 │ │ │ │ svclt 0x0008d846 │ │ │ │ strmi pc, [r0], #-0 │ │ │ │ tstlt r3, #17 │ │ │ │ @@ -197558,77 +197510,77 @@ │ │ │ │ eormi r7, r3, r0, ror #7 │ │ │ │ subsle r2, fp, r0, lsl #22 │ │ │ │ strmi pc, [r0], -r4 │ │ │ │ stmdble r1!, {r2, r3, r4, r5, r6, r7, r8, sl, fp, sp} │ │ │ │ mvnslt r7, fp, ror sl │ │ │ │ @ instruction: 0x4634883b │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0xff13f8 │ │ │ │ - blls 0x1ab378 │ │ │ │ + blmi 0xff1338 │ │ │ │ + blls 0x1ab2b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd1338 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd1278 @ │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e4803b │ │ │ │ bicseq pc, r3, #196, 6 @ 0x10000003 │ │ │ │ mvnscs r0, r2, ror #14 │ │ │ │ @ instruction: 0xf8cda802 │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ - blls 0x190c00 │ │ │ │ - b 0x10d5058 │ │ │ │ + blls 0x190b40 │ │ │ │ + b 0x10d4f98 │ │ │ │ ldrbeq r0, [fp, #193] @ 0xc1 │ │ │ │ mvnsmi pc, #3 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ - b 0xfe0e2034 │ │ │ │ + b 0xfe0e1f74 │ │ │ │ strb r0, [lr, r3, lsl #8] │ │ │ │ @ instruction: 0xf7524639 │ │ │ │ - @ instruction: 0xb1b8f96f │ │ │ │ + @ instruction: 0xb1b8f9cf │ │ │ │ ldmdahi fp!, {r1, r3, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, fp, lsr r0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r9, lsr #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76941f0 │ │ │ │ - @ instruction: 0x4620bcbb │ │ │ │ + @ instruction: 0x4620bd1b │ │ │ │ @ instruction: 0xf7694639 │ │ │ │ - @ instruction: 0x4604fd9d │ │ │ │ - blcs 0xf0094 │ │ │ │ + @ instruction: 0x4604fdfd │ │ │ │ + blcs 0xeffd4 │ │ │ │ strb sp, [r9, pc, lsr #1]! │ │ │ │ svceq 0x00e1883b │ │ │ │ @ instruction: 0xf04378ba │ │ │ │ eorshi r0, fp, r4, lsl r3 │ │ │ │ ldmdale r4, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ - beq 0x1523d8 │ │ │ │ + beq 0x152318 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b121 │ │ │ │ @ instruction: 0xf0444400 │ │ │ │ @ instruction: 0xe79a44ff │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmnpvc pc, #208666624 @ p-variant is OBSOLETE @ 0xc700000 │ │ │ │ ldreq pc, [lr], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf1d5e793 │ │ │ │ andcs pc, r0, r5, lsl fp @ │ │ │ │ - mvnsvc pc, r4, asr #12 │ │ │ │ + teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addscs pc, sl, #64, 4 │ │ │ │ - blx 0xa0d9a0 │ │ │ │ + blx 0xa0d8e0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq fp, r3, r8, lsr #28 │ │ │ │ + eorseq fp, r3, r8, ror #26 │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -197704,26 +197656,26 @@ │ │ │ │ @ instruction: 0xf8a03f9e │ │ │ │ @ instruction: 0xf8a03fd4 │ │ │ │ @ instruction: 0xf8a03fe6 │ │ │ │ @ instruction: 0xf8a03fb0 │ │ │ │ andcs r3, r0, r2, asr #31 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec28754 │ │ │ │ + bl 0xfec28694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [r4], -r0, lsl #30 │ │ │ │ andsmi r4, sl, fp, asr #32 │ │ │ │ svceq 0x0040f412 │ │ │ │ vmov.i32 d29, #150 @ 0x00000096 │ │ │ │ - blcc 0x126374 │ │ │ │ + blcc 0x1262b4 │ │ │ │ svclt 0x008f2b02 │ │ │ │ @ instruction: 0xf64b2300 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ - bl 0xd164c │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + bl 0xd158c │ │ │ │ svclt 0x00980083 │ │ │ │ umaalcc pc, r8, r0, r8 @ │ │ │ │ svccc 0x006af884 │ │ │ │ svccc 0x007cf884 │ │ │ │ svccc 0x008ef884 │ │ │ │ svccc 0x00a0f884 │ │ │ │ ldrle r0, [r1, #-789] @ 0xfffffceb │ │ │ │ @@ -197757,15 +197709,15 @@ │ │ │ │ vmla.i , , d3[4] │ │ │ │ @ instruction: 0xf8846040 │ │ │ │ @ instruction: 0xf8840f74 │ │ │ │ @ instruction: 0xf8840f86 │ │ │ │ @ instruction: 0xf8840f98 │ │ │ │ @ instruction: 0xf8840faa │ │ │ │ @ instruction: 0xf8840fbc │ │ │ │ - bcs 0xd5560 │ │ │ │ + bcs 0xd54a0 │ │ │ │ @ instruction: 0x078bd05d │ │ │ │ movwcs sp, #1365 @ 0x555 │ │ │ │ sbccs r2, r0, #1073741856 @ 0x40000020 │ │ │ │ andmi pc, r3, r2, asr #4 │ │ │ │ svccc 0x0082f884 │ │ │ │ svccc 0x0084f884 │ │ │ │ svceq 0x007ff8a4 │ │ │ │ @@ -197800,1324 +197752,1324 @@ │ │ │ │ svcne 0x0098f884 │ │ │ │ svcne 0x00aaf884 │ │ │ │ svcne 0x00bcf884 │ │ │ │ svcne 0x00cef884 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x100bb4 │ │ │ │ + bcs 0x100af4 │ │ │ │ streq sp, [fp, r4, asr #1] │ │ │ │ movwcs sp, #5289 @ 0x14a9 │ │ │ │ subcs r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ andcs pc, r1, r5, asr #4 │ │ │ │ - blcs 0x10b588 │ │ │ │ + blcs 0x10b4c8 │ │ │ │ @ instruction: 0x2000d1ba │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28900 │ │ │ │ + bl 0xfec28840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - tstpcs r0, pc, asr #18 @ p-variant is OBSOLETE │ │ │ │ + smlatbcs r0, pc, r9, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stmdblt ip, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0x148f470 │ │ │ │ + stmiblt ip!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0xfec8f3b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28930 │ │ │ │ + bl 0xfec28870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - tstpcs r0, fp, lsr r9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100f99b │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmiblt r6!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xffb8f4a0 │ │ │ │ + blt 0x68f3dc │ │ │ │ + bllt 0x138f3e0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28960 │ │ │ │ + bl 0xfec288a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - tstpcs r0, fp, lsr sp @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fd9b │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stmdblt r4!, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmiblt r0!, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r4, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x10f414 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28990 │ │ │ │ + bl 0xfec288d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf75cb280 │ │ │ │ - smlabbcs r0, r3, sl, pc @ │ │ │ │ + smlattcs r0, r3, sl, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xff88f524 │ │ │ │ - bllt 0x150f528 │ │ │ │ + bllt 0x108f464 │ │ │ │ + bllt 0xfed0f468 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec289c0 │ │ │ │ + bl 0xfec28900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - @ instruction: 0x2100fbb7 │ │ │ │ + tstpcs r0, r7, lsl ip @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - bllt 0xffc0f57c │ │ │ │ - mrrclt 7, 6, pc, r2, cr6 @ │ │ │ │ + mcrrlt 7, 6, pc, ip, cr6 @ │ │ │ │ + ldclt 7, cr15, [r2], #408 @ 0x198 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec289f0 │ │ │ │ + bl 0xfec28930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - smlabbcs r0, pc, fp, pc @ │ │ │ │ + smlattcs r0, pc, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - bllt 0xff20f5ac │ │ │ │ - bllt 0xff98f5b0 │ │ │ │ + stclt 7, cr15, [r4], #-408 @ 0xfffffe68 │ │ │ │ + mcrrlt 7, 6, pc, r2, cr6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28a20 │ │ │ │ + bl 0xfec28960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - smlabbcs r0, fp, fp, pc @ │ │ │ │ + smlattcs r0, fp, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - bllt 0xff10f5dc │ │ │ │ - ldclt 7, cr15, [r8], #-408 @ 0xfffffe68 │ │ │ │ + stclt 7, cr15, [r0], #-408 @ 0xfffffe68 │ │ │ │ + ldclt 7, cr15, [r8], {102} @ 0x66 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28a50 │ │ │ │ + bl 0xfec28990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r3, ror #22 @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r0, r3, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - bllt 0xfe70f60c │ │ │ │ - bllt 0xff30f610 │ │ │ │ + bllt 0xfff0f54c │ │ │ │ + stclt 7, cr15, [r8], #-408 @ 0xfffffe68 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28a80 │ │ │ │ + bl 0xfec289c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - mrrc2 7, 6, pc, r6, cr7 @ │ │ │ │ + ldc2 7, cr15, [r6], #412 @ 0x19c │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldclt 7, cr15, [r0, #412] @ 0x19c │ │ │ │ - stcllt 7, cr15, [ip, #412] @ 0x19c │ │ │ │ + ldcllt 7, cr15, [r0, #412]! @ 0x19c │ │ │ │ + cdplt 7, 2, cr15, cr12, cr7, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28aac │ │ │ │ + bl 0xfec289ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf767b289 │ │ │ │ - andcc pc, r1, r1, lsl #16 │ │ │ │ + andcc pc, r1, r1, ror #16 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnspl pc, #78643200 @ 0x4b00000 │ │ │ │ + teqppl r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16ce48 │ │ │ │ + b 0xfe16cd88 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x191dc0 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x191d00 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168123f │ │ │ │ svclt 0x0000ff99 │ │ │ │ - eorseq fp, r3, r4, asr lr │ │ │ │ + mlaseq r3, r4, sp, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28b20 │ │ │ │ + bl 0xfec28a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ - @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, r3, asr #31 │ │ │ │ + @ instruction: 0xf767b289 │ │ │ │ + andcc pc, r1, r3, lsr #16 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnspl pc, #78643200 @ 0x4b00000 │ │ │ │ + teqppl r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16cebc │ │ │ │ + b 0xfe16cdfc │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x191e34 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x191d74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168123f │ │ │ │ svclt 0x0000ff5f │ │ │ │ - eorseq fp, r3, r4, asr lr │ │ │ │ + mlaseq r3, r4, sp, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28b94 │ │ │ │ + bl 0xfec28ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ - @ instruction: 0xf7667268 │ │ │ │ - @ instruction: 0x3001ffbd │ │ │ │ + @ instruction: 0xf7677268 │ │ │ │ + andcc pc, r1, sp, lsl r8 @ │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnspl pc, #78643200 @ 0x4b00000 │ │ │ │ + teqppl r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16cf2c │ │ │ │ + b 0xfe16ce6c │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x191ea4 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x191de4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168123f │ │ │ │ svclt 0x0000ff27 │ │ │ │ - eorseq fp, r3, r4, asr lr │ │ │ │ + mlaseq r3, r4, sp, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28c04 │ │ │ │ + bl 0xfec28b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - andcc pc, r1, fp, asr pc @ │ │ │ │ + @ instruction: 0x3001ffbb │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - mvnspl pc, #78643200 @ 0x4b00000 │ │ │ │ + teqppl r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16cf9c │ │ │ │ + b 0xfe16cedc │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x191f14 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x191e54 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168123f │ │ │ │ svclt 0x0000feef │ │ │ │ - eorseq fp, r3, r4, asr lr │ │ │ │ + mlaseq r3, r4, sp, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28c74 │ │ │ │ + bl 0xfec28bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - @ instruction: 0xffc2f766 │ │ │ │ + @ instruction: 0xf822f767 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64bd819 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ - bl 0x192764 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + bl 0x1926a4 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - mvnsvc pc, r4, asr #12 │ │ │ │ + teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ cdp2 1, 11, cr15, cr6, cr8, {3} │ │ │ │ - eorseq fp, r3, r4, asr lr │ │ │ │ + mlaseq r3, r4, sp, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28ce4 │ │ │ │ + bl 0xfec28c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - @ instruction: 0xff3ef766 │ │ │ │ + @ instruction: 0xff9ef766 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64bd819 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ - bl 0x1927d4 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + bl 0x192714 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - mvnsvc pc, r4, asr #12 │ │ │ │ + teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ cdp2 1, 7, cr15, cr14, cr8, {3} │ │ │ │ - eorseq fp, r3, r4, asr lr │ │ │ │ + mlaseq r3, r4, sp, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d54 │ │ │ │ + bl 0xfec28c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7630ff8 │ │ │ │ - tstpcs r0, r5, lsr #30 @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r0, r5, pc, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bcdb │ │ │ │ + svclt 0x0000bd3b │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - svclt 0x0000b91d │ │ │ │ - ldmdblt lr!, {r2, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x0000b97d │ │ │ │ + ldmiblt lr, {r2, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldclt 7, cr15, [r0, #384] @ 0x180 │ │ │ │ + ldcllt 7, cr15, [r0, #384]! @ 0x180 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldmiblt lr, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stclt 7, cr15, [r2], {100} @ 0x64 │ │ │ │ + blt 0x108f8cc │ │ │ │ + stcllt 7, cr15, [r2], #-400 @ 0xfffffe70 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7604010 │ │ │ │ - svclt 0x0000be41 │ │ │ │ + svclt 0x0000bea1 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614010 │ │ │ │ - svclt 0x0000ba8d │ │ │ │ + svclt 0x0000baed │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28e84 │ │ │ │ + bl 0xfec28dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7650ff8 │ │ │ │ - tstpcs r0, r9, lsr r9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100f999 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000bc25 │ │ │ │ + svclt 0x0000bc85 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000bf49 │ │ │ │ - bllt 0x1f0fa84 │ │ │ │ + svclt 0x0000bfa9 │ │ │ │ + bllt 0xff70f9c4 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcllt 7, cr15, [r8], {98} @ 0x62 │ │ │ │ + stclt 7, cr15, [r8, #-392]! @ 0xfffffe78 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - svclt 0x00f6f762 │ │ │ │ - ldclt 7, cr15, [lr, #404] @ 0x194 │ │ │ │ + ldmdalt r6, {r0, r1, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldcllt 7, cr15, [lr, #404]! @ 0x194 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bd67 │ │ │ │ + svclt 0x0000bdc7 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7634010 │ │ │ │ - svclt 0x0000b891 │ │ │ │ - stclt 7, cr15, [lr, #-376] @ 0xfffffe88 │ │ │ │ - ldclt 7, cr15, [r8, #376] @ 0x178 │ │ │ │ + svclt 0x0000b8f1 │ │ │ │ + stcllt 7, cr15, [lr, #-376]! @ 0xfffffe88 │ │ │ │ + ldcllt 7, cr15, [r8, #376]! @ 0x178 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28fbc │ │ │ │ + bl 0xfec28efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf75e0ff8 │ │ │ │ - smlatbcs r0, r7, lr, pc @ │ │ │ │ + tstpcs r0, r7, lsl #30 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28fdc │ │ │ │ + bl 0xfec28f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46154611 │ │ │ │ - mrc2 7, 4, pc, cr4, cr14, {2} │ │ │ │ + mrc2 7, 7, pc, cr4, cr14, {2} │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ adclt r4, r4, #48, 12 @ 0x3000000 │ │ │ │ - mcr2 7, 4, pc, cr14, cr14, {2} @ │ │ │ │ + mcr2 7, 7, pc, cr14, cr14, {2} @ │ │ │ │ andmi lr, r0, r4, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf764461a │ │ │ │ - svclt 0x0000b9ff │ │ │ │ + svclt 0x0000ba5f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29020 │ │ │ │ + bl 0xfec28f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76470a3 │ │ │ │ - adcvc pc, r5, sp, ror #19 │ │ │ │ + adcvc pc, r5, sp, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29054 │ │ │ │ + bl 0xfec28f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e236e0 │ │ │ │ + bl 0x1e23620 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7602203 │ │ │ │ - bfine pc, fp, (invalid: 17:1) @ │ │ │ │ + @ instruction: 0x17c1f8fb │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec290b0 │ │ │ │ + bl 0xfec28ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e2373c │ │ │ │ + bl 0x1e2367c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7609400 │ │ │ │ - strbne pc, [r1, sp, ror #16] @ │ │ │ │ + strbne pc, [r1, sp, asr #17] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7644249 │ │ │ │ - svclt 0x0000b8fd │ │ │ │ + svclt 0x0000b95d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29118 │ │ │ │ + bl 0xfec29058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xf8ecf764 │ │ │ │ + @ instruction: 0xf94cf764 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29148 │ │ │ │ + bl 0xfec29088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e237d4 │ │ │ │ + bl 0x1e23714 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7602203 │ │ │ │ - @ instruction: 0x17c1f871 │ │ │ │ + @ instruction: 0x17c1f8d1 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec291a4 │ │ │ │ + bl 0xfec290e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23830 │ │ │ │ + bl 0x1e23770 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7609400 │ │ │ │ - strbne pc, [r1, r3, asr #16] @ │ │ │ │ + strbne pc, [r1, r3, lsr #17] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000bfff │ │ │ │ + @ instruction: 0xf7644252 │ │ │ │ + svclt 0x0000b85f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29208 │ │ │ │ + bl 0xfec29148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e22c │ │ │ │ + bl 0x207e16c │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - @ instruction: 0xf85ef760 │ │ │ │ + @ instruction: 0xf8bef760 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf765461a │ │ │ │ - svclt 0x0000bb3f │ │ │ │ + svclt 0x0000bb9f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2926c │ │ │ │ + bl 0xfec291ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76570a3 │ │ │ │ - adcvc pc, r5, sp, lsr #22 │ │ │ │ + adcvc pc, r5, sp, lsl #23 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec292a0 │ │ │ │ + bl 0xfec291e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e2392c │ │ │ │ + bl 0x1e2386c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - @ instruction: 0x2100ff99 │ │ │ │ + strdcs pc, [r0, -r9] │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec292fc │ │ │ │ + bl 0xfec2923c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23988 │ │ │ │ + bl 0x1e238c8 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - tstpcs r0, fp, ror #30 @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r0, fp, pc, pc @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7654249 │ │ │ │ - svclt 0x0000ba59 │ │ │ │ + svclt 0x0000bab9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29364 │ │ │ │ + bl 0xfec292a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - blx 0x130ff10 │ │ │ │ + blx 0xfeb0fe50 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29394 │ │ │ │ + bl 0xfec292d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23a20 │ │ │ │ + bl 0x1e23960 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - tstpcs r0, r7, ror #30 @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r0, r7, pc, pc @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec293f0 │ │ │ │ + bl 0xfec29330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23a7c │ │ │ │ + bl 0x1e239bc │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - tstpcs r0, r9, lsr pc @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100ff99 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7654252 │ │ │ │ - svclt 0x0000b973 │ │ │ │ + svclt 0x0000b9d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29454 │ │ │ │ + bl 0xfec29394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e478 │ │ │ │ + bl 0x207e3b8 │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - @ instruction: 0xff4ef761 │ │ │ │ + @ instruction: 0xffaef761 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - stcllt 7, cr15, [ip, #-396] @ 0xfffffe74 │ │ │ │ + stclt 7, cr15, [ip, #396]! @ 0x18c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec294b4 │ │ │ │ + bl 0xfec293f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf763b200 │ │ │ │ - adcvc pc, r5, sp, lsr sp @ │ │ │ │ + umlalvc pc, r5, sp, sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec294e4 │ │ │ │ + bl 0xfec29424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f2103 │ │ │ │ - tstpcs r0, r3, ror #26 @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r0, r3, sp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2952c │ │ │ │ + bl 0xfec2946c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f7899 │ │ │ │ - tstpcs r0, pc, lsr sp @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fd9f │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bce3 │ │ │ │ + svclt 0x0000bd43 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2957c │ │ │ │ + bl 0xfec294bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - ldc2l 7, cr15, [r4], {99} @ 0x63 │ │ │ │ + ldc2 7, cr15, [r4, #-396]! @ 0xfffffe74 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - ldcllt 7, cr15, [sl, #-380] @ 0xfffffe84 │ │ │ │ + ldclt 7, cr15, [sl, #380]! @ 0x17c │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - stcllt 7, cr15, [r4, #-380] @ 0xfffffe84 │ │ │ │ + stclt 7, cr15, [r4, #380]! @ 0x17c │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000bc17 │ │ │ │ + svclt 0x0000bc77 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - ldcllt 7, cr15, [lr, #-380]! @ 0xfffffe84 │ │ │ │ + ldcllt 7, cr15, [lr, #380] @ 0x17c │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - svclt 0x000ef764 │ │ │ │ + svclt 0x006ef764 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29640 │ │ │ │ + bl 0xfec29580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - strdvc pc, [r5], pc @ │ │ │ │ + adcvc pc, r5, pc, asr pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29670 │ │ │ │ + bl 0xfec295b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7612103 │ │ │ │ - ldrdcs pc, [r0, -r9] │ │ │ │ + tstpcs r0, r9, lsr sp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec296b8 │ │ │ │ + bl 0xfec295f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7617899 │ │ │ │ - @ instruction: 0x2100fcb5 │ │ │ │ + tstpcs r0, r5, lsl sp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7644249 │ │ │ │ - svclt 0x0000be45 │ │ │ │ + svclt 0x0000bea5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29708 │ │ │ │ + bl 0xfec29648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - cdp2 7, 3, cr15, cr6, cr4, {3} │ │ │ │ + cdp2 7, 9, cr15, cr6, cr4, {3} │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - stcllt 7, cr15, [r8], {97} @ 0x61 │ │ │ │ + stclt 7, cr15, [r8, #-388]! @ 0xfffffe7c │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - ldclt 7, cr15, [r2], #388 @ 0x184 │ │ │ │ + ldclt 7, cr15, [r2, #-388] @ 0xfffffe7c │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7644252 │ │ │ │ - svclt 0x0000bd91 │ │ │ │ + svclt 0x0000bdf1 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - stcllt 7, cr15, [r4], #388 @ 0x184 │ │ │ │ + stcllt 7, cr15, [r4, #-388] @ 0xfffffe7c │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec297c4 │ │ │ │ + bl 0xfec29704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf763b200 │ │ │ │ - strdcs pc, [r0, -pc] │ │ │ │ + tstpcs r0, pc, asr r9 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec297ec │ │ │ │ + bl 0xfec2972c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf763b200 │ │ │ │ - adcvc pc, r5, r7, ror #17 │ │ │ │ + adcvc pc, r5, r7, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2981c │ │ │ │ + bl 0xfec2975c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - blx 0xff4903b4 │ │ │ │ + blx 0xc902f6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29868 │ │ │ │ + bl 0xfec297a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - blx 0xfeb10400 │ │ │ │ + blx 0x310342 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec298b4 │ │ │ │ + bl 0xfec297f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf80af763 │ │ │ │ + @ instruction: 0xf86af763 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec298d8 │ │ │ │ + bl 0xfec29818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - @ instruction: 0xfff4f762 │ │ │ │ + @ instruction: 0xf854f763 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r2, r3, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29960 │ │ │ │ + bl 0xfec298a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xff38f762 │ │ │ │ + @ instruction: 0xff98f762 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r3, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec299b0 │ │ │ │ + bl 0xfec298f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - smlattcs r0, pc, sl, pc @ │ │ │ │ + tstpcs r0, pc, asr #22 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec299d8 │ │ │ │ + bl 0xfec29918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - ldrdvc pc, [r5], r7 @ │ │ │ │ + adcvc pc, r5, r7, lsr fp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29a08 │ │ │ │ + bl 0xfec29948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - blx 0xc105a8 │ │ │ │ + blx 0xfe4104e8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29a54 │ │ │ │ + bl 0xfec29994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - blx 0x2905f4 │ │ │ │ + blx 0x1a90534 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29aa0 │ │ │ │ + bl 0xfec299e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - blx 0x81063c │ │ │ │ + blx 0x201057c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29ac4 │ │ │ │ + bl 0xfec29a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - blx 0x290668 │ │ │ │ + blx 0x1a905a8 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r3, r9, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r3, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r4, r6, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b4c │ │ │ │ + bl 0xfec29a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf962f764 │ │ │ │ + @ instruction: 0xf9c2f764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r1, r2, r4, r9, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29b9c │ │ │ │ + bl 0xfec29adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - blx 0xfe610742 │ │ │ │ + blx 0xffe10682 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29bf4 │ │ │ │ + bl 0xfec29b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - blx 0x20907a2 │ │ │ │ + blx 0xff8906e2 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addvc r7, r8, fp, lsl #17 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29c58 │ │ │ │ + bl 0xfec29b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ addlt r0, r0, #1196032 @ 0x124000 │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - ldc2l 7, cr15, [sl, #-372]! @ 0xfffffe8c │ │ │ │ + ldc2l 7, cr15, [sl, #372] @ 0x174 │ │ │ │ smlattcs r0, r5, r2, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29c90 │ │ │ │ + bl 0xfec29bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - bvc 0x1a14fc8 │ │ │ │ + bvc 0x1a14f08 │ │ │ │ @ instruction: 0xf75d7263 │ │ │ │ - rsbvc pc, r5, #656 @ 0x290 │ │ │ │ + rsbvc pc, r5, #2192 @ 0x890 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29cc4 │ │ │ │ + bl 0xfec29c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbeq r9, {r7, r9, ip, sp, pc}^ │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - stc2 7, cr15, [r8, #372]! @ 0x174 │ │ │ │ + mcr2 7, 0, pc, cr8, cr13, {2} @ │ │ │ │ andcs r7, r0, #1342177294 @ 0x5000000e │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29cf8 │ │ │ │ + bl 0xfec29c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ rsbvc r7, r3, #413696 @ 0x65000 │ │ │ │ @ instruction: 0xf75d4623 │ │ │ │ - rsbvc pc, r5, #2032 @ 0x7f0 │ │ │ │ + rsbvc pc, r5, #3568 @ 0xdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29d2c │ │ │ │ + bl 0xfec29c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1456ab4 │ │ │ │ + blmi 0x14569f4 │ │ │ │ addlt fp, r0, #132 @ 0x84 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - vld1.32 {d15-d16}, [r0], r7 │ │ │ │ + vld1.64 {d15-d16}, [r0 :128], r7 │ │ │ │ vsubl.u8 q10, d0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #7 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ mcrrle 3, 0, r9, r5, cr2 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ @ instruction: 0xf400bf08 │ │ │ │ @@ -199147,210 +199099,210 @@ │ │ │ │ stmdage r2, {r0, r2, r3, r4, r8, sp} │ │ │ │ andls r0, r0, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf9eef7fe │ │ │ │ mvnseq r9, #2048 @ 0x800 │ │ │ │ strcs pc, [r9], #961 @ 0x3c1 │ │ │ │ orrcs lr, r3, #548864 @ 0x86000 │ │ │ │ mvnsmi pc, #50331648 @ 0x3000000 │ │ │ │ - b 0xfe1e2dac │ │ │ │ + b 0xfe1e2cec │ │ │ │ ldrb r0, [r1, r3] │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - @ instruction: 0xb180fcbb │ │ │ │ + orrlt pc, r0, fp, lsl sp @ │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xb12a802b │ │ │ │ @ instruction: 0xf7684628 │ │ │ │ - @ instruction: 0x4604f85d │ │ │ │ + @ instruction: 0x4604f8bd │ │ │ │ strb r4, [r1, r0, lsr #12] │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf93ef768 │ │ │ │ - blvc 0xba4420 │ │ │ │ + @ instruction: 0xf99ef768 │ │ │ │ + blvc 0xba4360 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldr r4, [r7, r0, lsr #12]! │ │ │ │ @ instruction: 0xf006882b │ │ │ │ stmiavc sl!, {r0, r9, sl} │ │ │ │ tstpeq r4, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x1b2cd4 │ │ │ │ + bcs 0x1b2c14 │ │ │ │ ldm pc, {r2, r4, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5], #-2 │ │ │ │ @ instruction: 0xf0860a02 │ │ │ │ @ instruction: 0xb1260601 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ vst1.32 {d14}, [r4 :128], r2 │ │ │ │ vst3.8 {d20-d22}, [r4], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe79b007f │ │ │ │ mrc2 1, 6, pc, cr14, cr3, {6} │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x1d3118 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x1d3058 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf167229a │ │ │ │ svclt 0x0000fded │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq fp, r3, r8, lsr #28 │ │ │ │ + eorseq fp, r3, r8, ror #26 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000bb17 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000bb13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, asr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - @ instruction: 0xf04ffa0b │ │ │ │ + @ instruction: 0xf04ffa6b │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ vrshr.u64 , q8, #63 │ │ │ │ strmi r5, [ip], -sl, lsl #14 │ │ │ │ - bl 0x1d644d4 │ │ │ │ + bl 0x1d64414 │ │ │ │ strls r0, [r2, -r3, lsl #28] │ │ │ │ addsmi sp, r3, #1207959553 @ 0x48000001 │ │ │ │ strbmi fp, [r0, #-3848]! @ 0xfffff0f8 │ │ │ │ strbtmi fp, [r5], -r4, lsl #30 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ @ instruction: 0x432bd015 │ │ │ │ movwcs sp, #37 @ 0x25 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ - blcs 0xe2d70 │ │ │ │ + blcs 0xe2cb0 │ │ │ │ vhadd.s8 , q0, q10 │ │ │ │ @ instruction: 0xf00473fc │ │ │ │ addsmi r4, pc, #0, 16 │ │ │ │ - bvc 0x1dca188 │ │ │ │ + bvc 0x1dca0c8 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r4, r8, r9, ip, sp, pc} │ │ │ │ strbmi r4, [r4], -r5, ror #12 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0x1172dd0 │ │ │ │ - blls 0x1acd70 │ │ │ │ + blmi 0x1172d10 │ │ │ │ + blls 0x1accb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd2d30 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd2c70 @ │ │ │ │ @ instruction: 0xf0434665 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, r3, r0, ror #9 │ │ │ │ strtmi lr, [sl], -r1, ror #15 │ │ │ │ tstpeq r3, #196, 6 @ p-variant is OBSOLETE @ 0x10000003 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf7fe71fd │ │ │ │ - bls 0x191200 │ │ │ │ + bls 0x191140 │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ vrsra.u64 , q8, #63 │ │ │ │ @ instruction: 0x46050413 │ │ │ │ movwpl lr, #10755 @ 0x2a03 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xe7ca405c │ │ │ │ @ instruction: 0xf7504632 │ │ │ │ - ldrdlt pc, [r8, #197] @ 0xc5 │ │ │ │ + biclt pc, r8, r5, lsr sp @ │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, r3, lsr r0 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4630d130 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ - @ instruction: 0xf76741f0 │ │ │ │ - strtmi fp, [r8], -r7, ror #31 │ │ │ │ + @ instruction: 0xf76841f0 │ │ │ │ + strtmi fp, [r8], -r7, asr #16 │ │ │ │ ldrtmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8c6f768 │ │ │ │ + @ instruction: 0xf926f768 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ - blcs 0xf1a78 │ │ │ │ + blcs 0xf19b8 │ │ │ │ strb sp, [r7, r9, lsr #1]! │ │ │ │ svceq 0x00e18833 │ │ │ │ @ instruction: 0xf04378b2 │ │ │ │ eorshi r0, r3, r4, lsl r3 │ │ │ │ ldmdale r9, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 4, cr0, [r2, #-20] @ 0xffffffec │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b139 │ │ │ │ strcs r4, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd2dd8 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd2d18 @ │ │ │ │ strbteq pc, [r0], #1092 @ 0x444 @ │ │ │ │ @ instruction: 0xf64fe791 │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ @ instruction: 0xf04f73ef │ │ │ │ vqrshl.u32 , , │ │ │ │ usada8 r8, lr, r4, r0 │ │ │ │ mcr2 1, 0, pc, cr14, cr3, {6} @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x1d32b8 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x1d31f8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf167229a │ │ │ │ svclt 0x0000fd1d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq fp, r3, r8, lsr #28 │ │ │ │ + eorseq fp, r3, r8, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a01c │ │ │ │ + bl 0xfec29f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xe16da4 │ │ │ │ + blmi 0xe16ce4 │ │ │ │ addlt fp, r0, #133 @ 0x85 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - vld2.8 {d15,d17}, [r0] │ │ │ │ + vld2.16 {d15,d17}, [r0 :128] │ │ │ │ vsubw.u8 q10, q0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #5 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ ldcle 2, cr9, [r3], #-8 │ │ │ │ movweq pc, #58304 @ 0xe3c0 @ │ │ │ │ vbic.i32 d27, #35584 @ 0x00008b00 │ │ │ │ - bcs 0xdf990 │ │ │ │ + bcs 0xdf8d0 │ │ │ │ @ instruction: 0xf5b3d13c │ │ │ │ svclt 0x00084ff8 │ │ │ │ andle r4, lr, r0, lsl r6 │ │ │ │ movweq pc, #37828 @ 0x93c4 @ │ │ │ │ stmdage r2, {r2, r3, r5, r8, sp} │ │ │ │ addseq r9, fp, #0, 4 │ │ │ │ @ instruction: 0xf8f8f7fe │ │ │ │ - bleq 0x338e7c │ │ │ │ + bleq 0x338dbc │ │ │ │ vst1.32 {d0-d3}, [r0], r0 │ │ │ │ - b 0x10e325c │ │ │ │ - blmi 0x853084 │ │ │ │ - blls 0x1aceec │ │ │ │ + b 0x10e319c │ │ │ │ + blmi 0x852fc4 │ │ │ │ + blls 0x1ace2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdahi fp!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r0], #-1024 @ 0xfffffc00 │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ strb r8, [r6, fp, lsr #32]! │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - biclt pc, r0, r5, asr fp @ │ │ │ │ + strhlt pc, [r0, #181] @ 0xb5 @ │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt sl, fp, lsr #32 │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - @ instruction: 0x4604fef7 │ │ │ │ + @ instruction: 0x4604ff57 │ │ │ │ ldrb r4, [r6, r0, lsr #12] │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf767802b │ │ │ │ - strb pc, [lr, sp, ror #29] @ │ │ │ │ + strb pc, [lr, sp, asr #30] @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xffd0f767 │ │ │ │ - blvc 0xba46fc │ │ │ │ + @ instruction: 0xf830f768 │ │ │ │ + blvc 0xba463c │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strb r4, [r4, r0, lsr #12] │ │ │ │ stc2 1, cr15, [ip, #844] @ 0x34c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b95b │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ @@ -199359,80 +199311,80 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, lsr fp │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - @ instruction: 0xf04ff8c7 │ │ │ │ + @ instruction: 0xf04ff927 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r0], r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ @ instruction: 0xf3c178f0 │ │ │ │ strmi r5, [ip], -sl, lsl #10 │ │ │ │ - bl 0x1ee4760 │ │ │ │ + bl 0x1ee46a0 │ │ │ │ strls r0, [r2, #-515] @ 0xfffffdfd │ │ │ │ - b 0x1507c2c │ │ │ │ + b 0x1507b6c │ │ │ │ eorle r0, r8, r3, lsl #4 │ │ │ │ smlalbtle r0, r7, sp, pc @ │ │ │ │ svclt 0x00084543 │ │ │ │ subsle r4, r4, r8, lsr #5 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ strls r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf640a802 │ │ │ │ @ instruction: 0x462e31fc │ │ │ │ @ instruction: 0xf876f7fe │ │ │ │ vqrdmulh.s32 d25, d15, d2 │ │ │ │ - b 0x2d33a8 │ │ │ │ - b 0x11a7b8c │ │ │ │ - blmi 0x9d3f88 │ │ │ │ - blls 0x1acff0 │ │ │ │ + b 0x2d32e8 │ │ │ │ + b 0x11a7acc │ │ │ │ + blmi 0x9d3ec8 │ │ │ │ + blls 0x1acf30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd2fb0 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd2ef0 @ │ │ │ │ @ instruction: 0xf0434666 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, fp, r0, ror #9 │ │ │ │ ldrtmi lr, [sl], -r1, ror #15 │ │ │ │ - blx 0xfec10d06 │ │ │ │ - blvc 0xf7f548 │ │ │ │ + stc2 7, cr15, [ip], {80} @ 0x50 │ │ │ │ + blvc 0xf7f488 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4630b972 │ │ │ │ ldrtmi r4, [sl], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffaaf767 │ │ │ │ + @ instruction: 0xf80af768 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ - blcs 0xf1cd0 │ │ │ │ + blcs 0xf1c10 │ │ │ │ and sp, r3, sp, asr #1 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r8, lsl #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - strtmi fp, [lr], -pc, lsr #29 │ │ │ │ + strtmi fp, [lr], -pc, lsl #30 │ │ │ │ ldr r4, [r8, ip, lsr #12]! │ │ │ │ ldc2l 1, cr15, [lr], #844 @ 0x34c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ble 0x6dd01c │ │ │ │ + ble 0x6dcf5c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a224 │ │ │ │ + bl 0xfec2a164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ - bl 0x19b034 │ │ │ │ + bl 0x19af74 │ │ │ │ @ instruction: 0xf1940141 │ │ │ │ andcc pc, r1, r5, lsr #19 │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ @@ -199449,194 +199401,194 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a298 │ │ │ │ + bl 0xfec2a1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r9, #28, 12 @ 0x1c00000 │ │ │ │ addslt r2, r2, #0, 6 │ │ │ │ strls fp, [r0], #-640 @ 0xfffffd80 │ │ │ │ - blx 0xfec90e04 │ │ │ │ + blx 0x490d46 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a2cc │ │ │ │ + bl 0xfec2a20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7579400 │ │ │ │ - ldrdlt pc, [r2], -r9 │ │ │ │ + andlt pc, r2, r9, lsr ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a2f8 │ │ │ │ + bl 0xfec2a238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ - blvc 0x28e778 │ │ │ │ + blvc 0x28e6b8 │ │ │ │ strls r9, [r3], #-3080 @ 0xfffff3f8 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ strls r7, [r2], #-2816 @ 0xfffff500 │ │ │ │ - ldc2l 7, cr15, [ip], #-348 @ 0xfffffea4 │ │ │ │ + ldc2l 7, cr15, [ip], {87} @ 0x57 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a32c │ │ │ │ + bl 0xfec2a26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - blx 0x1410eb0 │ │ │ │ + blx 0xfec10df0 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xfee10ec4 │ │ │ │ - bllt 0x990ec8 │ │ │ │ + bllt 0x610e04 │ │ │ │ + bllt 0xfe190e08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a358 │ │ │ │ + bl 0xfec2a298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - blx 0xe10ee0 │ │ │ │ + blx 0xfe610e20 │ │ │ │ svclt 0x005e06eb │ │ │ │ @ instruction: 0xf0238823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a38c │ │ │ │ + bl 0xfec2a2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e460c │ │ │ │ - strbteq pc, [fp], sp, lsl #21 @ │ │ │ │ + strbteq pc, [fp], sp, ror #21 @ │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a3bc │ │ │ │ + bl 0xfec2a2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e4614 │ │ │ │ - strbteq pc, [fp], r5, ror #21 @ │ │ │ │ + strbteq pc, [fp], r5, asr #22 @ │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ andcs r8, r0, #35 @ 0x23 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a3ec │ │ │ │ + bl 0xfec2a32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strtmi r2, [r3], -r0, lsl #4 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ strmi pc, [r0, #-261] @ 0xfffffefb │ │ │ │ eorhi r8, r2, r7, lsr #16 │ │ │ │ @ instruction: 0xf7602203 │ │ │ │ - stmdahi r3!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - b 0x12a3ec8 │ │ │ │ + stmdahi r3!, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + b 0x12a3e08 │ │ │ │ eorhi r0, r7, r3, lsl #14 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0032100 │ │ │ │ - blcs 0xd3ee4 │ │ │ │ + blcs 0xd3e24 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ andcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a43c │ │ │ │ + bl 0xfec2a37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xffccf7ff │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf8d42200 │ │ │ │ @ instruction: 0xf8c43ef8 │ │ │ │ @ instruction: 0xf0232efc │ │ │ │ - b 0x11a4020 │ │ │ │ + b 0x11a3f60 │ │ │ │ @ instruction: 0xf8c47381 │ │ │ │ strdcs r3, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a480 │ │ │ │ + bl 0xfec2a3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - blx 0x491010 │ │ │ │ + blx 0x1c90f50 │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r8, r9, fp, sp} │ │ │ │ mulle sl, lr, fp │ │ │ │ submi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd3ed0 │ │ │ │ + blcs 0xd3e10 │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr #32 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a4e4 │ │ │ │ + bl 0xfec2a424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf9dcf75e │ │ │ │ + blx 0x1010fb4 │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r5, r7, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xd00a2bbe │ │ │ │ subsmi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd3f34 │ │ │ │ + blcs 0xd3e74 │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr r0 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a548 │ │ │ │ + bl 0xfec2a488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - vmov.i16 d31, #39168 @ 0x9900 │ │ │ │ + vmvn.i16 , #39168 @ 0x9900 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306367 @ 0xd0000001 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870911 @ 0xe0000001 │ │ │ │ tstcs r0, fp │ │ │ │ mvnne pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199647,22 +199599,22 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a5b0 │ │ │ │ + bl 0xfec2a4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - vmul.f , , d1[5] │ │ │ │ + vmull.u , d1, d1[1] │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306365 @ 0xd0000003 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870909 @ 0xe0000003 │ │ │ │ tstcs r0, fp │ │ │ │ mvncc pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199673,207 +199625,207 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a618 │ │ │ │ + bl 0xfec2a558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ orrlt r4, r2, r4, lsl r6 │ │ │ │ - blcs 0x15b178 │ │ │ │ + blcs 0x15b0b8 │ │ │ │ @ instruction: 0xf778d81e │ │ │ │ - movteq pc, #10811 @ 0x2a3b @ │ │ │ │ + movteq pc, #10907 @ 0x2a9b @ │ │ │ │ andlt sp, r2, sp, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf778bd70 │ │ │ │ - streq pc, [r3], #-2605 @ 0xfffff5d3 │ │ │ │ + streq pc, [r3], #-2701 @ 0xfffff573 │ │ │ │ strdeq sp, [r9, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, r1, asr #20 │ │ │ │ movwcs r4, #8970 @ 0x230a │ │ │ │ ldrtmi r2, [r0], -ip, lsl #2 │ │ │ │ cdp2 7, 15, cr15, cr8, cr11, {7} │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x193930 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x193870 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1675245 │ │ │ │ svclt 0x0000f9e1 │ │ │ │ - eorseq fp, r3, r0, ror lr │ │ │ │ - stmiblt r6, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0xd91280 │ │ │ │ + ldrhteq fp, [r3], -r0 │ │ │ │ + blt 0xa911bc │ │ │ │ + blt 0xfe5911c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a698 │ │ │ │ + bl 0xfec2a5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {240} @ 0xf0 │ │ │ │ strtmi r6, [r8], -r5, lsl #16 │ │ │ │ stc2l 1, cr15, [lr, #-776] @ 0xfffffcf8 │ │ │ │ stmdaeq r2, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf03f6ba0 │ │ │ │ - blvs 0xfe912308 │ │ │ │ + blvs 0xfe912248 │ │ │ │ @ instruction: 0xf64c2201 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf146012f │ │ │ │ - blvs 0xfe9d1e08 │ │ │ │ + blvs 0xfe9d1d48 │ │ │ │ tstcs r0, r8, lsl r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ addseq r6, r5, ip, lsl sp │ │ │ │ svclt 0x009d2896 │ │ │ │ - orrsvs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + bicspl pc, r4, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf64b4601 │ │ │ │ - vrsra.s64 d22, d4, #64 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ andcs r0, r0, r3, lsr r3 │ │ │ │ andcc lr, r1, r2 │ │ │ │ mulle r7, r7, r8 │ │ │ │ - blcs 0x211658 │ │ │ │ + blcs 0x211598 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ smlabbcs r0, pc, r0, r2 @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2a740 │ │ │ │ + bl 0xfec2a680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vorr.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ addlt r5, r3, r0, lsl #5 │ │ │ │ - cmppeq ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, ip, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blvs 0x14ed6cc │ │ │ │ + blvs 0x14ed60c │ │ │ │ addscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ movwcs lr, #47570 @ 0xb9d2 │ │ │ │ @ instruction: 0xf1639300 │ │ │ │ andlt pc, r3, r7, lsl #18 │ │ │ │ - bl 0x2116ec │ │ │ │ - blt 0xfe80f67c │ │ │ │ - blcs 0x12d68c │ │ │ │ + bl 0x21162c │ │ │ │ + blt 0xfe80f5bc │ │ │ │ + blcs 0x12d5cc │ │ │ │ push {r0, r3, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec2a78c │ │ │ │ + bl 0xfec2a6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vorr.i32 d21, #786432 @ 0x000c0000 │ │ │ │ stmdavs r1, {r0, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33294 │ │ │ │ - blvs 0xfe69b8cc │ │ │ │ + blvs 0xfe69b80c │ │ │ │ svclt 0x002442be │ │ │ │ - addeq pc, r0, r5, asr #4 │ │ │ │ + sbcvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdbvs r9, {r0, r1, r6, r9, ip, lr, pc} │ │ │ │ stmpl r0, {r0, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrbtvc pc, [sp], #576 @ 0x240 @ │ │ │ │ addmi r1, ip, #195584 @ 0x2fc00 │ │ │ │ ldrsbtls pc, [r4], -r2 @ │ │ │ │ strmi fp, [ip], -r8, lsr #30 │ │ │ │ ldrsbteq pc, [r4], -r8 @ │ │ │ │ stmdale r9!, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ vmin.s8 d20, d9, d28 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf1620132 │ │ │ │ strtmi pc, [r1], -r3, ror #17 │ │ │ │ ldrsbteq pc, [r8], -r8 @ │ │ │ │ @ instruction: 0xf9d2f146 │ │ │ │ @ instruction: 0xf8d868a8 │ │ │ │ - bl 0x25f6d8 │ │ │ │ + bl 0x25f618 │ │ │ │ ldmdavs sl, {r0, r3, r8} │ │ │ │ cdpvs 14, 9, cr6, cr13, cr3, {0} │ │ │ │ movwcs fp, #805 @ 0x325 │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ ldmiblt r0!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ movweq lr, #55768 @ 0xd9d8 │ │ │ │ ldmdavs r9, {r1, r5, r9, sl, lr} │ │ │ │ - blx 0x168f718 │ │ │ │ + blx 0x168f658 │ │ │ │ ldrsbtcc pc, [r4], -r8 @ │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ andlt r0, r3, r0, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x100f728 │ │ │ │ - bicscc pc, ip, sp, asr #4 │ │ │ │ + bllt 0x100f668 │ │ │ │ + tstpcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8baf162 │ │ │ │ - vaba.s8 q15, , │ │ │ │ - vaddl.s8 q8, d16, d4 │ │ │ │ + @ instruction: 0xf644e7d5 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrrlt 0, 3, pc, r2, cr15 @ │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf962f008 │ │ │ │ - vaba.s8 q15, , │ │ │ │ - vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf644e7d9 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ @ instruction: 0xf03f002e │ │ │ │ svclt 0x0000bc37 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a86c │ │ │ │ + bl 0xfec2a7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ stmdavs r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r5!, {r8, sp} │ │ │ │ @ instruction: 0xf6454602 │ │ │ │ vmov.i32 d21, #786432 @ 0x000c0000 │ │ │ │ stmdbvs fp!, {r0, r2, r4, r7, sl} │ │ │ │ - bvs 0xaf7a94 │ │ │ │ + bvs 0xaf79d4 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0293010 │ │ │ │ - blvs 0x1a12500 │ │ │ │ - blle 0x39aeb0 │ │ │ │ - vmax.s8 d20, d5, d16 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + blvs 0x1a12440 │ │ │ │ + blle 0x39adf0 │ │ │ │ + @ instruction: 0xf6444620 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf163012e │ │ │ │ andlt pc, r3, r5, ror #16 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmiblt sl!, {r6, ip, sp, lr, pc}^ │ │ │ │ ldc2l 1, cr15, [ip, #596]! @ 0x254 │ │ │ │ - vmax.s8 d20, d5, d3 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + @ instruction: 0xf6444603 │ │ │ │ + vmla.f d23, d16, d0[2] │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf163681a │ │ │ │ andlt pc, r3, r5, asr r8 @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmiblt sl!, {r6, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a8e8 │ │ │ │ + bl 0xfec2a828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf1cb6818 │ │ │ │ andcc pc, r1, fp, asr pc @ │ │ │ │ - vhadd.s8 d29, d5, d7 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + @ instruction: 0xf644d007 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf03f4010 │ │ │ │ - blmi 0x302698 │ │ │ │ + blmi 0x3025d8 │ │ │ │ @ instruction: 0xf1956b5c │ │ │ │ @ instruction: 0x4603fdd5 │ │ │ │ - orreq pc, r8, r5, asr #4 │ │ │ │ + bicvc pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf82ef163 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmiblt r4, {r6, ip, sp, lr, pc}^ │ │ │ │ addseq r6, r5, ip, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -199889,249 +199841,249 @@ │ │ │ │ @ instruction: 0xf1586708 │ │ │ │ strmi pc, [r4], -r5, ror #28 │ │ │ │ stmib sp, {r4, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r6, [sl], -r0, lsl #14 │ │ │ │ @ instruction: 0x46404e1d │ │ │ │ @ instruction: 0xf1ca4621 │ │ │ │ @ instruction: 0x1e05f9c3 │ │ │ │ - blle 0x6ee554 │ │ │ │ + blle 0x6ee494 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - orrseq pc, ip, r5, asr #4 │ │ │ │ + bicsvc pc, ip, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffcf162 │ │ │ │ @ instruction: 0x462a6b70 │ │ │ │ @ instruction: 0xf0404621 │ │ │ │ - blvs 0x1dd1df8 │ │ │ │ + blvs 0x1dd1d38 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf03f0100 │ │ │ │ strtmi pc, [r0], -r3, lsl #21 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf15841f0 │ │ │ │ @ instruction: 0xf195be33 │ │ │ │ strmi pc, [r3], -r7, lsl #27 │ │ │ │ - orreq pc, r8, r5, asr #4 │ │ │ │ + bicvc pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffe0f162 │ │ │ │ @ instruction: 0xf978f040 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 1, 1, pc, cr0, cr8, {2} @ │ │ │ │ - addseq pc, r8, r5, asr #4 │ │ │ │ + sbcsvc pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1f8f8da │ │ │ │ + blx 0x1f8f81a │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r6, r5, ip, lsl sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a9ec │ │ │ │ + bl 0xfec2a92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ mcr2 7, 2, pc, cr12, cr15, {7} @ │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf1585000 │ │ │ │ @ instruction: 0x4604fe13 │ │ │ │ mrcmi 3, 0, fp, cr13, cr8, {4} │ │ │ │ vst1.8 {d20-d22}, [pc], r1 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ - blx 0xb8f8ba │ │ │ │ - blvs 0x1e9b02c │ │ │ │ + blx 0xb8f7fa │ │ │ │ + blvs 0x1e9af6c │ │ │ │ @ instruction: 0x462adb17 │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + @ instruction: 0xf6444638 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf162012e │ │ │ │ - blvs 0x1d136d8 │ │ │ │ + blvs 0x1d13618 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf948f040 │ │ │ │ andcs r6, r1, #117760 @ 0x1cc00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ - blx 0xd8f93c │ │ │ │ + blx 0xd8f87c │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15840f8 │ │ │ │ @ instruction: 0xf195bde3 │ │ │ │ @ instruction: 0x4603fd37 │ │ │ │ - orreq pc, r8, r5, asr #4 │ │ │ │ + bicvc pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff90f162 │ │ │ │ @ instruction: 0xf928f040 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15840f8 │ │ │ │ - vmla.f32 , , │ │ │ │ - vshr.s64 d16, d8, #64 │ │ │ │ + @ instruction: 0xf644bdd1 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf03f002e │ │ │ │ ldrb pc, [r3, fp, lsr #22]! @ │ │ │ │ addseq r6, r5, ip, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2aa88 │ │ │ │ + bl 0xfec2a9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdbvs ip, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0406a1d │ │ │ │ tstplt r0, #757760 @ p-variant is OBSOLETE @ 0xb9000 │ │ │ │ - blx 0xffc8f9a0 │ │ │ │ + blx 0xffc8f8e0 │ │ │ │ @ instruction: 0xf8d0b1f8 │ │ │ │ @ instruction: 0xb1e33294 │ │ │ │ ldrdcc pc, [ip], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1cb │ │ │ │ @ instruction: 0xb1b66428 │ │ │ │ @ instruction: 0xf1c24630 │ │ │ │ addmi pc, r4, #70656 @ 0x11400 │ │ │ │ stmdbne r3!, {r0, r4, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x01a4f245 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ svclt 0x00884283 │ │ │ │ stmdami r9, {r0, r2, r8, r9, fp, ip} │ │ │ │ @ instruction: 0x462a1933 │ │ │ │ @ instruction: 0xf1626b40 │ │ │ │ pop {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0404070 │ │ │ │ - vadd.i8 , , │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + @ instruction: 0xf644b8e9 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf03f4070 │ │ │ │ svclt 0x0000baef │ │ │ │ addseq r6, r5, ip, lsl sp │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ab04 │ │ │ │ + bl 0xfec2aa44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2l 0, cr15, [r2], #-232 @ 0xffffff18 │ │ │ │ - vrhadd.s8 , , q8 │ │ │ │ - vaddw.s8 q8, q8, d28 │ │ │ │ + @ instruction: 0xf644b160 │ │ │ │ + vmla.f d23, d16, d0[7] │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf85cf161 │ │ │ │ @ instruction: 0x4620b950 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 1, cr15, [sl], {95} @ 0x5f │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c24620 │ │ │ │ @ instruction: 0xf1a0fb03 │ │ │ │ strtmi r0, [r0], -r8, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 1, cr15, [r8, #-380] @ 0xfffffe84 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ab54 │ │ │ │ + bl 0xfec2aa94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 q9, q6, q1 │ │ │ │ - vsra.s64 q8, q8, #64 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vand d16, d10, d19 │ │ │ │ - vrshr.s64 d20, d28, #64 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf03a4605 │ │ │ │ @ instruction: 0x4604fb51 │ │ │ │ @ instruction: 0xf03a4628 │ │ │ │ @ instruction: 0xf7fffc23 │ │ │ │ @ instruction: 0xf8d4ffb9 │ │ │ │ @ instruction: 0x46043098 │ │ │ │ strtmi fp, [r1], -r3, ror #2 │ │ │ │ - adcseq pc, r8, r5, asr #4 │ │ │ │ + rscsvc pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf854f07f │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 1, cr15, [r2, #-352]! @ 0xfffffea0 │ │ │ │ vmax.s8 d20, d5, d17 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ strtmi pc, [r0], -r7, asr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1584030 │ │ │ │ svclt 0x0000bd25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2abd0 │ │ │ │ + bl 0xfec2ab10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf647b082 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf160012e │ │ │ │ stmdavs r1, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b391 │ │ │ │ - rscmi pc, r4, ip, asr #4 │ │ │ │ + eormi pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2 7, cr15, [r8], {62} @ 0x3e │ │ │ │ + ldc2l 7, cr15, [r8], #248 @ 0xf8 │ │ │ │ orrslt r4, r0, #6291456 @ 0x600000 │ │ │ │ - blx 0xffa8faea │ │ │ │ + blx 0xffa8fa2a │ │ │ │ strmi r2, [r5], -r2, asr #6 │ │ │ │ - rscseq pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + eorseq pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + rscscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x8fb0c │ │ │ │ + blx 0x8fa4c │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vrshr.s64 q10, q10, #64 │ │ │ │ mrcvs 2, 0, r2, cr11, cr5, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ stc2 1, cr15, [lr, #384] @ 0x180 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - sbcseq pc, r4, r5, asr #4 │ │ │ │ + andseq pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #504]! @ 0x1f8 │ │ │ │ @ instruction: 0xf1a22001 │ │ │ │ stmdavs r1!, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscseq pc, r0, r5, asr #4 │ │ │ │ + eorseq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #504]! @ 0x1f8 │ │ │ │ @ instruction: 0xf1604620 │ │ │ │ andcs pc, r1, r1, ror sp @ │ │ │ │ mrrc2 1, 10, pc, lr, cr2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ac84 │ │ │ │ + bl 0xfec2abc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r8] │ │ │ │ - rscmi pc, r8, ip, asr #4 │ │ │ │ + eormi pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-232] @ 0xffffff18 │ │ │ │ vmax.s8 d20, d5, d4 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf07e002e │ │ │ │ @ instruction: 0x4620ffd1 │ │ │ │ @ instruction: 0xf6432200 │ │ │ │ - vmla.f d17, d0, d1[2] │ │ │ │ + vaddw.s8 q8, q8, d9 │ │ │ │ @ instruction: 0xf15f010d │ │ │ │ strtmi pc, [r0], -r7, lsl #20 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00b8f15e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2acc8 │ │ │ │ + bl 0xfec2ac08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd17a10 │ │ │ │ + blmi 0xd17950 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf8d00300 │ │ │ │ addmi r3, fp, #140 @ 0x8c │ │ │ │ - blmi 0xc07f1c │ │ │ │ - blls 0x2adb50 │ │ │ │ + blmi 0xc07e5c │ │ │ │ + blls 0x2ada90 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 127) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8c0460c │ │ │ │ ldmdavs fp, {r2, r3, r7, ip} │ │ │ │ rscle r2, r6, r0, lsl #22 │ │ │ │ msrcs SPSR_fx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf5b8c │ │ │ │ + blcs 0xf5acc │ │ │ │ vqadd.s8 , q15, │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r8, #1051] @ 0x41b │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbcpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @@ -200140,112 +200092,112 @@ │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ @ instruction: 0xf8eef1c5 │ │ │ │ stc2l 0, cr15, [r2], #-484 @ 0xfffffe1c │ │ │ │ strmi r9, [r1], -r4, lsl #22 │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ vshl.s8 d21, d0, d5 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf083002e │ │ │ │ ldr pc, [sl, pc, lsr #18]! │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi sp, [sl], -sl, lsl #2 │ │ │ │ - subsne pc, ip, r5, asr #4 │ │ │ │ + addseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andlt r4, r9, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdblt ip, {r0, r1, r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff3ef1d2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ @ instruction: 0xf643b0a6 │ │ │ │ @ instruction: 0xf2c014dc │ │ │ │ - blge 0xa94e08 │ │ │ │ + blge 0xa94d48 │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ vmax.s8 d20, d5, d5 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ @ instruction: 0xf853002e │ │ │ │ stmib sp, {r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blmi 0xae07cc │ │ │ │ + blmi 0xae070c │ │ │ │ @ instruction: 0x9325681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1b16823 │ │ │ │ - blls 0x112100 │ │ │ │ + blls 0x112040 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d26820 │ │ │ │ stmdavs r1!, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b1200a │ │ │ │ stmdavs r1!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4628 │ │ │ │ - @ instruction: 0xf083faff │ │ │ │ + @ instruction: 0xf083fb5f │ │ │ │ ldmiblt r0, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x40fe3a │ │ │ │ + blx 0x40fd7a │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ @ instruction: 0xf1c1a802 │ │ │ │ stmdage r3, {r2, r3, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ ldc2 1, cr15, [lr, #644] @ 0x284 │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ @ instruction: 0xf1a19223 │ │ │ │ @ instruction: 0xf73cfc65 │ │ │ │ - @ instruction: 0xf083ff4b │ │ │ │ + @ instruction: 0xf083ffab │ │ │ │ strmi pc, [r4], -pc, lsl #17 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d5, d1 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ @ instruction: 0xf1b1002e │ │ │ │ - blls 0x152098 │ │ │ │ + blls 0x151fd8 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d24620 │ │ │ │ strtmi pc, [r1], -r9, lsl #30 │ │ │ │ @ instruction: 0xf1b1200a │ │ │ │ strtmi pc, [r8], -fp, ror #30 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4621 │ │ │ │ - strtmi pc, [r0], -fp, asr #21 │ │ │ │ + strtmi pc, [r0], -fp, lsr #22 │ │ │ │ @ instruction: 0xf872f083 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ - sbcsvc pc, ip, ip, asr #4 │ │ │ │ + andsvc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -ip]! │ │ │ │ ldrbmi r0, [r0, -r0, lsl #20]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf73f200c │ │ │ │ - svclt 0x0000be9b │ │ │ │ + svclt 0x0000befb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ae9c │ │ │ │ + bl 0xfec2addc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vmls.i d21, d0, d0[1] │ │ │ │ andscs r0, r0, #-1795162112 @ 0x95000000 │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ - blx 0xff1901c4 │ │ │ │ + blx 0xff190104 │ │ │ │ @ instruction: 0xf73d6020 │ │ │ │ - movwcs pc, #19993 @ 0x4e19 @ │ │ │ │ + movwcs pc, #20089 @ 0x4e79 @ │ │ │ │ andcs fp, r2, #32, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x61a260a1 │ │ │ │ rsbvs r6, r3, r3, ror #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2aee8 │ │ │ │ + bl 0xfec2ae28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ stccs 8, cr6, [r1], {68} @ 0x44 │ │ │ │ stmdavs r5, {r1, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ and r2, r2, r1, lsl #2 │ │ │ │ @@ -200261,56 +200213,56 @@ │ │ │ │ strtmi pc, [r0], -r3, lsr #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ tstcs r2, r1, lsl #8 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ - blle 0x55dd48 │ │ │ │ + blle 0x55dc88 │ │ │ │ movtpl pc, #16964 @ 0x4244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdble sl, {r1, r7, r9, lr} │ │ │ │ tsteq r3, sl, lsl r8 │ │ │ │ ldrdle r1, [r7], -r0 │ │ │ │ - blcs 0xea0b0 │ │ │ │ + blcs 0xe9ff0 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2af80 │ │ │ │ + bl 0xfec2aec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d13 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs lr, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldmdbne r7!, {r2, r8} │ │ │ │ @ instruction: 0x460dd011 │ │ │ │ - stc2 7, cr15, [r2, #244]! @ 0xf4 │ │ │ │ + mcr2 7, 0, pc, cr2, cr13, {1} @ │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, sp, r3, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q14, q12 │ │ │ │ - vrsra.s64 q8, q14, #64 │ │ │ │ + vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vsra.s64 q8, q2, #64 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ addcs r0, r3, #49 @ 0x31 │ │ │ │ mrc2 1, 2, pc, cr8, cr13, {4} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2afec │ │ │ │ + bl 0xfec2af2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d8 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r4, #92, 16 @ 0x5c0000 │ │ │ │ ldmdavs ip, {r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -200318,93 +200270,93 @@ │ │ │ │ strcs sp, [r3, #-12] │ │ │ │ andcs r5, r0, r5, lsr #32 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - orrsne pc, r4, r5, asr #4 │ │ │ │ + bicseq pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscspl pc, r0, r0, asr #4 │ │ │ │ + eorspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addcs r4, ip, #1024 @ 0x400 │ │ │ │ mcr2 1, 1, pc, cr10, cr13, {4} @ │ │ │ │ - eorseq ip, r3, r0, lsl r1 │ │ │ │ + eorseq ip, r3, r0, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2b04c │ │ │ │ + bl 0xfec2af8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d4 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - orrsne pc, r4, r5, asr #4 │ │ │ │ + bicseq pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscspl pc, r0, r0, asr #4 │ │ │ │ + eorspl pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addscs r4, fp, #1024 @ 0x400 │ │ │ │ ldc2l 1, cr15, [lr, #628]! @ 0x274 │ │ │ │ - eorseq ip, r3, r4, lsr #2 │ │ │ │ + eorseq ip, r3, r4, rrx │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b0a4 │ │ │ │ + bl 0xfec2afe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrls 15, 0, r0, cr4, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vand , q2, q3 │ │ │ │ vmla.f d21, d0, d0[6] │ │ │ │ @ instruction: 0x96040195 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r3, fp, sp, lr} │ │ │ │ smlsdxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ strb r1, [ip, r3, ror #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b0e0 │ │ │ │ + bl 0xfec2b020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0xe571c │ │ │ │ + blcs 0xe565c │ │ │ │ stmiavs fp, {r0, r1, r6, r8, ip, lr, pc}^ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ @ instruction: 0x4603f917 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e198 │ │ │ │ + blt 0x56e0d8 │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e4a4 │ │ │ │ + blt 0x56e3e4 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x56e6b0 │ │ │ │ - bvs 0x96c494 │ │ │ │ + blt 0x56e5f0 │ │ │ │ + bvs 0x96c3d4 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x58275c │ │ │ │ + blt 0x58269c │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x582774 │ │ │ │ + blt 0x5826b4 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x56efe0 │ │ │ │ + blt 0x56ef20 │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x56f7ec │ │ │ │ + blt 0x56f72c │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -200412,31 +200364,31 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b1a4 │ │ │ │ + bl 0xfec2b0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr8, {7} │ │ │ │ - blle 0x8c8008 │ │ │ │ + blle 0x8c7f48 │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ ldrhlt pc, [r8, #135]! @ 0x87 @ │ │ │ │ - blcs 0xf1fd0 │ │ │ │ + blcs 0xf1f10 │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf968f031 │ │ │ │ - blle 0x41dfe4 │ │ │ │ + blle 0x41df24 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -200450,29 +200402,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8030 │ │ │ │ @ instruction: 0xf73d9034 │ │ │ │ - @ instruction: 0x4629fc59 │ │ │ │ + @ instruction: 0x4629fcb9 │ │ │ │ strtmi fp, [r0], -r0, lsr #6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ - blle 0xd1e048 │ │ │ │ + blle 0xd1df88 │ │ │ │ vmax.s8 d20, d4, d18 │ │ │ │ vmls.i d21, d0, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf8cd0800 │ │ │ │ movwcs r9, #8 │ │ │ │ - @ instruction: 0x11acf245 │ │ │ │ + mvneq pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6436026 │ │ │ │ - vshr.s64 d22, d9, #64 │ │ │ │ + vshr.s64 , , #64 │ │ │ │ @ instruction: 0xf73d000d │ │ │ │ - andlt pc, r5, fp, lsr #25 │ │ │ │ + andlt pc, r5, fp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ cdpne 15, 0, cr15, cr2, cr7, {4} │ │ │ │ @@ -200497,15 +200449,15 @@ │ │ │ │ @ instruction: 0xf4180140 │ │ │ │ svclt 0x00186f80 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0000f418 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ @ instruction: 0xf90af1cd │ │ │ │ - ble 0x59b908 │ │ │ │ + ble 0x59b848 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf195d416 │ │ │ │ @ instruction: 0x4601f8d9 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -200514,30 +200466,30 @@ │ │ │ │ ldrb r0, [r6, r2, lsl #2] │ │ │ │ ldc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ ldr r1, [r4, r3, ror #15]! │ │ │ │ vmax.s8 d20, d12, d26 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ vand d16, d5, d19 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf082002e │ │ │ │ @ instruction: 0xe7dcfe3f │ │ │ │ str r2, [r2, lr, lsl #2]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b358 │ │ │ │ + bl 0xfec2b298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x1ca5b0 │ │ │ │ + blcc 0x1ca4f0 │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr8, cr15, {7} │ │ │ │ @@ -200548,47 +200500,47 @@ │ │ │ │ @ instruction: 0xf195daea │ │ │ │ strmi pc, [r3], -r9, lsl #17 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bicsne pc, r4, r5, asr #4 │ │ │ │ + tstpne r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf73d4628 │ │ │ │ - @ instruction: 0x4620fbfd │ │ │ │ + @ instruction: 0x4620fc5d │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ tstcs r9, r5, lsr lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - mvnne pc, r5, asr #4 │ │ │ │ + msrne R8_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r3, lsr r2 │ │ │ │ - blx 0x7107ae │ │ │ │ - eorseq ip, r3, r4, asr #2 │ │ │ │ + blx 0x7106ee │ │ │ │ + eorseq ip, r3, r4, lsl #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ - blls 0x365a54 │ │ │ │ + blls 0x365994 │ │ │ │ strmi r3, [lr], -r1, lsl #20 │ │ │ │ svclt 0x0028429d │ │ │ │ - bcs 0x1a5ab8 │ │ │ │ + bcs 0x1a59f8 │ │ │ │ ldm pc, {r0, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbcc r1, {r1, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46610219 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ strmi pc, [r1], -r9, ror #30 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ @@ -200604,28 +200556,28 @@ │ │ │ │ movwcs r1, #2770 @ 0xad2 │ │ │ │ svclt 0x00284295 │ │ │ │ @ instruction: 0x462a4615 │ │ │ │ @ instruction: 0xff4cf030 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ strtmi r6, [sl], -r3, ror #17 │ │ │ │ ldrmi r6, [r9], #-2145 @ 0xfffff79f │ │ │ │ - svc 0x006cf73b │ │ │ │ + svc 0x00ccf73b │ │ │ │ ldrtmi r6, [r8], -r3, ror #17 │ │ │ │ strtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ rscvs r4, r3, r1, lsr r6 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ movwcs r6, #2146 @ 0x862 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ vcgt.s8 d25, d5, d3 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73dc300 │ │ │ │ - andlt pc, r4, r9, ror fp @ │ │ │ │ + ldrdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #1633 @ 0x661 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @@ -200643,20 +200595,20 @@ │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ @ instruction: 0xf04fe7a0 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ mulcs r0, sl, r7 │ │ │ │ - mvnne pc, r5, asr #4 │ │ │ │ + msrne R8_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsccs pc, sl, #64, 4 │ │ │ │ - blx 0x1f908e8 │ │ │ │ - eorseq ip, r3, r8, asr r1 │ │ │ │ + blx 0x1f90828 │ │ │ │ + mlaseq r3, r8, r0, ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200668,21 +200620,21 @@ │ │ │ │ tstcs r9, r9, asr #30 │ │ │ │ tstls r6, r8, lsr r6 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f4621 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b5a4 │ │ │ │ + bl 0xfec2b4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldmdavs r3, {r1, r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xd43c8 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xd4308 │ │ │ │ strmi r9, [lr], -sl, lsl #22 │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xf1bc461d │ │ │ │ ldmdale r5, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ andseq r2, r6, #-1879048189 @ 0x90000003 │ │ │ │ ldrbtmi r2, [r1], -r1, lsl #6 │ │ │ │ @@ -200700,43 +200652,43 @@ │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2130 @ 0x852 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ vcgt.s8 d25, d5, d3 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73de300 │ │ │ │ - andlt pc, r5, sp, asr #21 │ │ │ │ + andlt pc, r5, sp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ @ instruction: 0x462a4671 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ strmi pc, [r1], -pc, ror #28 │ │ │ │ stmdavs r0!, {r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1cd462a │ │ │ │ mcrrne 10, 11, pc, r3, cr11 @ │ │ │ │ - b 0x14a5c70 │ │ │ │ + b 0x14a5bb0 │ │ │ │ svclt 0x001875e0 │ │ │ │ mrsle r2, (UNDEF: 18) │ │ │ │ @ instruction: 0xff28f194 │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ strb r4, [r8, fp, lsr #12] │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ - blmi 0x19493c │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ + blmi 0x19487c │ │ │ │ subvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000f9db │ │ │ │ - eorseq ip, r3, r0, ror r1 │ │ │ │ + ldrhteq ip, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200758,15 +200710,15 @@ │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460c4610 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdhi pc, [r8], -sp @ │ │ │ │ stc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ cmplt r8, r9, lsl #2 │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xd4514 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xd4454 │ │ │ │ svceq 0x0003f1bc │ │ │ │ ldm pc, {r1, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {r2, r3, ip, sp, lr, pc} │ │ │ │ tstcs sp, lr, lsl #4 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r8], -r8, lsl #2 │ │ │ │ @@ -200775,59 +200727,59 @@ │ │ │ │ @ instruction: 0xf1b84708 │ │ │ │ eorle r0, lr, r1, lsl #30 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ @ instruction: 0xf1b8d03a │ │ │ │ eorle r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xe7e92116 │ │ │ │ vadd.i8 q11, , q1 │ │ │ │ - vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ eorhi pc, r8, sp, asr #17 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73d41f0 │ │ │ │ - stmdavs r0, {r0, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ + stmdavs r0, {r0, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4633463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ ldc2 1, cr15, [ip, #816]! @ 0x330 │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ @ instruction: 0x460e3fff │ │ │ │ svclt 0x00184607 │ │ │ │ andle r2, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ @ instruction: 0xf194e7ca │ │ │ │ stmdavs r1, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461719d2 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - blle 0xff49fda4 │ │ │ │ + blle 0xff49fce4 │ │ │ │ @ instruction: 0x2100689a │ │ │ │ - bl 0x1d25094 │ │ │ │ - blle 0xff314dc8 │ │ │ │ + bl 0x1d24fd4 │ │ │ │ + blle 0xff314d08 │ │ │ │ ubfx r6, pc, #1, #10 │ │ │ │ ldmibne r2, {r1, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1464617 │ │ │ │ strb r0, [pc, r0, lsl #12]! │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ - blmi 0x194a84 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ + blmi 0x1949c4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf166323b │ │ │ │ svclt 0x0000f937 │ │ │ │ - eorseq ip, r3, r8, lsl #3 │ │ │ │ + eorseq ip, r3, r8, asr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b7e4 │ │ │ │ + bl 0xfec2b724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ smlatbcs r9, r7, fp, pc @ │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1a3204 │ │ │ │ + blcs 0x1a3144 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -200839,52 +200791,52 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - msrcs R12_fiq, r5 │ │ │ │ + msrne (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmiblt r4!, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x612294 │ │ │ │ @ instruction: 0xf1cc6840 │ │ │ │ smlattcs r0, r9, ip, pc @ │ │ │ │ strbne r4, [r7, r6, lsl #12] │ │ │ │ @ instruction: 0xf194b910 │ │ │ │ stmdavs r1, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ - mvnne pc, r5, asr #4 │ │ │ │ + msrne R8_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subscc pc, r5, #64, 4 │ │ │ │ @ instruction: 0xf8cef166 │ │ │ │ - mlaseq r3, ip, r1, ip │ │ │ │ + ldrsbteq ip, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b8b4 │ │ │ │ + bl 0xfec2b7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4b3e │ │ │ │ mcrls 6, 1, r4, cr6, cr4, {0} │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xf126d2 │ │ │ │ + blx 0xf12612 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ - blcs 0x16e6e8 │ │ │ │ - blcs 0x1c8778 │ │ │ │ - blcs 0x148734 │ │ │ │ + blcs 0x16e628 │ │ │ │ + blcs 0x1c86b8 │ │ │ │ + blcs 0x148674 │ │ │ │ stmdavs r6, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf1c0a802 │ │ │ │ stmdbge r2, {r1, r3, r4, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cb4630 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2, lsr fp │ │ │ │ @@ -200896,20 +200848,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmvs r2, {r1, r2, r3, r6, r8, ip, lr, pc} │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x93264621 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ - teqpcs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf73d6300 │ │ │ │ - blmi 0x892c50 │ │ │ │ - blls 0x8ae7b0 │ │ │ │ + blmi 0x892d10 │ │ │ │ + blls 0x8ae6f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -200925,24 +200877,24 @@ │ │ │ │ tstcs r9, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9126 │ │ │ │ @ instruction: 0x462833ff │ │ │ │ eorlt r4, r1, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ andcs r4, r0, r8, lsl #14 │ │ │ │ - mvnne pc, r5, asr #4 │ │ │ │ + msrne R8_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbcc pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf846f166 │ │ │ │ @ instruction: 0xf92af1d2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq ip, [r3], -r0 │ │ │ │ + ldrshteq ip, [r3], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b9cc │ │ │ │ + bl 0xfec2b90c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #30 │ │ │ │ adclt r4, r1, r7, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @@ -200960,15 +200912,15 @@ │ │ │ │ ldc2l 1, cr15, [r2, #-592] @ 0xfffffdb0 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, sp, r8, lsr #15 │ │ │ │ strtmi r4, [r0], -r2, lsr #18 │ │ │ │ - blx 0x1592832 │ │ │ │ + blx 0x1592772 │ │ │ │ subsmi r4, r1, #2097152 @ 0x200000 │ │ │ │ svclt 0x00183a00 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x46134630 │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -200976,76 +200928,76 @@ │ │ │ │ eorlt sp, r1, r0, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - teqpcs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf8a4f73d │ │ │ │ + @ instruction: 0xf904f73d │ │ │ │ stmdbge r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrdcs lr, [r9, -r3] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ ldrb r4, [r7, r8, lsr #15] │ │ │ │ @ instruction: 0xf8baf1d2 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ - blmi 0x214d60 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ + blmi 0x214ca0 │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1659000 │ │ │ │ svclt 0x0000ffc9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, asr #3 │ │ │ │ - eorseq ip, r3, r8, lsr r2 │ │ │ │ + eorseq ip, r3, r8, lsl #2 │ │ │ │ + eorseq ip, r3, r8, ror r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsr #1 │ │ │ │ @ instruction: 0x46074b3f │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldrdhi pc, [r0], sp @ │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf800f73d │ │ │ │ + @ instruction: 0xf860f73d │ │ │ │ @ instruction: 0x4629b198 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x1e05fb53 │ │ │ │ movwcs sp, #2867 @ 0xb33 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - cmppcs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strls r9, [r0, #-771] @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf85af73d │ │ │ │ + @ instruction: 0xf8baf73d │ │ │ │ @ instruction: 0x4601e013 │ │ │ │ stmdage r4, {r4, r5, r6, r9, sp} │ │ │ │ cdp 1, 4, cr15, cr2, cr0, {6} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xf92926 │ │ │ │ + blx 0xf92866 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [fp], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ - blmi 0xa26800 │ │ │ │ - blls 0x92e9ac │ │ │ │ + blmi 0xa26740 │ │ │ │ + blls 0x92e8ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 113) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x7f5124 │ │ │ │ - blls 0x92e9d0 │ │ │ │ + blmi 0x7f5064 │ │ │ │ + blls 0x92e910 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ @ instruction: 0xf04f426d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ strls r4, [r8, #-1585]! @ 0xfffff9cf │ │ │ │ pop {r1, r5, ip, sp, pc} │ │ │ │ @@ -201057,45 +201009,45 @@ │ │ │ │ strmi pc, [r4], -r1, ror #28 │ │ │ │ @ instruction: 0xf194b140 │ │ │ │ stmdavs r1, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strbne r4, [r3, r2, lsr #12]! │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xe7c647b0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe5129b4 │ │ │ │ + blx 0xfe5128f4 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04fd0f2 │ │ │ │ submi r3, r1, #-268435441 @ 0xf000000f │ │ │ │ @ instruction: 0xe7ed4613 │ │ │ │ str r2, [pc, lr, lsl #2]! │ │ │ │ @ instruction: 0xf81ef1d2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bbe0 │ │ │ │ + bl 0xfec2bb20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff7cf73c │ │ │ │ + @ instruction: 0xffdcf73c │ │ │ │ biclt r4, r0, r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlsne.f32 s30, s11, s30 │ │ │ │ strtmi sp, [r2], -fp, lsr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ vrshl.s8 d25, d0, d5 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ - @ instruction: 0xf73c012e │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + vsra.s64 d17, d4, #64 │ │ │ │ + @ instruction: 0xf73d012e │ │ │ │ + andlt pc, r3, r9, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bdf0 │ │ │ │ - blx 0xfee92a2c │ │ │ │ + blx 0xfee9296c │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [r2], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201109,15 +201061,15 @@ │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1590b4a │ │ │ │ + blx 0x1590a8a │ │ │ │ @ instruction: 0xf1a7b1b8 │ │ │ │ strmi pc, [r1], -fp, ror #20 │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf194b110 │ │ │ │ stmdavs r1, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @@ -201133,35 +201085,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8038 │ │ │ │ @ instruction: 0xf73c903c │ │ │ │ - strtmi pc, [r9], -r3, lsl #30 │ │ │ │ + strtmi pc, [r9], -r3, ror #30 │ │ │ │ @ instruction: 0x4620b318 │ │ │ │ - blx 0x1692aec │ │ │ │ - blle 0xc9c308 │ │ │ │ + blx 0x1692a2c │ │ │ │ + blle 0xc9c248 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1512af8 │ │ │ │ - blle 0x165eb00 │ │ │ │ + blx 0x1512a38 │ │ │ │ + blle 0x165ea40 │ │ │ │ andls r2, r4, r0, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - msrcs (UNDEF: 96), r5 │ │ │ │ + asrne pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwls r9, #13568 @ 0x3500 │ │ │ │ - @ instruction: 0xff56f73c │ │ │ │ + @ instruction: 0xffb6f73c │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462083f0 │ │ │ │ - blx 0xd92b34 │ │ │ │ + blx 0xd92a74 │ │ │ │ ldcle 14, cr1, [r7], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [lr, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ @@ -201175,15 +201127,15 @@ │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ @ instruction: 0x4604fadb │ │ │ │ @ instruction: 0x4649b1f8 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ vmlane.f32 s30, s4, s26 │ │ │ │ movwcs sp, #7642 @ 0x1dda │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xff490c50 │ │ │ │ + blx 0xff490b90 │ │ │ │ lsllt r4, r1, #12 │ │ │ │ @ instruction: 0xf1a74620 │ │ │ │ @ instruction: 0x4601f9ff │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf194b110 │ │ │ │ stmdavs r1, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ @@ -201196,23 +201148,23 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0xf73c461e │ │ │ │ - bicslt pc, r0, r5, lsl #29 │ │ │ │ + bicslt pc, r0, r5, ror #29 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9d8f7ff │ │ │ │ - blle 0xc9c404 │ │ │ │ + blle 0xc9c344 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - cmnpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrsne pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - mcr2 7, 7, pc, cr2, cr12, {1} @ │ │ │ │ + @ instruction: 0xff42f73c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463181f0 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -201235,15 +201187,15 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #4592 @ 0x11f0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1690d40 │ │ │ │ + blx 0x1690c80 │ │ │ │ @ instruction: 0xf1a5b1c8 │ │ │ │ @ instruction: 0x4604ffbf │ │ │ │ mcrrne 7, 12, r1, r3, cr6 │ │ │ │ strtmi sp, [r2], -pc │ │ │ │ @ instruction: 0x46404633 │ │ │ │ ldrmi r9, [r8, r0, lsl #10]! │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -201252,26 +201204,26 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf19481f0 │ │ │ │ stmdavs r5, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ smlattcs lr, fp, r7, lr │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bec4 │ │ │ │ + bl 0xfec2be04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - mcr2 7, 0, pc, cr10, cr12, {1} @ │ │ │ │ + mcr2 7, 3, pc, cr10, cr12, {1} @ │ │ │ │ movwcs fp, #416 @ 0x1a0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - cmnpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11bcf245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - mcr2 7, 3, pc, cr12, cr12, {1} @ │ │ │ │ + mcr2 7, 6, pc, cr12, cr12, {1} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ orrlt r2, r4, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @@ -201287,34 +201239,34 @@ │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ @ instruction: 0x4604f9fb │ │ │ │ @ instruction: 0xf151b1c0 │ │ │ │ movwcs pc, #3891 @ 0xf33 @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xff3cf192 │ │ │ │ - blt 0x583550 │ │ │ │ + blt 0x583490 │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strb r2, [fp, lr, lsl #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bf7c │ │ │ │ + bl 0xfec2bebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d18, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ vand d16, d12, d19 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf888f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ tstge r1, #-1073741794 @ 0xc000001e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ @@ -201327,32 +201279,32 @@ │ │ │ │ @ instruction: 0xf6cd63ef │ │ │ │ @ instruction: 0xf8c063ad │ │ │ │ andlt r3, r3, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x212f66 │ │ │ │ + blx 0x212ea6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c004 │ │ │ │ + bl 0xfec2bf44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e6660 │ │ │ │ + blls 0x1e65a0 │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ @ instruction: 0xf8c22294 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - cmppcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, ip, ip, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f83d │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmnlt r3, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r2, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201363,28 +201315,28 @@ │ │ │ │ andlt r4, r2, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c080 │ │ │ │ + bl 0xfec2bfc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r9, [sp], -r6, lsl #22 │ │ │ │ @ instruction: 0xb12b461c │ │ │ │ @ instruction: 0xf8d04614 │ │ │ │ @ instruction: 0x46252294 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ vqsub.s8 d16, d12, d19 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xfffcf038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201395,29 +201347,29 @@ │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c100 │ │ │ │ + bl 0xfec2c040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e675c │ │ │ │ + blls 0x1e669c │ │ │ │ @ instruction: 0xf8d0b143 │ │ │ │ @ instruction: 0xf1b32294 │ │ │ │ svclt 0x00180419 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xd4f1c @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xd4e5c @ │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d18, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ vand d16, d12, d19 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xffbaf038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -201428,28 +201380,28 @@ │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c184 │ │ │ │ + bl 0xfec2c0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - blls 0x2e67a0 │ │ │ │ + blls 0x2e66e0 │ │ │ │ vcgt.s8 d27, d28, d19 │ │ │ │ - vmlsl.s q9, d0, d0[3] │ │ │ │ + vsubhn.i16 d17, q8, q6 │ │ │ │ @ instruction: 0x46150633 │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c22294 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff7af038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201460,19 +201412,19 @@ │ │ │ │ andsvc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlsl.s q9, d0, d0[3] │ │ │ │ + vsubhn.i16 d17, q8, q6 │ │ │ │ vmin.s8 d16, d12, d19 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff4cf038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ movwcs r1, #4676 @ 0x1244 │ │ │ │ ldrmi r3, [sl], -r1, lsl #18 │ │ │ │ @@ -201481,31 +201433,31 @@ │ │ │ │ strtmi r7, [pc], -r5, lsl #16 │ │ │ │ @ instruction: 0xf8d0e7b3 │ │ │ │ ldrb r1, [r2, r8, asr #6]! │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrtmi r2, [sp], -lr, lsl #6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c258 │ │ │ │ + bl 0xfec2c198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0x10668e0 │ │ │ │ + blmi 0x1066820 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ orrlt r0, r9, #0, 6 │ │ │ │ - strbcs pc, [ip], -ip, asr #4 @ │ │ │ │ + strne pc, [ip], ip, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c33294 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff0af038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #411 @ 0x19b │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @@ -201514,76 +201466,76 @@ │ │ │ │ andlt sp, r7, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8c0bdf0 │ │ │ │ @ instruction: 0xe7eb7210 │ │ │ │ - blvc 0x890758 │ │ │ │ + blvc 0x890698 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlsl.s q9, d0, d0[3] │ │ │ │ + vsubhn.i16 d17, q8, q6 │ │ │ │ vmin.s8 d16, d12, d19 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blvc 0x190730 │ │ │ │ + blvc 0x190670 │ │ │ │ mrc2 0, 6, pc, cr10, cr8, {1} │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ movwcs r1, #580 @ 0x244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ - bl 0x4235a8 │ │ │ │ + bl 0x4234e8 │ │ │ │ strtmi r0, [r0], -r3, lsl #4 │ │ │ │ - blx 0x1113a │ │ │ │ - blls 0x183744 │ │ │ │ - blt 0x7bb934 │ │ │ │ + blx 0x1107a │ │ │ │ + blls 0x183684 │ │ │ │ + blt 0x7bb874 │ │ │ │ addsmi fp, pc, #73728 @ 0x12000 │ │ │ │ addsmi fp, r5, #8, 30 │ │ │ │ strtmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0a7 │ │ │ │ strdcs r3, [fp, #-127] @ 0xffffff81 │ │ │ │ @ instruction: 0xe79e463d │ │ │ │ movtne pc, #35024 @ 0x88d0 @ │ │ │ │ @ instruction: 0xf04fe7e3 │ │ │ │ strdcs r3, [lr, -pc] │ │ │ │ @ instruction: 0xe796463d │ │ │ │ mrrc2 1, 13, pc, lr, cr1 @ │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c368 │ │ │ │ + bl 0xfec2c2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616231b │ │ │ │ - strbcs pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + strne pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vshl.s8 d25, d0, d12 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ mrc2 0, 4, pc, cr0, cr8, {1} │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3cb │ │ │ │ @ instruction: 0xf5051258 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ movtlt r3, #13148 @ 0x335c │ │ │ │ tstcc r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xffbaf02f │ │ │ │ - blls 0x301edc │ │ │ │ + blls 0x301e1c │ │ │ │ @ instruction: 0xb3bb6807 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ vshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fe6d │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ biclt r3, fp, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r3, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201605,34 +201557,34 @@ │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xe7c51bbf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ swpcs fp, r1, [r0] │ │ │ │ - strbcs pc, [ip, #-588] @ 0xfffffdb4 @ │ │ │ │ + strne pc, [ip, #588] @ 0x24c │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ tstls r5, sp, lsr #4 │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ stmdavs r9, {r1, r4, r5, r7, r8, fp, lr} │ │ │ │ @ instruction: 0xf04f910f │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fe1f │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe1ff0 │ │ │ │ + blcs 0xe1f30 │ │ │ │ @ instruction: 0xf8d0d04b │ │ │ │ tstcs fp, #80, 4 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mcr2 0, 0, pc, cr10, cr8, {1} @ │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3d3 │ │ │ │ mrcne 2, 3, r6, cr11, cr8, {2} │ │ │ │ ldmdale r8!, {r4, r5, r8, r9, fp, sp} │ │ │ │ @@ -201664,44 +201616,44 @@ │ │ │ │ @ instruction: 0xf8d00100 │ │ │ │ @ instruction: 0xe7b27210 │ │ │ │ andsvs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf643e7c3 │ │ │ │ vshl.s64 , q6, #0 │ │ │ │ @ instruction: 0x463b0595 │ │ │ │ vrhadd.s8 d18, d5, d1 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vsubl.s8 q9, d0, d0 │ │ │ │ stmdavs r8!, {r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf9a2f1d1 │ │ │ │ andcs r6, r0, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf73c4620 │ │ │ │ - @ instruction: 0xf73bff57 │ │ │ │ - @ instruction: 0xf504fbb7 │ │ │ │ + @ instruction: 0xf73bffb7 │ │ │ │ + @ instruction: 0xf504fc17 │ │ │ │ svccs 0x00205800 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ strhi pc, [r0], r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5831 @ 0x16c7 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ ldrsblt pc, [r8, #-239]! @ 0xffffff11 @ │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xef394 │ │ │ │ + blcs 0xef2d4 │ │ │ │ ldrbhi pc, [r2], r0 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [r1], r0, asr #32 @ │ │ │ │ addscs pc, r4, #212, 16 @ 0xd40000 │ │ │ │ tstcs fp, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf8c24620 │ │ │ │ vqadd.s8 d17, d28, d16 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ strls r0, [r0, #-557] @ 0xfffffdd3 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [r0, #224] @ 0xe0 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f84a9 │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ @@ -201713,20 +201665,20 @@ │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf5048ff0 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe216c │ │ │ │ + blcs 0xe20ac │ │ │ │ tstcs fp, #147 @ 0x93 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2l 0, cr15, [lr, #-224] @ 0xffffff20 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ andcs r8, r0, #2030043136 @ 0x79000000 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @@ -201743,60 +201695,60 @@ │ │ │ │ cdp2 0, 6, cr15, cr10, cr15, {1} │ │ │ │ addsle r2, r9, r0, lsl #16 │ │ │ │ ldrsbtvs pc, [ip], r9 @ │ │ │ │ cdpcs 8, 0, cr6, cr0, cr7, {0} │ │ │ │ strbthi pc, [sp], -r0 @ │ │ │ │ ldrsbtcc pc, [r8], r9 @ │ │ │ │ strcc lr, [sl], -sp, asr #19 │ │ │ │ - beq 0xf118a8 │ │ │ │ + beq 0xf117e8 │ │ │ │ ldrdcc pc, [r0], #137 @ 0x89 │ │ │ │ ldrtmi sl, [r9], sl, lsl #28 │ │ │ │ - bleq 0x1115bc │ │ │ │ + bleq 0x1114fc │ │ │ │ @ instruction: 0xf8cd930c │ │ │ │ @ instruction: 0xf898b034 │ │ │ │ - blcs 0xe21fc │ │ │ │ + blcs 0xe213c │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ cdp2 0, 4, cr15, cr8, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0af77 │ │ │ │ ldmdavs r3!, {r2, ip, sp, pc} │ │ │ │ strcc r6, [r4], -r3 │ │ │ │ @ instruction: 0xf1093704 │ │ │ │ ldrbmi r0, [r6, #-2312] @ 0xfffff6f8 │ │ │ │ str sp, [r2, r7, ror #3]! │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fcf1 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe224c │ │ │ │ + blcs 0xe218c │ │ │ │ ldrthi pc, [r7], #-0 @ │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe76f2394 │ │ │ │ addsne pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x4620231b │ │ │ │ ldrsbtmi pc, [r0], r1 @ │ │ │ │ vrshl.s8 d25, d0, d12 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fcd3 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2288 │ │ │ │ + blcs 0xe21c8 │ │ │ │ strhi pc, [lr], #-0 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7534394 │ │ │ │ - blcc 0xfe787d28 │ │ │ │ + blcc 0xfe787c68 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ movtcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldrbhi pc, [r0], #-0 @ │ │ │ │ andcs sl, r1, r6, lsl #18 │ │ │ │ @@ -201804,16 +201756,16 @@ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1c73308 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d18-d21}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ svcls 0x0008339a │ │ │ │ smlatbcs r3, r2, fp, pc @ │ │ │ │ - blx 0x19bcb2 │ │ │ │ - bl 0x111996c │ │ │ │ + blx 0x19bbf2 │ │ │ │ + bl 0x11198ac │ │ │ │ @ instruction: 0xf50471e7 │ │ │ │ vadd.i8 d21, d14, d0 │ │ │ │ vmla.i d19, d0, d0[2] │ │ │ │ @ instruction: 0xf8982095 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ stmdavs r2, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ stmdbeq r2, {r0, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -201821,49 +201773,49 @@ │ │ │ │ movwcs r8, #1054 @ 0x41e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ andvs r2, r7, r0, lsl #6 │ │ │ │ @ instruction: 0xf8986043 │ │ │ │ - blcs 0xe231c │ │ │ │ - ldrthi pc, [pc], #0 @ 0xd55b0 @ │ │ │ │ + blcs 0xe225c │ │ │ │ + ldrthi pc, [pc], #0 @ 0xd54f0 @ │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr6, cr15, {1} @ │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ subvs r9, r3, r0 │ │ │ │ @ instruction: 0xf504e717 │ │ │ │ @ instruction: 0xf8d45800 │ │ │ │ @ instruction: 0xf898a294 │ │ │ │ - blcs 0xe234c │ │ │ │ + blcs 0xe228c │ │ │ │ bichi pc, sl, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2 0, cr15, [r0, #188]! @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898aecf │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0x1015fc │ │ │ │ + blcs 0x10153c │ │ │ │ ldrbthi pc, [r5], #0 @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ ldc2 0, cr15, [r0, #188] @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8daaebf │ │ │ │ stmdavs r2, {r3, r6, r7, ip, sp} │ │ │ │ @ instruction: 0x3717e9d3 │ │ │ │ svccs 0x00011aff │ │ │ │ svclt 0x003846b9 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c0454a │ │ │ │ @ instruction: 0xf89884f8 │ │ │ │ - blcs 0xe23a4 │ │ │ │ + blcs 0xe22e4 │ │ │ │ ldrhi pc, [fp] │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ ldrbtcc pc, [pc], r9, lsl #2 @ │ │ │ │ @@ -201885,27 +201837,27 @@ │ │ │ │ @ instruction: 0xf8124613 │ │ │ │ stmdblt r1, {r0, r8, r9, sl, fp, ip} │ │ │ │ movwcc r7, #8208 @ 0x2010 │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ ldmle r5!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fbfd │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0xde434 │ │ │ │ + bcs 0xde374 │ │ │ │ ldrbhi pc, [r8, #-0]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e67c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe244c │ │ │ │ + blcs 0xe238c │ │ │ │ @ instruction: 0x83b6f000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2 0, cr15, [r0, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ae4f │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -201913,257 +201865,257 @@ │ │ │ │ movwcs r8, #5216 @ 0x1460 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 0, cr15, [r0, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - mvnspl pc, r4, asr #12 │ │ │ │ + teqppl r9, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff3301 │ │ │ │ ldrb pc, [r1], -pc, asr #20 @ │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi pc, [r6], -r1, lsr #21 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ tstcs fp, #-2030043136 @ 0x87000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xfed91832 │ │ │ │ + blx 0xfed91772 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, #268435471 @ 0x1000000f │ │ │ │ addsvs lr, r4, #3194880 @ 0x30c000 │ │ │ │ @ instruction: 0xf1c2e632 │ │ │ │ @ instruction: 0xf648fd6d │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x460201db │ │ │ │ tstcs fp, #32, 12 @ 0x2000000 │ │ │ │ strls r1, [r0, #-2004] @ 0xfffff82c │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ strtcc lr, [r2], #-3012 @ 0xfffff43c │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf504e6b9 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2508 │ │ │ │ + blcs 0xe2448 │ │ │ │ rscshi pc, r7, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r2], {47} @ 0x2f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fb75 │ │ │ │ svceq 0x00f65000 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #1043 @ 0x413 │ │ │ │ orrsvs lr, r4, #192, 18 @ 0x300000 │ │ │ │ tstcs fp, #244, 10 @ 0x3d000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x18118de │ │ │ │ + blx 0x181181e │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8d0829f │ │ │ │ strcs r3, [r1, #-840] @ 0xfffffcb8 │ │ │ │ strtmi r3, [r0], -r1, lsl #22 │ │ │ │ subpl pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - cmnpvc r9, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61b9f644 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ - strb pc, [pc, #3319] @ 0xd6523 @ │ │ │ │ + strb pc, [pc, #3319] @ 0xd6463 @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4917 @ 0x1335 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xef870 │ │ │ │ + blcs 0xef7b0 │ │ │ │ orrshi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ stc2l 0, cr15, [r4], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad93 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9874 │ │ │ │ + blcs 0xf97b4 │ │ │ │ strthi pc, [r4], #-0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ strbmi r6, [fp], -r5, lsl #16 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - cmppne sp, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, sp, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ ldr pc, [r3, #3417] @ 0xd59 │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4694 @ 0x1256 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xef8e8 │ │ │ │ + blcs 0xef828 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ stc2 0, cr15, [r8], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad57 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf98ec │ │ │ │ + blcs 0xf982c │ │ │ │ bicshi pc, r0, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ @ instruction: 0xff84f174 │ │ │ │ @ instruction: 0xf1c84606 │ │ │ │ - blx 0x18d3a58 │ │ │ │ + blx 0x18d3998 │ │ │ │ andls pc, r0, r9, lsl #5 │ │ │ │ ldrtmi r9, [r3], -r1, lsl #4 │ │ │ │ stmdage r5, {r0, r8, sp} │ │ │ │ - adcscs pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + rscsne pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ mrc2 1, 1, pc, cr0, cr0, {6} │ │ │ │ - blle 0x25f930 │ │ │ │ + blle 0x25f870 │ │ │ │ strbmi r1, [r6, #-3142] @ 0xfffff3ba │ │ │ │ ldrthi pc, [r0], #-576 @ 0xfffffdc0 @ │ │ │ │ @ instruction: 0xf1bd9805 │ │ │ │ @ instruction: 0xf24cfe55 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ tstcs fp, #-805306366 @ 0xd0000002 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xfec91a38 │ │ │ │ + blx 0xfec91978 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf04f8369 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e52c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe26ec │ │ │ │ + blcs 0xe262c │ │ │ │ andshi pc, r0, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xff511a4a │ │ │ │ + blx 0xff51198a │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898acff │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4917 @ 0x1335 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xff111a6a │ │ │ │ + blx 0xff1119aa │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r2, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6444620 │ │ │ │ - vbic.i32 q11, #5 @ 0x00000005 │ │ │ │ + vsra.s64 d21, d21, #64 │ │ │ │ movwls r0, #8461 @ 0x210d │ │ │ │ movwpl lr, #2509 @ 0x9cd │ │ │ │ stc2 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e4fe │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2748 │ │ │ │ + blcs 0xe2688 │ │ │ │ subhi pc, r3, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xfe991aa6 │ │ │ │ + blx 0xfe9919e6 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ - mvnsvs pc, r4, asr #12 │ │ │ │ + teqpvs r5, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strbt pc, [r5], #3567 @ 0xdef @ │ │ │ │ @ instruction: 0xf02f4630 │ │ │ │ mcrne 12, 0, pc, cr7, cr5, {2} @ │ │ │ │ addshi pc, sp, #192, 4 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ subspl pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - cmnppl r1, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41b1f644 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9700 │ │ │ │ ldrb pc, [r1], #3259 @ 0xcbb @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4674 @ 0x1242 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], #252 @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefa6c │ │ │ │ + blcs 0xef9ac │ │ │ │ subshi pc, pc, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ - blx 0x1a91b1e │ │ │ │ + blx 0x1a91a5e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac95 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9a70 │ │ │ │ + blcs 0xf99b0 │ │ │ │ tstphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ ldrdge pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4921 @ 0x1339 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x1211b62 │ │ │ │ + blx 0x1211aa2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r1, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf8cd3101 │ │ │ │ mrsls sl, (UNDEF: 1) │ │ │ │ - mvnspl pc, r4, asr #12 │ │ │ │ + teqppl r9, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffcf7fe │ │ │ │ @ instruction: 0xf504e480 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2844 │ │ │ │ + blcs 0xe2784 │ │ │ │ @ instruction: 0x81aff000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xa11ba2 │ │ │ │ + blx 0xa11ae2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac53 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4697 @ 0x1259 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ @@ -202171,97 +202123,97 @@ │ │ │ │ mcrrge 4, 3, pc, r4, cr15 @ │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4833 @ 0x12e1 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x211be2 │ │ │ │ + blx 0x211b22 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vorr.i32 , #13 @ 0x0000000d │ │ │ │ + vsra.s64 d16, d13, #64 │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf504e444 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe28bc │ │ │ │ + blcs 0xe27fc │ │ │ │ bichi pc, r0, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xffb11c18 │ │ │ │ + blx 0xffb11b58 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r1, r2, r4, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500f99b │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe28f8 │ │ │ │ + blcs 0xe2838 │ │ │ │ bichi pc, lr, r0 │ │ │ │ movtpl pc, #35024 @ 0x88d0 @ │ │ │ │ ldrtmi r3, [r3], -r0, asr #26 │ │ │ │ @ instruction: 0xf6444620 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - vhsub.s8 d16, d5, d13 │ │ │ │ - vmla.f d16, d0, d1[3] │ │ │ │ + vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf644020d │ │ │ │ + vaddw.s8 , q8, d13 │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e40e │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2928 │ │ │ │ + blcs 0xe2868 │ │ │ │ msrhi SPSR_fc, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xfed91c84 │ │ │ │ + blx 0xfed91bc4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - mvnspl pc, r4, asr #12 │ │ │ │ + teqppl r9, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf7fffab9 │ │ │ │ @ instruction: 0xf504bbf5 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe295c │ │ │ │ + blcs 0xe289c │ │ │ │ mrshi pc, (UNDEF: 68) @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xfe711cb8 │ │ │ │ + blx 0xfe711bf8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898abc7 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4546 @ 0x11c2 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfef12d1c │ │ │ │ + blge 0xfef12c5c │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4645 @ 0x1225 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x1f11cf8 │ │ │ │ + blx 0x1f11c38 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8d0aba7 │ │ │ │ ldrtmi r8, [r8], -r0 │ │ │ │ - blx 0x1e91d0a │ │ │ │ + blx 0x1e91c4a │ │ │ │ andls r4, r5, r6, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf1b9ab9d │ │ │ │ svclt 0x00840f0b │ │ │ │ @ instruction: 0xf8d42116 │ │ │ │ vqsub.s8 d2, d16, d4 │ │ │ │ vand q12, , │ │ │ │ - vsra.s64 d18, d4, #64 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf1bf012e │ │ │ │ strmi pc, [r2], r1, lsr #27 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf1b982a3 │ │ │ │ stmdble r6, {r0, r1, r8, r9, sl, fp} │ │ │ │ svceq 0x0007f1b9 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @@ -202273,72 +202225,72 @@ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4382 @ 0x111e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1b92db8 │ │ │ │ + blge 0x1b92cf8 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefce0 │ │ │ │ + blcs 0xefc20 │ │ │ │ tstphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1792dd8 │ │ │ │ + blge 0x1792d18 │ │ │ │ ldrtmi r6, [sl], -r3, lsl #16 │ │ │ │ @ instruction: 0xf6444620 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vbic.i32 d21, #9 @ 0x00000009 │ │ │ │ movwcc r0, #4365 @ 0x110d │ │ │ │ mrc2 7, 3, pc, cr4, cr14, {7} │ │ │ │ - bllt 0x1c13cf0 │ │ │ │ + bllt 0x1c13c30 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #10 │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf6440295 │ │ │ │ - vbic.i32 , #1 @ 0x00000001 │ │ │ │ + vsra.s64 d20, d17, #64 │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ - blx 0x1293d0a │ │ │ │ - bllt 0x1813d10 │ │ │ │ + blx 0x1293c4a │ │ │ │ + bllt 0x1813c50 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1693d1c │ │ │ │ + bllt 0x1693c5c │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xd12e2c │ │ │ │ + blge 0xd12d6c │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ - bllt 0xfef53d34 │ │ │ │ + bllt 0xfef53c74 │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1293d3c │ │ │ │ + bllt 0x1293c7c │ │ │ │ andsvs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - bllt 0x1193d44 │ │ │ │ + bllt 0x1193c84 │ │ │ │ subcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vst3.16 {d30,d32,d34}, [pc :64] │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ @ instruction: 0xf8c0339a │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ movwcs fp, #6967 @ 0x1b37 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ - bllt 0x493d70 │ │ │ │ + bllt 0x493cb0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf9d6f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac36 │ │ │ │ movwcs fp, #6915 @ 0x1b03 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - blt 0xfff13d9c │ │ │ │ + blt 0xfff13cdc │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf9c0f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffadf0 │ │ │ │ movwcs fp, #6893 @ 0x1aed │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -202346,118 +202298,118 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffab4b │ │ │ │ andcs fp, r4, #929792 @ 0xe3000 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf9acf02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrdvs sl, [r7], -fp │ │ │ │ - bllt 0xff9d3ddc │ │ │ │ + bllt 0xff9d3d1c │ │ │ │ tstls r6, r6, lsl #16 │ │ │ │ strbmi pc, [sl, -pc, asr #8] @ │ │ │ │ ldrcc pc, [sl, r3, asr #13] │ │ │ │ smlabtne r1, r0, r9, lr │ │ │ │ @ instruction: 0xf1c260c1 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmpeq fp, r8, lsl #4 │ │ │ │ - bne 0x1796340 │ │ │ │ + bne 0x1796280 │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r2, r0, ror #22 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ - bl 0x115bf80 │ │ │ │ - bls 0x258e18 │ │ │ │ - b 0x14bc238 │ │ │ │ - b 0x13d9150 │ │ │ │ + bl 0x115bec0 │ │ │ │ + bls 0x258d58 │ │ │ │ + b 0x14bc178 │ │ │ │ + b 0x13d9090 │ │ │ │ sbcseq r7, fp, r3, asr ip │ │ │ │ andcs pc, r7, r2, lsr #23 │ │ │ │ - blx 0x29c176 │ │ │ │ - bl 0x1116234 │ │ │ │ + blx 0x29c0b6 │ │ │ │ + bl 0x1116174 │ │ │ │ @ instruction: 0xf7ff010c │ │ │ │ movwcs fp, #7068 @ 0x1b9c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr1, cr15, {3} │ │ │ │ - blt 0xfe993e48 │ │ │ │ + blt 0xfe993d88 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf96af02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac4a │ │ │ │ movwcs fp, #6807 @ 0x1a97 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sp, #508]! @ 0x1fc │ │ │ │ - blt 0xfe413e74 │ │ │ │ + blt 0xfe413db4 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf954f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebc │ │ │ │ movwcs fp, #6785 @ 0x1a81 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - blt 0x1e93ea0 │ │ │ │ + blt 0x1e93de0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf93ef02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccb │ │ │ │ movwcs fp, #6763 @ 0x1a6b │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - blt 0x1913ecc │ │ │ │ + blt 0x1913e0c │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf928f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffae40 │ │ │ │ movwcs fp, #6741 @ 0x1a55 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ - blt 0x1393ef8 │ │ │ │ + blt 0x1393e38 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf912f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaee7 │ │ │ │ movwcs fp, #6719 @ 0x1a3f │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - blt 0xe13f24 │ │ │ │ + blt 0xe13e64 │ │ │ │ subpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldcne 6, cr14, [r1, #-192]! @ 0xffffff40 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf8faf02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0aa29 │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ tstcs fp, #92, 20 @ 0x5c000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xffaaf037 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xa3b2810d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ - blt 0xb13f78 │ │ │ │ + blt 0xb13eb8 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf8d2f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac6e │ │ │ │ movwcs fp, #6655 @ 0x19ff │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @@ -202470,50 +202422,50 @@ │ │ │ │ @ instruction: 0xf8bcf02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffada7 │ │ │ │ movwcs fp, #6633 @ 0x19e9 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe9531cc │ │ │ │ + blge 0xfe95310c │ │ │ │ ldmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf8a6f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac7e │ │ │ │ movwcs fp, #6611 @ 0x19d3 │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x3d31f8 │ │ │ │ + blge 0x3d3138 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andsvs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ stmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf88cf02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccc │ │ │ │ @ instruction: 0xf8d4b9b9 │ │ │ │ @ instruction: 0x21072294 │ │ │ │ adcsne pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vsubl.s8 q10, d0, d12 │ │ │ │ strtmi r0, [r0], -sp, lsr #4 │ │ │ │ str r9, [r9], #1280 @ 0x500 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf93af193 │ │ │ │ - blcs 0xf0058 │ │ │ │ - blge 0x1dd314c │ │ │ │ + blcs 0xeff98 │ │ │ │ + blge 0x1dd308c │ │ │ │ addscs pc, r4, #212, 16 @ 0xd40000 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - bllt 0x1c54058 │ │ │ │ + bllt 0x1c53f98 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ movwcs sl, #6528 @ 0x1980 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -202535,24 +202487,24 @@ │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6], #508 @ 0x1fc │ │ │ │ stmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff8132d0 │ │ │ │ + blge 0xff813210 │ │ │ │ ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r5, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #-508] @ 0xd5ef0 │ │ │ │ + ldcge 4, cr15, [pc, #-508] @ 0xd5e30 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vaddhn.i16 d18, q0, q11 │ │ │ │ - blne 0xdd7100 │ │ │ │ + blne 0xdd7040 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf03f4620 │ │ │ │ @ instruction: 0x4620fd33 │ │ │ │ @ instruction: 0xf918f1a0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ @@ -202580,72 +202532,72 @@ │ │ │ │ @ instruction: 0xf7ff60bc │ │ │ │ @ instruction: 0x1d31b97f │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xffdaf02e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf109a909 │ │ │ │ strdvs r3, [r6], -pc @ │ │ │ │ - blt 0x1ad4184 │ │ │ │ + blt 0x1ad40c4 │ │ │ │ mvnvs pc, #78643200 @ 0x4b00000 │ │ │ │ @ instruction: 0x63adf6cd │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ @ instruction: 0xffc4f02e │ │ │ │ orrslt r9, r8, #81920 @ 0x14000 │ │ │ │ - @ instruction: 0xf7394632 │ │ │ │ - stmdals r5, {r3, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ - blx 0x7928a8 │ │ │ │ - blt 0x1e141b4 │ │ │ │ + @ instruction: 0xf73a4632 │ │ │ │ + stmdals r5, {r3, r6, fp, sp, lr, pc} │ │ │ │ + blx 0x7927e8 │ │ │ │ + blt 0x1e140f4 │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - orrscs pc, r8, r5, asr #4 │ │ │ │ + bicsne pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1bf4630 │ │ │ │ ldmdblt r8, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf8d4d921 │ │ │ │ andcs r3, sp, #148, 4 @ 0x40000009 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ adcscs pc, r0, r3, asr #17 │ │ │ │ - blt 0xfead41e4 │ │ │ │ + blt 0xfead4124 │ │ │ │ stmibeq r9, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ ldrtmi r0, [sl], -r1, lsl #6 │ │ │ │ - mvnspl pc, r4, asr #12 │ │ │ │ + teqppl r9, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4010f8d9 │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strls r7, [r1], #-1234 @ 0xfffffb2e │ │ │ │ @ instruction: 0xff04f7fd │ │ │ │ ldmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1bd4608 │ │ │ │ @ instruction: 0xf7fff9e9 │ │ │ │ @ instruction: 0xf7fdb8bb │ │ │ │ stmdbmi r5, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r2, [r6], -r5, lsl #4 │ │ │ │ ldc2l 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ - blt 0xfe254228 │ │ │ │ - blx 0xffd12972 │ │ │ │ + blt 0xfe254168 │ │ │ │ + blx 0xffd128b2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq ip, r3, r4, asr r2 │ │ │ │ + mlaseq r3, r4, r1, ip │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d448 │ │ │ │ + bl 0xfec2d388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 q9, q6, q1 │ │ │ │ - vaddhn.i16 d18, q8, q6 │ │ │ │ + vmls.i d17, d16, d0[3] │ │ │ │ vqshl.s8 d16, d19, d10 │ │ │ │ - vrshr.s64 d20, d28, #64 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vmla.f d20, d16, d0[6] │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ @ instruction: 0xf037012d │ │ │ │ @ instruction: 0xf8c0fed7 │ │ │ │ @ instruction: 0x4605409c │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ @ instruction: 0xb12b30a8 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -202653,120 +202605,120 @@ │ │ │ │ @ instruction: 0x47184030 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d4ac │ │ │ │ + bl 0xfec2d3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddhn.i16 d18, q8, q6 │ │ │ │ + vmls.i d17, d16, d0[3] │ │ │ │ @ instruction: 0xf1040433 │ │ │ │ @ instruction: 0xf037000c │ │ │ │ @ instruction: 0xf104fc17 │ │ │ │ ldmfd sp!, {r6} │ │ │ │ @ instruction: 0xf0374010 │ │ │ │ svclt 0x0000bc11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d4d8 │ │ │ │ + bl 0xfec2d418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmax.s8 d20, d5, d1 │ │ │ │ - vmla.i d18, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ @ instruction: 0xf15d002e │ │ │ │ @ instruction: 0x4605f8d1 │ │ │ │ @ instruction: 0xffacf037 │ │ │ │ teqcs r0, #53248 @ 0xd000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ strmi pc, [r4], -r9, lsl #29 │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ @ instruction: 0x4620f87d │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - eorseq ip, r3, r0, lsl #6 │ │ │ │ + eorseq ip, r3, r0, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d538 │ │ │ │ + bl 0xfec2d478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf944f76b │ │ │ │ + @ instruction: 0xf9a4f76b │ │ │ │ @ instruction: 0xff3af037 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ vcge.s8 d18, d5, d24 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf037012e │ │ │ │ - blvs 0x115ce0 │ │ │ │ + blvs 0x115c20 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2144ee │ │ │ │ - eorseq ip, r3, ip, lsl #6 │ │ │ │ + blx 0x21442e │ │ │ │ + eorseq ip, r3, ip, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d584 │ │ │ │ + bl 0xfec2d4c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xff1ef037 │ │ │ │ @ instruction: 0x4601b358 │ │ │ │ - rscmi pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + eormi pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - eorcc pc, r0, r5, asr #4 │ │ │ │ + rsbcs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf874f15d │ │ │ │ @ instruction: 0xf0374605 │ │ │ │ @ instruction: 0x4604ff13 │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ cmnplt r4, sp, lsr #16 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrmi R12_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorscs pc, sp, r6, asr #4 │ │ │ │ + rsbsne pc, sp, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0374030 │ │ │ │ andlt fp, r3, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d5, d16 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ vshl.s8 d16, d30, d5 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ - blmi 0x1568b4 │ │ │ │ + vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + blmi 0x1567f4 │ │ │ │ strls r2, [r0], #-605 @ 0xfffffda3 │ │ │ │ - blx 0x912994 │ │ │ │ - eorseq ip, r3, r0, lsr #6 │ │ │ │ + blx 0x9128d4 │ │ │ │ + eorseq ip, r3, r0, ror #4 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ @ instruction: 0xb113309c │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d628 │ │ │ │ + bl 0xfec2d568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf8caf76b │ │ │ │ + @ instruction: 0xf92af76b │ │ │ │ mcr2 0, 6, pc, cr0, cr7, {1} @ │ │ │ │ cmncs ip, #20, 20 @ 0x14000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ cdpvs 13, 2, cr15, cr3, cr5, {7} │ │ │ │ @ instruction: 0xf8d34606 │ │ │ │ @ instruction: 0xb12b309c │ │ │ │ @ instruction: 0xb11b6b9b │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xb1404798 │ │ │ │ @@ -202775,331 +202727,331 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq ip, r3, ip, lsr r3 │ │ │ │ + eorseq ip, r3, ip, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d69c │ │ │ │ + bl 0xfec2d5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf76b4604 │ │ │ │ - @ instruction: 0xf037f891 │ │ │ │ - bmi 0x4d5ecc │ │ │ │ + @ instruction: 0xf037f8f1 │ │ │ │ + bmi 0x4d5e0c │ │ │ │ andls r2, r0, #144, 6 @ 0x40000002 │ │ │ │ - tstpmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscscs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + eorscs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stc2 0, cr15, [ip, #220]! @ 0xdc │ │ │ │ smlawtlt r3, r3, fp, r6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq ip, r3, r8, asr r3 │ │ │ │ + mlaseq r3, r8, r2, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d6f8 │ │ │ │ + bl 0xfec2d638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf864f76b │ │ │ │ + @ instruction: 0xf8c4f76b │ │ │ │ mrc2 0, 2, pc, cr10, cr7, {1} │ │ │ │ andls r4, r0, #57344 @ 0xe000 │ │ │ │ vcge.s8 d18, d21, d11 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf037012e │ │ │ │ stcvs 13, cr15, [r0], {127} @ 0x7f │ │ │ │ andlt fp, r3, r8, lsl r1 │ │ │ │ - bl 0x2146a0 │ │ │ │ + bl 0x2145e0 │ │ │ │ andlt r4, r3, r0, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq ip, r3, r4, ror r3 │ │ │ │ + ldrhteq ip, [r3], -r4 │ │ │ │ tstpvc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf05c0 │ │ │ │ + blcs 0xf0500 │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - addscc pc, r8, ip, asr #4 │ │ │ │ + sbcscs pc, r8, ip, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blt 0xff192648 │ │ │ │ + blt 0xff192588 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d774 │ │ │ │ + bl 0xfec2d6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -r6, asr #20 │ │ │ │ vcgt.s8 q9, , q12 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - eorscc pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + rsbscs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - ldrbcc pc, [r4, #-581] @ 0xfffffdbb @ │ │ │ │ + ldrcs pc, [r4, #581] @ 0x245 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ stc2l 0, cr15, [r0, #-220] @ 0xffffff24 │ │ │ │ - @ instruction: 0x41a8f24c │ │ │ │ + mvncc pc, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r1, #73400320 @ 0x4600000 │ │ │ │ + andsne pc, r1, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - cmnpne sp, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + @ instruction: 0x03bdf647 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ andne lr, ip, #192, 18 @ 0x300000 │ │ │ │ - rscsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ + eorsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ bicvs r6, r2, #201326594 @ 0xc000002 │ │ │ │ cmppmi ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - subpl pc, r5, #1610612740 @ 0x60000004 │ │ │ │ + addmi pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ strvs r6, [r2], #-1091 @ 0xfffffbbd │ │ │ │ - orrsvs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + bicspl pc, r9, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vmlal.s q9, d0, d1[2] │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ vhsub.s8 d16, d5, d13 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vaddw.s8 q9, q8, d12 │ │ │ │ @ instruction: 0xf03a012e │ │ │ │ strtmi pc, [r9], -r5, asr #24 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ - movtne pc, #54854 @ 0xd646 @ │ │ │ │ + orreq pc, sp, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - eorscs pc, r0, #68157440 @ 0x4100000 │ │ │ │ + rsbsne pc, r0, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf6469300 │ │ │ │ - vrsra.s64 q8, , #64 │ │ │ │ + vorr.i32 d16, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf038030d │ │ │ │ @ instruction: 0x4629fb1d │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vabal.s8 , d16, d0 │ │ │ │ + vmls.f d18, d16, d0[0] │ │ │ │ @ instruction: 0xf03a052e │ │ │ │ strtmi pc, [r9], -r5, asr #31 │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ - vsubw.s8 , q8, d17 │ │ │ │ + vqdmlal.s q11, d16, d1[4] │ │ │ │ vcgt.s8 d16, d6, d13 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ @ instruction: 0xf03a020d │ │ │ │ strtmi pc, [r9], -pc, lsl #25 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vmlal.s q9, d16, d0[3] │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vshl.s64 d19, d28, #0 │ │ │ │ + vshl.s64 q9, q14, #0 │ │ │ │ @ instruction: 0xf03a052e │ │ │ │ strtmi pc, [r9], -sp, lsr #31 │ │ │ │ - @ instruction: 0xf6464620 │ │ │ │ - vsubw.s8 q8, q8, d1 │ │ │ │ + vmax.s8 d20, d6, d16 │ │ │ │ + vqdmlal.s , d16, d1[0] │ │ │ │ vcgt.s8 d16, d6, d13 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d22, d13, #64 │ │ │ │ @ instruction: 0xf03a020d │ │ │ │ @ instruction: 0x4629fc77 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ andlt r0, r5, lr, lsr #4 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0096f03a │ │ │ │ - eorseq ip, r3, ip, asr #7 │ │ │ │ + eorseq ip, r3, ip, lsl #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d8a4 │ │ │ │ + bl 0xfec2d7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -fp, lsr #28 │ │ │ │ @ instruction: 0x4617233a │ │ │ │ - tstpmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmax.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ vpadd.i8 , , │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ strmi r0, [r5], -lr, lsr #2 │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ msrlt SPSR_, #7143424 @ 0x6d0000 │ │ │ │ - bicvc pc, ip, r5, asr #12 │ │ │ │ + tstpvc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ ldmdblt r0, {r0, r2, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r7, r3, r8, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf106bdf0 │ │ │ │ adccs r0, r1, #12, 6 @ 0x30000000 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vorr.i32 q10, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 d19, d8, #0 │ │ │ │ vrshl.s8 d16, d30, d5 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf07b5400 │ │ │ │ ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf07b002e │ │ │ │ movwcs pc, #8111 @ 0x1faf @ │ │ │ │ andlt r7, r3, fp, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - eorseq ip, r3, r4, ror #7 │ │ │ │ + eorseq ip, r3, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d968 │ │ │ │ + bl 0xfec2d8a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #45056 @ 0xb000 │ │ │ │ - tstpmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ vstrvc d31, [r0, #-596] @ 0xfffffdac │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214916 │ │ │ │ - eorseq ip, r3, r4, ror #7 │ │ │ │ + blx 0x214856 │ │ │ │ + eorseq ip, r3, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d9ac │ │ │ │ + bl 0xfec2d8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ vcge.s8 d18, d5, d26 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - eorscc pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + rsbscs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x1d928ae │ │ │ │ + blx 0x1d927ee │ │ │ │ andlt r6, r2, r4, lsl #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq ip, r3, r4, ror #7 │ │ │ │ + eorseq ip, r3, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d9f4 │ │ │ │ + bl 0xfec2d934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - tstpmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ stmibvs r0, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq ip, r3, r4, ror #7 │ │ │ │ + eorseq ip, r3, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2da40 │ │ │ │ + bl 0xfec2d980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - tstpmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ movwcs pc, #2857 @ 0xb29 @ │ │ │ │ orrvs r7, r3, r3, lsl #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq ip, r3, r4, ror #7 │ │ │ │ + eorseq ip, r3, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2da8c │ │ │ │ + bl 0xfec2d9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ vcge.s8 d18, d5, d26 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - eorscc pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + rsbscs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x19298e │ │ │ │ + blx 0x1928ce │ │ │ │ msrpl SPSR_fs, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andsvc r7, ip, r4, asr #10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq ip, r3, r4, ror #7 │ │ │ │ + eorseq ip, r3, r4, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2dadc │ │ │ │ + bl 0xfec2da1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c18 │ │ │ │ teqcs sl, #24, 20 @ 0x18000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ - tstpmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - eorscc pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + rsbscs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf0379e08 │ │ │ │ pkhtbmi pc, r4, r3, asr #21 @ │ │ │ │ - bge 0x1681e0 │ │ │ │ + bge 0x168120 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x401cf8dc │ │ │ │ @ instruction: 0xf06c9402 │ │ │ │ - blmi 0x396718 │ │ │ │ - blls 0x1b0990 │ │ │ │ + blmi 0x396658 │ │ │ │ + blls 0x1b08d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf864f1d0 │ │ │ │ - eorseq ip, r3, r4, ror #7 │ │ │ │ + eorseq ip, r3, r4, lsr #6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2db58 │ │ │ │ + bl 0xfec2da98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c1a │ │ │ │ teqcs sl, #106496 @ 0x1a000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ vceq.f32 d25, d5, d8 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ ldmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d5, d0 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ @ instruction: 0x4602fa95 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x46144633 │ │ │ │ strcs sl, [r0, #-2562] @ 0xfffff5fe │ │ │ │ @ instruction: 0xf06c9502 │ │ │ │ tstplt r8, pc, lsr pc @ p-variant is OBSOLETE │ │ │ │ @@ -203110,70 +203062,70 @@ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1d0bd70 │ │ │ │ svclt 0x0000f823 │ │ │ │ - eorseq ip, r3, r4, ror #7 │ │ │ │ + eorseq ip, r3, r4, lsr #6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2dbdc │ │ │ │ + bl 0xfec2db1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf76a2501 │ │ │ │ - bmi 0x6d61b0 │ │ │ │ + bmi 0x6d6270 │ │ │ │ vcge.s8 d18, d5, d26 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - eorscc pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + rsbscs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x1712ae0 │ │ │ │ + blx 0x1712a20 │ │ │ │ cmppmi ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ vmax.s8 d20, d4, d4 │ │ │ │ vqdmlal.s , d0, d0[7] │ │ │ │ stcvc 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ subsvc r7, sl, sp │ │ │ │ stc2l 0, cr15, [lr, #4]! │ │ │ │ - blx 0xfe912a28 │ │ │ │ + blx 0xfe912968 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ streq r1, [r0, #-6] │ │ │ │ @ instruction: 0xff8cf04a │ │ │ │ - ldc2 7, cr15, [r4, #424]! @ 0x1a8 │ │ │ │ + cdp2 7, 1, cr15, cr4, cr10, {3} │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq ip, r3, r4, ror #7 │ │ │ │ + eorseq ip, r3, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dc54 │ │ │ │ + bl 0xfec2db94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #61440 @ 0xf000 │ │ │ │ - tstpmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ vstrvc s30, [r1, #-124] @ 0xffffff84 │ │ │ │ - sbcvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ + andvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - movwmi pc, #49733 @ 0xc245 @ │ │ │ │ + movtcc pc, #49733 @ 0xc245 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf15ceb04 │ │ │ │ svclt 0x0000bc23 │ │ │ │ - eorseq ip, r3, r4, ror #7 │ │ │ │ + eorseq ip, r3, r4, lsr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2dcac │ │ │ │ + bl 0xfec2dbec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt r5, r3, ip, lsl #1 │ │ │ │ @ instruction: 0xf8d0bb85 │ │ │ │ strmi r3, [r6], r0, lsl #5 │ │ │ │ @ instruction: 0xf640b363 │ │ │ │ strd r7, [r6], -pc @ │ │ │ │ @@ -203181,17 +203133,17 @@ │ │ │ │ @ instruction: 0xf045bf98 │ │ │ │ ldmvs fp, {r0, r8, sl} │ │ │ │ ldmdavs ip, {r0, r1, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, ip, lsl #5 │ │ │ │ @ instruction: 0xf014685c │ │ │ │ @ instruction: 0xd1230010 │ │ │ │ ldrble r0, [r4, #1700]! @ 0x6a4 │ │ │ │ - movwmi pc, #588 @ 0x24c @ │ │ │ │ + movtcc pc, #588 @ 0x24c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31b4f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf163124f │ │ │ │ cmpplt sp, r1, lsr #29 @ p-variant is OBSOLETE │ │ │ │ vst2.8 {d22-d23}, [pc :64], r0 │ │ │ │ @ instruction: 0xf6cf417c │ │ │ │ vand , q8, │ │ │ │ @@ -203237,76 +203189,76 @@ │ │ │ │ vshl.s8 q9, , #0 │ │ │ │ vrshl.s8 , , q10 │ │ │ │ vsubw.s8 q10, q1, d25 │ │ │ │ @ instruction: 0xf6474323 │ │ │ │ @ instruction: 0xf6c912b1 │ │ │ │ @ instruction: 0xf64a6237 │ │ │ │ @ instruction: 0xf2cc6e3d │ │ │ │ - blx 0x222696 │ │ │ │ + blx 0x2225d6 │ │ │ │ @ instruction: 0xf6473300 │ │ │ │ @ instruction: 0xf6c25cbb │ │ │ │ vfma.f32 d17, d4, d11 │ │ │ │ vmvn.i32 , #8 @ 0x00000008 │ │ │ │ - blx 0x456e36 │ │ │ │ - b 0x14d4c04 │ │ │ │ - blx 0x467bb6 │ │ │ │ - blx 0x495012 │ │ │ │ + blx 0x456d76 │ │ │ │ + b 0x14d4b44 │ │ │ │ + blx 0x467af6 │ │ │ │ + blx 0x494f52 │ │ │ │ strbtmi ip, [r9], -r7, lsl #24 │ │ │ │ @ instruction: 0xf404fb0e │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ vldmiavc r3!, {d30-} │ │ │ │ msrcc CPSR_fsxc, #81788928 @ 0x4e00000 │ │ │ │ bicsvc pc, r4, #536870924 @ 0x2000000c │ │ │ │ - b 0x14a7ed8 │ │ │ │ - blx 0x1a5ffe │ │ │ │ - b 0x14b8c40 │ │ │ │ - blx 0x1a4ff6 │ │ │ │ - b 0x14bd038 │ │ │ │ - blx 0x1a5402 │ │ │ │ - b 0x14a7444 │ │ │ │ - blx 0x1a37ee │ │ │ │ + b 0x14a7e18 │ │ │ │ + blx 0x1a5f3e │ │ │ │ + b 0x14b8b80 │ │ │ │ + blx 0x1a4f36 │ │ │ │ + b 0x14bcf78 │ │ │ │ + blx 0x1a5342 │ │ │ │ + b 0x14a7384 │ │ │ │ + blx 0x1a372e │ │ │ │ @ instruction: 0xf646f202 │ │ │ │ - vrsra.s64 d20, d1, #64 │ │ │ │ - b 0xfe157864 │ │ │ │ - blx 0x22377e │ │ │ │ - b 0xfe193440 │ │ │ │ - blx 0x463586 │ │ │ │ - b 0xfe193448 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + b 0xfe1577a4 │ │ │ │ + blx 0x2236be │ │ │ │ + b 0xfe193380 │ │ │ │ + blx 0x4634c6 │ │ │ │ + b 0xfe193388 │ │ │ │ @ instruction: 0xf0804212 │ │ │ │ - blmi 0x5967e4 │ │ │ │ - blls 0x330cb4 │ │ │ │ + blmi 0x596724 │ │ │ │ + blls 0x330bf4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle fp, r0, lsl #6 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ cmnpcs r7, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ mvnpl pc, #200, 4 @ 0x8000000c │ │ │ │ @ instruction: 0xf605fb03 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ - b 0x14a4480 │ │ │ │ - blx 0x1a885a │ │ │ │ - b 0x14d449c │ │ │ │ + b 0x14a43c0 │ │ │ │ + blx 0x1a879a │ │ │ │ + b 0x14d43dc │ │ │ │ @ instruction: 0xe7905636 │ │ │ │ ldrb r2, [ip, r0] │ │ │ │ cdp2 1, 12, cr15, cr0, cr15, {6} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blvs 0xfe1711e0 │ │ │ │ + blvs 0xfe171120 │ │ │ │ @ instruction: 0xd1f44293 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2dec0 │ │ │ │ + bl 0xfec2de00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmvs r5, {r1, r3, r6, r7, fp, sp, lr} │ │ │ │ addsmi r6, r4, #9306112 @ 0x8e0000 │ │ │ │ adcsmi fp, r5, #8, 30 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -203314,114 +203266,114 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmibvs sl, {r2, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f44294 │ │ │ │ stmibvs ip, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xd1f04294 │ │ │ │ @ instruction: 0xf44f6c04 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ - blvs 0xff1760fc │ │ │ │ + blvs 0xff17603c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ vhadd.u32 d18, d15, d0 │ │ │ │ addsmi r0, r0, #738197504 @ 0x2c000000 │ │ │ │ addsmi fp, ip, #8, 30 │ │ │ │ andcs fp, r1, r8, lsl #30 │ │ │ │ stmdavs fp, {r5, r6, r7, ip, lr, pc} │ │ │ │ stmdbvs r8, {r9, sp} │ │ │ │ mvnsvc pc, r3, lsl #12 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stc2 0, cr15, [r8], {4} │ │ │ │ - blx 0xfecdd5ac │ │ │ │ + blx 0xfecdd4ec │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x192200 │ │ │ │ + blhi 0x192140 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0804615 │ │ │ │ @ instruction: 0xb140f89d │ │ │ │ ldrvs pc, [r0], #590 @ 0x24e │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldreq r6, [r9], r3, lsr #16 │ │ │ │ ldrbeq sp, [sl, #1062] @ 0x426 │ │ │ │ andlt sp, r7, ip, lsl #8 │ │ │ │ - blhi 0x192070 │ │ │ │ + blhi 0x191fb0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xffdaf07f │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ andcc pc, r0, #50331648 @ 0x3000000 │ │ │ │ svclt 0x0048029b │ │ │ │ andcs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ - blx 0xa14a9c │ │ │ │ + blx 0xfe2149dc │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ - blhi 0x1920ac │ │ │ │ + blhi 0x191fec │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00c6f07f │ │ │ │ - blhi 0x192418 │ │ │ │ + blhi 0x192358 │ │ │ │ @ instruction: 0xf8d62100 │ │ │ │ ldrtmi r8, [r8], -r4, asr #5 │ │ │ │ @ instruction: 0x901cf8d5 │ │ │ │ - blge 0x211528 │ │ │ │ - mcrr2 7, 3, pc, r4, cr13 @ │ │ │ │ + blge 0x211468 │ │ │ │ + stc2 7, cr15, [r4], #244 @ 0xf4 │ │ │ │ stmib sp, {r1, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi fp, [r1], -r4 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ vabd.s8 d25, d5, d2 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ stc 0, cr0, [sp, #184] @ 0xb8 │ │ │ │ @ instruction: 0xf07f8b00 │ │ │ │ stmdavs r3!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7bb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e004 │ │ │ │ + bl 0xfec2df44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x81adcc │ │ │ │ + blmi 0x81ad0c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smlawble r0, r3, r2, r4 │ │ │ │ tstcs r0, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf01050d1 │ │ │ │ stmdblt r8!, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8b0f08a │ │ │ │ andlt fp, r3, r0, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214fbe │ │ │ │ - blx 0xfe992e8c │ │ │ │ + blx 0x214efe │ │ │ │ + blx 0xfe992dcc │ │ │ │ @ instruction: 0xf8a0f08a │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf08aeb04 │ │ │ │ vadd.i8 d27, d21, d29 │ │ │ │ - vqdmulh.s d20, d16, d0[5] │ │ │ │ + vmull.s8 q10, d0, d20 │ │ │ │ @ instruction: 0xf2450c2e │ │ │ │ - vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ - blmi 0x257328 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ + blmi 0x257268 │ │ │ │ andvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf163c000 │ │ │ │ svclt 0x0000fce3 │ │ │ │ - addeq r8, r3, lr, lsl #27 │ │ │ │ - addeq r8, r3, ip, lsr #29 │ │ │ │ - eorseq ip, r3, r8, lsr #8 │ │ │ │ + addeq r8, r3, lr, asr #28 │ │ │ │ + addeq r8, r3, ip, ror #30 │ │ │ │ + eorseq ip, r3, r8, ror #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrvs pc, [r0, lr, asr #4] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ addlt r4, r8, sp, ror #22 │ │ │ │ @@ -203481,133 +203433,133 @@ │ │ │ │ svcvs 0x00db4628 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xff88f07f │ │ │ │ sbcle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0x462069f7 │ │ │ │ @ instruction: 0xf73d2100 │ │ │ │ - strtmi pc, [r2], -r3, ror #22 │ │ │ │ + strtmi pc, [r2], -r3, asr #23 │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - subspl pc, r0, r5, asr #4 │ │ │ │ + addsmi pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0ef07f │ │ │ │ ldmdbvs r3!, {r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0xf2e00 │ │ │ │ + blcs 0xf2d40 │ │ │ │ ldmdavs r1!, {r2, r6, ip, lr, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0xf8d5e7b1 │ │ │ │ movwcc r3, #4820 @ 0x12d4 │ │ │ │ movwcs sp, #8628 @ 0x21b4 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf8c54628 │ │ │ │ @ instruction: 0xf76432d4 │ │ │ │ - vceq.f32 , q7, │ │ │ │ + vceq.f32 , q15, │ │ │ │ vqdmlal.s q9, d16, d0[5] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, r3, r0, lsl #22 │ │ │ │ ldreq r6, [r9], #-2107 @ 0xfffff7c5 │ │ │ │ vqrshl.s8 d29, d0, d30 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1bb │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1c11104 │ │ │ │ @ instruction: 0xf076fe93 │ │ │ │ stmib sp, {r0, r1, r2, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r1], -r0, lsl #8 │ │ │ │ - bls 0x17dc24 │ │ │ │ - rscsmi pc, r8, r5, asr #4 │ │ │ │ + bls 0x17db64 │ │ │ │ + eorsmi pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrc2 0, 6, pc, cr4, cr15, {3} │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0x4622e772 │ │ │ │ vmin.s8 d20, d5, d17 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0xf8d8fec9 │ │ │ │ strb r4, [r7, -r0]! │ │ │ │ stc2l 1, cr15, [r8], #828 @ 0x33c │ │ │ │ - cmnpmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31b4f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subpl pc, r4, r5, asr #4 │ │ │ │ + addmi pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf19a72f0 │ │ │ │ svclt 0x0000fd1d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r4, asr #8 │ │ │ │ + eorseq ip, r3, r4, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x192524 │ │ │ │ + blhi 0x192464 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r1, r0, asr #23 │ │ │ │ sbcsmi pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ @ instruction: 0xf5b4db2c │ │ │ │ - ble 0x666e94 │ │ │ │ + ble 0x666dd4 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcscc pc, r4, #12910592 @ 0xc50000 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, ip, r0, asr #32 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ - blhi 0x1923a8 │ │ │ │ + blhi 0x1922e8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ movwcs r8, #12272 @ 0x2ff0 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xd1e3429c │ │ │ │ addscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8d26e2a │ │ │ │ - blcs 0xdb368 │ │ │ │ + blcs 0xdb2a8 │ │ │ │ @ instruction: 0x81b7f000 │ │ │ │ - blcs 0xf170c │ │ │ │ + blcs 0xf164c │ │ │ │ @ instruction: 0x4628d0d8 │ │ │ │ bfi r4, r8, #15, #7 │ │ │ │ - blhi 0xfe992768 │ │ │ │ - cmnpmi r4, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + blhi 0xfe9926a8 │ │ │ │ + @ instruction: 0x33b4f245 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ - bpl 0x314510 │ │ │ │ + bpl 0x314450 │ │ │ │ @ instruction: 0xf10a461f │ │ │ │ movwls r0, #18960 @ 0x4a10 │ │ │ │ ldrdcc pc, [r4], r5 │ │ │ │ andle r1, r1, sl, asr ip │ │ │ │ ldrle r0, [r3], #-990 @ 0xfffffc22 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8a38f5b │ │ │ │ vsubl.u q1, d15, d10 │ │ │ │ @ instruction: 0xf8d58f5b │ │ │ │ - blcs 0xe3348 │ │ │ │ + blcs 0xe3288 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x103ca0 │ │ │ │ + blcs 0x103be0 │ │ │ │ msrhi SPSR_, r0, asr #32 │ │ │ │ - bge 0x301d54 │ │ │ │ + bge 0x301c94 │ │ │ │ ldrbmi sl, [r0], -r5, lsl #18 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ stmib sp, {r3, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf7784405 │ │ │ │ - @ instruction: 0xf8d5fa1f │ │ │ │ + @ instruction: 0xf8d5fa7f │ │ │ │ movwls r3, #28804 @ 0x7084 │ │ │ │ svclt 0x001c3301 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ addcc pc, r4, r5, asr #17 │ │ │ │ rschi pc, pc, r0 │ │ │ │ addcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - b 0xfe2f7540 │ │ │ │ + b 0xfe2f7480 │ │ │ │ @ instruction: 0xf8d53618 │ │ │ │ ldmib sp, {r3, r5, r6, r9, ip, sp, pc}^ │ │ │ │ vsubw.u8 q9, q3, d8 │ │ │ │ strcc r0, [r1], -fp, lsl #12 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ biceq lr, r6, fp, lsl #22 │ │ │ │ eorsmi pc, r6, fp, asr r8 @ │ │ │ │ @@ -203636,49 +203588,49 @@ │ │ │ │ tstcs r0, r6, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2403 @ 0xfffff69d │ │ │ │ @ instruction: 0xf108d469 │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x2baf74 │ │ │ │ + bl 0x2baeb4 │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf1b99f00 │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ andmi lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf108d155 │ │ │ │ @ instruction: 0xf646012c │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ ldmibvs sl!, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ - bleq 0xfe311e54 │ │ │ │ + bleq 0xfe311d94 │ │ │ │ andsne pc, r1, r7, lsr r8 @ │ │ │ │ strmi r6, [sl], #-2072 @ 0xfffff7e8 │ │ │ │ @ instruction: 0xf8cb69e3 │ │ │ │ @ instruction: 0x4641305c │ │ │ │ ldrtmi r1, [r8], #-2579 @ 0xfffff5ed │ │ │ │ - blx 0x81336c │ │ │ │ - b 0x12b2bdc │ │ │ │ + blx 0x8132ac │ │ │ │ + b 0x12b2b1c │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ strbtvs r2, [r3], -r8, rrx │ │ │ │ svchi 0x005bf3bf │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x0698681b │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bllt 0xfe7b12ec │ │ │ │ + bllt 0xfe7b122c │ │ │ │ strtmi sl, [r1], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blls 0x216a90 │ │ │ │ - blcs 0x1a8aac │ │ │ │ + blls 0x2169d0 │ │ │ │ + blcs 0x1a89ec │ │ │ │ svcge 0x0038f47f │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ andcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ vqdmlsl.s q1, d0, d0 │ │ │ │ @ instruction: 0x270080f2 │ │ │ │ ldmdavs r3!, {r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @@ -203695,39 +203647,39 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ vqadd.s8 d22, d14, d19 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ mvncs pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf9360 │ │ │ │ + blcs 0xf92a0 │ │ │ │ vhadd.s8 , q15, q2 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [sp, #1049]! @ 0x419 │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r0, r2, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ swpcs r8, r1, [r0] │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1c1110c │ │ │ │ @ instruction: 0xf076fd03 │ │ │ │ - blls 0x415508 │ │ │ │ - bls 0x368b34 │ │ │ │ + blls 0x415448 │ │ │ │ + bls 0x368a74 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - sbcpl pc, r8, r5, asr #4 │ │ │ │ + andpl pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0x4628e79e │ │ │ │ - stc2 7, cr15, [ip], {100} @ 0x64 │ │ │ │ + stc2l 7, cr15, [ip], #400 @ 0x190 │ │ │ │ addcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blcs 0xfb370 │ │ │ │ + blcs 0xfb2b0 │ │ │ │ svcge 0x000df43f │ │ │ │ strbmi sl, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0005f43f │ │ │ │ sbcsmi pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf6bf2c00 │ │ │ │ @@ -203738,15 +203690,15 @@ │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r3, r8, r9, sp}^ │ │ │ │ stmdbls r5, {r8, fp, lr} │ │ │ │ @ instruction: 0xf0014628 │ │ │ │ @ instruction: 0x4604f935 │ │ │ │ @ instruction: 0xfffaf00f │ │ │ │ @ instruction: 0xf8d59a05 │ │ │ │ - b 0xfe15bd44 │ │ │ │ + b 0xfe15bc84 │ │ │ │ vorr.i32 d19, #45568 @ 0x0000b200 │ │ │ │ movwcc r0, #4875 @ 0x130b │ │ │ │ sbceq lr, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf8416042 │ │ │ │ smladx r8, r3, r0, r4 │ │ │ │ msrcc R10_usr, r0 │ │ │ │ @ instruction: 0xf0899803 │ │ │ │ @@ -203758,105 +203710,105 @@ │ │ │ │ orreq pc, r0, r3, lsl r0 @ │ │ │ │ ldrbeq sp, [r8, -r2, lsr #2] │ │ │ │ @ instruction: 0xf022bf42 │ │ │ │ @ instruction: 0xf8c50204 │ │ │ │ strmi r2, [pc], -r8, lsl #1 │ │ │ │ stc2l 0, cr15, [r6, #548]! @ 0x224 │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x103f60 │ │ │ │ + blcs 0x103ea0 │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ @ instruction: 0xf8852300 │ │ │ │ @ instruction: 0xf8d5307f │ │ │ │ stclne 2, cr4, [r3], #-848 @ 0xfffffcb0 │ │ │ │ vst4.32 {d29,d31,d33,d35}, [pc :256], r2 │ │ │ │ strb r3, [r3], -r0, lsl #9 │ │ │ │ @ instruction: 0x464269f9 │ │ │ │ vmla.i8 q11, , │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d20, d16, d0[6] │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0xe729fcd5 │ │ │ │ addeq pc, r0, #34 @ 0x22 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ @ instruction: 0xf8c50301 │ │ │ │ @ instruction: 0xf8c52088 │ │ │ │ @ instruction: 0xf08932d4 │ │ │ │ ldr pc, [r7, r1, asr #27] │ │ │ │ @ instruction: 0x46214632 │ │ │ │ - rscpl pc, ip, r5, asr #4 │ │ │ │ + eorpl pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], {127} @ 0x7f │ │ │ │ @ instruction: 0xf8d5e71a │ │ │ │ - blcs 0xe3e70 │ │ │ │ + blcs 0xe3db0 │ │ │ │ mcrge 4, 2, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf022695a │ │ │ │ cmpvs sl, r0, asr #5 │ │ │ │ - blcs 0xf1acc │ │ │ │ + blcs 0xf1a0c │ │ │ │ @ instruction: 0xe63bd1f8 │ │ │ │ - blx 0xff613ba4 │ │ │ │ - @ instruction: 0xff08f738 │ │ │ │ - cmnpmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff613ae4 │ │ │ │ + @ instruction: 0xff68f738 │ │ │ │ + @ instruction: 0x31b4f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addpl pc, r4, r5, asr #4 │ │ │ │ + sbcmi pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ @ instruction: 0xf19a227f │ │ │ │ vqdmulh.s d31, d5, d7 │ │ │ │ - vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vaddl.s8 q11, d0, d4 │ │ │ │ - blmi 0x197550 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + blmi 0x197490 │ │ │ │ addscc pc, r9, #64, 4 │ │ │ │ - blx 0xfff93b08 │ │ │ │ - eorseq ip, r3, r0, asr r4 │ │ │ │ - eorseq ip, r3, ip, asr r4 │ │ │ │ + blx 0xfff93a48 │ │ │ │ + mlaseq r3, r0, r3, ip │ │ │ │ + mlaseq r3, ip, r3, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e6b0 │ │ │ │ + bl 0xfec2e5f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ @ instruction: 0xf19d30a8 │ │ │ │ ldmdblt r8, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ andlt pc, r3, sp, asr #27 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x215652 │ │ │ │ + blx 0x215592 │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ strb pc, [pc, sp, lsl #25]! @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a04b4b │ │ │ │ addlt r5, sl, r0, lsl #8 │ │ │ │ strvc pc, [r4, #-1444] @ 0xfffffa5c │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ - blvc 0x11d2b8c │ │ │ │ + blvc 0x11d2acc │ │ │ │ strpl pc, [r8, -r0, lsr #11] │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r3, r1, #16, 30 @ 0x40 │ │ │ │ andcs pc, ip, #8585216 @ 0x830000 │ │ │ │ - bge 0x282138 │ │ │ │ - blvc 0x292b60 │ │ │ │ - @ instruction: 0xf82ef778 │ │ │ │ + bge 0x282078 │ │ │ │ + blvc 0x292aa0 │ │ │ │ + @ instruction: 0xf88ef778 │ │ │ │ @ instruction: 0xf7644638 │ │ │ │ - @ instruction: 0xf8d5fb95 │ │ │ │ + @ instruction: 0xf8d5fbf5 │ │ │ │ cdpls 2, 0, cr3, cr3, cr0, {4} │ │ │ │ - blcs 0xfb554 │ │ │ │ + blcs 0xfb494 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r6], r6, lsl #6 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrcc lr, [r6, #-2694] @ 0xfffff57a │ │ │ │ ldrsbhi pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ streq pc, [fp, #-965] @ 0xfffffc3b │ │ │ │ - bl 0x2e4960 │ │ │ │ + bl 0x2e48a0 │ │ │ │ @ instruction: 0xf85801c5 │ │ │ │ cmnlt r4, #53 @ 0x35 │ │ │ │ addmi r6, lr, #4784128 @ 0x490000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ addsmi r0, r9, #-2147483648 @ 0x80000000 │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ stmdbvs r1!, {r0, r2, r5, r8, ip, lr, pc} │ │ │ │ @@ -203864,42 +203816,42 @@ │ │ │ │ strmi r6, [lr, #2401] @ 0x961 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ ldrle r0, [r7, #-923] @ 0xfffffc65 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xd1227f90 │ │ │ │ - blmi 0x971d1c │ │ │ │ - blls 0x331608 │ │ │ │ + blmi 0x971c5c │ │ │ │ + blls 0x331548 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf738d0e4 │ │ │ │ - @ instruction: 0x4631fe5d │ │ │ │ + @ instruction: 0x4631febd │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffce00 │ │ │ │ @ instruction: 0x4604fabd │ │ │ │ - bl 0x303b34 │ │ │ │ + bl 0x303a74 │ │ │ │ subsvs r0, lr, r5, asr #7 │ │ │ │ eorseq pc, r5, r8, asr #16 │ │ │ │ stmdals r3, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0xfec155e6 │ │ │ │ + blx 0xfec15526 │ │ │ │ @ instruction: 0xf646e7d6 │ │ │ │ vrsra.s64 d23, d8, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bge 0x25153c │ │ │ │ + bge 0x25147c │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x15955fc │ │ │ │ + blx 0x159553c │ │ │ │ @ instruction: 0x4638b110 │ │ │ │ - blx 0x151539a │ │ │ │ + blx 0xfed152da │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xce04e9dd │ │ │ │ @ instruction: 0xf1cfe79c │ │ │ │ svclt 0x0000f9fd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @@ -203914,31 +203866,31 @@ │ │ │ │ smlabtne r5, sp, r9, lr │ │ │ │ smlabbls r7, ip, fp, r4 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcr2 1, 4, pc, cr4, cr13, {4} @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strmi r8, [r4], -sl, lsl #1 │ │ │ │ - mrc2 7, 0, pc, cr2, cr11, {1} │ │ │ │ + mrc2 7, 3, pc, cr2, cr11, {1} │ │ │ │ vnmls.f64 d4, d29, d6 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #12288 @ 0x3000 │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - blcs 0xe3844 │ │ │ │ + blcs 0xe3784 │ │ │ │ rschi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0xf5024614 │ │ │ │ - blge 0x26b6b0 │ │ │ │ + blge 0x26b5f0 │ │ │ │ tstcs r1, r8, lsl #20 │ │ │ │ @ instruction: 0xf8843010 │ │ │ │ stmdbge r5, {r4, r5, r6, ip} │ │ │ │ - @ instruction: 0xff76f777 │ │ │ │ + @ instruction: 0xffd6f777 │ │ │ │ @ instruction: 0xf7644620 │ │ │ │ - @ instruction: 0x9e05fadd │ │ │ │ + vmovls.16 d5[0], pc │ │ │ │ rsbhi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ strmi pc, [r0, #-1056] @ 0xfffffbe0 │ │ │ │ strbvs pc, [r0, #1093] @ 0x445 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ ldrcc lr, [r6, -r6, lsl #21] │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -203960,56 +203912,56 @@ │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ vnmlsvs.f64 d9, d11, d3 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, lsl r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf178c │ │ │ │ + blcs 0xf16cc │ │ │ │ @ instruction: 0x4621d159 │ │ │ │ - bge 0x2be734 │ │ │ │ + bge 0x2be674 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmulvs.f64 d15, d19, d31 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, asr r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ @ instruction: 0xf8d39b03 │ │ │ │ stmdacs r0, {r7} │ │ │ │ - bls 0x1cb93c │ │ │ │ + bls 0x1cb87c │ │ │ │ @ instruction: 0xf8822300 │ │ │ │ @ instruction: 0xf73b3070 │ │ │ │ - blmi 0x13d7090 │ │ │ │ - blls 0x4b17c0 │ │ │ │ + blmi 0x13d7150 │ │ │ │ + blls 0x4b1700 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 0x111577a │ │ │ │ + blx 0x11156ba │ │ │ │ stmdals r3, {r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffc500 │ │ │ │ @ instruction: 0x4604f9df │ │ │ │ - bl 0x303c30 │ │ │ │ + bl 0x303b70 │ │ │ │ rscsvs r0, lr, r7, asr #15 │ │ │ │ eorseq pc, r9, r8, asr #16 │ │ │ │ @ instruction: 0xf00fe7ad │ │ │ │ stmdals r6, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {ip, pc}^ │ │ │ │ strls r2, [r1, #-776] @ 0xfffffcf8 │ │ │ │ stmdals r3, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xff28f000 │ │ │ │ @ instruction: 0xf00f4604 │ │ │ │ str pc, [r5, sp, ror #27]! │ │ │ │ - rscmi pc, r4, #1342177284 @ 0x50000004 │ │ │ │ + eormi pc, r4, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmnpmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31b4f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d30 │ │ │ │ @ instruction: 0xf163223d │ │ │ │ vtst.8 d31, d14, d23 │ │ │ │ vqdmlal.s q9, d16, d0[6] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -204020,63 +203972,63 @@ │ │ │ │ vqrshl.s8 d29, d7, d30 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ stcls 3, cr2, [r5, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ smlabtne ip, sp, r9, lr │ │ │ │ - blx 0xfe493f14 │ │ │ │ + blx 0xfe493e54 │ │ │ │ mcr2 0, 0, pc, cr2, cr5, {3} @ │ │ │ │ strmi r9, [r1], -ip, lsl #22 │ │ │ │ stmib sp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ vrshl.s8 d20, d0, d5 │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ ldrb pc, [sl, -pc, asr #21]! @ │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - rscpl pc, ip, r5, asr #4 │ │ │ │ + eorpl pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff293a38 │ │ │ │ + blx 0xff293978 │ │ │ │ @ instruction: 0xf1cfe771 │ │ │ │ vadd.i8 , , │ │ │ │ - vaddhn.i16 d22, q0, q12 │ │ │ │ + vmls.i d21, d0, d0[6] │ │ │ │ vshl.s8 d16, d30, d5 │ │ │ │ - vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ - blmi 0x417d0c │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ + blmi 0x417c4c │ │ │ │ andsvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1629400 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x2290f4 │ │ │ │ + blmi 0x229034 │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ @ instruction: 0xffe4f162 │ │ │ │ - ldc2l 7, cr15, [lr], #224 @ 0xe0 │ │ │ │ + ldc2l 7, cr15, [lr, #-224] @ 0xffffff20 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r8, r3, r2, lsr r5 │ │ │ │ - eorseq ip, r3, r0, ror r4 │ │ │ │ + strdeq r8, [r3], r2 │ │ │ │ + ldrhteq ip, [r3], -r0 │ │ │ │ movwvc pc, #50758 @ 0xc646 @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4684b430 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r8], #-256 @ 0xffffff00 │ │ │ │ eoreq pc, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x501cf8dc │ │ │ │ andscs pc, r2, ip, lsr r8 @ │ │ │ │ vstmiaeq r1, {d14-d19} │ │ │ │ @ instruction: 0xf8cc442a │ │ │ │ - bne 0xff5a7a28 │ │ │ │ + bne 0xff5a7968 │ │ │ │ @ instruction: 0xf046bc30 │ │ │ │ svclt 0x0000bee5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2eac8 │ │ │ │ + bl 0xfec2ea08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb5b890 │ │ │ │ + blmi 0xb5b7d0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ stc2 0, cr15, [r2], #-504 @ 0xfffffe08 │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ bicmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ @@ -204099,30 +204051,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - bcs 0x104494 │ │ │ │ + bcs 0x1043d4 │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ andvs pc, ip, lr, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #-476] @ 0xfffffe24 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmla.f d22, d0, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ - blmi 0x197a28 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ + blmi 0x197968 │ │ │ │ @ instruction: 0xf19a2265 │ │ │ │ svclt 0x0000f88f │ │ │ │ - addeq r8, r3, sl, asr #5 │ │ │ │ - eorseq ip, r3, r8, lsl #9 │ │ │ │ + addeq r8, r3, sl, lsl #7 │ │ │ │ + eorseq ip, r3, r8, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2eb88 │ │ │ │ + bl 0xfec2eac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vmls.f d21, d0, d2[7] │ │ │ │ @ instruction: 0x46040595 │ │ │ │ stmdblt r3, {r0, r1, r3, r5, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ ldmdavs sl, {r2, r5, r7, ip, sp}^ │ │ │ │ @@ -204134,32 +204086,32 @@ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf00b3268 │ │ │ │ andcs pc, r1, r1, lsl r9 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - cmnpmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31b4f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvs pc, ip, r5, asr #4 │ │ │ │ + adcspl pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf19a4234 │ │ │ │ svclt 0x0000f853 │ │ │ │ - mlaseq r3, r8, r4, ip │ │ │ │ + ldrsbteq ip, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ebfc │ │ │ │ + bl 0xfec2eb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8f0f00b │ │ │ │ - tstpmi sp, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc sp, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xff413c14 │ │ │ │ + bllt 0xff413b54 │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -204173,22 +204125,22 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbvs fp, {r1, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f4429a │ │ │ │ stmdbvs fp, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf4334053 │ │ │ │ mvnle r4, r0, lsl #5 │ │ │ │ strcc lr, [lr], #-2513 @ 0xfffff62f │ │ │ │ - blvs 0xff23288c │ │ │ │ + blvs 0xff2327cc │ │ │ │ strhle r4, [r8, #35]! @ 0x23 │ │ │ │ @ instruction: 0xf44f6c00 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0xf8d17eff │ │ │ │ vhadd.u32 q14, , q0 │ │ │ │ - b 0xd86b8 │ │ │ │ - b 0x3d7ec8 │ │ │ │ + b 0xd85f8 │ │ │ │ + b 0x3d7e08 │ │ │ │ adcmi r0, sl, #3584 @ 0xe00 │ │ │ │ addsmi fp, r9, #8, 30 │ │ │ │ addsmi sp, r4, #16 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strmi r2, [ip] │ │ │ │ andcs fp, r0, r4, lsl pc │ │ │ │ @@ -204199,15 +204151,15 @@ │ │ │ │ svclt 0x00084294 │ │ │ │ svclt 0x000c4563 │ │ │ │ andcs r2, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ecdc │ │ │ │ + bl 0xfec2ec1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ ldc2 0, cr15, [lr], #-60 @ 0xffffffc4 │ │ │ │ cmnppl r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ pop {r0, r1, ip, lr, pc} │ │ │ │ @@ -204224,39 +204176,39 @@ │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xff08f07f │ │ │ │ mrrc2 0, 0, pc, r4, cr15 @ │ │ │ │ cmnppl r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf0432200 │ │ │ │ - blmi 0x317854 │ │ │ │ + blmi 0x317794 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcne 0x0000e853 │ │ │ │ stmda r3, {r0, r8, ip, sp}^ │ │ │ │ - bcs 0xdc350 │ │ │ │ + bcs 0xdc290 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ pop {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf00f4010 │ │ │ │ svclt 0x0000bc19 │ │ │ │ addseq r4, r5, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ed6c │ │ │ │ + bl 0xfec2ecac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - adcvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + rscpl pc, ip, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x43acf24c │ │ │ │ + mvncc pc, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrsvs pc, r4, r5, asr #4 │ │ │ │ + bicspl pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ subcc pc, r3, #64, 4 │ │ │ │ cdp2 1, 5, cr15, cr6, cr2, {3} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2eda0 │ │ │ │ + bl 0xfec2ece0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf00f6947 │ │ │ │ @ instruction: 0xf105fc11 │ │ │ │ movwcs r0, #5200 @ 0x1450 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -204265,63 +204217,63 @@ │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ stmdbvs fp!, {r0, r1, r4, r5, r6, r8, pc}^ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf3bf616b │ │ │ │ strvs r8, [sl, #-3931]! @ 0xfffff0a5 │ │ │ │ - blvs 0xfeb58ac8 │ │ │ │ + blvs 0xfeb58a08 │ │ │ │ @ instruction: 0xf640bf44 │ │ │ │ @ instruction: 0xf2c66ef3 │ │ │ │ ldrle r2, [r2], #-3584 @ 0xfffff200 │ │ │ │ @ instruction: 0xf64c682b │ │ │ │ vsra.s8 q9, , #8 │ │ │ │ - blx 0x12c3aa │ │ │ │ + blx 0x12c2ea │ │ │ │ @ instruction: 0xf647fe03 │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ @ instruction: 0xf10e6337 │ │ │ │ - b 0x149b410 │ │ │ │ - blx 0x1ab80a │ │ │ │ - b 0x14d744c │ │ │ │ + b 0x149b350 │ │ │ │ + blx 0x1ab74a │ │ │ │ + b 0x14d738c │ │ │ │ @ instruction: 0xf64c5e3e │ │ │ │ vshr.s8 q9, , #8 │ │ │ │ vhadd.s8 , q10, │ │ │ │ vsubw.s8 q10, q1, d25 │ │ │ │ @ instruction: 0xf64a4323 │ │ │ │ vsra.s8 d22, d29, #4 │ │ │ │ - blx 0xe02fa │ │ │ │ + blx 0xe023a │ │ │ │ @ instruction: 0xf6473c02 │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ - blx 0x13091a │ │ │ │ + blx 0x13085a │ │ │ │ stmiavs pc!, {r0, r1, r2, r9, ip, sp, lr, pc} @ │ │ │ │ vldmiami ip!, {s29-s107} │ │ │ │ stc2 11, cr15, [ip], {3} @ │ │ │ │ @ instruction: 0x53bbf647 │ │ │ │ tstpne fp, #203423744 @ p-variant is OBSOLETE @ 0xc200000 │ │ │ │ movwcc pc, #31489 @ 0x7b01 @ │ │ │ │ - bl 0x1b2014 │ │ │ │ + bl 0x1b1f54 │ │ │ │ @ instruction: 0xf64e73fc │ │ │ │ vmull.s8 , d2, d31 │ │ │ │ ldrbtmi r7, [r3], #-3284 @ 0xfffff32c │ │ │ │ @ instruction: 0xf707fb01 │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ strvc pc, [r3, -ip, lsl #22] │ │ │ │ - b 0x14b2120 │ │ │ │ - blx 0x125c56 │ │ │ │ - blx 0x41488a │ │ │ │ - b 0x14a489c │ │ │ │ - blx 0x3e4c52 │ │ │ │ - b 0x14a0494 │ │ │ │ - blx 0x3e4856 │ │ │ │ - b 0xfe194498 │ │ │ │ - blx 0xe47de │ │ │ │ + b 0x14b2060 │ │ │ │ + blx 0x125b96 │ │ │ │ + blx 0x4147ca │ │ │ │ + b 0x14a47dc │ │ │ │ + blx 0x3e4b92 │ │ │ │ + b 0x14a03d4 │ │ │ │ + blx 0x3e4796 │ │ │ │ + b 0xfe1943d8 │ │ │ │ + blx 0xe471e │ │ │ │ vhsub.s8 d31, d4, d2 │ │ │ │ vmvn.i32 , #8 @ 0x00000008 │ │ │ │ - b 0xfe157ef4 │ │ │ │ - blx 0x1245ee │ │ │ │ + b 0xfe157e34 │ │ │ │ + blx 0x12452e │ │ │ │ strtmi pc, [r9], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ @ instruction: 0xffaef07f │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ mcrcs 0, 0, r8, cr0, cr7, {7} │ │ │ │ tstphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf413696b │ │ │ │ @@ -204379,15 +204331,15 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf105653b │ │ │ │ vrsra.u32 q0, q10, #1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0422f00 │ │ │ │ stmda r3, {r0, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ - bcs 0x14c588 │ │ │ │ + bcs 0x14c4c8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf022d938 │ │ │ │ andcs r0, r1, r1, lsl #12 │ │ │ │ cmppeq r0, #-2147483647 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcne 0x0000e853 │ │ │ │ streq lr, [r0, -r3, asr #16] │ │ │ │ @@ -204415,15 +204367,15 @@ │ │ │ │ vsubw.u q1, , d0 │ │ │ │ ldrvs r8, [r3, #-3931]! @ 0xfffff0a5 │ │ │ │ vsubl.u q1, d15, d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, ip, sp}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - blcs 0xfbba8 │ │ │ │ + blcs 0xfbae8 │ │ │ │ cdpvs 1, 6, cr13, cr11, cr8, {3} │ │ │ │ streq pc, [r1], #-3 │ │ │ │ streq pc, [r1], -r3, lsr #32 │ │ │ │ stmdble r2!, {r0, r8, r9, fp, sp} │ │ │ │ movteq lr, #19206 @ 0x4b06 │ │ │ │ @ instruction: 0x462169f2 │ │ │ │ @ instruction: 0xf8b34630 │ │ │ │ @@ -204436,77 +204388,77 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vsri.32 d3, d10, #1 │ │ │ │ @ instruction: 0xf8568f5b │ │ │ │ @ instruction: 0xf0033024 │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ - blcs 0x119694 │ │ │ │ + blcs 0x1195d4 │ │ │ │ movwcs sp, #2268 @ 0x8dc │ │ │ │ vmlsl.u q3, d15, d27[0] │ │ │ │ strvs r8, [fp, #-3931]! @ 0xfffff0a5 │ │ │ │ ldmdavs r3, {r4, r5, r9, fp, lr} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - bcs 0xf1f44 │ │ │ │ + bcs 0xf1e84 │ │ │ │ @ instruction: 0xe67bd1fc │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrcs 8, 0, r6, cr0, cr14, {0} │ │ │ │ svcge 0x0016f43f │ │ │ │ @ instruction: 0xf0004630 │ │ │ │ @ instruction: 0xf8d6ff75 │ │ │ │ mcrcs 2, 0, r6, cr0, cr8, {3} │ │ │ │ @ instruction: 0xe70dd1f8 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xe71ed1fc │ │ │ │ - blx 0x1e13f28 │ │ │ │ + blx 0x1e13e68 │ │ │ │ eoreq pc, r8, r5, lsl #2 │ │ │ │ cmnppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf960f083 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ @ instruction: 0xf43f3600 │ │ │ │ ldrb sl, [fp, r0, ror #29] │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ smmlsr r5, ip, r1, sp │ │ │ │ - blcs 0xf1fa0 │ │ │ │ + blcs 0xf1ee0 │ │ │ │ @ instruction: 0xe786d1fc │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blcs 0x1313e4 │ │ │ │ + blcs 0x131324 │ │ │ │ ldmdbvs r3!, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf53f045b │ │ │ │ @ instruction: 0xf7ffaf7d │ │ │ │ vcvt.f32.u32 d15, d11, #1 │ │ │ │ ldrvs r8, [r9, #-3931]! @ 0xfffff0a5 │ │ │ │ mvnsle r2, r1, lsl #22 │ │ │ │ ldrbeq r6, [sl], #-2427 @ 0xfffff685 │ │ │ │ svcge 0x0029f53f │ │ │ │ strdcs lr, [r0], -r3 │ │ │ │ - @ instruction: 0x43acf24c │ │ │ │ + mvncc pc, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrsvs pc, r4, r5, asr #4 │ │ │ │ + bicspl pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1629000 │ │ │ │ svclt 0x0000fc73 │ │ │ │ addseq r4, r5, r4, lsr #11 │ │ │ │ - tstpcs r9, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r9, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ rsbspl pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf07f4200 │ │ │ │ svclt 0x0000bc11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f188 │ │ │ │ + bl 0xfec2f0c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vorr.i32 q10, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -204514,37 +204466,37 @@ │ │ │ │ strmi r4, [r4], -ip, lsl #22 │ │ │ │ vst2.8 {d22-d23}, [pc :64]! │ │ │ │ @ instruction: 0xf7634100 │ │ │ │ msrlt (UNDEF: 96), r1 │ │ │ │ ldrdcc pc, [r0], r4 │ │ │ │ strtmi fp, [sl], -fp, asr #18 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vsra.s64 q9, , #64 │ │ │ │ + vorr.i32 d18, #1 @ 0x00000001 │ │ │ │ pop {r0, r2, r3, r8} │ │ │ │ @ instruction: 0xf73b4038 │ │ │ │ - @ instruction: 0x4629bad3 │ │ │ │ + @ instruction: 0x4629bb33 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ ldrb r4, [fp, #-56]! @ 0xffffffc8 │ │ │ │ addseq r4, r5, r0, lsr #11 │ │ │ │ mcrreq 11, 0, lr, r1, cr0 │ │ │ │ @ instruction: 0xf8bc69c2 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ mcrrlt 7, 15, pc, lr, cr15 @ │ │ │ │ tstcc r1, r3, lsl #12 │ │ │ │ - blvs 0xfe18c400 │ │ │ │ + blvs 0xfe18c340 │ │ │ │ tstle r2, r1, lsl #4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtcs r1, sl, r5, lr │ │ │ │ svclt 0x0000e5c8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f210 │ │ │ │ + bl 0xfec2f150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ - blmi 0x1b3cc20 │ │ │ │ + blmi 0x1b3cb60 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf9d4f00f │ │ │ │ @ instruction: 0xf9d2f00f │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @@ -204555,22 +204507,22 @@ │ │ │ │ @ instruction: 0xf0400302 │ │ │ │ ldmib r4, {r0, r2, r3, r5, r7, pc}^ │ │ │ │ stcvs 1, cr2, [r0], #-56 @ 0xffffffc8 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ svclt 0x0008428b │ │ │ │ mulle r4, r0, r2 │ │ │ │ - blx 0xffa94076 │ │ │ │ + blx 0xffa93fb6 │ │ │ │ @ instruction: 0xf1000782 │ │ │ │ @ instruction: 0xf1048091 │ │ │ │ vrshl.s8 d16, d24, d4 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46280195 │ │ │ │ @ instruction: 0xff98f082 │ │ │ │ - blvs 0xfe932610 │ │ │ │ + blvs 0xfe932550 │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ vseleq.f64 d15, d3, d0 │ │ │ │ @@ -204580,46 +204532,46 @@ │ │ │ │ vcvtmi.s16.f32 s29, s29, #-14 │ │ │ │ vseleq.f64 d15, d14, d3 │ │ │ │ vsubpl.f32 s28, s28, s30 │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ msrmi CPSR_fc, #68, 4 @ 0x40000004 │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ - blx 0xf236a │ │ │ │ + blx 0xf22aa │ │ │ │ @ instruction: 0xf6473c01 │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ @ instruction: 0xf64a6337 │ │ │ │ vsra.s8 d22, d29, #4 │ │ │ │ - b 0x14a07ac │ │ │ │ - blx 0x12b4da │ │ │ │ - blx 0x1d48f6 │ │ │ │ + b 0x14a06ec │ │ │ │ + blx 0x12b41a │ │ │ │ + blx 0x1d4836 │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11cd66 │ │ │ │ + blx 0x11cca6 │ │ │ │ stmiavs r6!, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64e4473 │ │ │ │ vmull.p8 , d2, d31 │ │ │ │ - blx 0x137c5e │ │ │ │ - b 0x14d7128 │ │ │ │ - blx 0x4650e2 │ │ │ │ + blx 0x137b9e │ │ │ │ + b 0x14d7068 │ │ │ │ + blx 0x465022 │ │ │ │ stmdbvs r3!, {r0, r1, sl, fp, lr, pc} │ │ │ │ vldmiacc ip!, {s29-s107} │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #51982 @ 0xcb0e @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #14336 @ 0x3800 │ │ │ │ - b 0x14a9adc │ │ │ │ - blx 0x464cfe │ │ │ │ - b 0xfe194940 │ │ │ │ - blx 0xe4c86 │ │ │ │ + b 0x14a9a1c │ │ │ │ + blx 0x464c3e │ │ │ │ + b 0xfe194880 │ │ │ │ + blx 0xe4bc6 │ │ │ │ vhsub.s8 d31, d4, d2 │ │ │ │ vmvn.i32 , #8 @ 0x00000008 │ │ │ │ - b 0xfe15839c │ │ │ │ - blx 0x124a96 │ │ │ │ + b 0xfe1582dc │ │ │ │ + blx 0x1249d6 │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ stc2 0, cr15, [ip], #508 @ 0x1fc │ │ │ │ ldmdblt r3!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -204630,28 +204582,28 @@ │ │ │ │ @ instruction: 0xf00fbd70 │ │ │ │ strtmi pc, [r8], -fp, lsr #18 │ │ │ │ cmnppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf818f083 │ │ │ │ strb r9, [r5, r0, lsl #24]! │ │ │ │ ldc2 1, cr15, [lr], #-824 @ 0xfffffcc8 │ │ │ │ - orrsvs pc, r4, r5, asr #4 │ │ │ │ + bicspl pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r5, asr #4 │ │ │ │ + andsvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, pc, #8, 22 @ 0x2000 │ │ │ │ ldc2l 1, cr15, [r4], #-612 @ 0xfffffd9c │ │ │ │ - orrsvs pc, r4, r5, asr #4 │ │ │ │ + bicspl pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r5, asr #4 │ │ │ │ + andsvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, sl, #2048 @ 0x800 │ │ │ │ stc2l 1, cr15, [r8], #-612 @ 0xfffffd9c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r4, asr #9 │ │ │ │ + eorseq ip, r3, r4, lsl #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ strmi r2, [lr], -r0, lsl #14 │ │ │ │ @ instruction: 0xf8f6f00f │ │ │ │ @@ -204682,44 +204634,44 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2f468 │ │ │ │ + bl 0xfec2f3a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46010ff8 │ │ │ │ rsbsvs pc, pc, r0, lsr #8 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f49c │ │ │ │ + bl 0xfec2f3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ - blmi 0xbbcec8 │ │ │ │ + blmi 0xbbce08 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ @ instruction: 0xf850f19d │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - blmi 0xa8c78c │ │ │ │ + blmi 0xa8c6cc │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04958e8 │ │ │ │ - blmi 0x9d7f08 │ │ │ │ + blmi 0x9d7e48 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ mcrls 8, 0, r6, cr5, cr11, {0} │ │ │ │ stmiapl sl!, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwpl pc, #34208 @ 0x85a0 @ │ │ │ │ @ instruction: 0x46393b10 │ │ │ │ @ instruction: 0x66d34618 │ │ │ │ vnmlsvs.f32 s18, s22, s24 │ │ │ │ @@ -204737,27 +204689,27 @@ │ │ │ │ @ instruction: 0xf04c5828 │ │ │ │ strmi pc, [r4], -r7, asr #27 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - bicsmi pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + tstpmi r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnsvs pc, r5, asr #4 │ │ │ │ + teqpvs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsvc pc, r0, r5, asr #4 │ │ │ │ + subsvs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe7949c6 │ │ │ │ - addeq r7, r3, r4, lsr #25 │ │ │ │ - addeq r7, r3, r8, lsl #25 │ │ │ │ - addeq r7, r3, sl, ror ip │ │ │ │ - addeq r7, r3, ip, asr #24 │ │ │ │ - addeq r7, r3, r8, lsr ip │ │ │ │ + blx 0xfe794906 │ │ │ │ + addeq r7, r3, r4, ror #26 │ │ │ │ + addeq r7, r3, r8, asr #26 │ │ │ │ + addeq r7, r3, sl, lsr sp │ │ │ │ + addeq r7, r3, ip, lsl #26 │ │ │ │ + strdeq r7, [r3], r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldmib r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip}^ │ │ │ │ addlt r1, r3, r7, lsl #6 │ │ │ │ @ instruction: 0x801af8b0 │ │ │ │ vmlaeq.f64 d14, d3, d1 │ │ │ │ ldmdale r8!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ @@ -204772,47 +204724,47 @@ │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf04f0510 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0x464236ff │ │ │ │ stmib sp, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ andcs ip, r0, r0, lsl #2 │ │ │ │ strmi r4, [r2], r3, lsl #13 │ │ │ │ - blhi 0x156448 │ │ │ │ + blhi 0x156388 │ │ │ │ msreq CPSR_, r0, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ cmnpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0080f018 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ vpmax.u8 d15, d0, d3 │ │ │ │ - beq 0x392cf8 │ │ │ │ - bleq 0x3d2d04 │ │ │ │ + beq 0x392c38 │ │ │ │ + bleq 0x3d2c44 │ │ │ │ andeq pc, r7, r0, lsl #2 │ │ │ │ ldmdacs pc!, {r1, r2, r5, r6, r7, r8, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf018dc15 │ │ │ │ andsle r0, r2, r0, asr #30 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ vpmax.u8 d15, d0, d6 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf101fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x269050 │ │ │ │ - b 0x11d4428 │ │ │ │ - b 0x10dac54 │ │ │ │ + blx 0x268f90 │ │ │ │ + b 0x11d4368 │ │ │ │ + b 0x10dab94 │ │ │ │ @ instruction: 0xf8540b0b │ │ │ │ - bl 0x5a8054 │ │ │ │ + bl 0x5a7f94 │ │ │ │ eorvs r0, r3, fp, lsl #6 │ │ │ │ - bl 0x13725c8 │ │ │ │ + bl 0x1372508 │ │ │ │ adcmi r0, ip, #201326592 @ 0xc000000 │ │ │ │ bicle r6, r0, r3, rrx │ │ │ │ ldmib sp, {sp}^ │ │ │ │ strmi ip, [r0], r0, lsl #2 │ │ │ │ - blmi 0x1564c8 │ │ │ │ + blmi 0x156408 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, r7, r3, lsl #1 │ │ │ │ stmdaeq r8, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrbtle r0, [r5], #1571 @ 0x623 │ │ │ │ stcle 8, cr2, [r5], {63} @ 0x3f │ │ │ │ svclt 0x00440663 │ │ │ │ @ instruction: 0xf000fa06 │ │ │ │ @@ -204821,22 +204773,22 @@ │ │ │ │ @ instruction: 0xf10cd30d │ │ │ │ strbmi r0, [r2, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0xf04fd1a0 │ │ │ │ strdlt r3, [r3], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bl 0xfe97c454 │ │ │ │ + bl 0xfe97c394 │ │ │ │ andlt r0, r3, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f6b0 │ │ │ │ + bl 0xfec2f5f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ strbtmi r3, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -204857,24 +204809,24 @@ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cebd30 │ │ │ │ vpmin.s8 , , │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vaddl.s8 q11, d0, d4 │ │ │ │ - blmi 0x1985e8 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + blmi 0x198528 │ │ │ │ @ instruction: 0xf19922d6 │ │ │ │ svclt 0x0000faaf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r0, ror #9 │ │ │ │ + eorseq ip, r3, r0, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f748 │ │ │ │ + bl 0xfec2f688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ @ instruction: 0x46062395 │ │ │ │ ldmdavs r8, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r8, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -204890,15 +204842,15 @@ │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strtmi pc, [r0], -sp, lsl #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f7a8 │ │ │ │ + bl 0xfec2f6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ @ instruction: 0x460c2395 │ │ │ │ ldmdavs r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r0, {r0, r1, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -204915,40 +204867,40 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x193ac0 │ │ │ │ + blhi 0x193a00 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x460db09b │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ tstls r7, lr, lsl #6 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ @ instruction: 0xf5000300 │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ ldrmi r9, [ip], -ip, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf00e3312 │ │ │ │ - bge 0x5d816c │ │ │ │ + bge 0x5d80ac │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xff78f002 │ │ │ │ andls r9, fp, r7, lsr #22 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vsra.u64 d24, d6, #61 │ │ │ │ - blcs 0xd9278 │ │ │ │ + blcs 0xd91b8 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ tstls r2, #0, 6 │ │ │ │ vnmls.f64 d4, d29, d31 │ │ │ │ - bls 0xac4428 │ │ │ │ + bls 0xac4368 │ │ │ │ ldrbtmi r4, [fp], #-1588 @ 0xfffff9cc │ │ │ │ - ldc 8, cr6, [pc, #108] @ 0xd86dc │ │ │ │ + ldc 8, cr6, [pc, #108] @ 0xd861c │ │ │ │ ldrbmi r8, [r5], -r9, lsr #23 │ │ │ │ andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf85a920d │ │ │ │ vhadd.s8 d16, d14, d3 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461e2395 │ │ │ │ stc2 0, cr15, [r2], {73} @ 0x49 │ │ │ │ @@ -204957,40 +204909,40 @@ │ │ │ │ ldrbtmi r4, [fp], #-2979 @ 0xfffff45d │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x463b6e1f │ │ │ │ @ instruction: 0xf646b12f │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf8c9443b │ │ │ │ - blls 0x424724 │ │ │ │ - blls 0x2c6b04 │ │ │ │ + blls 0x424664 │ │ │ │ + blls 0x2c6a44 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b0e │ │ │ │ - blls 0x4a46e4 │ │ │ │ + blls 0x4a4624 │ │ │ │ @ instruction: 0xf8c99a0b │ │ │ │ - blls 0xa646fc │ │ │ │ + blls 0xa6463c │ │ │ │ andscc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b27 │ │ │ │ movwcs r3, #20 │ │ │ │ eorscs pc, r8, r9, asr #17 │ │ │ │ eorscc pc, ip, r9, asr #17 │ │ │ │ stc 12, cr1, [r9, #332] @ 0x14c │ │ │ │ andle r8, r2, r0, lsl fp │ │ │ │ @ instruction: 0xf0024610 │ │ │ │ - blmi 0xfe496dcc │ │ │ │ + blmi 0xfe496d0c │ │ │ │ stmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ cmpvs sl, #-1610612727 @ 0xa0000009 │ │ │ │ @ instruction: 0xf8c32203 │ │ │ │ @ instruction: 0xf883904c │ │ │ │ ldmdavs r3!, {r1, r4, r5, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5b8ed4 │ │ │ │ - bls 0x2aa03c │ │ │ │ + blls 0x5b8e14 │ │ │ │ + bls 0x2a9f7c │ │ │ │ @ instruction: 0xf8cd980c │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ mcrne 13, 0, pc, cr3, cr9, {5} @ │ │ │ │ andshi pc, r8, #192, 4 │ │ │ │ andcs r4, r0, r0, lsl #21 │ │ │ │ ldrbtmi r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ stmiapl r9!, {r1, r4, fp, sp, lr} │ │ │ │ @@ -205004,27 +204956,27 @@ │ │ │ │ stcmi 5, cr15, [r5], #4 │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ ldceq 1, cr15, [r2], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x46354691 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ tstcs r8, #16, 14 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ - blx 0x1c3f86 │ │ │ │ + blx 0x1c3ec6 │ │ │ │ stmdacs r0, {r9, sl, sp, lr, pc} │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ movwmi lr, #26966 @ 0x6956 │ │ │ │ ldmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blne 0x3e5fa4 │ │ │ │ + blne 0x3e5ee4 │ │ │ │ stcne 8, cr15, [r4], {86} @ 0x56 │ │ │ │ vmlseq.f64 d14, d3, d17 │ │ │ │ - bne 0xff6130cc │ │ │ │ + bne 0xff61300c │ │ │ │ @ instruction: 0xf00446a1 │ │ │ │ - b 0x1359594 │ │ │ │ - b 0x14b18d4 │ │ │ │ - b 0x15e0358 │ │ │ │ + b 0x13594d4 │ │ │ │ + b 0x14b1814 │ │ │ │ + b 0x15e0298 │ │ │ │ tstle r7, lr, lsl #20 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf043d00d │ │ │ │ @ instruction: 0xf8020380 │ │ │ │ strb r3, [fp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf1b4bf08 │ │ │ │ @@ -205034,20 +204986,20 @@ │ │ │ │ @ instruction: 0xf102b2db │ │ │ │ svccs 0x00030901 │ │ │ │ bicle r7, lr, r3, lsl r0 │ │ │ │ @ instruction: 0xae05e9dd │ │ │ │ tstlt r8, r2, lsl #12 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ svccc 0x0002f83c │ │ │ │ - bne 0xfe7aa124 │ │ │ │ + bne 0xfe7aa064 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ @ instruction: 0x469909de │ │ │ │ - ldrbteq pc, [pc], #-3 @ 0xd87f4 @ │ │ │ │ + ldrbteq pc, [pc], #-3 @ 0xd8734 @ │ │ │ │ movtvs lr, #10822 @ 0x2a46 │ │ │ │ - b 0x159cf44 │ │ │ │ + b 0x159ce84 │ │ │ │ tstle r7, r2, lsl #12 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf044d00d │ │ │ │ @ instruction: 0xf8070480 │ │ │ │ strb r4, [sp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ @@ -205058,34 +205010,34 @@ │ │ │ │ ldrsbtvc r4, [ip], -r1 │ │ │ │ addshi pc, r0, r0, lsl #4 │ │ │ │ strmi r3, [r0, #1] │ │ │ │ ldmib sp, {r0, r1, r2, r4, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x465b2710 │ │ │ │ strtmi r4, [lr], -fp, asr #13 │ │ │ │ ldrmi r9, [r9], r9, lsl #24 │ │ │ │ - bl 0xfefbfc70 │ │ │ │ + bl 0xfefbfbb0 │ │ │ │ @ instruction: 0xf1000802 │ │ │ │ strls r8, [r5, -r4, lsl #1] │ │ │ │ - bls 0x22a2fc │ │ │ │ + bls 0x22a23c │ │ │ │ @ instruction: 0xf8c99b08 │ │ │ │ - bcs 0xe48dc │ │ │ │ + bcs 0xe481c │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ movwvc pc, #50758 @ 0xc646 @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ strbmi r9, [sl], -r7, lsl #16 │ │ │ │ @ instruction: 0xf0622100 │ │ │ │ vmul.i8 d31, d14, d19 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf10007db │ │ │ │ - blmi 0xb78a98 │ │ │ │ + blmi 0xb789d8 │ │ │ │ ldrbtmi r9, [fp], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ - blls 0x2208a0 │ │ │ │ + blls 0x2207e0 │ │ │ │ strmi r3, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0xf0234443 │ │ │ │ ldrvs r0, [r3], -pc, lsl #6 │ │ │ │ @ instruction: 0xf8c92100 │ │ │ │ @ instruction: 0xf8b91050 │ │ │ │ @ instruction: 0xf64f2054 │ │ │ │ stmib r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ @@ -205104,43 +205056,43 @@ │ │ │ │ @ instruction: 0xf0404581 │ │ │ │ strtmi r8, [r1], r2, ror #1 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ andslt r4, fp, r8, asr #12 │ │ │ │ - blhi 0x193bf4 │ │ │ │ + blhi 0x193b34 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r7, r3, lr, ror #17 │ │ │ │ - addeq r7, r3, r2, asr #17 │ │ │ │ - addeq r7, r3, r2, ror #16 │ │ │ │ - addeq r7, r3, sl, lsr #16 │ │ │ │ - addeq r7, r3, lr, asr #13 │ │ │ │ + addeq r7, r3, lr, lsr #19 │ │ │ │ + addeq r7, r3, r2, lsl #19 │ │ │ │ + addeq r7, r3, r2, lsr #18 │ │ │ │ + addeq r7, r3, sl, ror #17 │ │ │ │ + addeq r7, r3, lr, lsl #15 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ movwcc pc, #1027 @ 0x403 @ │ │ │ │ svclt 0x0004433b │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf43f4000 │ │ │ │ @ instruction: 0x4604af19 │ │ │ │ ldr r4, [r5, -r3, lsl #12] │ │ │ │ stcls 6, cr4, [r9], {46} @ 0x2e │ │ │ │ - blmi 0xff43fd80 │ │ │ │ + blmi 0xff43fcc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldr r5, [r3], r8, ror #17 │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0x1016966 │ │ │ │ + blx 0x10168a6 │ │ │ │ strbmi lr, [r8], -pc, lsr #15 │ │ │ │ - blx 0xf1696e │ │ │ │ + blx 0xf168ae │ │ │ │ ldrhcs pc, [r6], #-137 @ 0xffffff77 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ umlalle r4, r6, sl, r2 │ │ │ │ vaba.u32 q15, , q8 │ │ │ │ @ instruction: 0xf0430308 │ │ │ │ @ instruction: 0x93270301 │ │ │ │ tstls r2, #67108864 @ 0x4000000 │ │ │ │ @@ -205153,45 +205105,45 @@ │ │ │ │ svcge 0x006ff43f │ │ │ │ ldrbtmi r4, [fp], #-3001 @ 0xfffff447 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ cdpvs 0, 5, cr3, cr13, cr3, {0} │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf64680f6 │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ - bls 0x2e1818 │ │ │ │ + bls 0x2e1758 │ │ │ │ ldrmi r6, [sp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x301cf8d9 │ │ │ │ movwls r1, #27371 @ 0x6aeb │ │ │ │ - bleq 0x1d385c │ │ │ │ + bleq 0x1d379c │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ - @ instruction: 0xf6454620 │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ + vrshr.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf1cd022e │ │ │ │ - blmi 0xfebd8324 │ │ │ │ + blmi 0xfebd8264 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - rsbeq pc, r0, #72351744 @ 0x4500000 │ │ │ │ + adcvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ ssatcc pc, #21, r3, asr #17 @ │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ cdp2 1, 3, cr15, cr10, cr13, {6} │ │ │ │ strtmi r4, [r0], -r1, lsr #23 │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ adcsvc pc, r4, #11730944 @ 0xb30000 │ │ │ │ @ instruction: 0xf73b463a │ │ │ │ - @ instruction: 0xf8b9fbc5 │ │ │ │ + @ instruction: 0xf8b9fc25 │ │ │ │ stmdacs r0, {r1, r3, r4} │ │ │ │ adcshi pc, sp, r0 │ │ │ │ - addeq pc, ip, #72351744 @ 0x4500000 │ │ │ │ + sbcvc pc, ip, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0x26004b96 │ │ │ │ @ instruction: 0xf8cd9207 │ │ │ │ and fp, r3, r4, lsr #32 │ │ │ │ adcsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ adchi pc, sp, r0, asr #6 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @@ -205200,44 +205152,44 @@ │ │ │ │ andscc r5, r8, #1342177282 @ 0x50000002 │ │ │ │ subeq lr, r2, #1024 @ 0x400 │ │ │ │ @ instruction: 0xb004f8b2 │ │ │ │ stmible sp!, {r0, r1, r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ lslmi pc, r1, #10 @ │ │ │ │ @ instruction: 0x46202318 │ │ │ │ ssatcs pc, #21, r1, asr #17 @ │ │ │ │ - blx 0x1a0e86 │ │ │ │ - bls 0x2a3a9c │ │ │ │ - blvc 0x1140f8 │ │ │ │ - blvc 0x1140c0 │ │ │ │ + blx 0x1a0dc6 │ │ │ │ + bls 0x2a39dc │ │ │ │ + blvc 0x114038 │ │ │ │ + blvc 0x114000 │ │ │ │ ldc2l 1, cr15, [sl, #820]! @ 0x334 │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ ldrtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf73b465f │ │ │ │ - @ instruction: 0xf8b9fb8b │ │ │ │ - blmi 0x2018b10 │ │ │ │ - bmi 0x20529ec │ │ │ │ + @ instruction: 0xf8b9fbeb │ │ │ │ + blmi 0x2018a50 │ │ │ │ + bmi 0x205292c │ │ │ │ mvnmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ @ instruction: 0xf1031002 │ │ │ │ subsmi r0, fp, #1879048199 @ 0x70000007 │ │ │ │ - bls 0x228b14 │ │ │ │ + bls 0x228a54 │ │ │ │ @ instruction: 0x660b1ad3 │ │ │ │ strtmi r4, [r1], r8, asr #12 │ │ │ │ cdp2 0, 0, cr15, cr10, cr2, {2} │ │ │ │ - blls 0x2526f8 │ │ │ │ + blls 0x252638 │ │ │ │ strtmi lr, [r0], -r8, asr #13 │ │ │ │ - blx 0x1516adc │ │ │ │ + blx 0x1516a1c │ │ │ │ mrrc2 0, 0, pc, r6, cr14 @ │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf76332d4 │ │ │ │ - vtst.8 , q15, │ │ │ │ + vmul.i8 d31, d14, d27 │ │ │ │ vrsra.s64 q9, q7, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vceq.f32 d26, d14, d8 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ @@ -205247,60 +205199,60 @@ │ │ │ │ ldmdavc fp, {r2, r3, r4, sp, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ smlatbcs r0, r8, r0, r8 │ │ │ │ stmib sp, {r2, r4, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf1c01116 │ │ │ │ @ instruction: 0xf074f8fb │ │ │ │ - blls 0x2d7cf8 │ │ │ │ + blls 0x2d7c38 │ │ │ │ stmib sp, {r0, r9, sl, lr}^ │ │ │ │ - bls 0x5fd744 │ │ │ │ - eorvc pc, r0, r5, asr #4 │ │ │ │ + bls 0x5fd684 │ │ │ │ + rsbvs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8cd9b16 │ │ │ │ @ instruction: 0xf07ea008 │ │ │ │ ldrb pc, [ip, #2361] @ 0x939 @ │ │ │ │ umaalle r1, sl, r9, ip │ │ │ │ andsle r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0403303 │ │ │ │ vhadd.s8 d24, d30, d17 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ stclge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ - eoreq pc, r0, r5, asr #12 │ │ │ │ + rsbvc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf922f07e │ │ │ │ vrshl.s8 q15, , q15 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ ldrbtmi r4, [fp], #-2882 @ 0xfffff4be │ │ │ │ stmiapl r8!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strbvs r2, [r3], #768 @ 0x300 │ │ │ │ - blls 0x312168 │ │ │ │ + blls 0x3120a8 │ │ │ │ movwls r4, #26283 @ 0x66ab │ │ │ │ @ instruction: 0xf8dde712 │ │ │ │ - blls 0x284c44 │ │ │ │ + blls 0x284b84 │ │ │ │ movwle r4, #41631 @ 0xa29f │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4621d13d │ │ │ │ @ instruction: 0xf1ac200a │ │ │ │ @ instruction: 0x4620ffb3 │ │ │ │ @ instruction: 0xf8c0f07e │ │ │ │ @ instruction: 0x4623e65b │ │ │ │ tstcs r1, pc, lsl r2 │ │ │ │ - adceq pc, r8, r5, asr #12 │ │ │ │ + rscvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf946f1ac │ │ │ │ @ instruction: 0xf8d99b06 │ │ │ │ @ instruction: 0x4620101c │ │ │ │ ldrtmi r1, [r9], #-3034 @ 0xfffff426 │ │ │ │ - blx 0xffa168dc │ │ │ │ + blx 0x121681e │ │ │ │ ldmdbls r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xdd722901 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ tstls r2, r9, asr #32 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ cmnle r1, ip, lsl #30 │ │ │ │ @@ -205313,245 +205265,245 @@ │ │ │ │ svclt 0x00082900 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ @ instruction: 0xf04fad6e │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ tstcs r0, #3293184 @ 0x324000 │ │ │ │ ldrbmi lr, [fp], -r7, ror #10 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - sbceq pc, r8, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ ldc2 1, cr15, [ip, #-820] @ 0xfffffccc │ │ │ │ - bleq 0xfe7d35cc │ │ │ │ + bleq 0xfe7d350c │ │ │ │ @ instruction: 0xf645d0b5 │ │ │ │ - @ instruction: 0xf2c006dc │ │ │ │ - bl 0x21a514 │ │ │ │ + vmov.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ + bl 0x21a454 │ │ │ │ stmdavs fp!, {r0, r1, r3, r7, r8, r9, fp} │ │ │ │ movwls r4, #1586 @ 0x632 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1568] @ 0xfffff9e0 │ │ │ │ stc2 1, cr15, [sl, #-820] @ 0xfffffccc │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ - bls 0x2d2b04 │ │ │ │ + bls 0x2d2a44 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ - subsvc pc, ip, r5, asr #4 │ │ │ │ + addsvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a0f07e │ │ │ │ svclt 0x0000e543 │ │ │ │ + addeq r7, r3, r0, asr #13 │ │ │ │ + addeq r7, r3, lr, ror #12 │ │ │ │ + addeq r7, r3, ip, lsr #12 │ │ │ │ addeq r7, r3, r0, lsl #12 │ │ │ │ - addeq r7, r3, lr, lsr #11 │ │ │ │ - addeq r7, r3, ip, ror #10 │ │ │ │ - addeq r7, r3, r0, asr #10 │ │ │ │ - addeq r7, r3, r2, lsl #10 │ │ │ │ - addeq r7, r3, r4, lsr #9 │ │ │ │ - @ instruction: 0x008373be │ │ │ │ + addeq r7, r3, r2, asr #11 │ │ │ │ + addeq r7, r3, r4, ror #10 │ │ │ │ + addeq r7, r3, lr, ror r4 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ - blmi 0x51916c │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ + blmi 0x5190ac │ │ │ │ sbcsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ vadd.f32 , , │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmla.i d22, d16, d0[2] │ │ │ │ @ instruction: 0xf07e002e │ │ │ │ @ instruction: 0xe765f87f │ │ │ │ cdp2 1, 10, cr15, cr0, cr13, {6} │ │ │ │ - sbcsvc pc, r4, r5, asr #4 │ │ │ │ + andsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf876f07e │ │ │ │ vaba.s8 d30, d21, d6 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ - blmi 0x198da8 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ + blmi 0x198ce8 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ mcr2 1, 6, pc, cr14, cr8, {4} @ │ │ │ │ - eorseq ip, r3, r8, lsl #10 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + eorseq ip, r3, r8, asr #8 │ │ │ │ + eorseq ip, r3, ip, lsr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ff08 │ │ │ │ + bl 0xfec2fe48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb9cc70 │ │ │ │ + blmi 0xb9cbb0 │ │ │ │ strmi fp, [lr], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf00e0300 │ │ │ │ @ instruction: 0x4630fb59 │ │ │ │ ldc2 0, cr15, [r8, #-264] @ 0xfffffef8 │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x957c1c │ │ │ │ - blls 0x232da4 │ │ │ │ + blmi 0x957b5c │ │ │ │ + blls 0x232ce4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r2, r0, lsl #6 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x6d43d4 │ │ │ │ + blvc 0x6d4314 │ │ │ │ strpl pc, [r8, #-1285] @ 0xfffffafb │ │ │ │ - blge 0x1261a0 │ │ │ │ + blge 0x1260e0 │ │ │ │ strbtmi sl, [r9], -r2, lsl #20 │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf7767b02 │ │ │ │ - stmdbls r0, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xff894d86 │ │ │ │ + blx 0xff894cc6 │ │ │ │ mcrrne 6, 0, r4, r3, cr1 │ │ │ │ - blmi 0x48d1c4 │ │ │ │ - blls 0x232df0 │ │ │ │ + blmi 0x48d104 │ │ │ │ + blls 0x232d30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x596da4 │ │ │ │ + blx 0x596ce4 │ │ │ │ @ instruction: 0xf1cde7eb │ │ │ │ svclt 0x0000fe31 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ andcc r3, r8, #8, 6 @ 0x20000000 │ │ │ │ - blne 0x316ee0 │ │ │ │ + blne 0x316e20 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ffec │ │ │ │ + bl 0xfec2ff2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addmi r4, ip, #140, 12 @ 0x8c00000 │ │ │ │ @ instruction: 0x4611d817 │ │ │ │ - bvs 0xff1aa668 │ │ │ │ + bvs 0xff1aa5a8 │ │ │ │ streq lr, [r4], #-2988 @ 0xfffff454 │ │ │ │ - bvs 0xfe2453d4 │ │ │ │ + bvs 0xfe245314 │ │ │ │ @ instruction: 0x0c05eb03 │ │ │ │ tstle r3, r4, lsr #11 │ │ │ │ stccs 8, cr1, [r0], #-624 @ 0xfffffd90 │ │ │ │ sbcvs sp, r4, #32, 16 @ 0x200000 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stmiblt sl!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x396a40 │ │ │ │ ldrmi r6, [r4], -r4, lsl #5 │ │ │ │ strdcs lr, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - tstppl r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + cmppmi r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + teqpeq r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andne pc, ip, r5, asr #12 │ │ │ │ + subeq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ mrc2 1, 0, pc, cr14, cr8, {4} │ │ │ │ - tstppl r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + cmppmi r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + teqpeq r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r8, r5, asr #12 │ │ │ │ + rsbseq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ mcr2 1, 0, pc, cr14, cr8, {4} @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ ldrmi r6, [r0], fp, lsl #16 │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf10a6b9a │ │ │ │ - strtmi r3, [pc], #-2047 @ 0xd8e9c │ │ │ │ + strtmi r3, [pc], #-2047 @ 0xd8ddc │ │ │ │ eorle r3, r1, r1, lsl #4 │ │ │ │ strmi r6, [ip], -lr, asr #16 │ │ │ │ - b 0xfe2b36cc │ │ │ │ + b 0xfe2b360c │ │ │ │ @ instruction: 0xf5b20206 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ ldrbmi r1, [r2], -lr, lsr #23 │ │ │ │ @ instruction: 0x46404431 │ │ │ │ - stmdb r0!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib r0, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ smlabteq lr, r3, r9, lr │ │ │ │ tsteq r0, r3, asr #19 │ │ │ │ cmnvs r3, r3, lsr #18 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0xfe23ceb8 │ │ │ │ + b 0xfe23cdf8 │ │ │ │ strmi r0, [r1], r6, lsl #4 │ │ │ │ svcpl 0x0080f5b2 │ │ │ │ vst2.8 {d29-d32}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf4b70 │ │ │ │ - b 0x277f08 │ │ │ │ + b 0x277e48 │ │ │ │ @ instruction: 0xf506060b │ │ │ │ andls r5, r0, #128, 4 │ │ │ │ @ instruction: 0xf5b2406a │ │ │ │ suble r5, r5, #128, 30 @ 0x200 │ │ │ │ subsmi r9, r7, r0, lsl #20 │ │ │ │ svcpl 0x0080f5b7 │ │ │ │ - bvs 0x1acd85c │ │ │ │ - blls 0x105428 │ │ │ │ + bvs 0x1acd79c │ │ │ │ + blls 0x105368 │ │ │ │ @ instruction: 0x46404652 │ │ │ │ ldrtmi r1, [r9], #-2793 @ 0xfffff517 │ │ │ │ - stmdb r2!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib r2, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbls r0, {r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1044648 │ │ │ │ movwls r0, #4644 @ 0x1224 │ │ │ │ - blx 0xfff14f50 │ │ │ │ + blx 0xfff14e90 │ │ │ │ @ instruction: 0xf1b09b01 │ │ │ │ strdle r3, [r0], #255 @ 0xff │ │ │ │ @ instruction: 0x6c1a6b99 │ │ │ │ vqrdmlah.s32 q11, , q7 │ │ │ │ - b 0x159388 │ │ │ │ + b 0x1592c8 │ │ │ │ adcsmi r0, lr, #-1342177280 @ 0xb0000000 │ │ │ │ addsmi fp, r1, #8, 30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ addsmi r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ tstlt r9, r1, lsl #2 │ │ │ │ ldreq lr, [r0, -r3, asr #19] │ │ │ │ ldc2l 0, cr15, [r0, #-4]! │ │ │ │ ldrb r6, [r4, r7, ror #20] │ │ │ │ - blpl 0x253940 │ │ │ │ + blpl 0x253880 │ │ │ │ ldrmi r1, [r1], #-2986 @ 0xfffff456 │ │ │ │ - b 0x1caa88c │ │ │ │ + b 0x1caa7cc │ │ │ │ movwls r5, #6939 @ 0x1b1b │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf7379200 │ │ │ │ - bls 0x113364 │ │ │ │ - bl 0xfea3fba4 │ │ │ │ + bls 0x113424 │ │ │ │ + bl 0xfea3fae4 │ │ │ │ ldrmi r0, [r0], #1291 @ 0x50b │ │ │ │ sbfx r4, sl, #9, #13 │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + teqpeq r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbne pc, r4, r5, asr #12 │ │ │ │ + adceq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf1987292 │ │ │ │ @ instruction: 0xf645fd69 │ │ │ │ - vsra.s64 q8, q10, #64 │ │ │ │ + vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ - blmi 0x15908c │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ + blmi 0x158fcc │ │ │ │ eorne pc, r5, #64, 4 │ │ │ │ ldc2l 1, cr15, [ip, #-608] @ 0xfffffda0 │ │ │ │ - eorseq ip, r3, r0, lsr #10 │ │ │ │ + eorseq ip, r3, r0, ror #8 │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ subsmi r6, r9, r3, asr #16 │ │ │ │ svcpl 0x0080f5b1 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ @@ -205585,17 +205537,17 @@ │ │ │ │ @ instruction: 0xf8d862e5 │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ orrscc pc, r0, #117440512 @ 0x7000000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf646bf04 │ │ │ │ @ instruction: 0xf2c07b90 │ │ │ │ mulle ip, r5, fp │ │ │ │ - blvc 0xfe5169a0 │ │ │ │ - blcs 0xfe655b8c │ │ │ │ - blx 0xfff951b4 │ │ │ │ + blvc 0xfe5168e0 │ │ │ │ + blcs 0xfe655acc │ │ │ │ + blx 0xfff950f4 │ │ │ │ andeq pc, r7, #111 @ 0x6f │ │ │ │ @ instruction: 0xf8db4605 │ │ │ │ @ instruction: 0xf04f1000 │ │ │ │ pldw [r7], #-3049 @ 0xfffff417 │ │ │ │ vst1.8 {d5-d8}, [r7], r0 │ │ │ │ andls r3, r1, #128, 20 @ 0x80000 │ │ │ │ adcshi pc, r7, r0 │ │ │ │ @@ -205620,62 +205572,62 @@ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrmi r2, [r8, r0, lsl #10] │ │ │ │ eorge pc, r0, #14614528 @ 0xdf0000 │ │ │ │ strtvc r6, [r5], -r3, lsr #18 │ │ │ │ ldrbtmi lr, [fp], #-10 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5b36a5b │ │ │ │ - ble 0x20b4efc │ │ │ │ + ble 0x20b4e3c │ │ │ │ andcc lr, r4, #212, 18 @ 0x350000 │ │ │ │ - ble 0x1fa9b68 │ │ │ │ + ble 0x1fa9aa8 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ @ instruction: 0x46534798 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf50358fb │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ mvnvs r6, fp, lsl r8 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf8d8461d │ │ │ │ ldrmi r3, [r8, ip] │ │ │ │ - blmi 0x1b334e0 │ │ │ │ + blmi 0x1b33420 │ │ │ │ sbcsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blls 0x12afc8 │ │ │ │ + blls 0x12af08 │ │ │ │ cmnle r3, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2916 @ 0xfffff49c │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdlt r6, [r8, -r8]! │ │ │ │ - blx 0xa952b2 │ │ │ │ + blx 0xa951f2 │ │ │ │ tstcs r3, r0, lsl #16 │ │ │ │ @ instruction: 0xffbef052 │ │ │ │ - blcs 0x133614 │ │ │ │ - blmi 0x188d1d0 │ │ │ │ + blcs 0x133554 │ │ │ │ + blmi 0x188d110 │ │ │ │ ldrbtmi r2, [fp], #-0 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xff2cf049 │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ - blx 0xfe2952ea │ │ │ │ - blmi 0x1673944 │ │ │ │ + blx 0xfe29522a │ │ │ │ + blmi 0x1673884 │ │ │ │ ldrbtmi r2, [fp], #-1 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xff1af049 │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ - blx 0x1e1530e │ │ │ │ + blx 0x1e1524e │ │ │ │ tstcs r0, lr, asr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50358fb │ │ │ │ @ instruction: 0xf8c343a0 │ │ │ │ vqsub.s8 d17, d14, d16 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs sl, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -205686,81 +205638,81 @@ │ │ │ │ andlt sp, r5, r5, lsr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ - blmi 0x105309c │ │ │ │ + blmi 0x1052fdc │ │ │ │ svcvc 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf1ba58fb │ │ │ │ subsle r0, r5, r0, lsl #30 │ │ │ │ movwcs r6, #2010 @ 0x7da │ │ │ │ ldrb r9, [sp, -r2, lsl #6] │ │ │ │ @ instruction: 0xf0496920 │ │ │ │ - blmi 0xe98db8 │ │ │ │ + blmi 0xe98cf8 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ stmdavs r0!, {r2, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ mcr2 0, 1, pc, cr6, cr13, {3} @ │ │ │ │ sbcsle r2, r4, r0, lsl #16 │ │ │ │ ldc2l 0, cr15, [r8, #-500]! @ 0xfffffe0c │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ strmi sp, [r3], -pc, asr #1 │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - adcsne pc, r4, r5, asr #12 │ │ │ │ + rscseq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 1, cr15, [lr, #684]! @ 0x2ac │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ - @ instruction: 0xf9ecf73b │ │ │ │ + blx 0x1416eb4 │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - sbcne pc, r8, #72351744 @ 0x4500000 │ │ │ │ + andne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1cd4628 │ │ │ │ @ instruction: 0x4622f9f5 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xf81af73b │ │ │ │ + @ instruction: 0xf87af73b │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ mcrr2 1, 10, pc, r0, cr12 @ │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 0, cr15, [sl, #-500] @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0459303 │ │ │ │ - blls 0x1d7d3c │ │ │ │ + blls 0x1d7c7c │ │ │ │ @ instruction: 0x46294652 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04d6fdb │ │ │ │ str pc, [r4, -r7, lsr #30] │ │ │ │ @ instruction: 0xf0459302 │ │ │ │ - blls 0x197d1c │ │ │ │ - bls 0x12ab88 │ │ │ │ + blls 0x197c5c │ │ │ │ + bls 0x12aac8 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04d6fdb │ │ │ │ @ instruction: 0xe79aff17 │ │ │ │ - umulleq r6, r3, r6, lr │ │ │ │ - addeq r6, r3, r2, asr lr │ │ │ │ - addeq r6, r3, sl, ror #27 │ │ │ │ - addeq r6, r3, sl, asr #27 │ │ │ │ - addeq r6, r3, r6, lsr #27 │ │ │ │ - addeq r6, r3, r4, lsl #27 │ │ │ │ - addeq r6, r3, r8, lsr sp │ │ │ │ - addeq r6, r3, sl, lsl sp │ │ │ │ - addeq r6, r3, lr, lsl #25 │ │ │ │ - addeq r6, r3, lr, ror #24 │ │ │ │ - addeq r6, r3, r8, lsr #28 │ │ │ │ + addeq r6, r3, r6, asr pc │ │ │ │ + addeq r6, r3, r2, lsl pc │ │ │ │ + addeq r6, r3, sl, lsr #29 │ │ │ │ + addeq r6, r3, sl, lsl #29 │ │ │ │ + addeq r6, r3, r6, ror #28 │ │ │ │ + addeq r6, r3, r4, asr #28 │ │ │ │ + strdeq r6, [r3], r8 │ │ │ │ + ldrdeq r6, [r3], sl │ │ │ │ + addeq r6, r3, lr, asr #26 │ │ │ │ + addeq r6, r3, lr, lsr #26 │ │ │ │ + addeq r6, r3, r8, ror #29 │ │ │ │ tstlt r3, r3, asr #28 │ │ │ │ movwcs r6, #2752 @ 0xac0 │ │ │ │ stmdavs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movwcs r8, #2840 @ 0xb18 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -205769,56 +205721,56 @@ │ │ │ │ stmdavs r2, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ stmdale r4!, {r1, r5, r6, r8, sl, lr} │ │ │ │ cdpvc 6, 4, cr4, cr1, cr13, {0} │ │ │ │ streq lr, [r2], -ip, lsr #23 │ │ │ │ ldmne r7!, {r2, r9, sl, lr}^ │ │ │ │ stmdavs r1, {r0, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ addmi r8, pc, #9216 @ 0x2400 │ │ │ │ - bvs 0x14f3cc │ │ │ │ + bvs 0x14f30c │ │ │ │ stmdapl r2, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmdapl r8, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - strbmi fp, [pc, #-913] @ 0xd8fe7 │ │ │ │ + strbmi fp, [pc, #-913] @ 0xd8f27 │ │ │ │ strbmi sp, [lr, #-2365] @ 0xfffff6c3 │ │ │ │ - bvs 0x114e00c │ │ │ │ + bvs 0x114df4c │ │ │ │ ldrtmi fp, [r0], #937 @ 0x3a9 │ │ │ │ strbmi r1, [r1], #-3002 @ 0xfffff446 │ │ │ │ @ instruction: 0xf7364628 │ │ │ │ - strdcs lr, [r1], -r8 │ │ │ │ - bvs 0xff1d13a4 │ │ │ │ + andcs lr, r1, r8, asr pc │ │ │ │ + bvs 0xff1d12e4 │ │ │ │ stmdale r0, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs fp, r0, fp, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bvs 0xfe93b36c │ │ │ │ + bvs 0xfe93b2ac │ │ │ │ ldmle r4!, {r0, r4, r5, r7, r9, lr}^ │ │ │ │ adcsmi r4, fp, #184549376 @ 0xb000000 │ │ │ │ ldrtcc sp, [r0], #-1009 @ 0xfffffc0f │ │ │ │ - blne 0xfef5fd80 │ │ │ │ + blne 0xfef5fcc0 │ │ │ │ strtmi r4, [r8], -r1, lsr #8 │ │ │ │ - mrc 7, 6, APSR_nzcv, cr12, cr6, {1} │ │ │ │ - bl 0xfe993354 │ │ │ │ + svc 0x003cf736 │ │ │ │ + bl 0xfe993294 │ │ │ │ ldrtmi r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - beq 0x314258 │ │ │ │ + beq 0x314198 │ │ │ │ ldrbmi r4, [r6], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0x46524455 │ │ │ │ - mrc 7, 6, APSR_nzcv, cr0, cr6, {1} │ │ │ │ + svc 0x0030f736 │ │ │ │ vmlsne.f32 s12, s22, s3 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x0038454e │ │ │ │ - blcs 0xe1fec │ │ │ │ - bvs 0xff9cdb14 │ │ │ │ + blcs 0xe1f2c │ │ │ │ + bvs 0xff9cda54 │ │ │ │ sbcsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x461ae7d9 │ │ │ │ @ instruction: 0x46284431 │ │ │ │ - mrc 7, 5, APSR_nzcv, cr14, cr6, {1} │ │ │ │ + svc 0x001ef736 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3060c │ │ │ │ + bl 0xfec3054c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -205837,22 +205789,22 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ strmi pc, [r4], r5, lsr #22 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x18aad38 │ │ │ │ + blx 0x18aac78 │ │ │ │ @ instruction: 0xf88df48c │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7ddfcb1 │ │ │ │ - blx 0xff215bbc │ │ │ │ + blx 0xff215afc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30694 │ │ │ │ + bl 0xfec305d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r1, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -205871,35 +205823,35 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4684faf7 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, sl, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x8aadc0 │ │ │ │ + blx 0x8aad00 │ │ │ │ @ instruction: 0xf8adf48c │ │ │ │ @ instruction: 0xf7ff400a │ │ │ │ ldrb pc, [sp, sp, ror #24] @ │ │ │ │ - blx 0xfe115c44 │ │ │ │ + blx 0xfe115b84 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x785738 │ │ │ │ + blmi 0x785678 │ │ │ │ strcs r4, [r4, #-1556] @ 0xfffff9ec │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strls r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ strcs sl, [r0], -r2, lsl #20 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7ff9602 │ │ │ │ @ instruction: 0xb190fc99 │ │ │ │ - blmi 0x540554 │ │ │ │ - blls 0x1b35b8 │ │ │ │ + blmi 0x540494 │ │ │ │ + blls 0x1b34f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -205907,26 +205859,26 @@ │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ strtmi pc, [r1], -fp, asr #21 │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #20 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ ldrb pc, [lr, sp, lsr #24] @ │ │ │ │ - blx 0x1115cc4 │ │ │ │ + blx 0x1115c04 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3079c │ │ │ │ + bl 0xfec306dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - vldr d4, [pc, #124] @ 0xd9624 │ │ │ │ + vldr d4, [pc, #124] @ 0xd9564 │ │ │ │ smladcs r8, sp, fp, r7 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46134614 │ │ │ │ - bl 0x43f1bc │ │ │ │ + bl 0x43f0fc │ │ │ │ strmi r0, [r5], -r7, lsl #4 │ │ │ │ stc 6, cr4, [sp, #56] @ 0x38 │ │ │ │ @ instruction: 0xf7ff7b02 │ │ │ │ orrslt pc, r0, r7, asr ip @ │ │ │ │ strpl lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -205936,135 +205888,135 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4628bdf0 │ │ │ │ @ instruction: 0xf0024621 │ │ │ │ @ instruction: 0x463bfa9f │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ - bge 0x16ae88 │ │ │ │ + bge 0x16adc8 │ │ │ │ @ instruction: 0x46644630 │ │ │ │ @ instruction: 0x5c02e9cd │ │ │ │ - blx 0xffb9760e │ │ │ │ + blx 0xffb9754e │ │ │ │ @ instruction: 0xf1cde7de │ │ │ │ svclt 0x0000f9fd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30830 │ │ │ │ + bl 0xfec30770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ - bvs 0xff1b6f48 │ │ │ │ + bvs 0xff1b6e88 │ │ │ │ ldrmi fp, [r4], -r3, asr #18 │ │ │ │ sbcvs r6, r4, #805306376 @ 0x30000008 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldclt 7, cr15, [r4, #216] @ 0xd8 │ │ │ │ + ldcllt 7, cr15, [r4, #216]! @ 0xd8 │ │ │ │ rscmi r6, fp, #544768 @ 0x85000 │ │ │ │ ldmne r4, {r2, r4, r8, ip, lr, pc}^ │ │ │ │ svclt 0x00982c20 │ │ │ │ ldmible r0!, {r0, r1, r3, r5, r6, r9, lr}^ │ │ │ │ - tstppl r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + cmppmi r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + teqpeq r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r8, r5, asr #12 │ │ │ │ + rsbseq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x395ce0 │ │ │ │ - tstppl r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + blx 0x395c20 │ │ │ │ + cmppmi r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + teqpeq r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andne pc, ip, r5, asr #12 │ │ │ │ + subeq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf9faf198 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec308a8 │ │ │ │ + bl 0xfec307e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149c6dc │ │ │ │ + b 0x149c61c │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ vrhadd.s8 d29, d4, d15 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ stcmi 0, cr0, [r7], {149} @ 0x95 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adcpl r6, r3, r0, lsl #16 │ │ │ │ tstcs r0, r8, lsl #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bls 0x188b30 │ │ │ │ + bls 0x188a70 │ │ │ │ stc2l 0, cr15, [lr, #-64]! @ 0xffffffc0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30900 │ │ │ │ + bl 0xfec30840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf4020fe8 │ │ │ │ addlt r6, r3, r0, ror #7 │ │ │ │ @ instruction: 0xf0124605 │ │ │ │ eorle r0, r3, r7, lsl #4 │ │ │ │ @ instruction: 0xf5b31e50 │ │ │ │ suble r7, r1, r0, asr #30 │ │ │ │ @ instruction: 0xf5b3d856 │ │ │ │ suble r7, sp, r0, lsl #31 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - blcs 0x10d8f8 │ │ │ │ + blcs 0x10d838 │ │ │ │ movwcs sp, #4436 @ 0x1154 │ │ │ │ - blcc 0x129980 │ │ │ │ + blcc 0x1298c0 │ │ │ │ mvnlt r4, r9, lsl r0 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0x1f974cc │ │ │ │ + blx 0xff79740c │ │ │ │ strmi fp, [r4], -r8, ror #19 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ stmdale r6, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d003 │ │ │ │ andle r7, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x4614bb93 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7624628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d5d0e1 │ │ │ │ - blcs 0xe5988 │ │ │ │ + blcs 0xe58c8 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0012301 │ │ │ │ - blx 0x199be4 │ │ │ │ + blx 0x199b24 │ │ │ │ strmi pc, [ip], #-1026 @ 0xfffffbfe │ │ │ │ stmible r0!, {r4, sl, fp, sp}^ │ │ │ │ strmi r4, [fp], #-131 @ 0xffffff7d │ │ │ │ svclt 0x000c2b10 │ │ │ │ @ instruction: 0xf1c24604 │ │ │ │ ldrb r0, [r9, r1, lsl #8] │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ - blcc 0x1299d4 │ │ │ │ + blcc 0x129914 │ │ │ │ @ instruction: 0xe7b44019 │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d016 │ │ │ │ adcle r6, pc, r0, lsr #31 │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ subscs r0, r7, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ @ instruction: 0xf5b3f829 │ │ │ │ andle r6, r3, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ @ instruction: 0xe7ebd0b9 │ │ │ │ @ instruction: 0xf1a1fa91 │ │ │ │ @@ -206083,75 +206035,75 @@ │ │ │ │ andcc r4, r8, pc, ror r5 │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @ instruction: 0xf0020e20 │ │ │ │ @ instruction: 0xf1a3023f │ │ │ │ @ instruction: 0xf1a20c20 │ │ │ │ @ instruction: 0xf1c20720 │ │ │ │ - blx 0x31b0d4 │ │ │ │ - blx 0x315c60 │ │ │ │ - blx 0x255864 │ │ │ │ - blx 0xa19098 │ │ │ │ - blx 0x316070 │ │ │ │ - b 0x1197484 │ │ │ │ - blx 0xada0a4 │ │ │ │ + blx 0x31b014 │ │ │ │ + blx 0x315ba0 │ │ │ │ + blx 0x2557a4 │ │ │ │ + blx 0xa18fd8 │ │ │ │ + blx 0x315fb0 │ │ │ │ + b 0x11973c4 │ │ │ │ + blx 0xad9fe4 │ │ │ │ teqpmi r9, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ - blx 0xa2a53c │ │ │ │ - b 0x1196488 │ │ │ │ + blx 0xa2a47c │ │ │ │ + b 0x11963c8 │ │ │ │ tstmi r9, #12, 4 @ 0xc0000000 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30a98 │ │ │ │ + bl 0xfec309d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ @ instruction: 0xf1bcd00e │ │ │ │ svclt 0x000c0fe0 │ │ │ │ stceq 0, cr15, [r7], {2} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0x1620bc │ │ │ │ + blx 0x161ffc │ │ │ │ @ instruction: 0xf10cfc0c │ │ │ │ - b 0x7e8cbc │ │ │ │ + b 0x7e8bfc │ │ │ │ tstle r3, r1, lsl #30 │ │ │ │ andmi r3, fp, #1024 @ 0x400 │ │ │ │ vand d29, d4, d3 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ stmdami r9, {r0, r2, r4, r7, r9} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, sl, fp, ip, pc} │ │ │ │ stmne r8, {r2, r6, r7, ip, lr} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0109b02 │ │ │ │ stmdbls r2, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x297680 │ │ │ │ + blx 0x1a975c0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbeq lr, {r3, r7, ip, sp, pc} │ │ │ │ ldrmi r4, [r4], -r0, ror #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7ff9b10 │ │ │ │ @ instruction: 0x06f2febb │ │ │ │ - blt 0x1a09650 │ │ │ │ + blt 0x1a09590 │ │ │ │ movweq lr, #2671 @ 0xa6f │ │ │ │ svclt 0x00484605 │ │ │ │ @ instruction: 0xf013b2a4 │ │ │ │ andsle r0, r8, r1, lsl #20 │ │ │ │ - bmi 0x1639954 │ │ │ │ + bmi 0x1639894 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, r8 │ │ │ │ @@ -206159,49 +206111,49 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460187f0 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ mrc2 7, 5, pc, cr14, cr15, {7} │ │ │ │ @ instruction: 0xf005b308 │ │ │ │ - blcs 0x11a590 │ │ │ │ + blcs 0x11a4d0 │ │ │ │ @ instruction: 0xf005d01f │ │ │ │ - blcs 0x19a5a8 │ │ │ │ + blcs 0x19a4e8 │ │ │ │ @ instruction: 0xf005d02f │ │ │ │ stccs 5, cr0, [r7, #-60] @ 0xffffffc4 │ │ │ │ @ instruction: 0xf645d00b │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - blmi 0x1099e58 │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + blmi 0x1099d98 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ vhadd.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf1603286 │ │ │ │ vmax.f32 , q7, │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624638 │ │ │ │ - eorhi pc, ip, r1, lsr #19 │ │ │ │ + eorhi pc, ip, r1, lsl #20 │ │ │ │ eoreq lr, r4, #49545216 @ 0x2f40000 │ │ │ │ @ instruction: 0xf8551e68 │ │ │ │ mvnscs r3, r1, lsl #24 │ │ │ │ smlabtvc r0, pc, r6, pc @ │ │ │ │ andeq lr, r1, #12288 @ 0x3000 │ │ │ │ ldmda r0, {r1, r5, r8, r9, lr}^ │ │ │ │ addsmi r5, sp, #0, 30 │ │ │ │ stmda r0, {r1, r8, ip, lr, pc}^ │ │ │ │ cdpcs 6, 0, cr2, cr0, cr0, {0} │ │ │ │ adcle r4, sl, fp, lsr #12 │ │ │ │ - beq 0xa939b8 │ │ │ │ + beq 0xa938f8 │ │ │ │ strteq r3, [r4], -r3, lsl #26 │ │ │ │ cmncs pc, #13959168 @ 0xd50000 │ │ │ │ cmnpmi pc, r2, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r4, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ mvnseq pc, r3, lsr #32 │ │ │ │ stmdbeq r6, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrsbeq lr, [pc, #-133] @ 0xd9987 │ │ │ │ + ldrsbeq lr, [pc, #-133] @ 0xd98c7 │ │ │ │ svclt 0x00084299 │ │ │ │ @ instruction: 0xd1024290 │ │ │ │ ldmdbhi r7!, {r0, r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ strmi r2, [r2], -r0, lsl #30 │ │ │ │ addsle r4, r0, fp, lsl #12 │ │ │ │ vabd.s8 q15, q15, q13 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ @@ -206218,67 +206170,67 @@ │ │ │ │ stmib r0, {r3, sp, pc}^ │ │ │ │ @ instruction: 0xf8c0aa01 │ │ │ │ @ instruction: 0xf1bfa00c │ │ │ │ @ instruction: 0xf073f967 │ │ │ │ @ instruction: 0x4601fcdb │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6456000 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ - blls 0x1d9b2c │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + blls 0x1d9a6c │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ ldr pc, [lr, r7, lsr #19] │ │ │ │ @ instruction: 0xffc8f1cc │ │ │ │ @ instruction: 0x46319a10 │ │ │ │ - eorcs pc, r8, r5, asr #12 │ │ │ │ + rsbne pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99cf07d │ │ │ │ svclt 0x0000e793 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq ip, r3, r4, asr #10 │ │ │ │ + eorseq ip, r3, r4, lsl #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ - bl 0xfec2da6c │ │ │ │ + bl 0xfec2d9ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, pc, r0, lsr #31 │ │ │ │ ldcls 12, cr10, [ip, #-96] @ 0xffffffa0 │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ - blt 0x794234 │ │ │ │ - blmi 0x193dad0 │ │ │ │ + blt 0x794174 │ │ │ │ + blmi 0x193da10 │ │ │ │ strtmi r0, [sl], -sp, lsr #18 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ ldrbmi r9, [r7], -r0, lsl #6 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff8918 │ │ │ │ usateq pc, #10, pc, asr #27 @ │ │ │ │ strle r4, [r9, #-1540] @ 0xfffff9fc │ │ │ │ - blx 0xfe31854c │ │ │ │ - blt 0xf883bc │ │ │ │ + blx 0xfe31848c │ │ │ │ + blt 0xf882fc │ │ │ │ @ instruction: 0xf689fa99 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ssatmi r4, #20, r7, asr #12 │ │ │ │ strtmi r9, [sl], -r3, lsl #16 │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ stmib sp, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd8904 │ │ │ │ @ instruction: 0xf7ffb018 │ │ │ │ strdcc pc, [r3], -r3 │ │ │ │ ldmdale r6, {r0, r1, r2, fp, sp}^ │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ ldrbmi r5, [r5], #-1355 @ 0xfffffab5 │ │ │ │ - blmi 0x1e3be4 │ │ │ │ + blmi 0x1e3b24 │ │ │ │ cmncs pc, #212, 16 @ 0xd40000 │ │ │ │ ldmdbhi r1!, {r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ ldm r4, {r3, sl, ip, sp}^ │ │ │ │ stmia r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sl, sp, lr} │ │ │ │ - bmi 0x11ce324 │ │ │ │ + bmi 0x11ce264 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r2, asr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @@ -206289,82 +206241,82 @@ │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ andls pc, r4, r4, asr #17 │ │ │ │ andlt pc, r8, r4, asr #17 │ │ │ │ strb r6, [r0, r7, ror #1]! │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14bdb9c │ │ │ │ + b 0x14bdadc │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ andlt pc, r8, r4, lsr #17 │ │ │ │ - blmi 0x7d44d4 │ │ │ │ + blmi 0x7d4414 │ │ │ │ andlt pc, sl, r4, lsr #17 │ │ │ │ ldceq 1, cr8, [fp], #-668 @ 0xfffffd64 │ │ │ │ strb r8, [ip, r3, ror #3] │ │ │ │ - stcgt 13, cr10, [pc, #-16] @ 0xd9b98 │ │ │ │ + stcgt 13, cr10, [pc, #-16] @ 0xd9ad8 │ │ │ │ rsbvs r6, r1, r0, lsr #32 │ │ │ │ rscvs r6, r3, r2, lsr #1 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls sp, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7629803 │ │ │ │ - mulcs r0, pc, r8 @ │ │ │ │ - bicsne pc, r0, r5, asr #12 │ │ │ │ + strdcs pc, [r0], -pc @ │ │ │ │ + tstpne r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ cdp2 1, 3, cr15, cr4, cr0, {3} │ │ │ │ @ instruction: 0xff18f1cc │ │ │ │ biccs pc, sl, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xfbc58 │ │ │ │ + blcs 0xfbb98 │ │ │ │ vhadd.s8 , q15, │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ @ instruction: 0xf88af1bf │ │ │ │ - blx 0x95dea │ │ │ │ + blx 0x95d2a │ │ │ │ ldmdals sp, {r0, r9, sl, lr} │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ - subscs pc, r0, r5, asr #12 │ │ │ │ + addsne pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bls 0x300858 │ │ │ │ + bls 0x300798 │ │ │ │ @ instruction: 0xf8caf07d │ │ │ │ - bls 0x853b44 │ │ │ │ + bls 0x853a84 │ │ │ │ @ instruction: 0xf6454629 │ │ │ │ - vaddl.s8 q9, d16, d8 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ ldr pc, [sl, r1, asr #17]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq ip, r3, r4, asr r5 │ │ │ │ + mlaseq r3, r4, r4, ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - b 0x14c5e88 │ │ │ │ - blmi 0x1f5fcb8 │ │ │ │ + b 0x14c5dc8 │ │ │ │ + blmi 0x1f5fbf8 │ │ │ │ @ instruction: 0x46424615 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ - blls 0x4fe880 │ │ │ │ + blls 0x4fe7c0 │ │ │ │ stc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ svceq 0x0010f018 │ │ │ │ - blt 0xc498ec │ │ │ │ + blt 0xc4982c │ │ │ │ @ instruction: 0xf0104604 │ │ │ │ tstle r5, r3, lsl #20 │ │ │ │ - bmi 0x1cf1cac │ │ │ │ + bmi 0x1cf1bec │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r2, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, ip, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -206376,31 +206328,31 @@ │ │ │ │ andcc pc, r1, r7, lsl sp @ │ │ │ │ vadd.i8 d2, d0, d3 │ │ │ │ ldm pc, {r1, r2, r4, r5, r7, pc}^ @ │ │ │ │ ldccc 0, cr15, [lr], #-0 │ │ │ │ @ instruction: 0x07620238 │ │ │ │ @ instruction: 0xf004d471 │ │ │ │ @ instruction: 0xf04f0207 │ │ │ │ - bne 0xfe9e64e4 │ │ │ │ + bne 0xfe9e6424 │ │ │ │ @ instruction: 0xf1a200d2 │ │ │ │ @ instruction: 0xf1c20320 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xa19d78 │ │ │ │ - blx 0x259534 │ │ │ │ - blx 0x958d0c │ │ │ │ - b 0x1415d04 │ │ │ │ - blx 0x11cd40 │ │ │ │ + blx 0xa19cb8 │ │ │ │ + blx 0x259474 │ │ │ │ + blx 0x958c4c │ │ │ │ + b 0x1415c44 │ │ │ │ + blx 0x11cc80 │ │ │ │ addsmi pc, r5, r3, lsl #6 │ │ │ │ - blx 0x12a91c │ │ │ │ + blx 0x12a85c │ │ │ │ ldm r4, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ bicsmi r0, r2, #-1073741793 @ 0xc000001f │ │ │ │ - b 0x16ac88 │ │ │ │ - b 0x145d520 │ │ │ │ - b 0x19b538 │ │ │ │ - b 0x145d52c │ │ │ │ + b 0x16abc8 │ │ │ │ + b 0x145d460 │ │ │ │ + b 0x19b478 │ │ │ │ + b 0x145d46c │ │ │ │ ldm r4, {r2, r3, r8, r9, sl}^ │ │ │ │ strmi r8, [r9, #2431] @ 0x97f │ │ │ │ strmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r4, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ strbmi r0, [r0], -r0, lsl #30 │ │ │ │ adcle r4, r8, r9, asr #12 │ │ │ │ @@ -206427,24 +206379,24 @@ │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r1, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr13, cr4, {7} │ │ │ │ ldrb r7, [r6, -r5, ror #1]! │ │ │ │ cdp2 1, 3, cr15, cr2, cr12, {6} │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - blmi 0xb1a270 │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + blmi 0xb1a1b0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf16032ba │ │ │ │ vadd.f32 , q7, │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614648 │ │ │ │ - vrecps.f32 d31, d30, d7 │ │ │ │ + vrecps.f32 , q15, │ │ │ │ vqdmlal.s q9, d16, d2[3] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ @@ -206454,31 +206406,31 @@ │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1be1104 │ │ │ │ @ instruction: 0xf073ff8f │ │ │ │ strmi pc, [r1], -r3, lsl #22 │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6458000 │ │ │ │ - vshr.s64 d18, d20, #64 │ │ │ │ - blls 0x1d9edc │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ + blls 0x1d9e1c │ │ │ │ @ instruction: 0xf07c9a02 │ │ │ │ ldrb pc, [r0, pc, asr #31] @ │ │ │ │ @ instruction: 0x46419a10 │ │ │ │ - rsccs pc, ip, r5, asr #12 │ │ │ │ + eorcs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc6f07c │ │ │ │ andcs lr, r0, r7, asr #15 │ │ │ │ - bicsne pc, r0, r5, asr #12 │ │ │ │ + tstpne r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ ldc2l 1, cr15, [r8], #384 @ 0x180 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq ip, r3, r4, ror #10 │ │ │ │ + eorseq ip, r3, r4, lsr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf0144abd │ │ │ │ ldmib sp, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ @@ -206506,15 +206458,15 @@ │ │ │ │ ldmdaeq r3, {r3, r4, r8, sp, pc} │ │ │ │ @ instruction: 0xf8c49603 │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ ldrb r9, [r9, r4] │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14bdf00 │ │ │ │ + b 0x14bde40 │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ @ instruction: 0xf8c4e7ce │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ strb r9, [r9, r4] │ │ │ │ andeq pc, r8, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf1000761 │ │ │ │ @ instruction: 0xf1bb808f │ │ │ │ @@ -206524,111 +206476,111 @@ │ │ │ │ strbeq pc, [r0, -r3, asr #3] @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ vmlaeq.f64 d14, d27, d20 │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf607fa21 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ - blx 0x92abf0 │ │ │ │ - b 0x14d7358 │ │ │ │ + blx 0x92ab30 │ │ │ │ + b 0x14d7298 │ │ │ │ movwmi r0, #26571 @ 0x67cb │ │ │ │ msreq CPSR_, r7, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ - blx 0x26a240 │ │ │ │ + blx 0x26a180 │ │ │ │ @ instruction: 0xf1a7f101 │ │ │ │ - blx 0xa59fd4 │ │ │ │ + blx 0xa59f14 │ │ │ │ movwmi pc, #56332 @ 0xdc0c @ │ │ │ │ smlawteq r0, r7, r1, pc @ │ │ │ │ @ instruction: 0xf000fa08 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r7], {9} @ │ │ │ │ @ instruction: 0xf101fa28 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - b 0x13ea26c │ │ │ │ - blx 0x2dcf7c │ │ │ │ + b 0x13ea1ac │ │ │ │ + blx 0x2dcebc │ │ │ │ ldm lr, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ mvnsmi r8, #24, 18 @ 0x60000 │ │ │ │ ldrbmi r4, [r9], sp, ror #7 │ │ │ │ strls r9, [r7], #-772 @ 0xfffffcfc │ │ │ │ - beq 0x1147a8 │ │ │ │ + beq 0x1146e8 │ │ │ │ movweq lr, #31306 @ 0x7a4a │ │ │ │ - beq 0x1547ac │ │ │ │ - b 0x137eba4 │ │ │ │ + beq 0x1546ec │ │ │ │ + b 0x137eae4 │ │ │ │ movwls r0, #13068 @ 0x330c │ │ │ │ strcc lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ - blge 0x20d4320 │ │ │ │ + blge 0x20d4260 │ │ │ │ svclt 0x0008458b │ │ │ │ smlabble r3, r2, r5, r4 │ │ │ │ ldrbtcc lr, [r8], #-2254 @ 0xfffff732 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x46594650 │ │ │ │ - blls 0x20e758 │ │ │ │ + blls 0x20e698 │ │ │ │ stcls 6, cr4, [r7], {203} @ 0xcb │ │ │ │ ldmdbhi r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c34422 │ │ │ │ @ instruction: 0xf1a30420 │ │ │ │ - blx 0xada054 │ │ │ │ - blx 0x3563e4 │ │ │ │ - blx 0xb56fec │ │ │ │ + blx 0xad9f94 │ │ │ │ + blx 0x356324 │ │ │ │ + blx 0xb56f2c │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0xb2abe8 │ │ │ │ + blx 0xb2ab28 │ │ │ │ ldrmi pc, [r0], -r3, lsl #6 │ │ │ │ - blne 0x157fec │ │ │ │ - b 0x111c814 │ │ │ │ - beq 0x7b2400 │ │ │ │ + blne 0x157f2c │ │ │ │ + b 0x111c754 │ │ │ │ + beq 0x7b2340 │ │ │ │ ldrbmi r1, [ip, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xe74bdbf6 │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf4074 │ │ │ │ + blcs 0xf3fb4 │ │ │ │ @ instruction: 0x4631d171 │ │ │ │ @ instruction: 0xf7614638 │ │ │ │ - andcs pc, r0, r9, ror lr @ │ │ │ │ - bicsne pc, r0, r5, asr #12 │ │ │ │ + ldrdcs pc, [r0], -r9 │ │ │ │ + tstpne r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, asr fp │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ stc2 1, cr15, [lr], {96} @ 0x60 │ │ │ │ movweq pc, #20907 @ 0x51ab @ │ │ │ │ svclt 0x009c2b02 │ │ │ │ ldmdbne r2, {r1, r5, r7, r9, sl, lr} │ │ │ │ addhi pc, r6, r0, lsl #4 │ │ │ │ - blhi 0x158064 │ │ │ │ + blhi 0x157fa4 │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ tstcs r9, #323584 @ 0x4f000 │ │ │ │ stmdavs r9, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x46994592 │ │ │ │ - b 0x14ce820 │ │ │ │ + b 0x14ce760 │ │ │ │ @ instruction: 0xf04f03cb │ │ │ │ @ instruction: 0xf1c331ff │ │ │ │ @ instruction: 0xf00a0540 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ - blx 0x91ace8 │ │ │ │ - bl 0xfeb96880 │ │ │ │ - blx 0x11c870 │ │ │ │ + blx 0x91ac28 │ │ │ │ + bl 0xfeb967c0 │ │ │ │ + blx 0x11c7b0 │ │ │ │ sbceq pc, r0, r4, lsl #8 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ rscmi r4, r9, r2, lsr #6 │ │ │ │ @ instruction: 0xf1a0431a │ │ │ │ @ instruction: 0xf1c00420 │ │ │ │ - blx 0x11b508 │ │ │ │ + blx 0x11b448 │ │ │ │ @ instruction: 0xf1a0f300 │ │ │ │ - blx 0x2da510 │ │ │ │ - blx 0x1970a4 │ │ │ │ + blx 0x2da450 │ │ │ │ + blx 0x196fe4 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ @ instruction: 0xf600fa09 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ - blx 0xaead40 │ │ │ │ + blx 0xaeac80 │ │ │ │ msrmi CPSR_fxc, #1073741824 @ 0x40000000 │ │ │ │ movwmi r4, #57474 @ 0xe082 │ │ │ │ @ instruction: 0xf700fa08 │ │ │ │ - ldrsbeq lr, [pc, #-138] @ 0xda02e │ │ │ │ + ldrsbeq lr, [pc, #-138] @ 0xd9f6e │ │ │ │ bicsmi r4, fp, #1207959555 @ 0x48000003 │ │ │ │ @ instruction: 0x0c00ea02 │ │ │ │ streq lr, [r7], #-2636 @ 0xfffff5b4 │ │ │ │ @ instruction: 0x0c01ea03 │ │ │ │ streq lr, [r6, #-2636] @ 0xfffff5b4 │ │ │ │ ldmdbhi pc!, {r1, r3, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084589 │ │ │ │ @@ -206653,48 +206605,48 @@ │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ mcr2 1, 0, pc, cr2, cr14, {5} @ │ │ │ │ @ instruction: 0xf976f073 │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ stmib sp, {r3, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6455600 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ strb pc, [r2, -r3, asr #28]! @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - blmi 0x2da608 │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + blmi 0x2da548 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1604201 │ │ │ │ @ instruction: 0x4632fb75 │ │ │ │ @ instruction: 0xf6454629 │ │ │ │ - vmla.i d19, d0, d0[3] │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ strb pc, [lr, -pc, lsr #28] @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r4, ror r5 │ │ │ │ + ldrhteq ip, [r3], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ stcls 6, cr4, [r8], {7} │ │ │ │ ldrdhi pc, [r4], -sp @ │ │ │ │ stmdbeq r4!, {r8, r9, ip, pc} │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ - blx 0xfe11819c │ │ │ │ + blx 0xfe1180dc │ │ │ │ svclt 0x004806e3 │ │ │ │ @ instruction: 0x4602ba33 │ │ │ │ - blt 0xc89ecc │ │ │ │ + blt 0xc89e0c │ │ │ │ svclt 0x00484641 │ │ │ │ @ instruction: 0x4638461d │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff9501 │ │ │ │ - bmi 0x319b04 │ │ │ │ + bmi 0x319a44 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206707,46 +206659,46 @@ │ │ │ │ vhadd.s8 d27, d20, d11 │ │ │ │ vmlsl.s8 , d16, d24 │ │ │ │ @ instruction: 0x46910a95 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ cdpne 3, 1, cr9, cr3, cr3, {0} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ vcgt.s8 d25, d12, d5 │ │ │ │ - vsubw.s8 q10, q0, d13 │ │ │ │ + vqdmlal.s , d0, d1[3] │ │ │ │ movwls r0, #33570 @ 0x8322 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ movwls r8, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf9d8f081 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbls r3, {r1, r7, r9, fp, sp, lr} │ │ │ │ - b 0x974648 │ │ │ │ + b 0x974588 │ │ │ │ stmibvs r7, {r0, r8, sl} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ strle r0, [fp, #-1872] @ 0xfffff8b0 │ │ │ │ svclt 0x004d0769 │ │ │ │ tsteq r2, r5, lsr #20 │ │ │ │ tstls r4, r1, lsl #2 │ │ │ │ svclt 0x00429804 │ │ │ │ smlalbteq pc, r0, r1, r3 @ │ │ │ │ andls r4, r4, r8, lsl #6 │ │ │ │ svclt 0x0008429e │ │ │ │ svclt 0x000c45b8 │ │ │ │ - bleq 0x1563a8 │ │ │ │ - bleq 0x1163ac │ │ │ │ + bleq 0x1562e8 │ │ │ │ + bleq 0x1162ec │ │ │ │ adcshi pc, r5, r0 │ │ │ │ andsle r4, r8, r9, lsr #11 │ │ │ │ stmdale r3, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0029a05 │ │ │ │ svclt 0x00280201 │ │ │ │ - bllt 0xd62a88 │ │ │ │ + bllt 0xd629c8 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ - bllt 0xff03a604 │ │ │ │ + bllt 0xff03a544 │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf0803c08 │ │ │ │ stmdbls r8, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf07b4620 │ │ │ │ ldrmi pc, [r8, #3977]! @ 0xf89 │ │ │ │ @ instruction: 0x1c7ed96b │ │ │ │ strbmi lr, [sl, #-1976] @ 0xfffff848 │ │ │ │ @@ -206758,15 +206710,15 @@ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ cmnvs r3, r6, lsr #2 │ │ │ │ @ instruction: 0x51a8f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr0, cr0, {4} │ │ │ │ eorscs lr, r8, r5, ror #15 │ │ │ │ @ instruction: 0xf1529306 │ │ │ │ - blls 0x2983a4 │ │ │ │ + blls 0x2982e4 │ │ │ │ ldrbmi r6, [r1], -r6, lsl #3 │ │ │ │ @ instruction: 0xf8c03b01 │ │ │ │ andvs fp, r3, #36 @ 0x24 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ andcc r9, r8, r0, lsr r0 │ │ │ │ @ instruction: 0xf0806143 │ │ │ │ ldrmi pc, [r8, #3677]! @ 0xe5d │ │ │ │ @@ -206774,15 +206726,15 @@ │ │ │ │ strb r6, [lr, r5, lsr #5] │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf0809206 │ │ │ │ mrcne 15, 3, APSR_nzcv, cr3, cr7, {2} │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ andslt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf08061a3 │ │ │ │ - bls 0x299c4c │ │ │ │ + bls 0x299b8c │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ stccs 0, cr8, [r0, #-672] @ 0xfffffd60 │ │ │ │ ldrhtcs sp, [r8], -fp │ │ │ │ @ instruction: 0xf808f152 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ @ instruction: 0x51a8f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @@ -206791,15 +206743,15 @@ │ │ │ │ andcc r3, r8, r7, lsl #14 │ │ │ │ cdp2 0, 3, cr15, cr4, cr0, {4} │ │ │ │ ldrbmi lr, [r1], -r9, lsr #15 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a43206 │ │ │ │ movwls r0, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xff2ef080 │ │ │ │ - bls 0x2c0f7c │ │ │ │ + bls 0x2c0ebc │ │ │ │ ldmdale r5, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ ldmib sp, {r2, r4, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf07b1008 │ │ │ │ smmul r1, pc, pc @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdals r4, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @@ -206834,15 +206786,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ stccc 1, cr0, [r8], {149} @ 0x95 │ │ │ │ cdp2 0, 13, cr15, cr10, cr0, {4} │ │ │ │ vmax.s8 d20, d12, d16 │ │ │ │ - vaddw.s8 q10, q0, d13 │ │ │ │ + vmla.f d19, d0, d1[3] │ │ │ │ @ instruction: 0xf07b0122 │ │ │ │ ldr pc, [r2, pc, asr #29]! │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1b880a8 │ │ │ │ strdle r3, [r1, #-255] @ 0xffffff01 │ │ │ │ @ instruction: 0xf1512038 │ │ │ │ movwcs pc, #3979 @ 0xf8b @ │ │ │ │ @@ -206908,15 +206860,15 @@ │ │ │ │ @ instruction: 0xff12f151 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ @ instruction: 0x51a8f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0803008 │ │ │ │ - bls 0x1d9a34 │ │ │ │ + bls 0x1d9974 │ │ │ │ mlascs r8, pc, r7, lr @ │ │ │ │ @ instruction: 0xf1519203 │ │ │ │ @ instruction: 0x4603feff │ │ │ │ vpmax.s8 d25, d4, d3 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ movwvs r0, #8597 @ 0x2195 │ │ │ │ @ instruction: 0xf1086207 │ │ │ │ @@ -206929,15 +206881,15 @@ │ │ │ │ cdpne 7, 7, cr14, cr2, cr6, {1} │ │ │ │ andls r4, r1, r3, lsl #12 │ │ │ │ adcpl pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf0819200 │ │ │ │ strmi pc, [r5], -sp, lsr #16 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bvs 0xfe1c62b4 │ │ │ │ + bvs 0xfe1c61f4 │ │ │ │ @ instruction: 0xf47f4599 │ │ │ │ vmax.f32 q13, q2, q3 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf0800195 │ │ │ │ @ instruction: 0xf1b8fe0f │ │ │ │ strdle r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf1084623 │ │ │ │ @@ -206956,28 +206908,28 @@ │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0x46200195 │ │ │ │ andslt pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf0806123 │ │ │ │ stccs 12, cr15, [r0, #-908] @ 0xfffffc74 │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - bvs 0xfe9d4180 │ │ │ │ + bvs 0xfe9d40c0 │ │ │ │ @ instruction: 0xd1e04599 │ │ │ │ @ instruction: 0x51a8f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #512] @ 0x200 │ │ │ │ streq pc, [r8], -r4, lsr #3 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ stmib r5, {r4, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d18, d12, d6 │ │ │ │ - vaddw.s8 q10, q0, d13 │ │ │ │ + vmla.f d19, d0, d1[3] │ │ │ │ @ instruction: 0xf07b0122 │ │ │ │ ldrb pc, [r0, r9, asr #27] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3182c │ │ │ │ + bl 0xfec3176c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stc2 0, cr15, [sl], #536 @ 0x218 │ │ │ │ @ instruction: 0xf8d4b1a0 │ │ │ │ @ instruction: 0xf5043088 │ │ │ │ @ instruction: 0xf64f5200 │ │ │ │ @@ -206985,30 +206937,30 @@ │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ andne pc, sl, #10616832 @ 0xa20000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrtvc pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtvs pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmnpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf1609400 │ │ │ │ svclt 0x0000f8e1 │ │ │ │ - eorseq ip, r3, r4, lsl #11 │ │ │ │ + eorseq ip, r3, r4, asr #9 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [sl], {112} @ 0x70 │ │ │ │ stmiapl r3!, {r1, r9, sl, lr}^ │ │ │ │ - blcs 0x146c24 │ │ │ │ + blcs 0x146b64 │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ andle r2, r0, r2 │ │ │ │ andsvs r4, r3, r8, lsl #12 │ │ │ │ - blmi 0x21881c │ │ │ │ + blmi 0x21875c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi r6, [r8], -r3, lsl #16 │ │ │ │ ldrb r3, [r4, r2, lsl #6]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -207049,39 +207001,39 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ movwcs fp, #32902 @ 0x8086 │ │ │ │ - adccc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rsccs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicsvs pc, r4, r9, asr #4 │ │ │ │ + tstpvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ andls r3, r5, #1044480 @ 0xff000 │ │ │ │ - rscvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + eorvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r9, r4, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ andls r0, r0, #-536870910 @ 0xe0000002 │ │ │ │ - addcc pc, ip, #72351744 @ 0x4500000 │ │ │ │ + sbccs pc, ip, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blcc 0xd68e4 │ │ │ │ + blcc 0xd6824 │ │ │ │ @ instruction: 0xff6cf1cb │ │ │ │ ldc2l 0, cr15, [sl, #48] @ 0x30 │ │ │ │ adcpl pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blge 0x114ef4 │ │ │ │ + blge 0x114e34 │ │ │ │ @ instruction: 0xff0cf080 │ │ │ │ @ instruction: 0xf645b390 │ │ │ │ - vmlal.s8 , d16, d24 │ │ │ │ + vmul.i d18, d16, d0[6] │ │ │ │ strmi r0, [r4], -lr, lsr #16 │ │ │ │ strbmi r6, [r2], -r1, lsr #21 │ │ │ │ @ instruction: 0xf01169a5 │ │ │ │ stmdbvs r3!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e2d │ │ │ │ @ instruction: 0xf0110e72 │ │ │ │ @@ -207102,15 +207054,15 @@ │ │ │ │ @ instruction: 0xf080ab00 │ │ │ │ @ instruction: 0x4604fefb │ │ │ │ bicsle r2, r1, r0, lsl #16 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00c4df0 │ │ │ │ svclt 0x0000bdad │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31a40 │ │ │ │ + bl 0xfec31980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0800095 │ │ │ │ @@ -207137,15 +207089,15 @@ │ │ │ │ andlt r6, r3, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbd30 │ │ │ │ ldrb pc, [sl, r7, ror #26] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31acc │ │ │ │ + bl 0xfec31a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r9, #268435464 @ 0x10000008 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ ldc2l 0, cr15, [sl, #-48]! @ 0xffffffd0 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ @@ -207154,113 +207106,113 @@ │ │ │ │ cdp2 0, 7, cr15, cr4, cr0, {4} │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ andlt r0, r3, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmnpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r5, asr #12 │ │ │ │ + andcc pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1972265 │ │ │ │ svclt 0x0000f8b7 │ │ │ │ - mlaseq r3, r4, r5, ip │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed855 │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ ldmdale r1!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ - bcs 0xec1b8 │ │ │ │ + bcs 0xec0f8 │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r0], lr, asr #2 │ │ │ │ - bcc 0xd6d8c │ │ │ │ + bcc 0xd6ccc │ │ │ │ @ instruction: 0xf1c64444 │ │ │ │ - b 0x1dc978 │ │ │ │ + b 0x1dc8b8 │ │ │ │ @ instruction: 0xf00c0408 │ │ │ │ adcmi pc, r5, #2752 @ 0xac0 │ │ │ │ vcgt.s8 d29, d4, d24 │ │ │ │ vabdl.s8 , d16, d24 │ │ │ │ mul sl, r5, r7 │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ andsle r0, sp, #0, 6 │ │ │ │ - b 0x1eba6c │ │ │ │ + b 0x1eb9ac │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ - blne 0xbcf604 │ │ │ │ + blne 0xbcf544 │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0801900 │ │ │ │ stmdacs r0, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xda9d8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xda918 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64587f0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ - blmi 0x65aab8 │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + blmi 0x65a9f8 │ │ │ │ rsbcs pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf846f197 │ │ │ │ - cmnpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andmi pc, r0, r5, asr #12 │ │ │ │ + subcc pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ @ instruction: 0xf1972272 │ │ │ │ @ instruction: 0xf645f839 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - blmi 0x31aaec │ │ │ │ + vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ + blmi 0x31aa2c │ │ │ │ rsbscs pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf82cf197 │ │ │ │ - cmnpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscc pc, ip, r5, asr #12 │ │ │ │ + andscc pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf197721c │ │ │ │ svclt 0x0000f81f │ │ │ │ - eorseq ip, r3, ip, lsr #11 │ │ │ │ + eorseq ip, r3, ip, ror #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xffd6f1c7 │ │ │ │ @ instruction: 0xf00c4680 │ │ │ │ @ instruction: 0xf5b8fcad │ │ │ │ svclt 0x00c35f80 │ │ │ │ movweq pc, #456 @ 0x1c8 @ │ │ │ │ - ldrbcc pc, [pc, #264]! @ 0xdab90 @ │ │ │ │ + ldrbcc pc, [pc, #264]! @ 0xdaad0 @ │ │ │ │ vqadd.u32 d20, d15, d12 │ │ │ │ @ instruction: 0xf04f040b │ │ │ │ svclt 0x00d40700 │ │ │ │ - ldrbvc pc, [pc, #1540]! @ 0xdb09c @ │ │ │ │ + ldrbvc pc, [pc, #1540]! @ 0xdafdc @ │ │ │ │ vmla.i8 d17, d4, d29 │ │ │ │ vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0x46220095 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0805700 │ │ │ │ @ instruction: 0xb140fd97 │ │ │ │ movwcs lr, #27088 @ 0x69d0 │ │ │ │ @@ -207271,40 +207223,40 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #9769 @ 0x2629 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xfe118ae2 │ │ │ │ + blx 0xfe118a22 │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #6 │ │ │ │ - bcc 0xe1c98 │ │ │ │ + bcc 0xe1bd8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdavs r8, {r0, r3, r8, r9, fp, ip} │ │ │ │ andlt r4, r2, r0, lsr #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x297228 │ │ │ │ + bllt 0x297168 │ │ │ │ svcpl 0x0080f5b8 │ │ │ │ and sp, ip, r2, lsl #24 │ │ │ │ tstmi lr, #536576 @ 0x83000 │ │ │ │ strtmi r3, [r2], -r8, lsl #16 │ │ │ │ movwcs r3, #8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ ldc2l 0, cr15, [ip, #-512]! @ 0xfffffe00 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf645e7c9 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ - blmi 0x15abf4 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x15ab34 │ │ │ │ eorvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xffa8f196 │ │ │ │ - eorseq ip, r3, r4, asr #11 │ │ │ │ + eorseq ip, r3, r4, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ strmi r2, [r9], r0, lsl #10 │ │ │ │ stc2 0, cr15, [r0], {12} │ │ │ │ @@ -207315,99 +207267,99 @@ │ │ │ │ ldc2 0, cr15, [r2, #-512]! @ 0xfffffe00 │ │ │ │ suble r2, r1, r0, lsl #16 │ │ │ │ ldrbteq r6, [r1], r6, lsl #21 │ │ │ │ @ instruction: 0xf016d53e │ │ │ │ cmnle r8, r2, lsl #14 │ │ │ │ @ instruction: 0xff4af1c7 │ │ │ │ @ instruction: 0xf5b04683 │ │ │ │ - stclle 15, cr5, [pc, #-512]! @ 0xda994 │ │ │ │ + stclle 15, cr5, [pc, #-512]! @ 0xda8d4 │ │ │ │ vhsub.s8 q10, , │ │ │ │ @ instruction: 0xf6cf0a01 │ │ │ │ strdmi r7, [r3], -pc @ │ │ │ │ stmiapl r8!, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - beq 0x1d5a54 │ │ │ │ - ldrbvc pc, [pc, #1539]! @ 0xdb1b3 @ │ │ │ │ + beq 0x1d5994 │ │ │ │ + ldrbvc pc, [pc, #1539]! @ 0xdb0f3 @ │ │ │ │ movwls r4, #9788 @ 0x263c │ │ │ │ and r9, fp, r3 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1518bb6 │ │ │ │ + blx 0x1518af6 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - bl 0x36b848 │ │ │ │ + bl 0x36b788 │ │ │ │ ldrmi r0, [fp, #773] @ 0x305 │ │ │ │ stmdble r4!, {r2, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrbtvc pc, [pc], r5, lsr #13 @ │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ @ instruction: 0xf0809301 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bvs 0xfe1cef88 │ │ │ │ + bvs 0xfe1ceec8 │ │ │ │ @ instruction: 0x06da431f │ │ │ │ movwcs sp, #1508 @ 0x5e4 │ │ │ │ strtmi r2, [r9], -r2, lsl #4 │ │ │ │ @ instruction: 0xf0474630 │ │ │ │ @ instruction: 0xf7ff0702 │ │ │ │ @ instruction: 0xe7dbfaf3 │ │ │ │ - blx 0xff296c36 │ │ │ │ + blx 0xff296b76 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdbls r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vaba.s8 q8, q2, │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ svclt 0x00440395 │ │ │ │ streq pc, [r5, -r7, lsr #32] │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ andeq pc, r7, #7 │ │ │ │ - blls 0x174c98 │ │ │ │ + blls 0x174bd8 │ │ │ │ ldrmi r4, [r8], -r3, lsl #8 │ │ │ │ - blx 0x1b97360 │ │ │ │ - blx 0xfea96c76 │ │ │ │ + blx 0x1b972a0 │ │ │ │ + blx 0xfea96bb6 │ │ │ │ andlt r1, r5, r0, ror #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf00c8ff0 │ │ │ │ mulcs r1, r9, fp │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r4, r2, #34603008 @ 0x2100000 │ │ │ │ - b 0x126c528 │ │ │ │ + b 0x126c468 │ │ │ │ vabd.u32 d16, d15, d2 │ │ │ │ tstls r2, fp, lsl #2 │ │ │ │ @ instruction: 0xf601460c │ │ │ │ @ instruction: 0x462071ff │ │ │ │ - blx 0xfeb98c8c │ │ │ │ + blx 0xfeb98bcc │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xffa18c8c │ │ │ │ + blx 0xffa18bcc │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ ldr r4, [sp, r4, lsl #12]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec31ea8 │ │ │ │ + bl 0xfec31de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r2, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, #56, 26 @ 0xe00 │ │ │ │ @ instruction: 0xf19a4629 │ │ │ │ @ instruction: 0x4620fcdf │ │ │ │ - @ instruction: 0xfff2f760 │ │ │ │ + @ instruction: 0xf852f761 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r5, r5, asr #28 │ │ │ │ adcmi r4, r8, #218103808 @ 0xd000000 │ │ │ │ andcs fp, r0, r8, lsl #31 │ │ │ │ @@ -207425,26 +207377,26 @@ │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ mrrc2 0, 8, pc, r4, cr0 @ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, r4, #402653184 @ 0x18000000 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ @ instruction: 0xf8dcd33a │ │ │ │ - b 0xa62e0c │ │ │ │ + b 0xa62d4c │ │ │ │ @ instruction: 0xf0330302 │ │ │ │ teqle r3, r2, lsl #2 │ │ │ │ @ instruction: 0x06d3b193 │ │ │ │ @ instruction: 0x4620d530 │ │ │ │ mrc2 7, 7, pc, cr4, cr15, {7} │ │ │ │ - blne 0xbc7ae4 │ │ │ │ + blne 0xbc7a24 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andcs sp, r1, r5, lsr #4 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ andls sp, r3, r7, asr #3 │ │ │ │ - blx 0x416daa │ │ │ │ + blx 0x416cea │ │ │ │ strb r9, [r2, r3, lsl #16] │ │ │ │ movwmi lr, #35292 @ 0x89dc │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ rscsle r0, r0, #0, 6 │ │ │ │ strb r3, [ip, r1, lsl #8] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf00cd1ec │ │ │ │ @@ -207461,15 +207413,15 @@ │ │ │ │ ldrb r2, [r5, r0] │ │ │ │ ldrb r4, [r6, r0, asr #12] │ │ │ │ str fp, [sp, r1, lsl #2] │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31fdc │ │ │ │ + bl 0xfec31f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, asr #31 │ │ │ │ addlt r4, r9, r5, lsr fp │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf00c0300 │ │ │ │ @@ -207477,30 +207429,30 @@ │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andscs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff1a20 │ │ │ │ ldmiblt r0!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ - blx 0xfef96e4c │ │ │ │ + blx 0xfef96d8c │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbdf0 │ │ │ │ vpmax.s8 d31, d30, d23 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi fp, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7604630 │ │ │ │ - @ instruction: 0xf1cbff57 │ │ │ │ + @ instruction: 0xf1cbffb7 │ │ │ │ vmla.f32 , q15, │ │ │ │ vrsra.s64 q9, q1, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @@ -207508,31 +207460,31 @@ │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1bd1104 │ │ │ │ @ instruction: 0xf072ff4d │ │ │ │ - blls 0x21999c │ │ │ │ - bls 0x16c6a0 │ │ │ │ + blls 0x2198dc │ │ │ │ + bls 0x16c5e0 │ │ │ │ @ instruction: 0xf6459700 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf07b002e │ │ │ │ ldrb pc, [r0, pc, lsl #31] @ │ │ │ │ @ instruction: 0xf6454639 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ @ instruction: 0xf07b002e │ │ │ │ strb pc, [r8, r7, lsl #31] @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbeq sp, {r0, r1, r2, r3, r7, ip, sp, pc} │ │ │ │ - beq 0x117014 │ │ │ │ + beq 0x116f54 │ │ │ │ strmi r4, [fp], pc, asr #22 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ ldrmi sl, [r1], -r0 │ │ │ │ @ instruction: 0x462a4658 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7fe9b18 │ │ │ │ @@ -207542,40 +207494,40 @@ │ │ │ │ stmib sp, {r3, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7feaa0a │ │ │ │ strdcc pc, [r3], -r7 │ │ │ │ stmdacs r7, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldm pc, {r0, r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrtvc pc, [r2], #-0 @ │ │ │ │ strbvs r4, [sp, #-628] @ 0xfffffd8c │ │ │ │ - bls 0x6dc0d8 │ │ │ │ + bls 0x6dc018 │ │ │ │ ldrbmi sl, [r9], -r4, lsl #16 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ @ instruction: 0x6704e9dd │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xee1d493a │ │ │ │ @ instruction: 0xf04f3f70 │ │ │ │ @ instruction: 0xf8410c00 │ │ │ │ strbteq ip, [fp], r3 │ │ │ │ - blt 0x550358 │ │ │ │ - blt 0xd89754 │ │ │ │ + blt 0x550298 │ │ │ │ + blt 0xd89694 │ │ │ │ @ instruction: 0x460eba38 │ │ │ │ - blmi 0xd6c7cc │ │ │ │ + blmi 0xd6c70c │ │ │ │ strvs lr, [r0, -r4, asr #19] │ │ │ │ andeq lr, r2, #196, 18 @ 0x310000 │ │ │ │ - blls 0x434fc4 │ │ │ │ + blls 0x434f04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ - blls 0x1da0c8 │ │ │ │ + blls 0x1da008 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andeq pc, r8, r3, lsl #2 │ │ │ │ mcrr2 7, 15, pc, sl, cr14 @ │ │ │ │ strmi r4, [r9], r0, lsl #13 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ cdpge 7, 0, cr14, cr8, cr10, {6} │ │ │ │ ldmdavs r8, {r1, r3, r4, r7, fp, sp, lr} │ │ │ │ @@ -207588,36 +207540,36 @@ │ │ │ │ addslt r8, r2, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xc006f8b3 │ │ │ │ strmi lr, [r0], -r1, asr #20 │ │ │ │ strmi lr, [ip, -r2, asr #20] │ │ │ │ addlt r8, r9, #409600 @ 0x64000 │ │ │ │ addlt r8, r0, #88, 18 @ 0x160000 │ │ │ │ addslt r8, r2, #2523136 @ 0x268000 │ │ │ │ - b 0x113d744 │ │ │ │ - b 0x116cfdc │ │ │ │ + b 0x113d684 │ │ │ │ + b 0x116cf1c │ │ │ │ ldrb r4, [r9, r3, lsl #18] │ │ │ │ ldmdavs sl, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ ldmvs fp, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ldm r3, {r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwcc r6, #34687 @ 0x877f │ │ │ │ ldmdbhi pc!, {r0, r1, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - bicsne pc, r0, r5, asr #12 │ │ │ │ + tstpne r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ ldc2 1, cr15, [r8], {95} @ 0x5f │ │ │ │ ldc2l 1, cr15, [ip], #812 @ 0x32c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + eorseq ip, r3, r4, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3222c │ │ │ │ + bl 0xfec3216c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ stmdami r3!, {r0, r9, sl, lr} │ │ │ │ streq pc, [r7], #-3 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andls r6, r5, r0, lsl #16 │ │ │ │ @@ -207625,28 +207577,28 @@ │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ rsceq pc, r4, r1, asr #29 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ ldmib sp, {r2, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1c45302 │ │ │ │ @ instruction: 0xf1c40240 │ │ │ │ rscmi r0, r0, r0, lsr #24 │ │ │ │ - blx 0x22b2b8 │ │ │ │ - b 0x11da0a0 │ │ │ │ + blx 0x22b1f8 │ │ │ │ + b 0x11d9fe0 │ │ │ │ @ instruction: 0xf1c4030c │ │ │ │ - blx 0x21e0f8 │ │ │ │ - blx 0x157884 │ │ │ │ - b 0x111a0b0 │ │ │ │ + blx 0x21e038 │ │ │ │ + blx 0x1577c4 │ │ │ │ + b 0x1119ff0 │ │ │ │ @ instruction: 0xf1a4000c │ │ │ │ - blx 0xa1e108 │ │ │ │ - b 0x11da0bc │ │ │ │ + blx 0xa1e048 │ │ │ │ + b 0x11d9ffc │ │ │ │ @ instruction: 0xf1a4030c │ │ │ │ - blx 0x91e114 │ │ │ │ - blx 0x9580a8 │ │ │ │ - b 0x11da0cc │ │ │ │ - b 0x10db4b0 │ │ │ │ + blx 0x91e054 │ │ │ │ + blx 0x957fe8 │ │ │ │ + b 0x11da00c │ │ │ │ + b 0x10db3f0 │ │ │ │ tstmi r0, #12 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -207664,15 +207616,15 @@ │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ @ instruction: 0x4604fad9 │ │ │ │ tstle r7, r2, asr #14 │ │ │ │ @ instruction: 0x677fe8d0 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0xdcae0c │ │ │ │ + blt 0xdcad4c │ │ │ │ @ instruction: 0x4616ba3a │ │ │ │ @ instruction: 0x4630461f │ │ │ │ andlt r4, r3, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -207685,88 +207637,88 @@ │ │ │ │ ldmdaeq r4, {r0, r1, r2, r4, r8, sl, fp, ip} │ │ │ │ stmdavs r2!, {r0, r1} │ │ │ │ ldrmi r6, [r6], -r3, ror #16 │ │ │ │ bfc r4, #12, #10 │ │ │ │ addslt r8, r2, #2228224 @ 0x220000 │ │ │ │ addlt r8, r9, #6356992 @ 0x610000 │ │ │ │ addslt r8, fp, #10682368 @ 0xa30000 │ │ │ │ - b 0x117d4dc │ │ │ │ - b 0x11ac964 │ │ │ │ + b 0x117d41c │ │ │ │ + b 0x11ac8a4 │ │ │ │ strb r4, [r9, r0, lsl #14] │ │ │ │ stmdavs r7!, {r1, r2, r5, fp, sp, lr}^ │ │ │ │ strtmi lr, [r0], -r6, asr #15 │ │ │ │ - blx 0x179916a │ │ │ │ + blx 0x17990aa │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andcs lr, r0, r0, asr #15 │ │ │ │ - bicsne pc, r0, r5, asr #12 │ │ │ │ + tstpne r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ - blx 0x181770a │ │ │ │ + blx 0x181764a │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r7, asr #30 │ │ │ │ str r4, [sp, pc, lsl #12]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq ip, r3, r4, ror #11 │ │ │ │ + eorseq ip, r3, r4, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strmi pc, [r4], -sp, ror #20 │ │ │ │ stmdaeq r3, {r4, ip, sp, lr, pc} │ │ │ │ stmdavs r0, {r1, r4, r8, ip, lr, pc} │ │ │ │ vnmls.f32 s8, s26, s19 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x10af00 │ │ │ │ + blt 0x10ae40 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcc sp, r1, r0, lsl ip │ │ │ │ - b 0x14d1eb8 │ │ │ │ + b 0x14d1df8 │ │ │ │ @ instruction: 0xf02408c8 │ │ │ │ stmdavs r3!, {r0, r1, sl} │ │ │ │ @ instruction: 0xf1c86860 │ │ │ │ - blx 0x99ba18 │ │ │ │ + blx 0x99b958 │ │ │ │ @ instruction: 0xf002f308 │ │ │ │ addsmi r0, r0, pc, lsl r2 │ │ │ │ bfi r4, r8, #6, #16 │ │ │ │ tstle fp, r2, lsl #16 │ │ │ │ strle r0, [r5, #-1890] @ 0xfffff89e │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xe7cbfef7 │ │ │ │ movweq pc, #28708 @ 0x7024 @ │ │ │ │ @ instruction: 0x677fe8d3 │ │ │ │ andeq pc, r7, r4 │ │ │ │ @ instruction: 0xf1c000c0 │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ - blx 0xa5bed0 │ │ │ │ - blx 0x2d7254 │ │ │ │ - blx 0xad7a60 │ │ │ │ + blx 0xa5be10 │ │ │ │ + blx 0x2d7194 │ │ │ │ + blx 0xad79a0 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b74318 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - blmi 0x1db724 │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + blmi 0x1db664 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf15f12db │ │ │ │ svclt 0x0000fae7 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrshteq ip, [r3], -r0 │ │ │ │ + eorseq ip, r3, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #152, 12 @ 0x9800000 │ │ │ │ @@ -207774,181 +207726,181 @@ │ │ │ │ bicmi pc, r2, #4177920 @ 0x3fc000 │ │ │ │ @ instruction: 0xf0124604 │ │ │ │ andsle r0, r4, r1, lsl #12 │ │ │ │ addlt r8, r0, #0, 16 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x110afd0 │ │ │ │ + blt 0x110af10 │ │ │ │ andlt fp, r2, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460181f0 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0x4192d8 │ │ │ │ + blx 0x419218 │ │ │ │ stmdacs r1, {r3, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf004d11c │ │ │ │ - blcs 0x11bef8 │ │ │ │ + blcs 0x11be38 │ │ │ │ @ instruction: 0xf004d02c │ │ │ │ - blcs 0x29bf30 │ │ │ │ + blcs 0x29be70 │ │ │ │ @ instruction: 0xf024d021 │ │ │ │ ldm r3, {r0, r1, r2, r8, r9}^ │ │ │ │ @ instruction: 0xf004677f │ │ │ │ sbceq r0, r0, r7 │ │ │ │ eoreq pc, r0, #192, 2 @ 0x30 │ │ │ │ msreq CPSR_, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf000fa26 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ strb fp, [r7, r0, lsl #5] │ │ │ │ - bicsne pc, r0, r5, asr #12 │ │ │ │ + tstpne r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ @ instruction: 0x463072d7 │ │ │ │ @ instruction: 0xf15f9600 │ │ │ │ stmdahi r0!, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4622e7ba │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 3, pc, cr0, cr15, {7} │ │ │ │ ldr fp, [r3, r0, lsl #5]! │ │ │ │ stceq 8, cr15, [r1], {84} @ 0x54 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7ae │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + eorseq ip, r3, ip, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1cacba0 │ │ │ │ + b 0x1cacae0 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ @ instruction: 0xf89d4249 │ │ │ │ addsmi r7, r1, #36 @ 0x24 │ │ │ │ ldrmi sp, [lr], -lr, asr #6 │ │ │ │ stmdale r0, {r1, r8, r9, fp, sp}^ │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r2, {r0, r8, sp} │ │ │ │ - teqppl r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + cmnpmi r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d34620 │ │ │ │ @ instruction: 0xf7ff8104 │ │ │ │ - b 0x719cbc │ │ │ │ + b 0x719bfc │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ biceq pc, r0, r0, asr #7 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ svccs 0x0000b2c9 │ │ │ │ - blls 0x38f4b0 │ │ │ │ + blls 0x38f3f0 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ andsvs r6, ip, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {sp} │ │ │ │ - blls 0x36c464 │ │ │ │ + blls 0x36c3a4 │ │ │ │ andlt r6, r2, ip, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ - cmnpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ - blx 0x59799c │ │ │ │ - ldrmi pc, [r8], #1605 @ 0x645 │ │ │ │ + blx 0x5978dc │ │ │ │ + ldrbcc pc, [r8], #1605 @ 0x645 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmnpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ andcs r7, r0, r0, asr r2 │ │ │ │ @ instruction: 0xf15f9400 │ │ │ │ @ instruction: 0xf5a5fa03 │ │ │ │ strmi r5, [fp], -r8 │ │ │ │ stcls 6, cr4, [fp], {33} @ 0x21 │ │ │ │ ldmdacc r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00e9400 │ │ │ │ svclt 0x0000fe95 │ │ │ │ - eorseq ip, r3, ip, lsl r6 │ │ │ │ - eorseq ip, r3, r8, lsl #12 │ │ │ │ + eorseq ip, r3, ip, asr r5 │ │ │ │ + eorseq ip, r3, r8, asr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1cacca0 │ │ │ │ + b 0x1cacbe0 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ addsmi r4, r1, #-1879048188 @ 0x90000004 │ │ │ │ @ instruction: 0x461dd33e │ │ │ │ stmdale sl, {r1, r8, r9, fp, sp}^ │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r4, {r0, r8, r9, sp} │ │ │ │ - teqppl r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + cmnpmi r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrmi r4, [r6], -r0, lsr #12 │ │ │ │ ldrdhi pc, [r4, -r3] │ │ │ │ @ instruction: 0xf9c2f7ff │ │ │ │ svceq 0x0000ea18 │ │ │ │ vaddw.u8 , q0, d14 │ │ │ │ @ instruction: 0xf08c0cc0 │ │ │ │ - blx 0x189e4c8 │ │ │ │ + blx 0x189e408 │ │ │ │ @ instruction: 0xf5a7f38c │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ strtmi r9, [sl], -r9, lsl #24 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ cdp2 0, 5, cr15, cr2, cr14, {0} │ │ │ │ @ instruction: 0xb12e4630 │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addsmi pc, r8, #72351744 @ 0x4500000 │ │ │ │ + sbcscc pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmnpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d7 │ │ │ │ @ instruction: 0xf15f324b │ │ │ │ mulcs r0, r5, r9 │ │ │ │ - cmnpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ @ instruction: 0xf98af15f │ │ │ │ - eorseq ip, r3, r0, asr #12 │ │ │ │ - eorseq ip, r3, ip, lsl r6 │ │ │ │ + eorseq ip, r3, r0, lsl #11 │ │ │ │ + eorseq ip, r3, ip, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32740 │ │ │ │ + bl 0xfec32680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ umulllt r0, r2, r5, r3 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blcs 0xf55c4 │ │ │ │ + blcs 0xf5504 │ │ │ │ addsmi fp, r9, #24, 30 @ 0x60 │ │ │ │ strmi sp, [r8], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7ff4616 │ │ │ │ strbeq pc, [r3, -r9, ror #18] @ │ │ │ │ vraddhn.i16 d29, q0, │ │ │ │ @ instruction: 0xf08303c0 │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ @@ -207969,53 +207921,53 @@ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r2, lr, lsl #12 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - b 0x1c9d5cc │ │ │ │ + b 0x1c9d50c │ │ │ │ @ instruction: 0xf00b3616 │ │ │ │ vpmin.f32 d31, d15, d1 │ │ │ │ stmdami pc!, {r0, r1, r3, r8, sl} @ │ │ │ │ strcc lr, [r6], -pc, ror #20 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfffaf07f │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vmax.s8 d20, d12, d4 │ │ │ │ - vqdmlal.s q10, d0, d13 │ │ │ │ + vmul.f d19, d0, d1[3] │ │ │ │ @ instruction: 0xf0800922 │ │ │ │ strmi pc, [r7], -sp, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #18 │ │ │ │ @ instruction: 0x1e05e9d4 │ │ │ │ stmibvs r2!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf171469c │ │ │ │ tstle pc, #0, 20 │ │ │ │ - bl 0x1eecbf4 │ │ │ │ + bl 0x1eecb34 │ │ │ │ eorle r0, pc, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x463345b6 │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uhasxmi fp, r3, r8 │ │ │ │ mrrcne 1, 0, r2, sl, cr0 │ │ │ │ - bl 0xfe96c6b8 │ │ │ │ - bleq 0x55be6c │ │ │ │ + bl 0xfe96c5f8 │ │ │ │ + bleq 0x55bdac │ │ │ │ @ instruction: 0xf1b901d2 │ │ │ │ @ instruction: 0x462aefb2 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #16 │ │ │ │ @ instruction: 0xffe4f07f │ │ │ │ ldrb r4, [r5, r7, lsl #12] │ │ │ │ strtmi r1, [ip], fp, ror #21 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ - b 0x119e2d0 │ │ │ │ + b 0x119e210 │ │ │ │ bicseq r5, r8, r1, lsl #6 │ │ │ │ ldrdlt lr, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -208040,15 +207992,15 @@ │ │ │ │ vcgt.s8 d9, d0, d5 │ │ │ │ @ instruction: 0xf00280c8 │ │ │ │ ldrmi r0, [r7], -r0, asr #7 │ │ │ │ @ instruction: 0xf0002b80 │ │ │ │ @ instruction: 0x460580b5 │ │ │ │ ldrcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ cdp2 0, 7, cr15, cr8, cr11, {0} │ │ │ │ - bleq 0x317744 │ │ │ │ + bleq 0x317684 │ │ │ │ streq pc, [fp, #-879] @ 0xfffffc91 │ │ │ │ strcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ @ instruction: 0xf027d01e │ │ │ │ ldreq r0, [fp, r0, asr #22]! │ │ │ │ strbeq pc, [r0], -r7 @ │ │ │ │ @ instruction: 0xf04bbf48 │ │ │ │ @ instruction: 0xf46f0b10 │ │ │ │ @@ -208066,15 +208018,15 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ strpl pc, [r8, r4, asr #4]! │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf7ff464e │ │ │ │ vrecps.f32 d31, d12, d19 │ │ │ │ - vsubw.s8 q10, q0, d13 │ │ │ │ + vqdmlal.s , d0, d1[3] │ │ │ │ movwls r0, #13090 @ 0x3322 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf07f4900 │ │ │ │ @ instruction: 0x4682ff3d │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ mlacs r8, r0, r8, pc @ │ │ │ │ @@ -208090,80 +208042,80 @@ │ │ │ │ strbmi r9, [r0], -r3, lsl #18 │ │ │ │ stc2 0, cr15, [lr, #-488] @ 0xfffffe18 │ │ │ │ mcrne 7, 3, lr, cr9, cr12, {6} │ │ │ │ @ instruction: 0xf8ca4650 │ │ │ │ @ instruction: 0x46391018 │ │ │ │ andsls pc, ip, sl, asr #17 │ │ │ │ @ instruction: 0xf07f9204 │ │ │ │ - bls 0x21a7bc │ │ │ │ + bls 0x21a6fc │ │ │ │ sbcle r4, pc, #148, 4 @ 0x40000009 │ │ │ │ @ instruction: 0xf8da2038 │ │ │ │ andls r7, r3, #40 @ 0x28 │ │ │ │ stc2l 1, cr15, [r0, #320] @ 0x140 │ │ │ │ - bls 0x1acfd0 │ │ │ │ + bls 0x1acf10 │ │ │ │ vhsub.s8 d22, d4, d2 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ movwvs r0, #29077 @ 0x7195 │ │ │ │ andsls pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf8c01c62 │ │ │ │ andcc r9, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xf07f619a │ │ │ │ @ instruction: 0xf1bbfbe9 │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - blcs 0x102400 │ │ │ │ + blcs 0x102340 │ │ │ │ @ instruction: 0xf46fbf0c │ │ │ │ @ instruction: 0xf04f6348 │ │ │ │ @ instruction: 0xe78733ff │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4ff0 │ │ │ │ stclne 12, cr11, [r2], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0x51a8f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andscs pc, r0, sl, asr #17 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ andscs pc, r4, sl, asr #17 │ │ │ │ - blx 0xff397a1e │ │ │ │ + blx 0xff39795e │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0077f43f │ │ │ │ @ instruction: 0xf645e7de │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vshr.s64 d20, d28, #64 │ │ │ │ - blmi 0x49b8f4 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ + blmi 0x49b834 │ │ │ │ rscsne pc, r5, #64, 4 │ │ │ │ @ instruction: 0xf928f196 │ │ │ │ - cmnpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b4f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscmi pc, r4, r5, asr #12 │ │ │ │ + eormi pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf19672fc │ │ │ │ @ instruction: 0xf645f91b │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d20, d16, d0[3] │ │ │ │ - blmi 0x15b928 │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ + blmi 0x15b868 │ │ │ │ rscsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf90ef196 │ │ │ │ - eorseq ip, r3, r0, asr r6 │ │ │ │ + mlaseq r3, r0, r5, ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r0, lsl #13 │ │ │ │ - ldrbvs pc, [pc, #-1064]! @ 0xdb46c @ │ │ │ │ + ldrbvs pc, [pc, #-1064]! @ 0xdb3ac @ │ │ │ │ @ instruction: 0xf0252600 │ │ │ │ - b 0x149ccd8 │ │ │ │ + b 0x149cc18 │ │ │ │ ldmdami sp, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ mrc2 0, 4, pc, cr8, cr15, {3} │ │ │ │ @ instruction: 0x460404bf │ │ │ │ - blne 0xffc47e74 │ │ │ │ + blne 0xffc47db4 │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ subsne lr, r5, r0, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -208172,21 +208124,21 @@ │ │ │ │ strtmi r5, [sl], -r0, lsl #8 │ │ │ │ @ instruction: 0xf07f480d │ │ │ │ @ instruction: 0x4604fe7d │ │ │ │ @ instruction: 0xf00bb110 │ │ │ │ ubfx pc, r3, #26, #3 │ │ │ │ eorseq pc, r0, r2, asr #4 │ │ │ │ stc2l 1, cr15, [r6, #-320] @ 0xfffffec0 │ │ │ │ - b 0x1cad108 │ │ │ │ + b 0x1cad048 │ │ │ │ stmdbmi r6, {r3, r4, r7, lr} │ │ │ │ - b 0x1cb4298 │ │ │ │ + b 0x1cb41d8 │ │ │ │ stmib r4, {r7, lr}^ │ │ │ │ strcc r7, [r8], #-1542 @ 0xfffff9fa │ │ │ │ strtmi r6, [r0], -r0, lsr #3 │ │ │ │ - blx 0x1597b0e │ │ │ │ + blx 0x1597a4e │ │ │ │ svclt 0x0000e7e9 │ │ │ │ @ instruction: 0x009545b0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ @@ -208215,23 +208167,23 @@ │ │ │ │ strbmi r3, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4f1c2 │ │ │ │ @ instruction: 0xd12c42a0 │ │ │ │ strtmi r4, [r5], #-1184 @ 0xfffffb60 │ │ │ │ subsle r1, r2, r6, lsr fp │ │ │ │ ldrbmi r9, [r0], -r4, lsl #22 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ - blne 0x1fe45a4 │ │ │ │ + blne 0x1fe44e4 │ │ │ │ @ instruction: 0xf504463a │ │ │ │ stmib sp, {r7, sl, ip, lr}^ │ │ │ │ adcsmi r7, r4, #0, 6 │ │ │ │ ldrtmi fp, [r4], -r8, lsr #30 │ │ │ │ mrc2 0, 0, pc, cr2, cr15, {3} │ │ │ │ - bvs 0xfe1c86dc │ │ │ │ + bvs 0xfe1c861c │ │ │ │ ldrle r0, [ip, #-1817]! @ 0xfffff8e7 │ │ │ │ - bcs 0x1021d0 │ │ │ │ + bcs 0x102110 │ │ │ │ ldrbeq sp, [fp, ip, asr #3] │ │ │ │ @ instruction: 0xf1b9d451 │ │ │ │ strdle r3, [r5], #-255 @ 0xffffff01 @ │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ strtmi r9, [fp], #-257 @ 0xfffffeff │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ @@ -208265,88 +208217,88 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8db8ff0 │ │ │ │ strtmi r0, [r2], -r0 │ │ │ │ strtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ - bl 0xfe31973c │ │ │ │ + bl 0xffb1967c │ │ │ │ @ instruction: 0xf8dbe790 │ │ │ │ strtmi r1, [r2], -r0 │ │ │ │ strtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ - bl 0xfe11974c │ │ │ │ + bl 0xff91968c │ │ │ │ smlabbcs r1, r8, r7, lr │ │ │ │ - andspl pc, r4, r5, asr #12 │ │ │ │ + subsmi pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 1, cr15, [lr], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b04681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf04faf6b │ │ │ │ @ instruction: 0xe7ab36ff │ │ │ │ @ instruction: 0xf6459903 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf1c5002e │ │ │ │ strmi pc, [r1], pc, lsr #24 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ ldrb sp, [r0, lr, lsl #3]! │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ mrrcpl 8, 1, r6, r0, cr2 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219c48 │ │ │ │ + blmi 0x219b88 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bpl 0x14f5b40 │ │ │ │ + bpl 0x14f5a80 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219c74 │ │ │ │ + blmi 0x219bb4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdapl r0, {r1, r4, fp, sp, lr}^ │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219ca0 │ │ │ │ + blmi 0x219be0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [fp], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bl 0x175b98 │ │ │ │ + bl 0x175ad8 │ │ │ │ ldmdapl r0, {r0, sl, fp}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219cd4 │ │ │ │ + blmi 0x219c14 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec32d78 │ │ │ │ + bl 0xfec32cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149ebac │ │ │ │ + b 0x149eaec │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ stcmi 1, cr13, [ip], {17} │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscspl pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @@ -208357,71 +208309,71 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ andcs r5, r2, #8 │ │ │ │ @ instruction: 0xf00e3810 │ │ │ │ svclt 0x0000fb01 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32ddc │ │ │ │ + bl 0xfec32d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2l 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ - bmi 0x33dbf8 │ │ │ │ + bmi 0x33db38 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004405e3 │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32e28 │ │ │ │ + bl 0xfec32d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - bmi 0x2f5c44 │ │ │ │ + bmi 0x2f5b84 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004805e3 │ │ │ │ andlt fp, r3, r0, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32e70 │ │ │ │ + bl 0xfec32db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ stc2 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ stmdavs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bmi 0x2f5df4 │ │ │ │ + bmi 0x2f5d34 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strbeq r5, [r3, #213]! @ 0xd5 │ │ │ │ - blt 0x1cb9a4 │ │ │ │ + blt 0x1cb8e4 │ │ │ │ ldrmi fp, [r9], -r8, lsl #20 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec32ebc │ │ │ │ + bl 0xfec32dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208431,35 +208383,35 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec32f04 │ │ │ │ + bl 0xfec32e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ @ instruction: 0x2100fab3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - blt 0xe19d38 │ │ │ │ + blt 0xe19c78 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec32f54 │ │ │ │ + bl 0xfec32e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208469,15 +208421,15 @@ │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec32f9c │ │ │ │ + bl 0xfec32edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ andlt pc, r0, #421888 @ 0x67000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -208485,82 +208437,82 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec32fdc │ │ │ │ + bl 0xfec32f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ movwls r9, #2823 @ 0xb07 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x359f7c │ │ │ │ - blls 0x1b5e74 │ │ │ │ + blmi 0x359ebc │ │ │ │ + blls 0x1b5db4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldc2l 1, cr15, [r2, #808]! @ 0x328 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33038 │ │ │ │ + bl 0xfec32f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x359f20 │ │ │ │ - blls 0x1b5ed0 │ │ │ │ + blmi 0x359e60 │ │ │ │ + blls 0x1b5e10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2l 1, cr15, [r4, #808] @ 0x328 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33094 │ │ │ │ + bl 0xfec32fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r1], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ - blls 0x21ae90 │ │ │ │ - bmi 0x2b7ec4 │ │ │ │ + blls 0x21add0 │ │ │ │ + bmi 0x2b7e04 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ @ instruction: 0xc004f8bd │ │ │ │ - blls 0x16d72c │ │ │ │ + blls 0x16d66c │ │ │ │ strls r3, [r1], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ @ instruction: 0xf7fd4b04 │ │ │ │ svclt 0x0000bd03 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ @@ -208573,55 +208525,55 @@ │ │ │ │ @ instruction: 0xf5a04502 │ │ │ │ movwls r5, #8200 @ 0x2008 │ │ │ │ @ instruction: 0x46223810 │ │ │ │ strtmi r9, [fp], -r5, lsl #24 │ │ │ │ ldclt 4, cr9, [r0], #-12 │ │ │ │ stmdblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3313c │ │ │ │ + bl 0xfec3307c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ - blge 0x2ed998 │ │ │ │ + blge 0x2ed8d8 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ tstls r2, sl, lsl #4 │ │ │ │ muleq r3, r3, r8 │ │ │ │ stm sp, {r1, r2, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf5ae0003 │ │ │ │ andls r5, r3, #8 │ │ │ │ ldmdacc r0, {r0, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fdcb0c │ │ │ │ mullt r5, fp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a0f2 │ │ │ │ + blx 0x21a032 │ │ │ │ @ instruction: 0x4605b530 │ │ │ │ addlt r4, r5, r4, lsl r6 │ │ │ │ - blgt 0x4c6ba8 │ │ │ │ + blgt 0x4c6ae8 │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ movwls r9, #43788 @ 0xab0c │ │ │ │ @ instruction: 0xf8cdab04 │ │ │ │ ldmdb r3, {r2, r3, r5, sp, lr, pc} │ │ │ │ - blge 0x2dbfa8 │ │ │ │ + blge 0x2dbee8 │ │ │ │ andeq lr, r3, r3, lsl #17 │ │ │ │ andpl pc, r8, r5, lsr #11 │ │ │ │ ldmdacc r0, {r0, r5, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bd75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec331c0 │ │ │ │ + bl 0xfec33100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0x1a19fce │ │ │ │ - bmi 0x279fdc │ │ │ │ + blx 0x1a19f0e │ │ │ │ + bmi 0x279f1c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @@ -208631,15 +208583,15 @@ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b8cb │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b859 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33224 │ │ │ │ + bl 0xfec33164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @@ -208654,23 +208606,23 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cabd30 │ │ │ │ svclt 0x0000fccf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33280 │ │ │ │ + bl 0xfec331c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ - blx 0x19a092 │ │ │ │ - bmi 0x2b80b0 │ │ │ │ + blx 0x199fd2 │ │ │ │ + bmi 0x2b7ff0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -208703,59 +208655,59 @@ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33344 │ │ │ │ + bl 0xfec33284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe99a150 │ │ │ │ - bmi 0x27a160 │ │ │ │ + blx 0xfe99a090 │ │ │ │ + bmi 0x27a0a0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33384 │ │ │ │ + bl 0xfec332c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe19a190 │ │ │ │ - bmi 0x2ba1a0 │ │ │ │ + blx 0xfe19a0d0 │ │ │ │ + bmi 0x2ba0e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl fp, r4, r0, asr #4 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec333c8 │ │ │ │ + bl 0xfec33308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec333f4 │ │ │ │ + bl 0xfec33334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf83cf7ff │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208767,26 +208719,26 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bfbd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addsvc pc, r8, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf49 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33444 │ │ │ │ + bl 0xfec33384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33470 │ │ │ │ + bl 0xfec333b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208798,58 +208750,58 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf7f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ eorseq pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf0b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec334c0 │ │ │ │ + bl 0xfec33400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ @ instruction: 0xf9e2f7fd │ │ │ │ - bmi 0x2b82f0 │ │ │ │ + bmi 0x2b8230 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrvc pc, r8, #1124073472 @ 0x43000000 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xffe9a304 │ │ │ │ + blt 0xffe9a244 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrsvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc9b │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ vst2.8 {d19-d20}, [r4 :64], r0 │ │ │ │ strls r7, [r1], #-1176 @ 0xfffffb68 │ │ │ │ - blmi 0x21a4a8 │ │ │ │ + blmi 0x21a3e8 │ │ │ │ svclt 0x001ef7fd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xff79a33c │ │ │ │ + blt 0xff79a27c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc7f │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ @ instruction: 0xf0443810 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - blmi 0x21a4e0 │ │ │ │ + blmi 0x21a420 │ │ │ │ svclt 0x0002f7fd │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscspl pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ @@ -208861,32 +208813,32 @@ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscspl pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ sublt r5, r0, #226 @ 0xe2 │ │ │ │ - blmi 0x21a530 │ │ │ │ + blmi 0x21a470 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec335d0 │ │ │ │ + bl 0xfec33510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ tstpcs r0, sp, asr #30 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33600 │ │ │ │ + bl 0xfec33540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ andlt pc, r0, #53, 30 @ 0xd4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -208898,26 +208850,26 @@ │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr6, cr14, {7} │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r1, r4, r9, sl, lr} │ │ │ │ addsvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ mcrlt 7, 2, pc, cr2, cr14, {7} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33650 │ │ │ │ + bl 0xfec33590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xff0ef7fe │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3367c │ │ │ │ + bl 0xfec335bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ mrc2 7, 7, pc, cr8, cr14, {7} │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208939,46 +208891,46 @@ │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ movwcs r5, #1226 @ 0x4ca │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a66a │ │ │ │ + blx 0x21a5aa │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33700 │ │ │ │ + bl 0xfec33640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ orrvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf9f0f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33738 │ │ │ │ + bl 0xfec33678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ orrsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33770 │ │ │ │ + bl 0xfec336b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r0, ror #31 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [pc], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -208993,42 +208945,42 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec337cc │ │ │ │ + bl 0xfec3370c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ ldmdacc r0, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, fp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33804 │ │ │ │ + bl 0xfec33744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ strls r2, [r0], #-800 @ 0xfffffce0 │ │ │ │ - blx 0x81a612 │ │ │ │ + blx 0x81a552 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33838 │ │ │ │ + bl 0xfec33778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #31 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [lr], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209063,27 +209015,27 @@ │ │ │ │ stcpl 0, cr5, [r8], {229} @ 0xe5 │ │ │ │ sublt r5, r0, #229 @ 0xe5 │ │ │ │ tstcs r0, r0, lsr ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec338e4 │ │ │ │ + bl 0xfec33824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ smlabtcs r0, r3, sp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33914 │ │ │ │ + bl 0xfec33854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ andlt pc, r0, #10944 @ 0x2ac0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209095,26 +209047,26 @@ │ │ │ │ ldmdacc r0, {r4, r7, r9, ip, sp, lr} │ │ │ │ stclt 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ ldmdacc r0, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ ldclt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33964 │ │ │ │ + bl 0xfec338a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33990 │ │ │ │ + bl 0xfec338d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2l 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209138,93 +209090,93 @@ │ │ │ │ sbcpl r5, r4, sl, asr #10 │ │ │ │ andcs fp, r0, r0, lsr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33a10 │ │ │ │ + bl 0xfec33950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ addslt r7, r2, #136, 6 @ 0x20000002 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf868f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33a48 │ │ │ │ + bl 0xfec33988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ ldmdacc r0, {r4, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33a80 │ │ │ │ + bl 0xfec339c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ @ instruction: 0x46940495 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strcs fp, [r0, -r3, lsl #1] │ │ │ │ stmdbne sl, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x51a74c0c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf58cfa9c │ │ │ │ ldmdacc r0, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r9, [r9], -r0, lsl #6 │ │ │ │ strls r2, [r1, #-787] @ 0xfffffced │ │ │ │ - blx 0xff61a8ac │ │ │ │ + blx 0xff61a7ec │ │ │ │ andlt r5, r3, r7, lsr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33adc │ │ │ │ + bl 0xfec33a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstcs r0, #0, 8 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33b14 │ │ │ │ + bl 0xfec33a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopcs {0} @ │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf994f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33b48 │ │ │ │ + bl 0xfec33a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ mcrmi 4, 0, r0, cr14, cr5, {4} │ │ │ │ addlt r4, r3, r7, lsl r6 │ │ │ │ stmdavs r4!, {r8, sl, sp} │ │ │ │ @ instruction: 0xee1d190a │ │ │ │ @@ -209237,26 +209189,26 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33b9c │ │ │ │ + bl 0xfec33adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blls 0x1e0984 │ │ │ │ - b 0x14ae1ec │ │ │ │ + blls 0x1e08c4 │ │ │ │ + b 0x14ae12c │ │ │ │ @ instruction: 0x46731c13 │ │ │ │ rsceq pc, r0, #28 │ │ │ │ - bcs 0xff9109e8 │ │ │ │ - b 0x14cc608 │ │ │ │ + bcs 0xff910928 │ │ │ │ + b 0x14cc548 │ │ │ │ @ instruction: 0xf00c1c52 │ │ │ │ andcs r0, r1, #1792 @ 0x700 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xdc9f8 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xdc938 │ │ │ │ svceq 0x0001ea1c │ │ │ │ vrhadd.s8 d29, d4, d19 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ ldcmi 2, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf8446812 │ │ │ │ strmi r3, [sl], #-12 │ │ │ │ @@ -209270,93 +209222,93 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ - blx 0xff718a56 │ │ │ │ + blx 0xff718996 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33c2c │ │ │ │ + bl 0xfec33b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x26aa80 │ │ │ │ + bls 0x26a9c0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff24f7fc │ │ │ │ - bls 0x24365c │ │ │ │ + bls 0x24359c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x154b3c0 │ │ │ │ + blt 0x154b300 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, sl, #380 @ 0x17c │ │ │ │ stmia r0, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc1f5c │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ec834 │ │ │ │ + blt 0x14ec774 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec33c9c │ │ │ │ + bl 0xfec33bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910ae4 │ │ │ │ + bcs 0xff910a24 │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x1652c8 │ │ │ │ + blx 0x165208 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd123 │ │ │ │ @ instruction: 0xd1230501 │ │ │ │ mrc 12, 0, r4, cr13, cr3, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ mlspl r3, r5, r2, r0 │ │ │ │ ldrmi r6, [ip], #2067 @ 0x813 │ │ │ │ - bls 0x2436fc │ │ │ │ + bls 0x24363c │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldm ip, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r0, r8, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ tstcs r0, r5, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4661bd38 │ │ │ │ - blx 0x1798b52 │ │ │ │ + blx 0x1798a92 │ │ │ │ @ instruction: 0xf75f4619 │ │ │ │ - svclt 0x0000f8f1 │ │ │ │ + svclt 0x0000f951 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33d30 │ │ │ │ + bl 0xfec33c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x26ab84 │ │ │ │ + bls 0x26aac4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr2, cr12, {7} @ │ │ │ │ - bls 0x243760 │ │ │ │ + bls 0x2436a0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x58b3c4 │ │ │ │ + blt 0x58b304 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0xd103459c │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209365,25 +209317,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec33d9c │ │ │ │ + bl 0xfec33cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910be4 │ │ │ │ + bcs 0xff910b24 │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x1653c8 │ │ │ │ + blx 0x165308 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd122 │ │ │ │ @ instruction: 0xd1220503 │ │ │ │ mrc 12, 0, r4, cr13, cr2, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @@ -209398,41 +209350,41 @@ │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ @ instruction: 0x4619fadb │ │ │ │ - @ instruction: 0xf872f75f │ │ │ │ + @ instruction: 0xf8d2f75f │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbhi ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc9a0e │ │ │ │ - blx 0xfe75c4d0 │ │ │ │ - blx 0xfe719e7c │ │ │ │ - blt 0xf9a27c │ │ │ │ + blx 0xfe75c410 │ │ │ │ + blx 0xfe719dbc │ │ │ │ + blt 0xf9a1bc │ │ │ │ vshll.u32 , d19, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x3009e8 │ │ │ │ + bmi 0x300928 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xee5084 │ │ │ │ - blt 0xd30fcc │ │ │ │ + blt 0xee4fc4 │ │ │ │ + blt 0xd30f0c │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -209444,15 +209396,15 @@ │ │ │ │ ldmdacc r0, {r0, r1, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0140924 │ │ │ │ andle r0, fp, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0040954 │ │ │ │ andcs r0, r1, #117440512 @ 0x7000000 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ - b 0x5ebcdc │ │ │ │ + b 0x5ebc1c │ │ │ │ @ instruction: 0xd1270f0c │ │ │ │ streq pc, [r7, #-28] @ 0xffffffe4 │ │ │ │ ldcmi 1, cr13, [r5], {39} @ 0x27 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r3, {r0, r1, r5, r6, ip, lr} │ │ │ │ @@ -209468,136 +209420,136 @@ │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ @ instruction: 0x46194610 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ ldrmi pc, [r9], -pc, asr #20 │ │ │ │ - @ instruction: 0xffe6f75e │ │ │ │ + @ instruction: 0xf846f75f │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - blmi 0xd08f84 │ │ │ │ + blmi 0xd08ec4 │ │ │ │ strpl pc, [r8, -r1, lsr #11] │ │ │ │ svccc 0x0010460e │ │ │ │ andls r4, r5, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8cd4639 │ │ │ │ stmdage r6, {sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r2, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ - blls 0x85d970 │ │ │ │ + blls 0x85d8b0 │ │ │ │ @ instruction: 0xf8a6f7fe │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blt 0x2974f4 │ │ │ │ + blt 0x297434 │ │ │ │ svclt 0x00084543 │ │ │ │ ldmib sp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ svclt 0x000c1216 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00084552 │ │ │ │ @ instruction: 0xf0034559 │ │ │ │ svclt 0x00180301 │ │ │ │ - bllt 0x1a59a0 │ │ │ │ + bllt 0x1a58e0 │ │ │ │ @ instruction: 0x46309b1e │ │ │ │ andscs r9, r0, #81920 @ 0x14000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ movwls r9, #1281 @ 0x501 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - blmi 0x69bb04 │ │ │ │ - blt 0x1174cc │ │ │ │ + blmi 0x69ba44 │ │ │ │ + blt 0x11740c │ │ │ │ stmdals r2, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x3b6e2c │ │ │ │ + blls 0x3b6d6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x880da4 │ │ │ │ + blls 0x880ce4 │ │ │ │ movwls sl, #11782 @ 0x2e06 │ │ │ │ strls sl, [r3, #-2842] @ 0xfffff4e6 │ │ │ │ - blgt 0x4c8210 │ │ │ │ + blgt 0x4c8150 │ │ │ │ andeq lr, pc, r6, lsl #17 │ │ │ │ muleq r3, r5, r8 │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #18 │ │ │ │ movwcs lr, #2518 @ 0x9d6 │ │ │ │ mcr2 7, 2, pc, cr12, cr12, {7} @ │ │ │ │ @ instruction: 0xf1c9e7d5 │ │ │ │ svclt 0x0000fe01 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3401c │ │ │ │ + bl 0xfec33f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22ae70 │ │ │ │ + bls 0x22adb0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0bc4 │ │ │ │ + bmi 0x2c0b04 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21afea │ │ │ │ + blx 0x21af2a │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34080 │ │ │ │ + bl 0xfec33fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22aed4 │ │ │ │ + bls 0x22ae14 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c0c28 │ │ │ │ + bmi 0x2c0b68 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b04e │ │ │ │ + blx 0x21af8e │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec340e4 │ │ │ │ + bl 0xfec34024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22af38 │ │ │ │ + bls 0x22ae78 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8], {252} @ 0xfc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r1, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c0c88 │ │ │ │ + bmi 0x2c0bc8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -209610,115 +209562,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fc97 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdceed │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdce2d │ │ │ │ streq lr, [fp], #-2832 @ 0xfffff4f0 │ │ │ │ streq lr, [ip, #-2881] @ 0xfffff4bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec341ac │ │ │ │ + bl 0xfec340ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b000 │ │ │ │ + bls 0x22af40 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0d54 │ │ │ │ + bmi 0x2c0c94 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b17a │ │ │ │ + blx 0x21b0ba │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34210 │ │ │ │ + bl 0xfec34150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b064 │ │ │ │ + bls 0x22afa4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c0da0 │ │ │ │ + blt 0x17c0ce0 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, lsl #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b1e2 │ │ │ │ + blx 0x21b122 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34278 │ │ │ │ + bl 0xfec341b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b0cc │ │ │ │ + bls 0x22b00c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b086 │ │ │ │ + blx 0x9afc6 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c0e20 │ │ │ │ + bmi 0x2c0d60 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b246 │ │ │ │ + blx 0x21b186 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec342dc │ │ │ │ + bl 0xfec3421c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b130 │ │ │ │ + bls 0x22b070 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b0ea │ │ │ │ + blx 0xff41b02a │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c0e6c │ │ │ │ + blt 0x7c0dac │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #12, 20 @ 0xc000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209727,22 +209679,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34344 │ │ │ │ + bl 0xfec34284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b198 │ │ │ │ + bls 0x22b0d8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b152 │ │ │ │ + blx 0xfe71b092 │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #0, 20 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -209751,26 +209703,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec343a4 │ │ │ │ + bl 0xfec342e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x3951c0 │ │ │ │ - blx 0x1a9b1b6 │ │ │ │ - blt 0x9cba70 │ │ │ │ + bls 0x395100 │ │ │ │ + blx 0x1a9b0f6 │ │ │ │ + blt 0x9cb9b0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdc900 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdc840 │ │ │ │ streq lr, [r2], -r4, lsl #20 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209789,115 +209741,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fb31 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd1b9 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd0f9 │ │ │ │ streq lr, [fp], #-2560 @ 0xfffff600 │ │ │ │ streq lr, [ip, #-2561] @ 0xfffff5ff │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34478 │ │ │ │ + bl 0xfec343b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b2cc │ │ │ │ + bls 0x22b20c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b284 │ │ │ │ + blx 0x9b1c4 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c1020 │ │ │ │ + bmi 0x2c0f60 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b446 │ │ │ │ + blx 0x21b386 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec344dc │ │ │ │ + bl 0xfec3441c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b330 │ │ │ │ + bls 0x22b270 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b2e8 │ │ │ │ + blx 0xff41b228 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c106c │ │ │ │ + blt 0x17c0fac │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, asr #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b4ae │ │ │ │ + blx 0x21b3ee │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34544 │ │ │ │ + bl 0xfec34484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b398 │ │ │ │ + bls 0x22b2d8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b350 │ │ │ │ + blx 0xfe71b290 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c10ec │ │ │ │ + bmi 0x2c102c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b512 │ │ │ │ + blx 0x21b452 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec345a8 │ │ │ │ + bl 0xfec344e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b3fc │ │ │ │ + bls 0x22b33c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a9b3b4 │ │ │ │ + blx 0x1a9b2f4 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1138 │ │ │ │ + blt 0x7c1078 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #76, 20 @ 0x4c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209906,22 +209858,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34610 │ │ │ │ + bl 0xfec34550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b464 │ │ │ │ + bls 0x22b3a4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9b41c │ │ │ │ + blx 0xd9b35c │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -209930,26 +209882,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34670 │ │ │ │ + bl 0xfec345b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x39548c │ │ │ │ - blx 0x11b480 │ │ │ │ - blt 0x9cbd3c │ │ │ │ + bls 0x3953cc │ │ │ │ + blx 0x11b3c0 │ │ │ │ + blt 0x9cbc7c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdcbcc │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdcb0c │ │ │ │ streq lr, [r2], -r4, asr #20 │ │ │ │ streq lr, [r3, -r5, asr #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209968,115 +209920,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -fp, asr #19 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd485 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd3c5 │ │ │ │ streq lr, [fp], #-2624 @ 0xfffff5c0 │ │ │ │ streq lr, [ip, #-2625] @ 0xfffff5bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34744 │ │ │ │ + bl 0xfec34684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b598 │ │ │ │ + bls 0x22b4d8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf998f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c12ec │ │ │ │ + bmi 0x2c122c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b712 │ │ │ │ + blx 0x21b652 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec347a8 │ │ │ │ + bl 0xfec346e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b5fc │ │ │ │ + bls 0x22b53c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf966f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1338 │ │ │ │ + blt 0x17c1278 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ smlabbeq r3, r2, sl, lr │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b77a │ │ │ │ + blx 0x21b6ba │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34810 │ │ │ │ + bl 0xfec34750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b664 │ │ │ │ + bls 0x22b5a4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf932f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c13b8 │ │ │ │ + bmi 0x2c12f8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b7de │ │ │ │ + blx 0x21b71e │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34874 │ │ │ │ + bl 0xfec347b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b6c8 │ │ │ │ + bls 0x22b608 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf900f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1404 │ │ │ │ + blt 0x7c1344 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #140, 20 @ 0x8c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210085,20 +210037,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec348dc │ │ │ │ + bl 0xfec3481c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b730 │ │ │ │ + bls 0x22b670 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8ccf7fc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #128, 20 @ 0x80000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ @@ -210109,26 +210061,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3493c │ │ │ │ + bl 0xfec3487c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x395758 │ │ │ │ + bls 0x395698 │ │ │ │ @ instruction: 0xf89af7fc │ │ │ │ - blt 0x9cc008 │ │ │ │ + blt 0x9cbf48 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdce98 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdcdd8 │ │ │ │ streq lr, [r2], -r4, lsl #21 │ │ │ │ streq lr, [r3, -r5, lsl #21] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210147,97 +210099,97 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -r5, ror #16 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd751 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd691 │ │ │ │ streq lr, [fp], #-2688 @ 0xfffff580 │ │ │ │ streq lr, [ip, #-2689] @ 0xfffff57f │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34a10 │ │ │ │ + bl 0xfec34950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b864 │ │ │ │ + bls 0x22b7a4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fc │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a198 │ │ │ │ + blls 0x20a0d8 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x292010 │ │ │ │ + bmi 0x291f50 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34a8c │ │ │ │ + bl 0xfec349cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b8e0 │ │ │ │ + bls 0x22b820 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xfff4f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a114 │ │ │ │ + blls 0x20a054 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x29208c │ │ │ │ + bmi 0x291fcc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34b08 │ │ │ │ + bl 0xfec34a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b95c │ │ │ │ + bls 0x22b89c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ @ instruction: 0x4603ffb5 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -210266,15 +210218,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ vcvt.u32.f32 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [ip, #1561] @ 0x619 │ │ │ │ - bl 0x1d2f2e0 │ │ │ │ + bl 0x1d2f220 │ │ │ │ strbmi r0, [r5], -r8, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210291,20 +210243,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34c14 │ │ │ │ + bl 0xfec34b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22ba68 │ │ │ │ + bls 0x22b9a8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00284622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210357,82 +210309,82 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34d1c │ │ │ │ + bl 0xfec34c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22bb70 │ │ │ │ + bls 0x22bab0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr12, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a4a4 │ │ │ │ + blls 0x20a3e4 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x29231c │ │ │ │ + bmi 0x29225c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34d98 │ │ │ │ + bl 0xfec34cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22bbec │ │ │ │ + bls 0x22bb2c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 3, pc, cr14, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a420 │ │ │ │ + blls 0x20a360 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x292398 │ │ │ │ + bmi 0x2922d8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34e14 │ │ │ │ + bl 0xfec34d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bc68 │ │ │ │ + bls 0x22bba8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @@ -210461,15 +210413,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ @ instruction: 0xf3bffdf3 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [r1, #1561]! @ 0x619 │ │ │ │ - bl 0x1eef5ec │ │ │ │ + bl 0x1eef52c │ │ │ │ strbmi r0, [r5], -r1, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210486,20 +210438,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34f20 │ │ │ │ + bl 0xfec34e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bd74 │ │ │ │ + bls 0x22bcb4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -r9, lsr #27 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00384622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210552,198 +210504,198 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35028 │ │ │ │ + bl 0xfec34f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22be7c │ │ │ │ + bls 0x22bdbc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xedb60 │ │ │ │ + bcs 0xedaa0 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3508c │ │ │ │ + bl 0xfec34fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22bee0 │ │ │ │ + bls 0x22be20 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xedc04 │ │ │ │ + bcs 0xedb44 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec350f0 │ │ │ │ + bl 0xfec35030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bf44 │ │ │ │ + bls 0x22be84 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], {251} @ 0xfb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, sl, lr}^ │ │ │ │ - bcs 0xde720 │ │ │ │ + bcs 0xde660 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c1c94 │ │ │ │ + bmi 0x2c1bd4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c0ba │ │ │ │ + blx 0x21bffa │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35150 │ │ │ │ + bl 0xfec35090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ebfa4 │ │ │ │ + bls 0x2ebee4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r0, {r0, r1, r2, r3, r4, r5, r6, r8} │ │ │ │ stmia r3, {r0, r3, r5, r6, r8, lr}^ │ │ │ │ - bcs 0xde54c │ │ │ │ + bcs 0xde48c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x281cf8 │ │ │ │ + bmi 0x281c38 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec351b0 │ │ │ │ + bl 0xfec350f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c004 │ │ │ │ + bls 0x22bf44 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xedce8 │ │ │ │ + bcs 0xedc28 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35214 │ │ │ │ + bl 0xfec35154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c068 │ │ │ │ + bls 0x22bfa8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1da4 │ │ │ │ + blt 0x17c1ce4 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ andsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ede14 │ │ │ │ + blt 0x14edd54 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3527c │ │ │ │ + bl 0xfec351bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c0d0 │ │ │ │ + bls 0x22c010 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1c086 │ │ │ │ + blx 0x1bfc6 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xeddf4 │ │ │ │ + bcs 0xedd34 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec352e0 │ │ │ │ + bl 0xfec35220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c134 │ │ │ │ + bls 0x22c074 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff39c0ea │ │ │ │ + blx 0xff39c02a │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1e70 │ │ │ │ + blt 0x7c1db0 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea0c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210752,174 +210704,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35348 │ │ │ │ + bl 0xfec35288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c19c │ │ │ │ + bls 0x22c0dc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe69c152 │ │ │ │ + blx 0xfe69c092 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, lr}^ │ │ │ │ - bcs 0xde978 │ │ │ │ + bcs 0xde8b8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c1eec │ │ │ │ + bmi 0x2c1e2c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c312 │ │ │ │ + blx 0x21c252 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec353a8 │ │ │ │ + bl 0xfec352e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x3161c4 │ │ │ │ - blx 0x1a1c1b6 │ │ │ │ - blt 0x9cca74 │ │ │ │ + bls 0x316104 │ │ │ │ + blx 0x1a1c0f6 │ │ │ │ + blt 0x9cc9b4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdd904 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdd844 │ │ │ │ andsmi r4, sp, r4, lsl r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35410 │ │ │ │ + bl 0xfec35350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec264 │ │ │ │ + bls 0x2ec1a4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9c21a │ │ │ │ + blx 0xd9c15a │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, lr}^ │ │ │ │ - bcs 0xde80c │ │ │ │ + bcs 0xde74c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x281fb8 │ │ │ │ + bmi 0x281ef8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35470 │ │ │ │ + bl 0xfec353b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c2c4 │ │ │ │ + bls 0x22c204 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x19c27a │ │ │ │ + blx 0x19c1ba │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xedfa8 │ │ │ │ + bcs 0xedee8 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec354d4 │ │ │ │ + bl 0xfec35414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c328 │ │ │ │ + bls 0x22c268 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff51c2dc │ │ │ │ + blx 0xff51c21c │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2064 │ │ │ │ + blt 0x17c1fa4 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ tstmi sl, #380 @ 0x17c │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee0d4 │ │ │ │ + blt 0x14ee014 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3553c │ │ │ │ + bl 0xfec3547c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c390 │ │ │ │ + bls 0x22c2d0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe81c344 │ │ │ │ + blx 0xfe81c284 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee0b4 │ │ │ │ + bcs 0xedff4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec355a0 │ │ │ │ + bl 0xfec354e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c3f4 │ │ │ │ + bls 0x22c334 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1b9c3a8 │ │ │ │ + blx 0x1b9c2e8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2130 │ │ │ │ + blt 0x7c2070 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210928,174 +210880,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35608 │ │ │ │ + bl 0xfec35548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c45c │ │ │ │ + bls 0x22c39c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xe9c410 │ │ │ │ + blx 0xe9c350 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r8, r9, lr}^ │ │ │ │ - bcs 0xdec38 │ │ │ │ + bcs 0xdeb78 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c21ac │ │ │ │ + bmi 0x2c20ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c5d2 │ │ │ │ + blx 0x21c512 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35668 │ │ │ │ + bl 0xfec355a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x316484 │ │ │ │ - blx 0x21c474 │ │ │ │ - blt 0x9ccd34 │ │ │ │ + bls 0x3163c4 │ │ │ │ + blx 0x21c3b4 │ │ │ │ + blt 0x9ccc74 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xddbc4 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xddb04 │ │ │ │ tstmi sp, #20, 6 @ 0x50000000 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec356d0 │ │ │ │ + bl 0xfec35610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec524 │ │ │ │ + bls 0x2ec464 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9d2f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4320017f │ │ │ │ stmia r3, {r0, r3, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xdeacc │ │ │ │ + bcs 0xdea0c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282278 │ │ │ │ + bmi 0x2821b8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35730 │ │ │ │ + bl 0xfec35670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c584 │ │ │ │ + bls 0x22c4c4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9a2f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee268 │ │ │ │ + bcs 0xee1a8 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35794 │ │ │ │ + bl 0xfec356d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c5e8 │ │ │ │ + bls 0x22c528 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf970f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2324 │ │ │ │ + blt 0x17c2264 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ subsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee394 │ │ │ │ + blt 0x14ee2d4 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec357fc │ │ │ │ + bl 0xfec3573c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c650 │ │ │ │ + bls 0x22c590 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf93cf7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee374 │ │ │ │ + bcs 0xee2b4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35860 │ │ │ │ + bl 0xfec357a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c6b4 │ │ │ │ + bls 0x22c5f4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf90af7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c23f0 │ │ │ │ + blt 0x7c2330 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211104,94 +211056,94 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec358c8 │ │ │ │ + bl 0xfec35808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c71c │ │ │ │ + bls 0x22c65c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8d6f7fb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r6, lr}^ │ │ │ │ - bcs 0xdeef8 │ │ │ │ + bcs 0xdee38 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c246c │ │ │ │ + bmi 0x2c23ac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c892 │ │ │ │ + blx 0x21c7d2 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35928 │ │ │ │ + bl 0xfec35868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x316744 │ │ │ │ + bls 0x316684 │ │ │ │ @ instruction: 0xf8a4f7fb │ │ │ │ - blt 0x9ccff4 │ │ │ │ + blt 0x9ccf34 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdde84 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdddc4 │ │ │ │ subsmi r4, sp, r4, asr r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35990 │ │ │ │ + bl 0xfec358d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec7e4 │ │ │ │ + bls 0x2ec724 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf872f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, r6, lr}^ │ │ │ │ - bcs 0xded8c │ │ │ │ + bcs 0xdeccc │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282538 │ │ │ │ + bmi 0x282478 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec359f0 │ │ │ │ + bl 0xfec35930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c844 │ │ │ │ + bls 0x22c784 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf842f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211209,20 +211161,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35a6c │ │ │ │ + bl 0xfec359ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c8c0 │ │ │ │ + bls 0x22c800 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf804f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211240,35 +211192,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35ae8 │ │ │ │ + bl 0xfec35a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c93c │ │ │ │ + bls 0x22c87c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ strmi pc, [r2], -r5, asr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00a84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d30e4 │ │ │ │ + bmi 0x2d3024 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211282,60 +211234,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff87 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db0280 │ │ │ │ + bl 0x1db01c0 │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x31314c │ │ │ │ + bmi 0x31308c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35bf4 │ │ │ │ + bl 0xfec35b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22ca48 │ │ │ │ + bls 0x22c988 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00284620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d31f0 │ │ │ │ + bmi 0x2d3130 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211349,45 +211301,45 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff01 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db038c │ │ │ │ + bl 0x1db02cc │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313258 │ │ │ │ + bmi 0x313198 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35d00 │ │ │ │ + bl 0xfec35c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22cb54 │ │ │ │ + bls 0x22ca94 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 5, pc, cr10, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211405,20 +211357,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35d7c │ │ │ │ + bl 0xfec35cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cbd0 │ │ │ │ + bls 0x22cb10 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211436,35 +211388,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35df8 │ │ │ │ + bl 0xfec35d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cc4c │ │ │ │ + bls 0x22cb8c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fe3d │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00b84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d33f4 │ │ │ │ + bmi 0x2d3334 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211478,60 +211430,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bffdff │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e70590 │ │ │ │ + bl 0x1e704d0 │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x31345c │ │ │ │ + bmi 0x31339c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35f04 │ │ │ │ + bl 0xfec35e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cd58 │ │ │ │ + bls 0x22cc98 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fdb7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00384620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3500 │ │ │ │ + bmi 0x2d3440 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211545,122 +211497,122 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ vcvt.u16.f16 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e7069c │ │ │ │ + bl 0x1e705dc │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313568 │ │ │ │ + bmi 0x3134a8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36010 │ │ │ │ + bl 0xfec35f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22ce64 │ │ │ │ + bls 0x22cda4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2, #-1000]! @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcne 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c2bb4 │ │ │ │ + bmi 0x2c2af4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21cfda │ │ │ │ + blx 0x21cf1a │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36070 │ │ │ │ + bl 0xfec35fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cec4 │ │ │ │ + bls 0x22ce04 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2c00 │ │ │ │ + blt 0x17c2b40 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ svccc 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14eec6c │ │ │ │ + blt 0x14eebac │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec360d4 │ │ │ │ + bl 0xfec36014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cf28 │ │ │ │ + bls 0x22ce68 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0], {250} @ 0xfa │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcne 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c2c78 │ │ │ │ + bmi 0x2c2bb8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d09e │ │ │ │ + blx 0x21cfde │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36134 │ │ │ │ + bl 0xfec36074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cf88 │ │ │ │ + bls 0x22cec8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2cc4 │ │ │ │ + blt 0x7c2c04 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andcc lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf08cfa9c │ │ │ │ @@ -211668,20 +211620,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36198 │ │ │ │ + bl 0xfec360d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cfec │ │ │ │ + bls 0x22cf2c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -211692,63 +211644,63 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec361f8 │ │ │ │ + bl 0xfec36138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x317014 │ │ │ │ + bls 0x316f54 │ │ │ │ ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - blt 0x9cd8c4 │ │ │ │ + blt 0x9cd804 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xde754 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xde694 │ │ │ │ cmncs r1, #192, 16 @ 0xc00000 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3625c │ │ │ │ + bl 0xfec3619c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ed0b0 │ │ │ │ + bls 0x2ecff0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r3, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ - bcs 0xf0654 │ │ │ │ + bcs 0xf0594 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282e00 │ │ │ │ + bmi 0x282d40 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec362b8 │ │ │ │ + bl 0xfec361f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0x1c14ea4f │ │ │ │ mcreq 0, 7, pc, cr0, cr12, {0} @ │ │ │ │ @ instruction: 0xf1bed00f │ │ │ │ @ instruction: 0xf04f0fe0 │ │ │ │ svclt 0x000c0401 │ │ │ │ @@ -211771,50 +211723,50 @@ │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd38 │ │ │ │ - blls 0x233154 │ │ │ │ + blls 0x233094 │ │ │ │ ldmdacc r0, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf84af00b │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36348 │ │ │ │ + bl 0xfec36288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed19c │ │ │ │ + blls 0x1ed0dc │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfe69d14e │ │ │ │ + blx 0xfe69d08e │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcmi 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c2ee8 │ │ │ │ + bmi 0x2c2e28 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec363a4 │ │ │ │ + bl 0xfec362e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed1f8 │ │ │ │ + blls 0x1ed138 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x1b1d1aa │ │ │ │ + blx 0x1b1d0ea │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r6, r8, r9, sl, fp, sp} │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ @@ -211822,184 +211774,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36400 │ │ │ │ + bl 0xfec36340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed254 │ │ │ │ + blls 0x1ed194 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xf9d206 │ │ │ │ + blx 0xf9d146 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c2fa4 │ │ │ │ + bmi 0x2c2ee4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36460 │ │ │ │ + bl 0xfec363a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed2b4 │ │ │ │ + blls 0x1ed1f4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x39d266 │ │ │ │ + blx 0x39d1a6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3004 │ │ │ │ + bmi 0x2c2f44 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec364c0 │ │ │ │ + bl 0xfec36400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed314 │ │ │ │ + blls 0x1ed254 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xff79d2c4 │ │ │ │ + blx 0xff79d204 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3064 │ │ │ │ + bmi 0x2c2fa4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36520 │ │ │ │ + bl 0xfec36460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed374 │ │ │ │ + blls 0x1ed2b4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfeb9d324 │ │ │ │ + blx 0xfeb9d264 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xef054 │ │ │ │ + bcs 0xeef94 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3657c │ │ │ │ + bl 0xfec364bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed3d0 │ │ │ │ + blls 0x1ed310 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x201d380 │ │ │ │ + blx 0x201d2c0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xef0b0 │ │ │ │ + bcs 0xeeff0 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec365d8 │ │ │ │ + bl 0xfec36518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed42c │ │ │ │ + blls 0x1ed36c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x149d3dc │ │ │ │ + blx 0x149d31c │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xef10c │ │ │ │ + bcs 0xef04c │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36634 │ │ │ │ + bl 0xfec36574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed488 │ │ │ │ + blls 0x1ed3c8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x91d438 │ │ │ │ + blx 0x91d378 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xef168 │ │ │ │ + bcs 0xef0a8 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36690 │ │ │ │ + bl 0xfec365d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed4e4 │ │ │ │ + blls 0x1ed424 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9f2f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ @@ -212016,20 +211968,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36708 │ │ │ │ + bl 0xfec36648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed55c │ │ │ │ + blls 0x1ed49c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9b6f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212048,23 +212000,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21d6fc │ │ │ │ + bl 0x21d63c │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36794 │ │ │ │ + bl 0xfec366d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed5e8 │ │ │ │ + blls 0x1ed528 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf970f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ @@ -212081,20 +212033,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3680c │ │ │ │ + bl 0xfec3674c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed660 │ │ │ │ + blls 0x1ed5a0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf934f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212113,54 +212065,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21d800 │ │ │ │ + bl 0x21d740 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36898 │ │ │ │ + bl 0xfec367d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed6ec │ │ │ │ + blls 0x1ed62c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8eef7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b1154 │ │ │ │ + blx 0x14b1094 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x293e90 │ │ │ │ + bmi 0x293dd0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36914 │ │ │ │ + bl 0xfec36854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed768 │ │ │ │ + blls 0x1ed6a8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8b0f7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212178,54 +212130,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21d904 │ │ │ │ + bl 0x21d844 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3699c │ │ │ │ + bl 0xfec368dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed7f0 │ │ │ │ + blls 0x1ed730 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf86cf7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b1258 │ │ │ │ + blx 0x14b1198 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x293f94 │ │ │ │ + bmi 0x293ed4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36a18 │ │ │ │ + bl 0xfec36958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed86c │ │ │ │ + blls 0x1ed7ac │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf82ef7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212243,31 +212195,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21da08 │ │ │ │ + bl 0x21d948 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec36aa0 │ │ │ │ + bl 0xfec369e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14ad8f0 │ │ │ │ + b 0x14ad830 │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a30e4 │ │ │ │ - blx 0x1e7244 │ │ │ │ + b 0x14a3024 │ │ │ │ + blx 0x1e7184 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x86f4d0 │ │ │ │ + b 0x86f410 │ │ │ │ @ instruction: 0xd1240f01 │ │ │ │ streq pc, [r1, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d21 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -212279,49 +212231,49 @@ │ │ │ │ svccc 0x005ee8c1 │ │ │ │ svceq 0x0000f1be │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ @ instruction: 0xf8448f5b │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blls 0x24ee04 │ │ │ │ + blls 0x24ed44 │ │ │ │ @ instruction: 0xf00a4622 │ │ │ │ stmdbls r5, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9eaf75c │ │ │ │ + blx 0x139d5e0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36b3c │ │ │ │ + bl 0xfec36a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed990 │ │ │ │ + blls 0x1ed8d0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff9cf7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcmi 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c36dc │ │ │ │ + bmi 0x2c361c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36b98 │ │ │ │ + bl 0xfec36ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed9ec │ │ │ │ + blls 0x1ed92c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff6ef7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ @@ -212331,184 +212283,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36bf4 │ │ │ │ + bl 0xfec36b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eda48 │ │ │ │ + blls 0x1ed988 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff40f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3798 │ │ │ │ + bmi 0x2c36d8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36c54 │ │ │ │ + bl 0xfec36b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edaa8 │ │ │ │ + blls 0x1ed9e8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff10f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c37f8 │ │ │ │ + bmi 0x2c3738 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36cb4 │ │ │ │ + bl 0xfec36bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edb08 │ │ │ │ + blls 0x1eda48 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 7, pc, cr0, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3858 │ │ │ │ + bmi 0x2c3798 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36d14 │ │ │ │ + bl 0xfec36c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edb68 │ │ │ │ + blls 0x1edaa8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 5, pc, cr0, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xef888 │ │ │ │ + bcs 0xef7c8 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36d70 │ │ │ │ + bl 0xfec36cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edbc4 │ │ │ │ + blls 0x1edb04 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 4, pc, cr2, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xef8e4 │ │ │ │ + bcs 0xef824 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36dcc │ │ │ │ + bl 0xfec36d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edc20 │ │ │ │ + blls 0x1edb60 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xef940 │ │ │ │ + bcs 0xef880 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36e28 │ │ │ │ + bl 0xfec36d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edc7c │ │ │ │ + blls 0x1edbbc │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xef99c │ │ │ │ + bcs 0xef8dc │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36e84 │ │ │ │ + bl 0xfec36dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edcd8 │ │ │ │ + blls 0x1edc18 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b283 │ │ │ │ @@ -212525,20 +212477,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36efc │ │ │ │ + bl 0xfec36e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edd50 │ │ │ │ + blls 0x1edc90 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212557,23 +212509,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21def0 │ │ │ │ + bl 0x21de30 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36f88 │ │ │ │ + bl 0xfec36ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edddc │ │ │ │ + blls 0x1edd1c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b283 │ │ │ │ @@ -212590,20 +212542,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37000 │ │ │ │ + bl 0xfec36f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ede54 │ │ │ │ + blls 0x1edd94 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [sl, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212622,54 +212574,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21dff4 │ │ │ │ + bl 0x21df34 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3708c │ │ │ │ + bl 0xfec36fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edee0 │ │ │ │ + blls 0x1ede20 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1948 │ │ │ │ + blx 0x4b1888 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294684 │ │ │ │ + bmi 0x2945c4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37108 │ │ │ │ + bl 0xfec37048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edf5c │ │ │ │ + blls 0x1ede9c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r6], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212687,54 +212639,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e0f8 │ │ │ │ + bl 0x21e038 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37190 │ │ │ │ + bl 0xfec370d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edfe4 │ │ │ │ + blls 0x1edf24 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1a4c │ │ │ │ + blx 0x4b198c │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294788 │ │ │ │ + bmi 0x2946c8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3720c │ │ │ │ + bl 0xfec3714c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee060 │ │ │ │ + blls 0x1edfa0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212752,225 +212704,225 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e1fc │ │ │ │ + bl 0x21e13c │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37294 │ │ │ │ + bl 0xfec371d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0x1c31914 │ │ │ │ + blt 0x1c31854 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #10256 @ 0x2810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x19f1900 │ │ │ │ + blt 0x19f1840 │ │ │ │ @ instruction: 0xf7f99a06 │ │ │ │ vtbx.8 d15, {d31- instruction: 0xee1d4907 │ │ │ │ - blt 0x14efe98 │ │ │ │ + blt 0x14efdd8 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec372fc │ │ │ │ + bl 0xfec3723c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1958 │ │ │ │ + blt 0x19f1898 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4130 │ │ │ │ + blls 0x1f4070 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffbbb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp}^ │ │ │ │ - blcs 0xf3e74 │ │ │ │ + blcs 0xf3db4 │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3735c │ │ │ │ + bl 0xfec3729c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f19b8 │ │ │ │ + blt 0x19f18f8 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4190 │ │ │ │ + blls 0x1f40d0 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec373c0 │ │ │ │ + bl 0xfec37300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1a1c │ │ │ │ + blt 0x19f195c │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f41f4 │ │ │ │ + blls 0x1f4134 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffb59 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x116bf64 │ │ │ │ + b 0x116bea4 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37424 │ │ │ │ + bl 0xfec37364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1a80 │ │ │ │ + blt 0x19f19c0 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4258 │ │ │ │ + blls 0x1f4198 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d15-d18}, d23 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe16bfc8 │ │ │ │ + b 0xfe16bf08 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37488 │ │ │ │ + bl 0xfec373c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee2dc │ │ │ │ + blls 0x1ee21c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xffe9e288 │ │ │ │ + blx 0xffe9e1c8 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, lr}^ │ │ │ │ - blcs 0xe8004 │ │ │ │ + blcs 0xe7f44 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x30402c │ │ │ │ + bmi 0x303f6c │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec374ec │ │ │ │ + bl 0xfec3742c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee340 │ │ │ │ + blls 0x1ee280 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xff21e2ec │ │ │ │ + blx 0xff21e22c │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - blcs 0xe8068 │ │ │ │ + blcs 0xe7fa8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x304090 │ │ │ │ + bmi 0x303fd0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37550 │ │ │ │ + bl 0xfec37490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee3a4 │ │ │ │ + blls 0x1ee2e4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xfe59e350 │ │ │ │ + blx 0xfe59e290 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r6, lr}^ │ │ │ │ - blcs 0xe80cc │ │ │ │ + blcs 0xe800c │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x3040f4 │ │ │ │ + bmi 0x304034 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec375b4 │ │ │ │ + bl 0xfec374f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e408 │ │ │ │ + blls 0x26e348 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x191e3b4 │ │ │ │ + blx 0x191e2f4 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -212988,25 +212940,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e5ac │ │ │ │ + bl 0x21e4ec │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37644 │ │ │ │ + bl 0xfec37584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee498 │ │ │ │ + blls 0x1ee3d8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x71e444 │ │ │ │ + blx 0x71e384 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @ instruction: 0x46014290 │ │ │ │ ldrmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -213024,23 +212976,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e63c │ │ │ │ + bl 0x21e57c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec376d4 │ │ │ │ + bl 0xfec37614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e528 │ │ │ │ + blls 0x26e468 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf9d0f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @@ -213060,23 +213012,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e6cc │ │ │ │ + bl 0x21e60c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37764 │ │ │ │ + bl 0xfec376a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee5b8 │ │ │ │ + blls 0x1ee4f8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @@ -213096,29 +213048,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e75c │ │ │ │ + bl 0x21e69c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec377f4 │ │ │ │ + bl 0xfec37734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e648 │ │ │ │ + blls 0x26e588 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf940f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf180 │ │ │ │ + blx 0x8cf0c0 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213132,65 +213084,65 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e7ec │ │ │ │ + bl 0x21e72c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37884 │ │ │ │ + bl 0xfec377c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee6d8 │ │ │ │ + blls 0x1ee618 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8f8f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00a84290 │ │ │ │ - blx 0xfe4f1efc │ │ │ │ + blx 0xfe4f1e3c │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x294e7c │ │ │ │ + bmi 0x294dbc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e87c │ │ │ │ + bl 0x21e7bc │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37914 │ │ │ │ + bl 0xfec37854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e768 │ │ │ │ + blls 0x26e6a8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8b0f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf2a0 │ │ │ │ + blx 0x8cf1e0 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213204,67 +213156,67 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e90c │ │ │ │ + bl 0x21e84c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec379a4 │ │ │ │ + bl 0xfec378e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee7f8 │ │ │ │ + blls 0x1ee738 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf868f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00b84290 │ │ │ │ - blx 0xfe4f201c │ │ │ │ + blx 0xfe4f1f5c │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x294f9c │ │ │ │ + bmi 0x294edc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e99c │ │ │ │ + bl 0x21e8dc │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37a34 │ │ │ │ + bl 0xfec37974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0x4602f81f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addslt r8, fp, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ - blt 0x13268ec │ │ │ │ + blt 0x132682c │ │ │ │ svcgt 0x005fe8d2 │ │ │ │ @ instruction: 0xd104459c │ │ │ │ svcne 0x005ee8c2 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vshll.u8 , d15, #4 │ │ │ │ @@ -213275,31 +213227,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ea28 │ │ │ │ + bl 0x21e968 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37ac0 │ │ │ │ + bl 0xfec37a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f82302 │ │ │ │ pkhtbmi pc, r4, r9, asr #31 @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ addlt r8, r9, #65536 @ 0x10000 │ │ │ │ vtbx.8 d11, {d15-d17}, d11 │ │ │ │ - blx 0x60465c │ │ │ │ - blt 0x179d700 │ │ │ │ + blx 0x60459c │ │ │ │ + blt 0x179d640 │ │ │ │ ldm ip, {r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addmi r3, fp, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ vrsubhn.i d4, , q5 │ │ │ │ addslt r8, r9, #364 @ 0x16c │ │ │ │ @@ -213310,31 +213262,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21eab4 │ │ │ │ + bl 0x21e9f4 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec37b4c │ │ │ │ + bl 0xfec37a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14ae99c │ │ │ │ + b 0x14ae8dc │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a4190 │ │ │ │ - blx 0x1e82f0 │ │ │ │ + b 0x14a40d0 │ │ │ │ + blx 0x1e8230 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x87057c │ │ │ │ + b 0x8704bc │ │ │ │ @ instruction: 0xd1230f01 │ │ │ │ streq pc, [r3, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d20 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -213347,48 +213299,48 @@ │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ andpl pc, ip, r4, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r9, [r2], -r5, lsl #22 │ │ │ │ - blx 0x9c9fa │ │ │ │ + blx 0x9c93a │ │ │ │ @ instruction: 0xf75b9905 │ │ │ │ - svclt 0x0000f995 │ │ │ │ + svclt 0x0000f9f5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37be8 │ │ │ │ + bl 0xfec37b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eea3c │ │ │ │ + blls 0x1ee97c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff46f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ - bcs 0xf1214 │ │ │ │ + bcs 0xf1154 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4788 │ │ │ │ + bmi 0x2c46c8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37c44 │ │ │ │ + bl 0xfec37b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eea98 │ │ │ │ + blls 0x1ee9d8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff18f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r2, {r8, r9, sl, fp} │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ @@ -213398,92 +213350,92 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37ca0 │ │ │ │ + bl 0xfec37be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeaf4 │ │ │ │ + blls 0x1eea34 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 7, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xe46c8 │ │ │ │ + b 0xe4608 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4844 │ │ │ │ + bmi 0x2c4784 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37d00 │ │ │ │ + bl 0xfec37c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeb54 │ │ │ │ + blls 0x1eea94 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 5, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x10e4728 │ │ │ │ + b 0x10e4668 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c48a4 │ │ │ │ + bmi 0x2c47e4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37d60 │ │ │ │ + bl 0xfec37ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eebb4 │ │ │ │ + blls 0x1eeaf4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 4, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe0e4788 │ │ │ │ + b 0xfe0e46c8 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4904 │ │ │ │ + bmi 0x2c4844 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37dc0 │ │ │ │ + bl 0xfec37d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eec14 │ │ │ │ + blls 0x1eeb54 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 2, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r0, [r0], #-3840 @ 0xfffff100 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213493,20 +213445,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37e1c │ │ │ │ + bl 0xfec37d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eec70 │ │ │ │ + blls 0x1eebb0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 1, pc, cr12, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213516,20 +213468,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37e78 │ │ │ │ + bl 0xfec37db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeccc │ │ │ │ + blls 0x1eec0c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ nopmi {0} @ │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213539,20 +213491,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37ed4 │ │ │ │ + bl 0xfec37e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eed28 │ │ │ │ + blls 0x1eec68 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213562,49 +213514,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37f30 │ │ │ │ + bl 0xfec37e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eed84 │ │ │ │ + blls 0x1eecc4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00a84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x295528 │ │ │ │ + bmi 0x295468 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37fa4 │ │ │ │ + bl 0xfec37ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eedf8 │ │ │ │ + blls 0x1eed38 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213620,49 +213572,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38018 │ │ │ │ + bl 0xfec37f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eee6c │ │ │ │ + blls 0x1eedac │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00b84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x295610 │ │ │ │ + bmi 0x295550 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3808c │ │ │ │ + bl 0xfec37fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eeee0 │ │ │ │ + blls 0x1eee20 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ qasxmi fp, r1, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213678,20 +213630,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38100 │ │ │ │ + bl 0xfec38040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eef54 │ │ │ │ + blls 0x1eee94 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213706,20 +213658,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38170 │ │ │ │ + bl 0xfec380b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eefc4 │ │ │ │ + blls 0x1eef04 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213734,20 +213686,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec381e0 │ │ │ │ + bl 0xfec38120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef034 │ │ │ │ + blls 0x1eef74 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcrr2 7, 15, pc, sl, cr8 @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213762,20 +213714,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38250 │ │ │ │ + bl 0xfec38190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef0a4 │ │ │ │ + blls 0x1eefe4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213790,147 +213742,147 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec382c0 │ │ │ │ + bl 0xfec38200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0xc32940 │ │ │ │ + blt 0xc32880 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #18448 @ 0x4810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x9f292c │ │ │ │ + blt 0x9f286c │ │ │ │ @ instruction: 0xf7f89a06 │ │ │ │ @ instruction: 0xf3bffbd7 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi ip, [r4, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - blcs 0xf5cf4 │ │ │ │ + blcs 0xf5c34 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x304e68 │ │ │ │ + bmi 0x304da8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9504 │ │ │ │ + blx 0xfe7e9444 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38328 │ │ │ │ + bl 0xfec38268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2984 │ │ │ │ + blt 0x9f28c4 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f515c │ │ │ │ + blls 0x1f509c │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x304ec8 │ │ │ │ + bmi 0x304e08 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9564 │ │ │ │ + blx 0xfe7e94a4 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38388 │ │ │ │ + bl 0xfec382c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f29e4 │ │ │ │ + blt 0x9f2924 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f51bc │ │ │ │ + blls 0x1f50fc │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb75 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x414db0 │ │ │ │ + b 0x414cf0 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xed9b8 │ │ │ │ + bcs 0xed8f8 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x304f2c │ │ │ │ + bmi 0x304e6c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e95c8 │ │ │ │ + blx 0xfe7e9508 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec383ec │ │ │ │ + bl 0xfec3832c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2a48 │ │ │ │ + blt 0x9f2988 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5220 │ │ │ │ + blls 0x1f5160 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbx.8 d15, {d15-d18}, d3 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x1414e14 │ │ │ │ + b 0x1414d54 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xeda1c │ │ │ │ + bcs 0xed95c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x304f90 │ │ │ │ + bmi 0x304ed0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e962c │ │ │ │ + blx 0xfe7e956c │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38450 │ │ │ │ + bl 0xfec38390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2aac │ │ │ │ + blt 0x9f29ec │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5284 │ │ │ │ + blls 0x1f51c4 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb11 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe414e78 │ │ │ │ + b 0xfe414db8 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xeda80 │ │ │ │ + bcs 0xed9c0 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x304ff4 │ │ │ │ + bmi 0x304f34 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9690 │ │ │ │ + blx 0xfe7e95d0 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec384b4 │ │ │ │ + bl 0xfec383f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef308 │ │ │ │ + blls 0x1ef248 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xff91f2b0 │ │ │ │ + blx 0xff91f1f0 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ andsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -213939,22 +213891,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38514 │ │ │ │ + bl 0xfec38454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef368 │ │ │ │ + blls 0x1ef2a8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfed1f310 │ │ │ │ + blx 0xfed1f250 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstmi r4, #0, 30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -213963,22 +213915,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38574 │ │ │ │ + bl 0xfec384b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef3c8 │ │ │ │ + blls 0x1ef308 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfe11f370 │ │ │ │ + blx 0xfe11f2b0 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ subsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -213987,28 +213939,28 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec385d4 │ │ │ │ + bl 0xfec38514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f428 │ │ │ │ + blls 0x26f368 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x151f3d0 │ │ │ │ + blx 0x151f310 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ - blt 0x332c70 │ │ │ │ + blt 0x332bb0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214018,66 +213970,66 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f5c4 │ │ │ │ + bl 0x21f504 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3865c │ │ │ │ + bl 0xfec3859c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef4b0 │ │ │ │ + blls 0x1ef3f0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x41f458 │ │ │ │ + blx 0x41f398 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00288f5b │ │ │ │ - blt 0x332c94 │ │ │ │ + blt 0x332bd4 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x295c50 │ │ │ │ + bmi 0x295b90 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f650 │ │ │ │ + bl 0x21f590 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec386e8 │ │ │ │ + bl 0xfec38628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f53c │ │ │ │ + blls 0x26f47c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf9c6f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @ instruction: 0x4621bfb8 │ │ │ │ - blt 0x332d84 │ │ │ │ + blt 0x332cc4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214087,58 +214039,58 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f6d8 │ │ │ │ + bl 0x21f618 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38770 │ │ │ │ + bl 0xfec386b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef5c4 │ │ │ │ + blls 0x1ef504 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf982f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00388f5b │ │ │ │ - blt 0x332da8 │ │ │ │ + blt 0x332ce8 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x295d64 │ │ │ │ + bmi 0x295ca4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f764 │ │ │ │ + bl 0x21f6a4 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec387fc │ │ │ │ + bl 0xfec3873c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f650 │ │ │ │ + blls 0x26f590 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf93cf7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -214156,23 +214108,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f7ec │ │ │ │ + bl 0x21f72c │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38884 │ │ │ │ + bl 0xfec387c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef6d8 │ │ │ │ + blls 0x1ef618 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8f8f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ @@ -214190,23 +214142,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f874 │ │ │ │ + bl 0x21f7b4 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3890c │ │ │ │ + bl 0xfec3884c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f760 │ │ │ │ + blls 0x26f6a0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8b4f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ @@ -214224,23 +214176,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f8fc │ │ │ │ + bl 0x21f83c │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38994 │ │ │ │ + bl 0xfec388d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef7e8 │ │ │ │ + blls 0x1ef728 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ @@ -214258,23 +214210,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f984 │ │ │ │ + bl 0x21f8c4 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38a1c │ │ │ │ + bl 0xfec3895c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef870 │ │ │ │ + blls 0x1ef7b0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf82cf7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ stmdane r1!, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldmda ip, {r0, r3, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214291,23 +214243,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fa08 │ │ │ │ + bl 0x21f948 │ │ │ │ svclt 0x00bef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38aa0 │ │ │ │ + bl 0xfec389e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef8f4 │ │ │ │ + blls 0x1ef834 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xffeaf7f7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ strtmi r8, [r0], #-3931 @ 0xfffff0a5 │ │ │ │ ldmda r1, {r1, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214324,21 +214276,21 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fa8c │ │ │ │ + bl 0x21f9cc │ │ │ │ svclt 0x00bef7ff │ │ │ │ - blmi 0x1f1bdd4 │ │ │ │ + blmi 0x1f1bd14 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blls 0x3731a4 │ │ │ │ + blls 0x3730e4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf013091b │ │ │ │ andle r0, sl, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ andcs r0, r1, #469762048 @ 0x1c000000 │ │ │ │ @@ -214359,225 +214311,225 @@ │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vsra.u64 , , #1 │ │ │ │ sbcspl r8, r6, fp, asr pc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1f1bc98 │ │ │ │ + blhi 0x1f1bbd8 │ │ │ │ @ instruction: 0xf0089b0b │ │ │ │ stmdbls fp, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9aaf75a │ │ │ │ + blx 0x39f658 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38bbc │ │ │ │ + bl 0xfec38afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afa10 │ │ │ │ + blls 0x2af950 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603ff5b │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1961 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe18a1 │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38c18 │ │ │ │ + bl 0xfec38b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fa6c │ │ │ │ + blls 0x32f9ac │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -sp, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe19bd │ │ │ │ - bl 0x1127e5c │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe18fd │ │ │ │ + bl 0x1127d9c │ │ │ │ stmia r3, {r0, r2, r8, r9, sl}^ │ │ │ │ - bcs 0xfb814 │ │ │ │ + bcs 0xfb754 │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ - bmi 0x2857c0 │ │ │ │ + bmi 0x285700 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38c78 │ │ │ │ + bl 0xfec38bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32facc │ │ │ │ + blls 0x32fa0c │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fefd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1a1d │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe195d │ │ │ │ streq lr, [r4], -r0, lsl #20 │ │ │ │ streq lr, [r5, -r1, lsl #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38cdc │ │ │ │ + bl 0xfec38c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fb30 │ │ │ │ + blls 0x32fa70 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -fp, asr #29 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1a81 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe19c1 │ │ │ │ streq lr, [r4], -r0, asr #20 │ │ │ │ streq lr, [r5, -r1, asr #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38d40 │ │ │ │ + bl 0xfec38c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fb94 │ │ │ │ + blls 0x32fad4 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fe99 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1ae5 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1a25 │ │ │ │ streq lr, [r4], -r0, lsl #21 │ │ │ │ streq lr, [r5, -r1, lsl #21] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38da4 │ │ │ │ + bl 0xfec38ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afbf8 │ │ │ │ + blls 0x2afb38 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, ror #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1b49 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1a89 │ │ │ │ cmnmi r9, r0, lsl #18 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38e04 │ │ │ │ + bl 0xfec38d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afc58 │ │ │ │ + blls 0x2afb98 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fe37 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1ba9 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1ae9 │ │ │ │ eormi r4, r9, r0, lsr #32 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38e64 │ │ │ │ + bl 0xfec38da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afcb8 │ │ │ │ + blls 0x2afbf8 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1c09 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1b49 │ │ │ │ @ instruction: 0x43294320 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38ec4 │ │ │ │ + bl 0xfec38e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afd18 │ │ │ │ + blls 0x2afc58 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fdd7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1c69 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1ba9 │ │ │ │ rsbmi r4, r9, r0, rrx │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ @@ -214590,15 +214542,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36a960 │ │ │ │ + bls 0x36a8a0 │ │ │ │ stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -r1, ror #11 │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214611,15 +214563,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d650c │ │ │ │ + bmi 0x2d644c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214633,29 +214585,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ ldc2l 7, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r3, #1407]! @ 0x57f │ │ │ │ - bl 0x1f73684 │ │ │ │ + bl 0x1f735c4 │ │ │ │ strtmi r0, [pc], -r5, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbbd4 │ │ │ │ + bcs 0xfbb14 │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d65a8 │ │ │ │ + bmi 0x2d64e8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214664,15 +214616,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36aa88 │ │ │ │ + bls 0x36a9c8 │ │ │ │ ldc2 7, cr15, [r2, #-988] @ 0xfffffc24 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -ip, asr #11 │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214685,15 +214637,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6634 │ │ │ │ + bmi 0x2d6574 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214707,29 +214659,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ stc2l 7, cr15, [r6], {247} @ 0xf7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e337ac │ │ │ │ + bl 0x1e336ec │ │ │ │ strtmi r0, [pc], -sl, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbcfc │ │ │ │ + bcs 0xfbc3c │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d66d0 │ │ │ │ + bmi 0x2d6610 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214738,20 +214690,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f37e4 │ │ │ │ + bls 0x2f3724 │ │ │ │ ldc2l 7, cr15, [lr], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r5, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1df37e4 │ │ │ │ + bl 0x1df3724 │ │ │ │ ldrmi r0, [r9], -r3, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -214778,29 +214730,29 @@ │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ ldc2 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r1, #1407]! @ 0x57f │ │ │ │ - bl 0x1ef38b0 │ │ │ │ + bl 0x1ef37f0 │ │ │ │ strtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe2618 │ │ │ │ + bcs 0xe2558 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d67ec │ │ │ │ + bmi 0x2d672c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -214809,20 +214761,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f3900 │ │ │ │ - blx 0xffd2008e │ │ │ │ + bls 0x2f3840 │ │ │ │ + blx 0xffd1ffce │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db3900 │ │ │ │ + bl 0x1db3840 │ │ │ │ ldrmi r0, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -214845,246 +214797,246 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ - blx 0xfeba011a │ │ │ │ + blx 0xfeba005a │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e339cc │ │ │ │ + bl 0x1e3390c │ │ │ │ strtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe2734 │ │ │ │ + bcs 0xe2674 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6908 │ │ │ │ + bmi 0x2d6848 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ - blx 0xfe6f3c20 │ │ │ │ - blx 0xfe75f7e0 │ │ │ │ + blx 0xfe6f3b60 │ │ │ │ + blx 0xfe75f720 │ │ │ │ @ instruction: 0xf5a0f489 │ │ │ │ @ instruction: 0xf8dd5008 │ │ │ │ ldmdacc r0, {r4, r5, sp, pc} │ │ │ │ ldrsbtlt pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf78afa9a │ │ │ │ - blx 0xfe7c8e14 │ │ │ │ + blx 0xfe7c8d54 │ │ │ │ movwls pc, #1675 @ 0x68b @ │ │ │ │ movwcs r9, #35342 @ 0x8a0e │ │ │ │ - blx 0x16a01c2 │ │ │ │ + blx 0x16a0102 │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x000845a9 │ │ │ │ smlatble r3, r0, r5, r4 │ │ │ │ ldrbvs lr, [r3, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf089fa99 │ │ │ │ - blx 0xfe6f6554 │ │ │ │ + blx 0xfe6f6494 │ │ │ │ andlt pc, r3, r8, lsl #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39430 │ │ │ │ + bl 0xfec39370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100724c │ │ │ │ + blt 0x100718c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffb1f │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr}^ │ │ │ │ - blcs 0xf382c │ │ │ │ + blcs 0xf376c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c5fd4 │ │ │ │ + bmi 0x2c5f14 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea670 │ │ │ │ - blt 0xd365b8 │ │ │ │ + blt 0xeea5b0 │ │ │ │ + blt 0xd364f8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39490 │ │ │ │ + bl 0xfec393d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10072ac │ │ │ │ + blt 0x10071ec │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c603c │ │ │ │ + bmi 0x2c5f7c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea6d8 │ │ │ │ - blt 0xd36620 │ │ │ │ + blt 0xeea618 │ │ │ │ + blt 0xd36560 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec394f8 │ │ │ │ + bl 0xfec39438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007314 │ │ │ │ + blt 0x1007254 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffabb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x127c120 │ │ │ │ - b 0x12a2b38 │ │ │ │ + b 0x127c060 │ │ │ │ + b 0x12a2a78 │ │ │ │ stmia r0, {r0, r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c60a4 │ │ │ │ + bmi 0x2c5fe4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea740 │ │ │ │ - blt 0xd36688 │ │ │ │ + blt 0xeea680 │ │ │ │ + blt 0xd365c8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39560 │ │ │ │ + bl 0xfec394a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100737c │ │ │ │ + blt 0x10072bc │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c610c │ │ │ │ + bmi 0x2c604c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea7a8 │ │ │ │ - blt 0xd366f0 │ │ │ │ + blt 0xeea6e8 │ │ │ │ + blt 0xd36630 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec395c8 │ │ │ │ + bl 0xfec39508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10073e4 │ │ │ │ + blt 0x1007324 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffa53 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r6, r6, pc, ror r7 │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, lr}^ │ │ │ │ - blcs 0xfc1c8 │ │ │ │ + blcs 0xfc108 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c6170 │ │ │ │ + bmi 0x2c60b0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea80c │ │ │ │ - blt 0xd36754 │ │ │ │ + blt 0xeea74c │ │ │ │ + blt 0xd36694 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3962c │ │ │ │ + bl 0xfec3956c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007448 │ │ │ │ + blt 0x1007388 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d15-d17}, d17 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4326677f │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, r8, r9, lr}^ │ │ │ │ - blcs 0xfc22c │ │ │ │ + blcs 0xfc16c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c61d4 │ │ │ │ + bmi 0x2c6114 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea870 │ │ │ │ - blt 0xd367b8 │ │ │ │ + blt 0xeea7b0 │ │ │ │ + blt 0xd366f8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39690 │ │ │ │ + bl 0xfec395d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10074ac │ │ │ │ + blt 0x10073ec │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c6238 │ │ │ │ + bmi 0x2c6178 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea8d4 │ │ │ │ - blt 0xd3681c │ │ │ │ + blt 0xeea814 │ │ │ │ + blt 0xd3675c │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -215096,20 +215048,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf9bef7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf3ef8 │ │ │ │ + blt 0xaf3e38 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef3d3c │ │ │ │ + bl 0x1ef3c7c │ │ │ │ strmi r0, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x673e44 │ │ │ │ + blt 0x673d84 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215140,20 +215092,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf962f7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3bd4 │ │ │ │ + blt 0xaf3b14 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d33f0c │ │ │ │ + bl 0x1d33e4c │ │ │ │ strbmi r0, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x673e14 │ │ │ │ + blt 0x673d54 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215186,20 +215138,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf90af7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4060 │ │ │ │ + blt 0xaf3fa0 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d33ea4 │ │ │ │ + bl 0x1d33de4 │ │ │ │ strmi r0, [sl], -r8, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x673fac │ │ │ │ + blt 0x673eec │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215230,20 +215182,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf8aef7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3d3c │ │ │ │ + blt 0xaf3c7c │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef4074 │ │ │ │ + bl 0x1ef3fb4 │ │ │ │ strbmi r0, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x673f7c │ │ │ │ + blt 0x673ebc │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215276,20 +215228,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf856f7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf41c8 │ │ │ │ + blt 0xaf4108 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x474110 │ │ │ │ + blt 0x474050 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215319,20 +215271,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xfffcf7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb73ea0 │ │ │ │ + blt 0xb73de0 │ │ │ │ strbmi fp, [sl, #-2595] @ 0xfffff5dd │ │ │ │ - bl 0x1db41cc │ │ │ │ + bl 0x1db410c │ │ │ │ strbmi r0, [r1], -r8, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x47411c │ │ │ │ + blt 0x47405c │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215365,20 +215317,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xffa4f7f6 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf432c │ │ │ │ + blt 0xaf426c │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x474274 │ │ │ │ + blt 0x4741b4 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215408,20 +215360,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xff4af7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb74004 │ │ │ │ + blt 0xb73f44 │ │ │ │ ldrmi fp, [r1, #2595] @ 0xa23 │ │ │ │ - bl 0x1ef4330 │ │ │ │ + bl 0x1ef4270 │ │ │ │ strbmi r0, [r1], -r3, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x474280 │ │ │ │ + blt 0x4741c0 │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215452,19 +215404,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 7, pc, cr2, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf40b4 │ │ │ │ - bl 0x711340 │ │ │ │ + blt 0xaf3ff4 │ │ │ │ + bl 0x711280 │ │ │ │ vsubw.u q0, , d0 │ │ │ │ - bl 0x1146830 │ │ │ │ - blt 0x8a32ec │ │ │ │ + bl 0x1146770 │ │ │ │ + blt 0x8a322c │ │ │ │ ldm ip, {r1, r2, r4, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215494,19 +215446,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 4, pc, cr14, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xbb415c │ │ │ │ - bl 0x7113e8 │ │ │ │ + blt 0xbb409c │ │ │ │ + bl 0x711328 │ │ │ │ vaddl.u q0, d15, d3 │ │ │ │ - bl 0x11468d8 │ │ │ │ - blt 0x2a2f94 │ │ │ │ + bl 0x1146818 │ │ │ │ + blt 0x2a2ed4 │ │ │ │ ldm ip, {r1, r2, r3, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215551,30 +215503,30 @@ │ │ │ │ stmiavs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ tstcs r0, r8, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4673bd30 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - adccc pc, r4, ip, asr #12 │ │ │ │ + rsccs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39e80 │ │ │ │ + bl 0xfec39dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ suble r2, sp, r0, lsl #22 │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ tstpvs ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ @@ -215627,57 +215579,57 @@ │ │ │ │ biceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ stmdavs r3, {r1, r3, r4, r6, sp, lr} │ │ │ │ @ instruction: 0x462be7b4 │ │ │ │ ldrb r2, [r5, r1, lsl #12]! │ │ │ │ ldr r2, [r5, r1, lsl #10]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x19e228 │ │ │ │ + blhi 0x19e168 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [ip], #-3695 @ 0xfffff191 │ │ │ │ - ldclne 1, cr15, [pc], #8 @ 0xe2d90 │ │ │ │ + ldclne 1, cr15, [pc], #8 @ 0xe2cd0 │ │ │ │ cdpvs 2, 0, cr15, cr0, cr4, {2} │ │ │ │ cdpeq 2, 9, cr15, cr5, cr0, {6} │ │ │ │ - ldclmi 5, cr15, [pc], #-48 @ 0xe2d64 │ │ │ │ + ldclmi 5, cr15, [pc], #-48 @ 0xe2ca4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xbde424 │ │ │ │ + blhi 0xbde364 │ │ │ │ ldrbtmi r4, [r1], r0, ror #13 │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ @ instruction: 0xf974f1c0 │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x15e3dd8 │ │ │ │ + bllt 0x15e3d18 │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x12bde4 │ │ │ │ - bl 0x1a4610 │ │ │ │ + bl 0x12bd24 │ │ │ │ + bl 0x1a4550 │ │ │ │ stmdblt r7!, {r1, r3} │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ svclt 0x00183c00 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x19e110 │ │ │ │ + blhi 0x19e050 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ @ instruction: 0xf9aaf1c0 │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ @@ -215689,45 +215641,45 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x10f07c │ │ │ │ + blcs 0x10efbc │ │ │ │ mrcne 0, 2, sp, cr13, cr7, {2} │ │ │ │ mcrne 6, 2, r4, cr3, cr8, {4} │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @ instruction: 0xf105050b │ │ │ │ ldrble r0, [r8], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0x46474691 │ │ │ │ orreq lr, r0, #1024 @ 0x400 │ │ │ │ - blls 0x107a90 │ │ │ │ + blls 0x1079d0 │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ @ instruction: 0xf852f1b3 │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ - bl 0x1e9a90 │ │ │ │ + bl 0x1e99d0 │ │ │ │ addsmi r0, r6, #6144 @ 0x1800 │ │ │ │ adcsmi sp, r5, #3735552 @ 0x390000 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfeba9b70 │ │ │ │ + bl 0xfeba9ab0 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x334828 │ │ │ │ - blne 0x10a2edc │ │ │ │ + bl 0x334768 │ │ │ │ + blne 0x10a2e1c │ │ │ │ @ instruction: 0xf72d1b36 │ │ │ │ - bicslt lr, sp, r8, asr r9 │ │ │ │ + ldrhlt lr, [sp, #152] @ 0x98 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x149adc │ │ │ │ + blcc 0x149a1c │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea16f64 │ │ │ │ - bl 0x323710 │ │ │ │ + bl 0xfea16ea4 │ │ │ │ + bl 0x323650 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ @ instruction: 0x4638f875 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -215744,15 +215696,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ @ instruction: 0xf643e7f4 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ andscs r0, r2, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xff8cf1a1 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf9eef193 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -215784,15 +215736,15 @@ │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ @ instruction: 0xf8acf022 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a46003 │ │ │ │ adcsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ bicsle r4, r3, ip, lsl r6 │ │ │ │ streq pc, [ip, -fp, lsr #3] │ │ │ │ - bleq 0x35de88 │ │ │ │ + bleq 0x35ddc8 │ │ │ │ streq pc, [r4], #-427 @ 0xfffffe55 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ @ instruction: 0xf898f022 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r8, #3 │ │ │ │ @ instruction: 0xf1ab2202 │ │ │ │ @@ -215806,15 +215758,15 @@ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x4684b570 │ │ │ │ stmdavs r4, {r8, sl, sp} │ │ │ │ - bne 0x156b048 │ │ │ │ + bne 0x156af88 │ │ │ │ andsmi r6, r8, r0, lsr #32 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ rscvs r6, r5, r1, lsr #1 │ │ │ │ @ instruction: 0xf003d005 │ │ │ │ stmdacs r4, {r2, r4} │ │ │ │ ldrmi sp, [r6], fp, lsr #32 │ │ │ │ @ instruction: 0x61204610 │ │ │ │ @@ -215860,17 +215812,17 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2 1, cr15, [r8], {191} @ 0xbf │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ - blne 0x19f731c │ │ │ │ + blne 0x19f725c │ │ │ │ and r4, r1, r6, lsl #12 │ │ │ │ - blne 0xfe9f41f8 │ │ │ │ + blne 0xfe9f4138 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [lr, #-988] @ 0xfffffc24 │ │ │ │ ldmle r7!, {r2, r4, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -215891,19 +215843,19 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ vqdmulh.s d31, d4, d4 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ stclpl 8, cr1, [fp], {200} @ 0xc8 │ │ │ │ mvnle r2, pc, ror fp │ │ │ │ @ instruction: 0xf1007843 │ │ │ │ - blcs 0x122699c │ │ │ │ + blcs 0x12268dc │ │ │ │ @ instruction: 0xf81ed1e2 │ │ │ │ - blcs 0x13f2da4 │ │ │ │ + blcs 0x13f2ce4 │ │ │ │ @ instruction: 0xf89ed1de │ │ │ │ - blcs 0x126f1ac │ │ │ │ + blcs 0x126f0ec │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ bicsle r0, r7, r0, lsl #28 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ svceq 0x0001f013 │ │ │ │ ldrblt sp, [r0, #-75]! @ 0xffffffb5 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -215928,81 +215880,81 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmiane ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20ba558 │ │ │ │ + blcs 0x20ba498 │ │ │ │ stmdavc r3!, {r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 0x122a3c8 │ │ │ │ + blcs 0x122a308 │ │ │ │ @ instruction: 0xf815d1cc │ │ │ │ - blcs 0x13f2e40 │ │ │ │ + blcs 0x13f2d80 │ │ │ │ stmdavc fp!, {r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, r5, r6, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf5a1b0b9 │ │ │ │ - bmi 0x637e98 │ │ │ │ + bmi 0x637dd8 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ andcs r9, r3, r1 │ │ │ │ addvc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eorsls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1c19307 │ │ │ │ stmiblt r8!, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x32c2a8 │ │ │ │ - blls 0xebd314 │ │ │ │ + blmi 0x32c1e8 │ │ │ │ + blls 0xebd254 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r0, asr #4 │ │ │ │ tstcs r0, r9, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andcs sl, r4, sl, lsl #18 │ │ │ │ @ instruction: 0xff68f1be │ │ │ │ - blle 0xff9ad2dc │ │ │ │ + blle 0xff9ad21c │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - cdp2 7, 6, cr15, cr0, cr15, {1} │ │ │ │ + cdp2 7, 12, cr15, cr0, cr15, {1} │ │ │ │ @ instruction: 0xf83cf004 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vmla.f d16, d16, d1[4] │ │ │ │ + vaddw.s8 q8, q0, d17 │ │ │ │ @ instruction: 0xf7f7010e │ │ │ │ stmdage r8, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - cmppne r1, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, r1, r3, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf9d8f7f7 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ strcc fp, [r1, #-315] @ 0xfffffec5 │ │ │ │ rsbscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x22c1ca │ │ │ │ + blx 0x22c10a │ │ │ │ @ instruction: 0xf8d7f303 │ │ │ │ cdpls 0, 0, cr2, cr8, cr8, {6} │ │ │ │ - blvs 0xfe64975c │ │ │ │ + blvs 0xfe64969c │ │ │ │ andcs r3, r0, #1048576 @ 0x100000 │ │ │ │ cmneq r6, r3, lsl #10 │ │ │ │ streq pc, [r3, #-37] @ 0xffffffdb │ │ │ │ sbceq pc, r4, r6, lsl r1 @ │ │ │ │ ldreq pc, [r4, #-261] @ 0xfffffefb │ │ │ │ stmdaeq r0, {r1, r6, r8, ip, sp, lr, pc} │ │ │ │ stmdals fp, {r0, r2, r3, r5, fp, ip} │ │ │ │ @@ -216014,58 +215966,58 @@ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf1b1bf08 │ │ │ │ vminnm.f32 , , │ │ │ │ movwls r0, #8971 @ 0x230b │ │ │ │ andle r4, r8, sl, lsl r6 │ │ │ │ ldmne fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ - bl 0x1cf3de8 │ │ │ │ + bl 0x1cf3d28 │ │ │ │ @ instruction: 0xf0c00c0c │ │ │ │ @ instruction: 0xf13781d3 │ │ │ │ @ instruction: 0xf645fb6d │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ strmi r0, [r3], lr, lsr #2 │ │ │ │ mrc2 1, 2, pc, cr8, cr10, {1} │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf13c0428 │ │ │ │ @ instruction: 0x4681ff77 │ │ │ │ - blx 0x19fa9a │ │ │ │ + blx 0x19f9da │ │ │ │ strmi r4, [r3], -r9, asr #12 │ │ │ │ @ instruction: 0xf6454652 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 d20, d0, #64 │ │ │ │ @ instruction: 0xf150002e │ │ │ │ strmi pc, [r3], -r7, ror #16 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf822f149 │ │ │ │ @ instruction: 0xf1494650 │ │ │ │ @ instruction: 0xf1bbf81f │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1374658 │ │ │ │ vst2. {d31,d33}, [pc], r5 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ strbmi r2, [r8], -r1, asr #2 │ │ │ │ @ instruction: 0xff8ef1bd │ │ │ │ strbmi r9, [r8], -r7 │ │ │ │ @ instruction: 0xf80ef149 │ │ │ │ - blcs 0x10a014 │ │ │ │ + blcs 0x109f54 │ │ │ │ cmnphi r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r8], -sp │ │ │ │ - blne 0xfec30cd4 │ │ │ │ - beq 0x11f544 │ │ │ │ + blne 0xfec30c14 │ │ │ │ + beq 0x11f484 │ │ │ │ @ instruction: 0xf1484648 │ │ │ │ @ instruction: 0xf645ffb9 │ │ │ │ - vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 q10, #2048 @ 0x00000800 │ │ │ │ strmi r0, [r3], lr, lsr #6 │ │ │ │ - vcgt.s8 d22, d19, d6 │ │ │ │ - vbic.i32 d16, #5 @ 0x00000005 │ │ │ │ + @ instruction: 0xf6426386 │ │ │ │ + vbic.i32 , #5 @ 0x00000005 │ │ │ │ strbvs r0, [r5], #-270 @ 0xfffffef2 │ │ │ │ vtst.8 d22, d4, d8 │ │ │ │ vshl.s64 , q10, #0 │ │ │ │ - blls 0x2e4a84 │ │ │ │ + blls 0x2e49c4 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ movwcc sl, #6158 @ 0x180e │ │ │ │ eorge pc, r4, fp, asr #17 │ │ │ │ eorcc pc, ip, fp, lsr #17 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ teqcs r4, #20 │ │ │ │ andscc pc, ip, fp, asr #17 │ │ │ │ @@ -216077,93 +216029,93 @@ │ │ │ │ teqcs r4, #16 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ eorcc pc, r8, fp, asr #17 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ andcc pc, r4, fp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - stmdapl r4!, {r0, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiami r4!, {r0, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ subls pc, r0, sp, asr #17 │ │ │ │ eorsge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf916f7f7 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8989b0e │ │ │ │ - blvs 0xfe5874ac │ │ │ │ + blvs 0xfe5873ec │ │ │ │ streq pc, [ip], -r3, lsl #2 │ │ │ │ andcc r6, r3, #90 @ 0x5a │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @ instruction: 0xf88360d8 │ │ │ │ @ instruction: 0xf1029010 │ │ │ │ andcs r0, r5, #8, 2 │ │ │ │ andcs r6, r6, #26 │ │ │ │ @ instruction: 0xf8d7609a │ │ │ │ @ instruction: 0xf10320c8 │ │ │ │ tstls r4, r4, lsl r0 │ │ │ │ movwls r1, #22643 @ 0x5873 │ │ │ │ stmdavs fp!, {r0, r4, r6, r8, r9, fp, sp, lr} │ │ │ │ ldrmi r6, [r9], #-2962 @ 0xfffff46e │ │ │ │ - cdp 7, 5, cr15, cr2, cr12, {1} │ │ │ │ + cdp 7, 11, cr15, cr2, cr12, {1} │ │ │ │ stmdbls r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8d82205 │ │ │ │ rsbspl r0, r2, r0 │ │ │ │ @ instruction: 0xf883227c │ │ │ │ @ instruction: 0xf10d9010 │ │ │ │ sbcsvs r0, r8, r8, asr #18 │ │ │ │ subsvs r2, sl, r3, lsl #2 │ │ │ │ addsvs r4, r9, r8, asr #12 │ │ │ │ @ instruction: 0xf1034651 │ │ │ │ @ instruction: 0x96040614 │ │ │ │ ldmda r0, {r1, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe69fbf0 │ │ │ │ + blx 0xfe69fb30 │ │ │ │ subseq pc, r0, sp, lsr #17 │ │ │ │ - blx 0x99fbf8 │ │ │ │ + blx 0x99fb38 │ │ │ │ subseq pc, r2, sp, lsr #17 │ │ │ │ - blx 0x149fc00 │ │ │ │ + blx 0x149fb40 │ │ │ │ @ instruction: 0xf1ba9015 │ │ │ │ andsls pc, r6, r3, asr sl @ │ │ │ │ - blx 0x111fc0c │ │ │ │ + blx 0x111fb4c │ │ │ │ @ instruction: 0x46509017 │ │ │ │ - blx 0x1e1fc14 │ │ │ │ + blx 0x1e1fb54 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ andsls r6, r8, r9, lsr #16 │ │ │ │ ldmib r2, {r0, r2, r3, r4, fp, sp, pc}^ │ │ │ │ - bl 0xfea78d98 │ │ │ │ + bl 0xfea78cd8 │ │ │ │ strtmi r0, [r9], #-2565 @ 0xfffff5fb │ │ │ │ svceq 0x0050f1ba │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @ instruction: 0x46520a50 │ │ │ │ - cdp 7, 1, cr15, cr6, cr12, {1} │ │ │ │ - blls 0x23400c │ │ │ │ + cdp 7, 7, cr15, cr6, cr12, {1} │ │ │ │ + blls 0x233f4c │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, r3, ror r1 │ │ │ │ strmi sp, [sl], -r9 │ │ │ │ svcpl 0x0001f811 │ │ │ │ andvc fp, r8, r5, lsl #18 │ │ │ │ - bl 0xfe971e14 │ │ │ │ + bl 0xfe971d54 │ │ │ │ ldrmi r0, [r2, #521] @ 0x209 │ │ │ │ @ instruction: 0xf8d7d8f5 │ │ │ │ movwls r2, #20684 @ 0x50cc │ │ │ │ strteq pc, [r8], #-2258 @ 0xfffff72e │ │ │ │ mcr2 1, 4, pc, cr12, cr12, {1} @ │ │ │ │ @ instruction: 0x46012210 │ │ │ │ ldmdage r9, {r0, r2, r9, sl, lr} │ │ │ │ mcr2 1, 3, pc, cr0, cr2, {5} @ │ │ │ │ @ instruction: 0xf1484628 │ │ │ │ stmdals r4, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4649227c │ │ │ │ - ldcl 7, cr15, [r0, #176]! @ 0xb0 │ │ │ │ + cdp 7, 5, cr15, cr0, cr12, {1} │ │ │ │ ldmdavs lr, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmlacs.f64 d9, d0, d5 │ │ │ │ addhi pc, r7, r0 │ │ │ │ - bpl 0x320c3c │ │ │ │ + bpl 0x320b7c │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldreq pc, [ip, #259] @ 0x103 │ │ │ │ - beq 0x51fc60 │ │ │ │ + beq 0x51fba0 │ │ │ │ ldrmi r4, [r2, #1731]! @ 0x6c3 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ mulcs r4, fp, r8 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ orrseq pc, r4, #79 @ 0x4f │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8ddbf0c │ │ │ │ @@ -216211,74 +216163,74 @@ │ │ │ │ subcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf506901b │ │ │ │ eorsls r5, r2, #8 │ │ │ │ @ instruction: 0xf8d43010 │ │ │ │ eorls r2, r4, #16, 4 │ │ │ │ subcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf76b9233 │ │ │ │ - @ instruction: 0xf8d4f897 │ │ │ │ + @ instruction: 0xf8d4f8f7 │ │ │ │ @ instruction: 0x46492210 │ │ │ │ @ instruction: 0x46389034 │ │ │ │ addscs r9, r4, #1342177283 @ 0x50000003 │ │ │ │ - stcl 7, cr15, [sl, #-176]! @ 0xffffff50 │ │ │ │ + stcl 7, cr15, [sl, #176] @ 0xb0 │ │ │ │ rsbsvs pc, r8, #14024704 @ 0xd60000 │ │ │ │ cdpcs 5, 0, cr3, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf8ddd183 │ │ │ │ cdpls 0, 0, cr11, cr7, cr12, {0} │ │ │ │ stcls 6, cr4, [r2], {93} @ 0x5d │ │ │ │ andle lr, pc, r4 │ │ │ │ - bne 0x9f46d8 │ │ │ │ + bne 0x9f4618 │ │ │ │ ldcle 12, cr2, [sp, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1be4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf185daf3 │ │ │ │ stmdavs r3, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xf1484658 │ │ │ │ @ instruction: 0xf185fe95 │ │ │ │ stmdavs r4, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034264 │ │ │ │ @ instruction: 0xf72ffe4f │ │ │ │ - stmdals r7, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r7, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ff2800 │ │ │ │ @ instruction: 0xf1bbadd4 │ │ │ │ ldrb pc, [r0, #3925] @ 0xf55 @ │ │ │ │ @ instruction: 0xf1484658 │ │ │ │ stmdage r7, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x11b1f243 │ │ │ │ + mvnseq pc, r3, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffd2f7f6 │ │ │ │ @ instruction: 0xf1854604 │ │ │ │ stccs 13, cr15, [r0], {207} @ 0xcf │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ andvs r2, r3, r0, lsl #8 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrb r4, [lr, r4, ror #4] │ │ │ │ stc2l 1, cr15, [r4, #532] @ 0x214 │ │ │ │ @ instruction: 0xf1c3e7f5 │ │ │ │ svclt 0x0000f96b │ │ │ │ @ instruction: 0xf5a06d40 │ │ │ │ - blx 0xfeceb744 │ │ │ │ + blx 0xfeceb684 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3a954 │ │ │ │ + bl 0xfec3a894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ tstcs fp, #131 @ 0x83 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - msrvs (UNDEF: 96), ip │ │ │ │ + asrpl pc, ip, #4 @ │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500fb95 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf8535140 │ │ │ │ @ instruction: 0xf4022c08 │ │ │ │ @ instruction: 0xf4126300 │ │ │ │ @ instruction: 0xf3c24f00 │ │ │ │ @@ -216338,29 +216290,29 @@ │ │ │ │ strb r4, [r0, r0, asr #7] │ │ │ │ andvs pc, r3, r2, asr #7 │ │ │ │ svclt 0x00942802 │ │ │ │ andcs r2, r1, r0 │ │ │ │ @ instruction: 0xf412e7c9 │ │ │ │ mvnle r6, r0, ror #30 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq ip, r2, ip, lsl #14 │ │ │ │ + addeq ip, r2, ip, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3aa9c │ │ │ │ + bl 0xfec3a9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6!, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdp 0, 1, cr11, cr13, cr3, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - msrvs (UNDEF: 96), ip │ │ │ │ + asrpl pc, ip, #4 @ │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500faf1 │ │ │ │ @ instruction: 0xf8d25240 │ │ │ │ @ instruction: 0xf0133544 │ │ │ │ strdle r0, [r4], -r0 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ andcs fp, r3, r4, lsl pc │ │ │ │ @@ -216381,42 +216333,42 @@ │ │ │ │ svclt 0x00180ff0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq ip, r2, r4, asr #11 │ │ │ │ + addeq ip, r2, r4, lsl #13 │ │ │ │ svclt 0x009f281b │ │ │ │ - msrvs SPSR_, #76, 4 @ 0xc0000004 │ │ │ │ + movpl pc, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - msrvs SPSR_, #76, 4 @ 0xc0000004 │ │ │ │ + movpl pc, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ vqadd.s8 d27, d20, d5 │ │ │ │ vqdmlal.s q11, d0, d0 │ │ │ │ - blmi 0xff465fe8 │ │ │ │ + blmi 0xff465f28 │ │ │ │ pkhbtmi r4, sl, r4, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, pc} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ @ instruction: 0xf1bf0300 │ │ │ │ @ instruction: 0xf8d9f83d │ │ │ │ - b 0x14bb9ac │ │ │ │ + b 0x14bb8ec │ │ │ │ @ instruction: 0xf5b80880 │ │ │ │ svclt 0x00b85f80 │ │ │ │ stmpl r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00182e00 │ │ │ │ svclt 0x003442a6 │ │ │ │ andcs r2, r0, r1 │ │ │ │ bicshi pc, r8, r0, asr #1 │ │ │ │ @@ -216425,108 +216377,108 @@ │ │ │ │ svccs 0x0000781f │ │ │ │ vqadd.s8 , q2, q12 │ │ │ │ vshl.s64 , q10, #0 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, sl}^ │ │ │ │ stmib sp, {r2, r3}^ │ │ │ │ stmib sp, {r1, r2, r3}^ │ │ │ │ andsls r0, r2, r0, lsl r0 │ │ │ │ - blx 0xffaa00ee │ │ │ │ + blx 0xffaa002e │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ ldc2 1, cr15, [r6], #524 @ 0x20c │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - blx 0xfee8412c │ │ │ │ + blx 0xfee8406c │ │ │ │ strtmi pc, [r2], -r6, lsl #7 │ │ │ │ stmdage ip, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff095b │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7ffa80c │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ orrshi pc, lr, r0 │ │ │ │ vnmls.f64 d4, d29, d25 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ - vqdmlsl.s q11, d0, d0[4] │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ ldrbtmi r0, [fp], #-1843 @ 0xfffff8cd │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q10, q0, d20 │ │ │ │ ldmpl r0, {r0, r2, r3, r5, r8}^ │ │ │ │ smladls r0, fp, r3, r2 │ │ │ │ - sbcmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xd1fafc │ │ │ │ + blx 0xd1fa3c │ │ │ │ subpl pc, pc, r0, lsl #10 │ │ │ │ stcvs 8, cr15, [r8], {80} @ 0x50 │ │ │ │ strbcs pc, [r0], -r6, asr #7 @ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1be80d6 │ │ │ │ submi pc, r4, #876 @ 0x36c │ │ │ │ vld2.8 {d6-d7}, [r4 :128], fp │ │ │ │ - ldc 4, cr4, [pc, #448] @ 0xe3c34 │ │ │ │ + ldc 4, cr4, [pc, #448] @ 0xe3b74 │ │ │ │ @ instruction: 0xf0247b94 │ │ │ │ @ instruction: 0xf8d904ff │ │ │ │ - bl 0x1eba80 │ │ │ │ + bl 0x1eb9c0 │ │ │ │ @ instruction: 0x23220903 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00384294 │ │ │ │ @ instruction: 0x46012332 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #136314880 @ 0x8200000 │ │ │ │ andcs r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blvc 0x19f0d4 │ │ │ │ - blx 0x2201a2 │ │ │ │ + blvc 0x19f014 │ │ │ │ + blx 0x2200e2 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strmi r8, [r1, #401] @ 0x191 │ │ │ │ addshi pc, sp, r0 │ │ │ │ - mvnvs pc, r5, asr #12 │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ orrseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ eorsvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ mrc2 1, 5, pc, cr14, cr6, {2} │ │ │ │ movwcs sl, #7436 @ 0x1d0c │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x97127710 │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ ldrtmi fp, [r8], -r0, ror #2 │ │ │ │ - blx 0x1b201ea │ │ │ │ + blx 0x1b2012a │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdvs pc, [r0], -r9 │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ movwcc lr, #18885 @ 0x49c5 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf51680e1 │ │ │ │ @ instruction: 0x960d4f71 │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ @ instruction: 0xf0c0930a │ │ │ │ - blls 0x383eec │ │ │ │ - beq 0x120248 │ │ │ │ + blls 0x383e2c │ │ │ │ + beq 0x120188 │ │ │ │ @ instruction: 0xf0789312 │ │ │ │ @ instruction: 0x4606faf9 │ │ │ │ @ instruction: 0xf1bf2000 │ │ │ │ @ instruction: 0xf108fb43 │ │ │ │ strdls r3, [r6], -pc @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ eorcs r8, r8, ip, ror #1 │ │ │ │ @ instruction: 0xf1482700 │ │ │ │ stmdbls r6, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbsmi pc, pc, #111 @ 0x6f │ │ │ │ stmne sl, {r0, r8, sp, lr} │ │ │ │ ldrtmi r6, [r1], -r7, asr #2 │ │ │ │ - bl 0x12bc164 │ │ │ │ + bl 0x12bc0a4 │ │ │ │ bicvs r0, r2, r7, lsl #4 │ │ │ │ - blx 0xb1fd40 │ │ │ │ + blx 0xb1fc80 │ │ │ │ @ instruction: 0xf44f9b0a │ │ │ │ ldrbmi r1, [ip], -r0, lsl #3 │ │ │ │ andsvs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r4, r6, r7, r9, sl, lr}^ │ │ │ │ strmi r9, [sl], -r8, lsl #4 │ │ │ │ biceq lr, r3, #5120 @ 0x1400 │ │ │ │ @@ -216540,17 +216492,17 @@ │ │ │ │ stccc 8, cr15, [r4], {90} @ 0x5a │ │ │ │ ldrmi r4, [r8, #1099] @ 0x44b │ │ │ │ stmib sp, {r0, r3, r4, r6, fp, ip, lr, pc}^ │ │ │ │ strbmi r3, [r2], -r0, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldc2 0, cr15, [r4, #-476] @ 0xfffffe24 │ │ │ │ cmnle pc, r0, lsl #16 │ │ │ │ - beq 0x320264 │ │ │ │ + beq 0x3201a4 │ │ │ │ mvnle r4, sl, lsr #11 │ │ │ │ - bls 0x2754f4 │ │ │ │ + bls 0x275434 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x801cf8dd │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf0784630 │ │ │ │ vqdmulh.s , q10, │ │ │ │ @@ -216564,15 +216516,15 @@ │ │ │ │ stmdacs r0, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, fp, r0, asr #32 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ @ instruction: 0x4321220d │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ stmdavs ip!, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfeaa022a │ │ │ │ + blx 0xfeaa016a │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ vqadd.s8 q12, q15, q6 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svcmi 0x0080f413 │ │ │ │ @ instruction: 0xf0404b26 │ │ │ │ ldmdavs sl, {r1, r2, r7, pc} │ │ │ │ @@ -216580,51 +216532,51 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adchi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x347c1c │ │ │ │ - bl 0xfe9bdccc │ │ │ │ - bcs 0xe4484 │ │ │ │ - bl 0x757f18 │ │ │ │ + blls 0x347b5c │ │ │ │ + bl 0xfe9bdc0c │ │ │ │ + bcs 0xe43c4 │ │ │ │ + bl 0x757e58 │ │ │ │ orrle r0, ip, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0784630 │ │ │ │ strcs pc, [r0], #-2947 @ 0xfffff47d │ │ │ │ - ldrtvs pc, [r4], r5, asr #12 @ │ │ │ │ + ldrbtpl pc, [r4], r5, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strcs r4, [r8, -r0, lsr #13] │ │ │ │ @ instruction: 0xf645990b │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ @ instruction: 0xf8cdfcdd │ │ │ │ tstcs r8, ip │ │ │ │ ldrtmi r9, [r0], -r0, lsl #14 │ │ │ │ strcc r3, [r8, #-1025] @ 0xfffffbff │ │ │ │ stccc 8, cr15, [r4], {85} @ 0x55 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ - blx 0xffd9fe64 │ │ │ │ + blx 0xffd9fda4 │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ andcs sp, r1, sp, ror #3 │ │ │ │ - blx 0x1120302 │ │ │ │ + blx 0x1120242 │ │ │ │ @ instruction: 0xf1c86983 │ │ │ │ ldrmi r0, [sl], #-513 @ 0xfffffdff │ │ │ │ svclt 0x0000e7cf │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq ip, r2, sl, lsr r4 │ │ │ │ + strdeq ip, [r2], sl │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf1ba930d │ │ │ │ andsle r0, r2, r0, lsl #30 │ │ │ │ strge lr, [lr], #-2509 @ 0xfffff633 │ │ │ │ movwcs r2, #13314 @ 0x3402 │ │ │ │ @ instruction: 0xf1be930a │ │ │ │ - bl 0x463754 │ │ │ │ + bl 0x463694 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld2.8 {d22-d25}, [pc :64], r3 │ │ │ │ cmpvs r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #9997 @ 0x270d │ │ │ │ movwls r2, #41985 @ 0xa401 │ │ │ │ @@ -216642,55 +216594,55 @@ │ │ │ │ @ instruction: 0xf816f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r1, lsr #2 │ │ │ │ @ instruction: 0xf645460b │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ andslt r0, r5, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt r2!, {r0, r1, r4, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf645990b │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ andcs pc, r1, fp, ror #24 │ │ │ │ - blx 0xff9203c0 │ │ │ │ + blx 0xff920300 │ │ │ │ strtmi r9, [r2], -fp, lsl #18 │ │ │ │ strls r2, [r0], -r0, lsl #6 │ │ │ │ - rsbpl pc, ip, r5, asr #12 │ │ │ │ + adcmi pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, lr, cr14 @ │ │ │ │ @ instruction: 0xf1922001 │ │ │ │ @ instruction: 0xf1c2fad3 │ │ │ │ @ instruction: 0xf643fe3d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf8cd0095 │ │ │ │ ldrtmi r8, [r3], -r0 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vrshr.s64 d21, d20, #64 │ │ │ │ + vrshr.s64 q10, q10, #64 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ stc2l 1, cr15, [r8], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf1922001 │ │ │ │ @ instruction: 0xf645fabf │ │ │ │ - vshr.s64 q11, q14, #64 │ │ │ │ + vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf72c002e │ │ │ │ - strdcs pc, [r1], -r7 │ │ │ │ - blx 0xfeea0414 │ │ │ │ - sbcvs pc, r8, r5, asr #12 │ │ │ │ + andcs pc, r1, r7, asr pc @ │ │ │ │ + blx 0xfeea0354 │ │ │ │ + andvs pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - cdp2 7, 14, cr15, cr14, cr12, {1} │ │ │ │ + @ instruction: 0xff4ef72c │ │ │ │ @ instruction: 0xf645e76b │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x163ea4 │ │ │ │ + vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ + blmi 0x163de4 │ │ │ │ rsccc pc, r3, #64, 12 @ 0x4000000 │ │ │ │ cdp2 1, 5, cr15, cr0, cr13, {4} │ │ │ │ - eorseq ip, r3, r8, lsl #14 │ │ │ │ + eorseq ip, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [ip], -pc, lsl #1 │ │ │ │ strmi r4, [r5], -r6, lsr #23 │ │ │ │ mcrge 6, 0, r4, cr12, cr2, {4} │ │ │ │ @@ -216704,51 +216656,51 @@ │ │ │ │ @ instruction: 0xf8cd9f18 │ │ │ │ @ instruction: 0xf0028030 │ │ │ │ @ instruction: 0xb1a8fa57 │ │ │ │ vadd.i8 d22, d4, d18 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ @ instruction: 0xf645d01a │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 q11, d16, d20 │ │ │ │ @ instruction: 0xf645022e │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0xfe5b5720 │ │ │ │ + blmi 0xfe5b5660 │ │ │ │ addmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf838f06e │ │ │ │ strtmi r9, [sl], -ip, lsl #16 │ │ │ │ - cmnpeq ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x71bcf248 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8f0f06e │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - blx 0x18204c8 │ │ │ │ + blx 0x1820408 │ │ │ │ vadd.i8 d24, d16, d18 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf894d1df │ │ │ │ @ instruction: 0xf1b99006 │ │ │ │ bicsle r0, sl, r1, lsl #30 │ │ │ │ - blcs 0xb06824 │ │ │ │ - blmi 0xfe217ed8 │ │ │ │ + blcs 0xb06764 │ │ │ │ + blmi 0xfe217e18 │ │ │ │ @ instruction: 0xf6454630 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 q11, d16, d20 │ │ │ │ @ instruction: 0xf645022e │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf810f06e │ │ │ │ - bvs 0xfe99de14 │ │ │ │ + bvs 0xfe99dd54 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - bhi 0x9d866c │ │ │ │ + bhi 0x9d85ac │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r4!, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrbmi r9, [fp], -r0, lsl #12 │ │ │ │ stchi 6, cr4, [r2, #260]! @ 0x104 │ │ │ │ cmpeq r2, r0, ror #19 │ │ │ │ - blx 0x1f9fee8 │ │ │ │ + blx 0x1f9fe28 │ │ │ │ stmdacs r0, {r0, r3, ip, pc} │ │ │ │ @ instruction: 0xf8aad0c0 │ │ │ │ @ instruction: 0xf8ca8068 │ │ │ │ @ instruction: 0xf0038070 │ │ │ │ @ instruction: 0xf88afa39 │ │ │ │ stchi 0, cr9, [r2, #352]! @ 0x160 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @@ -216777,134 +216729,134 @@ │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ mvnle r2, r1, lsl #22 │ │ │ │ strhtne pc, [r8], #-138 @ 0xffffff76 @ │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ @ instruction: 0xf8aa3101 │ │ │ │ stmdbls r6, {r3, r5, r6, ip} │ │ │ │ - blcc 0x134fc0 │ │ │ │ + blcc 0x134f00 │ │ │ │ addsmi r4, r5, #10 │ │ │ │ ldrmi fp, [r5], -r8, lsr #30 │ │ │ │ svclt 0x0038429f │ │ │ │ @ instruction: 0xf8d8461f │ │ │ │ stchi 0, cr3, [r2, #112]! @ 0x70 │ │ │ │ - bleq 0x1de8b8 │ │ │ │ - blls 0x25df00 │ │ │ │ + bleq 0x1de7f8 │ │ │ │ + blls 0x25de40 │ │ │ │ sbcsle r2, r9, r0, lsl #22 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ teqphi lr, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ ldrdeq pc, [r4], -r8 │ │ │ │ strls r9, [r0], -r7, lsl #22 │ │ │ │ - blx 0x61ffb4 │ │ │ │ + blx 0x61fef4 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ msrhi CPSR_fsx, #0 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf8124402 │ │ │ │ stmdacs r0, {r0, sl, fp} │ │ │ │ tstphi r1, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ andsvs r9, r3, r5, lsl #20 │ │ │ │ - blx 0x9a04ec │ │ │ │ + blx 0x9a042c │ │ │ │ ldr r8, [fp, r2, lsr #27]! │ │ │ │ strls r4, [r4, #-1752] @ 0xfffff928 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ - bl 0x1989bf4 │ │ │ │ + bl 0x1989b34 │ │ │ │ svcls 0x00050202 │ │ │ │ strlt lr, [r7, #-2525] @ 0xfffff623 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ rsbshi pc, r7, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ tstlt sl, r0, lsr #6 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f827a │ │ │ │ @ instruction: 0xf1c34200 │ │ │ │ - blcc 0x92608c │ │ │ │ + blcc 0x925fcc │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subsle r2, r0, r0, lsl #30 │ │ │ │ - blcs 0x1868a8 │ │ │ │ + blcs 0x1867e8 │ │ │ │ stmdbls r6, {r3, r6, ip, lr, pc} │ │ │ │ - blls 0x1f58c4 │ │ │ │ + blls 0x1f5804 │ │ │ │ smlabtcs r0, pc, sl, r1 @ │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf245fca5 │ │ │ │ vqdmlal.s q11, d0, d0[2] │ │ │ │ - bls 0x1e4e8c │ │ │ │ - bl 0x17e0a8 │ │ │ │ + bls 0x1e4dcc │ │ │ │ + bl 0x17dfe8 │ │ │ │ @ instruction: 0xf1b80903 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - bhi 0x9449b4 │ │ │ │ + bhi 0x9448f4 │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ @ instruction: 0xf04f9200 │ │ │ │ andcs r0, r0, #0, 16 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mrrc2 0, 0, pc, r2, cr3 @ │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf185d163 │ │ │ │ - vmul.i8 d31, d6, d13 │ │ │ │ - vsubw.s8 q8, q0, d20 │ │ │ │ + @ instruction: 0xf645f91d │ │ │ │ + vqdmlal.s , d0, d0[5] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - mvnvs pc, r5, asr #12 │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x1b8b78 │ │ │ │ + blmi 0x1b8ab8 │ │ │ │ @ instruction: 0xff48f06d │ │ │ │ svclt 0x0000e6e0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, ip, lsl r7 │ │ │ │ + eorseq ip, r3, ip, asr r6 │ │ │ │ strtmi r9, [r8], -r6, lsl #20 │ │ │ │ @ instruction: 0xf7ff9904 │ │ │ │ @ instruction: 0xf8ddfc5f │ │ │ │ - bls 0x288100 │ │ │ │ + bls 0x288040 │ │ │ │ stmdbls r4, {r0, r1, r5, r9, fp, pc} │ │ │ │ - blcs 0x1708cc │ │ │ │ + blcs 0x17080c │ │ │ │ streq lr, [r1, -r2, lsr #23] │ │ │ │ andhi pc, r7, #0 │ │ │ │ stc2 1, cr15, [r6], #760 @ 0x2f8 │ │ │ │ vrshl.s8 d20, d0, d16 │ │ │ │ - ldc 2, cr8, [pc, #284] @ 0xe41f8 │ │ │ │ + ldc 2, cr8, [pc, #284] @ 0xe4138 │ │ │ │ @ instruction: 0x46487bbc │ │ │ │ ldmibcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andeq lr, r7, #9216 @ 0x2400 │ │ │ │ ldrmi r9, [r1], -r0, lsl #6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 2, cr2, [sp] │ │ │ │ tstls r5, r2, lsl #22 │ │ │ │ stc2 0, cr15, [lr], {3} │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ - bls 0x2583f4 │ │ │ │ + bls 0x258334 │ │ │ │ mulsle ip, r7, r2 │ │ │ │ @ instruction: 0xf1c84481 │ │ │ │ - b 0x326114 │ │ │ │ + b 0x326054 │ │ │ │ @ instruction: 0xf6070808 │ │ │ │ @ instruction: 0xf60279ff │ │ │ │ strbmi r7, [r1], #2047 @ 0x7ff │ │ │ │ vst3.8 {d20-d22}, [pc], r7 │ │ │ │ @ instruction: 0xf6cf4370 │ │ │ │ strbmi r7, [r0, #-1023] @ 0xfffffc01 │ │ │ │ stmdbeq r3, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, -r7, lsl #20] │ │ │ │ - bl 0xfeb18144 │ │ │ │ + bl 0xfeb18084 │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ ldrmi pc, [r9, #2215]! @ 0x8a7 │ │ │ │ bichi pc, r4, r0, asr #32 │ │ │ │ - bls 0x1f5a54 │ │ │ │ + bls 0x1f5994 │ │ │ │ andls r1, r5, #630784 @ 0x9a000 │ │ │ │ - bcs 0x11428d8 │ │ │ │ + bcs 0x1142818 │ │ │ │ bicshi pc, r9, r0 │ │ │ │ vst2.8 {d25,d27}, [pc], r5 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ @ instruction: 0xf8ca7cff │ │ │ │ @ instruction: 0xf8ca3004 │ │ │ │ strcs r1, [r0, -r0] │ │ │ │ smlabtne fp, sl, r9, lr │ │ │ │ @@ -216938,31 +216890,31 @@ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf045bf48 │ │ │ │ ldrmi r0, [r4], #-1282 @ 0xfffffafe │ │ │ │ @ instruction: 0x2014f8d9 │ │ │ │ streq lr, [r3, #2629] @ 0xa45 │ │ │ │ @ instruction: 0x3010f8d9 │ │ │ │ stmdaeq r2, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x21ee04 │ │ │ │ + bleq 0x21ed44 │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ movweq pc, #8197 @ 0x2005 @ │ │ │ │ movwls r4, #17859 @ 0x45c3 │ │ │ │ @ instruction: 0x0769d312 │ │ │ │ @ instruction: 0xf8dad50b │ │ │ │ adcmi r3, r3, #8 │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-8] │ │ │ │ @ instruction: 0xf8cad201 │ │ │ │ - blls 0x210254 │ │ │ │ - blls 0x292e54 │ │ │ │ + blls 0x210194 │ │ │ │ + blls 0x292d94 │ │ │ │ bfi r8, sl, (invalid: 27:4) │ │ │ │ movweq pc, #8197 @ 0x2005 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - bls 0x2c44b0 │ │ │ │ + bls 0x2c43f0 │ │ │ │ ldmvc pc!, {r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ movweq lr, #10760 @ 0x2a08 │ │ │ │ ldmvc pc!, {r0, r1, r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdaeq r2, {r3, r9, fp, sp, lr, pc} │ │ │ │ cmnle r4, #817889280 @ 0x30c00000 │ │ │ │ ldmdale r6, {r0, r1, r6, r8, sl, lr}^ │ │ │ │ strle r0, [sl, #-1901] @ 0xfffff893 │ │ │ │ @@ -216977,15 +216929,15 @@ │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-16] │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ bfi fp, r4, #0, #17 │ │ │ │ ldrdcs pc, [r4], -r9 │ │ │ │ stmdals r7, {r3, r8, fp, ip, pc} │ │ │ │ vaddw.u8 , q2, d0 │ │ │ │ - bne 0x15646c0 │ │ │ │ + bne 0x1564600 │ │ │ │ ldrmi r4, [r9], #-32 @ 0xffffffe0 │ │ │ │ tstcs r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf002462a │ │ │ │ andcc pc, r1, fp, asr #17 │ │ │ │ stcls 1, cr13, [sl, #-680] @ 0xfffffd58 │ │ │ │ @ instruction: 0xf8dae6e9 │ │ │ │ @ instruction: 0xf8dd3014 │ │ │ │ @@ -217004,74 +216956,74 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmnphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - vldr , [pc, #448] @ 0xe44c0 │ │ │ │ - bl 0xfe9c2fd0 │ │ │ │ + vldr , [pc, #448] @ 0xe4400 │ │ │ │ + bl 0xfe9c2f10 │ │ │ │ strbmi r0, [r0], -r8, lsl #2 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blvc 0x19f948 │ │ │ │ + blvc 0x19f888 │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, r1, lsl #22 │ │ │ │ msrhi CPSR_sxc, r0 │ │ │ │ strle r0, [r2, #1896]! @ 0x768 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldmdale r3!, {r0, r1, r5, r7, r9, lr} │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ addsle r4, sl, #381681664 @ 0x16c00000 │ │ │ │ @ instruction: 0x4658e797 │ │ │ │ @ instruction: 0xf7f6930b │ │ │ │ @ instruction: 0xf010fa7d │ │ │ │ - blls 0x3a7f60 │ │ │ │ + blls 0x3a7ea0 │ │ │ │ svclt 0x00084602 │ │ │ │ stmpl r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ svcge 0x007ef43f │ │ │ │ @ instruction: 0xf1400792 │ │ │ │ vrhadd.s8 d24, d4, d17 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0x21000295 │ │ │ │ ldmdavs r0, {r0, r1, r3, r8, r9, ip, pc} │ │ │ │ andeq lr, fp, #168, 22 @ 0x2a000 │ │ │ │ @ instruction: 0xf1b14458 │ │ │ │ - blls 0x3de7e0 │ │ │ │ - blmi 0x75e124 │ │ │ │ + blls 0x3de720 │ │ │ │ + blmi 0x75e064 │ │ │ │ @ instruction: 0xf6454630 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf645022e │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ subne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf06d9d0a │ │ │ │ strb pc, [r9, #-3491]! @ 0xfffff25d @ │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ andmi pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0xf4ff455b │ │ │ │ @ instruction: 0xe762af3e │ │ │ │ eorcs r8, r8, #592 @ 0x250 │ │ │ │ strcs r6, [r0], #-2592 @ 0xfffff5e0 │ │ │ │ @ instruction: 0x4621465b │ │ │ │ - blx 0x2493b6 │ │ │ │ + blx 0x2492f6 │ │ │ │ @ instruction: 0xf002f202 │ │ │ │ strmi pc, [r6], -sp, lsl #16 │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ rsbsle r2, r9, r0, lsl #26 │ │ │ │ strmi r4, [r4], -r3, lsr #12 │ │ │ │ svclt 0x0000e00c │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, ip, lsr #14 │ │ │ │ + eorseq ip, r3, ip, ror #12 │ │ │ │ strtcc r3, [r8], #-769 @ 0xfffffcff │ │ │ │ mlsle r9, sp, r2, r4 │ │ │ │ - bcs 0x17e570 │ │ │ │ + bcs 0x17e4b0 │ │ │ │ stmibvs r5!, {r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0x1ad092 │ │ │ │ + blx 0x1acfd2 │ │ │ │ stmdbvs pc!, {r0, r2, r8, sl, sp, lr}^ @ │ │ │ │ @ instruction: 0xf1484638 │ │ │ │ pkhbtmi pc, r0, r7, lsl #16 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf04f80dc │ │ │ │ stmdbvs sl!, {r8, fp} │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @@ -217086,35 +217038,35 @@ │ │ │ │ strbmi r6, [fp], -r2, lsr #18 │ │ │ │ stmdblt r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0019500 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, lr, r0 │ │ │ │ @ instruction: 0xf64f092d │ │ │ │ strmi r6, [r9, #3326]! @ 0xcfe │ │ │ │ - bl 0x2dac88 │ │ │ │ + bl 0x2dabc8 │ │ │ │ stmibhi r3!, {r0, r3, sl, ip}^ │ │ │ │ addslt r3, fp, #1024 @ 0x400 │ │ │ │ stmdale r5, {r0, r1, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0xf0037b23 │ │ │ │ - blcs 0x16509c │ │ │ │ + blcs 0x164fdc │ │ │ │ adcshi pc, r6, r0 │ │ │ │ strmi r3, [r9, #3329]! @ 0xd01 │ │ │ │ vstrcs d13, [r0, #-168] @ 0xffffff58 │ │ │ │ adchi pc, r6, r0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf1484638 │ │ │ │ @ instruction: 0x4604f879 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andscs r8, r0, #157 @ 0x9d │ │ │ │ @ instruction: 0xf6424629 │ │ │ │ - vorr.i32 q10, #256 @ 0x00000100 │ │ │ │ + vrsra.s64 d19, d1, #64 │ │ │ │ @ instruction: 0xf192030e │ │ │ │ andscs pc, r4, r3, lsr #22 │ │ │ │ @ instruction: 0xff54f147 │ │ │ │ - rscscc pc, r9, #69206016 @ 0x4200000 │ │ │ │ + eorscc pc, r9, #69206016 @ 0x4200000 │ │ │ │ andeq pc, lr, #192, 4 │ │ │ │ vhadd.s8 d22, d4, d2 │ │ │ │ vmov.i32 q10, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8c00295 │ │ │ │ stmib r0, {r2, r3, pc}^ │ │ │ │ ldmdavs r1, {r0, sl, ip, lr} │ │ │ │ andsvs r6, r0, r1, lsl #2 │ │ │ │ @@ -217128,25 +217080,25 @@ │ │ │ │ @ instruction: 0x4643fedb │ │ │ │ movtcs lr, #1589 @ 0x635 │ │ │ │ vrshl.s8 d30, d15, d20 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ ldr r0, [r9, #784]! @ 0x310 │ │ │ │ @ instruction: 0xf04f4690 │ │ │ │ andls r3, r6, #-67108861 @ 0xfc000003 │ │ │ │ - blx 0xfef09104 │ │ │ │ - b 0x14e2718 │ │ │ │ + blx 0xfef09044 │ │ │ │ + b 0x14e2658 │ │ │ │ str r1, [fp, #2136] @ 0x858 │ │ │ │ movweq pc, #456 @ 0x1c8 @ │ │ │ │ stmdbeq r3, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bae5db │ │ │ │ andcs r2, ip, r8, rrx │ │ │ │ - blx 0x189122 │ │ │ │ + blx 0x189062 │ │ │ │ @ instruction: 0xf147f000 │ │ │ │ @ instruction: 0xf8caff15 │ │ │ │ - blls 0x1e46cc │ │ │ │ + blls 0x1e460c │ │ │ │ stchi 6, cr4, [r2, #528]! @ 0x210 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ stmdbls r9, {r0, r1, r2, r4, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8dd2700 │ │ │ │ and lr, fp, r4, lsl r0 │ │ │ │ tstle r4, r2, lsl #16 │ │ │ │ ldrbtmi r6, [r2], #-2186 @ 0xfffff776 │ │ │ │ @@ -217160,69 +217112,69 @@ │ │ │ │ @ instruction: 0xf84c4470 │ │ │ │ stmvs r8, {r2, r3, sl, fp} │ │ │ │ stceq 8, cr15, [r8], {76} @ 0x4c │ │ │ │ @ instruction: 0xf84c6948 │ │ │ │ strb r0, [sl, r4, lsl #24]! │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf184e576 │ │ │ │ - vceq.f32 d31, d22, d21 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf645fea5 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - mvnvs pc, r5, asr #12 │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0xba8f6c │ │ │ │ + blmi 0xba8eac │ │ │ │ @ instruction: 0xf06d9d0a │ │ │ │ strbt pc, [r7], #-3279 @ 0xfffff331 @ │ │ │ │ ldrtmi r4, [r0], -r8, lsr #22 │ │ │ │ - rscvc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + eorvc pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnvs pc, r5, asr #12 │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ stcls 2, cr1, [sl, #-424] @ 0xfffffe58 │ │ │ │ ldc2 0, cr15, [r0], {109} @ 0x6d │ │ │ │ smlsdcs r0, r6, r4, lr │ │ │ │ @ instruction: 0xf1474640 │ │ │ │ ldrtmi pc, [r8], -r7, lsr #30 @ │ │ │ │ @ instruction: 0xff24f147 │ │ │ │ @ instruction: 0xf1474630 │ │ │ │ ldrbt pc, [sl], -r1, lsr #30 @ │ │ │ │ @ instruction: 0xf1096863 │ │ │ │ - bls 0x2269dc │ │ │ │ + bls 0x22691c │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ @ instruction: 0xf1c2e731 │ │ │ │ @ instruction: 0x461cfa15 │ │ │ │ - adcvc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + rscvs pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnvs pc, r5, asr #12 │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blmi 0x548dfc │ │ │ │ + blmi 0x548d3c │ │ │ │ @ instruction: 0xf6404630 │ │ │ │ stcls 2, cr4, [r8, #-796] @ 0xfffffce4 │ │ │ │ stc2l 0, cr15, [r8], #-436 @ 0xfffffe4c │ │ │ │ @ instruction: 0xf1474620 │ │ │ │ strt pc, [fp], #-3841 @ 0xfffff0ff │ │ │ │ movwcs r9, #3336 @ 0xd08 │ │ │ │ @ instruction: 0xe7f7461c │ │ │ │ ldrtmi r4, [r0], -r9, lsl #22 │ │ │ │ - addvc pc, ip, #72351744 @ 0x4500000 │ │ │ │ + sbcvs pc, ip, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnvs pc, r5, asr #12 │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ stcls 2, cr4, [r8, #-756] @ 0xfffffd0c │ │ │ │ mrrc2 0, 6, pc, r0, cr13 @ │ │ │ │ svclt 0x0000e7eb │ │ │ │ - eorseq ip, r3, ip, lsr #14 │ │ │ │ - eorseq ip, r3, ip, lsl r7 │ │ │ │ + eorseq ip, r3, ip, ror #12 │ │ │ │ + eorseq ip, r3, ip, asr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b84c │ │ │ │ + bl 0xfec3b78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b31 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ strcs r0, [r0, -r0, lsl #6] │ │ │ │ @@ -217255,35 +217207,35 @@ │ │ │ │ vpmax.s8 d25, d4, d2 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ @ instruction: 0xf8bdd1db │ │ │ │ vhadd.s8 d18, d0, d12 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf89dd1d5 │ │ │ │ - blcs 0x130728 │ │ │ │ + blcs 0x130668 │ │ │ │ @ instruction: 0xf8bdd1d1 │ │ │ │ - blcs 0xaf0760 │ │ │ │ - bls 0x418e30 │ │ │ │ + blcs 0xaf06a0 │ │ │ │ + bls 0x418d70 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8bdd1c7 │ │ │ │ - blcc 0x17076c │ │ │ │ - blcs 0x15117c │ │ │ │ + blcc 0x1706ac │ │ │ │ + blcs 0x1510bc │ │ │ │ stmdals fp, {r0, r6, r7, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1c2e7c0 │ │ │ │ svclt 0x0000f97b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr8, cr12, {6} │ │ │ │ ldrhtlt r4, [r1], #186 @ 0xba │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb20b74 │ │ │ │ + beq 0xb20ab4 │ │ │ │ @ instruction: 0xf10da851 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, fp} │ │ │ │ @ instruction: 0xf04f936f │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf1b00800 │ │ │ │ addcs lr, r4, #40, 30 @ 0xa0 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -217300,24 +217252,24 @@ │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ ldmdavs ip, {r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf1be3400 │ │ │ │ @ instruction: 0xf895f943 │ │ │ │ @ instruction: 0xf5b03058 │ │ │ │ - ldc 15, cr5, [pc, #512] @ 0xe49a4 │ │ │ │ + ldc 15, cr5, [pc, #512] @ 0xe48e4 │ │ │ │ svclt 0x00387b9c │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ - bl 0x1f5cbc │ │ │ │ + bl 0x1f5bfc │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ svclt 0x001433ff │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ strmi r9, [r7], -r0, lsl #6 │ │ │ │ strbmi r2, [r0], -r2, lsr #6 │ │ │ │ - blvc 0x19fdfc │ │ │ │ + blvc 0x19fd3c │ │ │ │ @ instruction: 0xf8a8f003 │ │ │ │ mcrrne 6, 8, r4, r3, cr1 │ │ │ │ strthi pc, [r9], #-0 │ │ │ │ @ instruction: 0x46424639 │ │ │ │ stccc 4, cr4, [r4], {79} @ 0x4f │ │ │ │ cdp2 0, 2, cr15, cr10, cr2, {0} │ │ │ │ eorvs r4, pc, #60, 8 @ 0x3c000000 │ │ │ │ @@ -217327,19 +217279,19 @@ │ │ │ │ movwls r6, #2603 @ 0xa2b │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ orrvs pc, r5, r6, lsl #10 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ @ instruction: 0xf8c6fb2b │ │ │ │ strbtvs r0, [r8], #1036 @ 0x40c │ │ │ │ - bvs 0xb7601c │ │ │ │ + bvs 0xb75f5c │ │ │ │ strtmi r9, [r2], -r0, lsl #4 │ │ │ │ strtne pc, [r4], #-2262 @ 0xfffff72a │ │ │ │ ldreq pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ - blx 0x8a281a │ │ │ │ + blx 0x8a275a │ │ │ │ streq pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ strmi r6, [r3], -r8, lsr #12 │ │ │ │ andls r6, r0, #172032 @ 0x2a000 │ │ │ │ @ instruction: 0xf8d64622 │ │ │ │ @ instruction: 0xf8d61420 │ │ │ │ @ instruction: 0xf7fe0418 │ │ │ │ @ instruction: 0x4603fb11 │ │ │ │ @@ -217361,45 +217313,45 @@ │ │ │ │ @ instruction: 0xf06b802c │ │ │ │ strbmi pc, [r1], -r3, ror #18 @ │ │ │ │ stc2l 1, cr15, [r2, #-752] @ 0xfffffd10 │ │ │ │ vmull.p8 , d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :256] │ │ │ │ ldrtmi r6, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf1bc9305 │ │ │ │ - blls 0x26428c │ │ │ │ + blls 0x2641cc │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf8cd83a5 │ │ │ │ - bge 0x4c48a4 │ │ │ │ + bge 0x4c47e4 │ │ │ │ movweq lr, #6596 @ 0x19c4 │ │ │ │ ldrtmi r4, [fp], -r1, lsr #12 │ │ │ │ eorvs r4, r6, r0, asr r6 │ │ │ │ - blx 0xfe9a28b0 │ │ │ │ + blx 0xfe9a27f0 │ │ │ │ stmibvs fp!, {r0, r2, r4, r9, fp, ip, pc} │ │ │ │ stmdble r5, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0xff34acfc │ │ │ │ + bne 0xff34ac3c │ │ │ │ svcvc 0x0080f1b1 │ │ │ │ @ instruction: 0x61aabf38 │ │ │ │ - cmnpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x71bcf645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b04650 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r3, r0 │ │ │ │ - orrseq pc, r0, r6, asr #4 │ │ │ │ + bicsvc pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b04650 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorscs sp, r4, #121 @ 0x79 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ mrc 1, 2, APSR_nzcv, cr6, cr0, {5} │ │ │ │ svcmi 0x0049463b │ │ │ │ eorvs r4, r7, r1, lsr #12 │ │ │ │ mrrccs 6, 4, pc, r8, cr0 @ │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ andls r3, r0, #4080 @ 0xff0 │ │ │ │ - adceq pc, r4, r6, asr #4 │ │ │ │ + rscvc pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xce01e9c4 │ │ │ │ @ instruction: 0xf7ff465a │ │ │ │ @ instruction: 0xf607fa6d │ │ │ │ ldmib fp, {r2, r4, r6, r8, sp}^ │ │ │ │ vmla.i8 d20, d4, d0 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ @@ -217421,35 +217373,35 @@ │ │ │ │ @ instruction: 0xf8d6040c │ │ │ │ @ instruction: 0xf8d67418 │ │ │ │ @ instruction: 0xf1ba841c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stclge 2, cr8, [fp], #-804 @ 0xfffffcdc │ │ │ │ @ instruction: 0xf04f2a41 │ │ │ │ svclt 0x00180300 │ │ │ │ - bleq 0x1020dbc │ │ │ │ + bleq 0x1020cfc │ │ │ │ stmib r4, {r0, r1, r3, r5, r6, r8, r9, ip, pc}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ rschi pc, r5, #0 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movtpl pc, #62723 @ 0xf503 @ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrtle r0, [sp], #-345 @ 0xfffffea7 │ │ │ │ strle r0, [lr], #-1690 @ 0xfffff966 │ │ │ │ @ instruction: 0xf100071a │ │ │ │ @ instruction: 0xf41382cd │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf0000304 │ │ │ │ - vhsub.s8 q12, q11, │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + @ instruction: 0xf64582c1 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ ldreq lr, [r9, #50] @ 0x32 │ │ │ │ adcshi pc, r1, #64, 2 │ │ │ │ - teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpvc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r2, r5, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fe028 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ movwcs r0, #6400 @ 0x1900 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbvs r2, [fp, #-517]! @ 0xfffffdfb │ │ │ │ @@ -217459,72 +217411,72 @@ │ │ │ │ movwls r2, #0 │ │ │ │ vsubw.s8 q9, q0, d18 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ strb pc, [lr, -r7, lsl #31]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, asr #14 │ │ │ │ - ldrdeq fp, [r2], r6 │ │ │ │ - vcgt.s8 d18, d6, d4 │ │ │ │ - vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + eorseq ip, r3, r8, lsl #13 │ │ │ │ + umulleq fp, r2, r6, r5 │ │ │ │ + @ instruction: 0xf6452304 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ movwls r1, #31427 @ 0x7ac3 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - blls 0x2e357c │ │ │ │ + blls 0x2e34bc │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @ instruction: 0xf0759305 │ │ │ │ - blls 0x263e64 │ │ │ │ + blls 0x263da4 │ │ │ │ andscs r4, r0, #34603008 @ 0x2100000 │ │ │ │ movwls r3, #39696 @ 0x9b10 │ │ │ │ @ instruction: 0x461c4618 │ │ │ │ - blx 0xff0a0a64 │ │ │ │ + blx 0xff0a09a4 │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ andcs r3, r3, fp, lsr #6 │ │ │ │ - bl 0xfe9fda28 │ │ │ │ + bl 0xfe9fd968 │ │ │ │ @ instruction: 0xf1080383 │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ movwls r0, #33551 @ 0x830f │ │ │ │ ldclne 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0xf8c53204 │ │ │ │ - bl 0x184b94 │ │ │ │ + bl 0x184ad4 │ │ │ │ andls r0, r6, #201326594 @ 0xc000002 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ movwls r6, #21546 @ 0x542a │ │ │ │ strtvs r2, [fp], #516 @ 0x204 │ │ │ │ movcs r4, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0x63ab636c │ │ │ │ @ instruction: 0xf0202300 │ │ │ │ tstplt r8, r5, asr #22 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r3, lsl #6 │ │ │ │ movwcs r2, #516 @ 0x204 │ │ │ │ andcs r1, r3, r1, lsr #17 │ │ │ │ - blx 0x1020b36 │ │ │ │ + blx 0x1020a76 │ │ │ │ stmdavs fp!, {r3, r4, r8, ip, sp, pc}^ │ │ │ │ ldrmi r9, [r3], #-2648 @ 0xfffff5a8 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ - blx 0xd20b4e │ │ │ │ + blx 0xd20a8e │ │ │ │ movwcs fp, #16648 @ 0x4108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ - blx 0xaa0b62 │ │ │ │ + blx 0xaa0aa2 │ │ │ │ @ instruction: 0x2320b108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, lsl r1 │ │ │ │ - blx 0x820b76 │ │ │ │ + blx 0x820ab6 │ │ │ │ movwcs fp, #20744 @ 0x5108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl r1 │ │ │ │ - blx 0x5a0b8a │ │ │ │ + blx 0x5a0aca │ │ │ │ @ instruction: 0xf8bdb110 │ │ │ │ andvs r3, r3, r0, ror r1 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r7, lsl #22 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r6, lsl #6 │ │ │ │ @@ -217532,20 +217484,20 @@ │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb110fafd │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, lsr #2 │ │ │ │ - blx 0xffda0bc8 │ │ │ │ + blx 0xffda0b08 │ │ │ │ movwcs fp, #28936 @ 0x7108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsr #2 │ │ │ │ - blx 0xffb20bdc │ │ │ │ + blx 0xffb20b1c │ │ │ │ @ instruction: 0x465bb130 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf8dbd001 │ │ │ │ andvs r3, r3, r4 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq CPSR_f, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @@ -217576,20 +217528,20 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r7, lsr #21 │ │ │ │ @ instruction: 0xf1b8b118 │ │ │ │ @ instruction: 0xf8cbff27 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr #2 │ │ │ │ - blx 0xfe7a0c78 │ │ │ │ + blx 0xfe7a0bb8 │ │ │ │ movwcs fp, #49416 @ 0xc108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr #2 │ │ │ │ - blx 0xfe520c8c │ │ │ │ + blx 0xfe520bcc │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ mrc2 1, 4, pc, cr8, cr8, {5} │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabblt r8, r3, sl, pc @ │ │ │ │ @@ -217599,20 +217551,20 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0x4683fa79 │ │ │ │ @ instruction: 0xf1b8b118 │ │ │ │ @ instruction: 0xf8cbfe89 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr r1 │ │ │ │ - blx 0x1c20cd4 │ │ │ │ + blx 0x1c20c14 │ │ │ │ movwcs fp, #57608 @ 0xe108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr r1 │ │ │ │ - blx 0x19a0ce8 │ │ │ │ + blx 0x19a0c28 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ mcr2 1, 3, pc, cr2, cr8, {5} @ │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r5, asr sl @ p-variant is OBSOLETE │ │ │ │ @@ -217622,42 +217574,42 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], fp, asr #20 │ │ │ │ @ instruction: 0xf7feb118 │ │ │ │ @ instruction: 0xf8cbfd57 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror #2 │ │ │ │ - blx 0x10a0d30 │ │ │ │ + blx 0x10a0c70 │ │ │ │ tstcs r1, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror #2 │ │ │ │ - blx 0xe20d44 │ │ │ │ + blx 0xe20c84 │ │ │ │ smlawblt r0, r3, r6, r4 │ │ │ │ @ instruction: 0xf1b92002 │ │ │ │ @ instruction: 0xf8cbffdf │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror #2 │ │ │ │ - blx 0xaa0d60 │ │ │ │ + blx 0xaa0ca0 │ │ │ │ tstcs r9, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, ror #2 │ │ │ │ - blx 0x820d74 │ │ │ │ - blls 0x351118 │ │ │ │ + blx 0x820cb4 │ │ │ │ + blls 0x351058 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror r1 │ │ │ │ - blx 0x5a0d88 │ │ │ │ + blx 0x5a0cc8 │ │ │ │ tstcs r7, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror r1 │ │ │ │ - blx 0x320d9c │ │ │ │ + blx 0x320cdc │ │ │ │ smlawblt r0, r3, r6, r4 │ │ │ │ @ instruction: 0xf0712017 │ │ │ │ @ instruction: 0xf8cbf885 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror r1 │ │ │ │ @ instruction: 0xf9faf020 │ │ │ │ @@ -217676,36 +217628,36 @@ │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl #3 │ │ │ │ @ instruction: 0xf9dcf020 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ stc2 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf1049b07 │ │ │ │ - blcs 0xe7ba8 │ │ │ │ + blcs 0xe7ae8 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ @ instruction: 0xf9caf020 │ │ │ │ @ instruction: 0x2321b108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ - bl 0x3ad9a4 │ │ │ │ + bl 0x3ad8e4 │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ @ instruction: 0xf9c0f020 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ @ instruction: 0xf9b6f020 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ @ instruction: 0xf9acf020 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ - blvs 0x1bbcde8 │ │ │ │ + blvs 0x1bbcd28 │ │ │ │ @ instruction: 0xf1c36baa │ │ │ │ ldrbmi r0, [fp], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ stmdbls r8, {r0, r1, r2, r5, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb100f99b │ │ │ │ @@ -217718,15 +217670,15 @@ │ │ │ │ @ instruction: 0xf98cf020 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ ldrbmi fp, [r8], -r0 │ │ │ │ @ instruction: 0xf0203401 │ │ │ │ andcc pc, r1, r7, asr #20 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r4, r7, #-2097152000 @ 0x83000000 │ │ │ │ - blls 0x2995e0 │ │ │ │ + blls 0x299520 │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ stmdbls r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r5, ror r9 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrdls pc, [r0], #-133 @ 0xffffff7b @ │ │ │ │ @@ -217734,32 +217686,32 @@ │ │ │ │ svcls 0x0005dd17 │ │ │ │ movwcs r2, #1024 @ 0x400 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r5, ror #18 @ p-variant is OBSOLETE │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - blx 0x920ef0 │ │ │ │ + blx 0x920e30 │ │ │ │ strcc r3, [r4, -r1] │ │ │ │ strmi r4, [r0, #1153]! @ 0x481 │ │ │ │ - blls 0x259630 │ │ │ │ + blls 0x259570 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ stmdbls r5, {r0, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, pc, asr #18 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c69b08 │ │ │ │ mvnvs r3, ip, lsl #8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - bls 0x4d8ebc │ │ │ │ - blls 0x7367e8 │ │ │ │ + bls 0x4d8dfc │ │ │ │ + blls 0x736728 │ │ │ │ adcvs r6, fp, #42 @ 0x2a │ │ │ │ - blx 0xfed213cc │ │ │ │ - cmppcs sp, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + blx 0xfed2130c │ │ │ │ + orrsne pc, sp, #805306372 @ 0x30000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ strtcc pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ ldmdavs sl, {r0, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r0, ip, asr r1 │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ @@ -217771,109 +217723,109 @@ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf920f020 │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ @ instruction: 0xf916f020 │ │ │ │ - blls 0x2d1324 │ │ │ │ + blls 0x2d1264 │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe73f0b90 │ │ │ │ @ instruction: 0xac6b2a41 │ │ │ │ @ instruction: 0x46d3bf18 │ │ │ │ - bge 0x1bdf64c │ │ │ │ - bge 0x1c5f650 │ │ │ │ + bge 0x1bdf58c │ │ │ │ + bge 0x1c5f590 │ │ │ │ ldcge 4, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ tstpeq r3, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0x46d3f819 │ │ │ │ rsbsge pc, ip, r5, asr #17 │ │ │ │ - bge 0x85f648 │ │ │ │ + bge 0x85f588 │ │ │ │ movwcs lr, #17710 @ 0x452e │ │ │ │ - cmppeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r4, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r7, #-1562]! @ 0xfffff9e6 │ │ │ │ - cmppeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r1, #-1562]! @ 0xfffff9e6 │ │ │ │ - vcgt.s8 d18, d6, d4 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + @ instruction: 0xf6452304 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ @ instruction: 0xf020e56a │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xfffaf7fd │ │ │ │ strmi sl, [r1], -pc, lsl #22 │ │ │ │ ldrmi r6, [r8], -fp, ror #15 │ │ │ │ @ instruction: 0xf7fd952e │ │ │ │ - blls 0xb24f44 │ │ │ │ + blls 0xb24e84 │ │ │ │ @ instruction: 0xf10d676b │ │ │ │ - blls 0xba7c70 │ │ │ │ + blls 0xba7bb0 │ │ │ │ str r6, [r7, #-1963] @ 0xfffff855 │ │ │ │ stc2l 1, cr15, [r4, #-772] @ 0xfffffcfc │ │ │ │ @ instruction: 0xf998f184 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf6404b31 │ │ │ │ stmdavs r1, {r0, r1, r2, r6, r7, r9, ip, lr} │ │ │ │ tstls r0, fp, lsl #16 │ │ │ │ - mvnvs pc, r5, asr #12 │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf80ef06d │ │ │ │ @ instruction: 0xf06c980b │ │ │ │ @ instruction: 0xf04ffe6b │ │ │ │ @ instruction: 0xf19130ff │ │ │ │ @ instruction: 0xf643f9c1 │ │ │ │ vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf8d60295 │ │ │ │ andcs r5, r7, r8, lsr #8 │ │ │ │ @ instruction: 0xf1b06814 │ │ │ │ @ instruction: 0x462bfefb │ │ │ │ tstcs r1, r2, lsl #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - rscscc pc, ip, #73400320 @ 0x4600000 │ │ │ │ + eorscc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x15a16e6 │ │ │ │ + blx 0x15a1626 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf9a8f191 │ │ │ │ @ instruction: 0xf968f184 │ │ │ │ - msreq SPSR_, #1610612740 @ 0x60000004 │ │ │ │ + movvc pc, #72351744 @ 0x4500000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6459301 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ stmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ - blmi 0x64f030 │ │ │ │ + blmi 0x64ef70 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf06c52ce │ │ │ │ stmdals fp, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6484652 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmin.s8 q10, q4, q1 │ │ │ │ + vsra.s64 d23, d28, #64 │ │ │ │ @ instruction: 0xf06d0132 │ │ │ │ @ instruction: 0xf04ff81d │ │ │ │ @ instruction: 0xf19130ff │ │ │ │ - vmla.i8 d31, d22, d9 │ │ │ │ - vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf645f989 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf72b002e │ │ │ │ - strbmi pc, [r8], -r1, asr #27 @ │ │ │ │ + strbmi pc, [r8], -r1, lsr #28 @ │ │ │ │ @ instruction: 0xf980f191 │ │ │ │ - mvnvs pc, r5, asr #12 │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r6, asr #4 │ │ │ │ + rscsvc pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b04 │ │ │ │ @ instruction: 0xf18c2261 │ │ │ │ svclt 0x0000fd21 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, lsr r7 │ │ │ │ - eorseq sp, r3, ip, lsr r2 │ │ │ │ + eorseq ip, r3, r8, ror r6 │ │ │ │ + eorseq sp, r3, ip, ror r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c268 │ │ │ │ + bl 0xfec3c1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ subcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ stmibvs pc!, {r8, sp}^ @ │ │ │ │ - b 0xfe62173c │ │ │ │ + b 0xfe62167c │ │ │ │ strtvs r2, [r3], #-784 @ 0xfffffcf0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0116aa9 │ │ │ │ @ instruction: 0xf1070f01 │ │ │ │ svclt 0x000c0108 │ │ │ │ eorscs r2, r0, r0, lsl r0 │ │ │ │ ldrmi r6, [r8], -r0, lsr #8 │ │ │ │ @@ -217906,30 +217858,30 @@ │ │ │ │ svcvs 0x002bbdf8 │ │ │ │ andcs r6, r0, r3, ror #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c320 │ │ │ │ + bl 0xfec3c260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ ldc2 0, cr15, [lr, #-192] @ 0xffffff40 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0052f055 │ │ │ │ stmdble r6!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c340 │ │ │ │ + bl 0xfec3c280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ adcmi lr, r3, #16 │ │ │ │ @ instruction: 0x47b0d812 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x46f15c │ │ │ │ + blle 0x46f09c │ │ │ │ tstcc r3, r9, lsr #16 │ │ │ │ adcmi r4, r3, #11 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-518 @ 0xfffffdfa │ │ │ │ stmdble r3, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ stmiale sl!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @@ -217954,23 +217906,23 @@ │ │ │ │ ldmvs r2, {r4, r8, r9, ip, sp}^ │ │ │ │ addmi r4, r3, #318767104 @ 0x13000000 │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c3e0 │ │ │ │ + bl 0xfec3c320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf01f4616 │ │ │ │ strexlt pc, sp, [r0] @ │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ - svc 0x00bef72a │ │ │ │ + ldmda lr, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdahi r3!, {sp} │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd70 │ │ │ │ tstcs r0, sp │ │ │ │ @@ -217989,32 +217941,32 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q3, q8 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ strb pc, [ip, fp, lsr #27]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c47c │ │ │ │ + bl 0xfec3c3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xff38f003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdble ip, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c4b0 │ │ │ │ + bl 0xfec3c3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff0 │ │ │ │ ldmdavs r5, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf1052d0f │ │ │ │ svclt 0x008c0303 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @@ -218029,15 +217981,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b4bd38 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ submi pc, fp, r0, asr #4 │ │ │ │ stmdale r3, {r2, r7, r9, lr} │ │ │ │ rsccc pc, sp, r0, asr #4 │ │ │ │ smlabble sp, r4, r2, r4 │ │ │ │ - bl 0xfebf6898 │ │ │ │ + bl 0xfebf67d8 │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4608d8d1 │ │ │ │ @ instruction: 0xf6a4e7e5 │ │ │ │ @ instruction: 0xf5b00034 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ @@ -218048,28 +218000,28 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4608bd38 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmax.s8 d20, d6, d17 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7e8fd35 │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c56c │ │ │ │ + bl 0xfec3c4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4adb84 │ │ │ │ + blcs 0x4adac4 │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x147594 │ │ │ │ + bcs 0x1474d4 │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d14, d8 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ @@ -218082,15 +218034,15 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - andscs pc, ip, r6, asr #4 │ │ │ │ + subsne pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #452 @ 0x1c4 │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -218109,15 +218061,15 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x473c8c │ │ │ │ + bcs 0x473bcc │ │ │ │ msrhi R8_fiq, r0 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r4, r4, lsl #1 │ │ │ │ smlawbeq r6, r4, r0, r0 │ │ │ │ ldrhteq r0, [r6], r6 │ │ │ │ @@ -218133,59 +218085,59 @@ │ │ │ │ @ instruction: 0xf1b9448a │ │ │ │ ldmdale ip, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x8df3c0 │ │ │ │ + blcs 0x8df300 │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1040920 │ │ │ │ @ instruction: 0xf1b90a20 │ │ │ │ stmible ip!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - blvs 0xfe521df8 │ │ │ │ - blcs 0xfe661fc4 │ │ │ │ - msrcs CPSR_fc, #1342177284 @ 0x50000004 │ │ │ │ + blvs 0xfe521d38 │ │ │ │ + blcs 0xfe661f04 │ │ │ │ + msrne SPSR_fc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ @ instruction: 0xf8ba9301 │ │ │ │ - bcs 0x1ad4d4 │ │ │ │ + bcs 0x1ad414 │ │ │ │ @ instruction: 0x4617d9de │ │ │ │ ldmle fp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ submi pc, r0, r1, lsr #8 │ │ │ │ ldmdacs r9, {r2, fp, ip, sp} │ │ │ │ vadd.i8 , , │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andeq r5, lr, r9, ror r4 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, r9, ror r4 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, r3, lsr #13 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, pc, ror #8 │ │ │ │ - andeq r5, lr, r9, ror r4 │ │ │ │ + @ instruction: 0x000e53b9 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + @ instruction: 0x000e53b9 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, r3, ror #11 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + andeq r5, lr, pc, lsr #7 │ │ │ │ + @ instruction: 0x000e53b9 │ │ │ │ ldmible sl, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmible r4, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ ldmibvs r0, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12298 @ 0x300a │ │ │ │ @@ -218195,31 +218147,31 @@ │ │ │ │ ldrmi sp, [r0], #646 @ 0x286 │ │ │ │ stmible r3, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ adcsmi sl, fp, #508 @ 0x1fc │ │ │ │ svcge 0x007cf63f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x12cecc │ │ │ │ + bcs 0x12ce0c │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ vrshl.s8 , , q11 │ │ │ │ - vaddl.s8 q9, d16, d8 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8b8fc07 │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af68 │ │ │ │ @ instruction: 0xf104071c │ │ │ │ svccs 0x0003081c │ │ │ │ svcge 0x0061f67f │ │ │ │ - bvs 0xfe521f10 │ │ │ │ - bcs 0xfe6620dc │ │ │ │ + bvs 0xfe521e50 │ │ │ │ + bcs 0xfe66201c │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb5d624 │ │ │ │ + blx 0xb5d564 │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13592 @ 0x3518 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x004cf67f │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -218228,75 +218180,75 @@ │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ addsmi sl, pc, #268 @ 0x10c │ │ │ │ svcge 0x0040f4ff │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ stmible r2!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ strble r0, [r2, #1362]! @ 0x552 │ │ │ │ - sbccs pc, r8, r6, asr #4 │ │ │ │ + andcs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff4217f6 │ │ │ │ + blx 0xff421736 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x7df59c │ │ │ │ + blcs 0x7df4dc │ │ │ │ svcge 0x002df67f │ │ │ │ ldreq pc, [ip, -r3, lsr #3] │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ vmax.f32 d26, d14, d22 │ │ │ │ @ instruction: 0xf2c06990 │ │ │ │ mul ip, r5, r9 │ │ │ │ @ instruction: 0xf64f3303 │ │ │ │ @ instruction: 0x401a72fc │ │ │ │ - bl 0xfeab6148 │ │ │ │ + bl 0xfeab6088 │ │ │ │ @ instruction: 0xf4bf0702 │ │ │ │ ldrmi sl, [r0], #3863 @ 0xf17 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af13 │ │ │ │ - blcs 0x1b1674 │ │ │ │ + blcs 0x1b15b4 │ │ │ │ svcge 0x000ef67f │ │ │ │ @ instruction: 0xf63f42bb │ │ │ │ @ instruction: 0xf8b8af0b │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e6 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vrshl.s8 , q9, q11 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8b8fb97 │ │ │ │ ldrb r3, [r9, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ @ instruction: 0xf10ae6c8 │ │ │ │ - bcs 0x1e76bc │ │ │ │ + bcs 0x1e75fc │ │ │ │ strbt sp, [r5], pc, lsl #2 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ strtle r0, [r4], #-1347 @ 0xfffffabd │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfeab61ac │ │ │ │ + bl 0xfeab60ec │ │ │ │ andsle r0, r9, #524288 @ 0x80000 │ │ │ │ svccs 0x00044490 │ │ │ │ @ instruction: 0xf8b8d916 │ │ │ │ stmdbcs r3, {ip} │ │ │ │ adcsmi sp, r9, #294912 @ 0x48000 │ │ │ │ @ instruction: 0xf8b8d810 │ │ │ │ vld4.8 {d2-d5}, [r2], r2 │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ - bls 0x159e78 │ │ │ │ + bls 0x159db8 │ │ │ │ andeq pc, r4, r8, lsl #2 │ │ │ │ stc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8b8aecf │ │ │ │ ldrb r1, [sp, r0] │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ @ instruction: 0x4611e6bc │ │ │ │ - subcs pc, r0, r6, asr #4 │ │ │ │ + addne pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x18218d6 │ │ │ │ + blx 0x1821816 │ │ │ │ vaba.s8 q15, q11, │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8bafb55 │ │ │ │ strt r2, [fp], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @@ -218308,115 +218260,115 @@ │ │ │ │ ldmdble r1, {r0, r3, r7, r9, sl, lr} │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ svclt 0x0094454c │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982c0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8b8b933 │ │ │ │ - blcs 0x131778 │ │ │ │ + blcs 0x1316b8 │ │ │ │ cdpne 0, 9, cr13, cr10, cr12, {1} │ │ │ │ ldmdale r0, {r0, r9, fp, sp} │ │ │ │ - blmi 0xfe8b7014 │ │ │ │ - blls 0x63f7e0 │ │ │ │ + blmi 0xfe8b6f54 │ │ │ │ + blls 0x63f720 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, sp, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x509754 │ │ │ │ + blcc 0x509694 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r0, r2, r4, r6, r8, pc}^ @ │ │ │ │ subeq pc, fp, r3, lsl r0 @ │ │ │ │ subeq r0, fp, fp, asr #32 │ │ │ │ sbcseq r0, r3, r3, asr r1 │ │ │ │ ldrsbeq r0, [r3], #3 │ │ │ │ tsteq r2, r3, asr r1 │ │ │ │ tsteq r2, r2, lsl r1 │ │ │ │ andseq r0, pc, r3, asr r1 @ │ │ │ │ andseq r0, pc, pc, lsl r0 @ │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strhi lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0xf0243403 │ │ │ │ strbmi r0, [ip, #-1027] @ 0xfffffbfd │ │ │ │ - bl 0xfeb5a310 │ │ │ │ + bl 0xfeb5a250 │ │ │ │ strtmi r0, [r0], #2308 @ 0x904 │ │ │ │ svceq 0x0010f1b9 │ │ │ │ @ instruction: 0xe7c9d8b8 │ │ │ │ ldmible r1!, {r0, r1, r3, r4, sl, fp, sp}^ │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x821c08 │ │ │ │ + beq 0x821b48 │ │ │ │ stmible fp!, {r2, r8, r9, sl, fp, sp}^ │ │ │ │ - blvs 0xfe522128 │ │ │ │ - blcs 0xfe6622f4 │ │ │ │ + blvs 0xfe522068 │ │ │ │ + blcs 0xfe662234 │ │ │ │ strcc lr, [r3], -r9 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, pc, #51 @ 0x33 │ │ │ │ - bne 0xdbf84 │ │ │ │ + bne 0xdbec4 │ │ │ │ svccs 0x0004449a │ │ │ │ @ instruction: 0xf8bad9dc │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ adcsmi sp, r7, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf8bad3d6 │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9eb │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ vrshl.s8 , , q11 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d20, d0, d0[1] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ strb pc, [r0, fp, asr #21]! @ │ │ │ │ stmible r5, {r0, r1, r2, r3, r4, sl, fp, sp}^ │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ eoreq pc, r0, #8, 2 │ │ │ │ ldmible pc!, {r2, r9, sl, fp, sp} @ │ │ │ │ ldrvs pc, [r0, lr, asr #4] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ tstpmi sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ mvnspl pc, #192, 12 @ 0xc000000 │ │ │ │ - blmi 0x1b22170 │ │ │ │ - bleq 0xca235c │ │ │ │ + blcc 0xfeb220b0 │ │ │ │ + bleq 0xca229c │ │ │ │ vcgt.s8 d25, d6, d3 │ │ │ │ - vsubw.s8 q10, q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf8cd032e │ │ │ │ movwls fp, #36896 @ 0x9020 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r8, fp, lr}^ │ │ │ │ eor r8, r0, ip, lsl #10 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380e6 │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x699cb4 │ │ │ │ + blcs 0x699bf4 │ │ │ │ andshi pc, r2, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ ldmdavs fp!, {r0, r2, r7, r8, pc} │ │ │ │ @ instruction: 0xf100055a │ │ │ │ @ instruction: 0xf1098376 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x34289c │ │ │ │ + b 0x3427dc │ │ │ │ adcsmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffe9a2c4 │ │ │ │ + bne 0xffe9a204 │ │ │ │ mcrcs 4, 0, r4, cr4, cr11, {4} │ │ │ │ @ instruction: 0xf8bbd980 │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ @ instruction: 0xf67f0f03 │ │ │ │ @ instruction: 0x464caf7b │ │ │ │ @ instruction: 0xf63f45b1 │ │ │ │ @ instruction: 0xf8bbaf77 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9b65d8 │ │ │ │ - blcc 0xa5d014 │ │ │ │ + blcs 0x9b6518 │ │ │ │ + blcc 0xa5cf54 │ │ │ │ ldmle ip, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x4da058 │ │ │ │ + blcs 0x4d9f98 │ │ │ │ subshi pc, pc, #0 │ │ │ │ bicsle r2, r2, r6, lsl #22 │ │ │ │ - beq 0x221d24 │ │ │ │ + beq 0x221c64 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ movt sp, #16650 @ 0x410a │ │ │ │ @ instruction: 0xf64f3503 │ │ │ │ strdmi r7, [fp], -ip @ │ │ │ │ sbcle r4, sl, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ stmible r6, {r2, sl, fp, sp}^ │ │ │ │ @@ -218425,15 +218377,15 @@ │ │ │ │ stmiale r0, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r7, r0, lsl #22 │ │ │ │ ldrbeq r6, [r8, #-2107] @ 0xfffff7c5 │ │ │ │ vrshl.s8 , q10, q11 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ldrb pc, [sp, r3, asr #20] @ │ │ │ │ @ instruction: 0xf67f2c17 │ │ │ │ @ instruction: 0xf1a4af3d │ │ │ │ @ instruction: 0xf1080718 │ │ │ │ svccs 0x00040a18 │ │ │ │ svcge 0x0036f67f │ │ │ │ @@ -218450,92 +218402,92 @@ │ │ │ │ vmax.f32 d18, d0, d4 │ │ │ │ @ instruction: 0xf8ba8243 │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ eorshi pc, lr, #64, 4 │ │ │ │ @ instruction: 0xf0c042b7 │ │ │ │ @ instruction: 0xf8ba823b │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x39240c │ │ │ │ - blx 0xbdb9b0 │ │ │ │ + blcs 0x39234c │ │ │ │ + blx 0xbdb8f0 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r0, r5, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [lr, #1368] @ 0x558 │ │ │ │ - rscmi pc, r8, r6, asr #4 │ │ │ │ + eormi pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0719200 │ │ │ │ - bls 0x1241d4 │ │ │ │ + bls 0x124114 │ │ │ │ ldccs 7, cr14, [fp], {213} @ 0xd5 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x821df0 │ │ │ │ + beq 0x821d30 │ │ │ │ @ instruction: 0xf67f2f04 │ │ │ │ @ instruction: 0xf24eaef7 │ │ │ │ vrshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0x462b2295 │ │ │ │ - bleq 0xffda2308 │ │ │ │ - bleq 0x5224e8 │ │ │ │ + bleq 0xffda2248 │ │ │ │ + bleq 0x522428 │ │ │ │ ldrmi r4, [r4], -r5, lsr #12 │ │ │ │ svclt 0x0000e012 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r7, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ vqsub.s8 d20, d16, d7 │ │ │ │ - bne 0xff0c6204 │ │ │ │ + bne 0xff0c6144 │ │ │ │ svccs 0x00044492 │ │ │ │ mvnshi pc, r0, asr #4 │ │ │ │ @ instruction: 0x6000f8ba │ │ │ │ vceq.f32 d18, d0, d3 │ │ │ │ adcsmi r8, r7, #244, 2 @ 0x3d │ │ │ │ mvnshi pc, r0, asr #1 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ stmible r3!, {r2, r4, r8, fp, sp}^ │ │ │ │ ldrbeq r6, [r2, #-2082] @ 0xfffff7de │ │ │ │ vrshl.s8 , q10, q11 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ @ instruction: 0xf9c4f071 │ │ │ │ ldrb r9, [fp, r0, lsl #22] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ - blcc 0x15f498 │ │ │ │ + blcc 0x15f3d8 │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ - blcs 0x5516e4 │ │ │ │ + blcs 0x551624 │ │ │ │ svcge 0x0021f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, r7, r8 │ │ │ │ - muleq lr, r7, r8 │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, r7, r8 │ │ │ │ - muleq lr, r7, r8 │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - muleq lr, pc, r8 @ │ │ │ │ - andeq r5, lr, r5, lsr #21 │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + ldrdeq r5, [lr], -pc @ │ │ │ │ + andeq r5, lr, r5, ror #19 │ │ │ │ @ instruction: 0xf10b2300 │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ stmib sp, {r2, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r0, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0003313 │ │ │ │ ldrmi r8, [ip], r6, ror #4 │ │ │ │ strls lr, [r5], -sp, asr #19 │ │ │ │ strbtmi r4, [r1], r5, ror #12 │ │ │ │ - cdpcs 2, 14, cr15, cr8, cr6, {2} │ │ │ │ + cdpcs 2, 2, cr15, cr8, cr6, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ - tstpcc r0, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + cmppcs r0, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9304 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf8cdb01c │ │ │ │ @ instruction: 0xf8bae008 │ │ │ │ @ instruction: 0xf1b88000 │ │ │ │ @@ -218547,74 +218499,74 @@ │ │ │ │ ldm pc, {r0, r2, r3, r6, r9, pc}^ @ │ │ │ │ stmdbne r3, {r0, r1, ip, sp, lr, pc} │ │ │ │ eorseq r4, r4, r8, lsl #14 │ │ │ │ streq pc, [r4, #-266] @ 0xfffffef6 │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ @ instruction: 0xf1089300 │ │ │ │ @ instruction: 0xf64f0803 │ │ │ │ - b 0x303714 │ │ │ │ + b 0x303654 │ │ │ │ adcmi r0, r6, #6291456 @ 0x600000 │ │ │ │ - blne 0xfea1a338 │ │ │ │ + blne 0xfea1a278 │ │ │ │ stccs 4, cr4, [r4], {178} @ 0xb2 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9605 │ │ │ │ ssat fp, #19, ip │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b09902 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b09904 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ bichi pc, fp, r0 │ │ │ │ ldrbeq r6, [lr, #-2107] @ 0xfffff7c5 │ │ │ │ @ instruction: 0x4629d5db │ │ │ │ - eorscc pc, r4, r6, asr #4 │ │ │ │ + rsbscs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92cf071 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0xfe5a223c │ │ │ │ + blx 0xfe5a217c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdavs fp!, {r1, r2, r3, r4, r5, r6, r8, pc} │ │ │ │ strble r0, [r8, #1371] @ 0x55b │ │ │ │ vmax.s8 q10, q3, │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ bfi pc, r9, (invalid: 18:0) @ │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r1, lsl #6]! │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ mvnhi pc, r0 │ │ │ │ - biccc pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + movwcc pc, #33350 @ 0x8246 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf8cd463e │ │ │ │ strtmi fp, [pc], -r8 │ │ │ │ ands r4, r4, sp, lsl r6 │ │ │ │ suble r2, r5, sl, lsl #18 │ │ │ │ ldrbeq r6, [r3, #-2098] @ 0xfffff7ce │ │ │ │ orrhi pc, r8, r0, lsl #2 │ │ │ │ - beq 0x1e2000 │ │ │ │ + beq 0x1e1f40 │ │ │ │ ldmibvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r9, {r1, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf08045a1 │ │ │ │ - bl 0xfea0600c │ │ │ │ - strbmi r0, [pc], #-1033 @ 0xe5bec │ │ │ │ + bl 0xfea05f4c │ │ │ │ + strbmi r0, [pc], #-1033 @ 0xe5b2c │ │ │ │ @ instruction: 0xf2402c04 │ │ │ │ @ instruction: 0xf8b78103 │ │ │ │ @ instruction: 0xf1baa000 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0x46d180fd │ │ │ │ vrshl.s8 d4, d18, d16 │ │ │ │ ldmdahi r9!, {r0, r3, r4, r5, r6, r7, pc}^ │ │ │ │ bicsle r2, sp, r2, lsl #18 │ │ │ │ - bleq 0x22202c │ │ │ │ + bleq 0x221f6c │ │ │ │ svceq 0x0004f1ba │ │ │ │ strb sp, [r6, lr, lsl #2]! │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ sbcsle r4, r5, #314572800 @ 0x12c00000 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -218625,15 +218577,15 @@ │ │ │ │ strbmi sp, [r8, #2506] @ 0x9ca │ │ │ │ @ instruction: 0xf8bbd8c8 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs r3!, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r3, #1368]! @ 0x558 │ │ │ │ @ instruction: 0xf0714628 │ │ │ │ @ instruction: 0xe7dff8b9 │ │ │ │ - bleq 0x222078 │ │ │ │ + bleq 0x221fb8 │ │ │ │ svceq 0x0004f1ba │ │ │ │ bfi sp, r2, (invalid: 2:0) │ │ │ │ ldmdavs r3!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [lr], #-1370 @ 0xfffffaa6 │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ @@ -218646,31 +218598,31 @@ │ │ │ │ strbmi sp, [r8, #2464] @ 0x9a0 │ │ │ │ @ instruction: 0xf8bbd89e │ │ │ │ stmdbcs r3, {r1, ip} │ │ │ │ svcne 0x004bd9e2 │ │ │ │ stmible r3!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ ldrbeq r6, [sl, #-2099] @ 0xfffff7cd │ │ │ │ vrshl.s8 , q8, q11 │ │ │ │ - vmla.i d19, d16, d0[6] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ldrb pc, [r9, r9, lsl #17] @ │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ strbmi r4, [lr], -sl, lsr #13 │ │ │ │ @ instruction: 0x5000f8ba │ │ │ │ stmdble r0!, {r0, r1, r8, sl, fp, sp} │ │ │ │ adcsmi r4, r5, #168, 12 @ 0xa800000 │ │ │ │ @ instruction: 0xf8bad81d │ │ │ │ cdpne 0, 4, cr1, cr10, cr2, {0} │ │ │ │ vpmax.s8 d2, d0, d12 │ │ │ │ ldm pc, {r2, r3, r5, r6, r8, pc}^ @ │ │ │ │ - beq 0x3a1cf4 │ │ │ │ - beq 0x368518 │ │ │ │ + beq 0x3a1c34 │ │ │ │ + beq 0x368458 │ │ │ │ streq r1, [sl, -sl, lsl #18] │ │ │ │ andeq r3, sl, r7, lsl #26 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ strcc r2, [r3, #-16] │ │ │ │ ldmvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ andle r4, r4, #176, 10 @ 0x2c000000 │ │ │ │ @@ -218678,17 +218630,17 @@ │ │ │ │ cdpcs 4, 0, cr4, cr4, cr2, {6} │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ strb r9, [r2, #1536] @ 0x600 │ │ │ │ streq pc, [r4], #-266 @ 0xfffffef6 │ │ │ │ tstle lr, r4, lsl #26 │ │ │ │ @ instruction: 0xf109e7f2 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x342d20 │ │ │ │ + b 0x342c60 │ │ │ │ ldrmi r0, [r8, #771] @ 0x303 │ │ │ │ - bl 0xfeb1c4c4 │ │ │ │ + bl 0xfeb1c404 │ │ │ │ ldrmi r0, [ip], #-2051 @ 0xfffff7fd │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b4d9dd │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ ldmible r8, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ bicsle r4, r6, #200, 10 @ 0x32000000 │ │ │ │ stmdbcs r8, {r0, r5, r6, fp, pc} │ │ │ │ @@ -218697,25 +218649,25 @@ │ │ │ │ @ instruction: 0xf0719808 │ │ │ │ @ instruction: 0xe7e0f833 │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ tstle ip, r4, lsl #26 │ │ │ │ strcc lr, [r3], #-1998 @ 0xfffff832 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ ldrmi r4, [r8, #35] @ 0x23 │ │ │ │ - bl 0xfeb1c480 │ │ │ │ + bl 0xfeb1c3c0 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9bb │ │ │ │ stccs 0, cr4, [r3], {-0} │ │ │ │ strmi sp, [r0, #2487]! @ 0x9b7 │ │ │ │ @ instruction: 0xf8b9d3b5 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs fp!, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r6, #1370]! @ 0x55a │ │ │ │ - submi pc, r4, r6, asr #4 │ │ │ │ + addcc pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80ef071 │ │ │ │ @ instruction: 0xf10be7df │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ tstle ip, r4, lsl #30 │ │ │ │ strcc lr, [r3, #-231] @ 0xffffff19 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @@ -218739,26 +218691,26 @@ │ │ │ │ strtmi lr, [ip], -sp, asr #10 │ │ │ │ ldrb r4, [fp], #1565 @ 0x61d │ │ │ │ ldrmi r4, [r5], -ip, lsr #12 │ │ │ │ @ instruction: 0xf10ae4d8 │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ ldrtmi sl, [r9], -r6, lsl #29 │ │ │ │ - blvs 0xfe52275c │ │ │ │ - blcs 0xfe662928 │ │ │ │ + blvs 0xfe52269c │ │ │ │ + blcs 0xfe662868 │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ ands r4, r0, r3, asr #13 │ │ │ │ stmdavs r8!, {r0, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ @ instruction: 0x36038099 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ ldrbmi r4, [r9, #-49] @ 0xffffffcf │ │ │ │ - bl 0xfebda698 │ │ │ │ + bl 0xfebda5d8 │ │ │ │ strmi r0, [ip], #-2817 @ 0xfffff4ff │ │ │ │ svceq 0x0004f1bb │ │ │ │ stmdahi r6!, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ stmdble r9, {r0, r1, r9, sl, fp, sp} │ │ │ │ stmdale r7, {r1, r2, r3, r4, r6, r8, sl, lr} │ │ │ │ stmdbcs r7!, {r0, r5, r6, fp, pc} │ │ │ │ @ instruction: 0xf1a1d9e6 │ │ │ │ @@ -218766,108 +218718,108 @@ │ │ │ │ strb sp, [r2, r7, ror #19]! │ │ │ │ @ instruction: 0x464d463c │ │ │ │ @ instruction: 0x46994617 │ │ │ │ @ instruction: 0xf10ae64d │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0x4639ae50 │ │ │ │ - blvs 0xfe5227c8 │ │ │ │ - blcs 0xfe662994 │ │ │ │ + blvs 0xfe522708 │ │ │ │ + blcs 0xfe6628d4 │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ ands r4, r1, r3, asr #13 │ │ │ │ ldmdacs r6, {r3, r6, r9, sl, fp, ip} │ │ │ │ stmdavs r8!, {r1, r8, fp, ip, lr, pc} │ │ │ │ ldrble r0, [r6], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ sbcsle r4, fp, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x160d6c │ │ │ │ + bleq 0x160cac │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ ldmible r5, {r2, r8, r9, sl, fp}^ │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2514] @ 0xfffff62e │ │ │ │ stmdahi r1!, {r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ rscle r2, fp, r9, lsl r9 │ │ │ │ @ instruction: 0xf1a1d9e4 │ │ │ │ stmdacs fp, {r0, r1, r3, r4} │ │ │ │ strb sp, [r5, r3, ror #17]! │ │ │ │ - andmi pc, r8, r6, asr #4 │ │ │ │ + subcc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff6cf070 │ │ │ │ @ instruction: 0xf10ae670 │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0x4639ae16 │ │ │ │ - blvs 0xfe52283c │ │ │ │ - blcs 0xfe662a08 │ │ │ │ + blvs 0xfe52277c │ │ │ │ + blcs 0xfe662948 │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ and r4, fp, r3, asr #13 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ adcle r4, r7, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x160dd4 │ │ │ │ + bleq 0x160d14 │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ stmible r1!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2462] @ 0xfffff662 │ │ │ │ stmdahi r1!, {r2, r3, r4, r7, fp, ip, lr, pc}^ │ │ │ │ stmdacs r8, {r3, r6, r9, sl, fp, ip} │ │ │ │ stmdavs r8!, {r1, r3, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r7, #1344]! @ 0x540 │ │ │ │ - andscc pc, r4, r6, asr #4 │ │ │ │ + subscs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff38f070 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ vaba.s8 q15, q11, q6 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf070320e │ │ │ │ ldmib sp, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [sp, lr, lsl #4] │ │ │ │ - rscscs pc, r0, r6, asr #4 │ │ │ │ + eorscs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff22f070 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ movwcs lr, #18267 @ 0x475b │ │ │ │ vqshl.s8 d30, d1, d22 │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d4 │ │ │ │ @ instruction: 0xf070002e │ │ │ │ str pc, [r2], #3863 @ 0xf17 │ │ │ │ ldc2 1, cr15, [r8, #-768]! @ 0xfffffd00 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [lr, #-2075] @ 0xfffff7e5 │ │ │ │ ldcge 5, cr15, [r5, #508]! @ 0x1fc │ │ │ │ - adccc pc, r0, r6, asr #4 │ │ │ │ + rsccs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff06f070 │ │ │ │ vrshl.s8 d30, d29, d30 │ │ │ │ vrshr.s64 d22, d0, #64 │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0554 │ │ │ │ @ instruction: 0xf246ae98 │ │ │ │ - vaddl.s8 q10, d16, d8 │ │ │ │ + vmla.i d19, d16, d0[2] │ │ │ │ @ instruction: 0xf070002e │ │ │ │ @ instruction: 0xe690fef7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3d1e4 │ │ │ │ + bl 0xfec3d124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ ldrmi r2, [r5], -r3 │ │ │ │ @ instruction: 0xf89af01f │ │ │ │ strtmi fp, [sl], -r0, ror #2 │ │ │ │ @ instruction: 0xf72a4621 │ │ │ │ - @ instruction: 0x2000e8be │ │ │ │ + andcs lr, r0, lr, lsl r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -218880,28 +218832,28 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [r8], ip, asr #22 │ │ │ │ svcne 0x0070ee1d │ │ │ │ andls r4, r1, #135266304 @ 0x8100000 │ │ │ │ streq pc, [r1, #-265] @ 0xfffffef7 │ │ │ │ @ instruction: 0xf1084610 │ │ │ │ ldrbtmi r0, [fp], #-1537 @ 0xfffff9ff │ │ │ │ - bl 0xfe9000c4 │ │ │ │ - bl 0xfea27670 │ │ │ │ - bls 0x3e7a78 │ │ │ │ + bl 0xfe900004 │ │ │ │ + bl 0xfea275b0 │ │ │ │ + bls 0x3e79b8 │ │ │ │ stmiapl fp, {r0, r1, r4, r5, r7, r9, sl, lr}^ │ │ │ │ addsge pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ @ instruction: 0xf8da649d │ │ │ │ @ instruction: 0xf8c330c8 │ │ │ │ @ instruction: 0xf8da9044 │ │ │ │ ldrvs r3, [lr], #-200 @ 0xffffff38 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ eorshi pc, ip, r3, asr #17 │ │ │ │ cmple lr, r0, lsl #20 │ │ │ │ - bleq 0x222738 │ │ │ │ + bleq 0x222678 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ @ instruction: 0xf84af01f │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ @ instruction: 0xf8da8000 │ │ │ │ @ instruction: 0xf10830c8 │ │ │ │ @ instruction: 0xf1b837ff │ │ │ │ @@ -218929,15 +218881,15 @@ │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ strcc pc, [r4, #-2069] @ 0xfffff7eb │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ andsvs fp, ip, r3, lsl #2 │ │ │ │ @ instruction: 0xf8d0f01f │ │ │ │ andcc r3, r1, r1, lsl #28 │ │ │ │ strmi r1, [r4], #-3187 @ 0xfffff38d │ │ │ │ - blls 0x15a8d0 │ │ │ │ + blls 0x15a810 │ │ │ │ movwcs r1, #3869 @ 0xf1d │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ tstplt r8, r1, lsl #16 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -218951,82 +218903,82 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2824 @ 0xb08 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01e2003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andvs sp, r6, lr, lsl #1 │ │ │ │ svclt 0x0000e78c │ │ │ │ - addeq r9, r2, lr, lsl lr │ │ │ │ + ldrdeq r9, [r2], lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d37c │ │ │ │ + bl 0xfec3d2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror pc @ │ │ │ │ - blmi 0x16b7bf8 │ │ │ │ + blmi 0x16b7b38 │ │ │ │ svcls 0x00264604 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcls 14, cr9, [r5, #-144]! @ 0xffffff70 │ │ │ │ strtne pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ streq pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ teqlt r1, r1, lsl r8 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ svccc 0x0004f850 │ │ │ │ - blcs 0xf25b4 │ │ │ │ + blcs 0xf24f4 │ │ │ │ @ instruction: 0xf8c7d1fa │ │ │ │ @ instruction: 0xf8c71418 │ │ │ │ @ instruction: 0xf8dc2420 │ │ │ │ teqlt r2, r0 │ │ │ │ andcs r4, r0, #101711872 @ 0x6100000 │ │ │ │ svceq 0x0004f851 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ strdcs sp, [r0, -sl] │ │ │ │ ldrcs pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strtgt pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0x46682270 │ │ │ │ stmib r2!, {r0, r1, r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ ldc2l 1, cr15, [r4], {185} @ 0xb9 │ │ │ │ - blle 0x1a301ec │ │ │ │ + blle 0x1a3012c │ │ │ │ @ instruction: 0xf4049c04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ cmple ip, r0, lsl #30 │ │ │ │ svceq 0x0049f014 │ │ │ │ @ instruction: 0xf1b7d059 │ │ │ │ @ instruction: 0xf8c7fba1 │ │ │ │ @ instruction: 0xf1b70410 │ │ │ │ streq pc, [r3, #-2965]! @ 0xfffff46b │ │ │ │ strvs pc, [r1], #1028 @ 0x404 │ │ │ │ ldreq pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - blls 0x295f38 │ │ │ │ + blls 0x295e78 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c7bf48 │ │ │ │ @ instruction: 0xf5b43410 │ │ │ │ @ instruction: 0xf8d76f81 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #8 │ │ │ │ - blls 0x2d5e40 │ │ │ │ + blls 0x2d5d80 │ │ │ │ ldrcc pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0xf9acf1bb │ │ │ │ - blle 0x132da4c │ │ │ │ + blle 0x132d98c │ │ │ │ svcvs 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c7db2b │ │ │ │ @ instruction: 0xf8c77400 │ │ │ │ ldmdavs sl!, {r2, sl, lr} │ │ │ │ cmnppl pc, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movtvs pc, #49860 @ 0xc2c4 @ │ │ │ │ mlasle r4, sl, r2, r4 │ │ │ │ msrvs SPSR_x, #68, 4 @ 0x40000004 │ │ │ │ movtmi pc, #49861 @ 0xc2c5 @ │ │ │ │ @ instruction: 0xd126429a │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfeaa22e8 │ │ │ │ - blle 0x1f0270 │ │ │ │ + blx 0xfeaa2228 │ │ │ │ + blle 0x1f01b0 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ mrc2 7, 7, pc, cr4, cr14, {7} │ │ │ │ - blmi 0x76e27c │ │ │ │ - blls 0x8402e8 │ │ │ │ + blmi 0x76e1bc │ │ │ │ + blls 0x840228 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1210300 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf5c4bdf0 │ │ │ │ @@ -219038,88 +218990,88 @@ │ │ │ │ @ instruction: 0xf06fdccb │ │ │ │ strb r0, [r0, r7]! │ │ │ │ @ instruction: 0xf800f183 │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0x4629e7f5 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strb pc, [pc, fp, lsr #20] @ │ │ │ │ - blx 0xfe9229d2 │ │ │ │ - subpl pc, r8, r6, asr #4 │ │ │ │ + blx 0xfe922912 │ │ │ │ + addmi pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 7, cr15, [ip], #-168 @ 0xffffff58 │ │ │ │ + stc2l 7, cr15, [ip], {42} @ 0x2a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf82af190 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d4f0 │ │ │ │ + bl 0xfec3d430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldmib sp, {r2, r4, r9, sl, lr}^ │ │ │ │ - bl 0x63bb20 │ │ │ │ + bl 0x63ba60 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldmdavs r7!, {r9}^ │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ - bl 0x1d778ec │ │ │ │ - ble 0x1026b44 │ │ │ │ + bl 0x1d7782c │ │ │ │ + ble 0x1026a84 │ │ │ │ ldmvs r0!, {r0, r9, sl, lr} │ │ │ │ - blle 0x12f031c │ │ │ │ + blle 0x12f025c │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf1b79301 │ │ │ │ adcmi pc, r8, #238592 @ 0x3a400 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ vpadd.i8 d29, d6, d10 │ │ │ │ - vaddhn.i16 d21, q8, q4 │ │ │ │ + vmls.i d20, d16, d0[2] │ │ │ │ vshl.s8 d16, d30, d13 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d17, d0, #64 │ │ │ │ vcge.s8 d16, d6, d19 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d8, #64 │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-717 @ 0xfffffd33 │ │ │ │ stc2l 0, cr15, [r4, #428] @ 0x1ac │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xffaaf182 │ │ │ │ - msreq SPSR_, #1610612740 @ 0x60000004 │ │ │ │ + movvc pc, #72351744 @ 0x4500000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs r9, fp, #67108864 @ 0x4000000 │ │ │ │ - cmppcs r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + orrsne pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d22, d6, d4 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d8, #64 │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf06b9400 │ │ │ │ @ instruction: 0xe7dffdd3 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf7294421 │ │ │ │ - strdcs lr, [r1], -r2 │ │ │ │ + andcs lr, r1, r2, asr pc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals sl, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vhsub.s8 q9, q11, q1 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c044b0 │ │ │ │ vshl.s8 d16, d30, d13 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d17, d0, #64 │ │ │ │ vcge.s8 d16, d6, d19 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vsra.s64 d20, d8, #64 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ stc2 0, cr15, [r4, #428] @ 0x1ac │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d5dc │ │ │ │ + bl 0xfec3d51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ @ instruction: 0xf145460d │ │ │ │ - blls 0x3a6290 │ │ │ │ + blls 0x3a61d0 │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ strmi r4, [r4], -fp, lsr #12 │ │ │ │ @ instruction: 0xff72f7ff │ │ │ │ strtmi fp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -219133,18 +219085,18 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x592660 │ │ │ │ + blcs 0x5925a0 │ │ │ │ strvc lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ ldmvs lr!, {r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ - ble 0x12b1c58 │ │ │ │ + ble 0x12b1b98 │ │ │ │ adcmi r6, fp, #8060928 @ 0x7b0000 │ │ │ │ @ instruction: 0xf04fd96e │ │ │ │ @ instruction: 0x469133ff │ │ │ │ andcs r9, r3, #0, 6 │ │ │ │ @ instruction: 0xf04f2332 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ @@ -219153,62 +219105,62 @@ │ │ │ │ strmi pc, [r6], -pc, asr #20 │ │ │ │ eorle r1, r2, r3, asr #24 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ mcr2 0, 2, pc, cr14, cr14, {0} @ │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r7, {r1, r2, r6, ip, lr, pc}^ │ │ │ │ - bl 0x22c09c │ │ │ │ + bl 0x22bfdc │ │ │ │ strtmi r0, [r9], #-2820 @ 0xfffff4fc │ │ │ │ ldmdble sp, {r0, r1, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x462a1b7d │ │ │ │ - cdp 7, 6, cr15, cr8, cr9, {1} │ │ │ │ + cdp 7, 12, cr15, cr8, cr9, {1} │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ andeq lr, r5, sl, lsl #22 │ │ │ │ @ instruction: 0xf1af2100 │ │ │ │ @ instruction: 0xf1b9e876 │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ @ instruction: 0x4630ffb5 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7294622 │ │ │ │ - strb lr, [r8, ip, asr #28]! │ │ │ │ + strb lr, [r8, ip, lsr #29]! │ │ │ │ strcs r9, [r0], #-1536 @ 0xfffffa00 │ │ │ │ strls r9, [r3], #-1282 @ 0xfffffafe │ │ │ │ - blx 0x6224f8 │ │ │ │ + blx 0x622438 │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cmpppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcpl pc, r8, r6, asr #4 │ │ │ │ + rscmi pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r6, #13312 @ 0x3400 │ │ │ │ - blx 0xfef22b50 │ │ │ │ - cmpppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfef22a90 │ │ │ │ + orrsmi pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscpl pc, r8, r6, asr #4 │ │ │ │ + eorpl pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r9, #7168 @ 0x1c00 │ │ │ │ - blx 0xfec22b68 │ │ │ │ - cmpppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfec22aa8 │ │ │ │ + orrsmi pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, ip, r6, asr #4 │ │ │ │ + andpl pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r1, #1024 @ 0x400 │ │ │ │ - blx 0xfe922b80 │ │ │ │ - eorseq sp, r3, ip, asr r2 │ │ │ │ + blx 0xfe922ac0 │ │ │ │ + mlaseq r3, ip, r1, sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicspl pc, ip, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ bicspl pc, ip, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @@ -219225,151 +219177,151 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ bicspl pc, ip, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3d7bc │ │ │ │ + bl 0xfec3d6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ vqdmulh.s , q10, │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0x61180395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3d7e8 │ │ │ │ + bl 0xfec3d728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ @ instruction: 0xf64cfbd5 │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ mulsvs r8, r4, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3d814 │ │ │ │ + bl 0xfec3d754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ vpadd.i8 d31, d20, d31 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0x61580395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ ldmdblt r2, {r2, r4, r6, ip, sp, lr, pc} │ │ │ │ stmialt r2, {r2, r4, r6, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xfeca282c │ │ │ │ + bllt 0xfeca276c │ │ │ │ mvnsmi pc, lr, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ mrrclt 0, 7, pc, r8, cr0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3d858 │ │ │ │ + bl 0xfec3d798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1924611 │ │ │ │ vrecps.f32 d31, d4, d9 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ andcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3d890 │ │ │ │ + bl 0xfec3d7d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf14c0ff8 │ │ │ │ vceq.f32 d31, d4, d19 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ andsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d8bc │ │ │ │ + bl 0xfec3d7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x26004b17 │ │ │ │ strls r4, [r0], -r5, lsl #12 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf9a4f1bc │ │ │ │ strmi r4, [r4], -fp, ror #12 │ │ │ │ ldrtmi r2, [r1], -sl, lsl #4 │ │ │ │ @ instruction: 0xf0654628 │ │ │ │ ldmdblt r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adcmi r9, r3, #0, 22 │ │ │ │ vhadd.s8 d29, d6, d6 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ @ instruction: 0xffd2f06b │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1c0bd70 │ │ │ │ svclt 0x0000f977 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3d930 │ │ │ │ + bl 0xfec3d870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf19e002e │ │ │ │ andcs pc, r0, r7, lsl lr @ │ │ │ │ ldc2l 1, cr15, [r8, #572]! @ 0x23c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - adcsvs pc, r8, r6, asr #4 │ │ │ │ + rscspl pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbtcs pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ + strtne pc, [r8], #589 @ 0x24d │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf19e2608 │ │ │ │ strd pc, [r8], -fp │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - blx 0xff922e42 │ │ │ │ + blx 0xff922d82 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0xff822e4a │ │ │ │ - bvc 0x9b8190 │ │ │ │ + blx 0xff822d8a │ │ │ │ + bvc 0x9b80d0 │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1af3701 │ │ │ │ strmi pc, [r7], #-3029 @ 0xfffff42b │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0xf80a4 │ │ │ │ + blcs 0xf7fe4 │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ vhadd.s8 d18, d6, d1 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d22, d16, #64 │ │ │ │ vcgt.s8 d16, d6, d30 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vsra.s64 d22, d8, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ vcgt.s8 d21, d6, d0 │ │ │ │ - vqdmlal.s , d0, d0[3] │ │ │ │ + vsubw.s8 q11, q8, d12 │ │ │ │ vcgt.s8 d16, d6, d30 │ │ │ │ - @ instruction: 0xf2c07894 │ │ │ │ + @ instruction: 0xf2c068d4 │ │ │ │ vadd.i8 d16, d6, d30 │ │ │ │ - vqdmlsl.s , d16, d0 │ │ │ │ + vqdmull.s q11, d16, d0[0] │ │ │ │ @ instruction: 0x4c250b2e │ │ │ │ @ instruction: 0xffb8f1bf │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf1af4650 │ │ │ │ vaddne.f64 d31, d19, d25 │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @@ -219378,98 +219330,98 @@ │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ @ instruction: 0xffa0f1bf │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0xf5860 │ │ │ │ + blcs 0xf57a0 │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0xff8af1bf │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ sbcsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ vhadd.s8 d18, d6, d1 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d22, d16, d0[5] │ │ │ │ ldmib r2, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1bf2300 │ │ │ │ vrecps.f32 , q3, │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf19e002e │ │ │ │ strbmi pc, [r8], -r1, lsl #27 @ │ │ │ │ stc2l 1, cr15, [r2, #-572]! @ 0xfffffdc4 │ │ │ │ - eorseq sp, r3, r0, lsl #5 │ │ │ │ + eorseq sp, r3, r0, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3da80 │ │ │ │ + bl 0xfec3d9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3da94 │ │ │ │ + bl 0xfec3d9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andcs r4, r0, #48, 22 @ 0xc000 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xc22efe │ │ │ │ + blx 0xc22e3e │ │ │ │ ldmdavc sl, {r8, r9, fp, ip, pc} │ │ │ │ eorle r2, sp, sp, asr #20 │ │ │ │ - bcs 0x12dc938 │ │ │ │ - bcs 0x13da970 │ │ │ │ + bcs 0x12dc878 │ │ │ │ + bcs 0x13da8b0 │ │ │ │ sadd16mi fp, ip, ip │ │ │ │ andsle r4, sl, r1, lsl #12 │ │ │ │ tstlt r1, r2, asr #22 │ │ │ │ vmla.i8 d19, d4, d1 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ subsvs r0, r9, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, sl, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x1bd5d3c │ │ │ │ + bcs 0x1bd5c7c │ │ │ │ andcs sp, sl, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf102fa00 │ │ │ │ strls r1, [r0], #-3164 @ 0xfffff3a4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ tstle r7, r2, lsl #5 │ │ │ │ @ instruction: 0xe7d9785a │ │ │ │ @ instruction: 0xe7f32214 │ │ │ │ @ instruction: 0xe7f1221e │ │ │ │ @ instruction: 0xf6434623 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - andcc pc, ip, #73400320 @ 0x4600000 │ │ │ │ + subcs pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bf6800 │ │ │ │ andcs pc, r1, r7, lsr #29 │ │ │ │ ldc2l 1, cr15, [lr], #572 @ 0x23c │ │ │ │ @ instruction: 0xf868f1c0 │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - rsccs pc, r8, r6, asr #12 │ │ │ │ + eorcs pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19e681b │ │ │ │ andcs pc, r1, r9, lsl #21 │ │ │ │ stc2l 1, cr15, [ip], #572 @ 0x23c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3db6c │ │ │ │ + bl 0xfec3daac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0700ff8 │ │ │ │ vpadd.i8 , q10, │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ addsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -219477,280 +219429,280 @@ │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ mvnne pc, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0706818 │ │ │ │ andcs pc, r1, r7, lsr #24 │ │ │ │ stc2l 1, cr15, [sl], {143} @ 0x8f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dbac │ │ │ │ + bl 0xfec3daec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ vmul.i8 , q10, │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ sbcsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - teqpcc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcs r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ cdp2 1, 15, cr15, cr0, cr14, {5} │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf846f7ed │ │ │ │ @ instruction: 0xf18f2001 │ │ │ │ svclt 0x0000fca1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3dc00 │ │ │ │ + bl 0xfec3db40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1ea3068 │ │ │ │ + blx 0x1ea2fa8 │ │ │ │ bicsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ mvnslt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13a75b8 │ │ │ │ + bcs 0x13a74f8 │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3beba4 │ │ │ │ - blls 0x140ab0 │ │ │ │ + blmi 0x3beae4 │ │ │ │ + blls 0x1409f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ andcs pc, r1, r4, lsl #22 │ │ │ │ mcr2 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ @ instruction: 0xffd0f1bf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3dc7c │ │ │ │ + bl 0xfec3dbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6474b17 │ │ │ │ - vaddhn.i16 d20, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[4] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vshl.s64 , q6, #0 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ @ instruction: 0x4606f97d │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0686b28 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ mrrc2 1, 10, pc, r0, cr15 @ │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b290 │ │ │ │ - blls 0x140b2c │ │ │ │ + blmi 0x35b1d0 │ │ │ │ + blls 0x140a6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 1, cr15, [r8, #688] @ 0x2b0 │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1bffe35 │ │ │ │ svclt 0x0000ff97 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3dcf0 │ │ │ │ + bl 0xfec3dc30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6474b17 │ │ │ │ - vaddhn.i16 d20, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[4] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vshl.s64 , q6, #0 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ strmi pc, [r6], -r3, asr #18 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0686b28 │ │ │ │ ldmiblt r8, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2 1, cr15, [r6], {175} @ 0xaf │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b304 │ │ │ │ - blls 0x140ba0 │ │ │ │ + blmi 0x35b244 │ │ │ │ + blls 0x140ae0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 1, cr15, [lr, #-688] @ 0xfffffd50 │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1bffdfb │ │ │ │ svclt 0x0000ff5d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dd64 │ │ │ │ + bl 0xfec3dca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ - blx 0x1222d08 │ │ │ │ + blx 0x1222c48 │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fddd │ │ │ │ addseq r4, r5, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dd9c │ │ │ │ + bl 0xfec3dcdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf72c0ff8 │ │ │ │ - @ instruction: 0xf000fb73 │ │ │ │ + @ instruction: 0xf000fbd3 │ │ │ │ @ instruction: 0xf72cfc23 │ │ │ │ - pop {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf02f4008 │ │ │ │ svclt 0x0000bbdd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - blx 0xfecf83e4 │ │ │ │ + blx 0xfecf8324 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stc2 0, cr15, [r6], #-0 │ │ │ │ vqdmulh.s d27, d16, d22 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ @ instruction: 0xf8dc0c91 │ │ │ │ @ instruction: 0xf8df2000 │ │ │ │ cdp 0, 1, cr8, cr13, cr12, {3} │ │ │ │ - bl 0x3069ac │ │ │ │ + bl 0x3068ec │ │ │ │ orrslt r0, r2, r7 │ │ │ │ rsbspl pc, r8, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0x462a4613 │ │ │ │ addsmi r6, r9, #65536 @ 0x10000 │ │ │ │ ldmib r3, {r0, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xb1d4419e │ │ │ │ rsbsne pc, ip, #196, 16 @ 0xc40000 │ │ │ │ rsbsmi pc, r8, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8c3600c │ │ │ │ stccs 2, cr6, [r0, #-496] @ 0xfffffe10 │ │ │ │ @ instruction: 0xf72cd1ec │ │ │ │ - @ instruction: 0xf858f9a7 │ │ │ │ + @ instruction: 0xf858fa07 │ │ │ │ @ instruction: 0xf8d33007 │ │ │ │ @ instruction: 0xf0664294 │ │ │ │ strdvs pc, [r0], -r9 @ │ │ │ │ andeq pc, r7, r8, asr r8 @ │ │ │ │ @ instruction: 0xf02f4631 │ │ │ │ pop {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72c41f0 │ │ │ │ - @ instruction: 0xf8ccbbdb │ │ │ │ + @ instruction: 0xf8ccbc3b │ │ │ │ strb r1, [r5, r4]! │ │ │ │ ldrdhi pc, [ip], -pc @ │ │ │ │ svcvc 0x0070ee1d │ │ │ │ - @ instruction: 0xf9bcf72c │ │ │ │ + blx 0x82483c │ │ │ │ svclt 0x0000e7ec │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfeced4c0 │ │ │ │ + blx 0xfeced400 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - blt 0xfee24920 │ │ │ │ + bllt 0x624860 │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ rsccs r4, r0, r4, lsl #12 │ │ │ │ - blx 0xca338a │ │ │ │ + blx 0xca32ca │ │ │ │ andcs r6, r0, r0, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blt 0xffd2495c │ │ │ │ + bllt 0x152489c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3deb4 │ │ │ │ + bl 0xfec3ddf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ @ instruction: 0xf504b086 │ │ │ │ stmdbmi sl!, {r9, ip, lr} │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ stmib r2, {r2, r6, r7, ip}^ │ │ │ │ @ instruction: 0xf8c230d7 │ │ │ │ stmib sp, {r2, r5, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1b73302 │ │ │ │ mcrne 15, 0, pc, cr5, cr1, {6} @ │ │ │ │ - blmi 0x8ddd30 │ │ │ │ - blls 0x240d5c │ │ │ │ + blmi 0x8ddc70 │ │ │ │ + blls 0x240c9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r4, r7, r9, ror #12 │ │ │ │ mrc2 1, 3, pc, cr4, cr5, {5} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ movwvs lr, #2525 @ 0x9dd │ │ │ │ stmdals r2, {r0, r3, r5, r6, r7, r8, r9, sl, ip} │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - blx 0x12cc3a │ │ │ │ - blx 0xf394e │ │ │ │ - blx 0x26313e │ │ │ │ - blx 0xfe8eb146 │ │ │ │ - blx 0xfea67556 │ │ │ │ + blx 0x12cb7a │ │ │ │ + blx 0xf388e │ │ │ │ + blx 0x26307e │ │ │ │ + blx 0xfe8eb086 │ │ │ │ + blx 0xfea67496 │ │ │ │ ldrmi r6, [r1], #-1285 @ 0xfffffafb │ │ │ │ movwge r4, #29725 @ 0x741d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0xff8af180 │ │ │ │ - bl 0x122ce2c │ │ │ │ + bl 0x122cd6c │ │ │ │ stmib r4, {r0, r8, sl}^ │ │ │ │ strb r6, [r8, sl, lsl #10] │ │ │ │ mrc2 1, 2, pc, cr8, cr15, {5} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - blcc 0xfe799568 │ │ │ │ + blcc 0xfe7994a8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3df78 │ │ │ │ + bl 0xfec3deb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0x46070395 │ │ │ │ strpl pc, [r8], #-1447 @ 0xfffffa59 │ │ │ │ @ instruction: 0xf72b6b98 │ │ │ │ - @ instruction: 0x4605f9b7 │ │ │ │ + @ instruction: 0x4605fa17 │ │ │ │ strpl pc, [r8], -r0, lsl #10 │ │ │ │ - blx 0x1424a48 │ │ │ │ + blx 0xfec24988 │ │ │ │ @ instruction: 0xf8d43610 │ │ │ │ @ instruction: 0xf8c532bc │ │ │ │ vhsub.s8 , , q6 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7294630 │ │ │ │ - andcs lr, r0, #3768320 @ 0x398000 │ │ │ │ + andcs lr, r0, #286720 @ 0x46000 │ │ │ │ msrvc CPSR_, #20971520 @ 0x1400000 │ │ │ │ movcs lr, #3227648 @ 0x314000 │ │ │ │ rsbsmi pc, r0, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf72c4628 │ │ │ │ - stmiavs r4!, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ @@ -219771,32 +219723,32 @@ │ │ │ │ @ instruction: 0xf074460f │ │ │ │ ldrsblt pc, [r8, #185] @ 0xb9 @ │ │ │ │ stmdbvs r0!, {r0, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r2], -r4, lsl #12 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ stmdavc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xffc23016 │ │ │ │ + blx 0xffc22f56 │ │ │ │ ldmib r4, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xf17342b2 │ │ │ │ movwle r0, #21248 @ 0x5300 │ │ │ │ movwcs lr, #27093 @ 0x69d5 │ │ │ │ - bl 0x1ef78b8 │ │ │ │ + bl 0x1ef77f8 │ │ │ │ andle r0, ip, #201326592 @ 0xc000000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462883f0 │ │ │ │ @ instruction: 0xf0744649 │ │ │ │ @ instruction: 0x4628f99d │ │ │ │ - blx 0xff22339c │ │ │ │ + blx 0xff2232dc │ │ │ │ bicsle r2, r4, r0, lsl #24 │ │ │ │ svclt 0x0000e7ea │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sp], -r9, lsl #1 │ │ │ │ @@ -219808,15 +219760,15 @@ │ │ │ │ svclt 0x00480699 │ │ │ │ stmeq r0, {r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdale r0, {r1, r3, r5, r7, r9, lr}^ │ │ │ │ ldmdale r1!, {r1, r7, r9, lr} │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xff924eaa │ │ │ │ + blx 0xff924dea │ │ │ │ @ instruction: 0xd32342bd │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xff8cf7ff │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrvs pc, [r0, #590] @ 0x24e │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @@ -219832,27 +219784,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f41c68 │ │ │ │ @ instruction: 0xe7d5fbb5 │ │ │ │ cdpne 6, 7, cr4, cr1, cr10, {2} │ │ │ │ - blx 0xfed24f0a │ │ │ │ + blx 0xfed24e4a │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xfeba4f16 │ │ │ │ + blx 0xfeba4e56 │ │ │ │ sbcle r4, r9, #-805306357 @ 0xd000000b │ │ │ │ strbmi lr, [sl], -ip, ror #15 │ │ │ │ @ instruction: 0xf7f44639 │ │ │ │ strb pc, [r3, r3, lsr #23] @ │ │ │ │ cdp2 0, 15, cr15, cr8, cr15, {3} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0d0 │ │ │ │ tstcs r1, r3, lsr #4 │ │ │ │ - andmi pc, r4, r7, asr #4 │ │ │ │ + subcc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff7ef19d │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r8], -pc, ror #23 │ │ │ │ cdp2 0, 14, cr15, cr8, cr15, {3} │ │ │ │ vabd.s8 q15, q15, q0 │ │ │ │ vsubl.s8 q9, d16, d28 │ │ │ │ @@ -219863,23 +219815,23 @@ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf1b16604 │ │ │ │ @ instruction: 0xf066febf │ │ │ │ - blls 0x225880 │ │ │ │ - bls 0x1787bc │ │ │ │ + blls 0x2257c0 │ │ │ │ + bls 0x1786fc │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - adccc pc, r8, r7, asr #4 │ │ │ │ + rsccs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff00f06f │ │ │ │ ldr r6, [r7, fp, lsr #16] │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06f002e │ │ │ │ stmdavs fp!, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bfe78e │ │ │ │ svclt 0x0000fd17 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -219897,31 +219849,31 @@ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r7, {r1, r2, r8, sl, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe9f8050 │ │ │ │ - bl 0x12e8040 │ │ │ │ + bl 0xfe9f7f90 │ │ │ │ + bl 0x12e7f80 │ │ │ │ strb r7, [r1, r0, ror #17]! │ │ │ │ @ instruction: 0xf93af182 │ │ │ │ - blcs 0x201058 │ │ │ │ + blcs 0x200f98 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf1ae4628 │ │ │ │ ldrb lr, [sl, r2, lsr #21] │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmlt r8, {r2, r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3e27c │ │ │ │ + bl 0xfec3e1bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ @@ -219936,46 +219888,46 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf1bb4615 │ │ │ │ - blls 0x52636c │ │ │ │ + blls 0x5262ac │ │ │ │ @ instruction: 0xf0034680 │ │ │ │ - blcs 0x127d9c │ │ │ │ + blcs 0x127cdc │ │ │ │ vhadd.s8 , q2, q10 │ │ │ │ @ instruction: 0xf2c059f4 │ │ │ │ @ instruction: 0x1e620995 │ │ │ │ - bl 0x177bc0 │ │ │ │ + bl 0x177b00 │ │ │ │ @ instruction: 0xf8d90a08 │ │ │ │ strtmi r3, [r3], #-0 │ │ │ │ rsble r9, r8, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x12323c │ │ │ │ + bleq 0x12317c │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7f35480 │ │ │ │ adcmi pc, r6, #154624 @ 0x25c00 │ │ │ │ - bleq 0x121a3c │ │ │ │ + bleq 0x12197c │ │ │ │ strmi sp, [sl, #2294]! @ 0x8f6 │ │ │ │ ldrbmi sp, [r0], -r8, lsl #18 │ │ │ │ - bpl 0xfe1247c4 │ │ │ │ - blx 0xfe4250ee │ │ │ │ - b 0x13b8678 │ │ │ │ + bpl 0xfe124704 │ │ │ │ + blx 0xfe42502e │ │ │ │ + b 0x13b85b8 │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x12db280 │ │ │ │ + b 0x12db1c0 │ │ │ │ vsubl.u8 q8, d11, d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ vsubw.u8 q8, q1, d3 │ │ │ │ @ instruction: 0xf0020780 │ │ │ │ tstmi ip, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x07a24317 │ │ │ │ - blls 0x51c5ec │ │ │ │ + blls 0x51c52c │ │ │ │ @ instruction: 0xf8d91c6a │ │ │ │ - blne 0xfe56b154 │ │ │ │ + blne 0xfe56b094 │ │ │ │ @ instruction: 0x069b4431 │ │ │ │ ldmib sp, {r0, r1, r3, r4, sl, ip, lr, pc}^ │ │ │ │ movwcs r5, #5650 @ 0x1612 │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff3ef7ff │ │ │ │ adcsmi fp, ip, #32, 6 @ 0x80000000 │ │ │ │ @@ -220002,15 +219954,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strmi r8, [sl, #4080]! @ 0xff0 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle lr, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x56285c │ │ │ │ + blvc 0x56279c │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46419b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @@ -220030,55 +219982,55 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ addlt r3, r5, r1, lsl #24 │ │ │ │ @ instruction: 0xf1bb443c │ │ │ │ @ instruction: 0xf104fbeb │ │ │ │ submi r3, r3, #261120 @ 0x3fc00 │ │ │ │ - b 0x1b8460 │ │ │ │ - b 0x3a9674 │ │ │ │ + b 0x1b83a0 │ │ │ │ + b 0x3a95b4 │ │ │ │ @ instruction: 0xf10b0b03 │ │ │ │ - bl 0xfeaf565c │ │ │ │ + bl 0xfeaf559c │ │ │ │ addsmi r0, r8, #603979776 @ 0x24000000 │ │ │ │ - strbmi sp, [pc, #-2084] @ 0xe6a44 │ │ │ │ + strbmi sp, [pc, #-2084] @ 0xe6984 │ │ │ │ svclt 0x00844682 │ │ │ │ strcs r4, [r0], -sp, asr #12 │ │ │ │ strtmi sp, [r8], -sl, lsl #18 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0xff8a5248 │ │ │ │ - b 0x1277d3c │ │ │ │ + blx 0xff8a5188 │ │ │ │ + b 0x1277c7c │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ ldrbmi fp, [r1], #262 @ 0x106 │ │ │ │ andle r4, ip, #68, 10 @ 0x11000000 │ │ │ │ stclne 5, cr2, [r0], #-0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xff525264 │ │ │ │ - b 0x123891c │ │ │ │ + blx 0xff5251a4 │ │ │ │ + b 0x123885c │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ - bl 0xfeb136d8 │ │ │ │ + bl 0xfeb13618 │ │ │ │ strbmi r0, [r1, #2058] @ 0x80a │ │ │ │ @ instruction: 0xf108d82f │ │ │ │ ands r0, r8, r1, lsl #22 │ │ │ │ ldmdble r1, {r0, r1, r2, r3, r6, r8, sl, lr}^ │ │ │ │ strcs r4, [r0, #-1614] @ 0xfffff9b2 │ │ │ │ @ instruction: 0xf5064630 │ │ │ │ @ instruction: 0xf7f35680 │ │ │ │ adcsmi pc, r7, #765952 @ 0xbb000 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strbmi sp, [r4, #-2294] @ 0xfffff70a │ │ │ │ stclne 2, cr13, [r0], #-32 @ 0xffffffe0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xfed252a4 │ │ │ │ - b 0x123895c │ │ │ │ + blx 0xfed251e4 │ │ │ │ + b 0x123889c │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ vmul.i8 d27, d20, d13 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ vqsub.s8 d16, d20, d5 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ - bl 0xfeba8148 │ │ │ │ + bl 0xfeba8088 │ │ │ │ ldmdavs r2, {r0, r3, r8} │ │ │ │ ldrmi r6, [r9], #2075 @ 0x81b │ │ │ │ strbmi fp, [r8], -r2, lsl #19 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1bb4ff0 │ │ │ │ andcs fp, r0, sp, lsr pc │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -220088,15 +220040,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d2, d4 │ │ │ │ @ instruction: 0xf1bb0332 │ │ │ │ - bl 0xfef66e20 │ │ │ │ + bl 0xfef66d60 │ │ │ │ svclt 0x00180000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220111,47 +220063,47 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1a64802 │ │ │ │ svclt 0x0000b8a5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e598 │ │ │ │ + bl 0xfec3e4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0xfd5d4 │ │ │ │ - blcc 0x15e7e4 │ │ │ │ + blcs 0xfd514 │ │ │ │ + blcc 0x15e724 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ cdplt 1, 4, cr15, cr8, cr6, {5} │ │ │ │ - @ instruction: 0xff6ef728 │ │ │ │ + @ instruction: 0xffcef728 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e5f8 │ │ │ │ + bl 0xfec3e538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x26b3e0 │ │ │ │ + bmi 0x26b320 │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1a64803 │ │ │ │ @ instruction: 0xf729b85f │ │ │ │ - svclt 0x0000fb53 │ │ │ │ + svclt 0x0000fbb3 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a52100 │ │ │ │ stmdami r1, {r0, r1, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ cdplt 1, 1, cr15, cr4, cr6, {5} │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ @@ -220173,16 +220125,16 @@ │ │ │ │ stmib sp, {r1, r4, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r2, r4, sl, lr} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vorr.i32 d24, #222 @ 0x000000de │ │ │ │ ldmdblt r3, {r0, r1, r3, r8, r9} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf06fd912 │ │ │ │ - blmi 0xfeb278e4 │ │ │ │ - blls 0x6c14fc │ │ │ │ + blmi 0xfeb27824 │ │ │ │ + blls 0x6c143c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x4608815c │ │ │ │ tstcs r0, r9, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220206,61 +220158,61 @@ │ │ │ │ movwls r4, #30338 @ 0x7682 │ │ │ │ @ instruction: 0xf1ca3b01 │ │ │ │ ldrbmi r0, [r3], #-1536 @ 0xfffffa00 │ │ │ │ andeq lr, r6, #12288 @ 0x3000 │ │ │ │ @ instruction: 0x4608587b │ │ │ │ eormi r9, lr, r6, lsl #2 │ │ │ │ mrcne 12, 2, r1, cr4, cr9, {2} │ │ │ │ - blcs 0xfb5f8 │ │ │ │ + blcs 0xfb538 │ │ │ │ sbchi pc, fp, r0 │ │ │ │ ldrmi r1, [sl, #2979] @ 0xba3 │ │ │ │ adcsmi sp, r5, #100, 18 @ 0x190000 │ │ │ │ tstphi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x464f46b3 │ │ │ │ @ instruction: 0xf50b4658 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [sp, #-2435] @ 0xfffff67d @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ - blls 0x2dd914 │ │ │ │ + blls 0x2dd854 │ │ │ │ andle r4, sl, #805306378 @ 0x3000000a │ │ │ │ @ instruction: 0xf10b469b │ │ │ │ @ instruction: 0xf50b0001 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [ip, #-2421] @ 0xfffff68b @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ @ instruction: 0x960ed8f5 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9714 │ │ │ │ vpmax.s8 d16, d4, d1 │ │ │ │ @ instruction: 0xf2c05bf4 │ │ │ │ vmovge.32 r0, d17[0] │ │ │ │ strcs sl, [r0], #-3860 @ 0xfffff0ec │ │ │ │ strcc lr, [r1], #-2 │ │ │ │ - ble 0xbb8ac8 │ │ │ │ - blcc 0x2256d8 │ │ │ │ + ble 0xbb8a08 │ │ │ │ + blcc 0x225618 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ - blne 0x2256e0 │ │ │ │ + blne 0x225620 │ │ │ │ vmov.i32 d20, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ ldc2 1, cr15, [lr, #748]! @ 0x2ec │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x1a78da4 │ │ │ │ + blmi 0x1a78ce4 │ │ │ │ ldmpl fp, {r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x19c790c │ │ │ │ + bmi 0x19c784c │ │ │ │ stmdals r6, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfb600 │ │ │ │ + blcs 0xfb540 │ │ │ │ svcge 0x006bf47f │ │ │ │ tstls r6, r0, ror #16 │ │ │ │ stc2l 1, cr15, [ip, #-664] @ 0xfffffd68 │ │ │ │ strb r9, [r4, -r6, lsl #18]! │ │ │ │ svclt 0x003c42a6 │ │ │ │ - beq 0x163708 │ │ │ │ + beq 0x163648 │ │ │ │ teqle r2, #0, 2 │ │ │ │ andeq pc, r7, #9 │ │ │ │ @ instruction: 0xf0429907 │ │ │ │ strtmi r0, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf85cf7f4 │ │ │ │ ldrb r2, [ip, r0, lsl #2] │ │ │ │ smmlar r2, r1, r6, r4 │ │ │ │ @@ -220269,26 +220221,26 @@ │ │ │ │ @ instruction: 0x462646b1 │ │ │ │ andls r4, r8, #92, 12 @ 0x5c00000 │ │ │ │ @ instruction: 0xf5074638 │ │ │ │ @ instruction: 0xf7f35780 │ │ │ │ adcsmi pc, sp, #442368 @ 0x6c000 │ │ │ │ streq lr, [r0], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x465bd8f6 │ │ │ │ - bls 0x2f909c │ │ │ │ + bls 0x2f8fdc │ │ │ │ ldrbmi r4, [fp, #-1588] @ 0xfffff9cc │ │ │ │ ldrmi r4, [r9], lr, asr #12 │ │ │ │ - blls 0x2db67c │ │ │ │ + blls 0x2db5bc │ │ │ │ ldrbmi r9, [r6], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0xf8cd42a3 │ │ │ │ @ instruction: 0xf8cdb050 │ │ │ │ cmnle r6, #68 @ 0x44 │ │ │ │ ldmible r6, {r2, r4, r5, r7, r9, lr} │ │ │ │ - beq 0x1a3770 │ │ │ │ - blge 0x6efa3c │ │ │ │ - bl 0x1ae484 │ │ │ │ + beq 0x1a36b0 │ │ │ │ + blge 0x6ef97c │ │ │ │ + bl 0x1ae3c4 │ │ │ │ @ instruction: 0xf8410181 │ │ │ │ @ instruction: 0xf8416c28 │ │ │ │ @ instruction: 0xf8412c1c │ │ │ │ usada8 sl, r0, ip, r9 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0x2100d2b8 │ │ │ │ strbmi r9, [fp], r7, lsl #30 │ │ │ │ @@ -220304,22 +220256,22 @@ │ │ │ │ strbmi r6, [sp], -r8, lsl #2 │ │ │ │ @ instruction: 0x4699463a │ │ │ │ suble r4, sl, fp, asr r5 │ │ │ │ addeq lr, r1, sp, lsl #22 │ │ │ │ streq lr, [sl], #-2980 @ 0xfffff45c │ │ │ │ adcsmi r1, r4, #25088 @ 0x6200 │ │ │ │ subge pc, r4, r0, asr #17 │ │ │ │ - beq 0x163aa0 │ │ │ │ + beq 0x1639e0 │ │ │ │ subslt pc, r0, r0, asr #17 │ │ │ │ @ instruction: 0xf67f6382 │ │ │ │ stcne 15, cr10, [fp], {94} @ 0x5e │ │ │ │ @ instruction: 0x469a4651 │ │ │ │ stmdami r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a59208 │ │ │ │ - bls 0x3272ec │ │ │ │ + bls 0x32722c │ │ │ │ vabd.s8 d30, d14, d30 │ │ │ │ vrsra.s64 d18, d16, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf24eaeda │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -220328,68 +220280,68 @@ │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi fp, [r1], -r3, ror #6 │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf1b1440c │ │ │ │ @ instruction: 0xf065fb1b │ │ │ │ - blls 0x427138 │ │ │ │ - bls 0x378f04 │ │ │ │ + blls 0x427078 │ │ │ │ + bls 0x378e44 │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - subsmi pc, r0, r7, asr #4 │ │ │ │ + addscc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strvs lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x17238d6 │ │ │ │ + blx 0x1723816 │ │ │ │ @ instruction: 0x2101e6b1 │ │ │ │ adcsmi lr, r4, #40370176 @ 0x2680000 │ │ │ │ @ instruction: 0xf101bf88 │ │ │ │ stmle r6, {r0, r9, fp} │ │ │ │ @ instruction: 0xf43f2901 │ │ │ │ smlald sl, pc, r8, pc @ │ │ │ │ str r4, [r2, -pc, asr #12] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ vhsub.s8 d25, d7, d2 │ │ │ │ - vshr.s64 d20, d0, #64 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ strtmi r0, [sl], -lr, lsr #32 │ │ │ │ movwne lr, #2509 @ 0x9cd │ │ │ │ - blx 0xfa3912 │ │ │ │ + blx 0xfa3852 │ │ │ │ @ instruction: 0xf1bfe693 │ │ │ │ @ instruction: 0xf728f95b │ │ │ │ - svclt 0x0000fda5 │ │ │ │ + svclt 0x0000fe05 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1a2c20 │ │ │ │ + blhi 0x1a2b60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf950f1bb │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ msrvs CPSR_, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bvs 0x7f80b4 │ │ │ │ + bvs 0x7f7ff4 │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf1053e01 │ │ │ │ strmi r3, [r6], #-2559 @ 0xfffff601 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr5, {6} │ │ │ │ - bl 0x201814 │ │ │ │ - b 0x1a83d8 │ │ │ │ + bl 0x201754 │ │ │ │ + b 0x1a8318 │ │ │ │ eorsmi r0, r7, lr, lsl #6 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ stcls 1, cr13, [r4], {125} @ 0x7d │ │ │ │ ldrbtpl pc, [r4], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ strmi r4, [r8], fp, lsl #13 │ │ │ │ - blhi 0x1562e4c │ │ │ │ + blhi 0x1562d8c │ │ │ │ vst1.8 {d20-d22}, [pc]! │ │ │ │ @ instruction: 0xf6cf4270 │ │ │ │ vqsub.s8 , q10, │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8cd0395 │ │ │ │ stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ stc 2, cr3, [sp, #24] │ │ │ │ @@ -220402,27 +220354,27 @@ │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ @ instruction: 0xd01d3fff │ │ │ │ strmi r6, [r0, #2099] @ 0x833 │ │ │ │ movweq lr, #15264 @ 0x3ba0 │ │ │ │ tsteq r3, r9, lsl #20 │ │ │ │ stmdbcs r0, {r0, r2, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fd068 │ │ │ │ - bls 0x22a424 │ │ │ │ + bls 0x22a364 │ │ │ │ ldrtmi r4, [r9], -fp, asr #8 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ stc2 1, cr15, [sl], #748 @ 0x2ec │ │ │ │ - blls 0x214504 │ │ │ │ + blls 0x214444 │ │ │ │ svclt 0x008c42a3 │ │ │ │ @ instruction: 0xf0052100 │ │ │ │ ldmdblt r9, {r0, r8} │ │ │ │ @ instruction: 0xe7d246d0 │ │ │ │ ldc2 1, cr15, [lr], {187} @ 0xbb │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe784c @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe778c @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1a2b48 │ │ │ │ + blhi 0x1a2a88 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf10b8ff0 │ │ │ │ stmdbcs r0, {r0, r8, r9, fp} │ │ │ │ @ instruction: 0xf1bbd040 │ │ │ │ @@ -220431,95 +220383,95 @@ │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stc2 1, cr15, [r2], {187} @ 0xbb │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ ldmdavs fp, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1, #-3996] @ 0xfffff064 │ │ │ │ strpl pc, [r0], #1103 @ 0x44f │ │ │ │ - bls 0x2ddfe8 │ │ │ │ + bls 0x2ddf28 │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ ldrbmi r2, [r0], r1, lsl #10 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - bls 0x26172c │ │ │ │ - b 0x179190 │ │ │ │ + bls 0x26166c │ │ │ │ + b 0x1790d0 │ │ │ │ @ instruction: 0xf1bb0403 │ │ │ │ ldr pc, [sp, r9, ror #24]! │ │ │ │ eorsmi r4, ip, r7, asr #4 │ │ │ │ strtmi lr, [fp], -lr, ror #14 │ │ │ │ ldrtmi r9, [sl], -r4, lsl #16 │ │ │ │ @ instruction: 0xf834f7f3 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ vrhadd.s8 , q10, q0 │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r9, r3, #4, 22 @ 0x1000 │ │ │ │ stmdbls r4, {r1, r2, r4, r5, r7, r8, fp, ip, lr, pc} │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ andlt r3, r9, r1, lsl #18 │ │ │ │ - blhi 0x1a2bdc │ │ │ │ + blhi 0x1a2b1c │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt lr, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d5, d12 │ │ │ │ vsubw.s8 q11, q0, d16 │ │ │ │ stmdbls r4, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, sl, #106496 @ 0x1a000 │ │ │ │ - bvs 0x179bf94 │ │ │ │ + bvs 0x179bed4 │ │ │ │ svclt 0x009c42a2 │ │ │ │ andsvs r1, pc, #1032192 @ 0xfc000 │ │ │ │ svclt 0x0000e79e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ - blmi 0xfecb91a8 │ │ │ │ + blmi 0xfecb90e8 │ │ │ │ @ instruction: 0x4617b0b3 │ │ │ │ teqls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bls 0x10b915c │ │ │ │ + bls 0x10b909c │ │ │ │ @ instruction: 0xf8dd460c │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, r7, pc} │ │ │ │ - blcs 0x10c17c │ │ │ │ + blcs 0x10c0bc │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ stmdale r9!, {r0, r1, r2, r3, r8, r9, sl, fp, sp}^ │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe7964 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe78a4 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 q12, q6, #56 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andsls r9, r0, #939524096 @ 0x38000000 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ tstpne r0, #22 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0004930f │ │ │ │ - blvs 0x124298 │ │ │ │ - bleq 0xfe66448c │ │ │ │ + blvs 0x1241d8 │ │ │ │ + bleq 0xfe6643cc │ │ │ │ vmov.i32 d29, #212 @ 0x000000d4 │ │ │ │ - blcs 0xe85c0 │ │ │ │ + blcs 0xe8500 │ │ │ │ vrhadd.s8 , q2, q7 │ │ │ │ vqdmlsl.s q11, d0, d0 │ │ │ │ @ instruction: 0xf8db0b95 │ │ │ │ - bcs 0xef9a4 │ │ │ │ + bcs 0xef8e4 │ │ │ │ adcshi pc, fp, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, r4, r1, pc @ │ │ │ │ addsmi r4, r5, #167772160 @ 0xa000000 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ eorsge pc, r8, #14614528 @ 0xdf0000 │ │ │ │ svcls 0x0070ee1d │ │ │ │ andcs pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf84a1c51 │ │ │ │ - bcs 0xeb9f0 │ │ │ │ + bcs 0xeb930 │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ @ instruction: 0xf826f1bb │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ - blcs 0x10ba08 │ │ │ │ + blcs 0x10b948 │ │ │ │ rscseq sp, r0, #67 @ 0x43 │ │ │ │ rschi pc, r0, r0, lsl #2 │ │ │ │ svclt 0x004806f1 │ │ │ │ @ instruction: 0xf14046b3 │ │ │ │ @ instruction: 0xf007822e │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @@ -220530,21 +220482,21 @@ │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vrshr.s64 d8, d30, #64 │ │ │ │ @ instruction: 0xf00b80f3 │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x101a84 │ │ │ │ + blcs 0x1019c4 │ │ │ │ adchi pc, r8, #0 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ cmp r6, ip, lsr r0 │ │ │ │ mcrr2 1, 8, pc, r2, cr1 @ │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7a40 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7980 @ │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ eorslt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -220558,93 +220510,93 @@ │ │ │ │ movwls r4, #49939 @ 0xc313 │ │ │ │ @ instruction: 0xf5b39b0b │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vsubl.s8 q4, d0, d10 │ │ │ │ @ instruction: 0xf006814b │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x10e2d4 │ │ │ │ + bcs 0x10e214 │ │ │ │ orrshi pc, pc, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04681a8 │ │ │ │ svcls 0x000f0320 │ │ │ │ @ instruction: 0x960f9611 │ │ │ │ @ instruction: 0xf504990b │ │ │ │ - ldc 2, cr5, [pc, #512] @ 0xe7cb4 │ │ │ │ + ldc 2, cr5, [pc, #512] @ 0xe7bf4 │ │ │ │ ldrtmi r7, [r8], -ip, asr #22 │ │ │ │ @ instruction: 0xf04f1a57 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ stc 2, cr9, [sp] │ │ │ │ - bls 0x4066d0 │ │ │ │ - blx 0xffd241b8 │ │ │ │ + bls 0x406610 │ │ │ │ + blx 0xffd240f8 │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ rschi pc, r6, #0 │ │ │ │ - bleq 0x3e49d8 │ │ │ │ + bleq 0x3e4918 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adchi pc, r3, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0c042bc │ │ │ │ - blls 0x548554 │ │ │ │ + blls 0x548494 │ │ │ │ @ instruction: 0xf140069a │ │ │ │ vqsub.s8 q12, q2, q11 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ - bls 0x46894c │ │ │ │ + bls 0x46888c │ │ │ │ ldmdavs fp, {r0, r5, r6, r9, sl, fp, ip} │ │ │ │ - blls 0x4ee6b4 │ │ │ │ + blls 0x4ee5f4 │ │ │ │ tstmi r3, #687865856 @ 0x29000000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ stmdals lr, {r0, r1, r3, r9, fp, ip, pc} │ │ │ │ subsmi r1, r2, #1328 @ 0x530 │ │ │ │ - bne 0x7b8b44 │ │ │ │ - blcc 0x137b68 │ │ │ │ + bne 0x7b8a84 │ │ │ │ + blcc 0x137aa8 │ │ │ │ mcrne 0, 3, lr, cr1, cr6, {7} │ │ │ │ @ instruction: 0xf67f4291 │ │ │ │ @ instruction: 0xf181af43 │ │ │ │ movwcs pc, #52169 @ 0xcbc9 @ │ │ │ │ str r6, [r5, r3] │ │ │ │ @ instruction: 0x23aef24e │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x109ba8 │ │ │ │ + blcs 0x109ae8 │ │ │ │ svcge 0x000cf43f │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0004f57f │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blcs 0x105bcc │ │ │ │ + blcs 0x105b0c │ │ │ │ nophi {0} │ │ │ │ ldmdage r4, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldmdbls r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdbls r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dcf1b1 │ │ │ │ mrrc2 0, 6, pc, r0, cr5 @ │ │ │ │ movwls r9, #39690 @ 0x9b0a │ │ │ │ - blls 0xff9384 │ │ │ │ - sbcmi pc, r4, r7, asr #4 │ │ │ │ + blls 0xff92c4 │ │ │ │ + andmi pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwvs lr, #22989 @ 0x59cd │ │ │ │ - blls 0x68e3e0 │ │ │ │ + blls 0x68e320 │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, lr}^ │ │ │ │ @ instruction: 0xf06f5900 │ │ │ │ @ instruction: 0xe6d9f913 │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7f24421 │ │ │ │ @ instruction: 0xf026fe8b │ │ │ │ @ instruction: 0xf0431310 │ │ │ │ stmdacs r0, {r4, r8, r9, fp} │ │ │ │ svcge 0x0019f47f │ │ │ │ - blx 0x20a41c6 │ │ │ │ + blx 0x20a4106 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r1, lsl r2 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148160 │ │ │ │ + blcc 0x1480a0 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ tst r6, r1, lsr pc │ │ │ │ @ instruction: 0xf1a54804 │ │ │ │ uxtah pc, r5, r7, ror #24 @ │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @@ -220654,113 +220606,113 @@ │ │ │ │ stccs 3, cr9, [r0, #-56] @ 0xffffffc8 │ │ │ │ addshi pc, sl, r0 │ │ │ │ vqsub.s8 d18, d4, d0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ movwls r1, #63723 @ 0xf8eb │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - bls 0x488378 │ │ │ │ + bls 0x4882b8 │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - b 0x18e84c │ │ │ │ + b 0x18e78c │ │ │ │ stmdals pc, {r3, r8, sl} @ │ │ │ │ strls r1, [r2, #-2889] @ 0xfffff4b7 │ │ │ │ mvnvc lr, #12288 @ 0x3000 │ │ │ │ - blls 0x100c840 │ │ │ │ + blls 0x100c780 │ │ │ │ ldrbmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1bb9a0c │ │ │ │ vmovne s15, s16, pc, r3 │ │ │ │ eorhi pc, lr, #0 │ │ │ │ vqdmulh.s d25, d4, d13 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ movwls r0, #4757 @ 0x1295 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ cdpne 4, 6, cr4, cr3, cr8, {1} │ │ │ │ - bne 0xfe181ca8 │ │ │ │ + bne 0xfe181be8 │ │ │ │ @ instruction: 0x46104413 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ @ instruction: 0x4604f913 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x1480b8 │ │ │ │ + blcc 0x147ff8 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ stclne 1, cr11, [r2], #-940 @ 0xfffffc54 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0xff0137f4 │ │ │ │ + blmi 0xff013734 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andpl pc, r3, r9, asr r8 @ │ │ │ │ - @ instruction: 0xf7534628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7544628 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr12, cr15, {3} @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ - @ instruction: 0xf7534100 │ │ │ │ - strtmi pc, [r8], -sp, asr #31 │ │ │ │ + @ instruction: 0xf7544100 │ │ │ │ + strtmi pc, [r8], -sp, lsr #16 │ │ │ │ @ instruction: 0xf964f7f0 │ │ │ │ ldmmi r2!, {r1, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf9ccf1a6 │ │ │ │ ssatmi lr, #20, sp, asr #15 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - strtmi r6, [pc], #-2071 @ 0xe7cd0 │ │ │ │ + strtmi r6, [pc], #-2071 @ 0xe7c10 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf01b8090 │ │ │ │ @ instruction: 0xf0001f10 │ │ │ │ @ instruction: 0xf8cd80af │ │ │ │ - blls 0x393dd4 │ │ │ │ + blls 0x393d14 │ │ │ │ ldmdbls ip!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r9, [fp], -r3, lsl #6 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ adcsmi pc, r8, #3555328 @ 0x364000 │ │ │ │ svclt 0x00024603 │ │ │ │ mvnscc pc, #4, 2 │ │ │ │ @ instruction: 0x4619195b │ │ │ │ rsbhi pc, lr, #64 @ 0x40 │ │ │ │ strtmi r9, [r8], -sp, lsl #20 │ │ │ │ - bls 0x4cc518 │ │ │ │ + bls 0x4cc458 │ │ │ │ strtmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ str r4, [r5, r4, lsl #12]! │ │ │ │ ldrtmi r9, [r3], fp, lsl #22 │ │ │ │ movwls r4, #57947 @ 0xe25b │ │ │ │ ldrmi r9, [sl], -pc, lsl #22 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - blcs 0x113adc │ │ │ │ + blcs 0x113a1c │ │ │ │ svcge 0x0071f43f │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ streq pc, [r0, #-27]! @ 0xffffffe5 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ sbcshi pc, r7, r0 │ │ │ │ vmulne.f64 d25, d2, d11 │ │ │ │ - blcc 0x14e18c │ │ │ │ + blcc 0x14e0cc │ │ │ │ ldrmi r9, [r3], #-528 @ 0xfffffdf0 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ addsmi r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf04f461d │ │ │ │ tstls r1, #32, 4 │ │ │ │ tstls r2, #805306369 @ 0x30000001 │ │ │ │ orrhi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf1c29a11 │ │ │ │ strtmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ - blls 0x4cc9a8 │ │ │ │ + blls 0x4cc8e8 │ │ │ │ strtmi r1, [r3], #-2900 @ 0xfffff4ac │ │ │ │ - blls 0x5b95f4 │ │ │ │ + blls 0x5b9534 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x588564 │ │ │ │ + blls 0x5884a4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x388490 │ │ │ │ + blls 0x3883d0 │ │ │ │ stmdaeq r5, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ tstpeq r0, r3, ror #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x70e9e8 │ │ │ │ + bl 0x70e928 │ │ │ │ movwls r0, #8963 @ 0x2303 │ │ │ │ @ instruction: 0xf1419b3c │ │ │ │ movwls r0, #256 @ 0x100 │ │ │ │ tstls r3, fp, asr r6 │ │ │ │ @ instruction: 0xf1bb990b │ │ │ │ @ instruction: 0x4607f979 │ │ │ │ @ instruction: 0xf0004284 │ │ │ │ @@ -220775,57 +220727,57 @@ │ │ │ │ andmi pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ stmdami r6!, {r0, r3, r5, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf934f1a6 │ │ │ │ ldrtmi lr, [r3], r4, lsr #12 │ │ │ │ rsbscs r4, r0, #49283072 @ 0x2f00000 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ - bl 0xff5a44b4 │ │ │ │ + bl 0xff5a43f4 │ │ │ │ ldmdbge r4, {r2, r3, r4, r5, fp, ip, pc} │ │ │ │ mcr2 1, 6, pc, cr4, cr7, {5} @ │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ ldmib sp, {r0, r3, r6, r8, pc}^ │ │ │ │ @ instruction: 0xf00b321e │ │ │ │ stmdals sl, {r4, r8, ip} │ │ │ │ @ instruction: 0x41904598 │ │ │ │ - bl 0x61e78c │ │ │ │ + bl 0x61e6cc │ │ │ │ andls r0, pc, r8 │ │ │ │ @ instruction: 0xf140980a │ │ │ │ stmdals pc, {sl, fp} @ │ │ │ │ - bl 0x1d7883c │ │ │ │ + bl 0x1d7877c │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, pc} │ │ │ │ svcge 0x0051f47f │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ sublt pc, r4, sp, asr #17 │ │ │ │ - blls 0x3e170c │ │ │ │ + blls 0x3e164c │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - bleq 0x124560 │ │ │ │ + bleq 0x1244a0 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andeq lr, r5, fp, lsl #20 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ - b 0x3bcc64 │ │ │ │ + b 0x3bcba4 │ │ │ │ ldrmi r0, [sl], -r8, lsl #22 │ │ │ │ smlatbeq fp, r1, fp, lr │ │ │ │ ldc2l 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ svclt 0x001e1c42 │ │ │ │ - bleq 0x3e2d18 │ │ │ │ + bleq 0x3e2c58 │ │ │ │ streq lr, [r0, #-2827] @ 0xfffff4f5 │ │ │ │ - bleq 0x523f98 │ │ │ │ + bleq 0x523ed8 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ - blx 0x7a448c │ │ │ │ + blx 0x7a43cc │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, ip, lsl #4 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xf728ae9c │ │ │ │ - stmdals pc, {r0, r1, r2, r9, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdals pc, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} @ │ │ │ │ cmnle r3, r8, lsr #6 │ │ │ │ strtmi r9, [r1], -sl, lsl #22 │ │ │ │ - blls 0x100cab4 │ │ │ │ + blls 0x100c9f4 │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ @ instruction: 0x4602f8fb │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vqadd.s8 q12, q10, │ │ │ │ vqshl.s64 , q10, #0 │ │ │ │ @@ -220838,76 +220790,76 @@ │ │ │ │ tstls r1, #60 @ 0x3c │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf04f8172 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ @ instruction: 0xf8dd2300 │ │ │ │ movwls fp, #41028 @ 0xa044 │ │ │ │ - blls 0x3e1ac8 │ │ │ │ + blls 0x3e1a08 │ │ │ │ andeq lr, r8, #544768 @ 0x85000 │ │ │ │ - blcc 0x14e32c │ │ │ │ - b 0x137f70 │ │ │ │ + blcc 0x14e26c │ │ │ │ + b 0x137eb0 │ │ │ │ tstmi sl, #-1946157053 @ 0x8c000003 │ │ │ │ addshi pc, r7, r0 │ │ │ │ movweq pc, #61451 @ 0xf00b @ │ │ │ │ svclt 0x00022b02 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf0403c12 │ │ │ │ - bls 0x488504 │ │ │ │ + bls 0x488444 │ │ │ │ stmdbne r3!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x18cb70 │ │ │ │ + b 0x18cab0 │ │ │ │ ldrmi r0, [r9], -r5 │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - bls 0x3c8408 │ │ │ │ + bls 0x3c8348 │ │ │ │ stmne r2, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bcc 0x14c788 │ │ │ │ + bcc 0x14c6c8 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ movwls r4, #12945 @ 0x3291 │ │ │ │ - bls 0x101e13c │ │ │ │ + bls 0x101e07c │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi fp, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, lr, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwlt lr, #2509 @ 0x9cd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xff8cf7fe │ │ │ │ ldrbt r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0xe73a461d │ │ │ │ - ldrdeq r8, [r2], ip │ │ │ │ + umulleq r8, r2, ip, r2 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ - blls 0x379a58 │ │ │ │ + blls 0x379998 │ │ │ │ ldrbpl pc, [r4, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ - blls 0x100cba4 │ │ │ │ + blls 0x100cae4 │ │ │ │ movwls r4, #1569 @ 0x621 │ │ │ │ @ instruction: 0xf8cd465b │ │ │ │ ldmdavs r8!, {r3, pc} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1bb4628 │ │ │ │ @ instruction: 0x4602f87f │ │ │ │ rsbsle r1, r5, r3, asr #24 │ │ │ │ svclt 0x00181a2d │ │ │ │ - b 0x6313c0 │ │ │ │ + b 0x631300 │ │ │ │ addle r5, r3, fp, lsl r5 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ ldrb pc, [r9, #2127]! @ 0x84f @ │ │ │ │ svceq 0x0020f01b │ │ │ │ movwcs sp, #149 @ 0x95 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x3e12e9cd │ │ │ │ - blls 0x3a1e70 │ │ │ │ + blls 0x3a1db0 │ │ │ │ ldmdbls ip!, {r3, r5, r9, sl, lr} │ │ │ │ tstls r0, r3, lsl #6 │ │ │ │ stmdbls lr, {r0, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0439a0c │ │ │ │ - bne 0x1928c30 │ │ │ │ + bne 0x1928b70 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf85af1bb │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf181ad78 │ │ │ │ @ instruction: 0x4606f95d │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ @@ -220921,115 +220873,115 @@ │ │ │ │ tstls r2, r0, lsl #3 │ │ │ │ @ instruction: 0xf81af7ff │ │ │ │ @ instruction: 0xf5a79912 │ │ │ │ strmi r5, [sp], #-896 @ 0xfffffc80 │ │ │ │ streq lr, [fp, -r3, lsl #22] │ │ │ │ movwcs lr, #1360 @ 0x550 │ │ │ │ tstcc r2, #3358720 @ 0x334000 │ │ │ │ - blls 0x1021e04 │ │ │ │ + blls 0x1021d44 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi fp, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf832f7ff │ │ │ │ - blls 0x3d4cd8 │ │ │ │ + blls 0x3d4c18 │ │ │ │ stmdbls lr, {r4, r9, fp, ip, pc} │ │ │ │ ldrmi r3, [r3], #-2817 @ 0xfffff4ff │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #17408 @ 0x4400 │ │ │ │ mcrge 4, 4, pc, cr0, cr15, {5} @ │ │ │ │ - blls 0x3e1e54 │ │ │ │ - bne 0xffa0e968 │ │ │ │ + blls 0x3e1d94 │ │ │ │ + bne 0xffa0e8a8 │ │ │ │ stclne 8, cr9, [r1], #-40 @ 0xffffffd8 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ andeq lr, r5, #184, 22 @ 0x2e000 │ │ │ │ @ instruction: 0xf160463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4f98b8 │ │ │ │ + bls 0x4f97f8 │ │ │ │ @ instruction: 0xf80ef7ff │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ usat sl, #20, r2, lsl #27 │ │ │ │ - bne 0xff1ce0ec │ │ │ │ - bl 0x1c0ccec │ │ │ │ + bne 0xff1ce02c │ │ │ │ + bl 0x1c0cc2c │ │ │ │ tstls r0, #134217728 @ 0x8000000 │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - ldc 0, cr8, [pc, #568] @ 0xe82fc │ │ │ │ + ldc 0, cr8, [pc, #568] @ 0xe823c │ │ │ │ @ instruction: 0xf04f7b70 │ │ │ │ @ instruction: 0x462132ff │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vstr s18, [sp, #48] @ 0x30 │ │ │ │ @ instruction: 0xf1ba7b02 │ │ │ │ strmi pc, [r3], -r9, ror #31 │ │ │ │ @ instruction: 0xf04042b8 │ │ │ │ - blls 0x3882f0 │ │ │ │ + blls 0x388230 │ │ │ │ movwls r9, #14606 @ 0x390e │ │ │ │ - bne 0x194eddc │ │ │ │ + bne 0x194ed1c │ │ │ │ @ instruction: 0xf02b9300 │ │ │ │ - bls 0x3ecd34 │ │ │ │ + bls 0x3ecc74 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffd6f1ba │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ mcrne 0, 3, r8, cr1, cr3, {4} │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ ldrbt r4, [sp], #1065 @ 0x429 │ │ │ │ - blvc 0x1823790 │ │ │ │ + blvc 0x18236d0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf04b9300 │ │ │ │ stmdbls fp, {r5, r8, r9} │ │ │ │ andeq pc, r2, #66 @ 0x42 │ │ │ │ - blvc 0x1a3760 │ │ │ │ + blvc 0x1a36a0 │ │ │ │ @ instruction: 0xffbef1ba │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrge 4, 2, pc, cr5, cr15, {3} @ │ │ │ │ - bl 0xfef0ed64 │ │ │ │ + bl 0xfef0eca4 │ │ │ │ ldmdals ip!, {r0, r2, fp} │ │ │ │ @ instruction: 0xf1634639 │ │ │ │ - blls 0x528948 │ │ │ │ + blls 0x528888 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @ instruction: 0xf1429300 │ │ │ │ movwcs r0, #512 @ 0x200 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7fe9a0b │ │ │ │ stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x41c344 │ │ │ │ + blls 0x41c284 │ │ │ │ @ instruction: 0xf53f0799 │ │ │ │ stmdbls fp, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ @ instruction: 0xffd0f1ba │ │ │ │ - ldc 6, cr14, [pc, #984] @ 0xe8550 │ │ │ │ + ldc 6, cr14, [pc, #984] @ 0xe8490 │ │ │ │ @ instruction: 0xf04f7b43 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ movwls r1, #523 @ 0x20b │ │ │ │ ldrbmi r4, [fp], -r0, lsr #12 │ │ │ │ - blvc 0x1a37c0 │ │ │ │ + blvc 0x1a3700 │ │ │ │ @ instruction: 0xff8ef1ba │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blcs 0x10ede4 │ │ │ │ + blcs 0x10ed24 │ │ │ │ strbt sp, [r1], ip, asr #3 │ │ │ │ smmla r8, r1, r0, r9 │ │ │ │ vpmax.s8 d25, d7, d10 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d20, d0, d0[4] │ │ │ │ andls r0, r7, #46 @ 0x2e │ │ │ │ stmib sp, {r2, r3, r4, r5, r9, fp, ip, pc}^ │ │ │ │ strtmi r6, [sl], -r3, lsl #4 │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf06e1300 │ │ │ │ @ instruction: 0xf7fffe01 │ │ │ │ @ instruction: 0xf04fbbc7 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ - blls 0x54c600 │ │ │ │ + blls 0x54c540 │ │ │ │ ldrtmi lr, [r3], r8, ror #8 │ │ │ │ @ instruction: 0xf8cde41e │ │ │ │ @ instruction: 0xf8cdb03c │ │ │ │ strbt fp, [r1], #-68 @ 0xffffffbc │ │ │ │ andpl pc, r9, sl, asr r8 @ │ │ │ │ andle r1, r7, r8, asr ip │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @@ -221042,52 +220994,52 @@ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [sl, #3093]! @ 0xc15 │ │ │ │ @ instruction: 0xf852f181 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r6, lsl r2 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe636acd4 │ │ │ │ - blx 0xffda4926 │ │ │ │ + blx 0xffda4866 │ │ │ │ @ instruction: 0xf846f181 │ │ │ │ svcne 0x0080f41b │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ andsle r4, r0, r6, lsl #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff10f7fe │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe620acbe │ │ │ │ ldrtmi r9, [r8], -fp, lsl #18 │ │ │ │ @ instruction: 0xff04f7fe │ │ │ │ cdpne 7, 6, cr14, cr1, cr0, {1} │ │ │ │ strtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0xca6232 │ │ │ │ + blx 0xca6172 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ad4640 │ │ │ │ strmi pc, [r1], -r7, lsr #27 │ │ │ │ - rsbspl pc, r0, r7, asr #4 │ │ │ │ + adcsmi pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #440]! @ 0x1b8 │ │ │ │ svclt 0x0000e7dc │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addlt r4, sl, r0, asr sl │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ - blcs 0xe8ab8 │ │ │ │ + blcs 0xe89f8 │ │ │ │ vorr.i32 , #219 @ 0x000000db │ │ │ │ stmiblt fp, {r0, r1, r3, r8, r9} │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe82c4 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe8204 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ vrhadd.s8 , q2, q10 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf04fb9f3 │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ @@ -221116,17 +221068,17 @@ │ │ │ │ @ instruction: 0x4680ff79 │ │ │ │ @ instruction: 0x1e69b950 │ │ │ │ strmi r4, [ip], #-1538 @ 0xfffff9fe │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf9a6f7f3 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ - blcs 0xfea44 │ │ │ │ - blcc 0x15f86c │ │ │ │ - blcs 0xfca4c │ │ │ │ + blcs 0xfe984 │ │ │ │ + blcc 0x15f7ac │ │ │ │ + blcs 0xfc98c │ │ │ │ stmdami r3!, {r1, r2, r6, r7, r8, ip, lr, pc} │ │ │ │ cdp2 1, 7, cr15, cr8, cr5, {5} │ │ │ │ stmdami r1!, {r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b0f1a5 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vsubw.s8 q9, q8, d26 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -221142,25 +221094,25 @@ │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ stc2l 1, cr15, [r0], {176} @ 0xb0 │ │ │ │ @ instruction: 0xf834f065 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d7, d2 │ │ │ │ - vshr.s64 d21, d4, #64 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06e5600 │ │ │ │ @ instruction: 0xe776fcff │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d17, d7, d0 │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ @ instruction: 0xe76cfcf5 │ │ │ │ - blx 0x6a4ade │ │ │ │ - @ instruction: 0xff60f727 │ │ │ │ + blx 0x6a4a1e │ │ │ │ + @ instruction: 0xffc0f727 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @@ -221171,21 +221123,21 @@ │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ tstls r2, r1, lsl #18 │ │ │ │ addsmi fp, r1, #671088642 @ 0x28000002 │ │ │ │ sadd8mi fp, r0, r8 │ │ │ │ @ instruction: 0xf1c6d81c │ │ │ │ strmi r0, [r1], #-257 @ 0xfffffeff │ │ │ │ ldmdale r7, {r0, r2, r3, r7, r9, lr} │ │ │ │ - bleq 0x1a4480 │ │ │ │ - bcs 0x11c460 │ │ │ │ + bleq 0x1a43c0 │ │ │ │ + bcs 0x11c3a0 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1c49f10 │ │ │ │ strmi r0, [r1], #-257 @ 0xfffffeff │ │ │ │ stmdale fp, {r0, r1, r2, r3, r7, r9, lr} │ │ │ │ - bleq 0x1a4588 │ │ │ │ + bleq 0x1a44c8 │ │ │ │ ldrbtle r0, [ip], #-2009 @ 0xfffff827 │ │ │ │ tstls r3, r1, ror #28 │ │ │ │ @ instruction: 0xf1c4b9ea │ │ │ │ strmi r0, [r1], #-257 @ 0xfffffeff │ │ │ │ ldmdble pc, {r0, r2, r3, r7, r9, lr} @ │ │ │ │ @ instruction: 0xff2cf180 │ │ │ │ andcs r4, ip, #3145728 @ 0x300000 │ │ │ │ @@ -221215,31 +221167,31 @@ │ │ │ │ vqadd.s8 q12, q10, q1 │ │ │ │ @ instruction: 0xf2c05bf4 │ │ │ │ @ instruction: 0x46220b95 │ │ │ │ movwls r4, #17969 @ 0x4631 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0xf1bc4428 │ │ │ │ mcrrne 12, 9, pc, r3, cr7 @ │ │ │ │ - blls 0x1f9cec │ │ │ │ + blls 0x1f9c2c │ │ │ │ @ instruction: 0xf8d9d016 │ │ │ │ @ instruction: 0xf8db1000 │ │ │ │ - bl 0xfe9184f0 │ │ │ │ + bl 0xfe918430 │ │ │ │ stmdbcs r0, {r2, r3, r8, fp} │ │ │ │ sbcshi pc, ip, r0 │ │ │ │ addmi r9, r8, #196608 @ 0x30000 │ │ │ │ rschi pc, r2, r0, asr #4 │ │ │ │ andeq lr, r5, ip, lsl #22 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ stc2 1, cr15, [r0], {188} @ 0xbc │ │ │ │ cdp2 1, 13, cr15, cr6, cr0, {4} │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x1488c4 │ │ │ │ + blcc 0x148804 │ │ │ │ andcc pc, r7, r8, asr #16 │ │ │ │ @ instruction: 0x4648b153 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -221252,60 +221204,60 @@ │ │ │ │ andne pc, r7, r8, asr #16 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf1bb80ab │ │ │ │ tstle r6, r0, lsl #30 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ - blls 0x1e694c │ │ │ │ + blls 0x1e688c │ │ │ │ cmple sl, r2, asr #24 │ │ │ │ cdp2 1, 9, cr15, cr14, cr0, {4} │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ ldmdami ip, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a49304 │ │ │ │ - blls 0x228414 │ │ │ │ + blls 0x228354 │ │ │ │ svceq 0x0000f1bb │ │ │ │ vhadd.s8 , q2, q9 │ │ │ │ @ instruction: 0xf2c05bf4 │ │ │ │ ldmdals r0, {r0, r2, r4, r7, r8, r9, fp} │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrdgt pc, [r0], -fp │ │ │ │ andls r4, r0, r0, ror #8 │ │ │ │ andeq lr, ip, r5, lsl #22 │ │ │ │ stc2 1, cr15, [ip], #-752 @ 0xfffffd10 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ - blcs 0xf9fc0 │ │ │ │ + blcs 0xf9f00 │ │ │ │ @ instruction: 0xf1b0d03e │ │ │ │ strdle r3, [r7], pc @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ mrc2 7, 1, pc, cr0, cr14, {7} │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ movwls r1, #15971 @ 0x3e63 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - blls 0x1a6a94 │ │ │ │ + blls 0x1a69d4 │ │ │ │ andcs r4, r0, #6291456 @ 0x600000 │ │ │ │ strtmi r4, [r8], -fp, lsr #8 │ │ │ │ @ instruction: 0x4619469a │ │ │ │ @ instruction: 0xf854f7f3 │ │ │ │ @ instruction: 0x46284651 │ │ │ │ stc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ strbmi r9, [r8], -r3, lsl #24 │ │ │ │ subeq pc, r8, #70 @ 0x46 │ │ │ │ strtmi r4, [r1], -ip, asr #8 │ │ │ │ @ instruction: 0xf848f7f3 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xffea660a │ │ │ │ + blx 0xffea654a │ │ │ │ vabd.s8 d30, d20, d2 │ │ │ │ @ instruction: 0xf2c05bf4 │ │ │ │ @ instruction: 0xf0430b95 │ │ │ │ strtmi r0, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf8db4631 │ │ │ │ strbtmi ip, [r0], #-0 │ │ │ │ - bl 0x24c62c │ │ │ │ + bl 0x24c56c │ │ │ │ @ instruction: 0xf1bc000c │ │ │ │ @ instruction: 0xf8d9fbed │ │ │ │ strmi r3, [r1], r0 │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ svccc 0x00fff1b9 │ │ │ │ svcge 0x0068f43f │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @@ -221313,15 +221265,15 @@ │ │ │ │ movwls r1, #15971 @ 0x3e63 │ │ │ │ cdpne 7, 6, cr14, cr1, cr2, {6} │ │ │ │ @ instruction: 0xf4ff428a │ │ │ │ strbt sl, [pc], r3, lsl #30 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ svclt 0x00182a00 │ │ │ │ @ instruction: 0xf4bf42a6 │ │ │ │ - bl 0x254324 │ │ │ │ + bl 0x254264 │ │ │ │ stmdbne r9!, {r1, r2, r8, r9, fp} │ │ │ │ @ instruction: 0xf4bf458b │ │ │ │ @ instruction: 0xf04faf28 │ │ │ │ strls r0, [r4, #-2560] @ 0xfffff600 │ │ │ │ ldrbmi r9, [r5], -r5, lsl #8 │ │ │ │ @ instruction: 0x46ca465c │ │ │ │ ldrtmi r4, [r9], fp, lsl #13 │ │ │ │ @@ -221336,27 +221288,27 @@ │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ str sl, [sl, -r7, ror #30] │ │ │ │ ldrmi r4, [r1, #610] @ 0x262 │ │ │ │ @ instruction: 0xe723d990 │ │ │ │ movwls r4, #14351 @ 0x380f │ │ │ │ @ instruction: 0xff08f1a4 │ │ │ │ strb r9, [lr, -r3, lsl #22] │ │ │ │ - blne 0x334acc │ │ │ │ + blne 0x334a0c │ │ │ │ @ instruction: 0xf63f4589 │ │ │ │ adcmi sl, r6, #25, 30 @ 0x64 │ │ │ │ - blne 0xd5ecdc │ │ │ │ + blne 0xd5ec1c │ │ │ │ andls r1, r4, #168, 18 @ 0x2a0000 │ │ │ │ stc2 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ - bl 0xfe98eef4 │ │ │ │ + bl 0xfe98ee34 │ │ │ │ ldrb r0, [r7, -r0, lsl #18]! │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf727e7a4 │ │ │ │ - svclt 0x0000fdd9 │ │ │ │ + svclt 0x0000fe39 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @@ -221404,18 +221356,18 @@ │ │ │ │ @ instruction: 0x1e71b978 │ │ │ │ strtmi r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ mrc2 7, 7, pc, cr6, cr2, {7} │ │ │ │ bicslt lr, sp, #9 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ - blx 0xffea67a0 │ │ │ │ + blx 0xffea66e0 │ │ │ │ @ instruction: 0xf857bb20 │ │ │ │ - blcs 0xf4800 │ │ │ │ - blcc 0x15fcd4 │ │ │ │ + blcs 0xf4740 │ │ │ │ + blcc 0x15fc14 │ │ │ │ andcc pc, r8, r7, asr #16 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ @ instruction: 0xf1a5481d │ │ │ │ @ instruction: 0x4628fc33 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -221428,43 +221380,43 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - blx 0xff4a4f22 │ │ │ │ + blx 0xff4a4e62 │ │ │ │ ldc2l 0, cr15, [ip], #-76 @ 0xffffffb4 │ │ │ │ strb r4, [ip, r5, lsl #12] │ │ │ │ @ instruction: 0xf1a44808 │ │ │ │ ldr pc, [pc, r5, asr #28]! │ │ │ │ @ instruction: 0xf1a44806 │ │ │ │ ldr pc, [lr, r1, asr #28] │ │ │ │ @ instruction: 0xf1a44804 │ │ │ │ @ instruction: 0xf857fe3d │ │ │ │ strb r3, [r0, r8] │ │ │ │ - stc2 7, cr15, [r4, #-156]! @ 0xffffff64 │ │ │ │ + stc2 7, cr15, [r4, #156] @ 0x9c │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsr #1 │ │ │ │ strmi r4, [pc], -r3, asr #23 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ subscs r9, r8, #5 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf1ac0300 │ │ │ │ @ instruction: 0xf1baee88 │ │ │ │ - b 0x14e6ba8 │ │ │ │ + b 0x14e6ae8 │ │ │ │ @ instruction: 0xf5bb0b80 │ │ │ │ svclt 0x00b84f80 │ │ │ │ - blmi 0xfe1259e4 │ │ │ │ + blmi 0xfe125924 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf10b80d7 │ │ │ │ eormi r3, r3, #-67108861 @ 0xfc000003 │ │ │ │ sbchi pc, fp, r0, asr #32 │ │ │ │ tstcs r2, sl, lsl #20 │ │ │ │ @ instruction: 0xf1bd4638 │ │ │ │ @ instruction: 0xf013fcdb │ │ │ │ @@ -221478,15 +221430,15 @@ │ │ │ │ mcrcc 8, 0, r7, cr1, cr15, {7} │ │ │ │ submi r4, r0, #100663296 @ 0x6000000 │ │ │ │ vceq.i32 d22, d15, d10 │ │ │ │ andmi r0, r6, fp, lsl #16 │ │ │ │ ldrmi r4, [r0, #1730]! @ 0x6c2 │ │ │ │ @ instruction: 0x46b2bf38 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ - bcs 0x10cd18 │ │ │ │ + bcs 0x10cc58 │ │ │ │ adcshi pc, r3, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, sl, r1, pc @ │ │ │ │ addsmi r4, r4, #167772160 @ 0xa000000 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xee1d4a9e │ │ │ │ andls r0, r7, r0, ror pc │ │ │ │ @@ -221499,36 +221451,36 @@ │ │ │ │ addshi pc, pc, r0 │ │ │ │ addmi pc, r0, #352321536 @ 0x15000000 │ │ │ │ adcshi pc, fp, r0 │ │ │ │ @ instruction: 0xf0c045b0 │ │ │ │ vrhadd.s8 d24, d4, d9 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, r9} │ │ │ │ - bleq 0x1a3564 │ │ │ │ + bleq 0x1a34a4 │ │ │ │ cmpphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f415 │ │ │ │ andcs fp, r3, #12, 30 @ 0x30 │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - ldc 3, cr2, [pc, #200] @ 0xe8a30 │ │ │ │ + ldc 3, cr2, [pc, #200] @ 0xe8970 │ │ │ │ @ instruction: 0xf04f7b87 │ │ │ │ @ instruction: 0x465831ff │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - blvc 0x1a3fac │ │ │ │ - blx 0xfe725066 │ │ │ │ + blvc 0x1a3eec │ │ │ │ + blx 0xfe724fa6 │ │ │ │ ldrbmi r4, [r8, #-1542] @ 0xfffff9fa │ │ │ │ cmpphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ @ instruction: 0xf1bd4659 │ │ │ │ strmi pc, [r2], -fp, lsr #24 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ ldrbmi r8, [sl, #-326] @ 0xfffffeba │ │ │ │ cmpphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4199d06 │ │ │ │ - b 0x14c07a8 │ │ │ │ + b 0x14c06e8 │ │ │ │ svclt 0x000c3969 │ │ │ │ subcs r2, r9, #-1342177276 @ 0xb0000004 │ │ │ │ @ instruction: 0xf0094425 │ │ │ │ strtmi r0, [r9], -r4, lsl #18 │ │ │ │ andeq lr, r2, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xf7f24620 │ │ │ │ strtmi pc, [r9], -fp, ror #28 │ │ │ │ @@ -221536,26 +221488,26 @@ │ │ │ │ eorcs pc, r8, r9, lsl sl @ │ │ │ │ ldc2l 1, cr15, [r8], {67} @ 0x43 │ │ │ │ orrvs r2, r5, r0, lsl #4 │ │ │ │ msrvs R8_usr, r5 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r2, r2, asr #2 │ │ │ │ @ instruction: 0xf0726104 │ │ │ │ - blmi 0x1ba7584 │ │ │ │ + blmi 0x1ba74c4 │ │ │ │ ldmpl fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x1ac8ea4 │ │ │ │ + bmi 0x1ac8de4 │ │ │ │ stmdbls r7, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfcb48 │ │ │ │ + blcs 0xfca88 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf44f9b05 │ │ │ │ @ instruction: 0xf5a34100 │ │ │ │ ldccc 5, cr5, [r0, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf7534628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4626d475 │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ @@ -221579,33 +221531,33 @@ │ │ │ │ @ instruction: 0x4620e7d8 │ │ │ │ @ instruction: 0x4651465a │ │ │ │ @ instruction: 0xf7fe9308 │ │ │ │ strmi pc, [r4], -pc, ror #28 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vhadd.s8 q12, q10, q2 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ - blls 0x2e94e8 │ │ │ │ + blls 0x2e9428 │ │ │ │ ldmdavs r2, {r4, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x102b08 │ │ │ │ + bl 0x102a48 │ │ │ │ @ instruction: 0xf0000b02 │ │ │ │ @ instruction: 0xf415809b │ │ │ │ - blx 0xfedc08a8 │ │ │ │ + blx 0xfedc07e8 │ │ │ │ svclt 0x000cf583 │ │ │ │ andcs r2, r1, #805306368 @ 0x30000000 │ │ │ │ teqcs r2, #1785856 @ 0x1b4000 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r8, lsl #6 │ │ │ │ stmiane r1!, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xff00f7f1 │ │ │ │ rsble r2, r7, r0, lsl #16 │ │ │ │ ldrmi r9, [r0, #2825]! @ 0xb09 │ │ │ │ ldmdavs r9, {r3, r9, fp, ip, pc} │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bl 0x202b48 │ │ │ │ + bl 0x202a88 │ │ │ │ rsble r0, fp, r3, lsl #22 │ │ │ │ svcpl 0x0080f415 │ │ │ │ svclt 0x00144615 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ svclt 0x00180310 │ │ │ │ @@ -221616,70 +221568,70 @@ │ │ │ │ @ instruction: 0x2c009b08 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf06ee7b1 │ │ │ │ @ instruction: 0x4605f919 │ │ │ │ addle r2, r4, r0, lsl #16 │ │ │ │ eorcs r4, r4, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ strtmi r0, [r6], -lr, lsr #32 │ │ │ │ @ instruction: 0xf99ef19c │ │ │ │ @ instruction: 0xf7f14628 │ │ │ │ strtmi pc, [r8], -pc, lsl #28 │ │ │ │ @ instruction: 0xf908f06e │ │ │ │ @ instruction: 0x4628e774 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf882f753 │ │ │ │ + @ instruction: 0xf8e2f753 │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ @ instruction: 0xe763fa19 │ │ │ │ @ instruction: 0xf1a54810 │ │ │ │ ldrb pc, [r3, -r1, lsl #21] @ │ │ │ │ - bl 0x1f04e0 │ │ │ │ + bl 0x1f0420 │ │ │ │ ldrtmi r0, [r1], #-8 │ │ │ │ mrc2 7, 5, pc, cr0, cr1, {7} │ │ │ │ vrhadd.s8 , q10, q0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf4150395 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ - bl 0x202be8 │ │ │ │ + bl 0x202b28 │ │ │ │ ldrbt r0, [r0], r3, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ stmdbls r7, {r1, r4, r5, r9, fp, lr} │ │ │ │ - blcs 0xfecf0 │ │ │ │ - blcc 0x1600ec │ │ │ │ - blcs 0xfccf8 │ │ │ │ + blcs 0xfec30 │ │ │ │ + blcc 0x16002c │ │ │ │ + blcs 0xfcc38 │ │ │ │ svcge 0x003cf47f │ │ │ │ @ instruction: 0xf1a5482e │ │ │ │ @ instruction: 0xe737fa51 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r9], r9 │ │ │ │ strbmi r4, [sl], -r0, lsl #19 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ - blx 0x5252be │ │ │ │ + blx 0x5251fe │ │ │ │ mcrrne 6, 0, r4, r1, cr2 │ │ │ │ mcrge 4, 7, pc, cr5, cr15, {3} @ │ │ │ │ - blx 0xfed24c20 │ │ │ │ + blx 0xfed24b60 │ │ │ │ strb r4, [r1, r6, lsl #12]! │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ movwls r4, #34393 @ 0x8659 │ │ │ │ - blx 0x1252de │ │ │ │ + blx 0x12521e │ │ │ │ strmi r9, [r2], -r8, lsl #22 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ movwls sl, #24276 @ 0x5ed4 │ │ │ │ - blx 0xfe8a4c44 │ │ │ │ + blx 0xfe8a4b84 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x46584651 │ │ │ │ - blx 0xca6c00 │ │ │ │ + blx 0xca6b40 │ │ │ │ ldmdavs fp, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bicsle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf06fe7d5 │ │ │ │ strb r0, [r1, fp, lsl #12] │ │ │ │ andle r1, r8, r7, asr #24 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ adcsle r2, fp, r0, lsl #26 │ │ │ │ @@ -221689,24 +221641,24 @@ │ │ │ │ stmdavs r3, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r1, lsl fp │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ @ instruction: 0x4606fa7b │ │ │ │ adcle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf1bde7dc │ │ │ │ @ instruction: 0xf727fee3 │ │ │ │ - vqdmulh.s d31, d7, d29 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vqdmulh.s d31, d23, d13 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ - blmi 0x1e8d18 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + blmi 0x1e8c58 │ │ │ │ adcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xff16f188 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ - ldrshteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, r4, lsr r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr12, {1} │ │ │ │ addlt r6, r3, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -221727,27 +221679,27 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ eorsle r0, pc, r0, lsl #30 │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - blx 0xfe7253dc │ │ │ │ - blx 0xa24d38 │ │ │ │ + blx 0xfe72531c │ │ │ │ + blx 0xa24c78 │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0xff3e0 │ │ │ │ - blcc 0x1601ec │ │ │ │ + blcs 0xff320 │ │ │ │ + blcc 0x16012c │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami sl, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 0xff8253aa │ │ │ │ + blx 0xff8252ea │ │ │ │ ldmdami r8, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf99cf1a5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -221756,29 +221708,29 @@ │ │ │ │ stmdbeq r1, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ strbmi r4, [r1], -r1, asr #9 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4649f857 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strb pc, [fp, fp, ror #20] @ │ │ │ │ - blcs 0xff448 │ │ │ │ - blcc 0x160184 │ │ │ │ + blcs 0xff388 │ │ │ │ + blcc 0x1600c4 │ │ │ │ @ instruction: 0xb11351bb │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ stmdami r4, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf974f1a5 │ │ │ │ @ instruction: 0xf727e7f8 │ │ │ │ - svclt 0x0000fa99 │ │ │ │ + svclt 0x0000faf9 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ff8c │ │ │ │ + bl 0xfec3fecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x52cb34 │ │ │ │ + blmi 0x52ca74 │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf1ac0300 │ │ │ │ stmdage r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldc2l 1, cr15, [r0], {140} @ 0x8c │ │ │ │ @@ -221787,134 +221739,134 @@ │ │ │ │ @ instruction: 0xf1b4fb99 │ │ │ │ @ instruction: 0x4621fdfb │ │ │ │ stc2 1, cr15, [r0], {140} @ 0x8c │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ ldc2l 1, cr15, [lr], #560 @ 0x230 │ │ │ │ @ instruction: 0xf18ca801 │ │ │ │ mulcs r1, sp, ip │ │ │ │ - blx 0xffea54a8 │ │ │ │ + blx 0xffea53e8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ffe4 │ │ │ │ + bl 0xfec3ff24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x166cd4c │ │ │ │ + bmi 0x166cc8c │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwls r9, #25349 @ 0x6305 │ │ │ │ - blcs 0x2b0a54 │ │ │ │ + blcs 0x2b0994 │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - ldrbtvc pc, [r4], -r7, asr #12 @ │ │ │ │ + ldrtvs pc, [r4], r7, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf1bd9600 │ │ │ │ stmiavs r3!, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf1bd9600 │ │ │ │ - bge 0x228438 │ │ │ │ + bge 0x228378 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - adcvs pc, r0, r7, asr #4 │ │ │ │ + rscpl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfffa4ffa │ │ │ │ + blx 0xfffa4f3a │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - strbpl pc, [r4, #-1610]! @ 0xfffff9b6 @ │ │ │ │ + strmi pc, [r4, #1610]! @ 0x64a │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x2707d0 │ │ │ │ + bcs 0x270710 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x18f7008 │ │ │ │ + blpl 0x18f6f48 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - ldrvs pc, [r4, #-583]! @ 0xfffffdb9 │ │ │ │ + ldrbpl pc, [r4, #-583]! @ 0xfffffdb9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - addvs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + sbcpl pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strvs pc, [r8, #-583]! @ 0xfffffdb9 │ │ │ │ + strbpl pc, [r8, #-583]! @ 0xfffffdb9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - subsvs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + addspl pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrvs pc, [r8, #-583]! @ 0xfffffdb9 │ │ │ │ + ldrbpl pc, [r8, #-583]! @ 0xfffffdb9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - addvs pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + sbcpl pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d23, d28 │ │ │ │ - vabal.s8 q11, d0, d28 │ │ │ │ + vmls.f d21, d0, d0[7] │ │ │ │ @ instruction: 0xf647052e │ │ │ │ - vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ + @ instruction: 0xf2c066b4 │ │ │ │ stmvs r3, {r0, r1, r2, r3, r5, r9, sl} │ │ │ │ @ instruction: 0xf647e7a9 │ │ │ │ - vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ + @ instruction: 0xf2c066b4 │ │ │ │ str r0, [r4, pc, lsr #12]! │ │ │ │ - subvs pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + addpl pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vabd.s8 d30, d23, d24 │ │ │ │ - vmlal.s q11, d0, d0[0] │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ str r0, [r3, lr, lsr #4]! │ │ │ │ - addsvs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + sbcspl pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d23, d14 │ │ │ │ - vmov.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d21, d8, #64 │ │ │ │ ldr r0, [r9, lr, lsr #4] │ │ │ │ - addsvs pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + sbcspl pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d23, d4 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d21, d24, #64 │ │ │ │ str r0, [pc, lr, lsr #4] │ │ │ │ - rsbsvs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + adcspl pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vabd.s8 d30, d23, d10 │ │ │ │ - vmlal.s q11, d0, d0[6] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ str r0, [r5, lr, lsr #4] │ │ │ │ - rsbvs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + adcpl pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40150 │ │ │ │ + bl 0xfec40090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd0 │ │ │ │ - bmi 0x1afdb7c │ │ │ │ + bmi 0x1afdabc │ │ │ │ strmi fp, [ip], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ vhsub.s8 d23, d30, d4 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ stmdbcs r6, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd572900 │ │ │ │ mrrcle 9, 4, r2, lr, cr0 @ │ │ │ │ subvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x1000e8 │ │ │ │ + blcs 0x100028 │ │ │ │ @ instruction: 0x4621d15d │ │ │ │ @ instruction: 0xf02c4628 │ │ │ │ stccs 15, cr15, [r8], {153} @ 0x99 │ │ │ │ stccs 13, cr13, [fp], {78} @ 0x4e │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf8b6f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x128b58 │ │ │ │ + blcs 0x128a98 │ │ │ │ @ instruction: 0x2606d177 │ │ │ │ @ instruction: 0xff88f02c │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mcr2 7, 3, pc, cr14, cr13, {7} @ │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ @@ -221932,25 +221884,25 @@ │ │ │ │ @ instruction: 0xf8f0f1b9 │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs pc, {r4, r5, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf9b8f1ad │ │ │ │ andls r4, r0, r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsbsvc pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + adcsvs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vhsub.s8 d25, d7, d1 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ @ instruction: 0xf1bd022e │ │ │ │ ldr pc, [r8, fp, lsr #22]! │ │ │ │ cmple r9, r0, lsl #22 │ │ │ │ @ instruction: 0xf02c4626 │ │ │ │ ldr pc, [r2, r9, asr #30]! │ │ │ │ ldcle 12, cr2, [r0, #8]! │ │ │ │ - blcs 0x122f34 │ │ │ │ + blcs 0x122e74 │ │ │ │ @ instruction: 0x2641d157 │ │ │ │ @ instruction: 0xff40f02c │ │ │ │ vabd.s8 d30, d30, d25 │ │ │ │ vrsra.s64 d18, d26, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, sl, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ @@ -221964,15 +221916,15 @@ │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ cdp2 1, 5, cr15, cr2, cr15, {5} │ │ │ │ @ instruction: 0xf9c6f064 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d7, d1 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ strls r0, [r0, #-46] @ 0xffffffd2 │ │ │ │ cdp2 0, 9, cr15, cr2, cr13, {3} │ │ │ │ vaba.s8 q15, q7, │ │ │ │ vrsra.s64 d18, d26, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r0, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ @@ -221984,15 +221936,15 @@ │ │ │ │ vrsra.s64 d18, d26, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ cdp2 0, 15, cr15, cr6, cr12, {1} │ │ │ │ @ instruction: 0x4633e75f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - andvc pc, ip, r7, asr #4 │ │ │ │ + subvs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr10, cr13, {3} │ │ │ │ strbcs lr, [r1], -sp, asr #14 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ @@ -222020,33 +221972,33 @@ │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ subvs r6, r3, r3 │ │ │ │ @ instruction: 0xf8154629 │ │ │ │ ldrbmi r4, [r1], #-3841 @ 0xfffff0ff │ │ │ │ stccc 6, cr4, [r1], {48} @ 0x30 │ │ │ │ stmdale ip, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - blx 0x14257ae │ │ │ │ + blx 0x14256ee │ │ │ │ @ instruction: 0xf0041162 │ │ │ │ teqlt r0, pc, lsl r4 │ │ │ │ eorcc pc, r2, r7, asr r8 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r8 │ │ │ │ @ instruction: 0xf8474323 │ │ │ │ strbmi r3, [sp, #-34] @ 0xffffffde │ │ │ │ andcs sp, r0, r8, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec403b0 │ │ │ │ + bl 0xfec402f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x4b5dc8 │ │ │ │ + blmi 0x4b5d08 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb4f7ff │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ rsbvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ @@ -222064,53 +222016,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strbvs pc, [ip, #-581] @ 0xfffffdbb @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ - blx 0x20a585c │ │ │ │ + blx 0x20a579c │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ @ instruction: 0x4623d014 │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0031b5b │ │ │ │ mcrne 2, 2, r0, cr8, cr15, {0} │ │ │ │ ldmdacs pc!, {r0, r1, r3, r4, r6, r8, ip} @ │ │ │ │ vpmax.s8 d15, d2, d6 │ │ │ │ @ instruction: 0xf859d8f1 │ │ │ │ andsmi r3, sl, #35 @ 0x23 │ │ │ │ ldrtmi sp, [r8], -sp, ror #1 │ │ │ │ - blx 0xfe5a5888 │ │ │ │ + blx 0xfe5a57c8 │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 10, cr15, cr0, cr12, {6} │ │ │ │ smulllt r4, pc, r9, fp @ │ │ │ │ - bpl 0x326908 │ │ │ │ + bpl 0x326848 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ stmdage sp, {r7, r9, sp} │ │ │ │ movtls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib r2, {r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1aca82d │ │ │ │ vmul.i8 q15, q7, q15 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1aa2395 │ │ │ │ tstcs r0, r0, lsl sl │ │ │ │ addshi pc, r4, #14286848 @ 0xda0000 │ │ │ │ smlabtne r9, sp, r9, lr │ │ │ │ - bcs 0x10332c │ │ │ │ + bcs 0x10326c │ │ │ │ vrhadd.s8 , q7, q15 │ │ │ │ @ instruction: 0xf2c06690 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ @ instruction: 0xf1046023 │ │ │ │ ldmdavs r3!, {r2, r8, fp} │ │ │ │ ldrble r0, [sp], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ @@ -222122,163 +222074,163 @@ │ │ │ │ @ instruction: 0x61236923 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #7 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #6 │ │ │ │ andcs r4, r0, #78643200 @ 0x4b00000 │ │ │ │ stc2l 0, cr15, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x46046833 │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ - bllt 0xfebd7974 │ │ │ │ + bllt 0xfebd78b4 │ │ │ │ ldmdavs sl, {r2, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ andcs fp, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mcrne 15, 2, r8, cr7, cr0, {7} │ │ │ │ vqsub.s8 d18, d5, d4 │ │ │ │ vmlsl.s q11, d0, d0[3] │ │ │ │ - blx 0x16ad9e │ │ │ │ + blx 0x16acde │ │ │ │ mrrcvs 2, 0, r6, r2, cr7 │ │ │ │ - bcs 0x117adc │ │ │ │ + bcs 0x117a1c │ │ │ │ @ instruction: 0xf1a4d154 │ │ │ │ - blcs 0x169fa8 │ │ │ │ + blcs 0x169ee8 │ │ │ │ @ instruction: 0x2c1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ @ instruction: 0x41237379 │ │ │ │ ldrble r0, [r3, #2009] @ 0x7d9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ - blx 0x8a5a4a │ │ │ │ + blx 0x8a598a │ │ │ │ @ instruction: 0xf18c2113 │ │ │ │ strb pc, [r9, r3, lsr #19] @ │ │ │ │ @ instruction: 0xf00aa92d │ │ │ │ bfi pc, fp, (invalid: 22:5) @ │ │ │ │ andls sl, r3, #737280 @ 0xb4000 │ │ │ │ - blx 0x6a53ba │ │ │ │ - bcs 0x10fba0 │ │ │ │ + blx 0x6a52fa │ │ │ │ + bcs 0x10fae0 │ │ │ │ ldrsbt sp, [r1], -sp │ │ │ │ strbmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf726a82d │ │ │ │ - ldr lr, [fp, lr, ror #29] │ │ │ │ + ldr lr, [fp, lr, asr #30] │ │ │ │ @ instruction: 0x23b8f24e │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrvs pc, [r0], lr, asr #4 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x10b424 │ │ │ │ + blcs 0x10b364 │ │ │ │ ldmdavs r3!, {r0, r3, r7, ip, lr, pc} │ │ │ │ strle r0, [r6, #1051] @ 0x41b │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x107438 │ │ │ │ + blcs 0x107378 │ │ │ │ @ instruction: 0xf10dd072 │ │ │ │ stmib sp, {r4, r8, fp}^ │ │ │ │ strbmi r1, [r8], -r4, lsl #2 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ stc2 1, cr15, [r6], #700 @ 0x2bc │ │ │ │ @ instruction: 0xf81af064 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vabd.s8 d21, d7, d0 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ strb pc, [r8, -r7, ror #25]! @ │ │ │ │ addle r2, r9, r1, lsl #20 │ │ │ │ adcsle r3, r3, r1, lsl #4 │ │ │ │ - bleq 0x625544 │ │ │ │ + bleq 0x625484 │ │ │ │ stmdbge fp, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - blx 0x3d3446 │ │ │ │ - bl 0x1e8030 │ │ │ │ + blx 0x3d3386 │ │ │ │ + bl 0x1e7f70 │ │ │ │ ldrtmi r0, [r3], #2571 @ 0xa0b │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8da930c │ │ │ │ movwls r3, #45068 @ 0xb00c │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ ldrdcc pc, [r8], #-139 @ 0xffffff75 │ │ │ │ strle r0, [sl], #-90 @ 0xffffffa6 │ │ │ │ svclt 0x00d82c00 │ │ │ │ stcle 6, cr4, [r3, #-132] @ 0xffffff7c │ │ │ │ svclt 0x00cc2c40 │ │ │ │ ldcpl 1, cr2, [r1, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0xf18ca80d │ │ │ │ @ instruction: 0xf508f99b │ │ │ │ stmdage r9, {r0, r3, r8, r9, fp, ip, lr} │ │ │ │ - bleq 0x62587c │ │ │ │ + bleq 0x6257bc │ │ │ │ @ instruction: 0xf7ff4659 │ │ │ │ @ instruction: 0xf508fe71 │ │ │ │ @ instruction: 0xf5085300 │ │ │ │ tstcc r4, fp, lsl #2 │ │ │ │ cmppcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ ldrbmi fp, [r9], -r2, lsl #18 │ │ │ │ ldrbmi sl, [r8], -sp, lsl #20 │ │ │ │ @ instruction: 0xf18c9303 │ │ │ │ andscs pc, r4, #3981312 @ 0x3cc000 │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ andvs pc, r7, #2048 @ 0x800 │ │ │ │ cmppne r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ @ instruction: 0x07536c92 │ │ │ │ - blge 0x35e8c4 │ │ │ │ + blge 0x35e804 │ │ │ │ ldrbmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xffd8f758 │ │ │ │ - blx 0x1b20ea │ │ │ │ + @ instruction: 0xf838f759 │ │ │ │ + blx 0x1b202a │ │ │ │ ldcvs 6, cr6, [r3], #28 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ ldrbtvs r2, [r3], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0x462be736 │ │ │ │ ldrbmi sl, [r1], -r9, lsl #20 │ │ │ │ @ instruction: 0xf7584620 │ │ │ │ - @ instruction: 0xe7efff3d │ │ │ │ + @ instruction: 0xe7efff9d │ │ │ │ @ instruction: 0x4629463a │ │ │ │ - adcsvc pc, r0, r7, asr #4 │ │ │ │ + rscsvs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {109} @ 0x6d │ │ │ │ @ instruction: 0xf1bde703 │ │ │ │ andcs pc, r0, r3, lsr #21 │ │ │ │ - movwpl pc, #16973 @ 0x424d @ │ │ │ │ + movtmi pc, #16973 @ 0x424d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsvc pc, r8, r7, asr #4 │ │ │ │ + tstpvc r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1519000 │ │ │ │ svclt 0x0000f9af │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ umullseq r5, r5, r0, r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec406f8 │ │ │ │ + bl 0xfec40638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x515718 │ │ │ │ + bmi 0x515658 │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x3a8ef0 │ │ │ │ - blls 0x1c3588 │ │ │ │ + blmi 0x3a8e30 │ │ │ │ + blls 0x1c34c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1bdfb04 │ │ │ │ svclt 0x0000fa67 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40750 │ │ │ │ + bl 0xfec40690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x476168 │ │ │ │ + blmi 0x4760a8 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -222287,15 +222239,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bdbd10 │ │ │ │ svclt 0x0000fa3b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec407a8 │ │ │ │ + bl 0xfec406e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -222306,22 +222258,22 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x22776a │ │ │ │ - blx 0x425cec │ │ │ │ + blx 0x2276aa │ │ │ │ + blx 0x425c2c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40804 │ │ │ │ + bl 0xfec40744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x82d3cc │ │ │ │ - blmi 0x855898 │ │ │ │ + bmi 0x82d30c │ │ │ │ + blmi 0x8557d8 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ @@ -222343,31 +222295,31 @@ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf9c8f1bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, r2, r2, asr r8 │ │ │ │ + addeq r6, r2, r2, lsl r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40890 │ │ │ │ + bl 0xfec407d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r5, cr8 │ │ │ │ - blmi 0x1255930 │ │ │ │ + blmi 0x1255870 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d758f7 │ │ │ │ teqlt r2, r4 @ │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r4, r0, lsl r6 │ │ │ │ @ instruction: 0xf7262280 │ │ │ │ - stccs 13, cr14, [r0, #-368] @ 0xfffffe90 │ │ │ │ + stccs 13, cr14, [r0, #-752] @ 0xfffffd10 │ │ │ │ addcs sp, r0, #56 @ 0x38 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ addsvc pc, r4, #14090240 @ 0xd70000 │ │ │ │ svc 0x0066f1ab │ │ │ │ @ instruction: 0xf18ca803 │ │ │ │ andcs pc, r0, #3735552 @ 0x390000 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ @@ -222389,16 +222341,16 @@ │ │ │ │ ldrcc r4, [r4], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf896f18c │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ @ instruction: 0xf84af18c │ │ │ │ @ instruction: 0x46302113 │ │ │ │ @ instruction: 0xf846f18c │ │ │ │ - blmi 0x7b1740 │ │ │ │ - blls 0x9c37ac │ │ │ │ + blmi 0x7b1680 │ │ │ │ + blls 0x9c36ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf18c4630 │ │ │ │ @@ -222407,119 +222359,119 @@ │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf852f18c │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andscc r4, r4, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - ldcl 7, cr15, [sl], #152 @ 0x98 │ │ │ │ + ldcl 7, cr15, [sl, #-152] @ 0xffffff68 │ │ │ │ bfi r3, r4, #12, #4 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ - blmi 0x229c58 │ │ │ │ + vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x229b98 │ │ │ │ andls r2, r0, r9, ror #5 │ │ │ │ @ instruction: 0xf84ef151 │ │ │ │ @ instruction: 0xf932f1bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, r2, r6, asr #15 │ │ │ │ - eorseq sp, r3, r4, lsl r5 │ │ │ │ + addeq r6, r2, r6, lsl #17 │ │ │ │ + eorseq sp, r3, r4, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec409c0 │ │ │ │ + bl 0xfec40900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x3ed7a8 │ │ │ │ + blmi 0x3ed6e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf7263014 │ │ │ │ - andcs lr, r0, ip, asr #25 │ │ │ │ + andcs lr, r0, ip, lsr #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - addeq r6, r2, r0, lsr #13 │ │ │ │ + addeq r6, r2, r0, ror #14 │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addeq r6, r2, lr, ror #12 │ │ │ │ + addeq r6, r2, lr, lsr #14 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r4, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ msrcc SPSR_s, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe0f25bc │ │ │ │ + bne 0xfe0f24fc │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r6, r2, lr, lsr r6 │ │ │ │ + strdeq r6, [r2], lr │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x3decb8 │ │ │ │ + blmi 0x3debf8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2364 │ │ │ │ cmppcc ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - strdeq r6, [r2], ip │ │ │ │ + @ instruction: 0x008266bc │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x7f5668 │ │ │ │ + blmi 0x7f55a8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, ip, asr r3 │ │ │ │ ldrbtmi r4, [ip], #-3095 @ 0xfffff3e9 │ │ │ │ ldmdbpl r2, {r2, r5, fp, sp, lr} │ │ │ │ addscs pc, r4, #13762560 @ 0xd20000 │ │ │ │ stcpl 5, cr15, [r0], {2} │ │ │ │ msrcs SPSR_s, #220, 16 @ 0xdc0000 │ │ │ │ @ instruction: 0xf8dcb1a2 │ │ │ │ - blvs 0x133a648 │ │ │ │ + blvs 0x133a588 │ │ │ │ @ instruction: 0xf85d1b09 │ │ │ │ addmi r4, sl, #4, 22 @ 0x1000 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ subvs r2, r2, r1, lsl #4 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ subvs r2, r2, r2, lsl #4 │ │ │ │ - blmi 0x227a78 │ │ │ │ + blmi 0x2279b8 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq r6, r2, r8, asr #11 │ │ │ │ - @ instruction: 0x008265b2 │ │ │ │ + addeq r6, r2, r8, lsl #13 │ │ │ │ + addeq r6, r2, r2, ror r6 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x79d6e8 │ │ │ │ + blmi 0x79d628 │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ stmdavs r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppmi ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ @ instruction: 0xf8d31b12 │ │ │ │ @@ -222538,15 +222490,15 @@ │ │ │ │ stmvs r2, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ stmdavs r1, {r2, r8, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fe7ec │ │ │ │ @ instruction: 0xe7ee30ff │ │ │ │ andeq pc, fp, pc, rrx │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r6, r2, r6, asr #10 │ │ │ │ + addeq r6, r2, r6, lsl #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r4, r5, r9, asr #22 │ │ │ │ strmi r6, [pc], -sp, lsl #16 │ │ │ │ @ instruction: 0x9323681b │ │ │ │ @@ -222570,15 +222522,15 @@ │ │ │ │ vst4.8 {d29,d31,d33,d35}, [pc :128], lr │ │ │ │ strbmi r3, [r5], -r0, lsl #6 │ │ │ │ adclt r4, r4, #64, 12 @ 0x4000000 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ movwcs r4, #796 @ 0x31c │ │ │ │ stceq 0, cr6, [r3], #-460 @ 0xfffffe34 │ │ │ │ eorlt r9, r4, #83886080 @ 0x5000000 │ │ │ │ - blcs 0x241ce4 │ │ │ │ + blcs 0x241c24 │ │ │ │ ldm pc, {r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, ip, sp, lr, pc} │ │ │ │ ldmdacc ip!, {r0, r3, r8, r9, lr} │ │ │ │ movwcs fp, #548 @ 0x224 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ ldrhtvs r6, [r3], #-4 │ │ │ │ ldrshvs r6, [r1, -r2]! │ │ │ │ @@ -222592,15 +222544,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst2.16 {d22,d24}, [pc :256], r8 │ │ │ │ strbmi r2, [r5], -r0, lsr #7 │ │ │ │ ldmdbvs r8!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #24 │ │ │ │ cmnpeq pc, #16 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x111da88 │ │ │ │ + blcs 0x111d9c8 │ │ │ │ movtcs fp, #8143 @ 0x1fcf │ │ │ │ strbmi pc, [r4, #1612]! @ 0x64c @ │ │ │ │ ldreq pc, [r4, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0205ceb │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ stmdapl r6, {r0, r1, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ orrcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -222611,17 +222563,17 @@ │ │ │ │ @ instruction: 0xf8c661b5 │ │ │ │ bfi r8, ip, #0, #8 │ │ │ │ @ instruction: 0xe7c560f2 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ str r4, [lr, sp, asr #12] │ │ │ │ @ instruction: 0xffb0f1bc │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vsubw.s8 , q0, d4 │ │ │ │ + vqdmlal.s q10, d0, d0[1] │ │ │ │ vcge.s8 d16, d7, d19 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ andls r7, r0, sp, ror #5 │ │ │ │ mrc2 1, 5, pc, cr12, cr0, {2} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ @@ -222661,15 +222613,15 @@ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8e4f062 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d98201 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x907bec │ │ │ │ + blcs 0x907b2c │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf0624649 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ @@ -222677,75 +222629,75 @@ │ │ │ │ @ instruction: 0xf0402b20 │ │ │ │ @ instruction: 0x464381d7 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ @ instruction: 0xf8c2f062 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x81bef040 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blcs 0x107c0c │ │ │ │ - blcs 0xc19824 │ │ │ │ + blcs 0x107b4c │ │ │ │ + blcs 0xc19764 │ │ │ │ @ instruction: 0x81b6f040 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c82900 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ cdp2 1, 6, cr15, cr0, cr11, {4} │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf18bdc17 │ │ │ │ stmdavs fp!, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x57a650 │ │ │ │ - bllt 0x1f80fdc │ │ │ │ + blle 0x57a590 │ │ │ │ + bllt 0x1f80f1c │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ @ instruction: 0xf643e7a2 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - addseq pc, r0, #74448896 @ 0x4700000 │ │ │ │ + sbcsvc pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6800 │ │ │ │ andcs pc, r1, fp, lsr #26 │ │ │ │ - blx 0xfe1a6266 │ │ │ │ + blx 0xfe1a61a6 │ │ │ │ sbcsne pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - rsbseq pc, r0, #74448896 @ 0x4700000 │ │ │ │ + adcsvc pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6800 │ │ │ │ andcs pc, r1, fp, lsl sp @ │ │ │ │ - blx 0x1da6286 │ │ │ │ + blx 0x1da61c6 │ │ │ │ sbcsne pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - adceq pc, ip, #74448896 @ 0x4700000 │ │ │ │ + rscvc pc, ip, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6800 │ │ │ │ andcs pc, r1, fp, lsl #26 │ │ │ │ - blx 0x19a62a6 │ │ │ │ + blx 0x19a61e6 │ │ │ │ strbtmi pc, [r4], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ vqdmlsl.s q11, d0, d0[3] │ │ │ │ @ instruction: 0x71a30795 │ │ │ │ cdp2 1, 0, cr15, cr10, cr11, {4} │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ec │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf18b602b │ │ │ │ stmdavs fp!, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0xe9ebc │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0xe9dfc │ │ │ │ ldc2l 1, cr15, [ip, #556]! @ 0x22c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlawthi r4, r0, r2, pc @ │ │ │ │ stclmi 6, cr15, [r4], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ vhsub.s8 d18, d5, d1 │ │ │ │ vqdmlsl.s q11, d0, d0[3] │ │ │ │ @@ -222754,15 +222706,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #247 @ 0xf7 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x112d4f8 │ │ │ │ + bcs 0x112d438 │ │ │ │ stmdbmi r4, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ strbvs pc, [ip], #-581 @ 0xfffffdbb @ │ │ │ │ @@ -222779,33 +222731,33 @@ │ │ │ │ addmi ip, r3, #0 │ │ │ │ movtcs sp, #4597 @ 0x11f5 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, sp, lr} │ │ │ │ addshi pc, r5, r0 │ │ │ │ andls pc, r0, r8, asr #17 │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x103dc4 │ │ │ │ + blcs 0x103d04 │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ stcmi 6, cr4, [sl, #-32]! @ 0xffffffe0 │ │ │ │ andpl pc, r9, #12582912 @ 0xc00000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x26013214 │ │ │ │ ldc2 1, cr15, [r4], {139} @ 0x8b │ │ │ │ @ instruction: 0xf18ba80e │ │ │ │ movwcs pc, #19691 @ 0x4ceb @ │ │ │ │ addcc pc, r4, sl, asr #17 │ │ │ │ - movwcs pc, #37450 @ 0x924a @ │ │ │ │ + movtne pc, #37450 @ 0x924a @ │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ mcrcs 0, 0, lr, cr3, cr4, {0} │ │ │ │ ldrbmi fp, [r1], -ip, lsr #31 │ │ │ │ - bge 0xcf2198 │ │ │ │ + bge 0xcf20d8 │ │ │ │ @ instruction: 0xf18b4640 │ │ │ │ - blls 0xd28c3c │ │ │ │ + blls 0xd28b7c │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ strcc r3, [r1], -r9, lsr #32 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ eorle r2, fp, r1, asr #28 │ │ │ │ svchi 0x0001f814 │ │ │ │ @@ -222813,150 +222765,150 @@ │ │ │ │ mcrcs 12, 0, sp, cr6, cr5, {7} │ │ │ │ cdpcs 0, 0, cr13, cr8, cr6, {0} │ │ │ │ cdpcs 13, 0, cr13, cr11, cr1, {7} │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r0, r0, lsl #2]! │ │ │ │ @ instruction: 0x4630aa30 │ │ │ │ strcs r2, [r7], -r0, lsl #2 │ │ │ │ - blx 0xfe2a640e │ │ │ │ + blx 0xfe2a634e │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18b4640 │ │ │ │ - blls 0xd28bf0 │ │ │ │ + blls 0xd28b30 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1093029 │ │ │ │ ldrb r0, [fp, r5, lsl #18] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, r2, sl, asr r3 │ │ │ │ + addeq r6, r2, sl, lsl r4 │ │ │ │ addseq ip, r4, r4, lsr #26 │ │ │ │ umullseq r5, r5, r0, r6 @ │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ - blx 0x1b2644a │ │ │ │ + blx 0x1b2638a │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r4, r0, asr #32 │ │ │ │ andcs fp, r0, r5, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf18b8ff0 │ │ │ │ @ instruction: 0xf64cfd2d │ │ │ │ vmls.i d20, d16, d0[5] │ │ │ │ stcne 4, cr0, [r3], {148} @ 0x94 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x1103f20 │ │ │ │ + bcs 0x1103e60 │ │ │ │ svcge 0x0010f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf18b6032 │ │ │ │ stmdavs fp!, {r0, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r9], r4, lsl #14 │ │ │ │ andcs lr, r6, #27787264 @ 0x1a80000 │ │ │ │ ldr r5, [r9, -r2, ror #9] │ │ │ │ biccs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10bef4 │ │ │ │ + blcs 0x10be34 │ │ │ │ svcge 0x0068f43f │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0060f57f │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x107f14 │ │ │ │ + blcs 0x107e54 │ │ │ │ stcge 0, cr13, [r8, #-240] @ 0xffffff10 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ @ instruction: 0xff38f1ae │ │ │ │ - blx 0xfec2604c │ │ │ │ + blx 0xfec25f8c │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf6479000 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ smlsldx pc, r1, r9, pc @ │ │ │ │ @ instruction: 0xf1be6033 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, r0, r5, asr #17 │ │ │ │ ldrbne pc, [ip], #1603 @ 0x643 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ - rscseq pc, r8, #74448896 @ 0x4700000 │ │ │ │ + eorseq pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6820 │ │ │ │ andcs pc, r1, r3, asr #23 │ │ │ │ - blx 0x7a6534 │ │ │ │ + blx 0x7a6474 │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r5, lsr r2 │ │ │ │ - sbceq pc, r0, r7, asr #12 │ │ │ │ + andeq pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19a681b │ │ │ │ andcs pc, r1, r7, lsr #31 │ │ │ │ - blx 0x3a6554 │ │ │ │ + blx 0x3a6494 │ │ │ │ @ instruction: 0xf6474649 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d8, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldr pc, [r3, -fp, asr #30] │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r9, lsr #4 │ │ │ │ - subeq pc, r4, r7, asr #12 │ │ │ │ + addvc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19a681b │ │ │ │ andcs pc, r1, pc, lsl #31 │ │ │ │ @ instruction: 0xf9f2f18c │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r8, lsr #4 │ │ │ │ - andseq pc, r8, r7, asr #12 │ │ │ │ + subsvc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19a681b │ │ │ │ andcs pc, r1, pc, ror pc @ │ │ │ │ @ instruction: 0xf9e2f18c │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - rscvc pc, ip, r7, asr #4 │ │ │ │ + eorvc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19a681b │ │ │ │ andcs pc, r1, pc, ror #30 │ │ │ │ @ instruction: 0xf9d2f18c │ │ │ │ ldc2 1, cr15, [ip, #-752]! @ 0xfffffd10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xe3b820 │ │ │ │ + blmi 0xe3b760 │ │ │ │ strmi fp, [r6], -r8, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf8d0681b │ │ │ │ - bllt 0x5c69e4 │ │ │ │ + bllt 0x5c6924 │ │ │ │ addcs r8, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf1074621 │ │ │ │ - b 0x11aa330 │ │ │ │ + b 0x11aa270 │ │ │ │ adcvs r4, r3, r8, lsl #6 │ │ │ │ - stmia sl, {r1, r2, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb sl!, {r1, r2, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5072201 │ │ │ │ @ instruction: 0xf8c75300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ - blmi 0x9b2d58 │ │ │ │ - blls 0x2c4064 │ │ │ │ + blmi 0x9b2c98 │ │ │ │ + blls 0x2c3fa4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle sp, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -222971,90 +222923,90 @@ │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, fp, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae1104 │ │ │ │ @ instruction: 0xf063fe6d │ │ │ │ - blls 0x2287dc │ │ │ │ - bls 0x17b860 │ │ │ │ + blls 0x22871c │ │ │ │ + bls 0x17b7a0 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - addsne pc, r0, r7, asr #12 │ │ │ │ + sbcseq pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr14, cr12, {3} │ │ │ │ @ instruction: 0x4631e7b2 │ │ │ │ @ instruction: 0xf647462a │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ str pc, [r9, r5, lsr #29]! │ │ │ │ stc2l 1, cr15, [r6], {188} @ 0xbc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41290 │ │ │ │ + bl 0xfec411d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x6ede38 │ │ │ │ - blmi 0x716328 │ │ │ │ + bmi 0x6edd78 │ │ │ │ + blmi 0x716268 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ andpl pc, r3, ip, asr r8 @ │ │ │ │ - b 0x1e26768 │ │ │ │ + b 0x1e266a8 │ │ │ │ andcs sl, r0, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ strls r2, [r1], #-1408 @ 0xfffffa80 │ │ │ │ @ instruction: 0xf7ff9503 │ │ │ │ - blmi 0x369e68 │ │ │ │ - blls 0x944140 │ │ │ │ + blmi 0x369da8 │ │ │ │ + blls 0x944080 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 1, cr15, [ip], {188} @ 0xbc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r6, asr #27 │ │ │ │ + addeq r5, r2, r6, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41308 │ │ │ │ + bl 0xfec41248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r9], {96} @ 0x60 │ │ │ │ - blmi 0x7563a0 │ │ │ │ + blmi 0x7562e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strtls r6, [r1], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ stmdage r2, {r2, r3, r4, r5, r6, r9, sp} │ │ │ │ andvc pc, r3, ip, asr r8 @ │ │ │ │ - b 0xea67e4 │ │ │ │ + b 0xea6724 │ │ │ │ andcs sl, r3, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r7, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ stmib sp, {r0, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff6503 │ │ │ │ - blmi 0x369dec │ │ │ │ - blls 0x9441bc │ │ │ │ + blmi 0x369d2c │ │ │ │ + blls 0x9440fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mcrr2 1, 11, pc, lr, cr12 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, lr, asr #26 │ │ │ │ + addeq r5, r2, lr, lsl #28 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec41384 │ │ │ │ + bl 0xfec412c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ ldrdgt pc, [r4], r7 @ │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ ldrdhi pc, [r0], -ip @ │ │ │ │ @@ -223065,30 +223017,30 @@ │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r1, r2, lsl #2 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0xf44fffa1 │ │ │ │ strbmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fd8b │ │ │ │ + svclt 0x0000fdeb │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec413d8 │ │ │ │ + bl 0xfec41318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr8, {7} │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d7461d │ │ │ │ - bvs 0x20c647c │ │ │ │ + bvs 0x20c63bc │ │ │ │ ldrmi fp, [r8, r7, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ @ instruction: 0xf44fff83 │ │ │ │ strtmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fd6d │ │ │ │ + svclt 0x0000fdcd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ umlalslt r4, r1, pc, ip @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -223101,42 +223053,42 @@ │ │ │ │ @ instruction: 0xf8d77003 │ │ │ │ @ instruction: 0xf1ab9294 │ │ │ │ vmla.i8 d30, d21, d30 │ │ │ │ vqdmlal.s q11, d0, d0[3] │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ adcmi r3, r3, #68, 10 @ 0x11000000 │ │ │ │ mrshi pc, (UNDEF: 3) @ │ │ │ │ - blcs 0x10450c │ │ │ │ + blcs 0x10444c │ │ │ │ svcne 0x0022dd08 │ │ │ │ stmdale r5, {r0, r1, r2, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ strls r9, [r4, #-658] @ 0xfffffd6e │ │ │ │ strgt r0, [r4], #-1170 @ 0xfffffb6e │ │ │ │ - bcs 0x10b1c00 │ │ │ │ + bcs 0x10b1b40 │ │ │ │ andcs sp, r0, #7798784 @ 0x770000 │ │ │ │ andls r9, r4, #1610612736 @ 0x60000000 │ │ │ │ - bmi 0xffa27bb4 │ │ │ │ - beq 0xfe626d88 │ │ │ │ + bmi 0xffa27af4 │ │ │ │ + beq 0xfe626cc8 │ │ │ │ andcs pc, r4, sl, lsl r8 @ │ │ │ │ @ instruction: 0xf1029205 │ │ │ │ @ instruction: 0xf1bb3bff │ │ │ │ stmdale r8!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp}^ │ │ │ │ andsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x1042ec │ │ │ │ + bcs 0x10422c │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr4 │ │ │ │ msrhi SP_hyp, r0 │ │ │ │ andmi pc, r4, sl, lsl r8 @ │ │ │ │ rsbscs r2, r4, #0, 2 │ │ │ │ tstls r0, #1114112 @ 0x110000 │ │ │ │ strls r9, [lr], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf1ab910f │ │ │ │ - blls 0x2e4884 │ │ │ │ + blls 0x2e47c4 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ @ instruction: 0xf0001d99 │ │ │ │ ldmib r5, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldccs 2, cr1, [r1], {3} │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00042c1d │ │ │ │ @@ -223145,39 +223097,39 @@ │ │ │ │ msrhi CPSR_c, r0, asr #32 │ │ │ │ addslt r2, fp, #132, 8 @ 0x84000000 │ │ │ │ stmdbge lr, {r0, r1, r4, r8, r9, lr} │ │ │ │ tstls r0, #128, 4 │ │ │ │ strls pc, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ adcvc pc, ip, r4, lsl #10 │ │ │ │ - svc 0x0036f725 │ │ │ │ + svc 0x0096f725 │ │ │ │ @ instruction: 0xf8c49b05 │ │ │ │ movwcs r3, #4436 @ 0x1154 │ │ │ │ cmppcc r8, #13172736 @ p-variant is OBSOLETE @ 0xc90000 │ │ │ │ - blcs 0x110f30 │ │ │ │ + blcs 0x110e70 │ │ │ │ cmpphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vmla.f32 q11, , q9 │ │ │ │ vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #4, 6 @ 0x10000000 │ │ │ │ vmla.i8 d29, d1, d6 │ │ │ │ vaddw.s8 q11, q8, d4 │ │ │ │ addmi r0, sl, #4, 2 │ │ │ │ ldrbvs fp, [r3, #3896]! @ 0xf38 │ │ │ │ strbteq pc, [r8], #-262 @ 0xfffffefa @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtvs r2, [r3], fp, lsl #2 │ │ │ │ @ instruction: 0x462066f3 │ │ │ │ - blx 0xfa6980 │ │ │ │ + blx 0xfa68c0 │ │ │ │ strtmi r2, [r0], -r7, lsl #2 │ │ │ │ - blx 0xea6988 │ │ │ │ + blx 0xea68c8 │ │ │ │ ldrbtmi r4, [fp], #-2897 @ 0xfffff4af │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf7270003 │ │ │ │ - blmi 0x142a050 │ │ │ │ - blls 0xcc43d8 │ │ │ │ + blmi 0x142a110 │ │ │ │ + blls 0xcc4318 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r1, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -223190,75 +223142,75 @@ │ │ │ │ @ instruction: 0xf646f971 │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ pkhbtmi r2, r2, r5, lsl #7 │ │ │ │ ldmdavs fp, {r1, r3, fp, ip, pc} │ │ │ │ @ instruction: 0xf0311ac0 │ │ │ │ andls pc, r4, pc, asr #18 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x144670 │ │ │ │ - bls 0x39a038 │ │ │ │ + blcs 0x1445b0 │ │ │ │ + bls 0x399f78 │ │ │ │ @ instruction: 0xf47f9206 │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ stmiavs ip!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa04450 │ │ │ │ + bne 0xffa04390 │ │ │ │ @ instruction: 0xf95af18b │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdage r9, {r2, r4, r5, r7, r8, fp, sp, lr} │ │ │ │ ldmdavs fp, {r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ strbcs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmdbeq r3, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldclvs 6, cr4, [r3, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ @ instruction: 0x4680f939 │ │ │ │ eorsle r2, fp, r0, lsl #24 │ │ │ │ - blcs 0x1846cc │ │ │ │ + blcs 0x18460c │ │ │ │ stmdacs r2, {r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf646d00e │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ stmdals r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff1044a0 │ │ │ │ + bne 0xff1043e0 │ │ │ │ @ instruction: 0xf910f031 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ - blcs 0x1846ec │ │ │ │ + blcs 0x18462c │ │ │ │ addshi pc, r8, r0 │ │ │ │ @ instruction: 0xf1062501 │ │ │ │ andcs r0, r0, #104, 2 │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ @ instruction: 0x9c09f925 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0xf509fe8d │ │ │ │ movwcs r5, #6400 @ 0x1900 │ │ │ │ @ instruction: 0xf8c94638 │ │ │ │ @ instruction: 0xf7273358 │ │ │ │ - @ instruction: 0xe77afeb5 │ │ │ │ + @ instruction: 0xe77aff15 │ │ │ │ andsls r6, r1, #15335424 @ 0xea0000 │ │ │ │ andsls r6, r2, #688128 @ 0xa8000 │ │ │ │ ldr r2, [r9, -r0, lsl #4]! │ │ │ │ strbmi r9, [fp], -r9, lsl #20 │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ @ instruction: 0xf7f04638 │ │ │ │ stmdacs r0, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ strb sp, [pc, r5, asr #3] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r0, asr #24 │ │ │ │ - addeq r5, r2, r2, lsl fp │ │ │ │ + addeq r5, r2, r0, lsl #26 │ │ │ │ + ldrdeq r5, [r2], r2 │ │ │ │ adcscs pc, r6, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x10c4fc │ │ │ │ + bcs 0x10c43c │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ addsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r0], #-2066 @ 0xfffff7ee │ │ │ │ mrcge 5, 7, APSR_nzcv, cr0, cr15, {3} │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -223266,28 +223218,28 @@ │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ subsle r2, r6, r0, lsl #20 │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae110c │ │ │ │ @ instruction: 0xf062fc1f │ │ │ │ - blls 0x2ea340 │ │ │ │ + blls 0x2ea280 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6479b05 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ movwls r0, #8238 @ 0x202e │ │ │ │ - blls 0x410d30 │ │ │ │ + blls 0x410c70 │ │ │ │ @ instruction: 0xf06c9401 │ │ │ │ stmiavs fp!, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr14, [pc, #808] @ 0xea83c │ │ │ │ + ldc 6, cr14, [pc, #808] @ 0xea77c │ │ │ │ rsbscs r7, r4, #40, 22 @ 0xa000 │ │ │ │ ldmdage r1, {r8, sp} │ │ │ │ stc 3, cr9, [sp, #28] │ │ │ │ @ instruction: 0xf1ab7b0e │ │ │ │ - blls 0x2e4628 │ │ │ │ + blls 0x2e4568 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [sl, #648] @ 0x288 │ │ │ │ ldmib r5, {r5, r7, ip, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, ip}^ │ │ │ │ stmdbvs sl!, {r0, r4, r9, ip}^ │ │ │ │ vst1.8 {d25-d28}, [pc :64], r3 │ │ │ │ ldrb r2, [r7], r0, lsr #5 │ │ │ │ @@ -223305,74 +223257,74 @@ │ │ │ │ ldrt r2, [pc], r0, lsl #5 │ │ │ │ @ instruction: 0xf7f04648 │ │ │ │ smusdeq r4, pc, r9 @ │ │ │ │ strcs fp, [r0, #-3912] @ 0xfffff0b8 │ │ │ │ svcge 0x0061f53f │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4619e75c │ │ │ │ - blls 0x23be18 │ │ │ │ - eorcs pc, r4, r7, asr #12 │ │ │ │ + blls 0x23bd58 │ │ │ │ + rsbne pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], {108} @ 0x6c │ │ │ │ str r6, [r3], fp, lsr #17 │ │ │ │ - blx 0xea6c94 │ │ │ │ + blx 0xea6bd4 │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #18 │ │ │ │ sbcscc pc, r4, #13041664 @ 0xc70000 │ │ │ │ - blx 0xfe7282fa │ │ │ │ + blx 0xfff2823a │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec417c4 │ │ │ │ + bl 0xfec41704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x82e38c │ │ │ │ + blmi 0x82e2cc │ │ │ │ stmdacs fp, {r1, r5, r7, ip, sp, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs fp, r0, #2, 30 │ │ │ │ movtvs pc, #49733 @ 0xc245 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0008a802 │ │ │ │ smlabtcs ip, r3, r8, pc @ │ │ │ │ - blmi 0x5b2fe8 │ │ │ │ + blmi 0x5b2f28 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, ip, asr r8 @ │ │ │ │ svc 0x00d0f1aa │ │ │ │ - blge 0x132a34 │ │ │ │ + blge 0x132974 │ │ │ │ andpl pc, r8, r4, lsl #10 │ │ │ │ andscc r2, r0, r0, lsl #4 │ │ │ │ smlabbls r1, r0, r4, r2 │ │ │ │ @ instruction: 0xf7ff9403 │ │ │ │ - blmi 0x369920 │ │ │ │ - blls 0x944688 │ │ │ │ + blmi 0x369860 │ │ │ │ + blls 0x9445c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf9e8f1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r8, ror r8 │ │ │ │ + addeq r5, r2, r8, lsr r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41850 │ │ │ │ + bl 0xfec41790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [ip], -pc, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xaf2678 │ │ │ │ - blls 0x1c46e4 │ │ │ │ + blmi 0xaf25b8 │ │ │ │ + blls 0x1c4624 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -223384,48 +223336,48 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01a2003 │ │ │ │ @ instruction: 0x4607fd33 │ │ │ │ - blmi 0x6172cc │ │ │ │ + blmi 0x61720c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32364 │ │ │ │ movwcs r1, #9052 @ 0x235c │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17c54bc │ │ │ │ + bne 0x17c53fc │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2bc0b0 │ │ │ │ + blgt 0x2bbff0 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1bce7b1 │ │ │ │ svclt 0x0000f97d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r0, lsr #15 │ │ │ │ + addeq r5, r2, r0, ror #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldmdavc r0, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xfe8fbf94 │ │ │ │ + bmi 0xfe8fbed4 │ │ │ │ strmi fp, [r7], -fp, lsr #1 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9229 │ │ │ │ - blcs 0xeaf50 │ │ │ │ + blcs 0xeae90 │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ svceq 0x003ff1b9 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0013b124 │ │ │ │ svccs 0x0009bf18 │ │ │ │ mrshi pc, (UNDEF: 12) @ │ │ │ │ @@ -223442,15 +223394,15 @@ │ │ │ │ @ instruction: 0xf505ff83 │ │ │ │ tstcc r8, #872415232 @ 0x34000000 │ │ │ │ vaddw.u q1, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdacs r0, {ip} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0x10e520 │ │ │ │ + bcs 0x10e460 │ │ │ │ rscshi pc, r2, r0, asr #32 │ │ │ │ andscs fp, r4, #-2147483609 @ 0x80000027 │ │ │ │ movtvs pc, #49733 @ 0xc245 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ movwcc pc, #39682 @ 0x9b02 @ │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ cmppeq r0, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -223469,120 +223421,120 @@ │ │ │ │ subseq pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ ldrvs r6, [r8], #2144 @ 0x860 │ │ │ │ ldrbvs r6, [r8], #2208 @ 0x8a0 │ │ │ │ stm r2, {r0, r1, r8, fp, lr, pc} │ │ │ │ @ instruction: 0xf1bc0003 │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ @ instruction: 0xf848f18b │ │ │ │ - blle 0x5fb2e0 │ │ │ │ + blle 0x5fb220 │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ strdle r0, [ip, #-251] @ 0xffffff05 │ │ │ │ - blmi 0x19f282c │ │ │ │ - blls 0xb44898 │ │ │ │ + blmi 0x19f276c │ │ │ │ + blls 0xb447d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhtlt r8, [fp], -pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vcge.s8 q12, q15, q8 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe7dffab1 │ │ │ │ biccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10c8e0 │ │ │ │ + blcs 0x10c820 │ │ │ │ vqadd.s8 , q15, q0 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x1088fc │ │ │ │ + blcs 0x10883c │ │ │ │ addhi pc, r9, r0 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - blx 0x1226f5c │ │ │ │ + blx 0x1226e9c │ │ │ │ ldc2 0, cr15, [r8, #392]! @ 0x188 │ │ │ │ strmi r2, [r1], -r0, asr #6 │ │ │ │ - bls 0x18f4b4 │ │ │ │ - sbcscs pc, r0, r7, asr #12 │ │ │ │ + bls 0x18f3f4 │ │ │ │ + andscs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r9, [r0], -r4, lsl #22 │ │ │ │ - blx 0xfe226a70 │ │ │ │ + blx 0xfe2269b0 │ │ │ │ addcs lr, ip, #44564480 @ 0x2a80000 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ cdp 1, 6, cr15, cr12, cr10, {5} │ │ │ │ @ instruction: 0xf18aa807 │ │ │ │ tstpcs r4, #63, 30 @ p-variant is OBSOLETE @ 0xfc │ │ │ │ eorls r2, r7, #4, 4 @ 0x40000000 │ │ │ │ strpl pc, [r9, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x145a8c │ │ │ │ - blcs 0x11e9d4 │ │ │ │ + blcs 0x1459cc │ │ │ │ + blcs 0x11e914 │ │ │ │ svccs 0x0008d141 │ │ │ │ svccs 0x0002dc32 │ │ │ │ movwcs sp, #3122 @ 0xc32 │ │ │ │ eors r9, r4, r6, lsl #6 │ │ │ │ biccs pc, r6, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10c96c │ │ │ │ + blcs 0x10c8ac │ │ │ │ svcge 0x0028f43f │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0020f57f │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10898c │ │ │ │ + blcs 0x1088cc │ │ │ │ tstcs r0, r3, lsr r0 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae1104 │ │ │ │ @ instruction: 0xf062f9fd │ │ │ │ movtcs pc, #3441 @ 0xd71 @ │ │ │ │ movwls r4, #5633 @ 0x1601 │ │ │ │ @ instruction: 0xf6479a02 │ │ │ │ - vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ - blls 0x1eaa00 │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ + blls 0x1ea940 │ │ │ │ @ instruction: 0xf06c9700 │ │ │ │ smuadx r1, sp, sl │ │ │ │ bicle r2, ip, fp, lsl #30 │ │ │ │ - movwcs pc, #37450 @ 0x924a @ │ │ │ │ + movtne pc, #37450 @ 0x924a @ │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcs r9, r0, #402653184 @ 0x18000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stc2l 1, cr15, [r2, #552] @ 0x228 │ │ │ │ stcvs 7, cr14, [sl], #380 @ 0x17c │ │ │ │ - movwcs pc, #37450 @ 0x924a @ │ │ │ │ + movtne pc, #37450 @ 0x924a @ │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ sbcseq r9, r3, r6, lsl #6 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ strb r9, [ip, r7, lsr #6]! │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ subcs lr, r0, #20709376 @ 0x13c0000 │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe6dbfa17 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ subcs lr, r0, #17039360 @ 0x1040000 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ str pc, [pc, -r9, lsl #20]! │ │ │ │ @ instruction: 0xf82af1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - strdeq r5, [r2], sl │ │ │ │ + @ instruction: 0x008257ba │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @@ -223592,24 +223544,24 @@ │ │ │ │ andls r6, r0, r4, lsl #5 │ │ │ │ @ instruction: 0xf506484b │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf5065709 │ │ │ │ stmdavs r0, {r8, r9, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - beq 0x726e34 │ │ │ │ + beq 0x726d74 │ │ │ │ @ instruction: 0xf1aa3714 │ │ │ │ @ instruction: 0xf8daedca │ │ │ │ - bcs 0xf2a18 │ │ │ │ + bcs 0xf2958 │ │ │ │ stmdage r3, {r1, r5, r6, ip, lr, pc} │ │ │ │ cdp2 1, 9, cr15, cr8, cr10, {4} │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ @ instruction: 0xf18a2002 │ │ │ │ @ instruction: 0xf8d6fe39 │ │ │ │ - bllt 0xbfad70 │ │ │ │ + bllt 0xbfacb0 │ │ │ │ strcs r4, [r1], #-1589 @ 0xfffff9cb │ │ │ │ strcc lr, [r1], #-3 │ │ │ │ mcrrcs 5, 8, r3, r1, cr4 │ │ │ │ @ instruction: 0xf8dbd035 │ │ │ │ @ instruction: 0xf5062354 │ │ │ │ andscc r5, r4, fp │ │ │ │ ldrtmi fp, [r8], -r2, lsl #18 │ │ │ │ @@ -223618,34 +223570,34 @@ │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ cdp2 1, 13, cr15, cr12, cr10, {4} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strcs r1, [r4, #3682] @ 0xe62 │ │ │ │ stmdals r0, {r0, r5, r9, sl, lr} │ │ │ │ andvs pc, r2, #5120 @ 0x1400 │ │ │ │ adcvc pc, sl, #8388608 @ 0x800000 │ │ │ │ - blx 0xa8a6e │ │ │ │ + blx 0xa89ae │ │ │ │ ldrsbmi pc, [r0], #134 @ 0x86 @ │ │ │ │ sbcsle r2, r9, r0, lsl #24 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ tstls r1, r8, lsr r6 │ │ │ │ @ instruction: 0xf18a1e65 │ │ │ │ stmdbls r1, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ teqle fp, r0, lsl #16 │ │ │ │ - blx 0x1732e6 │ │ │ │ + blx 0x173226 │ │ │ │ mrrcvs 2, 0, r8, r2, cr5 │ │ │ │ eorsle r2, r5, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ @ instruction: 0x462102d0 │ │ │ │ - blx 0xffa28aa2 │ │ │ │ + blx 0xffa289e2 │ │ │ │ @ instruction: 0xf8cae7c2 │ │ │ │ addcs r9, r0, #0 │ │ │ │ tstpvc r5, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8cba803 │ │ │ │ @ instruction: 0xf7259354 │ │ │ │ - tstcs fp, r0, ror #22 │ │ │ │ + smlabtcs fp, r0, fp, lr │ │ │ │ @ instruction: 0xf18aa803 │ │ │ │ smlabbcs r7, r1, lr, pc @ │ │ │ │ @ instruction: 0xf18aa803 │ │ │ │ andcs pc, r0, #2000 @ 0x7d0 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ stc2l 1, cr15, [r2, #552]! @ 0x228 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ @@ -223664,86 +223616,86 @@ │ │ │ │ andscs pc, r4, #1488 @ 0x5d0 │ │ │ │ strhi pc, [r5, #-2818] @ 0xfffff4fe │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ @ instruction: 0xf1bbe7c0 │ │ │ │ svclt 0x0000ff79 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41d2c │ │ │ │ + bl 0xfec41c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], {224} @ 0xe0 │ │ │ │ - blmi 0x816d4c │ │ │ │ + blmi 0x816c8c │ │ │ │ stmdavs r4!, {r3, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9403 │ │ │ │ cdp 4, 1, cr0, cr13, cr0, {0} │ │ │ │ ldrbtmi r4, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwcs sp, #4384 @ 0x1120 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xffb26bc4 │ │ │ │ + blx 0xffb26b04 │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdbge r1, {r0, r1, r3, sl, ip, lr} │ │ │ │ ldmib r0, {r2, r4, sl, ip, sp}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x1328b6e │ │ │ │ + blx 0x1328aae │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ @ instruction: 0xff36f1bb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, sl, lsr #6 │ │ │ │ + addeq r5, r2, sl, ror #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41db4 │ │ │ │ + bl 0xfec41cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ ldrmi r6, [r6], -r1, asr #16 │ │ │ │ ldmdblt r9, {r2, r9, sl, lr} │ │ │ │ stmiavs r1!, {r5, sp, lr, pc}^ │ │ │ │ mvnlt r3, r8, lsl #8 │ │ │ │ adcmi r6, fp, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf64fd1f9 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06c0031 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b193 │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf64c032e │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r0!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ubfx pc, r9, #17, #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0xfc464 │ │ │ │ + bcs 0xfc3a4 │ │ │ │ @ instruction: 0xf64cd050 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmul.f d20, d16, d0[7] │ │ │ │ + vqdmlal.s q10, d0, d28 │ │ │ │ vmul.i8 d16, d8, d18 │ │ │ │ - vmlal.s8 q9, d0, d12 │ │ │ │ + vmul.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf100082e │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ orrslt r3, sl, ip, lsl #8 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ @@ -223752,233 +223704,233 @@ │ │ │ │ stmiavs r2!, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strcc r4, [ip], #-1601 @ 0xfffff9bf │ │ │ │ streq lr, [r3, #-2597] @ 0xfffff5db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ stcle 14, cr2, [r7, #-0] │ │ │ │ @ instruction: 0xf647b19d │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf64c022e │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ + vqdmlal.s q9, d16, d0[5] │ │ │ │ svccs 0x0000032f │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - rsbscc pc, r0, r7, asr #12 │ │ │ │ + adcscs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf06c47f0 │ │ │ │ @ instruction: 0xf647b88d │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf64c032e │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ svccs 0x0000012f │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmdalt sl!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - rsbscc pc, r8, r7, asr #12 │ │ │ │ + adcscs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdalt r6!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec41f04 │ │ │ │ + bl 0xfec41e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ @ instruction: 0x4621f857 │ │ │ │ vhsub.s8 d18, d13, d1 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf7ff0033 │ │ │ │ vrecps.f32 , q4, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4010 │ │ │ │ svclt 0x0000b847 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec41f44 │ │ │ │ + bl 0xfec41e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ stmdami r6, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff5af7ff │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmdalt sl!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - eorseq sp, r3, r0, ror #12 │ │ │ │ + eorseq sp, r3, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec41f80 │ │ │ │ + bl 0xfec41ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x339994 │ │ │ │ + blcs 0x3398d4 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x23ae80 │ │ │ │ + bleq 0x23adc0 │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - adcscc pc, r4, r7, asr #12 │ │ │ │ + rscscs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80ef06c │ │ │ │ - strle r0, [pc], #-802 @ 0xeadb0 │ │ │ │ + strle r0, [pc], #-802 @ 0xeacf0 │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsccc pc, r0, r7, asr #12 │ │ │ │ + eorcc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00fcf06b │ │ │ │ - sbcscc pc, r0, r7, asr #12 │ │ │ │ + andscc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff6f06b │ │ │ │ @ instruction: 0xf647e7e8 │ │ │ │ - vmla.i d19, d16, d0[1] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldrb pc, [pc, pc, ror #31] @ │ │ │ │ - addscc pc, r0, r7, asr #12 │ │ │ │ + sbcscs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe8f06b │ │ │ │ @ instruction: 0xf647e7d8 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldrb pc, [r1, r1, ror #31] @ │ │ │ │ - addscc pc, ip, r7, asr #12 │ │ │ │ + sbcscs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffdaf06b │ │ │ │ @ instruction: 0xf647e7ca │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c3ffd3 │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x3736a4 │ │ │ │ - beq 0x36d660 │ │ │ │ + beq 0x3735e4 │ │ │ │ + beq 0x36d5a0 │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ @ instruction: 0xf6475852 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf06b002f │ │ │ │ @ instruction: 0xf647bfbd │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bfb7 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bfb1 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bfab │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bfa5 │ │ │ │ - vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf9f │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf99 │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf93 │ │ │ │ - vmla.i d20, d0, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf8d │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf87 │ │ │ │ - vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf81 │ │ │ │ - vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf7b │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf75 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ svclt 0x0000bf6f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec420f4 │ │ │ │ + bl 0xfec42034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf6475404 │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xff5ef06b │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strtmi pc, [r1], -r9, lsl #31 │ │ │ │ - addmi pc, r8, r7, asr #12 │ │ │ │ + sbccc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0052f06b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d20, d0, d0[3] │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xff42f06b │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrmi r1, [sl], #-338 @ 0xfffffeae │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ strmi pc, [r5], -r5, ror #17 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ @ instruction: 0xf647db22 │ │ │ │ - vabdl.s8 q10, d16, d16 │ │ │ │ + vqdmlsl.s , d16, d0[4] │ │ │ │ @ instruction: 0xf64c072e │ │ │ │ - vsubhn.i16 d19, q8, q10 │ │ │ │ + vmlsl.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647062f │ │ │ │ - @ instruction: 0xf2c04894 │ │ │ │ + @ instruction: 0xf2c038d4 │ │ │ │ @ instruction: 0xf04f082e │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ @ instruction: 0xff10f06b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - subseq pc, r4, r7, asr #4 │ │ │ │ + addsvc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0004f06b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec421dc │ │ │ │ + bl 0xfec4211c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - sbcsne pc, ip, ip, asr #12 │ │ │ │ + andsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf647460e │ │ │ │ - vshl.s64 d20, d12, #0 │ │ │ │ + vshl.s64 , q6, #0 │ │ │ │ @ instruction: 0xf06b052e │ │ │ │ and pc, r9, r7, ror #29 │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf99af01a │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf06bb109 │ │ │ │ strcc pc, [r4], #-3805 @ 0xfffff123 │ │ │ │ @@ -223987,32 +223939,32 @@ │ │ │ │ @ instruction: 0xf888f01a │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf647bd70 │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf64c032e │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - adcmi pc, r4, r7, asr #12 │ │ │ │ + rsccc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 11, cr15, cr8, cr11, {3} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42260 │ │ │ │ + bl 0xfec421a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ stmdavs lr!, {r0, r1, r2, r3, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r7, r6, lsr #32 │ │ │ │ - b 0xfe627724 │ │ │ │ + b 0xfe627664 │ │ │ │ @ instruction: 0xf03768eb │ │ │ │ andsle r0, r9, r0, lsl #5 │ │ │ │ @ instruction: 0xd0171dba │ │ │ │ eorsle r2, r8, r1, lsl lr │ │ │ │ eorle r2, r4, sp, lsl lr │ │ │ │ vst1.8 {d6[7]}, [r7], r3 │ │ │ │ stmdbvs sl!, {r5, r7, r8, r9, sp} │ │ │ │ @@ -224058,295 +224010,295 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ @ instruction: 0xf647000f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf06b002f │ │ │ │ @ instruction: 0xf647be37 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vaddl.s8 q10, d0, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647be31 │ │ │ │ - vshr.s64 d20, d28, #64 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647be2b │ │ │ │ - vshr.s64 d20, d20, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647be25 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ svclt 0x0000be1f │ │ │ │ andsle r2, r3, r0, lsl r8 │ │ │ │ eorle r2, sp, r1, lsl r9 │ │ │ │ @ instruction: 0xb329dc08 │ │ │ │ tstle sp, r6, lsl #18 │ │ │ │ - rsbvs pc, r8, r7, asr #12 │ │ │ │ + adcpl pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdplt 0, 1, cr15, cr0, cr11, {3} │ │ │ │ @ instruction: 0xd11529ff │ │ │ │ - addvs pc, r0, r7, asr #12 │ │ │ │ + sbcpl pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdplt 0, 0, cr15, cr8, cr11, {3} │ │ │ │ stmdale sp, {r1, r2, r4, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrtcc r2, [r0], -r4, lsr #20 │ │ │ │ mcrmi 2, 2, r4, cr8, cr12, {1} │ │ │ │ @ instruction: 0x66605a54 │ │ │ │ cdpvc 2, 7, cr7, cr8, cr12, {3} │ │ │ │ addls r0, sl, r4, lsl #25 │ │ │ │ mulseq lr, r6, ip │ │ │ │ - rsbsvc pc, r4, r7, asr #12 │ │ │ │ + adcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [r2, #428]! @ 0x1ac │ │ │ │ - subsvs pc, ip, r7, asr #12 │ │ │ │ + addspl pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [ip, #428]! @ 0x1ac │ │ │ │ - rsbsvs pc, r4, r7, asr #12 │ │ │ │ + adcspl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [r6, #428]! @ 0x1ac │ │ │ │ - subsvs pc, r0, r7, asr #12 │ │ │ │ + addspl pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [r0, #428]! @ 0x1ac │ │ │ │ - sbcsmi pc, r4, r7, asr #12 │ │ │ │ + andsmi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [sl, #428] @ 0x1ac │ │ │ │ - rscmi pc, r4, r7, asr #12 │ │ │ │ + eormi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [r4, #428] @ 0x1ac │ │ │ │ - rscsmi pc, r4, r7, asr #12 │ │ │ │ + eorsmi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [lr, #428] @ 0x1ac │ │ │ │ - andpl pc, r8, r7, asr #12 │ │ │ │ + submi pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [r8, #428] @ 0x1ac │ │ │ │ - andspl pc, ip, r7, asr #12 │ │ │ │ + subsmi pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [r2, #428] @ 0x1ac │ │ │ │ - eorspl pc, r0, r7, asr #12 │ │ │ │ + rsbsmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldclt 0, cr15, [ip, #428]! @ 0x1ac │ │ │ │ - subpl pc, r0, r7, asr #12 │ │ │ │ + addmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldclt 0, cr15, [r6, #428]! @ 0x1ac │ │ │ │ - subspl pc, r0, r7, asr #12 │ │ │ │ + addsmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldclt 0, cr15, [r0, #428]! @ 0x1ac │ │ │ │ - rsbpl pc, r0, r7, asr #12 │ │ │ │ + adcmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stclt 0, cr15, [sl, #428]! @ 0x1ac │ │ │ │ - rsbspl pc, r0, r7, asr #12 │ │ │ │ + adcsmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stclt 0, cr15, [r4, #428]! @ 0x1ac │ │ │ │ - addpl pc, r0, r7, asr #12 │ │ │ │ + sbcmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldclt 0, cr15, [lr, #428] @ 0x1ac │ │ │ │ - addspl pc, r4, r7, asr #12 │ │ │ │ + sbcsmi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldclt 0, cr15, [r8, #428] @ 0x1ac │ │ │ │ - adcpl pc, r8, r7, asr #12 │ │ │ │ + rscmi pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldclt 0, cr15, [r2, #428] @ 0x1ac │ │ │ │ - adcspl pc, ip, r7, asr #12 │ │ │ │ + rscsmi pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stclt 0, cr15, [ip, #428] @ 0x1ac │ │ │ │ - sbcpl pc, ip, r7, asr #12 │ │ │ │ + andpl pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stclt 0, cr15, [r6, #428] @ 0x1ac │ │ │ │ - sbcspl pc, ip, r7, asr #12 │ │ │ │ + andspl pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stclt 0, cr15, [r0, #428] @ 0x1ac │ │ │ │ - rscspl pc, r4, r7, asr #12 │ │ │ │ + eorspl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [sl, #-428]! @ 0xfffffe54 │ │ │ │ - andvs pc, r4, r7, asr #12 │ │ │ │ + subpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [r4, #-428]! @ 0xfffffe54 │ │ │ │ - andsvs pc, ip, r7, asr #12 │ │ │ │ + subspl pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [lr, #-428]! @ 0xfffffe54 │ │ │ │ - eorsvs pc, r0, r7, asr #12 │ │ │ │ + rsbspl pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [r8, #-428]! @ 0xfffffe54 │ │ │ │ - subvs pc, r0, r7, asr #12 │ │ │ │ + addpl pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [r2, #-428]! @ 0xfffffe54 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4250c │ │ │ │ + bl 0xfec4244c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fc7b │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf64f4619 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ vmla.f32 d27, d8, d29 │ │ │ │ - vaddl.s8 q9, d0, d12 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0x462afd37 │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e458 │ │ │ │ - mlaseq r3, r0, r6, sp │ │ │ │ - eorseq sp, r3, r0, asr #13 │ │ │ │ + ldrsbteq sp, [r3], -r0 │ │ │ │ + eorseq sp, r3, r0, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42578 │ │ │ │ + bl 0xfec424b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vsubl.s8 q11, d16, d12 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ stcmi 2, cr0, [r0], #-184 @ 0xffffff48 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdbvs r2!, {r1, sp, lr, pc}^ │ │ │ │ cmplt r2, #12, 8 @ 0xc000000 │ │ │ │ @ instruction: 0x43ab6823 │ │ │ │ @ instruction: 0x4611d1f9 │ │ │ │ - rscmi pc, ip, fp, asr #12 │ │ │ │ + eormi pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stc2 0, cr15, [ip, #-428] @ 0xfffffe54 │ │ │ │ vadd.i8 d22, d8, d19 │ │ │ │ - vaddw.s8 q9, q0, d12 │ │ │ │ - b 0xa2b874 │ │ │ │ + vmla.f d17, d0, d0[3] │ │ │ │ + b 0xa2b7b4 │ │ │ │ @ instruction: 0xf4350503 │ │ │ │ tstle r9, r0, ror r2 │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082e00 │ │ │ │ @ instruction: 0xf64f4619 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ @ instruction: 0xf64cbcef │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf435012f │ │ │ │ rscle r4, r5, r0, ror r2 │ │ │ │ - addsvs pc, r8, r7, asr #12 │ │ │ │ + sbcspl pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], #428 @ 0x1ac │ │ │ │ svclt 0x0000e7de │ │ │ │ - mlaseq r3, r8, r7, sp │ │ │ │ + ldrsbteq sp, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42614 │ │ │ │ + bl 0xfec42554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6472000 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ - blmi 0x16b8e0 │ │ │ │ + vmla.f d21, d16, d0[4] │ │ │ │ + blmi 0x16b820 │ │ │ │ mulls r0, r1, r2 │ │ │ │ - blx 0x3a796c │ │ │ │ - ldrshteq sp, [r3], -r8 │ │ │ │ + blx 0x3a78ac │ │ │ │ + eorseq sp, r3, r8, lsr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ - beq 0x167588 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + beq 0x1674c8 │ │ │ │ + submi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - ldrbcc pc, [ip, -r1, asr #4] @ │ │ │ │ + ldrcs pc, [ip, r1, asr #4] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ ldc2 0, cr15, [r2], #428 @ 0x1ac │ │ │ │ - ldrbvs pc, [r0, #1615]! @ 0x64f @ │ │ │ │ + ldrvs pc, [r0, #-1615]! @ 0xfffff9b1 │ │ │ │ ldreq pc, [r1, #-704]! @ 0xfffffd40 │ │ │ │ - ldmdapl r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdami r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a94650 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ ldrbmi r9, [r1], r0, lsl #22 │ │ │ │ - bleq 0x1275c0 │ │ │ │ + bleq 0x127500 │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1b9 │ │ │ │ strbmi r4, [r9], -r8, lsr #12 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ ldc2 0, cr15, [r4], {107} @ 0x6b │ │ │ │ @ instruction: 0xf10b2000 │ │ │ │ @ instruction: 0xf1090b01 │ │ │ │ @ instruction: 0xf1bb0901 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x1338b8 │ │ │ │ + blx 0x1337f8 │ │ │ │ eormi pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ stc2 0, cr15, [r2], {107} @ 0x6b │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1ba │ │ │ │ - bls 0x15f520 │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + bls 0x15f460 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsvs pc, r8, r7, asr #12 │ │ │ │ + rscspl pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 0, cr15, [r8], #-428 @ 0xfffffe54 │ │ │ │ - beq 0x967638 │ │ │ │ + beq 0x967578 │ │ │ │ svclt 0x0000e7be │ │ │ │ - eorseq sp, r3, ip, lsl #16 │ │ │ │ + eorseq sp, r3, ip, asr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4270c │ │ │ │ + bl 0xfec4264c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf06b9e04 │ │ │ │ @ instruction: 0x4628fc51 │ │ │ │ mcr2 7, 0, pc, cr2, cr15, {7} @ │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r8, cr11 @ │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf647fc1d │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldccs 12, cr15, [r1, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf1a4d017 │ │ │ │ - blx 0xfedec57c │ │ │ │ + blx 0xfedec4bc │ │ │ │ stmdbeq r4!, {r2, r7, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142d02 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ stmdblt r3!, {r0, r8, r9}^ │ │ │ │ strtmi fp, [r8], -r3, ror #18 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ vceq.f32 d31, d8, d15 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ adcslt fp, r6, #9472 @ 0x2500 │ │ │ │ andle r2, lr, r3, lsl #28 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf06b002f │ │ │ │ vfma.f32 d31, d8, d11 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ @ instruction: 0xf647bc13 │ │ │ │ - vshr.s64 d22, d28, #64 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf248fc0d │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ svclt 0x0000bc05 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -224363,915 +224315,915 @@ │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ movwcs r4, #5709 @ 0x164d │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2 0, cr15, [r0, #100] @ 0x64 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r6, lsl #16 │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff6277ce │ │ │ │ + blx 0xff62770e │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf647fd85 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strtmi pc, [r8], -fp, asr #23 │ │ │ │ - blx 0xfe929636 │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + blx 0xfe929576 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff1a77f2 │ │ │ │ + blx 0xff1a7732 │ │ │ │ svceq 0x0011f1b8 │ │ │ │ @ instruction: 0xf1b8d015 │ │ │ │ svclt 0x00080f02 │ │ │ │ svceq 0x000af1b9 │ │ │ │ ldrtmi sp, [r1], -pc │ │ │ │ svclt 0x00082c02 │ │ │ │ andle r2, fp, sl, lsl #26 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmla.f32 d31, d24, d3 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b43f8 │ │ │ │ adcslt fp, r1, #173056 @ 0x2a400 │ │ │ │ andsle r2, r3, r3, lsl #18 │ │ │ │ - rsbsvc pc, r4, r7, asr #12 │ │ │ │ + adcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe927836 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xfe927776 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe727844 │ │ │ │ + bllt 0xfe727784 │ │ │ │ strmi r4, [r1], r5, lsl #12 │ │ │ │ strmi lr, [r4], -pc, lsr #15 │ │ │ │ str r4, [r1, r0, lsl #13]! │ │ │ │ - adcsvs pc, ip, r7, asr #12 │ │ │ │ + rscspl pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe42785e │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xfe42779e │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe22786c │ │ │ │ + bllt 0xfe2277ac │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec428c8 │ │ │ │ + bl 0xfec42808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ - blx 0x1ea788a │ │ │ │ + blx 0x1ea77ca │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -lr, lsl #4 │ │ │ │ - eoreq pc, r8, r8, asr #4 │ │ │ │ + rsbvc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1c2789e │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + blx 0x1c277de │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1a278ac │ │ │ │ + bllt 0x1a277ec │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ ldc2 0, cr15, [r2, #-64]! @ 0xffffffc0 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r9], -r9, ror #1 │ │ │ │ - sbcvs pc, r8, r7, asr #12 │ │ │ │ + andvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x16a78ca │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + blx 0x16a780a │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x14a78d8 │ │ │ │ + bllt 0x14a7818 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42934 │ │ │ │ + bl 0xfec42874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06b4614 │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xe2790e │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xe2784e │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xc2791c │ │ │ │ + bllt 0xc2785c │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vqdmulh.s d31, d8, d17 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4010 │ │ │ │ svclt 0x0000bb19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec429a0 │ │ │ │ + bl 0xfec428e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x327966 │ │ │ │ + blx 0x3278a6 │ │ │ │ eorpl pc, r8, ip, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9f2f7ff │ │ │ │ @ instruction: 0xf64cb98c │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmin.s8 , q12, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ strtmi fp, [r1], -sp, ror #21 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff9a79b0 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xff9a78f0 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff7a79c0 │ │ │ │ + blt 0xff7a7900 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42a1c │ │ │ │ + bl 0xfec4295c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xff3a79e0 │ │ │ │ + blx 0xff3a7920 │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfefa7a00 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xfefa7940 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xfeda7a10 │ │ │ │ + blt 0xfeda7950 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmax.s8 d31, d24, d23 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000ba9f │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42a98 │ │ │ │ + bl 0xfec429d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfe427a5c │ │ │ │ + blx 0xfe42799c │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x2027a7c │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0x20279bc │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0x1e27a8c │ │ │ │ + blt 0x1e279cc │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmax.s8 , q4, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000ba61 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42b14 │ │ │ │ + bl 0xfec42a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x14a7ad8 │ │ │ │ + blx 0x14a7a18 │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x10a7af8 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0x10a7a38 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xea7b08 │ │ │ │ + blt 0xea7a48 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmax.s8 d31, d8, d27 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000ba23 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42b90 │ │ │ │ + bl 0xfec42ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06b9d04 │ │ │ │ pldw [r4, #-2577] @ 0xfffff5ef │ │ │ │ andle r5, r8, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64bb9ed │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ rsbmi fp, r6, #20480 @ 0x5000 │ │ │ │ @ instruction: 0xf0104630 │ │ │ │ @ instruction: 0x4602fbd3 │ │ │ │ rscle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf64bf9f7 │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ movwcs fp, #6639 @ 0x19ef │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4605fb9b │ │ │ │ bicsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0x4629f9df │ │ │ │ - andvc pc, r0, r7, asr #12 │ │ │ │ + subvs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d8f06b │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d2f06b │ │ │ │ svclt 0x0000e7c3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42c30 │ │ │ │ + bl 0xfec42b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ @ instruction: 0xf9c0f06b │ │ │ │ @ instruction: 0xf647b9e5 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldmiblt r4!, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9aaf06b │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt r2!, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4629 │ │ │ │ @ instruction: 0x2c00f997 │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98af06b │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt r2, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42ccc │ │ │ │ + bl 0xfec42c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf974f06b │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21c │ │ │ │ - rsbsvc pc, r4, r7, asr #12 │ │ │ │ + adcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf96af06b │ │ │ │ stmdale fp, {r0, r2, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ svccs 0x00363d44 │ │ │ │ @ instruction: 0xf6472128 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ @ instruction: 0xf95cf06b │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdblt r4, {r0, r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ - blx 0x9a7b6a │ │ │ │ + blx 0x9a7aaa │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r1], -r9, ror #3 │ │ │ │ - rsbsvc pc, r4, r7, asr #12 │ │ │ │ + adcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf946f06b │ │ │ │ @ instruction: 0xf647e7e8 │ │ │ │ - vmla.i d23, d16, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7e1f93f │ │ │ │ - adcsvc pc, ip, r7, asr #12 │ │ │ │ + rscsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf938f06b │ │ │ │ @ instruction: 0xf647e7da │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vshr.s64 q11, q4, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7d3f931 │ │ │ │ - rsbsvc pc, r8, r7, asr #12 │ │ │ │ + adcsvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92af06b │ │ │ │ @ instruction: 0xf647e7cc │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r5, r3, lsr #18] @ │ │ │ │ - eorvc pc, r8, r7, asr #12 │ │ │ │ + rsbvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf91cf06b │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42d9c │ │ │ │ + bl 0xfec42cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf904f06b │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f8f06b │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c064b4 │ │ │ │ @ instruction: 0xf1a9042f │ │ │ │ movtcs lr, #3294 @ 0xcde │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ mrc2 1, 4, pc, cr8, cr10, {5} │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8daf06b │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d4 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmialt sl, {r0, r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c5f8bf │ │ │ │ mcr2 1, 7, pc, cr0, cr10, {5} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42e5c │ │ │ │ + bl 0xfec42d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, sl, lsr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8a4f06b │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #3214 @ 0xc8e │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbtvc pc, [r4], -r7, asr #12 @ │ │ │ │ + ldrtvs pc, [r4], r7, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64b9601 │ │ │ │ - vmlsl.s q10, d16, d0[7] │ │ │ │ + vsubhn.i16 d20, q0, q14 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ mcr2 1, 2, pc, cr4, cr10, {5} @ │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf886f06b │ │ │ │ @ instruction: 0xf64cb9cc │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - blmi 0x4e9ec0 │ │ │ │ - blls 0x645d40 │ │ │ │ + blmi 0x4e9e00 │ │ │ │ + blls 0x645c80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ strtmi fp, [r1], -fp, ror #16 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf860f06b │ │ │ │ @ instruction: 0xf1bae7e3 │ │ │ │ svclt 0x0000fe81 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0xf6474b2a │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #4259840 @ 0x410000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtmi pc, [r0], #1607 @ 0x647 │ │ │ │ + strbtcc pc, [r0], #1607 @ 0x647 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stc 1, cr15, [r6], #-676 @ 0xfffffd5c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6479402 │ │ │ │ - vbic.i32 , #67108864 @ 0x04000000 │ │ │ │ + vqshl.s64 d22, d20, #0 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - strbmi pc, [ip, fp, asr #12]! @ │ │ │ │ + strmi pc, [ip, -fp, asr #12]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1ba9700 │ │ │ │ ldrtmi pc, [r1], -r1, ror #27 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ ldmiblt sp, {r0, r1, r5, fp, ip, sp, lr, pc}^ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ andcs pc, r1, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0x46414810 │ │ │ │ @ instruction: 0xff3ef7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d1 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt r6, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffef06a │ │ │ │ @ instruction: 0xf1bae7e1 │ │ │ │ svclt 0x0000fe1f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r8, lsl #17 │ │ │ │ + eorseq sp, r3, r8, asr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42fe4 │ │ │ │ + bl 0xfec42f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3d664 │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + blmi 0xc3d5a4 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06a0300 │ │ │ │ stccs 15, cr15, [r0], {223} @ 0xdf │ │ │ │ @ instruction: 0xf647d13c │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ subcs pc, r0, #844 @ 0x34c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtvc pc, [r4], #-1607 @ 0xfffff9b9 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xebe30 │ │ │ │ - bl 0xfef284d8 │ │ │ │ + ldrtvs pc, [r4], #1607 @ 0x647 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xebd70 │ │ │ │ + bl 0xfef28418 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ @ instruction: 0x4629fd73 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ andcs pc, r1, #724 @ 0x2d4 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 6, pc, cr8, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d4 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00a0f06a │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ bfi pc, r5, (invalid: 31:0) @ │ │ │ │ ldc2 1, cr15, [r6, #744]! @ 0x2e8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, asr #17 │ │ │ │ + eorseq sp, r3, r4, lsl #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec430b4 │ │ │ │ + bl 0xfec42ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3d734 │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + blmi 0xc3d674 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06a0300 │ │ │ │ stccs 15, cr15, [r0], {119} @ 0x77 │ │ │ │ @ instruction: 0xf647d13c │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ subcs pc, r0, #428 @ 0x1ac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtvc pc, [r4], #-1607 @ 0xfffff9b9 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xebf00 │ │ │ │ - bl 0x15285a8 │ │ │ │ + ldrtvs pc, [r4], #1607 @ 0x647 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xebe40 │ │ │ │ + bl 0x15284e8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ strtmi pc, [r9], -fp, lsl #26 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ andcs pc, r1, #308 @ 0x134 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 1, pc, cr10, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d4 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0038f06a │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [r0, sp, lsr #30] @ │ │ │ │ stc2l 1, cr15, [lr, #-744] @ 0xfffffd18 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0x0094cdb0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43184 │ │ │ │ + bl 0xfec430c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xff10f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #2810 @ 0xafa │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbtvc pc, [r4], -r7, asr #12 @ │ │ │ │ + ldrtvs pc, [r4], r7, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64b9601 │ │ │ │ - vmlsl.s q10, d16, d0[7] │ │ │ │ + vsubhn.i16 d20, q0, q14 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ ldc2 1, cr15, [r0], #744 @ 0x2e8 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 15, cr15, cr2, cr10, {3} │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - msrpl CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ + msrmi SPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ cdp2 0, 14, cr15, cr2, cr10, {3} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr8, cr10, {3} │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d0 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 12, cr15, cr8, cr10, {3} │ │ │ │ vmax.s8 d20, d1, d17 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf06a0032 │ │ │ │ ldrb pc, [sp, r1, asr #29] @ │ │ │ │ stc2l 1, cr15, [r2], #744 @ 0x2e8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43258 │ │ │ │ + bl 0xfec43198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 0, 10, cr15, cr6, cr10, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #2704 @ 0xa90 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbtvc pc, [r4], -r7, asr #12 @ │ │ │ │ + ldrtvs pc, [r4], r7, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64b9601 │ │ │ │ - vmlsl.s q10, d16, d0[7] │ │ │ │ + vsubhn.i16 d20, q0, q14 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ mcrr2 1, 11, pc, r6, cr10 @ │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr8, cr10, {3} │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - msrpl CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ + msrmi SPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ cdp2 0, 7, cr15, cr8, cr10, {3} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr14, cr10, {3} │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d0 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 5, cr15, cr14, cr10, {3} │ │ │ │ vmax.s8 d20, d1, d17 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf06a0032 │ │ │ │ @ instruction: 0xe7ddfe57 │ │ │ │ ldc2l 1, cr15, [r8], #-744 @ 0xfffffd18 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ strmi r4, [r4], -pc, lsr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r0], lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf06a9e1c │ │ │ │ subcs pc, r0, #912 @ 0x390 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x9a8804 │ │ │ │ + b 0x9a8744 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strmi pc, [r0, #1607]! @ 0x647 │ │ │ │ + strbcc pc, [r0, #1607]! @ 0x647 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6479502 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vshl.s64 d22, d20, #0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strbmi pc, [ip, #1611]! @ 0x64b @ │ │ │ │ + strmi pc, [ip, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ @ instruction: 0x4641fbd7 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf894fe19 │ │ │ │ subcs r3, r0, #0, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1a9463e │ │ │ │ movtcs lr, #2558 @ 0x9fe │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #10 │ │ │ │ - tstpeq ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0xfef288b6 │ │ │ │ + blx 0xfef287f6 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [sl, #424]! @ 0x1a8 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d8 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 0, cr15, [sl, #424]! @ 0x1a8 │ │ │ │ stc2 1, cr15, [ip], {186} @ 0xba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43404 │ │ │ │ + bl 0xfec43344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf06a461d │ │ │ │ ldccs 13, cr15, [pc], {213} @ 0xd5 │ │ │ │ vtst.8 , , │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ - bl 0x1acef8 │ │ │ │ + vqdmlal.s q10, d0, d0[6] │ │ │ │ + bl 0x1ace38 │ │ │ │ @ instruction: 0xf64f0384 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf06a12e0 │ │ │ │ @ instruction: 0xf647fdc5 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06a0031 │ │ │ │ stmiblt r5!, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #424]! @ 0x1a8 │ │ │ │ @ instruction: 0xf64cb9f6 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ vadd.f32 d31, d24, d21 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06a4070 │ │ │ │ @ instruction: 0xf647bd9d │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldc2 0, cr15, [r2, #424] @ 0x1a8 │ │ │ │ rscle r2, r0, r0, lsl #28 │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ vadd.f32 d31, d24, d5 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06a4070 │ │ │ │ @ instruction: 0x4621bd7d │ │ │ │ - subscc pc, ip, r1, asr #4 │ │ │ │ + addscs pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #-424]! @ 0xfffffe58 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ @ instruction: 0xf6474b34 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a8070 │ │ │ │ subcs pc, r0, #5824 @ 0x16c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strmi pc, [r0, #1607]! @ 0x647 │ │ │ │ + strbcc pc, [r0, #1607]! @ 0x647 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ stmdb r0, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6479502 │ │ │ │ - vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c064b4 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ @ instruction: 0x4639fafb │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - bllt 0xfe2ab844 │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + bllt 0xfe2ab784 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4629 │ │ │ │ subcs pc, r0, #3392 @ 0xd40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldmdb lr, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d1, d2 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ @ instruction: 0x4641fad9 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x46b800 │ │ │ │ - blls 0x646400 │ │ │ │ + blmi 0x46b740 │ │ │ │ + blls 0x646340 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a41f0 │ │ │ │ strtmi fp, [sl], -fp, lsl #26 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [ip, r3, lsl #26] @ │ │ │ │ - blx 0xa28ab2 │ │ │ │ + blx 0xa289f2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf6474b39 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a9078 │ │ │ │ subcs pc, r0, #58624 @ 0xe500 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtmi pc, [r0], r7, asr #12 │ │ │ │ + strbtcc pc, [r0], r7, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ stmia sl, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6479602 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vshl.s64 d22, d20, #0 │ │ │ │ @ instruction: 0xf64b052f │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ strbmi pc, [r1], -r5, lsl #21 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #50944 @ 0xc700 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldm r0!, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -225279,106 +225231,106 @@ │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ @ instruction: 0x4639fa73 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf1b9fcb5 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - msrpl CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ + msrmi SPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [r4], #424 @ 0x1a8 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], {106} @ 0x6a │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d0 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 0, cr15, [sl], {106} @ 0x6a │ │ │ │ vmax.s8 q10, , │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf06a0032 │ │ │ │ ldrb pc, [sp, r3, lsl #25] @ │ │ │ │ - blx 0xfea28bb0 │ │ │ │ + blx 0xfea28af0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0xf6474b39 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a8070 │ │ │ │ subcs pc, r0, #25856 @ 0x6500 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtmi pc, [r0], #1607 @ 0x647 │ │ │ │ + strbtcc pc, [r0], #1607 @ 0x647 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stmda sl, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6479402 │ │ │ │ - vbic.i32 , #67108864 @ 0x04000000 │ │ │ │ + vqshl.s64 d22, d20, #0 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - strbmi pc, [ip, fp, asr #12]! @ │ │ │ │ + strmi pc, [ip, -fp, asr #12]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1ba9700 │ │ │ │ ldrtmi pc, [r1], -r5, lsl #20 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - bllt 0x86b658 │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + bllt 0x86b598 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ @ instruction: 0xf1b8fc3f │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d23 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ ldc2 0, cr15, [sl], {106} @ 0x6a │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4314 @ 0x10da │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r1], -r3, asr #27 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andseq pc, r4, r8, asr #4 │ │ │ │ + subsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {106} @ 0x6a │ │ │ │ @ instruction: 0xf1bae7d0 │ │ │ │ svclt 0x0000fa25 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec437d4 │ │ │ │ + bl 0xfec43714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050f90 │ │ │ │ addslt r4, r7, r2, lsr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -225386,151 +225338,151 @@ │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ @ instruction: 0x4604fd93 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf647002e │ │ │ │ - vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ + @ instruction: 0xf2c066b4 │ │ │ │ @ instruction: 0xf06a062f │ │ │ │ subcs pc, r0, #216064 @ 0x34c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbmi pc, [ip, #1611]! @ 0x64b @ │ │ │ │ + strmi pc, [ip, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ svc 0x00b8f1a8 │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwvs lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ @ instruction: 0x4639f977 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #189440 @ 0x2e400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x00a2f1a8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ strls r0, [r1], -pc, lsr #4 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ strtmi pc, [r1], -r1, ror #18 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36b510 │ │ │ │ - blls 0x6466f0 │ │ │ │ + blmi 0x36b450 │ │ │ │ + blls 0x646630 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ @ instruction: 0xf1babb93 │ │ │ │ svclt 0x0000f9b5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0xf6474b38 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf6478078 │ │ │ │ - vabal.s8 q10, d16, d16 │ │ │ │ + vmls.f d19, d16, d0[4] │ │ │ │ svcls 0x0020052e │ │ │ │ - blx 0x1d28892 │ │ │ │ + blx 0x1d287d2 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #3930 @ 0xf5a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - ldrbtvc pc, [r4], #-1607 @ 0xfffff9b9 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec704 │ │ │ │ + ldrtvs pc, [r4], #1607 @ 0x647 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xec644 │ │ │ │ @ instruction: 0xf64b9401 │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ @ instruction: 0xf914f1ba │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x16a88c6 │ │ │ │ + blx 0x16a8806 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ subcs pc, r0, #495616 @ 0x79000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x003af1a8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ - vadd.i8 d26, d8, d5 │ │ │ │ - vabal.s8 q8, d0, d12 │ │ │ │ + @ instruction: 0xf647a805 │ │ │ │ + vmls.f d23, d0, d0[3] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf1ba4500 │ │ │ │ @ instruction: 0x4641f8f9 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #60416 @ 0xec00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x0024f1a8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ ldrtmi pc, [r9], -r3, ror #17 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36b414 │ │ │ │ - blls 0x6467ec │ │ │ │ + blmi 0x36b354 │ │ │ │ + blls 0x64672c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a43f0 │ │ │ │ @ instruction: 0xf1babb15 │ │ │ │ svclt 0x0000f937 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsr #18 │ │ │ │ + eorseq sp, r3, r4, ror #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ ldrmi r5, [pc], -r0, lsl #1 │ │ │ │ ldrmi r4, [r1], r1, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ @ instruction: 0xf647381f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ - bcs 0x1149c8 │ │ │ │ + bcs 0x114908 │ │ │ │ ldrmi fp, [r8], r8, lsl #30 │ │ │ │ - blx 0xffc28998 │ │ │ │ + blx 0xffc288d8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - vabal.s8 q10, d16, d16 │ │ │ │ + vmls.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf1a8052e │ │ │ │ movtcs lr, #3794 @ 0xed2 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - ldrbtvc pc, [r4], -r7, asr #12 @ │ │ │ │ + ldrtvs pc, [r4], r7, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf88cf1ba │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xff4a89d4 │ │ │ │ + blx 0xff4a8914 │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4629 │ │ │ │ subcs pc, r0, #806912 @ 0xc5000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 10, cr15, cr14, cr8, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @@ -225539,143 +225491,143 @@ │ │ │ │ @ instruction: 0x4651f871 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #733184 @ 0xb3000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 9, cr15, cr12, cr8, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ - vrhadd.s8 d25, d8, d2 │ │ │ │ - vaddw.s8 q8, q0, d12 │ │ │ │ + @ instruction: 0xf6479102 │ │ │ │ + vmla.f d23, d0, d0[3] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ @ instruction: 0x4641f857 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x46b2fc │ │ │ │ - blls 0x646904 │ │ │ │ + blmi 0x46b23c │ │ │ │ + blls 0x646844 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ ldrtmi fp, [r9], -r9, lsl #21 │ │ │ │ @ instruction: 0xf647462a │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldr pc, [sl, r1, lsl #21]! │ │ │ │ @ instruction: 0xf8a2f1ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ ldrmi r4, [r4], -r6, asr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf647981e │ │ │ │ - vabal.s8 q10, d16, d16 │ │ │ │ + vmls.f d19, d16, d0[4] │ │ │ │ svcls 0x0020052e │ │ │ │ - blx 0x18a8ab4 │ │ │ │ + blx 0x18a89f4 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ - eorpl pc, r8, sp, asr #4 │ │ │ │ + rsbmi pc, r8, sp, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - ldreq pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbvc pc, [ip], #-1607 @ 0xfffff9b9 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf97af7fe │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #3644 @ 0xe3c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ @ instruction: 0xf64b9502 │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ @ instruction: 0xfffaf1b9 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - ldrteq pc, [r0], -r8, asr #4 @ │ │ │ │ + ldrbtvc pc, [r0], -r7, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - blx 0xf28b00 │ │ │ │ + blx 0xf28a40 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #3618 @ 0xe22 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ strls r9, [r1], -r0, lsl #8 │ │ │ │ @ instruction: 0xffe4f1b9 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xaa8b24 │ │ │ │ + blx 0xaa8a64 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ - @ instruction: 0xf248ee10 │ │ │ │ - vqdmlal.s q8, d0, d0[2] │ │ │ │ + @ instruction: 0xf647ee10 │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ @ instruction: 0xffcef1b9 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x528b50 │ │ │ │ + blx 0x528a90 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #3578 @ 0xdfa │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - cmppeq r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r4, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xffb4f1b9 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9f6f06a │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d8 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt r6!, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf808f1ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ @ instruction: 0xf6474b48 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf647a91e │ │ │ │ - vaddhn.i16 d20, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf8dd042e │ │ │ │ @ instruction: 0xf06a8080 │ │ │ │ subcs pc, r0, #3194880 @ 0x30c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [ip, #672]! @ 0x2a0 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf6479402 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vshl.s64 d22, d20, #0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strbmi pc, [ip, #1611]! @ 0x64b @ │ │ │ │ + strmi pc, [ip, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b99500 │ │ │ │ ldrtmi pc, [r1], -r7, ror #30 @ │ │ │ │ vadd.i8 d26, d5, d5 │ │ │ │ - vmvn.i32 d21, #201326592 @ 0x0c000000 │ │ │ │ + vmvn.i32 q10, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf06a0632 │ │ │ │ subcs pc, r0, #2703360 @ 0x294000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [lr, #672] @ 0x2a0 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strls r9, [r0, #-1026] @ 0xfffffbfe │ │ │ │ @@ -225689,145 +225641,145 @@ │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b99402 │ │ │ │ uasxmi pc, r1, pc @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf1b9f981 │ │ │ │ @ instruction: 0xd12c0f00 │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ @ instruction: 0xf1b8f977 │ │ │ │ @ instruction: 0xf64f0f02 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ svclt 0x009d0031 │ │ │ │ - msrpl CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ + msrmi SPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ - msreq (UNDEF: 104), r8 │ │ │ │ + @ instruction: 0x71a8f647 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf06a1450 │ │ │ │ - blmi 0x46b08c │ │ │ │ - blls 0x646b74 │ │ │ │ + blmi 0x46afcc │ │ │ │ + blls 0x646ab4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ @ instruction: 0x4622b951 │ │ │ │ @ instruction: 0xf6474649 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [r0, r9, asr #18] @ │ │ │ │ @ instruction: 0xff6af1b9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43d48 │ │ │ │ + bl 0xfec43c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, r0, asr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ - blx 0xff9a8bc8 │ │ │ │ + blx 0xff9a8b08 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ @ instruction: 0xf104fad9 │ │ │ │ movwcs r0, #4360 @ 0x1108 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stmdavs r4, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xff4a8bf0 │ │ │ │ + blx 0xff4a8b30 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ ldrtmi r6, [r9], -sp, lsr #16 │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strmi pc, [r0, r7, asr #12]! │ │ │ │ + strbcc pc, [r0, r7, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0xf90ef06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #3320 @ 0xcf8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, -r5, lsl #16] │ │ │ │ - ldclvc 6, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0xec8c8 │ │ │ │ + ldcvs 6, cr15, [r4], #284 @ 0x11c │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0xec808 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclmi 6, cr15, [ip], #300 @ 0x12c │ │ │ │ + stcmi 6, cr15, [ip], #-300 @ 0xfffffed4 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ mrc2 1, 5, pc, cr0, cr9, {5} │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8f2f06a │ │ │ │ suble r2, r8, r0, lsl #24 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf8e8f06a │ │ │ │ stmdami r7!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4629 │ │ │ │ - blmi 0xa2ac30 │ │ │ │ - blls 0x646c70 │ │ │ │ + blmi 0xa2ab70 │ │ │ │ + blls 0x646bb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ andcs fp, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r5], -r1, lsl #21 │ │ │ │ @ instruction: 0xd1b12800 │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf647002e │ │ │ │ - vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c064b4 │ │ │ │ @ instruction: 0xf06a042f │ │ │ │ subcs pc, r0, #12648448 @ 0xc10000 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc 1, cr15, [sl], #672 @ 0x2a0 │ │ │ │ strls r2, [r1], #-832 @ 0xfffffcc0 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ ldrtmi pc, [r1], -r5, ror #28 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf647f8a7 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7b3f89d │ │ │ │ mrc2 1, 5, pc, cr14, cr9, {5} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsl #19 │ │ │ │ + eorseq sp, r3, r4, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ ldrmi r4, [r0], pc, asr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vaddhn.i16 d20, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647042e │ │ │ │ - vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ + @ instruction: 0xf2c066b4 │ │ │ │ @ instruction: 0xf64b062f │ │ │ │ - vmls.f d20, d16, d0[7] │ │ │ │ + vabal.s8 q10, d0, d28 │ │ │ │ ldmib sp, {r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbge r4!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf86ef06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ @@ -225835,15 +225787,15 @@ │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ mrc2 1, 0, pc, cr10, cr9, {5} │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf85cf06a │ │ │ │ cmnle r1, r0, lsl #30 │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ subcs pc, r0, #5439488 @ 0x530000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ ldc 1, cr15, [ip], #-672 @ 0xfffffd60 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ @@ -225852,54 +225804,54 @@ │ │ │ │ @ instruction: 0x4659fdff │ │ │ │ @ instruction: 0xf06aa807 │ │ │ │ stmdami fp!, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xff64f7fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf647d126 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xf1b9f82f │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf822f06a │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d27 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt r2, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4651 │ │ │ │ @ instruction: 0xf1b9f807 │ │ │ │ sbcsle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf64c4649 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7d5fff9 │ │ │ │ @ instruction: 0x46224639 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff0f069 │ │ │ │ @ instruction: 0xf1b9e79b │ │ │ │ svclt 0x0000fe11 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsl #19 │ │ │ │ + eorseq sp, r3, r4, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5a │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ @@ -225912,110 +225864,110 @@ │ │ │ │ @ instruction: 0xf97ef018 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r0, r2, r3, r7, pc}^ │ │ │ │ ldmib r0, {r8, r9, sl, lr}^ │ │ │ │ ldmib r0, {r1, r9, fp, sp, lr}^ │ │ │ │ and r9, r1, r4, lsl #16 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0696869 │ │ │ │ stccs 15, cr15, [r0], {185} @ 0xb9 │ │ │ │ @ instruction: 0xf647d06f │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ @ instruction: 0xffacf069 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - vqdmlsl.s q10, d16, d16 │ │ │ │ + vqdmull.s , d16, d0[4] │ │ │ │ @ instruction: 0xf1a80b2e │ │ │ │ movtcs lr, #2962 @ 0xb92 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ @ instruction: 0xf647b008 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vshl.s64 d22, d20, #0 │ │ │ │ @ instruction: 0xf64b052f │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b99400 │ │ │ │ ldrtmi pc, [r9], -fp, asr #26 @ │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ ldmdami r3!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ @ instruction: 0x46514831 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ subcs pc, r0, #2736 @ 0xab0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x1c2956c │ │ │ │ + bl 0x1c294ac │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blpl 0x16760c │ │ │ │ + blpl 0x16754c │ │ │ │ @ instruction: 0xf1b99400 │ │ │ │ strbmi pc, [r9], -pc, lsr #26 @ │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ subcs pc, r0, #452 @ 0x1c4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x17a9590 │ │ │ │ + bl 0x17a94d0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6479102 │ │ │ │ - vmla.f d19, d0, d0[7] │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ @ instruction: 0x4641fd15 │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ - blmi 0x6ecc78 │ │ │ │ - blls 0x646f88 │ │ │ │ + blmi 0x6ecbb8 │ │ │ │ + blls 0x646ec8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0694ff0 │ │ │ │ @ instruction: 0xf647bf47 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe78fff3d │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stc2l 1, cr15, [ip, #-740] @ 0xfffffd1c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, asr #17 │ │ │ │ - eorseq sp, r3, ip, lsr #20 │ │ │ │ + eorseq sp, r3, r4, lsl #16 │ │ │ │ + eorseq sp, r3, ip, ror #18 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1025 @ 0xfffffbff │ │ │ │ - blmi 0x22b118 │ │ │ │ + blmi 0x22b058 │ │ │ │ svclt 0x0000e728 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1024 @ 0xfffffc00 │ │ │ │ - blmi 0x22b13c │ │ │ │ + blmi 0x22b07c │ │ │ │ svclt 0x0000e716 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stmdami fp, {r7, r9, sl, lr}^ │ │ │ │ movwcs fp, #4246 @ 0x1096 │ │ │ │ @@ -226036,63 +225988,63 @@ │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf87ef018 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ strbmi r6, [r1], -r7, lsl #16 │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr2, cr9, {3} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf647f873 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0x4628feb9 │ │ │ │ mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr0, cr9, {3} │ │ │ │ eorsle r2, fp, r1, lsl ip │ │ │ │ svclt 0x00082c02 │ │ │ │ eorsle r2, r7, sl, lsl #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf888f7fe │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr0, cr9, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #2698 @ 0xa8a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - adccc pc, r4, ip, asr #12 │ │ │ │ + rsccs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbteq pc, [r4], #-581 @ 0xfffffdbb @ │ │ │ │ + ldrtvc pc, [r4], #1604 @ 0x644 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64b9401 │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ mcrr2 1, 11, pc, r0, cr9 @ │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr2, cr9, {3} │ │ │ │ ldmdavs sl, {r0, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d9 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 7, cr15, cr2, cr9, {3} │ │ │ │ andle r2, r7, r3, lsl #28 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf069002f │ │ │ │ strb pc, [r1, r9, ror #28] @ │ │ │ │ - adcsvs pc, ip, r7, asr #12 │ │ │ │ + rscspl pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr2, cr9, {3} │ │ │ │ @ instruction: 0xf1b9e7ba │ │ │ │ svclt 0x0000fc83 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226102,480 +226054,480 @@ │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls fp, #23074 @ 0x5a22 │ │ │ │ vtst.8 d29, d13, d7 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ - bl 0x1ade14 │ │ │ │ + vqdmlal.s q10, d0, d0[6] │ │ │ │ + bl 0x1add54 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strtmi pc, [r0], r7, asr #12 │ │ │ │ + strbtcc pc, [r0], r7, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr2, cr9, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a807 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vshl.s64 d22, d20, #0 │ │ │ │ @ instruction: 0xf1a8052f │ │ │ │ movtcs lr, #2568 @ 0xa08 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xff2a9896 │ │ │ │ + blx 0xff2a97d6 │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 0, cr15, cr8, cr9, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #2546 @ 0x9f2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfee298ba │ │ │ │ + blx 0xfee297fa │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r6, #420]! @ 0x1a4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #2528 @ 0x9e0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfe9a98de │ │ │ │ + blx 0xfe9a981e │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4, #420]! @ 0x1a4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #2510 @ 0x9ce │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfe529902 │ │ │ │ + blx 0xfe529842 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r2, #420] @ 0x1a4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #2492 @ 0x9bc │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x20a9926 │ │ │ │ + blx 0x20a9866 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r0, #420] @ 0x1a4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #2474 @ 0x9aa │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1c2994a │ │ │ │ + blx 0x1c2988a │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ stc2 0, cr15, [lr, #420]! @ 0x1a4 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d8 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 0, cr15, [lr, #420] @ 0x1a4 │ │ │ │ - blx 0xff129976 │ │ │ │ + blx 0xff1298b6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4449c │ │ │ │ + bl 0xfec443dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -fp, lsl #27 │ │ │ │ @ instruction: 0xf840f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #-420]! @ 0xfffffe5c │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 0, cr15, [r4, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf647b954 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, r9, ror #26]! @ │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7dffd5d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44518 │ │ │ │ + bl 0xfec44458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -sp, asr #26 │ │ │ │ @ instruction: 0xf802f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-420]! @ 0xfffffe5c │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [r6, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, fp, lsr #26]! @ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ bfc pc, #26, #6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44594 │ │ │ │ + bl 0xfec444d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -pc, lsl #26 │ │ │ │ @ instruction: 0xffc4f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0, #-420] @ 0xfffffe5c │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 0, cr15, [r8], #420 @ 0x1a4 │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, sp, ror #25]! @ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r1, ror #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44610 │ │ │ │ + bl 0xfec44550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fcd1 │ │ │ │ @ instruction: 0xff86f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], {105} @ 0x69 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [sl], #420 @ 0x1a4 │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, pc, lsr #25]! @ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r3, lsr #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4468c │ │ │ │ + bl 0xfec445cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fc93 │ │ │ │ @ instruction: 0xff48f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {105} @ 0x69 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 0, cr15, [ip], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfc71 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r5, ror #24] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44708 │ │ │ │ + bl 0xfec44648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fc55 │ │ │ │ @ instruction: 0xff0af017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r6, cr9 @ │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [lr], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfc33 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r7, lsr #24] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44784 │ │ │ │ + bl 0xfec446c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fc17 │ │ │ │ mcr2 0, 6, pc, cr12, cr7, {0} @ │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], {105} @ 0x69 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 0, cr15, [r0], {105} @ 0x69 │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfbf5 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r9, ror #23] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ ldrmi r4, [r4], -r5, asr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0690300 │ │ │ │ @ instruction: 0x2c0afbcf │ │ │ │ vtst.8 , , │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ - bl 0x1ae304 │ │ │ │ + vqdmlal.s q10, d0, d0[6] │ │ │ │ + bl 0x1ae244 │ │ │ │ @ instruction: 0xf64b0384 │ │ │ │ - vqdmlsl.s q10, d16, d0[7] │ │ │ │ + vabdl.s8 q10, d0, d28 │ │ │ │ stcge 7, cr0, [r5, #-200] @ 0xffffff38 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - rscmi pc, ip, fp, asr #12 │ │ │ │ + eormi pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0xfeea9802 │ │ │ │ + blx 0xfeea9742 │ │ │ │ @ instruction: 0xf647bb9e │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ subcs pc, r0, #175104 @ 0x2ac00 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ svc 0x0094f1a7 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ strls r0, [r0, -pc, lsr #2] │ │ │ │ @ instruction: 0xf6479102 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vsra.s64 d22, d20, #64 │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ strbmi pc, [r1], -pc, asr #18 @ │ │ │ │ @ instruction: 0xf0694628 │ │ │ │ - blmi 0x8ec4ec │ │ │ │ - blls 0x647714 │ │ │ │ + blmi 0x8ec42c │ │ │ │ + blls 0x647654 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06941f0 │ │ │ │ ldrtmi fp, [r1], -r1, lsl #23 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1ea9882 │ │ │ │ + blx 0x1ea97c2 │ │ │ │ stcge 7, cr14, [r5, #-804] @ 0xfffffcdc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a74628 │ │ │ │ @ instruction: 0xf647ef5e │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - teqppl ip, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + cmnpmi ip, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vqdmlsl.s q10, d16, d0[7] │ │ │ │ + vabdl.s8 q10, d0, d28 │ │ │ │ smladxls r0, r2, r7, r0 │ │ │ │ @ instruction: 0xf914f1b9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x16a98c2 │ │ │ │ + blx 0x16a9802 │ │ │ │ @ instruction: 0xf1b9e79e │ │ │ │ svclt 0x0000f977 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44930 │ │ │ │ + bl 0xfec44870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0x11298ee │ │ │ │ + blx 0x112982e │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ rorslt pc, r5 @ @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0x4628fb31 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ vfma.f32 d31, d8, d19 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r4, {r0, r2, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x7a993a │ │ │ │ + blx 0x7a987a │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4a9952 │ │ │ │ + blx 0x4a9892 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ stc2 0, cr15, [lr], #92 @ 0x5c │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf64a4605 │ │ │ │ - vshr.s64 q10, q2, #64 │ │ │ │ + vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ @ instruction: 0x2e00faf3 │ │ │ │ - vmla.f32 , q4, │ │ │ │ - vmvn.i16 q8, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf647dd55 │ │ │ │ + @ instruction: 0xf2c078b8 │ │ │ │ vadd.i8 d16, d5, d30 │ │ │ │ - vbic.i32 d19, #134217728 @ 0x08000000 │ │ │ │ + vbic.i32 q9, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf1840731 │ │ │ │ @ instruction: 0x3d01f965 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0694640 │ │ │ │ @ instruction: 0x2c28fad7 │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf64adcee │ │ │ │ - vshr.s64 q10, q2, #64 │ │ │ │ + vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ adcmi pc, r6, #839680 @ 0xcd000 │ │ │ │ @ instruction: 0xf647d107 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ - vpmax.s8 , q12, │ │ │ │ - vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf647bac3 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf647fabd │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ ldmdblt ip, {r0, r2, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfeb29a1c │ │ │ │ + blt 0xfeb2995c │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ strcs fp, [r0], #-2715 @ 0xfffff565 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -226599,2275 +226551,2275 @@ │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2 0, cr15, [r8], {23} │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r1], -r5, lsl #16 │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bmi 0xfe92b22c │ │ │ │ - beq 0xcaa414 │ │ │ │ - blx 0x1729abc │ │ │ │ + bcc 0xff92b16c │ │ │ │ + beq 0xcaa354 │ │ │ │ + blx 0x17299fc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - vbic.i16 , #4 @ 0x0004 │ │ │ │ + @ instruction: 0xf2c069b4 │ │ │ │ @ instruction: 0xf1a7092f │ │ │ │ movtcs lr, #3646 @ 0xe3e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ @ instruction: 0xf64ba008 │ │ │ │ - vmul.i d20, d16, d0[7] │ │ │ │ + vmlal.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf8cd0832 │ │ │ │ @ instruction: 0xf8cd9004 │ │ │ │ @ instruction: 0xf1b88000 │ │ │ │ shsub8mi pc, r9, r9 @ │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ @ instruction: 0x4621fa3b │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 2, cr15, cr0, cr7, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bls 0x1680a4 │ │ │ │ + bls 0x167fe4 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xffe2f1b8 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xa29b24 │ │ │ │ + blx 0xa29a64 │ │ │ │ stmdami ip, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - blmi 0x36bea8 │ │ │ │ - blls 0x6479f8 │ │ │ │ + blmi 0x36bde8 │ │ │ │ + blls 0x647938 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06947f0 │ │ │ │ @ instruction: 0xf1b9ba0f │ │ │ │ svclt 0x0000f831 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsl #19 │ │ │ │ + eorseq sp, r3, r4, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44bc0 │ │ │ │ + bl 0xfec44b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf9f8f069 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fcad │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf90cf7fd │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmiblt ip, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b954 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ubfx pc, r1, #19, #7 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sl, r5, asr #19] @ │ │ │ │ - ldrsbteq sp, [r3], -r8 │ │ │ │ + eorseq sp, r3, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44c4c │ │ │ │ + bl 0xfec44b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf9b2f069 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fc67 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c6f7fd │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmiblt r6, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf647b954 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r6, fp, lsl #19]! @ │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7daf97f │ │ │ │ - eorseq sp, r3, r8, lsl #24 │ │ │ │ + eorseq sp, r3, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44cd8 │ │ │ │ + bl 0xfec44c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf96cf069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35873 @ 0x8c21 @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, sp, asr r9 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdblt r0, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addeq pc, r0, r8, asr #4 │ │ │ │ + sbcvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf946f069 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdblt lr!, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7d4f933 │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r8, r7, lsr #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44d84 │ │ │ │ + bl 0xfec44cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf916f069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35787 @ 0x8bcb @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, r7, lsl #18 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xff6abbba │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xff6abafa │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmlt sl!, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addeq pc, r0, r8, asr #4 │ │ │ │ + sbcvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f0f069 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmialt r8!, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7d4f8dd │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7c8f8d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44e30 │ │ │ │ + bl 0xfec44d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf8c0f069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35701 @ 0x8b75 @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrhlt pc, [ip, #-129] @ 0xffffff7f @ │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xfe12bc66 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xfe12bba6 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmialt r4!, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addeq pc, r0, r8, asr #4 │ │ │ │ + sbcvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89af069 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmlt r2, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r4, r7, lsl #17] @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7c8f87b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44edc │ │ │ │ + bl 0xfec44e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf86af069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #31744 @ 0x7c00 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf850f069 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmdalt r8, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vtst.8 d31, d8, d29 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82af069 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf81ef069 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44f98 │ │ │ │ + bl 0xfec44ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf80cf069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #790528 @ 0xc1000 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff2f068 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x00eaf068 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vrecps.f32 , q12, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffccf068 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc0f068 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45054 │ │ │ │ + bl 0xfec44f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xffaef068 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #405504 @ 0x63000 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff94f068 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x008cf068 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vmax.f32 d31, d24, d1 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684038 │ │ │ │ ldmdblt r5, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff6ef068 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff62f068 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45110 │ │ │ │ + bl 0xfec45050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xff50f068 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #20480 @ 0x5000 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmiblt ip, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff36f068 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x002ef068 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vmax.f32 d31, d8, d19 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684038 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff10f068 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff04f068 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec451cc │ │ │ │ + bl 0xfec4510c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 15, cr15, cr2, cr8, {3} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #2736128 @ 0x29c000 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmiblt ip, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr8, cr8, {3} │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 13, cr15, cr0, cr8, {3} │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vceq.f32 , q12, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684038 │ │ │ │ ldmdblt r5, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr2, cr8, {3} │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr6, cr8, {3} │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - adccs pc, r4, r8, asr #12 │ │ │ │ + rscne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ cdp2 0, 9, cr15, cr4, cr8, {3} │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - rsbsvc pc, r4, r7, asr #12 │ │ │ │ + adcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr10, cr8, {3} │ │ │ │ - addeq pc, r8, r8, asr #4 │ │ │ │ + sbcvc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr4, cr8, {3} │ │ │ │ subsle r2, r0, r0, lsl #28 │ │ │ │ subsle r2, r4, r0, lsl #26 │ │ │ │ - stmibcc r4!, {r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibcs r4!, {r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - ldmdaeq r0!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmvc r0!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - strmi pc, [r0, r7, asr #12]! │ │ │ │ + strbcc pc, [r0, r7, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ strmi pc, [r1], -r7, lsr #18 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ cdp2 0, 6, cr15, cr8, cr8, {3} │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xbec464 │ │ │ │ + bne 0xbec3a4 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi fp, [r8], -sp, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ cdp2 0, 5, cr15, cr8, cr8, {3} │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ strmi pc, [r1], -sp, lsl #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf647bb7c │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [sp, r7, asr #28] @ │ │ │ │ strtmi r4, [r0], -ip, ror #4 │ │ │ │ @ instruction: 0xf814f00e │ │ │ │ - bllt 0x1cff950 │ │ │ │ + bllt 0x1cff890 │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf068002f │ │ │ │ - @ instruction: 0xf248fe39 │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + @ instruction: 0xf647fe39 │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ mcrcs 14, 0, pc, cr0, cr3, {1} @ │ │ │ │ @ instruction: 0xf64ed1b0 │ │ │ │ - vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0680031 │ │ │ │ vceq.f32 d31, d8, d27 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xf64bfe25 │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06843f8 │ │ │ │ @ instruction: 0x4621be1d │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr2, cr8, {3} │ │ │ │ strtmi lr, [r1], -r8, lsr #15 │ │ │ │ - sbcvs pc, r8, r7, asr #12 │ │ │ │ + andvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr10, cr8, {3} │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 0, cr15, cr2, cr8, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec453cc │ │ │ │ + bl 0xfec4530c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r2, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2l 0, cr15, [ip, #416]! @ 0x1a0 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #416] @ 0x1a0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c064b4 │ │ │ │ @ instruction: 0xf1a7042f │ │ │ │ movtcs lr, #2498 @ 0x9c2 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0x202a926 │ │ │ │ + blx 0x202a866 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [lr, #416]! @ 0x1a0 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d16 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 0, cr15, [lr, #416]! @ 0x1a0 │ │ │ │ @ instruction: 0xf647b954 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r5, r3, lsr #27] @ │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7b9fd97 │ │ │ │ - blx 0xfef2a982 │ │ │ │ + blx 0xfef2a8c2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec454ac │ │ │ │ + bl 0xfec453ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, r2, lsr fp │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2l 0, cr15, [ip, #-416]! @ 0xfffffe60 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ movtcs lr, #2406 @ 0x966 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbvc pc, [r4, #-1607]! @ 0xfffff9b9 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xee030 │ │ │ │ + ldrvs pc, [r4, #1607]! @ 0x647 │ │ │ │ + streq pc, [pc, #-704]! @ 0xedf70 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64b9501 │ │ │ │ - vmls.f d20, d16, d0[7] │ │ │ │ + vabal.s8 q10, d0, d28 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - blx 0x82a9e6 │ │ │ │ + blx 0x82a926 │ │ │ │ ldrtmi sl, [r1], -r5, lsl #16 │ │ │ │ ldc2l 0, cr15, [lr, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ bicslt pc, r0, r3, lsl r8 @ │ │ │ │ @ instruction: 0xf64c4601 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ - vhsub.s8 d16, d8, d31 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ + @ instruction: 0xf647022f │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blmi 0x66d868 │ │ │ │ - blls 0x648398 │ │ │ │ + blmi 0x66d7a8 │ │ │ │ + blls 0x6482d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ ldmdblt r4, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #-416]! @ 0xfffffe60 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf1b8e7d7 │ │ │ │ svclt 0x0000fb49 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4558c │ │ │ │ + bl 0xfec454cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - bcs 0x1c14b8 │ │ │ │ + bcs 0x1c13f8 │ │ │ │ ldrls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ ldcls 7, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x662518 │ │ │ │ + bcs 0x662458 │ │ │ │ stmdami r2, {r4, ip, lr, pc}^ │ │ │ │ ldmdals r5, {r2, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4044 │ │ │ │ cmnle sl, r0 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + @ instruction: 0xf6476849 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [ip], #416 @ 0x1a0 │ │ │ │ - orrseq pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, ip, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], #416 @ 0x1a0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ movtcs lr, #2268 @ 0x8dc │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - vabdl.s8 q10, d16, d16 │ │ │ │ + vqdmlsl.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647072e │ │ │ │ - vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ + @ instruction: 0xf2c06cb4 │ │ │ │ strls r0, [r2, -pc, lsr #24] │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclmi 6, cr15, [ip], #300 @ 0x12c │ │ │ │ + stcmi 6, cr15, [ip], #-300 @ 0xfffffed4 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe52aafc │ │ │ │ + blx 0xfe52aa3c │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r2], {104} @ 0x68 │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ stc2l 0, cr15, [r8], {104} @ 0x68 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x86d3f0 │ │ │ │ - blls 0x6484b0 │ │ │ │ + blmi 0x86d330 │ │ │ │ + blls 0x6483f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ @ instruction: 0x4633bcb3 │ │ │ │ - vmax.s8 d20, d8, d18 │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ + @ instruction: 0xf6474622 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r8], -r7, lsr #25 @ │ │ │ │ ldc2l 7, cr15, [r2], {252} @ 0xfc │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - addmi pc, r8, r7, asr #12 │ │ │ │ + sbccc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ @ instruction: 0x4639bc93 │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], {104} @ 0x68 │ │ │ │ @ instruction: 0xf1b8e7c2 │ │ │ │ svclt 0x0000faad │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r8, lsl #17 │ │ │ │ + eorseq sp, r3, r8, asr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec456c8 │ │ │ │ + bl 0xfec45608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf068461d │ │ │ │ @ instruction: 0xf114fc73 │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -r5, ror #24 │ │ │ │ @ instruction: 0xff1af016 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r6, cr8 @ │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vpadd.i8 , q4, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf647bc49 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628fc3f │ │ │ │ mrc2 0, 7, pc, cr4, cr6, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], #-416 @ 0xfffffe60 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - eorseq sp, r3, r4, asr #24 │ │ │ │ + eorseq sp, r3, r4, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45794 │ │ │ │ + bl 0xfec456d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0680640 │ │ │ │ strtmi pc, [r8], -fp, lsl #24 │ │ │ │ mcr2 0, 6, pc, cr0, cr6, {0} @ │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x2a772 │ │ │ │ + blx 0x2a6b2 │ │ │ │ @ instruction: 0xf186fab6 │ │ │ │ stmdbeq r9, {r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 4, pc, cr4, cr12, {7} │ │ │ │ vmul.i8 d27, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xb1bfbbed │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr12, cr12, {7} │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff92a7a8 │ │ │ │ + bllt 0xff92a6e8 │ │ │ │ @ instruction: 0xf647b9e5 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7d7fbd5 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addeq pc, r0, r8, asr #4 │ │ │ │ + sbcvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff3aa7d6 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xff3aa716 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff1aa7e4 │ │ │ │ + bllt 0xff1aa724 │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7b9fbb7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45864 │ │ │ │ + bl 0xfec457a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xebfeec │ │ │ │ + blmi 0xebfe2c │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6474604 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ cdpls 0, 1, cr0, cr12, cr14, {1} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe8aa82e │ │ │ │ + blx 0xfe8aa76e │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03f │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe4aa84e │ │ │ │ + blx 0xfe4aa78e │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ andne pc, r0, #148, 16 @ 0x940000 │ │ │ │ - streq pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + strbvc pc, [ip], #-1607 @ 0xfffff9b9 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ svclt 0x00082900 │ │ │ │ tstcs r0, lr, lsr r6 │ │ │ │ svc 0x006cf1a6 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ - adccc pc, r4, ip, asr #12 │ │ │ │ + rsccs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-2 │ │ │ │ @ instruction: 0xf1b8a805 │ │ │ │ ldrtmi pc, [r1], -r7, lsr #18 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x66d49c │ │ │ │ - blls 0x648764 │ │ │ │ + blmi 0x66d3dc │ │ │ │ + blls 0x6486a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldmdblt r5, {r0, r3, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x14aa8ce │ │ │ │ + blx 0x14aa80e │ │ │ │ @ instruction: 0x4629e7be │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x11aa8e6 │ │ │ │ + blx 0x11aa826 │ │ │ │ @ instruction: 0xf1b8e7b2 │ │ │ │ svclt 0x0000f963 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45958 │ │ │ │ + bl 0xfec45898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ mcrls 6, 0, r4, cr8, cr13, {0} │ │ │ │ - blx 0xbaa916 │ │ │ │ + blx 0xbaa856 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x82a932 │ │ │ │ + blx 0x82a872 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fdd1 │ │ │ │ @ instruction: 0xf647b350 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r8], -sp, lsl #22 @ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #51380224 @ 0x3100000 │ │ │ │ - blx 0xc2c7b0 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xc2c6f0 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x2a970 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + blt 0x2a8b0 │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r8, asr #4 │ │ │ │ + rscsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffdaa984 │ │ │ │ + blx 0xffdaa8c4 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r7, lsr #27 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [r2, r1, ror #21] @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c6fad5 │ │ │ │ - eorseq sp, r3, ip, asr ip │ │ │ │ + mlaseq r3, ip, fp, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45a2c │ │ │ │ + bl 0xfec4596c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf068461d │ │ │ │ @ instruction: 0xf114fac1 │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628fab3 │ │ │ │ stc2l 0, cr15, [r8, #-88]! @ 0xffffffa8 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfea2aa20 │ │ │ │ + blx 0xfea2a960 │ │ │ │ @ instruction: 0x4630b15e │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ vmla.f32 , q4, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf64cba97 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ - vrhadd.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ + @ instruction: 0xf647012f │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vpmax.s8 d31, d24, d13 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf647ba85 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628fa7b │ │ │ │ ldc2 0, cr15, [r0, #-88]! @ 0xffffffa8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1baaa94 │ │ │ │ + blx 0x1baa9d4 │ │ │ │ strtmi lr, [r9], -r4, asr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x18aaaac │ │ │ │ + blx 0x18aa9ec │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45b18 │ │ │ │ + bl 0xfec45a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ - blx 0x13aaad4 │ │ │ │ + blx 0x13aaa14 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x102aaf0 │ │ │ │ + blx 0x102aa30 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fcf1 │ │ │ │ @ instruction: 0xf647b358 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r9], -sp, lsr #20 @ │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf950f7fc │ │ │ │ @ instruction: 0x4631481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vmla.i8 , q4, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xf647ba1b │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628fa11 │ │ │ │ stc2l 0, cr15, [r6], {22} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x12ab68 │ │ │ │ + blx 0x12aaa8 │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f4f068 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - eorseq sp, r3, r8, lsl #24 │ │ │ │ - eorseq sp, r3, r0, lsl #25 │ │ │ │ + eorseq sp, r3, r8, asr #22 │ │ │ │ + eorseq sp, r3, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45bf4 │ │ │ │ + bl 0xfec45b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf9def068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #35987 @ 0x8c93 @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -pc, asr #19 │ │ │ │ stc2 0, cr15, [r4], {22} │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c0f068 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmiblt r8!, {r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf647b9b5 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, sp, lsr #19] @ │ │ │ │ @ instruction: 0xf64cb9b4 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [pc, r1, lsr #19] @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r5, (invalid: 19:4) @ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, r9, lsl #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45cc0 │ │ │ │ + bl 0xfec45c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf978f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #35885 @ 0x8c2d @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -r9, ror #18 │ │ │ │ ldc2 0, cr15, [lr], {22} │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf95af068 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdblt r2, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b9b5 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r7, asr #18] @ │ │ │ │ @ instruction: 0xf64cb9b4 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dff93b │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, pc, lsr #18] @ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, r3, lsr #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45d8c │ │ │ │ + bl 0xfec45ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf912f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #35783 @ 0x8bc7 @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -r3, lsl #18 │ │ │ │ - blx 0xfef2ac22 │ │ │ │ + blx 0xfef2ab62 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f4f068 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmialt ip!, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b9b5 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r1, ror #17] @ │ │ │ │ @ instruction: 0xf64cb9b4 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dff8d5 │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, r9, asr #17] @ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7f8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45e58 │ │ │ │ + bl 0xfec45d98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf8acf068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #35681 @ 0x8b61 @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620f89d │ │ │ │ - blx 0x15aacee │ │ │ │ + blx 0x15aac2e │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf88ef068 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmlt r6, {r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf647b9b5 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dcf87b │ │ │ │ @ instruction: 0xf64cb9b4 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [pc, pc, ror #16] @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, r3, ror #16] @ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7f857 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45f24 │ │ │ │ + bl 0xfec45e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c05a0 │ │ │ │ + blmi 0x10c04e0 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ @ instruction: 0x4628f83f │ │ │ │ - blx 0xffe2ada8 │ │ │ │ + blx 0xffe2ace8 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stccs 8, cr15, [r0], {47} @ 0x2f │ │ │ │ @ instruction: 0xf647d137 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #2293760 @ 0x230000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcc pc, [ip], #-577 @ 0xfffffdbf @ │ │ │ │ + ldrcs pc, [ip], #577 @ 0x241 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stc 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - adccc pc, r4, ip, asr #12 │ │ │ │ + rsccs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ ldrtmi pc, [r1], -r3, asr #27 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ecdd4 │ │ │ │ - blls 0x648e2c │ │ │ │ + blmi 0x7ecd14 │ │ │ │ + blls 0x648d6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0674070 │ │ │ │ qsub8mi fp, r1, r5 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffeaf067 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffdef067 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd2f067 │ │ │ │ @ instruction: 0xf1b7e7a1 │ │ │ │ svclt 0x0000fdf3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46038 │ │ │ │ + bl 0xfec45f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c06b4 │ │ │ │ + blmi 0x10c05f4 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0670300 │ │ │ │ @ instruction: 0x4628ffb5 │ │ │ │ - blx 0x1baaebc │ │ │ │ + blx 0x1baadfc │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stccs 15, cr15, [r0], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf647d137 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #612 @ 0x264 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcc pc, [ip], #-577 @ 0xfffffdbf @ │ │ │ │ + ldrcs pc, [ip], #577 @ 0x241 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - bl 0x20ab540 │ │ │ │ + bl 0x20ab480 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - adccc pc, r4, ip, asr #12 │ │ │ │ + rsccs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ @ instruction: 0x4631fd39 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x7eecc0 │ │ │ │ - blls 0x648f40 │ │ │ │ + blmi 0x7eec00 │ │ │ │ + blls 0x648e80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0674070 │ │ │ │ strtmi fp, [r1], -fp, ror #30 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff60f067 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff54f067 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff48f067 │ │ │ │ @ instruction: 0xf1b7e7a1 │ │ │ │ svclt 0x0000fd69 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4614c │ │ │ │ + bl 0xfec4608c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stclmi 15, cr0, [pc, #-576] @ 0xeed14 │ │ │ │ + stclmi 15, cr0, [pc, #-576] @ 0xeec54 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf016460c │ │ │ │ strmi pc, [r5], -r1, ror #17 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r1, [r8], -r1, lsr #17 │ │ │ │ @ instruction: 0xf8d8f016 │ │ │ │ vmax.s8 d20, d8, d4 │ │ │ │ - vmla.i d16, d16, d0[2] │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ stmdavs r7!, {r1, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xff1cf067 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ + @ instruction: 0xf2c066b4 │ │ │ │ @ instruction: 0xf1a6062f │ │ │ │ @ instruction: 0xf647eb02 │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r6, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64ba805 │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ ldc2 1, cr15, [ip], #732 @ 0x2dc │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 15, cr15, cr14, cr7, {3} │ │ │ │ andsle r2, r8, r2, lsl #30 │ │ │ │ svccs 0x0000d845 │ │ │ │ vqadd.s8 d29, d8, d28 │ │ │ │ - vshr.s64 q8, q6, #64 │ │ │ │ + vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ - blmi 0xbeebb0 │ │ │ │ - blls 0x649050 │ │ │ │ + blmi 0xbeeaf0 │ │ │ │ + blls 0x648f90 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 125) │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06740f0 │ │ │ │ vceq.f32 , q12, │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vaddl.s8 q8, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ubfx pc, sp, #29, #9 │ │ │ │ cdp2 0, 13, cr15, cr10, cr7, {3} │ │ │ │ subcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf1a6a805 │ │ │ │ movtcs lr, #2756 @ 0xac4 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbtvc pc, [r4], #-1607 @ 0xfffff9b9 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xef034 │ │ │ │ + ldrtvs pc, [r4], #1607 @ 0x647 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xeef74 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64b9401 │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ ldc2l 1, cr15, [sl], #-732 @ 0xfffffd24 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 11, cr15, cr12, cr7, {3} │ │ │ │ - sbcseq pc, r4, r8, asr #4 │ │ │ │ + andseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr6, cr7, {3} │ │ │ │ subcs lr, r0, #50593792 @ 0x3040000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xfe8ab700 │ │ │ │ + b 0xfe8ab640 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r1], -r5, lsl #16 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #0, 8 │ │ │ │ @ instruction: 0xf1b72201 │ │ │ │ @ instruction: 0x4639fc5d │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ @ instruction: 0xe7aafe9f │ │ │ │ stc2l 1, cr15, [r0], {183} @ 0xb7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4629c │ │ │ │ + bl 0xfec461dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf83ef016 │ │ │ │ @ instruction: 0x4684b170 │ │ │ │ - @ instruction: 0x33a4f64c │ │ │ │ + mvncs pc, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - rscseq pc, r0, r8, asr #4 │ │ │ │ + eorseq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ cdplt 0, 7, cr15, cr12, cr7, {3} │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0674010 │ │ │ │ svclt 0x0000be6f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec462f4 │ │ │ │ + bl 0xfec46234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ cdp2 0, 5, cr15, cr12, cr7, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr14, cr7, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r3, lsl #18 │ │ │ │ @ instruction: 0xf647b3b0 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ orrlt pc, r6, pc, lsr lr @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf90ef7fc │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fb2201 │ │ │ │ vmla.f32 , q4, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06740f8 │ │ │ │ @ instruction: 0xf647be2d │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r7, r3, lsr #28]! @ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r8, asr #4 │ │ │ │ + rscsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr8, cr7, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -sp, asr #17 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r6, r7, lsl #28] @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7bafdfb │ │ │ │ - eorseq sp, r3, r0, lsl #25 │ │ │ │ + eorseq sp, r3, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec463e0 │ │ │ │ + bl 0xfec46320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ stc2l 0, cr15, [r6, #412]! @ 0x19c │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #412] @ 0x19c │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -sp, lsl #17 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8, #412] @ 0x19c │ │ │ │ @ instruction: 0xf647b9b6 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami r0!, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r0, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r6, r5, lsr #27]! @ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r8, asr #4 │ │ │ │ + rscsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #412] @ 0x19c │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -pc, asr #16 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [pc, r9, lsl #27]! │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3fd7d │ │ │ │ - eorseq sp, r3, r0, lsl #25 │ │ │ │ + eorseq sp, r3, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec464dc │ │ │ │ + bl 0xfec4641c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1080b64 │ │ │ │ + blmi 0x1080aa4 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0670300 │ │ │ │ strtmi pc, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf818f016 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #5312 @ 0x14c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvc pc, [r4, #-1607]! @ 0xfffff9b9 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xef070 │ │ │ │ + ldrvs pc, [r4, #1607]! @ 0x647 │ │ │ │ + streq pc, [pc, #-704]! @ 0xeefb0 │ │ │ │ ldmdb r8!, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ @ instruction: 0x4639faf3 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ subcs pc, r0, #3392 @ 0xd40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldmdb lr, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ @ instruction: 0x4631fadd │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x66e808 │ │ │ │ - blls 0x6493f8 │ │ │ │ + blmi 0x66e748 │ │ │ │ + blls 0x649338 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06740f0 │ │ │ │ ldmdblt r4, {r0, r1, r2, r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #-412] @ 0xfffffe64 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], #412 @ 0x19c │ │ │ │ @ instruction: 0xf1b7e7a3 │ │ │ │ svclt 0x0000fb19 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec465ec │ │ │ │ + bl 0xfec4652c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ stc2l 0, cr15, [r0], #412 @ 0x19c │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], {103} @ 0x67 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r7, lsl #31 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], {103} @ 0x67 │ │ │ │ @ instruction: 0xf647b9b6 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami r0!, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xff7ad452 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xff7ad392 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [sl], #412 @ 0x19c │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7e6fc9f │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r8, asr #4 │ │ │ │ + rscsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], {103} @ 0x67 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r9, asr #30 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [pc, r3, lsl #25]! │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3fc77 │ │ │ │ - eorseq sp, r3, r0, lsl #25 │ │ │ │ + eorseq sp, r3, r0, asr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0670640 │ │ │ │ @ instruction: 0x4628fc5f │ │ │ │ @ instruction: 0xff14f015 │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ - blx 0xfeeae668 │ │ │ │ + blx 0xfeeae5a8 │ │ │ │ strtmi pc, [r0], -r6, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrrlt 0, 6, pc, r0, cr7 @ │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf1b8ff0f │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], #-412 @ 0xfffffe64 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [r6], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf64c4641 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ vfma.f32 d31, d8, d11 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ stmiblt r5, {r0, r1, r4, sl, fp, ip, sp, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], {103} @ 0x67 │ │ │ │ @ instruction: 0xf647e7b7 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf1b8fbfd │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ strtmi lr, [r9], -r0, asr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffcab78a │ │ │ │ + blx 0xffcab6ca │ │ │ │ svclt 0x0000e79d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x6706e9dd │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf006461d │ │ │ │ @ instruction: 0xf0670840 │ │ │ │ @ instruction: 0xf114fbd7 │ │ │ │ eorsle r0, r7, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -r9, asr #23 │ │ │ │ mrc2 0, 3, pc, cr14, cr5, {0} │ │ │ │ @ instruction: 0xb3b84601 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfefab7f2 │ │ │ │ + blx 0xfefab732 │ │ │ │ @ instruction: 0xf188fab8 │ │ │ │ stmdbeq r9, {r4, r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 2, pc, cr2, cr11, {7} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 d29, d8, d7 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ teqlt pc, #173056 @ 0x2a400 │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 3, pc, cr8, cr11, {7} │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe82b82c │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + bllt 0xfe82b76c │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r8, asr #4 │ │ │ │ + rscsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe5ab842 │ │ │ │ + blx 0xfe5ab782 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r7, asr #28 │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b9e5 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r5, r1, lsl #23] @ │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addeq pc, r0, r8, asr #4 │ │ │ │ + sbcvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1eab87a │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0x1eab7ba │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1cab888 │ │ │ │ + bllt 0x1cab7c8 │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r7, r3, ror #22]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x7606e9dd │ │ │ │ @ instruction: 0xf8dd461d │ │ │ │ @ instruction: 0xf0678020 │ │ │ │ @ instruction: 0xf114fb4d │ │ │ │ suble r0, ip, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628fb3f │ │ │ │ ldc2l 0, cr15, [r4, #84]! @ 0x54 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf647d04b │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami sp!, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ - blx 0x15ad760 │ │ │ │ + blx 0x15ad6a0 │ │ │ │ andcs r4, r0, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf1b8fa4d │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x72b936 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0x72b876 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x52b944 │ │ │ │ + bllt 0x52b884 │ │ │ │ @ instruction: 0xf64c4641 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ vqdmulh.s d31, d8, d5 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ @ instruction: 0xf647bafd │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628faf3 │ │ │ │ stc2 0, cr15, [r8, #84]! @ 0x54 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff9ab9a0 │ │ │ │ + blx 0xff9ab8e0 │ │ │ │ @ instruction: 0x4629e7b1 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff6ab9b8 │ │ │ │ + blx 0xff6ab8f8 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - eorseq sp, r3, r4, lsr #25 │ │ │ │ - ldrshteq sp, [r3], -r8 │ │ │ │ + eorseq sp, r3, r4, ror #23 │ │ │ │ + eorseq sp, r3, r8, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46a30 │ │ │ │ + bl 0xfec46970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf067461c │ │ │ │ @ instruction: 0x4628fabf │ │ │ │ ldc2l 0, cr15, [r4, #-84]! @ 0xffffffac │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf114faaf │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrtmi pc, [r0], -r1, lsr #21 @ │ │ │ │ ldc2l 0, cr15, [r6, #-84] @ 0xffffffac │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe5aba40 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xfe5ab980 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe3aba50 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + blt 0xfe3ab990 │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r8, asr #4 │ │ │ │ + rscsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe12ba64 │ │ │ │ + blx 0xfe12b9a4 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fd35 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64cbb16 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrb pc, [fp, pc, ror #20] @ │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r2, r3, ror #20]! │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ sbfx pc, r7, #20, #7 │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r7, fp, asr #20]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46b3c │ │ │ │ + bl 0xfec46a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14811bc │ │ │ │ + blmi 0x14810fc │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ - blx 0xdabb00 │ │ │ │ + blx 0xdaba40 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa2bb1c │ │ │ │ + blx 0xa2ba5c │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fcd9 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x62bb3c │ │ │ │ + blx 0x62ba7c │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x32bb54 │ │ │ │ + blx 0x32ba94 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d1, d5 │ │ │ │ - vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ @ instruction: 0xf1a50432 │ │ │ │ movtcs lr, #3566 @ 0xdee │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xffa8f1b6 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9eaf067 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d28 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt sl, {r0, r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r5, pc, asr #19] @ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r8, asr #4 │ │ │ │ + rscsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c4f067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fc79 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe79df9b3 │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r1, r7, lsr #19] │ │ │ │ @ instruction: 0xffc8f1b6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0xf6474b48 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf067971e │ │ │ │ subcs pc, r0, #2244608 @ 0x224000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strmi pc, [r0, #1607]! @ 0x647 │ │ │ │ + strbcc pc, [r0, #1607]! @ 0x647 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ stcl 1, cr15, [lr, #-660]! @ 0xfffffd6c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6479502 │ │ │ │ - vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c064b4 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ stmdage r5, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0674641 │ │ │ │ ldrtmi pc, [r0], -fp, ror #18 @ │ │ │ │ stc2 0, cr15, [r0], #-84 @ 0xffffffac │ │ │ │ suble r2, sl, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf95ef067 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf647d133 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #1327104 @ 0x144000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldc 1, cr15, [sl, #-660]! @ 0xfffffd6c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d1, d2 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ @ instruction: 0x4639fef5 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x72e038 │ │ │ │ - blls 0x649bc8 │ │ │ │ + blmi 0x72df78 │ │ │ │ + blls 0x649b08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ strbmi fp, [r9], -r7, lsr #18 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf91cf067 │ │ │ │ ldmdblt lr!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3f913 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90af067 │ │ │ │ @ instruction: 0xf1b6e7aa │ │ │ │ svclt 0x0000ff2b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ svcls 0x0020002e │ │ │ │ ldmdals lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8eaf067 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d05f │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dcf067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fb91 │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8ccf067 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - vsubhn.i16 d20, q8, q8 │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ @ instruction: 0xf1a5062e │ │ │ │ movtcs lr, #3250 @ 0xcb2 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - ldrbvc pc, [r4, #-1607]! @ 0xfffff9b9 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xef994 │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + ldrvs pc, [r4, #1607]! @ 0x647 │ │ │ │ + streq pc, [pc, #-704]! @ 0xef8d4 │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ mcr2 1, 3, pc, cr12, cr6, {5} @ │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf8aef067 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a5a805 │ │ │ │ @@ -228876,417 +228828,417 @@ │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ mrc2 1, 2, pc, cr10, cr6, {5} │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf89cf067 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ - blmi 0x86fb98 │ │ │ │ - blls 0x649d08 │ │ │ │ + blmi 0x86fad8 │ │ │ │ + blls 0x649c48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ @ instruction: 0xf647b887 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628f87d │ │ │ │ - blx 0xdabd2a │ │ │ │ + blx 0xdabc6a │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf86cf067 │ │ │ │ @ instruction: 0x4629e79e │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf860f067 │ │ │ │ @ instruction: 0xf1b6e792 │ │ │ │ svclt 0x0000fe81 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r0, lsl #25 │ │ │ │ + eorseq sp, r3, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46f20 │ │ │ │ + bl 0xfec46e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf846f067 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, asr #32 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf838f067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -sp, ror #21 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf828f067 │ │ │ │ svceq 0x0064f117 │ │ │ │ @ instruction: 0x4639d03e │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf81af067 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -pc, asr #21 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80af067 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdalt r2, {r0, r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r8, asr #4 │ │ │ │ + rscsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff8f066 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -sp, lsr #21 │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ @ instruction: 0xf647bb95 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldr pc, [sp, r7, ror #31]! │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, r4, r8, asr #4 │ │ │ │ + rscsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffdcf066 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fa91 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf64cb956 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldr pc, [pc, fp, asr #31]! │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe7b3ffbf │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe789ffb3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4706c │ │ │ │ + bl 0xfec46fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15c16e8 │ │ │ │ + blmi 0x15c1628 │ │ │ │ stmdavs r9, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0xff9af066 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff8af066 │ │ │ │ @ instruction: 0xf0154620 │ │ │ │ @ instruction: 0x4601fa3f │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff7af066 │ │ │ │ teqle r7, r0, lsl #28 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff6ef066 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d1, d5 │ │ │ │ - vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ @ instruction: 0xf1a50432 │ │ │ │ movtcs lr, #2900 @ 0xb54 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ stc2 1, cr15, [lr, #-728] @ 0xfffffd28 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff50f066 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q4, q2 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0040f066 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe7c5ff35 │ │ │ │ @ instruction: 0xf647b9b7 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldr pc, [sp, r9, lsr #30] │ │ │ │ @ instruction: 0xf647b9b4 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe7a1ff1d │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ usad8 r5, r1, pc @ │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ str pc, [r9, r5, lsl #30] │ │ │ │ stc2 1, cr15, [r6, #-728]! @ 0xfffffd28 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ svcls 0x0008461d │ │ │ │ cdp2 0, 14, cr15, cr12, cr6, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r5, asr #32 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr14, cr6, {3} │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601f993 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr14, cr6, {3} │ │ │ │ svceq 0x0064f118 │ │ │ │ strbmi sp, [r1], -r3, asr #32 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr0, cr6, {3} │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601f975 │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr0, cr6, {3} │ │ │ │ ldrtmi r4, [r9], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ vmla.f32 , q12, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ @ instruction: 0xf647bea3 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4628fe99 │ │ │ │ @ instruction: 0xf94ef015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe66478c │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + bllt 0xfe6646cc │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr8, cr6, {3} │ │ │ │ @ instruction: 0xf647e7b8 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4630fe7d │ │ │ │ @ instruction: 0xf932f015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r2, r3, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr12, cr6, {3} │ │ │ │ @ instruction: 0x4631e7ba │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr0, cr6, {3} │ │ │ │ strtmi lr, [r9], -lr, lsr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr4, cr6, {3} │ │ │ │ svclt 0x0000e784 │ │ │ │ - eorseq sp, r3, r0, lsl #25 │ │ │ │ + eorseq sp, r3, r0, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47330 │ │ │ │ + bl 0xfec47270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15819ac │ │ │ │ + blmi 0x15818ec │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0660300 │ │ │ │ @ instruction: 0x4628fe39 │ │ │ │ @ instruction: 0xf8eef015 │ │ │ │ rsbsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ stccs 14, cr15, [r0], {41} @ 0x29 │ │ │ │ vst4.16 {d13-d16}, [r4 :64], lr │ │ │ │ strtmi r4, [r0], -r0, asr #11 │ │ │ │ @ instruction: 0xf185fab5 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt sp!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand , q4, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 0, cr15, cr14, cr6, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ ldmib r6!, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vrsra.s64 q8, q14, #64 │ │ │ │ + vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbmi pc, [ip, #1611]! @ 0x64b @ │ │ │ │ + strmi pc, [ip, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ @ instruction: 0xf424fbad │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ - bleq 0xd6f99c │ │ │ │ + bleq 0xd6f8dc │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ stmib ip, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64f9102 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ strtmi pc, [r1], -r7, lsl #23 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ str pc, [r9, r9, asr #27]! │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addeq pc, r0, r8, asr #4 │ │ │ │ + sbcvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #408]! @ 0x198 │ │ │ │ ldmdblt r5, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #408]! @ 0x198 │ │ │ │ strtmi lr, [r9], -r7, lsl #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #408]! @ 0x198 │ │ │ │ @ instruction: 0xf1b6e77b │ │ │ │ svclt 0x0000fbc7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf6474b4a │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0669078 │ │ │ │ subcs pc, r0, #8640 @ 0x21c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtmi pc, [r0], r7, asr #12 │ │ │ │ + strbtcc pc, [r0], r7, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ stmdb ip!, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6479602 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vshl.s64 d22, d20, #0 │ │ │ │ @ instruction: 0xf64b052f │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ strbmi pc, [r1], -r7, lsr #22 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ subcs pc, r0, #6720 @ 0x1a40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldmdb r2, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @@ -229297,332 +229249,332 @@ │ │ │ │ @ instruction: 0x4639fb15 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ @ instruction: 0xf1b9fd57 │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf009e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ vhadd.s8 d16, d8, d3 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - blmi 0xa2f85c │ │ │ │ - blls 0x64a3a4 │ │ │ │ + blmi 0xa2f79c │ │ │ │ + blls 0x64a2e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06643f0 │ │ │ │ vmla.f32 d27, d8, d25 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe7e8fd33 │ │ │ │ - andsne pc, r4, r8, asr #4 │ │ │ │ + subseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #-408]! @ 0xfffffe68 │ │ │ │ vabd.s8 q15, q12, │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [sl, r5, lsr #26] @ │ │ │ │ - eorne pc, ip, r8, asr #4 │ │ │ │ + rsbeq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-408] @ 0xfffffe68 │ │ │ │ @ instruction: 0xf1b6e7d3 │ │ │ │ subcs pc, r0, #64512 @ 0xfc00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmdb r4, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6479102 │ │ │ │ - vmla.f d19, d0, d0[7] │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ @ instruction: 0x4649fabf │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ ldr pc, [r6, r1, lsl #26]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ stc2l 0, cr15, [sl], #408 @ 0x198 │ │ │ │ @ instruction: 0xf0144640 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], {102} @ 0x66 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ strmi pc, [r1], -pc, lsl #31 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], {102} @ 0x66 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ @ instruction: 0x4601ff7f │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], #408 @ 0x198 │ │ │ │ andcs r4, r0, #3801088 @ 0x3a0000 │ │ │ │ @ instruction: 0xf7fa4631 │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], #408 @ 0x198 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [r2], #408 @ 0x198 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vfma.f32 d31, d24, d7 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ @ instruction: 0xf1b8bc8f │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {102} @ 0x66 │ │ │ │ - bllt 0x6ea360 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + bllt 0x6ea2a0 │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], #-408 @ 0xfffffe68 │ │ │ │ - bllt 0x66a388 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + bllt 0x66a2c8 │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #-408 @ 0xfffffe68 │ │ │ │ strbmi lr, [r1], -lr, lsr #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, lr, cr6 @ │ │ │ │ ldrtmi lr, [r9], -r2, lsl #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r2, cr6 @ │ │ │ │ strtmi lr, [r9], -r6, lsl #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r6, cr6 @ │ │ │ │ svclt 0x0000e78a │ │ │ │ - eorseq sp, r3, ip, lsr #27 │ │ │ │ + eorseq sp, r3, ip, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4774c │ │ │ │ + bl 0xfec4768c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19c1dcc │ │ │ │ + blmi 0x19c1d0c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x671ce9dd │ │ │ │ stc2 0, cr15, [sl], #-408 @ 0xfffffe68 │ │ │ │ svceq 0x0064f114 │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4628fc1b │ │ │ │ mrc2 0, 6, pc, cr0, cr4, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {102} @ 0x66 │ │ │ │ subsle r2, pc, r0, lsl #28 │ │ │ │ strbmi pc, [r0], #1030 @ 0x406 @ │ │ │ │ - blx 0xfee01e80 │ │ │ │ + blx 0xfee01dc0 │ │ │ │ stmdbeq r9, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 6, pc, cr4, cr10, {7} │ │ │ │ - blmi 0x129ebdc │ │ │ │ - blls 0x64a638 │ │ │ │ + blmi 0x129eb1c │ │ │ │ + blls 0x64a578 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vhadd.s8 d24, d24, d3 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xffcac784 │ │ │ │ + bllt 0xffcac6c4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [ip, r5, lsl #16]! │ │ │ │ svc 0x00d6f1a4 │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vrsra.s64 q8, q14, #64 │ │ │ │ + vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbmi pc, [ip, #1611]! @ 0x64b @ │ │ │ │ + strmi pc, [ip, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ vld2.32 {d15,d17}, [r4]! │ │ │ │ vbic.i32 q11, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf021260b │ │ │ │ teqmi r1, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ - bleq 0xf6f55c │ │ │ │ + bleq 0xf6f49c │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ svc 0x00acf1a4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64f9102 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ strtmi pc, [r1], -r7, ror #18 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ str pc, [r8, r9, lsr #23]! │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addeq pc, r0, r8, asr #4 │ │ │ │ + sbcvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8ac826 │ │ │ │ + blx 0xfe8ac766 │ │ │ │ @ instruction: 0xf647e79d │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4628fb93 │ │ │ │ mcr2 0, 2, pc, cr8, cr4, {0} @ │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [r5, -r1, lsl #23]! @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe769fb75 │ │ │ │ @ instruction: 0xf996f1b6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec478f0 │ │ │ │ + bl 0xfec47830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1401f6c │ │ │ │ + blmi 0x1401eac │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ - blx 0x172c8b2 │ │ │ │ + blx 0x172c7f2 │ │ │ │ vadd.f32 d18, d8, d2 │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vaddl.s8 q8, d16, d4 │ │ │ │ svclt 0x009d002e │ │ │ │ - msrpl CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ + msrmi SPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ - msreq (UNDEF: 104), r8 │ │ │ │ + @ instruction: 0x71a8f647 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf066192c │ │ │ │ vnmulne.f64 d15, d3, d3 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182e08 │ │ │ │ - blcs 0xf9350 │ │ │ │ + blcs 0xf9290 │ │ │ │ movwcs sp, #4164 @ 0x1044 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ qaddcs sp, r5, r0 │ │ │ │ mcr2 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa2c91a │ │ │ │ + blx 0xa2c85a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d1, d5 │ │ │ │ - vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ @ instruction: 0xf1a40432 │ │ │ │ movtcs lr, #3850 @ 0xf0a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf8c4f1b6 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x2ac956 │ │ │ │ + blx 0x2ac896 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d29 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xffeac974 │ │ │ │ + blt 0xffeac8b4 │ │ │ │ @ instruction: 0xf647b9bc │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ svccs 0x0000faeb │ │ │ │ @ instruction: 0x4639d0ba │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff8ac9a4 │ │ │ │ + blx 0xff8ac8e4 │ │ │ │ @ instruction: 0x4621e7b8 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff5ac9bc │ │ │ │ + blx 0xff5ac8fc │ │ │ │ @ instruction: 0xf1b6e7a0 │ │ │ │ svclt 0x0000f8f3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @@ -229633,164 +229585,164 @@ │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ stc2l 0, cr15, [r8], #-80 @ 0xffffffb0 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdbhi r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ subcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strmi pc, [r0, r7, asr #12]! │ │ │ │ + strbcc pc, [r0, r7, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ cdp 1, 9, cr15, cr6, cr4, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vmls.f d17, d0, d0[2] │ │ │ │ + vabal.s8 q8, d16, d8 │ │ │ │ @ instruction: 0xf64b052e │ │ │ │ - vmull.s q10, d16, d0[7] │ │ │ │ + vmlsl.s8 q10, d0, d28 │ │ │ │ strls r0, [r1, #-2610] @ 0xfffff5ce │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf850f1b6 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ subcs pc, r0, #593920 @ 0x91000 │ │ │ │ strmi lr, [r2, #-2516] @ 0xfffff62c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 7, cr15, cr8, cr4, {5} │ │ │ │ @ instruction: 0xf64c2340 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ cdpcs 2, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ andls r4, r2, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ vhadd.s8 d26, d8, d0 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d16, d8, #64 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b62201 │ │ │ │ strtmi pc, [r2], -pc, lsr #16 │ │ │ │ stmdage r5, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x1d2ca80 │ │ │ │ + blx 0x1d2c9c0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r6, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x33a4f64c │ │ │ │ + mvncs pc, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00182e00 │ │ │ │ - blmi 0x34218c │ │ │ │ - blls 0x64a98c │ │ │ │ + blmi 0x3420cc │ │ │ │ + blls 0x64a8cc │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x11acadc │ │ │ │ + blt 0x11aca1c │ │ │ │ @ instruction: 0xf864f1b6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47b54 │ │ │ │ + bl 0xfec47a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d06 │ │ │ │ pldw [r4, #-2607] @ 0xfffff5d1 │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - rsbsvc pc, r4, r7, asr #12 │ │ │ │ + adcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0664621 │ │ │ │ stmiblt sp!, {r0, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x82cb28 │ │ │ │ + blt 0x82ca68 │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ - blx 0xffbac9c6 │ │ │ │ + blx 0xffbac906 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -r8, ror #1 │ │ │ │ - sbcvs pc, r8, r7, asr #12 │ │ │ │ + andvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4acb44 │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + blx 0x4aca84 │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x2acb54 │ │ │ │ - rsbne pc, r8, r8, asr #4 │ │ │ │ + blt 0x2aca94 │ │ │ │ + adceq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x12cb60 │ │ │ │ + blx 0x12caa0 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff30f7ff │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f066 │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmiblt lr!, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf6474b48 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf066981e │ │ │ │ subcs pc, r0, #3489792 @ 0x354000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strmi pc, [r0, r7, asr #12]! │ │ │ │ + strbcc pc, [r0, r7, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ldc 1, cr15, [sl, #656]! @ 0x290 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6479702 │ │ │ │ - vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ + @ instruction: 0xf2c066b4 │ │ │ │ @ instruction: 0xf64b062f │ │ │ │ - vmls.f d20, d16, d0[7] │ │ │ │ + vabal.s8 q10, d0, d28 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ usub16mi pc, r1, r5 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ @ instruction: 0x2c0ef9b7 │ │ │ │ vtst.8 d29, d13, d24 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ - bl 0x1b1734 │ │ │ │ + vqdmlal.s q10, d0, d0[6] │ │ │ │ + bl 0x1b1674 │ │ │ │ @ instruction: 0xf8d30384 │ │ │ │ cmnlt r9, #56, 18 @ 0xe0000 │ │ │ │ - subne pc, r4, r8, asr #4 │ │ │ │ + addeq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a6f066 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf647d13b │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf1b8f999 │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98cf066 │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d16 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmdblt ip!, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a4a805 │ │ │ │ movtcs lr, #3430 @ 0xd66 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @@ -229801,1132 +229753,1132 @@ │ │ │ │ @ instruction: 0xf96af066 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0xf1b8fe97 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf64c4641 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe7c7f955 │ │ │ │ @ instruction: 0xff76f1b5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461eb09c │ │ │ │ @ instruction: 0x46154b7f │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ strcs r0, [r0], #-768 @ 0xfffffd00 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x8722e9dd │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf930f066 │ │ │ │ svceq 0x0064f115 │ │ │ │ @ instruction: 0x4629d075 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf922f066 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fbd7 │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf912f066 │ │ │ │ stmdble r8, {r0, r1, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ tstcs r8, r4, lsl #16 │ │ │ │ - blx 0x1acbe2 │ │ │ │ + blx 0x1acb22 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1b8d06b │ │ │ │ suble r0, r1, r0, lsl #30 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0664641 │ │ │ │ subcs pc, r0, #16318464 @ 0xf90000 │ │ │ │ stmdage fp, {r8, sp} │ │ │ │ - ldrbcc pc, [ip], #-577 @ 0xfffffdbf @ │ │ │ │ + ldrcs pc, [ip], #577 @ 0x241 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldcl 1, cr15, [lr], {164} @ 0xa4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - adccc pc, r4, ip, asr #12 │ │ │ │ + rsccs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage fp, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ @ instruction: 0x4639fe99 │ │ │ │ @ instruction: 0xf066a80b │ │ │ │ vtst.8 , q12, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - blmi 0x12eef74 │ │ │ │ - blls 0x7cac8c │ │ │ │ + blmi 0x12eeeb4 │ │ │ │ + blls 0x7cabcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, ip, r4, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b8f066 │ │ │ │ @ instruction: 0xf647e7bd │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -sp, lsr #17 @ │ │ │ │ - blx 0x19accc6 │ │ │ │ + blx 0x19acc06 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe8a52a4 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + bllt 0xfe8a51e4 │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89cf066 │ │ │ │ @ instruction: 0xf64ce788 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002f │ │ │ │ stcls 8, cr15, [r4, #-596] @ 0xfffffdac │ │ │ │ andcs r4, r1, #2555904 @ 0x270000 │ │ │ │ tstpeq r3, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffb6f7f9 │ │ │ │ streq pc, [r3, #-53] @ 0xffffffcb │ │ │ │ @ instruction: 0xf647d124 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0660031 │ │ │ │ - blls 0x22eecc │ │ │ │ + blls 0x22ee0c │ │ │ │ strtle r0, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #8, 18 @ 0x20000 │ │ │ │ @ instruction: 0xf7f9481c │ │ │ │ vmax.f32 d31, d24, d17 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vaddl.s8 q10, d0, d8 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe778f873 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [r3, -r7, ror #16] @ │ │ │ │ - andcs pc, ip, r8, asr #4 │ │ │ │ + subne pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf860f066 │ │ │ │ strtmi r4, [r2], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ ldrb pc, [r8, r3, lsl #31] @ │ │ │ │ tstlt r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa2100 │ │ │ │ ldrb pc, [r5, r9, lsr #22] @ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addeq pc, r0, r8, asr #4 │ │ │ │ + sbcvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf84af066 │ │ │ │ @ instruction: 0xf1b5e7ca │ │ │ │ svclt 0x0000fe6b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r3, r0, r6, sp │ │ │ │ - mlaseq r3, ip, lr, sp │ │ │ │ - eorseq sp, r3, r0, asr #13 │ │ │ │ + ldrsbteq sp, [r3], -r0 │ │ │ │ + ldrsbteq sp, [r3], -ip │ │ │ │ + eorseq sp, r3, r0, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47f54 │ │ │ │ + bl 0xfec47e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ @ instruction: 0xb1a8f9e1 │ │ │ │ @ instruction: 0xf6474684 │ │ │ │ - vaddhn.i16 d20, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf64c042e │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ + vqdmlal.s q9, d16, d0[5] │ │ │ │ vcgt.s8 d16, d8, d31 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdalt r8, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r4, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47fc8 │ │ │ │ + bl 0xfec47f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ @ instruction: 0xfff4f065 │ │ │ │ @ instruction: 0xf647b9e5 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldmiblt ip!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffdef065 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x00d6f065 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xff94f7ff │ │ │ │ rscle r2, r7, r0, lsl #24 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ vmul.i8 d31, d8, d19 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0654038 │ │ │ │ svclt 0x0000bfc5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ @ instruction: 0x8706e9dd │ │ │ │ cdpls 8, 0, cr6, cr8, cr9, {2} │ │ │ │ @ instruction: 0xffb0f065 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf85af7fa │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa6f065 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf850f7fa │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff9cf065 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf846f7fa │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff92f065 │ │ │ │ @ instruction: 0xf64cb98e │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmax.f32 d31, d24, d7 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06541f0 │ │ │ │ shsub16mi fp, r0, pc @ │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vrecps.f32 d31, d8, d29 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06541f0 │ │ │ │ svclt 0x0000bf73 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec480ec │ │ │ │ + bl 0xfec4802c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf065461e │ │ │ │ @ instruction: 0xf114ff61 │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ shsaxmi pc, r0, r3 @ │ │ │ │ - blx 0x32cf78 │ │ │ │ + blx 0x32ceb8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf647d049 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ - vhsub.s8 d16, d8, d30 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022e │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ stmiblt sp!, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff38f065 │ │ │ │ tstcs r1, r8 │ │ │ │ mrc2 7, 7, pc, cr6, cr15, {7} │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x002cf065 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr10, cr15, {7} @ │ │ │ │ andeq pc, r8, r5, lsl r1 @ │ │ │ │ @ instruction: 0xf64cd1ed │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vrecps.f32 d31, d8, d11 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ @ instruction: 0xf647bf13 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ - vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ + @ instruction: 0xf647012e │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrtmi pc, [r0], -r9, lsl #30 @ │ │ │ │ @ instruction: 0xf9bef014 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr8, cr5, {3} │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr12, cr5, {3} │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec481fc │ │ │ │ + bl 0xfec4813c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r9, [sp], -r6, lsl #28 │ │ │ │ cdp2 0, 13, cr15, cr10, cr5, {3} │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d230 │ │ │ │ - rsbsvc pc, r4, r7, asr #12 │ │ │ │ + adcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr0, cr5, {3} │ │ │ │ - rsbne pc, r8, r8, asr #4 │ │ │ │ + adceq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr10, cr5, {3} │ │ │ │ @ instruction: 0xf647bbe5 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1cb0b48 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + bllt 0x1cb0a88 │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr4, cr5, {3} │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr14, cr5, {3} │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ cdplt 0, 10, cr15, cr6, cr5, {3} │ │ │ │ ldrtmi r4, [r8], -r7, ror #4 │ │ │ │ @ instruction: 0xf874f00b │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r9], -r7, asr #1 │ │ │ │ - sbcvs pc, r8, r7, asr #12 │ │ │ │ + andvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr8, cr5, {3} │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ cdplt 0, 9, cr15, cr0, cr5, {3} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xe7d7fff3 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 2, pc, cr10, cr15, {7} @ │ │ │ │ svclt 0x0000e7c7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec482c4 │ │ │ │ + bl 0xfec48204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf647b990 │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf64c032e │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 6, cr15, cr10, cr5, {3} │ │ │ │ vmax.s8 d20, d8, d4 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ tstpcs r0, r3, ror #28 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vceq.f32 d31, d8, d17 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf114fe59 │ │ │ │ tstle ip, r8 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr12, cr5, {3} │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf6474619 │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0654038 │ │ │ │ tstcs r0, r9, lsr lr │ │ │ │ ldc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48368 │ │ │ │ + bl 0xfec482a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0659d05 │ │ │ │ pldw [r4, #-3621] @ 0xfffff1db │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ @ instruction: 0xf248fe1b │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0x4628fe15 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vmax.f32 d31, d24, d11 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf64bfe0b │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ rsbmi fp, r6, #3, 28 @ 0x30 │ │ │ │ @ instruction: 0xf00a4630 │ │ │ │ @ instruction: 0x4602ffd1 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf64bfdf5 │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ svclt 0x0000bded │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec483f8 │ │ │ │ + bl 0xfec48338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0659d04 │ │ │ │ pldw [r4, #-3549] @ 0xfffff223 │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ vmla.f32 , q12, │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vaddl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ strtmi pc, [r8], -sp, asr #27 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vmax.f32 , q4, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf64bfdc3 │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ rsbmi fp, r6, #11968 @ 0x2ec0 │ │ │ │ @ instruction: 0xf00a4630 │ │ │ │ strmi pc, [r2], -r9, lsl #31 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf64bfdad │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ svclt 0x0000bda5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - adccs pc, r4, r8, asr #12 │ │ │ │ + rscne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svcls 0x000a4615 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ ldc2 0, cr15, [r0, #404] @ 0x194 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23d │ │ │ │ - adcsne pc, r8, r8, asr #4 │ │ │ │ + rscseq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #404] @ 0x194 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mrc2 7, 1, pc, cr0, cr9, {7} │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #-404]! @ 0xfffffe6c │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #-404]! @ 0xfffffe6c │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ mrc2 7, 0, pc, cr12, cr9, {7} │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8, #-404]! @ 0xfffffe6c │ │ │ │ @ instruction: 0xf64cbb76 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmla.f32 , q4, │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf64bfd57 │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06547f0 │ │ │ │ @ instruction: 0xf1c5bd4f │ │ │ │ ldrbmi r0, [r0], -r0, lsl #20 │ │ │ │ @ instruction: 0xff1cf00a │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4651d0b9 │ │ │ │ - sbcvs pc, r8, r7, asr #12 │ │ │ │ + andvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0, #-404] @ 0xfffffe6c │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 0, cr15, [r8, #-404]! @ 0xfffffe6c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ svclt 0x0000e7d5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4856c │ │ │ │ + bl 0xfec484ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0659e04 │ │ │ │ @ instruction: 0xf64cfd21 │ │ │ │ vaddl.s8 , d0, d24 │ │ │ │ andcs r0, r0, #148 @ 0x94 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ - bllt 0x20303c4 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + bllt 0x2030304 │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-404] @ 0xfffffe6c │ │ │ │ @ instruction: 0xf64cb98e │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vadd.f32 d31, d8, d3 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ @ instruction: 0x4631bcfb │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #404 @ 0x194 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [r8], #404 @ 0x194 │ │ │ │ - addne pc, ip, r8, asr #4 │ │ │ │ + sbceq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], #404 @ 0x194 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ - addsne pc, ip, r8, asr #4 │ │ │ │ + sbcseq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], {101} @ 0x65 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf647d114 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf647fccb │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldr pc, [r1, r1, asr #25]! │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe7f0fc7f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48658 │ │ │ │ + bl 0xfec48598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0xb1a8fe5f │ │ │ │ @ instruction: 0xf6474684 │ │ │ │ - vaddhn.i16 d20, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf64c042e │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ + vqdmlal.s q9, d16, d0[5] │ │ │ │ vcgt.s8 d16, d8, d31 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [r6], {101} @ 0x65 │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [r2], {101} @ 0x65 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf6474b85 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ mcrls 6, 1, r4, cr0, cr5, {0} │ │ │ │ @ instruction: 0x871ee9dd │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmibvc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stc2l 0, cr15, [r6], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf64780e3 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf1b9fc59 │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ vqadd.s8 d24, d29, d0 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vqdmlal.s q10, d0, d0[6] │ │ │ │ @ instruction: 0x06220333 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64cbf5b │ │ │ │ - vmlsl.s8 , d16, d20 │ │ │ │ + vmull.s q9, d16, d0[5] │ │ │ │ vpmax.s8 d16, d8, d31 │ │ │ │ - ldrbmi r1, [r1], -r4, ror #3 │ │ │ │ + ldrbmi r1, [r1], -r4, lsr #2 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - @ instruction: 0xf64c3aa4 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + @ instruction: 0xf64c2ae4 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ svclt 0x0048002f │ │ │ │ - beq 0xcee054 │ │ │ │ + beq 0xcedf94 │ │ │ │ svcvc 0x0080f414 │ │ │ │ stmibcc r8, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf248ac05 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 d17, #2048 @ 0x00000800 │ │ │ │ svclt 0x0008022e │ │ │ │ vmax.s8 d20, d5, d2 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf6470032 │ │ │ │ - vabal.s8 q10, d16, d16 │ │ │ │ + vmls.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf065052e │ │ │ │ subcs pc, r0, #9472 @ 0x2500 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmda lr, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [r1, #-1326] @ 0xfffffad2 │ │ │ │ - strbmi pc, [ip, #1611]! @ 0x64b @ │ │ │ │ + strmi pc, [ip, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ strbmi pc, [r1], -r9, asr #19 @ │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ @ instruction: 0xf642fc0b │ │ │ │ - blx 0x9ba2bc │ │ │ │ + blx 0x9ba1fc │ │ │ │ ldrbeq pc, [fp, r9, lsl #6] @ │ │ │ │ svccs 0x0000d569 │ │ │ │ addhi pc, lr, r0, asr #32 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfff2d76e │ │ │ │ + blx 0xfff2d6ae │ │ │ │ cmnle r9, r0, lsl #28 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffc2d786 │ │ │ │ + blx 0xffc2d6c6 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a34620 │ │ │ │ movtcs lr, #4054 @ 0xfd6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ - cmnpvc r4, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61b4f647 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1b54619 │ │ │ │ @ instruction: 0x4631f993 │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ - blmi 0xe30574 │ │ │ │ - blls 0x64b68c │ │ │ │ + blmi 0xe304b4 │ │ │ │ + blls 0x64b5cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06547f0 │ │ │ │ strtmi fp, [r1], -r5, asr #23 │ │ │ │ - rsbeq pc, r4, ip, asr #12 │ │ │ │ + adcvc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf065ac05 │ │ │ │ subcs pc, r0, #193536 @ 0x2f400 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ svc 0x00a6f1a3 │ │ │ │ - bcc 0xfea2ef8c │ │ │ │ - beq 0xcee160 │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + bcs 0xffa2eecc │ │ │ │ + beq 0xcee0a0 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - strbmi pc, [ip, #1611]! @ 0x64b @ │ │ │ │ + strmi pc, [ip, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ @ instruction: 0x4641f959 │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ svccs 0x0000fb9b │ │ │ │ @ instruction: 0xf647d096 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ ldrtmi r0, [r9], -lr, lsr #32 │ │ │ │ - blx 0xfe4ad842 │ │ │ │ + blx 0xfe4ad782 │ │ │ │ addsle r2, r5, r0, lsl #28 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldr pc, [r3, r1, lsl #23] │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe71afb75 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf1b5e776 │ │ │ │ svclt 0x0000f991 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec488fc │ │ │ │ + bl 0xfec4883c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x17ad8aa │ │ │ │ + blx 0x17ad7ea │ │ │ │ andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ stmiblt ip, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x13ad8ca │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0x13ad80a │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x11ad8d8 │ │ │ │ + bllt 0x11ad818 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr2, cr15, {7} @ │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xead8f0 │ │ │ │ + bllt 0xead830 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0x46144b31 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf065871c │ │ │ │ @ instruction: 0x4621fb1b │ │ │ │ andcs r4, r0, #2752512 @ 0x2a0000 │ │ │ │ - strtmi pc, [r0], #1607 @ 0x647 │ │ │ │ + strbtcc pc, [r0], #1607 @ 0x647 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - blx 0x22f788 │ │ │ │ + blx 0x22f6c8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ + @ instruction: 0xf2c066b4 │ │ │ │ @ instruction: 0xf1a3062f │ │ │ │ movtcs lr, #3832 @ 0xef8 │ │ │ │ ldrmi r9, [r9], -r1, lsl #12 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - vmlsl.s q10, d16, d0[7] │ │ │ │ + vsubhn.i16 d20, q0, q14 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ @ instruction: 0xf8b6f1b5 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfff2d96c │ │ │ │ + blx 0xfff2d8ac │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf647d121 │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ - blx 0xffcad980 │ │ │ │ + blx 0xffcad8c0 │ │ │ │ @ instruction: 0xf64cb9ff │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - blmi 0x4b0390 │ │ │ │ - blls 0x64b870 │ │ │ │ + blmi 0x4b02d0 │ │ │ │ + blls 0x64b7b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06541f0 │ │ │ │ ldrdcs fp, [r0, -r3] │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ svccs 0x0000fe13 │ │ │ │ ldrdcs sp, [r1, -pc] │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strb pc, [r4, sp, lsl #28]! @ │ │ │ │ @ instruction: 0xf8eaf1b5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48a4c │ │ │ │ + bl 0xfec4898c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0659d04 │ │ │ │ pldw [r4, #-2739] @ 0xfffff54d │ │ │ │ eorle r5, r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ vpmax.s8 d31, d24, d25 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vaddl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1c70310 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + bllt 0x1c70250 │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe72da2c │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + blx 0xfe72d96c │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe5ada38 │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + blx 0xfe5ad978 │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe3ada48 │ │ │ │ + blt 0xfe3ad988 │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ mrrc2 0, 0, pc, r8, cr10 @ │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d0d2 │ │ │ │ - sbcvs pc, r8, r7, asr #12 │ │ │ │ + andvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x202da64 │ │ │ │ - andvs pc, r8, fp, asr #12 │ │ │ │ + blx 0x202d9a4 │ │ │ │ + subpl pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1e2da74 │ │ │ │ + blt 0x1e2d9b4 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48af4 │ │ │ │ + bl 0xfec48a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ vhadd.s8 d27, d24, d2 │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ stmiavs ip!, {r1, r2, r3, r5} │ │ │ │ - blx 0x18adaa0 │ │ │ │ + blx 0x18ad9e0 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - msrpl CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ + msrmi SPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ vmax.f32 d27, d17, d11 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ vmvn.i32 d16, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf64cfa45 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0650031 │ │ │ │ vpmin.s8 d31, d8, d27 │ │ │ │ - vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0x2c00fa35 │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + msrne (UNDEF: 104), r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - blx 0x82db24 │ │ │ │ + blx 0x82da64 │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - eorcc pc, r4, r8, asr #4 │ │ │ │ + rsbcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf06568e9 │ │ │ │ @ instruction: 0xf641fa0b │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1adb58 │ │ │ │ + blt 0x1ada98 │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ vshl.s8 d16, d0, d8 │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ + vaddl.s8 q9, d0, d20 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7e8f9f5 │ │ │ │ - sbcscs pc, r8, r8, asr #4 │ │ │ │ + andscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9eef065 │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf64cd14d │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r4, r1, ror #19] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - sbccs pc, r0, r8, asr #4 │ │ │ │ + andcs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d8f065 │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d8, d3 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ strb pc, [r2, pc, asr #19] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - addcs pc, r8, r8, asr #4 │ │ │ │ + sbcne pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c6f065 │ │ │ │ vaba.s8 d30, d24, d25 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldr r0, [sp, lr, lsr #2] │ │ │ │ - cmppcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsne pc, r8, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 d30, d24, d8 │ │ │ │ - vmla.f d18, d0, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ ldr r0, [r3, lr, lsr #2] │ │ │ │ - cmppcs r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r0, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 d30, d24, d14 │ │ │ │ - vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ str r0, [r9, lr, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - tstpcs ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - rsbsvc pc, r4, r7, asr #12 │ │ │ │ + adcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf99ef065 │ │ │ │ @ instruction: 0xf64ce780 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe786f993 │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ - blmi 0x231f68 │ │ │ │ + vaddw.s8 q9, q8, d12 │ │ │ │ + blmi 0x231ea8 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1489000 │ │ │ │ vceq.f32 , q12, │ │ │ │ - vmla.f d18, d0, d0[5] │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ ldrb r0, [pc, -lr, lsr #2] │ │ │ │ - eorseq sp, r3, r8, lsr #30 │ │ │ │ + eorseq sp, r3, r8, ror #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x1603354 │ │ │ │ + blmi 0x1603294 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x873ce9dd │ │ │ │ ldcl 1, cr15, [r6, #-652] @ 0xfffffd74 │ │ │ │ @ instruction: 0xf6476861 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf647002e │ │ │ │ - vaddhn.i16 d20, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf065042e │ │ │ │ subcs pc, r0, #1523712 @ 0x174000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ stcl 1, cr15, [r6, #-652] @ 0xfffffd74 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf647a825 │ │ │ │ - vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c064b4 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strbtmi pc, [ip], #1611 @ 0x64b @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b49400 │ │ │ │ ldrtmi pc, [r1], -r1, lsl #30 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ @ instruction: 0x2d1ff943 │ │ │ │ vtst.8 , , q0 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ - bl 0x1b281c │ │ │ │ + vqdmlal.s q10, d0, d0[6] │ │ │ │ + bl 0x1b275c │ │ │ │ @ instruction: 0xf64f0385 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf647f933 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0650031 │ │ │ │ movwcs pc, #6441 @ 0x1929 @ │ │ │ │ addcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4601fad5 │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a825 │ │ │ │ movtcs lr, #3332 @ 0xd04 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - cmppcc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, ip, r1, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ mrc2 1, 5, pc, cr14, cr4, {5} │ │ │ │ stmdage r5!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf900f065 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d26 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt r0!, {r0, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d1, d25 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ ldr pc, [r4, r9, ror #17]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf647d10a │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ sbfx pc, fp, #17, #32 │ │ │ │ @ instruction: 0xf6474641 │ │ │ │ - vsubl.s8 q10, d16, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf647022e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldr pc, [r3, pc, asr #17]! │ │ │ │ mrc2 1, 7, pc, cr0, cr4, {5} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15034c8 │ │ │ │ + blmi 0x1503408 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strtmi pc, [r0], r7, asr #12 │ │ │ │ + strbtcc pc, [r0], r7, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - ldrbvc pc, [r4, #-1607]! @ 0xfffff9b9 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xf19ac │ │ │ │ + ldrvs pc, [r4, #1607]! @ 0x647 │ │ │ │ + streq pc, [pc, #-704]! @ 0xf18ec │ │ │ │ ldmdbge lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 1, cr15, [r8], {163} @ 0xa3 │ │ │ │ @ instruction: 0xf6476861 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ @ instruction: 0xf0650432 │ │ │ │ subcs pc, r0, #10420224 @ 0x9f0000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ stc 1, cr15, [r8], {163} @ 0xa3 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @@ -230940,131 +230892,131 @@ │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b49400 │ │ │ │ @ instruction: 0x4639fe39 │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ @ instruction: 0xf1baf87b │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - msrpl CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ + msrmi SPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, sl, #3072 @ 0xc00 │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf86af065 │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf860f065 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #5 │ │ │ │ - blx 0x42dd60 │ │ │ │ + blx 0x42dca0 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d26 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdalt r2, {r0, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmin.s8 q10, , │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ @ instruction: 0xe7cff83b │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64cd10a │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r9, sp, lsr #16] @ │ │ │ │ @ instruction: 0xf64c4649 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ strb pc, [sp, r1, lsr #16] @ │ │ │ │ mcr2 1, 2, pc, cr2, cr4, {5} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48f98 │ │ │ │ + bl 0xfec48ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -sp, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ cdpls 3, 3, cr0, cr12, cr0, {0} │ │ │ │ - bl 0xffe2e448 │ │ │ │ + bl 0xffe2e388 │ │ │ │ @ instruction: 0xf6476869 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #1020 @ 0x3fc │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xffb2e460 │ │ │ │ + bl 0xffb2e3a0 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - strmi pc, [r0, #1607]! @ 0x647 │ │ │ │ + strbcc pc, [r0, #1607]! @ 0x647 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6479502 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vshl.s64 d22, d20, #0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strbmi pc, [ip, #1611]! @ 0x64b @ │ │ │ │ + strmi pc, [ip, #-1611]! @ 0xfffff9b5 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b49500 │ │ │ │ @ instruction: 0x4639fd9f │ │ │ │ @ instruction: 0xf064a825 │ │ │ │ ldccs 15, cr15, [pc], {225} @ 0xe1 │ │ │ │ vtst.8 d29, d13, d21 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ - bl 0x1b2ae0 │ │ │ │ + vqdmlal.s q10, d0, d0[6] │ │ │ │ + bl 0x1b2a20 │ │ │ │ @ instruction: 0xf64f0384 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf06412e0 │ │ │ │ @ instruction: 0xf647ffd1 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0640031 │ │ │ │ movwcs pc, #8135 @ 0x1fc7 @ │ │ │ │ addcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4601f973 │ │ │ │ stmdage r5, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf904f7f9 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x771384 │ │ │ │ - blls 0xe4bec4 │ │ │ │ + blmi 0x7712c4 │ │ │ │ + blls 0xe4be04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf06440f0 │ │ │ │ strtmi fp, [r1], -r9, lsr #31 │ │ │ │ - subscc pc, ip, r1, asr #4 │ │ │ │ + addscs pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xffa2f064 │ │ │ │ ldmdblt r6, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff96f064 │ │ │ │ @ instruction: 0x4631e7db │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff8af064 │ │ │ │ @ instruction: 0xf1b4e7cf │ │ │ │ svclt 0x0000fdab │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -231079,129 +231031,129 @@ │ │ │ │ stmdahi r1, {r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr4, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - bvc 0x33432c │ │ │ │ + bvc 0x33426c │ │ │ │ vhadd.s8 d16, d24, d3 │ │ │ │ - vmul.i d20, d16, d0[6] │ │ │ │ + vmlal.s8 q10, d0, d24 │ │ │ │ stclne 8, cr0, [r5], #-184 @ 0xffffff48 │ │ │ │ stmdbeq lr, {r2, r8, ip, sp, lr, pc} │ │ │ │ - sbcmi pc, ip, r8, asr #4 │ │ │ │ + andmi pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff52f064 │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf0644640 │ │ │ │ strmi pc, [r9, #3917]! @ 0xf4d │ │ │ │ - blvc 0xff966714 │ │ │ │ - rscsmi pc, r0, r8, asr #4 │ │ │ │ + blvc 0xff966654 │ │ │ │ + eorsmi pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff44f064 │ │ │ │ - sbcmi pc, r8, r8, asr #4 │ │ │ │ + andmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff3ef064 │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - sbceq pc, r0, r8, asr #4 │ │ │ │ + andeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf06443f0 │ │ │ │ vmax.f32 d27, d8, d25 │ │ │ │ - vmla.i d19, d0, d0[4] │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ cdpcs 15, 0, cr15, cr2, cr3, {1} │ │ │ │ mrcne 0, 3, sp, cr3, cr0, {0} │ │ │ │ sha1c.32 , , │ │ │ │ - vmvn.i16 d19, #8 @ 0x0008 │ │ │ │ + vmvn.i16 q9, #8 @ 0x0008 │ │ │ │ ldrmi r0, [ip], #-2097 @ 0xfffff7cf │ │ │ │ @ instruction: 0xf064e003 │ │ │ │ adcmi pc, ip, #23, 30 @ 0x5c │ │ │ │ @ instruction: 0xf815d004 │ │ │ │ strbmi r1, [r0], -r1, lsl #30 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ - addcc pc, r0, r8, asr #4 │ │ │ │ + sbccs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0af064 │ │ │ │ stmdahi r1, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - addcc pc, r4, r8, asr #4 │ │ │ │ + sbccs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xff00f064 │ │ │ │ stmibvc r3!, {r5, r6, r7, r8, fp, ip, sp, lr} │ │ │ │ stmdbvc r1!, {r1, r5, r6, r8, fp, ip, sp, lr} │ │ │ │ vhadd.s8 d25, d8, d0 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf248fef5 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vaddl.s8 q10, d0, d8 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ str pc, [pc, pc, ror #29]! │ │ │ │ andne lr, r1, #208, 18 @ 0x340000 │ │ │ │ - addsmi pc, ip, r8, asr #4 │ │ │ │ + sbcscc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr6, cr4, {3} │ │ │ │ stmdahi r1, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vadd.i8 q11, q4, q1 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ - blt 0x13320c4 │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + blt 0x1332004 │ │ │ │ @ instruction: 0xf064b289 │ │ │ │ - bvc 0xfe971b80 │ │ │ │ + bvc 0xfe971ac0 │ │ │ │ ldmdale r8, {r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcc 0x1184560 │ │ │ │ + blcc 0x11844a0 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4}^ │ │ │ │ - asrmi pc, r7, #12 @ │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr8, cr4, {3} │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr12, cr4, {3} │ │ │ │ vaba.s8 q15, q4, q14 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d19, d8, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stclvc 14, cr15, [r0], #724 @ 0x2d4 │ │ │ │ - blvc 0x1990ef0 │ │ │ │ + blvc 0x1990e30 │ │ │ │ andls r7, r4, r1, lsr #22 │ │ │ │ - rsbmi pc, r8, r8, asr #4 │ │ │ │ + adccc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r7, [r3, #-3237] @ 0xfffff35b │ │ │ │ strls r7, [r2, #-3173] @ 0xfffff39b │ │ │ │ strls r7, [r1, #-3109] @ 0xfffff3db │ │ │ │ strls r7, [r0], #-3044 @ 0xfffff41c │ │ │ │ cdp2 0, 10, cr15, cr2, cr4, {3} │ │ │ │ - sbcmi pc, r8, r8, asr #4 │ │ │ │ + andmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr12, cr4, {3} │ │ │ │ vaba.s8 q15, q4, q6 │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ bfi pc, r5, #29, #2 @ │ │ │ │ - eorsmi pc, r0, r8, asr #4 │ │ │ │ + rsbscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr14, cr4, {3} │ │ │ │ vaba.s8 q15, q12, │ │ │ │ - vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrb pc, [r0, r7, lsl #29] @ │ │ │ │ - andsmi pc, r0, r8, asr #4 │ │ │ │ + subscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr0, cr4, {3} │ │ │ │ @ instruction: 0xf647e7c9 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf064002f │ │ │ │ @ instruction: 0xe7c2fe79 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stmdami pc, {r0, r7, r9, sl, lr}^ @ │ │ │ │ @@ -231234,64 +231186,64 @@ │ │ │ │ stmdavs r3, {r2, r5, r6, ip, lr, pc} │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ tstpeq r4, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffe2f012 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r9], -r5, lsl #16 │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blmi 0xfe92fa98 │ │ │ │ - bleq 0xcaec80 │ │ │ │ + blcc 0xff92f9d8 │ │ │ │ + bleq 0xcaebc0 │ │ │ │ cdp2 0, 2, cr15, cr2, cr4, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a807 │ │ │ │ - vmvn.i16 , #1024 @ 0x0400 │ │ │ │ + @ instruction: 0xf2c06ab4 │ │ │ │ @ instruction: 0xf1a30a2f │ │ │ │ movtcs lr, #2568 @ 0xa08 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda807 │ │ │ │ @ instruction: 0xf64bb008 │ │ │ │ - vmul.f d20, d16, d0[7] │ │ │ │ + vqdmlal.s q10, d0, d28 │ │ │ │ @ instruction: 0xf8cd0932 │ │ │ │ @ instruction: 0xf8cda004 │ │ │ │ @ instruction: 0xf1b49000 │ │ │ │ strbmi pc, [r1], -r3, asr #23 @ │ │ │ │ @ instruction: 0xf064a807 │ │ │ │ strtmi pc, [r1], -r5, lsl #28 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ subcs pc, r0, #1003520 @ 0xf5000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ stmib sl!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - blge 0x16c910 │ │ │ │ + blge 0x16c850 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfec2e8b6 │ │ │ │ + blx 0xfec2e7f6 │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [lr, #400]! @ 0x190 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84631 │ │ │ │ andcs pc, r0, #1088 @ 0x440 │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d10 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [r4, #400] @ 0x190 │ │ │ │ ldr r9, [sl, r5] │ │ │ │ - blx 0xffe2e8fa │ │ │ │ + blx 0xffe2e83a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsl #19 │ │ │ │ + eorseq sp, r3, r4, asr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49438 │ │ │ │ + bl 0xfec49378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, lr, lsr #16 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -231304,333 +231256,333 @@ │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1042301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4604ff57 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #9920 @ 0x26c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmib r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6479302 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 d22, d20, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - mvnmi pc, #78643200 @ 0x4b00000 │ │ │ │ + msrmi CPSR_fs, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ @ instruction: 0x4631fb3b │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ andcs pc, r0, #8000 @ 0x1f40 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d8 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 0, cr15, [r8, #-400]! @ 0xfffffe70 │ │ │ │ - blx 0xfe3ae9ce │ │ │ │ + blx 0xfe3ae90e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ @ instruction: 0xf6474b32 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r0], r2, lsr #22 │ │ │ │ @ instruction: 0xf6479305 │ │ │ │ - vsubhn.i16 d20, q8, q8 │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ @ instruction: 0xf8dd062e │ │ │ │ @ instruction: 0xf064a094 │ │ │ │ subcs pc, r0, #4288 @ 0x10c0 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ stmdb ip!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ @ instruction: 0xf6479602 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vshl.s64 d22, d20, #0 │ │ │ │ @ instruction: 0xf64b052f │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b49400 │ │ │ │ - bge 0x2f0f0c │ │ │ │ + bge 0x2f0e4c │ │ │ │ @ instruction: 0x46414610 │ │ │ │ stc2 0, cr15, [r8, #-400]! @ 0xfffffe70 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x73036c │ │ │ │ + blx 0x7302ac │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a807 │ │ │ │ movtcs lr, #2318 @ 0x90e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xff52ea6c │ │ │ │ + blx 0xff52e9ac │ │ │ │ ldrmi sl, [r0], -r7, lsl #20 │ │ │ │ @ instruction: 0xf0644649 │ │ │ │ stmdami pc, {r0, r4, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbmi r2, [r9], -r0, lsl #4 │ │ │ │ ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ stmdals r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7ff4651 │ │ │ │ - blmi 0x3719c8 │ │ │ │ - blls 0x6cc428 │ │ │ │ + blmi 0x371908 │ │ │ │ + blls 0x6cc368 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0644ff0 │ │ │ │ @ instruction: 0xf1b4bcf7 │ │ │ │ svclt 0x0000fb19 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsl #19 │ │ │ │ + eorseq sp, r3, r4, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec495f0 │ │ │ │ + bl 0xfec49530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x943c6c │ │ │ │ - addcc pc, r0, r7, asr #12 │ │ │ │ + blmi 0x943bac │ │ │ │ + sbccs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r5], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0649e1a │ │ │ │ subcs pc, r0, #55552 @ 0xd900 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmia r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - movmi pc, #74448896 @ 0x4700000 │ │ │ │ + mvncc pc, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6479302 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 d22, d20, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - mvnmi pc, #78643200 @ 0x4b00000 │ │ │ │ + msrmi CPSR_fs, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ @ instruction: 0x4629fa79 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ andcs pc, r1, #47872 @ 0xbb00 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d8 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [r6], #400 @ 0x190 │ │ │ │ - blx 0xff32eb50 │ │ │ │ + blx 0xff32ea90 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4968c │ │ │ │ + bl 0xfec495cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - adccs pc, r4, r8, asr #12 │ │ │ │ + rscne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0649d1c │ │ │ │ pldw [r4, #-3213] @ 0xfffff373 │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf064002f │ │ │ │ @ instruction: 0xf248fc83 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vaddl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ - bllt 0x1e716c4 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + bllt 0x1e71604 │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], #-400 @ 0xfffffe70 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], #-400 @ 0xfffffe70 │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64bd16b │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ andslt r0, r7, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mrrclt 0, 6, pc, ip, cr4 @ │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ cdp2 0, 2, cr15, cr10, cr9, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -sl, asr #1 │ │ │ │ - sbcvs pc, r8, r7, asr #12 │ │ │ │ + andvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, lr, cr4 @ │ │ │ │ movwcs lr, #6112 @ 0x17e0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4604fdf9 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0x6700e9d4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ @ instruction: 0xf647e82c │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - mvnsmi pc, #72, 4 @ 0x80000004 │ │ │ │ + teqpmi r8, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64ba805 │ │ │ │ - vmls.f d20, d16, d0[7] │ │ │ │ + vabal.s8 q10, d0, d28 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ @ instruction: 0xf9e2f1b4 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #8960 @ 0x2300 │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmda sl, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vhsub.s8 d25, d8, d2 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vmlal.s q10, d0, d0[2] │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b42201 │ │ │ │ ldrtmi pc, [r2], -r5, asr #19 @ │ │ │ │ stmdage r5, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r6], {100} @ 0x64 │ │ │ │ @ instruction: 0x4629e792 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfffae766 │ │ │ │ + blx 0xfffae6a6 │ │ │ │ @ instruction: 0xf1b4e786 │ │ │ │ svclt 0x0000fa1b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec497e8 │ │ │ │ + bl 0xfec49728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5607e9dd │ │ │ │ - blx 0xffa2e792 │ │ │ │ + blx 0xffa2e6d2 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf647d20f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ - blx 0xff7ae7a6 │ │ │ │ + blx 0xff7ae6e6 │ │ │ │ @ instruction: 0xf64bb9ed │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ rsbmi fp, r7, #214016 @ 0x34400 │ │ │ │ @ instruction: 0xf0094638 │ │ │ │ @ instruction: 0x4602fd9f │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf64bfbc3 │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ vpadd.i8 d27, d24, d27 │ │ │ │ - vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vmovcs.16 d24[0], pc │ │ │ │ movwcs sp, #4362 @ 0x110a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ tstplt r8, pc, asr sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f82101 │ │ │ │ ldrd pc, [sl], -pc @ │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0644629 │ │ │ │ vpadd.i8 d31, d24, d13 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf64bfb97 │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ svclt 0x0000bb8f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec498b4 │ │ │ │ + bl 0xfec497f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ - blx 0x20ae85e │ │ │ │ + blx 0x20ae79e │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r9, lsr #4 │ │ │ │ strbtvc pc, [r8], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ - rsbsvc pc, r4, r7, asr #12 │ │ │ │ + adcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1d2e87a │ │ │ │ + blx 0x1d2e7ba │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e031 │ │ │ │ cmnlt r3, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ @ instruction: 0xf02568e5 │ │ │ │ stccs 5, cr0, [r1, #-8] │ │ │ │ vrhadd.s8 d29, d8, d25 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vaddl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmibvs r3!, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x3c1318 │ │ │ │ + blcs 0x3c1258 │ │ │ │ ldm pc, {r1, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbcc r7!, {r0, r1, ip, sp, lr, pc} │ │ │ │ strtcs r2, [r6], -r6, lsr #12 │ │ │ │ fstmdbxcc r6!, {d3-d31} @ Deprecated │ │ │ │ rsbmi r3, r7, #1146880 @ 0x118000 │ │ │ │ @ instruction: 0xf0094638 │ │ │ │ @ instruction: 0x4602fd1f │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf64bfb43 │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ vstrcs d11, [r0, #-236] @ 0xffffff14 │ │ │ │ @ instruction: 0xf64bd0d0 │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ strcs fp, [r4, #-2865] @ 0xfffff4cf │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [ip], {18} │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ vpmin.s8 d31, d24, d9 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7e4fb1f │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ ldc2 0, cr15, [r8], {18} │ │ │ │ @@ -231638,49 +231590,49 @@ │ │ │ │ @ instruction: 0xf645e7e0 │ │ │ │ vqdmlal.s q10, d16, d0[1] │ │ │ │ stmibvs r2!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ @ instruction: 0xf64cb956 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7d4fafb │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf647022f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [r8, pc, ror #21] @ │ │ │ │ mcr2 7, 0, pc, cr14, cr8, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ @ instruction: 0xf6474bbb │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #864256 @ 0xd3000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strmi pc, [r0, r7, asr #12]! │ │ │ │ + strbcc pc, [r0, r7, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ cdp 1, 11, cr15, cr8, cr2, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6479702 │ │ │ │ - vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ + @ instruction: 0xf2c066b4 │ │ │ │ @ instruction: 0xf64b062f │ │ │ │ - vmls.f d20, d16, d0[7] │ │ │ │ + vabal.s8 q10, d0, d28 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b49500 │ │ │ │ @ instruction: 0x4641f873 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0x2c26fab5 │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ @@ -231706,317 +231658,317 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3b40ec │ │ │ │ + bpl 0xfe3b402c │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a2a805 │ │ │ │ movtcs lr, #3682 @ 0xe62 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf824f1b4 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1aaea8c │ │ │ │ + blx 0x1aae9cc │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64cd17d │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ - blmi 0x1ef127c │ │ │ │ - blls 0x64c984 │ │ │ │ + blmi 0x1ef11bc │ │ │ │ + blls 0x64c8c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vrhadd.s8 q12, q4, q4 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x132eac8 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blt 0x132ea08 │ │ │ │ + subpl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x11aead4 │ │ │ │ + blx 0x11aea14 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a2a805 │ │ │ │ movtcs lr, #3628 @ 0xe2c │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xffeaf1b3 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xc2eb00 │ │ │ │ + blx 0xc2ea40 │ │ │ │ vaba.s8 q15, q12, │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [sl, r5, lsr #20] @ │ │ │ │ - subsvs pc, r8, r8, asr #4 │ │ │ │ + addspl pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vaba.s8 q15, q12, q5 │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7befa19 │ │ │ │ - rsbsvs pc, r8, r8, asr #4 │ │ │ │ + adcspl pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x5aeb34 │ │ │ │ + blx 0x5aea74 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a2a805 │ │ │ │ @ instruction: 0xf64cedfc │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ movtcs r0, #303 @ 0x12f │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - msreq R8_fiq, r8 │ │ │ │ + msrvc (UNDEF: 104), r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ vabd.s8 q15, q12, q5 │ │ │ │ - vaddl.s8 q11, d16, d8 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe79ef9f9 │ │ │ │ - eorvs pc, ip, r8, asr #4 │ │ │ │ + rsbpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vabd.s8 d30, d24, d30 │ │ │ │ - vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ str r0, [r9, lr, lsr #32]! │ │ │ │ - rscspl pc, r0, r8, asr #4 │ │ │ │ + eorspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e8f064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9daf064 │ │ │ │ vaba.s8 q15, q4, │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9f9d3 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - eorsvs pc, r8, r8, asr #4 │ │ │ │ + rsbspl pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c8f064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ vaba.s8 q15, q12, │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9f9bd │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - subvs pc, r8, r8, asr #4 │ │ │ │ + addpl pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b2f064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ vabd.s8 q15, q12, │ │ │ │ - vmla.i d21, d16, d0[1] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9f9a7 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - adcspl pc, r8, r8, asr #4 │ │ │ │ + rscsmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99cf064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ vaba.s8 d30, d24, d17 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d20, d16, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9f991 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - addspl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf986f064 │ │ │ │ vabd.s8 d30, d8, d27 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #2080768 @ 0x1fc000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stcl 1, cr15, [r8, #-648]! @ 0xfffffd78 │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - rsbspl pc, ip, r8, asr #4 │ │ │ │ + adcsmi pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf970f064 │ │ │ │ vaba.s8 d30, d8, d5 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ strb r0, [r8, lr, lsr #32]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - rsbspl pc, r0, r8, asr #4 │ │ │ │ + adcsmi pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf962f064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {1} │ │ │ │ vaba.s8 q15, q4, │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vaddl.s8 q10, d16, d20 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9f957 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe76caef0 │ │ │ │ - subspl pc, r8, r8, asr #4 │ │ │ │ + addsmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf94cf064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0063f47f │ │ │ │ vmax.s8 q15, q12, │ │ │ │ - vmla.i d21, d0, d0[3] │ │ │ │ + vaddl.s8 q10, d16, d12 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf009f941 │ │ │ │ ldmdami ip, {r0, r1, r8} │ │ │ │ @ instruction: 0xf7f82201 │ │ │ │ @ instruction: 0xf039f863 │ │ │ │ @ instruction: 0xd1220903 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf92ef064 │ │ │ │ vmin.s8 q15, q12, │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [ip], r7, lsr #18 @ │ │ │ │ - eorspl pc, r0, r8, asr #4 │ │ │ │ + rsbsmi pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf920f064 │ │ │ │ vmax.s8 q15, q12, │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ ldrb r0, [r5], lr, lsr #32 │ │ │ │ - eorspl pc, r8, r8, asr #4 │ │ │ │ + rsbsmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vmin.s8 q15, q12, q0 │ │ │ │ - vaddl.s8 q9, d0, d12 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmdami r5, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf832f7f8 │ │ │ │ @ instruction: 0xf1b3e6af │ │ │ │ svclt 0x0000ff2b │ │ │ │ - mlaseq r3, r0, r6, sp │ │ │ │ - eorseq sp, r3, r0, asr #13 │ │ │ │ + ldrsbteq sp, [r3], -r0 │ │ │ │ + eorseq sp, r3, r0, lsl #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ @ instruction: 0xf6474b8c │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #15269888 @ 0xe90000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strmi pc, [r0, r7, asr #12]! │ │ │ │ + strbcc pc, [r0, r7, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ stcl 1, cr15, [lr], {162} @ 0xa2 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6479702 │ │ │ │ - vmvn.i16 , #4 @ 0x0004 │ │ │ │ + @ instruction: 0xf2c068b4 │ │ │ │ @ instruction: 0xf64b082f │ │ │ │ - vmlsl.s q10, d16, d0[7] │ │ │ │ + vsubhn.i16 d20, q0, q14 │ │ │ │ @ instruction: 0xf8cd0632 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ mcr2 1, 4, pc, cr8, cr3, {5} @ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ vmls.i d23, d16, d0[6] │ │ │ │ stmdage r5, {r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf8c6f064 │ │ │ │ ldmdblt sl, {r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r2, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa4295 │ │ │ │ @ instruction: 0xf64f68a1 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0640031 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06443f0 │ │ │ │ subcs fp, r0, #10682368 @ 0xa30000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbtcc pc, [ip], #-1607 @ 0xfffff9b9 @ │ │ │ │ + strtcs pc, [ip], #1607 @ 0x647 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stc 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1b36400 │ │ │ │ strtmi pc, [r9], -fp, asr #28 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #9240576 @ 0x8d0000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldcl 1, cr15, [r6], #-648 @ 0xfffffd78 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1b3a805 │ │ │ │ @ instruction: 0x4649fe35 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0xe7c1f877 │ │ │ │ - adcmi pc, r0, r7, asr #12 │ │ │ │ + rsccc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf870f064 │ │ │ │ - blcc 0x14d278 │ │ │ │ + blcc 0x14d1b8 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ mcrr 1, 10, pc, lr, cr2 @ │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, r7, asr #12 │ │ │ │ + andsvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf848f064 │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldc 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ vhsub.s8 d18, d1, d1 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ @ instruction: 0x96000132 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x14d0f0 │ │ │ │ - blcc 0x1a70d4 │ │ │ │ + blcs 0x14d030 │ │ │ │ + blcc 0x1a7014 │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3c1978 │ │ │ │ + blcs 0x3c18b8 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - cmppcc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, ip, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ sbcseq pc, r7, #268435460 @ 0x10000004 │ │ │ │ ldc2l 1, cr15, [r4, #-284] @ 0xfffffee4 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf9c2f012 │ │ │ │ @@ -232025,46 +231977,46 @@ │ │ │ │ @ instruction: 0xff7ef011 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x1311d6 │ │ │ │ + blx 0x131116 │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ bicmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x14ce52 │ │ │ │ + blx 0x14cd92 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe4f063 │ │ │ │ @ instruction: 0xf1b3e72e │ │ │ │ @ instruction: 0xf7f8fe05 │ │ │ │ svclt 0x0000fb01 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r8, lsr pc │ │ │ │ + eorseq sp, r3, r8, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmiami lr!, {r0, r1, r2, r9, sl, lr} │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ andsls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0124688 │ │ │ │ @ instruction: 0x4682f977 │ │ │ │ @ instruction: 0xf8d0b108 │ │ │ │ movwcs sl, #4096 @ 0x1000 │ │ │ │ - bl 0x2fb65c │ │ │ │ + bl 0x2fb59c │ │ │ │ ldrmi r0, [r8], -r2, lsl #2 │ │ │ │ @ instruction: 0xf96cf012 │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf1082204 │ │ │ │ ldrmi r0, [r8], -r8, lsl #2 │ │ │ │ @ instruction: 0xf962f012 │ │ │ │ @@ -232077,597 +232029,597 @@ │ │ │ │ movwcs r6, #6149 @ 0x1805 │ │ │ │ tstpeq r0, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf94ef012 │ │ │ │ smlabblt r8, r1, r6, r4 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf647002e │ │ │ │ - vqdmlsl.s q10, d16, d16 │ │ │ │ + vqdmull.s , d16, d0[4] │ │ │ │ @ instruction: 0xf0630b2e │ │ │ │ subcs pc, r0, #564 @ 0x234 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmdavc r4!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r4!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - bl 0x1daf548 │ │ │ │ + bl 0x1daf488 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ - strbmi pc, [ip, fp, asr #12]! @ │ │ │ │ + strmi pc, [ip, -fp, asr #12]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ ldrbmi pc, [r1], -pc, lsr #26 @ │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ ldccs 15, cr15, [r1], {113} @ 0x71 │ │ │ │ ldccs 8, cr13, [r1], {12} │ │ │ │ ldm pc, {r0, r1, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orrls pc, ip, #4 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #-1879048179 @ 0x9000000d │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ mrcle 2, 1, r3, cr2, cr2, {1} │ │ │ │ @ instruction: 0xf0002c29 │ │ │ │ - ldclcs 0, cr8, [pc], #948 @ 0xf32c0 │ │ │ │ + ldclcs 0, cr8, [pc], #948 @ 0xf3200 │ │ │ │ vrhadd.s8 d29, d8, d19 │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ subcs pc, r0, #348 @ 0x15c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x112f5ac │ │ │ │ + bl 0x112f4ec │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d664 │ │ │ │ + blhi 0x16d5a4 │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ ldrtmi pc, [r1], -r3, lsl #26 @ │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ stccs 15, cr15, [r0, #-276] @ 0xfffffeec │ │ │ │ sbchi pc, r3, r0 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff3af063 │ │ │ │ subcs lr, r0, #49 @ 0x31 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x9af5e8 │ │ │ │ + bl 0x9af528 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d6a0 │ │ │ │ + blhi 0x16d5e0 │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ strtmi pc, [r1], -r5, ror #25 │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ subcs pc, r0, #39, 30 @ 0x9c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x52f60c │ │ │ │ + bl 0x52f54c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d6c4 │ │ │ │ + blhi 0x16d604 │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ @ instruction: 0x4631fcd3 │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ stccs 15, cr15, [r0, #-84] @ 0xffffffac │ │ │ │ addshi pc, r3, r0 │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0634629 │ │ │ │ subcs pc, r0, #7, 30 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xffd2f64c │ │ │ │ + b 0xffd2f58c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf8cd022f │ │ │ │ andls r8, r2, #4 │ │ │ │ strls r2, [r0, -r1, lsl #4] │ │ │ │ stc2 1, cr15, [lr], #716 @ 0x2cc │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 15, cr15, cr0, cr3, {3} │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ - sbccc pc, ip, r8, asr #4 │ │ │ │ + andcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ @ instruction: 0xf248bedf │ │ │ │ - vaddl.s8 q11, d16, d28 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ sbfx pc, r9, #29, #17 │ │ │ │ - sbcvs pc, r0, r8, asr #4 │ │ │ │ + andvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr2, cr3, {3} │ │ │ │ - blcs 0x7fa9f4 │ │ │ │ + blcs 0x7fa934 │ │ │ │ andge sp, r1, #10944512 @ 0xa70000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, pc, pc, lsl #8 │ │ │ │ - andeq r3, pc, r1, lsl #8 │ │ │ │ - @ instruction: 0x000f33bb │ │ │ │ - andeq r3, pc, sp, lsr #7 │ │ │ │ - muleq pc, pc, r3 @ │ │ │ │ - muleq pc, r1, r3 @ │ │ │ │ - andeq r3, pc, r3, lsl #7 │ │ │ │ - andeq r3, pc, r5, ror r3 @ │ │ │ │ - andeq r3, pc, r7, ror #6 │ │ │ │ - andeq r3, pc, r9, asr r3 @ │ │ │ │ - strdeq r3, [pc], -r3 @ │ │ │ │ - andeq r3, pc, r5, ror #7 │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - ldrdeq r3, [pc], -r7 │ │ │ │ - andeq r3, pc, r9, asr #7 │ │ │ │ - andeq r3, pc, fp, asr #6 │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, sp, lsr r3 @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - strheq r3, [pc], -r5 │ │ │ │ - andeq r3, pc, r1, lsr #6 │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, pc, ror #4 │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, r5, lsr r2 @ │ │ │ │ - addsvs pc, r4, r8, asr #4 │ │ │ │ + andeq r3, pc, pc, asr #6 │ │ │ │ + andeq r3, pc, r1, asr #6 │ │ │ │ + strdeq r3, [pc], -fp │ │ │ │ + andeq r3, pc, sp, ror #5 │ │ │ │ + ldrdeq r3, [pc], -pc @ │ │ │ │ + ldrdeq r3, [pc], -r1 │ │ │ │ + andeq r3, pc, r3, asr #5 │ │ │ │ + @ instruction: 0x000f32b5 │ │ │ │ + andeq r3, pc, r7, lsr #5 │ │ │ │ + muleq pc, r9, r2 @ │ │ │ │ + andeq r3, pc, r3, lsr r3 @ │ │ │ │ + andeq r3, pc, r5, lsr #6 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, r7, lsl r3 @ │ │ │ │ + andeq r3, pc, r9, lsl #6 │ │ │ │ + andeq r3, pc, fp, lsl #5 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, sp, ror r2 @ │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + strdeq r2, [pc], -r5 │ │ │ │ + andeq r3, pc, r1, ror #4 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, pc, lsr #3 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, r5, ror r1 @ │ │ │ │ + sbcspl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vaba.s8 d30, d24, d17 │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ str r0, [ip, lr, lsr #32]! │ │ │ │ - sbcvc pc, r8, r8, asr #4 │ │ │ │ + andvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr2, cr3, {3} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf6478136 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe76cfe75 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq pc, r4, r8, asr #12 │ │ │ │ + rsbsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr12, cr3, {3} │ │ │ │ - blcs 0x143aac0 │ │ │ │ + blcs 0x143aa00 │ │ │ │ svcge 0x0041f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x000f35b7 │ │ │ │ - andeq r3, pc, r9, lsr #11 │ │ │ │ - muleq pc, fp, r5 @ │ │ │ │ - andeq r3, pc, sp, lsl #11 │ │ │ │ - andeq r3, pc, pc, ror r5 @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, r1, ror r5 @ │ │ │ │ - andeq r3, pc, r3, ror #10 │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, r5, asr r5 @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, r7, asr #10 │ │ │ │ - andeq r3, pc, r9, lsr r5 @ │ │ │ │ - andeq r3, pc, r5, lsr #10 │ │ │ │ - andeq r3, pc, r1, lsl r5 @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, r3, lsl #10 │ │ │ │ - strdeq r3, [pc], -r5 │ │ │ │ - andeq r3, pc, r7, ror #9 │ │ │ │ - ldrdeq r3, [pc], -r9 │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, fp, asr #9 │ │ │ │ - @ instruction: 0x000f34b7 │ │ │ │ - andeq r3, pc, r9, lsr #9 │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - muleq pc, fp, r4 @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, sp, lsl #9 │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, pc, ror r4 @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, r1, ror r4 @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, r3, ror #8 │ │ │ │ - andeq r3, pc, r5, asr r4 @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, r7, asr #8 │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, r9, lsr r4 @ │ │ │ │ - andeq r3, pc, fp, lsr #8 │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r2, pc, r7, ror pc @ │ │ │ │ - andeq r3, pc, sp, lsl r4 @ │ │ │ │ - adcvc pc, r8, r8, asr #4 │ │ │ │ + strdeq r3, [pc], -r7 │ │ │ │ + andeq r3, pc, r9, ror #9 │ │ │ │ + ldrdeq r3, [pc], -fp │ │ │ │ + andeq r3, pc, sp, asr #9 │ │ │ │ + @ instruction: 0x000f34bf │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f34b1 │ │ │ │ + andeq r3, pc, r3, lsr #9 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + muleq pc, r5, r4 @ │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, r7, lsl #9 │ │ │ │ + andeq r3, pc, r9, ror r4 @ │ │ │ │ + andeq r3, pc, r5, ror #8 │ │ │ │ + andeq r3, pc, r1, asr r4 @ │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, r3, asr #8 │ │ │ │ + andeq r3, pc, r5, lsr r4 @ │ │ │ │ + andeq r3, pc, r7, lsr #8 │ │ │ │ + andeq r3, pc, r9, lsl r4 @ │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, fp, lsl #8 │ │ │ │ + strdeq r3, [pc], -r7 │ │ │ │ + andeq r3, pc, r9, ror #7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + ldrdeq r3, [pc], -fp │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, sp, asr #7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f33bf │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f33b1 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, r3, lsr #7 │ │ │ │ + muleq pc, r5, r3 @ │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, r7, lsl #7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, r9, ror r3 @ │ │ │ │ + andeq r3, pc, fp, ror #6 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + @ instruction: 0x000f2eb7 │ │ │ │ + andeq r3, pc, sp, asr r3 @ │ │ │ │ + rscvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #396] @ 0x18c │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ strmi pc, [r1], -fp, ror #30 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - adcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, r4, r8, asr #4 │ │ │ │ + subsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #396]! @ 0x18c │ │ │ │ vmax.s8 d30, d24, d19 │ │ │ │ - vmla.i d23, d16, d0[6] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ movwcs pc, #3493 @ 0xda5 @ │ │ │ │ strtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0112001 │ │ │ │ @ instruction: 0x4606ff51 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf64cae86 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002f │ │ │ │ ldmdavs r1!, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0112001 │ │ │ │ strmi pc, [r3], r1, asr #30 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r7, r8, pc} │ │ │ │ - blcs 0x101ebc │ │ │ │ + blcs 0x101dfc │ │ │ │ orrshi pc, r0, r0, asr #6 │ │ │ │ - bvc 0x2fbe0 │ │ │ │ - beq 0xcafdc4 │ │ │ │ + bvc 0x102fb20 │ │ │ │ + beq 0xcafd04 │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ strtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143501 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0634650 │ │ │ │ ldmdahi r3!, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ - bl 0x3ea6a0 │ │ │ │ + bl 0x3ea5e0 │ │ │ │ @ instruction: 0xf83b0cc5 │ │ │ │ - @ instruction: 0xf6482035 │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + vqadd.s8 d18, d8, d21 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ mulcc r2, ip, r8 │ │ │ │ @ instruction: 0xf89c9401 │ │ │ │ strls r4, [r0], #-3 │ │ │ │ ldc2l 0, cr15, [sl, #-396] @ 0xfffffe74 │ │ │ │ - @ instruction: 0xf6488831 │ │ │ │ - vaddl.s8 q8, d0, d28 │ │ │ │ + vtst.8 d24, d8, d17 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe64afd53 │ │ │ │ - sbcsvc pc, r8, r8, asr #4 │ │ │ │ + andsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #-396] @ 0xfffffe74 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ strtmi sl, [r8], -sl, asr #29 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ ldrt pc, [ip], -r7, lsl #26 @ │ │ │ │ - adcsvc pc, r8, r8, asr #4 │ │ │ │ + rscsvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-396]! @ 0xfffffe74 │ │ │ │ vaba.s8 q15, q4, q13 │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vshr.s64 q11, q4, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe773fd37 │ │ │ │ - subsvc pc, r8, r8, asr #4 │ │ │ │ + addsvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #-396]! @ 0xfffffe74 │ │ │ │ vabd.s8 q15, q4, q14 │ │ │ │ - vmla.i d23, d0, d0[2] │ │ │ │ + vaddl.s8 q11, d16, d8 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [r5, -r9, lsr #26]! @ │ │ │ │ - eorsvc pc, ip, r8, asr #4 │ │ │ │ + rsbsvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-396]! @ 0xfffffe74 │ │ │ │ vaba.s8 q15, q4, q7 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ smmul r7, fp, sp │ │ │ │ - eorvc pc, r0, r8, asr #4 │ │ │ │ + rsbvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #-396] @ 0xfffffe74 │ │ │ │ vaba.s8 q15, q4, q0 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [r9, -sp, lsl #26] @ │ │ │ │ - andvc pc, r4, r8, asr #4 │ │ │ │ + subvs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #-396] @ 0xfffffe74 │ │ │ │ vabd.s8 q15, q4, q1 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe73bfcff │ │ │ │ - rscvs pc, r8, r8, asr #4 │ │ │ │ + eorvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], #396 @ 0x18c │ │ │ │ vaba.s8 d30, d8, d20 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmla.i d22, d16, d0[2] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe72dfcf1 │ │ │ │ - rsbsvc pc, r8, r8, asr #4 │ │ │ │ + adcsvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #396 @ 0x18c │ │ │ │ vabd.s8 d30, d8, d22 │ │ │ │ - vmla.i d23, d0, d0[6] │ │ │ │ + vaddl.s8 q11, d16, d24 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldr pc, [pc, -r3, ror #25] │ │ │ │ - sbcsvs pc, r8, r8, asr #4 │ │ │ │ + andsvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip], {99} @ 0x63 │ │ │ │ vaba.s8 d30, d8, d8 │ │ │ │ - vmla.i d22, d16, d0[3] │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe711fcd5 │ │ │ │ - andcs pc, r8, r8, asr #12 │ │ │ │ + subne pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e70a │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ str pc, [r3, -r7, asr #25] │ │ │ │ - andscs pc, r8, r8, asr #12 │ │ │ │ + subsne pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e6fc │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe6f5fcb9 │ │ │ │ - adcsne pc, r8, r8, asr #12 │ │ │ │ + rscseq pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], #396 @ 0x18c │ │ │ │ @ instruction: 0xf648e6ee │ │ │ │ - vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strbt pc, [r7], fp, lsr #25 @ │ │ │ │ - rscne pc, r0, r8, asr #12 │ │ │ │ + eorne pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #396 @ 0x18c │ │ │ │ @ instruction: 0xf648e6e0 │ │ │ │ - vshr.s64 d17, d0, #64 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe6d9fc9d │ │ │ │ - subne pc, r8, r8, asr #12 │ │ │ │ + addeq pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e6d2 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vaddl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [fp], pc, lsl #25 @ │ │ │ │ - sbcseq pc, r8, r8, asr #12 │ │ │ │ + andseq pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e6c4 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ stccs 12, cr15, [r0, #-516] @ 0xfffffdfc │ │ │ │ - ldclge 4, cr15, [pc, #252]! @ 0xf35c8 │ │ │ │ - @ instruction: 0xf648e56a │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + ldclge 4, cr15, [pc, #252]! @ 0xf3508 │ │ │ │ + vrshl.s8 q15, q13, q4 │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ sxtah pc, r3, r7, ror #24 @ │ │ │ │ - rsbeq pc, r0, r8, asr #12 │ │ │ │ + adcvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #-396 @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e6ac │ │ │ │ - vmla.i d16, d16, d0[2] │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strt pc, [r5], r9, ror #24 │ │ │ │ - subseq pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], #-396 @ 0xfffffe74 │ │ │ │ - @ instruction: 0xf648e69e │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmin.s8 d30, d24, d14 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe697fc5b │ │ │ │ - subscs pc, r8, r8, asr #12 │ │ │ │ + addsne pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r4, cr3 @ │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [sp, #-3538]! @ 0xfffff22e │ │ │ │ - subcs pc, r0, r8, asr #12 │ │ │ │ + addne pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, sl, cr3 @ │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [r3, #-3528]! @ 0xfffff238 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscsvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r0, cr3 @ │ │ │ │ - @ instruction: 0xf648e67c │ │ │ │ - vshr.s64 d16, d8, #64 │ │ │ │ + vmin.s8 q15, q4, q14 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe675fc39 │ │ │ │ - addeq pc, r4, r8, asr #12 │ │ │ │ + sbcvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], #-396 @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e66e │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strbt pc, [r7], -fp, lsr #24 @ │ │ │ │ - andne pc, r0, r8, asr #12 │ │ │ │ + subeq pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #-396 @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e660 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 d16, d8, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe659fc1d │ │ │ │ - adcne pc, r4, r8, asr #12 │ │ │ │ + rsceq pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e652 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [fp], -pc, lsl #24 @ │ │ │ │ - eorne pc, r0, r8, asr #12 │ │ │ │ + rsbeq pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e644 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldrt pc, [sp], -r1, lsl #24 @ │ │ │ │ - vtst.8 q11, , │ │ │ │ - vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf6446871 │ │ │ │ + vshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe69dfbf9 │ │ │ │ - blx 0x7afca8 │ │ │ │ + blx 0x7afbe8 │ │ │ │ str r2, [r6], r0, lsl #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, ip, ror #22 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ ldmib r0, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64c7802 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0630300 │ │ │ │ @ instruction: 0xf648fbdb │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0x4631fbd5 │ │ │ │ stmdami r1!, {r9, sp}^ │ │ │ │ - blx 0xfff31604 │ │ │ │ - rsbscs pc, ip, r8, asr #12 │ │ │ │ + blx 0xfff31544 │ │ │ │ + adcsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff3af7c2 │ │ │ │ + blx 0xff3af702 │ │ │ │ andcs r4, r0, #6094848 @ 0x5d0000 │ │ │ │ cmnpmi pc, r4, lsr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffc3161c │ │ │ │ + blx 0xffc3155c │ │ │ │ ldrbtle r0, [r3], #-1504 @ 0xfffffa20 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ @ instruction: 0xf414d179 │ │ │ │ cmnle sp, r0, asr #3 │ │ │ │ @ instruction: 0xf10004a1 │ │ │ │ strbteq r8, [r2], #-130 @ 0xffffff7e │ │ │ │ addhi pc, r8, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000423 │ │ │ │ @ instruction: 0xf648808e │ │ │ │ - vaddl.s8 q9, d16, d8 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ vqdmulh.s d31, d17, d29 │ │ │ │ eorsmi r0, r9, pc, lsl #2 │ │ │ │ addhi pc, pc, r0, asr #32 │ │ │ │ teqpeq r0, r7, lsl r0 @ p-variant is OBSOLETE │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ orrpl pc, r1, r7, lsr #8 │ │ │ │ @ instruction: 0xf0212200 │ │ │ │ stmdami r9, {r0, r1, r2, r3, r4, r8}^ │ │ │ │ - blx 0xff23166c │ │ │ │ - addscs pc, r4, r8, asr #12 │ │ │ │ + blx 0xff2315ac │ │ │ │ + sbcsne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrtcs pc, [r4], #1608 @ 0x648 @ │ │ │ │ + ldrbtne pc, [r4], #1608 @ 0x648 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - blx 0xfe5af832 │ │ │ │ + blx 0xfe5af772 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f74842 │ │ │ │ @ instruction: 0xf648fab5 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xf105fb87 │ │ │ │ @ instruction: 0xf6470111 │ │ │ │ - vshr.s64 d20, d12, #64 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xf648fb7f │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ subcs pc, r0, #123904 @ 0x1e400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1a17c2d │ │ │ │ movtcs lr, #3938 @ 0xf62 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q14 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf91cf1b3 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x18af89a │ │ │ │ + blx 0x18af7da │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf641d142 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ andslt r0, r6, r2, lsr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x14af8b8 │ │ │ │ + bllt 0x14af7f8 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ andcs r4, r0, #2162688 @ 0x210000 │ │ │ │ - blx 0xfb1714 │ │ │ │ + blx 0xfb1654 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami pc, {r0, r2, r7, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2611 @ 0xfffff5cd │ │ │ │ addle r5, r1, r0, asr #3 │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ - blx 0xc31730 │ │ │ │ + blx 0xc31670 │ │ │ │ @ instruction: 0xf57f04a1 │ │ │ │ andcs sl, r0, #504 @ 0x1f8 │ │ │ │ vst2.8 {d20-d21}, [pc :64], r9 │ │ │ │ @ instruction: 0xf7f75100 │ │ │ │ strbteq pc, [r2], #-2595 @ 0xfffff5dd @ │ │ │ │ svcge 0x0078f57f │ │ │ │ andcs r4, r0, #1441792 @ 0x160000 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ - blx 0x7b1754 │ │ │ │ + blx 0x7b1694 │ │ │ │ @ instruction: 0xf57f0423 │ │ │ │ ldmdami r3, {r1, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74100 │ │ │ │ @ instruction: 0xe76afa11 │ │ │ │ andcs r4, r0, #16, 16 @ 0x100000 │ │ │ │ - blx 0x431770 │ │ │ │ + blx 0x4316b0 │ │ │ │ stmdami pc, {r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strb pc, [fp, -r7, lsl #20]! @ │ │ │ │ @ instruction: 0xf936f1b3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ + eorseq sp, r3, r4, lsl #29 │ │ │ │ eorseq sp, r3, r4, asr #30 │ │ │ │ - eorseq lr, r3, r4 │ │ │ │ - eorseq lr, r3, r0, ror r0 │ │ │ │ - ldrsbteq lr, [r3], -r0 │ │ │ │ + ldrhteq sp, [r3], -r0 │ │ │ │ + eorseq lr, r3, r0, lsl r0 │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -232677,59 +232629,59 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ andls r9, r7, #77824 @ 0x13000 │ │ │ │ ldrsblt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ - blx 0xfea2f98c │ │ │ │ + blx 0xfea2f8cc │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ movwpl pc, #34214 @ 0x85a6 @ │ │ │ │ - blcc 0x4fbc10 │ │ │ │ - sbcscs pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + blcc 0x4fbb50 │ │ │ │ + andscs pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r2, r4, r7, r9, ip, sp} │ │ │ │ @ instruction: 0xff32f1b2 │ │ │ │ vhsub.s8 d18, d14, d0 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d16, d16, d0[4] │ │ │ │ @ instruction: 0x46100133 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r2, lsl r0 │ │ │ │ svcvc 0x00b9f5b0 │ │ │ │ @ instruction: 0x4623d1f6 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - sbcscs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + andscs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xff1af1b2 │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1f2f9e8 │ │ │ │ - blx 0x1bc4b2 │ │ │ │ + blt 0x1f2f928 │ │ │ │ + blx 0x1bc3f2 │ │ │ │ stmiavs ip, {r8, ip}^ │ │ │ │ ldrtmi fp, [r0], -r4, asr #3 │ │ │ │ strbmi r9, [r3], -r7, lsl #20 │ │ │ │ - blge 0x1adfa4 │ │ │ │ + blge 0x1adee4 │ │ │ │ stmdbvc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r0, lsr #15 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ andlt fp, r9, r5, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcc lr, [r1], #-2513 @ 0xfffff62f │ │ │ │ - bls 0x2c5140 │ │ │ │ + bls 0x2c5080 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ - adcscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + rscsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blge 0x22dfe4 │ │ │ │ + blge 0x22df24 │ │ │ │ svclt 0x00182c00 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd7902 │ │ │ │ @ instruction: 0xf1b28004 │ │ │ │ strtmi pc, [r8], -r1, ror #29 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ @@ -232738,112 +232690,112 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ ldrmi r4, [r5], -fp, lsl #13 │ │ │ │ tstvc r3, #3620864 @ 0x374000 │ │ │ │ cdpls 0, 1, cr9, cr2, cr6, {0} │ │ │ │ - bls 0x66e068 │ │ │ │ + bls 0x66dfa8 │ │ │ │ @ instruction: 0xf0639307 │ │ │ │ msrlt SPSR_f, #159744 @ 0x27000 │ │ │ │ strmi r2, [r4], -r0, lsl #4 │ │ │ │ - asrne pc, lr, #4 @ │ │ │ │ + mvneq pc, lr, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8514610 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r9, fp, asr r5 │ │ │ │ @ instruction: 0xf5b03001 │ │ │ │ ldrhle r7, [r6, #249]! @ 0xf9 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x5afab4 │ │ │ │ - blx 0x1bc57e │ │ │ │ + blt 0x5af9f4 │ │ │ │ + blx 0x1bc4be │ │ │ │ @ instruction: 0xf8d11100 │ │ │ │ @ instruction: 0xf1bbb010 │ │ │ │ andsle r0, sl, r0, lsl #30 │ │ │ │ strtmi r9, [sl], -r7, lsl #22 │ │ │ │ stmib sp, {r1, r2, fp, ip, pc}^ │ │ │ │ strbmi r7, [r3], -r1, lsl #6 │ │ │ │ - bls 0x1ee07c │ │ │ │ + bls 0x1edfbc │ │ │ │ ldrbmi r9, [r8, r0, lsl #12] │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt sl!, {r0, r1, r5, r6, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf6488ff0 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ pldw [r5, #-2599] @ 0xfffff5d9 │ │ │ │ andle r5, sp, #128, 30 @ 0x200 │ │ │ │ - rsbsvc pc, r4, #74448896 @ 0x4700000 │ │ │ │ + adcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ tstcs r1, fp, lsr #12 │ │ │ │ @ instruction: 0xf1b24620 │ │ │ │ @ instruction: 0x4621fe79 │ │ │ │ @ instruction: 0xf192200a │ │ │ │ ldr pc, [pc, r9, asr #17]! │ │ │ │ ldrtmi r4, [r0], -lr, ror #4 │ │ │ │ - blx 0xffa2f9c6 │ │ │ │ + blx 0xffa2f906 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -sl, ror #1 │ │ │ │ - sbcvs pc, r8, r7, asr #12 │ │ │ │ + andvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x32fb44 │ │ │ │ + blx 0x32fa84 │ │ │ │ svclt 0x0000e7eb │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4abc4 │ │ │ │ + bl 0xfec4ab04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf063460e │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf6482101 │ │ │ │ - vmla.i d18, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ @ instruction: 0xf191002e │ │ │ │ - vldrcs s30, [pc, #-260] @ 0xf38e8 │ │ │ │ + vldrcs s30, [pc, #-260] @ 0xf3828 │ │ │ │ vmla.i8 d29, d1, d21 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0x46290032 │ │ │ │ @ instruction: 0xf9e6f063 │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, pc, asr #12 │ │ │ │ + eorsvs pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf9dcf063 │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ @ instruction: 0xf88af192 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -r7, ror #30 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - rscscs pc, r4, r8, asr #12 │ │ │ │ + eorscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x8b0074 │ │ │ │ + blx 0x8affb4 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0634070 │ │ │ │ vmla.i8 d27, d29, d9 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ - bl 0x1b4710 │ │ │ │ + vqdmlal.s q10, d0, d0[6] │ │ │ │ + bl 0x1b4650 │ │ │ │ @ instruction: 0xf64f0385 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf06312e0 │ │ │ │ @ instruction: 0xe7d1f9b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6bda78 │ │ │ │ + blle 0x6bd9b8 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -232851,47 +232803,47 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x38c8b8 │ │ │ │ - blcs 0x3a9e94 │ │ │ │ + blcs 0x38c7f8 │ │ │ │ + blcs 0x3a9dd4 │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, pc, r9, lsr #21 │ │ │ │ - andeq r3, pc, r9, lsr #21 │ │ │ │ - andeq r3, pc, r9, lsr #21 │ │ │ │ - andeq r3, pc, r5, lsr #21 │ │ │ │ - andeq r3, pc, r5, lsr #21 │ │ │ │ - andeq r3, pc, r5, lsr #21 │ │ │ │ - andeq r3, pc, r9, lsr #21 │ │ │ │ - andeq r3, pc, r9, lsr #21 │ │ │ │ - andeq r3, pc, r9, lsr #21 │ │ │ │ - andeq r3, pc, r9, lsr #21 │ │ │ │ - andeq r3, pc, r9, lsr #21 │ │ │ │ + andeq r3, pc, r9, ror #19 │ │ │ │ + andeq r3, pc, r9, ror #19 │ │ │ │ + andeq r3, pc, r9, ror #19 │ │ │ │ + andeq r3, pc, r5, ror #19 │ │ │ │ + andeq r3, pc, r5, ror #19 │ │ │ │ + andeq r3, pc, r5, ror #19 │ │ │ │ + andeq r3, pc, r9, ror #19 │ │ │ │ + andeq r3, pc, r9, ror #19 │ │ │ │ + andeq r3, pc, r9, ror #19 │ │ │ │ + andeq r3, pc, r9, ror #19 │ │ │ │ + andeq r3, pc, r9, ror #19 │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ad14 │ │ │ │ + bl 0xfec4ac54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ - blx 0xfffafb7c │ │ │ │ + blx 0xfffafabc │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -232904,40 +232856,40 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4ad8c │ │ │ │ + bl 0xfec4accc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff2afbe4 │ │ │ │ + blx 0xff2afb24 │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4addc │ │ │ │ + bl 0xfec4ad1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfe8afc34 │ │ │ │ + blx 0xfe8afb74 │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ strmi r6, [r3], -r2 │ │ │ │ stmiavs r2!, {sp} │ │ │ │ bfine r6, sl, #1, #18 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -232946,40 +232898,40 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4ae34 │ │ │ │ + bl 0xfec4ad74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x1dafc8c │ │ │ │ + blx 0x1dafbcc │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4ae84 │ │ │ │ + bl 0xfec4adc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x13afcdc │ │ │ │ + blx 0x13afc1c │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ addsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -232991,22 +232943,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4aee8 │ │ │ │ + bl 0xfec4ae28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #102400 @ 0x19000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x185510 │ │ │ │ + bcs 0x185450 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -233022,15 +232974,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4af64 │ │ │ │ + bl 0xfec4aea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf9daf011 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ @@ -233047,22 +232999,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4afc8 │ │ │ │ + bl 0xfec4af08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #2768896 @ 0x2a4000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1855f0 │ │ │ │ + bcs 0x185530 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -233078,15 +233030,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b044 │ │ │ │ + bl 0xfec4af84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, fp, ror #18 │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233099,15 +233051,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b098 │ │ │ │ + bl 0xfec4afd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf940f011 │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ @@ -233135,15 +233087,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b128 │ │ │ │ + bl 0xfec4b068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldrshlt pc, [r8, #-137]! @ 0xffffff77 @ │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233155,15 +233107,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b178 │ │ │ │ + bl 0xfec4b0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldrsblt pc, [r8, #-129]! @ 0xffffff7f @ │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -233175,54 +233127,54 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b1c8 │ │ │ │ + bl 0xfec4b108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2104 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ strls r0, [r0, #-660] @ 0xfffffd6c │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - andlt lr, r3, r4, lsr fp │ │ │ │ + mullt r3, r4, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r1, r8, lr │ │ │ │ + addeq fp, r1, r8, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b214 │ │ │ │ + bl 0xfec4b154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024614 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ strls r9, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r9, lsl #24 │ │ │ │ smlabtpl r1, sp, r9, lr │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ @ instruction: 0xf74d9403 │ │ │ │ - andlt lr, r5, r8, lsl #22 │ │ │ │ + andlt lr, r5, r8, ror #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r1, r8, asr #28 │ │ │ │ + addeq fp, r1, r8, lsl #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5b2b1ba │ │ │ │ ldmdale r6, {r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ @@ -233249,27 +233201,27 @@ │ │ │ │ stmdbeq r4, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46934690 │ │ │ │ strcs lr, [r0], -sp, asr #19 │ │ │ │ ldrtmi lr, [r0], -r9 │ │ │ │ stcvs 8, cr15, [r4], {73} @ 0x49 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strmi r3, [r0, #1288]! @ 0x508 │ │ │ │ - bleq 0x332214 │ │ │ │ + bleq 0x332154 │ │ │ │ stmdavs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ - blle 0xa7f8f8 │ │ │ │ + blle 0xa7f838 │ │ │ │ @ instruction: 0xf855d0f1 │ │ │ │ ldrtmi r1, [fp], -r4, lsl #24 │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf812f011 │ │ │ │ stceq 8, cr15, [r4], {73} @ 0x49 │ │ │ │ - blls 0x120790 │ │ │ │ - blcs 0xfc114 │ │ │ │ + blls 0x1206d0 │ │ │ │ + blcs 0xfc054 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :128], r6 │ │ │ │ @ instruction: 0xf6c74170 │ │ │ │ - bl 0xfe95091c │ │ │ │ + bl 0xfe95085c │ │ │ │ adcsmi r0, r0, #11 │ │ │ │ ldrtmi fp, [r3], #3878 @ 0xf26 │ │ │ │ @ instruction: 0x468b4630 │ │ │ │ @ instruction: 0xf175e7da │ │ │ │ tstpcs r6, #12910592 @ p-variant is OBSOLETE @ 0xc50000 │ │ │ │ ldr r6, [fp, r3]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -233278,19 +233230,19 @@ │ │ │ │ mcrls 7, 0, lr, cr1, cr5, {5} │ │ │ │ @ instruction: 0xe7ab2416 │ │ │ │ @ instruction: 0xf8b6f175 │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ movwcs lr, #6060 @ 0x17ac │ │ │ │ strb r9, [r3, r0, lsl #6] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b364 │ │ │ │ + bl 0xfec4b2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf64f4604 │ │ │ │ - vsubhn.i16 d22, q8, q4 │ │ │ │ + vmlsl.s , d16, d0[2] │ │ │ │ andcs r0, pc, #53477376 @ 0x3300000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ mcr2 0, 7, pc, cr4, cr0, {0} @ │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ ldrdvs pc, [r0], #-237 @ 0xffffff13 @ │ │ │ │ @@ -233328,19 +233280,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b42c │ │ │ │ + bl 0xfec4b36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf64f4604 │ │ │ │ - vsubhn.i16 d22, q8, q4 │ │ │ │ + vmlsl.s , d16, d0[2] │ │ │ │ andcs r0, pc, #53477376 @ 0x3300000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ mcr2 0, 5, pc, cr2, cr0, {0} @ │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ mlsvs r0, fp, lr, pc @ │ │ │ │ @@ -233386,37 +233338,37 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ strmi r3, [ip], -r8, asr #1 │ │ │ │ - bvs 0x79b774 │ │ │ │ + bvs 0x79b6b4 │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r1, r2, r3, r4, r6, r7, pc} │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0x17d4594 │ │ │ │ + bvs 0x17d44d4 │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813a │ │ │ │ ldmib r4, {r3, r6, ip, pc}^ │ │ │ │ ldmib r4, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x1577378 │ │ │ │ + b 0x15772b8 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ mvnspl pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r0!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r1!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ - bleq 0x1703b0 │ │ │ │ + bleq 0x1702f0 │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ - b 0x10fc934 │ │ │ │ + b 0x10fc874 │ │ │ │ tstls r1, r3 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf0159700 │ │ │ │ vbit d16, d2, d0 │ │ │ │ tstls ip, r7 │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ mlane fp, r4, r8, pc @ │ │ │ │ @@ -233426,287 +233378,287 @@ │ │ │ │ @ instruction: 0xf0159302 │ │ │ │ svclt 0x000c0304 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r0, #805306375 @ 0x30000007 │ │ │ │ movwls r9, #53764 @ 0xd204 │ │ │ │ - subsvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + addspl pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blvc 0x4afa0c │ │ │ │ + blvc 0x4af94c │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ stc 6, cr4, [sp, #320] @ 0x140 │ │ │ │ @ instruction: 0xf1b27b0a │ │ │ │ @ instruction: 0xf1b9f919 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1c08087 │ │ │ │ @ instruction: 0xf64c0349 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ tstcs r1, pc, lsr #4 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #4 │ │ │ │ - addvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + sbcpl pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf904f1b2 │ │ │ │ mulcc ip, r8, r8 │ │ │ │ rsble r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf0151bbf │ │ │ │ @ instruction: 0xf8940580 │ │ │ │ - b 0x14bc4b4 │ │ │ │ + b 0x14bc3f4 │ │ │ │ stmdbls ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sadd16mi fp, sp, r8 │ │ │ │ svceq 0x0000f1bb │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64c8178 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf64a022f │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf64a012e │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64a002e │ │ │ │ - vqdmlsl.s q11, d0, d0[3] │ │ │ │ + vabdl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf64a072e │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c05690 │ │ │ │ ldrmi r0, [r4], -lr, lsr #12 │ │ │ │ @ instruction: 0x46964694 │ │ │ │ @ instruction: 0xf64ae01e │ │ │ │ - vqdmlal.s q11, d0, d28 │ │ │ │ + vmul.f d21, d0, d0[7] │ │ │ │ strb r0, [r4, -lr, lsr #18]! │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf64c80e1 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf64a022f │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64a002e │ │ │ │ - vmov.i32 q11, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf64a042e │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c05690 │ │ │ │ @ instruction: 0xf64a062e │ │ │ │ - vmov.i8 q11, #8 @ 0x08 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ tstcs r1, r9, lsl #28 │ │ │ │ strgt lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - addvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + sbcpl pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strls r2, [r4, -r4, lsl #8] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf89ef1b2 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64a8ff0 │ │ │ │ - vqdmlal.s q11, d0, d20 │ │ │ │ + vmul.f d21, d0, d0[5] │ │ │ │ str r0, [r6, -lr, lsr #18]! │ │ │ │ ldrbmi r2, [r0], -r1, lsl #2 │ │ │ │ - andvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + subpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf886f1b2 │ │ │ │ mvnslt lr, r0, lsl #15 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ addhi pc, r5, r0 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64c812a │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf64a002f │ │ │ │ - vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a022e │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf64a012e │ │ │ │ - vqdmulh.s d22, d0, d0[2] │ │ │ │ + vmull.s8 , d16, d8 │ │ │ │ @ instruction: 0xf64a0c2e │ │ │ │ - vqdmlsl.s q11, d0, d0[3] │ │ │ │ + vabdl.s8 , d16, d12 │ │ │ │ strmi r0, [r4], -lr, lsr #14 │ │ │ │ strmi r4, [r6], r6, lsl #12 │ │ │ │ stmdbls sp, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf64cb3c1 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ - bcs 0xf49fc │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ + bcs 0xf493c │ │ │ │ msrhi CPSR_sxc, r0 │ │ │ │ - eorsvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbspl pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mcrrvs 6, 4, pc, r8, cr10 @ │ │ │ │ + stcpl 6, cr15, [r8], {74} @ 0x4a │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ ldr r4, [fp, lr, lsl #13] │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ svcge 0x007ef43f │ │ │ │ - @ instruction: 0x31a4f64c │ │ │ │ + mvncs pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64a80b8 │ │ │ │ - vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a022e │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64a002e │ │ │ │ - vqdmulh.s d22, d0, d0[2] │ │ │ │ + vmull.s8 , d16, d8 │ │ │ │ @ instruction: 0xf64a0c2e │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c05690 │ │ │ │ strmi r0, [ip], -lr, lsr #12 │ │ │ │ strmi r4, [lr], pc, lsl #12 │ │ │ │ @ instruction: 0xf64ae77c │ │ │ │ - vbic.i16 d22, #4 @ 0x0004 │ │ │ │ + vbic.i16 , #4 @ 0x0004 │ │ │ │ strb r0, [r2], lr, lsr #18 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64c808a │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ ldrmi r0, [r1], -pc, lsr #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ - bcs 0x12e368 │ │ │ │ + bcs 0x12e2a8 │ │ │ │ @ instruction: 0xf64cd05a │ │ │ │ - vaddhn.i16 d19, q8, q10 │ │ │ │ + vmls.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf64a042f │ │ │ │ - vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a022e │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf64a012e │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64a002e │ │ │ │ - vqdmulh.s d22, d0, d0[2] │ │ │ │ + vmull.s8 , d16, d8 │ │ │ │ @ instruction: 0xf64a0c2e │ │ │ │ - vqdmlsl.s q11, d0, d0[3] │ │ │ │ + vabdl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf64a072e │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c05690 │ │ │ │ strtmi r0, [r6], lr, lsr #12 │ │ │ │ tstlt sl, #72, 14 @ 0x1200000 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppvs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r0, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbvs pc, [ip, -sl, asr #12] @ │ │ │ │ + strpl pc, [ip, sl, asr #12] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xe7354696 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subvs pc, r4, sl, asr #12 │ │ │ │ + addpl pc, r4, sl, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbvs pc, [r0], -sl, asr #12 @ │ │ │ │ + ldrpl pc, [r0], sl, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0x46144611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe7234696 │ │ │ │ - adccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppvs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r0, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbvs pc, [r4], #-1610 @ 0xfffff9b6 @ │ │ │ │ + ldrpl pc, [r4], #1610 @ 0x64a │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - strbvs pc, [ip, -sl, asr #12] @ │ │ │ │ + strpl pc, [ip, sl, asr #12] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - cdpvs 6, 5, cr15, cr8, cr10, {2} │ │ │ │ + cdppl 6, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46944610 │ │ │ │ smlad fp, r6, r6, r4 │ │ │ │ - eorsvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rsbspl pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r0, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subvs pc, r4, sl, asr #12 │ │ │ │ + addpl pc, r4, sl, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbvs pc, [r4], #-1610 @ 0xfffff9b6 @ │ │ │ │ + ldrpl pc, [r4], #1610 @ 0x64a │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - mcrrvs 6, 4, pc, r8, cr10 @ │ │ │ │ + stcpl 6, cr15, [r8], {74} @ 0x4a │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - strbvs pc, [ip, -sl, asr #12] @ │ │ │ │ + strpl pc, [ip, sl, asr #12] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldrbvs pc, [r0], -sl, asr #12 @ │ │ │ │ + ldrpl pc, [r0], sl, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdpvs 6, 5, cr15, cr8, cr10, {2} │ │ │ │ + cdppl 6, 9, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0xf64ce6ea │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf64a022f │ │ │ │ - vmov.i32 q11, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf64a042e │ │ │ │ - vmov.i8 q11, #8 @ 0x08 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46944610 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ @ instruction: 0xf64ae6d8 │ │ │ │ - vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a022e │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64a002e │ │ │ │ - vmov.i32 q11, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf64a042e │ │ │ │ - vqdmulh.s d22, d0, d0[2] │ │ │ │ + vmull.s8 , d16, d8 │ │ │ │ @ instruction: 0xf64a0c2e │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c05690 │ │ │ │ @ instruction: 0xf64a062e │ │ │ │ - vmov.i8 q11, #8 @ 0x08 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ strmi r0, [pc], -lr, lsr #28 │ │ │ │ @ instruction: 0xf64ce6be │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf64a022f │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf64a012e │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf64a002e │ │ │ │ - vmov.i32 q11, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf64a042e │ │ │ │ - vqdmlsl.s q11, d0, d0[3] │ │ │ │ + vabdl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf64a072e │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c05690 │ │ │ │ @ instruction: 0xf64a062e │ │ │ │ - vmov.i8 q11, #8 @ 0x08 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ ldrmi r0, [r4], lr, lsr #28 │ │ │ │ @ instruction: 0xf64ce6a0 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf64a002f │ │ │ │ - vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a022e │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf64a012e │ │ │ │ - vmov.i32 q11, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf64a042e │ │ │ │ - vqdmulh.s d22, d0, d0[2] │ │ │ │ + vmull.s8 , d16, d8 │ │ │ │ @ instruction: 0xf64a0c2e │ │ │ │ - vqdmlsl.s q11, d0, d0[3] │ │ │ │ + vabdl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf64a072e │ │ │ │ - vmov.i8 q11, #8 @ 0x08 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ strmi r0, [r6], -lr, lsr #28 │ │ │ │ @ instruction: 0xf64ae682 │ │ │ │ - vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a022e │ │ │ │ - vmov.i32 q11, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c05494 │ │ │ │ @ instruction: 0xf64a042e │ │ │ │ - vqdmulh.s d22, d0, d0[2] │ │ │ │ + vmull.s8 , d16, d8 │ │ │ │ @ instruction: 0xf64a0c2e │ │ │ │ - vmov.i8 q11, #8 @ 0x08 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ strmi r0, [r8], -lr, lsr #28 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ svclt 0x0000e66e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b9c4 │ │ │ │ + bl 0xfec4b904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r3], -r7, lsl #18 │ │ │ │ strls r4, [r0], #-1634 @ 0xfffff99e │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r4, r8, ror #7 │ │ │ │ + eorseq r0, r4, r8, lsr #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtpl pc, [r4], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @@ -233717,84 +233669,84 @@ │ │ │ │ ldmdavs r4!, {r0, sp, lr, pc} │ │ │ │ ldmdavs r8!, {r2, r4, r8, r9, fp, ip}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0662800 │ │ │ │ @ instruction: 0x4601fed5 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ movwmi lr, #27089 @ 0x69d1 │ │ │ │ - bl 0x1f052d4 │ │ │ │ + bl 0x1f05214 │ │ │ │ ldmdavs r3!, {r0, r1, r8, r9} │ │ │ │ qasxmi fp, ip, r8 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ @ instruction: 0xf7ff4423 │ │ │ │ stclne 13, cr15, [r2], #-300 @ 0xfffffed4 │ │ │ │ mvnle r4, r5, lsr #5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4ba7c │ │ │ │ + bl 0xfec4b9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1a00ff8 │ │ │ │ - blx 0xfed346e4 │ │ │ │ + blx 0xfed34624 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4baa4 │ │ │ │ + bl 0xfec4b9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc386cc │ │ │ │ + blmi 0xc3860c │ │ │ │ @ instruction: 0x460eb099 │ │ │ │ vhsub.s8 d18, d11, d6 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vmla.f d16, d0, d0[3] │ │ │ │ strmi r0, [r4], -lr, lsr #2 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xffc30f4e │ │ │ │ + blx 0xffc30e8e │ │ │ │ @ instruction: 0x1da7b9b8 │ │ │ │ vmax.s8 d20, d11, d5 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ andcs r0, r5, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1a14638 │ │ │ │ stmdblt r0, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a04631 │ │ │ │ - blx 0xfed34680 │ │ │ │ + blx 0xfed345c0 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r3!, {r2, sp, lr, pc} │ │ │ │ - blcs 0x3035bc │ │ │ │ + blcs 0x3034fc │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r9, r8, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46292250 │ │ │ │ @ instruction: 0xf1a0a803 │ │ │ │ @ instruction: 0xf1a9ee40 │ │ │ │ cmppcs r0, #4521984 @ p-variant is OBSOLETE @ 0x450000 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - andsne pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + subseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls sl, r0, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf1b12201 │ │ │ │ stmdage r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xb0fcc │ │ │ │ + blx 0xb0f0c │ │ │ │ strmi sl, [r4], -r3, lsl #18 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfeab0fda │ │ │ │ + blx 0xfeab0f1a │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xe7c31938 │ │ │ │ @ instruction: 0xf858f1b2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -233817,33 +233769,33 @@ │ │ │ │ orrvs pc, r0, r0, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ stmdbls r7, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ addhi pc, pc, r0, asr #6 │ │ │ │ - ldceq 2, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ + ldclvc 6, cr15, [r8], #-276 @ 0xfffffeec │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - ldreq pc, [ip], -ip, asr #4 │ │ │ │ + ldrbvc pc, [ip], -fp, asr #12 @ │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ vabd.s8 d18, d11, d0 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vsubl.s8 q8, d16, d8 │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ andls r1, r9, #1792 @ 0x700 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwlt lr, #6605 @ 0x19cd │ │ │ │ - bls 0x3462a0 │ │ │ │ + bls 0x3461e0 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf1b18000 │ │ │ │ @ instruction: 0xf1b9fdf9 │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe606344 │ │ │ │ - blx 0xfed30ca8 │ │ │ │ + blx 0xfe606284 │ │ │ │ + blx 0xfed30be8 │ │ │ │ @ instruction: 0xf7eef080 │ │ │ │ shadd8mi pc, r2, r1 @ │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf1b14628 │ │ │ │ cdpne 13, 6, cr15, cr3, cr9, {7} │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @@ -233851,111 +233803,111 @@ │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xff8cf7ee │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2l 1, cr15, [r6, #708] @ 0x2c4 │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x269218 │ │ │ │ + blls 0x269158 │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2c6300 │ │ │ │ - adcne pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + blls 0x2c6240 │ │ │ │ + rsceq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf1b19b06 │ │ │ │ @ instruction: 0xf1b8fdc5 │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr r6 │ │ │ │ vmax.s8 d20, d11, d24 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmvn.i32 d17, #3072 @ 0x00000c00 │ │ │ │ strcc r0, [r1, -lr, lsr #4] │ │ │ │ ldc2 1, cr15, [r8, #708]! @ 0x2c4 │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ @ instruction: 0xf1b8d1b0 │ │ │ │ eorle r0, r8, r8, lsl #30 │ │ │ │ @ instruction: 0xf64c9b0d │ │ │ │ - vaddhn.i16 d19, q8, q10 │ │ │ │ + vmls.i d18, d16, d0[5] │ │ │ │ tstcs r1, pc, lsr #8 │ │ │ │ ldrtpl pc, [r7], -r3, lsl #10 @ │ │ │ │ vmax.s8 d20, d11, d24 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d6032e │ │ │ │ - bcs 0xfdf48 │ │ │ │ + bcs 0xfde88 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ vhsub.s8 d25, d11, d0 │ │ │ │ - vmov.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ @ instruction: 0x2101fd99 │ │ │ │ vmax.s8 d20, d11, d24 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ vmla.f32 d31, d27, d1 │ │ │ │ - vmlal.s q9, d0, d0[1] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ tstcs r1, lr, lsr #4 │ │ │ │ @ instruction: 0xf1b14628 │ │ │ │ andcs pc, r0, r9, lsl #27 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ vqdmulh.s d25, d11, d12 │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ @ instruction: 0xe7affd73 │ │ │ │ ldrle r0, [r6, #-1665] @ 0xfffff97f │ │ │ │ movwmi pc, #25539 @ 0x63c3 @ │ │ │ │ svcvc 0x0000f410 │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ eorsle r0, r8, r4, asr r0 │ │ │ │ @ instruction: 0xf8aef1aa │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15792 @ 0x3db0 │ │ │ │ - stcne 2, cr15, [r8], #-300 @ 0xfffffed4 │ │ │ │ + stcleq 2, cr15, [r8], #-300 @ 0xfffffed4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x11ae86c │ │ │ │ + b 0x11ae7ac │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ movwls r0, #45504 @ 0xb1c0 │ │ │ │ @ instruction: 0xf3c0b991 │ │ │ │ - bllt 0xfe14125c │ │ │ │ + bllt 0xfe14119c │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ mcrne 8, 0, pc, cr3, cr5, {4} @ │ │ │ │ ldcle 3, cr9, [r7, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d11, d7 │ │ │ │ - vmvn.i32 d17, #255 @ 0x000000ff │ │ │ │ + vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ tstcs r1, lr, lsr #24 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [pc, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r7 │ │ │ │ @ instruction: 0xf884f1aa │ │ │ │ @ instruction: 0x1e039907 │ │ │ │ stcle 3, cr9, [r5, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d11, d7 │ │ │ │ - vqdmulh.s d17, d0, d0[0] │ │ │ │ + vmull.s8 q8, d16, d0 │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf1aae71e │ │ │ │ mcrne 8, 0, pc, cr3, cr5, {3} @ │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16247 @ 0x3f77 │ │ │ │ - stcne 2, cr15, [r0], #-300 @ 0xfffffed4 │ │ │ │ + stcleq 2, cr15, [r0], #-300 @ 0xfffffed4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, lr, lsl #14 │ │ │ │ @ instruction: 0xf1aa9107 │ │ │ │ stmdbls r7, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0064f77f │ │ │ │ vcgt.s8 d18, d11, d7 │ │ │ │ - vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ + vmvn.i32 q8, #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6fc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -233982,27 +233934,27 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4be64 │ │ │ │ + bl 0xfec4bda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [lr], -r8 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addcs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r3, r6, r7, sp}^ │ │ │ │ strtmi r1, [r2], -sp, lsl #8 │ │ │ │ - blx 0x15b0cc8 │ │ │ │ + blx 0x15b0c08 │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa05ca8 │ │ │ │ + bne 0xa05be8 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ cdp2 1, 9, cr15, cr8, cr12, {5} │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1ac9100 │ │ │ │ @@ -234011,15 +233963,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf64a681b │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ orrscc pc, ip, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -234040,19 +233992,19 @@ │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ andscc r2, r8, #0, 2 │ │ │ │ mulhi r0, r2, r8 │ │ │ │ cdp2 1, 2, cr15, cr8, cr0, {4} │ │ │ │ cmplt r8, r6, lsl #12 │ │ │ │ vhsub.s8 d18, d11, d6 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vmla.f d16, d0, d0[3] │ │ │ │ @ instruction: 0xf1a1012e │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r5], -r8, lsl #30 │ │ │ │ - cmnpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrsne pc, fp, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ movlt pc, #9920 @ 0x26c0 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ ldmdavs fp, {r2, r4, r8, r9, ip, sp} │ │ │ │ svceq 0x0006f013 │ │ │ │ adchi pc, r9, r0, asr #32 │ │ │ │ @@ -234063,65 +234015,65 @@ │ │ │ │ @ instruction: 0xf50d8087 │ │ │ │ strbmi r5, [sl], -r1, lsl #7 │ │ │ │ @ instruction: 0x46203310 │ │ │ │ @ instruction: 0xf1ac681b │ │ │ │ @ instruction: 0x4605faf5 │ │ │ │ @ instruction: 0xf1374630 │ │ │ │ @ instruction: 0xf50dfb37 │ │ │ │ - blmi 0x14493a8 │ │ │ │ + blmi 0x14492e8 │ │ │ │ ldmdavs sl, {r2, r3, r8, ip, sp} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4628 │ │ │ │ andlt r5, r5, r0, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, , q8 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ mcrrmi 1, 2, r0, r1, cr14 │ │ │ │ @ instruction: 0xf854e002 │ │ │ │ teqlt r9, #12, 30 @ 0x30 │ │ │ │ strtmi r6, [r8], -r3, lsr #17 │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ vst2.8 {d27-d30}, [pc], r3 │ │ │ │ smlabbcs r0, r0, r2, r5 │ │ │ │ @ instruction: 0xf1a0a803 │ │ │ │ ldrdcs lr, [r0, -r4] │ │ │ │ - rsbscs pc, r4, fp, asr #4 │ │ │ │ + adcsne pc, r4, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1e314ce │ │ │ │ - blle 0x5fc624 │ │ │ │ + blx 0x1e3140e │ │ │ │ + blle 0x5fc564 │ │ │ │ strtmi r6, [r9], -r3, ror #16 │ │ │ │ @ instruction: 0x47984638 │ │ │ │ movslt r4, #4, 12 @ 0x400000 │ │ │ │ - blx 0x14b13f0 │ │ │ │ + blx 0x14b1330 │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8d74625 │ │ │ │ @ instruction: 0xf1aa8000 │ │ │ │ @ instruction: 0xf8c7fbbf │ │ │ │ ldr r8, [r3, r0]! │ │ │ │ streq pc, [r1, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf174e7b0 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1ab2b26 │ │ │ │ - addcs pc, r0, fp, asr #4 │ │ │ │ + sbcne pc, r0, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x20b1454 │ │ │ │ + blx 0x20b1394 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - rsbcs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + adcne pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ ldrmi r4, [r9], -r2, lsl #12 │ │ │ │ stmdage r3, {r0, r9, ip, pc} │ │ │ │ vhsub.s8 d18, d11, d1 │ │ │ │ - vabal.s8 q9, d16, d8 │ │ │ │ + vmls.f d17, d16, d0[2] │ │ │ │ strls r0, [r0, #-1326] @ 0xfffffad2 │ │ │ │ stc2l 1, cr15, [r2, #-708]! @ 0xfffffd3c │ │ │ │ @ instruction: 0xf1aea803 │ │ │ │ cdpne 8, 0, cr15, cr5, cr13, {6} │ │ │ │ stmdage r3, {r2, r3, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ stc2l 1, cr15, [ip], #-688 @ 0xfffffd50 │ │ │ │ andls lr, r0, r2, asr #15 │ │ │ │ @@ -234135,203 +234087,203 @@ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ orrpl pc, r1, sp, lsl #10 │ │ │ │ @ instruction: 0xf5003110 │ │ │ │ andscc r5, r8, sp │ │ │ │ stmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ @ instruction: 0xf74c71a1 │ │ │ │ - strmi lr, [r5], -ip, asr #23 │ │ │ │ + strmi lr, [r5], -ip, lsr #24 │ │ │ │ @ instruction: 0xf174e768 │ │ │ │ @ instruction: 0xf04ff9f7 │ │ │ │ @ instruction: 0x232835ff │ │ │ │ strb r6, [r1, -r3]! │ │ │ │ ldc2 1, cr15, [sl, #708] @ 0x2c4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsr r4 │ │ │ │ - addeq sl, r1, lr, asr #31 │ │ │ │ - msrcs (UNDEF: 104), sl │ │ │ │ + eorseq r0, r4, r8, ror r3 │ │ │ │ + addeq fp, r1, lr, lsl #1 │ │ │ │ + @ instruction: 0x11a8f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0592238 │ │ │ │ svclt 0x0000bdad │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4c100 │ │ │ │ + bl 0xfec4c040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - blx 0x10b1090 │ │ │ │ + blx 0x10b0fd0 │ │ │ │ stc2 0, cr15, [r4], #-164 @ 0xffffff5c │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf5a5681b │ │ │ │ @ instruction: 0xf5a55108 │ │ │ │ ldmdbcc r0, {r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d650d1 │ │ │ │ @ instruction: 0xf1ae7084 │ │ │ │ strmi pc, [r3], -r1, ror #19 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ mrc2 7, 4, pc, cr12, cr1, {7} │ │ │ │ ldmiblt r9!, {r0, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ - bllt 0xf506c8 │ │ │ │ + bllt 0xf50608 │ │ │ │ cmpeq ip, r6, asr r9 │ │ │ │ - blx 0xffcb10e0 │ │ │ │ + blx 0xffcb1020 │ │ │ │ andcs r1, r0, #2432 @ 0x980 │ │ │ │ msreq SPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1802002 │ │ │ │ ldrtmi pc, [r0], -r1, lsr #23 @ │ │ │ │ - blx 0xfef315c0 │ │ │ │ + blx 0xfef31500 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf93af195 │ │ │ │ @ instruction: 0xf1994630 │ │ │ │ stmdami pc, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc} @ │ │ │ │ - blx 0xfecb15d4 │ │ │ │ + blx 0xfecb1514 │ │ │ │ @ instruction: 0xf199480d │ │ │ │ strtmi pc, [r8], -pc, ror #16 │ │ │ │ - ldc2 7, cr15, [r2], {77} @ 0x4d │ │ │ │ + ldc2l 7, cr15, [r2], #308 @ 0x134 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-864]! @ 0xfffffca0 │ │ │ │ ldrb r6, [r5, r3] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-832]! @ 0xfffffcc0 │ │ │ │ strb r6, [sp, r3] │ │ │ │ - addeq sl, r1, r6, asr pc │ │ │ │ + addeq fp, r1, r6, lsl r0 │ │ │ │ addseq r5, r5, ip, lsl ip │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r4, asr r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0x0081aeb8 │ │ │ │ + addeq sl, r1, r8, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4c1e0 │ │ │ │ + bl 0xfec4c120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6472000 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ - blmi 0x1754ac │ │ │ │ + vmla.f d21, d16, d0[4] │ │ │ │ + blmi 0x1753ec │ │ │ │ mulls r0, r1, r2 │ │ │ │ stc2 1, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ - eorseq r0, r4, ip, lsl #9 │ │ │ │ + eorseq r0, r4, ip, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c208 │ │ │ │ + bl 0xfec4c148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1740ff8 │ │ │ │ stmdavs r0, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c230 │ │ │ │ + bl 0xfec4c170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2108 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0x91010294 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0, #-13] │ │ │ │ @ instruction: 0xf74c3018 │ │ │ │ - strdlt lr, [r3], -lr @ │ │ │ │ + andlt lr, r3, lr, asr fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r1, r0, lsr lr │ │ │ │ + strdeq sl, [r1], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4c280 │ │ │ │ + bl 0xfec4c1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r7, r8 │ │ │ │ movwcs r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ movwls r0, #17044 @ 0x4294 │ │ │ │ movweq lr, #6605 @ 0x19cd │ │ │ │ andscs pc, r0, sp, lsl #17 │ │ │ │ ldmdavs fp, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f20300 │ │ │ │ @ instruction: 0xf067f95b │ │ │ │ andls pc, r2, r7, lsr r8 @ │ │ │ │ stmdage r1, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ - mvnsvc pc, r4, asr #4 │ │ │ │ + teqpvc r1, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ - blx 0x33058 │ │ │ │ + blx 0x32f98 │ │ │ │ @ instruction: 0xf0679802 │ │ │ │ @ instruction: 0xf7f2f957 │ │ │ │ - blmi 0x4b3654 │ │ │ │ - blls 0x24f13c │ │ │ │ + blmi 0x4b3594 │ │ │ │ + blls 0x24f07c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ stmdage r1, {r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x71b9f244 │ │ │ │ + mvnsvs pc, r4, asr #4 │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ - blx 0xff8b3094 │ │ │ │ + blx 0xff8b2fd4 │ │ │ │ @ instruction: 0xf1b1e7e3 │ │ │ │ svclt 0x0000fc85 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c314 │ │ │ │ + bl 0xfec4c254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4c33c │ │ │ │ + bl 0xfec4c27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - blx 0xfe831810 │ │ │ │ + blx 0xfe831750 │ │ │ │ tstpvs r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - addscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcsne pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1b1681b │ │ │ │ @ instruction: 0xf5a5fa8f │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r9, sp} │ │ │ │ - @ instruction: 0xf842f71d │ │ │ │ + @ instruction: 0xf8a2f71d │ │ │ │ @ instruction: 0xf1904620 │ │ │ │ andcs pc, r0, #50432 @ 0xc500 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e778 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c390 │ │ │ │ + bl 0xfec4c2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c3b8 │ │ │ │ + bl 0xfec4c2f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ rsbcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r5], -pc, lsr #31 │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ @@ -234346,15 +234298,15 @@ │ │ │ │ stmdbvs r3!, {r0, r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r3, sl, #8, 4 @ 0x80000000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs sl, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9cdec0 │ │ │ │ + blvs 0x9cde00 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r3, [sl], #-526 @ 0xfffffdf2 │ │ │ │ stcvs 4, cr6, [r3], #-172 @ 0xffffff54 │ │ │ │ stcvs 4, cr6, [r3, #-684]! @ 0xfffffd54 │ │ │ │ cdpvs 5, 2, cr6, cr3, cr11, {1} │ │ │ │ stcvs 5, cr6, [r3], #684 @ 0x2ac │ │ │ │ stcvs 4, cr6, [r3, #940]! @ 0x3ac │ │ │ │ @@ -234377,16 +234329,16 @@ │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r3], #-972 @ 0xfffffc34 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sl, pc}^ │ │ │ │ teqvs r2, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9cde5c │ │ │ │ - blvs 0xfe9ce060 │ │ │ │ + blvs 0x9cdd9c │ │ │ │ + blvs 0xfe9cdfa0 │ │ │ │ stcvs 3, cr6, [r3], #-716 @ 0xfffffd34 │ │ │ │ stcvs 4, cr6, [r3, #-204]! @ 0xffffff34 │ │ │ │ mcrvs 4, 1, r6, cr3, cr3, {5} │ │ │ │ stcvs 5, cr6, [r3], #204 @ 0xcc │ │ │ │ stcvs 4, cr6, [r3, #460]! @ 0x1cc │ │ │ │ mcrvs 4, 5, r6, cr3, cr3, {7} │ │ │ │ tstcs r0, r3, ror r5 │ │ │ │ @@ -234412,89 +234364,89 @@ │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ stmvc r3, {r5, r7, r8, r9, fp, pc} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ andspl r1, r7, #6029312 @ 0x5c0000 │ │ │ │ @ instruction: 0x17174517 │ │ │ │ - bcc 0x6baf78 │ │ │ │ + bcc 0x6baeb8 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-176]! @ 0xffffff50 │ │ │ │ - biccs pc, ip, fp, asr #4 │ │ │ │ + tstpcs ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ - blx 0x8b1848 │ │ │ │ + blx 0x8b1788 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1ac4638 │ │ │ │ stmdavs r3!, {r0, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1784298 │ │ │ │ strb r3, [pc, r1, lsl #10] │ │ │ │ stccs 5, cr2, [r0], {-0} │ │ │ │ @ instruction: 0x4625d175 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #136 @ 0x88 │ │ │ │ @ instruction: 0xf6484620 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ ldmibvs sl, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf9fcf141 │ │ │ │ @ instruction: 0xf508e7dc │ │ │ │ strtmi r5, [r0], -sp, lsl #6 │ │ │ │ vcge.s8 d19, d11, d16 │ │ │ │ - vmla.f d18, d16, d0[1] │ │ │ │ + vaddw.s8 q9, q0, d4 │ │ │ │ ldmdb r3, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1412302 │ │ │ │ strb pc, [pc, pc, ror #19] @ │ │ │ │ cdp2 0, 11, cr15, cr14, cr0, {3} │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ - blcs 0x10d5b8 │ │ │ │ + blcs 0x10d4f8 │ │ │ │ vhadd.s8 , q0, q13 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ rsbsle r2, r9, r0, lsl #22 │ │ │ │ strcc r2, [r1], -r0, lsl #12 │ │ │ │ rsbscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ cdp2 0, 10, cr15, cr10, cr0, {3} │ │ │ │ - blcs 0x10f5e0 │ │ │ │ - blcc 0x169598 │ │ │ │ - blcs 0x10d5e8 │ │ │ │ + blcs 0x10f520 │ │ │ │ + blcc 0x1694d8 │ │ │ │ + blcs 0x10d528 │ │ │ │ ldrtmi sp, [r2], -r3, asr #32 │ │ │ │ @ instruction: 0xf6484620 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf141012e │ │ │ │ str pc, [r9, r9, asr #19]! │ │ │ │ - blx 0xffb31a94 │ │ │ │ + blx 0xffb319d4 │ │ │ │ @ instruction: 0xf6484602 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf9bef141 │ │ │ │ @ instruction: 0x4620e79e │ │ │ │ - biccs pc, r0, fp, asr #4 │ │ │ │ + tstpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf9ccf140 │ │ │ │ @ instruction: 0xf8d8e796 │ │ │ │ @ instruction: 0xf64530cc │ │ │ │ - vmla.f d18, d16, d0[4] │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf8d30132 │ │ │ │ ldmdavs r8, {r5, sl, ip, sp} │ │ │ │ - blx 0x6b1928 │ │ │ │ + blx 0x6b1868 │ │ │ │ movlt r1, #16896 @ 0x4200 │ │ │ │ vmax.s8 d20, d11, d16 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf141012e │ │ │ │ str pc, [r1, r1, lsr #19] │ │ │ │ - blx 0xfef31ae4 │ │ │ │ + blx 0xfef31a24 │ │ │ │ @ instruction: 0xf04fe7d6 │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf13f4620 │ │ │ │ qsub8mi pc, r8, r5 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -234510,68 +234462,68 @@ │ │ │ │ str pc, [sl, r5, lsl #31]! │ │ │ │ bicmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d8e78b │ │ │ │ strtmi r3, [r0], -ip, asr #1 │ │ │ │ - @ instruction: 0x21b4f24b │ │ │ │ + mvnsne pc, fp, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf141681a │ │ │ │ strb pc, [r7, -r7, ror #18] @ │ │ │ │ usada8 r9, lr, r6, r4 │ │ │ │ - cmppvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvs pc, r0, r5, asr #4 │ │ │ │ + adcpl pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r5, #1024 @ 0x400 │ │ │ │ - blx 0xff9b1ac0 │ │ │ │ - mlaseq r4, ip, r4, r0 │ │ │ │ + blx 0xff9b1a00 │ │ │ │ + ldrsbteq r0, [r4], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 4, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r9], r7, ror #1 │ │ │ │ strmi r4, [ip], -r5, asr #23 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9365 │ │ │ │ @ instruction: 0xf1a00300 │ │ │ │ @ instruction: 0xf414e852 │ │ │ │ suble r4, r7, r0, lsl #11 │ │ │ │ - ldrbvs pc, [pc, #1611]! @ 0xf5b57 @ │ │ │ │ - ldrvc pc, [pc, #1735]! @ 0xf5bd7 │ │ │ │ + ldrbvs pc, [pc, #1611]! @ 0xf5a97 @ │ │ │ │ + ldrvc pc, [pc, #1735]! @ 0xf5b17 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r5 │ │ │ │ @ instruction: 0xf6c7426f │ │ │ │ eormi r6, sl, r7, lsl #5 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ rsclt r8, fp, #1073741854 @ 0x4000001e │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], r5 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43ab0310 │ │ │ │ msrhi SPSR_fsx, r0 │ │ │ │ @ instruction: 0xf860f7f4 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ msrhi SPSR_fxc, r0, asr #32 │ │ │ │ - blx 0xab350e │ │ │ │ + blx 0xab344e │ │ │ │ @ instruction: 0xffb0f1a7 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbchi pc, pc, r0 │ │ │ │ @ instruction: 0xf10004eb │ │ │ │ @ instruction: 0xf5a6812f │ │ │ │ strtmi r5, [r0], -r0, lsl #14 │ │ │ │ - blx 0xbb352a │ │ │ │ + blx 0xbb346a │ │ │ │ strvc pc, [r4, -r7, lsr #11] │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfe9d5ae0 │ │ │ │ - blls 0x1a4f5e0 │ │ │ │ + blmi 0xfe9d5a20 │ │ │ │ + blls 0x1a4f520 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46208151 │ │ │ │ tstcs r0, r7, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -234595,15 +234547,15 @@ │ │ │ │ @ instruction: 0xf1365508 │ │ │ │ ldccc 14, cr15, [r0, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0xf7f14683 │ │ │ │ stmmi r7, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff72f197 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7464628 │ │ │ │ - stmdacs r0, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ @ instruction: 0x4605fbb7 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8c0d001 │ │ │ │ @ instruction: 0xf5a58034 │ │ │ │ andcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @@ -234612,54 +234564,54 @@ │ │ │ │ tstcc r4, r9 │ │ │ │ addlt pc, r4, #12779520 @ 0xc30000 │ │ │ │ addcs r3, r0, #20 │ │ │ │ ldrdcc pc, [ip], #138 @ 0x8a │ │ │ │ sbccc pc, ip, fp, asr #17 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ sbccc pc, r8, fp, asr #17 │ │ │ │ - stc 7, cr15, [r0, #104]! @ 0x68 │ │ │ │ + mcr 7, 0, pc, cr0, cr10, {0} @ │ │ │ │ svclt 0x004402a6 │ │ │ │ @ instruction: 0xf8cb9b71 │ │ │ │ @ instruction: 0x032030b4 │ │ │ │ rsccs sp, r0, #116, 8 @ 0x74000000 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ svc 0x00a8f19f │ │ │ │ stmdage sp!, {r8, sp} │ │ │ │ - blx 0xff3b1cba │ │ │ │ + blx 0xff3b1bfa │ │ │ │ @ instruction: 0xf197a82d │ │ │ │ tstpcs r0, r7, lsr pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf194a834 │ │ │ │ mvneq pc, r9, lsr pc @ │ │ │ │ strls sl, [ip, #-2051]! @ 0xfffff7fd │ │ │ │ - blls 0x1d65384 │ │ │ │ + blls 0x1d652c4 │ │ │ │ rsceq r9, r2, #134217729 @ 0x8000001 │ │ │ │ @ instruction: 0xf8cdbf48 │ │ │ │ @ instruction: 0xf194910c │ │ │ │ @ instruction: 0xf44ffd77 │ │ │ │ stmdage r3, {r7, r8, sp} │ │ │ │ stc2 1, cr15, [r0, #592]! @ 0x250 │ │ │ │ stmdage r3, {r0, r8, sp} │ │ │ │ ldc2l 1, cr15, [sl, #-592]! @ 0xfffffdb0 │ │ │ │ @ instruction: 0xf180a80c │ │ │ │ - bge 0x1233808 │ │ │ │ + bge 0x1233748 │ │ │ │ andcs sl, r0, ip, lsl #18 │ │ │ │ @ instruction: 0xfffcf17f │ │ │ │ @ instruction: 0xff0ef064 │ │ │ │ stmdb r7, {r2, r3, r5, r8, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf644015c │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ stmdbge r3, {r0, r1, r2, r3, r9} │ │ │ │ @ instruction: 0xf195a840 │ │ │ │ stmdbge r4, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf17f2002 │ │ │ │ stmdage r3, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 1, cr15, [r2, #-592] @ 0xfffffdb0 │ │ │ │ eorsle r2, fp, r0, lsl #24 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xf56d8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xf5618 @ │ │ │ │ @ instruction: 0xf198a82d │ │ │ │ ldmdage r4!, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 1, 6, pc, cr12, cr4, {4} @ │ │ │ │ @ instruction: 0xf197a82d │ │ │ │ stmdami r6, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldc2 1, cr15, [r4], #608 @ 0x260 │ │ │ │ @ instruction: 0xf1b8e73f │ │ │ │ @@ -234686,15 +234638,15 @@ │ │ │ │ @ instruction: 0xf8c59b70 │ │ │ │ ldrb r3, [lr, -r8, asr #10]! │ │ │ │ ldmdage r4!, {r0, r2, r3, r5, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf9c4f195 │ │ │ │ ldr r9, [pc, r1, asr #24]! │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf7464100 │ │ │ │ - @ instruction: 0x4628fa75 │ │ │ │ + @ instruction: 0x4628fad5 │ │ │ │ stc2 7, cr15, [ip], {226} @ 0xe2 │ │ │ │ ldrtmi lr, [fp], -r8, asr #14 │ │ │ │ andcs r9, r4, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @ instruction: 0x4607fcdb │ │ │ │ sbcle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ad20e0 │ │ │ │ @@ -234711,50 +234663,50 @@ │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ rsccs sp, r0, sp, lsr #1 │ │ │ │ stc2 1, cr15, [r0, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xe7a86038 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ ldc2 1, cr15, [r8, #692] @ 0x2b4 │ │ │ │ - blle 0x33cfdc │ │ │ │ + blle 0x33cf1c │ │ │ │ tstcs r3, pc, lsr #12 │ │ │ │ @ instruction: 0xf9a0f1aa │ │ │ │ @ instruction: 0xf0402102 │ │ │ │ strtmi r0, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf99af1aa │ │ │ │ strbmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2 0, cr15, [r2], #60 @ 0x3c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0x6007aeb6 │ │ │ │ - blls 0x1d2f2c0 │ │ │ │ + blls 0x1d2f200 │ │ │ │ ldrbeq pc, [r4, #-2246] @ 0xfffff73a @ │ │ │ │ ldrbcc pc, [r0, #-2246] @ 0xfffff73a @ │ │ │ │ svclt 0x0000e78b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq r5, r5, ip, lsl ip │ │ │ │ @ instruction: 0xf8c59b70 │ │ │ │ @ instruction: 0xf8c50554 │ │ │ │ @ instruction: 0xe71a3550 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ vst1.32 {d30-d32}, [pc :128], fp │ │ │ │ @ instruction: 0xf6cf447e │ │ │ │ @ instruction: 0xe6a674ff │ │ │ │ @ instruction: 0xf8f4f1b1 │ │ │ │ - rsccs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + eorcs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicscs pc, r0, fp, asr #4 │ │ │ │ + tstpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1442263 │ │ │ │ svclt 0x0000ffff │ │ │ │ - eorseq r0, r4, ip, lsr #9 │ │ │ │ + eorseq r0, r4, ip, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4ca54 │ │ │ │ + bl 0xfec4c994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andcs r4, r8, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, r1, ror #24 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -234772,44 +234724,44 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4cabc │ │ │ │ + bl 0xfec4c9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr8, {7} │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ vqdmulh.s d29, d2, d22 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ @ instruction: 0x53b8f244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ vhsub.s8 d29, d4, d8 │ │ │ │ vrsra.s64 , q4, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ eormi pc, r4, r3, asr r8 @ │ │ │ │ stmdavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xffb33914 │ │ │ │ + blx 0xffb33854 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cb30 │ │ │ │ + bl 0xfec4ca70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andscs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #35827 @ 0x8bf3 @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -234836,143 +234788,143 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r8], r1, lsl #1 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ - blle 0x15bd1d4 │ │ │ │ + blle 0x15bd114 │ │ │ │ ldrbmi pc, [r0, #578] @ 0x242 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ vadd.i8 d22, d4, d27 │ │ │ │ @ instruction: 0xf2c054b8 │ │ │ │ eorscs r0, r8, #-1795162112 @ 0x95000000 │ │ │ │ - msrcs (UNDEF: 104), sl │ │ │ │ + @ instruction: 0x11a8f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ eorsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ - bpl 0xff7322fc │ │ │ │ - beq 0xfe6724f0 │ │ │ │ + bpl 0xff73223c │ │ │ │ + beq 0xfe672430 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8d3b373 │ │ │ │ vhadd.s8 d27, d4, d8 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf7ff0095 │ │ │ │ @ instruction: 0xf1bbfa6f │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - msrcs (UNDEF: 104), sl │ │ │ │ + @ instruction: 0x11a8f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eormi pc, r6, r3, asr r8 @ │ │ │ │ stmiavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x1533a44 │ │ │ │ + blx 0x1533984 │ │ │ │ @ instruction: 0x4649463a │ │ │ │ strtmi r4, [r3], -r0, asr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0x47184ff0 │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x11b3a60 │ │ │ │ + blx 0x11b39a0 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618463a │ │ │ │ - blx 0x18b1aae │ │ │ │ + blx 0x18b19ee │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x463ad010 │ │ │ │ @ instruction: 0xf71a4640 │ │ │ │ - @ instruction: 0xf8a8eb7e │ │ │ │ + @ instruction: 0xf8a8ebde │ │ │ │ andcs r4, r0, r0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x1bfd48c │ │ │ │ + blcs 0x1bfd3cc │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stclpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1, -r3, lsl #18] │ │ │ │ ldrtmi r2, [sl], -lr, ror #30 │ │ │ │ svclt 0x00284640 │ │ │ │ @ instruction: 0xf71a226e │ │ │ │ - movwcs lr, #7010 @ 0x1b62 │ │ │ │ + movwcs lr, #7106 @ 0x1bc2 │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ccd0 │ │ │ │ + bl 0xfec4cc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39806 │ │ │ │ ldmdbmi r1, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r4, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 13, 10, lr, r3, cr12 │ │ │ │ + mcrrne 14, 0, lr, r3, cr12 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffacf7fd │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r1, r6, lsl #7 │ │ │ │ + addeq sl, r1, r6, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4cd34 │ │ │ │ + bl 0xfec4cc74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldmdbmi r4, {r2, r4, r9, sl, lr} │ │ │ │ andscs r4, r3, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r4, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 13, 7, lr, r3, cr8 │ │ │ │ + mcrrne 13, 13, lr, r3, cr8 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff78f7fd │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq r0, [r4], -r4 │ │ │ │ - addeq sl, r1, lr, lsl r3 │ │ │ │ + ldrshteq r0, [r4], -r4 │ │ │ │ + ldrdeq sl, [r1], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4cda0 │ │ │ │ + bl 0xfec4cce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ @ instruction: 0xf2c0349c │ │ │ │ umulllt r0, r6, r5, r4 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8d44a27 │ │ │ │ - blls 0x375e1c │ │ │ │ + blls 0x375d5c │ │ │ │ ldrbne r9, [fp, r2, lsl #6] │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ orrlt r9, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf12ba902 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbmi r0!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -234981,40 +234933,40 @@ │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ strtmi r6, [sl], -r9, lsl #16 │ │ │ │ andeq pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-660 @ 0xfffffd6c │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 13, 3, lr, r3, cr0 │ │ │ │ + mcrrne 13, 9, lr, r3, cr0 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff30f7fd │ │ │ │ - blmi 0x546510 │ │ │ │ - blls 0x24fc7c │ │ │ │ + blmi 0x546450 │ │ │ │ + blls 0x24fbbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r8, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf642bd70 │ │ │ │ - vmla.f d18, d16, d1[6] │ │ │ │ + vaddw.s8 q9, q0, d25 │ │ │ │ @ instruction: 0xf6420122 │ │ │ │ - vaddl.s8 , d0, d5 │ │ │ │ + vmla.i d18, d0, d1[1] │ │ │ │ @ instruction: 0xf12b0022 │ │ │ │ @ instruction: 0xf8c4fd75 │ │ │ │ bfi r0, r8, #1, #1 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b0e7df │ │ │ │ svclt 0x0000fedf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq sl, r1, lr, lsl #5 │ │ │ │ + addeq sl, r1, lr, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ce64 │ │ │ │ + bl 0xfec4cda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235024,15 +234976,15 @@ │ │ │ │ vsubw.s8 , q4, d7 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-660 @ 0xfffffd6c │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 12, 13, lr, r3, cr10 │ │ │ │ + mcrrne 13, 3, lr, r3, cr10 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 6, pc, cr8, cr13, {7} │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ @@ -235051,25 +235003,25 @@ │ │ │ │ @ instruction: 0x4620d117 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0x3b1d54 │ │ │ │ - blls 0x1a219c │ │ │ │ - blls 0x20dd2c │ │ │ │ + blx 0x3b1c94 │ │ │ │ + blls 0x1a20dc │ │ │ │ + blls 0x20dc6c │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7e0 │ │ │ │ svclt 0x0000fe71 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrdeq sl, [r1], lr │ │ │ │ + umulleq sl, r1, lr, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4cf40 │ │ │ │ + bl 0xfec4ce80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235079,15 +235031,15 @@ │ │ │ │ vsubw.s8 , q4, d6 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-660 @ 0xfffffd6c │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 12, 6, lr, r3, cr12 │ │ │ │ + mcrrne 12, 12, lr, r3, cr12 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr10, cr13, {7} @ │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ @@ -235107,24 +235059,24 @@ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf99cf00f │ │ │ │ - blls 0x1a2278 │ │ │ │ - blls 0x20de08 │ │ │ │ + blls 0x1a21b8 │ │ │ │ + blls 0x20dd48 │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7e0 │ │ │ │ svclt 0x0000fe03 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq sl, r1, r2, lsl #2 │ │ │ │ + addeq sl, r1, r2, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d01c │ │ │ │ + bl 0xfec4cf5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ addlt r4, r5, fp, lsr #16 │ │ │ │ movtmi pc, #25158 @ 0x6246 @ │ │ │ │ movweq pc, #33484 @ 0x82cc @ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @@ -235133,23 +235085,23 @@ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ andcs r9, r8, #163840 @ 0x28000 │ │ │ │ movwls r2, #8193 @ 0x2001 │ │ │ │ @ instruction: 0xf96ef00f │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x18deec │ │ │ │ + blge 0x18de2c │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r4 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - bl 0xffcb3bac │ │ │ │ + mcrr 7, 4, pc, lr, cr11 @ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #1012]! @ 0x3f4 │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @@ -235164,17 +235116,17 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7ea │ │ │ │ svclt 0x0000fd9f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq sl, r1, sl │ │ │ │ + addeq sl, r1, sl, asr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d0e4 │ │ │ │ + bl 0xfec4d024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stccs 6, cr4, [r2], {21} │ │ │ │ stccs 0, cr13, [r3], {6} │ │ │ │ stccs 0, cr13, [r1], {46} @ 0x2e │ │ │ │ @@ -235206,17 +235158,17 @@ │ │ │ │ stmdblt r2, {r1, r3, r4, lr}^ │ │ │ │ svccs 0x0000f413 │ │ │ │ andeq pc, r3, #79 @ 0x4f │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ @ instruction: 0xf06fe7c6 │ │ │ │ @ instruction: 0xe7d7005e │ │ │ │ - eorseq r0, r4, r4, ror #11 │ │ │ │ + eorseq r0, r4, r4, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d18c │ │ │ │ + bl 0xfec4d0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r2, r7, ip, sp, pc} │ │ │ │ ldrmi r2, [lr], -r0, lsl #10 │ │ │ │ stmdavs r9, {r0, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ @@ -235228,61 +235180,61 @@ │ │ │ │ @ instruction: 0xf1af6100 │ │ │ │ strmi pc, [r4], -r1, asr #28 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf978f173 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #4928 @ 0x1340 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x62ac1c │ │ │ │ - blls 0x1d0048 │ │ │ │ + blmi 0x62ab5c │ │ │ │ + blls 0x1cff88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf892f00f │ │ │ │ - bls 0x16256c │ │ │ │ + bls 0x1624ac │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, r9, lsl #17 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ ldc2l 1, cr15, [r2], #704 @ 0x2c0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d238 │ │ │ │ + bl 0xfec4d178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x1336c50 │ │ │ │ + blle 0x1336b90 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec36cac │ │ │ │ - bllt 0x7b9490 │ │ │ │ + bl 0xfec36bec │ │ │ │ + bllt 0x7b93d0 │ │ │ │ strtmi r4, [r3], -sl, lsl #12 │ │ │ │ strtmi r4, [r8], -r9, ror #12 │ │ │ │ stc2 7, cr15, [r8], {255} @ 0xff │ │ │ │ - blmi 0x6e2654 │ │ │ │ + blmi 0x6e2594 │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @@ -235314,73 +235266,73 @@ │ │ │ │ @ instruction: 0x46394616 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf806f00f │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ rsbhi r8, r2, r2, asr #16 │ │ │ │ @ instruction: 0xf04fb1a2 │ │ │ │ - blx 0x2f814e │ │ │ │ + blx 0x2f808e │ │ │ │ ldcne 2, cr15, [r3, #-8] │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ movwcs sp, #6191 @ 0x182f │ │ │ │ @ instruction: 0x46181d39 │ │ │ │ @ instruction: 0xfff2f00e │ │ │ │ movtlt r4, #1537 @ 0x601 │ │ │ │ stcne 8, cr8, [r0, #-392]! @ 0xfffffe78 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - ldmda r2, {r1, r3, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda r2!, {r1, r3, r4, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xee1d4919 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-660 @ 0xfffffd6c │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 10, 7, lr, r3, cr2 │ │ │ │ + mcrrne 10, 13, lr, r3, cr2 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ andlt r4, r2, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf06f81f0 │ │ │ │ ldrb r0, [r2, sp]! │ │ │ │ - bicscs pc, r0, fp, asr #4 │ │ │ │ + tstpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d3 │ │ │ │ @ instruction: 0xf17b52ca │ │ │ │ svclt 0x0000fc6b │ │ │ │ - addeq r9, r1, lr, lsl #26 │ │ │ │ - ldrhteq r0, [r4], -r4 │ │ │ │ + addeq r9, r1, lr, asr #27 │ │ │ │ + ldrshteq r0, [r4], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d3d0 │ │ │ │ + bl 0xfec4d310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b2e │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x14f6de8 │ │ │ │ + blle 0x14f6d28 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec36e44 │ │ │ │ - bllt 0xfe5b9628 │ │ │ │ + bl 0xfec36d84 │ │ │ │ + bllt 0xfe5b9568 │ │ │ │ strmi sl, [sl], -r2, lsl #28 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrhlt pc, [r0, #-187]! @ 0xffffff45 @ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -235393,28 +235345,28 @@ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmib r6!, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x16b3edc │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ @ instruction: 0xf822f173 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #252928 @ 0x3dc00 │ │ │ │ - blcc 0x2301d4 │ │ │ │ + blcc 0x230114 │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ @ instruction: 0xf06fe7c8 │ │ │ │ bfi r0, r5, #0, #14 │ │ │ │ - blx 0xff0b2956 │ │ │ │ + blx 0xff0b2896 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, ip, lsl ip │ │ │ │ + ldrdeq r9, [r1], ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d4a4 │ │ │ │ + bl 0xfec4d3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strcs r4, [r0], -r1, lsr #22 │ │ │ │ stmdage r1, {r0, r2, r9, sl, lr} │ │ │ │ strvs lr, [r1], -sp, asr #19 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -235438,22 +235390,22 @@ │ │ │ │ andsvs r4, r0, r3, lsr r6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ cmpplt r8, sp, lsl #30 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf172e7da │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfea3431a │ │ │ │ + blx 0xfea3425a │ │ │ │ ldrb r4, [r3, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7d0 │ │ │ │ svclt 0x0000fb6f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d540 │ │ │ │ + bl 0xfec4d480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ vst2.16 {d22-d23}, [pc], r1 │ │ │ │ vqdmlal.s q10, d28, d0[2] │ │ │ │ addlt r0, r3, r4, lsr #6 │ │ │ │ @ instruction: 0xd1744299 │ │ │ │ strmi r9, [r6], -r8, lsl #18 │ │ │ │ @@ -235474,15 +235426,15 @@ │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 9, 5, lr, r3, cr6 @ │ │ │ │ + mcrrne 9, 11, lr, r3, cr6 @ │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -235501,39 +235453,39 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 8, cr15, cr12, cr14, {0} │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x10eba8 │ │ │ │ - bvs 0xb6a6fc │ │ │ │ + bcs 0x10eae8 │ │ │ │ + bvs 0xb6a63c │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 8, cr15, cr0, cr14, {0} │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ @ instruction: 0xff42f172 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #23552 @ 0x5c00 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - ldrdeq r9, [r1], r6 │ │ │ │ + umulleq r9, r1, r6, fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d654 │ │ │ │ + bl 0xfec4d594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x11ba1dc │ │ │ │ + blmi 0x11ba11c │ │ │ │ ldrmi fp, [r4], -r3, lsr #1 │ │ │ │ addcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r1, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf19f0300 │ │ │ │ vld2.32 {d14-d15}, [r4 :64], r8 │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x10f080 │ │ │ │ + blcs 0x10efc0 │ │ │ │ movwcs sp, #4458 @ 0x116a │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ strmi pc, [r1], -pc, asr #28 │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f3a801 │ │ │ │ ldmdbmi r4!, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ @@ -235542,30 +235494,30 @@ │ │ │ │ strmi sl, [r2], -r1, lsl #18 │ │ │ │ @ instruction: 0xf1ae4630 │ │ │ │ strmi pc, [r4], -sp, lsl #27 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xff02f172 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #880640 @ 0xd7000 │ │ │ │ - ble 0x5014c4 │ │ │ │ + ble 0x501404 │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q9, q8 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrtpl pc, [r8], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ vtst.8 d22, d4, d23 │ │ │ │ vshl.s64 , q4, #0 │ │ │ │ adcsmi r0, ip, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf024d310 │ │ │ │ @@ -235583,36 +235535,36 @@ │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf8420095 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ ldr pc, [r5, r9, asr #25]! │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, sp, lsl #8]! │ │ │ │ - blx 0x1632c28 │ │ │ │ + blx 0x1632b68 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq r0, [r4], -r4 │ │ │ │ + ldrshteq r0, [r4], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d778 │ │ │ │ + bl 0xfec4d6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blmi 0x15c7dfc │ │ │ │ + blmi 0x15c7d3c │ │ │ │ ldrmi r2, [r5], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ vld2.8 {d0-d3}, [r2], r0 │ │ │ │ stmib sp, {r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ - blcs 0x4475b8 │ │ │ │ + blcs 0x4474f8 │ │ │ │ addshi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ rsbcs r5, r5, #7340032 @ 0x700000 │ │ │ │ strpl r2, [r7], -r2, lsr #4 │ │ │ │ cmpvc r6, r6, asr r7 │ │ │ │ strcs r0, [r0], #-1826 @ 0xfffff8de │ │ │ │ - blcs 0x11d1fc │ │ │ │ + blcs 0x11d13c │ │ │ │ movwcs sp, #4178 @ 0x1052 │ │ │ │ rsble r2, sl, r0, lsl #16 │ │ │ │ andscs r9, r0, #16, 18 @ 0x40000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ stmdavs r3, {r2, r8, fp, sp, pc} │ │ │ │ @@ -235631,15 +235583,15 @@ │ │ │ │ stmdapl r8!, {fp, sp, lr} │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009402 │ │ │ │ ldcls 0, cr5, [r2], {13} │ │ │ │ andscc r9, r8, r1, lsl #2 │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ strls r9, [r0], -r3, lsl #8 │ │ │ │ - ldmda sl, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda sl!, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ mcr2 1, 2, pc, cr6, cr2, {3} @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #110592 @ 0x1b000 │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -235675,26 +235627,26 @@ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xe79d681a │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b0e7b8 │ │ │ │ @ instruction: 0xf06ff9a3 │ │ │ │ ldr r0, [r3, r5, lsr #32]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, sl, ror #16 │ │ │ │ + addeq r9, r1, sl, lsr #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, r3, lsl #19 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf1003b01 │ │ │ │ mcrls 8, 0, r0, cr10, cr8, {0} │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r4, r5, r7, pc}^ @ │ │ │ │ - blvc 0xfe672710 │ │ │ │ + blvc 0xfe672650 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ tsthi r6, lr, ror lr │ │ │ │ @ instruction: 0xf04f7b89 │ │ │ │ subcs r0, r0, r4, lsl #18 │ │ │ │ mcr2 1, 4, pc, cr12, cr5, {1} @ │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ addshi pc, ip, r0 │ │ │ │ @@ -235703,35 +235655,35 @@ │ │ │ │ stc2 0, cr15, [r0, #-56] @ 0xffffffc8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, ip, r0 │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ movwcs r0, #6164 @ 0x1814 │ │ │ │ @ instruction: 0xf00e4640 │ │ │ │ @ instruction: 0xf994f991 │ │ │ │ - bvs 0x94279c │ │ │ │ + bvs 0x9426dc │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ rscvs r0, r3, r0, lsl #6 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ svclt 0x00a86026 │ │ │ │ - bvs 0x1987fbc │ │ │ │ + bvs 0x1987efc │ │ │ │ strbtvc lr, [r6], pc, asr #20 │ │ │ │ @ instruction: 0x2003bfb8 │ │ │ │ adcvs r6, r1, r6, rrx │ │ │ │ stc2l 0, cr15, [r0], #56 @ 0x38 │ │ │ │ stmdacs r0, {r5, r8, sp, lr} │ │ │ │ eorvs sp, r0, #108 @ 0x6c │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x463a493a │ │ │ │ ldrbtmi r6, [r9], #-2155 @ 0xfffff795 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5008000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - svc 0x0062f74a │ │ │ │ + svc 0x00c2f74a │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf172d105 │ │ │ │ stmdavs r0, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf962f7fd │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ movwle r5, #57216 @ 0xdf80 │ │ │ │ @ instruction: 0xf1354620 │ │ │ │ @@ -235753,37 +235705,37 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fe789 │ │ │ │ str r0, [r6, r8, lsl #18] │ │ │ │ smlabtcs r0, r4, r9, r6 │ │ │ │ @ instruction: 0xf00e3020 │ │ │ │ - blx 0x135796 │ │ │ │ + blx 0x1356d6 │ │ │ │ ldrb pc, [lr, -r4, lsl #18]! @ │ │ │ │ bicmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, r2, asr #19 │ │ │ │ - blx 0x150892 │ │ │ │ + blx 0x1507d2 │ │ │ │ @ instruction: 0xf8d33302 │ │ │ │ @ instruction: 0xe772901c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642e76f │ │ │ │ - vmla.f d18, d16, d1[6] │ │ │ │ + vaddw.s8 q9, q0, d25 │ │ │ │ @ instruction: 0xf6420122 │ │ │ │ - vaddl.s8 , d0, d5 │ │ │ │ + vmla.i d18, d0, d1[1] │ │ │ │ @ instruction: 0xf12a0022 │ │ │ │ @ instruction: 0xf8c6ff73 │ │ │ │ bfi r0, r8, #1, #6 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf135050d │ │ │ │ sbfx pc, sp, #27, #15 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf7fee7ab │ │ │ │ svclt 0x0000fbbb │ │ │ │ - strdeq r9, [r1], r2 │ │ │ │ + @ instruction: 0x008197b2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcge 0x0000b083 │ │ │ │ strmi r2, [r0], r0, lsl #8 │ │ │ │ @ instruction: 0x46164856 │ │ │ │ @@ -235803,15 +235755,15 @@ │ │ │ │ stmdale r8, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r3, #260]! @ 0x104 │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ vhsub.u32 d16, d15, d7 │ │ │ │ - bl 0xfec37504 │ │ │ │ + bl 0xfec37444 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ andeq pc, fp, #134217731 @ 0x8000003 │ │ │ │ vstreq d14, [r2, #-692] @ 0xfffffd4c │ │ │ │ @@ -235828,15 +235780,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d159 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x1178fc │ │ │ │ + blcs 0x11783c │ │ │ │ mcrne 0, 3, sp, cr2, cr11, {1} │ │ │ │ stmdale r4, {r1, r3, r4, r7, r9, lr} │ │ │ │ andeq pc, r1, #196, 2 @ 0x31 │ │ │ │ addsmi r4, sp, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf06fd9b6 │ │ │ │ ldrb r0, [pc, sp, lsl #16] │ │ │ │ ldc2 1, cr15, [r2], #456 @ 0x1c8 │ │ │ │ @@ -235848,30 +235800,30 @@ │ │ │ │ ldrmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x4629b1b4 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @ instruction: 0x4605fbd7 │ │ │ │ @ instruction: 0x4622b170 │ │ │ │ @ instruction: 0xf7194649 │ │ │ │ - @ instruction: 0x2c01ebfa │ │ │ │ + stccs 12, cr14, [r1], {90} @ 0x5a │ │ │ │ @ instruction: 0xf8b9d008 │ │ │ │ eorhi r3, fp, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842c1b │ │ │ │ @ instruction: 0x61ab8b2b │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xff1329e6 │ │ │ │ + blx 0xff132926 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ @ instruction: 0xf04fe7ae │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmiale r4, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ - bcc 0x2307b0 │ │ │ │ + bcc 0x2306f0 │ │ │ │ movweq lr, #11021 @ 0x2b0d │ │ │ │ @ instruction: 0xe7936018 │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b0e79e │ │ │ │ svclt 0x0000f81b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -235882,30 +235834,30 @@ │ │ │ │ strmi r2, [r0], r0, lsl #8 │ │ │ │ @ instruction: 0x46164856 │ │ │ │ eorsvs r2, ip, r1, lsl #6 │ │ │ │ andcs r4, r4, #13631488 @ 0xd00000 │ │ │ │ stmdavs r0, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f6078 │ │ │ │ ldrmi r0, [r8], -r0 │ │ │ │ - blx 0xfe432a4e │ │ │ │ + blx 0xfe43298e │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r4, r0, asr #5 │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ cmple r2, fp, lsl r8 │ │ │ │ svclt 0x00182b00 │ │ │ │ stmdale r8, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r3, #260]! @ 0x104 │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ vhsub.u32 d16, d15, d7 │ │ │ │ - bl 0xfec3767c │ │ │ │ + bl 0xfec375bc │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ andeq pc, fp, #134217731 @ 0x8000003 │ │ │ │ vstreq d14, [r2, #-692] @ 0xfffffd4c │ │ │ │ @@ -235922,187 +235874,187 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d159 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x117a74 │ │ │ │ + blcs 0x1179b4 │ │ │ │ mcrne 0, 3, sp, cr2, cr11, {1} │ │ │ │ stmdale r4, {r1, r3, r4, r7, r9, lr} │ │ │ │ andeq pc, r1, #196, 2 @ 0x31 │ │ │ │ addsmi r4, sp, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf06fd9b6 │ │ │ │ ldrb r0, [pc, sp, lsl #16] │ │ │ │ - blx 0xffeb309a │ │ │ │ + blx 0xffeb2fda │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ @ instruction: 0xf1c0ffcb │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ sbcsle r5, r5, #128, 30 @ 0x200 │ │ │ │ addsmi r6, ip, #3866624 @ 0x3b0000 │ │ │ │ ldrmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x4629b1b4 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @ instruction: 0x4605fb1b │ │ │ │ @ instruction: 0x4622b170 │ │ │ │ @ instruction: 0xf7194649 │ │ │ │ - @ instruction: 0x2c01eb3e │ │ │ │ + @ instruction: 0x2c01eb9e │ │ │ │ @ instruction: 0xf8b9d008 │ │ │ │ eorhi r3, fp, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842c1b │ │ │ │ @ instruction: 0x61ab8b2b │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x232b5e │ │ │ │ + blx 0x232a9e │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ @ instruction: 0xf04fe7ae │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmiale r4, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ - bcc 0x230928 │ │ │ │ + bcc 0x230868 │ │ │ │ movweq lr, #11021 @ 0x2b0d │ │ │ │ @ instruction: 0xe7936018 │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1afe79e │ │ │ │ svclt 0x0000ff5f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, sp, lr, asr fp │ │ │ │ strmi sl, [r5], -r2, lsl #30 │ │ │ │ - bmi 0x18483cc │ │ │ │ + bmi 0x184830c │ │ │ │ @ instruction: 0xf105460c │ │ │ │ ldm r3, {r3, r4, fp} │ │ │ │ ldmdavs r2, {r0, r1} │ │ │ │ @ instruction: 0xf04f922b │ │ │ │ stm r7, {r9} │ │ │ │ addscs r0, r8, #3 │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ stc 1, cr15, [r8, #-632] @ 0xfffffd88 │ │ │ │ - blcc 0x151244 │ │ │ │ + blcc 0x151184 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r5, r7, pc}^ @ │ │ │ │ cmnpvs lr, r3 @ p-variant is OBSOLETE │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ stmdbvs r6, {r0, r1, r5, r6, r8, r9, sp, lr} │ │ │ │ andcs r6, r4, #-1073741796 @ 0xc000001c │ │ │ │ ldmdbls r4!, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ @ instruction: 0x4601fab9 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4233 @ 0x1089 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xff4cf00d │ │ │ │ - blcc 0x150c5c │ │ │ │ + blcc 0x150b9c │ │ │ │ ldmdale ip!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf8d49b02 │ │ │ │ - blcc 0x15ac0c │ │ │ │ + blcc 0x15ab4c │ │ │ │ ldmdale lr!, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06064473 │ │ │ │ strbmi r0, [r6], -r6, lsl #12 │ │ │ │ - ldrbmi r6, [pc], #-2566 @ 0xf6bf0 │ │ │ │ + ldrbmi r6, [pc], #-2566 @ 0xf6b30 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xfe732c34 │ │ │ │ + blx 0xfe732b74 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldrtmi sp, [sl], -r8, rrx │ │ │ │ stmdage r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xff2cf00d │ │ │ │ ldmdbmi r7!, {r2, r8, r9, fp, sp, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r6, [r2], -r3, ror #1 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r0, {r0, r1, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-660 @ 0xfffffd6c │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - mcrrne 13, 1, lr, r3, cr6 │ │ │ │ + mcrrne 13, 7, lr, r3, cr6 │ │ │ │ @ instruction: 0xf172d105 │ │ │ │ stmdavs r0, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff16f7fc │ │ │ │ - blmi 0xb47544 │ │ │ │ - blls 0xbd0cb0 │ │ │ │ + blmi 0xb47484 │ │ │ │ + blls 0xbd0bf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ tstcs r0, sp, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ str r2, [r3, r2, lsl #4]! │ │ │ │ str r2, [r1, r8, lsl #4]! │ │ │ │ strb r2, [r0, r2, lsl #4] │ │ │ │ ldr r2, [lr, r8, lsl #4]! │ │ │ │ @ instruction: 0x901cf8d5 │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ @ instruction: 0xf00e0020 │ │ │ │ - blx 0x135322 │ │ │ │ + blx 0x135262 │ │ │ │ ldr pc, [r3, r9, lsl #4] │ │ │ │ bicmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x150d06 │ │ │ │ + blx 0x150c46 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ andcs lr, r1, #136, 14 @ 0x2200000 │ │ │ │ @ instruction: 0xf645e786 │ │ │ │ vqdmlal.s q10, d16, d0[1] │ │ │ │ - bls 0x1b7b00 │ │ │ │ + bls 0x1b7a40 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe79c69da │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ @ instruction: 0xf986f00e │ │ │ │ vqdmulh.s d15, d8, d0 │ │ │ │ andcs lr, r1, #38535168 @ 0x24c0000 │ │ │ │ @ instruction: 0xf06fe791 │ │ │ │ @ instruction: 0xe7b60015 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1afe7b3 │ │ │ │ @ instruction: 0xf7fefe99 │ │ │ │ svclt 0x0000f97b │ │ │ │ - eorseq r0, r4, ip, asr #13 │ │ │ │ + eorseq r0, r4, ip, lsl #12 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, r8, asr r2 │ │ │ │ + addeq r9, r1, r8, lsl r3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbmi pc, [r4], r5, asr #12 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ addlt r4, sl, r2, ror #22 │ │ │ │ strmi r4, [sp], -r2, ror #24 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x00046833 │ │ │ │ @ instruction: 0xf5034684 │ │ │ │ - ldc 3, cr5, [pc, #512] @ 0xf6f24 │ │ │ │ + ldc 3, cr5, [pc, #512] @ 0xf6e64 │ │ │ │ ldm r4, {r1, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ stm r7, {r0, r1} │ │ │ │ @ instruction: 0xf8d30003 │ │ │ │ movwcs r8, #492 @ 0x1ec │ │ │ │ mrc 8, 0, r4, cr13, cr9, {2} │ │ │ │ eorvs r4, fp, r0, ror pc │ │ │ │ rsbvs r2, fp, r6, lsr r1 │ │ │ │ movwls r9, #13064 @ 0x3308 │ │ │ │ - blvc 0x2b237c │ │ │ │ + blvc 0x2b22bc │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d05820 │ │ │ │ strls r0, [r0, #-660] @ 0xfffffd6c │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - mcrrne 12, 7, lr, r3, cr14 │ │ │ │ + mcrrne 12, 13, lr, r3, cr14 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf172d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 3, pc, cr12, cr12, {7} │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ suble r5, r6, #128, 30 @ 0x200 │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ @@ -236121,67 +236073,67 @@ │ │ │ │ @ instruction: 0x46438010 │ │ │ │ @ instruction: 0xf8592003 │ │ │ │ @ instruction: 0xf00e1c14 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4643d057 │ │ │ │ @ instruction: 0x4649463a │ │ │ │ cdp2 0, 4, cr15, cr12, cr13, {0} │ │ │ │ - blcc 0x15d9e8 │ │ │ │ + blcc 0x15d928 │ │ │ │ ldmdale r6, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06062b3e │ │ │ │ stccs 6, cr0, [sp, #-24]! @ 0xffffffe8 │ │ │ │ - blcs 0xcc45fc │ │ │ │ + blcs 0xcc453c │ │ │ │ ldmdbls r2, {r2, r9, sp} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf99ef00e │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ ldccs 8, cr15, [r4], {89} @ 0x59 │ │ │ │ andls r2, r3, #0, 6 │ │ │ │ - bge 0x2a120c │ │ │ │ + bge 0x2a114c │ │ │ │ cdp2 0, 3, cr15, cr0, cr13, {0} │ │ │ │ @ instruction: 0xf1354628 │ │ │ │ - blmi 0x9b5a18 │ │ │ │ - blls 0x350e78 │ │ │ │ + blmi 0x9b5958 │ │ │ │ + blls 0x350db8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r2, r0, lsl #6 │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r2, #240, 14 @ 0x3c00000 │ │ │ │ andcs lr, r8, #56885248 @ 0x3640000 │ │ │ │ - bls 0x2f0d94 │ │ │ │ + bls 0x2f0cd4 │ │ │ │ ldmdavs r3!, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d069da │ │ │ │ tstcs r0, r7, lsl #28 │ │ │ │ @ instruction: 0xf00ea808 │ │ │ │ - blx 0x135156 │ │ │ │ + blx 0x135096 │ │ │ │ strb pc, [r8, r6, lsl #4] @ │ │ │ │ strb r2, [r6, r1, lsl #4] │ │ │ │ - mvncs pc, r2, asr #12 │ │ │ │ + msrcs R9_fiq, r2 │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ - andcc pc, r5, r2, asr #12 │ │ │ │ + subcs pc, r5, r2, asr #12 │ │ │ │ eoreq pc, r2, r0, asr #5 │ │ │ │ stc2l 1, cr15, [r0], #-168 @ 0xffffff58 │ │ │ │ addseq pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0x4628e795 │ │ │ │ - blx 0xff43334c │ │ │ │ + blx 0xff43328c │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1afe7c5 │ │ │ │ @ instruction: 0xf7fefdc7 │ │ │ │ svclt 0x0000f8a9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq r0, [r4], -r4 │ │ │ │ - addeq r9, r1, r8, lsr #2 │ │ │ │ + eorseq r0, r4, r4, lsl r6 │ │ │ │ + addeq r9, r1, r8, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmiavs r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ andls r2, r4, #2048 @ 0x800 │ │ │ │ sbchi pc, fp, r0, asr #32 │ │ │ │ @@ -236190,34 +236142,34 @@ │ │ │ │ stmibvs r3, {r0, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402b0b │ │ │ │ @ instruction: 0xf64580dc │ │ │ │ vmls.i d20, d16, d0[1] │ │ │ │ stmibvs r0, {r0, r2, r4, r7, sl}^ │ │ │ │ movwcs r2, #5424 @ 0x1530 │ │ │ │ stmdavs r2!, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x25d326 │ │ │ │ + blx 0x25d266 │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00e69d2 │ │ │ │ @ instruction: 0x4607f91f │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8091 │ │ │ │ - blcs 0x242f6c │ │ │ │ + blcs 0x242eac │ │ │ │ addhi pc, pc, r0, asr #32 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdpl pc, [r0, -r8] │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ ldmib r8, {r0, r3, r6, r7, pc}^ │ │ │ │ ldmib r8, {r2, r3, r4, r5, r8, r9, sp}^ │ │ │ │ - blcs 0x108810 │ │ │ │ + blcs 0x108750 │ │ │ │ @ instruction: 0xf109dd5e │ │ │ │ @ instruction: 0xf8cd0344 │ │ │ │ mcrcc 0, 0, fp, cr4, cr4, {0} │ │ │ │ ldrmi r4, [fp], sl, lsr #13 │ │ │ │ ands r9, r9, r2, lsl #10 │ │ │ │ - blcs 0x290f7c │ │ │ │ + blcs 0x290ebc │ │ │ │ sbchi pc, r3, r0, asr #32 │ │ │ │ ldrbmi r6, [sl], r3, lsr #16 │ │ │ │ strdls r1, [r2, -r9] │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ andls sp, r3, #71 @ 0x47 │ │ │ │ @ instruction: 0xf9f8f00e │ │ │ │ @ instruction: 0xf8c99a03 │ │ │ │ @@ -236240,99 +236192,99 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8db9a04 │ │ │ │ stmdapl r1, {r2, ip, sp}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5009000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - bl 0x1734cd4 │ │ │ │ + bl 0xfef34c14 │ │ │ │ eorle r1, ip, r3, asr #24 │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, lr, r0 │ │ │ │ - blcs 0x11dbc4 │ │ │ │ + blcs 0x11db04 │ │ │ │ andlt sp, r7, r6, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8c98ff0 │ │ │ │ ldr r0, [ip, r4, asr #32]! │ │ │ │ @ instruction: 0xee1d4946 │ │ │ │ @ instruction: 0xf8db0f70 │ │ │ │ ldrbtmi r3, [r9], #-4 │ │ │ │ - bls 0x21100c │ │ │ │ + bls 0x210f4c │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r4 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - andcc lr, r1, r0, lsr fp │ │ │ │ + mulcc r1, r0, fp │ │ │ │ strtmi fp, [sl], r4, lsl #30 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf172d164 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ strb r4, [fp, r0, asr #4] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ vabd.s8 q15, , │ │ │ │ - vsra.s64 q9, q0, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0xd770e8 │ │ │ │ + vshr.s64 d18, d0, #64 │ │ │ │ + blmi 0xd77028 │ │ │ │ sbcsmi pc, r8, #268435460 @ 0x10000004 │ │ │ │ stc2 1, cr15, [lr, #-488]! @ 0xfffffe18 │ │ │ │ - bicscs pc, r0, fp, asr #4 │ │ │ │ + tstpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, ip, fp, asr #4 │ │ │ │ + subscs pc, ip, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d27 │ │ │ │ @ instruction: 0xf17a42cf │ │ │ │ vadd.f32 d31, d11, d17 │ │ │ │ - vsra.s64 q9, q0, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ - blmi 0xa3711c │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ + blmi 0xa3705c │ │ │ │ sbcmi pc, lr, #268435460 @ 0x10000004 │ │ │ │ ldc2 1, cr15, [r4, #-488] @ 0xfffffe18 │ │ │ │ - bicscs pc, r0, fp, asr #4 │ │ │ │ + tstpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r4, fp, asr #4 │ │ │ │ + andcc pc, r4, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d14 │ │ │ │ @ instruction: 0xf17a42fa │ │ │ │ vadd.f32 d31, d11, d7 │ │ │ │ - vsra.s64 q9, q0, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ - blmi 0x6f7150 │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ + blmi 0x6f7090 │ │ │ │ sbcsmi pc, r1, #268435460 @ 0x10000004 │ │ │ │ ldc2l 1, cr15, [sl], #488 @ 0x1e8 │ │ │ │ - bicscs pc, r0, fp, asr #4 │ │ │ │ + tstpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbscc pc, r4, fp, asr #4 │ │ │ │ + adcscs pc, r4, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d1 │ │ │ │ @ instruction: 0xf17a42da │ │ │ │ sha1c.32 , , │ │ │ │ - vsra.s64 q9, q0, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ - blmi 0x3b7184 │ │ │ │ + vmla.i d18, d16, d0[3] │ │ │ │ + blmi 0x3b70c4 │ │ │ │ rscmi pc, r1, #268435460 @ 0x10000004 │ │ │ │ stc2l 1, cr15, [r0], #488 @ 0x1e8 │ │ │ │ - bicscs pc, r0, fp, asr #4 │ │ │ │ + tstpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccc pc, ip, fp, asr #4 │ │ │ │ + rsccs pc, ip, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d4 │ │ │ │ @ instruction: 0xf17a42f9 │ │ │ │ svclt 0x0000fcd3 │ │ │ │ - addeq r8, r1, r4, ror #29 │ │ │ │ - addeq r8, r1, lr, lsl #29 │ │ │ │ - ldrsbteq r0, [r4], -ip │ │ │ │ + addeq r8, r1, r4, lsr #31 │ │ │ │ + addeq r8, r1, lr, asr #30 │ │ │ │ + eorseq r0, r4, ip, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf6454617 │ │ │ │ vmlal.s q10, d16, d0[1] │ │ │ │ @ instruction: 0x46050295 │ │ │ │ @@ -236345,16 +236297,16 @@ │ │ │ │ muleq r3, r3, r8 │ │ │ │ @ instruction: 0xf8dc2a09 │ │ │ │ stm r6, {r2, r3, r5, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0400003 │ │ │ │ stmiavs sl!, {r0, r2, r4, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r5, r6, r7, pc} │ │ │ │ - beq 0x733564 │ │ │ │ - blcs 0x3c5d58 │ │ │ │ + beq 0x7334a4 │ │ │ │ + blcs 0x3c5c98 │ │ │ │ sbcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x0606a3ba │ │ │ │ strtge r0, [r6], r6, lsl #12 │ │ │ │ @ instruction: 0xa3a9b006 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbls r0, {r0, r8, r9, sp} │ │ │ │ @@ -236371,15 +236323,15 @@ │ │ │ │ teqcs r8, #158 @ 0x9e │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ @ instruction: 0xf5b03020 │ │ │ │ ldmdble r2!, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf93ef135 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3!, {r1, r3, r4, r7, pc} │ │ │ │ - bleq 0x1732f4 │ │ │ │ + bleq 0x173234 │ │ │ │ stmdavs r3!, {r0, r1, sp, lr}^ │ │ │ │ stmiavs r3!, {r0, r1, r6, sp, lr} │ │ │ │ stmiavs r3!, {r0, r1, r7, sp, lr}^ │ │ │ │ stmdbvs r3!, {r0, r1, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r7, r8, sp, lr}^ │ │ │ │ @@ -236388,44 +236340,44 @@ │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - @ instruction: 0x4605ea32 │ │ │ │ + @ instruction: 0x4605ea92 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf85cf172 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r5, #12544 @ 0x3100 │ │ │ │ svcpl 0x0080f515 │ │ │ │ stmibvs r3!, {r3, r5, r9, ip, lr, pc} │ │ │ │ tstlt r3, r2, asr #12 │ │ │ │ - blx 0x1917a6 │ │ │ │ + blx 0x1916e6 │ │ │ │ ldmdbls r0, {r0, r3, r9, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff82f00d │ │ │ │ @ instruction: 0xb3b84607 │ │ │ │ ldrbmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d4621 │ │ │ │ stmibvs r3!, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r7, r8, ip, sp, pc}^ │ │ │ │ orrlt r4, fp, r7, asr #8 │ │ │ │ - beq 0x933654 │ │ │ │ + beq 0x933594 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46324638 │ │ │ │ stc2 0, cr15, [r8], {13} │ │ │ │ @ instruction: 0xf1086963 │ │ │ │ - strbmi r0, [pc], #-2049 @ 0xf725c │ │ │ │ - beq 0xf33688 │ │ │ │ + strbmi r0, [pc], #-2049 @ 0xf719c │ │ │ │ + beq 0xf335c8 │ │ │ │ ldmle r1!, {r0, r1, r6, r8, sl, lr}^ │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blmi 0xceb6bc │ │ │ │ - blls 0x2512d8 │ │ │ │ + blmi 0xceb5fc │ │ │ │ + blls 0x251218 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -236434,46 +236386,46 @@ │ │ │ │ @ instruction: 0xf1354620 │ │ │ │ @ instruction: 0xe7e6f8bb │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf04fe7e0 │ │ │ │ strb r0, [r1, -r2, lsl #16]! │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmibvs fp!, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0x17fb76 │ │ │ │ + blx 0x17fab6 │ │ │ │ @ instruction: 0xf8dccc03 │ │ │ │ smmla r7, ip, r0, r8 │ │ │ │ @ instruction: 0x801cf8d5 │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ @ instruction: 0xf00d0020 │ │ │ │ - blx 0x136cda │ │ │ │ + blx 0x136c1a │ │ │ │ strb pc, [sp, -r8, lsl #16] @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe74a │ │ │ │ bfi r0, r5, (invalid: 10:6) │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf1afe7c3 │ │ │ │ @ instruction: 0xf06ffb95 │ │ │ │ ldr r0, [lr, fp, lsl #10]! │ │ │ │ - bicscs pc, r0, fp, asr #4 │ │ │ │ + tstpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccc pc, r0, fp, asr #4 │ │ │ │ + eorcc pc, r0, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vcgt.s8 d19, d1, d8 │ │ │ │ @ instruction: 0xf17a2251 │ │ │ │ @ instruction: 0xf7fdfbc7 │ │ │ │ vceq.f32 , , │ │ │ │ - vsra.s64 q9, q0, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ movwcc r0, #32814 @ 0x802e │ │ │ │ subscs pc, r2, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfef3390e │ │ │ │ - eorseq r0, r4, r8, ror #13 │ │ │ │ + blx 0xfef3384e │ │ │ │ + eorseq r0, r4, r8, lsr #12 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r8, r1, lr, lsl #25 │ │ │ │ + addeq r8, r1, lr, asr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r5, lsr #23 │ │ │ │ @ instruction: 0xf10d4605 │ │ │ │ stmiami r4!, {r2, r3, r4, r8, r9, fp} │ │ │ │ @@ -236487,15 +236439,15 @@ │ │ │ │ muleq r3, ip, r8 │ │ │ │ stm r6, {r0, r3, r9, fp, sp} │ │ │ │ @ instruction: 0xf0400003 │ │ │ │ stmiavs sl!, {r0, r1, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r1, r4, r8, pc} │ │ │ │ andseq pc, r8, #1073741825 @ 0x40000001 │ │ │ │ - blcc 0x15bb98 │ │ │ │ + blcc 0x15bad8 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r3, r8, pc}^ @ │ │ │ │ rsceq pc, r4, r3, lsl r0 @ │ │ │ │ strheq r0, [ip], -ip │ │ │ │ andeq r0, ip, ip │ │ │ │ adcseq r0, pc, ip │ │ │ │ strheq r0, [ip], -pc @ │ │ │ │ @@ -236505,64 +236457,64 @@ │ │ │ │ @ instruction: 0x46529916 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ @ instruction: 0x4601feb9 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4326 @ 0x10e6 │ │ │ │ andseq pc, r8, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf00d4620 │ │ │ │ - blls 0x3760fc │ │ │ │ + blls 0x37603c │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ - blcs 0x3c5fdc │ │ │ │ + blcs 0x3c5f1c │ │ │ │ rschi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06069bd4 │ │ │ │ strge r0, [r5, #1542]! @ 0x606 │ │ │ │ - blls 0xff12a404 │ │ │ │ + blls 0xff12a344 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addshi pc, r5, r0 │ │ │ │ strbmi r6, [r1], -r0, lsr #16 │ │ │ │ @ instruction: 0xffc2f16f │ │ │ │ @ instruction: 0xf1030143 │ │ │ │ @ instruction: 0xf5b00008 │ │ │ │ svclt 0x009c5f80 │ │ │ │ andls r2, r3, #0, 4 │ │ │ │ strtmi sp, [r6], -sp, ror #16 │ │ │ │ - blcc 0x335530 │ │ │ │ + blcc 0x335470 │ │ │ │ cdp 0, 1, cr6, cr13, cr6, {3} │ │ │ │ ldmdbmi r0!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ stmdavs fp!, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r4 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmdb r0, {r1, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdb r0!, {r1, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf171d105 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x53543e │ │ │ │ + blx 0x53537e │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ - blcs 0x11e064 │ │ │ │ - blmi 0x192b970 │ │ │ │ - blls 0x3d14c8 │ │ │ │ + blcs 0x11dfa4 │ │ │ │ + blmi 0x192b8b0 │ │ │ │ + blls 0x3d1408 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288095 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r6, [r2], -r3, lsr #16 │ │ │ │ andcs r9, r3, r6, lsl r9 │ │ │ │ andls pc, r4, r4, asr #17 │ │ │ │ - bne 0x15f1dcc │ │ │ │ - blx 0x300096 │ │ │ │ + bne 0x15f1d0c │ │ │ │ + blx 0x2fffd6 │ │ │ │ eorvs pc, r7, sl, lsl #14 │ │ │ │ cdp2 0, 4, cr15, cr8, cr13, {0} │ │ │ │ rsbsle r2, r6, r0, lsl #16 │ │ │ │ movwcs r9, #2564 @ 0xa04 │ │ │ │ @ instruction: 0xf00d4621 │ │ │ │ @ instruction: 0xf1b9fadd │ │ │ │ sbcsle r0, r1, r0, lsl #30 │ │ │ │ @@ -236571,82 +236523,82 @@ │ │ │ │ cdp2 0, 3, cr15, cr8, cr13, {0} │ │ │ │ svceq 0x0000f1ba │ │ │ │ strmi sp, [r7], -r8, asr #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #6 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff2b350c │ │ │ │ + blx 0xff2b344c │ │ │ │ strtcc r4, [r0], -r7, asr #8 │ │ │ │ mvnsle r4, sl, asr #11 │ │ │ │ - blcs 0x11e0f0 │ │ │ │ + blcs 0x11e030 │ │ │ │ @ instruction: 0x4620d0b9 │ │ │ │ @ instruction: 0xff92f134 │ │ │ │ movwls lr, #22453 @ 0x57b5 │ │ │ │ @ instruction: 0xff9af134 │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ movwcs r6, #6178 @ 0x1822 │ │ │ │ stmdavs r2!, {r1, sp, lr}^ │ │ │ │ movwls r4, #13828 @ 0x3604 │ │ │ │ - blls 0x24f610 │ │ │ │ + blls 0x24f550 │ │ │ │ @ instruction: 0xf04fe783 │ │ │ │ strb r0, [lr, -r2, lsl #20] │ │ │ │ - beq 0x333650 │ │ │ │ + beq 0x333590 │ │ │ │ @ instruction: 0xf04fe74b │ │ │ │ @ instruction: 0xf1b90802 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ strbmi sl, [lr], -fp, ror #30 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf04fe776 │ │ │ │ ldrb r0, [pc, -r8, lsl #16] │ │ │ │ bicmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x1515ae │ │ │ │ + blx 0x1514ee │ │ │ │ @ instruction: 0xf8d33302 │ │ │ │ @ instruction: 0xe732a01c │ │ │ │ smlattcs r0, lr, r9, r6 │ │ │ │ eoreq pc, r0, r5, lsl #2 │ │ │ │ ldc2 0, cr15, [lr, #-52]! @ 0xffffffcc │ │ │ │ - blx 0x2b6158 │ │ │ │ + blx 0x2b6098 │ │ │ │ @ instruction: 0xf04fe729 │ │ │ │ str r0, [r6, -r1, lsl #20]! │ │ │ │ bicmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, sl, lsl #20 │ │ │ │ - blx 0x1515de │ │ │ │ + blx 0x15151e │ │ │ │ @ instruction: 0xf8d33302 │ │ │ │ @ instruction: 0xe73b801c │ │ │ │ tstcs r0, sl, lsl #28 │ │ │ │ @ instruction: 0xf00da80b │ │ │ │ - blx 0x136a22 │ │ │ │ + blx 0x136962 │ │ │ │ ldr pc, [r3, -r6, lsl #16]! │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe730 │ │ │ │ strb r0, [r2, -sp, lsl #10]! │ │ │ │ - blx 0x1033c54 │ │ │ │ + blx 0x1033b94 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf7fde75d │ │ │ │ vmla.f32 d31, d11, d11 │ │ │ │ - vsra.s64 q9, q0, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ tstcc r0, #46 @ 0x2e │ │ │ │ adccs pc, r5, #268435460 @ 0x10000004 │ │ │ │ - blx 0x1c33ba4 │ │ │ │ - bicscs pc, r0, fp, asr #4 │ │ │ │ + blx 0x1c33ae4 │ │ │ │ + tstpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccc pc, r0, fp, asr #4 │ │ │ │ + eorcc pc, r0, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vcge.s8 d19, d1, d0 │ │ │ │ @ instruction: 0xf17a22a4 │ │ │ │ svclt 0x0000fa5f │ │ │ │ - eorseq r0, r4, r8, lsl #14 │ │ │ │ + eorseq r0, r4, r8, asr #12 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r8, r1, ip, asr #20 │ │ │ │ + addeq r8, r1, ip, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf001460b │ │ │ │ ldrmi r0, [r6], -pc, lsl #14 │ │ │ │ addlt r0, r2, r9, lsl #6 │ │ │ │ @@ -236659,15 +236611,15 @@ │ │ │ │ @ instruction: 0x46394632 │ │ │ │ @ instruction: 0xf1ae4628 │ │ │ │ strmi pc, [r4], -r1, lsl #22 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ mcr2 1, 2, pc, cr8, cr1, {3} @ │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r4, #118784 @ 0x1d000 │ │ │ │ - blle 0x1c2638 │ │ │ │ + blle 0x1c2578 │ │ │ │ rsble r2, r1, sl, lsl #30 │ │ │ │ andsle r2, ip, r0, lsl sp │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmdacs r0, {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -236686,78 +236638,78 @@ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ vqadd.s8 d24, d18, d23 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrpl pc, [r8, r4, asr #4]! │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ ldrbpl pc, [r8, #580] @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ tstle r1, #68, 10 @ 0x11000000 │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ eorsvs r6, r9, r8, lsr #16 │ │ │ │ @ instruction: 0xff12f134 │ │ │ │ @ instruction: 0x4631683a │ │ │ │ - bl 0x10f778 │ │ │ │ - bl 0xfe9778fc │ │ │ │ + bl 0x10f6b8 │ │ │ │ + bl 0xfe97783c │ │ │ │ addseq r0, r2, r8, lsl #4 │ │ │ │ svc 0x0060f19d │ │ │ │ @ instruction: 0xf64c682a │ │ │ │ vqdmlal.s q10, d16, d0[1] │ │ │ │ vcge.s8 d16, d20, d4 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf8420095 │ │ │ │ @ instruction: 0xf7fd3024 │ │ │ │ @ instruction: 0xe79ffbf5 │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ @ instruction: 0xf2c056b8 │ │ │ │ eorscs r0, r8, #156237824 @ 0x9500000 │ │ │ │ - msrcs (UNDEF: 104), sl │ │ │ │ + @ instruction: 0x11a8f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs r7!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrbpl pc, [r8, #580] @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ tstle r0, #188, 4 @ 0xc000000b │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ eorsvs r6, r1, r8, lsr #16 │ │ │ │ mrc2 1, 6, pc, cr8, cr4, {1} │ │ │ │ tstcs r0, r2, lsr r8 │ │ │ │ - bl 0x10f7ec │ │ │ │ - blne 0xff57796c │ │ │ │ + bl 0x10f72c │ │ │ │ + blne 0xff5778ac │ │ │ │ @ instruction: 0xf19d0092 │ │ │ │ stmdavs sl!, {r3, r5, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ bicsmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ - blx 0xff035766 │ │ │ │ + blx 0xff0356a6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q9, q8 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrtpl pc, [r8], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ vtst.8 d22, d4, d23 │ │ │ │ vshl.s64 , q4, #0 │ │ │ │ adcsmi r0, ip, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf024d310 │ │ │ │ @@ -236773,29 +236725,29 @@ │ │ │ │ vrsra.s64 d20, d24, #64 │ │ │ │ vcge.s8 d16, d20, d4 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf8420095 │ │ │ │ @ instruction: 0xf7fd3024 │ │ │ │ @ instruction: 0xe723fb79 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 q9, q0, #64 │ │ │ │ - blmi 0x1b7cbc │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + blmi 0x1b7bfc │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1434294 │ │ │ │ svclt 0x0000f81b │ │ │ │ - eorseq r0, r4, r8, lsr #14 │ │ │ │ + eorseq r0, r4, r8, ror #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x460cb0f3 │ │ │ │ tstcs r0, r1, lsl lr │ │ │ │ strcs sl, [r0, #-3889] @ 0xfffff0cf │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blmi 0xfefc0238 │ │ │ │ + blmi 0xfefc0178 │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ cmnls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcr 1, 5, pc, cr14, cr13, {4} @ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf19d4638 │ │ │ │ addcs lr, r0, #2720 @ 0xaa0 │ │ │ │ @@ -236803,44 +236755,44 @@ │ │ │ │ mcr 1, 5, pc, cr4, cr13, {4} @ │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ cmnle fp, r0, lsl #24 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ strls r9, [r9], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x297b50 │ │ │ │ - blcs 0x11ec94 │ │ │ │ + blls 0x297a90 │ │ │ │ + blcs 0x11ebd4 │ │ │ │ rscshi pc, lr, r0, asr #32 │ │ │ │ - blcs 0x11e674 │ │ │ │ + blcs 0x11e5b4 │ │ │ │ ldmdbls ip!, {r0, r1, r2, r6, r8, ip, lr, pc}^ │ │ │ │ vnmls.f32 s8, s27, s15 │ │ │ │ - blls 0x33b650 │ │ │ │ + blls 0x33b590 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d25882 │ │ │ │ andcs r0, r0, #148, 4 @ 0x40000009 │ │ │ │ smlabtpl r1, sp, r9, lr │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r3, lsl #4 │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7499000 │ │ │ │ - pkhtbmi lr, r0, r4, asr #29 │ │ │ │ + @ instruction: 0x4680ef34 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf171d106 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d2f7fc │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f518 │ │ │ │ stccs 2, cr13, [r0], {14} │ │ │ │ msrhi CPSR_fx, r0, asr #32 │ │ │ │ - blcs 0x11e4f0 │ │ │ │ + blcs 0x11e430 │ │ │ │ cmnphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x11e4fc │ │ │ │ + blcs 0x11e43c │ │ │ │ @ instruction: 0x81baf040 │ │ │ │ - blcs 0x11e6dc │ │ │ │ + blcs 0x11e61c │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ ldmdavs sl, {r2, r3, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, ror fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andhi pc, sp, #64 @ 0x40 │ │ │ │ rsbslt r4, r3, r0, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -236855,16 +236807,16 @@ │ │ │ │ stmdbge ip, {r0, r1, fp, sp, lr} │ │ │ │ movwls r6, #51266 @ 0xc842 │ │ │ │ movwls r1, #55259 @ 0xd7db │ │ │ │ cmnpvc sl, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ str r9, [r3, lr, lsl #6]! │ │ │ │ strtmi r9, [r1], -r8, lsl #22 │ │ │ │ - beq 0x8f3d94 │ │ │ │ - bleq 0x10b3d58 │ │ │ │ + beq 0x8f3cd4 │ │ │ │ + bleq 0x10b3c98 │ │ │ │ @ instruction: 0x46d3bf58 │ │ │ │ cmnne fp, #323584 @ 0x4f000 │ │ │ │ ldrmi r9, [sl], -r7, lsl #6 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ strmi pc, [r0], r5, ror #23 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -236877,73 +236829,73 @@ │ │ │ │ strtmi r0, [r8], r1, lsl #20 │ │ │ │ ldrmi r4, [r9], ip, lsr #12 │ │ │ │ ldrdlt pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - bleq 0x2325b4 │ │ │ │ + bleq 0x2324f4 │ │ │ │ @ instruction: 0xf1ae4658 │ │ │ │ @ instruction: 0xf00bfe5b │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x37ba30 │ │ │ │ + blx 0x37b970 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf1099b07 │ │ │ │ @ instruction: 0xf1080904 │ │ │ │ strbmi r0, [r3, #-2049] @ 0xfffff7ff │ │ │ │ stcls 12, cr13, [r9], {218} @ 0xda │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ @ instruction: 0x96099014 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blls 0x32370c │ │ │ │ + blls 0x32364c │ │ │ │ @ instruction: 0xf1139905 │ │ │ │ @ instruction: 0xf103051f │ │ │ │ svclt 0x00580b3e │ │ │ │ - b 0x14c94a0 │ │ │ │ + b 0x14c93e0 │ │ │ │ movwls r1, #29547 @ 0x736b │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ addseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xfe633a3a │ │ │ │ + blx 0xfe63397a │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ orrhi pc, r4, r0 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf19d4638 │ │ │ │ - ldccs 13, cr14, [pc, #-800] @ 0xf76f8 │ │ │ │ + ldccs 13, cr14, [pc, #-800] @ 0xf7638 │ │ │ │ @ instruction: 0xf04fdd2a │ │ │ │ strls r0, [sl], #-2304 @ 0xfffff700 │ │ │ │ - beq 0x173b60 │ │ │ │ + beq 0x173aa0 │ │ │ │ strbmi r4, [r8], r4, asr #12 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strls r2, [r4], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa093a4 │ │ │ │ + blx 0xa092e4 │ │ │ │ ldrbeq pc, [sl, r5, lsl #6] @ │ │ │ │ - bl 0x26ce70 │ │ │ │ + bl 0x26cdb0 │ │ │ │ ldrbmi r0, [r8], -r9, lsl #22 │ │ │ │ cdp2 1, 0, cr15, cr12, cr14, {5} │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r7, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d10 │ │ │ │ @ instruction: 0xf847430b │ │ │ │ strcc r3, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1089c04 │ │ │ │ - blls 0x2b9a68 │ │ │ │ + blls 0x2b99a8 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [r3, #-1028] @ 0xfffffbfc │ │ │ │ stcls 12, cr13, [sl], {220} @ 0xdc │ │ │ │ ldrtmi r9, [r9], r6, lsl #22 │ │ │ │ - blcs 0x11ee90 │ │ │ │ + blcs 0x11edd0 │ │ │ │ svcge 0x0002f43f │ │ │ │ stmdbls r6, {r3, r8, r9, fp, ip, pc} │ │ │ │ ldmdaeq pc, {r0, r1, r4, r8, ip, sp, lr, pc} @ │ │ │ │ - beq 0x10b3e94 │ │ │ │ + beq 0x10b3dd4 │ │ │ │ @ instruction: 0x46c2bf58 │ │ │ │ cmnne sl, #323584 @ 0x4f000 │ │ │ │ ldrmi r9, [sl], -r7, lsl #6 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ strmi pc, [r5], -r7, asr #22 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -236955,168 +236907,168 @@ │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldrbmi r9, [r3], r8, lsr #32 │ │ │ │ strls r4, [fp], #-1745 @ 0xfffff92f │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [ip], -sl, lsr #13 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ strls r2, [r4], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa09448 │ │ │ │ + blx 0xa09388 │ │ │ │ ldrbeq pc, [fp, r5, lsl #6] @ │ │ │ │ - bl 0x36cf24 │ │ │ │ + bl 0x36ce64 │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - bleq 0x8f3b14 │ │ │ │ + bleq 0x8f3a54 │ │ │ │ ldc2 1, cr15, [r8, #696]! @ 0x2b8 │ │ │ │ - bl 0x1e28b8 │ │ │ │ - blx 0x2f7cf4 │ │ │ │ + bl 0x1e27f8 │ │ │ │ + blx 0x2f7c34 │ │ │ │ @ instruction: 0xf850fb0b │ │ │ │ - b 0x13c6d0c │ │ │ │ + b 0x13c6c4c │ │ │ │ @ instruction: 0xf8400303 │ │ │ │ strcc r3, [r1, #-3204] @ 0xfffff37c │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1099c04 │ │ │ │ - blls 0x2b9f90 │ │ │ │ - beq 0x233f3c │ │ │ │ + blls 0x2b9ed0 │ │ │ │ + beq 0x233e7c │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ ldmib sp, {r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldclge 4, cr9, [r1, #-40] @ 0xffffffd8 │ │ │ │ svclt 0x0000e6ae │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r8, r1, r0, ror #11 │ │ │ │ + addeq r8, r1, r0, lsr #13 │ │ │ │ strtmi r9, [r1], -r8, lsl #22 │ │ │ │ @ instruction: 0xf1132003 │ │ │ │ @ instruction: 0xf103041f │ │ │ │ svclt 0x00580a3e │ │ │ │ movwcs r4, #1698 @ 0x6a2 │ │ │ │ stmdbne sl!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ addeq lr, r9, #323584 @ 0x4f000 │ │ │ │ - blx 0xffd33b80 │ │ │ │ + blx 0xffd33ac0 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ rschi pc, r0, r0 │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0xf04faebf │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ @ instruction: 0xf8cd901c │ │ │ │ strcs r8, [r1, #-36] @ 0xffffffdc │ │ │ │ @ instruction: 0x46d046d1 │ │ │ │ - beq 0x133cac │ │ │ │ + beq 0x133bec │ │ │ │ ldrbmi r9, [r4], -r4, lsl #4 │ │ │ │ - bleq 0x3b2798 │ │ │ │ + bleq 0x3b26d8 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf1ae0b1f │ │ │ │ @ instruction: 0xf856fd6d │ │ │ │ - blx 0x23fc08 │ │ │ │ - b 0x3f67b8 │ │ │ │ + blx 0x23fb48 │ │ │ │ + b 0x3f66f8 │ │ │ │ @ instruction: 0xf1bb0b02 │ │ │ │ svclt 0x00180b00 │ │ │ │ - bleq 0x173cd4 │ │ │ │ - blx 0x3b63ca │ │ │ │ - beq 0x173fc8 │ │ │ │ + bleq 0x173c14 │ │ │ │ + blx 0x3b630a │ │ │ │ + beq 0x173f08 │ │ │ │ streq lr, [fp], #-2628 @ 0xfffff5bc │ │ │ │ svceq 0x0020f1ba │ │ │ │ - bls 0x22c33c │ │ │ │ + bls 0x22c27c │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1089b07 │ │ │ │ strbmi r0, [fp, #-2080] @ 0xfffff7e0 │ │ │ │ - blmi 0x235cc4 │ │ │ │ - blls 0x26ef18 │ │ │ │ + blmi 0x235c04 │ │ │ │ + blls 0x26ee58 │ │ │ │ ldrdhi pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldrmi sl, [r9], -fp, lsl #29 │ │ │ │ andcs r9, r3, r8, lsl #22 │ │ │ │ - ldreq pc, [pc], #-275 @ 0xf7bd4 │ │ │ │ + ldreq pc, [pc], #-275 @ 0xf7b14 │ │ │ │ ldrteq pc, [lr], -r3, lsl #2 @ │ │ │ │ qsaxmi fp, r6, r8 │ │ │ │ - b 0x14c07e0 │ │ │ │ - b 0x14be17c │ │ │ │ + b 0x14c0720 │ │ │ │ + b 0x14be0bc │ │ │ │ @ instruction: 0xf00d0289 │ │ │ │ stmdacs r0, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r2, r0 │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0x2600ae75 │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ strmi r2, [r1], r1, lsl #10 │ │ │ │ strcs r4, [r0], #-1712 @ 0xfffff950 │ │ │ │ - bl 0x289698 │ │ │ │ + bl 0x2895d8 │ │ │ │ ldrbmi r0, [r0], -fp, lsl #20 │ │ │ │ - beq 0x8f3c3c │ │ │ │ + beq 0x8f3b7c │ │ │ │ stc2 1, cr15, [r2, #-696]! @ 0xfffffd48 │ │ │ │ eorcc pc, r0, r7, asr r8 @ │ │ │ │ - blx 0x3b6434 │ │ │ │ - beq 0x1f244c │ │ │ │ - beq 0x134310 │ │ │ │ + blx 0x3b6374 │ │ │ │ + beq 0x1f238c │ │ │ │ + beq 0x134250 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - blx 0x37a434 │ │ │ │ + blx 0x37a374 │ │ │ │ @ instruction: 0xf10bfa0b │ │ │ │ - b 0x11fa83c │ │ │ │ + b 0x11fa77c │ │ │ │ @ instruction: 0xf1bb040a │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ @ instruction: 0xf1089b04 │ │ │ │ strtcc r0, [r0], -r1, lsl #16 │ │ │ │ - blmi 0x235d70 │ │ │ │ + blmi 0x235cb0 │ │ │ │ ldclle 5, cr4, [sl], {67} @ 0x43 │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ - blcs 0x117ca8 │ │ │ │ + blcs 0x117be8 │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ - blls 0x3094c4 │ │ │ │ + blls 0x309404 │ │ │ │ @ instruction: 0xf1132003 │ │ │ │ @ instruction: 0xf103091f │ │ │ │ svclt 0x00580a3e │ │ │ │ movwcs r4, #1738 @ 0x6ca │ │ │ │ strbtne lr, [sl], #-2639 @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf00d00a2 │ │ │ │ @ instruction: 0x4607fa59 │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ svceq 0x001ff1b9 │ │ │ │ mrcge 7, 1, APSR_nzcv, cr0, cr15, {3} │ │ │ │ - beq 0x133dc8 │ │ │ │ + beq 0x133d08 │ │ │ │ ldrbmi r2, [r6], -r1, lsl #10 │ │ │ │ @ instruction: 0xf8cd46a1 │ │ │ │ @ instruction: 0xf04f8010 │ │ │ │ strbmi r0, [r3], r0, lsl #16 │ │ │ │ streq lr, [fp], #-2826 @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ @ instruction: 0xf1ae041f │ │ │ │ - bl 0x477010 │ │ │ │ - blx 0x237eb0 │ │ │ │ + bl 0x476f50 │ │ │ │ + blx 0x237df0 │ │ │ │ @ instruction: 0xf8d0f404 │ │ │ │ andsmi r2, r4, r4, asr #2 │ │ │ │ svclt 0x00183c00 │ │ │ │ - blx 0x200cc4 │ │ │ │ + blx 0x200c04 │ │ │ │ @ instruction: 0xf10bf40b │ │ │ │ - b 0x12fa8cc │ │ │ │ + b 0x12fa80c │ │ │ │ @ instruction: 0xf1bb0804 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ @ instruction: 0xf10a3601 │ │ │ │ ldrmi r0, [r1, #2592]! @ 0xa20 │ │ │ │ - blhi 0x235df8 │ │ │ │ - blls 0x202f04c │ │ │ │ + blhi 0x235d38 │ │ │ │ + blls 0x202ef8c │ │ │ │ @ instruction: 0x8010f8dd │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blls 0x4a34f8 │ │ │ │ + blls 0x4a3438 │ │ │ │ sbcspl pc, r3, #68, 12 @ 0x4400000 │ │ │ │ rsbeq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0x9d0c997c │ │ │ │ andeq pc, r3, #133120 @ 0x20800 │ │ │ │ ldrdcs r1, [r3], -fp │ │ │ │ strtne lr, [r2], #3011 @ 0xbc3 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ - blx 0x533d40 │ │ │ │ + blx 0x533c80 │ │ │ │ andvs fp, r5, r0, lsl r1 │ │ │ │ strb r6, [sp, #68]! @ 0x44 │ │ │ │ stmdaeq sp, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aee5ea │ │ │ │ svclt 0x0000fe79 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0002b084 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bmi 0x1d89594 │ │ │ │ + bmi 0x1d894d4 │ │ │ │ strcs pc, [r0, #-1059] @ 0xfffffbdd │ │ │ │ andgt pc, r0, r7, asr #17 │ │ │ │ strvs pc, [r0, #-1061] @ 0xfffffbdb │ │ │ │ rsbsvs r6, sl, r2, lsl r8 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ vst4. {d8-d11}, [r3 :64], r1 │ │ │ │ @@ -237147,55 +237099,55 @@ │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ andeq lr, r2, #177152 @ 0x2b400 │ │ │ │ mulle r6, r1, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r1, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec38a04 │ │ │ │ + bl 0xfec38944 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ eorsvs r6, sp, r8, lsl r0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf10d4b47 │ │ │ │ strbmi r0, [r2], -r8, lsl #20 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vst2. {d21-d22}, [pc], fp │ │ │ │ @ instruction: 0xf8d371b7 │ │ │ │ @ instruction: 0x46530294 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #14 │ │ │ │ - stc 7, cr15, [r6], #-292 @ 0xfffffedc │ │ │ │ + stc 7, cr15, [r6], {73} @ 0x49 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - blx 0x15343e0 │ │ │ │ + blx 0x1534320 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fe25 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ eorle r5, r4, #128, 30 @ 0x200 │ │ │ │ addsmi r6, sp, #3866624 @ 0x3b0000 │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ @ instruction: 0x4621b1b5 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0x4604f975 │ │ │ │ @ instruction: 0x462ab170 │ │ │ │ @ instruction: 0xf7184651 │ │ │ │ - @ instruction: 0x2d01e998 │ │ │ │ + @ instruction: 0x2d01e9f8 │ │ │ │ @ instruction: 0xf8bad008 │ │ │ │ eorhi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842d1b │ │ │ │ @ instruction: 0x61a38b23 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf95ef00d │ │ │ │ ldmdavs fp!, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ - blmi 0x9cfe84 │ │ │ │ + blmi 0x9cfdc4 │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle ip, r0, lsl #6 │ │ │ │ strcc r4, [r8, -r0, asr #12] │ │ │ │ @ instruction: 0x210046bd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -237211,35 +237163,35 @@ │ │ │ │ ldrbtmi r4, [r9], #-1571 @ 0xfffff9dd │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0x71b7f44f │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #8 │ │ │ │ - bl 0xff1b5bfc │ │ │ │ + stc 7, cr15, [r2], #-292 @ 0xfffffedc │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [sl, #255] @ 0xff │ │ │ │ @ instruction: 0xf9ecf171 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fdc1 │ │ │ │ strb r0, [r2, r0, lsl #16] │ │ │ │ addsmi r1, sl, #1696 @ 0x6a0 │ │ │ │ @ instruction: 0xe7d2d8d9 │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aee7bb │ │ │ │ svclt 0x0000fd87 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r8, r1, r0, lsl #1 │ │ │ │ - @ instruction: 0x00817fb6 │ │ │ │ + addeq r8, r1, r0, asr #2 │ │ │ │ + addeq r8, r1, r6, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcge 0x0004b08b │ │ │ │ - blmi 0xfeb0979c │ │ │ │ + blmi 0xfeb096dc │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f617b │ │ │ │ @ instruction: 0xf8d70300 │ │ │ │ movwcs r9, #64 @ 0x40 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ tstphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -237259,66 +237211,66 @@ │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ andeq lr, r2, #177152 @ 0x2b400 │ │ │ │ mulle r6, r1, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r1, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec38bc4 │ │ │ │ + bl 0xfec38b04 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c76018 │ │ │ │ mrc 0, 0, sl, cr13, cr0, {0} │ │ │ │ - blmi 0xfe303d6c │ │ │ │ + blmi 0xfe303cac │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ stmib sp, {r2, r8, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf5008500 │ │ │ │ adcsvs r5, fp, sp │ │ │ │ movwls r3, #8216 @ 0x2018 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ strtmi r9, [r3], -r3, lsl #6 │ │ │ │ - bl 0x11b5cfc │ │ │ │ + bl 0xfe9b5c3c │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ @ instruction: 0xf171d105 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ @ instruction: 0xf0805f80 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr12, {5} │ │ │ │ vpadd.i8 , q1, q5 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ eorscs fp, r8, #0 │ │ │ │ - msrcs (UNDEF: 104), sl │ │ │ │ + @ instruction: 0x11a8f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x47d860fb │ │ │ │ - blpl 0xfef3492c │ │ │ │ - bleq 0xfe674b20 │ │ │ │ + blpl 0xfef3486c │ │ │ │ + bleq 0xfe674a60 │ │ │ │ @ instruction: 0xf8db68fb │ │ │ │ addsmi r2, r6, #0 │ │ │ │ adchi pc, lr, r0, lsl #1 │ │ │ │ vqadd.s8 q11, q2, │ │ │ │ vrsra.s64 , q4, #64 │ │ │ │ smlalsvs r0, fp, r5, r3 │ │ │ │ @ instruction: 0xf852681a │ │ │ │ - bcs 0x1000d8 │ │ │ │ + bcs 0x100018 │ │ │ │ adchi pc, r2, r0 │ │ │ │ vtst.8 d22, d4, d2 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ mlasvs sl, r5, r0, r0 │ │ │ │ @ instruction: 0xff4af7fc │ │ │ │ teqlt r2, #3801088 @ 0x3a0000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ @@ -237332,51 +237284,51 @@ │ │ │ │ ldrmi r4, [r0, r9, lsr #12]! │ │ │ │ svcpl 0x0080f510 │ │ │ │ @ instruction: 0xf1b9d26e │ │ │ │ suble r0, lr, r0, lsl #30 │ │ │ │ @ instruction: 0x4654693b │ │ │ │ svclt 0x0028459a │ │ │ │ bicslt r4, ip, ip, lsl r6 │ │ │ │ - blcs 0x1123a8 │ │ │ │ + blcs 0x1122e8 │ │ │ │ movwcs sp, #118 @ 0x76 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0x4606f831 │ │ │ │ @ instruction: 0xf8d7b180 │ │ │ │ strtmi r8, [r2], -r8 │ │ │ │ @ instruction: 0xf7184641 │ │ │ │ - stccs 8, cr14, [r1], {82} @ 0x52 │ │ │ │ + stccs 8, cr14, [r1], {178} @ 0xb2 │ │ │ │ @ instruction: 0xf8b8d008 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842c1b │ │ │ │ @ instruction: 0x61b38b33 │ │ │ │ movwcs r6, #3193 @ 0xc79 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf818f00d │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r9 │ │ │ │ - blmi 0xdb018c │ │ │ │ + blmi 0xdb00cc │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ strls r4, [r1, #-1571] @ 0xfffff9dd │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ stmdbls r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd3018 │ │ │ │ @ instruction: 0xf7498000 │ │ │ │ - @ instruction: 0x4605ea96 │ │ │ │ + @ instruction: 0x4605eaf6 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf8c0f171 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r5, #38144 @ 0x9500 │ │ │ │ svcpl 0x0080f515 │ │ │ │ - blmi 0x8ecde0 │ │ │ │ + blmi 0x8ecd20 │ │ │ │ ldmdbvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1270300 │ │ │ │ ldrcc r4, [ip, -r8, lsr #12] │ │ │ │ @ instruction: 0x210046bd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -237393,34 +237345,34 @@ │ │ │ │ mcr2 7, 5, pc, cr10, cr12, {7} @ │ │ │ │ cdpcs 7, 0, cr14, cr0, cr7, {4} │ │ │ │ @ instruction: 0x46cadbd7 │ │ │ │ andls pc, r8, r7, asr #17 │ │ │ │ @ instruction: 0xf06fe729 │ │ │ │ bfi r0, r5, #10, #7 │ │ │ │ ldc2 1, cr15, [r2], #-696 @ 0xfffffd48 │ │ │ │ - bicscs pc, r0, fp, asr #4 │ │ │ │ + tstpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, ip, fp, asr #4 │ │ │ │ + rsbpl pc, ip, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf17962bc │ │ │ │ svclt 0x0000fc67 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r7, r1, r0, asr #29 │ │ │ │ - addeq r7, r1, r0, ror #26 │ │ │ │ - eorseq r0, r4, r4, lsr r7 │ │ │ │ + addeq r7, r1, r0, lsl #31 │ │ │ │ + addeq r7, r1, r0, lsr #28 │ │ │ │ + eorseq r0, r4, r4, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 0, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4681b0f7 │ │ │ │ @ instruction: 0x460dae15 │ │ │ │ svcge 0x00354630 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blmi 0x1e00bfc │ │ │ │ + blmi 0x1e00b3c │ │ │ │ tstls r9, r0, lsl #8 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9375 │ │ │ │ @ instruction: 0xf89d0300 │ │ │ │ movwls r3, #49672 @ 0xc208 │ │ │ │ stmib r8, {r0, r2, r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @@ -237428,123 +237380,123 @@ │ │ │ │ addcs lr, r0, #196, 18 @ 0x310000 │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ ldmib lr!, {r0, r2, r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [lr], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ - blls 0x358580 │ │ │ │ - blls 0x29ce6c │ │ │ │ + blls 0x3584c0 │ │ │ │ + blls 0x29cdac │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2986a4 │ │ │ │ - blls 0x2dce74 │ │ │ │ - blcs 0x11f26c │ │ │ │ + blls 0x2985e4 │ │ │ │ + blls 0x2dcdb4 │ │ │ │ + blcs 0x11f1ac │ │ │ │ cmpphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x11f058 │ │ │ │ - blls 0xfe16c7d4 │ │ │ │ - blcs 0x11f860 │ │ │ │ - bmi 0x17ec828 │ │ │ │ + blcs 0x11ef98 │ │ │ │ + blls 0xfe16c714 │ │ │ │ + blcs 0x11f7a0 │ │ │ │ + bmi 0x17ec768 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r4, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf5009a0a │ │ │ │ andls r5, r0, #13 │ │ │ │ andcs r3, r0, #24 │ │ │ │ strmi lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ strbmi r9, [sl], -r3, lsl #4 │ │ │ │ - stmib r6!, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x12b5ef4 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ @ instruction: 0xf810f171 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fbe5 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ - blcs 0x11eed4 │ │ │ │ + blcs 0x11ee14 │ │ │ │ @ instruction: 0x81a1f040 │ │ │ │ - blcs 0x11eed0 │ │ │ │ + blcs 0x11ee10 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ - blcs 0x11eedc │ │ │ │ + blcs 0x11ee1c │ │ │ │ eorshi pc, pc, #64 @ 0x40 │ │ │ │ - blcs 0x11eef8 │ │ │ │ + blcs 0x11ee38 │ │ │ │ orrhi pc, r3, r0 │ │ │ │ orrlt r9, r3, r0, lsl #23 │ │ │ │ movwcs r9, #2432 @ 0x980 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xff28f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5, r6, r9, pc}^ │ │ │ │ andvs r1, r1, r0, lsl r2 │ │ │ │ - bls 0x5903f4 │ │ │ │ + bls 0x590334 │ │ │ │ ldrbne r6, [r2, r2, lsl #1] │ │ │ │ - blmi 0xe905fc │ │ │ │ - blls 0x1e52360 │ │ │ │ + blmi 0xe9053c │ │ │ │ + blls 0x1e522a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strbmi r8, [r0], -sl, ror #4 │ │ │ │ tstcs r0, r7, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x11ef4c │ │ │ │ + blcs 0x11ee8c │ │ │ │ mrshi pc, (UNDEF: 74) @ │ │ │ │ stmibls r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xff00f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r6, r9, pc} │ │ │ │ stmib sp, {r1, r6, fp, sp, lr}^ │ │ │ │ stmvs r3, {r4, r9, ip, sp} │ │ │ │ ldcge 3, cr9, [r0, #-72] @ 0xffffffb8 │ │ │ │ - blcs 0x11f148 │ │ │ │ + blcs 0x11f088 │ │ │ │ ldrmi sp, [r9], -sp, lsl #1 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf00c4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorshi pc, r4, #0 │ │ │ │ stmdbcs r0, {r0, fp, sp, lr} │ │ │ │ stmdavs r2, {r0, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7f2a80e │ │ │ │ pkhtbmi pc, r0, pc, asr #23 @ │ │ │ │ bicle r2, r2, r0, lsl #16 │ │ │ │ andls r2, pc, #8, 4 @ 0x80000000 │ │ │ │ @ instruction: 0xee1d4a18 │ │ │ │ - blls 0x3e8138 │ │ │ │ + blls 0x3e8078 │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ addseq pc, r4, #13762560 @ 0xd20000 │ │ │ │ stmib sp, {r1, r2, r3, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf5005202 │ │ │ │ - bls 0x38c3c8 │ │ │ │ + bls 0x38c308 │ │ │ │ andscc r9, r8, r0, lsl #4 │ │ │ │ strls r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ - ldmdb lr, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmib lr!, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ @ instruction: 0xf0003fff │ │ │ │ @ instruction: 0xf518820e │ │ │ │ adcle r7, r0, r0, lsl #30 │ │ │ │ andcs r4, r1, #9216 @ 0x2400 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ addscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ svclt 0x0000e76d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r7, r1, r6, lsl #24 │ │ │ │ - strdeq r7, [r1], r4 │ │ │ │ - @ instruction: 0x00817abc │ │ │ │ + addeq r7, r1, r6, asr #25 │ │ │ │ + @ instruction: 0x00817bb4 │ │ │ │ + addeq r7, r1, ip, ror fp │ │ │ │ ldmdaeq pc, {r0, r3, r4, r8, ip, sp, lr, pc} @ │ │ │ │ - bleq 0x10b4808 │ │ │ │ + bleq 0x10b4748 │ │ │ │ @ instruction: 0x46c3bf58 │ │ │ │ - b 0x14de810 │ │ │ │ + b 0x14de750 │ │ │ │ movwls r1, #33643 @ 0x836b │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ addseq r4, r2, r8, lsl r6 │ │ │ │ cdp2 0, 9, cr15, cr8, cr12, {0} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ bicshi pc, lr, r0 │ │ │ │ strtmi r2, [r1], -r0, lsl #5 │ │ │ │ @@ -237552,37 +237504,37 @@ │ │ │ │ @ instruction: 0xf1b8e8cc │ │ │ │ stcle 15, cr0, [sl, #-124]! @ 0xffffff84 │ │ │ │ eorls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf04f46a2 │ │ │ │ strtmi r0, [r1], r1, lsl #16 │ │ │ │ ldrdlt pc, [r0], -r5 │ │ │ │ strls r2, [r5, #-1024] @ 0xfffffc00 │ │ │ │ - blx 0xa49da0 │ │ │ │ + blx 0xa49ce0 │ │ │ │ ldrbeq pc, [r9, r4, lsl #6] @ │ │ │ │ - bl 0x22d868 │ │ │ │ + bl 0x22d7a8 │ │ │ │ ldrbmi r0, [r8], -sl, lsl #22 │ │ │ │ @ instruction: 0xf910f1ae │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r6, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d8 │ │ │ │ @ instruction: 0xf846430b │ │ │ │ strcc r3, [r1], #-32 @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ @ instruction: 0xf1099d05 │ │ │ │ - blls 0x2fa860 │ │ │ │ - beq 0x934888 │ │ │ │ + blls 0x2fa7a0 │ │ │ │ + beq 0x9347c8 │ │ │ │ strbmi r3, [fp, #-1284] @ 0xfffffafc │ │ │ │ @ instruction: 0xf8dddcdc │ │ │ │ - blls 0x29c50c │ │ │ │ - blcs 0x11dc9c │ │ │ │ + blls 0x29c44c │ │ │ │ + blcs 0x11dbdc │ │ │ │ mcrge 4, 7, pc, cr9, cr15, {1} @ │ │ │ │ - ldreq pc, [pc], #-281 @ 0xf8478 │ │ │ │ - bleq 0x10b48a0 │ │ │ │ + ldreq pc, [pc], #-281 @ 0xf83b8 │ │ │ │ + bleq 0x10b47e0 │ │ │ │ ssatmi fp, #4, r8, asr #30 │ │ │ │ - b 0x14de89c │ │ │ │ + b 0x14de7dc │ │ │ │ movwls r1, #33643 @ 0x836b │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ addseq r4, r2, r8, lsl r6 │ │ │ │ cdp2 0, 4, cr15, cr12, cr12, {0} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ orrshi pc, r2, r0 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @@ -237591,31 +237543,31 @@ │ │ │ │ @ instruction: 0xf04fdd2d │ │ │ │ @ instruction: 0xf8cd0b00 │ │ │ │ ldrbmi r9, [sl], r8, lsr #32 │ │ │ │ @ instruction: 0xf04f46a9 │ │ │ │ ldrbmi r0, [sp], -r1, lsl #16 │ │ │ │ ldrdlt pc, [r0], -r9 │ │ │ │ strls r2, [r5, #-1024] @ 0xfffffc00 │ │ │ │ - blx 0xa49e3c │ │ │ │ + blx 0xa49d7c │ │ │ │ ldrbeq pc, [sl, r4, lsl #6] @ │ │ │ │ - bl 0x22d904 │ │ │ │ + bl 0x22d844 │ │ │ │ ldrbmi r0, [r8], -sl, lsl #22 │ │ │ │ @ instruction: 0xf8c2f1ae │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r7, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d8 │ │ │ │ @ instruction: 0xf847430b │ │ │ │ strcc r3, [r1], #-32 @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ @ instruction: 0xf10a9d05 │ │ │ │ - blls 0x2fad78 │ │ │ │ + blls 0x2facb8 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf8dddcdc │ │ │ │ - blls 0x2dc5a8 │ │ │ │ + blls 0x2dc4e8 │ │ │ │ strls r9, [sl, -r7, lsl #24] │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf119aea1 │ │ │ │ @ instruction: 0xf109041f │ │ │ │ svclt 0x00580b3e │ │ │ │ stmdbls r7, {r0, r1, r5, r7, r9, sl, lr} │ │ │ │ cmnne fp, #323584 @ 0x4f000 │ │ │ │ @@ -237624,29 +237576,29 @@ │ │ │ │ @ instruction: 0xf00c0092 │ │ │ │ @ instruction: 0x4605fdfd │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #-1073741808 @ 0xc0000010 │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ ldmda r0!, {r0, r2, r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ ldcle 12, cr2, [r3, #-124]! @ 0xffffff84 │ │ │ │ - beq 0x134688 │ │ │ │ + beq 0x1345c8 │ │ │ │ eorsls pc, r4, sp, asr #17 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r1], fp, lsr #12 │ │ │ │ ldrdlt pc, [r0], -r3 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ @ instruction: 0x465d9014 │ │ │ │ - blx 0xa49fd4 │ │ │ │ + blx 0xa49f14 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - bl 0x3ad9b0 │ │ │ │ + bl 0x3ad8f0 │ │ │ │ strbmi r0, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf872f1ae │ │ │ │ - bl 0x1a2f54 │ │ │ │ + bl 0x1a2e94 │ │ │ │ @ instruction: 0xf0090080 │ │ │ │ - blx 0x2f9200 │ │ │ │ + blx 0x2f9140 │ │ │ │ @ instruction: 0xf850f303 │ │ │ │ movwmi r1, #48260 @ 0xbc84 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stccs 4, cr3, [r0], #-4 │ │ │ │ @ instruction: 0xf8ddd1e7 │ │ │ │ @ instruction: 0x465b9014 │ │ │ │ @ instruction: 0xf10a9a08 │ │ │ │ @@ -237658,151 +237610,151 @@ │ │ │ │ stmibls r0, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 0, cr15, [r6, #48]! @ 0x30 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r5, r6, r7, pc} │ │ │ │ bfine r9, r0, #6, #22 │ │ │ │ stmdavs r3, {r0, r4, r8, r9, ip, pc}^ │ │ │ │ - blls 0xfe1320a4 │ │ │ │ + blls 0xfe131fe4 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blls 0x42400c │ │ │ │ + blls 0x423f4c │ │ │ │ stmibls r0, {r3, r9, sp} │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, sl, r0 │ │ │ │ andvs r9, r2, r0, lsl sl │ │ │ │ subvs r9, r2, r2, lsl sl │ │ │ │ @ instruction: 0xf119e67d │ │ │ │ @ instruction: 0xf109041f │ │ │ │ svclt 0x00580b3e │ │ │ │ ldrmi r4, [r9], -r3, lsr #13 │ │ │ │ movwcs r2, #3 │ │ │ │ - bne 0x1bf2f48 │ │ │ │ + bne 0x1bf2e88 │ │ │ │ addeq lr, sl, #323584 @ 0x4f000 │ │ │ │ stc2 0, cr15, [ip, #48] @ 0x30 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0xf04fae49 │ │ │ │ strbmi r0, [r3], -r0, lsl #22 │ │ │ │ eorls pc, r8, sp, asr #17 │ │ │ │ ldrbmi r2, [r8], r1, lsl #10 │ │ │ │ @ instruction: 0x461c46d9 │ │ │ │ eorge pc, r4, sp, asr #17 │ │ │ │ - beq 0x134778 │ │ │ │ + beq 0x1346b8 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ ldrbmi r8, [r4], -r0, lsr #32 │ │ │ │ @ instruction: 0x469a46d0 │ │ │ │ - bl 0x35ce60 │ │ │ │ + bl 0x35cda0 │ │ │ │ ldrbmi r0, [r8], -r8, lsl #22 │ │ │ │ - bleq 0x8f4680 │ │ │ │ + bleq 0x8f45c0 │ │ │ │ @ instruction: 0xf802f1ae │ │ │ │ eorne pc, r0, r6, asr r8 @ │ │ │ │ - blx 0x3f6e76 │ │ │ │ - bleq 0x172e90 │ │ │ │ - bleq 0x134d54 │ │ │ │ + blx 0x3f6db6 │ │ │ │ + bleq 0x172dd0 │ │ │ │ + bleq 0x134c94 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - blx 0x3bb274 │ │ │ │ + blx 0x3bb1b4 │ │ │ │ @ instruction: 0xf108fb08 │ │ │ │ - b 0x11fa67c │ │ │ │ + b 0x11fa5bc │ │ │ │ @ instruction: 0xf1b8040b │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ - bls 0x249fd0 │ │ │ │ + bls 0x249f10 │ │ │ │ ldrdhi pc, [r0], -sp @ │ │ │ │ ldrmi r4, [ip], -r2, lsr #13 │ │ │ │ @ instruction: 0xf1089b09 │ │ │ │ @ instruction: 0xf1090801 │ │ │ │ strbmi r0, [r3, #-2336] @ 0xfffff6e0 │ │ │ │ - blge 0x2367a4 │ │ │ │ - blls 0x2af9d0 │ │ │ │ + blge 0x2366e4 │ │ │ │ + blls 0x2af910 │ │ │ │ @ instruction: 0xf8dd46a0 │ │ │ │ - blcs 0x11c748 │ │ │ │ + blcs 0x11c688 │ │ │ │ mcrge 4, 0, pc, cr8, cr15, {1} @ │ │ │ │ - ldreq pc, [pc], #-281 @ 0xf86b0 │ │ │ │ + ldreq pc, [pc], #-281 @ 0xf85f0 │ │ │ │ ldrteq pc, [lr], -r9, lsl #2 @ │ │ │ │ qsaxmi fp, r6, r8 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14c12c0 │ │ │ │ - b 0x14bf05c │ │ │ │ + b 0x14c1200 │ │ │ │ + b 0x14bef9c │ │ │ │ @ instruction: 0xf00c028a │ │ │ │ stmdacs r0, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldccs 0, cr13, [pc], {120} @ 0x78 │ │ │ │ ldclge 7, cr15, [r4, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf8cd2600 │ │ │ │ @ instruction: 0xf8cda014 │ │ │ │ strcs r8, [r1, #-24] @ 0xffffffe8 │ │ │ │ eorls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46b046b2 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bl 0x209fc0 │ │ │ │ + bl 0x209f00 │ │ │ │ ldrbmi r0, [r8], -r8, lsl #22 │ │ │ │ - bleq 0x8f4724 │ │ │ │ + bleq 0x8f4664 │ │ │ │ @ instruction: 0xffb0f1ad │ │ │ │ eorcc pc, r0, r7, asr r8 @ │ │ │ │ - blx 0x3f6f1a │ │ │ │ - bleq 0x1f2f34 │ │ │ │ - bleq 0x134df8 │ │ │ │ + blx 0x3f6e5a │ │ │ │ + bleq 0x1f2e74 │ │ │ │ + bleq 0x134d38 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - blx 0x3bb318 │ │ │ │ + blx 0x3bb258 │ │ │ │ strcc pc, [r1], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [fp], -r6, asr #20 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ @ instruction: 0xf10a9b05 │ │ │ │ @ instruction: 0xf1080a01 │ │ │ │ @ instruction: 0xf8490820 │ │ │ │ ldrbmi r6, [r3, #-2820] @ 0xfffff4fc │ │ │ │ - blls 0x2efaa0 │ │ │ │ + blls 0x2ef9e0 │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf109adc1 │ │ │ │ @ instruction: 0xf119063e │ │ │ │ svclt 0x0058091f │ │ │ │ ldrmi r4, [r9], -lr, asr #12 │ │ │ │ movwcs r2, #3 │ │ │ │ - bne 0x1ab3094 │ │ │ │ + bne 0x1ab2fd4 │ │ │ │ addeq lr, sl, #323584 @ 0x4f000 │ │ │ │ stc2l 0, cr15, [r6], #48 @ 0x30 │ │ │ │ @ instruction: 0xf1b9b370 │ │ │ │ @ instruction: 0xf77f0f1f │ │ │ │ @ instruction: 0xf04fadad │ │ │ │ @ instruction: 0xf8cd0b00 │ │ │ │ @ instruction: 0x465e8014 │ │ │ │ strmi r2, [r0], r1, lsl #10 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x2ca0bc │ │ │ │ + bl 0x2c9ffc │ │ │ │ strtmi r0, [r0], -fp, lsl #8 │ │ │ │ - ldreq pc, [pc], #-4 @ 0xf8788 │ │ │ │ + ldreq pc, [pc], #-4 @ 0xf86c8 │ │ │ │ @ instruction: 0xff68f1ad │ │ │ │ addeq lr, r0, sp, lsl #22 │ │ │ │ vst1.8 {d15-d16}, [r4], r5 │ │ │ │ ldrsbcc pc, [r4, #-128] @ 0xffffff80 @ │ │ │ │ stccc 0, cr4, [r0], {28} │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x370140bc │ │ │ │ stmdbeq r4, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsr #30 │ │ │ │ @ instruction: 0xf10b3601 │ │ │ │ ldrmi r0, [r2, #2848]! @ 0xb20 │ │ │ │ - blls 0x2368d8 │ │ │ │ + blls 0x236818 │ │ │ │ @ instruction: 0xf8dddcde │ │ │ │ str r8, [r1, #20] │ │ │ │ stmdaeq sp, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf170e595 │ │ │ │ stmdavs r0, {r0, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf94ef7fb │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aee5e9 │ │ │ │ svclt 0x0000f91b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcge 0x0004b08f │ │ │ │ - blmi 0xfeaca254 │ │ │ │ + blmi 0xfeaca194 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ @ instruction: 0xa054f897 │ │ │ │ rsbsvs r6, fp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xb058f897 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf1b18094 │ │ │ │ @@ -237811,15 +237763,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ stc2 0, cr15, [r4], {12} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fsc, r0 │ │ │ │ cmnpvs pc, #637534208 @ p-variant is OBSOLETE @ 0x26000000 │ │ │ │ @ instruction: 0xf023466a │ │ │ │ - bl 0xfec39474 │ │ │ │ + bl 0xfec393b4 │ │ │ │ addsmi r0, sl, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [sl], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd429a │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ vstreq d14, [r6, #-692] @ 0xfffffd4c │ │ │ │ @@ -237835,47 +237787,47 @@ │ │ │ │ @ instruction: 0xd1f4429c │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf1b9d15e │ │ │ │ @ instruction: 0xf1070f00 │ │ │ │ svclt 0x00b80310 │ │ │ │ stmib r7, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r2, r9, fp, sp, pc}^ │ │ │ │ - blle 0x7230b0 │ │ │ │ + blle 0x722ff0 │ │ │ │ bicspl pc, r3, r4, asr #12 │ │ │ │ msreq (UNDEF: 98), r1 │ │ │ │ - blx 0xfe14a10e │ │ │ │ - b 0x14c4ccc │ │ │ │ - bl 0xff1d5850 │ │ │ │ + blx 0xfe14a04e │ │ │ │ + b 0x14c4c0c │ │ │ │ + bl 0xff1d5790 │ │ │ │ vst2.32 {d17-d20}, [pc :128], r1 │ │ │ │ teqvs fp, sl, ror r1 │ │ │ │ ldmdbls r3, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrsbvs r1, [fp, #-123]! @ 0xffffff85 │ │ │ │ movtcs pc, #580 @ 0x244 @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vqrdmulh.s d15, d9, d3 │ │ │ │ - blmi 0x1d90fb8 │ │ │ │ + blmi 0x1d90ef8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs r5, #2249 @ 0x8c9 │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @ instruction: 0xf5004623 │ │ │ │ andls r5, r0, #13 │ │ │ │ @ instruction: 0x46323018 │ │ │ │ - cdp 7, 11, cr15, cr4, cr8, {2} │ │ │ │ + svc 0x0014f748 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ ldc2l 1, cr15, [lr], {112} @ 0x70 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0f8b3 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ - blmi 0x18d8b48 │ │ │ │ - bvs 0x1fd2980 │ │ │ │ + blmi 0x18d8a88 │ │ │ │ + bvs 0x1fd28c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464080b5 │ │ │ │ ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -237886,60 +237838,60 @@ │ │ │ │ stmib r7, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ mvnsvs r3, r5, lsl #6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4218 @ 0x107a │ │ │ │ svceq 0x0000f1bb │ │ │ │ andcs sp, r8, #120, 2 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xffa34996 │ │ │ │ + blx 0xffa348d6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r1, r2, r3, r7, pc} │ │ │ │ @ instruction: 0x17db613b │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - beq 0x534d94 │ │ │ │ + beq 0x534cd4 │ │ │ │ @ instruction: 0xf1b861bb │ │ │ │ andle r0, r8, r0, lsl #30 │ │ │ │ ldcvs 6, cr4, [sl, #-260]! @ 0xfffffefc │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ @ instruction: 0xf8ccf7f2 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ - blmi 0x116d090 │ │ │ │ + blmi 0x116cfd0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ @ instruction: 0xf8cd0294 │ │ │ │ ldmvs fp!, {sp, pc}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r1, lsl #6 │ │ │ │ movwls r2, #8968 @ 0x2308 │ │ │ │ @ instruction: 0xf7484623 │ │ │ │ - strmi lr, [r0], lr, asr #28 │ │ │ │ + strmi lr, [r0], lr, lsr #29 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf170d106 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84cf7fb │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrshlt r6, [r3, #-139]! @ 0xffffff75 │ │ │ │ svcvc 0x0000f518 │ │ │ │ - blmi 0xcacc40 │ │ │ │ + blmi 0xcacb80 │ │ │ │ ldrbtmi r6, [fp], #-2170 @ 0xfffff786 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32201 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xf5182354 │ │ │ │ addle r5, r8, #128, 30 @ 0x200 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1bbd012 │ │ │ │ eorle r0, fp, r0, lsl #30 │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0xfe3b4a4a │ │ │ │ + blx 0xfe3b498a │ │ │ │ ldmib sl, {r3, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ subvs r3, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf8da6003 │ │ │ │ addvs r3, r3, r8 │ │ │ │ ldrdvs r1, [r3], #123 @ 0x7b │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ movwcs sl, #3952 @ 0xf70 │ │ │ │ @@ -237953,43 +237905,43 @@ │ │ │ │ @ instruction: 0xf00c4618 │ │ │ │ rorslt pc, fp, #22 @ │ │ │ │ stmdavs r2, {r0, r1, fp, sp, lr}^ │ │ │ │ andcc lr, r4, #3260416 @ 0x31c000 │ │ │ │ str r6, [r7, r3, lsl #17] │ │ │ │ @ instruction: 0x4649465b │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0x18b4aa2 │ │ │ │ + blx 0x18b49e2 │ │ │ │ @ instruction: 0xf8dab148 │ │ │ │ andvs r3, r3, r0 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldrb r6, [r5, r3, asr #32] │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe745 │ │ │ │ strb r0, [r2, -sp, lsl #16] │ │ │ │ @ instruction: 0xffc0f1ad │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r7, r1, r0, lsr #11 │ │ │ │ - ldrdeq r7, [r1], r4 │ │ │ │ - addeq r7, r1, sl, lsl #9 │ │ │ │ + addeq r7, r1, r0, ror #12 │ │ │ │ + umulleq r7, r1, r4, r5 │ │ │ │ + addeq r7, r1, sl, asr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4fca8 │ │ │ │ + bl 0xfec4fbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1dbc830 │ │ │ │ + blmi 0x1dbc770 │ │ │ │ strmi fp, [ip], -r3, lsr #1 │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ strmi r2, [r6], -r0, ror #4 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ rsclt r0, r4, #0, 6 │ │ │ │ stcl 1, cr15, [ip, #-624]! @ 0xfffffd90 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf19c4668 │ │ │ │ stccs 13, cr14, [ip], {104} @ 0x68 │ │ │ │ ldm pc, {r3, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0xfec34af0 │ │ │ │ + blne 0xfec34a30 │ │ │ │ smladeq r7, fp, fp, r8 │ │ │ │ streq r0, [r7, -r7, lsl #14] │ │ │ │ addeq r1, fp, r7, lsl #22 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ ldmdavs sl, {r1, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -237997,35 +237949,35 @@ │ │ │ │ eorlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ subscs r2, r8, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x2b4b52 │ │ │ │ + blx 0x2b4a92 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ adchi pc, r5, r0 │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46294618 │ │ │ │ - blx 0x34b64 │ │ │ │ + blx 0x34aa4 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ addshi pc, fp, r0 │ │ │ │ ldmdavs lr, {r4, r5, r9, sl, lr} │ │ │ │ strtmi r9, [r1], -r8, lsl #12 │ │ │ │ - bge 0x312cc0 │ │ │ │ + bge 0x312c00 │ │ │ │ ldmvs lr, {r0, r3, r9, sl, ip, pc} │ │ │ │ ldmvs lr, {r1, r3, r9, sl, ip, pc}^ │ │ │ │ ldmdbvs lr, {r0, r1, r3, r9, sl, ip, pc} │ │ │ │ @ instruction: 0x960c6a7c │ │ │ │ - blhi 0x7db5d4 │ │ │ │ + blhi 0x7db514 │ │ │ │ eorscc pc, r8, sp, lsr #17 │ │ │ │ ldrls r2, [r2], #-768 @ 0xfffffd00 │ │ │ │ - bvs 0x1d7b4 │ │ │ │ + bvs 0x1d6f4 │ │ │ │ tstmi r4, #3358720 @ 0x334000 │ │ │ │ - blvs 0x201e3a4 │ │ │ │ + blvs 0x201e2e4 │ │ │ │ tstmi r6, #3358720 @ 0x334000 │ │ │ │ tstls r8, #257024 @ 0x3ec00 │ │ │ │ tstls r9, #15104 @ 0x3b00 │ │ │ │ tstls sl, #31488 @ 0x7b00 │ │ │ │ tstls fp, #47872 @ 0xbb00 │ │ │ │ tstls ip, #64256 @ 0xfb00 │ │ │ │ @ instruction: 0xf880f1ad │ │ │ │ @@ -238033,143 +237985,143 @@ │ │ │ │ movwcs sp, #104 @ 0x68 │ │ │ │ @ instruction: 0x46292258 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ strmi pc, [r6], -r7, asr #21 │ │ │ │ rsble r2, r6, r0, lsl #16 │ │ │ │ subcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ - blx 0xff0b4be0 │ │ │ │ + blx 0xff0b4b20 │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ andvs r9, r3, r8, lsl #22 │ │ │ │ subvs r9, r3, r9, lsl #22 │ │ │ │ addvs r9, r3, sl, lsl #22 │ │ │ │ sbcvs r9, r3, fp, lsl #22 │ │ │ │ tstvs r3, ip, lsl #22 │ │ │ │ addhi r9, r3, #13312 @ 0x3400 │ │ │ │ ldrhtcc pc, [r8], -sp @ │ │ │ │ - blls 0x5997e0 │ │ │ │ - blls 0x6115a4 │ │ │ │ - blls 0x6917a8 │ │ │ │ - blls 0x7119ac │ │ │ │ - blls 0x751bb0 │ │ │ │ - blls 0x791cb4 │ │ │ │ - blls 0x7d1db8 │ │ │ │ - blls 0x811ebc │ │ │ │ + blls 0x599720 │ │ │ │ + blls 0x6114e4 │ │ │ │ + blls 0x6916e8 │ │ │ │ + blls 0x7118ec │ │ │ │ + blls 0x751af0 │ │ │ │ + blls 0x791bf4 │ │ │ │ + blls 0x7d1cf8 │ │ │ │ + blls 0x811dfc │ │ │ │ @ instruction: 0xe77d64f3 │ │ │ │ strbtmi r4, [sl], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1ad4630 │ │ │ │ strmi pc, [r4], -r7, asr #16 │ │ │ │ eorle r1, r8, r3, asr #24 │ │ │ │ eorcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ - blx 0xfe4b4c40 │ │ │ │ - blls 0x1259f4 │ │ │ │ - blls 0x150c24 │ │ │ │ - blls 0x190d28 │ │ │ │ - blls 0x1d0e2c │ │ │ │ - blls 0x210f30 │ │ │ │ - blls 0x251034 │ │ │ │ - blls 0x291138 │ │ │ │ + blx 0xfe4b4b80 │ │ │ │ + blls 0x125934 │ │ │ │ + blls 0x150b64 │ │ │ │ + blls 0x190c68 │ │ │ │ + blls 0x1d0d6c │ │ │ │ + blls 0x210e70 │ │ │ │ + blls 0x250f74 │ │ │ │ + blls 0x291078 │ │ │ │ @ instruction: 0xf8bd6183 │ │ │ │ orrhi r3, r3, #28 │ │ │ │ andcs lr, r0, #92, 14 @ 0x1700000 │ │ │ │ @ instruction: 0x46114630 │ │ │ │ @ instruction: 0xf826f1ad │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ svcge 0x0054f47f │ │ │ │ - blx 0xf3520e │ │ │ │ + blx 0xf3514e │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #13, 30 @ 0x34 │ │ │ │ @ instruction: 0xf170e74c │ │ │ │ stmdavs r0, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff06f7fa │ │ │ │ strb r4, [pc, r4, asr #4] │ │ │ │ - blx 0xbb522a │ │ │ │ + blx 0xbb516a │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #4080 @ 0xff0 │ │ │ │ @ instruction: 0xf06fe78f │ │ │ │ ldr r0, [fp, -sp, lsl #8]! │ │ │ │ cdp2 1, 12, cr15, cr10, cr13, {5} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcge 0x0004b089 │ │ │ │ @ instruction: 0x46984c7d │ │ │ │ rscsvs r6, ip, r4, lsr #16 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blcs 0x113c90 │ │ │ │ + blcs 0x113bd0 │ │ │ │ rschi pc, r9, r0, asr #5 │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0x46164618 │ │ │ │ - blx 0x1034ce4 │ │ │ │ + blx 0x1034c24 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ rschi pc, r2, r0 │ │ │ │ - blle 0x8440c0 │ │ │ │ - bmi 0xff5355cc │ │ │ │ - beq 0xfe6757c8 │ │ │ │ + blle 0x844000 │ │ │ │ + bmi 0xff53550c │ │ │ │ + beq 0xfe675708 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldmibpl r8!, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ cmnle r0, #-805306359 @ 0xd0000009 │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf8f6f7fc │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xb3a36bbb │ │ │ │ @ instruction: 0x46696bfb │ │ │ │ vld2.8 {d3-d6}, [r3], r8 │ │ │ │ @ instruction: 0xf023627f │ │ │ │ @ instruction: 0xf0220307 │ │ │ │ - bl 0xfec39554 │ │ │ │ + bl 0xfec39494 │ │ │ │ addsmi r0, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4291 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ movweq pc, #46019 @ 0xb3c3 @ │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x225184 │ │ │ │ + blcc 0x2250c4 │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ - bleq 0x535174 │ │ │ │ - blvs 0xfffd3c2c │ │ │ │ + bleq 0x5350b4 │ │ │ │ + blvs 0xfffd3b6c │ │ │ │ @ instruction: 0x46284659 │ │ │ │ mcr2 7, 1, pc, cr10, cr12, {7} @ │ │ │ │ - bllt 0x130a758 │ │ │ │ + bllt 0x130a698 │ │ │ │ vnmla.f64 d4, d13, d15 │ │ │ │ qsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358cb │ │ │ │ - blvs 0xfffb97b4 │ │ │ │ + blvs 0xfffb96f4 │ │ │ │ movwlt lr, #10701 @ 0x29cd │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blmi 0x1370da4 │ │ │ │ + blmi 0x1370ce4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r8, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5003302 │ │ │ │ strtmi r5, [r3], -sp │ │ │ │ vst4.8 {d19-d22}, [pc :64], r8 │ │ │ │ @ instruction: 0x96007191 │ │ │ │ - stcl 7, cr15, [r0], #-288 @ 0xfffffee0 │ │ │ │ + stcl 7, cr15, [r0], {72} @ 0x48 │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ strdle r3, [r0], #-255 @ 0xffffff01 @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strtmi sp, [r0], -r2 │ │ │ │ - blx 0xd3527e │ │ │ │ + blx 0xd351be │ │ │ │ ldmdavs sl, {r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ ldrshmi r6, [sl], #-139 @ 0xffffff75 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrbmi sp, [r0], -r3, ror #2 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -238183,20 +238135,20 @@ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7fc607b │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x007ef43f │ │ │ │ rsbsvs r4, fp, r0, lsr r6 │ │ │ │ - blx 0xfe8352d4 │ │ │ │ + blx 0xfe835214 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf7174683 │ │ │ │ - @ instruction: 0xf8dae9b6 │ │ │ │ + @ instruction: 0xf8daea16 │ │ │ │ eorscs sl, r8, #0 │ │ │ │ - msrcs (UNDEF: 104), sl │ │ │ │ + @ instruction: 0x11a8f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf8d947d0 │ │ │ │ addsmi r2, r5, #0 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r0, r7, #0, 18 │ │ │ │ @@ -238205,40 +238157,40 @@ │ │ │ │ @ instruction: 0xb10b4699 │ │ │ │ ldrdls pc, [r4], -r3 │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf84af7fc │ │ │ │ @ instruction: 0x46584631 │ │ │ │ @ instruction: 0xf1b047c8 │ │ │ │ - blle 0x37b660 │ │ │ │ + blle 0x37b5a0 │ │ │ │ ldrbmi r4, [ip], -r1, lsr #13 │ │ │ │ @ instruction: 0xf170e74c │ │ │ │ stmdavs r0, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ - beq 0x135574 │ │ │ │ + beq 0x1354b4 │ │ │ │ @ instruction: 0x465ce796 │ │ │ │ @ instruction: 0xf06fe797 │ │ │ │ @ instruction: 0xe7970a15 │ │ │ │ - beq 0x475040 │ │ │ │ + beq 0x474f80 │ │ │ │ @ instruction: 0xf1ade794 │ │ │ │ svclt 0x0000fdc3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r7, r1, r8, lsl r1 │ │ │ │ - strdeq r7, [r1], sl │ │ │ │ + ldrdeq r7, [r1], r8 │ │ │ │ + @ instruction: 0x008171ba │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec500a0 │ │ │ │ + bl 0xfec4ffe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfe1fcbc8 │ │ │ │ + blmi 0xfe1fcb08 │ │ │ │ strmi fp, [ip], -r9, lsr #1 │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ @ instruction: 0x46062258 │ │ │ │ ldmdavs fp, {r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9327 │ │ │ │ rsclt r0, r4, #0, 6 │ │ │ │ - bl 0x1d35534 │ │ │ │ + bl 0x1d35474 │ │ │ │ tstcs r0, r4, lsr #4 │ │ │ │ @ instruction: 0xf19ca807 │ │ │ │ movwcs lr, #2924 @ 0xb6c │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ stmdale r9, {r1, r2, r3, sl, fp, sp} │ │ │ │ @@ -238265,22 +238217,22 @@ │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46294618 │ │ │ │ @ instruction: 0xf8f8f00c │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adcshi pc, r5, r0 │ │ │ │ ldmdavs ip, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x46309410 │ │ │ │ - bge 0x5130c0 │ │ │ │ + bge 0x513000 │ │ │ │ ldmvs ip, {r0, r4, sl, ip, pc} │ │ │ │ ldmvs ip, {r1, r4, sl, ip, pc}^ │ │ │ │ ldmdbvs ip, {r0, r1, r4, sl, ip, pc} │ │ │ │ - bhi 0xfe81dfb0 │ │ │ │ + bhi 0xfe81def0 │ │ │ │ @ instruction: 0xf8ad8b1b │ │ │ │ - bvs 0x1fc50c8 │ │ │ │ - bvs 0xfefddbd0 │ │ │ │ + bvs 0x1fc5008 │ │ │ │ + bvs 0xfefddb10 │ │ │ │ movwcs r9, #794 @ 0x31a │ │ │ │ ldclvs 3, cr9, [lr], #-108 @ 0xffffff94 │ │ │ │ ldrsbtgt pc, [r0], -r7 @ │ │ │ │ tstgt ip, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d79415 │ │ │ │ stmib sp, {r3, r4, r5, lr, pc}^ │ │ │ │ ldcvs 3, cr12, [ip], #120 @ 0x78 │ │ │ │ @@ -238303,21 +238255,21 @@ │ │ │ │ andvs r9, r3, r0, lsl fp │ │ │ │ subvs r9, r3, r1, lsl fp │ │ │ │ addvs r9, r3, r2, lsl fp │ │ │ │ sbcvs r9, r3, r3, lsl fp │ │ │ │ tstvs r3, r4, lsl fp │ │ │ │ addhi r9, r3, #21504 @ 0x5400 │ │ │ │ ldrhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - blls 0x759bf4 │ │ │ │ - blls 0x7919b8 │ │ │ │ - blls 0x811abc │ │ │ │ - blls 0x891cc0 │ │ │ │ - blls 0x911ec4 │ │ │ │ - blls 0x9520c8 │ │ │ │ - blls 0x9921cc │ │ │ │ + blls 0x759b34 │ │ │ │ + blls 0x7918f8 │ │ │ │ + blls 0x8119fc │ │ │ │ + blls 0x891c00 │ │ │ │ + blls 0x911e04 │ │ │ │ + blls 0x952008 │ │ │ │ + blls 0x99210c │ │ │ │ @ instruction: 0xe77964b3 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf1ad4630 │ │ │ │ @ instruction: 0x4604f935 │ │ │ │ @ instruction: 0xf47f1c43 │ │ │ │ @ instruction: 0xf170af71 │ │ │ │ stmdavs r0, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -238364,18 +238316,18 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf100b08d │ │ │ │ pkhbtmi r0, r2, r8, lsl #6 │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ - blmi 0xfed1dcec │ │ │ │ + blmi 0xfed1dc2c │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blcc 0x1536f4 │ │ │ │ + blcc 0x153634 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r2, r3, r9, pc}^ @ │ │ │ │ tstpeq r8, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ strdeq r0, [ip], -r6 │ │ │ │ andeq r0, ip, ip │ │ │ │ rscseq r0, r9, ip │ │ │ │ strdeq r0, [ip], -r9 │ │ │ │ @@ -238390,148 +238342,148 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andseq pc, r8, #-2147483646 @ 0x80000002 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ stmiavs r8!, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1330040 │ │ │ │ strmi pc, [r4], -r3, lsr #18 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ - ldmda ip, {r0, r1, r2, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda ip!, {r0, r1, r2, r4, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbvs r5!, {r1, r2, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x2d001959 │ │ │ │ smlawthi r3, r0, r2, pc @ │ │ │ │ movwcs r6, #6375 @ 0x18e7 │ │ │ │ - blne 0x20ca9b8 │ │ │ │ + blne 0x20ca8f8 │ │ │ │ ldrtmi r4, [sl], -r5, lsr #8 │ │ │ │ @ instruction: 0xffe6f00b │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ bichi pc, fp, r0 │ │ │ │ ldrdls pc, [r4], -sl │ │ │ │ mvnscs pc, #64, 4 │ │ │ │ bicvs pc, r7, #204472320 @ 0xc300000 │ │ │ │ - blcs 0x48a2a4 │ │ │ │ + blcs 0x48a1e4 │ │ │ │ mrshi pc, SP_fiq @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ @ instruction: 0x111111b5 │ │ │ │ @ instruction: 0x111111d4 │ │ │ │ adcseq r0, r5, r1, lsl r8 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ - @ instruction: 0xf7164628 │ │ │ │ - ldmib r6, {r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7174628 │ │ │ │ + ldmib r6, {r1, r4, r6, fp, sp, lr, pc}^ │ │ │ │ stmib r5, {r8, r9, sp}^ │ │ │ │ ldmdbmi pc!, {r8, r9, sp}^ @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r4 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - b 0x1436ee4 │ │ │ │ + b 0xfec36e24 │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf170d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mcrr2 7, 15, pc, ip, cr10 @ │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf1334620 │ │ │ │ - blmi 0x1cb7640 │ │ │ │ - blls 0x3d3250 │ │ │ │ + blmi 0x1cb7580 │ │ │ │ + blls 0x3d3190 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrtmi r8, [r0], -r9, lsl #3 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcc lr, [r3, -r4] │ │ │ │ - bl 0xfe9c121c │ │ │ │ - blls 0x67b618 │ │ │ │ + bl 0xfe9c115c │ │ │ │ + blls 0x67b558 │ │ │ │ ldrmi r4, [r9], #-1610 @ 0xfffff9b6 │ │ │ │ @ instruction: 0xf00b2300 │ │ │ │ @ instruction: 0xf8daff87 │ │ │ │ vhadd.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf6c323ff │ │ │ │ ldrmi r6, [r3], #-967 @ 0xfffffc39 │ │ │ │ - blcs 0x48aa44 │ │ │ │ + blcs 0x48a984 │ │ │ │ adcshi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ andeq r0, pc, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, sl, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, sl, r0, lsl #2 │ │ │ │ subeq r0, r4, r1, lsl r1 │ │ │ │ - blmi 0x15b9368 │ │ │ │ + blmi 0x15b92a8 │ │ │ │ stmdbvs r7!, {r0, r3, r9, fp, sp, pc} │ │ │ │ ldrmi r4, [r0], r2, lsr #13 │ │ │ │ ldm r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ stm r2, {r0, r1} │ │ │ │ ands r0, r9, r3 │ │ │ │ - bleq 0x43568c │ │ │ │ + bleq 0x4355cc │ │ │ │ @ instruction: 0xf19c4658 │ │ │ │ andcc pc, sp, r7, ror #28 │ │ │ │ adcsvs r4, r8, r8, asr #10 │ │ │ │ teqphi r5, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xffc352ba │ │ │ │ + blx 0xffc351fa │ │ │ │ andeq pc, ip, r5, lsl #2 │ │ │ │ @ instruction: 0xf19c4659 │ │ │ │ ldmvs fp!, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [sp], #-1063 @ 0xfffffbd9 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {188} @ 0xbc │ │ │ │ strtmi sp, [r3], -r2, ror #3 │ │ │ │ @ instruction: 0x46424639 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ @ instruction: 0xf107fbd9 │ │ │ │ @ instruction: 0xf105010c │ │ │ │ ldrbmi r0, [r4], -ip │ │ │ │ - blx 0xfffb5932 │ │ │ │ + blx 0xfffb5872 │ │ │ │ movwcs r9, #2563 @ 0xa03 │ │ │ │ andcs r9, r3, r6, lsl r9 │ │ │ │ @ instruction: 0xff30f00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x21972c │ │ │ │ + bls 0x21966c │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ - blx 0xff23530a │ │ │ │ + blx 0xff23524a │ │ │ │ movwcs lr, #10110 @ 0x277e │ │ │ │ ldr r9, [r4, -r3, lsl #6] │ │ │ │ movwls r2, #13064 @ 0x3308 │ │ │ │ @ instruction: 0x4601e711 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - svc 0x0044f716 │ │ │ │ + svc 0x00a4f716 │ │ │ │ @ instruction: 0xf8dae755 │ │ │ │ tstcs r0, ip, lsl r0 │ │ │ │ @ instruction: 0xf00b3020 │ │ │ │ - blx 0x138ca2 │ │ │ │ + blx 0x138be2 │ │ │ │ movwls pc, #13060 @ 0x3304 @ │ │ │ │ @ instruction: 0xf645e701 │ │ │ │ vqdmlal.s q10, d16, d0[1] │ │ │ │ stmibvs r2, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ movwls r6, #14811 @ 0x39db │ │ │ │ movwcs lr, #5877 @ 0x16f5 │ │ │ │ ldrbt r9, [r2], r3, lsl #6 │ │ │ │ @ instruction: 0xf645491f │ │ │ │ vqdmlal.s q10, d16, d0[1] │ │ │ │ - bge 0x33a188 │ │ │ │ + bge 0x33a0c8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r6, r8, fp, sp, lr} │ │ │ │ stm r2, {r0, r1, r8, fp, lr, pc} │ │ │ │ @ instruction: 0xf8d30003 │ │ │ │ svccs 0x0000b97c │ │ │ │ svcge 0x002df43f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ movwcs sl, #6149 @ 0x1805 │ │ │ │ - bl 0x28ac1c │ │ │ │ + bl 0x28ab5c │ │ │ │ ldrtmi r0, [sl], -fp, lsl #20 │ │ │ │ @ instruction: 0xf1094628 │ │ │ │ @ instruction: 0xf00b0901 │ │ │ │ @ instruction: 0x4650fb7f │ │ │ │ stc2l 1, cr15, [ip, #624]! @ 0x270 │ │ │ │ @ instruction: 0xf1004651 │ │ │ │ @ instruction: 0xf8d50829 │ │ │ │ @@ -238542,46 +238494,46 @@ │ │ │ │ strbmi r4, [r5], #-1110 @ 0xfffffbaa │ │ │ │ stmiale r2!, {r0, r1, r3, r6, r8, sl, lr}^ │ │ │ │ stmdage r5, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrdls pc, [r4], -sl │ │ │ │ @ instruction: 0xf06fe705 │ │ │ │ @ instruction: 0xe71f0615 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, r1, r4, asr #25 │ │ │ │ - eorseq r0, r4, r4, asr r7 │ │ │ │ - eorseq r0, r4, ip, asr #14 │ │ │ │ + addeq r6, r1, r4, lsl #27 │ │ │ │ + mlaseq r4, r4, r6, r0 │ │ │ │ + eorseq r0, r4, ip, lsl #13 │ │ │ │ @ instruction: 0xf6454957 │ │ │ │ vqdmlal.s q10, d16, d0[1] │ │ │ │ - bge 0x33a20c │ │ │ │ + bge 0x33a14c │ │ │ │ stmdbgt r3, {r0, r1, r2, r3, r4, fp, sp, lr} │ │ │ │ andeq lr, r3, r2, lsl #17 │ │ │ │ @ instruction: 0xf8d76963 │ │ │ │ stmdbvs r7!, {r2, r3, r4, r5, r6, r8, fp, ip} │ │ │ │ - blcs 0x10a468 │ │ │ │ + blcs 0x10a3a8 │ │ │ │ svcge 0x0078f43f │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf04f46ab │ │ │ │ strmi r0, [r9], r0, lsl #20 │ │ │ │ strcs lr, [r6], -sp, asr #19 │ │ │ │ movwcs lr, #21 │ │ │ │ - bls 0x28accc │ │ │ │ + bls 0x28ac0c │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ - bl 0x3f80dc │ │ │ │ + bl 0x3f801c │ │ │ │ strbmi r0, [r1], -r9 │ │ │ │ - beq 0x175820 │ │ │ │ - blx 0x1835a6e │ │ │ │ - bl 0x2539ec │ │ │ │ + beq 0x175760 │ │ │ │ + blx 0x18359ae │ │ │ │ + bl 0x25392c │ │ │ │ stmdbvs r3!, {r0, r1, r8, r9, fp} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, sl, lr}^ │ │ │ │ ldrbmi r1, [r3, #-2471] @ 0xfffff659 │ │ │ │ @ instruction: 0xf107d975 │ │ │ │ ldmdbvs lr!, {r3, r5, fp}^ │ │ │ │ @ instruction: 0xf19c4640 │ │ │ │ - bl 0xfebf8a70 │ │ │ │ - bls 0x23a034 │ │ │ │ + bl 0xfebf89b0 │ │ │ │ + bls 0x239f74 │ │ │ │ strbmi r3, [fp], #-1 │ │ │ │ cmnvs fp, r3, lsl #8 │ │ │ │ ldmible sl, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0x9e0769e3 │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strb r6, [r3, -r3, ror #3] │ │ │ │ stmiane r2!, {r0, r1, r5, r8, fp, sp, lr}^ │ │ │ │ @@ -238606,45 +238558,45 @@ │ │ │ │ @ instruction: 0x46400810 │ │ │ │ ldc2l 1, cr15, [ip, #-624] @ 0xfffffd90 │ │ │ │ ldrmi r9, [r8], #-2822 @ 0xfffff4fa │ │ │ │ strbmi r6, [r8, #-56] @ 0xffffffc8 │ │ │ │ ldrtmi sp, [r9], -r1, lsr #16 │ │ │ │ ldrbmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - blls 0x278028 │ │ │ │ + blls 0x277f68 │ │ │ │ stmiane r8!, {r0, r6, r9, sl, lr}^ │ │ │ │ - blx 0x235b1e │ │ │ │ + blx 0x235a5e │ │ │ │ strtmi r6, [r7], #-2107 @ 0xfffff7c5 │ │ │ │ - bl 0xfeb4a528 │ │ │ │ + bl 0xfeb4a468 │ │ │ │ ldmdavs ip!, {r0, r1, r8, fp} │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ssatmi r4, #3, r2, asr #12 │ │ │ │ @ instruction: 0x46534639 │ │ │ │ ldrbmi r4, [ip], -r8, lsr #12 │ │ │ │ - blx 0xff4354f8 │ │ │ │ + blx 0xff435438 │ │ │ │ @ instruction: 0xf1079805 │ │ │ │ strtmi r0, [r8], #-272 @ 0xfffffef0 │ │ │ │ - blx 0xffcb5b48 │ │ │ │ + blx 0xffcb5a88 │ │ │ │ @ instruction: 0xf8dbe6f2 │ │ │ │ @ instruction: 0x465c301c │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ andscc pc, ip, fp, asr #17 │ │ │ │ @ instruction: 0xf8dae6ea │ │ │ │ @ instruction: 0x4654301c │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ andscc pc, ip, sl, asr #17 │ │ │ │ cdpls 6, 0, cr14, cr7, cr2, {7} │ │ │ │ @ instruction: 0xf06fe6e0 │ │ │ │ strbt r0, [fp], -sp, lsl #12 │ │ │ │ - blx 0xfe235bbc │ │ │ │ + blx 0xfe235afc │ │ │ │ stc2l 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ - eorseq r0, r4, ip, asr #14 │ │ │ │ - eorseq r0, r4, ip, asr r7 │ │ │ │ + eorseq r0, r4, ip, lsl #13 │ │ │ │ + mlaseq r4, ip, r6, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5071c │ │ │ │ + bl 0xfec5065c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, ror #31 │ │ │ │ addlt r4, r4, ip, ror r9 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ ldrmi r0, [lr], -r0, lsl #2 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -238661,24 +238613,24 @@ │ │ │ │ ldcle 15, cr0, [ip], {37} @ 0x25 │ │ │ │ svceq 0x0012f1bc │ │ │ │ vfma.f32 d29, d14, d31 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f80bc │ │ │ │ - blmi 0x1a7a5d4 │ │ │ │ - blls 0x1d35ec │ │ │ │ + blmi 0x1a7a514 │ │ │ │ + blls 0x1d352c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080ba │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ - bcs 0x779e3c │ │ │ │ + bcs 0x779d7c │ │ │ │ strcs sp, [r1], #-2273 @ 0xfffff71f │ │ │ │ orrsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ msrvs CPSR_sxc, #192, 4 │ │ │ │ mlami r3, r4, r0, r4 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ movwcs pc, #12876 @ 0x324c @ │ │ │ │ tstpeq r8, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @@ -238712,15 +238664,15 @@ │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #118784 @ 0x1d000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ movwcs sp, #673 @ 0x2a1 │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x1ad78c │ │ │ │ + blls 0x1ad6cc │ │ │ │ ldr r6, [r6, r3] │ │ │ │ ldrtmi r9, [r2], -r8, lsl #22 │ │ │ │ strbtmi r4, [r0], -r9, lsr #12 │ │ │ │ strls r9, [r0], #-3081 @ 0xfffff3f7 │ │ │ │ ldc2 1, cr15, [sl], #-684 @ 0xfffffd54 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf16fd18b │ │ │ │ @@ -238755,17 +238707,17 @@ │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ stc2 0, cr15, [r6, #-44]! @ 0xffffffd4 │ │ │ │ strmi r9, [r1], -r8, lsl #22 │ │ │ │ andscs r4, r0, r2, lsr r6 │ │ │ │ @ instruction: 0xd1b52900 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ strbtmi lr, [r1], -r5, asr #14 │ │ │ │ - andsmi pc, r0, fp, asr #4 │ │ │ │ + subscc pc, r0, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1a35876 │ │ │ │ + blx 0x1a357b6 │ │ │ │ @ instruction: 0xf1ade73b │ │ │ │ strtmi pc, [r8], -r5, lsl #19 │ │ │ │ stc2 7, cr15, [r8, #-956] @ 0xfffffc44 │ │ │ │ strmi r9, [r1], -r8, lsl #22 │ │ │ │ andcs r4, r1, r2, lsr r6 │ │ │ │ svclt 0x0000e7a0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @@ -238813,23 +238765,23 @@ │ │ │ │ mrc2 1, 3, pc, cr2, cr2, {1} │ │ │ │ stccs 6, cr4, [r0, #-524] @ 0xfffffdf4 │ │ │ │ sbchi pc, lr, r0 │ │ │ │ @ instruction: 0x462c46d0 │ │ │ │ stmdavs r0, {r0, r3, sp, lr, pc} │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ stc2 0, cr15, [lr, #44]! @ 0x2c │ │ │ │ - bleq 0x237900 │ │ │ │ + bleq 0x237840 │ │ │ │ strcc fp, [r4], #-328 @ 0xfffffeb8 │ │ │ │ movwcs sp, #4162 @ 0x1042 │ │ │ │ strtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fd1ed │ │ │ │ @ instruction: 0xf8da040d │ │ │ │ - bl 0xfea45800 │ │ │ │ + bl 0xfea45740 │ │ │ │ ldrbmi r0, [r7], -sl, lsl #10 │ │ │ │ and fp, ip, fp, lsr #18 │ │ │ │ cmplt r3, r3, lsl #16 │ │ │ │ svccc 0x0004f857 │ │ │ │ movwcs fp, #4411 @ 0x113b │ │ │ │ ldmdbne r9!, {r2, r9, sp}^ │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ @@ -238869,42 +238821,42 @@ │ │ │ │ stmdacs r0, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ str sp, [r6, sl, ror #3]! │ │ │ │ andcs r4, r0, #200, 12 @ 0xc800000 │ │ │ │ @ instruction: 0xf8c84638 │ │ │ │ @ instruction: 0xf00b2000 │ │ │ │ strmi pc, [r4], -r1, asr #26 │ │ │ │ addsle r2, ip, r0, lsl #16 │ │ │ │ - cmnpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrsne pc, fp, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffeaf7fa │ │ │ │ vrhadd.s8 d27, d4, d16 │ │ │ │ vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ vnmls.f64 d4, d13, d23 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf5009b04 │ │ │ │ ldmiblt r3, {r0, r2, r3, ip, lr} │ │ │ │ andscc r4, r8, r2, lsr #12 │ │ │ │ tstcs fp, r3, asr r6 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - cdp 7, 11, cr15, cr0, cr7, {2} │ │ │ │ + svc 0x0010f747 │ │ │ │ stclne 6, cr4, [r3], #-16 │ │ │ │ svcge 0x007bf47f │ │ │ │ ldc2l 1, cr15, [sl], {111} @ 0x6f │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #11468800 @ 0xaf0000 │ │ │ │ ldmdbls r0, {r0, r1, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ andscc fp, r8, r1, lsl #2 │ │ │ │ vpmax.s8 d25, d0, d5 │ │ │ │ @ instruction: 0xf8cd1183 │ │ │ │ @ instruction: 0xf747a000 │ │ │ │ - @ instruction: 0x4604ee9a │ │ │ │ + @ instruction: 0x4604eefa │ │ │ │ ldrmi lr, [r4], -r7, ror #15 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ tstcs r4, r7, lsr #30 │ │ │ │ @ instruction: 0xf1322001 │ │ │ │ @ instruction: 0x4682fdb5 │ │ │ │ andcs r2, r1, r4, lsl #2 │ │ │ │ ldc2 1, cr15, [r0, #200]! @ 0xc8 │ │ │ │ @@ -238915,21 +238867,21 @@ │ │ │ │ smlatbcs r4, r7, sp, pc @ │ │ │ │ andcs r4, r1, r2, lsl #13 │ │ │ │ stc2 1, cr15, [r2, #200]! @ 0xc8 │ │ │ │ ldr r4, [r1, -r3, lsl #13]! │ │ │ │ andpl pc, r0, sl, asr #17 │ │ │ │ ldrbmi lr, [r8], r3, lsl #15 │ │ │ │ svclt 0x0000e79b │ │ │ │ - umulleq r6, r1, r6, r5 │ │ │ │ + addeq r6, r1, r6, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ @ instruction: 0x4614b0b1 │ │ │ │ - blmi 0xfeecb208 │ │ │ │ + blmi 0xfeecb148 │ │ │ │ strmi r2, [r7], -r8, asr #4 │ │ │ │ stmdage sl, {r3, r7, r9, sl, lr} │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f932f │ │ │ │ rsclt r0, r4, #0, 6 │ │ │ │ ldcl 1, cr15, [lr, #620]! @ 0x26c │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ @@ -238943,101 +238895,101 @@ │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ adceq r0, r4, r9, lsr #32 │ │ │ │ eoreq r0, r9, r6, lsr #1 │ │ │ │ adceq r0, r4, r9, lsr #32 │ │ │ │ eorseq r0, r9, r6, lsr #1 │ │ │ │ @ instruction: 0xf06f010f │ │ │ │ - blmi 0xfe93ae3c │ │ │ │ - blls 0xcd3a54 │ │ │ │ + blmi 0xfe93ad7c │ │ │ │ + blls 0xcd3994 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288138 │ │ │ │ tstcs r0, r1, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xfeb360c8 │ │ │ │ + blx 0xfeb36008 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf16fd1e3 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf822f7fa │ │ │ │ ldrb r4, [ip, r5, asr #4] │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x1fb5a66 │ │ │ │ + blx 0x1fb59a6 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ tstphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x1d35a7a │ │ │ │ + blx 0x1d359ba │ │ │ │ stmdacs r0, {r2, r7, r9, sl, lr} │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r7, [sl, -r0] │ │ │ │ @ instruction: 0xf8dc4622 │ │ │ │ strbmi r7, [r1], -r4 │ │ │ │ - blge 0x39f694 │ │ │ │ + blge 0x39f5d4 │ │ │ │ ldrdvc pc, [r8], -ip │ │ │ │ @ instruction: 0xf8dc970c │ │ │ │ strls r7, [sp, -ip] │ │ │ │ @ instruction: 0x7010f8dc │ │ │ │ strls r6, [lr, -ip, ror #22] │ │ │ │ @ instruction: 0x7014f8bc │ │ │ │ @ instruction: 0xf8bc970f │ │ │ │ ldrls r7, [r8], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xf8ad2400 │ │ │ │ - bvs 0x1cd5b90 │ │ │ │ + bvs 0x1cd5ad0 │ │ │ │ ldrvc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1ac5416 │ │ │ │ strmi pc, [r5], -r5, ror #20 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ stc2 1, cr15, [sl], {111} @ 0x6f │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #892 @ 0x37c │ │ │ │ subcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xf35aea │ │ │ │ + blx 0xf35a2a │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbchi pc, lr, r0 │ │ │ │ subcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xcb5afe │ │ │ │ + blx 0xcb5a3e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x399dec │ │ │ │ - blls 0x3d1ae8 │ │ │ │ - blls 0x411bec │ │ │ │ - blls 0x451cf0 │ │ │ │ - blls 0x491df4 │ │ │ │ - blls 0x4d1ef8 │ │ │ │ + blls 0x399d2c │ │ │ │ + blls 0x3d1a28 │ │ │ │ + blls 0x411b2c │ │ │ │ + blls 0x451c30 │ │ │ │ + blls 0x491d34 │ │ │ │ + blls 0x4d1e38 │ │ │ │ @ instruction: 0xf8bd8283 │ │ │ │ movwhi r3, #12352 @ 0x3040 │ │ │ │ - blls 0x620358 │ │ │ │ + blls 0x620298 │ │ │ │ rsbvs r6, r3, #-2013265919 @ 0x88000001 │ │ │ │ rscvs r9, r3, #22528 @ 0x5800 │ │ │ │ @ instruction: 0x4633e771 │ │ │ │ subcs lr, r8, #34340864 @ 0x20c0000 │ │ │ │ ldmdage ip, {r8, sp} │ │ │ │ stcl 1, cr15, [sl, #-620] @ 0xfffffd94 │ │ │ │ andcs sl, r2, #28, 22 @ 0x7000 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xab61cc │ │ │ │ + blx 0xab610c │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf8dd8086 │ │ │ │ smlatbcs r2, r8, r0, fp │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf1324658 │ │ │ │ strmi pc, [r1], r9, lsl #26 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #8022 @ 0x1f56 │ │ │ │ - beq 0x13f447c │ │ │ │ + beq 0x13f43bc │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ @ instruction: 0x4605faf1 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1bb8084 │ │ │ │ svclt 0x00c40f00 │ │ │ │ strbmi r4, [r9], -sl, asr #9 │ │ │ │ @@ -239045,31 +238997,31 @@ │ │ │ │ @ instruction: 0xf8213b02 │ │ │ │ strmi r3, [sl, #2818] @ 0xb02 │ │ │ │ @ instruction: 0x4622d1f9 │ │ │ │ strbmi r4, [fp], -r1, asr #12 │ │ │ │ @ instruction: 0xf1ac4638 │ │ │ │ @ instruction: 0x4604f9f9 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - blx 0xfe8b613e │ │ │ │ + blx 0xfe8b607e │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #460 @ 0x1cc │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf19ba81c │ │ │ │ - blge 0x834fbc │ │ │ │ + blge 0x834efc │ │ │ │ andcs r4, r2, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf1ac2100 │ │ │ │ andcc pc, r1, r5, ror #19 │ │ │ │ svcls 0x002ad050 │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ rsbseq r2, sp, r3 │ │ │ │ @ instruction: 0xf00b462a │ │ │ │ @ instruction: 0x4601fabd │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stcle 15, cr2, [r8, #-0] │ │ │ │ - bl 0x24b4ec │ │ │ │ + bl 0x24b42c │ │ │ │ @ instruction: 0xf8330209 │ │ │ │ @ instruction: 0xf8210b02 │ │ │ │ addsmi r0, sl, #2048 @ 0x800 │ │ │ │ @ instruction: 0x4648d1f9 │ │ │ │ @ instruction: 0xf1324625 │ │ │ │ smuad r6, sp, ip │ │ │ │ strbtmi r4, [fp], -r2, lsr #12 │ │ │ │ @@ -239095,21 +239047,21 @@ │ │ │ │ subvs r9, r3, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf16fe6db │ │ │ │ stmdavs r0, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff1af7f9 │ │ │ │ strmi r4, [r1], r5, asr #4 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe792aed2 │ │ │ │ - blx 0xfb6206 │ │ │ │ + blx 0xfb6146 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #15, 30 @ 0x3c │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ strtmi sl, [r5], -r8, asr #29 │ │ │ │ strbmi lr, [r8], -r5, asr #13 │ │ │ │ - blx 0xff73612a │ │ │ │ + blx 0xff73606a │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf1ace6bf │ │ │ │ svclt 0x0000fed3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -239134,16 +239086,16 @@ │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r1, sp, fp, lr │ │ │ │ andle r4, r6, r8, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r8, #104, 12 @ 0x6800000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec3a910 │ │ │ │ - blcs 0xfd0f4 │ │ │ │ + bl 0xfec3a850 │ │ │ │ + blcs 0xfd034 │ │ │ │ teqphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r2, lsl #16 │ │ │ │ @ instruction: 0xf19b63b8 │ │ │ │ @ instruction: 0xf8daec58 │ │ │ │ ldrtvs r3, [fp], #-24 @ 0xffffffe8 │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ ldrdcs pc, [r8], -sl │ │ │ │ @@ -239152,72 +239104,72 @@ │ │ │ │ ldrhi pc, [fp], #-512 @ 0xfffffe00 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ adchi pc, r7, r0 │ │ │ │ ldmib r7, {r0, r8, r9, sp}^ │ │ │ │ ldrmi r1, [r8], -r7, lsl #4 │ │ │ │ @ instruction: 0xf9a0f7fa │ │ │ │ ldmdblt r8!, {r3, r4, r5, r6, r9, sp, lr} │ │ │ │ - blx 0xff3362e8 │ │ │ │ + blx 0xff336228 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ subshi pc, lr, #64 @ 0x40 │ │ │ │ @ instruction: 0x2c006a3b │ │ │ │ - bvs 0x1fd2b2c │ │ │ │ - blle 0x1a12a30 │ │ │ │ + bvs 0x1fd2a6c │ │ │ │ + blle 0x1a12970 │ │ │ │ ldmmi r0, {r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldrpl pc, [r8, #580]! @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ addsmi r6, ip, #2818048 @ 0x2b0000 │ │ │ │ vhsub.s8 , q2, │ │ │ │ @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf8d90995 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ - blcs 0x105e14 │ │ │ │ + blcs 0x105d54 │ │ │ │ ldmdavs lr, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf8aaf7fb │ │ │ │ eorsle r2, sl, r0, lsl #28 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r8, r9, fp, sp, lr}^ │ │ │ │ - blx 0xff536268 │ │ │ │ + blx 0xff5361a8 │ │ │ │ @ instruction: 0x46066b3b │ │ │ │ andne lr, r0, #3457024 @ 0x34c000 │ │ │ │ - stmib r8!, {r1, r2, r4, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x1337944 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ addsmi r6, ip, #2818048 @ 0x2b0000 │ │ │ │ strcs fp, [r0, #-3880] @ 0xfffff0d8 │ │ │ │ @ instruction: 0xf8d9d205 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ tstlt r5, r4, lsr #32 │ │ │ │ vadd.i8 q11, q2, │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf7fb0095 │ │ │ │ - blvs 0xff7fec │ │ │ │ + blvs 0xff7f2c │ │ │ │ ldmdavs r9, {r4, r5, r9, sl, lr}^ │ │ │ │ cdpne 7, 0, cr4, cr5, cr8, {5} │ │ │ │ bicshi pc, sl, r0, lsl #5 │ │ │ │ @ instruction: 0xf1324630 │ │ │ │ - bvs 0x1ff8a28 │ │ │ │ + bvs 0x1ff8968 │ │ │ │ rsble r2, fp, r0, lsl #22 │ │ │ │ vhadd.s8 q15, q2, q8 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf7fb0095 │ │ │ │ - blvs 0xffff7fc4 │ │ │ │ + blvs 0xffff7f04 │ │ │ │ @ instruction: 0x2014f8da │ │ │ │ svclt 0x00942b0b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrsbthi pc, [r8], -r7 @ │ │ │ │ vpmax.s8 d2, d0, d11 │ │ │ │ strcs r8, [r0], -r5, lsr #1 │ │ │ │ mrc 3, 0, r6, cr13, cr14, {7} │ │ │ │ @@ -239226,48 +239178,48 @@ │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7473018 │ │ │ │ - strmi lr, [r5], -r6, lsl #24 │ │ │ │ + strmi lr, [r5], -r6, ror #24 │ │ │ │ bicsle r1, r0, r1, asr #24 │ │ │ │ - blx 0xd36418 │ │ │ │ + blx 0xd36358 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #5, 28 @ 0x50 │ │ │ │ ldmib r7, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strbmi r1, [r3], -r7, lsl #4 │ │ │ │ @ instruction: 0xf7fa2003 │ │ │ │ rsbsvs pc, r8, #16318464 @ 0xf90000 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bvs 0xfda55c │ │ │ │ + bvs 0xfda49c │ │ │ │ svcne 0x0070ee1d │ │ │ │ - bvs 0x1fd2c70 │ │ │ │ + bvs 0x1fd2bb0 │ │ │ │ @ instruction: 0xf107633b │ │ │ │ - bmi 0xefab2c │ │ │ │ + bmi 0xefaa6c │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d16, d10 │ │ │ │ @ instruction: 0xf8d21129 │ │ │ │ @ instruction: 0x46220294 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instructi TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes